発光デバイス表示器のための方法及びシステム
発光デバイス表示器のための方法及びシステムが提供される。該システムは、各ピクセルが発光デバイス、該発光デバイスを駆動するための駆動トランジスタ及び当該ピクセルを選択するためのスイッチトランジスタを有するような1以上のピクセルと、当該ピクセルの変化を監視及び抽出して該ピクセルに対するプログラミングデータを校正する回路とを含む。プログラミングデータは、上記監視結果を用いて校正される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示技術に係り、更に詳細には発光デバイス表示器のための方法及びシステムに関する。
【背景技術】
【0002】
電気発光(electro-luminance)表示器は、携帯電話等の広範囲の装置に対して開発されている。特に、アモルファスシリコン(a-Si)、ポリシリコン、有機又は他の駆動バックプレーンを用いたアクティブマトリクス型有機発光ダイオード(AMOLED)表示器は、可能な可撓性表示器、その低コスト製造、高解像度及び広視野角等の利点により一層魅力的となってきている。
【0003】
AMOLED表示器は、各ピクセルが有機発光ダイオード(OLED)を有するような行及び列のピクセルのアレイ、及び当該行及び列のアレイ内に配設されたバックプレーン電子回路を含んでいる。OLEDは電流駆動デバイスであるので、AMOLEDのピクセル回路は正確且つ一定の駆動電流を供給することができなければならない。
【発明の開示】
【発明が解決しようとする課題】
【0004】
高い精度で一定の輝度を供給することができるような方法及びシステムを提供したいという要求が存在する。
【0005】
本発明の目的は、既存のシステムの欠点の少なくとも1つを除去又は軽減するような方法及びシステムを提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様によれば、1以上のピクセルを含む表示システムが提供される。各ピクセルは、発光デバイスと、該発光デバイスを駆動するための駆動トランジスタと、当該ピクセルを選択するためのスイッチトランジスタとを含む。該表示システムは、当該ピクセルに対するプログラミングデータを校正するために該ピクセルの変化を監視及び抽出する回路を含む。
【0007】
本発明の他の態様によれば、表示システムを駆動する方法が提供される。該表示システムは、1以上のピクセルを含む。該方法は、抽出サイクルにおいて当該ピクセルに動作信号を供給し、該ピクセルにおけるノードを監視し、該監視結果に基づいて該ピクセルの経時変化(エージング)を抽出するステップと、プログラミングサイクルにおいて当該ピクセルの上記経時変化の抽出に基づいてプログラミングデータを校正し、当該ピクセルに該プログラミングデータを供給するステップとを含む。
【0008】
本発明の、これら及び他のフィーチャは、添付図面への参照がなされる下記の説明から明らかとなるであろう。
【発明を実施するための最良の形態】
【0009】
本発明の実施例を、発光デバイス(例えば、有機発光ダイオード(OLED))と、複数のトランジスタとを有するピクセル回路を使用して説明する。以下の実施例におけるピクセル回路又は表示システムのトランジスタは、n型トランジスタ、p型トランジスタ又はこれらの組み合わせとすることができる。以下の実施例におけるピクセル回路又は表示システムのトランジスタは、アモルファスシリコン、ナノ/マイクロ結晶シリコン、ポリシリコン、有機半導体技術(例えば、有機TFT)、NMOS/PMOS技術又はCMOS技術(例えば、MOSFET)を用いて製造することができる。該ピクセル回路を有する表示器は、単色、多色又は全色(フルカラー)表示器とすることができ、1又は2以上のエレクトロルミネッセンス(EL)素子(例えば、有機EL)を含むことができる。該表示器は、アクティブマトリクス型発光表示器(例えば、AMOLED)とすることができる。該表示器は、TV、DVD、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、携帯電話又は他の用途に使用することができる。該表示器は、フラットパネルとすることができる。
【0010】
以下の説明において、“ピクセル回路”及び“ピクセル”は、入れ替え可能に使用される。以下の説明において、“信号”及び“ライン”は入れ替え可能に使用することができる。以下の説明において、“ライン”及び“ノード”なる用語は入れ替え可能に使用することができる。当該説明において、“選択ライン”及び“アドレスライン”は入れ替え可能に使用することができる。以下の説明において、“接続する(又は接続された)”及び“結合する(又は結合された)”は、入れ替え可能に使用することができ、2つ以上のエレメントが直接的又は間接的に互いに物理的又は電気的接触状態にあることを示すために使用される。当該説明において、i番目の行及びj番目の列におけるピクセル(回路)は、位置(i,j)におけるピクセル(回路)と称される。
【0011】
図1は、本発明の一実施例によるピクセル作動技術が好適に応用される2トランジスタ(2T)ピクセル回路を有するピクセルアレイの一例を示す。図1のピクセルアレイ10は、“n”行及び“m”列に配列された複数のピクセル回路12を含んでいる。図1には、i番目の行のピクセル回路12が示されている。
【0012】
各ピクセル回路12は、OLED14、記憶キャパシタ16、スイッチトランジスタ18及び駆動トランジスタ20を含んでいる。駆動トランジスタ20のドレイン端子は対応する行の電源ライン(例えば、VDD(i))に接続され、駆動トランジスタ20のソース端子はOLED14に接続されている。スイッチトランジスタ18の一方の端子は対応する列のデータライン(例えば、VDATA(1),…又はVDATA(m))に接続され、該スイッチトランジスタ18の他方の端子は駆動トランジスタ20のゲート端子に接続されている。スイッチトランジスタ18のゲート端子は、対応する行の選択ライン(例えば、SEL(i))に接続されている。記憶キャパシタ16の一方の端子は、駆動トランジスタ20のゲート端子に接続され、該記憶キャパシタ16の他方の端子は、OLED14及び駆動トランジスタ20のソース端子に接続されている。OLED14は、電源(例えば、グラウンド)と駆動トランジスタ20のソース端子との間に接続されている。当該ピクセル回路12の経時変化(エージング:aging)は、後述するように、電源ラインVDD(i)の電圧を監視することにより抽出される。
【0013】
図2は、図1に関連するピクセル作動技術が好適に応用される2Tピクセル回路を有するピクセルアレイの他の例を示す。図2のピクセルアレイ30は、図1のピクセルアレイ10と類似している。ピクセル回路アレイ30は、“n”行及び“m”列に配列された複数のピクセル回路32を含んでいる。図2には、i番目の行におけるピクセル回路32が示されている。
【0014】
各ピクセル回路32は、OLED34と、記憶キャパシタ36と、スイッチトランジスタ38と、駆動トランジスタ40とを含んでいる。OLED34は、図1のOLED14に対応する。記憶キャパシタ36は、図1の記憶キャパシタ16に対応する。スイッチトランジスタ38は、図1のスイッチトランジスタ18に対応する。駆動トランジスタ40は、図1の駆動トランジスタ20に対応する。
【0015】
駆動トランジスタ40のソース端子は、対応する行の電源ライン(例えば、VSS(i))に接続され、該駆動トランジスタ40のドレイン端子はOLED34に接続されている。スイッチトランジスタ38の一方の端子は、対応する列のデータライン(例えば、VDATA(1),…又はVDATA(m))に接続され、該スイッチトランジスタ38の他方の端子は駆動トランジスタ40のゲート端子に接続されている。記憶キャパシタ34の一方の端子は、駆動トランジスタ40のゲート端子に接続され、該記憶キャパシタ34の他方の端子は対応する電源ライン(例えば、VSS(i))に接続されている。OLED34は電源と駆動トランジスタ40のドレイン端子との間に接続されている。該ピクセル回路の経時変化は、後述するように、電源ラインVSS(i)の電圧を監視することにより抽出される。
【0016】
図3Aは、抽出動作の間において図1及び2のピクセル回路に供給される信号波形の一例を示している。図3Bは、通常動作の間において図1及び2のピクセル回路に供給される信号波形の一例を示している。図3Aにおいて、VDD(i)は図1のVDD(i)に対応する電源ライン/信号であり、VSS(i)は図2のVSS(i)に対応する電源ライン/信号である。“IC”は、校正されている位置(i,j)のピクセルのVDD(i)に供給される一定電流である。該電流ICの結果としてVDD(i)上に発生される電圧は、(VCD+ΔVCD)となり、ここで、VCDは当該回路のDCバイアス点であり、ΔVCDはOLED電圧及び駆動トランジスタ(図1の20又は図2の40)の閾電圧の増幅されたずれである。
【0017】
図1,2及び3Aを参照して、位置(i,j)におけるピクセルの経時変化(エージング)は、電源ラインの電圧(図1のVDD(i)又は図2のVSS(i))を監視することにより抽出される。位置(i,j)のピクセルに関する図3Aの動作は、第1及び第2抽出サイクル50及び52を含んでいる。第1抽出サイクル50の間において、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)のゲート端子は、校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測及びバイアス電圧を含んでいる。また、第1抽出サイクルの間において当該i番目の行における他のピクセル回路はゼロにプログラミングされる。
【0018】
第2抽出サイクル52の間において、SEL(i)はゼロとなり、従って、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)のゲート電圧は、電荷注入及びクロックフィードスルー等の動的効果による影響を受ける。このサイクルの間において、該駆動トランジスタ(図1の20又は図2の40)は増幅器として作用する。何故なら、該トランジスタはi番目の行の電源ライン(図1のVDD(i)又は図2のVSS(i))を介する一定電流によりバイアスされるからである。従って、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)の閾電圧(VT)のずれの影響は増幅され、それに応じて、電源ラインの電圧(図1のVDD(i)又は図2のVSS(i))が変化する。従って、この方法は、非常に小さな量のVTのずれの抽出を可能にし、結果的に高精度の校正が得られる。VDD(i)又はVSS(i)の該変化が監視される。次いで、VDD(i)又VSS(i)の該変化(又は複数の変化)は、プログラミングデータの校正に使用される。
【0019】
図1、2及び図3Bを参照して、位置(i,j)のピクセルに関する通常動作は、プログラミングサイクル62及び駆動サイクル64を含んでいる。プログラミングサイクル62の間において、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)のゲート端子は、上記監視結果(例えば、VDD又はVSSの変化(若しくは複数の変化))を用いて校正されたプログラミング電圧VCPまで充電される。この電圧VCPは、グレイスケール及び当該ピクセルの経時変化により定められる(例えば、該電圧は、グレイスケールに関係する電圧及び校正サイクルの間に抽出された経時変化の和である)。次に、駆動サイクル64の間において、選択ラインSEL(i)はローとなり、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)は、該位置(i,j)のピクセルにおけるOLED(図1の14又は図2の34)に電流を供給する。
【0020】
図4は、図3Aの抽出サイクルの間における、電源ラインVDDの電圧に対する駆動トランジスタの閾電圧のずれ(VTずれ)の影響を示す。当業者にとっては、駆動トランジスタが合理的な利得を提供し、小さなVTずれの抽出を可能にすることは明らかである。
【0021】
図5は、図1及び2のピクセルアレイを有するような表示システムの一例を示す。図5の該表示システム1000は、複数のピクセル1004を有するピクセルアレイ1002を含んでいる。図5には、4つのピクセル1004が示されている。しかしながら、ピクセル1004の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1004は、図1のピクセル回路12とするか、又は図2のピクセル回路32とすることができる。ピクセルアレイ1002は、アクティブマトリクス型発光表示器であり、AMOLED表示器を形成することができる。
【0022】
SEL(k)(k=i,i+1)は、k番目の行を選択する選択ラインであり、図1及び2のSEL(i)に対応する。V(k)は電源ラインであり、図1のVDD(i)又は図2のVSS(i)に対応する。VDATA(l)(l=j,j+1)は、データラインであり、図1及び2のVDATA(1),…,VDATAA(m)のうちの1つに対応する。SEL(k)及びV(k)は、当該ピクセルアレイ1002における共通の行のピクセルの間で共有される。VDATA(l)は、当該ピクセルアレイ1002における共通の列のピクセルの間で共有される。
【0023】
ゲートドライバ1006は、SEL(k)及びV(k)を駆動する。該ゲートドライバ1006は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。ゲートドライバ1006は、V(k)を駆動すると共にV(k)の電圧を監視するモニタ1010を含んでいる。V(k)は、図3A及び3Bの動作のために適切に活性化される。データドライバ1008は、プログラミングデータを発生すると共にVDATA(l)を駆動する。抽出器ブロック1014は、VDD(i)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、監視結果(即ち、電源ラインV(k)の変化)を使用して校正される。該監視結果は、コントローラ1012に供給することができる。ゲートドライバ1006、コントローラ1012、抽出器1014又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1012は、ドライバ1006及び1008並びに抽出器1014を制御して、前述したようにピクセル1004を駆動する。図3A及び3Bの電圧VCG、VCPは、列ドライバを使用して発生される。
【0024】
図6は、図5のピクセルアレイ1002を駆動するための通常及び抽出サイクルの一例を示している。図6において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図3Bの60に対応し、“D”は駆動サイクルを表すもので、図3Bの62に対応し、“E1”は第1抽出サイクルを表すもので、図3Aの50に対応し、“E2”は第2抽出サイクルを表すもので、図3Aの52に対応する。該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0025】
図7は、本発明の他の実施例によるピクセル作動技術が好適に応用される3トランジスタ(3T)ピクセル回路の一例を示している。図7のピクセル回路70は、OLED72と、記憶キャパシタ74と、スイッチトランジスタ76と、駆動トランジスタ78とを含んでいる。該ピクセル回路70は、AMOLED表示器を形成する。
【0026】
駆動トランジスタ78のドレイン端子は電源ラインVDDに接続され、該駆動トランジスタ78のソース端子はOLED72に接続されている。スイッチトランジスタ76の一方の端子はデータラインVDATAに接続され、該スイッチトランジスタ76の他方の端子は駆動トランジスタ78のゲート端子に接続されている。スイッチトランジスタ76のゲート端子は、第1選択ラインSEL1に接続されている。記憶キャパシタ74の一方の端子は駆動トランジスタ78のゲート端子に接続され、該記憶キャパシタ74の他方の端子はOLED72及び駆動トランジスタ78のソース端子に接続されている。
【0027】
当該ピクセル回路70には、感知トランジスタ80が設けられている。該トランジスタ80は、ピクセル回路70に含めることができる。トランジスタ80の一方の端子は出力ラインVOUTに接続され、該トランジスタ80の他方の端子は駆動トランジスタ78のソース端子及びOLED72に接続されている。該トランジスタ80のゲート端子は第2選択ラインSEL2に接続されている。
【0028】
ピクセル回路70の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。一例において、VOUTは、VDATAとは別に設けることができる。他の例では、VOUTは、物理的に隣接する列(行)に対するデータラインVDATAとすることができる。SEL1はプログラミングに使用される一方、SEL1及びSEL2がピクセル経時変化を抽出するために使用される。
【0029】
図8は、図7に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示している。図8の該ピクセル回路90は、OLED92と、記憶キャパシタ94と、スイッチトランジスタ96と、駆動トランジスタ98とを含んでいる。OLED92は、図7のOLED72に対応する。記憶キャパシタ94は、図7の記憶キャパシタ74に対応する。トランジスタ96及び98は、図7のトランジスタ76及び78に対応する。該ピクセル回路90は、AMOLED表示器を形成する。
【0030】
駆動トランジスタ98のソース端子は電源ラインVSSに接続され、該駆動トランジスタ98のドレイン端子はOLED92に接続されている。スイッチトランジスタ96は、データラインVDATAと駆動トランジスタ98のゲート端子との間に接続されている。スイッチトランジスタ96のゲート端子は、第1選択ラインSEL1に接続されている。記憶キャパシタ94の一方の端子は駆動トランジスタ98のゲート端子に接続され、該記憶キャパシタ94の他方の端子はVSSに接続されている。
【0031】
該ピクセル回路90には、感知トランジスタ100が設けられている。該トランジスタ100は、ピクセル回路90に含めることができる。トランジスタ100の一方の端子は出力ラインVOUTに接続され、該トランジスタ100の他方の端子は駆動トランジスタ98のドレイン端子及びOLED92に接続されている。該トランジスタ100のゲート端子は第2選択ラインSEL2に接続されている。
【0032】
ピクセル回路90の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。一例において、VOUTは、VDATAとは別に設けることができる。他の例では、VOUTは、物理的に隣接する列(行)に対するデータラインVDATAとすることができる。SEL1がプログラミングに使用される一方、SEL1及びSEL2がピクセル経時変化を抽出するために使用される。
【0033】
図9Aは、抽出動作の間に図7及び8のピクセル回路に供給される信号波形の一例を示している。また、図9Bは、通常動作の間に図7及び8のピクセル回路に供給される信号波形の一例を示している。
【0034】
図7、8及び9Aを参照して、位置(i,j)におけるピクセルに対する抽出動作は、第1及び第2の抽出サイクル110及び112を含んでいる。第1抽出サイクル110の間において、駆動トランジスタ(図7の78又は図8の98)のゲート端子は校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第2抽出サイクル112の間において、第1選択ラインSEL1はゼロとなり、従って、駆動トランジスタ(図7の78又は図8の98)のゲート電圧は、電荷注入及びクロックフィードスルーを含む動的効果により影響を受ける。第2抽出サイクル112の間において、駆動トランジスタ(図7の78又は図8の98)は増幅器として作用する。何故なら、該トランジスタはVOUTを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ICの結果としてVOUT上に発生される電圧は、(VCD+ΔVCD)である。かくして、当該ピクセルの経時変化は増幅され、VOUTの電圧は、それに応じて変化する。従って、この方法は非常に少ない量の電圧閾値(VT)のずれの抽出を可能にし、結果として高精度の校正が得られる。VOUTの変化は、監視される。次いで、VOUTの変化(又は複数の変化)は、プログラミングデータの校正のために使用される。
【0035】
また、上記抽出サイクル中にOLEDに電流/電圧を供給して、OLEDの電圧/電流を抽出することができ、当該システムは、該OLEDの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【0036】
図7、8及び9Bを参照すると、位置(i,j)におけるピクセルに対する通常動作はプログラミングサイクル120及び駆動サイクル122を含んでいる。プログラミングサイクル120の間において、駆動トランジスタ(図7の78又は図8の98)のゲート端子は、上記監視結果(例えば、VOUTの変化)を用いて校正されたプログラミング電圧VCPに充電される。次に、駆動サイクル122の間に、選択ラインSEL1はローになり、駆動トランジスタ(図7の78又は図8の98)はOLED(図7の72又は図8の92)に電流を供給する。
【0037】
図10は、図7又は8のピクセル回路を有するような表示システムの一例を示す。図10の表示システム1020は、行及び列に配列された複数のピクセル1004を有するピクセルアレイ1022を含んでいる。図10には、4つのピクセル1024が示されている。しかしながら、ピクセル1024の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1024は、図7のピクセル回路70とするか、又は図8のピクセル回路90とすることができる。ピクセルアレイ1022は、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0038】
SEL1(k)(k=i,i+1)は、k番目の行を選択するための第1選択ラインであり、図7及び8のSEL1に対応する。SEL2(k)(k=i,i+1)は、k番目の行を選択するための第2選択ラインであり、図7及び8のSEL2に対応する。VOUT(l)(l=j,j+1)は、l番目の列のための出力ラインであり、図7及び8のVOUTに対応する。VDATA(l)は、l番目の列のためのデータラインであり、図7及び8のVDATAに対応する。
【0039】
ゲートドライバ1026は、SEL1(k)及SEL2(k)を駆動する。該ゲートドライバ1026は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ1028は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1028は、VOUT(l)の電圧を駆動及び監視するためのモニタ1030を含んでいる。抽出器ブロック1034は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図9A及び9Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VOUT(l)の変化)を使用して校正される。該監視結果は、コントローラ1032に供給することができる。データドライバ1028、コントローラ1032、抽出器1034又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1032は、ドライバ1026及び1028並びに抽出器1034を制御して、ピクセル1004を前述したように駆動する。
【0040】
図11A及び11Bは、図10のピクセルアレイを駆動するための通常及び抽出サイクルの2つの例を示している。図11A及び11Bにおいて、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図9Bの120に対応し、“D”は駆動サイクルを表すもので、図9Bの122に対応し、“E1”は第1抽出サイクルを表すもので、図9Aの110に対応し、“E2”は第2抽出サイクルを表すもので、図9Aの112に対応する。図11Aにおいて、抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。図11Bは、プログラミングサイクルと併行して抽出を実行することができるような場合を示している。
【0041】
図12は、図7又は8のピクセル回路を有するような表示システムの他の例を示す。図12の表示システム1040は、行及び列に配列された複数のピクセル1044を有するピクセルアレイ1042を含んでいる。該表示システム1040は、図10の表示システム1020に類似している。図12において、データラインVDATA(j+1)は、ピクセルの経時変化を監視するための出力ラインVOUT(j)として使用される。
【0042】
ゲートドライバ1046は、図10のゲートドライバ1026と同一であるか又は類似している。該ゲートドライバ1046は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ1048は、プログラミングデータを発生し、VDATA(l)を駆動する。該データドライバ1048は、VDATA(l)の電圧を監視するためのモニタ1050を含んでいる。VDATA(l)は、図9A及び9Bの動作のために適切に活性化される。抽出器ブロック1054は、VDATA上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、監視結果(即ち、VDATA(l)の変化)を使用して校正される。該監視結果は、コントローラ1052に供給することができる。データドライバ1048、コントローラ1052、抽出器1054又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1052は、ドライバ1046及び1048並びに抽出器1054を制御して、ピクセル1004を前述したように駆動する。
【0043】
図13は、図12のピクセルアレイ1042を駆動するための通常及び抽出サイクルの一例を示している。図13において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図9Bの120に対応し、“D”は駆動サイクルを表すもので、図9Bの122に対応し、“E1”は第1抽出サイクルを表すもので、図9Aの110に対応し、“E2”は第2抽出サイクルを表すもので、図9Aの112に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0044】
図14は、本発明の他の実施例によるピクセル作動技術が好適に応用される4トランジスタ(4T)ピクセル回路の一例を示している。図14の該ピクセル回路130は、OLED132と、記憶キャパシタ134と、スイッチトランジスタ136と、駆動トランジスタ138とを含んでいる。該ピクセル回路130は、AMOLED表示器を形成する。
【0045】
駆動トランジスタ138のドレイン端子はOLED132に接続され、該駆動トランジスタ138のソース端子は電源ラインVSS(例えば、接地点)に接続されている。スイッチトランジスタ136の一方の端子は、データラインVDATAに接続され、該スイッチトランジスタ136の他方の端子は駆動トランジスタ138のゲート端子に接続されている。スイッチトランジスタ136のゲート端子は、選択ラインSEL[j]に接続されている。記憶キャパシタ134の一方の端子は駆動トランジスタ138のゲート端子に接続され、該記憶キャパシタ134の他方の端子はVSSに接続されている。
【0046】
該ピクセル回路130には、感知ネットワーク140が設けられている。該ネットワーク140は、ピクセル回路130に含めることができる。回路140は、トランジスタ142及び144を含んでいる。該トランジスタ142及び144は、駆動トランジスタ138のドレイン端子と、出力ラインVOUTとの間に直列に接続されている。トランジスタ142のゲート端子は、選択ラインSEL[j+1]に接続されている。トランジスタ144のゲート端子は、選択ラインSEL[j-1]に接続されている。
【0047】
選択ラインSEL[k](k=j-1,j,j+1)は、ピクセルアレイのk番目の行のためのアドレスラインとすることができる。選択ラインSEL[j-1]又はSEL[j+1]は、SEL[j-1]及びSEL[j+1]信号の両方がオンである時にSEL[j]がオンである場合には、SEL[j]と置換することができる。
【0048】
ピクセル回路130の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。一例において、VOUTは、VDATAとは別に設けることができる。他の例では、VOUTは、物理的に隣接する列(行)に対するデータラインVDATAとすることができる。
【0049】
図15は、図14に関連するピクセル作動技術が好適に応用される4Tピクセル回路の他の例を示している。図15の該ピクセル回路150は、OLED152と、記憶キャパシタ154と、スイッチトランジスタ156と、駆動トランジスタ158とを含んでいる。該ピクセル回路150は、AMOLED表示器を形成する。OLED152は、図14のOLED132に対応する。記憶キャパシタ154は、図14の記憶キャパシタ134に対応する。トランジスタ156及び158は、図14のトランジスタ136及び138に対応する。
【0050】
駆動トランジスタ158のソース端子はOLED152に接続され、該駆動トランジスタ158のドレイン端子は電源ラインVDDに接続されている。スイッチトランジスタ156は、データラインVDATAと、駆動トランジスタ158のゲート端子の間に接続されている。記憶キャパシタ154の一方の端子は駆動トランジスタ158のゲート端子に接続され、該記憶キャパシタ154の他方の端子はOLED152及び駆動トランジスタ158のソース端子に接続されている。
【0051】
該ピクセル回路150には、感知ネットワーク160が設けられている。該ネットワーク160は、ピクセル回路150に含めることができる。回路160は、トランジスタ162及び164を含んでいる。該トランジスタ162及び164は、駆動トランジスタ158のソース端子と、出力ラインVOUTとの間に直列に接続されている。トランジスタ162のゲート端子は、選択ラインSEL[j-1]に接続されている。トランジスタ164のゲート端子は、選択ラインSEL[j+1]に接続されている。トランジスタ162及び164は、図14のトランジスタ142及び144に対応する。
【0052】
ピクセル回路150の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。一例において、VOUTは、VDATAとは別に設けることができる。他の例では、VOUTは、物理的に隣接する列(行)に対するデータラインVDATAとすることができる。
【0053】
図16Aは、抽出動作の間に図14及び15のピクセル回路に供給される信号波形の一例を示している。また、図16Bは、通常動作の間に図14及び15のピクセル回路に供給される信号波形の一例を示している。
【0054】
図14、15及び16Aを参照して、位置(i,j)におけるピクセルに対する抽出動作は、第1及び第2の抽出サイクル170及び172を含んでいる。第1抽出サイクル170の間において、駆動トランジスタ(図14の138又は図15の158)のゲート端子は校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第2抽出サイクル172の間において、選択ラインSEL[j]はゼロとなり、従って、駆動トランジスタ(図14の138又は図15の158)のゲート電圧は、電荷注入及びクロックフィードスルーを含む動的効果により影響を受ける。第2抽出サイクル172の間において、駆動トランジスタ(図14の138又は図15の158)は増幅器として作用する。何故なら、該トランジスタはVOUTを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ICの結果としてVOUT上に発生される電圧は、(VCD+ΔVCD)である。かくして、当該ピクセルの経時変化は増幅され、VOUTの電圧を変化させる。従って、この方法は非常に少ない量の電圧閾値(VT)のずれの抽出を可能にし、結果として高精度の校正が得られる。VOUTの変化は、監視される。次いで、VOUTの変化(又は複数の変化)は、プログラミングデータの校正のために使用される。
【0055】
また、上記抽出サイクル中にOLEDに電流/電圧を供給して、当該システムはOLEDの電圧/電流を抽出すると共に、該OLEDの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【0056】
図14、15及び16Bを参照すると、位置(i,j)におけるピクセルに対する通常動作はプログラミングサイクル180及び駆動サイクル182を含んでいる。プログラミングサイクル180の間において、駆動トランジスタ(図14の138又は図15の158)のゲート端子は、上記監視結果(例えば、VOUTの変化)を用いて校正されたプログラミング電圧VCPに充電される。次に、駆動サイクル182の間に、選択ラインSEL[i]はローになり、駆動トランジスタ(図14の138又は図15の158)はOLED(図14の142又は図15の152)に電流を供給する。
【0057】
図17は、図14又は15のピクセル回路を有するような表示システムの一例を示し、この例においてVOUTはVDATAから分離されている。図17の表示システム1060は、図10の表示システム1020と類似している。表示システム1060は、行及び列に配列された複数のピクセル1064を有するピクセルアレイ1062を含んでいる。図17には、4つのピクセル1064が示されている。しかしながら、ピクセル1064の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1064は、図14のピクセル回路130とするか、又は図15のピクセル回路150とすることができる。図13のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0058】
SEL(k)(k=i-1,i,i+1,i+2)は、k番目の行を選択するための選択ラインであり、図14及び15のSEL[j-1],SEL[j]及びSEL[j+1]に対応する。VOUT(l)(l=j,j+1)は、l番目の列のための出力ラインであり、図14及び15のVOUTに対応する。VDATA(l)は、l番目の列のためのデータラインであり、図14及び15のVDATAに対応する。
【0059】
ゲートドライバ1066は、SEL(k)を駆動する。該ゲートドライバ1066は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ1068は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1068は、VOUT(l)の電圧を駆動及び監視するためのモニタ1070を含んでいる。抽出器ブロック1074は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図16A及び16Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VOUT(l)の変化)を使用して校正される。該監視結果は、コントローラ1072に供給することができる。データドライバ1068、コントローラ1072、抽出器1074又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1072は、ドライバ1066及び1068並びに抽出器1074を制御して、ピクセル1064を前述したように駆動する。
【0060】
図18は、図17のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図18において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図16Bの180に対応し、“D”は駆動サイクルを表すもので、図16Bの182に対応し、“E1”は第1及び第2抽出サイクルを表すもので、図16Aの170に対応し、“E2”は第2抽出サイクルを表すもので、図16Aの172に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0061】
図19は、図14又は15のピクセル回路を有するような表示システムの他の例を示し、この例においてVDATAはVOUTとして使用されている。図19の表示システム1080は、図12の表示システム1040と類似している。表示システム1080は、行及び列に配列された複数のピクセル1084を有するピクセルアレイを含んでいる。図19には、4つのピクセル1084が示されている。しかしながら、ピクセル1084の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1084は、図14のピクセル回路130とするか、又は図15のピクセル回路150とすることができる。図19のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0062】
図19の表示システムにおいて、VDATAはl番目の列に対するデータライン及びピクセルの経時変化を監視するための出力ラインとして使用されている。
【0063】
ゲートドライバ1066は、SEL(k)を駆動する。該ゲートドライバ1086は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ1088は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1088は、VOUT(l)の電圧を駆動及び監視するためのモニタ1090を含んでいる。抽出器ブロック1094は、VDATA(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、図16A及び16Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VDATA(l)の変化)を使用して校正される。該監視結果は、コントローラ1092に供給することができる。データドライバ1088、コントローラ1092、抽出器1094又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1092は、ドライバ1086及び1088並びに抽出器1094を制御して、ピクセル1084を前述したように駆動する。
【0064】
図20は、図19のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図20において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図16Bの180に対応し、“D”は駆動サイクルを表すもので、図16Bの182に対応し、“E1”は第1抽出サイクルを表すもので、図16Aの170に対応し、“E2”は第2抽出サイクルを表すもので、図16Aの172に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0065】
図21は、本発明の他の実施例によるピクセル作動方式が好適に応用される3Tピクセル回路の一例を示している。図21の該ピクセル回路190は、OLED172と、記憶キャパシタ194と、スイッチトランジスタ196と、駆動トランジスタ198とを含んでいる。該ピクセル回路190は、AMOLED表示器を形成する。
【0066】
駆動トランジスタ198のドレイン端子はOLED192に接続され、該駆動トランジスタ198のソース端子は電源ラインVSS(例えば、接地点)に接続されている。スイッチトランジスタ196の一方の端子はデータラインVDATAに接続され、該スイッチトランジスタ196の他方の端子は駆動トランジスタ198のゲート端子に接続されている。スイッチトランジスタ196のゲート端子は、選択ラインSELに接続されている。記憶キャパシタ194の一方の端子は駆動トランジスタ198のゲート端子に接続され、該記憶キャパシタ194の他方の端子はVSSに接続されている。
【0067】
該ピクセル回路190には、感知トランジスタ200が設けられている。該トランジスタ200は、ピクセル回路190に含めることができる。トランジスタ200は、駆動トランジスタ198のドレイン端子と、出力ラインVOUTとの間に接続されている。該トランジスタ200のゲート端子は選択ラインSELに接続されている。
【0068】
ピクセル回路190の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。SELは、スイッチトランジスタ196とトランジスタ200とにより共用される。
【0069】
図22は、図21に関連するピクセル作動技術が好適に応用される3トランジスタ(3T)ピクセル回路の他の例を示している。図22の該ピクセル回路210は、OLED212と、記憶キャパシタ214と、スイッチトランジスタ216と、駆動トランジスタ218とを含んでいる。OLED212は、図21のOLED192に対応する。記憶キャパシタ214は、図21の記憶キャパシタ194に対応する。トランジスタ216及び218は、図21のトランジスタ196及び198に対応する。該ピクセル回路210は、AMOLED表示器を形成する。
【0070】
駆動トランジスタ218のドレイン端子は電源ラインVDDに接続され、該駆動トランジスタ218のソース端子はOLED212に接続されている。スイッチトランジスタ216は、データラインVDATAと駆動トランジスタ218のゲート端子との間に接続されている。記憶キャパシタ214の一方の端子は駆動トランジスタ218のゲート端子に接続され、該記憶キャパシタ214の他方の端子は、駆動トランジスタ218のソース端子及びOLED212に接続されている。
【0071】
該ピクセル回路210には、感知トランジスタ220が設けられている。該トランジスタ220は、ピクセル回路210に含めることができる。トランジスタ200は、駆動トランジスタ218のソース端子及びOLED212を、出力ラインVOUTに接続する。トランジスタ220は、図21のトランジスタ200に対応する。該トランジスタ220のゲート端子は選択ラインSELに接続されている。
【0072】
ピクセル回路210の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。SELは、スイッチトランジスタ216とトランジスタ220とにより共用されている。
【0073】
図23Aは、抽出動作の間に図21及び22のピクセル回路に供給される信号波形の一例を示している。また、図23Bは、通常動作の間に図21及び22のピクセル回路に供給される信号波形の一例を示している。
【0074】
図21、22及び23Aを参照すると、当該抽出動作は、抽出サイクル170を含んでいる。該抽出サイクル170の間において、駆動トランジスタ(図21の198又は図22の218)のゲート端子は校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。当該抽出サイクル230の間において、駆動トランジスタ(図21の198又は図22の218)は増幅器として作用する。何故なら、該トランジスタはVOUTを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ICの結果としてVOUT上に発生される電圧は、(VCD+ΔVCD)である。かくして、当該ピクセルの経時変化は増幅され、VOUTの電圧を変化させる。従って、この方法は非常に少ない量の電圧閾値(VT)のずれの抽出を可能にし、結果として高精度の校正が得られる。VOUTの変化は、監視される。次いで、VOUTの変化(又は複数の変化)は、プログラミングデータの校正のために使用される。
【0075】
また、上記抽出サイクル中にOLEDに電流/電圧を供給して、当該システムはOLEDの電圧/電流を抽出すると共に、該OLEDの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【0076】
図21、22及び23Bを参照すると、当該通常動作はプログラミングサイクル240及び駆動サイクル242を含んでいる。プログラミングサイクル240の間において、駆動トランジスタ(図21の198又は図22の218)のゲート端子は、上記監視結果(例えば、VOUTの変化)を用いて校正されたプログラミング電圧VCPに充電される。次に、駆動サイクル242の間に、選択ラインSELはローになり、駆動トランジスタ(図21の198又は図22の218)はOLED(図21の192又は図22の212)に電流を供給する。
【0077】
図24は、図21又は22のピクセル回路を有するような表示システムの一例を示し、この例においてVOUTはVDATAから分離されている。図24の表示システム1100は、行及び列に配列された複数のピクセル1104を有するピクセルアレイを含んでいる。図24には、4つのピクセル1104が示されている。しかしながら、ピクセル1104の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1104は、図21のピクセル回路190とするか、又は図22のピクセル回路210とすることができる。図24のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0078】
SEL(k)(k=i,i+1)は、k番目の行を選択するための選択ラインであり、図21及び22のSELに対応する。VOUT(l)(l=j,j+1)は、l番目の列のための出力ラインであり、図21及び22のVOUTに対応する。VDATA(l)は、l番目の列のためのデータラインであり、図21及び22のVDATAに対応する。
【0079】
ゲートドライバ1106は、SEL(k)を駆動する。該ゲートドライバ1106は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ1108は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1108は、VOUT(l)の電圧を駆動及び監視するためのモニタ1110を含んでいる。抽出器ブロック1114は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図23A及び23Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VOUT(l)の変化)を使用して校正される。該監視結果は、コントローラ1112に供給することができる。データドライバ1108、コントローラ1112、抽出器1114又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1112は、ドライバ1106及び1108並びに抽出器1114を制御して、ピクセル1104を前述したように駆動する。
【0080】
図25A及び25Bは、図24のピクセルアレイを駆動するための通常及び抽出サイクルの2つの例を示している。図25A及び25Bにおいて、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図23Bの240に対応し、“D”は駆動サイクルを表すもので、図23Bの242に対応し、“E1”は第1抽出サイクルを表すもので、図23Aの230に対応する。図25Aにおいて、抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。図25Bにおいては、抽出及びプログラミングが併行して生じる。
【0081】
図26は、本発明の他の実施例によるピクセル作動技術が好適に応用される3Tピクセル回路の一例を示している。図26の該ピクセル回路260は、OLED262と、記憶キャパシタ264と、スイッチトランジスタ266と、駆動トランジスタ268とを含んでいる。該ピクセル回路260は、AMOLED表示器を形成する。
【0082】
OLED262は、図21のOLED192に対応する。キャパシタ264は、図21のキャパシタ194に対応する。トランジスタ264及び268は、図21のトランジスタ196及び198に、各々、対応する。スイッチトランジスタ266のゲート端子は第1選択ラインSEL1に接続されている。
【0083】
該ピクセル回路260には、感知トランジスタ270が設けられている。該トランジスタ270は、ピクセル回路260に含めることができる。トランジスタ270は、駆動トランジスタ268のドレイン端子と、VDATAとの間に接続されている。該トランジスタ270のゲート端子は、第2選択ラインSEL2に接続されている。
【0084】
ピクセル回路260の経時変化は、VDATAの電圧を監視することにより抽出される。VDATAは、プログラミングとピクセル経時変化の抽出とのために共用されている。
【0085】
図27は、図26に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示している。図27の該ピクセル回路280は、OLED282と、記憶キャパシタ284と、スイッチトランジスタ286と、駆動トランジスタ288とを含んでいる。該ピクセル回路280は、AMOLED表示器を形成する。
【0086】
OLED282は、図22のOLED212に対応する。キャパシタ284は、図22のキャパシタ214に対応する。トランジスタ284及び288は、図22のトランジスタ216及び218に、各々、対応する。スイッチトランジスタ286のゲート端子は第1選択ラインSEL1に接続されている。
【0087】
該ピクセル回路280には、感知トランジスタ290が設けられている。該トランジスタ290は、ピクセル回路280に含めることができる。トランジスタ290は、駆動トランジスタ288のソース端子と、VDATAとの間に接続されている。トランジスタ290は、図26のトランジスタ270に対応する。該トランジスタ290のゲート端子は、第2選択ラインSEL2に接続されている。
【0088】
ピクセル回路280の経時変化は、VDATAの電圧を監視することにより抽出される。VDATAは、プログラミングとピクセル経時変化の抽出とのために共用されている。
【0089】
図28Aは、抽出動作の間に図26及び27のピクセル回路に供給される信号波形の一例を示している。また、図28Bは、通常動作の間に図26及び27のピクセル回路に供給される信号波形の一例を示している。
【0090】
図26、27及び28Aを参照すると、当該抽出動作は、第1及び第2の抽出サイクル300及び302を含んでいる。第1抽出サイクル300の間において、駆動トランジスタ(図26の268又は図27の288)のゲート端子は校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第2抽出サイクル302の間において、駆動トランジスタ(図26の268又は図27の288)は増幅器として作用する。何故なら、該トランジスタはVDATAを介して一定電流によりバイアスされるからである。かくして、当該ピクセルの経時変化は増幅され、VDATAの電圧は、それに応じて変化する。従って、この方法は非常に少ない量の電圧閾値(VT)のずれの抽出を可能にし、結果として高精度の校正が得られる。VDATAの変化は、監視される。次いで、VDATAの変化(又は複数の変化)は、プログラミングデータの校正のために使用される。
【0091】
また、上記抽出サイクル中にOLEDに電流/電圧を供給して、当該システムはOLEDの電圧/電流を抽出すると共に、該OLEDの経時変化ファクタを決定し、該経時変化ファクタを輝度データの一層正確な校正のために使用することができる。
【0092】
図26、27及び28Bを参照すると、通常動作はプログラミングサイクル310及び駆動サイクル312を含んでいる。プログラミングサイクル310の間において、駆動トランジスタ(図26の268又は図27の288)のゲート端子は、上記監視結果(例えば、VDATAの変化)を用いて校正されたプログラミング電圧VCPに充電される。次に、駆動サイクル312の間に、選択ラインSEL1はローになり、駆動トランジスタ(図26の268又は図27の288)はOLED(図26の262又は図27の282)に電流を供給する。
【0093】
図29は、図26又は27のピクセル回路を有するような表示システムの一例を示している。図29の表示システム1120は、行及び列に配列された複数のピクセル1124を有するピクセルアレイを含んでいる。図29には、4つのピクセル1124が示されている。しかしながら、ピクセル1124の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1024は、図26のピクセル回路260とするか、又は図27のピクセル回路280とすることができる。図29のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0094】
SEL1(k)(k=i,i+1)は、k番目の行を選択するための第1選択ラインであり、図26及び27のSEL1に対応する。SEL2(k)(k=i,i+1)は、k番目の行を選択するための第2選択ラインであり、図26及び27のSEL2に対応する。VDATA(l)(l=j,j+1)は、l番目の列のためのデータラインであり、図26及び27のVDATAに対応する。
【0095】
ゲートドライバ1126は、SEL1(k)及びSEL2(k)を駆動する。該ゲートドライバ1126は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ1128は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1128は、VDATA(l)の電圧を駆動及び監視するためのモニタ1130を含んでいる。抽出器ブロック1134は、VDATA(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、図28A及び28Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VDATA(l)の変化)を使用して校正される。該監視結果は、コントローラ1132に供給することができる。データドライバ1128、コントローラ1132、抽出器1134又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1132は、ドライバ1126及び1128並びに抽出器1134を制御して、ピクセル1124を前述したように駆動する。
【0096】
図30は、図29のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図30において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図28Bの310に対応し、“D”は駆動サイクルを表すもので、図28Bの312に対応し、“E1”は第1抽出サイクルを表すもので、図28Aの300に対応し、“E2”は第2抽出サイクルを表すもので、図28Aの302に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0097】
図1ないし28Bに示された本発明の実施例によれば、ピクセルの経時変化が抽出され、ピクセルのプログラミング又はバイアスデータが校正され、高度に正確な動作を提供する。本発明による実施例によれば、フラットパネルのプログラミング/バイアス処理が極めて正確になり、エラーが少なくなる。このように、本発明は、表示器又はセンサのための高解像度大面積フラットパネルの実現を容易にする。
【0098】
図31Aないし35を用いて、共用データライン及び選択ラインを使用するプログラミング及び読出技術を更に詳細に説明する。
【0099】
図31A及び31Bは、j番目の行及びi番目の列における、読出能力を備えるピクセル回路を図示している。図31Aのピクセルは、発光デバイス(例えば、OLED)を駆動するための駆動回路352と、当該ピクセルからの取得データを監視する感知回路356とを含んでいる。トランジスタ354が、データラインDATA[i]を選択ラインSEL[j]上の信号に基づいて駆動回路352に接続するために設けられている。トランジスタ358は、監視回路356の出力を読出ラインReadout[i]に接続するために設けられている。図31Aにおいて、当該ピクセルはトランジスタ354を介してデータラインDATA[i]によりプログラミングされ、取得データはトランジスタ358を介して読出ラインReadout[i]から読み出される。
【0100】
感知回路356は、センサ、TFT又はOLED自体とすることができる。図31Aのシステムは、余分なライン(即ち、Readout[i])を使用する。
【0101】
図31Bのピクセルにおいて、トランジスタ358は、データラインDATA[i]又は隣接するデータライン(例えば、DATA[i-1],DATA[i+1])に接続される。トランジスタ354は第1選択ラインSEL1[j]により選択され、トランジスタ358は付加選択ラインSEL2[j]により選択される。図31Bにおいて、当該ピクセルはトランジスタ354を介してデータラインDATA[i]によりプログラミングされ、取得データは、トランジスタ358を介して同じデータライン又は隣接する列のデータラインにより読み出される。一般的にパネルにおける行の数は列の数より小さいが、図31Bのシステムは余分な選択ラインを使用している。
【0102】
図32は、本発明の他の実施例によるピクセル作動技術が好適に応用されるピクセル回路の一例を示している。図32のピクセル回路370は、j番目の行及びi番目の列におけるものである。図32において、データライン及び読出ラインは、余分な選択ラインを追加することなく、併合されている。図32のピクセル回路370は、発光デバイス(例えば、OLED)を駆動するための駆動回路372と、当該ピクセルからの取得データを感知するための感知回路376とを含んでいる。トランジスタ374は、データラインDATA[i]を選択ラインSEL[j]上の信号に基づいて駆動回路372に接続するために設けられている。当該ピクセルは、SEL[j]がハイの間にプログラミングされる。感知ネットワーク378は、感知回路376に対して設けられている。
【0103】
感知回路376は、駆動回路352から当該ピクセルの電気、光学又は温度信号を感知する。このように、該感知回路376の出力は、時間にわたるピクセルの経時変化を決定する。該モニタ回路376は、センサ、TFT、当該ピクセルのTFT又は当該ピクセルのOLED(例えば、図1の14)とすることができる。
【0104】
一実施例において、感知回路376は、感知ネットワーク378を介して、当該ピクセルが存在する列のデータラインDATA[i]に接続される。他の実施例では、感知回路376は、感知ネットワーク378を介して、隣接する列のうちの一方のデータライン(例えば、DATA[i-1]又はDATA[i+1])に接続される。
【0105】
感知ネットワーク378は、トランジスタ380及び382を含む。トランジスタ380及び382は、モニタ回路376の出力端と、データライン(例えば、DATA[i],DATA[i-1],DATA[i+1])との間に直列に接続される。トランジスタ380は、隣接する行の選択ライン(例えば、SEL[j-1],SEL[j+1])により選択される。トランジスタ382は、選択ラインSEL[j]により選択され、該選択ラインはトランジスタ374のゲート端子にも接続される。
【0106】
駆動回路372、モニタ回路376並びにスイッチ374、380及び382は、アモルファスシリコン、ポリシリコン、有機半導体又はCMOS技術で製造することができる。
【0107】
図32の構成は、異なるタイミングスケジュールで使用することができる。しかしながら、これらの1つが図33に示されている。図33の動作サイクルは、プログラミングサイクル380、駆動サイクル392及び読出サイクル394を含んでいる。
【0108】
図32及び33を参照すると、プログラミングサイクル390の間において、当該ピクセルはSEL[j]がオンの間にDATA[i]を介してプログラミングされる。駆動サイクル392の間において、SEL[j]はオフとなる。読出処理394の場合、SEL[j]及び1つの隣接する行の選択ラインSEL[j-1]又はSEL[j+1]がオンとなり、監視データは、感知ネットワーク378に接続されたDATA[i]、DATA[i-1]又はDATA[i+1]を介して読み出される。
【0109】
トランジスタ380及び382は、読出処理に影響を与えることなく容易に入れ換えることができる。
【0110】
図34は、図32に関連するピクセル作動技術が好適に応用されるピクセル回路の他の例を示している。図34のピクセル回路400は、j番目の行及びi番目の列におけるものである。図34において、データライン及び読出ラインは、余分な選択ラインを追加することなく、併合されている。図34のピクセル回路400は、OLED(図示略)、駆動回路372、及び感知回路376を含んでいる。感知ネットワーク408は、感知回路376に対して設けられている。感知ネットワーク408は、トランジスタ410及び412を含む。トランジスタ410及び412は、図32のトランジスタ380及び382と各々同一であるか又は各々類似している。トランジスタ410のゲート端子は、(j-1)番目の行の選択ラインSEL[j-1]に接続されている。トランジスタ412のゲート端子は、(j+1)番目の行の選択ラインSEL[j+1]に接続されている。当該ピクセルは、SEL[i]がハイの間にプログラミングされる。トランジスタ412は、2以上のピクセルにより共用することができる。
【0111】
一実施例において、モニタ回路376は、感知ネットワーク408を介して、当該ピクセルが存在する列のデータラインDATA[i]に接続される。他の実施例では、モニタ回路376は、感知ネットワーク408を介して、隣接する列のうちの一方のデータライン(例えば、DATA[i-1]又はDATA[i+1])に接続される。
【0112】
スイッチ410及び412は、アモルファスシリコン、ポリシリコン、有機半導体又はCMOS技術で製造することができる。
【0113】
図34の構成は、異なるタイミングスケジュールで使用することができる。しかしながら、これらの1つが図35に示されている。図35の動作サイクルは、プログラミングサイクル420、駆動サイクル422及び読出サイクル424を含んでいる。
【0114】
図34及び35を参照すると、プログラミングサイクル420の間において、当該ピクセルはSEL[j]がオンの間にDATA[i]を介してプログラミングされる。駆動サイクル422の間において、SEL[j]はオフとなる。読出処理424の場合、SEL[j-1]及びSEL[j+1]がオンとなり、監視データは、感知ネットワーク408に接続されたDATA[i]、DATA[i-1]又はDATA[i+1]を介して読み出される。トランジスタ410及び412は、読出処理に影響を与えることなく容易に入れ換えることができる。
【0115】
図31及び34のピクセル構造を有する表示システムは、前述した表示システムのものと同様である。感知ネットワークから読み出されたデータは、プログラミングデータを校正するために使用される。
【0116】
図32〜40に示される本発明の実施例による技術は、ピクセル回路をプログラミングするために使用されるデータライン及びピクセルエージングデータを抽出するために使用される読出ラインを、ピクセル回路の動作に影響を与えることなく、且つ、余分な制御信号を追加することなく共用する。かくして、パネルに接続される信号の数は大幅に低減される。従って、ドライバの複雑さが低減される。該技術は、余分なドライバの実施化コストを低減させ、特にはAMOLED表示器等のアクティブマトリクス型発光表示器における校正ターニケット(tourniquets)のコストを減少又は低下させる。
【0117】
当該校正技術のピクセル回路開口比を増加させる技術を、図36〜38を用いて詳細に説明する。
【0118】
図36は、本発明の他の実施例によるピクセルアレイの一例を示す。図36のピクセルアレイ500は、行及び列に配列された複数のピクセル回路510を含んでいる。図36には、j番目の列における2つのピクセル510が示されている。ピクセル回路510は、OLED512、記憶キャパシタ514、スイッチトランジスタ516及び駆動トランジスタ518を含んでいる。OLED512は、図22のOLED212に対応する。記憶キャパシタ514は、図22の記憶キャパシタ214に対応する。トランジスタ516及び518は、図22のトランジスタ216及び218に対応する。
【0119】
駆動トランジスタ518のドレイン端子は電源ラインVDDに接続され、該駆動トランジスタ518のソース端子はOLED512に接続されている。スイッチトランジスタ516は、対応するデータラインData[j]と駆動トランジスタ518のゲート端子との間に接続されている。記憶キャパシタ514の一方の端子は駆動トランジスタ518のゲート端子に接続され、該記憶キャパシタ514の他方の端子は駆動トランジスタ518のソース端子及びOLED512に接続されている。
【0120】
当該ピクセルアレイ500には、感知ネットワーク550が設けられている。該感知ネットワーク550は、各ピクセルに対する感知トランジスタ532と、感知トランジスタ534とを含んでいる。トランジスタ532はピクセルアレイ500に含めることができる。感知トランジスタ534は、複数のピクセル510に対する複数のスイッチトランジスタ532に接続されている。図36においては、感知トランジスタ534が、j番目の列における2つのピクセル510に対する2つのスイッチトランジスタ532に接続されている。
【0121】
位置(i,j)におけるピクセル510のトランジスタ532は、トランジスタ534を介してデータラインData[j+1]に接続されると共に、位置(i,j)におけるピクセル510のOLED512にも接続されている。同様に、位置(i-h,j)におけるピクセル510のトランジスタ532は、トランジスタ534を介してデータラインData[j+1]に接続されると共に、位置(i-h,j)におけるピクセル510のOLED512にも接続されている。Data[j+1]は、(j+1)番目の列をプログラミングするためのデータラインである。
【0122】
位置(i,j)におけるピクセル510のトランジスタ532は、“k”番目の行のための選択ラインSEL[k]により選択される。位置(i-h,j)におけるピクセル510のトランジスタ532は、“k’”番目の行のための選択ラインSEL[k’]により選択される。感知トランジスタ534は、“t”番目の行のための選択ラインSEL[t]により選択される。“i”、“i-h”、“k”、“k’”及び“t”の間には何の関係もないものとされ得る。しかしながら、高解像度用の小型のピクセル回路を有するためには、これらは連続するのが好ましい。2つのトランジスタ532はトランジスタ534に、内部ライン、即ちモニタライン[i,j+1]を介して接続されている。
【0123】
1つの列におけるピクセル510は、幾つかのセグメントに分割される(各セグメントは‘h’個のピクセルを有する)。図36のピクセルアレイ500においては、1つの列における2つのピクセルが、1つのセグメント内に存在する。校正用部品(例えば、トランジスタ534)は、2つのピクセルにより共用される。
【0124】
図36において、j番目の列におけるピクセルはデータラインData[j]を介してプログラミングされ、取得データは隣接する列のためのデータライン、例えばData[j+1](又はData[j-1])を介して読み出される。SEL[i]はプログラミングの間及び抽出の間においてオフであるので、スイッチトランジスタ516はオフとなる。感知スイッチ534は、競合無しの読み出し及びプログラミング処理を保証する。
【0125】
図37は、図36のピクセルアレイ500を用いたRGBW構造を示している。図37においては、2つのピクセルが1つのセグメントを形成している。図37において、“CSR”、“T1R”、“T2R”及び“T3R”は、赤“R”用のピクセルのための構成部品であって、図36の514、518、516及び532に対応し、“CSG”、“T1G”、“T2G”及び“T3G”は、緑“G”用のピクセルのための構成部品であって、図36の514、518、516及び532に対応し、“CSB”、“T1B”、“T2B”及び“T3B”は、青“B”用のピクセルのための構成部品であって、図36の514、518、516及び532に対応し、“CSW”、“T1W”、“T2W”及び“T3W”は、白“W”用のピクセルのための構成部品であって、図36の514、518、516及び532に対応する。
【0126】
図37において、“TWB”は“W”及び“B”の2つのピクセルにより共用される感知トランジスタを表すもので、図36の感知トランジスタ534に対応し、“TGR”は“G”及び“R”の2つのピクセルにより共用される感知トランジスタを表すもので、図36の感知トランジスタ534に対応する。
【0127】
トランジスタT3W及びT3Gのゲート端子は、i番目の行のための選択ラインSEL[i]に接続されている。トランジスタT3B及びT3Rのゲート端子は、i+1番目の行のための選択ラインSEL[i+1]に接続されている。感知トランジスタTWBのゲート端子及び感知トランジスタTGRのゲート端子は、i番目の行のための選択ラインSEL[i]に接続されている。
【0128】
感知のためにSEL[i]を使用する2つの隣接するセグメントの感知トランジスタTWB及びTGRは、レイアウトの複雑さを低減するために、プログラミングのためにSEL[i]を使用するピクセルのセグメント領域内に配置され、その場合において、1つのセグメントは同一の感知トランジスタを共用する2つのピクセルを含む。
【0129】
図38は、図37のピクセル回路に関するレイアウトを示している。図38において、“R”は赤のピクセルに関連する領域であり、“G”は緑のピクセルに関連する領域であり、“B”は青のピクセルに関連する領域であり、“W”は白のピクセルに関連する領域である。“TWB”は図37の感知トランジスタTWBに対応し、白のピクセル及び青のピクセルにより共用される。“TGR”は図37の感知トランジスタTGRに対応し、緑のピクセル及び赤のピクセルにより共用される。ピクセルの寸法は、例えば、208μmx208μmである。これは、当該回路の高解像度表示器用の非常に小さなピクセルへの適用可能性を示している。
【0130】
以上、1以上の現在好ましい実施例を例示として説明した。当業者であれば、多数の変形及び変更を、請求項に記載された本発明の範囲から逸脱することなしに実施することができることが明らかであろう。
【図面の簡単な説明】
【0131】
【図1】図1は、本発明の一実施例によるピクセル作動技術が好適に応用される2トランジスタ(2T)ピクセル回路を有するピクセルアレイの一例を示す。
【図2】図2は、図1に関連するピクセル作動技術が好適に応用される2Tピクセル回路を有するピクセルアレイの他の例を示す。
【図3A】図3Aは、抽出動作の間に図1及び2のピクセル回路に供給される信号波形の一例を示す。
【図3B】図3Bは、通常動作の間に図1及び2のピクセル回路に供給される信号波形の一例を示す。
【図4】図4は、図3Aの抽出サイクルの間におけるVDDの電圧に対する駆動トランジスタの閾電圧のずれの影響を示す。
【図5】図5は、図1又は2のピクセルアレイを持つ表示システムの一例を示す。
【図6】図6は、図5のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図7】図7は、本発明の他の実施例によるピクセル作動技術が好適に応用される3トランジスタ(3T)ピクセル回路の一例を示す。
【図8】図8は、図7に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示す。
【図9A】図9Aは、抽出動作の間に図7及び8のピクセル回路に供給される信号波形の一例を示す。
【図9B】図9Bは、通常動作の間に図7及び8のピクセル回路に供給される信号波形の一例を示す。
【図10】図10は、図7又は8のピクセル回路を持つ表示システムの一例を示す。
【図11A】図11Aは、図10のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図11B】図11Bは、図10のピクセルアレイを駆動するための通常及び抽出サイクルの他の例を示す。
【図12】図12は、図7又は8のピクセル回路を持つ表示システムの他の例を示す。
【図13】図13は、図12のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図14】図14は、本発明の他の実施例によるピクセル作動技術が好適に応用される4トランジスタ(4T)ピクセル回路の一例を示す。
【図15】図15は、図14に関連するピクセル作動技術が好適に応用される4Tピクセル回路の他の例を示す。
【図16A】図16Aは、抽出動作の間に図14及び15のピクセル回路に供給される信号波形の一例を示す。
【図16B】図16Bは、通常動作の間に図14及び15のピクセル回路に供給される信号波形の一例を示す。
【図17】図17は、図14又は15のピクセル回路を持つ表示システムの一例を示す。
【図18】図18は、図17のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図19】図19は、図14又は15のピクセル回路を持つ表示システムの他の例を示す。
【図20】図20は、図19のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図21】図21は、本発明の他の実施例によるピクセル作動技術が好適に応用される3Tピクセル回路の一例を示す。
【図22】図22は、図21に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示す。
【図23A】図23Aは、抽出動作の間に図21及び22のピクセル回路に供給される信号波形の一例を示す。
【図23B】図23Bは、通常動作の間に図21及び22のピクセル回路に供給される信号波形の一例を示す。
【図24】図24は、図21又は22のピクセル回路を持つ表示システムの一例を示す。
【図25A】図25Aは、図24のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図25B】図25Bは、図24のピクセルアレイを駆動するための通常及び抽出サイクルの他の例を示す。
【図26】図26は、本発明の他の実施例によるピクセル作動技術が好適に応用される3Tピクセル回路の一例を示す。
【図27】図27は、図26に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示す。
【図28A】図28Aは、抽出動作の間に図26及び27のピクセル回路に供給される信号波形の一例を示す。
【図28B】図28Bは、通常動作の間に図26及び27のピクセル回路に供給される信号波形の一例を示す。
【図29】図29は、図26又は27のピクセル回路を持つ表示システムの一例を示す。
【図30】図30は、図29のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図31A】図31Aは、j番目の行及びi番目の列における読出能力を持つピクセル回路を示す。
【図31B】図31Bは、j番目の行及びi番目の列における読出能力を持つ他のピクセル回路を示す。
【図32】図32は、本発明の他の実施例による駆動技術が好適に応用されるピクセル回路の一例を示す。
【図33】図33は、図32のピクセル構成に供給される信号波形の一例を示す。
【図34】図34は、図32に関連する駆動技術が好適に応用されるピクセル回路の他の例を示す。
【図35】図35は、図34のピクセル構成に供給される信号波形の一例を示す。
【図36】図36は、本発明の他の実施例によるピクセルアレイの一例を示す。
【図37】図37は、図36のピクセルアレイを用いたRGBW構造を示す。
【図38】図38は、図37のピクセル回路のレイアウトを示す。
【技術分野】
【0001】
本発明は、表示技術に係り、更に詳細には発光デバイス表示器のための方法及びシステムに関する。
【背景技術】
【0002】
電気発光(electro-luminance)表示器は、携帯電話等の広範囲の装置に対して開発されている。特に、アモルファスシリコン(a-Si)、ポリシリコン、有機又は他の駆動バックプレーンを用いたアクティブマトリクス型有機発光ダイオード(AMOLED)表示器は、可能な可撓性表示器、その低コスト製造、高解像度及び広視野角等の利点により一層魅力的となってきている。
【0003】
AMOLED表示器は、各ピクセルが有機発光ダイオード(OLED)を有するような行及び列のピクセルのアレイ、及び当該行及び列のアレイ内に配設されたバックプレーン電子回路を含んでいる。OLEDは電流駆動デバイスであるので、AMOLEDのピクセル回路は正確且つ一定の駆動電流を供給することができなければならない。
【発明の開示】
【発明が解決しようとする課題】
【0004】
高い精度で一定の輝度を供給することができるような方法及びシステムを提供したいという要求が存在する。
【0005】
本発明の目的は、既存のシステムの欠点の少なくとも1つを除去又は軽減するような方法及びシステムを提供することにある。
【課題を解決するための手段】
【0006】
本発明の一態様によれば、1以上のピクセルを含む表示システムが提供される。各ピクセルは、発光デバイスと、該発光デバイスを駆動するための駆動トランジスタと、当該ピクセルを選択するためのスイッチトランジスタとを含む。該表示システムは、当該ピクセルに対するプログラミングデータを校正するために該ピクセルの変化を監視及び抽出する回路を含む。
【0007】
本発明の他の態様によれば、表示システムを駆動する方法が提供される。該表示システムは、1以上のピクセルを含む。該方法は、抽出サイクルにおいて当該ピクセルに動作信号を供給し、該ピクセルにおけるノードを監視し、該監視結果に基づいて該ピクセルの経時変化(エージング)を抽出するステップと、プログラミングサイクルにおいて当該ピクセルの上記経時変化の抽出に基づいてプログラミングデータを校正し、当該ピクセルに該プログラミングデータを供給するステップとを含む。
【0008】
本発明の、これら及び他のフィーチャは、添付図面への参照がなされる下記の説明から明らかとなるであろう。
【発明を実施するための最良の形態】
【0009】
本発明の実施例を、発光デバイス(例えば、有機発光ダイオード(OLED))と、複数のトランジスタとを有するピクセル回路を使用して説明する。以下の実施例におけるピクセル回路又は表示システムのトランジスタは、n型トランジスタ、p型トランジスタ又はこれらの組み合わせとすることができる。以下の実施例におけるピクセル回路又は表示システムのトランジスタは、アモルファスシリコン、ナノ/マイクロ結晶シリコン、ポリシリコン、有機半導体技術(例えば、有機TFT)、NMOS/PMOS技術又はCMOS技術(例えば、MOSFET)を用いて製造することができる。該ピクセル回路を有する表示器は、単色、多色又は全色(フルカラー)表示器とすることができ、1又は2以上のエレクトロルミネッセンス(EL)素子(例えば、有機EL)を含むことができる。該表示器は、アクティブマトリクス型発光表示器(例えば、AMOLED)とすることができる。該表示器は、TV、DVD、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、携帯電話又は他の用途に使用することができる。該表示器は、フラットパネルとすることができる。
【0010】
以下の説明において、“ピクセル回路”及び“ピクセル”は、入れ替え可能に使用される。以下の説明において、“信号”及び“ライン”は入れ替え可能に使用することができる。以下の説明において、“ライン”及び“ノード”なる用語は入れ替え可能に使用することができる。当該説明において、“選択ライン”及び“アドレスライン”は入れ替え可能に使用することができる。以下の説明において、“接続する(又は接続された)”及び“結合する(又は結合された)”は、入れ替え可能に使用することができ、2つ以上のエレメントが直接的又は間接的に互いに物理的又は電気的接触状態にあることを示すために使用される。当該説明において、i番目の行及びj番目の列におけるピクセル(回路)は、位置(i,j)におけるピクセル(回路)と称される。
【0011】
図1は、本発明の一実施例によるピクセル作動技術が好適に応用される2トランジスタ(2T)ピクセル回路を有するピクセルアレイの一例を示す。図1のピクセルアレイ10は、“n”行及び“m”列に配列された複数のピクセル回路12を含んでいる。図1には、i番目の行のピクセル回路12が示されている。
【0012】
各ピクセル回路12は、OLED14、記憶キャパシタ16、スイッチトランジスタ18及び駆動トランジスタ20を含んでいる。駆動トランジスタ20のドレイン端子は対応する行の電源ライン(例えば、VDD(i))に接続され、駆動トランジスタ20のソース端子はOLED14に接続されている。スイッチトランジスタ18の一方の端子は対応する列のデータライン(例えば、VDATA(1),…又はVDATA(m))に接続され、該スイッチトランジスタ18の他方の端子は駆動トランジスタ20のゲート端子に接続されている。スイッチトランジスタ18のゲート端子は、対応する行の選択ライン(例えば、SEL(i))に接続されている。記憶キャパシタ16の一方の端子は、駆動トランジスタ20のゲート端子に接続され、該記憶キャパシタ16の他方の端子は、OLED14及び駆動トランジスタ20のソース端子に接続されている。OLED14は、電源(例えば、グラウンド)と駆動トランジスタ20のソース端子との間に接続されている。当該ピクセル回路12の経時変化(エージング:aging)は、後述するように、電源ラインVDD(i)の電圧を監視することにより抽出される。
【0013】
図2は、図1に関連するピクセル作動技術が好適に応用される2Tピクセル回路を有するピクセルアレイの他の例を示す。図2のピクセルアレイ30は、図1のピクセルアレイ10と類似している。ピクセル回路アレイ30は、“n”行及び“m”列に配列された複数のピクセル回路32を含んでいる。図2には、i番目の行におけるピクセル回路32が示されている。
【0014】
各ピクセル回路32は、OLED34と、記憶キャパシタ36と、スイッチトランジスタ38と、駆動トランジスタ40とを含んでいる。OLED34は、図1のOLED14に対応する。記憶キャパシタ36は、図1の記憶キャパシタ16に対応する。スイッチトランジスタ38は、図1のスイッチトランジスタ18に対応する。駆動トランジスタ40は、図1の駆動トランジスタ20に対応する。
【0015】
駆動トランジスタ40のソース端子は、対応する行の電源ライン(例えば、VSS(i))に接続され、該駆動トランジスタ40のドレイン端子はOLED34に接続されている。スイッチトランジスタ38の一方の端子は、対応する列のデータライン(例えば、VDATA(1),…又はVDATA(m))に接続され、該スイッチトランジスタ38の他方の端子は駆動トランジスタ40のゲート端子に接続されている。記憶キャパシタ34の一方の端子は、駆動トランジスタ40のゲート端子に接続され、該記憶キャパシタ34の他方の端子は対応する電源ライン(例えば、VSS(i))に接続されている。OLED34は電源と駆動トランジスタ40のドレイン端子との間に接続されている。該ピクセル回路の経時変化は、後述するように、電源ラインVSS(i)の電圧を監視することにより抽出される。
【0016】
図3Aは、抽出動作の間において図1及び2のピクセル回路に供給される信号波形の一例を示している。図3Bは、通常動作の間において図1及び2のピクセル回路に供給される信号波形の一例を示している。図3Aにおいて、VDD(i)は図1のVDD(i)に対応する電源ライン/信号であり、VSS(i)は図2のVSS(i)に対応する電源ライン/信号である。“IC”は、校正されている位置(i,j)のピクセルのVDD(i)に供給される一定電流である。該電流ICの結果としてVDD(i)上に発生される電圧は、(VCD+ΔVCD)となり、ここで、VCDは当該回路のDCバイアス点であり、ΔVCDはOLED電圧及び駆動トランジスタ(図1の20又は図2の40)の閾電圧の増幅されたずれである。
【0017】
図1,2及び3Aを参照して、位置(i,j)におけるピクセルの経時変化(エージング)は、電源ラインの電圧(図1のVDD(i)又は図2のVSS(i))を監視することにより抽出される。位置(i,j)のピクセルに関する図3Aの動作は、第1及び第2抽出サイクル50及び52を含んでいる。第1抽出サイクル50の間において、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)のゲート端子は、校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測及びバイアス電圧を含んでいる。また、第1抽出サイクルの間において当該i番目の行における他のピクセル回路はゼロにプログラミングされる。
【0018】
第2抽出サイクル52の間において、SEL(i)はゼロとなり、従って、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)のゲート電圧は、電荷注入及びクロックフィードスルー等の動的効果による影響を受ける。このサイクルの間において、該駆動トランジスタ(図1の20又は図2の40)は増幅器として作用する。何故なら、該トランジスタはi番目の行の電源ライン(図1のVDD(i)又は図2のVSS(i))を介する一定電流によりバイアスされるからである。従って、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)の閾電圧(VT)のずれの影響は増幅され、それに応じて、電源ラインの電圧(図1のVDD(i)又は図2のVSS(i))が変化する。従って、この方法は、非常に小さな量のVTのずれの抽出を可能にし、結果的に高精度の校正が得られる。VDD(i)又はVSS(i)の該変化が監視される。次いで、VDD(i)又VSS(i)の該変化(又は複数の変化)は、プログラミングデータの校正に使用される。
【0019】
図1、2及び図3Bを参照して、位置(i,j)のピクセルに関する通常動作は、プログラミングサイクル62及び駆動サイクル64を含んでいる。プログラミングサイクル62の間において、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)のゲート端子は、上記監視結果(例えば、VDD又はVSSの変化(若しくは複数の変化))を用いて校正されたプログラミング電圧VCPまで充電される。この電圧VCPは、グレイスケール及び当該ピクセルの経時変化により定められる(例えば、該電圧は、グレイスケールに関係する電圧及び校正サイクルの間に抽出された経時変化の和である)。次に、駆動サイクル64の間において、選択ラインSEL(i)はローとなり、位置(i,j)のピクセルにおける駆動トランジスタ(図1の20又は図2の40)は、該位置(i,j)のピクセルにおけるOLED(図1の14又は図2の34)に電流を供給する。
【0020】
図4は、図3Aの抽出サイクルの間における、電源ラインVDDの電圧に対する駆動トランジスタの閾電圧のずれ(VTずれ)の影響を示す。当業者にとっては、駆動トランジスタが合理的な利得を提供し、小さなVTずれの抽出を可能にすることは明らかである。
【0021】
図5は、図1及び2のピクセルアレイを有するような表示システムの一例を示す。図5の該表示システム1000は、複数のピクセル1004を有するピクセルアレイ1002を含んでいる。図5には、4つのピクセル1004が示されている。しかしながら、ピクセル1004の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1004は、図1のピクセル回路12とするか、又は図2のピクセル回路32とすることができる。ピクセルアレイ1002は、アクティブマトリクス型発光表示器であり、AMOLED表示器を形成することができる。
【0022】
SEL(k)(k=i,i+1)は、k番目の行を選択する選択ラインであり、図1及び2のSEL(i)に対応する。V(k)は電源ラインであり、図1のVDD(i)又は図2のVSS(i)に対応する。VDATA(l)(l=j,j+1)は、データラインであり、図1及び2のVDATA(1),…,VDATAA(m)のうちの1つに対応する。SEL(k)及びV(k)は、当該ピクセルアレイ1002における共通の行のピクセルの間で共有される。VDATA(l)は、当該ピクセルアレイ1002における共通の列のピクセルの間で共有される。
【0023】
ゲートドライバ1006は、SEL(k)及びV(k)を駆動する。該ゲートドライバ1006は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。ゲートドライバ1006は、V(k)を駆動すると共にV(k)の電圧を監視するモニタ1010を含んでいる。V(k)は、図3A及び3Bの動作のために適切に活性化される。データドライバ1008は、プログラミングデータを発生すると共にVDATA(l)を駆動する。抽出器ブロック1014は、VDD(i)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、監視結果(即ち、電源ラインV(k)の変化)を使用して校正される。該監視結果は、コントローラ1012に供給することができる。ゲートドライバ1006、コントローラ1012、抽出器1014又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1012は、ドライバ1006及び1008並びに抽出器1014を制御して、前述したようにピクセル1004を駆動する。図3A及び3Bの電圧VCG、VCPは、列ドライバを使用して発生される。
【0024】
図6は、図5のピクセルアレイ1002を駆動するための通常及び抽出サイクルの一例を示している。図6において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図3Bの60に対応し、“D”は駆動サイクルを表すもので、図3Bの62に対応し、“E1”は第1抽出サイクルを表すもので、図3Aの50に対応し、“E2”は第2抽出サイクルを表すもので、図3Aの52に対応する。該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0025】
図7は、本発明の他の実施例によるピクセル作動技術が好適に応用される3トランジスタ(3T)ピクセル回路の一例を示している。図7のピクセル回路70は、OLED72と、記憶キャパシタ74と、スイッチトランジスタ76と、駆動トランジスタ78とを含んでいる。該ピクセル回路70は、AMOLED表示器を形成する。
【0026】
駆動トランジスタ78のドレイン端子は電源ラインVDDに接続され、該駆動トランジスタ78のソース端子はOLED72に接続されている。スイッチトランジスタ76の一方の端子はデータラインVDATAに接続され、該スイッチトランジスタ76の他方の端子は駆動トランジスタ78のゲート端子に接続されている。スイッチトランジスタ76のゲート端子は、第1選択ラインSEL1に接続されている。記憶キャパシタ74の一方の端子は駆動トランジスタ78のゲート端子に接続され、該記憶キャパシタ74の他方の端子はOLED72及び駆動トランジスタ78のソース端子に接続されている。
【0027】
当該ピクセル回路70には、感知トランジスタ80が設けられている。該トランジスタ80は、ピクセル回路70に含めることができる。トランジスタ80の一方の端子は出力ラインVOUTに接続され、該トランジスタ80の他方の端子は駆動トランジスタ78のソース端子及びOLED72に接続されている。該トランジスタ80のゲート端子は第2選択ラインSEL2に接続されている。
【0028】
ピクセル回路70の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。一例において、VOUTは、VDATAとは別に設けることができる。他の例では、VOUTは、物理的に隣接する列(行)に対するデータラインVDATAとすることができる。SEL1はプログラミングに使用される一方、SEL1及びSEL2がピクセル経時変化を抽出するために使用される。
【0029】
図8は、図7に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示している。図8の該ピクセル回路90は、OLED92と、記憶キャパシタ94と、スイッチトランジスタ96と、駆動トランジスタ98とを含んでいる。OLED92は、図7のOLED72に対応する。記憶キャパシタ94は、図7の記憶キャパシタ74に対応する。トランジスタ96及び98は、図7のトランジスタ76及び78に対応する。該ピクセル回路90は、AMOLED表示器を形成する。
【0030】
駆動トランジスタ98のソース端子は電源ラインVSSに接続され、該駆動トランジスタ98のドレイン端子はOLED92に接続されている。スイッチトランジスタ96は、データラインVDATAと駆動トランジスタ98のゲート端子との間に接続されている。スイッチトランジスタ96のゲート端子は、第1選択ラインSEL1に接続されている。記憶キャパシタ94の一方の端子は駆動トランジスタ98のゲート端子に接続され、該記憶キャパシタ94の他方の端子はVSSに接続されている。
【0031】
該ピクセル回路90には、感知トランジスタ100が設けられている。該トランジスタ100は、ピクセル回路90に含めることができる。トランジスタ100の一方の端子は出力ラインVOUTに接続され、該トランジスタ100の他方の端子は駆動トランジスタ98のドレイン端子及びOLED92に接続されている。該トランジスタ100のゲート端子は第2選択ラインSEL2に接続されている。
【0032】
ピクセル回路90の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。一例において、VOUTは、VDATAとは別に設けることができる。他の例では、VOUTは、物理的に隣接する列(行)に対するデータラインVDATAとすることができる。SEL1がプログラミングに使用される一方、SEL1及びSEL2がピクセル経時変化を抽出するために使用される。
【0033】
図9Aは、抽出動作の間に図7及び8のピクセル回路に供給される信号波形の一例を示している。また、図9Bは、通常動作の間に図7及び8のピクセル回路に供給される信号波形の一例を示している。
【0034】
図7、8及び9Aを参照して、位置(i,j)におけるピクセルに対する抽出動作は、第1及び第2の抽出サイクル110及び112を含んでいる。第1抽出サイクル110の間において、駆動トランジスタ(図7の78又は図8の98)のゲート端子は校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第2抽出サイクル112の間において、第1選択ラインSEL1はゼロとなり、従って、駆動トランジスタ(図7の78又は図8の98)のゲート電圧は、電荷注入及びクロックフィードスルーを含む動的効果により影響を受ける。第2抽出サイクル112の間において、駆動トランジスタ(図7の78又は図8の98)は増幅器として作用する。何故なら、該トランジスタはVOUTを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ICの結果としてVOUT上に発生される電圧は、(VCD+ΔVCD)である。かくして、当該ピクセルの経時変化は増幅され、VOUTの電圧は、それに応じて変化する。従って、この方法は非常に少ない量の電圧閾値(VT)のずれの抽出を可能にし、結果として高精度の校正が得られる。VOUTの変化は、監視される。次いで、VOUTの変化(又は複数の変化)は、プログラミングデータの校正のために使用される。
【0035】
また、上記抽出サイクル中にOLEDに電流/電圧を供給して、OLEDの電圧/電流を抽出することができ、当該システムは、該OLEDの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【0036】
図7、8及び9Bを参照すると、位置(i,j)におけるピクセルに対する通常動作はプログラミングサイクル120及び駆動サイクル122を含んでいる。プログラミングサイクル120の間において、駆動トランジスタ(図7の78又は図8の98)のゲート端子は、上記監視結果(例えば、VOUTの変化)を用いて校正されたプログラミング電圧VCPに充電される。次に、駆動サイクル122の間に、選択ラインSEL1はローになり、駆動トランジスタ(図7の78又は図8の98)はOLED(図7の72又は図8の92)に電流を供給する。
【0037】
図10は、図7又は8のピクセル回路を有するような表示システムの一例を示す。図10の表示システム1020は、行及び列に配列された複数のピクセル1004を有するピクセルアレイ1022を含んでいる。図10には、4つのピクセル1024が示されている。しかしながら、ピクセル1024の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1024は、図7のピクセル回路70とするか、又は図8のピクセル回路90とすることができる。ピクセルアレイ1022は、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0038】
SEL1(k)(k=i,i+1)は、k番目の行を選択するための第1選択ラインであり、図7及び8のSEL1に対応する。SEL2(k)(k=i,i+1)は、k番目の行を選択するための第2選択ラインであり、図7及び8のSEL2に対応する。VOUT(l)(l=j,j+1)は、l番目の列のための出力ラインであり、図7及び8のVOUTに対応する。VDATA(l)は、l番目の列のためのデータラインであり、図7及び8のVDATAに対応する。
【0039】
ゲートドライバ1026は、SEL1(k)及SEL2(k)を駆動する。該ゲートドライバ1026は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ1028は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1028は、VOUT(l)の電圧を駆動及び監視するためのモニタ1030を含んでいる。抽出器ブロック1034は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図9A及び9Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VOUT(l)の変化)を使用して校正される。該監視結果は、コントローラ1032に供給することができる。データドライバ1028、コントローラ1032、抽出器1034又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1032は、ドライバ1026及び1028並びに抽出器1034を制御して、ピクセル1004を前述したように駆動する。
【0040】
図11A及び11Bは、図10のピクセルアレイを駆動するための通常及び抽出サイクルの2つの例を示している。図11A及び11Bにおいて、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図9Bの120に対応し、“D”は駆動サイクルを表すもので、図9Bの122に対応し、“E1”は第1抽出サイクルを表すもので、図9Aの110に対応し、“E2”は第2抽出サイクルを表すもので、図9Aの112に対応する。図11Aにおいて、抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。図11Bは、プログラミングサイクルと併行して抽出を実行することができるような場合を示している。
【0041】
図12は、図7又は8のピクセル回路を有するような表示システムの他の例を示す。図12の表示システム1040は、行及び列に配列された複数のピクセル1044を有するピクセルアレイ1042を含んでいる。該表示システム1040は、図10の表示システム1020に類似している。図12において、データラインVDATA(j+1)は、ピクセルの経時変化を監視するための出力ラインVOUT(j)として使用される。
【0042】
ゲートドライバ1046は、図10のゲートドライバ1026と同一であるか又は類似している。該ゲートドライバ1046は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ1048は、プログラミングデータを発生し、VDATA(l)を駆動する。該データドライバ1048は、VDATA(l)の電圧を監視するためのモニタ1050を含んでいる。VDATA(l)は、図9A及び9Bの動作のために適切に活性化される。抽出器ブロック1054は、VDATA上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、監視結果(即ち、VDATA(l)の変化)を使用して校正される。該監視結果は、コントローラ1052に供給することができる。データドライバ1048、コントローラ1052、抽出器1054又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1052は、ドライバ1046及び1048並びに抽出器1054を制御して、ピクセル1004を前述したように駆動する。
【0043】
図13は、図12のピクセルアレイ1042を駆動するための通常及び抽出サイクルの一例を示している。図13において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図9Bの120に対応し、“D”は駆動サイクルを表すもので、図9Bの122に対応し、“E1”は第1抽出サイクルを表すもので、図9Aの110に対応し、“E2”は第2抽出サイクルを表すもので、図9Aの112に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0044】
図14は、本発明の他の実施例によるピクセル作動技術が好適に応用される4トランジスタ(4T)ピクセル回路の一例を示している。図14の該ピクセル回路130は、OLED132と、記憶キャパシタ134と、スイッチトランジスタ136と、駆動トランジスタ138とを含んでいる。該ピクセル回路130は、AMOLED表示器を形成する。
【0045】
駆動トランジスタ138のドレイン端子はOLED132に接続され、該駆動トランジスタ138のソース端子は電源ラインVSS(例えば、接地点)に接続されている。スイッチトランジスタ136の一方の端子は、データラインVDATAに接続され、該スイッチトランジスタ136の他方の端子は駆動トランジスタ138のゲート端子に接続されている。スイッチトランジスタ136のゲート端子は、選択ラインSEL[j]に接続されている。記憶キャパシタ134の一方の端子は駆動トランジスタ138のゲート端子に接続され、該記憶キャパシタ134の他方の端子はVSSに接続されている。
【0046】
該ピクセル回路130には、感知ネットワーク140が設けられている。該ネットワーク140は、ピクセル回路130に含めることができる。回路140は、トランジスタ142及び144を含んでいる。該トランジスタ142及び144は、駆動トランジスタ138のドレイン端子と、出力ラインVOUTとの間に直列に接続されている。トランジスタ142のゲート端子は、選択ラインSEL[j+1]に接続されている。トランジスタ144のゲート端子は、選択ラインSEL[j-1]に接続されている。
【0047】
選択ラインSEL[k](k=j-1,j,j+1)は、ピクセルアレイのk番目の行のためのアドレスラインとすることができる。選択ラインSEL[j-1]又はSEL[j+1]は、SEL[j-1]及びSEL[j+1]信号の両方がオンである時にSEL[j]がオンである場合には、SEL[j]と置換することができる。
【0048】
ピクセル回路130の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。一例において、VOUTは、VDATAとは別に設けることができる。他の例では、VOUTは、物理的に隣接する列(行)に対するデータラインVDATAとすることができる。
【0049】
図15は、図14に関連するピクセル作動技術が好適に応用される4Tピクセル回路の他の例を示している。図15の該ピクセル回路150は、OLED152と、記憶キャパシタ154と、スイッチトランジスタ156と、駆動トランジスタ158とを含んでいる。該ピクセル回路150は、AMOLED表示器を形成する。OLED152は、図14のOLED132に対応する。記憶キャパシタ154は、図14の記憶キャパシタ134に対応する。トランジスタ156及び158は、図14のトランジスタ136及び138に対応する。
【0050】
駆動トランジスタ158のソース端子はOLED152に接続され、該駆動トランジスタ158のドレイン端子は電源ラインVDDに接続されている。スイッチトランジスタ156は、データラインVDATAと、駆動トランジスタ158のゲート端子の間に接続されている。記憶キャパシタ154の一方の端子は駆動トランジスタ158のゲート端子に接続され、該記憶キャパシタ154の他方の端子はOLED152及び駆動トランジスタ158のソース端子に接続されている。
【0051】
該ピクセル回路150には、感知ネットワーク160が設けられている。該ネットワーク160は、ピクセル回路150に含めることができる。回路160は、トランジスタ162及び164を含んでいる。該トランジスタ162及び164は、駆動トランジスタ158のソース端子と、出力ラインVOUTとの間に直列に接続されている。トランジスタ162のゲート端子は、選択ラインSEL[j-1]に接続されている。トランジスタ164のゲート端子は、選択ラインSEL[j+1]に接続されている。トランジスタ162及び164は、図14のトランジスタ142及び144に対応する。
【0052】
ピクセル回路150の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。一例において、VOUTは、VDATAとは別に設けることができる。他の例では、VOUTは、物理的に隣接する列(行)に対するデータラインVDATAとすることができる。
【0053】
図16Aは、抽出動作の間に図14及び15のピクセル回路に供給される信号波形の一例を示している。また、図16Bは、通常動作の間に図14及び15のピクセル回路に供給される信号波形の一例を示している。
【0054】
図14、15及び16Aを参照して、位置(i,j)におけるピクセルに対する抽出動作は、第1及び第2の抽出サイクル170及び172を含んでいる。第1抽出サイクル170の間において、駆動トランジスタ(図14の138又は図15の158)のゲート端子は校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第2抽出サイクル172の間において、選択ラインSEL[j]はゼロとなり、従って、駆動トランジスタ(図14の138又は図15の158)のゲート電圧は、電荷注入及びクロックフィードスルーを含む動的効果により影響を受ける。第2抽出サイクル172の間において、駆動トランジスタ(図14の138又は図15の158)は増幅器として作用する。何故なら、該トランジスタはVOUTを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ICの結果としてVOUT上に発生される電圧は、(VCD+ΔVCD)である。かくして、当該ピクセルの経時変化は増幅され、VOUTの電圧を変化させる。従って、この方法は非常に少ない量の電圧閾値(VT)のずれの抽出を可能にし、結果として高精度の校正が得られる。VOUTの変化は、監視される。次いで、VOUTの変化(又は複数の変化)は、プログラミングデータの校正のために使用される。
【0055】
また、上記抽出サイクル中にOLEDに電流/電圧を供給して、当該システムはOLEDの電圧/電流を抽出すると共に、該OLEDの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【0056】
図14、15及び16Bを参照すると、位置(i,j)におけるピクセルに対する通常動作はプログラミングサイクル180及び駆動サイクル182を含んでいる。プログラミングサイクル180の間において、駆動トランジスタ(図14の138又は図15の158)のゲート端子は、上記監視結果(例えば、VOUTの変化)を用いて校正されたプログラミング電圧VCPに充電される。次に、駆動サイクル182の間に、選択ラインSEL[i]はローになり、駆動トランジスタ(図14の138又は図15の158)はOLED(図14の142又は図15の152)に電流を供給する。
【0057】
図17は、図14又は15のピクセル回路を有するような表示システムの一例を示し、この例においてVOUTはVDATAから分離されている。図17の表示システム1060は、図10の表示システム1020と類似している。表示システム1060は、行及び列に配列された複数のピクセル1064を有するピクセルアレイ1062を含んでいる。図17には、4つのピクセル1064が示されている。しかしながら、ピクセル1064の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1064は、図14のピクセル回路130とするか、又は図15のピクセル回路150とすることができる。図13のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0058】
SEL(k)(k=i-1,i,i+1,i+2)は、k番目の行を選択するための選択ラインであり、図14及び15のSEL[j-1],SEL[j]及びSEL[j+1]に対応する。VOUT(l)(l=j,j+1)は、l番目の列のための出力ラインであり、図14及び15のVOUTに対応する。VDATA(l)は、l番目の列のためのデータラインであり、図14及び15のVDATAに対応する。
【0059】
ゲートドライバ1066は、SEL(k)を駆動する。該ゲートドライバ1066は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ1068は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1068は、VOUT(l)の電圧を駆動及び監視するためのモニタ1070を含んでいる。抽出器ブロック1074は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図16A及び16Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VOUT(l)の変化)を使用して校正される。該監視結果は、コントローラ1072に供給することができる。データドライバ1068、コントローラ1072、抽出器1074又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1072は、ドライバ1066及び1068並びに抽出器1074を制御して、ピクセル1064を前述したように駆動する。
【0060】
図18は、図17のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図18において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図16Bの180に対応し、“D”は駆動サイクルを表すもので、図16Bの182に対応し、“E1”は第1及び第2抽出サイクルを表すもので、図16Aの170に対応し、“E2”は第2抽出サイクルを表すもので、図16Aの172に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0061】
図19は、図14又は15のピクセル回路を有するような表示システムの他の例を示し、この例においてVDATAはVOUTとして使用されている。図19の表示システム1080は、図12の表示システム1040と類似している。表示システム1080は、行及び列に配列された複数のピクセル1084を有するピクセルアレイを含んでいる。図19には、4つのピクセル1084が示されている。しかしながら、ピクセル1084の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1084は、図14のピクセル回路130とするか、又は図15のピクセル回路150とすることができる。図19のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0062】
図19の表示システムにおいて、VDATAはl番目の列に対するデータライン及びピクセルの経時変化を監視するための出力ラインとして使用されている。
【0063】
ゲートドライバ1066は、SEL(k)を駆動する。該ゲートドライバ1086は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ1088は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1088は、VOUT(l)の電圧を駆動及び監視するためのモニタ1090を含んでいる。抽出器ブロック1094は、VDATA(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、図16A及び16Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VDATA(l)の変化)を使用して校正される。該監視結果は、コントローラ1092に供給することができる。データドライバ1088、コントローラ1092、抽出器1094又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1092は、ドライバ1086及び1088並びに抽出器1094を制御して、ピクセル1084を前述したように駆動する。
【0064】
図20は、図19のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図20において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図16Bの180に対応し、“D”は駆動サイクルを表すもので、図16Bの182に対応し、“E1”は第1抽出サイクルを表すもので、図16Aの170に対応し、“E2”は第2抽出サイクルを表すもので、図16Aの172に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0065】
図21は、本発明の他の実施例によるピクセル作動方式が好適に応用される3Tピクセル回路の一例を示している。図21の該ピクセル回路190は、OLED172と、記憶キャパシタ194と、スイッチトランジスタ196と、駆動トランジスタ198とを含んでいる。該ピクセル回路190は、AMOLED表示器を形成する。
【0066】
駆動トランジスタ198のドレイン端子はOLED192に接続され、該駆動トランジスタ198のソース端子は電源ラインVSS(例えば、接地点)に接続されている。スイッチトランジスタ196の一方の端子はデータラインVDATAに接続され、該スイッチトランジスタ196の他方の端子は駆動トランジスタ198のゲート端子に接続されている。スイッチトランジスタ196のゲート端子は、選択ラインSELに接続されている。記憶キャパシタ194の一方の端子は駆動トランジスタ198のゲート端子に接続され、該記憶キャパシタ194の他方の端子はVSSに接続されている。
【0067】
該ピクセル回路190には、感知トランジスタ200が設けられている。該トランジスタ200は、ピクセル回路190に含めることができる。トランジスタ200は、駆動トランジスタ198のドレイン端子と、出力ラインVOUTとの間に接続されている。該トランジスタ200のゲート端子は選択ラインSELに接続されている。
【0068】
ピクセル回路190の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。SELは、スイッチトランジスタ196とトランジスタ200とにより共用される。
【0069】
図22は、図21に関連するピクセル作動技術が好適に応用される3トランジスタ(3T)ピクセル回路の他の例を示している。図22の該ピクセル回路210は、OLED212と、記憶キャパシタ214と、スイッチトランジスタ216と、駆動トランジスタ218とを含んでいる。OLED212は、図21のOLED192に対応する。記憶キャパシタ214は、図21の記憶キャパシタ194に対応する。トランジスタ216及び218は、図21のトランジスタ196及び198に対応する。該ピクセル回路210は、AMOLED表示器を形成する。
【0070】
駆動トランジスタ218のドレイン端子は電源ラインVDDに接続され、該駆動トランジスタ218のソース端子はOLED212に接続されている。スイッチトランジスタ216は、データラインVDATAと駆動トランジスタ218のゲート端子との間に接続されている。記憶キャパシタ214の一方の端子は駆動トランジスタ218のゲート端子に接続され、該記憶キャパシタ214の他方の端子は、駆動トランジスタ218のソース端子及びOLED212に接続されている。
【0071】
該ピクセル回路210には、感知トランジスタ220が設けられている。該トランジスタ220は、ピクセル回路210に含めることができる。トランジスタ200は、駆動トランジスタ218のソース端子及びOLED212を、出力ラインVOUTに接続する。トランジスタ220は、図21のトランジスタ200に対応する。該トランジスタ220のゲート端子は選択ラインSELに接続されている。
【0072】
ピクセル回路210の経時変化は、出力ラインVOUTの電圧を監視することにより抽出される。SELは、スイッチトランジスタ216とトランジスタ220とにより共用されている。
【0073】
図23Aは、抽出動作の間に図21及び22のピクセル回路に供給される信号波形の一例を示している。また、図23Bは、通常動作の間に図21及び22のピクセル回路に供給される信号波形の一例を示している。
【0074】
図21、22及び23Aを参照すると、当該抽出動作は、抽出サイクル170を含んでいる。該抽出サイクル170の間において、駆動トランジスタ(図21の198又は図22の218)のゲート端子は校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。当該抽出サイクル230の間において、駆動トランジスタ(図21の198又は図22の218)は増幅器として作用する。何故なら、該トランジスタはVOUTを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ICの結果としてVOUT上に発生される電圧は、(VCD+ΔVCD)である。かくして、当該ピクセルの経時変化は増幅され、VOUTの電圧を変化させる。従って、この方法は非常に少ない量の電圧閾値(VT)のずれの抽出を可能にし、結果として高精度の校正が得られる。VOUTの変化は、監視される。次いで、VOUTの変化(又は複数の変化)は、プログラミングデータの校正のために使用される。
【0075】
また、上記抽出サイクル中にOLEDに電流/電圧を供給して、当該システムはOLEDの電圧/電流を抽出すると共に、該OLEDの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【0076】
図21、22及び23Bを参照すると、当該通常動作はプログラミングサイクル240及び駆動サイクル242を含んでいる。プログラミングサイクル240の間において、駆動トランジスタ(図21の198又は図22の218)のゲート端子は、上記監視結果(例えば、VOUTの変化)を用いて校正されたプログラミング電圧VCPに充電される。次に、駆動サイクル242の間に、選択ラインSELはローになり、駆動トランジスタ(図21の198又は図22の218)はOLED(図21の192又は図22の212)に電流を供給する。
【0077】
図24は、図21又は22のピクセル回路を有するような表示システムの一例を示し、この例においてVOUTはVDATAから分離されている。図24の表示システム1100は、行及び列に配列された複数のピクセル1104を有するピクセルアレイを含んでいる。図24には、4つのピクセル1104が示されている。しかしながら、ピクセル1104の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1104は、図21のピクセル回路190とするか、又は図22のピクセル回路210とすることができる。図24のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0078】
SEL(k)(k=i,i+1)は、k番目の行を選択するための選択ラインであり、図21及び22のSELに対応する。VOUT(l)(l=j,j+1)は、l番目の列のための出力ラインであり、図21及び22のVOUTに対応する。VDATA(l)は、l番目の列のためのデータラインであり、図21及び22のVDATAに対応する。
【0079】
ゲートドライバ1106は、SEL(k)を駆動する。該ゲートドライバ1106は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ1108は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1108は、VOUT(l)の電圧を駆動及び監視するためのモニタ1110を含んでいる。抽出器ブロック1114は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図23A及び23Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VOUT(l)の変化)を使用して校正される。該監視結果は、コントローラ1112に供給することができる。データドライバ1108、コントローラ1112、抽出器1114又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1112は、ドライバ1106及び1108並びに抽出器1114を制御して、ピクセル1104を前述したように駆動する。
【0080】
図25A及び25Bは、図24のピクセルアレイを駆動するための通常及び抽出サイクルの2つの例を示している。図25A及び25Bにおいて、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図23Bの240に対応し、“D”は駆動サイクルを表すもので、図23Bの242に対応し、“E1”は第1抽出サイクルを表すもので、図23Aの230に対応する。図25Aにおいて、抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。図25Bにおいては、抽出及びプログラミングが併行して生じる。
【0081】
図26は、本発明の他の実施例によるピクセル作動技術が好適に応用される3Tピクセル回路の一例を示している。図26の該ピクセル回路260は、OLED262と、記憶キャパシタ264と、スイッチトランジスタ266と、駆動トランジスタ268とを含んでいる。該ピクセル回路260は、AMOLED表示器を形成する。
【0082】
OLED262は、図21のOLED192に対応する。キャパシタ264は、図21のキャパシタ194に対応する。トランジスタ264及び268は、図21のトランジスタ196及び198に、各々、対応する。スイッチトランジスタ266のゲート端子は第1選択ラインSEL1に接続されている。
【0083】
該ピクセル回路260には、感知トランジスタ270が設けられている。該トランジスタ270は、ピクセル回路260に含めることができる。トランジスタ270は、駆動トランジスタ268のドレイン端子と、VDATAとの間に接続されている。該トランジスタ270のゲート端子は、第2選択ラインSEL2に接続されている。
【0084】
ピクセル回路260の経時変化は、VDATAの電圧を監視することにより抽出される。VDATAは、プログラミングとピクセル経時変化の抽出とのために共用されている。
【0085】
図27は、図26に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示している。図27の該ピクセル回路280は、OLED282と、記憶キャパシタ284と、スイッチトランジスタ286と、駆動トランジスタ288とを含んでいる。該ピクセル回路280は、AMOLED表示器を形成する。
【0086】
OLED282は、図22のOLED212に対応する。キャパシタ284は、図22のキャパシタ214に対応する。トランジスタ284及び288は、図22のトランジスタ216及び218に、各々、対応する。スイッチトランジスタ286のゲート端子は第1選択ラインSEL1に接続されている。
【0087】
該ピクセル回路280には、感知トランジスタ290が設けられている。該トランジスタ290は、ピクセル回路280に含めることができる。トランジスタ290は、駆動トランジスタ288のソース端子と、VDATAとの間に接続されている。トランジスタ290は、図26のトランジスタ270に対応する。該トランジスタ290のゲート端子は、第2選択ラインSEL2に接続されている。
【0088】
ピクセル回路280の経時変化は、VDATAの電圧を監視することにより抽出される。VDATAは、プログラミングとピクセル経時変化の抽出とのために共用されている。
【0089】
図28Aは、抽出動作の間に図26及び27のピクセル回路に供給される信号波形の一例を示している。また、図28Bは、通常動作の間に図26及び27のピクセル回路に供給される信号波形の一例を示している。
【0090】
図26、27及び28Aを参照すると、当該抽出動作は、第1及び第2の抽出サイクル300及び302を含んでいる。第1抽出サイクル300の間において、駆動トランジスタ(図26の268又は図27の288)のゲート端子は校正電圧VCGに充電される。この校正電圧VCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第2抽出サイクル302の間において、駆動トランジスタ(図26の268又は図27の288)は増幅器として作用する。何故なら、該トランジスタはVDATAを介して一定電流によりバイアスされるからである。かくして、当該ピクセルの経時変化は増幅され、VDATAの電圧は、それに応じて変化する。従って、この方法は非常に少ない量の電圧閾値(VT)のずれの抽出を可能にし、結果として高精度の校正が得られる。VDATAの変化は、監視される。次いで、VDATAの変化(又は複数の変化)は、プログラミングデータの校正のために使用される。
【0091】
また、上記抽出サイクル中にOLEDに電流/電圧を供給して、当該システムはOLEDの電圧/電流を抽出すると共に、該OLEDの経時変化ファクタを決定し、該経時変化ファクタを輝度データの一層正確な校正のために使用することができる。
【0092】
図26、27及び28Bを参照すると、通常動作はプログラミングサイクル310及び駆動サイクル312を含んでいる。プログラミングサイクル310の間において、駆動トランジスタ(図26の268又は図27の288)のゲート端子は、上記監視結果(例えば、VDATAの変化)を用いて校正されたプログラミング電圧VCPに充電される。次に、駆動サイクル312の間に、選択ラインSEL1はローになり、駆動トランジスタ(図26の268又は図27の288)はOLED(図26の262又は図27の282)に電流を供給する。
【0093】
図29は、図26又は27のピクセル回路を有するような表示システムの一例を示している。図29の表示システム1120は、行及び列に配列された複数のピクセル1124を有するピクセルアレイを含んでいる。図29には、4つのピクセル1124が示されている。しかしながら、ピクセル1124の数はシステム設計に依存して変化し得、4つに限定されるものではない。ピクセル1024は、図26のピクセル回路260とするか、又は図27のピクセル回路280とすることができる。図29のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【0094】
SEL1(k)(k=i,i+1)は、k番目の行を選択するための第1選択ラインであり、図26及び27のSEL1に対応する。SEL2(k)(k=i,i+1)は、k番目の行を選択するための第2選択ラインであり、図26及び27のSEL2に対応する。VDATA(l)(l=j,j+1)は、l番目の列のためのデータラインであり、図26及び27のVDATAに対応する。
【0095】
ゲートドライバ1126は、SEL1(k)及びSEL2(k)を駆動する。該ゲートドライバ1126は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ1128は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ1128は、VDATA(l)の電圧を駆動及び監視するためのモニタ1130を含んでいる。抽出器ブロック1134は、VDATA(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、図28A及び28Bの動作のために適切に活性化される。VDATA(l)は、監視結果(即ち、VDATA(l)の変化)を使用して校正される。該監視結果は、コントローラ1132に供給することができる。データドライバ1128、コントローラ1132、抽出器1134又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ1132は、ドライバ1126及び1128並びに抽出器1134を制御して、ピクセル1124を前述したように駆動する。
【0096】
図30は、図29のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図30において、Rowi(i=1,2,…)の各々はi番目の行を示し、“P”はプログラミングサイクルを表すもので、図28Bの310に対応し、“D”は駆動サイクルを表すもので、図28Bの312に対応し、“E1”は第1抽出サイクルを表すもので、図28Aの300に対応し、“E2”は第2抽出サイクルを表すもので、図28Aの302に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【0097】
図1ないし28Bに示された本発明の実施例によれば、ピクセルの経時変化が抽出され、ピクセルのプログラミング又はバイアスデータが校正され、高度に正確な動作を提供する。本発明による実施例によれば、フラットパネルのプログラミング/バイアス処理が極めて正確になり、エラーが少なくなる。このように、本発明は、表示器又はセンサのための高解像度大面積フラットパネルの実現を容易にする。
【0098】
図31Aないし35を用いて、共用データライン及び選択ラインを使用するプログラミング及び読出技術を更に詳細に説明する。
【0099】
図31A及び31Bは、j番目の行及びi番目の列における、読出能力を備えるピクセル回路を図示している。図31Aのピクセルは、発光デバイス(例えば、OLED)を駆動するための駆動回路352と、当該ピクセルからの取得データを監視する感知回路356とを含んでいる。トランジスタ354が、データラインDATA[i]を選択ラインSEL[j]上の信号に基づいて駆動回路352に接続するために設けられている。トランジスタ358は、監視回路356の出力を読出ラインReadout[i]に接続するために設けられている。図31Aにおいて、当該ピクセルはトランジスタ354を介してデータラインDATA[i]によりプログラミングされ、取得データはトランジスタ358を介して読出ラインReadout[i]から読み出される。
【0100】
感知回路356は、センサ、TFT又はOLED自体とすることができる。図31Aのシステムは、余分なライン(即ち、Readout[i])を使用する。
【0101】
図31Bのピクセルにおいて、トランジスタ358は、データラインDATA[i]又は隣接するデータライン(例えば、DATA[i-1],DATA[i+1])に接続される。トランジスタ354は第1選択ラインSEL1[j]により選択され、トランジスタ358は付加選択ラインSEL2[j]により選択される。図31Bにおいて、当該ピクセルはトランジスタ354を介してデータラインDATA[i]によりプログラミングされ、取得データは、トランジスタ358を介して同じデータライン又は隣接する列のデータラインにより読み出される。一般的にパネルにおける行の数は列の数より小さいが、図31Bのシステムは余分な選択ラインを使用している。
【0102】
図32は、本発明の他の実施例によるピクセル作動技術が好適に応用されるピクセル回路の一例を示している。図32のピクセル回路370は、j番目の行及びi番目の列におけるものである。図32において、データライン及び読出ラインは、余分な選択ラインを追加することなく、併合されている。図32のピクセル回路370は、発光デバイス(例えば、OLED)を駆動するための駆動回路372と、当該ピクセルからの取得データを感知するための感知回路376とを含んでいる。トランジスタ374は、データラインDATA[i]を選択ラインSEL[j]上の信号に基づいて駆動回路372に接続するために設けられている。当該ピクセルは、SEL[j]がハイの間にプログラミングされる。感知ネットワーク378は、感知回路376に対して設けられている。
【0103】
感知回路376は、駆動回路352から当該ピクセルの電気、光学又は温度信号を感知する。このように、該感知回路376の出力は、時間にわたるピクセルの経時変化を決定する。該モニタ回路376は、センサ、TFT、当該ピクセルのTFT又は当該ピクセルのOLED(例えば、図1の14)とすることができる。
【0104】
一実施例において、感知回路376は、感知ネットワーク378を介して、当該ピクセルが存在する列のデータラインDATA[i]に接続される。他の実施例では、感知回路376は、感知ネットワーク378を介して、隣接する列のうちの一方のデータライン(例えば、DATA[i-1]又はDATA[i+1])に接続される。
【0105】
感知ネットワーク378は、トランジスタ380及び382を含む。トランジスタ380及び382は、モニタ回路376の出力端と、データライン(例えば、DATA[i],DATA[i-1],DATA[i+1])との間に直列に接続される。トランジスタ380は、隣接する行の選択ライン(例えば、SEL[j-1],SEL[j+1])により選択される。トランジスタ382は、選択ラインSEL[j]により選択され、該選択ラインはトランジスタ374のゲート端子にも接続される。
【0106】
駆動回路372、モニタ回路376並びにスイッチ374、380及び382は、アモルファスシリコン、ポリシリコン、有機半導体又はCMOS技術で製造することができる。
【0107】
図32の構成は、異なるタイミングスケジュールで使用することができる。しかしながら、これらの1つが図33に示されている。図33の動作サイクルは、プログラミングサイクル380、駆動サイクル392及び読出サイクル394を含んでいる。
【0108】
図32及び33を参照すると、プログラミングサイクル390の間において、当該ピクセルはSEL[j]がオンの間にDATA[i]を介してプログラミングされる。駆動サイクル392の間において、SEL[j]はオフとなる。読出処理394の場合、SEL[j]及び1つの隣接する行の選択ラインSEL[j-1]又はSEL[j+1]がオンとなり、監視データは、感知ネットワーク378に接続されたDATA[i]、DATA[i-1]又はDATA[i+1]を介して読み出される。
【0109】
トランジスタ380及び382は、読出処理に影響を与えることなく容易に入れ換えることができる。
【0110】
図34は、図32に関連するピクセル作動技術が好適に応用されるピクセル回路の他の例を示している。図34のピクセル回路400は、j番目の行及びi番目の列におけるものである。図34において、データライン及び読出ラインは、余分な選択ラインを追加することなく、併合されている。図34のピクセル回路400は、OLED(図示略)、駆動回路372、及び感知回路376を含んでいる。感知ネットワーク408は、感知回路376に対して設けられている。感知ネットワーク408は、トランジスタ410及び412を含む。トランジスタ410及び412は、図32のトランジスタ380及び382と各々同一であるか又は各々類似している。トランジスタ410のゲート端子は、(j-1)番目の行の選択ラインSEL[j-1]に接続されている。トランジスタ412のゲート端子は、(j+1)番目の行の選択ラインSEL[j+1]に接続されている。当該ピクセルは、SEL[i]がハイの間にプログラミングされる。トランジスタ412は、2以上のピクセルにより共用することができる。
【0111】
一実施例において、モニタ回路376は、感知ネットワーク408を介して、当該ピクセルが存在する列のデータラインDATA[i]に接続される。他の実施例では、モニタ回路376は、感知ネットワーク408を介して、隣接する列のうちの一方のデータライン(例えば、DATA[i-1]又はDATA[i+1])に接続される。
【0112】
スイッチ410及び412は、アモルファスシリコン、ポリシリコン、有機半導体又はCMOS技術で製造することができる。
【0113】
図34の構成は、異なるタイミングスケジュールで使用することができる。しかしながら、これらの1つが図35に示されている。図35の動作サイクルは、プログラミングサイクル420、駆動サイクル422及び読出サイクル424を含んでいる。
【0114】
図34及び35を参照すると、プログラミングサイクル420の間において、当該ピクセルはSEL[j]がオンの間にDATA[i]を介してプログラミングされる。駆動サイクル422の間において、SEL[j]はオフとなる。読出処理424の場合、SEL[j-1]及びSEL[j+1]がオンとなり、監視データは、感知ネットワーク408に接続されたDATA[i]、DATA[i-1]又はDATA[i+1]を介して読み出される。トランジスタ410及び412は、読出処理に影響を与えることなく容易に入れ換えることができる。
【0115】
図31及び34のピクセル構造を有する表示システムは、前述した表示システムのものと同様である。感知ネットワークから読み出されたデータは、プログラミングデータを校正するために使用される。
【0116】
図32〜40に示される本発明の実施例による技術は、ピクセル回路をプログラミングするために使用されるデータライン及びピクセルエージングデータを抽出するために使用される読出ラインを、ピクセル回路の動作に影響を与えることなく、且つ、余分な制御信号を追加することなく共用する。かくして、パネルに接続される信号の数は大幅に低減される。従って、ドライバの複雑さが低減される。該技術は、余分なドライバの実施化コストを低減させ、特にはAMOLED表示器等のアクティブマトリクス型発光表示器における校正ターニケット(tourniquets)のコストを減少又は低下させる。
【0117】
当該校正技術のピクセル回路開口比を増加させる技術を、図36〜38を用いて詳細に説明する。
【0118】
図36は、本発明の他の実施例によるピクセルアレイの一例を示す。図36のピクセルアレイ500は、行及び列に配列された複数のピクセル回路510を含んでいる。図36には、j番目の列における2つのピクセル510が示されている。ピクセル回路510は、OLED512、記憶キャパシタ514、スイッチトランジスタ516及び駆動トランジスタ518を含んでいる。OLED512は、図22のOLED212に対応する。記憶キャパシタ514は、図22の記憶キャパシタ214に対応する。トランジスタ516及び518は、図22のトランジスタ216及び218に対応する。
【0119】
駆動トランジスタ518のドレイン端子は電源ラインVDDに接続され、該駆動トランジスタ518のソース端子はOLED512に接続されている。スイッチトランジスタ516は、対応するデータラインData[j]と駆動トランジスタ518のゲート端子との間に接続されている。記憶キャパシタ514の一方の端子は駆動トランジスタ518のゲート端子に接続され、該記憶キャパシタ514の他方の端子は駆動トランジスタ518のソース端子及びOLED512に接続されている。
【0120】
当該ピクセルアレイ500には、感知ネットワーク550が設けられている。該感知ネットワーク550は、各ピクセルに対する感知トランジスタ532と、感知トランジスタ534とを含んでいる。トランジスタ532はピクセルアレイ500に含めることができる。感知トランジスタ534は、複数のピクセル510に対する複数のスイッチトランジスタ532に接続されている。図36においては、感知トランジスタ534が、j番目の列における2つのピクセル510に対する2つのスイッチトランジスタ532に接続されている。
【0121】
位置(i,j)におけるピクセル510のトランジスタ532は、トランジスタ534を介してデータラインData[j+1]に接続されると共に、位置(i,j)におけるピクセル510のOLED512にも接続されている。同様に、位置(i-h,j)におけるピクセル510のトランジスタ532は、トランジスタ534を介してデータラインData[j+1]に接続されると共に、位置(i-h,j)におけるピクセル510のOLED512にも接続されている。Data[j+1]は、(j+1)番目の列をプログラミングするためのデータラインである。
【0122】
位置(i,j)におけるピクセル510のトランジスタ532は、“k”番目の行のための選択ラインSEL[k]により選択される。位置(i-h,j)におけるピクセル510のトランジスタ532は、“k’”番目の行のための選択ラインSEL[k’]により選択される。感知トランジスタ534は、“t”番目の行のための選択ラインSEL[t]により選択される。“i”、“i-h”、“k”、“k’”及び“t”の間には何の関係もないものとされ得る。しかしながら、高解像度用の小型のピクセル回路を有するためには、これらは連続するのが好ましい。2つのトランジスタ532はトランジスタ534に、内部ライン、即ちモニタライン[i,j+1]を介して接続されている。
【0123】
1つの列におけるピクセル510は、幾つかのセグメントに分割される(各セグメントは‘h’個のピクセルを有する)。図36のピクセルアレイ500においては、1つの列における2つのピクセルが、1つのセグメント内に存在する。校正用部品(例えば、トランジスタ534)は、2つのピクセルにより共用される。
【0124】
図36において、j番目の列におけるピクセルはデータラインData[j]を介してプログラミングされ、取得データは隣接する列のためのデータライン、例えばData[j+1](又はData[j-1])を介して読み出される。SEL[i]はプログラミングの間及び抽出の間においてオフであるので、スイッチトランジスタ516はオフとなる。感知スイッチ534は、競合無しの読み出し及びプログラミング処理を保証する。
【0125】
図37は、図36のピクセルアレイ500を用いたRGBW構造を示している。図37においては、2つのピクセルが1つのセグメントを形成している。図37において、“CSR”、“T1R”、“T2R”及び“T3R”は、赤“R”用のピクセルのための構成部品であって、図36の514、518、516及び532に対応し、“CSG”、“T1G”、“T2G”及び“T3G”は、緑“G”用のピクセルのための構成部品であって、図36の514、518、516及び532に対応し、“CSB”、“T1B”、“T2B”及び“T3B”は、青“B”用のピクセルのための構成部品であって、図36の514、518、516及び532に対応し、“CSW”、“T1W”、“T2W”及び“T3W”は、白“W”用のピクセルのための構成部品であって、図36の514、518、516及び532に対応する。
【0126】
図37において、“TWB”は“W”及び“B”の2つのピクセルにより共用される感知トランジスタを表すもので、図36の感知トランジスタ534に対応し、“TGR”は“G”及び“R”の2つのピクセルにより共用される感知トランジスタを表すもので、図36の感知トランジスタ534に対応する。
【0127】
トランジスタT3W及びT3Gのゲート端子は、i番目の行のための選択ラインSEL[i]に接続されている。トランジスタT3B及びT3Rのゲート端子は、i+1番目の行のための選択ラインSEL[i+1]に接続されている。感知トランジスタTWBのゲート端子及び感知トランジスタTGRのゲート端子は、i番目の行のための選択ラインSEL[i]に接続されている。
【0128】
感知のためにSEL[i]を使用する2つの隣接するセグメントの感知トランジスタTWB及びTGRは、レイアウトの複雑さを低減するために、プログラミングのためにSEL[i]を使用するピクセルのセグメント領域内に配置され、その場合において、1つのセグメントは同一の感知トランジスタを共用する2つのピクセルを含む。
【0129】
図38は、図37のピクセル回路に関するレイアウトを示している。図38において、“R”は赤のピクセルに関連する領域であり、“G”は緑のピクセルに関連する領域であり、“B”は青のピクセルに関連する領域であり、“W”は白のピクセルに関連する領域である。“TWB”は図37の感知トランジスタTWBに対応し、白のピクセル及び青のピクセルにより共用される。“TGR”は図37の感知トランジスタTGRに対応し、緑のピクセル及び赤のピクセルにより共用される。ピクセルの寸法は、例えば、208μmx208μmである。これは、当該回路の高解像度表示器用の非常に小さなピクセルへの適用可能性を示している。
【0130】
以上、1以上の現在好ましい実施例を例示として説明した。当業者であれば、多数の変形及び変更を、請求項に記載された本発明の範囲から逸脱することなしに実施することができることが明らかであろう。
【図面の簡単な説明】
【0131】
【図1】図1は、本発明の一実施例によるピクセル作動技術が好適に応用される2トランジスタ(2T)ピクセル回路を有するピクセルアレイの一例を示す。
【図2】図2は、図1に関連するピクセル作動技術が好適に応用される2Tピクセル回路を有するピクセルアレイの他の例を示す。
【図3A】図3Aは、抽出動作の間に図1及び2のピクセル回路に供給される信号波形の一例を示す。
【図3B】図3Bは、通常動作の間に図1及び2のピクセル回路に供給される信号波形の一例を示す。
【図4】図4は、図3Aの抽出サイクルの間におけるVDDの電圧に対する駆動トランジスタの閾電圧のずれの影響を示す。
【図5】図5は、図1又は2のピクセルアレイを持つ表示システムの一例を示す。
【図6】図6は、図5のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図7】図7は、本発明の他の実施例によるピクセル作動技術が好適に応用される3トランジスタ(3T)ピクセル回路の一例を示す。
【図8】図8は、図7に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示す。
【図9A】図9Aは、抽出動作の間に図7及び8のピクセル回路に供給される信号波形の一例を示す。
【図9B】図9Bは、通常動作の間に図7及び8のピクセル回路に供給される信号波形の一例を示す。
【図10】図10は、図7又は8のピクセル回路を持つ表示システムの一例を示す。
【図11A】図11Aは、図10のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図11B】図11Bは、図10のピクセルアレイを駆動するための通常及び抽出サイクルの他の例を示す。
【図12】図12は、図7又は8のピクセル回路を持つ表示システムの他の例を示す。
【図13】図13は、図12のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図14】図14は、本発明の他の実施例によるピクセル作動技術が好適に応用される4トランジスタ(4T)ピクセル回路の一例を示す。
【図15】図15は、図14に関連するピクセル作動技術が好適に応用される4Tピクセル回路の他の例を示す。
【図16A】図16Aは、抽出動作の間に図14及び15のピクセル回路に供給される信号波形の一例を示す。
【図16B】図16Bは、通常動作の間に図14及び15のピクセル回路に供給される信号波形の一例を示す。
【図17】図17は、図14又は15のピクセル回路を持つ表示システムの一例を示す。
【図18】図18は、図17のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図19】図19は、図14又は15のピクセル回路を持つ表示システムの他の例を示す。
【図20】図20は、図19のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図21】図21は、本発明の他の実施例によるピクセル作動技術が好適に応用される3Tピクセル回路の一例を示す。
【図22】図22は、図21に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示す。
【図23A】図23Aは、抽出動作の間に図21及び22のピクセル回路に供給される信号波形の一例を示す。
【図23B】図23Bは、通常動作の間に図21及び22のピクセル回路に供給される信号波形の一例を示す。
【図24】図24は、図21又は22のピクセル回路を持つ表示システムの一例を示す。
【図25A】図25Aは、図24のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図25B】図25Bは、図24のピクセルアレイを駆動するための通常及び抽出サイクルの他の例を示す。
【図26】図26は、本発明の他の実施例によるピクセル作動技術が好適に応用される3Tピクセル回路の一例を示す。
【図27】図27は、図26に関連するピクセル作動技術が好適に応用される3Tピクセル回路の他の例を示す。
【図28A】図28Aは、抽出動作の間に図26及び27のピクセル回路に供給される信号波形の一例を示す。
【図28B】図28Bは、通常動作の間に図26及び27のピクセル回路に供給される信号波形の一例を示す。
【図29】図29は、図26又は27のピクセル回路を持つ表示システムの一例を示す。
【図30】図30は、図29のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図31A】図31Aは、j番目の行及びi番目の列における読出能力を持つピクセル回路を示す。
【図31B】図31Bは、j番目の行及びi番目の列における読出能力を持つ他のピクセル回路を示す。
【図32】図32は、本発明の他の実施例による駆動技術が好適に応用されるピクセル回路の一例を示す。
【図33】図33は、図32のピクセル構成に供給される信号波形の一例を示す。
【図34】図34は、図32に関連する駆動技術が好適に応用されるピクセル回路の他の例を示す。
【図35】図35は、図34のピクセル構成に供給される信号波形の一例を示す。
【図36】図36は、本発明の他の実施例によるピクセルアレイの一例を示す。
【図37】図37は、図36のピクセルアレイを用いたRGBW構造を示す。
【図38】図38は、図37のピクセル回路のレイアウトを示す。
【特許請求の範囲】
【請求項1】
各ピクセルが、発光デバイス、該発光デバイスを駆動するための駆動トランジスタ及び当該ピクセルを選択するためのスイッチトランジスタを有するような1以上のピクセルと、
当該ピクセルの変化を監視及び抽出して、該ピクセルに対するプログラミングデータを校正する回路と、
を有する表示システム。
【請求項2】
請求項1に記載の表示システムにおいて、前記回路が前記発光デバイスと前記駆動トランジスタとの間の経路を監視ラインに接続する感知ネットワークを有しているような表示システム。
【請求項3】
請求項2に記載の表示システムにおいて、前記監視ラインが、前記発光デバイス若しくは前記駆動トランジスタに直接的に又は間接的に接続された電源ライン、プログラミングデータを供給するためのデータライン、又は前記発光デバイス若しくは前記駆動トランジスタに接続された出力データラインを有しているような表示システム。
【請求項4】
請求項2に記載の表示システムにおいて、前記スイッチトランジスタが第1選択ラインにより選択され、前記感知ネットワークが第2選択ラインにより活性化されるような表示システム。
【請求項5】
請求項4に記載の表示システムにおいて、前記第2選択ラインが前記第1選択ラインであるような表示システム。
【請求項6】
請求項2に記載の表示システムにおいて、前記感知ネットワークが前記経路を前記監視ラインに接続する感知トランジスタを有するような表示システム。
【請求項7】
請求項6に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記感知トランジスタが前記選択ラインにより選択されるような表示システム。
【請求項8】
請求項2に記載の表示システムにおいて、前記ネットワークが、前記経路を前記監視ラインに接続するために第1感知トランジスタ及び第2感知トランジスタを有しているような表示システム。
【請求項9】
請求項8に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記第1感知トランジスタが第2選択ラインにより選択され、前記第2感知トランジスタが第3選択ラインにより選択されるような表示システム。
【請求項10】
請求項1に記載の表示システムにおいて、前記ピクセルが該ピクセルの経時変化を監視するための感知回路を有し、前記回路が前記感知回路を監視ラインに接続するための感知ネットワークを有しているような表示システム。
【請求項11】
請求項10に記載の表示システムにおいて、前記感知ネットワークが前記モニタ回路を前記監視ラインに接続するために第1感知トランジスタ及び第2感知トランジスタを有しているような表示システム。
【請求項12】
請求項11に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記第1感知トランジスタが第2選択ラインにより選択され、前記第2感知トランジスタが第3選択ラインにより選択されるような表示システム。
【請求項13】
請求項8に記載の表示システムにおいて、前記第1感知トランジスタが各ピクセルに割り当てられ、前記第2感知スイッチが2以上のピクセルに関する2以上の第1感知トランジスタに割り当てられているような表示システム。
【請求項14】
請求項1に記載の表示システムにおいて、前記ピクセルの1以上がRGBWピクセルアレイを形成するような表示システム。
【請求項15】
請求項1に記載の表示システムにおいて、前記ピクセルに対してプログラミングデータを供給すると共に該ピクセルの変化を監視するためにプログラミングラインが設けられるような表示システム。
【請求項16】
請求項1に記載の表示システムにおいて、前記ピクセルの経時変化が前記監視の結果に基づいて抽出され、前記プログラミングデータが前記ピクセルの前記経時変化に基づいて校正されるような表示システム。
【請求項17】
請求項1に記載の表示システムにおいて、当該システムの少なくとも一部が、アモルファスシリコン、ポリシリコン、ナノ/マイクロ結晶シリコン、有機半導体技術、TFT、NMOS/PMOS技術、CMOS技術、MOSFET又はこれらの組み合わせを用いて製造されるような表示システム。
【請求項18】
1以上のピクセルを有する表示システムを駆動する方法であって、
抽出サイクルにおいて、前記ピクセルに動作信号を供給し、前記ピクセルにおけるノードを監視し、該監視結果に基づいて前記ピクセルの経時変化を抽出するステップと、
プログラミングサイクルにおいて、前記ピクセルの前記経時変化の抽出に基づいてプログラミングデータを校正し、該プログラミングデータを前記ピクセルに供給するステップと、
を有するような方法。
【請求項1】
各ピクセルが、発光デバイス、該発光デバイスを駆動するための駆動トランジスタ及び当該ピクセルを選択するためのスイッチトランジスタを有するような1以上のピクセルと、
当該ピクセルの変化を監視及び抽出して、該ピクセルに対するプログラミングデータを校正する回路と、
を有する表示システム。
【請求項2】
請求項1に記載の表示システムにおいて、前記回路が前記発光デバイスと前記駆動トランジスタとの間の経路を監視ラインに接続する感知ネットワークを有しているような表示システム。
【請求項3】
請求項2に記載の表示システムにおいて、前記監視ラインが、前記発光デバイス若しくは前記駆動トランジスタに直接的に又は間接的に接続された電源ライン、プログラミングデータを供給するためのデータライン、又は前記発光デバイス若しくは前記駆動トランジスタに接続された出力データラインを有しているような表示システム。
【請求項4】
請求項2に記載の表示システムにおいて、前記スイッチトランジスタが第1選択ラインにより選択され、前記感知ネットワークが第2選択ラインにより活性化されるような表示システム。
【請求項5】
請求項4に記載の表示システムにおいて、前記第2選択ラインが前記第1選択ラインであるような表示システム。
【請求項6】
請求項2に記載の表示システムにおいて、前記感知ネットワークが前記経路を前記監視ラインに接続する感知トランジスタを有するような表示システム。
【請求項7】
請求項6に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記感知トランジスタが前記選択ラインにより選択されるような表示システム。
【請求項8】
請求項2に記載の表示システムにおいて、前記ネットワークが、前記経路を前記監視ラインに接続するために第1感知トランジスタ及び第2感知トランジスタを有しているような表示システム。
【請求項9】
請求項8に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記第1感知トランジスタが第2選択ラインにより選択され、前記第2感知トランジスタが第3選択ラインにより選択されるような表示システム。
【請求項10】
請求項1に記載の表示システムにおいて、前記ピクセルが該ピクセルの経時変化を監視するための感知回路を有し、前記回路が前記感知回路を監視ラインに接続するための感知ネットワークを有しているような表示システム。
【請求項11】
請求項10に記載の表示システムにおいて、前記感知ネットワークが前記モニタ回路を前記監視ラインに接続するために第1感知トランジスタ及び第2感知トランジスタを有しているような表示システム。
【請求項12】
請求項11に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記第1感知トランジスタが第2選択ラインにより選択され、前記第2感知トランジスタが第3選択ラインにより選択されるような表示システム。
【請求項13】
請求項8に記載の表示システムにおいて、前記第1感知トランジスタが各ピクセルに割り当てられ、前記第2感知スイッチが2以上のピクセルに関する2以上の第1感知トランジスタに割り当てられているような表示システム。
【請求項14】
請求項1に記載の表示システムにおいて、前記ピクセルの1以上がRGBWピクセルアレイを形成するような表示システム。
【請求項15】
請求項1に記載の表示システムにおいて、前記ピクセルに対してプログラミングデータを供給すると共に該ピクセルの変化を監視するためにプログラミングラインが設けられるような表示システム。
【請求項16】
請求項1に記載の表示システムにおいて、前記ピクセルの経時変化が前記監視の結果に基づいて抽出され、前記プログラミングデータが前記ピクセルの前記経時変化に基づいて校正されるような表示システム。
【請求項17】
請求項1に記載の表示システムにおいて、当該システムの少なくとも一部が、アモルファスシリコン、ポリシリコン、ナノ/マイクロ結晶シリコン、有機半導体技術、TFT、NMOS/PMOS技術、CMOS技術、MOSFET又はこれらの組み合わせを用いて製造されるような表示システム。
【請求項18】
1以上のピクセルを有する表示システムを駆動する方法であって、
抽出サイクルにおいて、前記ピクセルに動作信号を供給し、前記ピクセルにおけるノードを監視し、該監視結果に基づいて前記ピクセルの経時変化を抽出するステップと、
プログラミングサイクルにおいて、前記ピクセルの前記経時変化の抽出に基づいてプログラミングデータを校正し、該プログラミングデータを前記ピクセルに供給するステップと、
を有するような方法。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23A】
【図23B】
【図24】
【図25A】
【図25B】
【図26】
【図27】
【図28A】
【図28B】
【図29】
【図30】
【図31A】
【図31B】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23A】
【図23B】
【図24】
【図25A】
【図25B】
【図26】
【図27】
【図28A】
【図28B】
【図29】
【図30】
【図31A】
【図31B】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【公表番号】特表2009−526248(P2009−526248A)
【公表日】平成21年7月16日(2009.7.16)
【国際特許分類】
【出願番号】特願2008−553587(P2008−553587)
【出願日】平成19年2月9日(2007.2.9)
【国際出願番号】PCT/CA2007/000192
【国際公開番号】WO2007/090287
【国際公開日】平成19年8月16日(2007.8.16)
【出願人】(507257080)イグニス・イノベイション・インコーポレーテッド (15)
【氏名又は名称原語表記】IGNIS INNOVATION INCORPORATED
【Fターム(参考)】
【公表日】平成21年7月16日(2009.7.16)
【国際特許分類】
【出願日】平成19年2月9日(2007.2.9)
【国際出願番号】PCT/CA2007/000192
【国際公開番号】WO2007/090287
【国際公開日】平成19年8月16日(2007.8.16)
【出願人】(507257080)イグニス・イノベイション・インコーポレーテッド (15)
【氏名又は名称原語表記】IGNIS INNOVATION INCORPORATED
【Fターム(参考)】
[ Back to top ]