説明

発光素子用エピタキシャルウェハ及び発光素子

【課題】1枚のウェハからより多くのチップを取得することができる高性能な発光素子用エピタキシャルウェハを提供する。
【解決手段】加熱したn型基板100上にIII族原料ガス及びV族原料ガスを供給し、n型基板100上に少なくともn型クラッド層5、活性層7、p型クラッド層9,11及びコンタクト層13からなるIII−V族半導体層2を積層する発光素子用エピタキシャルウェハ1において、III−V族半導体層2のいずれかの層に不可避不純物として混入するS(硫黄)の濃度を1.0×1015cm-3以下にすべく、その層の成長時の基板温度を620℃以上とし、かつV族原料ガスとIII族原料ガスの実流量比を130以上とした。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、主にLD、LEDなどの発光素子用のエピタキシャルウェハ、及びそれを用いた発光素子に関するものである。
【背景技術】
【0002】
化合物半導体結晶を用いた半導体レーザーダイオード(Laser Diode;LD)は、デジタルバーサタイルディスク(Digital Versatile Disk;DVD)やコンパクトディスク(Compact Disk;CD)などの光ディスクシステムにおいて、読み取り用光源や書き込み用光源として広く用いられている。また発光ダイオード(Light Emitted Diode;LED)はディスプレイ、リモコン、センサー、車載用ランプ等、様々な用途に用いられている。
【0003】
化合物半導体結晶を成長する方法の一つに有機金属気相成長法(Metal Organic Vapor Phase Epitaxy;以下MOVPE法)がある。MOVPE法は、III族有機金属原料ガスとV族原料ガスを、高純度水素キャリアガスとの混合ガスとして成長炉内に導入し、成長炉内で加熱された基板付近で原料を熱分解させ、基板上に化合物半導体結晶をエピタキシャル成長させる方法である。
【0004】
基板上に半導体結晶をエピタキシャル成長させた基板(エピウェハ)の代表例として、LDエピウェハの構造を図1に示す。
【0005】
このLDエピウェハ1は、n型基板100上に、第1及び第2バッファ層3,4、n型クラッド層5、第1ガイド層6、活性層7、第2ガイド層8、第1p型クラッド層9、エッチングストップ層10、第2p型クラッド層11、中間層12、コンタクト層13からなるIII−V族半導体層2を積層するものであり、各層3〜13はMOVPE法により形成されたものである。
【0006】
近年では2波長LDの高性能化、書き込み速度の倍速化などに伴い、LD特性の規格が狭隘化し、その分エピウェハに求められる特性も厳しくなっている。その一方でLDの価格下落が止まらず、1枚のエピウェハから取得するチップ数量を増やすことが重要な課題となっている。プロセス側としては、チップサイズを小さくすることが挙げられるが、エピウェハ側としては、エピウェハの特性を向上させてチップ歩留を上げることが課題である。
【0007】
なお、この出願の発明に関連する先行技術文献情報としては、次のものがある。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開平10−270797号公報
【特許文献2】特開平7−94780号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
LD、LEDに求められる特性の一つとして、規定の出力を得るための順電流Iopがある。例えばLDのIopとは、規定のレーザー出力を得るための順電流である。従来、このIopが基準よりも高めになってしまったり、長時間通電していると徐々に変化してしまうなどの不具合により、エピウェハの歩留が低下してしまうことが発生していた。この現象は、特にエピウェハの外側周辺部分に多く発生する傾向があった。
【0010】
opの上昇や変化といった特性の悪化には、エピウェハに混入する意図しない不純物が一つの要因であることが分かってきている。なお、p,nのドーパントは制御された上で意図的に添加しているものなので特性悪化には影響しない。
【0011】
不純物に関連する技術として、In1-y(Ga1-xAlxyPのn型クラッド層、活性層及びp型クラッド層からなるダブルヘテロ構造部を有する半導体発光装置において、p型クラッド層の酸素濃度を2×1017cm-3以下にすることにより、高Al組成x(x≧0.75)のInGaAlP(InAlP)における酸素濃度に対するp型ドーパントのZnの電気的活性化率を高めて、キャリア濃度を高くするという提案(特許文献2参照)がある。
【0012】
しかしながら、エピ層中の酸素濃度を低下させた発光素子においても、依然としてIopの上昇や経時変化などが発生し、エピウェハの歩留が低下していた。
【0013】
本発明はこの様な課題を解決し、1枚のウェハからより多くのチップを取得することができる高性能な発光素子用エピタキシャルウェハ及びこれを用いて作製した発光素子を提供することを目的とする。
【課題を解決するための手段】
【0014】
上記目的を達成するために創案された本発明は、加熱したn型基板上にIII族原料ガス及びV族原料ガスを供給し、前記n型基板上に少なくともn型クラッド層、活性層、p型クラッド層及びコンタクト層からなるIII−V族半導体層を積層する発光素子用エピタキシャルウェハにおいて、前記III−V族半導体層のいずれかの層に不可避不純物として混入するS(硫黄)の濃度を1.0×1015cm-3以下にすべく、その層の成長時の基板温度を620℃以上とし、かつV族原料ガスとIII族原料ガスの実流量比を130以上とした発光素子用エピタキシャルウェハである。
【0015】
前記p型クラッド層の成長時の基板温度を620℃以上とし、かつV族原料ガスとIII族原料ガスの実流量比を130以上として、前記p型クラッド層のSの濃度を1.0×1015cm-3以下にすると良い。
【0016】
前記n型クラッド層の成長時の基板温度を620℃以上とし、かつV族原料ガスとIII族原料ガスの実流量比を130以上として、前記n型クラッド層のSの濃度をn型キャリア濃度の1/400以下にしても良い。
【0017】
また本発明は、上記いずれかの発光素子用エピタキシャルウェハを用いた発光素子である。
【発明の効果】
【0018】
本発明によれば、1枚のウェハからより多くのチップを取得することができる高性能な発光素子用エピタキシャルウェハ及びこれを用いて作製した発光素子を提供できる。
【図面の簡単な説明】
【0019】
【図1】本発明の発光素子用エピタキシャルウェハの構造を示す断面模式図である。
【図2】本発明の実施例を示す図であり、作製したLDチップの初期Iopを示すグラフ図である。
【発明を実施するための形態】
【0020】
以下に、本発明の一実施の形態について添付図面に従い説明する。
【0021】
本発明者が行った研究の結果、Iop高などの特性悪化にはエピ層中に意図せずに(不可避的に)混入する硫黄(以下S)が影響していることを発見した。具体的には、エピ層中のS濃度が平均1.0×1015cm-3を超えるレベルになると、エピウェハの特性が悪化することを突き止めた。
【0022】
ところで、III−V族化合物半導体結晶技術において、Sはn型のドーパントになりうるが、As系、P系のIII−V族化合物半導体においては、例えばSi、Se、Teなどの、より使用しやすいn型のドーパントが他にあるため、Sをn型ドーパントとして使用する例はほとんど見られない。
【0023】
エピ層中にSが混入する原因については特定されていないが、キャリアガスおよび大気中の微量な硫黄化合物や、エピタキシャル成長に用いる反応炉内の残留物等から混入している可能性が考えられた。
【0024】
本発明者は上記の考察に基づいて、エピタキシャル成長時の基板温度および原料ガスの組成比が、エピタキシャルウェハのS濃度に及ぼす影響について検討した。その結果、成長時の基板温度を620℃以上、且つ成長時に炉内に導入するV族原料とIII族原料の実流量比(以下V/III比)を130以上とすることで、エピウェハの周辺部までS濃度を1.0×1015cm-3以下に抑えることができた。
【0025】
図1は、本実施の形態に係る発光素子用エピタキシャルウェハの構造を示す断面模式図である。ここでは、発光素子用エピタキシャルウェハ1の一例として、III族元素をGa,Al,Inとし、V族元素をAs,PとしたIII−V族半導体を、n型導電性GaAs基板上に形成したLDエピウェハ1について説明する。
【0026】
このLDエピウェハ1は、n型導電性GaAsからなるn型基板100上に、第1及び第2バッファ層3,4、n型クラッド層5、第1ガイド層6、活性層7、第2ガイド層8、第1p型クラッド層9、エッチングストップ層10、第2p型クラッド層11、中間層12、コンタクト層13からなるIII−V族半導体層2を積層するものである。III−V族半導体層2の各層3〜13は、GaInPなどのIII−V族化合物半導体結晶からなる。
【0027】
第1及び第2バッファ層3,4は、その上に形成するn型クラッド層5とn型基板100との格子不整を緩和するための層であり、第1バッファ層3はn型GaAsから、第2バッファ層4はn型Ga0.51In0.49Pからなる。
【0028】
n型クラッド層5、第1及び第2p型クラッド層9,11は、活性層7のキャリア(電子・正孔)の密度を高めるための層であり、n型クラッド層5はn型(Al0.68Ga0.320.51In0.49Pから、第1及び第2p型クラッド層9,11はp型(Al0.7Ga0.30.51In0.49Pからなる。
【0029】
活性層7は注入されたキャリア(電子・正孔)が結合して発光する層であり、ここではGa0.51In0.49Pをウェル、(Al0.5Ga0.50.51In0.49Pをバリアとしたカンタムウェル構造とした。第1及び第2ガイド層6,8は、活性層7で発光した光を活性層7に閉じ込めるための層であり、両層6,8とも(Al0.68Ga0.320.51In0.49Pからなる。なお、第1ガイド層6、活性層7、第2ガイド層8は不純物を添加しない(アンドープ)III−V族半導体で形成する。
【0030】
エッチングストップ層10は、第2p型クラッド層11をエッチング加工する際に、第1p型クラッド層9をエッチングから保護するための層であり、Ga0.55In0.45Pからなる。
【0031】
中間層12は、その上に形成するコンタクト層13と第2p型クラッド層11との格子不整を緩和するための層であり、p型Ga0.51In0.49Pからなる。
【0032】
最上層のコンタクト層13は、第1及び第2p型クラッド層9,11と電極とを電気的に接続するための層であり、p型GaAsからなる。
【0033】
このLDエピウェハ1は、n型基板100としてのn型導電性GaAs基板上に、各層3〜13をMOVPEによりエピタキシャル成長させて形成される。
【0034】
各層3〜13の成長に用いるIII族有機金属原料ガスとしては、Ga原料としてTMG(トリメチルガリウム)、Al原料としてTMA(トリメチルアルミニウム)、In原料としてTMI(トリメチルインジウム)を用いる。またV族原料ガスとしては、As原料としてAsH3(アルシン)、P原料としてPH3(ホスフィン)を用いる。さらに、ドーパント(意図した不純物)の添加に用いるドーパントガスとしては、n型の不純物であるSiの原料としてSi26(ジシラン)、p型の不純物であるZnの原料としてDEZ(ジエチル亜鉛)を用いる。なお、これらの原料ガスをn型基板100に供給するためのキャリアガスとしては、高純度水素ガスを用いる。
【0035】
これら原料ガスの実流量比を調節してキャリアガスと共に反応炉内に導入し、反応炉内で加熱されたn型基板100付近で原料を熱分解させることで、所望の組成および特性を有するIII−V族半導体がエピタキシャル成長によりn型基板100上に順次積層し、LDエピウェハ1が形成される。
【0036】
さて、本実施の形態に係るLDエピウェハ1(発光素子用エピタキシャルウェハ1)では、III−V族半導体に不可避不純物として混入するSの濃度を1.0×1015cm-3以下にすべく、エピタキシャル成長時の基板温度を620℃以上とし、かつV族原料ガスとIII族原料ガスの実流量比(V/III比)を130以上とする。
【0037】
エピタキシャル成長時の成長条件を上記の範囲とすることにより、III−V族半導体に不可避不純物として混入するSの濃度をエピウェハの周辺部まで1.0×1015cm-3以下にすることができ、より多くの発光素子チップを作製できる、高性能な発光素子用エピタキシャルウェハとすることができる。
【0038】
また、本実施の形態に係る発光素子用エピタキシャルウェハ1は、LDやLEDなどの発光素子を作製するのに好適であり、本実施の形態に係るウェハから作製された発光素子は、Iopの上昇や経時変化を抑制することができる。
【0039】
なお、本発明は上記実施の形態に限られず、種々の変更が可能である。
【0040】
上記実施の形態ではエピタキシャル成長により形成する各層3〜13の全てを上記の成長条件で形成したが、本発明は必ずしも全ての層を上記の成長条件で形成する必要はない。
【0041】
Sの混入による発光素子特性の低下には、活性層7でのキャリア密度を調節するn型クラッド層5、またはp型クラッド層9,11への混入が大きく寄与することから、これらn型クラッド層5、またはp型クラッド層9,11のいずれかを上記の成長条件で形成することにより、発光素子用エピタキシャルウェハ1の歩留を向上することができる。
【0042】
なお、n型クラッド層5のS濃度を低下させるときには、そのS濃度をn型キャリア濃度の1/400以下にすると良い。これにより、n型クラッド層5の主要なn型不純物を、意図して添加したドーパント(例えばSi)とすることができ、発光素子用エピタキシャルウェハ1の特性悪化を更に抑制することができる。
【実施例】
【0043】
以下に、本発明の実施例を説明する。ただし、本発明はここで取り上げた実施例に限定されることはない。
【0044】
[実施例1]
III族有機金属原料ガスとV族原料ガスを、高純度水素キャリアガスとの混合ガスとして反応炉内に導入し、反応炉内で加熱された基板付近で原料を熱分解させ、基板上にIII−V族半導体をエピタキシャル成長させる有機金属気相成長法により、次のようにしてLDエピウェハを形成した。
【0045】
まず、n型基板100としてのn型導電性GaAs基板上に、第1バッファ層3として200nmのn型GaAs(キャリア濃度1×1018cm-3)、さらに第2バッファ層4として200nmのn型Ga0.51In0.49P(キャリア濃度1×1018cm-3)を成長させた。
【0046】
その上にn型クラッド層5として2000nmのn型(Al0.68Ga0.320.51In0.49P(キャリア濃度5.2×1017cm-3)、第1ガイド層6として15nmの不純物を添加しない(Al0.68Ga0.320.51In0.49Pを成長した。
【0047】
第1ガイド層6上に成長した活性層7は、Ga0.51In0.49Pをウェル、(Al0.5Ga0.50.51In0.49Pをバリアとしたカンタムウェル構造とし、不純物は添加しなかった。また、活性層7上に、第1ガイド層6と同様の結晶70nmを第2ガイド層8として成長した。
【0048】
そして第1p型クラッド層9として280nmの(Al0.7Ga0.30.51In0.49P(キャリア濃度1×1018cm-3)、エッチングストップ層10として第1p型クラッド層9と同一ドーパント流量でGa0.55In0.45Pを10nm成長し、そのエッチングストップ層10の上に、第2p型クラッド層11として第1p型クラッド層9と同一の結晶を1500nm成長した。
【0049】
さらにその上にはp型クラッド層9,11とコンタクト層13(キャップ層)の格子不整を緩和する中間層12(p型Ga0.51In0.49P(キャリア濃度1.5×1018cm-3))を成長した。最上層にはコンタクト層として300nmのp型高濃度のGaAs(キャリア濃度5.0×1018cm-3)を成長した。
【0050】
これら各層3〜13の成長時には、MOVPE成長時の基板温度とV/III比を(1)基板温度:600℃,V/III比:100、および(2)基板温度:620℃,V/III比:130の2条件を用いて、エピウェハ(1)およびエピウェハ(2)を作製した。
【0051】
作製したエピウェハ(1),(2)のそれぞれについて、エピウェハの中央部と周辺部(オリエンテーションフラットの反対側のウェハ端から6mm内側の部分)のS濃度を、SIMS(Secondary Ion Mass Spectrometry;二次イオン質量分析)によって測定した。ここでSIMSとは、O2+やCs+3のようなイオンを測定試料表面に照射し、スパッタされた原子の中でイオン化された二次イオンを質量分析することにより、物質の成分、不純物の分析を行う方法である。イオンによって試料表面がスパッタされるので、試料表面からの深さ方向の元素分布が得られる。
【0052】
SIMSによりS濃度を確認したところ、エピウェハ(1)の中央部:7.6×1014cm-3、エピウェハ(1)の周辺部:1.1×1015cm-3、エピウェハ(2)の中央部:検出下限、エピウェハ(2)の周辺部:5.2×1014cm-3であった。すなわち、エピウェハ(1)の周辺部においては、S濃度が本発明で規定する1.0×1015cm-3より大きくなった。
【0053】
これらS濃度を測定したそれぞれの箇所から、30個ずつのLDチップを作製し、その特性を評価した。より具体的には、作製したLDチップの初期のIop(規定の出力を得るための順電流)と、1000時間通電後のIopの変化とを測定し、Iopが155mAを超えるものを不良チップとした。
【0054】
図2に、作製した各LDチップの初期Iopを示す。図2において、横軸は作製したLDチップのチップナンバー(No.)とし、エピウェハ(1)の中央部:No.1〜30、エピウェハ(1)の周辺部:No.31〜60、エピウェハ(2)の中央部:No.61〜90、エピウェハ(2)の周辺部:No.91〜120である。
【0055】
図2より、S濃度が1.0×1015cm-3以下となったエピウェハ(1)の中央部と、エピウェハ(2)の中央部および周辺部とから作製したLDチップでは、初期Iopの値がいずれも150mA以下と低く、良好な値となった。一方、S濃度が1.1×1015cm-3となったエピウェハ(1)の周辺部から作製したLDチップは初期Iopが高く、LDチップのIopの上限とした155mAを超えてしまった。
【0056】
また、それぞれを1000時間通電後にIopの変化を測定すると、エピウェハ(1)の中央部と、エピウェハ(2)の中央部および周辺部とから作製したLDチップでは、通電後も初期値に比べ平均99〜102%の変化であった。一方、エピウェハ(1)の周辺部から作製したLDチップでは、Iopは初期値に比べ平均138%と大きく上昇してしまった。
【0057】
以上より、エピタキシャル成長時の基板温度を620℃以上、V族原料ガスとIII族原料ガスの実流量比(V/III比)を130以上とすることで、LDエピウェハの周辺部までS濃度が1.0×1015cm-3以下となり、これによってエピウェハの性能が向上し、1枚のエピウェハから従来よりも歩留良く発光素子チップを取得することができるようになったことがわかる。
【0058】
[実施例2]
本発明の実施例2として、第1p型クラッド層9と第2p型クラッド層11のS濃度を平均5.2×1014cm-3とし、その他の層は1.2×1015cm-3としたエピウェハ(3)を作製した。さらに、n型クラッド層5のS濃度を平均6.4×1014cm-3とし、その他の層は1.2×1015cm-3としたエピウェハ(4)を作製した。
【0059】
これら作製したエピウェハ(3),(4)からウェハの中心部及び周辺部ともにランダムに含む30個ずつのLDチップを作製し、上記実施例と同じく初期Iopの評価を行った。
【0060】
この結果を図2に併せて示す。図2において、エピウェハ(3)から作製したLDチップ:No.121〜150、エピウェハ(4)から作製したLDチップ:No.151〜180とする。
【0061】
図2に示すように、p型クラッド層9,11、あるいはn型クラッド層5のいずれかのS濃度を1.0×1015cm-3以下としたエピウェハ(3),(4)のLDチップは、いずれも初期Iopが155mA以下であり、良好な結果であった。
【符号の説明】
【0062】
1 発光素子用エピタキシャルウェハ
2 III−V族半導体層
5 n型クラッド層
7 活性層
9 (第1)p型クラッド層
11 (第2)p型クラッド層
13 コンタクト層
100 n型基板

【特許請求の範囲】
【請求項1】
加熱したn型基板上にIII族原料ガス及びV族原料ガスを供給し、前記n型基板上に少なくともn型クラッド層、活性層、p型クラッド層及びコンタクト層からなるIII−V族半導体層を積層する発光素子用エピタキシャルウェハにおいて、
前記III−V族半導体層のいずれかの層に不可避不純物として混入するS(硫黄)の濃度を1.0×1015cm-3以下にすべく、その層の成長時の基板温度を620℃以上とし、かつV族原料ガスとIII族原料ガスの実流量比を130以上としたことを特徴とする発光素子用エピタキシャルウェハ。
【請求項2】
前記p型クラッド層の成長時の基板温度を620℃以上とし、かつV族原料ガスとIII族原料ガスの実流量比を130以上として、前記p型クラッド層のSの濃度を1.0×1015cm-3以下にした請求項1記載の発光素子用エピタキシャルウェハ。
【請求項3】
前記n型クラッド層の成長時の基板温度を620℃以上とし、かつV族原料ガスとIII族原料ガスの実流量比を130以上として、前記n型クラッド層のSの濃度をn型キャリア濃度の1/400以下にした請求項1記載の発光素子用エピタキシャルウェハ。
【請求項4】
請求項1〜3いずれか記載の発光素子用エピタキシャルウェハを用いた発光素子。

【図1】
image rotate

【図2】
image rotate


【公開番号】特開2013−26497(P2013−26497A)
【公開日】平成25年2月4日(2013.2.4)
【国際特許分類】
【出願番号】特願2011−160893(P2011−160893)
【出願日】平成23年7月22日(2011.7.22)
【出願人】(000005120)日立電線株式会社 (3,358)
【Fターム(参考)】