説明

発光装置、その駆動方法及び駆動回路、並びに電子機器

【課題】駆動トランジスタから出力される駆動電流のバラツキを補正する。
【解決手段】発光装置は、複数の走査線と、複数のデータ線と、それらの交差に対応して設けられた複数の画素回路を備える。画素回路は、OLED素子と駆動トランジスタとを備える。複数の走査線は、走査信号GWRT−1〜GWRT−360によって順次選択される。水平走査期間の後半期間にプログラム期間TWRTを割り当てる。そして、プログラム期間TWRTの前にある複数の水平走査期間の前半期間に補正期間TSETを割り当て、当該複数の補正期間TSETにおいて駆動トランジスタから出力される駆動電流のバラツキを補正する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機発光ダイオード素子のような発光素子を備えた発光装置、その駆動方法及び駆動回路、並びに電子機器に関する。
【背景技術】
【0002】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード(Organic Light Emitting Diode、以下適宜「OLED素子」と略称する)素子が注目されている。このOLED素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた特性を有している。
ここで、OLED素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、発光状態が維持できなくなる電流型の被駆動素子である。このため、OLED素子をアクティブ・マトリクス方式で駆動する場合、書込期間(選択期間)において、画素の階調に応じた電圧を駆動トランジスタのゲートに書き込んで、当該電圧をゲート容量などにより保持し、当該ゲート電圧に応じた電流を駆動トランジスタがOLED素子に流し続ける事が一般的となっている。
【0003】
この構成では、駆動トランジスタのしきい値電圧特性がばらつくことによって、画素ごとに、OLED素子の明るさが相違して表示品位が低下する、という問題が指摘されている。このため、特許文献1には、書込期間において、当該駆動トランジスタをダイオード接続させるとともに、駆動トランジスタからデータ線に定電流を流し、これによって、当該駆動トランジスタのゲートに、OLED素子に流すべき電流に応じた電圧を書き込むようにプログラミングして、駆動トランジスタのしきい値電圧特性のばらつきを補償する技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2003−177709号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、しきい値電圧の近傍では駆動トランジスタを流れる電流が零に漸近する。したがって、駆動トランジスタのゲートにしきい値電圧に応じた電圧を保持しようとすると、十分な時間を確保する必要である。したがって、十分な補償を実現するためには、書込期間が長くなってしまうといった問題がある。
【0006】
本発明は、上述した事情に鑑みてなされたものであって、書込期間を延長することなく駆動トランジスタのしきい値電圧特性のばらつきを十分に補償可能な電子回路の駆動方法及び駆動回路、発光装置、並びに電子機器を提供することを解決課題とする。
【課題を解決するための手段】
【0007】
上記課題を解決するために本発明に係る発光装置の駆動方法は、複数の走査線と複数のデータ線との交差に対応して複数の画素回路が配列された発光装置を駆動し、前記画素回路は発光素子と前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタとを備え、第1期間と前記第1期間より後の第2期間とを含む単位期間の処理を繰り返して発光装置を駆動する方法であって、前記第2期間では、前記複数の走査線のうち一つの走査線を選択し、選択した走査線に接続される複数の画素回路に対して、前記データ線を介して、前記前記発光素子の輝度に応じたデータ電圧を前記駆動トランジスタのゲートに供給して保持し、前記第1期間では、前記複数の走査線のうち2以上の走査線を選択し、選択した走査線に接続される複数の画素回路において、前記駆動トランジスタから出力される前記駆動電流のバラツキを補正することを特徴とする。
【0008】
この発明によれば、発光装置の駆動は、単位期間の処理を繰り返して実行される。対期間には、第1期間と第2期間が排他的に設けられている。第2期間では、画素回路へデータ電圧の書き込み動作が行われる一方、第1期間では、補正動作が実行される。この結果、ある画素回路に着目すると、書き込み動作と補正動作が重複しない。換言すれば、処理の基本単位となる単位期間において、時分割で2つの動作を実行する。これにより、補正動作を複数の単位期間に割り当てることが可能となる。第2期間では、2以上の走査線を選択するから、ある画素回路に着目すると、2以上の第2期間において補正動作が実行される。したがって、補正のために十分な時間を確保することができ、この結果、駆動トランジスタのしきい値電圧が製造プロセスでばらついても輝度ムラを改善することができる。但し、第1期間と第2期間は連続していてもよいし、不連続であってもよい。第1期間と第2期間が不連続である場合には、補正動作とデータ電圧の書込動作との間に時間的なマージンを設けることできる。なお、発光素子は駆動電流の供給を受けて発光する素子であればどのような素子であってもよく、例えば、有機発光ダイオード及び無機発光ダイオードが該当する。
【0009】
ここで、前記複数の画素回路の各々において、前記第2期間のうち、前記データ電圧を前記駆動トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より前にある複数の前記第1期間の一部又は全部に複数の補正期間を割り当て、当該複数の補正期間において前記駆動トランジスタから出力される前記駆動電流のバラツキを補正することが好ましい。「書込期間より前にある複数の第1期間」には、書込期間が属する単位期間の第1期間も含まれ得る。「書込期間より前にある複数の第1期間の一部又は全部に複数の補正期間を割り当て」とは、例えば、書込期間の直前の第1期間から3つ前までの第1期間(合計4個の第1期間)を複数の第1期間としたとき、4個の第1期間の全てを補正期間としてもよいし、そのうちの2個又は3個の第1期間を補正期間にしてもよいことを意味する。
【0010】
より具体的な態様では、前記複数の画素回路の各々は、前記駆動トランジスタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲートとドレインとの間に設けられた第1スイッチング手段と、一端が前記駆動トランジスタのゲートに接続される容量素子と、前記データ線と前記容量素子の他端との間に設けられた第2スイッチング手段とを備え、前記複数の補正期間において、前記第1スイッチング手段をオン状態にして前記駆動トランジスタから出力される前記駆動電流のバラツキを補正し、前記複数の補正期間のうち少なくとも最後の補正期間において、前記データ線に基準電圧を供給すると共に前記第2スイッチング手段をオン状態にし、前記書込期間において、前記データ線に前記データ電圧を供給し、前記1スイッチング手段をオフ状態にするとともに前記第2スイッチング手段をオン状態にして、前記駆動トランジスタのゲートに前記データ電圧を供給し、当該データ電圧を前記保持手段で保持することが好ましい。
【0011】
この場合、複数の補正期間おいては、第1スイッチング手段がオン状態となるので、駆動トランジスタはダイオードとして機能する。このとき、保持手段には駆動トランジスタのしきい値電圧に応じたゲート電位が保持される。また、最後の補正期間において容量素子の他端に基準電圧が供給される一方、書込期間において容量素子の他端にはデータ電圧が供給されるので、書込期間が終了した時点では、駆動トランジスタのしきい値電圧を補償したゲート電位が供給される。これにより、個々の駆動トランジスタのしきい値電圧バラツキがあってもこれを補正して、画面全体の輝度ムラを無くすことが可能となる。なお、補正期間の全部において、データ線に基準電圧を供給すると共に前記第2スイッチング手段をオン状態にしてもよい。
【0012】
また、上述した発光装置の駆動方法において、前記複数の補正期間は、前記書込期間より前にある複数の前記第1期間の一部に割り当てられており、前記複数の補正期間のうちある補正期間と次の補正期間との間の前記第1期間に休止期間を設け、当該休止期間では、前記駆動トランジスタから出力される前記駆動電流のバラツキを補正しないことが好ましい。この場合には、最初の補正期間が属する単位期間から最後の補正期間が属する単位期間までの全ての単位期間において、補正動作を実行しなくてよいので、補正動作の処理に自由度を持たせることができる。
【0013】
また、上述した発光装置の駆動方法において、前記複数の補正期間のうち最初の補正期間より前の前記第1期間に初期化期間を設け、当該初期化期間において、前記駆動トランジスタのゲート電位を初期化電位に設定することが好ましい。この場合には、補正期間が開始される前に駆動トランジスタのゲート電位を初期化できるので、確実に補正動作を実行することができる。ここで、初期化電位は、駆動トランジスタのゲートとドレインを短絡した場合に電流が流れるように、しきい値電圧を超えるように設定することが好ましい。また、補正期間は第1期間に割り当てられるが、最初の補正期間が第1期間の一部に割り当てられている場合、初期化期間を、最初の補正期間が割り当てられる第1期間であって、最初の補正期間の前の第1期間に割り当ててもよい。つまり、第1期間の前半に初期化期間が割り当てられ、その後半に最初の補正期間を割り当ててもよい。
【0014】
より具体的には、前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間に設けられた第3スイッチング手段を備え、前記初期化期間において、前記第1スイッチング手段をオン状態とし、前記第2スイッチング手段をオフ状態とし、前記第3スイッチング手段をオン状態とする。この場合には、初期化期間において保持手段に蓄えられた電荷が第3スイッチング手段及び発光素子を介して放電され、この結果、駆動トランジスタのゲート電位が初期化電位に設定される。
【0015】
くわえて、前記初期化期間を、前記複数の画素回路の全てに共通に設けることが好ましい。この場合には、初期化動作を1回行えば、全ての画素回路において駆動トランジスタのゲート電位を初期化電位に設定できるので、処理を簡易にできる。より具体的には、複数の走査線を全て選択するのに要する期間を1フレーム期間としたとき、1フレーム期間に1回、初期化期間を設けることが好ましい。
【0016】
また、上述した発光装置の駆動方法において、前記書込期間が終了した後に、前記駆動電流を前記発光素子に供給する発光期間を設けることが好ましい。この場合には、駆動電流のバラツキが補正された状態で、発光素子を発光させることが可能となる。さらに、前記発光期間を、複数の期間に分割して設けることが好ましい。この場合には、発光期間を分散させることができるのでフリッカを防止することができる。
【0017】
次に、本発明に係る発光装置の駆動回路は、複数の走査線と、複数のデータ線と、複数の第1制御線と、複数の走査線と複数のデータ線との交差に対応して配置され、各々が、発光素子と、前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲートとドレインとの間に設けられ前記第1制御線を介して供給される第1制御信号に基づいてオン・オフが制御される第1スイッチング手段と、一端が前記駆動トランジスタのゲートに接続される容量素子と、前記データ線と前記容量素子の他端との間に設けられ前記走査線を介して供給される走査信号に基づいてオン・オフが制御される第2スイッチング手段とを備えた複数の画素回路とを備えた発光装置を、第1期間と前記第1期間より後の第2期間とを含む単位期間の処理を繰り返して駆動する発光装置の駆動回路であって、前記第2期間では前記複数の走査線のうち一つの走査線を順次選択し、前記第1期間では前記複数の走査線のうち2以上の走査線を選択する複数の前記走査信号を前記複数の走査線に供給して、前記第2スイッチング手段がオン状態となるように制御する走査線駆動手段と、前記第1期間において基準電圧を前記データ線に供給するとともに、前記第2期間において前記発光素子の輝度に応じたデータ電圧を前記データ線に供給するデータ線駆動手段と、前記複数の画素回路の各々において、前記第2期間のうち、前記データ電圧を前記駆動トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より前にある複数の前記第1期間の一部又は全部に複数の補正期間を割り当て、当該複数の補正期間において前記第1スイッチング手段がオン状態になるように前記複数の第1制御線の各々に前記第1制御信号を供給する制御線駆動手段と、を備えることを特徴とする。この発明によれば、書込期間だけでなく当該書込期間に至る前の第1期間においても駆動トランジスタから出力される駆動電流のバラツキを補正するための補正動作が行われる。したがって、補正のために十分な時間を確保することができ、この結果、駆動トランジスタのしきい値電圧が製造プロセスでばらついても輝度ムラを改善することができる。
【0018】
また、発光装置の駆動回路において、前記発光装置は、複数の第2制御線を備え、前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間に設けられ、前記第2制御線を介して供給される第2制御信号に基づいてオン・オフが制御される第3スイッチング手段を有し、前記制御線駆動手段は、前記複数の画素回路の各々において、前記複数の補正期間のうち最初の補正期間より前の前記第1期間を初期化期間としたとき、当該初期化期間において、前記第3スイッチング手段がオン状態になるように前記複数の第2制御線の各々に前記第2制御信号を供給することが好ましい。この発明によれば、最初の補正期間より前に初期化期間を設けたので、確実の補正動作を実行することができる。
【0019】
また、本発明に係る発光装置は、複数の走査線と、複数のデータ線と、複数の第1制御線と、複数の走査線と複数のデータ線との交差に対応して配置され、各々が、発光素子と、前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲートとドレインとの間に設けられ前記第1制御線を介して供給される第1制御信号に基づいてオン・オフが制御される第1スイッチング手段と、一端が前記駆動トランジスタのゲートに接続される容量素子と、前記データ線と前記容量素子の他端との間に設けられ前記走査線を介して供給される走査信号に基づいてオン・オフが制御される第2スイッチング手段とを備えた複数の画素回路と、第1期間と前記第1期間より後の第2期間とを含む単位期間の処理を繰り返し、前記第1期間において基準電圧を前記データ線に供給するとともに、前記第2期間において前記発光素子の輝度に応じたデータ電圧を前記データ線に供給するデータ線駆動手段と、前記第2期間では前記複数の走査線のうち一つの走査線を順次選択し、前記第1期間では前記複数の走査線のうち2以上の走査線を選択する複数の前記走査信号を前記複数の走査線に供給して、前記第2スイッチング手段がオン状態となるように制御する走査線駆動手段と、前記複数の画素回路の各々において、前記第2期間のうち、前記データ電圧を前記駆動トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より前にある複数の前記第1期間の一部又は全部に複数の補正期間を割り当て、当該複数の補正期間において前記第1スイッチング手段がオン状態になるように前記複数の第1制御線の各々に前記第1制御信号を供給する制御線駆動手段とを備えることを特徴とする。
【0020】
この発明によれば、複数の補正期間において補正動作を実行するので、駆動電流のバラツキを正確に補正することができ、この結果、駆動トランジスタの製造プロセスでそのしき値電圧にバラツキがあっても輝度ムラを防止することができる。さらに、データ線に基準電圧とデータ電圧とを時分割でデータ線に供給して画素回路に取り込むようにしたので、基準電圧を各画素回路に供給する配線を特別に設ける必要もない。この結果、画素回路における発光素子の面積を拡大することができ、開口率を向上させることができる。
【0021】
上述した発光装置において、複数の第2制御線を備え、前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間に設けられ、前記第2制御線を介して供給される第2制御信号に基づいてオン・オフが制御される第3スイッチング手段を有し、前記制御線駆動手段は、前記複数の画素回路の各々において、前記複数の補正期間のうち最初の補正期間より前の前記第1期間を初期化期間としたとき、当該初期化期間において、前記第3スイッチング手段がオン状態になるように前記複数の第2制御線の各々に前記第2制御信号を供給することを特徴とする。この発明によれば、最初の補正期間より前に初期化期間を設けたので、確実の補正動作を実行することができる。
【0022】
次に、本発明に係る電子機器は、上述した発光装置を備えたものであって、例えば、携帯電話機、パーソナルコンピュータ、デジタルカメラ、及び携帯情報端末などが該当する。
【図面の簡単な説明】
【0023】
【図1】本発明の実施形態に係る発光装置の構成を示すブロック図である。
【図2】同発光装置の画素回路を示す回路図である。
【図3】同発光装置の動作を示すタイミングチャートである。
【図4】同画素回路の動作説明図である。
【図5】同画素回路の動作説明図である。
【図6】同画素回路の動作説明図である。
【図7】同画素回路の動作説明図である。
【図8】同画素回路の動作説明図である。
【図9】同画素回路の動作説明図である。
【図10】変形例における発光期間TELの開始を示すタイミングチャートである。
【図11】変形例における補正期間TSETの配置を示すタイミングチャートである。
【図12】変形例における発光期間TELの終了を示すタイミングチャートである。
【図13】変形例における発光期間TELの分散配置を示すタイミングチャートである。
【図14】変形例における共通化された初期化期間TINIの配置を示すタイミングチャートである。
【図15】変形例における画素回路200Nの構成を示す回路図である。
【図16】変形例における補正期間TSET及び初期化期間TINI補正期間TSETと走査信号GWRTとの関係を示すタイミングチャートである。
【図17】同発光装置を用いたパーソナルコンピュータを示す図である。
【図18】同発光装置を用いた携帯電話を示す図である。
【図19】同発光装置を用いた携帯情報端末を示す図である。
【発明を実施するための形態】
【0024】
<発光装置の構成>
図1は、本発明の実施形態に係る発光装置の構成を示すブロック図であり、図2は、画素回路の回路図である。図1に示されるように発光装置10は、複数の画素回路200がマトリクス状に配列された発光領域Zを備える。発光領域Zには、複数本の走査線102が横方向(X方向)に延設される一方、複数本のデータ線(信号線)112が図において縦方向(Y方向)に延設されている。そして、これらの走査線102とデータ線112との交差の各々に対応するように画素回路(電子回路)200がそれぞれ設けられている。
説明の便宜上、本実施形態では、発光領域Zの走査線102の本数(行数)を「360」とし、データ線の本数(列数)を「480」として、画素回路200が、縦360行×横480列のマトリクス状に配列する構成を想定する。ただし、本発明をこの配列に限定する趣旨ではない。発光領域Zには、図示せぬ電源回路から高位側電圧VEL及び低位側電圧GNDが供給される。画素回路200には、後述するOLED素子230が含まれ、このOLED素子230への電流を画素回路200毎に制御することによって、所定の画像が階調表示される。
また、図1においては、X方向に延設されるのは走査線102のみであるが、本実施形態では、走査線102のほかにも、図2に示されるように、制御線104及び106がそれぞれ行ごとにX方向に延設されている。このため、走査線102、制御線104(第1制御線)及び制御線106(第2制御線)が1組となって、1行分の画素回路200に兼用されている。
【0025】
Yドライバ14は、1水平走査期間ごとに1行ずつ走査線102を選択するとともに、選択した走査線102に対して、Hレベルの走査信号を供給するとともに、この選択に同期した各種制御信号を、制御線104及び106に、それぞれ供給する。すなわち、Yドライバ14は、走査線102、制御線104及び106に対し、行ごとに、走査信号や制御信号をそれぞれ供給する。説明の便宜上、i行目(iは、1≦i≦360を満たす整数であり、行を一般化して説明するためのもの)の走査線102に供給される走査信号をGWRT-iと表記する。同様に、i行目の制御線104及び106に供給される制御信号をGSET-i(第1制御信号)及びGEL-i(第2制御信号)と、それぞれ表記する。
【0026】
一方、Xドライバ16は、Yドライバ14によって選択された走査線102に対応する1行分の画素回路、すなわち、選択された行に位置する1〜480列の画素回路200の各々に、当該画素回路200のOLED素子230に流すべき電流(すなわち、画素の階調)に応じた電圧のデータ信号を、1〜480列目のデータ線112を介して、それぞれ供給する。ここで、データ信号(データ電圧)は、電圧が低いほど、画素が明るくなるように指定し、反対に、電圧が高いほど、画素が暗くなるように指定する。説明の便宜上、j列目(jは、1≦j≦480を満たす整数であり、列を一般化して説明するためのもの)のデータ線112に供給されるデータ信号をX−jと表記する。
【0027】
すべての画素回路200には、OLED素子230の電源となる高位側電圧VELが給電線114を介してそれぞれ供給される。また、すべての画素回路200は、本実施形態において電圧の基準となる低位側電圧GNDに接地されている。なお、画素の最低階調である黒色を指定するデータ信号X−jの電圧は高位側電圧VELよりも低く、画素の最高階調である白色を指定するデータ信号X−jの電圧は低位側電圧GNDよりも高く設定される。換言すれば、データ信号X−jの電圧範囲は、電源電圧の内に収まるように設定されている。制御回路12は、Yドライバ14及びXドライバ16に、それぞれクロック信号(図示省略)などを供給して両ドライバを制御するとともに、Xドライバ16に、階調を画素ごとに規定する画像データを供給する。
【0028】
図2に示されるように、画素回路200は、pチャネル型の駆動トランジスタ210と、スイッチング素子として機能するnチャネル型のトランジスタ211(第3スイッチング手段)、212(第1スイッチング手段)、および213(第2スイッチング手段)と、容量素子として機能する容量221及び222と、電気光学素子たるOLED素子230とを有する。
このうち、トランジスタ211の一端(ドレイン)は、駆動トランジスタ210のドレイン及びトランジスタ212の一端(ドレイン)に接続される一方、トランジスタ211の他端(ソース)は、OLED素子230の陽極に接続される。OLED素子230の陰極は接地されている。ここで、トランジスタ211のゲートは、i行目の制御線106に接続されている。このため、トランジスタ211は、制御信号GEL-iがHレベルであればオンし、Lレベルであればオフする。OLED素子230は、電源の高位側電圧VEL及び低位側電圧GNDの間の経路に、駆動トランジスタ210及びトランジスタ211とともに電気的に介挿された構成となっている。
駆動トランジスタ210のゲートは、容量221及び容量222の一端、並びにトランジスタ212のソースにそれぞれ接続されている。容量222の他端は給電線114に接続される。容量222は駆動トランジスタ210のゲート電位を保持する保持手段として機能する。なお、説明の便宜上、容量221の一端(駆動トランジスタ210のゲート)をノードAとする。また、容量222は、駆動トランジスタ210のゲート容量などに起因する寄生容量であってもよい。
【0029】
トランジスタ212は、駆動トランジスタ210のドレイン及びゲート間に電気的に介挿されるとともに、トランジスタ212のゲートは、i行目の制御線104に接続されている。このため、トランジスタ212は、制御信号GSET-iがHレベルとなったときにオンして、駆動トランジスタ210をダイオードとして機能させる。
トランジスタ213の一端(ドレイン)は、j列目のデータ線112に接続される一方、その他端(ソース)は、容量221の他端に接続され、また、そのゲートは、i行目の走査線102に接続されている。このため、トランジスタ213は、走査信号GWRT-iがHレベルとなったときにオンして、j列目のデータ線112に供給されるデータ信号X−j(の電圧)を容量221の他端に印加する。説明の便宜上、容量221の他端(トランジスタ213のソース)をノードBとする。
【0030】
なお、マトリクス型に配列する画素回路200は、ガラス等の透明基板に、走査線102やデータ線112とともに形成されている。このため、駆動トランジスタ210や、トランジスタ211、212、及び213は、ポリシリコンプロセスによるTFT(薄膜トランジスタ)によって構成される。また、OLED素子230は、基板上において、ITO(酸化錫インジウム)などの透明電極膜を陽極(個別電極)とし、アルミニウムやリチウムなどの単体金属膜又はこれらの積層膜を陰極(共通電極)として、発光層を挟持した構成となっている。
【0031】
<発光装置の動作>
図3に、発光装置10の動作を説明するためのタイミングチャートを示す。まず、Yドライバ14は、図3に示されるように、1垂直走査期間(1F)の開始時から、1行目、2行目、3行目、…、360行目の走査線102を、順番に1本ずつ1水平走査期間(1H)ごとに選択して、選択した走査線102の走査信号のみをHレベルとし、他の走査線への走査信号をLレベルとする。ここで、水平走査期間は駆動動作の単位となり、これを繰り返すことによって、1画面の画像が形成される。
ここで、i行目の走査線102が選択されて、走査信号GWRT-iがHレベルとなる1水平走査期間(1H)に着目して、当該水平走査期間及びその前後の動作について、図3とともに、図4〜図9を参照して説明する。
【0032】
図3に示されるように、走査信号GWRT-iがHレベルに変化するタイミングt1から開始する1水平走査期間(1H)、および、この1水平走査期間に先行し、タイミングt0から開始する2つの1水平走査期間(1H×2)のそれぞれの水平走査期間において、i行j列における画素回路200の書込動作の事前準備が行われる。そして、タイミングt1から開始する1水平走査期間(1H)の間に書込動作が行われ、書込動作が終了してから1水平走査期間(1H)が経過した後、発光が開始する。
より詳細には、走査信号GWRT-iがHレベルに変化する1水平走査期間(1H)、および、この1水平走査期間(1H)に先行する2つの1水平走査期間(1H×2)のそれぞれの期間が前半/後半に2分割され、前半の期間において書込動作の事前準備が行われる。また、走査信号GWRT-iがHレベルに変化する1水平走査期間(1H)は、前半の第1期間と後半の第2期間からなり、第2期間において書込動作が行われる。
以下の説明では、事前準備の期間を補正期間TSETと称し、書込動作の期間をプログラム期間TWRT(書込期間)と称し、また、OLED素子230に電流が供給される期間を発光期間TELと称する。上記補正期間TSETでは駆動トランジスタ210のしきい値電圧Vthに対する駆動電流IELの電流量が補償される。また、プログラム期間TWRTは水平走査期間の後半(第2期間)に割り当てられ、補正期間TSETはプログラム期間TWRTより前に位置する複数の水平走査期間の前半(第1期間)に割り当てられる。
【0033】
さらに、タイミングt0から開始する1水平走査期間(1H)においては、その前半の期間(第1期間)の間に、書込動作の事前準備に先行して、i行j列の画素回路200を初期化するための初期化期間TINIが設けられている。
この初期化期間TINIにおいて、Yドライバ14は、制御信号GSET-iをHレベルにするとともに、制御信号GEL-iをHレベルとする。このため、画素回路200では、図4に示されるように、Hレベルの制御信号GSET-iによりトランジスタ212がオンし、同じくHレベルの制御信号GEL-iによりトランジスタ211がオンする。これにより、初期化期間TINIにおいて、画素回路200では、ノードAに初期化電圧として、トランジスタ212及びOLED素子211を介して低位側電圧GNDが供給され、ノードAの電位が低位側電圧GNDからOLED素子211のしきい値電圧だけ上昇した電圧に固定される。また、初期化期間TINIでは、走査信号GWRT-iがLレベルとなりトランジスタ213はオフするので、j番目のデータ線112の電圧が画素回路200に取り込まれることはない。したがって、j番目のデータ線112に基準電圧Vrefが供給されていても、これが画素回路200に取り込まれることはない。
【0034】
初期化期間TINIに続く補正期間TSETにおいて、Yドライバ14は、制御信号GSET-iを初期化期間TINIから継続してHレベルにする一方、制御信号GEL-iをLレベルとする。換言すれば、初期化期間TINIは最初の補正期間TSETより前の第1期間に設けられている。補正期間TSETにおいて画素回路200では、図5に示されるように、Hレベルの制御信号GSET-iによりトランジスタ212が初期化期間TINIから継続してオンする一方、Lレベルの制御信号GEL-iによりトランジスタ211がオフする。これにより、駆動トランジスタ210がダイオードとして機能する。
【0035】
ここで、駆動トランジスタ210のしきい値電圧をVthとし、補正期間TSETが長い場合、ノードAの電位Vgは、低位側電圧GNDから時間をかけて上昇し「VEL−Vth」に漸近する。トランジスタ211がオフとなっても直ちに電位Vgが「VEL−Vth」とならないのは、トランジスタ212の抵抗や配線抵抗、容量222等によって等価的に積分回路が構成されているからである。すなわち、補正期間TSETが短い場合、この補正期間TSET終了時には、ノードAの電位Vgが「VEL−Vth」に十分には漸近せず、補正期間TSETの長さに応じた電位Vh(0<Vh<(VEL−Vth))となる。
【0036】
次に、タイミングt0から開始した1水平走査期間(1H)の後半の期間は、画素回路200の電気的状態、特に、ノードAの電位を保持する保持期間THである。すなわち、この保持期間THにおいて、Yドライバ14は、制御信号GSET-iおよび制御信号GEL-iをともにLレベルとする。このため、画素回路200において、図6に示されるように、Lレベルの制御信号GSET-iおよび制御信号GEL-iによりトランジスタ211、212が共にオフする。このため、ノードAの電位Vgは、1水平走査期間(1H)の前半の補正期間TSETの間に変化した電位Vhに保持される。
【0037】
次の1水平走査期間(1H)は、その前半が補正期間TSET、後半が保持期間THである。したがって、補正期間TSETにおいて、先と同様に、制御信号GSET-iをHレベルにする一方、制御信号GEL-iをLレベルとする。これにより、駆動トランジスタ210がダイオードとして機能する。このため、ノードAの電位Vgは、先の保持期間THにて保持されていた電位Vhよりも、さらに上昇して「VEL−Vth」に近づき電位Vh’(Vh<Vh’<(VEL−Vth))となる。そして、今回の補正期間TSETに続く保持期間THにおいて、ノードAの電位Vgが変化後の電位Vh’に保持される。
【0038】
次に、タイミングt1からの1水平走査期間(1H)は、その前半が補正期間TSET、後半がプログラム期間TWRTである。前半の補正期間TSETにおいては、Yドライバ14は、先と同様に、制御信号GSET-iをHレベルにする一方、制御信号GEL-iをLレベルとすることにより、駆動トランジスタ210がダイオードとして機能とし、さらに、走査信号GWRT-iをHレベルにする。これにより、ノードAの電位Vgが先の保持期間THにて保持されていた電位Vh’よりも、さらに上昇し、複数回に亘る補正期間TSETにより、電位Vgが電位「VEL−Vth」に十分に漸近する。
また、Hレベルの走査信号GWRT-iにより、画素回路200において、図7に示されるように、トランジスタ213がオンする。そして、この1水平走査期間(1H)の前半の補正期間TSET、即ち、最後の補正期間TSETおいては、Xドライバ16が基準電圧Vrefをj列目のデータ線112に供給する。これにより、トランジスタ213を介してノードBに初期化電圧として基準電圧Vrefが供給され、このノードBの電位Vqが基準電圧Vrefに固定される。
【0039】
次に後半のプログラム期間TWRTにおいては、走査信号GWRT-iが継続してHレベルとなり、制御信号GSET-iおよび制御信号GEL-iがともにLレベルとなる。従って、図8に示されるように、トランジスタ213がオンする一方、トランジスタ211および212がオフする。
また、このプログラム期間TWRTにおいて、Xドライバ16は、i行j列の画素の階調に応じた電圧のデータ信号X(i、j)をj列目のデータ線112に供給する。表示すべき階調に応じたデータ信号X(i、j)のデータ電圧をVdataとすると、Vdataは以下の式(a)で与えられる。
data=(Vref+ΔV)……(a)
なお、画素を最大階調に指定する場合は「データ電圧Vdata=0」すなわち「ΔV=−Vref」であり、暗い階調を指定するにつれてデータ電圧Vdataは大きくなり(ΔVは小さくなり)、最低階調の黒色に指定する場合は「データ電圧Vdata=VEL」すなわち「ΔV=−VEL」である。従って、ノードBの電位Vqは、プログラム期間TWRT直前の補正期間TSETからΔVだけ変動する。
【0040】
一方、プログラム期間TWRTにおいて、画素回路200では、トランジスタ212がオフであるので、ノードAは、容量222によって保持される。このため、ノードAの電位Vgは、ノードBにおける電圧変化分ΔVを容量221と容量222との容量比で配分した分だけ、プログラム期間TWRT直前の補正期間TSETにおける電位VEL−Vthから下降する。
詳細には、容量221の容量値をCaとし、容量222の容量値をCbとしたときに、ノードAは、電位VEL−Vthから、{ΔV・Ca
/(Ca+Cb)}だけ変化するので、結果的に、ノードAの電位Vgは、次式のように表すことができる。
Vg=VEL−Vth−ΔV・Ca
/(Ca+Cb)……(b)
【0041】
次に、プログラム期間TWRTが終了し、次の1水平走査期間(1H)において、Yドライバ14は、走査信号GWRT-i、制御信号GSET-iおよび制御信号GEL-iをともにLレベルとする。このため、画素回路200では、前掲図6に示されるように、トランジスタ213がオフするが、容量221における電圧保持状態は変化しないので、ノードAの電位Vgは式(b)で与えられる値に維持される。
【0042】
そして、次の1水平走査期間(1H)が経過した後、Yドライバ14は、制御信号GEL−iをHレベルとする。このため、画素回路200においては、図9に示されるように、トランジスタ211がオンする。これにより、OLED素子230には、駆動トランジスタ210のゲート・ソース間の電圧に応じた電流IELが、給電線114→駆動トランジスタ210→トランジスタ211→OLED素子230→グランドGNDといった経路にて流れる。この結果、OLED素子230は、当該電流IELに応じた明るさで発光し続ける。
【0043】
発光期間TELにおいて、OLED素子230に流れる電流IELは、駆動トランジスタ210のソース・ドレイン間の導通状態によって定まり、当該導通状態は、ノードAの電位で設定される。ここで、駆動トランジスタ210のソースからみたゲートの電圧は、「−(Vg−VEL)」であるので、電流IELは、次のように示される。
EL=(β/2)(VEL−Vg−Vth2……(c)
なお、この式においてβは、駆動トランジスタ210の利得係数である。
【0044】
ここで、式(c)に式(a)及び式(b)を代入して整理すると、式(d)が得られる。
EL=(β/2){k・ΔV}2……(d)
但し、kは定数であってk=Ca/(Ca+Cb)となる。この式(d)に示されるように、OLED素子230に流れる電流IELは、駆動トランジスタ210のしきい値Vthに依存することなく、データ電圧Vdataと基準電圧Vrefとの差分ΔV(=Vdata−Vref)のみによって定まる。
【0045】
そして、発光期間TELが予め指定された期間だけ継続すると、Yドライバ14は、制御信号GEL-iをLレベルにする。これにより、トランジスタ211がオフするので、電流経路が遮断される結果、OLED素子230は消灯する。
【0046】
上述したように本実施形態においては、駆動路トランジスタ210のしきい値電圧特性を補正する補正期間TSETを複数の水平走査期間に割り当てたので、補正期間TSETを十分長くとることができ、発光輝度のバラツキを大幅に改善することができる。
また、データ電圧Vdataと基準電圧Vrefとを各画素回路200に書き込むためには、走査線102を水平走査期間ごとに順次選択する必要があるが、1本のデータ線112に両者を同時に供給することはできない。本実施形態では、1つの水平走査期間を第1期間と第2期間に分割し、第1期間に初期化期間TINI及び補正期間TSETを割り当て、第2期間にプログラム期間TWRTを割り当てたので、時分割で動作させることができる。これにより、複数の水平走査期間に補正期間TSETを分散させることが可能となる。
さらに、データ線112を介して基準電圧Vrefを供給するので、基準電圧Vrefを供給するために専用の配線を設ける必要がない。この結果、配線構造を簡易にでき、しかも開口率を向上させることができる。
【0047】
<変形例>
本発明は上述した実施形態に限定されるものではなく、例えば、以下の述べる各種の変形が可能である。
【0048】
(1)上述した実施形態では、図3に示すように発光期間TELの開始を水平走査期間の開始にあわせたが、図10に示すように発光期間TELの開始を水平走査期間の開始にあわせる必要はなく、プログラム期間TWRTが水平走査期間の途中で終了する場合には、プログラム期間TWRT終了直後から発光期間TELを開始しても良い。この場合には、プログラム期間TWRTと発光期間TELとの間に保持期間THを設ける必要もない。
【0049】
(2)上述した実施形態では、図3に示すように初期化期間TINIが割り当てられる水平走査期間から、プログラム期間TWRTが割り当てられる水平走査期間までの各水平走査期間に補正期間TSETを配置したが、本発明はこれに限定されるものではない。即ち、図11に示すように初期化期間TINIが割り当てられる水平走査期間から、プログラム期間TWRTが割り当てられる水平走査期間までの各水平走査期間のうち、一部の水平走査期間に補正期間TSETを配置するものであってもよい。つまり、複数の補正期間TSETのうちある補正期間TSETと次の補正期間TSETとの間の水平走査期間の前半(第1期間)を休止期間とし、休止期間では、駆動トランジスタ210から出力される駆動電流のバラツキを補正しない。この場合には、飛び飛びの水平走査期間に補正期間TSETが割り当てられるが、それらの長さを十分長くとることができることには変わりがない。したがって、この場合にも発光輝度のバラツキを大幅に改善することができる。
【0050】
(3)上述した実施形態では、図3に示すように発光期間TELの終了時期が明らかでなかったが、図12に示すように次の初期化期間TINIが開始される前であれば、いつでも終了してよい。この場合、発光期間TELの長さを画面全体の明るさに応じて調整してもよい。より具体的には、外光の照度が高い場合には発光期間TELの長さを長くして画面全体を明るくする一方、外光の照度が低い場合には発光期間TELの長さを短くして画面全体を暗くしてもよい。このように、環境の明るさに応じて発光期間TELの長さを調整することによって、画面の見易さを維持したまま消費電力を低減することができる。
【0051】
(4)上述した実施形態では、図3に示すように発光期間TELが連続していたが、本発明はこれに限定されるものではなく、図13に示すように発光期間TELを不連続に配置してもよい。このように1フレームの中で発光期間TELを分散して配置すると、フリッカを抑圧することができる。
【0052】
(5)上述した実施形態において、Yドライバ14は、図3に示すように複数の制御線106の各々に初期化期間TINIが1水平走査期間だけ順次シフトするように制御信号GEL-1〜GEL-360を供給したが、本発明はこれに限定されるものではなく、図14に示すように1フレームに一回、全ての画素回路200に共通する初期化期間TINIを設けてもよい。では図4に示すようにノードAの電位が下がるだけなので、全ての画素回路200の初期化期間TINIを共通にしても高位側電圧VELが下がらない。この共通化により、Yドライバ14の構成を簡易にすることができる。
【0053】
(6)上述した実施形態においては、図2に示すように画素回路200はpチャネル型の駆動トランジスタ210を用いたが、pチャネル型の変わりにnチャネル型のトランジスタを用いてもよい。
図15にnチャネル型の駆動トランジスタ210Nを用いた画素回路200Nの回路図を示す。この画素回路200Nでは、容量素子222Nを駆動トランジスタ210NのゲートとグランドGNDとの間に設けることが好ましい。
【0054】
(7)上述した実施形態及び変形例においては、図3、図10〜図14に示すように、複数の補正期間TSETのうち最後の補正期間TSETについてのみ走査信号GWRT-iがアクティブとなり、トランジスタ213を介してデータ線112から基準電圧Vrefを取り込んだ。また、初期化期間TINIについても同様にトランジスタ213をオフ状態にしてデータ線112と画素回路200を分離した。しかしながら、図16に示すように、複数の補正期間TSET及び初期化期間TINIにおいて、走査信号GWRT-iをアクティブとして、基準電圧Vrefを画素回路200に取り込むようにしてもよい。この場合には、単位期間たる水平走査期間のうち前半の第1期間において、データ線112へ基準電圧Vrefを供給するとともに、複数の走査線102のうち2以上の走査線102を選択する。すると、当該走査線に接続された複数の画素回路200に基準電圧Vrefが取り込まれる。また、単位期間の後半の第2期間においては、複数の走査線102のうち一つの走査線が選択され、選択された走査線102に接続された複数の画素回路200で書込動作が実行される。
【0055】
即ち、データ線112に、基準電圧Vrefを与える第1期間と、データ電圧Vdataを与える第2期間とを交互に繰り返す。第1期間では複数の走査線102において補正又は初期化動作を行い、第2期間では1つの走査線102が選択され書き込み動作が行われる。また、ある走査線102に接続される画素回路200にデータ電圧Vdataを書き込む第1期間と、次の走査線102にデータ電圧Vdataを書き込む次の第1期間があり、その間において補正もしくは初期化する第2期間がある。
【0056】
このように、複数の補正期間TSET及び初期化期間TINIにおいて、基準電圧Vrefを画素回路200に取り込むと、それらの期間においてノードBの電圧を基準電圧Vrefに固定することができる。最後の補正期間TSETにおいてのみノードBに基準電圧Vrefを供給すると、最後の補正期間TSETの開始において、容量素子221と容量素子222との間で電荷の移動が起こり、その時点でノードAの電位がずれることがある。これに対して、複数の補正期間TSET及び初期化期間TINIにおいて基準電圧Vdataを画素回路200に取り込むと、そのような不都合がなく正確な補正が可能となる。
【0057】
<電子機器>
次に、上述した実施形態に係る発光装置10を適用した電子機器について説明する。図17に、発光装置10を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての発光装置10と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。この発光装置10はOLED素子230を用いるので、視野角が広く見易い画面を表示できる。
図18に、発光装置10を適用した携帯電話機の構成を示す。携帯電話機3000、複数の操作ボタン3001及びスクロールボタン3002、並びに表示ユニットとしての発光装置10を備える。スクロールボタン3002を操作することによって、発光装置10に表示される画面がスクロールされる。
図19に、発光装置10を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001及び電源スイッチ4002、並びに表示ユニットとしての発光装置10を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が発光装置10に表示される。
なお、発光装置10が適用される電子機器としては、図16〜図18に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した発光装置10が適用可能である。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源として適用してもよい。
【符号の説明】
【0058】
10…発光装置、12…制御回路、14…Yドライバ、16…Xドライバ、102…走査線、104、106、108…制御線、112…データ線、114、116…給電線、200、201…画素回路、210…駆動トランジスタ、211、212、213、…トランジスタ、221、222…容量、230…OLED素子、TINI…初期化期間、TSET…補正期間、TWRT…書込期間、TEL…発光期間。

【特許請求の範囲】
【請求項1】
複数の走査線と複数のデータ線との交差に対応して複数の画素回路が配列された発光装置を駆動し、前記画素回路は発光素子と前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタとを備え、第1期間と前記第1期間より後の第2期間とを含む単位期間の処理を繰り返して発光装置を駆動する発光装置の駆動方法であって、
前記第2期間では、前記複数の走査線のうち一つの走査線を選択し、選択した走査線に接続される複数の画素回路に対して、前記データ線を介して、前記前記発光素子の輝度に応じたデータ電圧を前記駆動トランジスタのゲートに供給して保持し、
前記第1期間では、前記複数の走査線のうち2以上の走査線を選択し、選択した走査線に接続される複数の画素回路において、前記駆動トランジスタから出力される前記駆動電流のバラツキを補正する、
ことを特徴とする発光装置の駆動方法。
【請求項2】
前記複数の画素回路の各々において、前記第2期間のうち、前記データ電圧を前記駆動トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より前にある複数の前記第1期間の一部又は全部に複数の補正期間を割り当て、当該複数の補正期間において前記駆動トランジスタから出力される前記駆動電流のバラツキを補正する、ことを特徴とする請求項1に記載の発光装置の駆動方法。
【請求項3】
前記複数の画素回路の各々は、前記駆動トランジスタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲートとドレインとの間に設けられた第1スイッチング手段と、一端が前記駆動トランジスタのゲートに接続される容量素子と、前記データ線と前記容量素子の他端との間に設けられた第2スイッチング手段とを備え、
前記複数の補正期間において、前記第1スイッチング手段をオン状態にして前記駆動トランジスタから出力される前記駆動電流のバラツキを補正し、
前記複数の補正期間のうち少なくとも最後の補正期間において、前記データ線に基準電圧を供給すると共に前記第2スイッチング手段をオン状態にし、
前記書込期間において、前記データ線に前記データ電圧を供給し、前記1スイッチング手段をオフ状態にするとともに前記第2スイッチング手段をオン状態にして、前記駆動トランジスタのゲートに前記データ電圧を供給し、当該データ電圧を前記保持手段で保持する
ことを特徴とする請求項2に記載の発光装置の駆動方法。
【請求項4】
前記複数の補正期間は、前記書込期間より前にある複数の前記第1期間の一部に割り当てられており、
前記複数の補正期間のうちある補正期間と次の補正期間との間の前記第1期間に休止期間を設け、当該休止期間では、前記駆動トランジスタから出力される前記駆動電流のバラツキを補正しないことを特徴とする請求項2又は3に記載の発光装置の駆動方法。
【請求項5】
前記複数の補正期間のうち最初の補正期間より前の前記第1期間に初期化期間を設け、当該初期化期間において、前記駆動トランジスタのゲート電位を初期化電位に設定することを特徴とする請求項2乃至4のうちいずれか1項に記載の発光装置の駆動方法。
【請求項6】
前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間に設けられた第3スイッチング手段を備え、
前記初期化期間において、前記第1スイッチング手段をオン状態とし、前記第2スイッチング手段をオフ状態とし、前記第3スイッチング手段をオン状態とする、
ことを特徴とする請求項5に記載の発光装置の駆動方法。
【請求項7】
前記初期化期間を、前記複数の画素回路の全てに共通に設けたことを特徴とする請求項5又は6に記載の発光装置の駆動方法。
【請求項8】
前記書込期間が終了した後に、前記駆動電流を前記発光素子に供給する発光期間を設けたことを特徴とする請求項2乃至7のうちいずれか1項に記載の発光装置の駆動方法。
【請求項9】
前記発光期間を、複数の期間に分割して設けたことを特徴とする請求項8に記載の発光装置の駆動方法。
【請求項10】
複数の走査線と、複数のデータ線と、複数の第1制御線と、複数の走査線と複数のデータ線との交差に対応して配置され、各々が、発光素子と、前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲートとドレインとの間に設けられ前記第1制御線を介して供給される第1制御信号に基づいてオン・オフが制御される第1スイッチング手段と、一端が前記駆動トランジスタのゲートに接続される容量素子と、前記データ線と前記容量素子の他端との間に設けられ前記走査線を介して供給される走査信号に基づいてオン・オフが制御される第2スイッチング手段とを備えた複数の画素回路とを備えた発光装置を、第1期間と前記第1期間より後の第2期間とを含む単位期間の処理を繰り返して駆動する発光装置の駆動回路であって、
前記第2期間では前記複数の走査線のうち一つの走査線を順次選択し、前記第1期間では前記複数の走査線のうち2以上の走査線を選択する複数の前記走査信号を前記複数の走査線に供給して、前記第2スイッチング手段がオン状態となるように制御する走査線駆動手段と、
前記第1期間において基準電圧を前記データ線に供給するとともに、前記第2期間において前記発光素子の輝度に応じたデータ電圧を前記データ線に供給するデータ線駆動手段と、
前記複数の画素回路の各々において、前記第2期間のうち、前記データ電圧を前記駆動トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より前にある複数の前記第1期間の一部又は全部に複数の補正期間を割り当て、当該複数の補正期間において前記第1スイッチング手段がオン状態になるように前記複数の第1制御線の各々に前記第1制御信号を供給する制御線駆動手段と、
を備えることを特徴とする発光装置の駆動回路。
【請求項11】
前記発光装置は、複数の第2制御線を備え、前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間に設けられ、前記第2制御線を介して供給される第2制御信号に基づいてオン・オフが制御される第3スイッチング手段を有し、
前記制御線駆動手段は、前記複数の画素回路の各々において、前記複数の補正期間のうち最初の補正期間より前の前記第1期間を初期化期間としたとき、当該初期化期間において、前記第3スイッチング手段がオン状態になるように前記複数の第2制御線の各々に前記第2制御信号を供給する、
ことを特徴とする請求項10に記載の発光装置の駆動回路。
【請求項12】
複数の走査線と、
複数のデータ線と、
複数の第1制御線と、
複数の走査線と複数のデータ線との交差に対応して配置され、各々が、発光素子と、前記発光素子に流れる駆動電流の電流量を制御する駆動トランジスタと、前記駆動トランジスタのゲート電位を保持する保持手段と、前記駆動トランジスタのゲートとドレインとの間に設けられ前記第1制御線を介して供給される第1制御信号に基づいてオン・オフが制御される第1スイッチング手段と、一端が前記駆動トランジスタのゲートに接続される容量素子と、前記データ線と前記容量素子の他端との間に設けられ前記走査線を介して供給される走査信号に基づいてオン・オフが制御される第2スイッチング手段とを備えた複数の画素回路と、
第1期間と前記第1期間より後の第2期間とを含む単位期間の処理を繰り返し、前記第1期間において基準電圧を前記データ線に供給するとともに、前記第2期間において前記発光素子の輝度に応じたデータ電圧を前記データ線に供給するデータ線駆動手段と、
前記第2期間では前記複数の走査線のうち一つの走査線を順次選択し、前記第1期間では前記複数の走査線のうち2以上の走査線を選択する複数の前記走査信号を前記複数の走査線に供給して、前記第2スイッチング手段がオン状態となるように制御する走査線駆動手段と、
前記複数の画素回路の各々において、前記第2期間のうち、前記データ電圧を前記駆動トランジスタのゲートに供給して保持する期間を書込期間としたとき、前記書込期間より前にある複数の前記第1期間の一部又は全部に複数の補正期間を割り当て、当該複数の補正期間において前記第1スイッチング手段がオン状態になるように前記複数の第1制御線の各々に前記第1制御信号を供給する制御線駆動手段と、
を備えることを特徴とする発光装置。
【請求項13】
複数の第2制御線を備え、
前記複数の画素回路の各々は、前記駆動トランジスタのドレインと前記発光素子との間に設けられ、前記第2制御線を介して供給される第2制御信号に基づいてオン・オフが制御される第3スイッチング手段を有し、
前記制御線駆動手段は、前記複数の画素回路の各々において、前記複数の補正期間のうち最初の補正期間より前の前記第1期間を初期化期間としたとき、当該初期化期間において、前記第3スイッチング手段がオン状態になるように前記複数の第2制御線の各々に前記第2制御信号を供給する、
ことを特徴とする発光装置。
【請求項14】
請求項12又は13に記載の発光装置を備えた電子機器。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate


【公開番号】特開2010−191454(P2010−191454A)
【公開日】平成22年9月2日(2010.9.2)
【国際特許分類】
【出願番号】特願2010−85792(P2010−85792)
【出願日】平成22年4月2日(2010.4.2)
【分割の表示】特願2005−151895(P2005−151895)の分割
【原出願日】平成17年5月25日(2005.5.25)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】