説明

発光装置、発光装置の駆動方法および電子機器

【課題】画素回路の初期化や補償動作を行うための構成を簡素化しつつデータ電位を書き込むための期間を充分に確保する。
【解決手段】各画素回路Uには、当該画素回路UにおけるノードNDと、当該画素回路Uから見てY方向の負側に隣り合う画素回路Uに対応する第1給電線20との間に配置されるリセットトランジスタTRESが設けられている。そして、当該画素回路Uに対応する走査線12が選択される水平走査期間Hよりも前の初期化期間PINおよび補償期間PCPにおいて、当該画素回路UのリセットトランジスタTRESがオン状態に設定されるとともに、当該画素回路Uに対応する第1給電線20および当該画素回路Uから見てY方向の負側に隣り合う画素回路Uに対応する第1給電線20の各々に出力する電源電位VELの値が可変に制御されることで、当該画素回路Uの初期化や補償動作が実行される。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光装置、発光装置の駆動方法および電子機器に関する。
【背景技術】
【0002】
発光素子に供給される駆動電流を駆動トランジスタが制御する発光装置においては、駆動トランジスタの特性の誤差(目標値からの相違や各画素間のバラツキ)が問題となる。特許文献1および特許文献2には、駆動トランジスタのゲート・ソース間の電圧を当該駆動トランジスタの閾値電圧に設定してから階調に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差を補償する技術が開示されている。
【0003】
図21は、特許文献1に開示された画素回路P0の構成を示す回路図である。初期化期間において、トランジスタTr2およびTr3がオン状態に設定されることで、駆動トランジスタTdrのゲート・ソース間の電圧は|Vss1−Vss2|に初期化される。補償期間において、トランジスタTr3がオフ状態に遷移するとともにトランジスタTr4がオン状態に遷移することで、電源線からの電流が駆動トランジスタTdrを流れて当該駆動トランジスタTdrのゲート・ソース間の電圧が閾値電圧VTHに漸近する。書込期間において、トランジスタTr2がオフ状態、トランジスタTr1がオン状態に遷移するとともに、データ線Slの電位が画素回路P0の指定階調に応じたデータ電位に設定される。これにより、駆動トランジスタTdrのゲートの電位が当該データ電位に応じた値に設定される。そして、当該データ電位に応じた電流が駆動トランジスタTdrを流れてソースの電位が上昇し、負帰還による移動度補償動作が行われる。発光期間において、トランジスタTr1がオフ状態に遷移することで、駆動トランジスタ3Bのゲートは電気的にフローティング状態となる。このとき、容量素子Csの両端間の電圧は書込期間の終点における電圧に保持され、当該電圧に応じた電流が駆動トランジスタTdrを流れることで駆動トランジスタTdrのソースの電位は上昇し、駆動トランジスタTdrのゲートの電位はソースの電位に連動して上昇する(ブートストラップ動作)。そして、当該ソースの電位が発光閾値を超えると、OLED素子Eは発光するという具合である。
【0004】
しかしながら、特許文献1に開示された技術では、初期化や補償動作を行うために、多くの信号線およびトランジスタが必要になるから、構成が複雑化するという問題があった。一方、特許文献2においては、初期化や補償動作に利用される信号を供給する信号線としてデータ線を利用(兼用)することにより、信号線やトランジスタの数を特許文献1に比べて少なくできるという利点がある。図22は、特許文献2に開示された画素回路P1の構成を示す図である。特許文献2では、選択トランジスタ3Aがオン状態に設定される期間(つまり1水平走査期間)内に初期化期間、補償期間および書込期間が設けられている。初期化期間において、データ線DTL101の電位が基準電位V0、電源線DSL101の電位が電位Vcc_L(<V0)に設定されることで、駆動トランジスタ3Bのゲート・ソース間の電圧が初期化される。補償期間において、データ線DTL101の電位が基準電位V0に維持される一方、電源線DSL101の電位が高電位Vcc_H(>Vcc_L)に設定されることで、駆動トランジスタ3Bのゲート・ソース間の電圧は駆動トランジスタ3Bの閾値電圧に漸近する。書込期間において、電源線DSL101の電位が高電位Vcc_Hに維持される一方、データ線DTL101の電位が、画素回路P1の指定階調に応じたデータ電位Vinに設定されることで、当該データ電位Vinに応じた電流が駆動トランジスタ3Bを流れて移動度の補償が行われる。書込期間の経過後、発光期間が開始すると、選択トランジスタ3Aがオフ状態に設定されて駆動トランジスタ3Bのソースの電位が上昇し、当該ソースの電位が発光閾値を超えると、OLED素子3Dは発光するという具合である。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−9198号公報
【特許文献2】特開2007−310311号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献2に開示された技術は、選択トランジスタ3Aがオン状態に設定される期間(1水平走査期間)において、基準電位V0とデータ電位Vinとを、時分割でデータ線DTL101に供給するという構成であるため、1水平走査期間内においてデータ電位を書き込むための期間を充分に確保することは困難であるという問題があった。
本発明はこのような事情に鑑みてなされたものであり、初期化や補償動作を行うための構成を簡素化しつつデータ電位を書き込むための期間を充分に確保するという課題の解決を目的としている。
【課題を解決するための手段】
【0007】
以上の課題を解決するために、本発明に係る発光装置は、各々が第1方向に延在する複数の走査線と、複数の走査線と1対1に対応して設けられる複数の第1給電線と、第1方向とは異なる第2方向に各々が延在する複数のデータ線と、複数の走査線と複数のデータ線との各交差に対応して配置される複数の画素回路と、各画素回路を駆動する駆動回路(例えば図1に示す第1駆動回路32、第2駆動回路34およびデータ線駆動回路36が含まれる)と、を具備し、複数の画素回路の各々は、当該画素回路に対応する第1給電線と、第2給電線との間に直列に配置される駆動トランジスタおよび発光素子と、駆動トランジスタのゲートとソースとの間に配置される容量素子と、駆動トランジスタのゲートと、当該画素回路に対応するデータ線との間に配置される選択トランジスタと、駆動トランジスタのゲートと選択トランジスタとの間に介在するノードと、当該画素回路から見て第2方向(例えば図3に示すY方向の負側)に隣り合う画素回路に対応する第1給電線との間に配置されるリセットトランジスタと、を備え、駆動回路は、選択期間(図2に示す水平走査期間H)ごとに、一の走査線を順次に選択するとともに当該一の走査線に対応する画素回路の指定階調に応じたデータ電位を各データ線に出力し、選択期間よりも前の初期化期間において、当該選択期間にて選択すべき走査線に対応する画素回路の選択トランジスタをオフ状態、リセットトランジスタをオン状態に設定するとともに、駆動トランジスタがオン状態となるように、当該画素回路に対応する第1給電線に出力する電位を第1電位、当該画素回路から見て第2方向に隣り合う画素回路に対応する第1給電線に出力する電位を第2電位に設定し、初期化期間の後であって選択期間よりも前の補償期間において、当該選択期間にて選択すべき走査線に対応する第1給電線に出力する電位を第2電位に設定することで当該第1給電線からの電流が駆動トランジスタを流れるようにして、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、選択期間において、当該選択期間にて選択すべき走査線に対応する画素回路の選択トランジスタをオン状態、リセットトランジスタをオフ状態に設定するとともに、データ電位に応じた電流が駆動トランジスタに流れるように、当該画素回路に対応する第1給電線に出力する電位を第3電位に設定することで、容量素子の両端間の電圧をデータ電位と駆動トランジスタの特性(例えば駆動トランジスタの閾値電圧VTHや移動度μなど)とが反映された値に設定し、選択期間の後の発光期間において、当該選択期間にて選択した走査線に対応する画素回路の選択トランジスタをオフ状態に設定することで、駆動トランジスタのソースの電位(駆動トランジスタと発光素子との接続点の電位)を、前記発光素子が発光するように変化させる。
例えば駆動トランジスタがNチャネル型のトランジスタである場合、駆動回路は、発光期間において選択トランジスタをオフ状態に設定することで、駆動トランジスタのソースの電位を上昇させて発光素子を発光させる。この場合、第1電位、第2電位および第3電位の高低は、第1電位<第2電位<第3電位となる。一方、駆動トランジスタがPチャネル型のトランジスタである場合、Nチャネル型の駆動トランジスタを採用した場合と比較して電圧の関係(高低)は逆転する。
【0008】
本発明においては、各画素回路には、当該画素回路におけるノードと、当該画素回路から見て第2方向に隣り合う画素回路に対応する第1給電線との間に配置されるリセットトランジスタが設けられている。そして、当該画素回路に対応する走査線が選択される選択期間よりも前の初期化期間および補償期間において、当該画素回路のリセットトランジスタがオン状態に設定されるとともに、当該画素回路に対応する第1給電線および当該画素回路から見て第2方向に隣り合う画素回路に対応する第1給電線の各々に出力される電源電位の値が可変に制御されることで、当該画素回路の初期化や補償動作が実行される。すなわち、本発明においては、一の走査線が選択される1水平走査期間が開始する前に当該一の走査線に対応する画素回路の初期化や補償動作が行われるから、図22の構成とは異なり、当該1水平走査期間内に、当該画素回路の初期化や補償動作を行うための期間を設けなくて済む。したがって、1水平走査期間内においてデータ電位を書き込むための期間を図22の構成と比べて充分に確保できる。
また、本発明においては、各画素回路の初期化や補償動作に利用される信号を供給する信号線として、当該画素回路から見て隣の行に対応する第1給電線を利用(兼用)しているから、初期化や補償動作に利用される信号を供給する信号線を個別に設ける態様(例えば図21に示す態様)に比べて、信号線やトランジスタの数を少なくできる。
すなわち、本発明によれば、初期化や補償動作を行うための構成を簡素化しつつデータ電位を書き込むための期間を充分に確保できるという特有の効果が得られる。
【0009】
本発明に係る発光装置の態様として、初期化期間、補償期間および選択期間において発光素子が非発光となるように、第1電位、第2電位および第3電位が設定される。発光期間の開始前の期間(例えば初期化期間や補償期間などに相当する期間)において発光素子が発光してしまうと、表示画像のコントラストが低下するという問題があるところ、この態様によれば、発光期間の開始前の期間にて発光素子が確実にオフ状態(非発光状態)に維持される。したがって、表示画像のコントラストの低下を抑制できるという利点がある。
【0010】
本発明に係る発光装置の態様として、駆動回路は、選択すべき走査線に対応する画素回路の駆動トランジスタに対するデータ電位の供給を停止する時点におけるデータ電位の時間変化率が、当該画素回路の指定階調に対応した時間変化率となるように、データ電位を経時的に変化させる。
この態様によれば、駆動トランジスタのゲートにデータ電位を供給すると、データ電位の時間変化率に応じた電流(駆動トランジスタの閾値電圧や移動度に依存しない電流)が駆動トランジスタに流れる。容量素子の両端間の電圧は、駆動トランジスタに対するデータ電位の供給を停止した時点でのデータ電位の時間変化率に応じた電流を駆動トランジスタに流すための電圧に設定される。さらに詳述すると、駆動トランジスタのゲートに対するデータ電位の供給を停止する時点におけるデータ電位の時間変化率と、発光素子に付随する容量の容量値との乗算値に相当する電流が、当該駆動トランジスタを流れるように、容量素子の両端間の電圧が設定される。データ電位の供給の停止時における時間変化率は画素回路の指定階調に応じて可変に設定される。したがって、容量素子の両端間の電圧に応じて発光素子に供給される駆動電流は、指定階調に応じた電流量(駆動トランジスタの閾値電圧や移動度に依存しない電流量)に設定される。なお、電位の時間変化率とは、電位が時間の経過とともに変化する割合を意味し、時間軸に対する電位の勾配や電位の時間微分値と同義である。
【0011】
本発明に係る発光装置の態様として、複数のデータ線は、複数本を単位とする複数のブロックに区分され、複数のブロックと1対1に対応して設けられる複数の画像信号線と、複数のブロックと1対1に対応して配置されるとともに、対応するブロックに属する各データ線と当該ブロックに対応する画像信号線との導通および非導通を切り替える複数の選択部と、をさらに備え、各選択期間内の第1期間において、駆動回路(例えば図15に示すデータ線駆動回路36)は、各画像信号線に対して、当該画像信号線に対応するブロックに属する各データ線と当該選択期間にて選択すべき走査線との各交差に対応する画素回路の指定階調に応じたデータ電位を時分割で出力し、複数の選択部の各々は、当該選択部に対応するブロックに属する各データ線を時分割で選択して当該ブロックに対応する画像信号線に導通させ、各選択期間内の期間であって第1期間の後の第2期間において、駆動回路(例えば図15に示す第1駆動回路32)は、当該選択期間にて選択すべき走査線に対応する画素回路の選択トランジスタをオン状態に設定する。
【0012】
この態様においては、各画像信号線に時分割で供給するデータ電位を、当該画像信号線に対応する選択部によって、当該画像信号線に対応するブロックに属する各データ線へ分配するデマルチプレクサ方式を採用している。このため、駆動回路の出力配線である画像信号線の総数は、データ線の総数よりも少なくて済む。すなわち、駆動回路の出力配線の数を少なくできるという利点がある。
【0013】
本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。
【0014】
本発明は、発光装置を駆動する方法としても特定される。本発明に係る駆動方法は、各々が第1方向に延在する複数の走査線と、複数の走査線と1対1に対応して設けられる複数の第1給電線と、第1方向とは異なる第2方向に各々が延在する複数のデータ線と、複数の走査線と複数のデータ線との各交差に対応して配置される複数の画素回路と、を具備し、複数の画素回路の各々は、当該画素回路に対応する第1給電線と、第2給電線との間に直列に配置される駆動トランジスタおよび発光素子と、駆動トランジスタのゲートとソースとの間に配置される容量素子と、を備える発光装置の駆動方法であって、選択期間ごとに、一の走査線を順次に選択するとともに当該一の走査線に対応する画素回路の指定階調に応じたデータ電位を各データ線に出力し、選択期間よりも前の初期化期間において、当該選択期間にて選択すべき画素回路における駆動トランジスタがオン状態となるように、当該画素回路に対応する第1給電線に出力する電位を第1電位、当該画素回路から見て第2方向に隣り合う画素回路に対応する第1給電線に出力する電位を第2電位に設定し、初期化期間の後であって選択期間よりも前の補償期間において、当該選択期間にて選択すべき画素回路に対応する第1給電線に出力する電位を第2電位に設定することで当該第1給電線からの電流が駆動トランジスタを流れるようにして、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、選択期間において、当該選択期間にて選択すべき画素回路の指定階調に応じたデータ電位を当該画素回路の駆動トランジスタのゲートへ供給するとともに、データ電位に応じた電流が駆動トランジスタに流れるように、当該画素回路に対応する第1給電線に出力する電位を第3電位に設定することで、容量素子の両端間の電圧をデータ電位と駆動トランジスタの特性とが反映された値に設定し、
選択期間の後の発光期間において、駆動トランジスタのソースの電位を、発光素子が発光するように変化させる。以上の駆動方法によっても本発明に係る発光装置と同様の効果が得られる。
【0015】
本発明に係る発光装置の駆動方法の態様として、選択すべき走査線に対応する画素回路の駆動トランジスタに対するデータ電位の供給を停止する時点におけるデータ電位の時間変化率が、当該画素回路の指定階調に対応した時間変化率となるように、データ電位を経時的に変化させることもできる。
【図面の簡単な説明】
【0016】
【図1】第1実施形態に係る発光装置のブロック図である。
【図2】発光装置の動作を示すタイミングチャートである。
【図3】画素回路の回路図である。
【図4】初期化期間における画素回路の動作を示す図である。
【図5】補償期間における画素回路の動作を示す図である。
【図6】保持期間における画素回路の動作を示す図である。
【図7】書込期間における画素回路の動作を示す図である。
【図8】発光期間における画素回路の動作を示す図である。
【図9】第2駆動回路の概略構成を示すブロック図である。
【図10】第2駆動回路における出力バッファ部の単位回路の回路図である。
【図11】単位回路の駆動に利用される各信号の具体的な波形である。
【図12】第2実施形態に係る画素回路の駆動の原理を説明するための回路図である。
【図13】画素回路の駆動の原理を説明するためのグラフである。
【図14】発光装置の動作を示すタイミングチャートである。
【図15】第3実施形態に係る発光装置のブロック図である。
【図16】選択部の回路図である。
【図17】発光装置の動作を示すタイミングチャートである。
【図18】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図19】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図20】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図21】従来の発光装置における画素回路の回路図である。
【図22】従来の発光装置における画素回路の回路図である。
【発明を実施するための形態】
【0017】
<A:第1実施形態>
<A−1:発光装置の構成および動作>
図1は、本発明の第1実施形態に係る発光装置100のブロック図である。発光装置100は、画像を表示する表示装置として電子機器に搭載される。図1に示すように、発光装置100は、複数の画素回路Uが配列された素子部10と、各画素回路Uを駆動する駆動回路30とを具備する。駆動回路30は、第1駆動回路32と第2駆動回路34とデータ線駆動回路36とを含んで構成される。駆動回路30は、例えば複数の集積回路に分散して実装される。ただし、駆動回路30の少なくとも一部は、画素回路Uとともに基板上に形成された薄膜トランジスタで構成され得る。
【0018】
素子部10には、X方向に延在するm本の走査線12と、各走査線102と対をなしてX方向に延在するm本の第1給電線20および制御線22と、X方向に交差するY方向に延在するn本の信号線14とが形成される(m,nは自然数)。複数の画素回路Uは、各走査線12と各信号線14との交差に配置されて縦m行×横n列の行列状に配列する。
【0019】
第1駆動回路(走査線駆動回路)32は、複数の画素回路Uを行単位で順次に選択するための回路である。図2に示すように、第1駆動回路32は、垂直走査期間内のm個の水平走査期間H(H[1]〜H[m])の各々において走査信号GWR[1]〜GWR[m]を順番にアクティブレベル(ハイレベル)に設定することで各走査線12(各行のn個の画素回路Uの集合)を順次に選択する。詳細な説明は省略するが、第1駆動回路32はシフトレジスタを含んで構成される。本実施形態では、走査信号GWR[1]ないしGWR[m]の各々がハイレベルになる期間を「書込期間PWRT」と表記する。
第2駆動回路34は、電源電位VEL[1]〜VEL[m]を生成して各第1給電線20へ出力する。また、第2駆動回路34は、制御信号GIN[1]〜GIN[m]を生成して各制御線22へ出力する。
【0020】
データ線駆動回路36は、各書込期間PWRTで第1駆動回路32が選択した1行分(n個)の画素回路Uに対応するデータ電位VX[1]ないしVX[n]を生成して各データ線14へ出力する。第i行(iは1≦i≦mを満たす整数)が選択される書込期間PWRTにおいて第j列目(jは1≦j≦nを満たす整数)のデータ線14に出力されるデータ電位VX[j]は、第i行の第j列目に位置する画素回路Uの指定階調に対応する電位に設定される。
【0021】
図3は、画素回路Uの回路図である。図3においては、第j列目のデータ線14と複数行の走査線12の各々との各交差に対応して配置される複数の画素回路Uが例示されている。図3では、第i−1行目の画素回路U、第i行目の画素回路Uおよび第i+1行目の画素回路Uが代表的に図示されている。以下では、第i行目の画素回路Uを例に挙げて、その構成を説明する。
【0022】
図3に示すように、画素回路Uは、発光素子Eと、駆動トランジスタTDRと、選択トランジスタTSと、リセットトランジスタTRESと、容量素子CST(容量値cp2)とを含んで構成される。駆動トランジスタTDRおよび発光素子Eは、第1給電線20と、低位側電位VCTが供給される第2給電線21とを連結する経路上に直列に配置される。発光素子Eは、相対向する陽極と陰極との間に有機EL(Electroluminescence)材料の発光層を介在させた有機EL素子である。図3に示すように、発光素子Eには容量CE(容量値cp1)が付随する。
【0023】
駆動トランジスタTDRは、そのドレインが第1給電線20に接続されるとともにそのソースが発光素子Eの陽極に接続されるNチャネル型のトランジスタ(例えば薄膜トランジスタ)である。容量素子CSTは、駆動トランジスタTDRのソース(すなわち、駆動トランジスタTDRと発光素子Eとの間の経路)と駆動トランジスタTDRのゲートとの間に介在する。
【0024】
選択トランジスタTSは、データ線14と駆動トランジスタTDRのゲートとの間に配置されるNチャネル型のトランジスタである。選択トランジスタTSのゲートは走査線12に接続される。
リセットトランジスタTRESは、駆動トランジスタTDRのゲートと選択トランジスタTSとの間に介在するノードNDと、当該画素回路Uから見てY方向の負側に隣り合う第i−1行目の画素回路Uに対応する第1給電線20(第i−1行目の第1給電線20)との間に配置されるNチャネル型のトランジスタである。リセットトランジスタTRESのゲートは制御線22に接続される。
【0025】
次に、図2を参照しながら、発光装置100で利用される各信号について説明する。図2に示すように、制御信号GIN[i]は、走査信号GWR[i]がハイレベルに設定される書込期間PWRTの直前の期間(以下、「動作期間」という)Pa内の一部の期間においてアクティブレベル(ハイレベル)に設定され、その他の期間で非アクティブレベル(ローレベル)に設定される信号である。図2に示すように、動作期間Paは、初期化期間PINと、初期化期間の直後の補償期間PCPと、補償期間PCPの直後の保持期間Pkとに区分される。初期化期間PINは、駆動トランジスタTDRのゲート・ソース間の電圧を初期化する期間である。補償期間PCPは、駆動トランジスタTDRのゲート・ソース間の電圧を駆動トランジスタTDRの閾値電圧VTHに漸近させる期間である。保持期間Pkは、駆動トランジスタTDRのゲート・ソース間の電圧を、補償期間PCPの終点における電圧に保持する期間である。制御信号GIN[i]は、動作期間Paのうち初期化期間PINおよび補償期間PCPにおいてハイレベルに設定される。
【0026】
図2に示すように、第i行の画素回路Uに対応する第1給電線20(つまり第i行の第1給電線20)に供給される電源電位VEL[i]は、初期化期間PINにおいて第1電位VEL_Lに設定され、補償期間PCPおよび保持期間Pkにおいて第2電位VEL_M(>VEL_L)に設定される。そして、書込期間PWR[i]の終点から制御信号GIN[i]がハイレベルになる動作期間Paの開始前までの期間(以下、「発光期間」という)PELにおいて第3電位VEL_H(>VEL_M)に設定される。また、図2に示すように、第i−1行目の画素回路Uに対応する第1給電線20(つまり第i−1行目の第1給電線20)に供給される電源電位VEL[i−1]は、上述の初期化期間PINが開始すると第1電位VEL_Lから第2電位VEL_Mへ遷移し、初期化期間PINおよび補償期間PCPにおいて第2電位VEL_Mを維持するように設定される。本実施形態では、電源電位VEL[1]〜VEL[m]の各々の波形は同じであり、各行の動作期間Paにて上述の関係が成り立つように、互いに所定の時間長だけずれている。
【0027】
次に、画素回路Uの具体的な動作(駆動方法)を説明する。以下では、第i行の第j列目の画素回路Uの動作を、初期化期間PINと補償期間PCPと保持期間Pkと書込期間PWRTと発光期間PELとに区分して説明するが、他の画素回路Uの動作も同様である。
【0028】
(a)初期化期間PIN
図2に示すように、第1駆動回路32は、走査信号GWR[i]をローレベルに設定する。また、第2駆動回路34は、制御信号GIN[i]をハイレベルに設定し、第i行目の第1給電線20に出力する電源電位VEL[i]を第1電位VEL_L、第i−1行目の第1給電線20に出力する電源電位VEL[i−1]を第2電位VEL_Mに設定する。したがって、図4に示すように、選択トランジスタTSがオフ状態になる一方、リセットトランジスタTRESはオン状態になる。
【0029】
駆動トランジスタTDRのゲートはリセットトランジスタTRESを介して第i−1行目の第1給電線20に導通するから、駆動トランジスタTDRのゲートの電位VGは第2電位VEL_Mに設定される。本実施形態では、第1電位VEL_L(<VEL_M)と第2電位VEL_Mとの差分の電圧が駆動トランジスタTDRの閾値電圧VTHを充分に上回るように設定されるから、駆動トランジスタTDRはオン状態となる。したがって、駆動トランジスタTDRのソースの電位VSは第1電位VEL_Lに設定される。すなわち、駆動トランジスタTDRのゲート・ソース間の電圧VGS(容量素子CSTの両端間の電圧)が第1電位VEL_Lと第2電位VEL_Mとの差分の電圧(|VEL_L−VEL_M|)に初期化される。
【0030】
また、第1電位VEL_Lは、当該第1電位VEL_Lと第2給電線21に供給される低位側電位VCTとの電位差(すなわち容量CEの両端間の電圧)が発光素子Eの発光閾値電圧VTH_OLEDを充分に下回るような値に設定される。したがって、初期化期間PRSにおいては、駆動トランジスタTDRはオン状態となり、発光素子Eはオフ状態(非発光状態)となる。
【0031】
(b)補償期間PCP
図2および図5に示すように、補償期間PCPが開始すると、第2駆動回路34は、第i行目の第1給電線20に出力する電源電位VEL[i]を第2電位VEL_Mに設定する。これにより、第i行目の第1給電線20からの電流が駆動トランジスタTDRを流れ、駆動トランジスタTDRのソースの電位VSが上昇を開始する。このとき、駆動トランジスタTDRのゲートの電位VGは第2電位VEL_Mに維持されているから、駆動トランジスタTDRのゲート・ソース間の電圧VGSは徐々に減少していき、閾値電圧VTHに漸近していく。すなわち、補償期間PCPにおいては、駆動トランジスタTDRのゲート・ソース間の電圧VGSを、閾値電圧VTHに漸近させる補償動作が実行される。
【0032】
補償期間PCPの終点において、駆動トランジスタTDRのゲート・ソース間の電圧は駆動トランジスタTDRの閾値電圧VTHにほぼ等しくなるから、駆動トランジスタTDRのソースの電位VSは第2電位VEL_M(ゲートの電位VG)よりも閾値電圧VTHだけ低い電位VEL_M−VTHに設定される。本実施形態において、この電位VEL_M−VTHは、容量CEの両端間の電圧が発光素子Eの発光閾値電圧VTH_OLEDを充分に下回るような値に設定される。したがって、補償期間PCPにおいては、駆動トランジスタTDRおよび発光素子Eがオフ状態(非発光状態)となる。
【0033】
(c)保持期間Pk
図2に示すように、保持期間Pkが開始すると、第2駆動回路34は、制御信号GIN[i]をローレベルに設定する。したがって、図6に示すように、リセットトランジスタTRESがオフ状態に遷移する。これにより、駆動トランジスタTDRのゲートは電気的にフローティング状態となる。容量素子CSTの両端間の電圧(駆動トランジスタTDRのゲート・ソース間の電圧VGS)は、補償期間PCPの終点における電圧を維持する。
【0034】
(d)書込期間PWRT
図2に示すように、書込期間PWRTが開始すると、第1駆動回路32は走査信号GWR[i]をハイレベルに設定する。したがって、図7に示すように、選択トランジスタTSがオン状態に遷移するから、駆動トランジスタTDRのゲートはデータ線14に導通する。これにより、駆動トランジスタTDRのゲートにはデータ電位VX[j]が供給される。また、このとき、第2駆動回路34は、当該データ電位VX[j]に応じた電流IDSが駆動トランジスタTDRを流れるように、第i行目の第1給電線20に出力する電源電位VEL[i]を第3電位VEL_H(>VEL_M)に設定する。当該データ電位VX[j]に応じた電流IDSが駆動トランジスタTDRを流れることにより、駆動トランジスタTDRのソースの電位VSは経時的に上昇するから、駆動トランジスタTDRのゲート・ソース間の電圧VGSは経時的に減少する。
【0035】
ここで、駆動トランジスタTDRの移動度μが大きいほど駆動トランジスタTDRを流れる電流IDSの量は大きくなり、ソースの電位VSの上昇量も大きくなる。反対に、移動度μが小さいほど駆動トランジスタTDRを流れる電流IDSの量は小さくなり、ソースの電位VSの上昇量は移動度μが大きい場合に比べて小さくなる。すなわち、移動度μが大きいほど駆動トランジスタTDRのゲート・ソース間の電圧VGSの減少量(負帰還量)が大きくなる一方、移動度μが小さいほど電圧VGSの減少量(負帰還量)は小さくなる。これにより、画素回路Uごとの移動度μのバラツキが補償される。このような移動度補償動作が書込期間PWRTの全期間にわたって実行され、書込期間PWRTの終点において、容量素子CSTの両端間の電圧は、データ電位VX[j]と駆動トランジスタTDRの特性(閾値電圧VTHおよび移動度μ)とを反映した値に設定される。
なお、書込期間PWRTの終点における駆動トランジスタTDRのソースの電位VSは、容量CEの両端間の電圧が発光素子Eの発光閾値電圧VTH_OLEDを充分に下回るような値に設定される。したがって、書込期間PWRTにおいては、駆動トランジスタTDRはオン状態となり、発光素子Eはオフ状態(非発光状態)となる。
【0036】
(e)発光期間PEL
図2に示すように、発光期間PELが開始すると、第1駆動回路32は、走査信号GWR[i]をローレベルに設定する。したがって、図8に示すように、選択トランジスタTSがオフ状態に遷移し、駆動トランジスタTDRのゲートは電気的にフローティング状態となる。このとき、容量素子CSTの両端間の電圧(駆動トランジスタTDRのゲート・ソース間の電圧VGS)は、書込期間PWRTの終点における電圧に維持されるから、当該電圧に応じた電流IDSが駆動トランジスタTDRを流れてソースの電位VSは経時的に上昇する。
【0037】
このとき、駆動トランジスタTDRのゲートは電気的なフローティング状態であるから、駆動トランジスタTDRのゲートの電位VGはソースの電位VSに連動して上昇する。そして、駆動トランジスタTDRのゲート・ソース間の電圧VGS(容量素子CSTの両端間の電圧)が書込期間PWRTの終点にて設定された電圧に維持されたまま、発光素子Eに付随する容量CEの両端間の電圧(駆動トランジスタTDRのソースの電位VS)が徐々に増加する。容量CEの両端間の電圧が発光素子Eの発光閾値電圧VTH_OLEDに到達すると、電流IDSが駆動電流IDRとして発光素子Eを流れる。発光素子Eは、駆動電流IDRの電流量に応じた輝度で発光する。
【0038】
以上に説明したように、本実施形態において、各画素回路Uには、当該画素回路UにおけるノードNDと、当該画素回路Uから見てY方向の負側に隣り合う画素回路Uに対応する第1給電線20との間に配置されるリセットトランジスタTRESが設けられている。そして、当該画素回路Uが選択される水平走査期間Hよりも前の初期化期間PINおよび補償期間PCPにおいて、当該画素回路UのリセットトランジスタTRESがオン状態に設定されるとともに、当該画素回路Uに対応する第1給電線20および当該画素回路Uから見てY方向の負側に隣り合う画素回路Uに対応する第1給電線20の各々に出力する電源電位VELの値が可変に制御されることで、当該画素回路Uの初期化や補償動作が実行される。すなわち、本実施形態においては、一の走査線12が選択される1水平走査期間Hが開始する前に当該一の走査線12に対応する画素回路Uの初期化や補償動作が行われるから、図22の構成とは異なり、当該1水平走査期間H内に、当該画素回路Uの初期化や補償動作を行うための期間を設けなくて済む。したがって、1水平走査期間H内においてデータ電位VXを書き込むための期間を、図22の構成と比べて充分に確保できるという利点がある。本実施形態では、水平走査期間H全体をデータ電位VXの書き込みを行う期間とすることで(水平走査期間Hの時間長=書込期間PWRTの時間長)、データ電位VXを書き込むための期間を充分に確保している。
【0039】
また、本実施形態においては、各画素回路Uの初期化や補償動作に利用される信号を供給する信号線として、当該画素回路Uから見て隣の行に対応する第1給電線20を利用(兼用)しているから、初期化や補償動作に利用される信号を供給する信号線を個別に設ける態様(例えば図21に示す態様)に比べて、信号線やトランジスタの数を少なくできるという利点もある。
以上より、本実施形態によれば、初期化や補償動作を行うための構成を簡素化しつつデータ電位VXを書き込むための期間を充分に確保できるという利点がある。
【0040】
<A−2:第2駆動回路34の具体的な構成>
図9は、第2駆動回路34の概略構成を示すブロック図である。図9に示すように、第2駆動回路34は、第1シフトレジスタ35aと、第2シフトレジスタ35bと、出力バッファ部37とを含んで構成される。第1シフトレジスタ35aは、クロック信号に従ってスタートパルス信号を順次転送することで、走査線12の総数(画素回路Uの行数)に相当するm個の制御信号INIT[1]〜INIT[m]を生成して出力バッファ部37へ出力する。第2シフトレジスタ35bも同様に、m個の制御信号Comp[1]〜Comp[m]を生成して出力バッファ部37へ出力する。
【0041】
出力バッファ部37は、走査線12の総数(画素回路Uの行数)に相当するm個の単位回路Qを含んで構成される。各単位回路Qには、第1シフトレジスタ35aおよび第2シフトレジスタ35bの各々からの制御信号が供給される。例えば第i段の単位回路Qには、第i番目の制御信号INIT[i]が第1シフトレジスタ35aから供給されるとともに、第i番目の制御信号Comp[i]および第i+1番目の制御信号Comp[i+1]が第2シフトレジスタ35bから供給されるという具合である。各単位回路Qは、電源電位VELを生成して当該単位回路Qに対応する第1給電線20へ出力する。例えば第i段の単位回路Qは、電源電位VEL[i]を生成して第i行目の第1給電線20へ出力するという具合である。また、各単位回路Qは、制御信号GINを生成して当該単位回路Qに対応する制御線22へ出力する。例えば第i段の単位回路Qは、制御信号GIN[i]を生成して第i行目の制御線22へ出力するという具合である。
【0042】
図10は、単位回路Qの回路図である。図10においては、第i段の単位回路Qのみが代表的に図示されている。図10に示すように、単位回路Qは、NOR回路Y1〜Y3と、インバータIVT1およびIVT2と、第1回路R1と、第2回路R2とを含んで構成される。
第1回路R1は、Pチャネル型のトランジスタTr1と、Nチャネル型のトランジスタTr2およびTr3とを含む。第1回路R1における出力端子S1は第i行の第1給電線20に接続される。出力端子S1の出力電位が、当該単位回路Qにて生成される電源電位VEL[i]となる。出力端子S1の出力電位は、当該単位回路Qに入力される制御信号INIT[i]、Comp[i]およびComp[i+1]に応じて、第1電位VEL_L、第2電位VEl_Mおよび第3電位VEL_Hの何れかの値に設定される。
第2回路R2は、Pチャネル型のトランジスタTr4とNチャネル型のトランジスタTr5とを含む。第2回路R2における出力端子S2は第i行の制御線22に接続される。出力端子S2の出力電位が、当該単位回路Qにて生成される制御信号GIN[i]となる。出力端子S2の出力電位は、当該単位回路Qに入力される制御信号INIT[i]、Comp[i]およびComp[i+1]に応じて、電位VDD(ハイレベル)および電位VDDを下回る電位VLL(ローレベル)の何れかに設定される。
【0043】
図11は、第i段の単位回路Qに入力される制御信号INIT[i]、Comp[i]およびComp[i+1]、第i段の単位回路Qにて生成される電源電位VEL[i]および制御信号GIN[i]の具体的な波形を示す図である。制御信号INIT[i]、Comp[i]およびComp[i+1]の各々がハイレベルのときの電位はVHHに設定される一方、ローレベルのときの電位はVLLに設定される。電位VHHは、第1電位VEL_L、第2電位VEl_M、第3電位VEL_Hおよび電位VDDの各々よりも高い電位に設定される。また、電位VLLは、第1電位VEL_L、第2電位VEl_M、第3電位VEL_Hおよび電位VDDの各々よりも低い電位に設定される。
本実施形態における制御信号INIT[i]、Comp[i]およびComp[i+1]の波形は、図2を参照しながら説明したように、第i行の走査線12が選択される書込期間PWRT(第i番目の水平走査期間H[i])よりも前の初期化期間PINにおいて電源電位VEL[i]が第1電位VEL_L、制御信号GIN[i]がハイレベルとなり、補償期間PCPにおいて電源電位VEL[i]が第2電位VEL_M、制御信号GIN[i]がハイレベルとなり、保持期間PKにおいて電源電位VEL[i]が第2電位VEL_M、制御信号GIN[i]がローレベルとなり、書込期間PWRTおよび発光期間PELにおいて電源電位VEL[i]が第3電位VEL_H、制御信号GIN[i]がローレベルとなるように設定されるという具合である。
【0044】
<B:第2実施形態>
<B−1:駆動の原理>
第2実施形態においては、データ線駆動回路36から各データ線14へ出力されるデータ電位VX[1]〜VX[n]が、1水平走査期間Hを周期として経時的に変化するものである点で上述の第1実施形態と異なる。以下、具体的な形態の説明に先立って、第2実施形態の画素回路の駆動に利用される原理を説明する。図12に示すように、第1給電線20と第2給電線21とを連結する経路上にNチャネル型の駆動トランジスタTDRと容量CE(容量値cp1)とが直列に配置された回路を想定する。
【0045】
第1給電線20には電位VELが供給され、第2給電線21には電位VCT(VCT<VEL)が供給される。駆動トランジスタTDRのドレインは第1給電線20に接続され、容量CEは駆動トランジスタTDRのソースと第2給電線21との間に介在する。駆動トランジスタTDRのゲートとソースとの間には容量素子CST(容量値cp2)が介在する。したがって、駆動トランジスタTDRのゲートの電位VGとソースの電位VSとの差分の電圧VGS(VGS=VG−VS)が容量素子CSTの両端間に印加される。
【0046】
駆動トランジスタTDRのゲートには駆動信号Xが供給される。駆動信号Xの電位VXは、図13に示すように経時的に変化する。図13においては、電位VXが所定の時間変化率RX(RX=dVX/dt)で直線的に上昇する場合が例示されている。また、図13には、駆動トランジスタTDRの電気的な特性(例えば移動度や閾値電圧)が特性Paである場合と特性Pbである場合との各々についてソースの電位VSの時間的な変化が併記されている。
【0047】
駆動信号Xの供給で駆動トランジスタTDRのゲートの電位VG(電位VX)が上昇し、駆動トランジスタTDRのゲート・ソース間の電圧VGSが駆動トランジスタTDRの閾値電圧VTHを上回ると、駆動トランジスタTDRのドレイン−ソース間には電流IDSが流れる。電流IDSは以下の数式(1)で表現される。数式(1)のμは駆動トランジスタTDRの移動度である。また、W/Lは、駆動トランジスタTDRのチャネル長Lに対するチャネル幅Wの相対比であり、Coxは、駆動トランジスタTDRのゲート絶縁膜の単位面積毎の容量値である。
IDS=1/2・μ・W/L・Cox・(VGS−VTH) ……(1)
【0048】
一方、駆動トランジスタTDRに電流IDSが流れると容量CEおよび容量素子CSTに電荷が充電されるから、図13のように駆動トランジスタTDRのソースの電位VSは時間変化率RS(RS=dVS/dt)で経時的に変化する。電流IDSと駆動トランジスタTDRのソースの電位VSとの間には以下の数式(2)の関係が成立する。
IDS=dQ/dt
=cp2・(dVS/dt−dVX/dt)+cp1・dVS/dt ……(2)
【0049】
図13の部分aのように、駆動トランジスタTDRのソースの電位VSの時間変化率(すなわち、時間tに対する電位VSの勾配)RSが駆動信号Xの電位VXの時間変化率RXを下回る場合、駆動トランジスタTDRのゲート・ソース間の電圧VGSは経時的に増加する。数式(1)が示すように、電圧VGSが増加すると電流IDSは増加する。そして、数式(2)から理解されるように、電流IDSが増加すると時間変化率RSも増加する。すなわち、時間変化率RSが時間変化率RXを下回ると時間変化率RSは増加する。
【0050】
一方、図13の部分bのように、駆動信号Xの電位VXの時間変化率RXがソースの電位VSの時間変化率RSを下回る場合、ゲート−ソース間の電圧VGSは経時的に減少するから、数式(1)から理解されるように電流IDSは減少する。電流IDSが減少すると時間変化率RSは減少する。すなわち、時間変化率RSが時間変化率RXを上回ると時間変化率RSは減少する。
【0051】
以上のように、駆動トランジスタTDRのソースの電位VSの時間変化率RSは、駆動トランジスタTDRの特性に拘わらず(すなわち、特性Paおよび特性Pbの何れであっても)、駆動信号Xの電位VXの時間変化率RXに経時的に接近し、最終的には時間変化率RXに到達する。時間変化率RSが時間変化率RXに合致した状態(以下「平衡状態」という)は、駆動信号Xの電位VXの上昇に起因した電圧VGSの増加と電流IDSによる充電に起因した電圧VGSの減少とが平衡した状態とも表現できる。
【0052】
平衡状態では時間変化率RSと時間変化率RXとが合致する(RS=dVS/dt=RX=dVX/dt)から、数式(2)は以下の数式(3)に変形される。すなわち、駆動トランジスタTDRに流れる電流IDSは、駆動信号Xの電位VXの時間変化率RXに比例する。さらに詳述すると、電流IDSは、容量CEの容量値cp1および電位VXの時間変化率RXのみに応じて決定され、駆動トランジスタTDRの移動度μや閾値電圧VTHには依存しない。
IDS=cp2・(dVS/dt−dVX/dt)+cp1・dVS/dt
=cp2・(dVX/dt−dVX/dt)+cp1・dVX/dt
=cp1・RX ……(3)
【0053】
駆動トランジスタTDRのゲート・ソース間の電圧VGSは、移動度μや閾値電圧VTHに依存しない数式(3)の電流IDSが駆動トランジスタTDRを流れるのに必要な電圧(すなわち、数式(3)の電流IDSに対して数式(1)の関係を満たす電圧VGS)になるように、自身の移動度μや閾値電圧VTHに応じて自動的に設定される。例えば、駆動トランジスタTDRの特性が図13の特性Paである場合には電圧VGSが電圧Vaに設定され、駆動トランジスタTDRの特性が図13の特性Pbである場合には電圧VGSが電圧Vbに設定される。平衡状態においては、特性Paおよび特性Pbの何れの場合でも、容量値cp1および時間変化率RXのみに応じた共通の電流IDSが駆動トランジスタTDRに流れる。
【0054】
以上の方法で設定されたゲート・ソース間の電圧VGSが容量素子CSTに保持されることで、駆動トランジスタTDRには、駆動信号X(電位VX)の供給の停止後も継続的に電流IDSが流れ得る。以下に例示する実施形態では、発光素子の駆動用の電流(以下「駆動電流」という)IDRとして電流IDSを利用する。数式(3)を参照して説明したように電流IDSは駆動トランジスタTDRの特性(移動度μや閾値電圧VTH)に依存しないから、駆動トランジスタTDRの特性に起因した駆動電流IDRの誤差(さらには発光素子の輝度の誤差)を補償することが可能である。一方、駆動電流IDR(電流IDS)は駆動信号Xの電位VXの時間変化率RXに応じて決定されるから、駆動信号Xの時間変化率RXを制御することで駆動電流IDRの電流量(さらには発光素子の輝度)を可変に設定することが可能である。
【0055】
<B−2:発光装置の構成および動作>
第2実施形態に係る発光装置100の基本的な構成は上述の第1実施形態と同じであるため、重複する部分については説明を省略する。前述したように、第2実施形態においては、データ線駆動回路36は、水平走査期間Hを周期として経時的に変化するデータ電位VX[1]〜VX[m]を生成して各データ線14へ出力する。例えば、第j列目のデータ線14に着目すると、図14に示すように、データ線駆動回路36は、水平走査期間Hを周期として経時的に変化するデータ電位VX[j]を生成して第j列目の信号線14へ出力する。データ電位VX[j]は、各水平走査期間H(H[1]〜H[m])の始点tsにて基準電位VRSに設定されるとともに各水平走査期間Hの始点tsから終点teにかけて時間変化率RX(RX=dVX/dt)で直線的に上昇する。すなわち、データ電位VX[j]は、水平走査期間Hを周期とするランプ波形(鋸歯状波形)の電圧信号である。
【0056】
第i行の走査線12が選択される書込期間PWRT(第i番目の水平走査期間H[i])において第j列目のデータ線14に供給されるデータ電位VX[j]の時間変化率RX[i,j]は、第i行の第j列目に位置する画素回路Uの指定階調に応じて可変に設定される。さらに詳述すると、画素回路Uの指定階調が高いほど、データ電位VX[j]の時間変化率RX[i,j]は高い数値に設定される。すなわち、画素回路Uの指定階調が高いほど、時間軸に対するデータ電位VX[j]の勾配が急峻となる。他のデータ線14に出力されるデータ電位VXについても同様である。
【0057】
次に、画素回路Uの動作について説明する。以下では、第i行目の第j列目の画素回路Uの書込期間PWRTにおける具体的な動作を説明する。他の期間における動作は上述の第1実施形態と同じであるから、詳細な説明は省略する。図14に示すように、書込期間PWRTが開始すると、第1駆動回路32は、走査信号GWR[i]をハイレベルに設定する一方、第2駆動回路34は、第i行目の第1給電線20に出力する電源電位VEL[i]を第3電位VEL_Hに設定する。したがって、図7に示すように、選択トランジスタTSがオン状態に遷移するから、駆動トランジスタTDRのゲートはデータ線14に導通する。これにより、駆動トランジスタTDRのゲートにはデータ電位VX[j]が供給され、図14に示すように、当該画素回路Uの指定階調に応じた時間変化率RX[i,j]で駆動トランジスタTDRのゲートの電位VGが経時的に上昇する。そして、ゲートの電位VGに応じた電流IDSが駆動トランジスタTDRのドレイン−ソース間を流れることでソースの電位VSは経時的に上昇する。ソースの電位VSの時間変化率RS(RS=dVS/dt)がデータ電位VX[j]の時間変化率RX[i,j]に合致する平衡状態に到達すると、発光素子Eに付随する容量CEの容量値cp1および時間変化率RX[i,j]のみに依存する電流IDSが書込期間PWRTの終点まで駆動トランジスタTDRを流れる。
【0058】
書込期間PWRTの終点にて走査信号GWR[i]がローレベルに遷移すると、選択トランジスタTSがオフ状態に変化することで駆動トランジスタTDRのゲートに対するデータ電位VX[j]の供給が停止する。容量素子CSTには、データ電位VX[j]の供給が停止した時点で駆動トランジスタTDRを流れていた電流IDSに対応する電圧VSETが保持される。電圧VSETは、容量CEの容量値cp1と時間変化率RX[i,j]とで決定される数式(3)の電流IDSを駆動トランジスタTDRに流すために必要なゲート・ソース間の電圧VGSであり、当該駆動トランジスタTDRの移動度μや閾値電圧VTHなどの特性に応じて自動的に設定される(<B−1:駆動の原理>参照)。すなわち、容量素子CSTの両端間の電圧VSETは、データ電位VX[j]と駆動トランジスタTDRの特性とを反映した値に設定される。
【0059】
以上に説明したように、発光素子Eに供給される駆動電流IDRの電流量は、書込期間PWRTの終点teにおけるデータ電位VXの時間変化率RXに応じて決定される。本実施形態では、データ線駆動回路36は、書込期間PWRTの終点te(駆動トランジスタTDRのゲートに対するデータ電位VXの供給を停止する時点)におけるデータ電位VXの時間変化率RXが、当該画素回路Uの指定階調に対応した時間変化率RXとなるように、データ電位VXを経時的に変化させる。
【0060】
本実施形態においては、データ電位VX[j]の時間変化率RX[i,j]に応じた電流IDS(駆動トランジスタTDRの移動度μや閾値電圧VTHに依存しない電流)が駆動トランジスタTDRを流れるように容量素子CSTの両端間の電圧VSETが設定されるから、各画素回路Uの指定階調に拘わらず、駆動トランジスタTDRの特性(移動度μや閾値電圧VTH)に起因した駆動電流IDRの誤差(ひいては発光素子Eの輝度の誤差)を抑制することが可能である。したがって、例えば、素子部10に表示される画像の階調のムラが抑制されるという利点がある。
ところで、本実施形態においても、上述の第1実施形態と同様に、初期化や補償動作を行うための構成を簡素化しつつデータ電位VXを書き込むための期間を充分に確保できる。したがって、各水平走査期間Hにおいて、駆動トランジスタTDRのソースの電位VSの時間変化率RS(RS=dVS/dt)がデータ電位VXの時間変化率RXに合致する平衡状態に到達するまでの時間長を充分に確保できるから、駆動トランジスタTDRを確実に平衡状態に到達させることが可能になるという利点がある。
【0061】
<C:第3実施形態>
図15は、本発明の第3実施形態に係る発光装置100のブロック図である。第3実施形態においては、3n本のデータ線14は、相隣接する3本を単位としてn個のブロックB(B[1]〜B[n])に区分される。ブロックB[1]〜B[n]の各々における第1列目のデータ線14には、Y方向に配列するm個の赤色の画素回路Uが接続される。同様に、ブロックB[1]〜B[n]の各々における第2列目のデータ線14にはm個の緑色の画素回路Uが接続され、第3列目のデータ線14にはm個の青色の画素回路Uが接続される。すなわち、Y方向に配列するm個の画素回路Uは同じ表示色に対応する(ストライプ配列)。もっとも、各表示色の配列の態様は任意に変更可能である。
【0062】
また、図15に示すように、本実施形態に係る発光装置100は、n個のブロックB[1]〜B[n]と1対1に対応して設けられるn本の画像信号線16と、n個のブロックB[1]〜B[n]と1対1に対応して配置されるとともに、対応するブロックBに属する各データ線14と当該ブロックBに対応する画像信号線16との導通および非導通を切り替えるn個の選択部MP(MP[1]〜MP[n])とをさらに備える。なお、各画素回路U、第1駆動回路32および第2駆動回路34の構成は上述の第1実施形態と同じであるから、これらの詳細な説明は省略する。
【0063】
図15に示す制御回路50は、発光装置100の動作を規定する信号を駆動回路30や各選択部MP[1]〜MP[n]へ出力する。本実施形態では、制御回路50は、各選択部MP[1]〜MP[n]の動作を規定する選択信号SEL_1〜SEL_3を各選択部MP[1]〜MP[n]へ出力する。また、制御回路50は、各画素回路Uの指定階調を示す階調データDやクロック信号などの制御信号(図示省略)をデータ線駆動回路36へ出力する。さらに、制御回路50は、第1駆動回路32や第2駆動回路34に対してもクロック信号などの制御信号(図示省略)を出力する。
【0064】
データ線駆動回路36は、制御回路50が出力する各画素回路Uの階調データDからn相の階調信号VD[1]〜VD[n]を生成して各画像信号線16へ並列に出力する。例えば第j番目のブロックB[j]に対応する画像信号線16へ出力される階調信号VD[j]は、当該ブロックB[j]に属する3列分のデータ線14と第1駆動回路32によって選択される走査線12との各交差に対応する3つの画素回路Uの各々の階調データDに応じたデータ電位VDATAが時分割で出力される電圧信号である。
【0065】
各選択部MPは、当該選択部MPに対応するブロックBに属する3本のデータ線14に対して、当該ブロックBに対応する画像信号線16に出力される階調信号VDを分配する手段として機能する。図16は、選択部MPの回路図である。図16においては2個の選択部MP(MP[j],MP[j+1])のみが代表的に例示されている。選択部MP[j]は、ブロックB[j]内のデータ線14の本数に相当する3個のスイッチSW(SW_1〜SW_3)を含む。選択部MP[j]のスイッチSW_k(k=1〜3)は、ブロックB[j]内の第k列目のデータ線14と第j番目の画像信号線16の出力端との間に介在して両者の電気的な接続(導通/非導通)を制御する。n個の選択部MP[1]〜MP[n]には制御回路50から3系統の選択信号SEL_1〜SEL_3が共通に供給される。選択信号SEL_k(k=1〜3)は、選択部MP[1]〜MP[n]の各々におけるスイッチSW_kに供給されて開閉を制御する。
【0066】
図17は、本実施形態に係る発光装置100の動作を示すタイミングチャートである。
図17に示すように、水平走査期間H[1]〜H[m]の各々は第1期間h1と第2期間h2とを含む。第2期間h2は第1期間h1の経過後の期間である。各水平走査期間H内の第1期間h1において、データ線駆動回路36は、各画像信号線16に対して、当該画像信号線16に対応するブロックBに属する各データ線14と当該水平走査期間Hにて選択すべき走査線12との各交差に対応する画素回路Uの指定階調を時分割で指定する階調信号VDを出力する。また、選択部MP[1]〜MP[n]は、当該選択部MPに対応するブロックBに属する各データ線14を時分割で選択して当該ブロックBに対応する画像信号線16に導通させる。各水平走査期間H内の第2期間h2において、第1駆動回路32は、当該水平走査期間Hにて選択すべき走査線12を選択する。また、選択部MP[1]〜MP[n]は、当該選択部に対応するブロックBに属する各データ線14と、当該ブロックBに対応する画像信号線16とを非導通にする。以下、図17を参照しながら、本実施形態に係る発光装置100の駆動に利用される各信号について説明する。
【0067】
図17に示すように、例えば第j番目の画像信号線16に出力される階調信号VD[j]は、各水平走査期間H(H[1]〜H[m])の第1期間h1において、当該水平走査期間Hにて選択すべき走査線12と、ブロックB[j]に属する各データ線14との各交差の3個の画素回路Uの各々の階調データDに応じたデータ電位VDATA(VDATA[i]_1〜VDATA[i]_3)に順次に設定される。他の画像信号線16に出力される階調信号VDについても同様である。
【0068】
図17に示すように、選択信号SEL_1〜SEL_3は、各水平走査期間H内の第1期間h1にて順番にアクティブレベル(ハイレベル)に設定される。第j段目のブロックB[j]に着目すると、選択信号SEL_k(k=1〜3)は、各水平走査期間H内の第1期間h1のうち、当該ブロックB[j]に対応する第j番目の画像信号線16に出力される画像信号VD[j]がブロックB[j]内の第k列目の画素回路Uの階調電位VDATA[i]_kとなる期間内にハイレベルに設定される。
【0069】
水平走査期間H[i]内の第1期間h1にて選択信号SEL_kがアクティブレベルに遷移すると、画像信号VD[j]として設定されたデータ電位VDATA[i]_kが、選択部MP[j]のスイッチSW_kを介してブロックB[j]の第k列目のデータ線14に供給される。各データ線14には図15のように容量CSが付随するから、ブロックB[j]の第k列目のデータ線14に供給されたデータ電位VDATA[i]_kは、直後の第i+1番目の水平走査期間H[i+1]内の第1期間h1にて選択信号SEL_kが再びハイレベルに設定されるまで当該データ線14に保持される。以上のように、各水平走査期間H内の第1期間h1において、各データ線14の電位は、当該水平走査期間Hにて選択される走査線12と当該データ線14との交差の画素回路Uの階調データDに応じたデータ電位VDATAに設定される。
【0070】
図17に示すように、走査信号GWR[1]〜GWR[m]は、各水平走査期間H[1]〜H[m]内の第2期間h2にて順番にアクティブレベル(ハイレベル)に設定される。例えば水平走査期間H[i]内の第2期間h2において、第i行の走査線12に供給される走査信号GWR[i]がハイレベルに設定されることで、第i行に属するn個の画素回路Uの選択トランジスタTSが一斉にオン状態に遷移する。これにより、各画素回路Uにおける駆動トランジスタTDRのゲートは、当該画素回路Uに対応するデータ線14と導通するから、当該画素回路Uの指定階調Dに応じたデータ電位VDATAが駆動トランジスタTDRのゲートに供給される。このとき、選択信号SEL_1〜SEL_3はローレベルに設定されるから、各ブロックBに属する各データ線14と、当該ブロックBに対応する画像信号線16とは非導通となるが、各データ線14の電位は、当該データ線14に付随する容量CSによって、第1期間h1にて設定されたデータ電位VDATAに保持される。
【0071】
上述の第1実施形態と同様に、本実施形態においても、各画素回路Uの初期化や補償動作に利用される信号を供給する信号線として、当該画素回路Uから見て隣の行に対応する第1給電線20を利用(兼用)している。したがって、図22の態様のように、各画素回路Uの初期化や補償動作に利用される信号が各データ線14に供給されることもない。すなわち、1水平走査期間H内においてデータ電位を書き込むための期間を充分に確保できるとともに、各データ線14にはデータ電位のみが出力されるため、例えば第i番目の水平走査期間H[i]内の第1期間h1にてブロックB[j]の第k列目のデータ線14に供給されたデータ電位VDATA[i]_kは、直後の第i+1番目の水平走査期間H[i+1]にて選択信号SEL_kが再びハイレベルに設定されるまで当該データ線14に保持される。このことを利用して、本実施形態においては、各画像信号線16に時分割で供給されるデータ電位VDATAを、当該画像信号線16に対応する選択部MPによって当該画像信号線16に対応するブロックBに属する各データ線14へ分配するデマルチプレクサ方式を採用している。このため、データ線駆動回路36の出力配線(画像信号線16)の総数は、データ線14の総数よりも少なくて済む。したがって、本実施形態によれば、データ線駆動回路36の出力数を少なくできるという利点がある。
【0072】
<D:変形例>
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの2以上の変形例を組み合わせることもできる。
【0073】
(1)変形例1
画素回路Uを構成する各トランジスタ(駆動トランジスタTDR,選択トランジスタTS,リセットトランジスタTRES)の導電型は任意である。例えば、駆動トランジスタTDRをPチャネル型とした構成も採用される。Pチャネル型の駆動トランジスタTDRを採用した場合、Nチャネル型の駆動トランジスタTDRを採用した場合と比較して電圧の関係(高低)は逆転するが、本質的な動作は図2と同様であるから動作の詳細な説明は省略する。
(2)変形例2
上述の第2実施形態において、発光素子Eに供給される駆動電流IDRの電流量は、書込期間PWRTの終点teにおけるデータ電位VXの時間変化率RXに応じて決定される。したがって、データ電位VXのうち書込期間PWRTの終点te(駆動トランジスタTDRのゲートに対するデータ電位VXの供給を停止する時点)におけるデータ電位VXの時間変化率RXが指定階調に応じて設定される構成は好適であるが、書込期間PWRTの途中におけるデータ電位VXの波形(時間変化率RX)は本発明において不問である。ただし、書込期間PWRTの終点teにて駆動トランジスタTDRのソースの電位VSの時間変化率RSをデータ電位VXの時間変化率RXに正確に合致させるためには、データ電位VXの時間変化率RXを、終点teまでの所定の期間にわたって継続的に、指定階調に応じた一定の数値に固定する構成が格別に好適である。
【0074】
(3)変形例3
上述の第3実施形態においては、3本のデータ線14ごとにブロックBに区分される態様が例示されているが、ブロックBに属するデータ線14の本数は任意である。また、ブロックB内の複数のデータ線14の各々に対応する画素回路Uの表示色の種類や数も任意である。
【0075】
(4)変形例4
発光素子Eは、OLED素子であってもよいし、無機発光ダイオードやLED(Light Emitting Diode)であってもよい。要は、電気エネルギーの供給(電界の印加や電流の供給)に応じて発光する総ての素子を本発明の発光素子として利用できる。
【0076】
<E:応用例>
次に、本発明に係る発光装置を利用した電子機器について説明する。図18は、以上に説明した実施形態に係る発光装置100を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての発光装置100と本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この発光装置100は発光素子EにOLED素子を使用しているので、視野角が広く見易い画面を表示できる。
【0077】
図19に、以上に説明した実施形態に係る発光装置100を表示装置として採用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに発光装置100を備える。スクロールボタン3002を操作することによって、発光装置100に表示される画面がスクロールされる。
【0078】
図20に、以上に説明した実施形態に係る発光装置100を表示装置として採用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに発光装置100を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が発光装置10に表示される。
【0079】
なお、本発明に係る発光装置が適用される電子機器としては、図18から図20に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【0080】
10……素子部、12……走査線、14……データ線、16……画像信号線、20……第1給電線、21……第2給電線、22……制御線、30……駆動回路、32……第1駆動回路、34……第2駆動回路、36……データ線駆動回路、50……制御回路、100……発光装置、CST……容量素子、CE……容量、E……発光素子、GWR……走査信号、GIN……制御信号、ND……ノード、TDR……駆動トランジスタ、TS……選択トランジスタ、TRES……リセットトランジスタ、VEL……電源電位、U……画素回路。


【特許請求の範囲】
【請求項1】
各々が第1方向に延在する複数の走査線と、
前記複数の走査線と1対1に対応して設けられる複数の第1給電線と、
前記第1方向とは異なる第2方向に各々が延在する複数のデータ線と、
前記複数の走査線と前記複数のデータ線との各交差に対応して配置される複数の画素回路と、
前記各画素回路を駆動する駆動回路と、を具備し、
前記複数の画素回路の各々は、
当該画素回路に対応する前記第1給電線と、第2給電線との間に直列に配置される駆動トランジスタおよび発光素子と、
前記駆動トランジスタのゲートとソースとの間に配置される容量素子と、
前記駆動トランジスタのゲートと、当該画素回路に対応するデータ線との間に配置される選択トランジスタと、
前記駆動トランジスタのゲートと前記選択トランジスタとの間に介在するノードと、当該画素回路から見て前記第2方向に隣り合う前記画素回路に対応する前記第1給電線との間に配置されるリセットトランジスタと、を備え、
前記駆動回路は、
選択期間ごとに、一の前記走査線を順次に選択するとともに当該一の走査線に対応する画素回路の指定階調に応じたデータ電位を前記各データ線に出力し、
前記選択期間よりも前の初期化期間において、当該選択期間にて選択すべき走査線に対応する画素回路の前記選択トランジスタをオフ状態、前記リセットトランジスタをオン状態に設定するとともに、前記駆動トランジスタがオン状態となるように、当該画素回路に対応する第1給電線に出力する電位を第1電位、当該画素回路から見て前記第2方向に隣り合う前記画素回路に対応する第1給電線に出力する電位を第2電位に設定し、
前記初期化期間の後であって前記選択期間よりも前の補償期間において、当該選択期間にて選択すべき走査線に対応する第1給電線に出力する電位を前記第2電位に設定することで当該第1給電線からの電流が前記駆動トランジスタを流れるようにして、前記駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、
前記選択期間において、当該選択期間にて選択すべき走査線に対応する画素回路の前記選択トランジスタをオン状態、前記リセットトランジスタをオフ状態に設定するとともに、前記データ電位に応じた電流が前記駆動トランジスタに流れるように、当該画素回路に対応する前記第1給電線に出力する電位を第3電位に設定することで、前記容量素子の両端間の電圧を前記データ電位と前記駆動トランジスタの特性とが反映された値に設定し、
前記選択期間の後の発光期間において、当該選択期間にて選択した走査線に対応する画素回路の前記選択トランジスタをオフ状態に設定することで、前記駆動トランジスタのソースの電位を、前記発光素子が発光するように変化させる、
発光装置。
【請求項2】
前記初期化期間、前記補償期間および前記選択期間において前記発光素子が非発光となるように、第1電位、第2電位および第3電位が設定される、
請求項1の発光装置。
【請求項3】
前記駆動回路は、選択すべき走査線に対応する画素回路の前記駆動トランジスタに対する前記データ電位の供給を停止する時点における前記データ電位の時間変化率が、当該画素回路の指定階調に対応した時間変化率となるように、前記データ電位を経時的に変化させる、
請求項1または請求項2の発光装置。
【請求項4】
前記駆動トランジスタに対する前記データ電位の供給を停止する時点における前記データ電位の時間変化率と、前記発光素子に付随する容量の容量値との乗算値に相当する電流が当該駆動トランジスタを流れるように、前記容量素子の両端間の電圧が設定される、
請求項3の発光装置。
【請求項5】
前記複数のデータ線は、複数本を単位とする複数のブロックに区分され、
前記複数のブロックと1対1に対応して設けられる複数の画像信号線と、
前記複数のブロックと1対1に対応して配置されるとともに、対応するブロックに属する各データ線と当該ブロックに対応する前記画像信号線との導通および非導通を切り替える複数の選択部と、をさらに備え、
前記各選択期間内の第1期間において、
前記駆動回路は、前記各画像信号線に対して、当該画像信号線に対応するブロックに属する各データ線と当該選択期間にて選択すべき走査線との各交差に対応する画素回路の指定階調に応じたデータ電位を時分割で出力し、
前記複数の選択部の各々は、当該選択部に対応するブロックに属する各データ線を時分割で選択して当該ブロックに対応する画像信号線に導通させ、
前記各選択期間内の期間であって前記第1期間の後の第2期間において、
前記駆動回路は、当該選択期間にて選択すべき走査線に対応する画素回路の前記選択トランジスタをオン状態に設定する、
請求項1または請求項2の発光装置。
【請求項6】
請求項1から請求項5の何れかの発光装置を具備する電子機器。
【請求項7】
各々が第1方向に延在する複数の走査線と、前記複数の走査線と1対1に対応して設けられる複数の第1給電線と、前記第1方向とは異なる第2方向に各々が延在する複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して配置される複数の画素回路と、を具備し、前記複数の画素回路の各々は、当該画素回路に対応する前記第1給電線と、第2給電線との間に直列に配置される駆動トランジスタおよび発光素子と、前記駆動トランジスタのゲートとソースとの間に配置される容量素子と、を備える発光装置の駆動方法であって、
選択期間ごとに、一の前記走査線を順次に選択するとともに当該一の走査線に対応する画素回路の指定階調に応じたデータ電位を前記各データ線に出力し、
前記選択期間よりも前の初期化期間において、当該選択期間にて選択すべき画素回路における前記駆動トランジスタがオン状態となるように、当該画素回路に対応する第1給電線に出力する電位を第1電位、当該画素回路から見て前記第2方向に隣り合う前記画素回路に対応する第1給電線に出力する電位を第2電位に設定し、
前記初期化期間の後であって前記選択期間よりも前の補償期間において、当該選択期間にて選択すべき画素回路に対応する第1給電線に出力する電位を前記第2電位に設定することで当該第1給電線からの電流が前記駆動トランジスタを流れるようにして、前記駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、
前記選択期間において、当該選択期間にて選択すべき画素回路の指定階調に応じたデータ電位を当該画素回路の前記駆動トランジスタのゲートへ供給するとともに、前記データ電位に応じた電流が前記駆動トランジスタに流れるように、当該画素回路に対応する前記第1給電線に出力する電位を第3電位に設定することで、前記容量素子の両端間の電圧を前記データ電位と前記駆動トランジスタの特性とが反映された値に設定し、
前記選択期間の後の発光期間において、前記駆動トランジスタのソースの電位を、前記発光素子が発光するように変化させる、
発光装置の駆動方法。
【請求項8】
選択すべき走査線に対応する画素回路の前記駆動トランジスタに対する前記データ電位の供給を停止する時点における前記データ電位の時間変化率が、当該画素回路の指定階調に対応した時間変化率となるように、前記データ電位を経時的に変化させる、
請求項7の発光装置の駆動方法。


【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate


【公開番号】特開2011−2606(P2011−2606A)
【公開日】平成23年1月6日(2011.1.6)
【国際特許分類】
【出願番号】特願2009−145004(P2009−145004)
【出願日】平成21年6月18日(2009.6.18)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】