発光装置および電子機器
【課題】開口率の低下などの不利益を伴なうことなく所望の特性の駆動トランジスタを作
成する。
【解決手段】電源線１５から発光素子Ｅに供給される電流量を制御する駆動トランジスタ
Ｔdrは基板１０の面上に形成される。この駆動トランジスタＴdrは、ソース領域３１sと
ドレイン領域３１dとの間にチャネル領域３１cが形成された半導体層３１と、ゲート絶縁
層Ｌgを挟んでチャネル領域３１cに対向するゲート電極５１１とを含む。電源線１５は、
基板１０に垂直な方向からみてチャネル領域３１cと重なり合うように延在する。
成する。
【解決手段】電源線１５から発光素子Ｅに供給される電流量を制御する駆動トランジスタ
Ｔdrは基板１０の面上に形成される。この駆動トランジスタＴdrは、ソース領域３１sと
ドレイン領域３１dとの間にチャネル領域３１cが形成された半導体層３１と、ゲート絶縁
層Ｌgを挟んでチャネル領域３１cに対向するゲート電極５１１とを含む。電源線１５は、
基板１０に垂直な方向からみてチャネル領域３１cと重なり合うように延在する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（ElectroLuminescent）材料など各種の発光材料からなる発光層を
備えた発光装置の構造に関する。
【背景技術】
【０００２】
発光素子に供給される電流量を制御するためのトランジスタ（以下「駆動トランジスタ
」という）が発光素子ごとに配置されたアクティブマトリクス方式の発光装置が従来から
提案されている。例えば特許文献１には、電源線から発光素子に至る経路上に駆動トラン
ジスタを配置した構成が開示されている。駆動トランジスタの半導体層は、ゲート絶縁層
を挟んでゲート電極に対向するチャネル領域と、チャネル領域の両側に位置するドレイン
領域およびソース領域とを含む。発光素子の電極（例えば陽極）は、トランジスタを覆う
絶縁層のコンタクトホールを介して半導体層のドレイン領域に導通する。また、絶縁層の
面上には半導体層のソース領域と重なり合う電源線が形成される。この電源線は、絶縁層
のコンタクトホールを介してソース領域に導通する。
【特許文献１】特開２０００−３５６９６３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、駆動トランジスタのチャネル幅やチャネル長は発光素子に供給される電流量
に応じて決定される。例えば発光素子に充分な電流を供給するためには、その電流量に応
じたチャネル幅を駆動トランジスタに確保する必要がある。しかしながら、特許文献１の
構成においては、チャネル幅を拡大すると必然的に駆動トランジスタの面積が増大すると
いう問題がある。特にボトムエミッション型の発光装置においては、発光素子による放射
光の出射側に駆動トランジスタが配置されるから、その面積の増大は開口率の低下に直結
する。このような事情を背景として、本発明は、開口率の低下といった不利益を伴なうこ
となく所望の特性の駆動トランジスタを作成するという課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
この課題を解決するために、本発明に係る発光装置は、電源線から発光素子に供給され
る電流量を制御する駆動トランジスタが基板上に形成された発光装置であって、駆動トラ
ンジスタは、ソース領域とドレイン領域との間にチャネル領域が形成された半導体層と、
ゲート絶縁層を挟んでチャネル領域に対向するゲート電極とを含み、電源線は、チャネル
領域と重なり合うことを特徴とする。なお、電源線がチャネル領域の一部と重なり合うか
全部と重なり合うかは本発明において不問である。また、本発明における電源線は所定の
電位（例えば高位側や低位側の電源電位）が供給される配線である。
【０００５】
この構成においては、駆動トランジスタのチャネル領域と重なり合うように電源線が形
成されるから、電源線によって覆われた領域の範囲内であれば、チャネル幅やチャネル長
を如何に選定したとしても駆動トランジスタと電源線との総面積（さらにボトムエミッシ
ョン型の発光装置における開口率）は変わらない。したがって、駆動トランジスタと電源
線との総面積に起因した種々の不利益（例えば開口率の低下）を解消することができる。
【０００６】
例えば、ボトムエミッション型の発光装置において、電源線によって覆われた範囲内に
て駆動トランジスタのチャネル幅を所期の寸法に拡大すれば、開口率を低下させることな
く、電源線から発光素子に供給される電流量を充分に確保することが可能である。また、
開口率が高水準に維持されるということは、所期の光量を発光装置から出射するための発
光層に供給されるべき電気エネルギが低減されることを意味する。発光層（特に有機ＥＬ
材料）は高い電気エネルギが供給されるほど特性の劣化が進行するから、発光層に供給さ
れる電気エネルギを低減できる本発明によれば、発光層の寿命（発光量や発光効率などの
特性値が所定値に低下するまでの時間長）を長期化できるという利点がある。
【０００７】
本発明の具体的な態様において、半導体層には、電源線の延在する方向がチャネル長と
なるようにソース領域とドレイン領域とチャネル領域とが形成される。この態様によれば
、電源線に沿って充分なチャネル長を確保できるから、駆動トランジスタを飽和領域で動
作させる場合（典型的には駆動トランジスタがオン状態とオフ状態の何れかに択一的に制
御される場合）に特に好適である。駆動トランジスタを飽和領域で動作させる場合として
は、例えば、駆動トランジスタがオン状態を維持する時間長とオフ状態を維持する時間長
との比率を制御することによって発光素子の光量（階調）を制御する場合（パルス幅変調
による階調の制御）がある。なお、この態様の具体例は、例えば第２実施形態や第５実施
形態として後述される。
【０００８】
他の態様において、半導体層には、電源線の延在する方向がチャネル幅となるようにソ
ース領域とドレイン領域とチャネル領域とが形成される。この態様によれば、電源線に沿
って充分なチャネル幅を確保できるから、駆動トランジスタを線形領域で動作させる場合
に特に好適である。駆動トランジスタを線形領域で動作させる場合としては、例えば、駆
動トランジスタのソース−ドレイン間の電流をゲート電極の電位に応じて複数の段階の何
れかに制御することによって発光素子の光量（階調）を制御する場合がある。なお、この
態様の具体例は、例えば第１実施形態・第３実施形態および第４実施形態として後述され
る。
【０００９】
駆動トランジスタのチャネル幅の方向に電源線が延在する態様において、さらに望まし
くは、半導体層およびゲート電極を覆う第１絶縁層が設けられ、ゲート電極は電源線と同
方向に延在し、電源線は、第１絶縁層に形成された複数のコンタクトホールを介してソー
ス領域およびドレイン領域の何れかに導通し、複数のコンタクトホールは、ゲート電極に
沿って配列する。この態様によれば、ゲート電極に沿った長手状の領域に複数のコンタク
トホールのスペースを容易に確保することができる。そして、電源線が複数のコンタクト
ホールを介して半導体層に接続されるから、例えばひとつのコンタクトホールのみが形成
された構成と比較して、電源線と半導体層との導通の確実性が担保され、さらには両者の
接触部の抵抗を低減することができる。なお、この態様の具体例は第４実施形態（図１５
）として後述される。また、コンタクトホールとは、絶縁層の一方の側に位置する要素と
絶縁層の他方の側に位置する要素とを電気的に接続するための部分であり、より具体的に
は絶縁層をその厚さ方向に貫通する部分（孔や穴）である。コンタクトホールの平面的な
形状は任意である。
【００１０】
本発明の望ましい態様において、第１電極（例えば図１の電極Ｅa1や図１９の電極Ｅb1
）と第２電極（例えば図１の電極Ｅa2や図１９の電極Ｅb2）とを含む容量素子を具備し、
駆動トランジスタと容量素子とは電源線が延在する方向に配列し、ゲート電極と第２電極
とは電気的に接続され、電源線は、チャネル領域および容量素子と重なり合う。なお、こ
の態様における容量素子は、駆動トランジスタのゲート電極の電位を保持するための手段
（例えば図１の容量素子Ｃ1）であってもよいし、駆動トランジスタのゲート電極を容量
カップリングによって所望の電位に設定するための手段（例えば図１９の容量素子Ｃ2）
であってもよい。
【００１１】
この態様によれば、駆動トランジスタのチャネル領域だけでなく容量素子にも重なり合
うように電源線が形成される。したがって、電源線と容量素子とが重なり合わない構成と
比較して、駆動トランジスタと電源線と容量素子との総面積を低減することができる。例
えば、電源線によって覆われた範囲内において容量素子の各電極の面積を拡大することに
よって充分な静電容量の容量素子が構成される。さらに好適な態様において、第１電極は
半導体層と同一の材料によって形成され、第２電極はゲート電極と同一の材料によって形
成される。この態様によれば、共通の導電膜の選択的な除去によって第１電極と半導体層
（あるいは第２電極とゲート電極）とを一括的に形成することができるから、各々が別個
の材料によって形成された構成と比較して、製造工程の簡素化や製造コストの低減が実現
される。
【００１２】
本発明の発光装置は、トップエミッション型およびボトムエミッション型の双方に適用
される。なお、ボトムエミッション型の発光装置においては、発光素子からみて基板側（
すなわち発光素子からの放射光の出射側）に駆動トランジスタが配置される。この構成に
おいては、駆動トランジスタのチャネル領域の形態（寸法や形状）が開口率に直結する。
したがって、開口率を低下することなく所望の特性の駆動トランジスタを作成し得る本発
明は、ボトムエミッション型の発光装置に特に好適に採用される。
【００１３】
また、本発明における駆動トランジスタは、ボトムゲート構造およびトップゲート構造
の何れであってもよい。ボトムゲート構造においては、半導体層に対して基板側にゲート
電極が形成される。トップゲート構造においては、半導体層に対して基板とは反対側にゲ
ート電極が形成される。このトップゲート構造において、ゲート電極を挟んで半導体層と
は反対側に電源線を形成すれば、ゲート電極と電源線とによって形成される容量を、駆動
トランジスタのゲート電極の電位を保持するために利用することができる。したがって、
ゲート電極とは別個に形成された容量素子の面積を縮小する（理想的にはゲート電極とは
別個の容量素子を不要とする）ことができる。
【００１４】
本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、発光
装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコン
ピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示
に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成
するための露光装置（露光ヘッド）としても本発明の発光装置を適用することができる。
【発明を実施するための最良の形態】
【００１５】
＜Ａ：発光装置の電気的な構成＞
図１は、本発明の第１実施形態から第４実施形態に係る発光装置の電気的な構成を示す
回路図である。同図に示すように、発光装置Ｄは、相互に交差する複数の選択線１１と複
数の信号線１３とを有する。選択線１１と信号線１３との各交差には画素Ｐが配置される
。したがって、これらの画素Ｐはマトリクス状に配列する。各画素Ｐには電源線１５を介
して電源電位Ｖddが供給される。
【００１６】
電源線１５から接地線（接地電位Ｇnd）に至る経路上には発光素子Ｅと駆動トランジス
タＴdrとが配置される。発光素子Ｅは、有機ＥＬ材料からなる発光層２３を第１電極２１
（陽極）と第２電極２２（陰極）との間に介在させた素子である。第１電極２１は、画素
Ｐごとに相互に離間して形成される。一方、第２電極２２は、複数の画素Ｐにわたって連
続に形成されて接地（Ｇnd）される。発光層２３は、第１電極２１から第２電極２２に流
れる電流量に応じた光量で発光する。
【００１７】
駆動トランジスタＴdrは、発光素子Ｅに供給される電流量を制御するためのｎチャネル
型の薄膜トランジスタである。駆動トランジスタＴdrのソース電極は発光素子Ｅの第１電
極２１に接続される。駆動トランジスタＴdrのドレイン電極は電源線１５に接続される。
このドレイン電極とゲート電極との間には、ゲート電極の電位を保持する容量素子Ｃ1が
介在する。この容量素子Ｃ1は、駆動トランジスタＴdrのドレイン電極に接続された電極
Ｅa1と駆動トランジスタＴdrのゲート電極に接続された電極Ｅa2とを含む。
【００１８】
図１の選択トランジスタＴslは、駆動トランジスタＴdrのゲート電極（電極Ｅa2）と信
号線１３との間に介在して両者の電気的な接続を制御するｎチャネル型の薄膜トランジス
タである。この選択トランジスタＴslのゲート電極は選択線１１に接続される。なお、駆
動トランジスタＴdrや選択トランジスタＴslの導電型は適宜に変更される。
【００１９】
選択線１１に供給される選択信号Ｓがアクティブレベル（ハイレベル）に遷移して選択
トランジスタＴslがオン状態に変化すると、画素Ｐに指定された階調に応じたデータ電位
Ｖdataが信号線１３から選択トランジスタＴslを経由して駆動トランジスタＴdrのゲート
電極に供給される。このときに容量素子Ｃ1にはデータ電位Ｖdataに応じた電荷が蓄積さ
れるから、選択線１１が非アクティブレベルに遷移して選択トランジスタＴslがオフ状態
に変化しても、駆動トランジスタＴdrのゲート電極はデータ電位Ｖdataに維持される。し
たがって、発光素子Ｅには、駆動トランジスタＴdrのゲート電極の電位に応じた電流（デ
ータ電位Ｖdataに応じた電流）が継続的に供給される。この電流の供給によって発光素子
Ｅはデータ電位Ｖdataに応じた輝度で発光する。
【００２０】
＜Ｂ−１：第１実施形態＞
次に、本発明の第１実施形態に係る発光装置Ｄの画素Ｐの具体的な構成を説明する。図
２は、ひとつの画素Ｐの構成を示す平面図であり、図３は、図２におけるIII−III線から
みた断面図である。図３に示すように、駆動トランジスタＴdrや発光素子Ｅといった図１
の要素は基板１０の表面上に形成される。基板１０は、ガラスやプラスチックなど各種の
絶縁性材料からなる板状の部材である。なお、基板１０を被覆する絶縁性の膜体（例えば
酸化珪素や窒化珪素などの膜体）を下地として画素Ｐの各要素を形成してもよい。
【００２１】
図２に示すように、選択線１１はＸ方向に延在し、信号線１３および電源線１５はＸ方
向と直交するＹ方向に延在する。発光素子Ｅを構成する第１電極２１は信号線１３と電源
線１５との間隙に形成される。図４ないし図６は、図２に図示された要素が順次に形成さ
れていく様子を示す平面図である。なお、図４ないし図６においては、以後の工程にて第
１電極２１が形成される領域（以下「電極形成領域」という）Ａが二点鎖線によって図示
されている。
【００２２】
図２ないし図４に示すように、基板１０の表面上には半導体層３１と半導体層４１とが
画素Ｐごとに形成される。半導体層３１と半導体層４１とは、基板１０の全域にわたって
形成された半導体材料（例えばシリコン）の膜体をパターニングすることによって同一の
工程で一括的に形成される。なお、半導体層３１と半導体層４１との関係のように、複数
の要素がひとつの膜体の選択的な除去によって同一の工程で形成されることを以下では単
に「同層から形成される」と表記する。同層から形成された各要素は同一の材料からなる
。
【００２３】
図２および図４に示すように、半導体層３１は、略Ｌ字状に成形された部分である。さ
らに詳述すると、半導体層３１は、駆動トランジスタＴdrを構成する素子部３１１と、電
極形成領域ＡからみてＹ方向の負側の領域にて素子部３１１からＸ方向に延在する延在部
３１３と、素子部３１１からＹ方向の正側に連続する電極Ｅa1とを含む。素子部３１１の
うちＹ方向における中途の部分にはＸ方向に延在する切欠部３１５が形成される。図４に
示される第１部分３１１aは切欠部３１５からみて延在部３１３側に位置する領域であり
、第２部分３１１bは切欠部３１５からみて電極Ｅa1側に位置する領域である。一方、半
導体層４１は、電極形成領域ＡをＹ方向に挟んで延在部３１３とは反対側に形成されてＸ
方向に延在する。
【００２４】
図３に示すように、半導体層３１と半導体層４１とが形成された基板１０の表面はその
全域にわたってゲート絶縁層Ｌgに覆われる。図２・図３および図５に示すように、ゲー
ト絶縁層Ｌgの面上には中間導電体５１と選択線１１とが同層から形成される。図５に示
すように、中間導電体５１は、電極Ｅa2とゲート電極５１１と接続部５１３とを含む。電
極Ｅa2は、基板１０に垂直な方向からみて電極Ｅa1と重なり合う部分である。図３に示す
ように電極Ｅa1と電極Ｅa2とがゲート絶縁層Ｌgを挟んで対向することによって図１の容
量素子Ｃ1が形成される。接続部５１３は、電極形成領域ＡからみてＹ方向の正側の領域
にて電極Ｅa2からＸ方向に延在する部分である。
【００２５】
ゲート電極５１１は、電極Ｅa2のうちＸ方向の中央部からＹ方向の負側に延在する部分
（電極Ｅa2よりも幅狭な部分）であり、切欠部３１５を跨いで第１部分３１１aおよび第
２部分３１１bと重なり合う。図２および図３に示すように、半導体層３１のうちゲート
絶縁層Ｌgを挟んでゲート電極５１１に対向する部分がチャネル領域３１cとされる。半導
体層３１には、このチャネル領域３１cを挟むようにソース領域３１sとドレイン領域３１
dとが形成される。ソース領域３１sはチャネル領域３１cからみて延在部３１３側の領域
であり、ドレイン領域３１dはチャネル領域３１cよりも電極Ｅa1側の領域である。したが
って、図５に示すように、ゲート電極５１１の線幅（Ｘ方向における寸法）が駆動トラン
ジスタＴdrのチャネル長Ｌに相当し、第１部分３１１aのＹ方向における寸法が駆動トラ
ンジスタＴdrのチャネル幅Ｗに相当する。駆動トランジスタＴdrと容量素子Ｃ1とはＹ方
向に配列する。また、以上のように、半導体層３１に切欠部３１５が形成された構成によ
って、半導体層３１のソース領域３１sと電極Ｅa1とが電気的に切り離されるとともに、
半導体層３１のドレイン領域３１dと電極Ｅa1とが電気的に接続される。
【００２６】
選択線１１は、半導体層４１の近傍にてＸ方向に延在する。この選択線１１からＹ方向
の負側に分岐して半導体層４１と重なり合う部分１１１は選択トランジスタＴslのゲート
電極として機能する。すなわち、半導体層４１のうちゲート絶縁層Ｌgを挟んで部分１１
１に対向する部分が選択トランジスタＴslのチャネル領域である。
【００２７】
図３に示すように、中間導電体５１（ゲート電極５１１や電極Ｅa2）と選択線１１とが
形成されたゲート絶縁層Ｌgの表面は第１絶縁層Ｌ1に覆われる。図２・図３および図６に
示すように、第１絶縁層Ｌ1の面上には、信号線１３と接続部６１１と電源線１５と電極
接続部６８とが同層から形成される。
【００２８】
信号線１３は、電極形成領域ＡからみてＸ方向の負側の領域にてＹ方向に延在する配線
である。図５および図６に示すように、信号線１３からＸ方向に分岐して半導体層４１と
重なり合う部分１３１は、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホー
ルＣＨ1を介して半導体層４１のドレイン領域に導通する。これにより部分１３１は選択
トランジスタＴslのドレイン電極として機能する。
【００２９】
接続部６１１は、Ｘ方向に延在して半導体層４１および接続部５１３（中間導電体５１
）の双方と重なり合う部分である。図５および図６に示すように、接続部６１１は、第１
絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホールＣＨ2を介して半導体層４１
のソース領域に導通する。これにより接続部６１１は選択トランジスタＴslのソース電極
として機能する。さらに、接続部６１１は、第１絶縁層Ｌ1を貫通するコンタクトホール
ＣＨ3を介して接続部５１３に導通する。以上の構成によって選択トランジスタＴslと電
極Ｅa2（さらには駆動トランジスタＴdrのゲート電極５１１）とが電気的に接続される。
【００３０】
電極接続部６８は、半導体層３１の延在部３１３と部分的に重なり合うように形成され
た略矩形状の部分である。図３・図５および図６に示すように、電極接続部６８は、第１
絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホールＣＨ4を介して延在部３１３
（半導体層３１のソース領域３１s）に導通する。すなわち、電極接続部６８は駆動トラ
ンジスタＴdrのソース電極として機能する。
【００３１】
電源線１５は、図２・図３および図６に示すように、基板１０に垂直な方向からみて駆
動トランジスタＴdrのチャネル領域３１c（ゲート電極５１１）と重なり合う配線である
。本実施形態における電源線１５は、Ｙ方向に配列する駆動トランジスタＴdrおよび容量
素子Ｃ1の双方と重なり合うようにＹ方向に延在する。さらに、本実施形態においては、
電源線１５の延在する方向（Ｙ方向）が駆動トランジスタＴdrのチャネル幅Ｗの方向と一
致するように、チャネル領域３１cとソース領域３１sとドレイン領域３１dとの形状や位
置（換言するとゲート電極５１１の形状）が選定されている。図５および図６に示すよう
に、素子部３１１の第２部分３１１bと重なり合う領域内にあってゲート電極５１１をＸ
方向に挟む各位置には、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホール
ＣＨ5が形成される。電源線１５は、各コンタクトホールＣＨ5を介して半導体層３１のド
レイン領域３１dに導通する。すなわち、電源線１５のうち第２部分３１１bと重なり合う
部分は、駆動トランジスタＴdrのドレイン電極として機能する。
【００３２】
図３に示すように、電極接続部６８や電源線１５が形成された第１絶縁層Ｌ1の表面は
第２絶縁層Ｌ2に覆われる。第２絶縁層Ｌ2の表面には第１電極２１が形成される。第１電
極２１は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）といった光
透過性の導電性材料によって形成された略矩形状の電極であり、第２絶縁層Ｌ2を貫通す
るコンタクトホールＣＨ6を介して電極接続部６８に導通する。
【００３３】
第１電極２１が形成された第２絶縁層Ｌ2の面上には、各画素Ｐの境界を仕切る形状（
格子状）の隔壁２５が形成される。この隔壁２５は、相隣接する第１電極２１を電気的に
絶縁させる役割（すなわち第１電極２１の電位の個別的な制御を可能とする役割）を担う
。隔壁２５の内周面に包囲されて第１電極２１を底面とする窪みに発光層２３が配置され
る。なお、発光層２３による発光を促進または効率化するための各種の機能層（正孔注入
層、正孔輸送層、電子注入層、電子輸送層、正孔ブロック層、電子ブロック層）が発光層
２３に積層された構成としてもよい。
【００３４】
図３に示すように、第２電極２２は、複数の画素Ｐにわたって連続に形成されて発光層
２３と隔壁２５とを覆う電極である。したがって、隔壁２５は、各発光素子Ｅの間隙の領
域において各第１電極２１と第２電極２２とを電気的に絶縁する。換言すると、隔壁２５
は、第１電極２１と第２電極２２との間に電流が流れる領域（すなわち実際に発光する領
域）を画定する。第２電極２２は、アルミニウムや銀といった単体金属やこれらを主成分
とする合金など光反射性を有する導電性材料によって形成される。したがって、発光層２
３から基板１０側に出射した光と、発光層２３から基板１０とは反対側に出射して第２電
極２２の表面で反射した光とが、第１電極２１と各絶縁層（Ｌ2・Ｌ1・Ｌg）と基板１０
とを透過して出射する。すなわち、本実施形態の発光装置Ｄはボトムエミッション型であ
る。
【００３５】
以上に説明したように、本実施形態においては、駆動トランジスタＴdrのチャネル領域
３１cや容量素子Ｃ1と重なり合うように電源線１５が形成されるから、電源線１５が駆動
トランジスタＴdrや容量素子Ｃ1とは重なり合わないように形成された従来の構成と比較
して、駆動トランジスタＴdrと容量素子Ｃ1と電源線１５との総面積を削減することがで
きる。したがって、ボトムエミッション型の発光装置Ｄにおいて開口率を向上させること
ができる。また、開口率が向上するということは、発光装置Ｄから所期の光量を放射する
ために必要となる電気エネルギが低減されることを意味する。発光層２３（特に有機ＥＬ
材料）は、高い電気エネルギが付与されるほど光学特性の劣化が進行するから、開口率が
向上される本実施形態によれば、発光層２３を長寿命化することができるという効果が奏
される。
【００３６】
ところで、各画素Ｐに供給される電源電位Ｖddの安定化や発光素子Ｅに対する充分な電
流の供給のためには電源線１５が幅広であることが望ましい。しかしながら、電源線１５
が駆動トランジスタＴdrや容量素子Ｃ1と重なり合わない構成においては、電源線１５の
線幅の拡大が開口率の低下に直結するという問題がある。これに対し、本実施形態におい
ては、駆動トランジスタＴdr（チャネル領域３１c）や容量素子Ｃ1と重なり合う範囲内で
電源線１５を拡大しても開口率には何らの影響もない。したがって、本実施形態によれば
、開口率を低下させることなく電源線１５について充分な線幅を確保して電源電位Ｖddを
安定化することができるという利点がある。
【００３７】
また、コンタクトホールＣＨ5の面積が小さい構成においては、コンタクトホールＣＨ5
の形成の不良に起因して電源線１５と駆動トランジスタＴdrとが充分に導通しない場合や
、電源線１５と駆動トランジスタＴdr（半導体層３１）との接触部の抵抗が増大する場合
がある。また、電源線１５から駆動トランジスタＴdrに大電流が流れ込むと電源線１５と
駆動トランジスタＴdrとの接触部が破壊される可能性もある。これに対し、本実施形態に
よれば、以上に説明したように電源線１５の線幅が従来の構成と比較して拡大されるから
、コンタクトホールＣＨ5の総数や各々の面積を充分に確保することができる。すなわち
、本実施形態に例示した構成においては、２個のコンタクトホールＣＨ5が形成され、各
コンタクトホールＣＨ5には電源線１５と駆動トランジスタＴdrとの確実な導通に必要な
面積が確保される。したがって、電源線１５と駆動トランジスタＴdrとを確実に導通させ
るとともに両者の接触部の抵抗を低減し、さらには両者の接触部の破壊を防止することが
できる。
【００３８】
以上においては電源線１５の線幅に着目したが、駆動トランジスタＴdrの特性に着目す
ると、本実施形態には以下のような利点もある。すなわち、本実施形態においては、電源
線１５によって覆われた領域の範囲内であれば、駆動トランジスタＴdrのチャネル長Ｌや
チャネル幅Ｗを如何に選定したとしても開口率は変化しない。したがって、高い開口率を
維持しながら所望の特性の駆動トランジスタＴdrを作成することができる。特に本実施形
態においては、電源線１５の延在する方向（Ｙ方向）がチャネル幅Ｗとなるようにチャネ
ル領域３１c（ゲート電極５１１の形態）が画定されるから、駆動トランジスタＴdrにつ
いて充分なチャネル幅Ｗを容易に確保することができる。したがって、発光素子Ｅに充分
な電流量を供給し得る駆動トランジスタＴdrが実現される。
【００３９】
なお、チャネル幅Ｗが大きい駆動トランジスタＴdrは線形領域が広いから、チャネル幅
Ｗを充分に確保できる本実施形態は、駆動トランジスタＴdrの抵抗値を段階的に変化させ
るべき方式の発光装置Ｄに特に好適である。このような方式としては、例えば、各画素Ｐ
に指定された階調に応じて駆動トランジスタＴdrのゲート電極の電位を段階的に変化させ
ることで発光素子Ｅへの電流量を段階的に制御する方式がある。
【００４０】
また、本実施形態によれば開口率を低下させることなくゲート電極５１１の面積（チャ
ネル領域３１cの面積）が拡大されるから、駆動トランジスタＴdrのゲート容量を容易に
確保することができる。このゲート容量はデータ電位Ｖdataの保持（ゲート電極５１１の
電位の保持）に利用されるから、本実施形態によれば、容量素子Ｃ1に必要となる静電容
量を低減することができる。したがって、容量素子Ｃ1を小面積化する（理想的には容量
素子Ｃ1を不要とする）ことができる。もっとも、本実施形態においては、駆動トランジ
スタＴdrだけでなく容量素子Ｃ1にも重なり合うように電源線１５が形成されるから、電
源線１５によって覆われた領域の範囲内であれば、電極Ｅa1や電極Ｅa2の面積を如何に選
定したとしても開口率には影響しない。したがって、別の観点からすれば、開口率を低下
させることなく容量素子Ｃ1に充分な静電容量を確保できるという利点もある。
【００４１】
本実施形態において、第１電極２１を駆動トランジスタＴdrに接続するための要素（延
在部３１３や電極接続部６８）と、選択トランジスタＴslを構成する要素（信号線１３の
部分１３１や半導体層４１や接続部６１１）とは、Ｙ方向に沿って発光層２３を挟む各位
置に形成される。また、発光層２３からみてＸ方向の一方の側には信号線１３が配置され
、他方の側には、駆動トランジスタＴdrや容量素子Ｃ1が配置されるとともに電源線１５
が両者と重なり合うように形成される。以上のように、本実施形態においては、発光層２
３の四方を包囲するように各種の素子や配線が配置されるから、発光層２３の形状が単純
化されるとともにその面積が充分に確保されるというという利点がある。また、信号線１
３の部分１３１と半導体層４１と接続部６１１と接続部５１３とがＸ方向に沿って配置さ
れ、各々を導通するためのコンタクトホール（ＣＨ1・ＣＨ2・ＣＨ3）がＸ方向に沿って
直線状に配列する。この構成によれば、部分１３１と半導体層４１と接続部６１１と接続
部５１３とが直線的に配列しない構成と比較して、発光層２３の形状の単純化や大面積化
をいっそう容易に実現することができる。
【００４２】
＜Ｂ−２：第２実施形態＞
次に、本発明の第２実施形態に係る発光装置Ｄの画素Ｐの具体的な構成を説明する。図
７は、本実施形態における画素Ｐの構成を示す平面図である。図８ないし図１０は、図７
に示された要素が順次に形成されていく様子を示す平面図である。なお、以下に示す各実
施形態のうち第１実施形態と同様の要素については第１実施形態と共通の符号を付してそ
の詳細な説明を適宜に省略する。
【００４３】
図７および図８に示すように、基板１０の面上には半導体層３２と半導体層４２とが同
層から形成される。半導体層３２は、第１実施形態の半導体層３１と同様に、素子部３２
１と延在部３２３と電極Ｅa1とを含む。ただし、本実施形態における素子部３２１に切欠
部３１５は形成されていない。また、本実施形態の半導体層４２は、Ｙ方向を長手とする
島状の部分である。半導体層３２と半導体層４２とが形成された基板１０の表面はゲート
絶縁層Ｌgに覆われる。
【００４４】
図７および図９に示すように、ゲート絶縁層Ｌgの面上には選択線１１と中間導電体５
２とが同層から形成される。選択線１１は、Ｘ方向に延在して半導体層４２と交差する。
半導体層４２のうちゲート絶縁層Ｌgを挟んで選択線１１に対向する部分が選択トランジ
スタＴslのチャネル領域となる。
【００４５】
中間導電体５２は、電極Ｅa1に対向して容量素子Ｃ1を構成する電極Ｅa2と、電極Ｅa2
からみてＹ方向の負側に間隔をあけて隣接するゲート電極５２１と、電極Ｅa2とゲート電
極５２１とを連結する連結部５２２と、第１実施形態の接続部５１３と同形態の接続部５
２３とを含む。ゲート電極５２１は、半導体層３２の素子部３２１と重なり合う電極であ
り、連結部５２２から素子部３２１の略全幅（Ｘ方向の寸法）にわたってＸ方向に延在す
る。図７に示すように、半導体層３２のうちゲート絶縁層Ｌgを挟んでゲート電極５２１
に対向する部分がチャネル領域３２cである。このチャネル領域３２cを挟むようにソース
領域３２sおよびドレイン領域３２dが形成される。したがって、本実施形態においては、
図９に示すように、ゲート電極５２１のＹ方向における寸法がチャネル長Ｌに相当し、ゲ
ート電極５２１のＸ方向における寸法がチャネル幅Ｗに相当する。
【００４６】
選択線１１と中間導電体５２とが形成されたゲート絶縁層Ｌgの表面は第１絶縁層Ｌ1に
覆われる。図７および図１０に示すように、第１絶縁層Ｌ1の面上には、信号線１３と接
続部６２１と電極接続部６８と電源線１５とが形成される。信号線１３は、第１実施形態
と同様に、部分１３１と半導体層４２と接続部６２１とを介して電極Ｅa2に電気的に接続
される。
【００４７】
図１０に示すように、電源線１５は、基板１０に垂直な方向からみて駆動トランジスタ
Ｔdr（特にチャネル領域３１c）および容量素子Ｃ1の双方と重なり合うようにＹ方向に延
在する。素子部３２１のうち中間導電体５２と重なり合わない部分（より具体的にはゲー
ト電極５２１と電極Ｅa2との間隙）には、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通する
２個のコンタクトホールＣＨ5が形成される。電源線１５は、各コンタクトホールＣＨ5を
介して半導体層３２のドレイン領域３２dに導通する。
【００４８】
電極接続部６８は、第１実施形態と同様に、コンタクトホールＣＨ4を介して半導体層
３２の延在部３２３に導通する。発光素子Ｅの第１電極２１は、図７および図１０に示す
ように、信号線１３や電源線１５を覆う第２絶縁層Ｌ2のコンタクトホールＣＨ6を介して
電極接続部６８に導通する。発光層２３や隔壁２５や第２電極２２の構成は第１実施形態
と同様である。
【００４９】
以上のように、本実施形態においても、駆動トランジスタＴdrのチャネル領域３２c（
ゲート電極５２１）や容量素子Ｃ1と重なり合うように電源線１５が形成されるから、第
１実施形態と同様の作用および効果が奏される。また、本実施形態においては、電源線１
５の延在する方向（Ｙ方向）がチャネル長Ｌとなるようにチャネル領域３２cとソース領
域３２sとドレイン領域３２dとが画定されるから、駆動トランジスタＴdrについて充分な
チャネル長Ｌを容易に確保することができる。チャネル長Ｌが大きい駆動トランジスタＴ
drは飽和領域が広いから、駆動トランジスタＴdrのオン状態とオフ状態とが明確に区別さ
れるべき方式の発光装置Ｄに本実施形態は特に好適である。このような方式としては、例
えば、各画素Ｐに指定された階調に応じて駆動トランジスタＴdrのオン状態の期間とオフ
状態の期間とを比率を変化させることで発光素子Ｅの光量（階調）を制御する方式（パル
ス幅変調方式による階調制御）がある。
【００５０】
なお、本実施形態においても、図２に例示した第１実施形態と同様に、信号線１３の部
分１３１と半導体層４１と接続部６２１と接続部５２３とがＸ方向に沿って配列されると
ともに各コンタクトホール（ＣＨ1・ＣＨ2・ＣＨ3）がＸ方向に沿って直線状に配列する
構成を採用することができる。この構成によれば、発光層２３の形状の単純化や大面積化
をいっそう容易に実現することができる。
【００５１】
＜Ｂ−３：第３実施形態＞
次に、本発明の第３実施形態に係る発光装置Ｄの画素Ｐの具体的な構成を説明する。図
１１は、本実施形態における画素Ｐの構成を示す平面図である。同図に示すように、本実
施形態においては、選択線１１がＹ方向に延在するとともに信号線１３および電源線１５
がＸ方向に延在する。図１２ないし図１４は、図１１に示された各要素が順次に形成され
ていく様子を示す平面図である。
【００５２】
図１１および図１２に示すように、基板１０の面上には半導体層３３と半導体層４３と
が同層から形成される。半導体層３３は、略コ字状（略Ｕ字状）の部分である。さらに詳
述すると、半導体層３３は、Ｘ方向に延在する電極Ｅa1と、電極Ｅa1からＸ方向の正側に
連続する素子部３３１と、電極Ｅa1や素子部３３１と電極形成領域Ａとの間隙にてＸ方向
に延在する延在部３３３と、素子部３３１と延在部３３３とを各々のＸ方向の正側の端部
にて相互に連結する連結部３３５とを含む。
【００５３】
半導体層４３は、各々がＸ方向に延在する４個の部分（４３１ないし４３４）とＹ方向
に延在する接続部４３６とを含む。部分４３１と部分４３２とはＸ方向における負側の端
部にて相互に連結される。部分４３２と部分４３３とはＸ方向における正側の端部にて相
互に連結される。また、部分４３３と部分４３４とはＸ方向における負側の端部にて相互
に連結される。接続部４３６は部分４３４のＸ方向における正側の端部に連結される。
【００５４】
図１１および図１３に示すように、半導体層３３と半導体層４３とを覆うゲート絶縁層
Ｌgの面上には選択線１１と中間導電体５３とが同層から形成される。選択線１１は、Ｙ
方向に延在して半導体層４３の部分４３１ないし部分４３４と交差する。この構成におい
て、部分４３１ないし部分４３４の各々のうち選択線１１と重なり合う部分が選択トラン
ジスタＴslのチャネル領域となる。すなわち、本実形態における選択トランジスタＴslは
、部分４３１および部分４３２を含むデュアルゲート構造のトランジスタと部分４３３お
よび部分４３４を含むデュアルゲート構造のトランジスタとが直列に配列された構成であ
る。この構成によれば、単一のチャネル領域のみを含むひとつのトランジスタが選択トラ
ンジスタＴslとして利用される構成と比較して、半導体層４３の各チャネル領域を介した
電流のリークを抑制することができる。
【００５５】
図１３に示すように、中間導電体５３は、Ｘ方向を長手とする電極Ｅa2と、電極Ｅa2か
らＸ方向の正側に延在するゲート電極５３１と、電極Ｅa2におけるＸ方向の負側の周縁か
らＹ方向に延在する接続部５３３とを含む。電極Ｅa2と電極Ｅa1とがゲート絶縁層Ｌgを
挟んで対向することによって容量素子Ｃ1が形成される。
【００５６】
ゲート電極５３１は、半導体層３３の素子部３３１と重なり合う電極であり、連結部３
３５の略全幅にわたってＸ方向に延在する。図１１および図１３に示すように、半導体層
３３のうちゲート絶縁層Ｌgを挟んでゲート電極５３１に対向する部分が駆動トランジス
タＴdrのチャネル領域３３cである。また、半導体層３３のうちチャネル領域３３cを挟ん
で電極Ｅa2側に位置する領域はドレイン領域３３dであり、延在部３３３側に位置する領
域はソース領域３３sである。したがって、図１３に示すように、ゲート電極５３１の線
幅（Ｙ方向の寸法）がチャネル長Ｌに相当し、連結部３３５のＸ方向における寸法がチャ
ネル幅Ｗに相当する。また、駆動トランジスタＴdrと容量素子Ｃ1とはＸ方向に配列する
。
【００５７】
選択線１１と中間導電体５３とが形成されたゲート絶縁層Ｌgの表面は第１絶縁層Ｌ1に
覆われる。図１１および図１４に示すように、第１絶縁層Ｌ1の面上には、信号線１３と
接続部６３１と電極接続部６８と電源線１５とが同層から形成される。信号線１３は、第
１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホールＣＨ1を介して半導体層４
３の接続部４３６に導通する。電極接続部６８の形態や他の要素との接続の関係は第１実
施形態や第２実施形態と同様である。
【００５８】
接続部６３１は、半導体層４３の部分４３１におけるＸ方向の正側の端部と中間導電体
５３の接続部５３３とに重なり合うようにＹ方向に延在する。図１３および図１４に示す
ように、接続部６３１は、コンタクトホールＣＨ2を介して部分４３１に導通するととも
に、コンタクトホールＣＨ3を介して中間導電体５３の接続部５３３に導通する。すなわ
ち、選択トランジスタＴslのソース電極（部分４３１）と容量素子Ｃ1の電極Ｅa2（さら
には駆動トランジスタＴdrのゲート電極５３１）とが接続部６３１を介して電気的に接続
される。
【００５９】
電源線１５は、基板１０に垂直な方向からみて駆動トランジスタＴdrのチャネル領域３
３cおよび容量素子Ｃ1の双方と重なり合うようにＸ方向に延在する。素子部３３１のうち
中間導電体５２と重なり合わない領域には第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通する
コンタクトホールＣＨ5が形成される。電源線１５は、このコンタクトホールＣＨ5を介し
て半導体層３３のドレイン領域３３dに導通する。
【００６０】
以上に説明したように、本実施形態においても駆動トランジスタＴdrのチャネル領域３
３c（ゲート電極５３１）や容量素子Ｃ1と重なり合うように電源線１５が形成されるから
、第１実施形態と同様の作用および効果が奏される。また、本実施形態においては、電源
線１５の延在する方向とチャネル幅Ｗの方向とが一致するようにチャネル領域３３cとソ
ース領域３３sとドレイン領域３３dとが画定されるから、第１実施形態と同様に、駆動ト
ランジスタＴdrについて充分なチャネル幅Ｗを確保することができるという利点がある。
【００６１】
また、本実施形態においては、基板１０に垂直な方向からみて電極接続部６８と信号線
１３との間隙の領域に駆動トランジスタＴdrが配置され、この駆動トランジスタＴdrを覆
う電源線１５が信号線１３と同層から形成される。この構成においては、信号線１３と電
源線１５とが近接するから、駆動トランジスタＴdrと信号線１３とが隣接する構成にも拘
わらず、信号線１３に発生したノイズが駆動トランジスタＴdrや電極接続部６８に与える
影響を低減ないし防止することが可能である。
【００６２】
なお、第１実施形態や第２実施形態においては、信号線１３と容量素子Ｃ1（駆動トラ
ンジスタＴdr）とがＸ方向に沿って発光層２３を挟む各位置に配置された構成を例示した
。この構成においては、信号線１３と容量素子Ｃ1との間の選択トランジスタＴslに関わ
る要素（部分１３１・半導体層４１・接続部６１１（６２１）および接続部５１３（５２
３））を、発光層２３のＸ方向における全幅にわたって配置する必要がある。これに対し
、本実施形態においては、選択トランジスタＴslに関わる要素（半導体層４３や接続部６
３１）を発光層２３とは無関係に配置することができるから、第１実施形態や第２実施形
態と対比すると、例えば部分１３１や接続部６１１を省略できる分だけ開口率を増加する
ことができる。
【００６３】
また、本実施形態においては、駆動トランジスタＴdrからみて発光層２３側の領域内に
コンタクトホールＣＨ2・ＣＨ3・ＣＨ4およびＣＨ6が相互に近接して配置される。この構
成によれば、例えばコンタクトホールＣＨ2やＣＨ3が駆動トランジスタＴdrからみてＸ方
向の一方の側に形成された構成と比較して、電源線１５がＸ方向に延在する領域を充分に
確保できるという利点がある。
【００６４】
＜Ｂ−４：第４実施形態＞
次に、本発明の第４実施形態に係る発光装置Ｄの画素Ｐの具体的な構成を説明する。図
１５は、本実施形態における画素Ｐの構成を示す平面図である。同図に示すように、本実
施形態においては、第３実施形態と同様に、選択線１１がＹ方向に延在するとともに信号
線１３および電源線１５がＸ方向に延在する。図１６ないし図１８は、図１５に示された
各要素が順次に形成されていく様子を示す平面図である。なお、本実施形態のうち第３実
施形態と同様の要素については共通の符号を付してその詳細な説明を適宜に省略する。
【００６５】
図１５および図１６に示すように、基板１０の面上には半導体層３４と半導体層４４と
が同層から形成される。半導体層３４は、電極形成領域ＡからみてＹ方向の正側に位置す
る略矩形状の部分である。半導体層４４は、第３実施形態の半導体層４３と同じ形状であ
る。
【００６６】
図１５および図１７に示すように、半導体層３４と半導体層４４とを覆うゲート絶縁層
Ｌgの面上には選択線１１と中間導電体５４とが同層から形成される。選択線１１は第３
実施形態と同様である。図１７に示すように、中間導電体５４はゲート電極５４１と接続
部５４３とを含む。ゲート電極５４１は、ゲート絶縁層Ｌgを挟んで半導体層３４と重な
り合う部分であり、半導体層３４の略全幅にわたってＸ方向に延在する。接続部５４３は
、第３実施形態の接続部５３３と同様に、ゲート電極５４１の端部からＹ方向に延在する
。
【００６７】
図１５に示すように、半導体層３４のうちゲート絶縁層Ｌgを挟んでゲート電極５４１
に対向する部分が駆動トランジスタＴdrのチャネル領域３４cである。また、半導体層３
４のうちチャネル領域３４cを挟んで電極形成領域Ａ側に位置する領域がソース領域３４s
であり、その反対側に位置する領域がドレイン領域３４dである。したがって、図１７に
示すように、ゲート電極５４１の線幅（Ｙ方向の寸法）がチャネル長Ｌに相当し、半導体
層３４のＸ方向における寸法がチャネル幅Ｗに相当する。
【００６８】
図１８に示すように、選択線１１と中間導電体５４とを覆う第１絶縁層Ｌ1の面上には
、信号線１３と接続部６４１と電極接続部６８と電源線１５とが同層から形成される。信
号線１３・接続部６４１および電極接続部６８の各々の形態や他の要素との接続の関係は
、第３実施形態における信号線１３・接続部６３１および電極接続部６８と同様である。
【００６９】
電源線１５は、第３実施形態と同様に、基板１０に垂直な方向からみて駆動トランジス
タＴdrのチャネル領域３４cと重なり合うようにＸ方向に延在する。図１５および図１８
に示すように、この電源線１５は、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通する複数（
５個）のコンタクトホールＣＨ5を介して半導体層３４のドレイン領域３４dに導通する。
複数のコンタクトホールＣＨ5は、ゲート電極５４１に沿ってＸ方向に配列する。
【００７０】
以上に説明したように、本実施形態においても駆動トランジスタＴdrのチャネル領域３
４c（ゲート電極５４１）と重なり合うように電源線１５が形成されるから、第１実施形
態や第３実施形態と同様の作用および効果が奏される。また、本実施形態においては、ゲ
ート電極５４１に沿って複数のコンタクトホールＣＨ5が形成されるから、第３実施形態
と比較して、駆動トランジスタＴdrと電源線１５とを確実に導通させるとともに両者の接
触部の抵抗を低減することができる。なお、本実施形態において図１の容量素子Ｃ1は独
立して形成されないが、半導体層３４の全幅にわたってゲート電極５４１が形成されるこ
とでデータ電位Ｖdataの保持に充分な静電容量を確保することが可能である。
【００７１】
＜Ｃ：第５実施形態＞
＜Ｃ−１：画素の電気的な構成＞
次に、本発明の第５実施形態に係る発光装置Ｄの構成を説明する。図１９は、発光装置
Ｄにおけるひとつの画素Ｐの電気的な構成を示す回路図である。同図に示すように、本実
施形態においては、ｐチャネル型の駆動トランジスタＴdrのソース電極が電源線１５に接
続されるとともにドレイン電極が発光素子Ｅの第１電極２１に接続される。選択トランジ
スタＴslのゲート電極が選択線１１に接続されるとともにドレイン電極が信号線１３に接
続される点は図１の構成と同様である。
【００７２】
図１９に示すように、駆動トランジスタＴdrのゲート電極とドレイン電極（発光素子Ｅ
の第１電極２１）との間には、両者の電気的な接続を制御するためのｎチャネル型のトラ
ンジスタ（以下「初期化トランジスタ」という）Ｔintが介在する。初期化トランジスタ
Ｔintのゲート電極は初期化信号ＩＮＴが供給される初期化線１２に接続される。初期化
線１２は、例えばＸ方向に配列する複数の画素Ｐにて共用される。
【００７３】
また、本実施形態の画素Ｐは電極Ｅb1と電極Ｅb2とから構成される容量素子Ｃ2を含む
。電極Ｅb1は選択トランジスタＴslのソース電極に接続される。電極Ｅb2は駆動トランジ
スタＴdrのゲート電極に接続される。なお、図１９においては図示を省略したが、図１に
例示された構成と同様に、駆動トランジスタＴdrのゲート電極の電位を保持する容量素子
Ｃ1をゲート電極と電源線１５との間に配置してもよい。
【００７４】
次に、ひとつの画素Ｐの動作を初期化期間と書込期間と駆動期間とに区分して説明する
。まず、初期化期間においては、信号線１３に所定の電位Ｖrefが供給されるとともに、
選択線１１の選択信号Ｓと初期化線１２の初期化信号ＩＮＴとがアクティブレベル（ハイ
レベル）を維持する。したがって、容量素子Ｃ2の電極Ｅb1には信号線１３から選択トラ
ンジスタＴslを介して電位Ｖrefが供給される。また、初期化トランジスタＴintがオン状
態に変化することによって駆動トランジスタＴdrがダイオード接続される。したがって、
駆動トランジスタＴdrのゲート電極の電位Ｖgは、電源線１５の電源電位Ｖddと駆動トラ
ンジスタＴdrの閾値電圧Ｖthとの差分値（Ｖg＝Ｖdd−Ｖth）に収束する。
【００７５】
次に、初期化期間の経過後の書込期間においては、初期化信号ＩＮＴが非アクティブレ
ベル（ローレベル）に遷移して駆動トランジスタＴdrのダイオード接続が解除される。そ
して、選択トランジスタＴslがオン状態に維持されたまま、信号線１３から電極Ｅb1に供
給される電位Ｖrefが画素Ｐの階調に応じたデータ電位Ｖdataに変更される。駆動トラン
ジスタＴdrのゲート電極のインピーダンスは充分に高いから、電極Ｅb1が電位Ｖrefから
データ電位Ｖdataまで変化量ΔＶ（＝Ｖref−Ｖdata）だけ変動すると、電極Ｅb2の電位
は容量素子Ｃ2における容量カップリングによってその直前の電位Ｖg（＝Ｖdd−Ｖth）か
ら変動する。このときの電極Ｅb2の電位の変化量は、容量素子Ｃ2とその他の寄生容量（
例えば駆動トランジスタＴdrのゲート容量やその他の配線に寄生する容量、あるいは画素
Ｐが容量素子Ｃ1を含む場合にはこの容量素子Ｃ1）との容量比に応じて定まる。より具体
的には、容量素子Ｃ2の静電容量を「Ｃ」とし寄生容量の静電容量を「Ｃs」とすると、電
極Ｅb2の電位の変化量は「ΔＶ・Ｃ／（Ｃ＋Ｃs）」と表現される。したがって、書込期
間の終点において駆動トランジスタＴdrの電位Ｖgは以下の式(1)のレベルで安定する。
Ｖg＝Ｖdd−Ｖth−ｋ・ΔＶ ……(1)
ただし、ｋ＝Ｃ／（Ｃ＋Ｃs）
【００７６】
書込期間の経過後の駆動期間においては、選択信号Ｓが非アクティブレベルに遷移して
選択トランジスタＴslがオフ状態に変化する。そして、駆動トランジスタＴdrのゲート電
極の電位Ｖgに応じた電流が電源線１５から駆動トランジスタＴdrを経由して発光素子Ｅ
に供給される。この電流の供給によって発光素子Ｅはデータ電位Ｖdataに応じた光量で発
光する。
【００７７】
いま、駆動トランジスタＴdrが飽和領域で動作すると仮定すれば、駆動期間にて発光素
子Ｅに供給される電流Ｉは以下の式(2)によって表現される。ただし、「β」は駆動トラ
ンジスタＴdrの利得係数であり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の
電圧である。
Ｉ＝（β／２）（Ｖgs−Ｖth）2 ……(2)
＝（β／２）（Ｖdd−Ｖg−Ｖth）2
式(1)の代入によって式(2)は以下のように変形される。
Ｉ＝（β／２）（ｋ・ΔＶ）2
すなわち、本実施形態において発光素子Ｅに供給される電流Ｉは駆動トランジスタＴdr
の閾値電圧Ｖthに依存しない。したがって、各駆動トランジスタＴdrの閾値電圧Ｖthのバ
ラツキに起因した発光素子Ｅの光量の誤差（輝度のムラ）を抑制することができる。
【００７８】
＜Ｃ−２：画素Ｐの構造＞
次に、図２０ないし図２３を参照して、本実施形態における画素Ｐの具体的な構造を説
明する。図２０は、ひとつの画素Ｐの構成を示す平面図であり、図２１ないし図２３は、
図２０に示された各要素が順次に形成されていく様子を示す平面図である。
【００７９】
図２０および図２１に示すように、基板１０の面上には半導体層３５と半導体層４５と
が同層から形成される。半導体層３５は、駆動トランジスタＴdrを構成する略矩形状の第
１素子部３５１と、第１素子部３５１に連設された第２素子部３５２と、第１素子部３５
１からＸ方向の負側に延在する延在部３５３とを含む。第２素子部３５２は、図１９の初
期化トランジスタＴintを構成する部分であり、第１素子部３５１からＹ方向の負側に突
出する部分３５２aと、部分３５２aからみてＸ方向の正側にてＹ方向に延在する部分３５
２bとを、各々のＹ方向の負側の端部にて相互に連結した形状となっている。
【００８０】
半導体層４５は、電極Ｅb1と素子部４５１とを含む。電極Ｅb1は、図１９の容量素子Ｃ
2を構成する略矩形状の電極である。素子部４５１は、選択トランジスタＴslを構成する
部分であり、電極Ｅb1からＹ方向の正側に突出する部分４５１aと、部分４５１aからみて
Ｘ方向の正側にてＹ方向に延在する部分４５１bとを、各々のＹ方向の正側の端部にて相
互に連結した形状である。
【００８１】
図２０および図２２に示すように、半導体層３５と半導体層４５とを覆うゲート絶縁層
Ｌgの面上には選択線１１と初期化線１２と中間導電体５５とが同層から形成される。選
択線１１は、Ｘ方向に延在して半導体層４５の素子部４５１と重なり合う。半導体層４５
の部分４５１aおよび部分４５１bの各々のうちゲート絶縁層Ｌgを介して選択線１１と対
向する領域がチャネル領域となる。また、初期化線１２は、Ｘ方向に延在して半導体層３
５の第２素子部３５２と重なり合う。半導体層３５の部分３５２aおよび部分３５２bの各
々のうちゲート絶縁層Ｌgを介して初期化線１２と対向する領域がチャネル領域となる。
以上のように、本実施形態における選択トランジスタＴslおよび初期化トランジスタＴin
tはデュアルゲート構造のトランジスタである。
【００８２】
中間導電体５５は、略矩形状の電極Ｅb2と、電極Ｅb2からみてＹ方向の負側に間隔をあ
けて隣接するゲート電極５５１と、電極Ｅb2とゲート電極５５１とを連結する連結部５５
２とを含む。電極Ｅb1と電極Ｅb2とがゲート絶縁層Ｌgを挟んで対向することによって図
１９の容量素子Ｃ2が構成される。
【００８３】
ゲート電極５５１は、半導体層３５の第１素子部３５１と重なり合う電極であり、連結
部５５２から第１素子部３５１の略全幅にわたってＸ方向に延在する。図２０に示すよう
に、半導体層３５（第１素子部３５１）のうちゲート絶縁層Ｌgを挟んでゲート電極５５
１に対向する部分が駆動トランジスタＴdrのチャネル領域３５cである。また、半導体層
３５には、チャネル領域３５cを挟んで延在部３５３側に位置するドレイン領域３５dと、
半導体層４５側に位置するソース領域３５sとが形成される。したがって、図２２に示す
ように、ゲート電極５５１のＹ方向における寸法が駆動トランジスタＴdrのチャネル長Ｌ
に相当し、第１素子部３５１のＸ方向における寸法がチャネル幅Ｗに相当する。また、駆
動トランジスタＴdrと容量素子Ｃ2とはＹ方向に配列する。
【００８４】
選択線１１と初期化線１２と中間導電体５５とが形成されたゲート絶縁層Ｌgの表面は
第１絶縁層Ｌ1に覆われる。図２０および図２３に示すように、第１絶縁層Ｌ1の面上には
、信号線１３と接続部６５１と電極接続部６８と電源線１５とが形成される。Ｙ方向に延
在する信号線１３は、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホールＣ
Ｈ1を介して部分４５１b（すなわち選択トランジスタＴslのドレイン電極）に導通する。
電極接続部６８の形態や他の要素との接続の関係は第１実施形態と同様である。
【００８５】
電源線１５は、駆動トランジスタＴdrのチャネル領域３５c（ゲート電極５５１）およ
び容量素子Ｃ2の双方と重なり合うようにＹ方向に延在する。図２２および図２３に示す
ように、第１素子部３５１のうち中間導電体５５と重なり合わない部分（より具体的には
ゲート電極５５１と電極Ｅb2との間隙）には２個のコンタクトホールＣＨ5が形成される
。電源線１５は、コンタクトホールＣＨ5を介して半導体層３５のソース領域３５sに導通
する。
【００８６】
電源線１５のうちＸ方向の正側の周縁には切欠部１５１が形成される。接続部６５１は
、この切欠部１５１の内側に電源線１５から離間して形成された部分であり、第２素子部
３５２の部分３５２bと中間導電体５５のゲート電極５５１とに重なり合うようにＹ方向
に延在する。図２２および図２３に示すように、接続部６５１は、第１絶縁層Ｌ1とゲー
ト絶縁層Ｌgとを貫通するコンタクトホールＣＨ2を介して第２素子部３５２（部分３５２
b）に導通するとともに、第１絶縁層Ｌ1を貫通するコンタクトホールＣＨ3を介して中間
導電体５５（ゲート電極５５１）に導通する。すなわち、初期化トランジスタＴintと駆
動トランジスタＴdrのゲート電極５５１とが接続部６５１を介して電気的に接続される。
【００８７】
以上に説明したように、本実施形態においても駆動トランジスタＴdrのチャネル領域３
５c（ゲート電極５５１）や容量素子Ｃ2と重なり合うように電源線１５が形成されるから
、第１実施形態と同様の作用および効果が奏される。また、電源線１５の延在する方向（
Ｙ方向）が駆動トランジスタＴdrのチャネル長Ｌの方向と一致するから、第２実施形態と
同様にチャネル長Ｌを充分に確保することができるという利点がある。
【００８８】
＜Ｄ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００８９】
（１）変形例１
以上の実施形態においては、半導体層（３１，３２，３３，３４，３５）の上層にゲー
ト電極（５１１，５２１，５３１，５４１，５５１）が形成されたトップゲート構造の駆
動トランジスタＴdrを例示したが、半導体層の下層にゲート電極が形成された（すなわち
半導体層と基板１０との間にゲート電極が介在する）ボトムゲート構造のトランジスタを
駆動トランジスタＴdrとして採用してもよい。なお、以上の各形態のように駆動トランジ
スタＴdrをトップゲート構造とした場合には、第１絶縁層Ｌ1を挟んでゲート電極と電源
線１５とが対向する部分が、駆動トランジスタＴdrのゲート電極の電位を保持するための
容量素子として機能する。この構成によれば容量素子Ｃ1に必要となる静電容量が低減さ
れるから、容量素子Ｃ1が小型化される（理想的には第４実施形態や第５実施形態に例示
したように容量素子Ｃ1が省略される）という利点がある。
【００９０】
（２）変形例２
以上の各形態においてはボトムエミッション型の発光装置Ｄを例示したが、発光素子か
らの放射光が基板１０とは反対側に出射するトップエミッション型の発光装置にも本発明
は適用される。駆動トランジスタＴdrや電源線１５の配置に要するスペースが大きい場合
には、トップエミッション型の発光装置においても画素Ｐの高精細化が制約されるといっ
た種々の不利益がある。本発明によれば駆動トランジスタＴdrおよび電源線１５の総面積
が削減されるから、トップエミッション型の発光装置に適用された場合には、これらの不
利益を解消できるという利点がある。もっとも、ボトムエミッション型の発光装置Ｄにお
いては発光素子Ｅによる放射光の出射側（すなわち発光素子Ｅからみて基板１０側）に駆
動トランジスタＴdrや電源線１５が配置されるから、駆動トランジスタＴdrや電源線１５
の面積の増大は開口率の低下に直結する。したがって、駆動トランジスタＴdrや電源線１
５の面積を縮小できる本発明は、開口率が問題となるボトムエミッション型の発光装置Ｄ
に特に好適であると言える。
【００９１】
（３）変形例３
以上の各形態においては、駆動トランジスタＴdrのチャネル領域（３１c，３２c，３３
c，３４c，３５c）の全域と重なり合うように電源線１５が形成された構成を例示したが
、このチャネル領域の一部と重なり合うように電源線１５が形成された構成としてもよい
。また、チャネル領域だけでなくソース領域（３１s，３２s，３３s，３４s，３５s）や
ドレイン領域（３１d，３２d，３３d，３４d，３５d）に重なり合うように電源線１５が
形成された構成も採用される。
【００９２】
（４）変形例４
以上の各形態を適宜に組み合わせてもよい。例えば、第５実施形態のように駆動トラン
ジスタＴdrの閾値電圧Ｖthを補償する画素Ｐにおいて、第１実施形態・第３実施形態およ
び第４実施形態と同様に、電源線１５の延在する方向と駆動トランジスタＴdrのチャネル
幅Ｗの方向とが一致するように、半導体層３５におけるチャネル領域３５c・ソース領域
３５sおよびドレイン領域３５dの形状や電源線１５の方向が選定された構成としてもよい
。
【００９３】
（５）変形例５
以上の各形態においては、隔壁２５の内周縁の内側の領域のみに発光層２３が形成され
た構成を例示したが、基板１０の全面（より詳細には第２絶縁層Ｌ2の全面）にわたって
発光層２３が連続に形成された構成としてもよい。この構成によれば、例えば、スピンコ
ート法などの低廉な成膜技術を発光層２３の形成に採用できるという利点がある。なお、
第１電極２１は発光素子Ｅごとに個別に形成されるから、発光層２３が複数の発光素子Ｅ
にわたって連続するとは言っても、発光層２３の光量は発光素子Ｅごとに個別に制御され
る。以上のように発光層２３が複数の発光素子Ｅにわたって連続する構成においては隔壁
２５を省略してもよい。
【００９４】
なお、隔壁２５で仕切られた各空間に発光材料の液滴を吐出するインクジェット法（液
滴吐出法）で発光層２３を形成する場合には、以上の各形態のように第２絶縁層Ｌ2の面
上に隔壁２５を配置した構成が好適に採用される。ただし、発光層２３を発光素子Ｅごと
に形成するための方法は適宜に変更される。より具体的には、基板１０の全域に形成され
た発光材料の膜体を選択的に除去する方法や、レーザ転写（LITI: Laser-Induced Therma
l Imaging）法など各種のパターニング技術によっても発光層２３は発光素子Ｅごとに形
成される。この場合には、隔壁２５の形成を不要としながら発光素子Ｅごとに独立に発光
層２３を形成できる。以上のように、本発明の発光装置において隔壁２５は必ずしも必要
な要素ではない。
【００９５】
（６）変形例６
以上の各形態においては有機ＥＬ材料からなる発光層２３を含む発光素子Ｅを例示した
が、本発明における発光素子はこれに限定されない。例えば、無機ＥＬ材料からなる発光
層を含む発光素子やＬＥＤ（Light Emitting Diode）素子など様々な発光素子を採用する
ことができる。本発明における発光素子は、電気エネルギの供給（典型的には電流の供給
）によって発光する素子であれば足り、その具体的な構造や材料の如何は不問である。
【００９６】
＜Ｅ：応用例＞
次に、本発明に係る発光装置を利用した電子機器の具体的な形態を説明する。図２４は
、以上に説明した何れかの形態に係る発光装置Ｄを表示装置として採用したモバイル型の
パーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は
、表示装置としての発光装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源
スイッチ２００１およびキーボード２００２が設けられている。この発光装置Ｄは有機Ｅ
Ｌ材料の発光層２３を発光素子Ｅに使用しているので、視野角が広く見易い画面を表示で
きる。
【００９７】
図２５に、各形態に係る発光装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３
０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装
置としての発光装置Ｄを備える。スクロールボタン３００２を操作することによって、発
光装置Ｄに表示される画面がスクロールされる。
【００９８】
図２６に、各形態に係る発光装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digit
al Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１お
よび電源スイッチ４００２、ならびに表示装置としての発光装置Ｄを備える。電源スイッ
チ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置Ｄに表
示される。
【００９９】
なお、本発明に係る発光装置が適用される電子機器としては、図２４から図２６に示し
たもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置
、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、
テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネル
を備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限
定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置において
は、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使
用されるが、この種の書込みヘッドとしても本発明の発光装置を利用することができる。
【図面の簡単な説明】
【０１００】
【図１】発光装置の電気的な構成を示す回路図である。
【図２】第１実施形態における画素の構成を示す平面図である。
【図３】図２におけるIII−III線からみた断面図である。
【図４】半導体層が形成された段階を示す平面図である。
【図５】選択線や中間導電体が形成された段階を示す平面図である。
【図６】信号線や電源線が形成された段階を示す平面図である。
【図７】第２実施形態に係る画素の構成を示す平面図である。
【図８】半導体層が形成された段階を示す平面図である。
【図９】選択線や中間導電体が形成された段階を示す平面図である。
【図１０】信号線や電源線が形成された段階を示す平面図である。
【図１１】第３実施形態に係る画素の構成を示す平面図である。
【図１２】半導体層が形成された段階を示す平面図である。
【図１３】選択線や中間導電体が形成された段階を示す平面図である。
【図１４】信号線や電源線が形成された段階を示す平面図である。
【図１５】第４実施形態に係る画素の構成を示す平面図である。
【図１６】半導体層が形成された段階を示す平面図である。
【図１７】選択線や中間導電体が形成された段階を示す平面図である。
【図１８】信号線や電源線が形成された段階を示す平面図である。
【図１９】本発明の第５実施形態に係る発光装置の画素の電気的な構成を示す回路図である。
【図２０】第５実施形態に係る画素の構成を示す平面図である。
【図２１】半導体層が形成された段階を示す平面図である。
【図２２】選択線や中間導電体が形成された段階を示す平面図である。
【図２３】信号線や電源線が形成された段階を示す平面図である。
【図２４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２５】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２６】本発明に係る電子機器の具体的な形態を示す斜視図である。
【符号の説明】
【０１０１】
Ｄ……発光装置、Ｅ……発光素子、Ｐ……画素、１１……選択線、１２……初期化線、１
３……信号線、１５……電源線、２１……第１電極、２２……第２電極、２３……発光層
、２５……隔壁、Ｌg……ゲート絶縁層、Ｌ1……第１絶縁層、Ｌ2……第２絶縁層、３１
，３２，３３，３４，３５，４１，４２，４３，４４，４５……半導体層、３１c，３２c
，３３c，３４c，３５c……チャネル領域、３１s，３２s，３３s，３４s，３５s……ソー
ス領域、３１d，３２d，３３d，３４d，３５d……ドレイン領域、５１，５２，５３，５
４，５５……中間導電体、５１１，５２１，５３１，５４１，５５１……ゲート電極、６
８……電極接続部、Ｌ……チャネル長、Ｗ……チャネル幅。
【技術分野】
【０００１】
本発明は、有機ＥＬ（ElectroLuminescent）材料など各種の発光材料からなる発光層を
備えた発光装置の構造に関する。
【背景技術】
【０００２】
発光素子に供給される電流量を制御するためのトランジスタ（以下「駆動トランジスタ
」という）が発光素子ごとに配置されたアクティブマトリクス方式の発光装置が従来から
提案されている。例えば特許文献１には、電源線から発光素子に至る経路上に駆動トラン
ジスタを配置した構成が開示されている。駆動トランジスタの半導体層は、ゲート絶縁層
を挟んでゲート電極に対向するチャネル領域と、チャネル領域の両側に位置するドレイン
領域およびソース領域とを含む。発光素子の電極（例えば陽極）は、トランジスタを覆う
絶縁層のコンタクトホールを介して半導体層のドレイン領域に導通する。また、絶縁層の
面上には半導体層のソース領域と重なり合う電源線が形成される。この電源線は、絶縁層
のコンタクトホールを介してソース領域に導通する。
【特許文献１】特開２０００−３５６９６３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、駆動トランジスタのチャネル幅やチャネル長は発光素子に供給される電流量
に応じて決定される。例えば発光素子に充分な電流を供給するためには、その電流量に応
じたチャネル幅を駆動トランジスタに確保する必要がある。しかしながら、特許文献１の
構成においては、チャネル幅を拡大すると必然的に駆動トランジスタの面積が増大すると
いう問題がある。特にボトムエミッション型の発光装置においては、発光素子による放射
光の出射側に駆動トランジスタが配置されるから、その面積の増大は開口率の低下に直結
する。このような事情を背景として、本発明は、開口率の低下といった不利益を伴なうこ
となく所望の特性の駆動トランジスタを作成するという課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
この課題を解決するために、本発明に係る発光装置は、電源線から発光素子に供給され
る電流量を制御する駆動トランジスタが基板上に形成された発光装置であって、駆動トラ
ンジスタは、ソース領域とドレイン領域との間にチャネル領域が形成された半導体層と、
ゲート絶縁層を挟んでチャネル領域に対向するゲート電極とを含み、電源線は、チャネル
領域と重なり合うことを特徴とする。なお、電源線がチャネル領域の一部と重なり合うか
全部と重なり合うかは本発明において不問である。また、本発明における電源線は所定の
電位（例えば高位側や低位側の電源電位）が供給される配線である。
【０００５】
この構成においては、駆動トランジスタのチャネル領域と重なり合うように電源線が形
成されるから、電源線によって覆われた領域の範囲内であれば、チャネル幅やチャネル長
を如何に選定したとしても駆動トランジスタと電源線との総面積（さらにボトムエミッシ
ョン型の発光装置における開口率）は変わらない。したがって、駆動トランジスタと電源
線との総面積に起因した種々の不利益（例えば開口率の低下）を解消することができる。
【０００６】
例えば、ボトムエミッション型の発光装置において、電源線によって覆われた範囲内に
て駆動トランジスタのチャネル幅を所期の寸法に拡大すれば、開口率を低下させることな
く、電源線から発光素子に供給される電流量を充分に確保することが可能である。また、
開口率が高水準に維持されるということは、所期の光量を発光装置から出射するための発
光層に供給されるべき電気エネルギが低減されることを意味する。発光層（特に有機ＥＬ
材料）は高い電気エネルギが供給されるほど特性の劣化が進行するから、発光層に供給さ
れる電気エネルギを低減できる本発明によれば、発光層の寿命（発光量や発光効率などの
特性値が所定値に低下するまでの時間長）を長期化できるという利点がある。
【０００７】
本発明の具体的な態様において、半導体層には、電源線の延在する方向がチャネル長と
なるようにソース領域とドレイン領域とチャネル領域とが形成される。この態様によれば
、電源線に沿って充分なチャネル長を確保できるから、駆動トランジスタを飽和領域で動
作させる場合（典型的には駆動トランジスタがオン状態とオフ状態の何れかに択一的に制
御される場合）に特に好適である。駆動トランジスタを飽和領域で動作させる場合として
は、例えば、駆動トランジスタがオン状態を維持する時間長とオフ状態を維持する時間長
との比率を制御することによって発光素子の光量（階調）を制御する場合（パルス幅変調
による階調の制御）がある。なお、この態様の具体例は、例えば第２実施形態や第５実施
形態として後述される。
【０００８】
他の態様において、半導体層には、電源線の延在する方向がチャネル幅となるようにソ
ース領域とドレイン領域とチャネル領域とが形成される。この態様によれば、電源線に沿
って充分なチャネル幅を確保できるから、駆動トランジスタを線形領域で動作させる場合
に特に好適である。駆動トランジスタを線形領域で動作させる場合としては、例えば、駆
動トランジスタのソース−ドレイン間の電流をゲート電極の電位に応じて複数の段階の何
れかに制御することによって発光素子の光量（階調）を制御する場合がある。なお、この
態様の具体例は、例えば第１実施形態・第３実施形態および第４実施形態として後述され
る。
【０００９】
駆動トランジスタのチャネル幅の方向に電源線が延在する態様において、さらに望まし
くは、半導体層およびゲート電極を覆う第１絶縁層が設けられ、ゲート電極は電源線と同
方向に延在し、電源線は、第１絶縁層に形成された複数のコンタクトホールを介してソー
ス領域およびドレイン領域の何れかに導通し、複数のコンタクトホールは、ゲート電極に
沿って配列する。この態様によれば、ゲート電極に沿った長手状の領域に複数のコンタク
トホールのスペースを容易に確保することができる。そして、電源線が複数のコンタクト
ホールを介して半導体層に接続されるから、例えばひとつのコンタクトホールのみが形成
された構成と比較して、電源線と半導体層との導通の確実性が担保され、さらには両者の
接触部の抵抗を低減することができる。なお、この態様の具体例は第４実施形態（図１５
）として後述される。また、コンタクトホールとは、絶縁層の一方の側に位置する要素と
絶縁層の他方の側に位置する要素とを電気的に接続するための部分であり、より具体的に
は絶縁層をその厚さ方向に貫通する部分（孔や穴）である。コンタクトホールの平面的な
形状は任意である。
【００１０】
本発明の望ましい態様において、第１電極（例えば図１の電極Ｅa1や図１９の電極Ｅb1
）と第２電極（例えば図１の電極Ｅa2や図１９の電極Ｅb2）とを含む容量素子を具備し、
駆動トランジスタと容量素子とは電源線が延在する方向に配列し、ゲート電極と第２電極
とは電気的に接続され、電源線は、チャネル領域および容量素子と重なり合う。なお、こ
の態様における容量素子は、駆動トランジスタのゲート電極の電位を保持するための手段
（例えば図１の容量素子Ｃ1）であってもよいし、駆動トランジスタのゲート電極を容量
カップリングによって所望の電位に設定するための手段（例えば図１９の容量素子Ｃ2）
であってもよい。
【００１１】
この態様によれば、駆動トランジスタのチャネル領域だけでなく容量素子にも重なり合
うように電源線が形成される。したがって、電源線と容量素子とが重なり合わない構成と
比較して、駆動トランジスタと電源線と容量素子との総面積を低減することができる。例
えば、電源線によって覆われた範囲内において容量素子の各電極の面積を拡大することに
よって充分な静電容量の容量素子が構成される。さらに好適な態様において、第１電極は
半導体層と同一の材料によって形成され、第２電極はゲート電極と同一の材料によって形
成される。この態様によれば、共通の導電膜の選択的な除去によって第１電極と半導体層
（あるいは第２電極とゲート電極）とを一括的に形成することができるから、各々が別個
の材料によって形成された構成と比較して、製造工程の簡素化や製造コストの低減が実現
される。
【００１２】
本発明の発光装置は、トップエミッション型およびボトムエミッション型の双方に適用
される。なお、ボトムエミッション型の発光装置においては、発光素子からみて基板側（
すなわち発光素子からの放射光の出射側）に駆動トランジスタが配置される。この構成に
おいては、駆動トランジスタのチャネル領域の形態（寸法や形状）が開口率に直結する。
したがって、開口率を低下することなく所望の特性の駆動トランジスタを作成し得る本発
明は、ボトムエミッション型の発光装置に特に好適に採用される。
【００１３】
また、本発明における駆動トランジスタは、ボトムゲート構造およびトップゲート構造
の何れであってもよい。ボトムゲート構造においては、半導体層に対して基板側にゲート
電極が形成される。トップゲート構造においては、半導体層に対して基板とは反対側にゲ
ート電極が形成される。このトップゲート構造において、ゲート電極を挟んで半導体層と
は反対側に電源線を形成すれば、ゲート電極と電源線とによって形成される容量を、駆動
トランジスタのゲート電極の電位を保持するために利用することができる。したがって、
ゲート電極とは別個に形成された容量素子の面積を縮小する（理想的にはゲート電極とは
別個の容量素子を不要とする）ことができる。
【００１４】
本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、発光
装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコン
ピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示
に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成
するための露光装置（露光ヘッド）としても本発明の発光装置を適用することができる。
【発明を実施するための最良の形態】
【００１５】
＜Ａ：発光装置の電気的な構成＞
図１は、本発明の第１実施形態から第４実施形態に係る発光装置の電気的な構成を示す
回路図である。同図に示すように、発光装置Ｄは、相互に交差する複数の選択線１１と複
数の信号線１３とを有する。選択線１１と信号線１３との各交差には画素Ｐが配置される
。したがって、これらの画素Ｐはマトリクス状に配列する。各画素Ｐには電源線１５を介
して電源電位Ｖddが供給される。
【００１６】
電源線１５から接地線（接地電位Ｇnd）に至る経路上には発光素子Ｅと駆動トランジス
タＴdrとが配置される。発光素子Ｅは、有機ＥＬ材料からなる発光層２３を第１電極２１
（陽極）と第２電極２２（陰極）との間に介在させた素子である。第１電極２１は、画素
Ｐごとに相互に離間して形成される。一方、第２電極２２は、複数の画素Ｐにわたって連
続に形成されて接地（Ｇnd）される。発光層２３は、第１電極２１から第２電極２２に流
れる電流量に応じた光量で発光する。
【００１７】
駆動トランジスタＴdrは、発光素子Ｅに供給される電流量を制御するためのｎチャネル
型の薄膜トランジスタである。駆動トランジスタＴdrのソース電極は発光素子Ｅの第１電
極２１に接続される。駆動トランジスタＴdrのドレイン電極は電源線１５に接続される。
このドレイン電極とゲート電極との間には、ゲート電極の電位を保持する容量素子Ｃ1が
介在する。この容量素子Ｃ1は、駆動トランジスタＴdrのドレイン電極に接続された電極
Ｅa1と駆動トランジスタＴdrのゲート電極に接続された電極Ｅa2とを含む。
【００１８】
図１の選択トランジスタＴslは、駆動トランジスタＴdrのゲート電極（電極Ｅa2）と信
号線１３との間に介在して両者の電気的な接続を制御するｎチャネル型の薄膜トランジス
タである。この選択トランジスタＴslのゲート電極は選択線１１に接続される。なお、駆
動トランジスタＴdrや選択トランジスタＴslの導電型は適宜に変更される。
【００１９】
選択線１１に供給される選択信号Ｓがアクティブレベル（ハイレベル）に遷移して選択
トランジスタＴslがオン状態に変化すると、画素Ｐに指定された階調に応じたデータ電位
Ｖdataが信号線１３から選択トランジスタＴslを経由して駆動トランジスタＴdrのゲート
電極に供給される。このときに容量素子Ｃ1にはデータ電位Ｖdataに応じた電荷が蓄積さ
れるから、選択線１１が非アクティブレベルに遷移して選択トランジスタＴslがオフ状態
に変化しても、駆動トランジスタＴdrのゲート電極はデータ電位Ｖdataに維持される。し
たがって、発光素子Ｅには、駆動トランジスタＴdrのゲート電極の電位に応じた電流（デ
ータ電位Ｖdataに応じた電流）が継続的に供給される。この電流の供給によって発光素子
Ｅはデータ電位Ｖdataに応じた輝度で発光する。
【００２０】
＜Ｂ−１：第１実施形態＞
次に、本発明の第１実施形態に係る発光装置Ｄの画素Ｐの具体的な構成を説明する。図
２は、ひとつの画素Ｐの構成を示す平面図であり、図３は、図２におけるIII−III線から
みた断面図である。図３に示すように、駆動トランジスタＴdrや発光素子Ｅといった図１
の要素は基板１０の表面上に形成される。基板１０は、ガラスやプラスチックなど各種の
絶縁性材料からなる板状の部材である。なお、基板１０を被覆する絶縁性の膜体（例えば
酸化珪素や窒化珪素などの膜体）を下地として画素Ｐの各要素を形成してもよい。
【００２１】
図２に示すように、選択線１１はＸ方向に延在し、信号線１３および電源線１５はＸ方
向と直交するＹ方向に延在する。発光素子Ｅを構成する第１電極２１は信号線１３と電源
線１５との間隙に形成される。図４ないし図６は、図２に図示された要素が順次に形成さ
れていく様子を示す平面図である。なお、図４ないし図６においては、以後の工程にて第
１電極２１が形成される領域（以下「電極形成領域」という）Ａが二点鎖線によって図示
されている。
【００２２】
図２ないし図４に示すように、基板１０の表面上には半導体層３１と半導体層４１とが
画素Ｐごとに形成される。半導体層３１と半導体層４１とは、基板１０の全域にわたって
形成された半導体材料（例えばシリコン）の膜体をパターニングすることによって同一の
工程で一括的に形成される。なお、半導体層３１と半導体層４１との関係のように、複数
の要素がひとつの膜体の選択的な除去によって同一の工程で形成されることを以下では単
に「同層から形成される」と表記する。同層から形成された各要素は同一の材料からなる
。
【００２３】
図２および図４に示すように、半導体層３１は、略Ｌ字状に成形された部分である。さ
らに詳述すると、半導体層３１は、駆動トランジスタＴdrを構成する素子部３１１と、電
極形成領域ＡからみてＹ方向の負側の領域にて素子部３１１からＸ方向に延在する延在部
３１３と、素子部３１１からＹ方向の正側に連続する電極Ｅa1とを含む。素子部３１１の
うちＹ方向における中途の部分にはＸ方向に延在する切欠部３１５が形成される。図４に
示される第１部分３１１aは切欠部３１５からみて延在部３１３側に位置する領域であり
、第２部分３１１bは切欠部３１５からみて電極Ｅa1側に位置する領域である。一方、半
導体層４１は、電極形成領域ＡをＹ方向に挟んで延在部３１３とは反対側に形成されてＸ
方向に延在する。
【００２４】
図３に示すように、半導体層３１と半導体層４１とが形成された基板１０の表面はその
全域にわたってゲート絶縁層Ｌgに覆われる。図２・図３および図５に示すように、ゲー
ト絶縁層Ｌgの面上には中間導電体５１と選択線１１とが同層から形成される。図５に示
すように、中間導電体５１は、電極Ｅa2とゲート電極５１１と接続部５１３とを含む。電
極Ｅa2は、基板１０に垂直な方向からみて電極Ｅa1と重なり合う部分である。図３に示す
ように電極Ｅa1と電極Ｅa2とがゲート絶縁層Ｌgを挟んで対向することによって図１の容
量素子Ｃ1が形成される。接続部５１３は、電極形成領域ＡからみてＹ方向の正側の領域
にて電極Ｅa2からＸ方向に延在する部分である。
【００２５】
ゲート電極５１１は、電極Ｅa2のうちＸ方向の中央部からＹ方向の負側に延在する部分
（電極Ｅa2よりも幅狭な部分）であり、切欠部３１５を跨いで第１部分３１１aおよび第
２部分３１１bと重なり合う。図２および図３に示すように、半導体層３１のうちゲート
絶縁層Ｌgを挟んでゲート電極５１１に対向する部分がチャネル領域３１cとされる。半導
体層３１には、このチャネル領域３１cを挟むようにソース領域３１sとドレイン領域３１
dとが形成される。ソース領域３１sはチャネル領域３１cからみて延在部３１３側の領域
であり、ドレイン領域３１dはチャネル領域３１cよりも電極Ｅa1側の領域である。したが
って、図５に示すように、ゲート電極５１１の線幅（Ｘ方向における寸法）が駆動トラン
ジスタＴdrのチャネル長Ｌに相当し、第１部分３１１aのＹ方向における寸法が駆動トラ
ンジスタＴdrのチャネル幅Ｗに相当する。駆動トランジスタＴdrと容量素子Ｃ1とはＹ方
向に配列する。また、以上のように、半導体層３１に切欠部３１５が形成された構成によ
って、半導体層３１のソース領域３１sと電極Ｅa1とが電気的に切り離されるとともに、
半導体層３１のドレイン領域３１dと電極Ｅa1とが電気的に接続される。
【００２６】
選択線１１は、半導体層４１の近傍にてＸ方向に延在する。この選択線１１からＹ方向
の負側に分岐して半導体層４１と重なり合う部分１１１は選択トランジスタＴslのゲート
電極として機能する。すなわち、半導体層４１のうちゲート絶縁層Ｌgを挟んで部分１１
１に対向する部分が選択トランジスタＴslのチャネル領域である。
【００２７】
図３に示すように、中間導電体５１（ゲート電極５１１や電極Ｅa2）と選択線１１とが
形成されたゲート絶縁層Ｌgの表面は第１絶縁層Ｌ1に覆われる。図２・図３および図６に
示すように、第１絶縁層Ｌ1の面上には、信号線１３と接続部６１１と電源線１５と電極
接続部６８とが同層から形成される。
【００２８】
信号線１３は、電極形成領域ＡからみてＸ方向の負側の領域にてＹ方向に延在する配線
である。図５および図６に示すように、信号線１３からＸ方向に分岐して半導体層４１と
重なり合う部分１３１は、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホー
ルＣＨ1を介して半導体層４１のドレイン領域に導通する。これにより部分１３１は選択
トランジスタＴslのドレイン電極として機能する。
【００２９】
接続部６１１は、Ｘ方向に延在して半導体層４１および接続部５１３（中間導電体５１
）の双方と重なり合う部分である。図５および図６に示すように、接続部６１１は、第１
絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホールＣＨ2を介して半導体層４１
のソース領域に導通する。これにより接続部６１１は選択トランジスタＴslのソース電極
として機能する。さらに、接続部６１１は、第１絶縁層Ｌ1を貫通するコンタクトホール
ＣＨ3を介して接続部５１３に導通する。以上の構成によって選択トランジスタＴslと電
極Ｅa2（さらには駆動トランジスタＴdrのゲート電極５１１）とが電気的に接続される。
【００３０】
電極接続部６８は、半導体層３１の延在部３１３と部分的に重なり合うように形成され
た略矩形状の部分である。図３・図５および図６に示すように、電極接続部６８は、第１
絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホールＣＨ4を介して延在部３１３
（半導体層３１のソース領域３１s）に導通する。すなわち、電極接続部６８は駆動トラ
ンジスタＴdrのソース電極として機能する。
【００３１】
電源線１５は、図２・図３および図６に示すように、基板１０に垂直な方向からみて駆
動トランジスタＴdrのチャネル領域３１c（ゲート電極５１１）と重なり合う配線である
。本実施形態における電源線１５は、Ｙ方向に配列する駆動トランジスタＴdrおよび容量
素子Ｃ1の双方と重なり合うようにＹ方向に延在する。さらに、本実施形態においては、
電源線１５の延在する方向（Ｙ方向）が駆動トランジスタＴdrのチャネル幅Ｗの方向と一
致するように、チャネル領域３１cとソース領域３１sとドレイン領域３１dとの形状や位
置（換言するとゲート電極５１１の形状）が選定されている。図５および図６に示すよう
に、素子部３１１の第２部分３１１bと重なり合う領域内にあってゲート電極５１１をＸ
方向に挟む各位置には、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホール
ＣＨ5が形成される。電源線１５は、各コンタクトホールＣＨ5を介して半導体層３１のド
レイン領域３１dに導通する。すなわち、電源線１５のうち第２部分３１１bと重なり合う
部分は、駆動トランジスタＴdrのドレイン電極として機能する。
【００３２】
図３に示すように、電極接続部６８や電源線１５が形成された第１絶縁層Ｌ1の表面は
第２絶縁層Ｌ2に覆われる。第２絶縁層Ｌ2の表面には第１電極２１が形成される。第１電
極２１は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）といった光
透過性の導電性材料によって形成された略矩形状の電極であり、第２絶縁層Ｌ2を貫通す
るコンタクトホールＣＨ6を介して電極接続部６８に導通する。
【００３３】
第１電極２１が形成された第２絶縁層Ｌ2の面上には、各画素Ｐの境界を仕切る形状（
格子状）の隔壁２５が形成される。この隔壁２５は、相隣接する第１電極２１を電気的に
絶縁させる役割（すなわち第１電極２１の電位の個別的な制御を可能とする役割）を担う
。隔壁２５の内周面に包囲されて第１電極２１を底面とする窪みに発光層２３が配置され
る。なお、発光層２３による発光を促進または効率化するための各種の機能層（正孔注入
層、正孔輸送層、電子注入層、電子輸送層、正孔ブロック層、電子ブロック層）が発光層
２３に積層された構成としてもよい。
【００３４】
図３に示すように、第２電極２２は、複数の画素Ｐにわたって連続に形成されて発光層
２３と隔壁２５とを覆う電極である。したがって、隔壁２５は、各発光素子Ｅの間隙の領
域において各第１電極２１と第２電極２２とを電気的に絶縁する。換言すると、隔壁２５
は、第１電極２１と第２電極２２との間に電流が流れる領域（すなわち実際に発光する領
域）を画定する。第２電極２２は、アルミニウムや銀といった単体金属やこれらを主成分
とする合金など光反射性を有する導電性材料によって形成される。したがって、発光層２
３から基板１０側に出射した光と、発光層２３から基板１０とは反対側に出射して第２電
極２２の表面で反射した光とが、第１電極２１と各絶縁層（Ｌ2・Ｌ1・Ｌg）と基板１０
とを透過して出射する。すなわち、本実施形態の発光装置Ｄはボトムエミッション型であ
る。
【００３５】
以上に説明したように、本実施形態においては、駆動トランジスタＴdrのチャネル領域
３１cや容量素子Ｃ1と重なり合うように電源線１５が形成されるから、電源線１５が駆動
トランジスタＴdrや容量素子Ｃ1とは重なり合わないように形成された従来の構成と比較
して、駆動トランジスタＴdrと容量素子Ｃ1と電源線１５との総面積を削減することがで
きる。したがって、ボトムエミッション型の発光装置Ｄにおいて開口率を向上させること
ができる。また、開口率が向上するということは、発光装置Ｄから所期の光量を放射する
ために必要となる電気エネルギが低減されることを意味する。発光層２３（特に有機ＥＬ
材料）は、高い電気エネルギが付与されるほど光学特性の劣化が進行するから、開口率が
向上される本実施形態によれば、発光層２３を長寿命化することができるという効果が奏
される。
【００３６】
ところで、各画素Ｐに供給される電源電位Ｖddの安定化や発光素子Ｅに対する充分な電
流の供給のためには電源線１５が幅広であることが望ましい。しかしながら、電源線１５
が駆動トランジスタＴdrや容量素子Ｃ1と重なり合わない構成においては、電源線１５の
線幅の拡大が開口率の低下に直結するという問題がある。これに対し、本実施形態におい
ては、駆動トランジスタＴdr（チャネル領域３１c）や容量素子Ｃ1と重なり合う範囲内で
電源線１５を拡大しても開口率には何らの影響もない。したがって、本実施形態によれば
、開口率を低下させることなく電源線１５について充分な線幅を確保して電源電位Ｖddを
安定化することができるという利点がある。
【００３７】
また、コンタクトホールＣＨ5の面積が小さい構成においては、コンタクトホールＣＨ5
の形成の不良に起因して電源線１５と駆動トランジスタＴdrとが充分に導通しない場合や
、電源線１５と駆動トランジスタＴdr（半導体層３１）との接触部の抵抗が増大する場合
がある。また、電源線１５から駆動トランジスタＴdrに大電流が流れ込むと電源線１５と
駆動トランジスタＴdrとの接触部が破壊される可能性もある。これに対し、本実施形態に
よれば、以上に説明したように電源線１５の線幅が従来の構成と比較して拡大されるから
、コンタクトホールＣＨ5の総数や各々の面積を充分に確保することができる。すなわち
、本実施形態に例示した構成においては、２個のコンタクトホールＣＨ5が形成され、各
コンタクトホールＣＨ5には電源線１５と駆動トランジスタＴdrとの確実な導通に必要な
面積が確保される。したがって、電源線１５と駆動トランジスタＴdrとを確実に導通させ
るとともに両者の接触部の抵抗を低減し、さらには両者の接触部の破壊を防止することが
できる。
【００３８】
以上においては電源線１５の線幅に着目したが、駆動トランジスタＴdrの特性に着目す
ると、本実施形態には以下のような利点もある。すなわち、本実施形態においては、電源
線１５によって覆われた領域の範囲内であれば、駆動トランジスタＴdrのチャネル長Ｌや
チャネル幅Ｗを如何に選定したとしても開口率は変化しない。したがって、高い開口率を
維持しながら所望の特性の駆動トランジスタＴdrを作成することができる。特に本実施形
態においては、電源線１５の延在する方向（Ｙ方向）がチャネル幅Ｗとなるようにチャネ
ル領域３１c（ゲート電極５１１の形態）が画定されるから、駆動トランジスタＴdrにつ
いて充分なチャネル幅Ｗを容易に確保することができる。したがって、発光素子Ｅに充分
な電流量を供給し得る駆動トランジスタＴdrが実現される。
【００３９】
なお、チャネル幅Ｗが大きい駆動トランジスタＴdrは線形領域が広いから、チャネル幅
Ｗを充分に確保できる本実施形態は、駆動トランジスタＴdrの抵抗値を段階的に変化させ
るべき方式の発光装置Ｄに特に好適である。このような方式としては、例えば、各画素Ｐ
に指定された階調に応じて駆動トランジスタＴdrのゲート電極の電位を段階的に変化させ
ることで発光素子Ｅへの電流量を段階的に制御する方式がある。
【００４０】
また、本実施形態によれば開口率を低下させることなくゲート電極５１１の面積（チャ
ネル領域３１cの面積）が拡大されるから、駆動トランジスタＴdrのゲート容量を容易に
確保することができる。このゲート容量はデータ電位Ｖdataの保持（ゲート電極５１１の
電位の保持）に利用されるから、本実施形態によれば、容量素子Ｃ1に必要となる静電容
量を低減することができる。したがって、容量素子Ｃ1を小面積化する（理想的には容量
素子Ｃ1を不要とする）ことができる。もっとも、本実施形態においては、駆動トランジ
スタＴdrだけでなく容量素子Ｃ1にも重なり合うように電源線１５が形成されるから、電
源線１５によって覆われた領域の範囲内であれば、電極Ｅa1や電極Ｅa2の面積を如何に選
定したとしても開口率には影響しない。したがって、別の観点からすれば、開口率を低下
させることなく容量素子Ｃ1に充分な静電容量を確保できるという利点もある。
【００４１】
本実施形態において、第１電極２１を駆動トランジスタＴdrに接続するための要素（延
在部３１３や電極接続部６８）と、選択トランジスタＴslを構成する要素（信号線１３の
部分１３１や半導体層４１や接続部６１１）とは、Ｙ方向に沿って発光層２３を挟む各位
置に形成される。また、発光層２３からみてＸ方向の一方の側には信号線１３が配置され
、他方の側には、駆動トランジスタＴdrや容量素子Ｃ1が配置されるとともに電源線１５
が両者と重なり合うように形成される。以上のように、本実施形態においては、発光層２
３の四方を包囲するように各種の素子や配線が配置されるから、発光層２３の形状が単純
化されるとともにその面積が充分に確保されるというという利点がある。また、信号線１
３の部分１３１と半導体層４１と接続部６１１と接続部５１３とがＸ方向に沿って配置さ
れ、各々を導通するためのコンタクトホール（ＣＨ1・ＣＨ2・ＣＨ3）がＸ方向に沿って
直線状に配列する。この構成によれば、部分１３１と半導体層４１と接続部６１１と接続
部５１３とが直線的に配列しない構成と比較して、発光層２３の形状の単純化や大面積化
をいっそう容易に実現することができる。
【００４２】
＜Ｂ−２：第２実施形態＞
次に、本発明の第２実施形態に係る発光装置Ｄの画素Ｐの具体的な構成を説明する。図
７は、本実施形態における画素Ｐの構成を示す平面図である。図８ないし図１０は、図７
に示された要素が順次に形成されていく様子を示す平面図である。なお、以下に示す各実
施形態のうち第１実施形態と同様の要素については第１実施形態と共通の符号を付してそ
の詳細な説明を適宜に省略する。
【００４３】
図７および図８に示すように、基板１０の面上には半導体層３２と半導体層４２とが同
層から形成される。半導体層３２は、第１実施形態の半導体層３１と同様に、素子部３２
１と延在部３２３と電極Ｅa1とを含む。ただし、本実施形態における素子部３２１に切欠
部３１５は形成されていない。また、本実施形態の半導体層４２は、Ｙ方向を長手とする
島状の部分である。半導体層３２と半導体層４２とが形成された基板１０の表面はゲート
絶縁層Ｌgに覆われる。
【００４４】
図７および図９に示すように、ゲート絶縁層Ｌgの面上には選択線１１と中間導電体５
２とが同層から形成される。選択線１１は、Ｘ方向に延在して半導体層４２と交差する。
半導体層４２のうちゲート絶縁層Ｌgを挟んで選択線１１に対向する部分が選択トランジ
スタＴslのチャネル領域となる。
【００４５】
中間導電体５２は、電極Ｅa1に対向して容量素子Ｃ1を構成する電極Ｅa2と、電極Ｅa2
からみてＹ方向の負側に間隔をあけて隣接するゲート電極５２１と、電極Ｅa2とゲート電
極５２１とを連結する連結部５２２と、第１実施形態の接続部５１３と同形態の接続部５
２３とを含む。ゲート電極５２１は、半導体層３２の素子部３２１と重なり合う電極であ
り、連結部５２２から素子部３２１の略全幅（Ｘ方向の寸法）にわたってＸ方向に延在す
る。図７に示すように、半導体層３２のうちゲート絶縁層Ｌgを挟んでゲート電極５２１
に対向する部分がチャネル領域３２cである。このチャネル領域３２cを挟むようにソース
領域３２sおよびドレイン領域３２dが形成される。したがって、本実施形態においては、
図９に示すように、ゲート電極５２１のＹ方向における寸法がチャネル長Ｌに相当し、ゲ
ート電極５２１のＸ方向における寸法がチャネル幅Ｗに相当する。
【００４６】
選択線１１と中間導電体５２とが形成されたゲート絶縁層Ｌgの表面は第１絶縁層Ｌ1に
覆われる。図７および図１０に示すように、第１絶縁層Ｌ1の面上には、信号線１３と接
続部６２１と電極接続部６８と電源線１５とが形成される。信号線１３は、第１実施形態
と同様に、部分１３１と半導体層４２と接続部６２１とを介して電極Ｅa2に電気的に接続
される。
【００４７】
図１０に示すように、電源線１５は、基板１０に垂直な方向からみて駆動トランジスタ
Ｔdr（特にチャネル領域３１c）および容量素子Ｃ1の双方と重なり合うようにＹ方向に延
在する。素子部３２１のうち中間導電体５２と重なり合わない部分（より具体的にはゲー
ト電極５２１と電極Ｅa2との間隙）には、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通する
２個のコンタクトホールＣＨ5が形成される。電源線１５は、各コンタクトホールＣＨ5を
介して半導体層３２のドレイン領域３２dに導通する。
【００４８】
電極接続部６８は、第１実施形態と同様に、コンタクトホールＣＨ4を介して半導体層
３２の延在部３２３に導通する。発光素子Ｅの第１電極２１は、図７および図１０に示す
ように、信号線１３や電源線１５を覆う第２絶縁層Ｌ2のコンタクトホールＣＨ6を介して
電極接続部６８に導通する。発光層２３や隔壁２５や第２電極２２の構成は第１実施形態
と同様である。
【００４９】
以上のように、本実施形態においても、駆動トランジスタＴdrのチャネル領域３２c（
ゲート電極５２１）や容量素子Ｃ1と重なり合うように電源線１５が形成されるから、第
１実施形態と同様の作用および効果が奏される。また、本実施形態においては、電源線１
５の延在する方向（Ｙ方向）がチャネル長Ｌとなるようにチャネル領域３２cとソース領
域３２sとドレイン領域３２dとが画定されるから、駆動トランジスタＴdrについて充分な
チャネル長Ｌを容易に確保することができる。チャネル長Ｌが大きい駆動トランジスタＴ
drは飽和領域が広いから、駆動トランジスタＴdrのオン状態とオフ状態とが明確に区別さ
れるべき方式の発光装置Ｄに本実施形態は特に好適である。このような方式としては、例
えば、各画素Ｐに指定された階調に応じて駆動トランジスタＴdrのオン状態の期間とオフ
状態の期間とを比率を変化させることで発光素子Ｅの光量（階調）を制御する方式（パル
ス幅変調方式による階調制御）がある。
【００５０】
なお、本実施形態においても、図２に例示した第１実施形態と同様に、信号線１３の部
分１３１と半導体層４１と接続部６２１と接続部５２３とがＸ方向に沿って配列されると
ともに各コンタクトホール（ＣＨ1・ＣＨ2・ＣＨ3）がＸ方向に沿って直線状に配列する
構成を採用することができる。この構成によれば、発光層２３の形状の単純化や大面積化
をいっそう容易に実現することができる。
【００５１】
＜Ｂ−３：第３実施形態＞
次に、本発明の第３実施形態に係る発光装置Ｄの画素Ｐの具体的な構成を説明する。図
１１は、本実施形態における画素Ｐの構成を示す平面図である。同図に示すように、本実
施形態においては、選択線１１がＹ方向に延在するとともに信号線１３および電源線１５
がＸ方向に延在する。図１２ないし図１４は、図１１に示された各要素が順次に形成され
ていく様子を示す平面図である。
【００５２】
図１１および図１２に示すように、基板１０の面上には半導体層３３と半導体層４３と
が同層から形成される。半導体層３３は、略コ字状（略Ｕ字状）の部分である。さらに詳
述すると、半導体層３３は、Ｘ方向に延在する電極Ｅa1と、電極Ｅa1からＸ方向の正側に
連続する素子部３３１と、電極Ｅa1や素子部３３１と電極形成領域Ａとの間隙にてＸ方向
に延在する延在部３３３と、素子部３３１と延在部３３３とを各々のＸ方向の正側の端部
にて相互に連結する連結部３３５とを含む。
【００５３】
半導体層４３は、各々がＸ方向に延在する４個の部分（４３１ないし４３４）とＹ方向
に延在する接続部４３６とを含む。部分４３１と部分４３２とはＸ方向における負側の端
部にて相互に連結される。部分４３２と部分４３３とはＸ方向における正側の端部にて相
互に連結される。また、部分４３３と部分４３４とはＸ方向における負側の端部にて相互
に連結される。接続部４３６は部分４３４のＸ方向における正側の端部に連結される。
【００５４】
図１１および図１３に示すように、半導体層３３と半導体層４３とを覆うゲート絶縁層
Ｌgの面上には選択線１１と中間導電体５３とが同層から形成される。選択線１１は、Ｙ
方向に延在して半導体層４３の部分４３１ないし部分４３４と交差する。この構成におい
て、部分４３１ないし部分４３４の各々のうち選択線１１と重なり合う部分が選択トラン
ジスタＴslのチャネル領域となる。すなわち、本実形態における選択トランジスタＴslは
、部分４３１および部分４３２を含むデュアルゲート構造のトランジスタと部分４３３お
よび部分４３４を含むデュアルゲート構造のトランジスタとが直列に配列された構成であ
る。この構成によれば、単一のチャネル領域のみを含むひとつのトランジスタが選択トラ
ンジスタＴslとして利用される構成と比較して、半導体層４３の各チャネル領域を介した
電流のリークを抑制することができる。
【００５５】
図１３に示すように、中間導電体５３は、Ｘ方向を長手とする電極Ｅa2と、電極Ｅa2か
らＸ方向の正側に延在するゲート電極５３１と、電極Ｅa2におけるＸ方向の負側の周縁か
らＹ方向に延在する接続部５３３とを含む。電極Ｅa2と電極Ｅa1とがゲート絶縁層Ｌgを
挟んで対向することによって容量素子Ｃ1が形成される。
【００５６】
ゲート電極５３１は、半導体層３３の素子部３３１と重なり合う電極であり、連結部３
３５の略全幅にわたってＸ方向に延在する。図１１および図１３に示すように、半導体層
３３のうちゲート絶縁層Ｌgを挟んでゲート電極５３１に対向する部分が駆動トランジス
タＴdrのチャネル領域３３cである。また、半導体層３３のうちチャネル領域３３cを挟ん
で電極Ｅa2側に位置する領域はドレイン領域３３dであり、延在部３３３側に位置する領
域はソース領域３３sである。したがって、図１３に示すように、ゲート電極５３１の線
幅（Ｙ方向の寸法）がチャネル長Ｌに相当し、連結部３３５のＸ方向における寸法がチャ
ネル幅Ｗに相当する。また、駆動トランジスタＴdrと容量素子Ｃ1とはＸ方向に配列する
。
【００５７】
選択線１１と中間導電体５３とが形成されたゲート絶縁層Ｌgの表面は第１絶縁層Ｌ1に
覆われる。図１１および図１４に示すように、第１絶縁層Ｌ1の面上には、信号線１３と
接続部６３１と電極接続部６８と電源線１５とが同層から形成される。信号線１３は、第
１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホールＣＨ1を介して半導体層４
３の接続部４３６に導通する。電極接続部６８の形態や他の要素との接続の関係は第１実
施形態や第２実施形態と同様である。
【００５８】
接続部６３１は、半導体層４３の部分４３１におけるＸ方向の正側の端部と中間導電体
５３の接続部５３３とに重なり合うようにＹ方向に延在する。図１３および図１４に示す
ように、接続部６３１は、コンタクトホールＣＨ2を介して部分４３１に導通するととも
に、コンタクトホールＣＨ3を介して中間導電体５３の接続部５３３に導通する。すなわ
ち、選択トランジスタＴslのソース電極（部分４３１）と容量素子Ｃ1の電極Ｅa2（さら
には駆動トランジスタＴdrのゲート電極５３１）とが接続部６３１を介して電気的に接続
される。
【００５９】
電源線１５は、基板１０に垂直な方向からみて駆動トランジスタＴdrのチャネル領域３
３cおよび容量素子Ｃ1の双方と重なり合うようにＸ方向に延在する。素子部３３１のうち
中間導電体５２と重なり合わない領域には第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通する
コンタクトホールＣＨ5が形成される。電源線１５は、このコンタクトホールＣＨ5を介し
て半導体層３３のドレイン領域３３dに導通する。
【００６０】
以上に説明したように、本実施形態においても駆動トランジスタＴdrのチャネル領域３
３c（ゲート電極５３１）や容量素子Ｃ1と重なり合うように電源線１５が形成されるから
、第１実施形態と同様の作用および効果が奏される。また、本実施形態においては、電源
線１５の延在する方向とチャネル幅Ｗの方向とが一致するようにチャネル領域３３cとソ
ース領域３３sとドレイン領域３３dとが画定されるから、第１実施形態と同様に、駆動ト
ランジスタＴdrについて充分なチャネル幅Ｗを確保することができるという利点がある。
【００６１】
また、本実施形態においては、基板１０に垂直な方向からみて電極接続部６８と信号線
１３との間隙の領域に駆動トランジスタＴdrが配置され、この駆動トランジスタＴdrを覆
う電源線１５が信号線１３と同層から形成される。この構成においては、信号線１３と電
源線１５とが近接するから、駆動トランジスタＴdrと信号線１３とが隣接する構成にも拘
わらず、信号線１３に発生したノイズが駆動トランジスタＴdrや電極接続部６８に与える
影響を低減ないし防止することが可能である。
【００６２】
なお、第１実施形態や第２実施形態においては、信号線１３と容量素子Ｃ1（駆動トラ
ンジスタＴdr）とがＸ方向に沿って発光層２３を挟む各位置に配置された構成を例示した
。この構成においては、信号線１３と容量素子Ｃ1との間の選択トランジスタＴslに関わ
る要素（部分１３１・半導体層４１・接続部６１１（６２１）および接続部５１３（５２
３））を、発光層２３のＸ方向における全幅にわたって配置する必要がある。これに対し
、本実施形態においては、選択トランジスタＴslに関わる要素（半導体層４３や接続部６
３１）を発光層２３とは無関係に配置することができるから、第１実施形態や第２実施形
態と対比すると、例えば部分１３１や接続部６１１を省略できる分だけ開口率を増加する
ことができる。
【００６３】
また、本実施形態においては、駆動トランジスタＴdrからみて発光層２３側の領域内に
コンタクトホールＣＨ2・ＣＨ3・ＣＨ4およびＣＨ6が相互に近接して配置される。この構
成によれば、例えばコンタクトホールＣＨ2やＣＨ3が駆動トランジスタＴdrからみてＸ方
向の一方の側に形成された構成と比較して、電源線１５がＸ方向に延在する領域を充分に
確保できるという利点がある。
【００６４】
＜Ｂ−４：第４実施形態＞
次に、本発明の第４実施形態に係る発光装置Ｄの画素Ｐの具体的な構成を説明する。図
１５は、本実施形態における画素Ｐの構成を示す平面図である。同図に示すように、本実
施形態においては、第３実施形態と同様に、選択線１１がＹ方向に延在するとともに信号
線１３および電源線１５がＸ方向に延在する。図１６ないし図１８は、図１５に示された
各要素が順次に形成されていく様子を示す平面図である。なお、本実施形態のうち第３実
施形態と同様の要素については共通の符号を付してその詳細な説明を適宜に省略する。
【００６５】
図１５および図１６に示すように、基板１０の面上には半導体層３４と半導体層４４と
が同層から形成される。半導体層３４は、電極形成領域ＡからみてＹ方向の正側に位置す
る略矩形状の部分である。半導体層４４は、第３実施形態の半導体層４３と同じ形状であ
る。
【００６６】
図１５および図１７に示すように、半導体層３４と半導体層４４とを覆うゲート絶縁層
Ｌgの面上には選択線１１と中間導電体５４とが同層から形成される。選択線１１は第３
実施形態と同様である。図１７に示すように、中間導電体５４はゲート電極５４１と接続
部５４３とを含む。ゲート電極５４１は、ゲート絶縁層Ｌgを挟んで半導体層３４と重な
り合う部分であり、半導体層３４の略全幅にわたってＸ方向に延在する。接続部５４３は
、第３実施形態の接続部５３３と同様に、ゲート電極５４１の端部からＹ方向に延在する
。
【００６７】
図１５に示すように、半導体層３４のうちゲート絶縁層Ｌgを挟んでゲート電極５４１
に対向する部分が駆動トランジスタＴdrのチャネル領域３４cである。また、半導体層３
４のうちチャネル領域３４cを挟んで電極形成領域Ａ側に位置する領域がソース領域３４s
であり、その反対側に位置する領域がドレイン領域３４dである。したがって、図１７に
示すように、ゲート電極５４１の線幅（Ｙ方向の寸法）がチャネル長Ｌに相当し、半導体
層３４のＸ方向における寸法がチャネル幅Ｗに相当する。
【００６８】
図１８に示すように、選択線１１と中間導電体５４とを覆う第１絶縁層Ｌ1の面上には
、信号線１３と接続部６４１と電極接続部６８と電源線１５とが同層から形成される。信
号線１３・接続部６４１および電極接続部６８の各々の形態や他の要素との接続の関係は
、第３実施形態における信号線１３・接続部６３１および電極接続部６８と同様である。
【００６９】
電源線１５は、第３実施形態と同様に、基板１０に垂直な方向からみて駆動トランジス
タＴdrのチャネル領域３４cと重なり合うようにＸ方向に延在する。図１５および図１８
に示すように、この電源線１５は、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通する複数（
５個）のコンタクトホールＣＨ5を介して半導体層３４のドレイン領域３４dに導通する。
複数のコンタクトホールＣＨ5は、ゲート電極５４１に沿ってＸ方向に配列する。
【００７０】
以上に説明したように、本実施形態においても駆動トランジスタＴdrのチャネル領域３
４c（ゲート電極５４１）と重なり合うように電源線１５が形成されるから、第１実施形
態や第３実施形態と同様の作用および効果が奏される。また、本実施形態においては、ゲ
ート電極５４１に沿って複数のコンタクトホールＣＨ5が形成されるから、第３実施形態
と比較して、駆動トランジスタＴdrと電源線１５とを確実に導通させるとともに両者の接
触部の抵抗を低減することができる。なお、本実施形態において図１の容量素子Ｃ1は独
立して形成されないが、半導体層３４の全幅にわたってゲート電極５４１が形成されるこ
とでデータ電位Ｖdataの保持に充分な静電容量を確保することが可能である。
【００７１】
＜Ｃ：第５実施形態＞
＜Ｃ−１：画素の電気的な構成＞
次に、本発明の第５実施形態に係る発光装置Ｄの構成を説明する。図１９は、発光装置
Ｄにおけるひとつの画素Ｐの電気的な構成を示す回路図である。同図に示すように、本実
施形態においては、ｐチャネル型の駆動トランジスタＴdrのソース電極が電源線１５に接
続されるとともにドレイン電極が発光素子Ｅの第１電極２１に接続される。選択トランジ
スタＴslのゲート電極が選択線１１に接続されるとともにドレイン電極が信号線１３に接
続される点は図１の構成と同様である。
【００７２】
図１９に示すように、駆動トランジスタＴdrのゲート電極とドレイン電極（発光素子Ｅ
の第１電極２１）との間には、両者の電気的な接続を制御するためのｎチャネル型のトラ
ンジスタ（以下「初期化トランジスタ」という）Ｔintが介在する。初期化トランジスタ
Ｔintのゲート電極は初期化信号ＩＮＴが供給される初期化線１２に接続される。初期化
線１２は、例えばＸ方向に配列する複数の画素Ｐにて共用される。
【００７３】
また、本実施形態の画素Ｐは電極Ｅb1と電極Ｅb2とから構成される容量素子Ｃ2を含む
。電極Ｅb1は選択トランジスタＴslのソース電極に接続される。電極Ｅb2は駆動トランジ
スタＴdrのゲート電極に接続される。なお、図１９においては図示を省略したが、図１に
例示された構成と同様に、駆動トランジスタＴdrのゲート電極の電位を保持する容量素子
Ｃ1をゲート電極と電源線１５との間に配置してもよい。
【００７４】
次に、ひとつの画素Ｐの動作を初期化期間と書込期間と駆動期間とに区分して説明する
。まず、初期化期間においては、信号線１３に所定の電位Ｖrefが供給されるとともに、
選択線１１の選択信号Ｓと初期化線１２の初期化信号ＩＮＴとがアクティブレベル（ハイ
レベル）を維持する。したがって、容量素子Ｃ2の電極Ｅb1には信号線１３から選択トラ
ンジスタＴslを介して電位Ｖrefが供給される。また、初期化トランジスタＴintがオン状
態に変化することによって駆動トランジスタＴdrがダイオード接続される。したがって、
駆動トランジスタＴdrのゲート電極の電位Ｖgは、電源線１５の電源電位Ｖddと駆動トラ
ンジスタＴdrの閾値電圧Ｖthとの差分値（Ｖg＝Ｖdd−Ｖth）に収束する。
【００７５】
次に、初期化期間の経過後の書込期間においては、初期化信号ＩＮＴが非アクティブレ
ベル（ローレベル）に遷移して駆動トランジスタＴdrのダイオード接続が解除される。そ
して、選択トランジスタＴslがオン状態に維持されたまま、信号線１３から電極Ｅb1に供
給される電位Ｖrefが画素Ｐの階調に応じたデータ電位Ｖdataに変更される。駆動トラン
ジスタＴdrのゲート電極のインピーダンスは充分に高いから、電極Ｅb1が電位Ｖrefから
データ電位Ｖdataまで変化量ΔＶ（＝Ｖref−Ｖdata）だけ変動すると、電極Ｅb2の電位
は容量素子Ｃ2における容量カップリングによってその直前の電位Ｖg（＝Ｖdd−Ｖth）か
ら変動する。このときの電極Ｅb2の電位の変化量は、容量素子Ｃ2とその他の寄生容量（
例えば駆動トランジスタＴdrのゲート容量やその他の配線に寄生する容量、あるいは画素
Ｐが容量素子Ｃ1を含む場合にはこの容量素子Ｃ1）との容量比に応じて定まる。より具体
的には、容量素子Ｃ2の静電容量を「Ｃ」とし寄生容量の静電容量を「Ｃs」とすると、電
極Ｅb2の電位の変化量は「ΔＶ・Ｃ／（Ｃ＋Ｃs）」と表現される。したがって、書込期
間の終点において駆動トランジスタＴdrの電位Ｖgは以下の式(1)のレベルで安定する。
Ｖg＝Ｖdd−Ｖth−ｋ・ΔＶ ……(1)
ただし、ｋ＝Ｃ／（Ｃ＋Ｃs）
【００７６】
書込期間の経過後の駆動期間においては、選択信号Ｓが非アクティブレベルに遷移して
選択トランジスタＴslがオフ状態に変化する。そして、駆動トランジスタＴdrのゲート電
極の電位Ｖgに応じた電流が電源線１５から駆動トランジスタＴdrを経由して発光素子Ｅ
に供給される。この電流の供給によって発光素子Ｅはデータ電位Ｖdataに応じた光量で発
光する。
【００７７】
いま、駆動トランジスタＴdrが飽和領域で動作すると仮定すれば、駆動期間にて発光素
子Ｅに供給される電流Ｉは以下の式(2)によって表現される。ただし、「β」は駆動トラ
ンジスタＴdrの利得係数であり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の
電圧である。
Ｉ＝（β／２）（Ｖgs−Ｖth）2 ……(2)
＝（β／２）（Ｖdd−Ｖg−Ｖth）2
式(1)の代入によって式(2)は以下のように変形される。
Ｉ＝（β／２）（ｋ・ΔＶ）2
すなわち、本実施形態において発光素子Ｅに供給される電流Ｉは駆動トランジスタＴdr
の閾値電圧Ｖthに依存しない。したがって、各駆動トランジスタＴdrの閾値電圧Ｖthのバ
ラツキに起因した発光素子Ｅの光量の誤差（輝度のムラ）を抑制することができる。
【００７８】
＜Ｃ−２：画素Ｐの構造＞
次に、図２０ないし図２３を参照して、本実施形態における画素Ｐの具体的な構造を説
明する。図２０は、ひとつの画素Ｐの構成を示す平面図であり、図２１ないし図２３は、
図２０に示された各要素が順次に形成されていく様子を示す平面図である。
【００７９】
図２０および図２１に示すように、基板１０の面上には半導体層３５と半導体層４５と
が同層から形成される。半導体層３５は、駆動トランジスタＴdrを構成する略矩形状の第
１素子部３５１と、第１素子部３５１に連設された第２素子部３５２と、第１素子部３５
１からＸ方向の負側に延在する延在部３５３とを含む。第２素子部３５２は、図１９の初
期化トランジスタＴintを構成する部分であり、第１素子部３５１からＹ方向の負側に突
出する部分３５２aと、部分３５２aからみてＸ方向の正側にてＹ方向に延在する部分３５
２bとを、各々のＹ方向の負側の端部にて相互に連結した形状となっている。
【００８０】
半導体層４５は、電極Ｅb1と素子部４５１とを含む。電極Ｅb1は、図１９の容量素子Ｃ
2を構成する略矩形状の電極である。素子部４５１は、選択トランジスタＴslを構成する
部分であり、電極Ｅb1からＹ方向の正側に突出する部分４５１aと、部分４５１aからみて
Ｘ方向の正側にてＹ方向に延在する部分４５１bとを、各々のＹ方向の正側の端部にて相
互に連結した形状である。
【００８１】
図２０および図２２に示すように、半導体層３５と半導体層４５とを覆うゲート絶縁層
Ｌgの面上には選択線１１と初期化線１２と中間導電体５５とが同層から形成される。選
択線１１は、Ｘ方向に延在して半導体層４５の素子部４５１と重なり合う。半導体層４５
の部分４５１aおよび部分４５１bの各々のうちゲート絶縁層Ｌgを介して選択線１１と対
向する領域がチャネル領域となる。また、初期化線１２は、Ｘ方向に延在して半導体層３
５の第２素子部３５２と重なり合う。半導体層３５の部分３５２aおよび部分３５２bの各
々のうちゲート絶縁層Ｌgを介して初期化線１２と対向する領域がチャネル領域となる。
以上のように、本実施形態における選択トランジスタＴslおよび初期化トランジスタＴin
tはデュアルゲート構造のトランジスタである。
【００８２】
中間導電体５５は、略矩形状の電極Ｅb2と、電極Ｅb2からみてＹ方向の負側に間隔をあ
けて隣接するゲート電極５５１と、電極Ｅb2とゲート電極５５１とを連結する連結部５５
２とを含む。電極Ｅb1と電極Ｅb2とがゲート絶縁層Ｌgを挟んで対向することによって図
１９の容量素子Ｃ2が構成される。
【００８３】
ゲート電極５５１は、半導体層３５の第１素子部３５１と重なり合う電極であり、連結
部５５２から第１素子部３５１の略全幅にわたってＸ方向に延在する。図２０に示すよう
に、半導体層３５（第１素子部３５１）のうちゲート絶縁層Ｌgを挟んでゲート電極５５
１に対向する部分が駆動トランジスタＴdrのチャネル領域３５cである。また、半導体層
３５には、チャネル領域３５cを挟んで延在部３５３側に位置するドレイン領域３５dと、
半導体層４５側に位置するソース領域３５sとが形成される。したがって、図２２に示す
ように、ゲート電極５５１のＹ方向における寸法が駆動トランジスタＴdrのチャネル長Ｌ
に相当し、第１素子部３５１のＸ方向における寸法がチャネル幅Ｗに相当する。また、駆
動トランジスタＴdrと容量素子Ｃ2とはＹ方向に配列する。
【００８４】
選択線１１と初期化線１２と中間導電体５５とが形成されたゲート絶縁層Ｌgの表面は
第１絶縁層Ｌ1に覆われる。図２０および図２３に示すように、第１絶縁層Ｌ1の面上には
、信号線１３と接続部６５１と電極接続部６８と電源線１５とが形成される。Ｙ方向に延
在する信号線１３は、第１絶縁層Ｌ1とゲート絶縁層Ｌgとを貫通するコンタクトホールＣ
Ｈ1を介して部分４５１b（すなわち選択トランジスタＴslのドレイン電極）に導通する。
電極接続部６８の形態や他の要素との接続の関係は第１実施形態と同様である。
【００８５】
電源線１５は、駆動トランジスタＴdrのチャネル領域３５c（ゲート電極５５１）およ
び容量素子Ｃ2の双方と重なり合うようにＹ方向に延在する。図２２および図２３に示す
ように、第１素子部３５１のうち中間導電体５５と重なり合わない部分（より具体的には
ゲート電極５５１と電極Ｅb2との間隙）には２個のコンタクトホールＣＨ5が形成される
。電源線１５は、コンタクトホールＣＨ5を介して半導体層３５のソース領域３５sに導通
する。
【００８６】
電源線１５のうちＸ方向の正側の周縁には切欠部１５１が形成される。接続部６５１は
、この切欠部１５１の内側に電源線１５から離間して形成された部分であり、第２素子部
３５２の部分３５２bと中間導電体５５のゲート電極５５１とに重なり合うようにＹ方向
に延在する。図２２および図２３に示すように、接続部６５１は、第１絶縁層Ｌ1とゲー
ト絶縁層Ｌgとを貫通するコンタクトホールＣＨ2を介して第２素子部３５２（部分３５２
b）に導通するとともに、第１絶縁層Ｌ1を貫通するコンタクトホールＣＨ3を介して中間
導電体５５（ゲート電極５５１）に導通する。すなわち、初期化トランジスタＴintと駆
動トランジスタＴdrのゲート電極５５１とが接続部６５１を介して電気的に接続される。
【００８７】
以上に説明したように、本実施形態においても駆動トランジスタＴdrのチャネル領域３
５c（ゲート電極５５１）や容量素子Ｃ2と重なり合うように電源線１５が形成されるから
、第１実施形態と同様の作用および効果が奏される。また、電源線１５の延在する方向（
Ｙ方向）が駆動トランジスタＴdrのチャネル長Ｌの方向と一致するから、第２実施形態と
同様にチャネル長Ｌを充分に確保することができるという利点がある。
【００８８】
＜Ｄ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００８９】
（１）変形例１
以上の実施形態においては、半導体層（３１，３２，３３，３４，３５）の上層にゲー
ト電極（５１１，５２１，５３１，５４１，５５１）が形成されたトップゲート構造の駆
動トランジスタＴdrを例示したが、半導体層の下層にゲート電極が形成された（すなわち
半導体層と基板１０との間にゲート電極が介在する）ボトムゲート構造のトランジスタを
駆動トランジスタＴdrとして採用してもよい。なお、以上の各形態のように駆動トランジ
スタＴdrをトップゲート構造とした場合には、第１絶縁層Ｌ1を挟んでゲート電極と電源
線１５とが対向する部分が、駆動トランジスタＴdrのゲート電極の電位を保持するための
容量素子として機能する。この構成によれば容量素子Ｃ1に必要となる静電容量が低減さ
れるから、容量素子Ｃ1が小型化される（理想的には第４実施形態や第５実施形態に例示
したように容量素子Ｃ1が省略される）という利点がある。
【００９０】
（２）変形例２
以上の各形態においてはボトムエミッション型の発光装置Ｄを例示したが、発光素子か
らの放射光が基板１０とは反対側に出射するトップエミッション型の発光装置にも本発明
は適用される。駆動トランジスタＴdrや電源線１５の配置に要するスペースが大きい場合
には、トップエミッション型の発光装置においても画素Ｐの高精細化が制約されるといっ
た種々の不利益がある。本発明によれば駆動トランジスタＴdrおよび電源線１５の総面積
が削減されるから、トップエミッション型の発光装置に適用された場合には、これらの不
利益を解消できるという利点がある。もっとも、ボトムエミッション型の発光装置Ｄにお
いては発光素子Ｅによる放射光の出射側（すなわち発光素子Ｅからみて基板１０側）に駆
動トランジスタＴdrや電源線１５が配置されるから、駆動トランジスタＴdrや電源線１５
の面積の増大は開口率の低下に直結する。したがって、駆動トランジスタＴdrや電源線１
５の面積を縮小できる本発明は、開口率が問題となるボトムエミッション型の発光装置Ｄ
に特に好適であると言える。
【００９１】
（３）変形例３
以上の各形態においては、駆動トランジスタＴdrのチャネル領域（３１c，３２c，３３
c，３４c，３５c）の全域と重なり合うように電源線１５が形成された構成を例示したが
、このチャネル領域の一部と重なり合うように電源線１５が形成された構成としてもよい
。また、チャネル領域だけでなくソース領域（３１s，３２s，３３s，３４s，３５s）や
ドレイン領域（３１d，３２d，３３d，３４d，３５d）に重なり合うように電源線１５が
形成された構成も採用される。
【００９２】
（４）変形例４
以上の各形態を適宜に組み合わせてもよい。例えば、第５実施形態のように駆動トラン
ジスタＴdrの閾値電圧Ｖthを補償する画素Ｐにおいて、第１実施形態・第３実施形態およ
び第４実施形態と同様に、電源線１５の延在する方向と駆動トランジスタＴdrのチャネル
幅Ｗの方向とが一致するように、半導体層３５におけるチャネル領域３５c・ソース領域
３５sおよびドレイン領域３５dの形状や電源線１５の方向が選定された構成としてもよい
。
【００９３】
（５）変形例５
以上の各形態においては、隔壁２５の内周縁の内側の領域のみに発光層２３が形成され
た構成を例示したが、基板１０の全面（より詳細には第２絶縁層Ｌ2の全面）にわたって
発光層２３が連続に形成された構成としてもよい。この構成によれば、例えば、スピンコ
ート法などの低廉な成膜技術を発光層２３の形成に採用できるという利点がある。なお、
第１電極２１は発光素子Ｅごとに個別に形成されるから、発光層２３が複数の発光素子Ｅ
にわたって連続するとは言っても、発光層２３の光量は発光素子Ｅごとに個別に制御され
る。以上のように発光層２３が複数の発光素子Ｅにわたって連続する構成においては隔壁
２５を省略してもよい。
【００９４】
なお、隔壁２５で仕切られた各空間に発光材料の液滴を吐出するインクジェット法（液
滴吐出法）で発光層２３を形成する場合には、以上の各形態のように第２絶縁層Ｌ2の面
上に隔壁２５を配置した構成が好適に採用される。ただし、発光層２３を発光素子Ｅごと
に形成するための方法は適宜に変更される。より具体的には、基板１０の全域に形成され
た発光材料の膜体を選択的に除去する方法や、レーザ転写（LITI: Laser-Induced Therma
l Imaging）法など各種のパターニング技術によっても発光層２３は発光素子Ｅごとに形
成される。この場合には、隔壁２５の形成を不要としながら発光素子Ｅごとに独立に発光
層２３を形成できる。以上のように、本発明の発光装置において隔壁２５は必ずしも必要
な要素ではない。
【００９５】
（６）変形例６
以上の各形態においては有機ＥＬ材料からなる発光層２３を含む発光素子Ｅを例示した
が、本発明における発光素子はこれに限定されない。例えば、無機ＥＬ材料からなる発光
層を含む発光素子やＬＥＤ（Light Emitting Diode）素子など様々な発光素子を採用する
ことができる。本発明における発光素子は、電気エネルギの供給（典型的には電流の供給
）によって発光する素子であれば足り、その具体的な構造や材料の如何は不問である。
【００９６】
＜Ｅ：応用例＞
次に、本発明に係る発光装置を利用した電子機器の具体的な形態を説明する。図２４は
、以上に説明した何れかの形態に係る発光装置Ｄを表示装置として採用したモバイル型の
パーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は
、表示装置としての発光装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源
スイッチ２００１およびキーボード２００２が設けられている。この発光装置Ｄは有機Ｅ
Ｌ材料の発光層２３を発光素子Ｅに使用しているので、視野角が広く見易い画面を表示で
きる。
【００９７】
図２５に、各形態に係る発光装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３
０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装
置としての発光装置Ｄを備える。スクロールボタン３００２を操作することによって、発
光装置Ｄに表示される画面がスクロールされる。
【００９８】
図２６に、各形態に係る発光装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digit
al Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１お
よび電源スイッチ４００２、ならびに表示装置としての発光装置Ｄを備える。電源スイッ
チ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置Ｄに表
示される。
【００９９】
なお、本発明に係る発光装置が適用される電子機器としては、図２４から図２６に示し
たもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置
、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、
テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネル
を備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限
定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置において
は、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使
用されるが、この種の書込みヘッドとしても本発明の発光装置を利用することができる。
【図面の簡単な説明】
【０１００】
【図１】発光装置の電気的な構成を示す回路図である。
【図２】第１実施形態における画素の構成を示す平面図である。
【図３】図２におけるIII−III線からみた断面図である。
【図４】半導体層が形成された段階を示す平面図である。
【図５】選択線や中間導電体が形成された段階を示す平面図である。
【図６】信号線や電源線が形成された段階を示す平面図である。
【図７】第２実施形態に係る画素の構成を示す平面図である。
【図８】半導体層が形成された段階を示す平面図である。
【図９】選択線や中間導電体が形成された段階を示す平面図である。
【図１０】信号線や電源線が形成された段階を示す平面図である。
【図１１】第３実施形態に係る画素の構成を示す平面図である。
【図１２】半導体層が形成された段階を示す平面図である。
【図１３】選択線や中間導電体が形成された段階を示す平面図である。
【図１４】信号線や電源線が形成された段階を示す平面図である。
【図１５】第４実施形態に係る画素の構成を示す平面図である。
【図１６】半導体層が形成された段階を示す平面図である。
【図１７】選択線や中間導電体が形成された段階を示す平面図である。
【図１８】信号線や電源線が形成された段階を示す平面図である。
【図１９】本発明の第５実施形態に係る発光装置の画素の電気的な構成を示す回路図である。
【図２０】第５実施形態に係る画素の構成を示す平面図である。
【図２１】半導体層が形成された段階を示す平面図である。
【図２２】選択線や中間導電体が形成された段階を示す平面図である。
【図２３】信号線や電源線が形成された段階を示す平面図である。
【図２４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２５】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２６】本発明に係る電子機器の具体的な形態を示す斜視図である。
【符号の説明】
【０１０１】
Ｄ……発光装置、Ｅ……発光素子、Ｐ……画素、１１……選択線、１２……初期化線、１
３……信号線、１５……電源線、２１……第１電極、２２……第２電極、２３……発光層
、２５……隔壁、Ｌg……ゲート絶縁層、Ｌ1……第１絶縁層、Ｌ2……第２絶縁層、３１
，３２，３３，３４，３５，４１，４２，４３，４４，４５……半導体層、３１c，３２c
，３３c，３４c，３５c……チャネル領域、３１s，３２s，３３s，３４s，３５s……ソー
ス領域、３１d，３２d，３３d，３４d，３５d……ドレイン領域、５１，５２，５３，５
４，５５……中間導電体、５１１，５２１，５３１，５４１，５５１……ゲート電極、６
８……電極接続部、Ｌ……チャネル長、Ｗ……チャネル幅。
【特許請求の範囲】
【請求項１】
電源線から発光素子に供給される電流量を制御する駆動トランジスタが基板上に形成さ
れた発光装置であって、
前記駆動トランジスタは、
ソース領域とドレイン領域との間にチャネル領域が形成された半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極とを含み、
前記電源線は、前記チャネル領域と重なり合う
ことを特徴とする発光装置。
【請求項２】
前記半導体層には、前記電源線の延在する方向がチャネル長となるように前記ソース領
域と前記ドレイン領域と前記チャネル領域とが形成される
請求項１に記載の発光装置。
【請求項３】
前記半導体層には、前記電源線の延在する方向がチャネル幅となるように前記ソース領
域と前記ドレイン領域と前記チャネル領域とが形成される
請求項１に記載の発光装置。
【請求項４】
前記半導体層および前記ゲート電極を覆う第１絶縁層を具備し、
前記ゲート電極は前記電源線と同方向に延在し、
前記電源線は、前記第１絶縁層に形成された複数のコンタクトホールを介して前記ソー
ス領域および前記ドレイン領域の何れかに導通し、
前記複数のコンタクトホールは、前記ゲート電極に沿って配列する
請求項３に記載の発光装置。
【請求項５】
第１電極と第２電極とを含む容量素子を具備し、
前記駆動トランジスタと前記容量素子とは前記電源線が延在する方向に配列し、
前記ゲート電極と前記第２電極とは電気的に接続され、
前記電源線は、前記チャネル領域および前記容量素子と重なり合う
請求項１から請求項３の何れかに記載の発光装置。
【請求項６】
前記第１電極は、前記半導体層と同一の材料によって形成され、
前記第２電極は、前記ゲート電極と同一の材料によって形成され、前記ゲート絶縁層を
挟んで前記第１電極に対向する
請求項５に記載の発光装置。
【請求項７】
前記発光素子からの放射光は、前記基板を透過して出射する
請求項１から請求項６の何れかに記載の発光装置。
【請求項８】
前記半導体層は、前記ゲート電極と前記基板との間に介在し、
前記電源線は、前記ゲート電極を挟んで前記半導体層とは反対側に形成される
請求項１から請求項７の何れかに記載の発光装置。
【請求項９】
請求項１から請求項８の何れかに記載の発光装置を具備する電子機器。
【請求項１】
電源線から発光素子に供給される電流量を制御する駆動トランジスタが基板上に形成さ
れた発光装置であって、
前記駆動トランジスタは、
ソース領域とドレイン領域との間にチャネル領域が形成された半導体層と、
ゲート絶縁層を挟んで前記チャネル領域に対向するゲート電極とを含み、
前記電源線は、前記チャネル領域と重なり合う
ことを特徴とする発光装置。
【請求項２】
前記半導体層には、前記電源線の延在する方向がチャネル長となるように前記ソース領
域と前記ドレイン領域と前記チャネル領域とが形成される
請求項１に記載の発光装置。
【請求項３】
前記半導体層には、前記電源線の延在する方向がチャネル幅となるように前記ソース領
域と前記ドレイン領域と前記チャネル領域とが形成される
請求項１に記載の発光装置。
【請求項４】
前記半導体層および前記ゲート電極を覆う第１絶縁層を具備し、
前記ゲート電極は前記電源線と同方向に延在し、
前記電源線は、前記第１絶縁層に形成された複数のコンタクトホールを介して前記ソー
ス領域および前記ドレイン領域の何れかに導通し、
前記複数のコンタクトホールは、前記ゲート電極に沿って配列する
請求項３に記載の発光装置。
【請求項５】
第１電極と第２電極とを含む容量素子を具備し、
前記駆動トランジスタと前記容量素子とは前記電源線が延在する方向に配列し、
前記ゲート電極と前記第２電極とは電気的に接続され、
前記電源線は、前記チャネル領域および前記容量素子と重なり合う
請求項１から請求項３の何れかに記載の発光装置。
【請求項６】
前記第１電極は、前記半導体層と同一の材料によって形成され、
前記第２電極は、前記ゲート電極と同一の材料によって形成され、前記ゲート絶縁層を
挟んで前記第１電極に対向する
請求項５に記載の発光装置。
【請求項７】
前記発光素子からの放射光は、前記基板を透過して出射する
請求項１から請求項６の何れかに記載の発光装置。
【請求項８】
前記半導体層は、前記ゲート電極と前記基板との間に介在し、
前記電源線は、前記ゲート電極を挟んで前記半導体層とは反対側に形成される
請求項１から請求項７の何れかに記載の発光装置。
【請求項９】
請求項１から請求項８の何れかに記載の発光装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２００７−１４８２１５（Ｐ２００７−１４８２１５Ａ）
【公開日】平成１９年６月１４日（２００７．６．１４）
【国際特許分類】
【出願番号】特願２００５−３４５２９５（Ｐ２００５−３４５２９５）
【出願日】平成１７年１１月３０日（２００５．１１．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年６月１４日（２００７．６．１４）
【国際特許分類】
【出願日】平成１７年１１月３０日（２００５．１１．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]