説明

発光装置

【課題】発光装置の小型化を図る。
【解決手段】ELパネル1において、発光領域Rの外周から張り出すカソード電極9e部分がより狭くなるように、一つあたりのサイズを小さくするように分割した複数の導通部29を発光領域Rの縁に沿って配設することで、表示領域となる発光領域Rのサイズを維持したまま、カソード電極9eをサイズダウンし、その小型化したカソード電極9eに応じて、ELパネル1を小型化することを可能にした。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光装置に関する。
【背景技術】
【0002】
近年、携帯電話機などの電子機器の表示デバイスとして、自発光素子である複数のEL(Electro Luminescence)発光素子をマトリクス状に配列した発光パネルを適用したものが知られている。
発光素子は、画素毎に設けられたアノードとなる画素電極と、全画素に共通するように連続して形成されたカソードとなる共通電極と、画素毎に設けられて画素電極と共通電極との間に介装される発光層とを備えている。
そして、発光装置である発光パネルにおいて共通電極にカソード配線を繋ぐための導通部が形成されている(例えば、特許文献1参照。)。
【特許文献1】特開2001−102169号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、上記従来技術の場合、図6に示すように、共通電極9eとカソード配線20との十分な電気的接続を図るために、導通部Cにおける共通電極9eとカソード配線20の接続面積を、例えば、1500μm×1500μmのサイズにするなど大きくせざるを得ないことがあった。(この場合、2つの導通部Cによる接続面積は4500000[μm])
そのため、導通部C部分が発光パネル100の発光領域Rの周囲に占める範囲が大きく、共通電極9eが発光領域Rから大きく張り出してしまうことがあり、近時の電子機器の小型化に対応する発光パネル100(発光装置)の小型化に際して、その導通部Cの大きさが妨げになることがあった。
【0004】
本発明の課題は、発光装置の小型化を図ることである。
【課題を解決するための手段】
【0005】
以上の課題を解決するため、本発明の一の態様は、
基板と、
第一電極と、前記第一電極上に形成された発光層と、前記発光層上に形成された第二電極と、を備え、前記基板の一方の面上に形成された複数の発光素子と、
前記基板の前記一方の面上において行方向に沿うように形成され、前記第一電極と前記発光素子毎に電気的接続がなされた複数の第一配線と、
前記複数の発光素子からなる発光領域の外側に配され、前記第一配線と交差するように列方向に形成された複数の第二配線と、を有し、
前記第二電極は、前記発光領域より大きく、前記発光領域の外周から張り出しており、
前記第二電極は、分割された複数の導通部を介して前記第二配線と電気的接続がなされており、
前記複数の導通部は、前記発光領域の縁と前記第二電極の縁との間に配されている。
好ましくは、前記第一配線に沿う方向に形成され、前記第一配線と行方向に交互に配された複数の第三配線を有し、
前記複数の導通部は、前記発光領域の外側に延在する前記第一配線の間と、前記発光領域の外側に延在する前記第三配線の間の、少なくとも一方に設けられている。
また、好ましくは、前記複数の導通部のサイズの総和は、前記第二電極と前記第二配線との電気的接続に必要なサイズを有する。
また、好ましくは、前記複数の導通部は一つあたり10000μm〜22500μmのサイズを有する。
また、好ましくは、前記複数の導通部は450〜1000箇所に設けられる。
【発明の効果】
【0006】
本発明によれば、発光装置の小型化を図ることができる。
【発明を実施するための最良の形態】
【0007】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
なお、本実施形態においては、発光装置を表示装置であるELパネルに適用し、本発明について説明する。
【0008】
図1は、ELパネル1を概略的に示す平面図であり、図2は、そのELパネル1の発光領域R部分の拡大図である。
【0009】
このELパネル1は、自発光型のディスプレイパネルであり、表示領域である発光領域Rに画素Pがマトリクス状に配列されている。この画素Pに相当する部分に発光素子であるEL素子9が設けられている。
ELパネル1がフルカラーのディスプレイパネルである場合、R(赤)、G(緑)、B(青)に発光する画素Pが、所定の配列に設けられている。なお、全ての画素Pが同じ色に発光するのであれば、モノカラーのディスプレイパネルとなる。
【0010】
図1、図2に示すように、基板10の一方の面側に複数の画素P(EL素子9)が配列されてなる発光領域Rにおいて、複数の第三配線(セレクト配線)である走査線2が行方向に沿い形成され、複数の第一配線(アノード配線)である電圧供給線4が行方向に沿い形成されている。この走査線2と電圧供給線4とは交互に配されている。複数の第四配線(データ配線)である信号線3は、走査線2と電圧供給線4とに交差するように列方向に沿い形成されている。
なお、走査線2、電圧供給線4、信号線3は、それぞれ発光領域Rの外側を引き回されて、ELパネル1の一端の端子部Tに結線されている。
【0011】
また、走査線2と電圧供給線4と信号線3とによって略コ字状に囲われた範囲毎に、EL素子9が形成されて画素Pが設けられている。
この全てのEL素子9に共通して設けられている後述する第二電極(カソード電極)9eは発光領域Rより大きく、発光領域Rの外周から張り出して備えられている。
この発光領域Rの外側には、発光領域Rの縁とカソード電極9eの縁との間に配され、信号線3に沿う第二配線(カソード配線)20及びカソード配線20とカソード電極9eとの導通部29が形成されている。このカソード配線20も、EL素子1の端子部Tに結線されている。
図中、発光領域Rの右縁に沿って配されているカソード配線20には、各走査線2間に形成された複数の導通部29を介してカソード電極9eが接続されている。また、図中、発光領域Rの左縁に沿って配されているカソード配線20には、各電圧供給線4間に形成された複数の導通部29を介してカソード電極9eが接続されている。
【0012】
複数の導通部29は、発光領域Rの縁に沿うように、カソード配線20に沿って連なるように設けられている。
また、この導通部29は一つあたり、100μm×100μm〜150μm×150μmであることが好ましく、例えば、100μm×100μmのサイズを有し、240本の各走査線2と、240本の各電圧供給線4とに対応するように、各配線間に設けられている。
そして、複数の導通部29は、450〜1000箇所であることが好ましく、例えば480箇所に設けられ、カソード電極9eとカソード配線20の接続面積は4800000[μm]となるので、図6に示す従来の導通部Cによる接続面積4500000[μm]よりも大きくなる。
【0013】
このように一つあたりのサイズを小さくするように分割した複数の導通部29を、各走査線2間と各電圧供給線4間とにそれぞれ設けるように、発光領域Rの縁に沿って配設することで、発光領域Rの外周から張り出すカソード電極9e部分をより狭くすることができる。
つまり、ELパネル1において、発光領域Rの外周から張り出すカソード電極9e部分がより狭くなるように、一つあたりのサイズを小さくするように分割した複数の導通部29を発光領域Rの縁に沿って配設することで、表示領域となる発光領域Rのサイズを維持したまま、カソード電極9eをサイズダウンすることができる。
特に、複数の導通部29のサイズの総和が、少なくとも従来の導通部Cのサイズを有するようにして、カソード電極9eとカソード配線20との電気的接続に必要なサイズとすることで、比較的低抵抗な電気的接続を実現することができる。
そして、カソード電極9eをサイズダウンすることによって、ELパネル1を従来のELパネル100よりも小型化することが可能になる。
【0014】
図3は、アクティブマトリクス駆動方式で動作するELパネル1の1つの画素Pに係る回路を示した回路図である。
図3に示すように、1つの画素Pにつき、3つのトランジスタ(スイッチトランジスタ5、駆動トランジスタ6、保持トランジスタ7)及びキャパシタ8及びEL素子9が設けられている。
【0015】
スイッチトランジスタ5のゲート5aが走査線2に接続され、スイッチトランジスタ5のドレインとソースのうち一方の電極5hが信号線3に接続され、他方の電極5iがキャパシタ8の一方の電極8b及び駆動トランジスタ6のドレインとソースのうち一方の電極6hに接続されている。
駆動トランジスタ6のドレインとソースのうち他方の電極6iが電圧供給線4に接続され、駆動トランジスタ6のゲート6aがキャパシタ8の他方の電極8a及び保持トランジスタ7のドレインとソースのうち一方の電極7hに接続されている。
保持トランジスタ7のドレインとソースのうち他方の電極7iが電圧供給線4及び駆動トランジスタ6の電極6iに接続され、保持トランジスタ7aのゲート7aが走査線2に接続されている。
EL素子9の第一電極(アノード電極)9aがスイッチトランジスタ5の電極5i、キャパシタ8の電極8b及び駆動トランジスタ6の電極6hに接続されている。全てのEL素子9に共通のカソード電極9eは、一定電圧Vcomに保たれ、具体的には接地されている。
【0016】
また、このELパネル1の周囲において各走査線2が走査ドライバに接続され、各電圧供給線4が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線3がデータドライバに接続され、これらドライバによってELパネル1がアクティブマトリクス駆動方式で駆動される。電圧供給線4には、一定電圧源又はドライバによって所定の電圧が印加される。
【0017】
図4は、図1のIV−IVに沿った面の一部の矢視断面図であり、図5は、図1のV−Vに沿った面の一部の矢視断面図である。
【0018】
図4に示すように、基板10上の一面にゲート絶縁膜11が成膜されており、スイッチトランジスタ5、駆動トランジスタ6、保持トランジスタ7(図3参照)及びそれら周囲のゲート絶縁膜11の上に層間絶縁膜121、層間絶縁膜122が成膜されている。層間絶縁膜122上には隔壁13が形成されている。
また、画素PとなるEL素子9は、隔壁13間において、アノード電極9a、正孔注入層9b、インターレイヤー9c、発光層9d、カソード電極9eが積層されてなる部分である。
なお、駆動トランジスタ6は、画素Pの両側の隔壁13のうち一方の隔壁13の下において画素Pの右側に沿うように形成され、スイッチトランジスタ5と保持トランジスタ7(図3参照)が他方の隔壁13の下において画素Pの左側に沿うように配列されている。
また、キャパシタ8は画素P部分におけるEL素子9の下に形成されている。
【0019】
図4に示すように、スイッチトランジスタ5は、逆スタガ構造の薄膜トランジスタである。
このスイッチトランジスタ5は、ゲート電極5a、ゲート絶縁膜11、半導体膜5b、チャネル保護膜5d、不純物半導体膜5f,5g、ドレイン電極5h、ソース電極5i等を有するものである。
【0020】
ゲート電極5aは、基板10とゲート絶縁膜11の間に形成されている。このゲート電極5aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlTiNd合金膜またはMoNb合金膜からなる。また、ゲート電極5aの上に絶縁性のゲート絶縁膜11が成膜されており、そのゲート絶縁膜11によってゲート電極5aが被覆されている。
ゲート絶縁膜11は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜11上であってゲート電極5aに対応する位置に真性な半導体膜5bが形成されており、半導体膜5bがゲート絶縁膜11を挟んでゲート電極5aと相対している。
半導体膜5bは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜5bにチャネルが形成される。また、半導体膜5bの中央部上には、絶縁性のチャネル保護膜5dが形成されている。このチャネル保護膜5dは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜5bの一端部の上には、不純物半導体膜5fが一部チャネル保護膜5dに重なるようにして形成されており、半導体膜5bの他端部の上には、不純物半導体膜5gが一部チャネル保護膜5dに重なるようにして形成されている。そして、不純物半導体膜5f,5gはそれぞれ半導体膜5bの両端側に互いに離間して形成されている。なお、不純物半導体膜5f,5gはn型半導体であるが、これに限らず、p型半導体であってもよい。
不純物半導体膜5fの上には、ドレイン電極5hが形成されている。不純物半導体膜5gの上には、ソース電極5iが形成されている。ドレイン電極5h,ソース電極5iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。
チャネル保護膜5d、ドレイン電極5h及びソース電極5iの上には、保護膜となる絶縁性の層間絶縁膜121が成膜され、チャネル保護膜5d、ドレイン電極5h及びソース電極5iが層間絶縁膜121によって被覆されている。層間絶縁膜121上には層間絶縁膜122が設けられている。そして、スイッチトランジスタ5は、層間絶縁膜121、122によって覆われるようになっている。
【0021】
図4に示すように、駆動トランジスタ6は、逆スタガ構造の薄膜トランジスタである。
この駆動トランジスタ6は、ゲート電極6a、ゲート絶縁膜11、半導体膜6b、チャネル保護膜6d、不純物半導体膜6f,6g、ドレイン電極6h、ソース電極6i等を有するものである。
【0022】
ゲート電極6aは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlTiNd合金膜またはMoNb合金膜からなり、ゲート電極5aと同様に基板10とゲート絶縁膜11の間に形成されている。そして、ゲート電極6aは、例えば、シリコン窒化物又はシリコン酸化物からなるゲート絶縁膜11によって被覆されている。
このゲート絶縁膜11の上であって、ゲート電極6aに対応する位置に、チャネルが形成される半導体膜6bが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜6bはゲート絶縁膜11を挟んでゲート電極6aと相対している。
半導体膜6bの中央部上には、絶縁性のチャネル保護膜6dが形成されている。このチャネル保護膜6dは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜6bの一端部の上には、不純物半導体膜6fが一部チャネル保護膜6dに重なるようにして形成されており、半導体膜6bの他端部の上には、不純物半導体膜6gが一部チャネル保護膜6dに重なるようにして形成されている。そして、不純物半導体膜6f,6gはそれぞれ半導体膜6bの両端側に互いに離間して形成されている。なお、不純物半導体膜6f,6gはn型半導体であるが、これに限らず、p型半導体であってもよい。
不純物半導体膜6fの上には、ドレイン電極6hが形成されている。不純物半導体膜6gの上には、ソース電極6iが形成されている。ドレイン電極6h,ソース電極6iは、例えば、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜、AlTiNd合金膜またはMoNb合金膜からなる。
チャネル保護膜6d、ドレイン電極6h及びソース電極6iの上には、保護膜となる絶縁性の層間絶縁膜121が成膜され、チャネル保護膜6d、ドレイン電極6h及びソース電極6iが層間絶縁膜121によって被覆されている。層間絶縁膜121上には層間絶縁膜122が設けられている。そして、駆動トランジスタ6は、層間絶縁膜121、122によって覆われるようになっている。
【0023】
保持トランジスタ7は、スイッチトランジスタ5と同じ構成であるので説明は省略する。なお、保持トランジスタ7も、層間絶縁膜121、122によって覆われている。
【0024】
キャパシタ8は、対向する一対の電極8a、9a及びそれらの間に介在する誘導体としてのゲート絶縁膜11を有している。
そして、一方の電極8aは、基板10とゲート絶縁膜11との間に形成され、その電極8aの一端が駆動トランジスタ6のゲート電極6aに重なるように接続されている。この電極8aは透明電極であって、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)の少なくともいずれかを含む。
また、他方の電極9aは、EL素子9のアノード電極9aを兼ねてゲート絶縁膜11上に形成されており、スイッチトランジスタ5のソース電極5iと、駆動トランジスタ6のドレイン電極6hに接続されている。
【0025】
アノード電極9aは、ゲート絶縁膜11を介して基板10上に設けられており、画素Pごとに独立して形成されている。このアノード電極9aは、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、カドミウム−錫酸化物(CTO)、アルミその他の導電性材料からなる。
なお、アノード電極9aは一部、スイッチトランジスタ5のソース電極5iと駆動トランジスタ6のドレイン電極6hに接続している。
【0026】
EL素子9は、図4に示すように、画素電極としてのアノード電極9aと、アノード電極9aの上に形成されたキャリア輸送層としての正孔注入層9bと、正孔注入層9bの上に形成されたキャリア輸送層の一部として機能するインターレイヤー9cと、インターレイヤー9cの上に形成されたキャリア輸送層としての発光層9dと、発光層9dの上に形成された対向電極としてのカソード電極9eとを備えている。カソード電極9eは全画素Pに共通の単一電極であり、全画素Pに連続して形成されている。
【0027】
正孔注入層9bは、アノード電極9aから発光層9dに向けて正孔を注入するキャリア注入層である。この正孔注入層9bには、例えば、導電性高分子であるPEDOT(ポリエチレンジオキシチオフェン)及びドーパントであるPSS(ポリスチレンスルホン酸)からなる材料や、遷移金属酸化物である酸化モリブデン、酸化バナジウム、酸化タングステン、酸化チタン等を用いることができる。
【0028】
インターレイヤー9cは、例えば、ポリフルオレン系材料からなる電子輸送抑制層であって、順バイアスが印加されたときに電子が発光層9dから正孔注入層9b側へ移動することを抑制する機能を有する。
【0029】
発光層9dは、画素P毎にR(赤),G(緑),B(青)のいずれかを発光する有機材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料等の共役二重結合ポリマーからなり、カソード電極9eから供給される電子と、正孔注入層9bから注入される正孔との再結合に伴い発光する層である。このため、R(赤)を発光する画素P、G(緑)を発光する画素P、B(青)を発光する画素Pは、それぞれ発光層9dの発光材料が異なる。画素PのR(赤),G(緑),B(青)のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
【0030】
カソード電極9eは、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属又はそれらの化合物等と、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、カドミウム−錫酸化物(CTO)、金属(例えば、アルミ、銀)、金属合金(例えば、アルミ合金、銀合金)又は金属化合物(例えば、アルミ化合物、銀化合物)等が積層されてなる。
このカソード電極9eは全ての画素Pに共通した電極であり、発光層9dなどとともに隔壁13を被覆し、発光領域Rよりも広い範囲を覆っている。
【0031】
このアノード電極9aとカソード電極9eのどちらか一方又は両方が透明電極である。アノード電極9aが透明電極である場合、基板10及びゲート絶縁膜11も透明であることが好ましい。アノード電極9a、基板10及びゲート絶縁膜11が透明である場合、発光層9dで発した光が基板10からその下に出射し、このようなELパネル1をボトムエミッション型という。一方、カソード電極9eが透明電極である場合、発光層9dで発した光がカソード電極9eからその上に出射し、このようなELパネル1をトップエミッション型という。また、アノード電極9a及びカソード電極9eの両方が透明電極である場合、アノード電極9aの下に反射膜(例えば、アルミ)が形成されていれば、ELパネル1がトップエミッション型となり、カソード電極9eの上に反射膜が形成されていれば、ELパネル1がボトムエミッション型となる。なお、アノード電極9a、カソード電極9eが透明電極である場合、その材料は錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In23)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)であることが好ましい。
【0032】
隔壁13は、正孔注入層9b、インターレイヤー9c、発光層9dを湿式法により形成するに際して、それらの材料が溶媒に溶解または分散された液体が隣接する画素Pに滲み出ないようにするためのものである。
【0033】
また、図4、図5に示すように、発光領域Rの外側における層間絶縁膜121、122には、コンタクトホール12aが形成されており、そのコンタクトホール12a内のゲート絶縁膜11上に、ドレインメタル上層21とアノードメタル層22の2層からなる2層配線に形成されたカソード配線20が設けられている。
また、隔壁13には、カソード配線20に重なる領域にコンタクトホール13aが形成されており、コンタクトホール13a内に成膜されたカソード電極9eがカソード配線20と電気的に接続がなされて、導通部29が形成されている。つまり、この導通部29を介してカソード配線20とカソード電極9eとが電気的に接続されている。
【0034】
なお、信号線3は、基板10に一面に成膜された導電膜であるゲートメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで、ゲート電極5a、6aとともに形成される。
【0035】
また、走査線2は、発光領域R内においては、ゲート絶縁膜11上に成膜された導電膜であるドレインメタル上層をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成された配線である。また、走査線2は、発光領域Rの外側で端子部Tに結線するよう引き回される部分においては、ドレインメタル上層とアノードメタル層からなる2層配線に形成されている。
特に、発光領域Rの外側におけるカソード配線20と交差する部分において、走査線2をゲートメタル層で形成し、ドレインメタル上層からなる発光領域R内の走査線2と、ドレインメタル上層とアノードメタル層の2層配線である端子部T側の走査線2とを、ゲートメタル層からなる走査線2で繋ぐことで、走査線2とカソード配線20が絶縁膜を介して離間した状態で交差するようになっている。
【0036】
また、電圧供給線4は、発光領域R内においては、ドレインメタル上層とアノードメタル層の2層からなる2層配線に形成されている。また、電圧供給線4は、発光領域Rの外側で端子部Tに結線するよう引き回される部分においては、ドレインメタル上層とアノードメタル層からなる2層配線に形成されている。
特に、発光領域Rの外側におけるカソード配線20と交差する部分において、電圧供給線4をゲートメタル層で形成し、発光領域R内の2層配線の電圧供給線4と、端子部T側の2層配線の電圧供給線4とを、ゲートメタル層からなる電圧供給線4で繋ぐことで、電圧供給線4とカソード配線20が絶縁膜を介して離間した状態で交差するようになっている。
【0037】
このELパネル1は、次のように駆動されて発光する。
【0038】
所定レベルの電圧が全ての電圧供給線4に印加された状態で、走査ドライバによって走査線2に順次電圧が印加されることで、これら走査線2が順次選択される。走査線2の選択に同期して、電圧供給線4に順次電圧が印加されることで、これら電圧供給線4が順次選択される。なお、選択された電圧供給線4の電圧レベルがVcomよりも低く、選択が解除された電圧供給線4の電圧レベルがVcomよりも高い。
【0039】
各走査線2が選択されている時に、データドライバによって指定電流が全ての信号線3に流れる。データドライバは電流制御型のドライバであり、各信号線3に流れる指定電流のレベルはデータドライバによって階調に応じたレベルである。
【0040】
或る行の走査線2が選択されている時(選択期間)には、その走査線2に接続されたスイッチトランジスタ5及び保持トランジスタ7がオンになる。その行の電圧供給線4に指定電流が流れる。指定電流の向きは、電圧供給線4から駆動トランジスタ6、スイッチトランジスタ5及び信号線3を通ってデータドライバに向かう向きである。指定電流が駆動トランジスタ6の電極6i,6h間を流れることによって、指定電流のレベルがゲート6aの電圧のレベルに変換される。また、選択された電圧供給線4の電圧レベルがVcomよりも低いから、EL素子9には電流が流れない。
【0041】
その後、その走査線2の選択が解除される(非選択期間)と、スイッチトランジスタ5がオフとなるので、その指定電流はそのスイッチトランジスタ5に流れない。その際、保持トランジスタ7がオフとなるので、駆動トランジスタ6のゲート6aの電圧レベルが保持される。また、その際には、その電圧供給線4の選択が解除されて、電圧供給線4の電圧レベルがVcomよりも高くなるから、駆動電流が電圧供給線4から駆動トランジスタ6を通ってEL素子9に流れ、EL素子9が駆動電流のレベルに従った強度で発光する。駆動トランジスタ6のゲート6aの電圧レベルが保持されているから、選択解除時の駆動電流のレベルは選択時の指定電流のレベルに等しい。
【0042】
次に、ELパネル1の製造方法について説明する。
【0043】
まず、基板10上にゲートメタル層をスパッタリング法によって堆積させ、フォトリソグラフィー法・エッチング法によりそのゲートメタル層を形状加工して、信号線3、スイッチトランジスタ5のゲート電極5a、駆動トランジスタ6のゲート電極6a、保持トランジスタ7のゲート電極を形成する。なお、このゲートメタル層によって、走査線2および電圧供給線4がカソード配線20と交差する部分が形成される。
次いで、基板10上にITO等の透明導電膜を堆積してからパターニングして、キャパシタ8の電極8aを形成する。
【0044】
次いで、プラズマCVDによって窒化シリコン又は酸化シリコンのゲート絶縁膜11を堆積する。
次いで、ゲート絶縁膜11上にITO膜を堆積し、そのITO膜をアノード電極9aに形状加工する。
【0045】
次いで、アモルファスシリコン又はポリシリコンの半導体層(半導体膜5b,6bのもとになるもの)、窒化シリコン又は酸化シリコンの絶縁層(保護膜5d,6dのもとになるもの)を順に堆積した後、フォトリソグラフィー法・エッチング法によってその絶縁膜を保護膜5d,6dに形状加工する。更に、不純物層(不純物半導体膜5f,5g,6f,6gのもとになるもの)を堆積した後、フォトリソグラフィー法・エッチング法によってその不純物層を不純物半導体膜5f,5g,6f,6gに形状加工するとともに、それに連続して半導体層を半導体膜5b,6bに形状加工する。保持トランジスタ7の半導体膜、保護膜、不純物半導体膜も同時に形状加工される。
次いで、気相成長法によってドレインメタル下層とドレインメタル上層をゲート絶縁膜11等の上に堆積し、フォトリソグラフィー法・エッチング法によってそのドレインメタル層を、スイッチトランジスタ5の電極5h,5i、駆動トランジスタ6の電極6h,6i、保持トランジスタ7のドレイン・ソースに形状加工する。なお、このドレインメタル上層21によって、カソード配線20の一層目と、発光領域R内の走査線2と、発光領域R内の電圧供給線4の一層目と、発光領域R外の走査線2と電圧供給線4の一層目が形成される。
【0046】
次いで、気相成長法により層間絶縁膜121を成膜して、層間絶縁膜121をフォトリソグラフィー法・気相成長法で形状加工することによって、カソード配線20となるドレインメタル上層21部分にコンタクトホール12aを形成し、アノード電極9a部分に開口部12bを形成する。
次いで、気相成長法によってアノードメタル層を層間絶縁膜121上などに堆積して、フォトリソグラフィー法・エッチング法によってそのアノードメタル層を、カソード配線20の二層目であるアノードメタル層22や、発光領域R内の電圧供給線4の二層目と、発光領域R外の走査線2と電圧供給線4の二層目に形状加工する。
更に、気相成長法により層間絶縁膜122を成膜し、層間絶縁膜122をフォトリソグラフィー法・気相成長法で形状加工することによって層間絶縁膜122にコンタクトホール12a、開口部12cを形成する。
このコンタクトホール12a内には、ドレインメタル上層21とアノードメタル層22とからなるカソード配線20が露出し、層間絶縁膜122の開口部12c内には、アノード電極9aが露出している。
【0047】
次いで、感光性の樹脂材料を層間絶縁膜122上及びコンタクトホール12a、開口部12c内に塗布し、その樹脂材料を硬化させて感光性樹脂膜を形成する。
次いで、その感光性樹脂膜をステッパーで露光して、その感光性樹脂膜を現像すると、その感光性樹脂膜が複数の隔壁13に形状加工されて、コンタクトホール13a内にカソード配線20が露出され、開口部13b内にアノード電極9aが露出される。
【0048】
次いで、隔壁13の開口部13b内に、正孔注入層9bの材料が溶解または分散された液体を、液滴吐出機(例えば、インクジェットプリンタ)で塗布して固化させることで、正孔注入層9bを形成する。
同様に、インターレイヤー9c、発光層9dの材料が溶解または分散された液体を、液滴吐出機(例えば、インクジェットプリンタ)で順に塗布して固化させることで、インターレイヤー9c、発光層9dをそれぞれ形成する。
【0049】
次いで、隔壁13及び発光層9d、カソード配線20の上にカソード電極9eを成膜する。なお、コンタクトホール13a内に成膜されたカソード電極9eがカソード配線20と電気的に接続がなされて、導通部29が形成される。
こうしてELパネル1が完成する。
【0050】
以上のように、ELパネル1において、発光領域Rの外周から張り出すカソード電極9e部分がより狭くなるように、一つあたりのサイズを小さくするように分割した複数の導通部29を発光領域Rの縁に沿って配設することで、表示領域となる発光領域Rのサイズを維持したまま、カソード電極9eをサイズダウンすることができる。
特に、分割されてなる小さな導通部29を、各走査線2の間や、各電圧供給線4の間に配設可能なサイズとすることで、より効率的に複数の導通部29を発光領域Rの縁に沿って配設することができ、カソード電極9eのサイズダウンが容易に行える。
そして、カソード電極9eをサイズダウンすることによって、ELパネル1を従来のELパネル100よりも小型化することができる。
【0051】
なお、以上の実施の形態において、発光装置を表示装置であるELパネルに適用した場合を例に説明したが、本発明はこれに限定されるものではなく、例えば、露光装置、光アドレッシング装置、照明装置などに本発明を適用してもよい。
【0052】
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【図面の簡単な説明】
【0053】
【図1】本発明に係るELパネルを概略的に示す平面図である。
【図2】ELパネルの発光領域部分の拡大図である。
【図3】ELパネルの一画素に相当する回路を示した回路図である。
【図4】図1のIV−IV線における断面図である。
【図5】図1のV−V線における断面図である。
【図6】従来のELパネルを概略的に示す平面図である。
【符号の説明】
【0054】
1 ELパネル(発光装置)
2 走査線(セレクト配線)
3 信号線(データ配線)
4 電圧供給線(アノード配線)
5 スイッチトランジスタ
6 駆動トランジスタ
7 保持トランジスタ
8 キャパシタ
9 EL素子(発光素子)
9a アノード電極
9b 正孔注入層
9c インターレイヤー
9d 発光層
9e カソード電極
10 基板
13 隔壁
20 カソード配線
29 導通部
P 画素
R 発光領域
T 端子部

【特許請求の範囲】
【請求項1】
基板と、
第一電極と、前記第一電極上に形成された発光層と、前記発光層上に形成された第二電極と、を備え、前記基板の一方の面上に形成された複数の発光素子と、
前記基板の前記一方の面上において行方向に沿うように形成され、前記第一電極と前記発光素子毎に電気的接続がなされた複数の第一配線と、
前記複数の発光素子からなる発光領域の外側に配され、前記第一配線と交差するように列方向に形成された複数の第二配線と、を有し、
前記第二電極は、前記発光領域より大きく、前記発光領域の外周から張り出しており、
前記第二電極は、分割された複数の導通部を介して前記第二配線と電気的接続がなされており、
前記複数の導通部は、前記発光領域の縁と前記第二電極の縁との間に配されていることを特徴とする発光装置。
【請求項2】
前記第一配線に沿う方向に形成され、前記第一配線と行方向に交互に配された複数の第三配線を有し、
前記複数の導通部は、前記発光領域の外側に延在する前記第一配線の間と、前記発光領域の外側に延在する前記第三配線の間の、少なくとも一方に設けられていることを特徴とする請求項1に記載の発光装置。
【請求項3】
前記複数の導通部のサイズの総和は、前記第二電極と前記第二配線との電気的接続に必要なサイズを有することを特徴とする請求項1又は2に記載の発光装置。
【請求項4】
前記複数の導通部は一つあたり10000μm〜22500μmのサイズを有することを特徴とする請求項1〜3の何れか一項に記載の発光装置。
【請求項5】
前記複数の導通部は450〜1000箇所に設けられることを特徴とする請求項1〜4の何れか一項に記載の発光装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公開番号】特開2010−153183(P2010−153183A)
【公開日】平成22年7月8日(2010.7.8)
【国際特許分類】
【出願番号】特願2008−329551(P2008−329551)
【出願日】平成20年12月25日(2008.12.25)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】