発振器
【課題】周波数の可変幅を容易に変更することができ、また周波数を高精度に調整することができる発振器を提供すること。
【解決手段】第１のレジスタ３により公称周波数に対応するディジタル値を出力する。第２のレジスタ４１により、公称周波数に対して周波数比率で表した周波数の調整量を出力する。一方前記周波数調整量であるディジタル値の可変範囲（フルレンジ）と周波数比率で表わした周波数の可変幅とを対応させるようにゲインを決め、このゲインを第２のレジスタ４１からのディジタル値に乗算し、この乗算値と公称周波数に対応するディジタル値とを加算して周波数設定信号とする。
【解決手段】第１のレジスタ３により公称周波数に対応するディジタル値を出力する。第２のレジスタ４１により、公称周波数に対して周波数比率で表した周波数の調整量を出力する。一方前記周波数調整量であるディジタル値の可変範囲（フルレンジ）と周波数比率で表わした周波数の可変幅とを対応させるようにゲインを決め、このゲインを第２のレジスタ４１からのディジタル値に乗算し、この乗算値と公称周波数に対応するディジタル値とを加算して周波数設定信号とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数設定信号に応じた周波数で発振する発振器に関する。
【背景技術】
【０００２】
水晶発振器の代表的な構成例としてコルピッツ回路を用いた水晶発振器を図６に示す。この回路は、水晶振動子１０１、インダクタ１０２及び電圧制御型の可変容量素子である例えばバリキャップダイオード１０３を含む共振部と、増幅部であるトランジスタ１０４と、を備え、アナログの制御電圧を制御端子１０５に入力することにより、バリキャップダイオード１０３の容量を変えて発振周波数を設定するように構成されている。１０６、１０７は抵抗、１０８、１０９はコンデンサである。
【０００３】
従って発振周波数の可変幅は、バリキャップダイオード１０３における電圧―容量の直線領域に対応することになり、実際には周波数の可変幅を大きく取るためにバリキャップダイオード１０３は例えば２個用いられている。図７は、制御電圧と発振周波数との関係の一例を示しており、制御電圧がＶ１からＶ２の間にて出力周波数はｆ１からｆ２の間で直線的に変化する。なお電圧制御型の可変容量素子としてはバリキャップダイオードの他に、ＭＯＳ型の可変容量素子なども用いられている。
このような水晶発振器は、次のような課題がある。
ユーザ側における発振周波数の使用範囲に応じて、その使用範囲の中で高精度に周波数の設定を行う要請が大きいが、このような要請に対応することができない。例えば図７において公称周波数がｆ０であるとし、このｆ０に対してユーザ側で必要な可変範囲に対してできるだけ高精度に調整しようとしても、分解能がアナログ電圧の調整機器の分解能により決まってしまう。また仮にユーザ側の発振周波数の使用範囲に対応する電圧の可変幅の最小値と最大値との間で制御電圧を変えることができるように調整機器を構成した場合には、高い分解能が得られる。しかしながら、ユーザから要求される周波数の可変範囲はまちまちであることから、その都度ハード構成を構築しなければならず、つまりハード構成の共用化を行うことができず、このため製造効率が悪くなって製造コストの高騰の要因になる。
【０００４】
またアナログの直流電圧の不安定性や制御用の信号線のノイズによる出力の雑音劣化などにより、正確な周波数制御と周波数の高い安定度とを確保することが難しい。更にまたアナログ制御による周波数調整は調整精度を上げるためにはデバイスの特性のばらつきを抑える必要があるが、特性のばらつきが小さいデバイスは価格が高い傾向にある。
【０００５】
更に可変容量素子を用いた場合には、可変容量素子の非直線性領域に起因する周波数調整の限界、可変容量素子の経年変化による周波数の変動、などの問題も顕在化する。一方、ＧＰＳなど高い周波数安定度が要求される分野においては、周波数の許容変化率が１０−９ オーダである場合もあり、このような要求に対応し難い課題がある。
【０００６】
特許文献１には、ＤＤＳ参照用のクロックを出力し、この参照用のクロックをＰＬＬに入力して電圧制御発振器から目的とする周波数の周波数信号を出力する装置が記載されている。そしてスプリアスが良好な参照用のクロックの周波数と分周比とを設定するチャンネル番号群をメモリに記憶し、このメモリから読み出されたチャンネル番号に応じてＤＤＳから参照用のクロックを出力することが記載されている。しかしながらこの技術では、ユーザ側で必要な周波数の可変範囲に対してできるだけ高精度に調整するという要請には応えられない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１９２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明はこのような事情の下になされたものであり、その目的は、周波数の可変幅を容易に変更することができ、また周波数を高精度に調整することができる発振器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、周波数の設定信号を発振回路部に入力することにより当該発振回路部から前記設定信号に応じた周波数の出力が得られるように構成され、公称周波数よりも低い周波数と公称周波数よりも高い周波数との間で周波数を可変できる発振器において、
公称周波数に対応するディジタル値を出力する公称周波数出力部と、
公称周波数に対する周波数の調整量を周波数の比率により設定するために、当該比率に対応するディジタル値を出力する周波数調整量出力部と、
この周波数調整量出力部から出力されたディジタル値に乗算すべきゲインに対応するディジタル値を出力するゲイン出力部と、
周波数調整量出力部から出力されたディジタル値に前記ゲイン出力部から出力されたゲインを乗算する乗算部と、
前記公称周波数出力部から出力されたディジタル値と前記乗算部から出力されたディジタル値とを加算して周波数の設定信号として出力する加算部と、を備え、
前記周波数調整量出力部にて設定可能なディジタル値の最小値に、周波数の比率で表わされる周波数可変幅の下限値を割り当てると共に、周波数調整量出力部にて設定可能なディジタル値の最大値に、周波数の比率で表わされる周波数可変幅の上限値を割り当てるように、前記ゲインの値が決められていることを特徴とする。
【００１０】
本発明の具体例を以下に挙げておく。
【００１１】
前記ゲイン出力部により出力されたゲインは、１よりも大きな第１のゲインと２の指数の逆数である第２のゲインと、を含み、
前記乗算部にて得られる値は、周波数調整量出力部から出力されたディジタル値と第１のゲインと第２のゲインとを乗算した値である。
【００１２】
前記周波数調製量及びゲインの値が含まれる、発振器にて用いる固有情報を記憶する不揮発性メモリを備え、
前記周波数調整量出力部及びゲイン出力部は揮発性メモリ例えばレジスタからなり、
前記揮発性メモリにおける前記周波数調整量及び前記ゲインは、前記不揮発性メモリから読み出されて書き込まれる。
【００１３】
前記周波数調整量及び前記ゲインは、外部の制御部から発振器に設けられたディジタルインターフェイスを介して前記不揮発性メモリに書き込まれる。
【発明の効果】
【００１４】
本発明は、公称周波数出力部により公称周波数に対応するディジタル値を出力すると共に、公称周波数に対する周波数の調整分のディジタル値を、周波数比率で表わした周波数調整量とゲインとの乗算値として生成し、この乗算値を公称周波数に加算して周波数の設定信号としている。そして周波数調整量であるディジタル値の可変範囲と周波数比率で表わした周波数の可変幅とを対応させるようにゲインを決めている。従って本発明によれば、発振周波数の使用範囲に応じて可変幅を設定し、その可変幅の中で高精度に周波数の設定を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態の全体構成を示すブロック図である。
【図２】可変幅設定部を構成する一部のレジスタの入出力の関係を示す説明図である。
【図３】周波数調整量に相当するディジタル値と公称周波数に対する変動率との関係を示す特性図である。
【図４】本発明の実施形態に用いられるレジスタのアドレスとデータとを対応させた説明図である。
【図５】本発明の他の実施形態を示す回路図である。
【図６】従来の発振器を示す回路図。
【図７】従来の発振器における制御電圧と発振周波数（出力周波数）との関係を示す特性図である。
【発明を実施するための形態】
【００１６】
図１は本発明の実施形態にかかる発振器の全体構成を示すブロック図である。この発振器は、設定された周波数に応じた周波数信号を出力する周波数シンセサイザとして構成されている。この周波数シンセサイザは、発振回路部１と、この発振回路部１の動作に必要なパラメータを出力する機能及び当該発振回路部１を制御する制御部であるマイクロコントローラ２と、を備えている。
【００１７】
発振回路部１は、ＤＤＳ（Direct Digital Synthesizer）１１を備えており、このＤＤＳ１１は、周波数の設定信号である周波数データ（ディジタル値）が入力されることにより、当該周波数データに対応する周波数の信号を出力する機能を備えている。ＤＤＳの一例としては、例えば周波数データに対応する鋸波をディジタル値により生成し、この鋸波を構成するディジタル値の並びのうち、負のディジタル値から正のディジタル値に変わるタイミング（ゼロクロスポイント）ごとに矩形波を出力する機能を備えたものを挙げることができる。
【００１８】
ＤＤＳ１１から出力される矩形波である周波数信号は、リファレンス（参照用）クロックであり、従ってＤＤＳ１１は参照用クロックの出力部である。一方、発振回路部１の一部をなす電圧制御発振器１２の出力は分周器１３で分周され、分周器１３から出力されるパルスの位相と前記リファレンスクロックの位相とが位相比較部１４にて比較される。位相比較部１４における比較結果である位相差がチャージポンプ１５によりアナログ化され、アナログ化された信号はループフィルタ１６に入力され、ここで積分される。そしてループフィルタ１６の出力が電圧制御発振器１２に制御電圧として入力され、こうしてＰＬＬ（Phase locked loop）が安定するように制御される。電圧制御発振器１２からは前記リファレンスクロックの周波数に対応する周波数、この例ではリファレンスクロックの周波数に対して、分周比の分母であるＮ倍の周波数のパルス信号が周波数シンセサイザの出力信号として出力される。
【００１９】
次にマイクロコントローラ２に関して説明する。マイクロコントローラ２は、周波数シンセサイザの周波数設定に関する機能を備えている。この実施の形態に係る周波数シンセサイザは、メーカー側で決める公称周波数に対して、メーカー側で設定される可変幅で可変できるように構成されている。可変幅は、公称周波数に対する比率（ｐｐｍ）で表され、公称周波数に対して例えばプラス側及びマイナス側に同じ比率が設定されている。可変幅の具体例としては、公称周波数±５ｐｐｍのように表される。従って周波数シンセサイザのユーザは、この可変幅の範囲内で周波数を調整することができる。言い換えれば、周波数シンセサイザのメーカーは、ユーザからの要請により、可変幅を設定することになる。
３は公称周波数出力部に相当する第１のレジスタであり、例えば３２ビットのディジタル値（ディジタルデータ）により公称周波数を設定する役割を有する。
【００２０】
４１は周波数調整量出力部に相当する第２のレジスタであり、第２のレジスタ４１は、例えば２の補数で表現した２４ビットのディジタル値（ディジタルデータ）により周波数調整量を設定する役割を有する。この周波数調整量は、メーカー側で設定された可変幅の中で、ユーザが公称周波数に対する比率を設定するためのものである。この周波数調整量が決まると、後述するように公称周波数に、前記比率に応じた周波数が加算され、その加算値が周波数設定信号である周波数データとなる。
またマイクロコントローラ３には、第２のレジスタ４１にて設定された周波数調整量に対してゲインを設定するためのゲイン出力部が設けられている。ゲイン出力部は、第１のゲインＧ１を設定するための第１のゲイン出力部に相当する第３のレジスタ４２と第２のゲインＧ２を設定するための第２のゲイン出力部に相当する第４のレジスタ４３とからなる。４４及び４５は、各々乗算部である。
【００２１】
ゲインＧ１及びＧ２は、第２のレジスタ４１にて設定された周波数調整量の最小値が可変幅の下限値（例えば−５ｐｐｍ）に対応し、前記第２のレジスタ４１にて設定された周波数調整量の最大値が可変幅の上限値（例えば＋５ｐｐｍ）に対応するように、決められている。即ち、前記周波数調整量を最小値から最大値に変更していくと、周波数調整量×Ｇ１×Ｇ２の値が例えば−５ｐｐｍ〜＋５ｐｐｍに変わることになる。
第１のゲインＧ１は、例えば２の補数で表現した８ビットのディジタル値として表される。
【００２２】
第２のゲインＧ２は、前記周波数調整量に第１のゲインＧ１を乗算した値に対して丸め処理（２−ｎ を乗算する処理（ｎは自然数））を行うための値である。第４のレジスタ４３は、３ビットのディジタル値の入力に対して、２０ 、２−３ 、２−６ 、２−８ 、２−９ 、２−１０ 、２−１１ 、２−１２ の値の中から入力値に対応する値がゲインＧ２として選択されて出力される。３ビットのディジタル値とゲインＧ２との関係を図２に示しておく。
周波数調整量、可変幅、及びゲインＧ１、Ｇ２について具体例を挙げておく。公称周波数が３８．８８ＭＨｚであり、この公称周波数に対応したディジタル値が仮に「１２８７９２０２７７７７」であるとする。可変幅を±５ｐｐｍとすると、第１のレジスタ３のディジタル値において、３８．８８ＭＨｚの５ｐｐｍに相当するディジタル値は「６４３９６０」である。第２のレジスタ４１における２の補数で表現される２４ビットの最大値は「８３８８６０８−１」であるから、２４ビットのディジタル値が最大値のときに、乗算部４５の出力値が「６４３９６０」となるゲインＧ１、Ｇ２を見つけることにより、可変幅を±５ｐｐｍに設定することができる。この場合、ゲインＧ１は７９、ゲイン２は２−１０ となる。
【００２３】
３０は加算部であり、第１のレジスタ３にて設定された公称周波数に対応するディジタル値と乗算部４５からのディジタル値とが加算される。上述の例では、周波数調整量出力部４１にて、２の補数表現のディジタル値の最小値である「−８３８８６０８」に設定したときに、加算部３０で得られるディジタル値（周波数設定データ）は、３８．８８ＭＨｚから５ｐｐｍ相当の周波数（３８．８８ＭＨｚ×５／１００万）を差し引いた値となる。また周波数調整量出力部４１にて最大値である「８３８８６０８−１」に設定したときに、加算部３０で得られるディジタル値（周波数設定データ）は、３８．８８ＭＨｚから５ｐｐｍ相当の周波数（３８．８８ＭＨｚ×５／１００万）を加えた値となる。
【００２４】
即ち、周波数調整量出力部４１における周波数調整量は、３８．８８ＭＨｚ±５ｐｐｍ相当の周波数の可変幅の中で、そのディジタル値に見合う周波数を設定できることになる。図３は周波数調整量出力部４１にて設定されるディジタル値を最小値から最大値まで変化させたときの周波数調製量（公称周波数に対する周波数の比率）を表わしたものであり、可変幅を±５ｐｐｍに設定したとき、±７ｐｐｍに設定したときの例を示している。
【００２５】
図１に戻って、マイクロコントローラ２には不揮発性メモリ、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）からなる外部メモリ５１が接続されている。またマイクロコントローラ２は、上位コンピュータ６と正常に通信ができるインターフェイス５２を備えている。このインターフェイス５２は、例えばシリアルインターフェイスの標準規格である「Ｉ２Ｃインターフェイス」または「ＲＳ２３２」などが用いられる。なお、インターフェイス５２は、パラレルインターフェイスであってもよい。
【００２６】
外部メモリ５１は、発振器ごとに固有な固有情報が書き込まれている。固有情報としては、発振回路部１にて必要な種々なパラメータ、製品番号などが挙げられるが、前記第１〜第４のレジスタ３、４１、４２、４３に記憶されるディジタル値も固有情報に含まれる。外部メモリ５１に対する固有情報の書き込みは、メーカーにて上位コンピュータ６からインターフェイス５２を介して行われる。そしてこの例では、前記第１〜第４のレジスタ３、４１、４２、４３に夫々割り当てられるアドレスと、外部メモリ５１内にて公称周波数、周波数調整量、第１のゲインＧ１、第２のゲインＧ２に夫々割り当てられるアドレスとが一致している。例えば外部メモリ５１内にて公称周波数に割り当てられるアドレスがＡ２であるとすると、第１のレジスタ３に割り当てられるアドレスもＡ２である。
【００２７】
次に上述実施の形態の作用について説明する。先ず発振器メーカーは、発振器を製造するときに上位コンピュータ６から必要なパラメータを外部メモリ６に書き込んでおく。パラメータには、既述の公称周波数、ゲインＧ１、Ｇ２の値などが含まれる。公称周波数の設定については次のようにして行われる。第１のレジスタ３から周波数設定信号であるディジタル値を発振回路部１のＤＤＳ１１に入力し、発振回路部１の出力周波数を周波数計測器により計測し、出力周波数が公称周波数となる前記ディジタル値を公称周波数の設定値として外部メモリ５１に書き込む。このとき第２のレジスタ４１にはディジタル値としてゼロの値が記憶されている。
【００２８】
そして公称周波数に対応する第１のレジスタのディジタル値が決定されると、公称周波数が３８．８８ＭＨｚであり、この公称周波数に対応したディジタル値が「１２８７９２０２７７７７」である場合を例にとって既に詳述したように、第３のレジスタ４２におけるゲインＧ１の値及び第４のレジスタ４３におけるゲインＧ２の値が決定される。メーカーは、例えばユーザの要求に応じて公称周波数に対する可変幅（可変比率）を決め、この可変幅に応じてゲインＧ１、Ｇ２の各値が決定される。これらの値は上位コンピュータ６からシリアル信号としてインターフェイス５２に入力され、ここでパラレル信号に変換されて外部メモリ５１に書き込まれる。
【００２９】
このようにゲインＧ１、Ｇ２が決まると、第２のレジスタ４１に記憶するディジタル値のフルレンジが可変幅、例えば±５ｐｐｍに対応し、当該ディジタル値を調整することにより出力周波数が例えば図３に示すように調整できる。周波数調整量はメーカーにより例えばゼロ値が設定されており、ユーザはメーカーが設定した可変幅の範囲内において出力周波数を所望の値に設定することができる。
即ち、ユーザは必要な周波数調整量を上位コンピュータ６からインターフェイス５２を介して第２のレジスタ４１のデータを書き換える。なお、第２のレジスタ４１に書き込まれるべき周波数調整量は、他のパラメータと同様に、上位コンピュータ６からインターフェイス５２を介して外部メモリ５１に一旦書き込み、装置の電源投入時に第２のレジスタ４１に読み出されるように構成してもよい。
【００３０】
その後、発振器の電源を投入すると、マイクロコントローラ２内に格納されているプログラムにより、外部メモリ５１内のパラメータが読み出されて、対応するレジスタに書き込まれる。第１のレジスタ３からは公称周波数に対応するディジタル値が出力される。第２のレジスタ４１は、ユーザがインターフェイス５２を介して任意に調整することができ、公称周波数に対する調整比率に応じたディジタル値が出力される。この調整比率に応じたディジタル値にゲインＧ１、Ｇ２が乗算されて、公称周波数に対して調整すべき周波数に対応するディジタル値が求められる。このディジタル値と公称周波数に対応するディジタル値とが加算部３０にて加算され、加算値が周波数設定信号として発振回路部１のＤＤＳ１１に入力され、既に詳述したように動作して発振回路部１から必要としている出力周波数が得られる。
【００３１】
なお発振回路は、ＯＣＸＯ（恒温槽付き発振器）であってもよいし、あるいはＴＣＸＯ（温度補償付き発振器）であってもよく、ＴＣＸＯの場合には、記述のようにして得られた周波数設定信号（加算部３０からの出力信号）に、温度検出部における検出結果に応じた補償信号が加算されてＤＤＳ１１に入力されることになる。
【００３２】
上述の実施の形態では、公称周波数出力部である第１のレジスタ３により公称周波数に対応するディジタル値を出力すると共に、公称周波数に対する周波数の調整分のディジタル値を、周波数比率で表わした周波数調整量とゲインとの乗算値として生成し、この乗算値を公称周波数に加算して周波数の設定信号としている。そして周波数調整量であるディジタル値の可変範囲と周波数比率で表わした周波数の可変幅とを対応させるようにゲインを決めている。従って本発明によれば、例えばメーカーが発振周波数の使用範囲に応じて、周波数比率で表される可変幅を外部コンピュータ６により設定することができ、そしてユーザはその可変幅の中で高精度に周波数の設定を行うことができる。従ってハード構成を変更することなく、種々の周波数調整レンジ仕様（可変幅）に対応できる。
即ち、周波数調整量に対応するディジタルデータのビット幅を十分広く確保することにより、高い周波数の設定精度が得られる。
【００３３】
またディジタル値により周波数調整を行っているため、アナログ信号を用いる場合に問題となる電子雑音の影響を受けないし、アナログ素子の経年変化や温度による特性の変化に基づく周波数の不安定性の問題も解消される。このため周波数の安定性が高く、ＧＰＳなどの高安定周波数制御が要求されるシステムに適している。更にまたレジスタ４１にディジタル値を設定することにより周波数調整量が決まることから、アナログ回路により周波数設定をする場合に比べて、周波数の設定入力値と発振回路部に入力される周波数設定信号との直線性が良好になり、このため周波数の設定入力値と出力周波数との直線性が良好になる。
ここで各レジスタ３、４１、４２、４３にディジタル値を書き込む手法は、外部メモリ５１から読み出すことに限られるものではなく、上位コンピュータからインターフェイス５２を介して直接書き込むようにしてもよい。
また本発明は、ユーザ側にて周波数の可変幅を変更するようにしてもよい。
【００３４】
本発明は、周波数の設定信号に応じて出力周波数が決まる発振器であれば、発振回路部としては種々の構成を採用できる。
図５は、発振回路部としてコルピッツ発振回路を用いた例である。７は発振回路部を示し、背景技術で説明した図６の回路と同じ部分には同じ符号を付している。この例では、図１に示したマイクロコントローラ２の周波数設定信号の出力端（加算部３０の出力端）と制御入力端子１０５との間にディジタル／アナログ変換部７１が設けられており、ディジタル値である周波数設定信号をディジタル／アナログ変換部７１にてアナログ信号に変換して、制御入力端子１０５に入力される。この例においても既述の実施の形態と同様の効果が得られる。
なお発振回路部としては、コルピッツ回路の他に、Pierce回路、Clapp回路、Butler回路など他の発振回路であってもよい。
【００３５】
ここで周波数の可変幅は、周波数比率で表したときに、公称周波数よりも高い側の比率と低い側の比率とが同じであることに限定されず、互いに異なるように設定してもよい。即ち、上述の実施形態では、公称周波数に対して±５ｐｐｍなどの例を挙げているが、例えば公称周波数に対して−４ｐｐｍから＋６ｐｐｍのように設定してもよい。
このように設定は、例えば図１に示す構成に加えて補助レジスタを設けることにより実施できる。例えば公称周波数に対して±５ｐｐｍの可変幅を設定したとすると、補助レジスタには、＋１ｐｐｍに相当するディジタル値を設定しておき、第２のレジスタ４１から出力されるディジタル値に補助レジスタからのディジタル値を加算し、その加算値にゲインＧ１，Ｇ２を乗算するように構成する。この場合、第２のレジスタ４１のディジタル値を最小値から最大値に変えると、＋１ｐｐｍの周波数調整分が加わることから、−４ｐｐｍから＋６ｐｐｍの可変幅が得られる。
【００３６】
また図１の実施の形態では、公称周波数出力部、周波数調整量出力部及びゲイン出力部としてレジスタを用いているが、レジスタに限らず例えばＲＡＭ（Random Access Memory）を用いてもよい。
更にまた発振回路部は、水晶振動子を発振部とする構成に限られるものではなく、例えばＬＣ共振部（インダクタ成分とコンダクタ成分とを用いた共振部）を発振部とする構成であってもよい。
【符号の説明】
【００３７】
１ 発振回路部
２ マイクロコントローラ
３ 第１のレジスタ（公称周波数出力部）
３０ 加算部
４１ 第２のレジスタ（周波数調整量出力部）
４２ 第３のレジスタ（第１のゲイン出力部）
４３ 第４のレジスタ（第２のゲイン出力部）
５１ 外部メモリ
５２ インターフェイス
６ 外部コンピュータ
７ 発振回路部
【技術分野】
【０００１】
本発明は、周波数設定信号に応じた周波数で発振する発振器に関する。
【背景技術】
【０００２】
水晶発振器の代表的な構成例としてコルピッツ回路を用いた水晶発振器を図６に示す。この回路は、水晶振動子１０１、インダクタ１０２及び電圧制御型の可変容量素子である例えばバリキャップダイオード１０３を含む共振部と、増幅部であるトランジスタ１０４と、を備え、アナログの制御電圧を制御端子１０５に入力することにより、バリキャップダイオード１０３の容量を変えて発振周波数を設定するように構成されている。１０６、１０７は抵抗、１０８、１０９はコンデンサである。
【０００３】
従って発振周波数の可変幅は、バリキャップダイオード１０３における電圧―容量の直線領域に対応することになり、実際には周波数の可変幅を大きく取るためにバリキャップダイオード１０３は例えば２個用いられている。図７は、制御電圧と発振周波数との関係の一例を示しており、制御電圧がＶ１からＶ２の間にて出力周波数はｆ１からｆ２の間で直線的に変化する。なお電圧制御型の可変容量素子としてはバリキャップダイオードの他に、ＭＯＳ型の可変容量素子なども用いられている。
このような水晶発振器は、次のような課題がある。
ユーザ側における発振周波数の使用範囲に応じて、その使用範囲の中で高精度に周波数の設定を行う要請が大きいが、このような要請に対応することができない。例えば図７において公称周波数がｆ０であるとし、このｆ０に対してユーザ側で必要な可変範囲に対してできるだけ高精度に調整しようとしても、分解能がアナログ電圧の調整機器の分解能により決まってしまう。また仮にユーザ側の発振周波数の使用範囲に対応する電圧の可変幅の最小値と最大値との間で制御電圧を変えることができるように調整機器を構成した場合には、高い分解能が得られる。しかしながら、ユーザから要求される周波数の可変範囲はまちまちであることから、その都度ハード構成を構築しなければならず、つまりハード構成の共用化を行うことができず、このため製造効率が悪くなって製造コストの高騰の要因になる。
【０００４】
またアナログの直流電圧の不安定性や制御用の信号線のノイズによる出力の雑音劣化などにより、正確な周波数制御と周波数の高い安定度とを確保することが難しい。更にまたアナログ制御による周波数調整は調整精度を上げるためにはデバイスの特性のばらつきを抑える必要があるが、特性のばらつきが小さいデバイスは価格が高い傾向にある。
【０００５】
更に可変容量素子を用いた場合には、可変容量素子の非直線性領域に起因する周波数調整の限界、可変容量素子の経年変化による周波数の変動、などの問題も顕在化する。一方、ＧＰＳなど高い周波数安定度が要求される分野においては、周波数の許容変化率が１０−９ オーダである場合もあり、このような要求に対応し難い課題がある。
【０００６】
特許文献１には、ＤＤＳ参照用のクロックを出力し、この参照用のクロックをＰＬＬに入力して電圧制御発振器から目的とする周波数の周波数信号を出力する装置が記載されている。そしてスプリアスが良好な参照用のクロックの周波数と分周比とを設定するチャンネル番号群をメモリに記憶し、このメモリから読み出されたチャンネル番号に応じてＤＤＳから参照用のクロックを出力することが記載されている。しかしながらこの技術では、ユーザ側で必要な周波数の可変範囲に対してできるだけ高精度に調整するという要請には応えられない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１９２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明はこのような事情の下になされたものであり、その目的は、周波数の可変幅を容易に変更することができ、また周波数を高精度に調整することができる発振器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、周波数の設定信号を発振回路部に入力することにより当該発振回路部から前記設定信号に応じた周波数の出力が得られるように構成され、公称周波数よりも低い周波数と公称周波数よりも高い周波数との間で周波数を可変できる発振器において、
公称周波数に対応するディジタル値を出力する公称周波数出力部と、
公称周波数に対する周波数の調整量を周波数の比率により設定するために、当該比率に対応するディジタル値を出力する周波数調整量出力部と、
この周波数調整量出力部から出力されたディジタル値に乗算すべきゲインに対応するディジタル値を出力するゲイン出力部と、
周波数調整量出力部から出力されたディジタル値に前記ゲイン出力部から出力されたゲインを乗算する乗算部と、
前記公称周波数出力部から出力されたディジタル値と前記乗算部から出力されたディジタル値とを加算して周波数の設定信号として出力する加算部と、を備え、
前記周波数調整量出力部にて設定可能なディジタル値の最小値に、周波数の比率で表わされる周波数可変幅の下限値を割り当てると共に、周波数調整量出力部にて設定可能なディジタル値の最大値に、周波数の比率で表わされる周波数可変幅の上限値を割り当てるように、前記ゲインの値が決められていることを特徴とする。
【００１０】
本発明の具体例を以下に挙げておく。
【００１１】
前記ゲイン出力部により出力されたゲインは、１よりも大きな第１のゲインと２の指数の逆数である第２のゲインと、を含み、
前記乗算部にて得られる値は、周波数調整量出力部から出力されたディジタル値と第１のゲインと第２のゲインとを乗算した値である。
【００１２】
前記周波数調製量及びゲインの値が含まれる、発振器にて用いる固有情報を記憶する不揮発性メモリを備え、
前記周波数調整量出力部及びゲイン出力部は揮発性メモリ例えばレジスタからなり、
前記揮発性メモリにおける前記周波数調整量及び前記ゲインは、前記不揮発性メモリから読み出されて書き込まれる。
【００１３】
前記周波数調整量及び前記ゲインは、外部の制御部から発振器に設けられたディジタルインターフェイスを介して前記不揮発性メモリに書き込まれる。
【発明の効果】
【００１４】
本発明は、公称周波数出力部により公称周波数に対応するディジタル値を出力すると共に、公称周波数に対する周波数の調整分のディジタル値を、周波数比率で表わした周波数調整量とゲインとの乗算値として生成し、この乗算値を公称周波数に加算して周波数の設定信号としている。そして周波数調整量であるディジタル値の可変範囲と周波数比率で表わした周波数の可変幅とを対応させるようにゲインを決めている。従って本発明によれば、発振周波数の使用範囲に応じて可変幅を設定し、その可変幅の中で高精度に周波数の設定を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態の全体構成を示すブロック図である。
【図２】可変幅設定部を構成する一部のレジスタの入出力の関係を示す説明図である。
【図３】周波数調整量に相当するディジタル値と公称周波数に対する変動率との関係を示す特性図である。
【図４】本発明の実施形態に用いられるレジスタのアドレスとデータとを対応させた説明図である。
【図５】本発明の他の実施形態を示す回路図である。
【図６】従来の発振器を示す回路図。
【図７】従来の発振器における制御電圧と発振周波数（出力周波数）との関係を示す特性図である。
【発明を実施するための形態】
【００１６】
図１は本発明の実施形態にかかる発振器の全体構成を示すブロック図である。この発振器は、設定された周波数に応じた周波数信号を出力する周波数シンセサイザとして構成されている。この周波数シンセサイザは、発振回路部１と、この発振回路部１の動作に必要なパラメータを出力する機能及び当該発振回路部１を制御する制御部であるマイクロコントローラ２と、を備えている。
【００１７】
発振回路部１は、ＤＤＳ（Direct Digital Synthesizer）１１を備えており、このＤＤＳ１１は、周波数の設定信号である周波数データ（ディジタル値）が入力されることにより、当該周波数データに対応する周波数の信号を出力する機能を備えている。ＤＤＳの一例としては、例えば周波数データに対応する鋸波をディジタル値により生成し、この鋸波を構成するディジタル値の並びのうち、負のディジタル値から正のディジタル値に変わるタイミング（ゼロクロスポイント）ごとに矩形波を出力する機能を備えたものを挙げることができる。
【００１８】
ＤＤＳ１１から出力される矩形波である周波数信号は、リファレンス（参照用）クロックであり、従ってＤＤＳ１１は参照用クロックの出力部である。一方、発振回路部１の一部をなす電圧制御発振器１２の出力は分周器１３で分周され、分周器１３から出力されるパルスの位相と前記リファレンスクロックの位相とが位相比較部１４にて比較される。位相比較部１４における比較結果である位相差がチャージポンプ１５によりアナログ化され、アナログ化された信号はループフィルタ１６に入力され、ここで積分される。そしてループフィルタ１６の出力が電圧制御発振器１２に制御電圧として入力され、こうしてＰＬＬ（Phase locked loop）が安定するように制御される。電圧制御発振器１２からは前記リファレンスクロックの周波数に対応する周波数、この例ではリファレンスクロックの周波数に対して、分周比の分母であるＮ倍の周波数のパルス信号が周波数シンセサイザの出力信号として出力される。
【００１９】
次にマイクロコントローラ２に関して説明する。マイクロコントローラ２は、周波数シンセサイザの周波数設定に関する機能を備えている。この実施の形態に係る周波数シンセサイザは、メーカー側で決める公称周波数に対して、メーカー側で設定される可変幅で可変できるように構成されている。可変幅は、公称周波数に対する比率（ｐｐｍ）で表され、公称周波数に対して例えばプラス側及びマイナス側に同じ比率が設定されている。可変幅の具体例としては、公称周波数±５ｐｐｍのように表される。従って周波数シンセサイザのユーザは、この可変幅の範囲内で周波数を調整することができる。言い換えれば、周波数シンセサイザのメーカーは、ユーザからの要請により、可変幅を設定することになる。
３は公称周波数出力部に相当する第１のレジスタであり、例えば３２ビットのディジタル値（ディジタルデータ）により公称周波数を設定する役割を有する。
【００２０】
４１は周波数調整量出力部に相当する第２のレジスタであり、第２のレジスタ４１は、例えば２の補数で表現した２４ビットのディジタル値（ディジタルデータ）により周波数調整量を設定する役割を有する。この周波数調整量は、メーカー側で設定された可変幅の中で、ユーザが公称周波数に対する比率を設定するためのものである。この周波数調整量が決まると、後述するように公称周波数に、前記比率に応じた周波数が加算され、その加算値が周波数設定信号である周波数データとなる。
またマイクロコントローラ３には、第２のレジスタ４１にて設定された周波数調整量に対してゲインを設定するためのゲイン出力部が設けられている。ゲイン出力部は、第１のゲインＧ１を設定するための第１のゲイン出力部に相当する第３のレジスタ４２と第２のゲインＧ２を設定するための第２のゲイン出力部に相当する第４のレジスタ４３とからなる。４４及び４５は、各々乗算部である。
【００２１】
ゲインＧ１及びＧ２は、第２のレジスタ４１にて設定された周波数調整量の最小値が可変幅の下限値（例えば−５ｐｐｍ）に対応し、前記第２のレジスタ４１にて設定された周波数調整量の最大値が可変幅の上限値（例えば＋５ｐｐｍ）に対応するように、決められている。即ち、前記周波数調整量を最小値から最大値に変更していくと、周波数調整量×Ｇ１×Ｇ２の値が例えば−５ｐｐｍ〜＋５ｐｐｍに変わることになる。
第１のゲインＧ１は、例えば２の補数で表現した８ビットのディジタル値として表される。
【００２２】
第２のゲインＧ２は、前記周波数調整量に第１のゲインＧ１を乗算した値に対して丸め処理（２−ｎ を乗算する処理（ｎは自然数））を行うための値である。第４のレジスタ４３は、３ビットのディジタル値の入力に対して、２０ 、２−３ 、２−６ 、２−８ 、２−９ 、２−１０ 、２−１１ 、２−１２ の値の中から入力値に対応する値がゲインＧ２として選択されて出力される。３ビットのディジタル値とゲインＧ２との関係を図２に示しておく。
周波数調整量、可変幅、及びゲインＧ１、Ｇ２について具体例を挙げておく。公称周波数が３８．８８ＭＨｚであり、この公称周波数に対応したディジタル値が仮に「１２８７９２０２７７７７」であるとする。可変幅を±５ｐｐｍとすると、第１のレジスタ３のディジタル値において、３８．８８ＭＨｚの５ｐｐｍに相当するディジタル値は「６４３９６０」である。第２のレジスタ４１における２の補数で表現される２４ビットの最大値は「８３８８６０８−１」であるから、２４ビットのディジタル値が最大値のときに、乗算部４５の出力値が「６４３９６０」となるゲインＧ１、Ｇ２を見つけることにより、可変幅を±５ｐｐｍに設定することができる。この場合、ゲインＧ１は７９、ゲイン２は２−１０ となる。
【００２３】
３０は加算部であり、第１のレジスタ３にて設定された公称周波数に対応するディジタル値と乗算部４５からのディジタル値とが加算される。上述の例では、周波数調整量出力部４１にて、２の補数表現のディジタル値の最小値である「−８３８８６０８」に設定したときに、加算部３０で得られるディジタル値（周波数設定データ）は、３８．８８ＭＨｚから５ｐｐｍ相当の周波数（３８．８８ＭＨｚ×５／１００万）を差し引いた値となる。また周波数調整量出力部４１にて最大値である「８３８８６０８−１」に設定したときに、加算部３０で得られるディジタル値（周波数設定データ）は、３８．８８ＭＨｚから５ｐｐｍ相当の周波数（３８．８８ＭＨｚ×５／１００万）を加えた値となる。
【００２４】
即ち、周波数調整量出力部４１における周波数調整量は、３８．８８ＭＨｚ±５ｐｐｍ相当の周波数の可変幅の中で、そのディジタル値に見合う周波数を設定できることになる。図３は周波数調整量出力部４１にて設定されるディジタル値を最小値から最大値まで変化させたときの周波数調製量（公称周波数に対する周波数の比率）を表わしたものであり、可変幅を±５ｐｐｍに設定したとき、±７ｐｐｍに設定したときの例を示している。
【００２５】
図１に戻って、マイクロコントローラ２には不揮発性メモリ、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）からなる外部メモリ５１が接続されている。またマイクロコントローラ２は、上位コンピュータ６と正常に通信ができるインターフェイス５２を備えている。このインターフェイス５２は、例えばシリアルインターフェイスの標準規格である「Ｉ２Ｃインターフェイス」または「ＲＳ２３２」などが用いられる。なお、インターフェイス５２は、パラレルインターフェイスであってもよい。
【００２６】
外部メモリ５１は、発振器ごとに固有な固有情報が書き込まれている。固有情報としては、発振回路部１にて必要な種々なパラメータ、製品番号などが挙げられるが、前記第１〜第４のレジスタ３、４１、４２、４３に記憶されるディジタル値も固有情報に含まれる。外部メモリ５１に対する固有情報の書き込みは、メーカーにて上位コンピュータ６からインターフェイス５２を介して行われる。そしてこの例では、前記第１〜第４のレジスタ３、４１、４２、４３に夫々割り当てられるアドレスと、外部メモリ５１内にて公称周波数、周波数調整量、第１のゲインＧ１、第２のゲインＧ２に夫々割り当てられるアドレスとが一致している。例えば外部メモリ５１内にて公称周波数に割り当てられるアドレスがＡ２であるとすると、第１のレジスタ３に割り当てられるアドレスもＡ２である。
【００２７】
次に上述実施の形態の作用について説明する。先ず発振器メーカーは、発振器を製造するときに上位コンピュータ６から必要なパラメータを外部メモリ６に書き込んでおく。パラメータには、既述の公称周波数、ゲインＧ１、Ｇ２の値などが含まれる。公称周波数の設定については次のようにして行われる。第１のレジスタ３から周波数設定信号であるディジタル値を発振回路部１のＤＤＳ１１に入力し、発振回路部１の出力周波数を周波数計測器により計測し、出力周波数が公称周波数となる前記ディジタル値を公称周波数の設定値として外部メモリ５１に書き込む。このとき第２のレジスタ４１にはディジタル値としてゼロの値が記憶されている。
【００２８】
そして公称周波数に対応する第１のレジスタのディジタル値が決定されると、公称周波数が３８．８８ＭＨｚであり、この公称周波数に対応したディジタル値が「１２８７９２０２７７７７」である場合を例にとって既に詳述したように、第３のレジスタ４２におけるゲインＧ１の値及び第４のレジスタ４３におけるゲインＧ２の値が決定される。メーカーは、例えばユーザの要求に応じて公称周波数に対する可変幅（可変比率）を決め、この可変幅に応じてゲインＧ１、Ｇ２の各値が決定される。これらの値は上位コンピュータ６からシリアル信号としてインターフェイス５２に入力され、ここでパラレル信号に変換されて外部メモリ５１に書き込まれる。
【００２９】
このようにゲインＧ１、Ｇ２が決まると、第２のレジスタ４１に記憶するディジタル値のフルレンジが可変幅、例えば±５ｐｐｍに対応し、当該ディジタル値を調整することにより出力周波数が例えば図３に示すように調整できる。周波数調整量はメーカーにより例えばゼロ値が設定されており、ユーザはメーカーが設定した可変幅の範囲内において出力周波数を所望の値に設定することができる。
即ち、ユーザは必要な周波数調整量を上位コンピュータ６からインターフェイス５２を介して第２のレジスタ４１のデータを書き換える。なお、第２のレジスタ４１に書き込まれるべき周波数調整量は、他のパラメータと同様に、上位コンピュータ６からインターフェイス５２を介して外部メモリ５１に一旦書き込み、装置の電源投入時に第２のレジスタ４１に読み出されるように構成してもよい。
【００３０】
その後、発振器の電源を投入すると、マイクロコントローラ２内に格納されているプログラムにより、外部メモリ５１内のパラメータが読み出されて、対応するレジスタに書き込まれる。第１のレジスタ３からは公称周波数に対応するディジタル値が出力される。第２のレジスタ４１は、ユーザがインターフェイス５２を介して任意に調整することができ、公称周波数に対する調整比率に応じたディジタル値が出力される。この調整比率に応じたディジタル値にゲインＧ１、Ｇ２が乗算されて、公称周波数に対して調整すべき周波数に対応するディジタル値が求められる。このディジタル値と公称周波数に対応するディジタル値とが加算部３０にて加算され、加算値が周波数設定信号として発振回路部１のＤＤＳ１１に入力され、既に詳述したように動作して発振回路部１から必要としている出力周波数が得られる。
【００３１】
なお発振回路は、ＯＣＸＯ（恒温槽付き発振器）であってもよいし、あるいはＴＣＸＯ（温度補償付き発振器）であってもよく、ＴＣＸＯの場合には、記述のようにして得られた周波数設定信号（加算部３０からの出力信号）に、温度検出部における検出結果に応じた補償信号が加算されてＤＤＳ１１に入力されることになる。
【００３２】
上述の実施の形態では、公称周波数出力部である第１のレジスタ３により公称周波数に対応するディジタル値を出力すると共に、公称周波数に対する周波数の調整分のディジタル値を、周波数比率で表わした周波数調整量とゲインとの乗算値として生成し、この乗算値を公称周波数に加算して周波数の設定信号としている。そして周波数調整量であるディジタル値の可変範囲と周波数比率で表わした周波数の可変幅とを対応させるようにゲインを決めている。従って本発明によれば、例えばメーカーが発振周波数の使用範囲に応じて、周波数比率で表される可変幅を外部コンピュータ６により設定することができ、そしてユーザはその可変幅の中で高精度に周波数の設定を行うことができる。従ってハード構成を変更することなく、種々の周波数調整レンジ仕様（可変幅）に対応できる。
即ち、周波数調整量に対応するディジタルデータのビット幅を十分広く確保することにより、高い周波数の設定精度が得られる。
【００３３】
またディジタル値により周波数調整を行っているため、アナログ信号を用いる場合に問題となる電子雑音の影響を受けないし、アナログ素子の経年変化や温度による特性の変化に基づく周波数の不安定性の問題も解消される。このため周波数の安定性が高く、ＧＰＳなどの高安定周波数制御が要求されるシステムに適している。更にまたレジスタ４１にディジタル値を設定することにより周波数調整量が決まることから、アナログ回路により周波数設定をする場合に比べて、周波数の設定入力値と発振回路部に入力される周波数設定信号との直線性が良好になり、このため周波数の設定入力値と出力周波数との直線性が良好になる。
ここで各レジスタ３、４１、４２、４３にディジタル値を書き込む手法は、外部メモリ５１から読み出すことに限られるものではなく、上位コンピュータからインターフェイス５２を介して直接書き込むようにしてもよい。
また本発明は、ユーザ側にて周波数の可変幅を変更するようにしてもよい。
【００３４】
本発明は、周波数の設定信号に応じて出力周波数が決まる発振器であれば、発振回路部としては種々の構成を採用できる。
図５は、発振回路部としてコルピッツ発振回路を用いた例である。７は発振回路部を示し、背景技術で説明した図６の回路と同じ部分には同じ符号を付している。この例では、図１に示したマイクロコントローラ２の周波数設定信号の出力端（加算部３０の出力端）と制御入力端子１０５との間にディジタル／アナログ変換部７１が設けられており、ディジタル値である周波数設定信号をディジタル／アナログ変換部７１にてアナログ信号に変換して、制御入力端子１０５に入力される。この例においても既述の実施の形態と同様の効果が得られる。
なお発振回路部としては、コルピッツ回路の他に、Pierce回路、Clapp回路、Butler回路など他の発振回路であってもよい。
【００３５】
ここで周波数の可変幅は、周波数比率で表したときに、公称周波数よりも高い側の比率と低い側の比率とが同じであることに限定されず、互いに異なるように設定してもよい。即ち、上述の実施形態では、公称周波数に対して±５ｐｐｍなどの例を挙げているが、例えば公称周波数に対して−４ｐｐｍから＋６ｐｐｍのように設定してもよい。
このように設定は、例えば図１に示す構成に加えて補助レジスタを設けることにより実施できる。例えば公称周波数に対して±５ｐｐｍの可変幅を設定したとすると、補助レジスタには、＋１ｐｐｍに相当するディジタル値を設定しておき、第２のレジスタ４１から出力されるディジタル値に補助レジスタからのディジタル値を加算し、その加算値にゲインＧ１，Ｇ２を乗算するように構成する。この場合、第２のレジスタ４１のディジタル値を最小値から最大値に変えると、＋１ｐｐｍの周波数調整分が加わることから、−４ｐｐｍから＋６ｐｐｍの可変幅が得られる。
【００３６】
また図１の実施の形態では、公称周波数出力部、周波数調整量出力部及びゲイン出力部としてレジスタを用いているが、レジスタに限らず例えばＲＡＭ（Random Access Memory）を用いてもよい。
更にまた発振回路部は、水晶振動子を発振部とする構成に限られるものではなく、例えばＬＣ共振部（インダクタ成分とコンダクタ成分とを用いた共振部）を発振部とする構成であってもよい。
【符号の説明】
【００３７】
１ 発振回路部
２ マイクロコントローラ
３ 第１のレジスタ（公称周波数出力部）
３０ 加算部
４１ 第２のレジスタ（周波数調整量出力部）
４２ 第３のレジスタ（第１のゲイン出力部）
４３ 第４のレジスタ（第２のゲイン出力部）
５１ 外部メモリ
５２ インターフェイス
６ 外部コンピュータ
７ 発振回路部
【特許請求の範囲】
【請求項１】
周波数の設定信号を発振回路部に入力することにより当該発振回路部から前記設定信号に応じた周波数の出力が得られるように構成され、公称周波数よりも低い周波数と公称周波数よりも高い周波数との間で周波数を可変できる発振器において、
公称周波数に対応するディジタル値を出力する公称周波数出力部と、
公称周波数に対する周波数の調整量を周波数の比率により設定するために、当該比率に対応するディジタル値を出力する周波数調整量出力部と、
この周波数調整量出力部から出力されたディジタル値に乗算すべきゲインに対応するディジタル値を出力するゲイン出力部と、
周波数調整量出力部から出力されたディジタル値に前記ゲイン出力部から出力されたゲインを乗算する乗算部と、
前記公称周波数出力部から出力されたディジタル値と前記乗算部から出力されたディジタル値とを加算して周波数の設定信号として出力する加算部と、を備え、
前記周波数調整量出力部にて設定可能なディジタル値の最小値に、周波数の比率で表わされる周波数可変幅の下限値を割り当てると共に、周波数調整量出力部にて設定可能なディジタル値の最大値に、周波数の比率で表わされる周波数可変幅の上限値を割り当てるように、前記ゲインの値が決められていることを特徴とする発振器。
【請求項２】
前記ゲイン出力部により出力されたゲインは、１よりも大きな第１のゲインと２の指数の逆数である第２のゲインと、を含み、
前記乗算部にて得られる値は、周波数調整量出力部から出力されたディジタル値と第１のゲインと第２のゲインとを乗算した値であることを特徴とする請求項１記載の発振器。
【請求項３】
前記周波数調製量及びゲインの値が含まれる、発振器にて用いる固有情報を記憶する不揮発性メモリを備え、
前記周波数調整量出力部及びゲイン出力部は揮発性メモリからなり、
前記揮発性メモリにおける前記周波数調整量及び前記ゲインは、前記不揮発性メモリから読み出されて書き込まれることを特徴とする請求項１または２記載の発振器。
【請求項４】
ディジタルインターフェイスを備え、
前記周波数調整量及び前記ゲインは、外部の制御部から前記ディジタルインターフェイスを介して前記不揮発性メモリに書き込まれることを特徴とする請求項３記載の発振器。
【請求項１】
周波数の設定信号を発振回路部に入力することにより当該発振回路部から前記設定信号に応じた周波数の出力が得られるように構成され、公称周波数よりも低い周波数と公称周波数よりも高い周波数との間で周波数を可変できる発振器において、
公称周波数に対応するディジタル値を出力する公称周波数出力部と、
公称周波数に対する周波数の調整量を周波数の比率により設定するために、当該比率に対応するディジタル値を出力する周波数調整量出力部と、
この周波数調整量出力部から出力されたディジタル値に乗算すべきゲインに対応するディジタル値を出力するゲイン出力部と、
周波数調整量出力部から出力されたディジタル値に前記ゲイン出力部から出力されたゲインを乗算する乗算部と、
前記公称周波数出力部から出力されたディジタル値と前記乗算部から出力されたディジタル値とを加算して周波数の設定信号として出力する加算部と、を備え、
前記周波数調整量出力部にて設定可能なディジタル値の最小値に、周波数の比率で表わされる周波数可変幅の下限値を割り当てると共に、周波数調整量出力部にて設定可能なディジタル値の最大値に、周波数の比率で表わされる周波数可変幅の上限値を割り当てるように、前記ゲインの値が決められていることを特徴とする発振器。
【請求項２】
前記ゲイン出力部により出力されたゲインは、１よりも大きな第１のゲインと２の指数の逆数である第２のゲインと、を含み、
前記乗算部にて得られる値は、周波数調整量出力部から出力されたディジタル値と第１のゲインと第２のゲインとを乗算した値であることを特徴とする請求項１記載の発振器。
【請求項３】
前記周波数調製量及びゲインの値が含まれる、発振器にて用いる固有情報を記憶する不揮発性メモリを備え、
前記周波数調整量出力部及びゲイン出力部は揮発性メモリからなり、
前記揮発性メモリにおける前記周波数調整量及び前記ゲインは、前記不揮発性メモリから読み出されて書き込まれることを特徴とする請求項１または２記載の発振器。
【請求項４】
ディジタルインターフェイスを備え、
前記周波数調整量及び前記ゲインは、外部の制御部から前記ディジタルインターフェイスを介して前記不揮発性メモリに書き込まれることを特徴とする請求項３記載の発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−９８８７２（Ｐ２０１３−９８８７２Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４１６３５（Ｐ２０１１−２４１６３５）
【出願日】平成２３年１１月２日（２０１１．１１．２）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月２日（２０１１．１１．２）
【出願人】（０００２３２４８３）日本電波工業株式会社 (1,148)
【Ｆターム（参考）】
[ Back to top ]