直交周波数分割多重変調方式伝送帯域可変方法およびその装置
【課題】 OFDM信号の伝送において、帯域周波数の可変を容易に行う構成の提供と、受信側において帯域可変に自動追従すると機能の付加を目的とする。
【解決手段】 送信側に、動作タイミングとレートとキャリア本数と情報レベルと同期信号を切り替える変換機能を設け、かつ、受信側は検出した情報によって変換切替を決定する機能を付加したこと特徴とするOFDM伝送装置。
【解決手段】 送信側に、動作タイミングとレートとキャリア本数と情報レベルと同期信号を切り替える変換機能を設け、かつ、受信側は検出した情報によって変換切替を決定する機能を付加したこと特徴とするOFDM伝送装置。
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、直交周波数分割多重変調方式の伝送帯域可変方法およびディジタル伝送装置に関する。
【0002】
【従来の技術】近年、ヨーロッパやアメリカ及び日本では、テレビジョン放送のディジタル化が検討されているが、その変調方式としては、OFDM(Orthogonal FrequencyDivision Multiplex)変調方式の採用が有力視されている。該OFDM変調方式は、マルチキャリア変調方式の一種で、多数のディジタル変調波を加え合わせたもので、このときの各キャリアの変調方式には、QPSK(Quadrature Phase Shift Keying)方式等が用いられる。そして、このOFDM信号を式で表現すると、以下のように表される。まず、各キャリアのQPSK信号をαk(t)とすると、これは式(1)で表せる。
αk(t)=ak(t)×cos(2πkft)+bk(t)×sin(2πkft) ……………(1)
ここで、kはキャリアの番号を示し、ak(t)、bk(t)は、k番目のキャリアのデータで、[−1]または[1]の値をとる。次に、キャリアの本数をNとすると、OFDM信号はN本のキャリアの合成であり、これをβk(t)とすると、これは次の式(2)で表すことができる。
βk(t)=Σαk(t) ………………………………………………(2)
ここで、k=1〜N の値をとる。OFDM信号は、上記信号単位から構成される。 この信号単位シンボルは、例えば、有効サンプル1024サンプルのデータに、ガードインターバルデータ32サンプルを付加した、1056サンプルのシンボル396組に、4組の同期シンボルを付加した全400シンボルからなるフレームと呼ぶ、ストリーム単位の繰り返しで構成されている。
【0003】図14は、OFDM変復調装置の基本構成を示すブロック図である。以下、OFDM変復調装置の構成と動作について、図15も用いて説明する。連続的に入力されるデータDinは、レート変換部21でレート変換され、例えば、400シンボルからなるフレーム周期毎に、後述の同期シンボル期間に対応する4シンボル期間と、各情報シンボルにおける、273から752サンプルまでの期間に対応する不要キャリア用ブランクを除いた期間に、データDiiとして出力される。なお、レート変換部21は、他の各部に同期シンボル期間の開始を示すFST信号をフレーム周期である400シンボル毎に出力する。符号化部22Tは、入力データを符号化し、IとQの2軸にマッピングした、符号化データRfとIfを出力する。IFFT(Inverse Fast Fourier Transform:逆フーリエ変換)部3Aは、符号化データRfとIfを周波数成分と見なし、1024サンプルからなる時間軸信号RとIに変換する。ガード付加部3Bは、1024サンプルからなる信号RとIの開始期間波形の例えば最初の32サンプルの波形を1024サンプル後に付加し、合計1056サンプルの時間波形信号RgとIgを出力する。
【0004】同期シンボル挿入部25は、当該情報シンボルm個毎に、予めメモリ等に記憶された、例えば4シンボルからなる同期シンボルの挿入された信号RsgとIsgを作成、出力する。この信号は、直交変調処理部8にて直交変調され、図15の(b)に示すようなフレーム構成のOFDM変調波信号となり、送信側から受信側に送信される。なお、クロック発振器11からのクロックCKは各部に供給される。送信されたOFDM変調波は、受信側の直交復調処理部9にて、ベースバンドのOFDM信号に直交復調され、時間軸信号R'sgとI'sgとなり出力される。当該信号R'sgとI'sgは、同期検出器15に入力され、ここで同期シンボル群が検出され、フレーム周期を表すFST'rパルスが各部に出力される。また、時間軸信号R'sgとI'sgはFFT部3Cに入力され、時間波形信号から周波数成分信号R'fとI'fに変換される。この信号R'fとI'fは、復号化部22Rで復号され、信号D'oが出力される。そして、レート逆変換部7で連続したデータ信号Doutに変換後、出力される。
【0005】次に、各部の詳細な構成、動作について述べる。まず、レート変換部21の一例を図16に示し、説明する。レート変換部21に入力されたクロックCKは、PLL/VCO21−2に入力され、PLL/VCO21−2は、N/G倍の周波数のクロックCKmを出力する。また、クロックCKは、FSTカウンタ21−4にも入力され、ここで送信側における処理のフレーム基準となるFSTパルスを発生、出力する。なお、このFSTパルスは、FIFOメモリ21−3のWRST端子とRRST端子に入力され、書込みと読出しのリセットの基準になる。FIFOメモリ21−3のデータ読み出しはRCK端子のクロックに同期してRE端子のレベルによって行われる。 RE端子へのパルスは、デコーダ21−5から出力される。そして、入力された連続データDinは、シリアル/パラレル(S/P)変換器21−1にてパラレル信号となり、FIFOメモリ21−3に入力され、ここで前述のごときブランク期間を有するデータ信号Dii(図15(a))が出力される。
【0006】次に、符号化部22Tの一例を図17に示し、説明する。上記レート変換部21出力の信号Diiは、マッピングROM22−1,22−2に入力され、I,Q軸の所定点の信号に変換される。 図15の(a)に示す、不要キャリアに相当する期間の信号は、選択器22−3,22−4にて"0"に置換され、前述の信号RfとIfが作成される。 この選択器22−3,22−4は、上記クロックCKとFSTパルスに基づきタイミングの定められたコントローラ22−5により制御される。次に、IFFT変換部3Aの一例を図18に示し、説明する。上記クロックCKとFSTパルスとでタイミングを決められたコントローラ3A−2により、ガード期間を含めたシンボル周期の信号を基準とし、上記入力信号RfとIfを、上記時間波形信号RとIに変換する。 これは、具体的には例えば、プレッシー社のPDSP16510等を用いれば実現できる。
【0007】次に、ガード付加部3Bの一例を図19に示し、説明する。ここに入力された上記信号RとIは、1024サンプルだけ信号を遅延する遅延器3B−1,3B−2と選択器3B−3,3B−4にそれぞれ入力され、各選択器3B−3,3B−4において、1から1024サンプル目までは遅延されない信号RとIが、1025サンプルから1056サンプル目までは遅延器3B−1,3B−2で1024サンプル遅延された信号が選択され、出力される。その結果、出力される1シンボルが1056サンプルからなる信号Rg,Igは、1025サンプル目から1056サンプル目に1サンプルから32サンプル間の時間波形が付加される。 この選択器3B−3,3B−4は、上記クロックCKとFSTパルスとでタイミングを決められたコントローラ3B−5によって制御される。次に、同期シンボル挿入部25の一例を図20に示し、説明する。上記クロックCKとFSTパルスによってタイミングを決められたコントローラ25−5によって制御されるROM25−1,25−2は、前述の同期シンボル信号をFSTパルスに応じたタイミングで発生する。同様に、クロックCKとFSTパルスとでタイミングを決められたコントローラ25−6により制御される選択器25−3,25−4は、上記ガード付加部3Bで作成されたガード付時間信号RgとIgの現段階では無信号期間である、4シンボル期間のみ、ROM25−1,25−2からの同期シンボル信号を選択して出力する。 その結果、同期シンボル信号の挿入された、図15の(a)に示す時間波形信号RsgとIsgが出力される。
【0008】ここで、図15の(b)に記載のNULLシンボルは、同期シンボル群の存在を大まかに見つけるためのもので、このシンボル期間は信号を一切出力しない。また、SWEEPシンボルは、各シンボルの切り替わり点を正確に求めるためのものであり、1シンボル期間に伝送帯域の下限周波数から上限周波数に変化する波形からなる。そして、直交変調処理部8のD/A変換器81において、上記時間波形信号の実数部信号Rsgと虚数部信号IsgのD/A変換を行ない、直交変調器82で実数部信号に対してはローカル発振器83からの周波数fcのキャリア信号で、一方、虚数部信号に対してはローカル発振器83の周波数fcのキャリア信号を90°移相した信号で直交変調し、これらの信号を合成しOFDM信号を得る。
【0009】次に、受信側の構成、動作について説明する。まず、前述伝送されたフレーム構成の信号が直交復調処理部9に入力される。ここでの処理は、送信側とは逆に、直交復調器91にて、電圧制御発振器93のキャリア信号で復調したものを実数部信号、90°移相したキャリア信号で復調した出力を虚数部信号として取り出すものである。 これら実数部、虚数部の各復調アナログ信号は、A/D変換器94にてディジタル信号に変換される。次に、同期検出器15の一例を図21に示し、説明する。上記直交復調されたディジタル信号R'sgとI'sgは、NULL終了検出器15−1とSWEEP演算部15−2とに入力される。NULL終了検出器15−1は、フレーム構成のシンボル群の中から、無信号の期間であるNULLシンボルを検出し、同期シンボルの大まかな位置を検出し、NULL終了時点から図示しないタイマ回路にてSWEEPシンボル開始時期を推定してSWEEP期間フラグパルスを出力する。SWEEP演算部15−2は、SWEEP期間フラグパルスを参照し、NULLシンボルの後に存在するSWEEPシンボルによって、各シンボルの正確な切り替わりタイミングを捜索する。具体的には、予めSWEEPシンボルのパターンを内蔵のメモリ15−3に記憶しておき、入力されたOFDM信号と該メモリに記憶された信号を相関演算し、メモリの信号パターンとOFDM信号のパターンが一致した時点で、一致パルスをフレームカウンタ15−4のリセット端子に入力する。
【0010】フレームカウンタ15−4は、カウント数がフレーム周期を構成する値、例えば422400(=1056×400)に到達すると、その値を0に戻すと共に、フレーム開始時期を示すFSTrパルスを出力し、再びカウントを開始する。以後は、一定カウント、即ちフレーム開始点毎にFSTrパルスが出力され、フレーム開始時期を示す。 受信側では、このFSTrパルスをFFT部3C、復号化部22R、レート逆変換部27における開始タイミングとする。FFT部3Cは、FSTrパルスを基にシンボルを区切り、フーリエ変換を行うことでOFDM復調を行い、上記周波数成分信号R'fとI'fを出力する。復号化部22Rは、例えばROMテーブル手法にて、これら信号R'fとI'fを識別し、復号化信号D'oを算出する。レート逆変換部27は、上記クロックCKrとFSTrパルスによって、動作タイミングが決定され、レート変換部21の構成を反転(逆に)した構成である。ところで、伝送されるOFDM信号の帯域幅は、ベースバンド信号Rsg,Isgの帯域の2倍となる。 ベースバンド信号Rsg,Isgの帯域は、IFFT部3Aに入力するキャリアに相当するデータに依存して決定される。
【0011】ここで、IFFT部3Aの動作について、図22を使い説明する。周波数成分である信号Rfは、周期1/Sのクロックに同期し順次入力される。1番目のデータf0は、直流成分であるキャリア0の振幅レベルを決定する。2番目のデータf1は、周期1024/Sのキャリア1の振幅レベルを決定し、3番目のデータf2は、周期512/Sのキャリア2の振幅レベルを決定する。このようにして入力された最高周波数成分がIFFT変換によって作成される時間波形の最高周波数、すなわち帯域幅を決定する。なお、このようにして個別の振幅を決定されて変換作成された各キャリアは、これらが総加算されて、時間波形信号Rが作成される。ただし、この時間波形信号Rは、計1024サンプルのデータから構成されており、各サンプルデータは周期1/Sのクロックに同期して出力される。即ち、キャリア1は、入力クロック周期の1024倍の周波数となる。ここで、キャリア間隔は、FFTサンプル数とFFTクロックにより決まる。
キャリア間隔=FFTサンプル数×1/(FFTクロック周波数)
また、帯域幅は、キャリア間隔とキャリア本数により決定される。
帯域幅=キャリア間隔×キャリア本数
【0012】
【発明が解決しようとする課題】以上説明した従来構成の伝送装置においては、キャリア本数が固定であるため帯域幅は、一定である。また、従来構成の伝送装置では、伝送帯域を変更しようとしても、送信側と受信側の双方で変更しなければならない部分が多く、更には、送信側で行った帯域可変処理に、受信側が追随しないため、伝送帯域を容易に、かつ瞬時に変更することができない。本発明は、これらの欠点を除去し、帯域幅の可変を容易に行え、かつ、正確な帯域可変処理の行える伝送システムの実現を第1の目的とする。本発明の第2の目的は、受信側において伝送帯域の状態を検出し受信側の帯域モードを自動切替することである。
【0013】
【課題を解決するための手段】本発明は、上記目的を達成するため、帯域可変伝送システムにおける、以下の各部を連動して切り替える手段を設ける。
1)レート変換部1における、PLL/VCO1−4の分周比の切替機能と有効データ出力期間の切り替え機能。
2)符号化部2Tにおけるキャリア振幅を、"0"置換するコントローラ2−5の期間切替機能とシンボル振幅補正機能。
3)同期シンボル挿入部5における、SWEEPシンボル発生用ROM5−1,5−2の上限周波数および下限周波数データの切り替え機能。
4)同期検出器4における、SWEEP演算部4−2の内蔵メモリに記憶されたSWEEPシンボルパターンの切替機能。
5)復号化部2Rの復号対象期間を短縮する切り替え機能。
6)レート逆変換部7における、有効データ取り込み期間の切替機能とPLL/VCOの分周比切替機能。
【0014】また、本発明の第2の目的を達成するため、復号化前のデータを入力とする、データ確認部18を設け、その出力に応じて、受信側の状態を決定する制御器をコントロールするようにしたものである。即ち、本発明では、レート変換部1は分周比をn/mに増し、単位時間当たりの取り込みデータ量をm/nに減少させる。また、有効データ出力期間をm/nに減少させる。具体的には、A個のシンボルデータを出力した後に一時停止し、シンボル期間後、A+1個目から2A個目の計A個のシンボルデータを出力する動作を繰り返す。符号化部2Tは、入力されるデータシンボルA組を作成後、レート変換部1が一時停止している期間、振幅値"0"を出力する。 また、周波数成分がm/nに減少することで生じる、IFFT部作成時間波形電力の減少をm/nに補正するため、作成したシンボルの振幅を、1/(m/n)2に大きくする。 この補正を行わないと、同期シンボル群とデータシンボル群で比較した際、シンボル当たりの電力量が変化してしまう。この結果、ダイナミックレンジが十分でないディジタル処理部や伝送系に残るアナログ部を信号が通過する際、クリップもしくは信号レベル低下によるS/N劣化等で生じる性能劣化が生じる。 前述のシンボル振幅補正により、この性能劣化を回避できる。同期シンボル挿入部5は、帯域可変に伴うSWEEPシンボル用データの上限周波数および下限周波数をm/nに狭める。同期検出器4における、SWEEP演算部4−2の内蔵メモリに記憶された、SWEEPシンボルパターンを切替えて、上限周波数および下限周波数をm/nに狭める。 また、復号化部2Rの復号対象期間をm/n短縮してA個とする。レート逆変換部7の有効データ取り込み期間をm/n減少させる。具体的にはA個のシンボルデータを取り込んだ後に一時停止し、シンボル期間後A+1個目から2A個目の計A個のシンボルデータを取り込む動作を繰り返す。また、PLL/VCOの分周比をn/m増し、単位時間当たりの出力データ量をm/nに減少させる。以上の切り替え動作により、帯域変更に伴い、変化する伝送レートに対応した取り込み出力クロックレートの実現、キャリア本数変更に伴う出力レベル変動の防止、帯域を端から端までフルに用いたSWEEPシンボル使用による同期精度の維持等を実現できる。また、本発明の第2の目的は、以下の作用にて実現する。FFT変換後の周波数成分において、FFT対象の全帯域成分は、図22に示すRfのように、順次に並んで出力される。従って、出力レベルが0でない成分の出力並びを確認すれば、送信側で作成しているキャリア数が判別できる。 その結果から、復号化やデータレート逆変換処理のモードを決定する。
【0015】
【発明の実施の形態】本発明の帯域可変伝送システムの一実施例の全体ブロック構成を図1に示し、説明する。送信側において、クロック発振器11の出力端子は、レート変換部1、符号化部2T、IFFT部3A、ガード付加部3B、同期シンボル挿入部5、直交変調処理部8の各クロック端子CKに接続される。 制御器13Tからの切替制御信号CNT1A〜Eは、それぞれレート変換部1、符号化部2T、同期シンボル挿入部5の各制御入力端子に接続される。 ここで、制御器13Tにより、レート変換部1、符号化部2T、同期シンボル挿入部5の動作モードを指定する。受信側において、同期検出器4の出力VCは、電圧制御クロック発振器12の端子VCに接続される。 同期検出器4の出力FSTrは、FFT部3C、レート逆変換部7のFST端子に接続される。 電圧制御クロック発振器12の出力CKrは、FFT部3C、レート逆変換部7、直交復調処理部9、同期検出器4の各クロック端子に接続される。 制御器13Rからの切替制御信号CNT2F〜Hはレート逆変換部7、復号化部2R、同期検出器4の各制御端子に接続される。
【0016】次に、本発明で用いる同期検出部4の具体的構成を、図11に示し説明する。入力R'sgとI'sgは、NULL終了検出器4−1とSWEEP演算部4−2に入力される。 NULL検出器4−1の出力であるSWEEP期間フラグパルスは、SWEEP演算部4−2のST端子に入力される。 NULL終了検出器4−1、SWEEP演算部4−2、フレームカウンタ4−4のCK端子にはクロックCKrcが入力される。 SWEEP演算部4−2の出力である一致パルスはPLL4−5のR端子に入力される。また、クロックCKrを1056×400数えるフレームカウンタ4−4の出力FSTrは、後段の回路およびPLL4−5のV端子に入力される。PLL4−5は、V端子とR端子にそれぞれ入力される信号の位相に応じて電圧が変化する信号VCを出力する。そして、電圧制御型のクロック発振器12は、同期検出器4から印加される、上記信号VCの電圧の高低に応じ、出力されるクロックCKrcの周波数を上下させる。
【0017】次に、本発明で用いるレート変化部1の具体的構成を、図8に示し説明する。入力されたクロックCKは、切替型のPLL/VCO1−2に入力され、PLL/VCO1−2は、N/G倍の周波数のクロックCKmを出力する。また、このクロックCKは、FSTカウンタ1−4にも入力され、送信側処理でのフレーム基準となるFSTパルスを発生出力する。 なお、このFSTカウンタ1−4はFIFOメモリ1−3のWRST,RRST端子に入力され、リセットの基準になる。 FIFOメモリ1−3のデータ読出しは、RCK端子のクロックに同期してRE端子のレベルに基づき行われる。RE端子へのパルスは、切替型デコーダ1−5から出力される。切替型デコーダ1−5は、FSTカウンタ1−4からのカウンタアドレス値を入力とし、また、制御信号CNT1Bによってデコード条件を切り替えて、REパルス出力期間を変更する。入力されたシリアルデータDinは、シリアル/パラレル(S/P)変換器1−1にてパラレル信号となり、FIFOメモリ1−3に入力される。 切替型PLL/VCO1−2は、制御信号CNT1Aを入力とし、該信号により、出力されるクロックの分周比を変更する。
【0018】次に、本発明で用いる符号化部2Tの具体的構成を、図9に示し、説明する。入力された信号Diiは、マッピングROM2−1、2−2に入力され、I,Q軸の所定点の信号に変換される。 このROM2−1,2−2の出力は、選択器2−3,2−4に入力される。 選択器2−3,2−4の出力は、それぞれ振幅変更器2−6,2−7を経由し出力される。振幅変更器2−6,2−7の制御端子には、制御信号CNT1Dが入力される。選択器2−3,2−4の入力選択端子には、切替型のコントローラ2−5からの切替パルスが接続される。切替型コントローラ2−5には、制御信号CNT1Cが入力され、切替パルス作成のデコード条件が切り替えられる。前述(図5)の不要キャリアに相当する期間の信号は、選択器2−3,2−4にて"0"に置換され、信号RfとIfが作成される。次に、本発明で用いる同期シンボル挿入部5の構成を図10に示し説明する。上記クロックCKとFSTパルスにより、タイミングを決められたコントローラ5−5によって制御されるROM5−1,5−2は、同期シンボル信号をFSTパルスに応じたタイミングで発生する。同様に、クロックCKとFSTパルスによりタイミングを決められたコントローラ5−6によって制御される選択器5−3,5−4は、作成したガード付時間信号RgとIgの現段階では無信号期間である1から4シンボル期間のみ、ROM5−1,5−2からの同期シンボル信号に切り替えて出力する。ROM5−1,5−2には、制御信号CNT1Eが上位側アドレスに入力され上限下限の周波数が異なるSWEEPシンボルパターンを選択出力する。
【0019】次に、本発明で用いる復号化部2Rの具体的構成を図12に示し、説明する。入力信号R'fとI'fは、ROM2R−1のアドレスと、差分検出器2R−3に入力される。 ROM2R−1の出力D'oは、出力端子と差分検出器2R−3に入力される。 差分検出器2R−3の出力は、累積器2R−4に入力される。累積器2R−4のEN端子には、コントローラ2R−2からの復号対象のデータ期間を指示するSGC信号が入力される。差分検出器2R−3は、ROM2R−1で識別された、マッピング上での本来あるべき信号点と、復号化部2Rへの入力であるR'fとI'fの信号点との差分ベクトルを求める。累積器2R−4では、SGC信号に基づき、FFT部3Cで周波数変換された帯域の信号においてキャリアが存在する期間のみの差分ベクトルが取込まれる。コントローラ2R−2は、クロックCKrcとFSTrcパルスを基準として、復号対象データ期間を指示するSGC信号を、制御信号CNT2Gにより切り替えて出力する。次に、本発明で用いるレート逆変換部7の構成を、図12に示し、説明する。入力信号D'oは、FIFOメモリ7−3のDin端子に接続される。 書き込みを制御するWE端子にはデコーダ7−2の出力が接続される。 デコーダ7−2は制御信号CNT2Gに基づき、WE端子への信号期間を切り替える。 PLL/VCO7−4は、制御信号CNT2Hによりクロックの分周比を切り替える。この結果、レート逆変換のモードが切り替わる。以上述べたレート変換部1とレート逆変換部7のタイミング動作を、図5に、また、キャリア本数を切り替えたときの周波数成分の違いを図6に示す。
【0020】次に、本発明の帯域可変伝送システムの第2の実施例の全体ブロック構成を、図2に示し、説明する。データ確認部18のFST端子には同期検出部15のFSTrc信号が、またCK端子にはクロックCKrcが入力される。 データ確認部18のD端子にはFFT部3Cの出力R'fとI'fが入力される。 データ確認部18の出力Pxは、制御部13RCのコントロール端子に入力される。以下、全体の動作について述べる。送信側の制御器13Tで、キャリアをm/n倍に設定した場合、キャリア本数をはじめ、SWEEP同期シンボル範囲等も変更され、伝送帯域幅もm/n倍となる。この時、受信側では、FFT部3CはFFTサンプル数とサンプリング周波数で決まる帯域の周波数成分を順次に出力する。従って、得られる信号R'fとI'fにおいて、レベルが"0"となるキャリアが何本目であるか検出することで、送信している帯域、ひいては、キャリア本数が判明する。 具体的には、FFT部3Cからは、各キャリアの成分が順次現れるため、レベル0が開始されるタイミングを、FSTrc信号等を基準にカウントすれば良い。つまり、データ確認部18は、この信号R'fとI'fの状態(レベル)を調べ、制御部13RCに、送信側における帯域の変更を示すPx信号を送る。同期検出器15、復号化部2R、レート逆変換部7は、制御部13RCからの制御信号CNT2F〜Hにより、それぞれの動作モードが、送信側における帯域の変更に対応するキャリア本数に切り替えられる。以上の説明は、情報シンボル数はそのままにして、キャリア本数を切り替える場合である。
【0021】次に、本発明の帯域可変伝送システムの第3の実施例の全体ブロック構成を図3に示し説明する。これは、シンボル毎にキャリア本数を変更するものであり、図2の、レート変換部1、符号化部2T、復号化部2R、レート逆変換部7を、それぞれレート変換部1Y、符号化部2TY、復号化部2RY、レート逆変換部7Yに置換した構成である。これらの動作を、図5〜図7R>7を用いて説明する。これは、前述のREパルスおよび"0"置換期間、累積対象期間,WEパルスの期間を、フレーム信号の前半のみ出力する形式に変更するものである。 本構成は、時分割伝送等において、伝送信号の時間割り当て期間を変更した場合に適用することにより効果がある。図6の ア の状態は、ch周波数の中央に高低2分し、全帯域を占有した状態である。 図6の イ の状態は、ch周波数の中央に高低2分し、キャリア本数を削減し、全帯域でない、一部帯域を占有した状態である。 図6の ウ の状態は、キャリア数を削減し、全帯域でない、一部帯域を占有し、ch周波数を中央でなく、高低のいずれかに周波数シフトした状態である。
【0022】次に、本発明を適用した帯域自動可変伝送システムの構成を図4に示す。回線状態監視装置106は、使用する回線の電波使用状態を調べ、空き具合に応じて使用する周波数と使える帯域幅を決定するもので、切換制御信号S1を帯域可変変調装置101の制御端子に出力する。また、切換制御信号S2を周波数変換送信装置102の制御端子に出力する。帯域可変変調装置101、周波数変換送信装置102は、図1、図2、図3の送信側の構成を大きくブロック化して示したもので、帯域可変変調装置101はレート変換部1〜同期シンボル挿入部5等に対応し、周波数変換送信装置102は、直交変調処理部8に対応する。いずれも、外部から切換コントロール可能な機能が付加されたものである。また、帯域可変復調装置104は、キャリアの有無等の復調状態から切換制御信号S3を、周波数変換受信装置103に送る。周波数変換受信装置103、帯域可変復調装置104は、図1、図2、図3の受信側の構成を大きくブロック化して示したもので、周波数変換受信装置103は直交復調処理部9に対応し、帯域可変復調装置104はFFT部3C〜レート逆変換部7等に対応するものである。
【0023】以下、この動作について述べる。まず、伝送開始に先立ち、送信側では、回線状態監視装置106により、使用回線の電波使用状態を調べ、回線の空き具合に応じて、使用する周波数と使える帯域幅を決定する。そして、切換制御信号S1により使用する帯域幅を、切換制御信号S2により使用する周波数を、それぞれ帯域可変変調装置101、周波数変換送信装置102に指定する。これにより、帯域可変変調装置101では、使用する帯域幅になるよう、前述のようなキャリア本数の変更が行われ、使用する帯域幅になる。 また、周波数変換送信装置102では、使用する周波数となるように、ローカル発振周波数が制御され、使用する周波数となる。 そして、使用する周波数、帯域幅となった送信信号が、受信側に送出される。
【0024】一方、受信側では、帯域可変復調装置104において、全てのキャリアが存在しない状態、キャリアの一部のみが存在する状態、予定したキャリアがおおよそ存在する状態のいずれであるかを判別し、対応する切換制御信号S3を周波数変換受信装置103に出力する。周波数変換受信装置103では、この切換制御信号S3によって、受信周波数が切換えられ、送信側からの送信信号を受信できるようになる。これら構成をとることで、空きチャネルを自動探索してその空き帯域に応じた伝送帯域幅でデータ伝送を行うシステムを構築できる。つまり、通常、伝送ch間隔は18MHzであり、周波数変換送信装置102と周波数変換受信装置103を組み合わせた伝送システムにおいて、図6の イを使用して、かつ、周波数変換送信装置102で周波数を1/2ch分、上側にシフトして出力し、他の別の伝送システムでは、やはり図6の イ を使用して、かつ、別の周波数変換送信装置102で周波数を1/2ch分、下側にシフトして出力することにより、一つの伝送帯域で、2chの信号伝送が可能となる。
【0025】
【発明の効果】以上説明したように本発明によれば、送信側にてキャリア本数を変更することによって、帯域可変が可能となり、かつ、受信側はその変更に自動的に追随する伝送システムを実現することができる。
【図面の簡単な説明】
【図1】本発明のデータ伝送システムの全体構成を示すブロック図
【図2】本発明の他のデータ伝送システムの全体構成を示すブロック図
【図3】本発明の他のデータ伝送システムの全体構成を示すブロック図
【図4】本発明を適用した帯域自動可変伝送システムの全体構成を示すブロック図
【図5】本発明のキャリア数を変更する場合の動作タイミングチャート
【図6】本発明のキャリア数を変更する場合の周波数成分の状態を示す図
【図7】本発明のシンボル数を変更する場合の動作タイミングチャート
【図8】本発明で用いるレート変換部1の構成を示すブロック図
【図9】本発明で用いる符号化部2Tの構成を示すブロック図
【図10】本発明で用いる同期シンボル挿入部5の構成を示すブロック図
【図11】本発明で用いる同期検出器4,15の構成を示すブロック図
【図12】本発明で用いる復号化部2Rの構成を示すブロック図
【図13】本発明で用いるレート逆変換部7の構成を示すブロック図
【図14】従来のデータ伝送システムの全体構成を示すブロック図
【図15】各部の波形タイムチャートおよびフレーム構成波形図
【図16】従来の伝送装置のレート変換部の構成を示すブロック図
【図17】従来の伝送装置の符号化部の構成を示すブロック図
【図18】従来の伝送装置のIFFT部の構成を示すブロック図
【図19】従来の伝送装置のガード付加部の構成を示すブロック図
【図20】従来の伝送装置の同期シンボル挿入部の構成を示すブロック図
【図21】従来の伝送装置の同期検出器の構成を示すブロック図
【図22】従来の伝送装置のIFFT変換部の動作を示す図
【符号の説明】
1:レート変換部、2T:符号化部、3A:IFFT部、3B:ガード付加部、4,15:同期検出器、5:同期シンボル挿入部、3C:FFT部、2R:復号化部、7:レート逆変換部、8:直交変調処理部、9:直交復調処理部、11,12:クロック発振器、18:データ確認部。
【0001】
【発明の属する技術分野】本発明は、直交周波数分割多重変調方式の伝送帯域可変方法およびディジタル伝送装置に関する。
【0002】
【従来の技術】近年、ヨーロッパやアメリカ及び日本では、テレビジョン放送のディジタル化が検討されているが、その変調方式としては、OFDM(Orthogonal FrequencyDivision Multiplex)変調方式の採用が有力視されている。該OFDM変調方式は、マルチキャリア変調方式の一種で、多数のディジタル変調波を加え合わせたもので、このときの各キャリアの変調方式には、QPSK(Quadrature Phase Shift Keying)方式等が用いられる。そして、このOFDM信号を式で表現すると、以下のように表される。まず、各キャリアのQPSK信号をαk(t)とすると、これは式(1)で表せる。
αk(t)=ak(t)×cos(2πkft)+bk(t)×sin(2πkft) ……………(1)
ここで、kはキャリアの番号を示し、ak(t)、bk(t)は、k番目のキャリアのデータで、[−1]または[1]の値をとる。次に、キャリアの本数をNとすると、OFDM信号はN本のキャリアの合成であり、これをβk(t)とすると、これは次の式(2)で表すことができる。
βk(t)=Σαk(t) ………………………………………………(2)
ここで、k=1〜N の値をとる。OFDM信号は、上記信号単位から構成される。 この信号単位シンボルは、例えば、有効サンプル1024サンプルのデータに、ガードインターバルデータ32サンプルを付加した、1056サンプルのシンボル396組に、4組の同期シンボルを付加した全400シンボルからなるフレームと呼ぶ、ストリーム単位の繰り返しで構成されている。
【0003】図14は、OFDM変復調装置の基本構成を示すブロック図である。以下、OFDM変復調装置の構成と動作について、図15も用いて説明する。連続的に入力されるデータDinは、レート変換部21でレート変換され、例えば、400シンボルからなるフレーム周期毎に、後述の同期シンボル期間に対応する4シンボル期間と、各情報シンボルにおける、273から752サンプルまでの期間に対応する不要キャリア用ブランクを除いた期間に、データDiiとして出力される。なお、レート変換部21は、他の各部に同期シンボル期間の開始を示すFST信号をフレーム周期である400シンボル毎に出力する。符号化部22Tは、入力データを符号化し、IとQの2軸にマッピングした、符号化データRfとIfを出力する。IFFT(Inverse Fast Fourier Transform:逆フーリエ変換)部3Aは、符号化データRfとIfを周波数成分と見なし、1024サンプルからなる時間軸信号RとIに変換する。ガード付加部3Bは、1024サンプルからなる信号RとIの開始期間波形の例えば最初の32サンプルの波形を1024サンプル後に付加し、合計1056サンプルの時間波形信号RgとIgを出力する。
【0004】同期シンボル挿入部25は、当該情報シンボルm個毎に、予めメモリ等に記憶された、例えば4シンボルからなる同期シンボルの挿入された信号RsgとIsgを作成、出力する。この信号は、直交変調処理部8にて直交変調され、図15の(b)に示すようなフレーム構成のOFDM変調波信号となり、送信側から受信側に送信される。なお、クロック発振器11からのクロックCKは各部に供給される。送信されたOFDM変調波は、受信側の直交復調処理部9にて、ベースバンドのOFDM信号に直交復調され、時間軸信号R'sgとI'sgとなり出力される。当該信号R'sgとI'sgは、同期検出器15に入力され、ここで同期シンボル群が検出され、フレーム周期を表すFST'rパルスが各部に出力される。また、時間軸信号R'sgとI'sgはFFT部3Cに入力され、時間波形信号から周波数成分信号R'fとI'fに変換される。この信号R'fとI'fは、復号化部22Rで復号され、信号D'oが出力される。そして、レート逆変換部7で連続したデータ信号Doutに変換後、出力される。
【0005】次に、各部の詳細な構成、動作について述べる。まず、レート変換部21の一例を図16に示し、説明する。レート変換部21に入力されたクロックCKは、PLL/VCO21−2に入力され、PLL/VCO21−2は、N/G倍の周波数のクロックCKmを出力する。また、クロックCKは、FSTカウンタ21−4にも入力され、ここで送信側における処理のフレーム基準となるFSTパルスを発生、出力する。なお、このFSTパルスは、FIFOメモリ21−3のWRST端子とRRST端子に入力され、書込みと読出しのリセットの基準になる。FIFOメモリ21−3のデータ読み出しはRCK端子のクロックに同期してRE端子のレベルによって行われる。 RE端子へのパルスは、デコーダ21−5から出力される。そして、入力された連続データDinは、シリアル/パラレル(S/P)変換器21−1にてパラレル信号となり、FIFOメモリ21−3に入力され、ここで前述のごときブランク期間を有するデータ信号Dii(図15(a))が出力される。
【0006】次に、符号化部22Tの一例を図17に示し、説明する。上記レート変換部21出力の信号Diiは、マッピングROM22−1,22−2に入力され、I,Q軸の所定点の信号に変換される。 図15の(a)に示す、不要キャリアに相当する期間の信号は、選択器22−3,22−4にて"0"に置換され、前述の信号RfとIfが作成される。 この選択器22−3,22−4は、上記クロックCKとFSTパルスに基づきタイミングの定められたコントローラ22−5により制御される。次に、IFFT変換部3Aの一例を図18に示し、説明する。上記クロックCKとFSTパルスとでタイミングを決められたコントローラ3A−2により、ガード期間を含めたシンボル周期の信号を基準とし、上記入力信号RfとIfを、上記時間波形信号RとIに変換する。 これは、具体的には例えば、プレッシー社のPDSP16510等を用いれば実現できる。
【0007】次に、ガード付加部3Bの一例を図19に示し、説明する。ここに入力された上記信号RとIは、1024サンプルだけ信号を遅延する遅延器3B−1,3B−2と選択器3B−3,3B−4にそれぞれ入力され、各選択器3B−3,3B−4において、1から1024サンプル目までは遅延されない信号RとIが、1025サンプルから1056サンプル目までは遅延器3B−1,3B−2で1024サンプル遅延された信号が選択され、出力される。その結果、出力される1シンボルが1056サンプルからなる信号Rg,Igは、1025サンプル目から1056サンプル目に1サンプルから32サンプル間の時間波形が付加される。 この選択器3B−3,3B−4は、上記クロックCKとFSTパルスとでタイミングを決められたコントローラ3B−5によって制御される。次に、同期シンボル挿入部25の一例を図20に示し、説明する。上記クロックCKとFSTパルスによってタイミングを決められたコントローラ25−5によって制御されるROM25−1,25−2は、前述の同期シンボル信号をFSTパルスに応じたタイミングで発生する。同様に、クロックCKとFSTパルスとでタイミングを決められたコントローラ25−6により制御される選択器25−3,25−4は、上記ガード付加部3Bで作成されたガード付時間信号RgとIgの現段階では無信号期間である、4シンボル期間のみ、ROM25−1,25−2からの同期シンボル信号を選択して出力する。 その結果、同期シンボル信号の挿入された、図15の(a)に示す時間波形信号RsgとIsgが出力される。
【0008】ここで、図15の(b)に記載のNULLシンボルは、同期シンボル群の存在を大まかに見つけるためのもので、このシンボル期間は信号を一切出力しない。また、SWEEPシンボルは、各シンボルの切り替わり点を正確に求めるためのものであり、1シンボル期間に伝送帯域の下限周波数から上限周波数に変化する波形からなる。そして、直交変調処理部8のD/A変換器81において、上記時間波形信号の実数部信号Rsgと虚数部信号IsgのD/A変換を行ない、直交変調器82で実数部信号に対してはローカル発振器83からの周波数fcのキャリア信号で、一方、虚数部信号に対してはローカル発振器83の周波数fcのキャリア信号を90°移相した信号で直交変調し、これらの信号を合成しOFDM信号を得る。
【0009】次に、受信側の構成、動作について説明する。まず、前述伝送されたフレーム構成の信号が直交復調処理部9に入力される。ここでの処理は、送信側とは逆に、直交復調器91にて、電圧制御発振器93のキャリア信号で復調したものを実数部信号、90°移相したキャリア信号で復調した出力を虚数部信号として取り出すものである。 これら実数部、虚数部の各復調アナログ信号は、A/D変換器94にてディジタル信号に変換される。次に、同期検出器15の一例を図21に示し、説明する。上記直交復調されたディジタル信号R'sgとI'sgは、NULL終了検出器15−1とSWEEP演算部15−2とに入力される。NULL終了検出器15−1は、フレーム構成のシンボル群の中から、無信号の期間であるNULLシンボルを検出し、同期シンボルの大まかな位置を検出し、NULL終了時点から図示しないタイマ回路にてSWEEPシンボル開始時期を推定してSWEEP期間フラグパルスを出力する。SWEEP演算部15−2は、SWEEP期間フラグパルスを参照し、NULLシンボルの後に存在するSWEEPシンボルによって、各シンボルの正確な切り替わりタイミングを捜索する。具体的には、予めSWEEPシンボルのパターンを内蔵のメモリ15−3に記憶しておき、入力されたOFDM信号と該メモリに記憶された信号を相関演算し、メモリの信号パターンとOFDM信号のパターンが一致した時点で、一致パルスをフレームカウンタ15−4のリセット端子に入力する。
【0010】フレームカウンタ15−4は、カウント数がフレーム周期を構成する値、例えば422400(=1056×400)に到達すると、その値を0に戻すと共に、フレーム開始時期を示すFSTrパルスを出力し、再びカウントを開始する。以後は、一定カウント、即ちフレーム開始点毎にFSTrパルスが出力され、フレーム開始時期を示す。 受信側では、このFSTrパルスをFFT部3C、復号化部22R、レート逆変換部27における開始タイミングとする。FFT部3Cは、FSTrパルスを基にシンボルを区切り、フーリエ変換を行うことでOFDM復調を行い、上記周波数成分信号R'fとI'fを出力する。復号化部22Rは、例えばROMテーブル手法にて、これら信号R'fとI'fを識別し、復号化信号D'oを算出する。レート逆変換部27は、上記クロックCKrとFSTrパルスによって、動作タイミングが決定され、レート変換部21の構成を反転(逆に)した構成である。ところで、伝送されるOFDM信号の帯域幅は、ベースバンド信号Rsg,Isgの帯域の2倍となる。 ベースバンド信号Rsg,Isgの帯域は、IFFT部3Aに入力するキャリアに相当するデータに依存して決定される。
【0011】ここで、IFFT部3Aの動作について、図22を使い説明する。周波数成分である信号Rfは、周期1/Sのクロックに同期し順次入力される。1番目のデータf0は、直流成分であるキャリア0の振幅レベルを決定する。2番目のデータf1は、周期1024/Sのキャリア1の振幅レベルを決定し、3番目のデータf2は、周期512/Sのキャリア2の振幅レベルを決定する。このようにして入力された最高周波数成分がIFFT変換によって作成される時間波形の最高周波数、すなわち帯域幅を決定する。なお、このようにして個別の振幅を決定されて変換作成された各キャリアは、これらが総加算されて、時間波形信号Rが作成される。ただし、この時間波形信号Rは、計1024サンプルのデータから構成されており、各サンプルデータは周期1/Sのクロックに同期して出力される。即ち、キャリア1は、入力クロック周期の1024倍の周波数となる。ここで、キャリア間隔は、FFTサンプル数とFFTクロックにより決まる。
キャリア間隔=FFTサンプル数×1/(FFTクロック周波数)
また、帯域幅は、キャリア間隔とキャリア本数により決定される。
帯域幅=キャリア間隔×キャリア本数
【0012】
【発明が解決しようとする課題】以上説明した従来構成の伝送装置においては、キャリア本数が固定であるため帯域幅は、一定である。また、従来構成の伝送装置では、伝送帯域を変更しようとしても、送信側と受信側の双方で変更しなければならない部分が多く、更には、送信側で行った帯域可変処理に、受信側が追随しないため、伝送帯域を容易に、かつ瞬時に変更することができない。本発明は、これらの欠点を除去し、帯域幅の可変を容易に行え、かつ、正確な帯域可変処理の行える伝送システムの実現を第1の目的とする。本発明の第2の目的は、受信側において伝送帯域の状態を検出し受信側の帯域モードを自動切替することである。
【0013】
【課題を解決するための手段】本発明は、上記目的を達成するため、帯域可変伝送システムにおける、以下の各部を連動して切り替える手段を設ける。
1)レート変換部1における、PLL/VCO1−4の分周比の切替機能と有効データ出力期間の切り替え機能。
2)符号化部2Tにおけるキャリア振幅を、"0"置換するコントローラ2−5の期間切替機能とシンボル振幅補正機能。
3)同期シンボル挿入部5における、SWEEPシンボル発生用ROM5−1,5−2の上限周波数および下限周波数データの切り替え機能。
4)同期検出器4における、SWEEP演算部4−2の内蔵メモリに記憶されたSWEEPシンボルパターンの切替機能。
5)復号化部2Rの復号対象期間を短縮する切り替え機能。
6)レート逆変換部7における、有効データ取り込み期間の切替機能とPLL/VCOの分周比切替機能。
【0014】また、本発明の第2の目的を達成するため、復号化前のデータを入力とする、データ確認部18を設け、その出力に応じて、受信側の状態を決定する制御器をコントロールするようにしたものである。即ち、本発明では、レート変換部1は分周比をn/mに増し、単位時間当たりの取り込みデータ量をm/nに減少させる。また、有効データ出力期間をm/nに減少させる。具体的には、A個のシンボルデータを出力した後に一時停止し、シンボル期間後、A+1個目から2A個目の計A個のシンボルデータを出力する動作を繰り返す。符号化部2Tは、入力されるデータシンボルA組を作成後、レート変換部1が一時停止している期間、振幅値"0"を出力する。 また、周波数成分がm/nに減少することで生じる、IFFT部作成時間波形電力の減少をm/nに補正するため、作成したシンボルの振幅を、1/(m/n)2に大きくする。 この補正を行わないと、同期シンボル群とデータシンボル群で比較した際、シンボル当たりの電力量が変化してしまう。この結果、ダイナミックレンジが十分でないディジタル処理部や伝送系に残るアナログ部を信号が通過する際、クリップもしくは信号レベル低下によるS/N劣化等で生じる性能劣化が生じる。 前述のシンボル振幅補正により、この性能劣化を回避できる。同期シンボル挿入部5は、帯域可変に伴うSWEEPシンボル用データの上限周波数および下限周波数をm/nに狭める。同期検出器4における、SWEEP演算部4−2の内蔵メモリに記憶された、SWEEPシンボルパターンを切替えて、上限周波数および下限周波数をm/nに狭める。 また、復号化部2Rの復号対象期間をm/n短縮してA個とする。レート逆変換部7の有効データ取り込み期間をm/n減少させる。具体的にはA個のシンボルデータを取り込んだ後に一時停止し、シンボル期間後A+1個目から2A個目の計A個のシンボルデータを取り込む動作を繰り返す。また、PLL/VCOの分周比をn/m増し、単位時間当たりの出力データ量をm/nに減少させる。以上の切り替え動作により、帯域変更に伴い、変化する伝送レートに対応した取り込み出力クロックレートの実現、キャリア本数変更に伴う出力レベル変動の防止、帯域を端から端までフルに用いたSWEEPシンボル使用による同期精度の維持等を実現できる。また、本発明の第2の目的は、以下の作用にて実現する。FFT変換後の周波数成分において、FFT対象の全帯域成分は、図22に示すRfのように、順次に並んで出力される。従って、出力レベルが0でない成分の出力並びを確認すれば、送信側で作成しているキャリア数が判別できる。 その結果から、復号化やデータレート逆変換処理のモードを決定する。
【0015】
【発明の実施の形態】本発明の帯域可変伝送システムの一実施例の全体ブロック構成を図1に示し、説明する。送信側において、クロック発振器11の出力端子は、レート変換部1、符号化部2T、IFFT部3A、ガード付加部3B、同期シンボル挿入部5、直交変調処理部8の各クロック端子CKに接続される。 制御器13Tからの切替制御信号CNT1A〜Eは、それぞれレート変換部1、符号化部2T、同期シンボル挿入部5の各制御入力端子に接続される。 ここで、制御器13Tにより、レート変換部1、符号化部2T、同期シンボル挿入部5の動作モードを指定する。受信側において、同期検出器4の出力VCは、電圧制御クロック発振器12の端子VCに接続される。 同期検出器4の出力FSTrは、FFT部3C、レート逆変換部7のFST端子に接続される。 電圧制御クロック発振器12の出力CKrは、FFT部3C、レート逆変換部7、直交復調処理部9、同期検出器4の各クロック端子に接続される。 制御器13Rからの切替制御信号CNT2F〜Hはレート逆変換部7、復号化部2R、同期検出器4の各制御端子に接続される。
【0016】次に、本発明で用いる同期検出部4の具体的構成を、図11に示し説明する。入力R'sgとI'sgは、NULL終了検出器4−1とSWEEP演算部4−2に入力される。 NULL検出器4−1の出力であるSWEEP期間フラグパルスは、SWEEP演算部4−2のST端子に入力される。 NULL終了検出器4−1、SWEEP演算部4−2、フレームカウンタ4−4のCK端子にはクロックCKrcが入力される。 SWEEP演算部4−2の出力である一致パルスはPLL4−5のR端子に入力される。また、クロックCKrを1056×400数えるフレームカウンタ4−4の出力FSTrは、後段の回路およびPLL4−5のV端子に入力される。PLL4−5は、V端子とR端子にそれぞれ入力される信号の位相に応じて電圧が変化する信号VCを出力する。そして、電圧制御型のクロック発振器12は、同期検出器4から印加される、上記信号VCの電圧の高低に応じ、出力されるクロックCKrcの周波数を上下させる。
【0017】次に、本発明で用いるレート変化部1の具体的構成を、図8に示し説明する。入力されたクロックCKは、切替型のPLL/VCO1−2に入力され、PLL/VCO1−2は、N/G倍の周波数のクロックCKmを出力する。また、このクロックCKは、FSTカウンタ1−4にも入力され、送信側処理でのフレーム基準となるFSTパルスを発生出力する。 なお、このFSTカウンタ1−4はFIFOメモリ1−3のWRST,RRST端子に入力され、リセットの基準になる。 FIFOメモリ1−3のデータ読出しは、RCK端子のクロックに同期してRE端子のレベルに基づき行われる。RE端子へのパルスは、切替型デコーダ1−5から出力される。切替型デコーダ1−5は、FSTカウンタ1−4からのカウンタアドレス値を入力とし、また、制御信号CNT1Bによってデコード条件を切り替えて、REパルス出力期間を変更する。入力されたシリアルデータDinは、シリアル/パラレル(S/P)変換器1−1にてパラレル信号となり、FIFOメモリ1−3に入力される。 切替型PLL/VCO1−2は、制御信号CNT1Aを入力とし、該信号により、出力されるクロックの分周比を変更する。
【0018】次に、本発明で用いる符号化部2Tの具体的構成を、図9に示し、説明する。入力された信号Diiは、マッピングROM2−1、2−2に入力され、I,Q軸の所定点の信号に変換される。 このROM2−1,2−2の出力は、選択器2−3,2−4に入力される。 選択器2−3,2−4の出力は、それぞれ振幅変更器2−6,2−7を経由し出力される。振幅変更器2−6,2−7の制御端子には、制御信号CNT1Dが入力される。選択器2−3,2−4の入力選択端子には、切替型のコントローラ2−5からの切替パルスが接続される。切替型コントローラ2−5には、制御信号CNT1Cが入力され、切替パルス作成のデコード条件が切り替えられる。前述(図5)の不要キャリアに相当する期間の信号は、選択器2−3,2−4にて"0"に置換され、信号RfとIfが作成される。次に、本発明で用いる同期シンボル挿入部5の構成を図10に示し説明する。上記クロックCKとFSTパルスにより、タイミングを決められたコントローラ5−5によって制御されるROM5−1,5−2は、同期シンボル信号をFSTパルスに応じたタイミングで発生する。同様に、クロックCKとFSTパルスによりタイミングを決められたコントローラ5−6によって制御される選択器5−3,5−4は、作成したガード付時間信号RgとIgの現段階では無信号期間である1から4シンボル期間のみ、ROM5−1,5−2からの同期シンボル信号に切り替えて出力する。ROM5−1,5−2には、制御信号CNT1Eが上位側アドレスに入力され上限下限の周波数が異なるSWEEPシンボルパターンを選択出力する。
【0019】次に、本発明で用いる復号化部2Rの具体的構成を図12に示し、説明する。入力信号R'fとI'fは、ROM2R−1のアドレスと、差分検出器2R−3に入力される。 ROM2R−1の出力D'oは、出力端子と差分検出器2R−3に入力される。 差分検出器2R−3の出力は、累積器2R−4に入力される。累積器2R−4のEN端子には、コントローラ2R−2からの復号対象のデータ期間を指示するSGC信号が入力される。差分検出器2R−3は、ROM2R−1で識別された、マッピング上での本来あるべき信号点と、復号化部2Rへの入力であるR'fとI'fの信号点との差分ベクトルを求める。累積器2R−4では、SGC信号に基づき、FFT部3Cで周波数変換された帯域の信号においてキャリアが存在する期間のみの差分ベクトルが取込まれる。コントローラ2R−2は、クロックCKrcとFSTrcパルスを基準として、復号対象データ期間を指示するSGC信号を、制御信号CNT2Gにより切り替えて出力する。次に、本発明で用いるレート逆変換部7の構成を、図12に示し、説明する。入力信号D'oは、FIFOメモリ7−3のDin端子に接続される。 書き込みを制御するWE端子にはデコーダ7−2の出力が接続される。 デコーダ7−2は制御信号CNT2Gに基づき、WE端子への信号期間を切り替える。 PLL/VCO7−4は、制御信号CNT2Hによりクロックの分周比を切り替える。この結果、レート逆変換のモードが切り替わる。以上述べたレート変換部1とレート逆変換部7のタイミング動作を、図5に、また、キャリア本数を切り替えたときの周波数成分の違いを図6に示す。
【0020】次に、本発明の帯域可変伝送システムの第2の実施例の全体ブロック構成を、図2に示し、説明する。データ確認部18のFST端子には同期検出部15のFSTrc信号が、またCK端子にはクロックCKrcが入力される。 データ確認部18のD端子にはFFT部3Cの出力R'fとI'fが入力される。 データ確認部18の出力Pxは、制御部13RCのコントロール端子に入力される。以下、全体の動作について述べる。送信側の制御器13Tで、キャリアをm/n倍に設定した場合、キャリア本数をはじめ、SWEEP同期シンボル範囲等も変更され、伝送帯域幅もm/n倍となる。この時、受信側では、FFT部3CはFFTサンプル数とサンプリング周波数で決まる帯域の周波数成分を順次に出力する。従って、得られる信号R'fとI'fにおいて、レベルが"0"となるキャリアが何本目であるか検出することで、送信している帯域、ひいては、キャリア本数が判明する。 具体的には、FFT部3Cからは、各キャリアの成分が順次現れるため、レベル0が開始されるタイミングを、FSTrc信号等を基準にカウントすれば良い。つまり、データ確認部18は、この信号R'fとI'fの状態(レベル)を調べ、制御部13RCに、送信側における帯域の変更を示すPx信号を送る。同期検出器15、復号化部2R、レート逆変換部7は、制御部13RCからの制御信号CNT2F〜Hにより、それぞれの動作モードが、送信側における帯域の変更に対応するキャリア本数に切り替えられる。以上の説明は、情報シンボル数はそのままにして、キャリア本数を切り替える場合である。
【0021】次に、本発明の帯域可変伝送システムの第3の実施例の全体ブロック構成を図3に示し説明する。これは、シンボル毎にキャリア本数を変更するものであり、図2の、レート変換部1、符号化部2T、復号化部2R、レート逆変換部7を、それぞれレート変換部1Y、符号化部2TY、復号化部2RY、レート逆変換部7Yに置換した構成である。これらの動作を、図5〜図7R>7を用いて説明する。これは、前述のREパルスおよび"0"置換期間、累積対象期間,WEパルスの期間を、フレーム信号の前半のみ出力する形式に変更するものである。 本構成は、時分割伝送等において、伝送信号の時間割り当て期間を変更した場合に適用することにより効果がある。図6の ア の状態は、ch周波数の中央に高低2分し、全帯域を占有した状態である。 図6の イ の状態は、ch周波数の中央に高低2分し、キャリア本数を削減し、全帯域でない、一部帯域を占有した状態である。 図6の ウ の状態は、キャリア数を削減し、全帯域でない、一部帯域を占有し、ch周波数を中央でなく、高低のいずれかに周波数シフトした状態である。
【0022】次に、本発明を適用した帯域自動可変伝送システムの構成を図4に示す。回線状態監視装置106は、使用する回線の電波使用状態を調べ、空き具合に応じて使用する周波数と使える帯域幅を決定するもので、切換制御信号S1を帯域可変変調装置101の制御端子に出力する。また、切換制御信号S2を周波数変換送信装置102の制御端子に出力する。帯域可変変調装置101、周波数変換送信装置102は、図1、図2、図3の送信側の構成を大きくブロック化して示したもので、帯域可変変調装置101はレート変換部1〜同期シンボル挿入部5等に対応し、周波数変換送信装置102は、直交変調処理部8に対応する。いずれも、外部から切換コントロール可能な機能が付加されたものである。また、帯域可変復調装置104は、キャリアの有無等の復調状態から切換制御信号S3を、周波数変換受信装置103に送る。周波数変換受信装置103、帯域可変復調装置104は、図1、図2、図3の受信側の構成を大きくブロック化して示したもので、周波数変換受信装置103は直交復調処理部9に対応し、帯域可変復調装置104はFFT部3C〜レート逆変換部7等に対応するものである。
【0023】以下、この動作について述べる。まず、伝送開始に先立ち、送信側では、回線状態監視装置106により、使用回線の電波使用状態を調べ、回線の空き具合に応じて、使用する周波数と使える帯域幅を決定する。そして、切換制御信号S1により使用する帯域幅を、切換制御信号S2により使用する周波数を、それぞれ帯域可変変調装置101、周波数変換送信装置102に指定する。これにより、帯域可変変調装置101では、使用する帯域幅になるよう、前述のようなキャリア本数の変更が行われ、使用する帯域幅になる。 また、周波数変換送信装置102では、使用する周波数となるように、ローカル発振周波数が制御され、使用する周波数となる。 そして、使用する周波数、帯域幅となった送信信号が、受信側に送出される。
【0024】一方、受信側では、帯域可変復調装置104において、全てのキャリアが存在しない状態、キャリアの一部のみが存在する状態、予定したキャリアがおおよそ存在する状態のいずれであるかを判別し、対応する切換制御信号S3を周波数変換受信装置103に出力する。周波数変換受信装置103では、この切換制御信号S3によって、受信周波数が切換えられ、送信側からの送信信号を受信できるようになる。これら構成をとることで、空きチャネルを自動探索してその空き帯域に応じた伝送帯域幅でデータ伝送を行うシステムを構築できる。つまり、通常、伝送ch間隔は18MHzであり、周波数変換送信装置102と周波数変換受信装置103を組み合わせた伝送システムにおいて、図6の イを使用して、かつ、周波数変換送信装置102で周波数を1/2ch分、上側にシフトして出力し、他の別の伝送システムでは、やはり図6の イ を使用して、かつ、別の周波数変換送信装置102で周波数を1/2ch分、下側にシフトして出力することにより、一つの伝送帯域で、2chの信号伝送が可能となる。
【0025】
【発明の効果】以上説明したように本発明によれば、送信側にてキャリア本数を変更することによって、帯域可変が可能となり、かつ、受信側はその変更に自動的に追随する伝送システムを実現することができる。
【図面の簡単な説明】
【図1】本発明のデータ伝送システムの全体構成を示すブロック図
【図2】本発明の他のデータ伝送システムの全体構成を示すブロック図
【図3】本発明の他のデータ伝送システムの全体構成を示すブロック図
【図4】本発明を適用した帯域自動可変伝送システムの全体構成を示すブロック図
【図5】本発明のキャリア数を変更する場合の動作タイミングチャート
【図6】本発明のキャリア数を変更する場合の周波数成分の状態を示す図
【図7】本発明のシンボル数を変更する場合の動作タイミングチャート
【図8】本発明で用いるレート変換部1の構成を示すブロック図
【図9】本発明で用いる符号化部2Tの構成を示すブロック図
【図10】本発明で用いる同期シンボル挿入部5の構成を示すブロック図
【図11】本発明で用いる同期検出器4,15の構成を示すブロック図
【図12】本発明で用いる復号化部2Rの構成を示すブロック図
【図13】本発明で用いるレート逆変換部7の構成を示すブロック図
【図14】従来のデータ伝送システムの全体構成を示すブロック図
【図15】各部の波形タイムチャートおよびフレーム構成波形図
【図16】従来の伝送装置のレート変換部の構成を示すブロック図
【図17】従来の伝送装置の符号化部の構成を示すブロック図
【図18】従来の伝送装置のIFFT部の構成を示すブロック図
【図19】従来の伝送装置のガード付加部の構成を示すブロック図
【図20】従来の伝送装置の同期シンボル挿入部の構成を示すブロック図
【図21】従来の伝送装置の同期検出器の構成を示すブロック図
【図22】従来の伝送装置のIFFT変換部の動作を示す図
【符号の説明】
1:レート変換部、2T:符号化部、3A:IFFT部、3B:ガード付加部、4,15:同期検出器、5:同期シンボル挿入部、3C:FFT部、2R:復号化部、7:レート逆変換部、8:直交変調処理部、9:直交復調処理部、11,12:クロック発振器、18:データ確認部。
【特許請求の範囲】
【請求項1】 直交周波数分割多重変調方式の伝送装置において、伝送帯域の変更を行なう場合、使用する伝送帯域に応じて、送信側では、送信側のレート変換部の分周比とデータ出力期間、符号化部のデータ有効期間とデータ出力レベル、同期シンボル挿入部のシンボルパターンを切り替え、受信側では、受信側の同期検出器の参照同期シンボルパターン、復号化部の有効期間、レート逆変換部のデータ取り込み期間と分周比を切り替え、受信側で復調する帯域を、送信側の帯域に自動追随させて伝送帯域を可変することを特徴とする直交周波数分割多重変調方式伝送帯域可変方法。
【請求項2】 直交周波数分割多重変調方式の伝送装置において、伝送帯域の変更を行なう場合、送信側に、送信側のレート変換部の分周比とデータ出力期間、符号化部のデータ有効期間とデータ出力レベル、同期シンボル挿入部のシンボルパターンを、使用する伝送帯域に応じて切り替える手段を設け、受信側に、受信側の同期検出器の参照パターン、復号化部の有効期間、レート逆変換部のデータ取り込み期間と分周比を切り替える手段を設け、受信側で復調する帯域を、送信側の帯域に自動追随させて伝送帯域を可変することを特徴とする直交周波数分割多重変調方式の伝送装置。
【請求項3】 請求項2の伝送装置において、受信側に、キャリアの有無を検知し受信側のモードを制御する手段を設けたことを特徴とする直交周波数分割多重変調方式の伝送装置。
【請求項1】 直交周波数分割多重変調方式の伝送装置において、伝送帯域の変更を行なう場合、使用する伝送帯域に応じて、送信側では、送信側のレート変換部の分周比とデータ出力期間、符号化部のデータ有効期間とデータ出力レベル、同期シンボル挿入部のシンボルパターンを切り替え、受信側では、受信側の同期検出器の参照同期シンボルパターン、復号化部の有効期間、レート逆変換部のデータ取り込み期間と分周比を切り替え、受信側で復調する帯域を、送信側の帯域に自動追随させて伝送帯域を可変することを特徴とする直交周波数分割多重変調方式伝送帯域可変方法。
【請求項2】 直交周波数分割多重変調方式の伝送装置において、伝送帯域の変更を行なう場合、送信側に、送信側のレート変換部の分周比とデータ出力期間、符号化部のデータ有効期間とデータ出力レベル、同期シンボル挿入部のシンボルパターンを、使用する伝送帯域に応じて切り替える手段を設け、受信側に、受信側の同期検出器の参照パターン、復号化部の有効期間、レート逆変換部のデータ取り込み期間と分周比を切り替える手段を設け、受信側で復調する帯域を、送信側の帯域に自動追随させて伝送帯域を可変することを特徴とする直交周波数分割多重変調方式の伝送装置。
【請求項3】 請求項2の伝送装置において、受信側に、キャリアの有無を検知し受信側のモードを制御する手段を設けたことを特徴とする直交周波数分割多重変調方式の伝送装置。
【図1】
【図8】
【図9】
【図2】
【図3】
【図16】
【図18】
【図4】
【図5】
【図10】
【図12】
【図6】
【図7】
【図11】
【図13】
【図17】
【図19】
【図20】
【図14】
【図21】
【図15】
【図22】
【図8】
【図9】
【図2】
【図3】
【図16】
【図18】
【図4】
【図5】
【図10】
【図12】
【図6】
【図7】
【図11】
【図13】
【図17】
【図19】
【図20】
【図14】
【図21】
【図15】
【図22】
【公開番号】特開平11−215094
【公開日】平成11年(1999)8月6日
【国際特許分類】
【出願番号】特願平10−14034
【出願日】平成10年(1998)1月27日
【出願人】(000005429)日立電子株式会社 (11)
【公開日】平成11年(1999)8月6日
【国際特許分類】
【出願日】平成10年(1998)1月27日
【出願人】(000005429)日立電子株式会社 (11)
[ Back to top ]