磁気センサ
【課題】ホール素子を有する磁気センサにおいて、簡易な回路構成である信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを除去することのできる磁気センサを提供する。
【解決手段】ホールプレートＨは、ホールプレートＨを流れる電流のキャリアの種類を、ゲート電極Ｇの電位Ｖｇにより、電子または正孔のいずれか一方にすることが可能な両極性材料から形成される。さらに、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’が、ホールプレートＨの面内で対向する電流入力端子対と電圧出力端子対とになり、その際に電流入出力端子対と電圧出力端子対とが互いに直交するような位置に形成される。
【解決手段】ホールプレートＨは、ホールプレートＨを流れる電流のキャリアの種類を、ゲート電極Ｇの電位Ｖｇにより、電子または正孔のいずれか一方にすることが可能な両極性材料から形成される。さらに、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’が、ホールプレートＨの面内で対向する電流入力端子対と電圧出力端子対とになり、その際に電流入出力端子対と電圧出力端子対とが互いに直交するような位置に形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気センサに関し、特にホール効果を用いて磁界の強度を検出するホール素子を有する磁気センサに関する。
【背景技術】
【０００２】
磁界の強度を検出する磁気センサの一つとして、ホール効果を用いて磁界の強度を検出するホール素子を有する磁気センサが一般に知られている。このホール効果とは、磁界中を移動する電子または正孔が、磁界の方向と電子または正孔の移動方向とのそれぞれに対して垂直方向に働く力を受けることによって、電圧が生じる現象である。
ここで、図５を参照して、従来技術における一般的なホール素子１００の機略構成・動作を説明する。図５に示すホール素子１００は、一般的にホール効果を有するホールプレートＨと、その中心を軸として４回対称になるような位置に４つの入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’を備えて構成される。なお、印加される磁界の向きは、紙面に垂直な方向として説明する。
【０００３】
ホールプレートＨは、ホール効果を有する材質を用いて形成される。また、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、入出力端子ＴＡと入出力端子ＴＡ’とが組になっており、また入出力端子ＴＢと入出力端子ＴＢ’とが組になっている。ホール素子１００は、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’のうちの、電子または正孔の移動方向に対応する２つの入出力端子（以下、「電流入力端子対」という。）間に電流を流すことで、電子または正孔の移動方向と直交する方向の他の２つの入出力端子（以下、「電圧出力端子対」という。）間に印加された磁界に応じた電位差を出力する。例えば、ホール素子１００は、電流入力端子対ＴＡ−ＴＡ’間に電流を流すことで、電圧出力端子対ＴＢ−ＴＢ’間に、印加された磁界に応じた電位差が出力される。
【０００４】
この電圧出力端子対間に出力される電位差は、印加された磁界の磁束密度に比例し、理想的には磁束密度がゼロである時にゼロである。しかしながら、ホール素子１００の製造プロセスのバラツキ等により磁束密度がゼロであっても、電圧出力端子対間に出力される電位差がゼロにならず、電位差にいわゆるオフセット電圧が生じることが多い。
このオフセット電圧を除去する方法としては、スピニングカレント法が一般的に用いられている（特許文献１参照）。この方法では、ホール素子１００の電流入力端子対と電圧出力端子対とを交互に切り替える。これにより、電流入力端子対と電圧出力端子対とを交互に切り替える前後のオフセット電圧を逆相の関係にして、オフセット電圧を除去する。これは、ホイートストンブリッジを非平衡状態にするのに似ている。
【０００５】
ここで、ホール素子１００のホール係数をＲｈとし、ホールプレートＨの厚さをｄとし、電流入力端子対間に流れる電流の電流値をＩとし、電圧出力端子対間に印加された磁界の磁束密度をＢとし、オフセット電圧をＶｏｆｆとする。すると、電流入力端子対ＴＡ−ＴＡ’間に電流値Ｉの電流を流した時の電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖ１を、下記の式（１）に示す式のように表すことができる。また、電流入力端子対ＴＡ−ＴＡ’と電圧出力端子対ＴＢ−ＴＢ’とを切り替えて、電流入力端子対ＴＢ−ＴＢ’間に電流値Ｉの電流を流した時の電圧出力端子対ＴＡ−ＴＡ’間に出力される電位差Ｖ２を、下記の式（２）に示す式のように表すことができる。
Ｖ１＝Ｒｈ／ｄ × Ｉ ×Ｂ ＋ Ｖｏｆｆ ……式（１）
Ｖ２＝Ｒｈ／ｄ × Ｉ ×Ｂ − Ｖｏｆｆ ……式（２）
【０００６】
従って、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖ１と、電圧出力端子対ＴＡ−ＴＡ’間に出力される電位差Ｖ２とを足し合わせることにより、オフセット電圧Ｖｏｆｆを除去することができる。この時に、強度がホール素子１００から出力された出力電圧（信号）の周波数に反比例するノイズ成分であるフリッカノイズも除去することができる。このようにして、オフセット電圧Ｖｏｆｆ及びフリッカノイズを除去することで、磁束密度Ｂに比例した磁界に応じた電位差を得ることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３３７１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のスピニングカレント法を用いたホール素子１００では、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’を、電流入力端子対と電圧出力端子対とに交互に切り替えた時に、ホールプレートＨの内部を流れる電流の領域が中央部を除いて異なる。このため、オフセット電圧及びフリッカノイズを十分に除去することができない場合があった。
また、上記のホール素子１００では、ホール素子の４つの入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’に対して、それぞれを電流入力端子対または電圧出力端子対として切り替えて使用するためのスイッチング素子を含むスイッチング回路を設ける必要がある。従って、ホール素子１００の信号処理を行う信号処理回路は、スイッチング回路の制御も行わなければならないため、その分だけ信号処理回路の回路構成が複雑になる場合があった。
そこで、本発明は、上記の課題に鑑み、ホール素子を有する磁気センサにおいて、簡易な回路構成である信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを除去することのできる磁気センサを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明による発振器は、上記の目的を達成するために、次のように構成される。
本発明による第１の磁気センサは、ホール効果を有するホールプレートと、前記ホールプレートと電気的に接続されるように形成された入出力端子と、前記ホールプレートの上部または下部の少なくとも一方に絶縁膜を介して形成されたゲート電極とからなるホール素子を備え、前記ホールプレートは、前記ホールプレートを移動するキャリアの種類を、前記ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成され、前記入出力端子は、前記ホールプレートの面内で互いにそれぞれ対向し合う２組の入出力端子であって、一方の組の入出力端子が電流入力端子対になり、他方の組の入出力端子が電圧出力端子対になり、前記電流入出力端子対と前記電圧出力端子対とが互いに直交するような位置に形成されたことを特徴とする。
【００１０】
上記の第１の磁気センサによれば、ホールプレートが両極性材料を用いて形成される。このため、ホールプレートを移動するキャリアを、ゲート電極に印加する電圧により電子または正孔のいずれか一方に変えて、電圧出力端子対に出力される電位差の極性を反転させることができる。但し、ホールプレートに磁界が印加された状態でゲート電極に印加する電圧によりキャリアの種類を変更した時に、電圧出力端子対に出力される電位差は位相が反転するが、オフセット電圧は位相が反転しない。
従って、ホールプレートを移動するキャリアの種類を変更する前後の電圧出力端子対間に出力される電位差の差分をとることにより、電圧出力端子対間に出力される電位差に含まれるオフセット電圧及びフリッカノイズを容易に除去することが可能となる。
【００１１】
本発明による第２の磁気センサは、前記ゲート電極のゲート電圧を制御するゲート電圧制御回路を備えることを特徴とする。
上記の第２の磁気センサによれば、ゲート電圧制御回路が、ゲート電極のゲート電圧を変調することが可能となる。
【００１２】
本発明による第３の磁気センサは、前記ゲート電極は、前記ホールプレートを挟み込むように、当該ホールプレートの上部に形成されたゲート電極と、当該ホールプレートの下部に形成されたゲート電極とからなり、前記ゲート電圧制御回路は、前記ホールプレートの上部に形成されたゲート電極のゲート電圧と、前記ホールプレートの下部に形成されたゲート電極のゲート電圧とを個別に制御することを特徴とすることを特徴とする。
【００１３】
上記の第３の磁気センサによれば、ゲート電圧制御回路が、２つのゲート電極のゲート電圧を、個別に変調することが可能となる。また、ゲート電圧制御回路が、ホールプレートと電気的に接続された入力電流端子の電位に対するゲート電極の電圧と、ホールプレートの面に対して垂直方向の電界の強度とを、個別に制御することが可能となる。
本発明による第４の磁気センサは、クロックを生成するクロック生成回路を備え、前記クロック生成回路により生成されたクロックが前記ゲート電圧制御回路に入力され、当該クロックに同期して前記ゲート電圧制御回路により前記ゲート電圧が変調されることによって、前記電圧出力端子対間に出力される電位差が交流信号に変換されることを特徴とする。
【００１４】
上記の第４の磁気センサによれば、クロック生成回路から生成されたクロックによってゲート電極に印加する交流電圧が変調され、出力される。これにより、ホール素子から出力された出力電圧を交流信号に変換することが可能となる。フィルタ回路等で電圧出力端子対に出力された電位差から直流成分を除去し、交流成分のみを抽出することにより、オフセット電圧及びフリッカノイズを除去することができる。
【００１５】
本発明による第５の磁気センサは、前記電流入力端子対間に印加する電圧が一定値になるように制御する定電圧回路を備えることを特徴とする。
上記の第５の磁気センサによれば、定電圧回路が、電流入力端子対間に印加される電圧が一定値にすることが可能となる。
【００１６】
本発明による第６の磁気センサは、前記電流入力端子対間に流れる電流が一定値になるように制御する定電流回路を備えることを特徴とする。
上記の第６の磁気センサによれば、定電流回路が、ホールプレートを流れる電流が一定値になるように制御する。オフセット電圧は、電流入力端子対間に流す電流値に依存する。しかしながら、電流入力端子対間に流す電流値が一定値であれば、オフセット電圧はキャリアの種類によらず同じにすることが可能となる。
【００１７】
本発明による第７の磁気センサは、前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が単層または複層で形成されたことを特徴とする。
上記の第７の磁気センサによれば、ホールプレートが、グラフェンを用いて形成された単層または複層のグラフェン層で形成される。単層のグラフェン層は、バンドギャップがゼロの半導体である。これにより、ゲート電極に印加する電圧によって、電圧出力端子対に出力される電位差の極性を容易に反転することができる。このため、ゲート電圧に対するキャリアの濃度及び電流量を、電子と正孔の濃度が等しいディラックポイントを中心にして、その前後で同じになるようにすることが可能となる。
【００１８】
本発明による第８の磁気センサは、前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が２層で形成されたことを特徴とする。
上記の第８の磁気センサによれば、ホールプレートが、グラフェンを用いて形成された２層のグラフェン層で形成される。２層のグラフェン層は、２つのゲート電極によりグラフェン層の面に対して垂直方向に電界が印加された時に、バンドギャップが形成される。これにより、電荷中性点でのキャリアの濃度を低減することできる。このため、磁気センサの出力の温度特性を改善することが可能となる。
【００１９】
本発明による第９の磁気センサは、前記ホール素子の信号処理を行う信号処理回路と前記ホールプレートとは、同一の半導体基板上に形成されたことを特徴とする。
上記の第９の磁気センサによれば、一つの半導体基板上に、検出素子であるホール素子と、そのホール素子の信号処理を行うための信号処理回路とを形成する。これにより、ホール素子と信号処理回路とを別々の半導体基板上に形成した時よりも、磁気センサのサイズを小型化することが可能となる。
【発明の効果】
【００２０】
本発明の磁気センサによれば、従来より簡易な構成の信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを容易に除去することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る磁気センサ１０の回路構成を示すブロック図である。
【図２】本発明の実施形態に係る磁気センサ１０が有するホール素子１１を上面から見た時の上面図である。
【図３】ホール素子１１の断面線Ａ−Ａにおける断面を表す断面図である。
【図４】電流入力端子対ＴＡ−ＴＡ’間に電圧を印加した時の、ゲート電極Ｇに印加するゲート電圧Ｖｇと、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄとの関係を示すグラフである。
【図５】一般的なホール素子１００を上面から見たときのホール素子１００の機略構造を示す模式図である。
【発明を実施するための形態】
【００２２】
以下、添付図面を参照しながら、本発明の磁気センサの好適な実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
（磁気センサ１０の回路構成）
まず、図１を参照して、本発明の実施形態に係る磁気センサ１０の回路構成を説明する。図１は、本発明の実施形態に係る磁気センサ１０の回路構成を示すブロック図である。
【００２３】
図１に示す磁気センサ１０は、ホール素子１１と、クロック生成回路１２と、ゲート電圧制御回路１３と、定電圧回路１５と、定電流回路１６と、フィルタ１７と、復調回路１８とを備えて構成される。
ホール素子１１は、ホール素子１００と同様に、ホール効果を用いて磁界の強度を検出する検出素子である。
【００２４】
クロック生成回路１２は、ゲート電圧制御回路１３がホール素子１１に出力するゲート電圧を変調する処理と、復調回路１８がフィルタ１７を介してホール素子１１から出力された出力電圧を復調する処理との同期をとるためのクロックを生成する。
ゲート電圧制御回路１３は、変調回路を兼ねており、クロック生成回路１２により生成されたクロックに同期して、後述するゲート電極のゲート電圧を変調する。これによって、ホール素子１１の電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差も変調される。
【００２５】
定電圧回路１５は、ゲート電圧制御回路１３によりホール素子１１に入力されるゲート電圧が変調される時に、ホール素子１１の入力電流端子対ＴＡ−ＴＡ’間を流れる電圧が一定値になるように制御する。
定電流回路１６は、ゲート電圧制御回路１３によりホール素子１１に入力されるゲート電圧が変調される時に、ホール素子１１の入力電流端子対ＴＡ−ＴＡ’間を流れる電流が一定値になるように制御する。また、定電流回路１６は、ホール素子１１に入力されるゲート電圧の値も制御する。
【００２６】
フィルタ１７は、ホール素子１１の電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差から、オフセット電圧（直流成分）を除去して、変調されている交流信号の周波数成分（交流成分）のみを抽出する。
復調回路１８は、クロック生成回路１２により生成されたクロックに同期して、変調されている交流信号を復調して、ホール素子１１に印加された磁界の磁束密度に比例した電位差を出力する。
【００２７】
上記のゲート電圧制御回路１３と、定電圧回路１５と、定電流回路１６とが、ホール素子１１の動作を制御する制御回路１９として機能する。さらに、クロック生成回路１２と、フィルタ１７と、復調回路１８と、制御回路１９とが、ホール素子１１の信号処理を行う信号処理回路として機能する。また、上記のホール素子１１は、その信号処理回路が形成された図示しない半導体基板上に形成される。ホール素子１１と信号処理回路とを別々の半導体基板上に形成した時よりも、磁気センサ１０のサイズの小型化を図ることができる。
【００２８】
（ホール素子１１の積層構造）
続いて、図２及び図３を参照して、磁気センサ１０が有するホール素子１１の積層構造を説明する。
図２は、本発明の実施形態に係る磁気センサ１０が有するホール素子１１を上面から見た時の上面図である。また、図３は、ホール素子１１の断面線Ａ−Ａにおける断面を表す断面図である。
【００２９】
図２及び図３に示すホール素子１１は、半導体基板２１と、絶縁膜２２と、ホールプレートＨと、ゲート電極Ｇと、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’を備えて構成される。
半導体基板２１としては、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）等の材料を用いて形成される。なお、半導体基板２１は、半導体デバイスの製造で用いられる一般的な材料を用いて形成することができるが、シリコンを用いて形成されたシリコン基板が特に好ましい。
【００３０】
絶縁膜２２は、酸化シリコン、窒化シリコン、六方晶窒化ホウ素、アルミナ、ハフニア、ジルコニア、イットリア等の半導体デバイスの製造で用いられる周知の材料を用いて形成される。絶縁膜２２は、六方晶窒化ホウ素を用いて形成された六方晶窒化ホウ素絶縁膜が特に好ましい。また、絶縁膜２２は、ＣＶＤ法やスパッタリング法等の半導体デバイスの製造で用いられる周知の製造方法を用いて形成することができる。より低いゲート電圧で極性を反転することができるように制御するためには、絶縁膜２２の比誘電率をより大きくし、厚みをより薄くすると良い。
【００３１】
ホールプレートＨは、半導体基板２１の上部に絶縁膜２２を介して形成される。ホールプレートＨは、一般的なホール素子１００と同様にホール効果を有する材質を用いて形成される。しかしながら、ホール素子１１のホールプレートＨは、ホールプレートＨを移動するキャリアの種類を、ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成される。
【００３２】
一般的なホール素子１００は半導体材料により形成されている。従って、ホールプレートＨを移動するキャリアは、ホールプレートＨがｎ型半導体である場合には電子になり、ホールプレートＨがｐ型半導体である場合には正孔になる。よって、磁界が印加された時のホール素子１００から出力された出力電圧の位相は、ホールプレートＨを移動するキャリアの種類により定められていた。
【００３３】
ところが、ホール素子１１のホールプレートＨは、両極性材料により形成されている。この場合には、ホールプレートＨを移動するキャリアを、ゲート電極Ｇの電位により電子または正孔のいずれか一方に変えることができる。
具体的な両極性材料としては、グラフェン、有機半導体等のπ共役系材料がその一つであるが、その中でもグラフェンが特に好ましい。例えば、炭素により構成されたグラフェンは、単層ではエネルギーギャップがゼロである半導体である。しかしながら、グラフェンをチャネルにした電界効果トランジスタでは、チャネルに誘起されるキャリアが、ゲート電極に印加する電圧により、電子あるいは正孔となる両極性を有することが知られている。
【００３４】
ホールプレートＨをグラフェンを用いたグラフェン層として形成する場合には、例えば「W. Zhu, V. Pererbeinos, M. Freitag and P. Avouris: Carrier scattering, mobilities and electrostatic potential in mono-, bi- and tri-layer graphenes: Phys. Rev. B 80, 235402 (2009)」の文献に記載されるような半導体デバイスの製造で用いられる周知の製造方法を用いて、ホールプレートＨを形成することができる。また、グラフェン層は、単層または複層のどちらでも形成することができるが、単層または２層で形成したものが特に好ましい。
【００３５】
ホールプレートＨが単層のグラフェン層で形成される場合には、ホールプレートＨは、バンドギャップがゼロの半導体である。よって、グラフェン層は、ゲート電極Ｇに印加する電圧により、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差の極性を反転させることができる。また、グラフェン層は、ゲート電圧に対するキャリアの濃度及び電流量を、電子と正孔の濃度が等しくなるディラックポイントを中心にして、その前後で同じになるようにすることができる。
【００３６】
また、ホールプレートＨが２層のグラフェン層で形成される場合には、ホールプレートＨは、２つのゲート電極によりグラフェン層の面に対して垂直方向に電界が印加された時に、バンドギャップが形成された半導体である。これにより、グラフェン層は、電荷中性点でのキャリアの濃度を低減することできる。このため、磁気センサの出力電圧の温度特性を良好に改善することができる。
【００３７】
入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、ホールプレートＨと電気的に接続されるように形成される。入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、ホールプレートＨとの接触抵抗が比較的小さい金属等を用いて形成される。入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、金属を用いて形成されることが好ましく、具体的には、Ｃｒ，Ｎｉ，Ｔｉ，Ｃｏ，Ｐｄ，Ａｌ，Ａｇ，Ｃｕ，Ａｕ，Ｐｔ等を用いて形成されることが特に好ましい。入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、スパッタリングやメッキ、ソルダーレジストのスクリーン印刷等の半導体デバイスの製造で用いられる周知の製造方法を用いて形成することができる。
【００３８】
ゲート電極Ｇは、ホールプレートＨの上部に絶縁膜２２を介して形成される。ゲート電極Ｇは、半導体あるいは金属を用いて形成されることが好ましく、具体的には、Ｓｉ，Ｃｒ，Ｎｉ，Ｔｉ，Ｃｏ，Ｐｄ，Ａｌ，Ａｇ，Ｃｕ，Ａｕ，Ｐｔ等を用いて形成されることが特に好ましい。ゲート電極Ｇは、スパッタリングやＣＶＤ，メッキ、ソルダーレジストのスクリーン印刷等の半導体デバイスの製造で用いられる周知の製造方法を用いて形成することができる。
【００３９】
また、ホール素子１１は、上記のホールプレートＨの上部のゲート電極Ｇの他にも、半導体基板２１をホールプレートＨの下部のゲート電極として機能させることが可能である。従って、ゲート電圧制御回路１３は、ホールプレートＨの上部及び下部に形成された２つのゲート電極として機能する部分のゲート電圧を個別に制御する。これにより、ホールプレートＨと電気的に接続された電流入力端子ＴＡあるいは電流入力端子ＴＡ’の電位に対するゲート電極の電圧と、ホールプレートＨの面に垂直方向の電界の強度とを、ゲート電圧制御回路１３によって個別に制御することができる。また、半導体基板２１に限らず、さらに別のゲート電極を形成しても良い。
【００４０】
（磁気センサ１０の検出動作）
続いて、図４を参照して、磁気センサ１０が備えるホール素子１１の検出動作を説明する。
図４は、ホール素子１１の電流入力端子対ＴＡ−ＴＡ’間に電圧を印加した時の、ゲート電極Ｇに印加するゲート電圧Ｖｇと、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄとの関係を示すグラフである。
ゲート電極Ｇと同様に機能する半導体基板２１の電位は、図４のグラフに示すように、ゲート電圧Ｖｇ＝０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄが最小値になることが好ましい。この場合に、半導体基板２１は、電荷中性点を設定するもう一つのゲート電極として機能する。従って、半導体基板２１の電位を変化させることで、電荷中性点をずらすことができる。
【００４１】
また、図４のグラフに示すように、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ’間に流れる電流Ｉｄは、ホールプレートＨを移動するキャリアが主に電子によるものである。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ’間に流れる電流Ｉｄは、ホールプレートＨを移動するキャリアが主に正孔によるものである。電流入力端子対ＴＡ−ＴＡ’間に印加した電圧を固定し、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄが所定の電流値Ｉｂになるゲート電圧をＶｇ１とする。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄが所定の電流値Ｉｂになるゲート電圧をＶｇ２とする。
【００４２】
図３に示すホール素子１１において、図３中の上側から下側に向かって磁束密度Ｂの磁場を印加した時に、オフセット電圧Ｖｏｆｆがゼロである理想的な状態では、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈは、次のようになる。
まず、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈ＝−Ｖｈ１（Ｖ）になる。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈ＝Ｖｈ２（Ｖ）になる。この時、Ｖｈ１（Ｖ）の値と、Ｖｈ２（Ｖ）の値とは、同じ符号である。従って、オフセット電圧Ｖｏｆｆが存在する時に、電流入力端子対ＴＡ−ＴＡ’間に印加した電圧が一定値であれば、ゲート電圧Ｖｇ＞０（Ｖ）の時のオフセット電圧と、ゲート電圧Ｖｇ＜０（Ｖ）の時のオフセット電圧とは、ほぼ同じ値となる。
【００４３】
ゲート電圧Ｖｇ＞０（Ｖ）の時に、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈ＋を、下記の式（３）に示す式のように表わすことができる。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈ−を、下記の式（４）に示す式のように表わすことができる。
Ｖｈ＋＝−Ｖｈ１ ＋ Ｖｏｆｆ ……式（３）
Ｖｈ−＝ Ｖｈ２ ＋ Ｖｏｆｆ ……式（４）
【００４４】
この時に、上記の式（３）に示す式と、式（４）に示す式との差分をとると、電圧出力端子対ＴＢ−ＴＢ’間に出力される電圧Ｖｈを、下記の式（５）に示す式のように表わすことができる。
Ｖｈ＝Ｖｈ１ ＋ Ｖｈ２ ……式（５）
従って、ゲート電圧ＶｇによりホールプレートＨを移動するキャリアの種類を変更する前後の電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差の差分をとると、オフセット電圧Ｖｏｆｆを除去することができる。
【００４５】
また、フリッカノイズは、その強度がホール素子１１から出力された出力電圧の周波数に反比例するノイズ成分であり、素子中の結晶が欠陥していることによるキャリアのトラップ等に起因して生じる。なお、キャリアは、電子である時にも、正孔である時にも、同じホールプレートＨを移動する。このため、ゲート電圧Ｖｇ＞０（Ｖ）の時のフリッカノイズと、ゲート電圧Ｖｇ＜０（Ｖ）の時のフリッカノイズとは、ほぼ同じになる。従って、オフセット電圧Ｖｏｆｆと同様に、ゲート電極に印加するゲート電圧ＶｇによりホールプレートＨを移動するキャリアの種類を変更する前後の電圧出力端子対ＴＢ−ＴＢ’間に印加された磁界に応じた電位差の差分をとることにより、フリッカノイズを除去することができる。なお、ゲート電圧Ｖｇ＞０（Ｖ）またはゲート電圧Ｖｇ＜０（Ｖ）に切り替えるゲート電圧Ｖｇの周波数は、フリッカノイズの周波数より十分大きい必要がある。
【００４６】
なお、本実施形態で説明したホール素子１１は、４つの入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’が、ホール素子１１の中心を軸として４回対称になるように配置されている。しかしながら、４回対称であることは必須ではなく、入出力端子ＴＢ，ＴＢ’を、入出力端子ＴＡと入出力端子ＴＡＴＡ’とを通る直線に対して線対称となるように配置しても良い。
【００４７】
例えば、入出力端子の配置を変えて電流が流れる幅を広くすることで、電流入力端子対ＴＡ−ＴＡ’間に印加する電圧に対して流れる電流より、多くの電流が流れるようになる。これにより、ホール素子１１から出力される出力電圧がより高くなるため、ホール素子１１が磁界の強度を検出する感度をより高めることができる。
【産業上の利用可能性】
【００４８】
本発明の磁気センサは、各種の電子機器用の磁界の強度を検出する磁気センサとして用いることができる。
【符号の説明】
【００４９】
１０……磁気センサ
１１……ホール素子
１２……クロック生成回路
１３……ゲート電圧制御回路
１５……定電圧回路
１６……定電流回路
１７……フィルタ
１８……復調回路
２１……半導体基板
２２……絶縁膜
Ｇ……ゲート電極
Ｈ……ホールプレート
ＴＡ，ＴＡ’，ＴＢ，ＴＢ’……入出力端子
【技術分野】
【０００１】
本発明は、磁気センサに関し、特にホール効果を用いて磁界の強度を検出するホール素子を有する磁気センサに関する。
【背景技術】
【０００２】
磁界の強度を検出する磁気センサの一つとして、ホール効果を用いて磁界の強度を検出するホール素子を有する磁気センサが一般に知られている。このホール効果とは、磁界中を移動する電子または正孔が、磁界の方向と電子または正孔の移動方向とのそれぞれに対して垂直方向に働く力を受けることによって、電圧が生じる現象である。
ここで、図５を参照して、従来技術における一般的なホール素子１００の機略構成・動作を説明する。図５に示すホール素子１００は、一般的にホール効果を有するホールプレートＨと、その中心を軸として４回対称になるような位置に４つの入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’を備えて構成される。なお、印加される磁界の向きは、紙面に垂直な方向として説明する。
【０００３】
ホールプレートＨは、ホール効果を有する材質を用いて形成される。また、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、入出力端子ＴＡと入出力端子ＴＡ’とが組になっており、また入出力端子ＴＢと入出力端子ＴＢ’とが組になっている。ホール素子１００は、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’のうちの、電子または正孔の移動方向に対応する２つの入出力端子（以下、「電流入力端子対」という。）間に電流を流すことで、電子または正孔の移動方向と直交する方向の他の２つの入出力端子（以下、「電圧出力端子対」という。）間に印加された磁界に応じた電位差を出力する。例えば、ホール素子１００は、電流入力端子対ＴＡ−ＴＡ’間に電流を流すことで、電圧出力端子対ＴＢ−ＴＢ’間に、印加された磁界に応じた電位差が出力される。
【０００４】
この電圧出力端子対間に出力される電位差は、印加された磁界の磁束密度に比例し、理想的には磁束密度がゼロである時にゼロである。しかしながら、ホール素子１００の製造プロセスのバラツキ等により磁束密度がゼロであっても、電圧出力端子対間に出力される電位差がゼロにならず、電位差にいわゆるオフセット電圧が生じることが多い。
このオフセット電圧を除去する方法としては、スピニングカレント法が一般的に用いられている（特許文献１参照）。この方法では、ホール素子１００の電流入力端子対と電圧出力端子対とを交互に切り替える。これにより、電流入力端子対と電圧出力端子対とを交互に切り替える前後のオフセット電圧を逆相の関係にして、オフセット電圧を除去する。これは、ホイートストンブリッジを非平衡状態にするのに似ている。
【０００５】
ここで、ホール素子１００のホール係数をＲｈとし、ホールプレートＨの厚さをｄとし、電流入力端子対間に流れる電流の電流値をＩとし、電圧出力端子対間に印加された磁界の磁束密度をＢとし、オフセット電圧をＶｏｆｆとする。すると、電流入力端子対ＴＡ−ＴＡ’間に電流値Ｉの電流を流した時の電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖ１を、下記の式（１）に示す式のように表すことができる。また、電流入力端子対ＴＡ−ＴＡ’と電圧出力端子対ＴＢ−ＴＢ’とを切り替えて、電流入力端子対ＴＢ−ＴＢ’間に電流値Ｉの電流を流した時の電圧出力端子対ＴＡ−ＴＡ’間に出力される電位差Ｖ２を、下記の式（２）に示す式のように表すことができる。
Ｖ１＝Ｒｈ／ｄ × Ｉ ×Ｂ ＋ Ｖｏｆｆ ……式（１）
Ｖ２＝Ｒｈ／ｄ × Ｉ ×Ｂ − Ｖｏｆｆ ……式（２）
【０００６】
従って、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖ１と、電圧出力端子対ＴＡ−ＴＡ’間に出力される電位差Ｖ２とを足し合わせることにより、オフセット電圧Ｖｏｆｆを除去することができる。この時に、強度がホール素子１００から出力された出力電圧（信号）の周波数に反比例するノイズ成分であるフリッカノイズも除去することができる。このようにして、オフセット電圧Ｖｏｆｆ及びフリッカノイズを除去することで、磁束密度Ｂに比例した磁界に応じた電位差を得ることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３３７１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のスピニングカレント法を用いたホール素子１００では、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’を、電流入力端子対と電圧出力端子対とに交互に切り替えた時に、ホールプレートＨの内部を流れる電流の領域が中央部を除いて異なる。このため、オフセット電圧及びフリッカノイズを十分に除去することができない場合があった。
また、上記のホール素子１００では、ホール素子の４つの入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’に対して、それぞれを電流入力端子対または電圧出力端子対として切り替えて使用するためのスイッチング素子を含むスイッチング回路を設ける必要がある。従って、ホール素子１００の信号処理を行う信号処理回路は、スイッチング回路の制御も行わなければならないため、その分だけ信号処理回路の回路構成が複雑になる場合があった。
そこで、本発明は、上記の課題に鑑み、ホール素子を有する磁気センサにおいて、簡易な回路構成である信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを除去することのできる磁気センサを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明による発振器は、上記の目的を達成するために、次のように構成される。
本発明による第１の磁気センサは、ホール効果を有するホールプレートと、前記ホールプレートと電気的に接続されるように形成された入出力端子と、前記ホールプレートの上部または下部の少なくとも一方に絶縁膜を介して形成されたゲート電極とからなるホール素子を備え、前記ホールプレートは、前記ホールプレートを移動するキャリアの種類を、前記ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成され、前記入出力端子は、前記ホールプレートの面内で互いにそれぞれ対向し合う２組の入出力端子であって、一方の組の入出力端子が電流入力端子対になり、他方の組の入出力端子が電圧出力端子対になり、前記電流入出力端子対と前記電圧出力端子対とが互いに直交するような位置に形成されたことを特徴とする。
【００１０】
上記の第１の磁気センサによれば、ホールプレートが両極性材料を用いて形成される。このため、ホールプレートを移動するキャリアを、ゲート電極に印加する電圧により電子または正孔のいずれか一方に変えて、電圧出力端子対に出力される電位差の極性を反転させることができる。但し、ホールプレートに磁界が印加された状態でゲート電極に印加する電圧によりキャリアの種類を変更した時に、電圧出力端子対に出力される電位差は位相が反転するが、オフセット電圧は位相が反転しない。
従って、ホールプレートを移動するキャリアの種類を変更する前後の電圧出力端子対間に出力される電位差の差分をとることにより、電圧出力端子対間に出力される電位差に含まれるオフセット電圧及びフリッカノイズを容易に除去することが可能となる。
【００１１】
本発明による第２の磁気センサは、前記ゲート電極のゲート電圧を制御するゲート電圧制御回路を備えることを特徴とする。
上記の第２の磁気センサによれば、ゲート電圧制御回路が、ゲート電極のゲート電圧を変調することが可能となる。
【００１２】
本発明による第３の磁気センサは、前記ゲート電極は、前記ホールプレートを挟み込むように、当該ホールプレートの上部に形成されたゲート電極と、当該ホールプレートの下部に形成されたゲート電極とからなり、前記ゲート電圧制御回路は、前記ホールプレートの上部に形成されたゲート電極のゲート電圧と、前記ホールプレートの下部に形成されたゲート電極のゲート電圧とを個別に制御することを特徴とすることを特徴とする。
【００１３】
上記の第３の磁気センサによれば、ゲート電圧制御回路が、２つのゲート電極のゲート電圧を、個別に変調することが可能となる。また、ゲート電圧制御回路が、ホールプレートと電気的に接続された入力電流端子の電位に対するゲート電極の電圧と、ホールプレートの面に対して垂直方向の電界の強度とを、個別に制御することが可能となる。
本発明による第４の磁気センサは、クロックを生成するクロック生成回路を備え、前記クロック生成回路により生成されたクロックが前記ゲート電圧制御回路に入力され、当該クロックに同期して前記ゲート電圧制御回路により前記ゲート電圧が変調されることによって、前記電圧出力端子対間に出力される電位差が交流信号に変換されることを特徴とする。
【００１４】
上記の第４の磁気センサによれば、クロック生成回路から生成されたクロックによってゲート電極に印加する交流電圧が変調され、出力される。これにより、ホール素子から出力された出力電圧を交流信号に変換することが可能となる。フィルタ回路等で電圧出力端子対に出力された電位差から直流成分を除去し、交流成分のみを抽出することにより、オフセット電圧及びフリッカノイズを除去することができる。
【００１５】
本発明による第５の磁気センサは、前記電流入力端子対間に印加する電圧が一定値になるように制御する定電圧回路を備えることを特徴とする。
上記の第５の磁気センサによれば、定電圧回路が、電流入力端子対間に印加される電圧が一定値にすることが可能となる。
【００１６】
本発明による第６の磁気センサは、前記電流入力端子対間に流れる電流が一定値になるように制御する定電流回路を備えることを特徴とする。
上記の第６の磁気センサによれば、定電流回路が、ホールプレートを流れる電流が一定値になるように制御する。オフセット電圧は、電流入力端子対間に流す電流値に依存する。しかしながら、電流入力端子対間に流す電流値が一定値であれば、オフセット電圧はキャリアの種類によらず同じにすることが可能となる。
【００１７】
本発明による第７の磁気センサは、前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が単層または複層で形成されたことを特徴とする。
上記の第７の磁気センサによれば、ホールプレートが、グラフェンを用いて形成された単層または複層のグラフェン層で形成される。単層のグラフェン層は、バンドギャップがゼロの半導体である。これにより、ゲート電極に印加する電圧によって、電圧出力端子対に出力される電位差の極性を容易に反転することができる。このため、ゲート電圧に対するキャリアの濃度及び電流量を、電子と正孔の濃度が等しいディラックポイントを中心にして、その前後で同じになるようにすることが可能となる。
【００１８】
本発明による第８の磁気センサは、前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が２層で形成されたことを特徴とする。
上記の第８の磁気センサによれば、ホールプレートが、グラフェンを用いて形成された２層のグラフェン層で形成される。２層のグラフェン層は、２つのゲート電極によりグラフェン層の面に対して垂直方向に電界が印加された時に、バンドギャップが形成される。これにより、電荷中性点でのキャリアの濃度を低減することできる。このため、磁気センサの出力の温度特性を改善することが可能となる。
【００１９】
本発明による第９の磁気センサは、前記ホール素子の信号処理を行う信号処理回路と前記ホールプレートとは、同一の半導体基板上に形成されたことを特徴とする。
上記の第９の磁気センサによれば、一つの半導体基板上に、検出素子であるホール素子と、そのホール素子の信号処理を行うための信号処理回路とを形成する。これにより、ホール素子と信号処理回路とを別々の半導体基板上に形成した時よりも、磁気センサのサイズを小型化することが可能となる。
【発明の効果】
【００２０】
本発明の磁気センサによれば、従来より簡易な構成の信号処理回路で、ホール素子の出力電圧に含まれるオフセット電圧及びフリッカノイズを容易に除去することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る磁気センサ１０の回路構成を示すブロック図である。
【図２】本発明の実施形態に係る磁気センサ１０が有するホール素子１１を上面から見た時の上面図である。
【図３】ホール素子１１の断面線Ａ−Ａにおける断面を表す断面図である。
【図４】電流入力端子対ＴＡ−ＴＡ’間に電圧を印加した時の、ゲート電極Ｇに印加するゲート電圧Ｖｇと、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄとの関係を示すグラフである。
【図５】一般的なホール素子１００を上面から見たときのホール素子１００の機略構造を示す模式図である。
【発明を実施するための形態】
【００２２】
以下、添付図面を参照しながら、本発明の磁気センサの好適な実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
（磁気センサ１０の回路構成）
まず、図１を参照して、本発明の実施形態に係る磁気センサ１０の回路構成を説明する。図１は、本発明の実施形態に係る磁気センサ１０の回路構成を示すブロック図である。
【００２３】
図１に示す磁気センサ１０は、ホール素子１１と、クロック生成回路１２と、ゲート電圧制御回路１３と、定電圧回路１５と、定電流回路１６と、フィルタ１７と、復調回路１８とを備えて構成される。
ホール素子１１は、ホール素子１００と同様に、ホール効果を用いて磁界の強度を検出する検出素子である。
【００２４】
クロック生成回路１２は、ゲート電圧制御回路１３がホール素子１１に出力するゲート電圧を変調する処理と、復調回路１８がフィルタ１７を介してホール素子１１から出力された出力電圧を復調する処理との同期をとるためのクロックを生成する。
ゲート電圧制御回路１３は、変調回路を兼ねており、クロック生成回路１２により生成されたクロックに同期して、後述するゲート電極のゲート電圧を変調する。これによって、ホール素子１１の電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差も変調される。
【００２５】
定電圧回路１５は、ゲート電圧制御回路１３によりホール素子１１に入力されるゲート電圧が変調される時に、ホール素子１１の入力電流端子対ＴＡ−ＴＡ’間を流れる電圧が一定値になるように制御する。
定電流回路１６は、ゲート電圧制御回路１３によりホール素子１１に入力されるゲート電圧が変調される時に、ホール素子１１の入力電流端子対ＴＡ−ＴＡ’間を流れる電流が一定値になるように制御する。また、定電流回路１６は、ホール素子１１に入力されるゲート電圧の値も制御する。
【００２６】
フィルタ１７は、ホール素子１１の電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差から、オフセット電圧（直流成分）を除去して、変調されている交流信号の周波数成分（交流成分）のみを抽出する。
復調回路１８は、クロック生成回路１２により生成されたクロックに同期して、変調されている交流信号を復調して、ホール素子１１に印加された磁界の磁束密度に比例した電位差を出力する。
【００２７】
上記のゲート電圧制御回路１３と、定電圧回路１５と、定電流回路１６とが、ホール素子１１の動作を制御する制御回路１９として機能する。さらに、クロック生成回路１２と、フィルタ１７と、復調回路１８と、制御回路１９とが、ホール素子１１の信号処理を行う信号処理回路として機能する。また、上記のホール素子１１は、その信号処理回路が形成された図示しない半導体基板上に形成される。ホール素子１１と信号処理回路とを別々の半導体基板上に形成した時よりも、磁気センサ１０のサイズの小型化を図ることができる。
【００２８】
（ホール素子１１の積層構造）
続いて、図２及び図３を参照して、磁気センサ１０が有するホール素子１１の積層構造を説明する。
図２は、本発明の実施形態に係る磁気センサ１０が有するホール素子１１を上面から見た時の上面図である。また、図３は、ホール素子１１の断面線Ａ−Ａにおける断面を表す断面図である。
【００２９】
図２及び図３に示すホール素子１１は、半導体基板２１と、絶縁膜２２と、ホールプレートＨと、ゲート電極Ｇと、入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’を備えて構成される。
半導体基板２１としては、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）等の材料を用いて形成される。なお、半導体基板２１は、半導体デバイスの製造で用いられる一般的な材料を用いて形成することができるが、シリコンを用いて形成されたシリコン基板が特に好ましい。
【００３０】
絶縁膜２２は、酸化シリコン、窒化シリコン、六方晶窒化ホウ素、アルミナ、ハフニア、ジルコニア、イットリア等の半導体デバイスの製造で用いられる周知の材料を用いて形成される。絶縁膜２２は、六方晶窒化ホウ素を用いて形成された六方晶窒化ホウ素絶縁膜が特に好ましい。また、絶縁膜２２は、ＣＶＤ法やスパッタリング法等の半導体デバイスの製造で用いられる周知の製造方法を用いて形成することができる。より低いゲート電圧で極性を反転することができるように制御するためには、絶縁膜２２の比誘電率をより大きくし、厚みをより薄くすると良い。
【００３１】
ホールプレートＨは、半導体基板２１の上部に絶縁膜２２を介して形成される。ホールプレートＨは、一般的なホール素子１００と同様にホール効果を有する材質を用いて形成される。しかしながら、ホール素子１１のホールプレートＨは、ホールプレートＨを移動するキャリアの種類を、ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成される。
【００３２】
一般的なホール素子１００は半導体材料により形成されている。従って、ホールプレートＨを移動するキャリアは、ホールプレートＨがｎ型半導体である場合には電子になり、ホールプレートＨがｐ型半導体である場合には正孔になる。よって、磁界が印加された時のホール素子１００から出力された出力電圧の位相は、ホールプレートＨを移動するキャリアの種類により定められていた。
【００３３】
ところが、ホール素子１１のホールプレートＨは、両極性材料により形成されている。この場合には、ホールプレートＨを移動するキャリアを、ゲート電極Ｇの電位により電子または正孔のいずれか一方に変えることができる。
具体的な両極性材料としては、グラフェン、有機半導体等のπ共役系材料がその一つであるが、その中でもグラフェンが特に好ましい。例えば、炭素により構成されたグラフェンは、単層ではエネルギーギャップがゼロである半導体である。しかしながら、グラフェンをチャネルにした電界効果トランジスタでは、チャネルに誘起されるキャリアが、ゲート電極に印加する電圧により、電子あるいは正孔となる両極性を有することが知られている。
【００３４】
ホールプレートＨをグラフェンを用いたグラフェン層として形成する場合には、例えば「W. Zhu, V. Pererbeinos, M. Freitag and P. Avouris: Carrier scattering, mobilities and electrostatic potential in mono-, bi- and tri-layer graphenes: Phys. Rev. B 80, 235402 (2009)」の文献に記載されるような半導体デバイスの製造で用いられる周知の製造方法を用いて、ホールプレートＨを形成することができる。また、グラフェン層は、単層または複層のどちらでも形成することができるが、単層または２層で形成したものが特に好ましい。
【００３５】
ホールプレートＨが単層のグラフェン層で形成される場合には、ホールプレートＨは、バンドギャップがゼロの半導体である。よって、グラフェン層は、ゲート電極Ｇに印加する電圧により、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差の極性を反転させることができる。また、グラフェン層は、ゲート電圧に対するキャリアの濃度及び電流量を、電子と正孔の濃度が等しくなるディラックポイントを中心にして、その前後で同じになるようにすることができる。
【００３６】
また、ホールプレートＨが２層のグラフェン層で形成される場合には、ホールプレートＨは、２つのゲート電極によりグラフェン層の面に対して垂直方向に電界が印加された時に、バンドギャップが形成された半導体である。これにより、グラフェン層は、電荷中性点でのキャリアの濃度を低減することできる。このため、磁気センサの出力電圧の温度特性を良好に改善することができる。
【００３７】
入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、ホールプレートＨと電気的に接続されるように形成される。入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、ホールプレートＨとの接触抵抗が比較的小さい金属等を用いて形成される。入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、金属を用いて形成されることが好ましく、具体的には、Ｃｒ，Ｎｉ，Ｔｉ，Ｃｏ，Ｐｄ，Ａｌ，Ａｇ，Ｃｕ，Ａｕ，Ｐｔ等を用いて形成されることが特に好ましい。入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’は、スパッタリングやメッキ、ソルダーレジストのスクリーン印刷等の半導体デバイスの製造で用いられる周知の製造方法を用いて形成することができる。
【００３８】
ゲート電極Ｇは、ホールプレートＨの上部に絶縁膜２２を介して形成される。ゲート電極Ｇは、半導体あるいは金属を用いて形成されることが好ましく、具体的には、Ｓｉ，Ｃｒ，Ｎｉ，Ｔｉ，Ｃｏ，Ｐｄ，Ａｌ，Ａｇ，Ｃｕ，Ａｕ，Ｐｔ等を用いて形成されることが特に好ましい。ゲート電極Ｇは、スパッタリングやＣＶＤ，メッキ、ソルダーレジストのスクリーン印刷等の半導体デバイスの製造で用いられる周知の製造方法を用いて形成することができる。
【００３９】
また、ホール素子１１は、上記のホールプレートＨの上部のゲート電極Ｇの他にも、半導体基板２１をホールプレートＨの下部のゲート電極として機能させることが可能である。従って、ゲート電圧制御回路１３は、ホールプレートＨの上部及び下部に形成された２つのゲート電極として機能する部分のゲート電圧を個別に制御する。これにより、ホールプレートＨと電気的に接続された電流入力端子ＴＡあるいは電流入力端子ＴＡ’の電位に対するゲート電極の電圧と、ホールプレートＨの面に垂直方向の電界の強度とを、ゲート電圧制御回路１３によって個別に制御することができる。また、半導体基板２１に限らず、さらに別のゲート電極を形成しても良い。
【００４０】
（磁気センサ１０の検出動作）
続いて、図４を参照して、磁気センサ１０が備えるホール素子１１の検出動作を説明する。
図４は、ホール素子１１の電流入力端子対ＴＡ−ＴＡ’間に電圧を印加した時の、ゲート電極Ｇに印加するゲート電圧Ｖｇと、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄとの関係を示すグラフである。
ゲート電極Ｇと同様に機能する半導体基板２１の電位は、図４のグラフに示すように、ゲート電圧Ｖｇ＝０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄが最小値になることが好ましい。この場合に、半導体基板２１は、電荷中性点を設定するもう一つのゲート電極として機能する。従って、半導体基板２１の電位を変化させることで、電荷中性点をずらすことができる。
【００４１】
また、図４のグラフに示すように、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ’間に流れる電流Ｉｄは、ホールプレートＨを移動するキャリアが主に電子によるものである。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ’間に流れる電流Ｉｄは、ホールプレートＨを移動するキャリアが主に正孔によるものである。電流入力端子対ＴＡ−ＴＡ’間に印加した電圧を固定し、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄが所定の電流値Ｉｂになるゲート電圧をＶｇ１とする。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電流入力端子対ＴＡ−ＴＡ'間に流れる電流Ｉｄが所定の電流値Ｉｂになるゲート電圧をＶｇ２とする。
【００４２】
図３に示すホール素子１１において、図３中の上側から下側に向かって磁束密度Ｂの磁場を印加した時に、オフセット電圧Ｖｏｆｆがゼロである理想的な状態では、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈは、次のようになる。
まず、ゲート電圧Ｖｇ＞０（Ｖ）の時に、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈ＝−Ｖｈ１（Ｖ）になる。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈ＝Ｖｈ２（Ｖ）になる。この時、Ｖｈ１（Ｖ）の値と、Ｖｈ２（Ｖ）の値とは、同じ符号である。従って、オフセット電圧Ｖｏｆｆが存在する時に、電流入力端子対ＴＡ−ＴＡ’間に印加した電圧が一定値であれば、ゲート電圧Ｖｇ＞０（Ｖ）の時のオフセット電圧と、ゲート電圧Ｖｇ＜０（Ｖ）の時のオフセット電圧とは、ほぼ同じ値となる。
【００４３】
ゲート電圧Ｖｇ＞０（Ｖ）の時に、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈ＋を、下記の式（３）に示す式のように表わすことができる。また、ゲート電圧Ｖｇ＜０（Ｖ）の時に、電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差Ｖｈ−を、下記の式（４）に示す式のように表わすことができる。
Ｖｈ＋＝−Ｖｈ１ ＋ Ｖｏｆｆ ……式（３）
Ｖｈ−＝ Ｖｈ２ ＋ Ｖｏｆｆ ……式（４）
【００４４】
この時に、上記の式（３）に示す式と、式（４）に示す式との差分をとると、電圧出力端子対ＴＢ−ＴＢ’間に出力される電圧Ｖｈを、下記の式（５）に示す式のように表わすことができる。
Ｖｈ＝Ｖｈ１ ＋ Ｖｈ２ ……式（５）
従って、ゲート電圧ＶｇによりホールプレートＨを移動するキャリアの種類を変更する前後の電圧出力端子対ＴＢ−ＴＢ’間に出力される電位差の差分をとると、オフセット電圧Ｖｏｆｆを除去することができる。
【００４５】
また、フリッカノイズは、その強度がホール素子１１から出力された出力電圧の周波数に反比例するノイズ成分であり、素子中の結晶が欠陥していることによるキャリアのトラップ等に起因して生じる。なお、キャリアは、電子である時にも、正孔である時にも、同じホールプレートＨを移動する。このため、ゲート電圧Ｖｇ＞０（Ｖ）の時のフリッカノイズと、ゲート電圧Ｖｇ＜０（Ｖ）の時のフリッカノイズとは、ほぼ同じになる。従って、オフセット電圧Ｖｏｆｆと同様に、ゲート電極に印加するゲート電圧ＶｇによりホールプレートＨを移動するキャリアの種類を変更する前後の電圧出力端子対ＴＢ−ＴＢ’間に印加された磁界に応じた電位差の差分をとることにより、フリッカノイズを除去することができる。なお、ゲート電圧Ｖｇ＞０（Ｖ）またはゲート電圧Ｖｇ＜０（Ｖ）に切り替えるゲート電圧Ｖｇの周波数は、フリッカノイズの周波数より十分大きい必要がある。
【００４６】
なお、本実施形態で説明したホール素子１１は、４つの入出力端子ＴＡ，ＴＡ’，ＴＢ，ＴＢ’が、ホール素子１１の中心を軸として４回対称になるように配置されている。しかしながら、４回対称であることは必須ではなく、入出力端子ＴＢ，ＴＢ’を、入出力端子ＴＡと入出力端子ＴＡＴＡ’とを通る直線に対して線対称となるように配置しても良い。
【００４７】
例えば、入出力端子の配置を変えて電流が流れる幅を広くすることで、電流入力端子対ＴＡ−ＴＡ’間に印加する電圧に対して流れる電流より、多くの電流が流れるようになる。これにより、ホール素子１１から出力される出力電圧がより高くなるため、ホール素子１１が磁界の強度を検出する感度をより高めることができる。
【産業上の利用可能性】
【００４８】
本発明の磁気センサは、各種の電子機器用の磁界の強度を検出する磁気センサとして用いることができる。
【符号の説明】
【００４９】
１０……磁気センサ
１１……ホール素子
１２……クロック生成回路
１３……ゲート電圧制御回路
１５……定電圧回路
１６……定電流回路
１７……フィルタ
１８……復調回路
２１……半導体基板
２２……絶縁膜
Ｇ……ゲート電極
Ｈ……ホールプレート
ＴＡ，ＴＡ’，ＴＢ，ＴＢ’……入出力端子
【特許請求の範囲】
【請求項１】
ホール効果を有するホールプレートと、前記ホールプレートと電気的に接続されるように形成された入出力端子と、前記ホールプレートの上部または下部の少なくとも一方に絶縁膜を介して形成されたゲート電極とからなるホール素子を備え、
前記ホールプレートは、前記ホールプレートを移動するキャリアの種類を、前記ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成され、
前記入出力端子は、前記ホールプレートの面内で互いにそれぞれ対向し合う２組の入出力端子であって、一方の組の入出力端子が電流入力端子対になり、他方の組の入出力端子が電圧出力端子対になり、前記電流入出力端子対と前記電圧出力端子対とが互いに直交するような位置に形成されたことを特徴とする磁気センサ。
【請求項２】
前記ゲート電極のゲート電圧を制御するゲート電圧制御回路を備えることを特徴とする、
請求項１記載の磁気センサ。
【請求項３】
前記ゲート電極は、前記ホールプレートを挟み込むように、当該ホールプレートの上部に形成されたゲート電極と、当該ホールプレートの下部に形成されたゲート電極とからなり、
前記ゲート電圧制御回路は、前記ホールプレートの上部に形成されたゲート電極のゲート電圧と、前記ホールプレートの下部に形成されたゲート電極のゲート電圧とを個別に制御することを特徴とすることを特徴とする
請求項２記載の磁気センサ。
【請求項４】
クロックを生成するクロック生成回路を備え、
前記クロック生成回路により生成されたクロックが前記ゲート電圧制御回路に入力され、当該クロックに同期して前記ゲート電圧制御回路により前記ゲート電圧が変調されることによって、前記電圧出力端子対間に出力される電位差が交流信号に変換されることを特徴とする、
請求項１から請求項３までのいずれか１項に記載の磁気センサ。
【請求項５】
前記電流入力端子対間に印加する電圧が一定値になるように制御する定電圧回路を備えることを特徴とする、
請求項１から請求項４までのいずれか１項に記載の磁気センサ。
【請求項６】
前記電流入力端子対間に流れる電流が一定値になるように制御する定電流回路を備えることを特徴とする、
請求項１から請求項５のいずれか１項に記載の磁気センサ。
【請求項７】
前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が単層または複層で形成されたことを特徴とする、
請求項１から請求項６のいずれか１項に記載の磁気センサ。
【請求項８】
前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が２層で形成されたことを特徴とする、
請求項７記載の磁気センサ。
【請求項９】
前記ホール素子の信号処理を行う信号処理回路と前記ホールプレートとは、同一の半導体基板上に形成されたことを特徴とする、
請求項１から請求項８のいずれか１項に記載の磁気センサ。
【請求項１】
ホール効果を有するホールプレートと、前記ホールプレートと電気的に接続されるように形成された入出力端子と、前記ホールプレートの上部または下部の少なくとも一方に絶縁膜を介して形成されたゲート電極とからなるホール素子を備え、
前記ホールプレートは、前記ホールプレートを移動するキャリアの種類を、前記ゲート電極の電位により電子または正孔のいずれか一方に変更することが可能な両極性材料を用いて形成され、
前記入出力端子は、前記ホールプレートの面内で互いにそれぞれ対向し合う２組の入出力端子であって、一方の組の入出力端子が電流入力端子対になり、他方の組の入出力端子が電圧出力端子対になり、前記電流入出力端子対と前記電圧出力端子対とが互いに直交するような位置に形成されたことを特徴とする磁気センサ。
【請求項２】
前記ゲート電極のゲート電圧を制御するゲート電圧制御回路を備えることを特徴とする、
請求項１記載の磁気センサ。
【請求項３】
前記ゲート電極は、前記ホールプレートを挟み込むように、当該ホールプレートの上部に形成されたゲート電極と、当該ホールプレートの下部に形成されたゲート電極とからなり、
前記ゲート電圧制御回路は、前記ホールプレートの上部に形成されたゲート電極のゲート電圧と、前記ホールプレートの下部に形成されたゲート電極のゲート電圧とを個別に制御することを特徴とすることを特徴とする
請求項２記載の磁気センサ。
【請求項４】
クロックを生成するクロック生成回路を備え、
前記クロック生成回路により生成されたクロックが前記ゲート電圧制御回路に入力され、当該クロックに同期して前記ゲート電圧制御回路により前記ゲート電圧が変調されることによって、前記電圧出力端子対間に出力される電位差が交流信号に変換されることを特徴とする、
請求項１から請求項３までのいずれか１項に記載の磁気センサ。
【請求項５】
前記電流入力端子対間に印加する電圧が一定値になるように制御する定電圧回路を備えることを特徴とする、
請求項１から請求項４までのいずれか１項に記載の磁気センサ。
【請求項６】
前記電流入力端子対間に流れる電流が一定値になるように制御する定電流回路を備えることを特徴とする、
請求項１から請求項５のいずれか１項に記載の磁気センサ。
【請求項７】
前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が単層または複層で形成されたことを特徴とする、
請求項１から請求項６のいずれか１項に記載の磁気センサ。
【請求項８】
前記ホールプレートは、材料にグラフェンを用いて形成されたグラフェン層であって、当該グラフェン層の層数が２層で形成されたことを特徴とする、
請求項７記載の磁気センサ。
【請求項９】
前記ホール素子の信号処理を行う信号処理回路と前記ホールプレートとは、同一の半導体基板上に形成されたことを特徴とする、
請求項１から請求項８のいずれか１項に記載の磁気センサ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１２−２１５４９８（Ｐ２０１２−２１５４９８Ａ）
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願番号】特願２０１１−８１７８４（Ｐ２０１１−８１７８４）
【出願日】平成２３年４月１日（２０１１．４．１）
【出願人】（０００００００３３）旭化成株式会社 (901)
【Ｆターム（参考）】
【公開日】平成２４年１１月８日（２０１２．１１．８）
【国際特許分類】
【出願日】平成２３年４月１日（２０１１．４．１）
【出願人】（０００００００３３）旭化成株式会社 (901)
【Ｆターム（参考）】
[ Back to top ]