積層コンデンサ及びコンデンサ内蔵配線基板
【課題】特性が異なる複数の領域からなる積層コンデンサを一体的に作製し、周波数特性の広帯域化を容易に実現可能な積層コンデンサを提供する。
【解決手段】本発明の積層コンデンサは、誘電体層２０〜２２と内部電極層３０〜３３とを交互に積層してなり、第１領域Ｒ１及び第２領域Ｒ２を含むコンデンサ本体部と、アレイ状に配置された全貫通型のビア導体４０、４１、５０、５１と、その両端部に接続される外部電極６０、６１、７０、７１を備えている。第１ビア導体群であるビア導体４０、４１は、第１領域Ｒ１及び第２領域Ｒ２の内部電極層３０〜３３と電気的に接続され、第２ビア導体群であるビア導体５０、５１は、第１領域Ｒ１の内部電極層３０、３１と電気的に接続され、かつ第２領域Ｒ２の内部電極層３２、３３と電気的に接続されない。ビア導体５０、５１は、第２領域Ｒ２におけるビア径が第１領域Ｒ１におけるビア径よりも小さくなるように形成される。
【解決手段】本発明の積層コンデンサは、誘電体層２０〜２２と内部電極層３０〜３３とを交互に積層してなり、第１領域Ｒ１及び第２領域Ｒ２を含むコンデンサ本体部と、アレイ状に配置された全貫通型のビア導体４０、４１、５０、５１と、その両端部に接続される外部電極６０、６１、７０、７１を備えている。第１ビア導体群であるビア導体４０、４１は、第１領域Ｒ１及び第２領域Ｒ２の内部電極層３０〜３３と電気的に接続され、第２ビア導体群であるビア導体５０、５１は、第１領域Ｒ１の内部電極層３０、３１と電気的に接続され、かつ第２領域Ｒ２の内部電極層３２、３３と電気的に接続されない。ビア導体５０、５１は、第２領域Ｒ２におけるビア径が第１領域Ｒ１におけるビア径よりも小さくなるように形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ本体部を積層方向に貫通するアレイ状の複数のビア導体を備えた積層コンデンサと、この積層コンデンサを内蔵したコンデンサ内蔵配線基板に関するものである。
【背景技術】
【０００２】
従来から、高誘電率のセラミック材料からなるビアアレイ型の積層コンデンサが広く用いられている。この種の積層コンデンサは、例えば、ディジタル回路やマイクロプロセッサなどの各種回路における電源配線のノイズを低減するためのデカップリング用途のコンデンサとして用いられる。また、デカップリング用途の積層コンデンサをＩＣパッケージ等の配線基板に内蔵する構造も採用されている。近年、各種回路の高速化及び高周波化の進展に伴い、デカップリング用途の積層コンデンサに対して広帯域の周波数特性が求められている。一般に、積層コンデンサの共振周波数は、容量と等価直列インダクタンスとの積の平方根に反比例する。そこで、積層コンデンサにおいて、等価直列インダクタンスが小さいコンデンサ部と、等価直列インダクタンスが大きいコンデンサ部とを組み合わせることで、異なる共振周波数を有する広帯域の周波数特性を実現することができる。例えば、積層コンデンサのビア密度を変えることで、等価直列インダクタンスに応じた共振周波数が異なる２つのコンデンサ部を複合化した構成が提案されている（例えば、特許文献１〜３参照）。また、このように複合化した構成を有する積層コンデンサを製造するに際し、等価直列インダクタンスが小さいコンデンサ部と等価直列インダクタンスが大きいコンデンサ部とを別々に作製して一体化するか、あるいは一方を作製した後に他方を順次積層する製造方法が提案されている（例えば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３９９５５９６号公報
【特許文献２】特開２００４−３１９２６号公報
【特許文献３】特許第４４５８８１２号公報
【特許文献４】特許第４０７９１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の構造を有する積層コンデンサにおいては、広帯域の周波数特性が得られるものの、等価直列インダクタンスの大小に応じた２つのコンデンサ部からなる積層コンデンサの製法が複雑になることは避けられない。例えば、特許文献４に開示されている製造方法では、２つのコンデンサ部を別々に作製する手法と、一方を作製した後に他方を順次積層する手法のいずれを採用したとしても複雑な工程が必要となり、製造コストが増加する。特に、さらなる広帯域化のために、特性が異なる多数のコンデンサ部を複合化する場合には、コンデンサ部の数の増加に伴い工程が細分化し、製造コストのさらなる増加につながる。また、上記従来の製造方法で作製した積層コンデンサには、一方のコンデンサ部のみに接続される半貫通ビア導体と、２つのコンデンサ部の一体化後に両方に接続される全貫通ビア導体が存在するが、広帯域化のために半貫通ビア導体に比べて全貫通ビア導体が少なくなっている。そのため、ビア導体群全体の抵抗が高くなり、積層方向に大電流を流す電源供給路に利用することは不適切であるとともに、熱伝導性が劣化するという欠点もある。
【０００５】
本発明はこれらの問題を解決するためになされたものであり、等価直列インダクタンスが異なる複数の領域からなる積層コンデンサを複雑な工程を導入することなく一体的に作製し、周波数特性の広帯域化が容易に実現可能であるとともに低抵抗かつ大電流の供給路に適した積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の積層コンデンサは、誘電体層と内部電極層とを交互に積層してなるコンデンサ本体部と、アレイ状に配置され前記コンデンサ本体部を積層方向に貫通する複数のビア導体と、前記複数のビア導体のそれぞれの両端部に接続される複数の外部電極と、を備えた積層コンデンサにおいて、前記複数のビア導体は、前記コンデンサ本体部の一方の主面側の第１領域及び他方の主面側の第２領域における前記内部電極層と電気的に接続された第１ビア導体群と、前記第１領域における前記内部電極層と電気的に接続され、かつ前記第２領域における前記内部電極層と電気的に接続されない第２ビア導体群と、を含み前記第２ビア導体群は、前記第２領域におけるビア径が前記第１領域におけるビア径よりも小さくなるように形成されていることを特徴としている。
【０００７】
本発明の積層コンデンサによれば、コンデンサ本体部は一方の主面側の第１領域及び他方の主面側の第２領域を含み、第１ビア導体群は第１領域及び第２領域の両方の内部電極層と電気的に接続されるのに対し、第２ビア導体群は第１領域の内部電極層と電気的に接続されるが第２領域の内部電極層とは電気的に非接続である。これに加えて、第２ビア導体群のビア径は、第１領域に比べて第２領域において小さくなるように形成される。このような構造により、第１領域はビア導体の接続本数が多く、かつ第２領域はビア導体の接続本数が少ないため、等価直列インダクタンスや容量を互いに異ならせて両者を複合化することで、例えば、広帯域の周波数特性などの所望の特性を容易に実現することができる。そして、第１領域と第２領域を別々に作製するための複雑な工程は不要であり、誘電体層と電極層とを交互に積層する工程を繰り返すことで一体的に作製可能である。また、第１ビア導体群と第２ビア導体群はいずれも全貫通型であり、ビア導体群全体として低い抵抗を保つことができる。
【０００８】
本発明の積層コンデンサにおいて、第１領域における等価直列インダクタンスが第２領域における等価直列インダクタンスよりも小さいことが望ましい。すなわち、第２領域におけるビア導体の接続本数は、第１領域におけるビア導体の接続本数に比べ、第２ビア導体群の分だけ少なくなるので、他の構成が概ね共通である限り、等価直列インダクタンスは第１領域に比べて第２領域において増加する。第２ビア導体群の本数を第１ビア導体群の本数よりも十分に多く設定すれば、等価直列インダクタンスの相違を拡大して周波数帯域の広帯域化を容易に実現することができる。
【０００９】
本発明における典型的な接続形態は、複数の外部電極を、互いに異なる電位に接続される第１外部電極と第２外部電極とに区分し、第１領域及び第２領域において、第１外部電極と各ビア導体を介して電気的に接続される内部導体層と、第２外部電極と各ビア導体を介して電気的に接続される内部導体層とを積層方向で交互に配置することである。例えば、積層コンデンサを互いに異なる電位の間に接続されるデカップリングコンデンサとして機能させることができる。
【００１０】
本発明の積層コンデンサにおいて、上記構成要素は多様な形態を持たせることができる。例えば、第１ビア導体群は平面視でコンデンサ本体部の外周側に配置し、第２ビア導体群は平面視でコンデンサ本体部の内周側に配置してもよい。この場合、コンデンサ本体部は平面視で矩形に形成し、第１ビア導体群は矩形のそれぞれの角部に配置してもよい。かかる構造により、第２領域における第１ビア導体群の各ビア導体間の距離を大きく取ることができ、第２領域の等価直列インダクタンスを上げやすくなる。
【００１１】
本発明の積層コンデンサにおいて、第１ビア導体群と異極側の内部電極層との間、及び第２ビア導体群と異極側又は同極側の内部電極層との間におけるそれぞれの面方向の間隔（クリアランス径）を適宜に設定することができる。例えば、第２ビア導体群は、第２領域における同極側又は異極側の内部電極層との面方向の間隔を、第１領域における異極側の内部電極層との面方向の間隔よりも小さく設定してもよい。これにより、第２領域における内部電極層の面積を拡大して容量を高めることができる。また例えば、第２ビア導体群は、第２領域における同極側の内部電極層との面方向の間隔を、第２領域における異極側の内部電極層との面方向の間隔よりも小さく設定してもよい。これにより、第２ビア導体群の近傍において、積層方向の導体パターンの粗密差を緩和する効果を得られる。
【００１２】
また、本発明の積層コンデンサを内蔵したコンデンサ内蔵配線基板を実現してもよい。このようなコンデンサ内蔵配線基板において、例えば、コア材を開口した収容部（空洞）内に本発明の積層コンデンサを内蔵し、コア材の上部と下部にビルドアップ層を形成してもよい。これにより、広帯域の周波数特性を有する積層コンデンサをデカップリングコンデンサとして利用可能なコンデンサ内蔵配線基板を容易に実現することができる。なお、前記コンデンサ本体部に接続される電源供給路を介して電源が供給される素子をさらに設けてもよく、この場合は、前記素子を前記第１領域の近傍側の表面に配置することが望ましい。
【発明の効果】
【００１３】
本発明によれば、積層コンデンサの２つの領域に全貫通型のビア導体群を形成し、２つの領域におけるビア径と接続本数を適宜に調整することで、等価直列インダクタンスが異なる２つの領域を複合化した広帯域の周波数特性を容易に実現することができる。また、２つの領域を別々に作製することなく一体的に積層コンデンサを作製でき、複雑な工程を不要として製造コストの低減が可能となる。さらに、積層コンデンサの全てのビア導体が全貫通型であって、半貫通型のビア導体を用いていないため、ビア導体群全体の抵抗を低くすることができ、積層方向に大電流を流す電源供給路への利用に適しているとともに、良好な熱伝導性を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の積層コンデンサ１０の概略の断面構造図である。
【図２】本実施形態の積層コンデンサ１０を主面Ｓ１側から見た斜視図である。
【図３】本実施形態の積層コンデンサ１０において、第１領域Ｒ１の内部電極層３０、３１の導体パターンを示す図である。
【図４】本実施形態の積層コンデンサ１０において、第２領域Ｒ２の内部電極層３２、３３の導体パターンを示す図である。
【図５】本実施形態の積層コンデンサ１０を内蔵したコンデンサ内蔵配線基板１００の概略の断面構造図を示す図である。
【図６】本実施形態の積層コンデンサ１０の製造方法を説明する第１の断面構造図である。
【図７】図６の積層体１０ａに対するレーザ加工を説明する図である。
【図８】本実施形態の積層コンデンサ１０の製造方法を説明する第２の断面構造図である。
【図９】本実施形態の積層コンデンサ１０とは貫通孔Ｖ１、Ｖ２の形成方法が異なる場合の図１に対応する断面構造図である。
【発明を実施するための形態】
【００１５】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。ただし、以下に述べる実施形態は本発明の技術思想を適用した形態の一例であって、本発明が本実施形態の内容により限定されることはない。
【００１６】
まず、本発明を適用した積層コンデンサ１０の基本構造について説明する。図１は、本実施形態の積層コンデンサ１０の概略の断面構造図を示し、図２は、図１の積層コンデンサ１０を斜め上方から見た斜視図である。なお、図１は、図２のＡ―Ａ’断面に対応している。本実施形態の積層コンデンサ１０は、例えばチタン酸バリウム等の高誘電率セラミックを焼成したセラミック焼結体からなるビアアレイ型の積層セラミックコンデンサである。図１に示すように、積層コンデンサ１０におけるコンデンサ本体部は、一方の主面Ｓ１の側の第１領域Ｒ１と、他方の主面Ｓ２の側の第２領域Ｒ２と、第１領域Ｒ１と第２領域Ｒ２とに挟まれた中間領域ＲＣとに区分される。
【００１７】
第１領域Ｒ１は、複数のセラミック誘電体層２０を積層形成した構造を有し、それぞれのセラミック誘電体層２０の間には内部電極層３０、３１が交互に配置されている。２種類の内部電極層３０、３１が各セラミック誘電体層２０を挟んで対向することで両電極層の間に所定の容量が形成される。また、第２領域Ｒ２は、複数のセラミック誘電体層２１を積層形成した構造を有し、それぞれのセラミック誘電体層２１の間には内部電極層３２、３３が交互に配置されている。２種類の内部電極層３２、３３が各セラミック誘電体層２１を挟んで対向することで両電極層の間に所定の容量が形成される。一方、中間領域ＲＣは、単層のセラミック誘電体層２２のみを含み、内部電極層は形成されていない。なお、以下の説明では、内部電極層３０、３２を第１電位（例えば、グランド電位）に接続し、内部電極層３１、３３を第２電位（例えば、所定の電源電圧）に接続することを前提とする。
【００１８】
図１の積層コンデンサ１０には、第１領域Ｒ１、中間領域ＲＣ、第２領域Ｒ２のそれぞれを積層方向に貫通する複数の貫通孔に導体を埋め込んだ複数のビア導体４０、４１、５０、５１が形成されている。これらのビア導体４０、４１、５０、５１は全貫通型のビア導体であり、コンデンサ本体部を積層方向に貫通して上下を電気的に接続する役割がある。このうち、複数のビア導体４０、４１は、本発明の第１ビア導体群として機能し、第１領域Ｒ１及び第２領域Ｒ２の内部電極層３０〜３３と接続されている。すなわち、一方のビア導体４０は第１電位用の内部電極層３０、３２に接続され、他方のビア導体４１は第２電位用の内部電極層３１、３３に接続される。これに対し、複数のビア導体５０、５１は、本発明の第２ビア導体群として機能し、第１領域Ｒ１の内部電極層３０、３１に接続されるが、第２領域Ｒ２の内部電極層３２、３３には接続されない。すなわち、一方のビア導体５０は第１電位用の内部電極層３０に接続され、他方のビア導体５１は第２電位用の内部電極層３１に接続される。そして、図１に示すように、第１ビア導体群であるビア導体４０、４１は積層コンデンサ１０の全領域で一定のビア径を有するのに対し、第２ビア導体群であるビア導体５０、５１は第１領域Ｒ１のビア径に比べて第２領域Ｒ２のビア径が小さくなっている。この点に関しては後述する。
【００１９】
一方の主面Ｓ１側の外部電極層には、それぞれのビア導体４０、４１、５０、５１の上端部に接続された複数の外部電極６０、６１が形成されている。また、他方の主面Ｓ２側の外部電極層には、それぞれのビア導体４０、４１、５０、５１の下端部に接続された複数の外部電極７０、７１が形成されている。このうち、積層方向で対向する複数の外部電極６０、７０が第１電位用の外部電極群であり、積層方向で対向する複数の外部電極６１、７１が第２電位用の外部電極群である。図２に示すように、主面Ｓ１側の外部電極層においては、第１電位用の外部電極６０と第２電位用の外部電極６１がアレイ状に配置されている。外部電極６０、６１はいずれも共通の直径かつ共通の間隔で並んでいる。図示しない主面Ｓ２側の外部電極層においても、図２の外部電極６０、６１と同様の構造を有する外部電極７０、７１がアレイ状に配置されている。
【００２０】
ここで、図２の例では、全部で３６個（６×６個）の外部電極６０、６１が示されている。このうち、図２の主面Ｓ１側の外部電極層において、方形の４隅に位置する４個（２個ずつ）の外部電極６０、６１が第１ビア導体群であるビア導体４０、４１に接続され、それ以外の３２個の（１６個ずつの）外部電極６０、６１が第２ビア導体群であるビア導体５０、５１に接続される。従って、第１ビア導体群は４隅に位置する４本の（２本ずつの）ビア導体４０、４１のみを含み、第２ビア導体群はそれ以外の３２本の（１６本ずつの）ビア導体５０、５１のみを含む。第１ビア導体群のビア本数が第２ビア導体群のビア本数より十分に少ないのは、第１領域Ｒ１及び第２領域Ｒ２の特性上の相違に基づくものであるが、この点については後述する。なお、本実施形態の第１及び第２ビア導体群は図２の配置には限定されず、かつ第１ビア導体群の位置は４隅に限定されないが、第１ビア導体群を外周側における互いに比較的離れた位置に配置することが望ましい。なお、平面視で略方形の積層コンデンサ１０を前提にすると、４隅の対角同士が最も大きな距離となる。
【００２１】
一般にコンデンサは、容量Ｃと等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）Ｌと直列抵抗Ｒとの直列回路により表すことができる。高周波領域を含む広い周波数範囲を想定する場合は、直列抵抗Ｒの影響が小さいので、主に容量Ｃと等価直列インダクタンスＬの関係を考えればよい。この場合、コンデンサの自己共振周波数ｆ０は、ｆ０＝１／［２π（ＬＣ）１／２］と表すことができる。本実施形態の積層コンデンサ１０は、第１領域Ｒ１の等価直列インダクタンスを、第２領域Ｒ２の等価直列インダクタンスに比べて十分小さくなるような特性を有することを特徴としている。これにより、第２領域Ｒ２に比べて第１領域Ｒ１の自己共振周波数ｆ０が相対的に高くなるので、広帯域の周波数特性を実現することができる。
【００２２】
図１の例を参照すると、第１領域Ｒ１においては、３６本のビア導体４０、４１、５０、５１の全てを介して５層の内部電極層３０、３１が電気的に接続されている。これに対し、第２領域Ｒ２においては、４本のビア導体４０、４１（第１ビア導体群）のみを介して５層の内部電極層３２、３３が電気的に接続されている。換言すれば、第１領域Ｒ１と第２領域Ｒ２を比べると、内部電極層のトータルの面積は大きな違いはないが、ビア導体の接続本数が大きく異なる。そのため、ビア導体の接続本数が多い第１領域Ｒ１の等価直列インダクタンスは、ビア導体の接続本数が少ない第２領域Ｒ２の等価直列インダクタンスに比べ、大幅に小さい値になる。なお、第１領域Ｒ１の容量と第２領域Ｒ２の容量についても、内部電極層３０〜３３の配置に依存する相違があるが、この点は後述する。
【００２３】
また、積層コンデンサ１０の直流特性に着目すると、全てのビア導体４０、４１、５０、５１が全貫通型であるため、上端の外部電極６０、６１と下端の外部電極７０、７１とを結ぶ３６本のビア導体４０、４１、５０、５１の全てを経由して電流が流れる。例えば、一部に半貫通型のビア導体を含む場合は、その部分では電流が流れないため直流抵抗が増加することが避けられないのに対し、本実施形態の構造では全貫通型のビア導体４０、４１、５０、５１のビア導体群全体における抵抗の増加を防止することができる。よって、積層コンデンサ１０をデカップリング及び電源供給路用途に用いる場合は、上端の外部電極６０、６１と下端の外部電極７０、７１の間に大きな電流を流すことができる。さらに、全貫通型のビア導体４０、４１、５０、５１を用いれば、良好な熱伝導性を保つことができる。
【００２４】
次に、図１の積層コンデンサ１０において、各内部電極層３０〜３３の具体的な導体パターンについて図３及び図４を参照して説明する。図３（Ａ）は、第１領域Ｒ１の第１電位用の内部電極層３０の導体パターンを示している。図３（Ａ）に示すように、図２の配置と同様、４隅の４本のビア導体４０、４１（第１ビア導体群）と、それ以外の３２本のビア導体５０、５１（第２ビア導体群）がアレイ状に配置されている。それぞれのビア導体４０、４１、５０、５１は、いずれもビア径Ｄ１を有する。そして、第１電位用の２本のビア導体４０及び第１電位用の１６本のビア導体５０は、同極である内部電極層３０と電気的に接続されている。これに対し、第２電位用の２本のビア導体４１及び第２電位用の１６本のビア導体５１のそれぞれの周囲にはクリアランスホールＣＨが形成され、異極である内部電極層３０と絶縁されている。それぞれのクリアランスホールＣＨは、クリアランス径Ｃ１（直径）の円形の形状を有する。
【００２５】
また、図３（Ｂ）は、第１領域Ｒ１の第２電位用の内部電極層３１の導体パターンを示している。図３（Ｂ）におけるビア導体４０、４１、５０、５１の配置、及びそれぞれのビア径Ｄ１については、図３（Ａ）と同様である。第２電位用の２本のビア導体４１及び第２電位用の１６本のビア導体５１は、同極である内部電極層３１と電気的に接続されている。これに対し、第１電位用の２本のビア導体４０及び第１電位用の１６本のビア導体５０のそれぞれの周囲には、図３（Ａ）と同様のクリアランス径Ｃ１で円形のクリアランスホールＣＨが形成され、異極である内部電極層３１と絶縁されている。
【００２６】
なお、図３において、ビア導体４０、４１、５０、５１のビア径Ｄ１は、例えば、０．０８〜０．１２ｍｍ程度に設定される。また、ビア導体４０、４１、５０、５１の各クリアランスホールＣＨのクリアランス径Ｃ１は、例えば、０．３〜０．４ｍｍ程度に設定される。
【００２７】
次に図４（Ａ）は、第２領域Ｒ２の第１電位用の内部電極層３２の導体パターンを示している。図４（Ａ）に示すように、図３の配置と同様、４隅の４本のビア導体４０、４１（第１ビア導体群）と、それ以外の３２本のビア導体５０、５１（第２ビア導体群）がアレイ状に配置されている。第１ビア導体群の各ビア導体４０、４１は図３と同様のビア径Ｄ１を有するのに対し、第２ビア導体群の各ビア導体５０、５１は、ビア径Ｄ１より小さいビア径Ｄ２を有する。そして、第１電位用の２本のビア導体４０は、同極である内部電極層３２と電気的に接続されている。これに対し、第２電位用の２本のビア導体４１の周囲には、図３と同様のクリアランス径Ｃ１で円形のクリアランスホールＣＨが形成され、異極である内部電極層３２と絶縁されている。また、第１電位用の１６本のビア導体５０の周囲には、クリアランス径Ｃ２で円形のクリアランスホールＣＨが形成され、同極である内部電極層３２と絶縁されている。さらに、第２電位用の１６本のビア導体５１の周囲には、クリアランス径Ｃ３で円形のクリアランスホールＣＨが形成され、異極である内部電極層３２と絶縁されている。
【００２８】
また、図４（Ｂ）は、第２領域Ｒ２の第２電位用の内部電極層３３の導体パターンを示している。図４（Ｂ）におけるビア導体４０、４１、５０、５１の配置、及びそれぞれのビア径Ｄ１、Ｄ２については、図４（Ａ）と同様である。第２電位用の２本のビア導体４１は、同極である内部電極層３３と電気的に接続されている。これに対し、第１電位用の２本のビア導体４０の周囲には、図４（Ａ）と同様のクリアランス径Ｃ１で円形のクリアランスホールＣＨが形成され、異極である内部電極層３３と絶縁されている。また、第２電位用の１６本のビア導体５１の周囲には、図４（Ａ）と同様のクリアランス径Ｃ２で円形のクリアランスホールＣＨが形成され、同極である内部電極層３３と絶縁されている。さらに、第１電位用の１６本のビア導体５０の周囲には、図４（Ａ）と同様のクリアランス径Ｃ３で円形のクリアランスホールＣＨが形成され、異極である内部電極層３３と絶縁されている。
【００２９】
なお、図４において、ビア導体５０、５１のビア径Ｄ２は、例えば、０．０４〜０．０８ｍｍ程度に設定される。また、ビア導体５０、５１の各クリアランスホールＣＨに関し、クリアランス径Ｃ２は、例えば、０．２１〜０．３３ｍｍ程度に設定され、クリアランス径Ｃ３は、例えば、０．２４〜０．３６ｍｍ程度に設定される。ビア導体４０、４１のビア径Ｄ１及びクリアランス径Ｃ１については、上述した通りである。
【００３０】
以上のように、第２領域Ｒ２においてビア導体５０、５１のビア径Ｄ２を小さく設定したことにより、クリアランス径Ｃ２、Ｃ３をそれほど大きくしなくても、ビア導体５０、５１と内部電極層３２、３３との間の絶縁を確実に確保することができる。仮に、第２領域Ｒ２においてビア径Ｄ２がビア径Ｄ１と同じ値である場合は内部電極層３２、３３との絶縁確保のためにクリアランス径Ｃ２、Ｃ３を大きくせざるを得ない。よって、内部電極層３２、３３の対向面積が小さくなり、その分だけ第２領域Ｒ２の容量値が小さくなるが、本実施形態においてはクリアランス径Ｃ２、Ｃ３を小さくすることで内部電極層３２、３３の対向面積を確保して第２領域Ｒ２の容量値を大きくすることができる。
【００３１】
図４において、第２ビア導体群に対し同極側のクリアランス径Ｃ２と異極側のクリアランス径Ｃ３は、Ｃ２＜Ｃ３の関係を満たしているが、これは、同極側については部分的に接触したときに第２領域Ｒ２のインダクタンス値の誤差の要因となるだけであるのに対し、異極側については電気的ショートによって積層コンデンサ１０として機能しなくなる事態を防止する観点から十分なマージンを取ったものである。一方、第２領域Ｒ２におけるクリアランスホールＣＨの部分が積層方向で重なり、導体パターンの有無による粗密差が生じるが、上記のように同極側と異極側でクリアランス径Ｃ２、Ｃ３を異ならせることにより、粗密差を緩和する効果がある。これにより、積層コンデンサ１０の反り等の変形を抑制することができる。
【００３２】
以上、図１〜図４に示した積層コンデンサ１０は一例であって、基本構造を有する限り、寸法パラメータや配置等については多様な変更が可能である。例えば、実際の積層コンデンサ１０では、内部電極層３０〜３３の積層数やビア導体４０、４１、５０、５１の本数をより増加させることができる。また、各クリアランスホールＣＨのクリアランス径Ｃ１、Ｃ２、Ｃ３は、本発明の特徴を損わない限り、適宜に変更可能である。さらに、図１においては、第１領域Ｒ１と第２領域Ｒ２とに挟まれた中間領域ＲＣを示しているが、第１領域Ｒ１の内部電極層３０、３１と第２領域Ｒ２の内部電極層３２、３３との間を広く確保する必要がなければ、中間領域ＲＣは設けなくてもよい。
【００３３】
以下の表１は、本実施形態の積層コンデンサ１０に関し、所定の設計条件の下で得られた特性例を示している。すなわち、方形の積層コンデンサ１０のサイズを平面視で１８．６ｍｍ×１８．６ｍｍに設定し、ビア導体４０、４１、５０、５１の本数を全部で１０００本とし、そのうち４隅にはビア導体４０、４１を２本ずつ配置するとともに、内部電極層３０〜３３の積層数を全部で１１０層とし、そのうち第１領域Ｒ１と第２領域Ｒ２の積増数をそれぞれ５５層とした。このような条件の下、第１領域Ｒ１及び第２領域Ｒ２において、それぞれの容量及び等価直列インダクタンス（ＥＳＬ）として、表１に示す評価結果が得られた。
【００３４】
【表１】
【００３５】
このように、等価直列インダクタタンスに関しては、接続されるビア導体の本数の相違を反映して、第１領域Ｒ１に比べて第２領域Ｒ２の方が十分に大きな値を得られることが確認された。また、容量に関しては、主に内部電極層３０〜３３の面積の若干の相違（クリアランス径の相違）を反映して、第１領域Ｒ１に比べて第２領域Ｒ２の方が大きな値を得られることが確認された。従って、表１の結果から、積層コンデンサ１０の特性として、自己共振周波数ｆ０が大きく異なる２つの特性を含む広帯域の周波数特性を実現することができる。このように、第１領域Ｒ１と第２領域Ｒ２との周波数特性の違いは、両者の等価直列インダクタタンスの違いが支配的であるが、両者の容量の違いも寄与していることがわかる。
【００３６】
次に、本実施形態の積層コンデンサ１０の応用例の一つとして、積層コンデンサ１０を内蔵したコンデンサ内蔵配線基板について説明する。図５は、コンデンサ内蔵配線基板１００（以下、単に配線基板１００と呼ぶ）の概略の断面構造図を示している。図５に示すように、本実施形態の配線基板１００は、コア材１０１と、コア材１０１の上面側のビルドアップ層１０２（積層部）と、コア材１０１の下面側のビルドアップ層１０３（積層部）とを含む構造を有している。本実施形態の配線基板１００は、その内部に部品としての積層コンデンサ１０が内蔵されるとともに、上部に半導体素子である半導体チップ２００が載置されている。
【００３７】
コア材１０１は、例えば、ガラス繊維を含んだエポキシ樹脂からなる。コア材１０１には、中央領域を貫通する収容穴部１０１ａが形成され、この収容穴部１０１ａに本実施形態の積層コンデンサ１０が埋め込まれた状態で収容されている。コア材１０１には、外周領域を積層方向に貫通する複数のスルーホール導体１１１が形成され、スルーホール導体１１１の内部が例えばＳｉＯ２などのフィラー材を含有するエポキシ等からなる閉塞体１１２で埋められている。また、収容穴部１０１ａと積層コンデンサ１０の側面との間隙部には樹脂充填材１１０が充填されている。樹脂充填材１１０は、例えば熱硬化性樹脂からなり、コア材１０１に対する積層コンデンサ１０の相対的な変形を吸収するように作用する。積層コンデンサ１０の上側の各外部電極６０、６１（図１）は上方のビルドアップ層１０２と電気的に接続されるとともに、積層コンデンサ１０の下側の各外部電極７０、７１（図１）は下方のビルドアップ層１０３と電気的に接続される。
【００３８】
上方のビルドアップ層１０２は、コア材１０１の上部の樹脂絶縁層１０４と、樹脂絶縁層１０４の上部の樹脂絶縁層１０５と、樹脂絶縁層１０５の上部のソルダーレジスト層１０６とが積層形成された構造を有する。樹脂絶縁層１０４の上面には導体層１２１が形成され、樹脂絶縁層１０５の上面には複数の端子パッド１２３が形成されている。樹脂絶縁層１０４の所定箇所には、積層コンデンサ１０の外部電極６０、６１と導体層１２１を積層方向に接続導通する複数のビア導体１２０が設けられている。また、樹脂絶縁層１０５の所定箇所には、導体層１２１と複数の端子パッド１２３を積層方向に接続導通する複数のビア導体１２２が設けられている。ソルダーレジスト層１０６は、複数箇所が開口されて複数の端子パッド１２３が露出し、そこに複数の半田バンプ１２４が形成されている。各々の半田バンプ１２４は、配線基板１００に載置される半導体チップ２００の各パッド２０１に接続される。
【００３９】
下方のビルドアップ層１０３は、コア材１０１の下部の樹脂絶縁層１０７と、樹脂絶縁層１０７の下部の樹脂絶縁層１０８と、樹脂絶縁層１０８の下部のソルダーレジスト層１０９とが積層形成された構造を有する。樹脂絶縁層１０７の下面には導体層１３１が形成され、樹脂絶縁層１０８の下面には複数のＢＧＡ用パッド１３３が形成されている。樹脂絶縁層１０７の所定箇所には、積層コンデンサ１０の外部電極７０、７１と導体層１３１を積層方向に接続導通する複数のビア導体１３０が設けられている。また、樹脂絶縁層１０８の所定箇所には、導体層１３１と複数のＢＧＡ用パッド１３３を積層方向に接続導通する複数のビア導体１３２が設けられている。ソルダーレジスト層１０９は、複数箇所が開口されて複数のＢＧＡ用パッド１３３が露出し、そこに複数の半田ボール１３４が接続される。なお、配線基板１００は、複数の半田ボール１３４を介して、図示されない外部基材と電気的に接続される。
【００４０】
図５の配線基板１００の断面構造において、積層コンデンサ１０の上側では、半田バンプ１２４、端子パッド１２３、ビア導体１２２、導体層１２１、ビア導体１２０を経由して、半導体チップ２００の所定のパッド２０１と積層コンデンサ１０の外部電極６０、６１の間が電気的に接続される。同様に、積層コンデンサ１０の下側では、ビア導体１３０、導体層１３１、ビア導体１３２、ＢＧＡ用パッド１３３、半田ボール１３４を経由して、積層コンデンサ１０の外部電極７０、７１と外部基材の所定の端子の間が電気的に接続される。そして、積層コンデンサ１０を、半導体チップ２００に供給される電源電圧のデカップリング用のコンデンサとして機能させる場合は、上記の経路により、積層コンデンサ１０の正極を半導体チップ２００の電源電圧用のパッド２０１に接続し、積層コンデンサ１０の負極を半導体チップ２００のグランド電位用のパッド２０１に接続すればよい。
【００４１】
以下、本実施形態の積層コンデンサ１０の製造方法の概略について説明する。まず、周知の手法に従って、セラミックグリーンシートを用意し、その表面に導体層となる導電性ペーストをスクリーン印刷により形成した状態で積層する。そして、かかる工程を繰り返すことにより、図６に示すように、セラミック誘電体層２０、２１、２２となるべきセラミックグリーンシートと、内部電極層３０、３１、３２、３３となるべき導電性ペーストとが交互に積層された積層体１０ａが得られる。このように、本実施形態においては、積層コンデンサ１０の第１領域Ｒ１と第２領域Ｒ２とを別々に作製する必要がない。
【００４２】
次いで、積層体１０ａに対し、ビア導体４０、４１、５０、５１を形成するためのレーザ加工を施す。例えば、図７（Ａ）に示すように、積層体１０ａの主面Ｓ１においてビア導体４０、４１、５０、５１の形成予定位置ＰＶに対し、所定の順番でレーザの位置を順次移動させながら上方から下方にレーザ照射を行う。このとき、レーザのビーム径やショット数などの加工条件を適切に制御することにより、４隅のビア導体４０、４１に対応する貫通孔Ｖ１と、それ以外のビア導体５０、５１に対応する貫通孔Ｖ２とを順次形成する。
【００４３】
一般に、レーザは図７（Ｂ）に示すようなパルス波形によって発振する。すなわち、パルス波形の１周期Ｔがレーザの１ショットを構成し、１ショット内にパルス幅ＰＷの１つのパルスが含まれる。レーザ照射時のエネルギーは、パルス幅ＰＷとレーザ出力の積に比例する。また、レーザビームの焦点を調節することにより、ビーム径を変更することができる。そして、図７（Ｂ）の１ショット毎に各々の形成予定位置ＰＶを変更し、それを所定のショット数に達するまで周期的に繰り返すことにより（サイクル加工）、貫通孔Ｖ１、Ｖ２を徐々に深くすることができる。
【００４４】
また、図８に示すように、第１領域Ｒ１では貫通孔Ｖ１、Ｖ２が共通のビア径Ｄ１（図３）となるように同一のビーム径でレーザ加工を制御するとともに、第２領域Ｒ２では貫通孔Ｖ１、Ｖ２が異なるビア径Ｄ１、Ｄ２（図４）となるように異なるビーム径でレーザ加工を制御する。すなわち、ビア導体４０、４１に対応する貫通孔Ｖ１はビア径Ｄ１が固定であるため、全てのショットで同一のビーム径を維持する一方、ビア導体５０、５１に対応する貫通孔Ｖ２はビア径Ｄ１からビア径Ｄ２に細くなるので、図８の中間領域ＲＣの境界位置に対応する所定のショット数に達したときにビーム径を減少させればよい。これにより、積層体１０ａには、図８に示す断面形状を有する貫通孔Ｖ１、Ｖ２を形成することができる。ただし、上記の説明では積層体１０ａの一方の主面Ｓ１の側からレーザ照射を行う場合を説明したが、これに限らず、積層体１０ａの両方の主面Ｓ１、Ｓ２の側からレーザ照射を行ってもよい。この場合、貫通孔Ｖ２については、上方からのレーザ照射でビア径Ｄ１に対応する広いビーム径とし、下方からのレーザ照射でビア径Ｄ２に対応する細いビーム径として、それぞれのレーザ加工を制御すればよい。
【００４５】
次いで、図１に示すように、図８の貫通孔Ｖ１、Ｖ２のそれぞれの内部に導電性ペーストを充填する。これにより、貫通孔Ｖ１、Ｖ２内の導電性ペーストがそれぞれ対応する内部電極層３０〜３３に接続される。また、それぞれの貫通孔Ｖ１、Ｖ２の上端側の外部電極６０、６１となる導電性ペーストがスクリーン印刷により形成されるとともに、それぞれの貫通孔Ｖ１、Ｖ２の下端側の外部電極７０、７１となる導電性ペーストがスクリーン印刷により形成される。その後、積層体１０ａを乾燥させ、所定の条件で同時焼成することにより焼成積層体を形成する。これにより、各層のセラミックグリーンシートが焼結し、内部電極層３０〜３３、ビア導体４０、４１、５０、５１、外部電極６０、６１、７０、７１にそれぞれ含まれる導電性ペースト中の成分が焼結してセラミック焼結体となる。以上のようにして、図１の構造を有する積層コンデンサ１０が得られる。
【００４６】
本実施形態の積層コンデンサ１０は、上記の製造方法によって説明したように、第１領域Ｒ１と第２領域Ｒ２とを別々に作製することは必要なく、一体的なコンデンサ本体部として作製することができる。よって、周波数特性が異なる２つのコンデンサ本体部を作製するための複雑な工程が不要となるし、個々の領域に半貫通型のビア導体を形成する必要もない。従って、本実施形態の積層コンデンサ１０の構造を採用することにより、製造工程を簡素化して製造コストを低減する効果がある。また、本実施形態の積層コンデンサ１０は、ビア導体４０、４１、５０、５１の接続本数とビア径を調節することで、所望の周波数特性を容易に実現することができる。
【００４７】
本実施形態の積層コンデンサ１０に関しては、上述の製造方法に限らず多様な変形例がある。図９は、上述の製造方法とは貫通孔Ｖ１、Ｖ２の形成方法が異なる場合の図１に対応する断面構造図を示している。具体的には、図９の断面構造においては、第２ビア導体群であるビア導体５０、５１が第１領域Ｒ１では図１と同様のビア径Ｄ１で形成されるが、第２領域Ｒ２ではテーパ状に変化する。すなわち、第１領域Ｒ１の上部から第２領域Ｒ２の下部にかけて、ビア導体５０、５１のビア径が徐々に細くなっていくことがわかる。通常、レーザ加工は、その特性上、照射側の近傍から遠方にかけて貫通孔の径が細くなる傾向があり、第１領域Ｒ１で各ビア導体４０、４１、５０、５１は、実際には僅かにテーパ状になっている。しかし、ビア導体４０、４１及び第１領域Ｒ１のビア導体５０、５１は、レーザ照射の際に融点が低い内部電極層３０〜３３の領域を含めて開口するのに対し、内部電極層３２、３３に接続されない第２領域Ｒ２のビア導体５０、５１は、融点が高いセラミックの領域のみを開口することになり、他の部分と比べてテーパの形状が顕著になる。このように、図９に示すようなテーパ状のビア導体５０、５１を有する場合であっても、第１領域Ｒ１に比べて第２領域Ｒ２のビア径が細いため、本実施形態の積層コンデンサ１０の効果を得ることができる。
【００４８】
以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で多様な変更を施すことができる。例えば、本実施形態では、積層コンデンサ１０のコンデンサ本体部が、互いに等価直列インダクタンスが異なる第１領域Ｒ１と第２領域Ｒ２を含む場合を説明したが、これに限らず、互いに等価直列インダクタンスが異なる３つ以上の領域を複合化して積層コンデンサ１０を構成してもよい。この場合、３つ以上の領域におけるビア導体との接続本数やビア径を適切に設定することにより、より広帯域の周波数特性を有する積層コンデンサを実現可能となる。さらに、その他の点についても上記実施形態により本発明の内容が限定されるものではなく、本発明の作用効果を得られる限り、上記実施形態に開示した内容には限定されることなく適宜に変更可能である。
【符号の説明】
【００４９】
１０…積層コンデンサ
２０、２１、２２…セラミック誘電体層
３０、３１、３２、３３…内部電極層
４０、４１、５０、５１…ビア導体
６０、６１、７０、７１…外部電極
１００…コンデンサ内蔵配線基板
Ｒ１…第１領域
Ｒ２…第２領域
ＲＣ…中間領域
ＣＨ…クリアランスホール
【技術分野】
【０００１】
本発明は、コンデンサ本体部を積層方向に貫通するアレイ状の複数のビア導体を備えた積層コンデンサと、この積層コンデンサを内蔵したコンデンサ内蔵配線基板に関するものである。
【背景技術】
【０００２】
従来から、高誘電率のセラミック材料からなるビアアレイ型の積層コンデンサが広く用いられている。この種の積層コンデンサは、例えば、ディジタル回路やマイクロプロセッサなどの各種回路における電源配線のノイズを低減するためのデカップリング用途のコンデンサとして用いられる。また、デカップリング用途の積層コンデンサをＩＣパッケージ等の配線基板に内蔵する構造も採用されている。近年、各種回路の高速化及び高周波化の進展に伴い、デカップリング用途の積層コンデンサに対して広帯域の周波数特性が求められている。一般に、積層コンデンサの共振周波数は、容量と等価直列インダクタンスとの積の平方根に反比例する。そこで、積層コンデンサにおいて、等価直列インダクタンスが小さいコンデンサ部と、等価直列インダクタンスが大きいコンデンサ部とを組み合わせることで、異なる共振周波数を有する広帯域の周波数特性を実現することができる。例えば、積層コンデンサのビア密度を変えることで、等価直列インダクタンスに応じた共振周波数が異なる２つのコンデンサ部を複合化した構成が提案されている（例えば、特許文献１〜３参照）。また、このように複合化した構成を有する積層コンデンサを製造するに際し、等価直列インダクタンスが小さいコンデンサ部と等価直列インダクタンスが大きいコンデンサ部とを別々に作製して一体化するか、あるいは一方を作製した後に他方を順次積層する製造方法が提案されている（例えば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３９９５５９６号公報
【特許文献２】特開２００４−３１９２６号公報
【特許文献３】特許第４４５８８１２号公報
【特許文献４】特許第４０７９１２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の構造を有する積層コンデンサにおいては、広帯域の周波数特性が得られるものの、等価直列インダクタンスの大小に応じた２つのコンデンサ部からなる積層コンデンサの製法が複雑になることは避けられない。例えば、特許文献４に開示されている製造方法では、２つのコンデンサ部を別々に作製する手法と、一方を作製した後に他方を順次積層する手法のいずれを採用したとしても複雑な工程が必要となり、製造コストが増加する。特に、さらなる広帯域化のために、特性が異なる多数のコンデンサ部を複合化する場合には、コンデンサ部の数の増加に伴い工程が細分化し、製造コストのさらなる増加につながる。また、上記従来の製造方法で作製した積層コンデンサには、一方のコンデンサ部のみに接続される半貫通ビア導体と、２つのコンデンサ部の一体化後に両方に接続される全貫通ビア導体が存在するが、広帯域化のために半貫通ビア導体に比べて全貫通ビア導体が少なくなっている。そのため、ビア導体群全体の抵抗が高くなり、積層方向に大電流を流す電源供給路に利用することは不適切であるとともに、熱伝導性が劣化するという欠点もある。
【０００５】
本発明はこれらの問題を解決するためになされたものであり、等価直列インダクタンスが異なる複数の領域からなる積層コンデンサを複雑な工程を導入することなく一体的に作製し、周波数特性の広帯域化が容易に実現可能であるとともに低抵抗かつ大電流の供給路に適した積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の積層コンデンサは、誘電体層と内部電極層とを交互に積層してなるコンデンサ本体部と、アレイ状に配置され前記コンデンサ本体部を積層方向に貫通する複数のビア導体と、前記複数のビア導体のそれぞれの両端部に接続される複数の外部電極と、を備えた積層コンデンサにおいて、前記複数のビア導体は、前記コンデンサ本体部の一方の主面側の第１領域及び他方の主面側の第２領域における前記内部電極層と電気的に接続された第１ビア導体群と、前記第１領域における前記内部電極層と電気的に接続され、かつ前記第２領域における前記内部電極層と電気的に接続されない第２ビア導体群と、を含み前記第２ビア導体群は、前記第２領域におけるビア径が前記第１領域におけるビア径よりも小さくなるように形成されていることを特徴としている。
【０００７】
本発明の積層コンデンサによれば、コンデンサ本体部は一方の主面側の第１領域及び他方の主面側の第２領域を含み、第１ビア導体群は第１領域及び第２領域の両方の内部電極層と電気的に接続されるのに対し、第２ビア導体群は第１領域の内部電極層と電気的に接続されるが第２領域の内部電極層とは電気的に非接続である。これに加えて、第２ビア導体群のビア径は、第１領域に比べて第２領域において小さくなるように形成される。このような構造により、第１領域はビア導体の接続本数が多く、かつ第２領域はビア導体の接続本数が少ないため、等価直列インダクタンスや容量を互いに異ならせて両者を複合化することで、例えば、広帯域の周波数特性などの所望の特性を容易に実現することができる。そして、第１領域と第２領域を別々に作製するための複雑な工程は不要であり、誘電体層と電極層とを交互に積層する工程を繰り返すことで一体的に作製可能である。また、第１ビア導体群と第２ビア導体群はいずれも全貫通型であり、ビア導体群全体として低い抵抗を保つことができる。
【０００８】
本発明の積層コンデンサにおいて、第１領域における等価直列インダクタンスが第２領域における等価直列インダクタンスよりも小さいことが望ましい。すなわち、第２領域におけるビア導体の接続本数は、第１領域におけるビア導体の接続本数に比べ、第２ビア導体群の分だけ少なくなるので、他の構成が概ね共通である限り、等価直列インダクタンスは第１領域に比べて第２領域において増加する。第２ビア導体群の本数を第１ビア導体群の本数よりも十分に多く設定すれば、等価直列インダクタンスの相違を拡大して周波数帯域の広帯域化を容易に実現することができる。
【０００９】
本発明における典型的な接続形態は、複数の外部電極を、互いに異なる電位に接続される第１外部電極と第２外部電極とに区分し、第１領域及び第２領域において、第１外部電極と各ビア導体を介して電気的に接続される内部導体層と、第２外部電極と各ビア導体を介して電気的に接続される内部導体層とを積層方向で交互に配置することである。例えば、積層コンデンサを互いに異なる電位の間に接続されるデカップリングコンデンサとして機能させることができる。
【００１０】
本発明の積層コンデンサにおいて、上記構成要素は多様な形態を持たせることができる。例えば、第１ビア導体群は平面視でコンデンサ本体部の外周側に配置し、第２ビア導体群は平面視でコンデンサ本体部の内周側に配置してもよい。この場合、コンデンサ本体部は平面視で矩形に形成し、第１ビア導体群は矩形のそれぞれの角部に配置してもよい。かかる構造により、第２領域における第１ビア導体群の各ビア導体間の距離を大きく取ることができ、第２領域の等価直列インダクタンスを上げやすくなる。
【００１１】
本発明の積層コンデンサにおいて、第１ビア導体群と異極側の内部電極層との間、及び第２ビア導体群と異極側又は同極側の内部電極層との間におけるそれぞれの面方向の間隔（クリアランス径）を適宜に設定することができる。例えば、第２ビア導体群は、第２領域における同極側又は異極側の内部電極層との面方向の間隔を、第１領域における異極側の内部電極層との面方向の間隔よりも小さく設定してもよい。これにより、第２領域における内部電極層の面積を拡大して容量を高めることができる。また例えば、第２ビア導体群は、第２領域における同極側の内部電極層との面方向の間隔を、第２領域における異極側の内部電極層との面方向の間隔よりも小さく設定してもよい。これにより、第２ビア導体群の近傍において、積層方向の導体パターンの粗密差を緩和する効果を得られる。
【００１２】
また、本発明の積層コンデンサを内蔵したコンデンサ内蔵配線基板を実現してもよい。このようなコンデンサ内蔵配線基板において、例えば、コア材を開口した収容部（空洞）内に本発明の積層コンデンサを内蔵し、コア材の上部と下部にビルドアップ層を形成してもよい。これにより、広帯域の周波数特性を有する積層コンデンサをデカップリングコンデンサとして利用可能なコンデンサ内蔵配線基板を容易に実現することができる。なお、前記コンデンサ本体部に接続される電源供給路を介して電源が供給される素子をさらに設けてもよく、この場合は、前記素子を前記第１領域の近傍側の表面に配置することが望ましい。
【発明の効果】
【００１３】
本発明によれば、積層コンデンサの２つの領域に全貫通型のビア導体群を形成し、２つの領域におけるビア径と接続本数を適宜に調整することで、等価直列インダクタンスが異なる２つの領域を複合化した広帯域の周波数特性を容易に実現することができる。また、２つの領域を別々に作製することなく一体的に積層コンデンサを作製でき、複雑な工程を不要として製造コストの低減が可能となる。さらに、積層コンデンサの全てのビア導体が全貫通型であって、半貫通型のビア導体を用いていないため、ビア導体群全体の抵抗を低くすることができ、積層方向に大電流を流す電源供給路への利用に適しているとともに、良好な熱伝導性を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の積層コンデンサ１０の概略の断面構造図である。
【図２】本実施形態の積層コンデンサ１０を主面Ｓ１側から見た斜視図である。
【図３】本実施形態の積層コンデンサ１０において、第１領域Ｒ１の内部電極層３０、３１の導体パターンを示す図である。
【図４】本実施形態の積層コンデンサ１０において、第２領域Ｒ２の内部電極層３２、３３の導体パターンを示す図である。
【図５】本実施形態の積層コンデンサ１０を内蔵したコンデンサ内蔵配線基板１００の概略の断面構造図を示す図である。
【図６】本実施形態の積層コンデンサ１０の製造方法を説明する第１の断面構造図である。
【図７】図６の積層体１０ａに対するレーザ加工を説明する図である。
【図８】本実施形態の積層コンデンサ１０の製造方法を説明する第２の断面構造図である。
【図９】本実施形態の積層コンデンサ１０とは貫通孔Ｖ１、Ｖ２の形成方法が異なる場合の図１に対応する断面構造図である。
【発明を実施するための形態】
【００１５】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。ただし、以下に述べる実施形態は本発明の技術思想を適用した形態の一例であって、本発明が本実施形態の内容により限定されることはない。
【００１６】
まず、本発明を適用した積層コンデンサ１０の基本構造について説明する。図１は、本実施形態の積層コンデンサ１０の概略の断面構造図を示し、図２は、図１の積層コンデンサ１０を斜め上方から見た斜視図である。なお、図１は、図２のＡ―Ａ’断面に対応している。本実施形態の積層コンデンサ１０は、例えばチタン酸バリウム等の高誘電率セラミックを焼成したセラミック焼結体からなるビアアレイ型の積層セラミックコンデンサである。図１に示すように、積層コンデンサ１０におけるコンデンサ本体部は、一方の主面Ｓ１の側の第１領域Ｒ１と、他方の主面Ｓ２の側の第２領域Ｒ２と、第１領域Ｒ１と第２領域Ｒ２とに挟まれた中間領域ＲＣとに区分される。
【００１７】
第１領域Ｒ１は、複数のセラミック誘電体層２０を積層形成した構造を有し、それぞれのセラミック誘電体層２０の間には内部電極層３０、３１が交互に配置されている。２種類の内部電極層３０、３１が各セラミック誘電体層２０を挟んで対向することで両電極層の間に所定の容量が形成される。また、第２領域Ｒ２は、複数のセラミック誘電体層２１を積層形成した構造を有し、それぞれのセラミック誘電体層２１の間には内部電極層３２、３３が交互に配置されている。２種類の内部電極層３２、３３が各セラミック誘電体層２１を挟んで対向することで両電極層の間に所定の容量が形成される。一方、中間領域ＲＣは、単層のセラミック誘電体層２２のみを含み、内部電極層は形成されていない。なお、以下の説明では、内部電極層３０、３２を第１電位（例えば、グランド電位）に接続し、内部電極層３１、３３を第２電位（例えば、所定の電源電圧）に接続することを前提とする。
【００１８】
図１の積層コンデンサ１０には、第１領域Ｒ１、中間領域ＲＣ、第２領域Ｒ２のそれぞれを積層方向に貫通する複数の貫通孔に導体を埋め込んだ複数のビア導体４０、４１、５０、５１が形成されている。これらのビア導体４０、４１、５０、５１は全貫通型のビア導体であり、コンデンサ本体部を積層方向に貫通して上下を電気的に接続する役割がある。このうち、複数のビア導体４０、４１は、本発明の第１ビア導体群として機能し、第１領域Ｒ１及び第２領域Ｒ２の内部電極層３０〜３３と接続されている。すなわち、一方のビア導体４０は第１電位用の内部電極層３０、３２に接続され、他方のビア導体４１は第２電位用の内部電極層３１、３３に接続される。これに対し、複数のビア導体５０、５１は、本発明の第２ビア導体群として機能し、第１領域Ｒ１の内部電極層３０、３１に接続されるが、第２領域Ｒ２の内部電極層３２、３３には接続されない。すなわち、一方のビア導体５０は第１電位用の内部電極層３０に接続され、他方のビア導体５１は第２電位用の内部電極層３１に接続される。そして、図１に示すように、第１ビア導体群であるビア導体４０、４１は積層コンデンサ１０の全領域で一定のビア径を有するのに対し、第２ビア導体群であるビア導体５０、５１は第１領域Ｒ１のビア径に比べて第２領域Ｒ２のビア径が小さくなっている。この点に関しては後述する。
【００１９】
一方の主面Ｓ１側の外部電極層には、それぞれのビア導体４０、４１、５０、５１の上端部に接続された複数の外部電極６０、６１が形成されている。また、他方の主面Ｓ２側の外部電極層には、それぞれのビア導体４０、４１、５０、５１の下端部に接続された複数の外部電極７０、７１が形成されている。このうち、積層方向で対向する複数の外部電極６０、７０が第１電位用の外部電極群であり、積層方向で対向する複数の外部電極６１、７１が第２電位用の外部電極群である。図２に示すように、主面Ｓ１側の外部電極層においては、第１電位用の外部電極６０と第２電位用の外部電極６１がアレイ状に配置されている。外部電極６０、６１はいずれも共通の直径かつ共通の間隔で並んでいる。図示しない主面Ｓ２側の外部電極層においても、図２の外部電極６０、６１と同様の構造を有する外部電極７０、７１がアレイ状に配置されている。
【００２０】
ここで、図２の例では、全部で３６個（６×６個）の外部電極６０、６１が示されている。このうち、図２の主面Ｓ１側の外部電極層において、方形の４隅に位置する４個（２個ずつ）の外部電極６０、６１が第１ビア導体群であるビア導体４０、４１に接続され、それ以外の３２個の（１６個ずつの）外部電極６０、６１が第２ビア導体群であるビア導体５０、５１に接続される。従って、第１ビア導体群は４隅に位置する４本の（２本ずつの）ビア導体４０、４１のみを含み、第２ビア導体群はそれ以外の３２本の（１６本ずつの）ビア導体５０、５１のみを含む。第１ビア導体群のビア本数が第２ビア導体群のビア本数より十分に少ないのは、第１領域Ｒ１及び第２領域Ｒ２の特性上の相違に基づくものであるが、この点については後述する。なお、本実施形態の第１及び第２ビア導体群は図２の配置には限定されず、かつ第１ビア導体群の位置は４隅に限定されないが、第１ビア導体群を外周側における互いに比較的離れた位置に配置することが望ましい。なお、平面視で略方形の積層コンデンサ１０を前提にすると、４隅の対角同士が最も大きな距離となる。
【００２１】
一般にコンデンサは、容量Ｃと等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）Ｌと直列抵抗Ｒとの直列回路により表すことができる。高周波領域を含む広い周波数範囲を想定する場合は、直列抵抗Ｒの影響が小さいので、主に容量Ｃと等価直列インダクタンスＬの関係を考えればよい。この場合、コンデンサの自己共振周波数ｆ０は、ｆ０＝１／［２π（ＬＣ）１／２］と表すことができる。本実施形態の積層コンデンサ１０は、第１領域Ｒ１の等価直列インダクタンスを、第２領域Ｒ２の等価直列インダクタンスに比べて十分小さくなるような特性を有することを特徴としている。これにより、第２領域Ｒ２に比べて第１領域Ｒ１の自己共振周波数ｆ０が相対的に高くなるので、広帯域の周波数特性を実現することができる。
【００２２】
図１の例を参照すると、第１領域Ｒ１においては、３６本のビア導体４０、４１、５０、５１の全てを介して５層の内部電極層３０、３１が電気的に接続されている。これに対し、第２領域Ｒ２においては、４本のビア導体４０、４１（第１ビア導体群）のみを介して５層の内部電極層３２、３３が電気的に接続されている。換言すれば、第１領域Ｒ１と第２領域Ｒ２を比べると、内部電極層のトータルの面積は大きな違いはないが、ビア導体の接続本数が大きく異なる。そのため、ビア導体の接続本数が多い第１領域Ｒ１の等価直列インダクタンスは、ビア導体の接続本数が少ない第２領域Ｒ２の等価直列インダクタンスに比べ、大幅に小さい値になる。なお、第１領域Ｒ１の容量と第２領域Ｒ２の容量についても、内部電極層３０〜３３の配置に依存する相違があるが、この点は後述する。
【００２３】
また、積層コンデンサ１０の直流特性に着目すると、全てのビア導体４０、４１、５０、５１が全貫通型であるため、上端の外部電極６０、６１と下端の外部電極７０、７１とを結ぶ３６本のビア導体４０、４１、５０、５１の全てを経由して電流が流れる。例えば、一部に半貫通型のビア導体を含む場合は、その部分では電流が流れないため直流抵抗が増加することが避けられないのに対し、本実施形態の構造では全貫通型のビア導体４０、４１、５０、５１のビア導体群全体における抵抗の増加を防止することができる。よって、積層コンデンサ１０をデカップリング及び電源供給路用途に用いる場合は、上端の外部電極６０、６１と下端の外部電極７０、７１の間に大きな電流を流すことができる。さらに、全貫通型のビア導体４０、４１、５０、５１を用いれば、良好な熱伝導性を保つことができる。
【００２４】
次に、図１の積層コンデンサ１０において、各内部電極層３０〜３３の具体的な導体パターンについて図３及び図４を参照して説明する。図３（Ａ）は、第１領域Ｒ１の第１電位用の内部電極層３０の導体パターンを示している。図３（Ａ）に示すように、図２の配置と同様、４隅の４本のビア導体４０、４１（第１ビア導体群）と、それ以外の３２本のビア導体５０、５１（第２ビア導体群）がアレイ状に配置されている。それぞれのビア導体４０、４１、５０、５１は、いずれもビア径Ｄ１を有する。そして、第１電位用の２本のビア導体４０及び第１電位用の１６本のビア導体５０は、同極である内部電極層３０と電気的に接続されている。これに対し、第２電位用の２本のビア導体４１及び第２電位用の１６本のビア導体５１のそれぞれの周囲にはクリアランスホールＣＨが形成され、異極である内部電極層３０と絶縁されている。それぞれのクリアランスホールＣＨは、クリアランス径Ｃ１（直径）の円形の形状を有する。
【００２５】
また、図３（Ｂ）は、第１領域Ｒ１の第２電位用の内部電極層３１の導体パターンを示している。図３（Ｂ）におけるビア導体４０、４１、５０、５１の配置、及びそれぞれのビア径Ｄ１については、図３（Ａ）と同様である。第２電位用の２本のビア導体４１及び第２電位用の１６本のビア導体５１は、同極である内部電極層３１と電気的に接続されている。これに対し、第１電位用の２本のビア導体４０及び第１電位用の１６本のビア導体５０のそれぞれの周囲には、図３（Ａ）と同様のクリアランス径Ｃ１で円形のクリアランスホールＣＨが形成され、異極である内部電極層３１と絶縁されている。
【００２６】
なお、図３において、ビア導体４０、４１、５０、５１のビア径Ｄ１は、例えば、０．０８〜０．１２ｍｍ程度に設定される。また、ビア導体４０、４１、５０、５１の各クリアランスホールＣＨのクリアランス径Ｃ１は、例えば、０．３〜０．４ｍｍ程度に設定される。
【００２７】
次に図４（Ａ）は、第２領域Ｒ２の第１電位用の内部電極層３２の導体パターンを示している。図４（Ａ）に示すように、図３の配置と同様、４隅の４本のビア導体４０、４１（第１ビア導体群）と、それ以外の３２本のビア導体５０、５１（第２ビア導体群）がアレイ状に配置されている。第１ビア導体群の各ビア導体４０、４１は図３と同様のビア径Ｄ１を有するのに対し、第２ビア導体群の各ビア導体５０、５１は、ビア径Ｄ１より小さいビア径Ｄ２を有する。そして、第１電位用の２本のビア導体４０は、同極である内部電極層３２と電気的に接続されている。これに対し、第２電位用の２本のビア導体４１の周囲には、図３と同様のクリアランス径Ｃ１で円形のクリアランスホールＣＨが形成され、異極である内部電極層３２と絶縁されている。また、第１電位用の１６本のビア導体５０の周囲には、クリアランス径Ｃ２で円形のクリアランスホールＣＨが形成され、同極である内部電極層３２と絶縁されている。さらに、第２電位用の１６本のビア導体５１の周囲には、クリアランス径Ｃ３で円形のクリアランスホールＣＨが形成され、異極である内部電極層３２と絶縁されている。
【００２８】
また、図４（Ｂ）は、第２領域Ｒ２の第２電位用の内部電極層３３の導体パターンを示している。図４（Ｂ）におけるビア導体４０、４１、５０、５１の配置、及びそれぞれのビア径Ｄ１、Ｄ２については、図４（Ａ）と同様である。第２電位用の２本のビア導体４１は、同極である内部電極層３３と電気的に接続されている。これに対し、第１電位用の２本のビア導体４０の周囲には、図４（Ａ）と同様のクリアランス径Ｃ１で円形のクリアランスホールＣＨが形成され、異極である内部電極層３３と絶縁されている。また、第２電位用の１６本のビア導体５１の周囲には、図４（Ａ）と同様のクリアランス径Ｃ２で円形のクリアランスホールＣＨが形成され、同極である内部電極層３３と絶縁されている。さらに、第１電位用の１６本のビア導体５０の周囲には、図４（Ａ）と同様のクリアランス径Ｃ３で円形のクリアランスホールＣＨが形成され、異極である内部電極層３３と絶縁されている。
【００２９】
なお、図４において、ビア導体５０、５１のビア径Ｄ２は、例えば、０．０４〜０．０８ｍｍ程度に設定される。また、ビア導体５０、５１の各クリアランスホールＣＨに関し、クリアランス径Ｃ２は、例えば、０．２１〜０．３３ｍｍ程度に設定され、クリアランス径Ｃ３は、例えば、０．２４〜０．３６ｍｍ程度に設定される。ビア導体４０、４１のビア径Ｄ１及びクリアランス径Ｃ１については、上述した通りである。
【００３０】
以上のように、第２領域Ｒ２においてビア導体５０、５１のビア径Ｄ２を小さく設定したことにより、クリアランス径Ｃ２、Ｃ３をそれほど大きくしなくても、ビア導体５０、５１と内部電極層３２、３３との間の絶縁を確実に確保することができる。仮に、第２領域Ｒ２においてビア径Ｄ２がビア径Ｄ１と同じ値である場合は内部電極層３２、３３との絶縁確保のためにクリアランス径Ｃ２、Ｃ３を大きくせざるを得ない。よって、内部電極層３２、３３の対向面積が小さくなり、その分だけ第２領域Ｒ２の容量値が小さくなるが、本実施形態においてはクリアランス径Ｃ２、Ｃ３を小さくすることで内部電極層３２、３３の対向面積を確保して第２領域Ｒ２の容量値を大きくすることができる。
【００３１】
図４において、第２ビア導体群に対し同極側のクリアランス径Ｃ２と異極側のクリアランス径Ｃ３は、Ｃ２＜Ｃ３の関係を満たしているが、これは、同極側については部分的に接触したときに第２領域Ｒ２のインダクタンス値の誤差の要因となるだけであるのに対し、異極側については電気的ショートによって積層コンデンサ１０として機能しなくなる事態を防止する観点から十分なマージンを取ったものである。一方、第２領域Ｒ２におけるクリアランスホールＣＨの部分が積層方向で重なり、導体パターンの有無による粗密差が生じるが、上記のように同極側と異極側でクリアランス径Ｃ２、Ｃ３を異ならせることにより、粗密差を緩和する効果がある。これにより、積層コンデンサ１０の反り等の変形を抑制することができる。
【００３２】
以上、図１〜図４に示した積層コンデンサ１０は一例であって、基本構造を有する限り、寸法パラメータや配置等については多様な変更が可能である。例えば、実際の積層コンデンサ１０では、内部電極層３０〜３３の積層数やビア導体４０、４１、５０、５１の本数をより増加させることができる。また、各クリアランスホールＣＨのクリアランス径Ｃ１、Ｃ２、Ｃ３は、本発明の特徴を損わない限り、適宜に変更可能である。さらに、図１においては、第１領域Ｒ１と第２領域Ｒ２とに挟まれた中間領域ＲＣを示しているが、第１領域Ｒ１の内部電極層３０、３１と第２領域Ｒ２の内部電極層３２、３３との間を広く確保する必要がなければ、中間領域ＲＣは設けなくてもよい。
【００３３】
以下の表１は、本実施形態の積層コンデンサ１０に関し、所定の設計条件の下で得られた特性例を示している。すなわち、方形の積層コンデンサ１０のサイズを平面視で１８．６ｍｍ×１８．６ｍｍに設定し、ビア導体４０、４１、５０、５１の本数を全部で１０００本とし、そのうち４隅にはビア導体４０、４１を２本ずつ配置するとともに、内部電極層３０〜３３の積層数を全部で１１０層とし、そのうち第１領域Ｒ１と第２領域Ｒ２の積増数をそれぞれ５５層とした。このような条件の下、第１領域Ｒ１及び第２領域Ｒ２において、それぞれの容量及び等価直列インダクタンス（ＥＳＬ）として、表１に示す評価結果が得られた。
【００３４】
【表１】
【００３５】
このように、等価直列インダクタタンスに関しては、接続されるビア導体の本数の相違を反映して、第１領域Ｒ１に比べて第２領域Ｒ２の方が十分に大きな値を得られることが確認された。また、容量に関しては、主に内部電極層３０〜３３の面積の若干の相違（クリアランス径の相違）を反映して、第１領域Ｒ１に比べて第２領域Ｒ２の方が大きな値を得られることが確認された。従って、表１の結果から、積層コンデンサ１０の特性として、自己共振周波数ｆ０が大きく異なる２つの特性を含む広帯域の周波数特性を実現することができる。このように、第１領域Ｒ１と第２領域Ｒ２との周波数特性の違いは、両者の等価直列インダクタタンスの違いが支配的であるが、両者の容量の違いも寄与していることがわかる。
【００３６】
次に、本実施形態の積層コンデンサ１０の応用例の一つとして、積層コンデンサ１０を内蔵したコンデンサ内蔵配線基板について説明する。図５は、コンデンサ内蔵配線基板１００（以下、単に配線基板１００と呼ぶ）の概略の断面構造図を示している。図５に示すように、本実施形態の配線基板１００は、コア材１０１と、コア材１０１の上面側のビルドアップ層１０２（積層部）と、コア材１０１の下面側のビルドアップ層１０３（積層部）とを含む構造を有している。本実施形態の配線基板１００は、その内部に部品としての積層コンデンサ１０が内蔵されるとともに、上部に半導体素子である半導体チップ２００が載置されている。
【００３７】
コア材１０１は、例えば、ガラス繊維を含んだエポキシ樹脂からなる。コア材１０１には、中央領域を貫通する収容穴部１０１ａが形成され、この収容穴部１０１ａに本実施形態の積層コンデンサ１０が埋め込まれた状態で収容されている。コア材１０１には、外周領域を積層方向に貫通する複数のスルーホール導体１１１が形成され、スルーホール導体１１１の内部が例えばＳｉＯ２などのフィラー材を含有するエポキシ等からなる閉塞体１１２で埋められている。また、収容穴部１０１ａと積層コンデンサ１０の側面との間隙部には樹脂充填材１１０が充填されている。樹脂充填材１１０は、例えば熱硬化性樹脂からなり、コア材１０１に対する積層コンデンサ１０の相対的な変形を吸収するように作用する。積層コンデンサ１０の上側の各外部電極６０、６１（図１）は上方のビルドアップ層１０２と電気的に接続されるとともに、積層コンデンサ１０の下側の各外部電極７０、７１（図１）は下方のビルドアップ層１０３と電気的に接続される。
【００３８】
上方のビルドアップ層１０２は、コア材１０１の上部の樹脂絶縁層１０４と、樹脂絶縁層１０４の上部の樹脂絶縁層１０５と、樹脂絶縁層１０５の上部のソルダーレジスト層１０６とが積層形成された構造を有する。樹脂絶縁層１０４の上面には導体層１２１が形成され、樹脂絶縁層１０５の上面には複数の端子パッド１２３が形成されている。樹脂絶縁層１０４の所定箇所には、積層コンデンサ１０の外部電極６０、６１と導体層１２１を積層方向に接続導通する複数のビア導体１２０が設けられている。また、樹脂絶縁層１０５の所定箇所には、導体層１２１と複数の端子パッド１２３を積層方向に接続導通する複数のビア導体１２２が設けられている。ソルダーレジスト層１０６は、複数箇所が開口されて複数の端子パッド１２３が露出し、そこに複数の半田バンプ１２４が形成されている。各々の半田バンプ１２４は、配線基板１００に載置される半導体チップ２００の各パッド２０１に接続される。
【００３９】
下方のビルドアップ層１０３は、コア材１０１の下部の樹脂絶縁層１０７と、樹脂絶縁層１０７の下部の樹脂絶縁層１０８と、樹脂絶縁層１０８の下部のソルダーレジスト層１０９とが積層形成された構造を有する。樹脂絶縁層１０７の下面には導体層１３１が形成され、樹脂絶縁層１０８の下面には複数のＢＧＡ用パッド１３３が形成されている。樹脂絶縁層１０７の所定箇所には、積層コンデンサ１０の外部電極７０、７１と導体層１３１を積層方向に接続導通する複数のビア導体１３０が設けられている。また、樹脂絶縁層１０８の所定箇所には、導体層１３１と複数のＢＧＡ用パッド１３３を積層方向に接続導通する複数のビア導体１３２が設けられている。ソルダーレジスト層１０９は、複数箇所が開口されて複数のＢＧＡ用パッド１３３が露出し、そこに複数の半田ボール１３４が接続される。なお、配線基板１００は、複数の半田ボール１３４を介して、図示されない外部基材と電気的に接続される。
【００４０】
図５の配線基板１００の断面構造において、積層コンデンサ１０の上側では、半田バンプ１２４、端子パッド１２３、ビア導体１２２、導体層１２１、ビア導体１２０を経由して、半導体チップ２００の所定のパッド２０１と積層コンデンサ１０の外部電極６０、６１の間が電気的に接続される。同様に、積層コンデンサ１０の下側では、ビア導体１３０、導体層１３１、ビア導体１３２、ＢＧＡ用パッド１３３、半田ボール１３４を経由して、積層コンデンサ１０の外部電極７０、７１と外部基材の所定の端子の間が電気的に接続される。そして、積層コンデンサ１０を、半導体チップ２００に供給される電源電圧のデカップリング用のコンデンサとして機能させる場合は、上記の経路により、積層コンデンサ１０の正極を半導体チップ２００の電源電圧用のパッド２０１に接続し、積層コンデンサ１０の負極を半導体チップ２００のグランド電位用のパッド２０１に接続すればよい。
【００４１】
以下、本実施形態の積層コンデンサ１０の製造方法の概略について説明する。まず、周知の手法に従って、セラミックグリーンシートを用意し、その表面に導体層となる導電性ペーストをスクリーン印刷により形成した状態で積層する。そして、かかる工程を繰り返すことにより、図６に示すように、セラミック誘電体層２０、２１、２２となるべきセラミックグリーンシートと、内部電極層３０、３１、３２、３３となるべき導電性ペーストとが交互に積層された積層体１０ａが得られる。このように、本実施形態においては、積層コンデンサ１０の第１領域Ｒ１と第２領域Ｒ２とを別々に作製する必要がない。
【００４２】
次いで、積層体１０ａに対し、ビア導体４０、４１、５０、５１を形成するためのレーザ加工を施す。例えば、図７（Ａ）に示すように、積層体１０ａの主面Ｓ１においてビア導体４０、４１、５０、５１の形成予定位置ＰＶに対し、所定の順番でレーザの位置を順次移動させながら上方から下方にレーザ照射を行う。このとき、レーザのビーム径やショット数などの加工条件を適切に制御することにより、４隅のビア導体４０、４１に対応する貫通孔Ｖ１と、それ以外のビア導体５０、５１に対応する貫通孔Ｖ２とを順次形成する。
【００４３】
一般に、レーザは図７（Ｂ）に示すようなパルス波形によって発振する。すなわち、パルス波形の１周期Ｔがレーザの１ショットを構成し、１ショット内にパルス幅ＰＷの１つのパルスが含まれる。レーザ照射時のエネルギーは、パルス幅ＰＷとレーザ出力の積に比例する。また、レーザビームの焦点を調節することにより、ビーム径を変更することができる。そして、図７（Ｂ）の１ショット毎に各々の形成予定位置ＰＶを変更し、それを所定のショット数に達するまで周期的に繰り返すことにより（サイクル加工）、貫通孔Ｖ１、Ｖ２を徐々に深くすることができる。
【００４４】
また、図８に示すように、第１領域Ｒ１では貫通孔Ｖ１、Ｖ２が共通のビア径Ｄ１（図３）となるように同一のビーム径でレーザ加工を制御するとともに、第２領域Ｒ２では貫通孔Ｖ１、Ｖ２が異なるビア径Ｄ１、Ｄ２（図４）となるように異なるビーム径でレーザ加工を制御する。すなわち、ビア導体４０、４１に対応する貫通孔Ｖ１はビア径Ｄ１が固定であるため、全てのショットで同一のビーム径を維持する一方、ビア導体５０、５１に対応する貫通孔Ｖ２はビア径Ｄ１からビア径Ｄ２に細くなるので、図８の中間領域ＲＣの境界位置に対応する所定のショット数に達したときにビーム径を減少させればよい。これにより、積層体１０ａには、図８に示す断面形状を有する貫通孔Ｖ１、Ｖ２を形成することができる。ただし、上記の説明では積層体１０ａの一方の主面Ｓ１の側からレーザ照射を行う場合を説明したが、これに限らず、積層体１０ａの両方の主面Ｓ１、Ｓ２の側からレーザ照射を行ってもよい。この場合、貫通孔Ｖ２については、上方からのレーザ照射でビア径Ｄ１に対応する広いビーム径とし、下方からのレーザ照射でビア径Ｄ２に対応する細いビーム径として、それぞれのレーザ加工を制御すればよい。
【００４５】
次いで、図１に示すように、図８の貫通孔Ｖ１、Ｖ２のそれぞれの内部に導電性ペーストを充填する。これにより、貫通孔Ｖ１、Ｖ２内の導電性ペーストがそれぞれ対応する内部電極層３０〜３３に接続される。また、それぞれの貫通孔Ｖ１、Ｖ２の上端側の外部電極６０、６１となる導電性ペーストがスクリーン印刷により形成されるとともに、それぞれの貫通孔Ｖ１、Ｖ２の下端側の外部電極７０、７１となる導電性ペーストがスクリーン印刷により形成される。その後、積層体１０ａを乾燥させ、所定の条件で同時焼成することにより焼成積層体を形成する。これにより、各層のセラミックグリーンシートが焼結し、内部電極層３０〜３３、ビア導体４０、４１、５０、５１、外部電極６０、６１、７０、７１にそれぞれ含まれる導電性ペースト中の成分が焼結してセラミック焼結体となる。以上のようにして、図１の構造を有する積層コンデンサ１０が得られる。
【００４６】
本実施形態の積層コンデンサ１０は、上記の製造方法によって説明したように、第１領域Ｒ１と第２領域Ｒ２とを別々に作製することは必要なく、一体的なコンデンサ本体部として作製することができる。よって、周波数特性が異なる２つのコンデンサ本体部を作製するための複雑な工程が不要となるし、個々の領域に半貫通型のビア導体を形成する必要もない。従って、本実施形態の積層コンデンサ１０の構造を採用することにより、製造工程を簡素化して製造コストを低減する効果がある。また、本実施形態の積層コンデンサ１０は、ビア導体４０、４１、５０、５１の接続本数とビア径を調節することで、所望の周波数特性を容易に実現することができる。
【００４７】
本実施形態の積層コンデンサ１０に関しては、上述の製造方法に限らず多様な変形例がある。図９は、上述の製造方法とは貫通孔Ｖ１、Ｖ２の形成方法が異なる場合の図１に対応する断面構造図を示している。具体的には、図９の断面構造においては、第２ビア導体群であるビア導体５０、５１が第１領域Ｒ１では図１と同様のビア径Ｄ１で形成されるが、第２領域Ｒ２ではテーパ状に変化する。すなわち、第１領域Ｒ１の上部から第２領域Ｒ２の下部にかけて、ビア導体５０、５１のビア径が徐々に細くなっていくことがわかる。通常、レーザ加工は、その特性上、照射側の近傍から遠方にかけて貫通孔の径が細くなる傾向があり、第１領域Ｒ１で各ビア導体４０、４１、５０、５１は、実際には僅かにテーパ状になっている。しかし、ビア導体４０、４１及び第１領域Ｒ１のビア導体５０、５１は、レーザ照射の際に融点が低い内部電極層３０〜３３の領域を含めて開口するのに対し、内部電極層３２、３３に接続されない第２領域Ｒ２のビア導体５０、５１は、融点が高いセラミックの領域のみを開口することになり、他の部分と比べてテーパの形状が顕著になる。このように、図９に示すようなテーパ状のビア導体５０、５１を有する場合であっても、第１領域Ｒ１に比べて第２領域Ｒ２のビア径が細いため、本実施形態の積層コンデンサ１０の効果を得ることができる。
【００４８】
以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で多様な変更を施すことができる。例えば、本実施形態では、積層コンデンサ１０のコンデンサ本体部が、互いに等価直列インダクタンスが異なる第１領域Ｒ１と第２領域Ｒ２を含む場合を説明したが、これに限らず、互いに等価直列インダクタンスが異なる３つ以上の領域を複合化して積層コンデンサ１０を構成してもよい。この場合、３つ以上の領域におけるビア導体との接続本数やビア径を適切に設定することにより、より広帯域の周波数特性を有する積層コンデンサを実現可能となる。さらに、その他の点についても上記実施形態により本発明の内容が限定されるものではなく、本発明の作用効果を得られる限り、上記実施形態に開示した内容には限定されることなく適宜に変更可能である。
【符号の説明】
【００４９】
１０…積層コンデンサ
２０、２１、２２…セラミック誘電体層
３０、３１、３２、３３…内部電極層
４０、４１、５０、５１…ビア導体
６０、６１、７０、７１…外部電極
１００…コンデンサ内蔵配線基板
Ｒ１…第１領域
Ｒ２…第２領域
ＲＣ…中間領域
ＣＨ…クリアランスホール
【特許請求の範囲】
【請求項１】
誘電体層と内部電極層とを交互に積層してなるコンデンサ本体部と、アレイ状に配置され前記コンデンサ本体部を積層方向に貫通する複数のビア導体と、前記複数のビア導体のそれぞれの両端部に接続される複数の外部電極と、を備えた積層コンデンサにおいて、
前記複数のビア導体は、
前記コンデンサ本体部の一方の主面側の第１領域及び他方の主面側の第２領域における前記内部電極層と電気的に接続された第１ビア導体群と、
前記第１領域における前記内部電極層と電気的に接続され、かつ前記第２領域における前記内部電極層と電気的に接続されない第２ビア導体群と、
を含み
前記第２ビア導体群は、前記第２領域におけるビア径が前記第１領域におけるビア径よりも小さくなるように形成されていることを特徴とする積層コンデンサ。
【請求項２】
前記複数の外部電極は、互いに異なる電位に接続される第１外部電極と第２外部電極とに区分され、
前記第１領域及び前記第２領域において、前記第１外部電極と前記ビア導体を介して電気的に接続される前記内部導体層と、前記第２外部電極と前記ビア導体を介して電気的に接続される前記内部導体層とが積層方向で交互に配置されることを特徴とする請求項１に記載の積層コンデンサ。
【請求項３】
前記第１領域における等価直列インダクタンスが前記第２領域における等価直列インダクタンスよりも小さいことを特徴とする請求項１又は２に記載の積層コンデンサ。
【請求項４】
前記第１ビア導体群は、平面視で前記コンデンサ本体部の外周側に配置され、前記第２ビア導体群は、平面視で前記コンデンサ本体部の内周側に配置されているビア導体を含むことを特徴とする請求項１から３のいずれか一項に記載の積層コンデンサ。
【請求項５】
前記コンデンサ本体部は平面視で矩形に形成され、前記第１ビア導体群は前記矩形のそれぞれの角部に配置されていることを特徴とする請求項４に記載の積層コンデンサ。
【請求項６】
前記第２ビア導体群は、前記第２領域における前記内部電極層との面方向の間隔が、前記第１領域における異極側の前記内部電極層との面方向の間隔よりも小さく設定されていることを特徴とする請求項１から５のいずれか一項に記載の積層コンデンサ。
【請求項７】
前記第２ビア導体群は、前記第２領域における同極側の前記内部電極層との面方向の間隔が、前記第２領域における異極側の前記内部電極層との面方向の間隔よりも小さく設定されていることを特徴とする請求項６に記載の積層コンデンサ
【請求項８】
請求項１から７のいずれか一項に記載の積層コンデンサを内蔵したことを特徴とするコンデンサ内蔵配線基板。
【請求項９】
前記積層コンデンサに接続される電源供給路を介して電源が供給される素子をさらに備え、当該素子は前記第１領域の近傍側の表面に配置されることを特徴とする請求項８に記載のコンデンサ内蔵配線基板。
【請求項１】
誘電体層と内部電極層とを交互に積層してなるコンデンサ本体部と、アレイ状に配置され前記コンデンサ本体部を積層方向に貫通する複数のビア導体と、前記複数のビア導体のそれぞれの両端部に接続される複数の外部電極と、を備えた積層コンデンサにおいて、
前記複数のビア導体は、
前記コンデンサ本体部の一方の主面側の第１領域及び他方の主面側の第２領域における前記内部電極層と電気的に接続された第１ビア導体群と、
前記第１領域における前記内部電極層と電気的に接続され、かつ前記第２領域における前記内部電極層と電気的に接続されない第２ビア導体群と、
を含み
前記第２ビア導体群は、前記第２領域におけるビア径が前記第１領域におけるビア径よりも小さくなるように形成されていることを特徴とする積層コンデンサ。
【請求項２】
前記複数の外部電極は、互いに異なる電位に接続される第１外部電極と第２外部電極とに区分され、
前記第１領域及び前記第２領域において、前記第１外部電極と前記ビア導体を介して電気的に接続される前記内部導体層と、前記第２外部電極と前記ビア導体を介して電気的に接続される前記内部導体層とが積層方向で交互に配置されることを特徴とする請求項１に記載の積層コンデンサ。
【請求項３】
前記第１領域における等価直列インダクタンスが前記第２領域における等価直列インダクタンスよりも小さいことを特徴とする請求項１又は２に記載の積層コンデンサ。
【請求項４】
前記第１ビア導体群は、平面視で前記コンデンサ本体部の外周側に配置され、前記第２ビア導体群は、平面視で前記コンデンサ本体部の内周側に配置されているビア導体を含むことを特徴とする請求項１から３のいずれか一項に記載の積層コンデンサ。
【請求項５】
前記コンデンサ本体部は平面視で矩形に形成され、前記第１ビア導体群は前記矩形のそれぞれの角部に配置されていることを特徴とする請求項４に記載の積層コンデンサ。
【請求項６】
前記第２ビア導体群は、前記第２領域における前記内部電極層との面方向の間隔が、前記第１領域における異極側の前記内部電極層との面方向の間隔よりも小さく設定されていることを特徴とする請求項１から５のいずれか一項に記載の積層コンデンサ。
【請求項７】
前記第２ビア導体群は、前記第２領域における同極側の前記内部電極層との面方向の間隔が、前記第２領域における異極側の前記内部電極層との面方向の間隔よりも小さく設定されていることを特徴とする請求項６に記載の積層コンデンサ
【請求項８】
請求項１から７のいずれか一項に記載の積層コンデンサを内蔵したことを特徴とするコンデンサ内蔵配線基板。
【請求項９】
前記積層コンデンサに接続される電源供給路を介して電源が供給される素子をさらに備え、当該素子は前記第１領域の近傍側の表面に配置されることを特徴とする請求項８に記載のコンデンサ内蔵配線基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−４２０８３（Ｐ２０１３−４２０８３Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１１−１７９６８０（Ｐ２０１１−１７９６８０）
【出願日】平成２３年８月１９日（２０１１．８．１９）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２３年８月１９日（２０１１．８．１９）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
[ Back to top ]