積層セラミックコンデンサおよびこれを用いたジャンパ実装構造
【課題】 従来の積層セラミックコンデンサを用いると、両面回路基板の表面に実装された、電源およびグランド接続端子が信号線接続端子よりも内側に配置された負荷ＩＣへ、両面回路基板の裏面において電源配線をジャンパ接続することができない。
【解決手段】 積層セラミックコンデンサ３１の胴体部分の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく、長手方向両側の一方の外部電極３４ａ，３４ｂが、基板裏面の電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向両側の他方の外部電極３５ａ，３５ｂが、基板裏面のグランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。
【解決手段】 積層セラミックコンデンサ３１の胴体部分の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく、長手方向両側の一方の外部電極３４ａ，３４ｂが、基板裏面の電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向両側の他方の外部電極３５ａ，３５ｂが、基板裏面のグランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号線接続端子が基板実装面の外周側、電源接続端子および基準電位接続端子が信号線接続端子よりも内側に配置された負荷ＩＣへ電源配線をジャンパ接続する積層セラミックコンデンサ、およびこれを用いたジャンパ実装構造に関するものである。
【背景技術】
【０００２】
従来、積層セラミックコンデンサ構造を用いた貫通コンデンサとして、特許文献１に開示された３端子コンデンサがある。この種の３端子コンデンサは、コンデンサ長手方向の両側に設けられたホット外部電極間を導通させる貫通内部電極をコンデンサ内部に有する。また、この貫通内部電極との間で静電容量を形成するグランド内部電極をコンデンサ内部に有し、このグランド内部電極に接続されるグランド外部電極を、コンデンサ長手方向に直交する短手方向の両側に有する。
【０００３】
３端子コンデンサ１は、例えば、図１（ａ）の斜視図に示すように、回路基板２に実装される。回路基板２には、スイッチングレギュレータＩＣ３、パワーインダクタ４、および電解コンデンサ５からなるＤＣ／ＤＣコンバータモジュール６が回路電源として構成されている。ＤＣ／ＤＣコンバータモジュール６から出力される電源は、電源供給側電源配線パターン７、３端子コンデンサ１、および負荷側電源配線パターン８を経由して、終端負荷ＩＣ(Integrated Circuit：ＬＳＩ(Large Scale Integrated Circuit)を含む）９へ供給される。この際、３端子コンデンサ１は、電源供給側電源配線パターン７と負荷側電源配線パターン８との間に形成されたグランド配線パターン１０をジャンパして、ホット外部電極１ａ，１ｂが電源配線パターン７，８に接続され、また、グランド外部電極１ｃ，１ｄが共にグランド配線パターン１０に接続される。
【０００４】
このときの３端子コンデンサ１の挿入損失特性は、図１（ｂ）に示す３端子コンデンサ１の概略斜視図のように、貫通内部電極１１ａの信号伝搬方向に対する誘導成分Ｌと、グランド内部電極１１ｂに対する容量成分Ｃとにより構成される伝送線路型フィルタとなる。この伝送線路型フィルタの等価回路図は図１（ｃ）に示され、電源配線パターン７，８によって終端負荷ＩＣ９へ供給される電源に重畳する高周波ノイズは、３端子コンデンサ１自身が持つ挿入損失特性によって除去される。
【０００５】
ところで、回路基板の高密度実装化に伴い、ＩＣのパッケージにはＢＧＡ(Ball Grid Array)パッケージが用いられている。ＢＧＡパッケージの負荷ＩＣ２２は、例えば、図２（ａ）の断面図に示すように回路基板２１の表面に実装され、通常、その基板実装面に形成されたボール状接続端子２３がビアホール２４によって回路基板２１に多層に形成された各内層２５に接続され、配線接続される。しかし、電子部品を用いて構成される完成品セットの最近のコストダウン競争により、完成品セットに用いられている多層回路基板２１も層数削減を迫られている。このため、多端子の負荷ＩＣ２２も、図２（ｂ）の断面図に示すように、安価な両面回路基板２６に実装されるようになっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−１５４６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＢＧＡパッケージの負荷ＩＣ２２は、図３（ａ）の裏面図に示すように、基板実装面に複数のボール状接続端子２３が面状に配置され、ボール状接続端子２３の中の高周波信号を取り扱う信号線接続端子群２３ａが優先的に基板実装面の外周側に配置されている。ボール状接続端子２３の中の電源およびグランド接続端子群２３ｂは、信号線接続端子群２３ａよりも内側に集中して配置されている。
【０００８】
このため、内側に集中配置された電源およびグランド接続端子群２３ｂを図２（ｂ）に示すような両面回路基板２６の回路各部と接続するには、必ず、ビアホール２７を介して電源およびグランド接続端子群２３ｂを回路基板２６の裏面に露出させて、図３（ｂ）に示すように負荷側電源・グランド配線パターン２８に接続する。そして、信号線接続端子群２３ａがビアホール２７を介して回路基板２６の裏面に露出する領域を跨いで、負荷側電源・グランド配線パターン２８を電源供給側電源・グランド配線パターン２９に接続しなければならない。
【０００９】
この場合、図１（ａ）に示す回路基板２のように３端子コンデンサ１を用いて、負荷側電源・グランド配線パターン２８と電源供給側電源・グランド配線パターン２９との間をジャンパ接続しようとしても、３端子コンデンサ１のホット外部電極１ａ，１ｂ間に形成された貫通内部電極１１ａの長さが足りず、ジャンパ接続できない。また、この貫通内部電極１１ａの長さを単に長くしても、３端子コンデンサ１の胴体部分に形成されたグランド外部電極１ｃ，１ｄが、信号線接続端子群２３ａにビアホール２７を介してつながる、回路基板２６の裏面に露出する図示しない信号線配線パターンに電気接触してしまい、ジャンパ接続できない。
【００１０】
また、３端子コンデンサ１を用いずに、負荷側と電源供給側の電源・グランド配線パターン２８，２９の間を配線パターンで接続するには、信号線接続端子群２３ａにつながる多くの信号線配線パターンの間を縫って、非常に細い配線パターンで接続しなければならず、電源配線の直流抵抗が高くなって好ましくない。
【課題を解決するための手段】
【００１１】
本発明はこのような課題を解決するためになされたもので、
長手方向の両側に形成された互いに導通する一方の外部電極と、長手方向の両側に一方の外部電極と電気的に絶縁されて形成された互いに導通する他方の外部電極と、長手方向の両側に形成された各外部電極間に構成された絶縁体で覆われた胴体部分とを備える積層セラミックコンデンサを構成した。
【００１２】
また、本発明は、
基板実装面に複数の接続端子が面状に配置され、複数の接続端子の中の信号線接続端子が基板実装面の外周側、複数の接続端子の中の電源接続端子および基準電位接続端子が信号線接続端子よりも内側の基板実装面に配置された負荷ＩＣが回路基板の一方の基板面に実装され、
長手方向の両側に互いに導通する一方の外部電極、長手方向の両側に一方の外部電極と電気的に絶縁された互いに導通する他方の外部電極が形成され、長手方向の両側に形成された各外部電極間の胴体部分が絶縁体で覆われた積層セラミックコンデンサが回路基板の他方の基板面に実装され、
信号線接続端子にビアホールを介して接続される他方の基板面に形成された信号線配線パターンを胴体部分が跨り、
長手方向一端側の一方の外部電極が他方の基板面に形成された電源配線パターンに接続され、長手方向他端側の一方の外部電極がビアホールを介して電源接続端子に接続され、長手方向一端側の他方の外部電極が他方の基板面に形成された基準電位配線パターンに接続され、長手方向他端側の他方の外部電極がビアホールを介して基準電位接続端子に接続される
ジャンパ実装構造を構成した。
【００１３】
本構成によれば、積層セラミックコンデンサの絶縁体で覆われた胴体部分の長さが、負荷ＩＣの信号線接続端子群につながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく信号線配線パターンの形成領域を跨いで、積層セラミックコンデンサの長手方向の両側に形成された一方の外部電極のそれぞれが、基板裏面に形成された電源供給側電源配線パターンと、負荷ＩＣの電源接続端子につながるビアホールとに接続される。また、長手方向の両側に形成された他方の外部電極のそれぞれが、基板裏面に形成された電源供給側基準電位配線パターンと、負荷ＩＣの基準電位接続端子につながるビアホールとに接続される。このため、電源供給側電源配線パターンと負荷ＩＣの電源接続端子につながるビアホールとの間は、積層セラミックコンデンサの長手方向の両側に形成された互いに導通する一方の外部電極により、電源配線の直流抵抗が高くなることなく、ジャンパ接続される。また、電源供給側基準電位配線パターンと負荷ＩＣの基準電位接続端子につながるビアホールとの間は、積層セラミックコンデンサの長手方向の両側に形成された互いに導通する他方の外部電極により、基準電位配線の直流抵抗が高くなることなく、ジャンパ接続される。
【００１４】
また、負荷ＩＣの電源接続端子につながるビアホールと電源供給側電源配線パターンとの間に積層セラミックコンデンサの一方の外部電極間の内部電極が介在させられ、負荷ＩＣの基準電位接続端子につながるビアホールと電源供給側基準電位配線パターンとの間に積層セラミックコンデンサの他方の外部電極間の内部電極が介在させられる。このため、一方の外部電極間および他方の外部電極間の双方の内部電極において信号伝搬方向に対する誘導成分Ｌが分布定数的に生じ、また、これらの内部電極間に容量成分Ｃが分布定数的に生じて、従来の３端子コンデンサによる伝送線路型フィルタに比べて信号伝搬方向に対する誘導成分Ｌの大きな伝送線路型フィルタが構成される。このため、負荷ＩＣの基板実装面の内側に孤立して配置された電源接続端子および基準電位接続端子形成領域に、負荷ＩＣの電源接続端子および基準電位接続端子間に発生した高周波ノイズを閉じ込め、また、負荷ＩＣから外に出ようとする高周波ノイズを分布定数的に低減させることが可能になる。また、積層セラミックコンデンサは電源および基準電位間のデカップリングコンデンサとしても働き、分布定数的に生じる容量成分Ｃに蓄えられる電荷が電圧低下時に放出されることにより、電圧変動の抑制も可能になる。
【００１５】
また、本発明は、外部電極が、積層セラミックコンデンサが実装される回路基板表面から胴体部分を浮かせる形状を有することを特徴とする。
【００１６】
積層セラミックコンデンサの胴体部分が細長く形成されることにより、回路基板に生じるたわみによって回路基板に実装された積層セラミックコンデンサの胴体部分に応力が加わり、胴体部分が折れるのが懸念される。しかし、本構成によれば、外部電極によって胴体部分が回路基板表面から浮かせられるため、回路基板に生じるたわみによる応力は胴体部分に直接伝わらず、外部電極に加わる。このため、外部電極おいて、回路基板に生じるたわみによる応力を吸収することで、積層セラミックコンデンサの胴体部分が折れるのを防止することが出来る。
【００１７】
また、本発明は、一方の外部電極と他方の外部電極との形成される個数が異なることを特徴とする。
【００１８】
また、本発明は、積層セラミックコンデンサが３端子コンデンサであり、一方の外部電極が長手方向を貫通する貫通内部電極に接続されるホット外部電極であり、他方の外部電極が、貫通内部電極と静電容量を形成するグランド内部電極に接続されるグランド外部電極であって、長手方向の一端側と他端側とに分割されていることを特徴とする。
【００１９】
これらの各構成によっても、積層セラミックコンデンサの絶縁体で覆われた胴体部分の長さが、負荷ＩＣの信号線接続端子群につながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、上記各効果を有する積層セラミックコンデンサおよびこれを用いたジャンパ実装構造が提供される。
【発明の効果】
【００２０】
本発明によれば、上記のように、積層セラミックコンデンサの胴体部分が信号線配線パターンに電気接触することなく信号線配線パターンの形成領域を跨いで、配線の直流抵抗が高くなることなく、負荷ＩＣの基板実装面内側に配置された電源および基準電位接続端子につながるビアホールと電源供給側配線パターンとの間をジャンパ接続することが可能な積層セラミックコンデンサ、およびこれを用いたジャンパ実装構造が提供される。
【図面の簡単な説明】
【００２１】
【図１】（ａ）は従来の積層セラミックコンデンサを用いたジャンパ実装構造を示す斜視図、（ｂ）は（ａ）に示す積層セラミックコンデンサに生じる誘導成分および容量成分の構成を示す概略斜視図、（ｃ）は（ｂ）に示す積層セラミックコンデンサの等価回路図である。
【図２】（ａ）は一般的な多層回路基板の断面図、（ｂ）は一般的な両面回路基板の断面図である。
【図３】（ａ）はＢＧＡパッケージＩＣの基板実装面の平面図、（ｂ）は（ａ）に示すＢＧＡパッケージＩＣを両面回路基板に実装する際に生じる問題点を説明するための断面図である。
【図４】（ａ）は本発明の一実施の形態による積層セラミックコンデンサの外観斜視図、（ｂ）はその内部構成を示す分解斜視図である。
【図５】本発明の一実施の形態による積層セラミックコンデンサを用いたジャンパ実装構造を示す回路基板の裏面図である。
【図６】（ａ）は図５に示す積層セラミックコンデンサに生じる誘導成分および容量成分の構成を示す概略斜視図、（ｂ）は（ａ）に示す積層セラミックコンデンサの等価回路図である。
【図７】（ａ）は本発明の効果を確認するために用いられた積層セラミックコンデンサ構造を示す図、（ｂ）は（ａ）に示す積層セラミックコンデンサの挿入損失特性を従来品と比較した測定結果を示すグラフである。
【図８】（ａ）は一実施の形態の第１の変形例による積層セラミックコンデンサの外観斜視図、（ｂ）は一実施の形態の第２の変形例による積層セラミックコンデンサの外観斜視図、（ｃ）は一実施の形態の第３の変形例による積層セラミックコンデンサの外観斜視図である。
【発明を実施するための形態】
【００２２】
次に、本発明の一実施の形態による積層セラミックコンデンサおよびこれを用いたジャンパ実装構造について、説明する。
【００２３】
図４（ａ）は、本実施の形態による積層セラミックコンデンサの外観斜視図、同図（ｂ）はその内部構成を示す分解斜視図である。
【００２４】
積層セラミックコンデンサ３１は、表面実装型のチップ・コンデンサであり、セラミック層３２が積層されて略直方体の形状をした誘電体３３の長手方向の両側に、一方の外部電極３４ａ，３４ｂと他方の外部電極３５ａ，３５ｂとを備える。また、長手方向の両側に形成された各外部電極３４ａ，３４ｂおよび３５ａ，３５ｂ間には、誘電体３３からなる絶縁体で覆われた胴体部分が構成されている。
【００２５】
誘電体３３の内部において、各セラミック層３２には、一方の外部電極３４ａ，３４ｂの形成側の長辺に寄った内部電極３４ｃと、他方の外部電極３５ａ，３５ｂの形成側の長辺に寄った内部電極３５ｃとが、交互に形成されている。一方の外部電極３４ａ，３４ｂは、セラミック層３２に形成された複数の内部電極３４ｃによって互いに導通する。他方の外部電極３５ａ，３５ｂは、セラミック層３２に形成された複数の内部電極３５ｃによって互いに導通し、一方の外部電極３４ａ，３４ｂと電気的に絶縁されている。
【００２６】
図５は、上記のような構成をした積層セラミックコンデンサ３１を用いた本実施の形態によるャンパ実装構造を示す回路基板の裏面図である。なお、回路基板は、内層を有しない両面回路基板であり、同図では図示されておらず、透視された状態が示されている。
【００２７】
両面回路基板の表面の一方の基板面には、ＢＧＡパッケージの負荷ＩＣ(ＬＳＩを含む）４１が実装されている。負荷ＩＣ４１は、基板実装面に複数のボール状接続端子４２が面状に配置され、複数のボール状接続端子４２の中の信号線接続端子群４２ａが基板実装面の外周側、複数のボール状接続端子４２の中の電源およびグランド接続端子群４２ｂが信号線接続端子群４２ａよりも内側の基板実装面に配置されている。
【００２８】
また、両面回路基板の裏面の他方の基板面には、上記の積層セラミックコンデンサ３１が実装されており、また、ＤＣ／ＤＣコンバータの出力電源およびグランドにつながる電源供給側電源配線パターン５１および電源供給側グランド配線パターン５２が形成されている。負荷ＩＣ４１の信号線接続端子群４２ａは、両面回路基板に形成された図示しないビアホールを介して両面回路基板の裏面に導出され、両面回路基板の裏面に形成された図示しない信号線配線パターンに接続される。積層セラミックコンデンサ３１は、この信号線配線パターンを胴体部分が跨り、両面回路基板の裏面に実装されている。
【００２９】
また、積層セラミックコンデンサ３１の長手方向一端側の一方の外部電極３４ａは電源供給側電源配線パターン５１に接続され、長手方向他端側の一方の外部電極３４ｂは、両面回路基板に形成された図示しないビアホールを介して、電源およびグランド接続端子群４２ｂの中の電源接続端子４２に接続されている。また、長手方向一端側の他方の外部電極３５ａは電源供給側グランド配線パターン５２に接続され、長手方向他端側の他方の外部電極３５ｂは、両面回路基板に形成された図示しないビアホールを介して、電源およびグランド接続端子群４２ｂの中のグランド接続端子４２に接続されている。
【００３０】
このような本実施の形態によれば、積層セラミックコンデンサ３１の絶縁体で覆われた胴体部分の誘電体３３の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく信号線配線パターンの形成領域を跨いで、積層セラミックコンデンサ３１の長手方向の両側に形成された一方の外部電極３４ａ，３４ｂのそれぞれが、基板裏面に形成された電源供給側電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向の両側に形成された他方の外部電極３５ａ，３５ｂのそれぞれが、基板裏面に形成された電源供給側グランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。このため、電源供給側電源配線パターン５１と負荷ＩＣ４１の電源接続端子４２につながるビアホールとの間は、積層セラミックコンデンサ３１の長手方向の両側に形成された互いに導通する一方の外部電極３４ａ，３４ｂにより、電源配線の直流抵抗が高くなることなく、ジャンパ接続される。また、電源供給側グランド配線パターン５２と負荷ＩＣ４１のグランド接続端子４２につながるビアホールとの間は、積層セラミックコンデンサ４１の長手方向の両側に形成された互いに導通する他方の外部電極３５ａ，３５ｂにより、グランド配線の直流抵抗が高くなることなく、ジャンパ接続される。
【００３１】
また、負荷ＩＣ４１の電源接続端子４２につながるビアホールと電源供給側電源配線パターン５１との間に積層セラミックコンデンサ３１の一方の外部電極３４ａ，３４ｂ間の内部電極３４ｃが介在させられ、負荷ＩＣ４１のグランド接続端子４２につながるビアホールと電源供給側グランド配線パターン５２との間に積層セラミックコンデンサ３１の他方の外部電極３５ａ，３５ｂ間の内部電極３５ｃが介在させられる。このため、図６（ａ）に示すように、一方の外部電極３４ａ，３４ｂ間および他方の外部電極３５ａ，３５ｂ間の双方の内部電極３４ｃ，３５ｃにおいて信号伝搬方向に対する誘導成分Ｌが分布定数的に生じ、また、これらの内部電極３４ｃ，３５ｃ間に容量成分Ｃが分布定数的に生じて、従来の３端子コンデンサによる伝送線路型フィルタに比べて信号伝搬方向に対する誘導成分Ｌの大きな伝送線路型フィルタが構成される。図６（ｂ）はこの伝送線路型フィルタの等価回路図を示す。このため、負荷ＩＣ４１の基板実装面の内側に孤立して配置された電源およびグランド接続端子群４２ｂの形成領域に、負荷ＩＣ４１の電源接続端子４２およびグランド接続端子４２間に発生した高周波ノイズを閉じ込め、また、負荷ＩＣ４１から外に出ようとする高周波ノイズを分布定数的に低減させることが可能になる。また、積層セラミックコンデンサ３１は電源およびグランド間のデカップリングコンデンサとしても働き、分布定数的に生じる容量成分Ｃに蓄えられる電荷が電圧低下時に放出されることにより、電圧変動の抑制も可能になる。
【００３２】
上述した積層セラミックコンデンサ３１を用いた本実施の形態によるャンパ実装構造により奏される効果を確認するため、ノイズ対策効果を定量的に示す量である挿入損失の周波数特性を測定した。
【００３３】
この測定では、ジャンパ型伝送線路コンデンサとして機能する上述した積層セラミックコンデンサ３１を、図７（ａ）に示すように、1005サイズ（長辺1.0ｍｍ×短辺0.5ｍｍ）で容量が０．１μＦのＬＷ逆転コンデンサ６１を１０個並列に並べて、模擬構成した。ＬＷ逆転コンデンサ６１は、一方の外部電極６１ａおよび他方の外部電極６１ｂが略直方体形状をした誘電体６２の長手方向に沿って平行に形成されている。
【００３４】
図７（ｂ）に示すグラフは、測定結果を示し、横軸は周波数(Frequency)[ＭＨｚ]、縦軸は挿入損失(Insertion Loss)[ｄＢ]を示す。また、実線で示す特性線６５は、上記のように模擬構成した本実施の形態によるジャンパ型伝送線路コンデンサについての挿入損失の測定結果、点線で示す特性線６６は、従来仕様の３端子コンデンサについての挿入損失の測定結果を表す。従来仕様の３端子コンデンサは、1608サイズ（長辺1.6ｍｍ×短辺0.8ｍｍ）で容量が１μＦの図１に示す従来品の伝送線路コンデンサである。
【００３５】
同グラフに示されるように、特性線６５で表される本実施の形態によるジャンパ型伝送線路コンデンサは、特性線６６で表される従来仕様の３端子コンデンサとほぼ同等の性能を示しているが、高周波領域では本実施の形態によるジャンパ型伝送線路コンデンサの挿入損失が大きくなり、従来仕様の３端子コンデンサを一部上回る性能を示している。これは、図６（ｂ）に等価回路図が表される本実施の形態によるジャンパ型伝送線路コンデンサは、図１（ｃ）に等価回路図が表される従来仕様の３端子コンデンサに比べ、グランド側外部電極３５ａ，３５ｂ間の信号伝搬方向に誘導成分Ｌが分布定数的に生じるからである。
【００３６】
本測定で模擬構成した積層セラミックコンデンサは、図７（ａ）に示すように一方の外部電極６１ａおよび他方の外部電極６１ｂが長手方向の両側辺に連なって形成されているため、信号伝搬方向に生じる誘導成分Ｌは実際の製品より小さくなっている。しかし、これら連なる外部電極６１ａおよび６１ｂを本実施の形態のように長手方向の両端側に分離させて形成することで、実際の製品では、信号伝搬方向に生じる誘導成分Ｌは模擬品より大きくなり、高周波領域で一部上回る特性は同図（ｂ）に示すグラフよりもさらに向上するものと考えられる。
【００３７】
図８（ａ）は、本実施の形態による積層セラミックコンデンサ３１の第１の変形例による積層セラミックコンデンサ３１Ａの外観斜視図である。なお、同図において図４と同一または相当する部分には同一符号を付して説明する。
【００３８】
この積層セラミックコンデンサ３１Ａは、誘電体３３の両側に形成された各外部電極３４ａ，３４ｂ、３５ａ，３５ｂに外部金属端子３６が半田接続されている点が、上述した本実施の形態による積層セラミックコンデンサ３１と相違する。その他の構成は積層セラミックコンデンサ３１と同じである。外部金属端子３６は、Ｌ字状に端部が折り曲げられた薄板状の金属板からなる。各外部電極３４ａ，３４ｂ、３５ａ，３５ｂは、この外部金属端子３６により、積層セラミックコンデンサ３１Ａが実装される回路基板表面からその胴体部分を浮かせる形状を有すことになる。
【００３９】
積層セラミックコンデンサ３１のジャンパ接続される距離の関係上、積層セラミックコンデンサ３１の胴体部分が細長く形成されることが予想される。その際、回路基板に生じるたわみによって回路基板に実装された積層セラミックコンデンサ３１の胴体部分に応力が加わり、胴体部分が折れるのが懸念される。しかし、本変形例の積層セラミックコンデンサ３１Ａの構成によれば、外部金属端子３６が設けられた外部電極３４ａ，３４ｂ、３５ａ，３５ｂによって積層セラミックコンデンサ３１Ａの胴体部分が回路基板表面から浮かせられるため、回路基板に生じるたわみによる応力は胴体部分に直接伝わらず、外部電極３４ａ，３４ｂ、３５ａ，３５ｂに設けられた各外部金属端子３６に加わる。このため、本変形例による積層セラミックコンデンサ３１Ａによれば、本実施の形態による積層セラミックコンデンサ３１およびこれを用いたジャンパ実装構造と同様な前述した各効果が奏されると共に、外部電極３４ａ，３４ｂ、３５ａ，３５ｂの各外部金属端子３６おいて、回路基板に生じるたわみによる応力を吸収することで、積層セラミックコンデンサ３１Ａの胴体部分が折れるのを防止することが出来る。
【００４０】
図８（ｂ）は、本実施の形態による積層セラミックコンデンサ３１の第２の変形例による積層セラミックコンデンサ３１Ｂの外観斜視図である。なお、同図において図４と同一または相当する部分には同一符号を付して説明する。
【００４１】
本変形例による積層セラミックコンデンサ３１Ｂは、長手方向両側の各中央に２個の一方の外部電極３４ａ，３４ｂ、長手方向両側の各角に４個の他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅが形成されており、一方の外部電極３４ａ，３４ｂと他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅとは形成される個数が異なっている。電源配線に接続される一方の外部電極３４ａ，３４ｂは内部電極３４ｃによって互いに導通しており、グランド配線に接続される他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅは内部電極３５ｃによって互いに導通している。なお、ここでは、一方の外部電極３４を２個、他方の外部電極３５を４個としているが、その個数はこれに限られるものでなく、適宜変更される。
【００４２】
図８（ｃ）は、本実施の形態による積層セラミックコンデンサ３１の第３の変形例による積層セラミックコンデンサ３１Ｃの外観斜視図である。なお、同図において図４と同一または相当する部分には同一符号を付して説明する。
【００４３】
本変形例による積層セラミックコンデンサ３１Ｃは３端子コンデンサであり、長手方向の両端部に一方の外部電極３４ａ，３４ｂ、この一方の外部電極３４ａ，３４ｂよりも内側両側部の長手方向両側には他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅが形成されている。電源配線に接続される一方の外部電極３４ａ，３４ｂは３端子コンデンサのホット外部電極であり、コンデンサ内部で長手方向を貫通する貫通内部電極に接続されている。また、グランド配線に接続される他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅは、３端子コンデンサのグランド外部電極であって長手方向の一端側と他端側とに分割されており、コンデンサ内部で貫通内部電極と静電容量を形成するグランド内部電極に接続されている。
【００４４】
図８（ｂ）に示す積層セラミックコンデンサ３１Ｂや図８（ｃ）に示す積層セラミックコンデンサ３１Ｃでも、積層セラミックコンデンサ３１Ｂ，３１Ｃの絶縁体で覆われた胴体部分の誘電体３３の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく信号線配線パターンの形成領域を跨いで、積層セラミックコンデンサ３１Ｂ，３１Ｃの長手方向一端側に形成された一方の外部電極３４ａが基板裏面に形成された電源供給側電源配線パターンと接続され、長手方向他端側に形成された一方の外部電極３４ｂが負荷ＩＣ４１の電源接続端子４２につながるビアホールに接続される。また、長手方向一端側に形成された他方の外部電極３５ａ，３５ｄのそれぞれが基板裏面に形成された電源供給側グランド配線パターンと接続され、長手方向他端側に形成された他方の外部電極３５ｂ，３５ｅのそれぞれが負荷ＩＣ４１のグランド接続端子４２につながるビアホールに接続される。このため、図８（ｂ）に示す積層セラミックコンデンサ３１Ｂや図８（ｃ）に示す積層セラミックコンデンサ３１Ｃの各構成によっても、本実施の形態による積層セラミックコンデンサ３１およびこれを用いたジャンパ実装構造と同様な前述した各効果が奏される。
【産業上の利用可能性】
【００４５】
本実施形態では、積層セラミックコンデンサ３１および負荷ＩＣ４１が実装される回路基板が両面回路基板である場合のジャンパ実装構造について、説明した。しかし、図２（ａ）に示すような、内層２５を有する多層回路基板２１にも、技術的には、本発明による積層セラミックコンデンサおよびこれを用いたジャンパ実装構造を適用することが出来る。その場合にも上述した実施形態と同様な作用効果が奏されるが、多層回路基板２１を用いることでコストの抑制は期待できない。
【００４６】
また、上述した実施形態では、電源供給側グランド配線パターン５２がグランド電位に接続され、負荷ＩＣ４１の基準電位がグランド電位に設定される場合について説明したが、基準電位はグランド電位に限定されるものでなく、所定の電位に適宜設定される。その場合にも上述した実施形態と同様な作用効果が奏される。
【符号の説明】
【００４７】
３１，３１Ａ，３１Ｂ，３１Ｃ…積層セラミックコンデンサ
３２…セラミック層
３３…誘電体
３４ａ，３４ｂ…一方の外部電極
３５ａ，３５ｂ，３５ｄ，３５ｅ…他方の外部電極
３４ｃ，３５ｃ…内部電極
３６…外部金属端子
４１…負荷ＩＣ
４２…ボール状接続端子
４２ａ…信号線接続端子群
４２ｂ…電源およびグランド接続端子群
５１…電源供給側電源配線パターン
５２…電源供給側グランド配線パターン
Ｌ…誘導成分
Ｃ…容量成分
【技術分野】
【０００１】
本発明は、信号線接続端子が基板実装面の外周側、電源接続端子および基準電位接続端子が信号線接続端子よりも内側に配置された負荷ＩＣへ電源配線をジャンパ接続する積層セラミックコンデンサ、およびこれを用いたジャンパ実装構造に関するものである。
【背景技術】
【０００２】
従来、積層セラミックコンデンサ構造を用いた貫通コンデンサとして、特許文献１に開示された３端子コンデンサがある。この種の３端子コンデンサは、コンデンサ長手方向の両側に設けられたホット外部電極間を導通させる貫通内部電極をコンデンサ内部に有する。また、この貫通内部電極との間で静電容量を形成するグランド内部電極をコンデンサ内部に有し、このグランド内部電極に接続されるグランド外部電極を、コンデンサ長手方向に直交する短手方向の両側に有する。
【０００３】
３端子コンデンサ１は、例えば、図１（ａ）の斜視図に示すように、回路基板２に実装される。回路基板２には、スイッチングレギュレータＩＣ３、パワーインダクタ４、および電解コンデンサ５からなるＤＣ／ＤＣコンバータモジュール６が回路電源として構成されている。ＤＣ／ＤＣコンバータモジュール６から出力される電源は、電源供給側電源配線パターン７、３端子コンデンサ１、および負荷側電源配線パターン８を経由して、終端負荷ＩＣ(Integrated Circuit：ＬＳＩ(Large Scale Integrated Circuit)を含む）９へ供給される。この際、３端子コンデンサ１は、電源供給側電源配線パターン７と負荷側電源配線パターン８との間に形成されたグランド配線パターン１０をジャンパして、ホット外部電極１ａ，１ｂが電源配線パターン７，８に接続され、また、グランド外部電極１ｃ，１ｄが共にグランド配線パターン１０に接続される。
【０００４】
このときの３端子コンデンサ１の挿入損失特性は、図１（ｂ）に示す３端子コンデンサ１の概略斜視図のように、貫通内部電極１１ａの信号伝搬方向に対する誘導成分Ｌと、グランド内部電極１１ｂに対する容量成分Ｃとにより構成される伝送線路型フィルタとなる。この伝送線路型フィルタの等価回路図は図１（ｃ）に示され、電源配線パターン７，８によって終端負荷ＩＣ９へ供給される電源に重畳する高周波ノイズは、３端子コンデンサ１自身が持つ挿入損失特性によって除去される。
【０００５】
ところで、回路基板の高密度実装化に伴い、ＩＣのパッケージにはＢＧＡ(Ball Grid Array)パッケージが用いられている。ＢＧＡパッケージの負荷ＩＣ２２は、例えば、図２（ａ）の断面図に示すように回路基板２１の表面に実装され、通常、その基板実装面に形成されたボール状接続端子２３がビアホール２４によって回路基板２１に多層に形成された各内層２５に接続され、配線接続される。しかし、電子部品を用いて構成される完成品セットの最近のコストダウン競争により、完成品セットに用いられている多層回路基板２１も層数削減を迫られている。このため、多端子の負荷ＩＣ２２も、図２（ｂ）の断面図に示すように、安価な両面回路基板２６に実装されるようになっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−１５４６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＢＧＡパッケージの負荷ＩＣ２２は、図３（ａ）の裏面図に示すように、基板実装面に複数のボール状接続端子２３が面状に配置され、ボール状接続端子２３の中の高周波信号を取り扱う信号線接続端子群２３ａが優先的に基板実装面の外周側に配置されている。ボール状接続端子２３の中の電源およびグランド接続端子群２３ｂは、信号線接続端子群２３ａよりも内側に集中して配置されている。
【０００８】
このため、内側に集中配置された電源およびグランド接続端子群２３ｂを図２（ｂ）に示すような両面回路基板２６の回路各部と接続するには、必ず、ビアホール２７を介して電源およびグランド接続端子群２３ｂを回路基板２６の裏面に露出させて、図３（ｂ）に示すように負荷側電源・グランド配線パターン２８に接続する。そして、信号線接続端子群２３ａがビアホール２７を介して回路基板２６の裏面に露出する領域を跨いで、負荷側電源・グランド配線パターン２８を電源供給側電源・グランド配線パターン２９に接続しなければならない。
【０００９】
この場合、図１（ａ）に示す回路基板２のように３端子コンデンサ１を用いて、負荷側電源・グランド配線パターン２８と電源供給側電源・グランド配線パターン２９との間をジャンパ接続しようとしても、３端子コンデンサ１のホット外部電極１ａ，１ｂ間に形成された貫通内部電極１１ａの長さが足りず、ジャンパ接続できない。また、この貫通内部電極１１ａの長さを単に長くしても、３端子コンデンサ１の胴体部分に形成されたグランド外部電極１ｃ，１ｄが、信号線接続端子群２３ａにビアホール２７を介してつながる、回路基板２６の裏面に露出する図示しない信号線配線パターンに電気接触してしまい、ジャンパ接続できない。
【００１０】
また、３端子コンデンサ１を用いずに、負荷側と電源供給側の電源・グランド配線パターン２８，２９の間を配線パターンで接続するには、信号線接続端子群２３ａにつながる多くの信号線配線パターンの間を縫って、非常に細い配線パターンで接続しなければならず、電源配線の直流抵抗が高くなって好ましくない。
【課題を解決するための手段】
【００１１】
本発明はこのような課題を解決するためになされたもので、
長手方向の両側に形成された互いに導通する一方の外部電極と、長手方向の両側に一方の外部電極と電気的に絶縁されて形成された互いに導通する他方の外部電極と、長手方向の両側に形成された各外部電極間に構成された絶縁体で覆われた胴体部分とを備える積層セラミックコンデンサを構成した。
【００１２】
また、本発明は、
基板実装面に複数の接続端子が面状に配置され、複数の接続端子の中の信号線接続端子が基板実装面の外周側、複数の接続端子の中の電源接続端子および基準電位接続端子が信号線接続端子よりも内側の基板実装面に配置された負荷ＩＣが回路基板の一方の基板面に実装され、
長手方向の両側に互いに導通する一方の外部電極、長手方向の両側に一方の外部電極と電気的に絶縁された互いに導通する他方の外部電極が形成され、長手方向の両側に形成された各外部電極間の胴体部分が絶縁体で覆われた積層セラミックコンデンサが回路基板の他方の基板面に実装され、
信号線接続端子にビアホールを介して接続される他方の基板面に形成された信号線配線パターンを胴体部分が跨り、
長手方向一端側の一方の外部電極が他方の基板面に形成された電源配線パターンに接続され、長手方向他端側の一方の外部電極がビアホールを介して電源接続端子に接続され、長手方向一端側の他方の外部電極が他方の基板面に形成された基準電位配線パターンに接続され、長手方向他端側の他方の外部電極がビアホールを介して基準電位接続端子に接続される
ジャンパ実装構造を構成した。
【００１３】
本構成によれば、積層セラミックコンデンサの絶縁体で覆われた胴体部分の長さが、負荷ＩＣの信号線接続端子群につながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく信号線配線パターンの形成領域を跨いで、積層セラミックコンデンサの長手方向の両側に形成された一方の外部電極のそれぞれが、基板裏面に形成された電源供給側電源配線パターンと、負荷ＩＣの電源接続端子につながるビアホールとに接続される。また、長手方向の両側に形成された他方の外部電極のそれぞれが、基板裏面に形成された電源供給側基準電位配線パターンと、負荷ＩＣの基準電位接続端子につながるビアホールとに接続される。このため、電源供給側電源配線パターンと負荷ＩＣの電源接続端子につながるビアホールとの間は、積層セラミックコンデンサの長手方向の両側に形成された互いに導通する一方の外部電極により、電源配線の直流抵抗が高くなることなく、ジャンパ接続される。また、電源供給側基準電位配線パターンと負荷ＩＣの基準電位接続端子につながるビアホールとの間は、積層セラミックコンデンサの長手方向の両側に形成された互いに導通する他方の外部電極により、基準電位配線の直流抵抗が高くなることなく、ジャンパ接続される。
【００１４】
また、負荷ＩＣの電源接続端子につながるビアホールと電源供給側電源配線パターンとの間に積層セラミックコンデンサの一方の外部電極間の内部電極が介在させられ、負荷ＩＣの基準電位接続端子につながるビアホールと電源供給側基準電位配線パターンとの間に積層セラミックコンデンサの他方の外部電極間の内部電極が介在させられる。このため、一方の外部電極間および他方の外部電極間の双方の内部電極において信号伝搬方向に対する誘導成分Ｌが分布定数的に生じ、また、これらの内部電極間に容量成分Ｃが分布定数的に生じて、従来の３端子コンデンサによる伝送線路型フィルタに比べて信号伝搬方向に対する誘導成分Ｌの大きな伝送線路型フィルタが構成される。このため、負荷ＩＣの基板実装面の内側に孤立して配置された電源接続端子および基準電位接続端子形成領域に、負荷ＩＣの電源接続端子および基準電位接続端子間に発生した高周波ノイズを閉じ込め、また、負荷ＩＣから外に出ようとする高周波ノイズを分布定数的に低減させることが可能になる。また、積層セラミックコンデンサは電源および基準電位間のデカップリングコンデンサとしても働き、分布定数的に生じる容量成分Ｃに蓄えられる電荷が電圧低下時に放出されることにより、電圧変動の抑制も可能になる。
【００１５】
また、本発明は、外部電極が、積層セラミックコンデンサが実装される回路基板表面から胴体部分を浮かせる形状を有することを特徴とする。
【００１６】
積層セラミックコンデンサの胴体部分が細長く形成されることにより、回路基板に生じるたわみによって回路基板に実装された積層セラミックコンデンサの胴体部分に応力が加わり、胴体部分が折れるのが懸念される。しかし、本構成によれば、外部電極によって胴体部分が回路基板表面から浮かせられるため、回路基板に生じるたわみによる応力は胴体部分に直接伝わらず、外部電極に加わる。このため、外部電極おいて、回路基板に生じるたわみによる応力を吸収することで、積層セラミックコンデンサの胴体部分が折れるのを防止することが出来る。
【００１７】
また、本発明は、一方の外部電極と他方の外部電極との形成される個数が異なることを特徴とする。
【００１８】
また、本発明は、積層セラミックコンデンサが３端子コンデンサであり、一方の外部電極が長手方向を貫通する貫通内部電極に接続されるホット外部電極であり、他方の外部電極が、貫通内部電極と静電容量を形成するグランド内部電極に接続されるグランド外部電極であって、長手方向の一端側と他端側とに分割されていることを特徴とする。
【００１９】
これらの各構成によっても、積層セラミックコンデンサの絶縁体で覆われた胴体部分の長さが、負荷ＩＣの信号線接続端子群につながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、上記各効果を有する積層セラミックコンデンサおよびこれを用いたジャンパ実装構造が提供される。
【発明の効果】
【００２０】
本発明によれば、上記のように、積層セラミックコンデンサの胴体部分が信号線配線パターンに電気接触することなく信号線配線パターンの形成領域を跨いで、配線の直流抵抗が高くなることなく、負荷ＩＣの基板実装面内側に配置された電源および基準電位接続端子につながるビアホールと電源供給側配線パターンとの間をジャンパ接続することが可能な積層セラミックコンデンサ、およびこれを用いたジャンパ実装構造が提供される。
【図面の簡単な説明】
【００２１】
【図１】（ａ）は従来の積層セラミックコンデンサを用いたジャンパ実装構造を示す斜視図、（ｂ）は（ａ）に示す積層セラミックコンデンサに生じる誘導成分および容量成分の構成を示す概略斜視図、（ｃ）は（ｂ）に示す積層セラミックコンデンサの等価回路図である。
【図２】（ａ）は一般的な多層回路基板の断面図、（ｂ）は一般的な両面回路基板の断面図である。
【図３】（ａ）はＢＧＡパッケージＩＣの基板実装面の平面図、（ｂ）は（ａ）に示すＢＧＡパッケージＩＣを両面回路基板に実装する際に生じる問題点を説明するための断面図である。
【図４】（ａ）は本発明の一実施の形態による積層セラミックコンデンサの外観斜視図、（ｂ）はその内部構成を示す分解斜視図である。
【図５】本発明の一実施の形態による積層セラミックコンデンサを用いたジャンパ実装構造を示す回路基板の裏面図である。
【図６】（ａ）は図５に示す積層セラミックコンデンサに生じる誘導成分および容量成分の構成を示す概略斜視図、（ｂ）は（ａ）に示す積層セラミックコンデンサの等価回路図である。
【図７】（ａ）は本発明の効果を確認するために用いられた積層セラミックコンデンサ構造を示す図、（ｂ）は（ａ）に示す積層セラミックコンデンサの挿入損失特性を従来品と比較した測定結果を示すグラフである。
【図８】（ａ）は一実施の形態の第１の変形例による積層セラミックコンデンサの外観斜視図、（ｂ）は一実施の形態の第２の変形例による積層セラミックコンデンサの外観斜視図、（ｃ）は一実施の形態の第３の変形例による積層セラミックコンデンサの外観斜視図である。
【発明を実施するための形態】
【００２２】
次に、本発明の一実施の形態による積層セラミックコンデンサおよびこれを用いたジャンパ実装構造について、説明する。
【００２３】
図４（ａ）は、本実施の形態による積層セラミックコンデンサの外観斜視図、同図（ｂ）はその内部構成を示す分解斜視図である。
【００２４】
積層セラミックコンデンサ３１は、表面実装型のチップ・コンデンサであり、セラミック層３２が積層されて略直方体の形状をした誘電体３３の長手方向の両側に、一方の外部電極３４ａ，３４ｂと他方の外部電極３５ａ，３５ｂとを備える。また、長手方向の両側に形成された各外部電極３４ａ，３４ｂおよび３５ａ，３５ｂ間には、誘電体３３からなる絶縁体で覆われた胴体部分が構成されている。
【００２５】
誘電体３３の内部において、各セラミック層３２には、一方の外部電極３４ａ，３４ｂの形成側の長辺に寄った内部電極３４ｃと、他方の外部電極３５ａ，３５ｂの形成側の長辺に寄った内部電極３５ｃとが、交互に形成されている。一方の外部電極３４ａ，３４ｂは、セラミック層３２に形成された複数の内部電極３４ｃによって互いに導通する。他方の外部電極３５ａ，３５ｂは、セラミック層３２に形成された複数の内部電極３５ｃによって互いに導通し、一方の外部電極３４ａ，３４ｂと電気的に絶縁されている。
【００２６】
図５は、上記のような構成をした積層セラミックコンデンサ３１を用いた本実施の形態によるャンパ実装構造を示す回路基板の裏面図である。なお、回路基板は、内層を有しない両面回路基板であり、同図では図示されておらず、透視された状態が示されている。
【００２７】
両面回路基板の表面の一方の基板面には、ＢＧＡパッケージの負荷ＩＣ(ＬＳＩを含む）４１が実装されている。負荷ＩＣ４１は、基板実装面に複数のボール状接続端子４２が面状に配置され、複数のボール状接続端子４２の中の信号線接続端子群４２ａが基板実装面の外周側、複数のボール状接続端子４２の中の電源およびグランド接続端子群４２ｂが信号線接続端子群４２ａよりも内側の基板実装面に配置されている。
【００２８】
また、両面回路基板の裏面の他方の基板面には、上記の積層セラミックコンデンサ３１が実装されており、また、ＤＣ／ＤＣコンバータの出力電源およびグランドにつながる電源供給側電源配線パターン５１および電源供給側グランド配線パターン５２が形成されている。負荷ＩＣ４１の信号線接続端子群４２ａは、両面回路基板に形成された図示しないビアホールを介して両面回路基板の裏面に導出され、両面回路基板の裏面に形成された図示しない信号線配線パターンに接続される。積層セラミックコンデンサ３１は、この信号線配線パターンを胴体部分が跨り、両面回路基板の裏面に実装されている。
【００２９】
また、積層セラミックコンデンサ３１の長手方向一端側の一方の外部電極３４ａは電源供給側電源配線パターン５１に接続され、長手方向他端側の一方の外部電極３４ｂは、両面回路基板に形成された図示しないビアホールを介して、電源およびグランド接続端子群４２ｂの中の電源接続端子４２に接続されている。また、長手方向一端側の他方の外部電極３５ａは電源供給側グランド配線パターン５２に接続され、長手方向他端側の他方の外部電極３５ｂは、両面回路基板に形成された図示しないビアホールを介して、電源およびグランド接続端子群４２ｂの中のグランド接続端子４２に接続されている。
【００３０】
このような本実施の形態によれば、積層セラミックコンデンサ３１の絶縁体で覆われた胴体部分の誘電体３３の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく信号線配線パターンの形成領域を跨いで、積層セラミックコンデンサ３１の長手方向の両側に形成された一方の外部電極３４ａ，３４ｂのそれぞれが、基板裏面に形成された電源供給側電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向の両側に形成された他方の外部電極３５ａ，３５ｂのそれぞれが、基板裏面に形成された電源供給側グランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。このため、電源供給側電源配線パターン５１と負荷ＩＣ４１の電源接続端子４２につながるビアホールとの間は、積層セラミックコンデンサ３１の長手方向の両側に形成された互いに導通する一方の外部電極３４ａ，３４ｂにより、電源配線の直流抵抗が高くなることなく、ジャンパ接続される。また、電源供給側グランド配線パターン５２と負荷ＩＣ４１のグランド接続端子４２につながるビアホールとの間は、積層セラミックコンデンサ４１の長手方向の両側に形成された互いに導通する他方の外部電極３５ａ，３５ｂにより、グランド配線の直流抵抗が高くなることなく、ジャンパ接続される。
【００３１】
また、負荷ＩＣ４１の電源接続端子４２につながるビアホールと電源供給側電源配線パターン５１との間に積層セラミックコンデンサ３１の一方の外部電極３４ａ，３４ｂ間の内部電極３４ｃが介在させられ、負荷ＩＣ４１のグランド接続端子４２につながるビアホールと電源供給側グランド配線パターン５２との間に積層セラミックコンデンサ３１の他方の外部電極３５ａ，３５ｂ間の内部電極３５ｃが介在させられる。このため、図６（ａ）に示すように、一方の外部電極３４ａ，３４ｂ間および他方の外部電極３５ａ，３５ｂ間の双方の内部電極３４ｃ，３５ｃにおいて信号伝搬方向に対する誘導成分Ｌが分布定数的に生じ、また、これらの内部電極３４ｃ，３５ｃ間に容量成分Ｃが分布定数的に生じて、従来の３端子コンデンサによる伝送線路型フィルタに比べて信号伝搬方向に対する誘導成分Ｌの大きな伝送線路型フィルタが構成される。図６（ｂ）はこの伝送線路型フィルタの等価回路図を示す。このため、負荷ＩＣ４１の基板実装面の内側に孤立して配置された電源およびグランド接続端子群４２ｂの形成領域に、負荷ＩＣ４１の電源接続端子４２およびグランド接続端子４２間に発生した高周波ノイズを閉じ込め、また、負荷ＩＣ４１から外に出ようとする高周波ノイズを分布定数的に低減させることが可能になる。また、積層セラミックコンデンサ３１は電源およびグランド間のデカップリングコンデンサとしても働き、分布定数的に生じる容量成分Ｃに蓄えられる電荷が電圧低下時に放出されることにより、電圧変動の抑制も可能になる。
【００３２】
上述した積層セラミックコンデンサ３１を用いた本実施の形態によるャンパ実装構造により奏される効果を確認するため、ノイズ対策効果を定量的に示す量である挿入損失の周波数特性を測定した。
【００３３】
この測定では、ジャンパ型伝送線路コンデンサとして機能する上述した積層セラミックコンデンサ３１を、図７（ａ）に示すように、1005サイズ（長辺1.0ｍｍ×短辺0.5ｍｍ）で容量が０．１μＦのＬＷ逆転コンデンサ６１を１０個並列に並べて、模擬構成した。ＬＷ逆転コンデンサ６１は、一方の外部電極６１ａおよび他方の外部電極６１ｂが略直方体形状をした誘電体６２の長手方向に沿って平行に形成されている。
【００３４】
図７（ｂ）に示すグラフは、測定結果を示し、横軸は周波数(Frequency)[ＭＨｚ]、縦軸は挿入損失(Insertion Loss)[ｄＢ]を示す。また、実線で示す特性線６５は、上記のように模擬構成した本実施の形態によるジャンパ型伝送線路コンデンサについての挿入損失の測定結果、点線で示す特性線６６は、従来仕様の３端子コンデンサについての挿入損失の測定結果を表す。従来仕様の３端子コンデンサは、1608サイズ（長辺1.6ｍｍ×短辺0.8ｍｍ）で容量が１μＦの図１に示す従来品の伝送線路コンデンサである。
【００３５】
同グラフに示されるように、特性線６５で表される本実施の形態によるジャンパ型伝送線路コンデンサは、特性線６６で表される従来仕様の３端子コンデンサとほぼ同等の性能を示しているが、高周波領域では本実施の形態によるジャンパ型伝送線路コンデンサの挿入損失が大きくなり、従来仕様の３端子コンデンサを一部上回る性能を示している。これは、図６（ｂ）に等価回路図が表される本実施の形態によるジャンパ型伝送線路コンデンサは、図１（ｃ）に等価回路図が表される従来仕様の３端子コンデンサに比べ、グランド側外部電極３５ａ，３５ｂ間の信号伝搬方向に誘導成分Ｌが分布定数的に生じるからである。
【００３６】
本測定で模擬構成した積層セラミックコンデンサは、図７（ａ）に示すように一方の外部電極６１ａおよび他方の外部電極６１ｂが長手方向の両側辺に連なって形成されているため、信号伝搬方向に生じる誘導成分Ｌは実際の製品より小さくなっている。しかし、これら連なる外部電極６１ａおよび６１ｂを本実施の形態のように長手方向の両端側に分離させて形成することで、実際の製品では、信号伝搬方向に生じる誘導成分Ｌは模擬品より大きくなり、高周波領域で一部上回る特性は同図（ｂ）に示すグラフよりもさらに向上するものと考えられる。
【００３７】
図８（ａ）は、本実施の形態による積層セラミックコンデンサ３１の第１の変形例による積層セラミックコンデンサ３１Ａの外観斜視図である。なお、同図において図４と同一または相当する部分には同一符号を付して説明する。
【００３８】
この積層セラミックコンデンサ３１Ａは、誘電体３３の両側に形成された各外部電極３４ａ，３４ｂ、３５ａ，３５ｂに外部金属端子３６が半田接続されている点が、上述した本実施の形態による積層セラミックコンデンサ３１と相違する。その他の構成は積層セラミックコンデンサ３１と同じである。外部金属端子３６は、Ｌ字状に端部が折り曲げられた薄板状の金属板からなる。各外部電極３４ａ，３４ｂ、３５ａ，３５ｂは、この外部金属端子３６により、積層セラミックコンデンサ３１Ａが実装される回路基板表面からその胴体部分を浮かせる形状を有すことになる。
【００３９】
積層セラミックコンデンサ３１のジャンパ接続される距離の関係上、積層セラミックコンデンサ３１の胴体部分が細長く形成されることが予想される。その際、回路基板に生じるたわみによって回路基板に実装された積層セラミックコンデンサ３１の胴体部分に応力が加わり、胴体部分が折れるのが懸念される。しかし、本変形例の積層セラミックコンデンサ３１Ａの構成によれば、外部金属端子３６が設けられた外部電極３４ａ，３４ｂ、３５ａ，３５ｂによって積層セラミックコンデンサ３１Ａの胴体部分が回路基板表面から浮かせられるため、回路基板に生じるたわみによる応力は胴体部分に直接伝わらず、外部電極３４ａ，３４ｂ、３５ａ，３５ｂに設けられた各外部金属端子３６に加わる。このため、本変形例による積層セラミックコンデンサ３１Ａによれば、本実施の形態による積層セラミックコンデンサ３１およびこれを用いたジャンパ実装構造と同様な前述した各効果が奏されると共に、外部電極３４ａ，３４ｂ、３５ａ，３５ｂの各外部金属端子３６おいて、回路基板に生じるたわみによる応力を吸収することで、積層セラミックコンデンサ３１Ａの胴体部分が折れるのを防止することが出来る。
【００４０】
図８（ｂ）は、本実施の形態による積層セラミックコンデンサ３１の第２の変形例による積層セラミックコンデンサ３１Ｂの外観斜視図である。なお、同図において図４と同一または相当する部分には同一符号を付して説明する。
【００４１】
本変形例による積層セラミックコンデンサ３１Ｂは、長手方向両側の各中央に２個の一方の外部電極３４ａ，３４ｂ、長手方向両側の各角に４個の他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅが形成されており、一方の外部電極３４ａ，３４ｂと他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅとは形成される個数が異なっている。電源配線に接続される一方の外部電極３４ａ，３４ｂは内部電極３４ｃによって互いに導通しており、グランド配線に接続される他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅは内部電極３５ｃによって互いに導通している。なお、ここでは、一方の外部電極３４を２個、他方の外部電極３５を４個としているが、その個数はこれに限られるものでなく、適宜変更される。
【００４２】
図８（ｃ）は、本実施の形態による積層セラミックコンデンサ３１の第３の変形例による積層セラミックコンデンサ３１Ｃの外観斜視図である。なお、同図において図４と同一または相当する部分には同一符号を付して説明する。
【００４３】
本変形例による積層セラミックコンデンサ３１Ｃは３端子コンデンサであり、長手方向の両端部に一方の外部電極３４ａ，３４ｂ、この一方の外部電極３４ａ，３４ｂよりも内側両側部の長手方向両側には他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅが形成されている。電源配線に接続される一方の外部電極３４ａ，３４ｂは３端子コンデンサのホット外部電極であり、コンデンサ内部で長手方向を貫通する貫通内部電極に接続されている。また、グランド配線に接続される他方の外部電極３５ａ，３５ｂ，３５ｄ，３５ｅは、３端子コンデンサのグランド外部電極であって長手方向の一端側と他端側とに分割されており、コンデンサ内部で貫通内部電極と静電容量を形成するグランド内部電極に接続されている。
【００４４】
図８（ｂ）に示す積層セラミックコンデンサ３１Ｂや図８（ｃ）に示す積層セラミックコンデンサ３１Ｃでも、積層セラミックコンデンサ３１Ｂ，３１Ｃの絶縁体で覆われた胴体部分の誘電体３３の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく信号線配線パターンの形成領域を跨いで、積層セラミックコンデンサ３１Ｂ，３１Ｃの長手方向一端側に形成された一方の外部電極３４ａが基板裏面に形成された電源供給側電源配線パターンと接続され、長手方向他端側に形成された一方の外部電極３４ｂが負荷ＩＣ４１の電源接続端子４２につながるビアホールに接続される。また、長手方向一端側に形成された他方の外部電極３５ａ，３５ｄのそれぞれが基板裏面に形成された電源供給側グランド配線パターンと接続され、長手方向他端側に形成された他方の外部電極３５ｂ，３５ｅのそれぞれが負荷ＩＣ４１のグランド接続端子４２につながるビアホールに接続される。このため、図８（ｂ）に示す積層セラミックコンデンサ３１Ｂや図８（ｃ）に示す積層セラミックコンデンサ３１Ｃの各構成によっても、本実施の形態による積層セラミックコンデンサ３１およびこれを用いたジャンパ実装構造と同様な前述した各効果が奏される。
【産業上の利用可能性】
【００４５】
本実施形態では、積層セラミックコンデンサ３１および負荷ＩＣ４１が実装される回路基板が両面回路基板である場合のジャンパ実装構造について、説明した。しかし、図２（ａ）に示すような、内層２５を有する多層回路基板２１にも、技術的には、本発明による積層セラミックコンデンサおよびこれを用いたジャンパ実装構造を適用することが出来る。その場合にも上述した実施形態と同様な作用効果が奏されるが、多層回路基板２１を用いることでコストの抑制は期待できない。
【００４６】
また、上述した実施形態では、電源供給側グランド配線パターン５２がグランド電位に接続され、負荷ＩＣ４１の基準電位がグランド電位に設定される場合について説明したが、基準電位はグランド電位に限定されるものでなく、所定の電位に適宜設定される。その場合にも上述した実施形態と同様な作用効果が奏される。
【符号の説明】
【００４７】
３１，３１Ａ，３１Ｂ，３１Ｃ…積層セラミックコンデンサ
３２…セラミック層
３３…誘電体
３４ａ，３４ｂ…一方の外部電極
３５ａ，３５ｂ，３５ｄ，３５ｅ…他方の外部電極
３４ｃ，３５ｃ…内部電極
３６…外部金属端子
４１…負荷ＩＣ
４２…ボール状接続端子
４２ａ…信号線接続端子群
４２ｂ…電源およびグランド接続端子群
５１…電源供給側電源配線パターン
５２…電源供給側グランド配線パターン
Ｌ…誘導成分
Ｃ…容量成分
【特許請求の範囲】
【請求項１】
長手方向の両側に形成された互いに導通する一方の外部電極と、長手方向の両側に前記一方の外部電極と電気的に絶縁されて形成された互いに導通する他方の外部電極と、長手方向の両側に形成された各前記外部電極間に構成された絶縁体で覆われた胴体部分とを備える積層セラミックコンデンサ。
【請求項２】
基板実装面に複数の接続端子が面状に配置され、前記複数の接続端子の中の信号線接続端子が基板実装面の外周側、前記複数の接続端子の中の電源接続端子および基準電位接続端子が前記信号線接続端子よりも内側の基板実装面に配置された負荷ＩＣが回路基板の一方の基板面に実装され、
長手方向の両側に互いに導通する一方の外部電極、長手方向の両側に前記一方の外部電極と電気的に絶縁された互いに導通する他方の外部電極が形成され、長手方向の両側に形成された各前記外部電極間の胴体部分が絶縁体で覆われた積層セラミックコンデンサが前記回路基板の他方の基板面に実装され、
前記信号線接続端子にビアホールを介して接続される前記他方の基板面に形成された信号線配線パターンを前記胴体部分が跨り、
長手方向一端側の前記一方の外部電極が前記他方の基板面に形成された電源配線パターンに接続され、長手方向他端側の前記一方の外部電極がビアホールを介して前記電源接続端子に接続され、長手方向一端側の前記他方の外部電極が前記他方の基板面に形成された基準電位配線パターンに接続され、長手方向他端側の前記他方の外部電極がビアホールを介して前記基準電位接続端子に接続される
ジャンパ実装構造。
【請求項３】
前記外部電極は、前記積層セラミックコンデンサが実装される回路基板表面から前記胴体部分を浮かせる形状を有することを特徴とする請求項１に記載の積層セラミックコンデンサまたは請求項２に記載のジャンパ実装構造。
【請求項４】
前記一方の外部電極と前記他方の外部電極とは形成される個数が異なることを特徴とする請求項１もしくは請求項３に記載の積層セラミックコンデンサまたは請求項２もしくは請求項３に記載のジャンパ実装構造。
【請求項５】
前記積層セラミックコンデンサは３端子コンデンサであり、前記一方の外部電極は長手方向を貫通する貫通内部電極に接続されるホット外部電極であり、前記他方の外部電極は、前記貫通内部電極と静電容量を形成するグランド内部電極に接続されるグランド外部電極であって、長手方向の一端側と他端側とに分割されていることを特徴とする請求項１もしくは請求項３もしくは請求項４に記載の積層セラミックコンデンサまたは請求項２もしくは請求項３もしくは請求項４に記載のジャンパ実装構造。
【請求項１】
長手方向の両側に形成された互いに導通する一方の外部電極と、長手方向の両側に前記一方の外部電極と電気的に絶縁されて形成された互いに導通する他方の外部電極と、長手方向の両側に形成された各前記外部電極間に構成された絶縁体で覆われた胴体部分とを備える積層セラミックコンデンサ。
【請求項２】
基板実装面に複数の接続端子が面状に配置され、前記複数の接続端子の中の信号線接続端子が基板実装面の外周側、前記複数の接続端子の中の電源接続端子および基準電位接続端子が前記信号線接続端子よりも内側の基板実装面に配置された負荷ＩＣが回路基板の一方の基板面に実装され、
長手方向の両側に互いに導通する一方の外部電極、長手方向の両側に前記一方の外部電極と電気的に絶縁された互いに導通する他方の外部電極が形成され、長手方向の両側に形成された各前記外部電極間の胴体部分が絶縁体で覆われた積層セラミックコンデンサが前記回路基板の他方の基板面に実装され、
前記信号線接続端子にビアホールを介して接続される前記他方の基板面に形成された信号線配線パターンを前記胴体部分が跨り、
長手方向一端側の前記一方の外部電極が前記他方の基板面に形成された電源配線パターンに接続され、長手方向他端側の前記一方の外部電極がビアホールを介して前記電源接続端子に接続され、長手方向一端側の前記他方の外部電極が前記他方の基板面に形成された基準電位配線パターンに接続され、長手方向他端側の前記他方の外部電極がビアホールを介して前記基準電位接続端子に接続される
ジャンパ実装構造。
【請求項３】
前記外部電極は、前記積層セラミックコンデンサが実装される回路基板表面から前記胴体部分を浮かせる形状を有することを特徴とする請求項１に記載の積層セラミックコンデンサまたは請求項２に記載のジャンパ実装構造。
【請求項４】
前記一方の外部電極と前記他方の外部電極とは形成される個数が異なることを特徴とする請求項１もしくは請求項３に記載の積層セラミックコンデンサまたは請求項２もしくは請求項３に記載のジャンパ実装構造。
【請求項５】
前記積層セラミックコンデンサは３端子コンデンサであり、前記一方の外部電極は長手方向を貫通する貫通内部電極に接続されるホット外部電極であり、前記他方の外部電極は、前記貫通内部電極と静電容量を形成するグランド内部電極に接続されるグランド外部電極であって、長手方向の一端側と他端側とに分割されていることを特徴とする請求項１もしくは請求項３もしくは請求項４に記載の積層セラミックコンデンサまたは請求項２もしくは請求項３もしくは請求項４に記載のジャンパ実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−３０７１８（Ｐ２０１３−３０７１８Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６７７２３（Ｐ２０１１−１６７７２３）
【出願日】平成２３年７月２９日（２０１１．７．２９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２９日（２０１１．７．２９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]