積層セラミック電子部品の製造方法
【課題】生のセラミック素体に導電性ペーストを塗布した際に生じる膨潤、歪みを抑制し得る、積層セラミック電子部品の製造方法を提供する。
【解決手段】第２のセラミックグリーンシート２０ｂに含まれる有機バインダーの重合度をＡとし、第２のセラミックグリーンシート２０ｂに含まれる可塑剤の体積含有率をＢとしたときに、１８０．５６≦Ａ／Ｂとなる。
【解決手段】第２のセラミックグリーンシート２０ｂに含まれる有機バインダーの重合度をＡとし、第２のセラミックグリーンシート２０ｂに含まれる可塑剤の体積含有率をＢとしたときに、１８０．５６≦Ａ／Ｂとなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話、携帯音楽プレイヤーなどの電子機器の小型化、薄型化に伴い、電子機器に搭載される積層セラミックスの小型化、薄型化が進んでいる。このような積層セラミック電子部品の製造工程においては、生のセラミック素体の表面に導電性ペーストを塗布、焼き付けすることにより、外部電極を形成することが行われている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１４１３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、生のセラミック素体の表面に導電性ペーストを塗布した際、導電性ペーストに含まれる溶剤などが生のセラミック素体内に染み込み、生のセラミック素体が膨潤したり、歪んだりするという問題がある。
【０００５】
本発明は、生のセラミック素体に導電性ペーストを塗布した際に生じる膨潤、歪みを抑制し得る、積層セラミック電子部品の製造方法を提供することを主な目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層セラミック電子部品の製造方法では、内部電極を構成するための導電層が表面上に形成された第１のセラミックグリーンシートと、内部電極を構成するための導電層が表面上に形成されていない第２のセラミックグリーンシートとを用意する。少なくとも一枚の第２のセラミックグリーンシートと、複数の第１のセラミックグリーンシートと、少なくとも一枚の第２のセラミックグリーンシートとをこの順番で積層することにより、主面と、導電層が露出した端面とを有する生のセラミック素体を作製する。少なくとも主面の上に、導電性ペーストを塗布し、外部電極を形成するための導電性ペースト層を形成する。導電性ペースト層が形成された生のセラミック素体を焼成することにより積層セラミック電子部品を作製する。第１及び第２のセラミックグリーンシートのそれぞれは、有機バインダー及び可塑剤を含む。有機バインダーの重合度をＡとし、可塑剤の体積含有率をＢとする。主面を構成している第２のセラミックグリーンシートにおいて、１８０．５６≦Ａ／Ｂとなる。生のセラミック素体を作製する工程において、複数の第２のセラミックグリーンシートと、複数の第１のセラミックグリーンシートと、複数の第２のセラミックグリーンシートとをこの順番で積層し、複数の第２のセラミックグリーンシートのそれぞれにおいて、１８０．５６≦Ａ／Ｂとなることが好ましい。
【０００７】
本発明に係る積層セラミック電子部品の製造方法のある特定の局面では、第１のセラミックグリーンシートに含まれる有機バインダーの重合度をＡ１、第１のセラミックグリーンシートに含まれる可塑剤の体積含有率をＢ１とする。主面を構成している第２のセラミックグリーンシートにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる。生のセラミック素体を作製する工程において、複数の第２のセラミックグリーンシートと、複数の第１のセラミックグリーンシートと、複数の第２のセラミックグリーンシートとをこの順番で積層し、複数の第２のセラミックグリーンシートのそれぞれにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となることが好ましい。
【０００８】
本発明に係る積層セラミック電子部品の製造方法の別の特定の局面では、第１及び第２のセラミックグリーンシートに含まれる有機バインダーは、それぞれポリビニルブチラール樹脂、ポリビニルホルマール樹脂、ポリビニルヘキサナール樹脂からなる群から選ばれる少なくとも一種からなる。
【０００９】
本発明に係る積層セラミック電子部品の製造方法の他の特定の局面では、第１及び第２のセラミックグリーンシートに含まれる可塑剤は、フタル酸エステルである。
【発明の効果】
【００１０】
本発明によれば、生のセラミック素体に導電性ペーストを塗布した際に生じる膨潤、歪みを抑制し得る、積層セラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態における、表面上に導電層が形成されたセラミックグリーンシートの略図的平面図である。
【図２】本発明の一実施形態における、表面上に導電層が形成されていないセラミックグリーンシートの略図的平面図である。
【図３】本発明の一実施形態におけるマザー積層体の略図的平面図である。
【図４】本発明の一実施形態におけるマザー積層体の略図的分解側面図である。
【図５】本発明の一実施形態における生のセラミック素体の略図的断面図である。
【図６】本発明の一実施形態におけるセラミック電子部品の略図的斜視図である。
【図７】本発明の一実施形態におけるセラミック電子部品の略図的側面図である。
【図８】図６の線ＶＩＩＩ−ＶＩＩＩにおける略図的断面図である。
【図９】図８の線ＩＸ−ＩＸにおける略図的断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１３】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１４】
図１は、本実施形態における、表面上に導電層が形成されたセラミックグリーンシートの略図的平面図である。図２は、本実施形態における、表面上に導電層が形成されていないセラミックグリーンシートの略図的平面図である。図３は、本実施形態におけるマザー積層体の略図的平面図である。図４は、本実施形態におけるマザー積層体の略図的分解側面図である。図５は、本実施形態における生のセラミック素体の略図的断面図である。図６は、本実施形態におけるセラミック電子部品の略図的斜視図である。以下、図１〜５を参照しながら、図６に示すセラミック電子部品１の製造方法の一例について説明する。
【００１５】
まず、図１及び図２に示す第１及び第２のセラミックグリーンシート２０ａ，２０ｂを用意する。第１及び第２のセラミックグリーンシート２０ａ，２０ｂは、例えばセラミックスラリーをシート状に成形し、乾燥させることにより作製することができる。
【００１６】
第１及び第２のセラミックグリーンシート２０ａ，２０ｂに用いられるセラミック粉末の種類は、製造しようとする積層セラミック電子部品１の特性に応じて適宜選択することができる。
【００１７】
例えば、積層セラミック電子部品１が、コンデンサである場合は、セラミック粉末として、誘電体セラミックスを用いることができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などが挙げられる。
【００１８】
例えば、積層セラミック電子部品１が、圧電部品である場合は、セラミック粉末として、圧電セラミックスを用いることができる。圧電セラミックスの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックスなどが挙げられる。
【００１９】
例えば、積層セラミック電子部品１が、サーミスタである場合は、セラミック粉末として、半導体セラミックスを用いることができる。半導体セラミックスの具体例としては、例えば、スピネル系セラミックスなどが挙げられる。
【００２０】
例えば、積層セラミック電子部品１が、インダクタである場合は、セラミック粉末として、磁性体セラミックスを用いることができる。磁性体セラミックスの具体例としては、例えば、フェライトセラミックスなどが挙げられる。
【００２１】
第１のセラミックグリーンシート２０ａに用いられるセラミック粉末は、上記のようなセラミック粉末以外に、第１の有機バインダー、第１の可塑剤などを含む。また、第２のセラミックグリーンシート２０ｂに用いられるセラミック粉末は、上記のようなセラミック粉末以外に、第２の有機バインダー、第２の可塑剤などを含む。
【００２２】
第１及び第２の有機バインダーの具体例としては、例えばポリビニルブチラール樹脂、ポリビニルホルマール樹脂、ポリビニルアセトアセタール樹脂、ポリビニルヘキサナール樹脂などを用いることができる。第１及び第２の有機バインダーとしては、これらの中でも、ポリビニルブチラール樹脂が好ましく用いられる。第１及び第２の有機バインダーとしては、１種類のみの有機バインダーを用いてもよいし、２種類以上の有機バインダーを混合して用いてもよい。また、第１及び第２の有機バインダーは、それぞれ同じであってもよいし、異なってもよい。
【００２３】
第１及び第２の有機バインダーとしては、重合度が８５０〜１７００程度のものを用いることが好ましく、８５０〜１３００程度のものを用いることがより好ましい。
【００２４】
第１及び第２の可塑剤としては、例えばフタル酸エステルなどを用いることができる。フタル酸エステルの具体例としては、例えばフタル酸ジオクチル、フタル酸ジメチル、フタル酸ジエチル、フタル酸ジブチル、フタル酸ビス（２−エチルヘキシル）、フタル酸ジノルマルオクチル、フタル酸ジイソノニル、フタル酸ジノニル、フタル酸ジイソデシル、フタル酸ブチルベンジルなどが挙げられる。第１の可塑剤としては、これらの中でも、フタル酸ジオクチルが好ましく用いられる。第１及び第２の可塑剤としては、１種類のみの可塑剤を用いてもよいし、２種類以上の可塑剤を混合して用いてもよい。また、第１及び第２の可塑剤は、それぞれ同じであってもよいし、異なってもよい。
【００２５】
第１及び第２のセラミックグリーンシート２０ａ，２０ｂの厚みは、それぞれ０．５μｍ〜１０μｍ程度（焼成後）とすればよい。第１及び第２のセラミックグリーンシート２０ａ，２０ｂそれぞれの厚みは、同じであってもよいし、異なってもよい。
【００２６】
第２の有機バインダーの重合度をＡとし、第２の可塑剤の体積含有率をＢとしたときに、１８０．５６≦Ａ／Ｂとなる関係を充足するようにして、第２の有機バインダーと第２の可塑剤とを用いる。
【００２７】
また、第１の有機バインダーの重合度をＡ１、第１の可塑剤の体積含有率をＢ１としたときに、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる関係を充足するようにして、第１及び第２の有機バインダーと第１及び第２の可塑剤とを用いることが好ましい。
【００２８】
図１に示すように、セラミックグリーンシート２０ａの上には、第１の導電性ペーストを塗布することにより、導電層２１を形成する。具体的には、第１のセラミックグリーンシート２０ａの表面上に、内部電極を構成するための矩形状の複数の導電層２１を、ｘ方向と、ｘ方向に対して垂直なｙ方向に沿って相互に間隔をおいてマトリクス状に形成する。これにより、表面上に、内部電極を構成するための矩形状の複数の導電層２１が、ｘ方向及びｙ方向に沿って相互に間隔をおいてマトリクス状に配された第１のセラミックグリーンシート２０ａを用意する。
【００２９】
次に、図４に示されるように、表面上に導電層２１が形成されていないセラミックグリーンシート２０ｂを複数枚積層する。その後、図４に示されるように、表面上に複数の導電層２１が形成されたセラミックグリーンシート２０ａを複数枚積層する。その後、図４に示されるように、表面上に導電層２１が形成されていないセラミックグリーンシート２０ｂをさらに複数枚積層する。これにより、内部に導電層２１を有するマザー積層体２２を作製する。
【００３０】
なお、必要に応じてマザー積層体２２に、プレスを施してもよい。
【００３１】
次に、図３に示すように、マザー積層体２２の上に、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ，１３ｂ，１４ａ，１４ｂを構成する部分に対応した形状の導電性ペースト層２７を、スクリーン印刷法などの適宜の印刷法により形成する。
【００３２】
次に、マザー積層体２２をｘ方向及びｙ方向に沿って切断することにより、マザー積層体２２から、生のセラミック素体２３を作製する。具体的には、マザー積層体２２を、各導電層２１のｙ方向（第２の方向）における中央において、ｘ方向（第１の方向）に沿って延びる複数のカットラインＬ１（図３を参照）に沿って切断する。それと共に、各導電層２１のｘ方向における中央においてｙ方向に沿って延びるカットラインＬ２に沿って切断する。これにより、マザー積層体２２を複数の生のセラミック素体２３に分断する。
【００３３】
なお、マザー積層体２２の切断は、例えば、切断刃を押しつける押切り、ダイシング、レーザー切断などの方法により行うことができる。
【００３４】
図５に示されるように、生のセラミック素体２３は、直方体状のチップ本体２４を有する。一対の主面２４ａ、２４ｂと、一対の側面（図示せず）と、一対の端面２４ｅ、２４ｆとを有する。主面２４ａ、２４ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。側面は、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。端面２４ｅ、２４ｆは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
【００３５】
チップ本体２４の内部には、導電層２１から形成された矩形状の複数の第１及び第２の内部電極２５，２６が配されている。複数の第１の内部電極２５と、複数の第２の内部電極２６とは、厚み方向Ｔに沿って、相互に間隔をおいて交互に配されている。厚み方向Ｔにおいて隣接する第１の内部電極２５と第２の内部電極２６とは、セラミック層２９を介して対向している。
【００３６】
第１及び第２の内部電極２５，２６は、長さ方向Ｌ及び幅方向Ｗに沿って配されている。第１の内部電極２５は、端面２４ｅに露出している。第１の内部電極２５は、端面２４ｆには露出していない。第２の内部電極２６は、端面２４ｆに露出している。第２の内部電極２６は、端面２４ｅには露出していない。即ち、端面２４ｅには、第１の内部電極２５が露出している一方、第２の内部電極２６は露出していない。端面２４ｆには、第２の内部電極２６が露出している一方、第１の内部電極２５は露出していない。
【００３７】
次に、生のセラミック素体２３の端面２４ｅ，２４ｆに、ディップ法などの適宜の方法により導電性ペーストを塗布し、第１及び第２の外部電極１３，１４の第３の部分１３ｃ，１４ｃに対応した形状の導電性ペースト層を形成する。この導電性ペースト層と、上記の導電性ペースト層２７により、端面２４ｅ，２４ｆの上から主面２４ａ，２４ｂの上にまで至る外部電極１３，１４を形成するための導電性ペースト層が形成される。
【００３８】
導電性ペーストは、適宜の導電材料、溶剤などからなる。導電材料としては、例えばＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属またはＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）などを用いることができる。また、溶剤としては、例えば、テルピネオール、ジヒドロテルピネオール、ジヒドロターピニルアセテートなどを用いることができる。
【００３９】
なお、生のセラミック素体２３に、バレル研磨等を適宜施し、稜線部や角部に丸みをつけておくことが好ましい。
【００４０】
次に、生のセラミック素体２３を焼成することにより、セラミック素体１０を得る。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。この焼成工程において、第１及び第２の外部電極１３，１４と第１及び第２の内部電極２５，２６が同時焼成される。
【００４１】
（積層セラミック電子部品１の構成）
図６は、本実施形態において製造された積層セラミック電子部品の略図的斜視図である。図７は、本実施形態におけるセラミック電子部品の略図的側面図である。図８は、図６の線ＶＩＩＩ−ＶＩＩＩにおける略図的断面図である。図９は、図８の線ＩＸ−ＩＸにおける略図的断面図である。
【００４２】
図６〜９に示されるように、積層セラミック電子部品１は、直方体状のセラミック素体１０を備えている。セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ、１０ｂと、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ、１０ｄと、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ、１０ｆを有する。
【００４３】
なお、本発明において、「直方体状」には、角部や稜線部丸みがつけられている直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
【００４４】
セラミック素体１０の寸法は、特に限定されない。セラミック素体１０の厚さ寸法をＴ、長さ寸法Ｌ、幅寸法をＷとしたとき、Ｔ≦Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす薄型であることが好ましい。具体的には、０．１ｍｍ≦Ｔ≦０．３ｍｍ、０．４ｍｍ≦Ｌ≦１ｍｍ、０．２ｍｍ≦Ｗ≦０．５ｍｍであることが好ましい。
【００４５】
図８に示されるように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて、セラミック層１０ｇを介して、互いに対向している。
【００４６】
図６〜９に示されるように、積層セラミック電子部品１は、第１及び第２の外部電極１３，１４を備えている。図８に示されるように、第１の外部電極１３は、第１の内部電極１１に接続されている。一方、第２の外部電極１４は、第２の内部電極１２に接続されている。
【００４７】
第１及び第２の外部電極１３，１４は、第１及び第２の主面１０ａ，１０ｂ上の第１及び第２の部分１３ａ，１３ｂ，１４ａ、１４ｂと、第１及び第２の端面１０ｅ，１０ｆ上の第３の部分１３ｃ，１４ｃとによって構成されている。第１及び第２の外部電極１３，１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３，１４は、複数の導電膜の積層体により構成されていてもよい。
【００４８】
上述の通り、積層セラミック電子部品の製造工程において、生のセラミック素体の表面に導電性ペーストを塗布した際、導電性ペーストに含まれる溶剤などが生のセラミック素体に染み込み、生のセラミック素体が膨潤したり、歪んだりするという問題がある。
【００４９】
これに対して、本実施形態に係る積層セラミック電子部品１の製造方法においては、図３〜図５に示されるように、生のセラミック素体２３の主面２４ａ，２４ｂの導電性ペーストが塗布される部分には、第２のセラミックグリーンシート２０ｂが配される。そして、本実施形態においては、第２のセラミックグリーンシート２０ｂに含まれる第２の有機バインダーの重合度をＡとし、第２のセラミックグリーンシートに含まれる第２の可塑剤の体積含有率をＢとしたときに、１８０．５６≦Ａ／Ｂの関係を充足するようにして、第２の有機バインダーと第２の可塑剤とを用いる。これにより、生のセラミック素体２３の表面に導電性ペーストを塗布した際、第２のセラミックグリーンシート２０ｂの結合が強固になり第２のセラミックグリーンシート２０ｂが硬く形成されることになるため導電性ペーストに含まれる溶剤などが生のセラミック素体２３に染み込むことが抑制される。よって、本実施形態に係る積層セラミック電子部品１の製造方法によれば、生のセラミック素体２３が膨潤したり、歪むことを効果的に抑制することができる。
【００５０】
また、生のセラミック素体の膨潤などに起因して、積層セラミック電子部品の内部には、剥がれ（デラミネーション）などに因る空隙が発生する場合がある。薄型の積層セラミック電子部品の場合、内部の空隙が積層セラミック電子部品の特性に与える影響は特に大きい。
【００５１】
本実施形態に係る積層セラミック電子部品１の製造方法において、第１のセラミックグリーンシートに含まれる第１の有機バインダーの重合度をＡ１、第１のセラミックグリーンシートに含まれる第１の可塑剤の体積含有率をＢ１とし、第２のセラミックグリーンシートに含まれる第２の有機バインダーの重合度をＡとし、第２のセラミックグリーンシートに含まれる第２の可塑剤の体積含有率をＢとしたときに、さらに２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる関係を充足する場合、生のセラミック素体２３が膨潤や歪みを効果的に抑制することができることに加えて、積層セラミック電子部品１としたときに、内部に空隙が発生することを効果的に抑制することができる。これは、第１のセラミックグリーンシート及び第２のセラミックグリーンシートが、それぞれ適切な硬さに調節されているため、第１のセラミックグリーンシート及び第２のセラミックグリーンシートにおいて収縮差が抑えられているためと考えられる。
【００５２】
なお、本実施形態においては、複数の第２のセラミックグリーンシートのそれぞれにおいて、１８０．５６≦Ａ／Ｂが満たされる例について説明した。但し、本発明は、この構成に限定されない。例えば、主面を構成する最外層に位置する第２のセラミックグリーンシートのみにおいて１８０．５６≦Ａ／Ｂが満たされていてもよい。この場合であっても同様の効果が得られる。
【００５３】
同様に、複数の第２のセラミックグリーンシートのそれぞれにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００が満たされることがより好ましいが、主面を構成する最外層に位置する第２のセラミックグリーンシートのみにおいて２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００が満たされていてもよい。
【００５４】
第２のセラミックグリーンシートの上には、内部電極を構成しない導電層が設けられていてもよい。例えば、第２のセラミックグリーンシートの上に、ダミー電極を構成するための導電層が設けられていてもよい。ここで、内部電極とは、例えばコンデンサの場合では容量を形成する電極であり、一般的には、電子部品の機能を発現するための電極である。
【００５５】
以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。
【００５６】
（実施例１）
上記実施形態に係る積層セラミック電子部品１のマザー積層体２２を、上記実施形態において説明した方法で、以下の条件で作製した。
【００５７】
（１）第１のセラミックグリーンシート２０ａ
セラミック粉末： ＢａＴｉＯ３ ７９．３体積％
第１の有機バインダー：ポリビニルブチラール樹脂（重合度８５０） １０．２体積％
第１の可塑剤：フタル酸ジオクチル １７．０体積％
導電層２１の組成：導電材料Ｎｉ、溶剤テルピネオール
第１のセラミックグリーンシート２０ａのサイズ：２００ｍｍ×２００ｍｍ 第１のセラミックグリーンシート２０ａの積層枚数７枚
【００５８】
（２）第２のセラミックグリーンシート２０ｂ
セラミック粉末： ＢａＴｉＯ３ ７９．３体積％
第２の有機バインダー：ポリビニルブチラール樹脂（重合度１３００） ２２．０体積％
第２の可塑剤：フタル酸ジオクチル ５．２体積％
第２のセラミックグリーンシート２０ｂのサイズ：２００ｍｍ×２００ｍｍ 第２のセラミックグリーンシート２０ｂの積層枚数７枚
【００５９】
（３）導電性ペースト層２７の組成：導電材料Ｎｉ、溶剤ターピネオール
【００６０】
なお、下記の表１に示すように、実施例及び比較例の各セラミックグリーンシート中において、有機バインダーと可塑剤の合計量が、２７．２体積％となるように調整した。
【００６１】
［膨潤・歪みの確認］
焼成後のセラミック素体２３のサイズが１．０ｍｍ×０．５ｍｍ×０．１５ｍｍとなるようにして、実施例１で得られたマザー積層体２２をカットした。生のセラミック素体２３の膨潤、歪みの有無をニコンインスペック社製のＮＥＸＩＶ ＶＭＲ−６５５５を用いて確認した。具体的には、マザー積層体２２をカットした後、個々の生のセラミック素体２３に分割する前に、マザー積層体２２を平面視して１００の領域に均等に区画し、各領域内の複数ある生のセラミック素体２３のうち、各領域の中央に位置する１つの生のセラミック素体２３それぞれについて、導電性ペースト層２７が塗布された部分の幅方向Ｘの膨潤、歪みの有無を確認した。生のセラミック素体２３の寸法規格として、導電性ペースト層２７部分の幅方向長さにおいて一定の長さを満たさないものを膨潤、歪みが発生していると判定した。１００領域中、膨潤、歪みを有する生のセラミック素体が含まれていた領域の数を表１に示す。表１に示すように、実施例１で得られた生のセラミック素体２３には、膨潤、歪みはほとんど発生しなかった。
【００６２】
（実施例２〜８及び比較例１，２）
第１及び第２の有機バインダーの種類（重合度）及び使用量と第１及び第２の可塑剤の使用量を表１に記載のものとし、実施例１と同様にして、実施例２〜８及び比較例１，２のマザー積層体２２をそれぞれ作製した。次に、実施例２〜８及び比較例１，２で得られたマザー積層体２２を用いて、実施例１と同様にして膨潤・歪みを確認した。結果を表１に示す。表１に示すように、実施例２〜８で得られた生のセラミック素体２３には、膨潤・歪みはほとんど発生しなかった。一方、比較例１，２で得られた生のセラミック素体には多くの膨潤・歪みが発生した。
【００６３】
［内部空隙の確認］
次に、実施例１〜８及び比較例１，２のマザー積層体２２から得られた全ての生のセラミック素体２３を不活性ガス雰囲気下、１２００℃で２時間焼成した。得られたセラミック積層体の全てについて、超音波顕微鏡（Ｃ−ＳＡＭ）を用いて内部空隙の有無を確認した。その結果、実施例２〜５で得られたセラミック積層体には、内部空隙が発生しているものは１つもなかった。
【００６４】
【表１】
【符号の説明】
【００６５】
１…積層セラミック電子部品
１０…セラミック素体
１０ａ、１０ｂ…主面
１０ｃ、１０ｄ…側面
１０ｅ、１０ｆ…端面
１０ｇ…セラミック層
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１４…第２の外部電極
１３ａ，１４ａ…第１の部分
１３ｂ，１４ｂ…第２の部分
１３ｃ，１４ｃ…第３の部分
２０ａ…第１のセラミックグリーンシート
２０ｂ…第２のセラミックグリーンシート
２１…導電層
２２…マザー積層体
２３…生のセラミック素体
２４…チップ本体
２４ａ、２４ｂ…主面
２４ｅ、２４ｆ…端面
２５…第１の内部電極
２６…第２の内部電極
２７…導電性ペースト層
２９…セラミック層
Ｌ１，Ｌ２…カットライン
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話、携帯音楽プレイヤーなどの電子機器の小型化、薄型化に伴い、電子機器に搭載される積層セラミックスの小型化、薄型化が進んでいる。このような積層セラミック電子部品の製造工程においては、生のセラミック素体の表面に導電性ペーストを塗布、焼き付けすることにより、外部電極を形成することが行われている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１４１３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、生のセラミック素体の表面に導電性ペーストを塗布した際、導電性ペーストに含まれる溶剤などが生のセラミック素体内に染み込み、生のセラミック素体が膨潤したり、歪んだりするという問題がある。
【０００５】
本発明は、生のセラミック素体に導電性ペーストを塗布した際に生じる膨潤、歪みを抑制し得る、積層セラミック電子部品の製造方法を提供することを主な目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層セラミック電子部品の製造方法では、内部電極を構成するための導電層が表面上に形成された第１のセラミックグリーンシートと、内部電極を構成するための導電層が表面上に形成されていない第２のセラミックグリーンシートとを用意する。少なくとも一枚の第２のセラミックグリーンシートと、複数の第１のセラミックグリーンシートと、少なくとも一枚の第２のセラミックグリーンシートとをこの順番で積層することにより、主面と、導電層が露出した端面とを有する生のセラミック素体を作製する。少なくとも主面の上に、導電性ペーストを塗布し、外部電極を形成するための導電性ペースト層を形成する。導電性ペースト層が形成された生のセラミック素体を焼成することにより積層セラミック電子部品を作製する。第１及び第２のセラミックグリーンシートのそれぞれは、有機バインダー及び可塑剤を含む。有機バインダーの重合度をＡとし、可塑剤の体積含有率をＢとする。主面を構成している第２のセラミックグリーンシートにおいて、１８０．５６≦Ａ／Ｂとなる。生のセラミック素体を作製する工程において、複数の第２のセラミックグリーンシートと、複数の第１のセラミックグリーンシートと、複数の第２のセラミックグリーンシートとをこの順番で積層し、複数の第２のセラミックグリーンシートのそれぞれにおいて、１８０．５６≦Ａ／Ｂとなることが好ましい。
【０００７】
本発明に係る積層セラミック電子部品の製造方法のある特定の局面では、第１のセラミックグリーンシートに含まれる有機バインダーの重合度をＡ１、第１のセラミックグリーンシートに含まれる可塑剤の体積含有率をＢ１とする。主面を構成している第２のセラミックグリーンシートにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる。生のセラミック素体を作製する工程において、複数の第２のセラミックグリーンシートと、複数の第１のセラミックグリーンシートと、複数の第２のセラミックグリーンシートとをこの順番で積層し、複数の第２のセラミックグリーンシートのそれぞれにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となることが好ましい。
【０００８】
本発明に係る積層セラミック電子部品の製造方法の別の特定の局面では、第１及び第２のセラミックグリーンシートに含まれる有機バインダーは、それぞれポリビニルブチラール樹脂、ポリビニルホルマール樹脂、ポリビニルヘキサナール樹脂からなる群から選ばれる少なくとも一種からなる。
【０００９】
本発明に係る積層セラミック電子部品の製造方法の他の特定の局面では、第１及び第２のセラミックグリーンシートに含まれる可塑剤は、フタル酸エステルである。
【発明の効果】
【００１０】
本発明によれば、生のセラミック素体に導電性ペーストを塗布した際に生じる膨潤、歪みを抑制し得る、積層セラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態における、表面上に導電層が形成されたセラミックグリーンシートの略図的平面図である。
【図２】本発明の一実施形態における、表面上に導電層が形成されていないセラミックグリーンシートの略図的平面図である。
【図３】本発明の一実施形態におけるマザー積層体の略図的平面図である。
【図４】本発明の一実施形態におけるマザー積層体の略図的分解側面図である。
【図５】本発明の一実施形態における生のセラミック素体の略図的断面図である。
【図６】本発明の一実施形態におけるセラミック電子部品の略図的斜視図である。
【図７】本発明の一実施形態におけるセラミック電子部品の略図的側面図である。
【図８】図６の線ＶＩＩＩ−ＶＩＩＩにおける略図的断面図である。
【図９】図８の線ＩＸ−ＩＸにおける略図的断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１３】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１４】
図１は、本実施形態における、表面上に導電層が形成されたセラミックグリーンシートの略図的平面図である。図２は、本実施形態における、表面上に導電層が形成されていないセラミックグリーンシートの略図的平面図である。図３は、本実施形態におけるマザー積層体の略図的平面図である。図４は、本実施形態におけるマザー積層体の略図的分解側面図である。図５は、本実施形態における生のセラミック素体の略図的断面図である。図６は、本実施形態におけるセラミック電子部品の略図的斜視図である。以下、図１〜５を参照しながら、図６に示すセラミック電子部品１の製造方法の一例について説明する。
【００１５】
まず、図１及び図２に示す第１及び第２のセラミックグリーンシート２０ａ，２０ｂを用意する。第１及び第２のセラミックグリーンシート２０ａ，２０ｂは、例えばセラミックスラリーをシート状に成形し、乾燥させることにより作製することができる。
【００１６】
第１及び第２のセラミックグリーンシート２０ａ，２０ｂに用いられるセラミック粉末の種類は、製造しようとする積層セラミック電子部品１の特性に応じて適宜選択することができる。
【００１７】
例えば、積層セラミック電子部品１が、コンデンサである場合は、セラミック粉末として、誘電体セラミックスを用いることができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などが挙げられる。
【００１８】
例えば、積層セラミック電子部品１が、圧電部品である場合は、セラミック粉末として、圧電セラミックスを用いることができる。圧電セラミックスの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックスなどが挙げられる。
【００１９】
例えば、積層セラミック電子部品１が、サーミスタである場合は、セラミック粉末として、半導体セラミックスを用いることができる。半導体セラミックスの具体例としては、例えば、スピネル系セラミックスなどが挙げられる。
【００２０】
例えば、積層セラミック電子部品１が、インダクタである場合は、セラミック粉末として、磁性体セラミックスを用いることができる。磁性体セラミックスの具体例としては、例えば、フェライトセラミックスなどが挙げられる。
【００２１】
第１のセラミックグリーンシート２０ａに用いられるセラミック粉末は、上記のようなセラミック粉末以外に、第１の有機バインダー、第１の可塑剤などを含む。また、第２のセラミックグリーンシート２０ｂに用いられるセラミック粉末は、上記のようなセラミック粉末以外に、第２の有機バインダー、第２の可塑剤などを含む。
【００２２】
第１及び第２の有機バインダーの具体例としては、例えばポリビニルブチラール樹脂、ポリビニルホルマール樹脂、ポリビニルアセトアセタール樹脂、ポリビニルヘキサナール樹脂などを用いることができる。第１及び第２の有機バインダーとしては、これらの中でも、ポリビニルブチラール樹脂が好ましく用いられる。第１及び第２の有機バインダーとしては、１種類のみの有機バインダーを用いてもよいし、２種類以上の有機バインダーを混合して用いてもよい。また、第１及び第２の有機バインダーは、それぞれ同じであってもよいし、異なってもよい。
【００２３】
第１及び第２の有機バインダーとしては、重合度が８５０〜１７００程度のものを用いることが好ましく、８５０〜１３００程度のものを用いることがより好ましい。
【００２４】
第１及び第２の可塑剤としては、例えばフタル酸エステルなどを用いることができる。フタル酸エステルの具体例としては、例えばフタル酸ジオクチル、フタル酸ジメチル、フタル酸ジエチル、フタル酸ジブチル、フタル酸ビス（２−エチルヘキシル）、フタル酸ジノルマルオクチル、フタル酸ジイソノニル、フタル酸ジノニル、フタル酸ジイソデシル、フタル酸ブチルベンジルなどが挙げられる。第１の可塑剤としては、これらの中でも、フタル酸ジオクチルが好ましく用いられる。第１及び第２の可塑剤としては、１種類のみの可塑剤を用いてもよいし、２種類以上の可塑剤を混合して用いてもよい。また、第１及び第２の可塑剤は、それぞれ同じであってもよいし、異なってもよい。
【００２５】
第１及び第２のセラミックグリーンシート２０ａ，２０ｂの厚みは、それぞれ０．５μｍ〜１０μｍ程度（焼成後）とすればよい。第１及び第２のセラミックグリーンシート２０ａ，２０ｂそれぞれの厚みは、同じであってもよいし、異なってもよい。
【００２６】
第２の有機バインダーの重合度をＡとし、第２の可塑剤の体積含有率をＢとしたときに、１８０．５６≦Ａ／Ｂとなる関係を充足するようにして、第２の有機バインダーと第２の可塑剤とを用いる。
【００２７】
また、第１の有機バインダーの重合度をＡ１、第１の可塑剤の体積含有率をＢ１としたときに、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる関係を充足するようにして、第１及び第２の有機バインダーと第１及び第２の可塑剤とを用いることが好ましい。
【００２８】
図１に示すように、セラミックグリーンシート２０ａの上には、第１の導電性ペーストを塗布することにより、導電層２１を形成する。具体的には、第１のセラミックグリーンシート２０ａの表面上に、内部電極を構成するための矩形状の複数の導電層２１を、ｘ方向と、ｘ方向に対して垂直なｙ方向に沿って相互に間隔をおいてマトリクス状に形成する。これにより、表面上に、内部電極を構成するための矩形状の複数の導電層２１が、ｘ方向及びｙ方向に沿って相互に間隔をおいてマトリクス状に配された第１のセラミックグリーンシート２０ａを用意する。
【００２９】
次に、図４に示されるように、表面上に導電層２１が形成されていないセラミックグリーンシート２０ｂを複数枚積層する。その後、図４に示されるように、表面上に複数の導電層２１が形成されたセラミックグリーンシート２０ａを複数枚積層する。その後、図４に示されるように、表面上に導電層２１が形成されていないセラミックグリーンシート２０ｂをさらに複数枚積層する。これにより、内部に導電層２１を有するマザー積層体２２を作製する。
【００３０】
なお、必要に応じてマザー積層体２２に、プレスを施してもよい。
【００３１】
次に、図３に示すように、マザー積層体２２の上に、第１及び第２の外部電極１３，１４の第１及び第２の部分１３ａ，１３ｂ，１４ａ，１４ｂを構成する部分に対応した形状の導電性ペースト層２７を、スクリーン印刷法などの適宜の印刷法により形成する。
【００３２】
次に、マザー積層体２２をｘ方向及びｙ方向に沿って切断することにより、マザー積層体２２から、生のセラミック素体２３を作製する。具体的には、マザー積層体２２を、各導電層２１のｙ方向（第２の方向）における中央において、ｘ方向（第１の方向）に沿って延びる複数のカットラインＬ１（図３を参照）に沿って切断する。それと共に、各導電層２１のｘ方向における中央においてｙ方向に沿って延びるカットラインＬ２に沿って切断する。これにより、マザー積層体２２を複数の生のセラミック素体２３に分断する。
【００３３】
なお、マザー積層体２２の切断は、例えば、切断刃を押しつける押切り、ダイシング、レーザー切断などの方法により行うことができる。
【００３４】
図５に示されるように、生のセラミック素体２３は、直方体状のチップ本体２４を有する。一対の主面２４ａ、２４ｂと、一対の側面（図示せず）と、一対の端面２４ｅ、２４ｆとを有する。主面２４ａ、２４ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。側面は、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。端面２４ｅ、２４ｆは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
【００３５】
チップ本体２４の内部には、導電層２１から形成された矩形状の複数の第１及び第２の内部電極２５，２６が配されている。複数の第１の内部電極２５と、複数の第２の内部電極２６とは、厚み方向Ｔに沿って、相互に間隔をおいて交互に配されている。厚み方向Ｔにおいて隣接する第１の内部電極２５と第２の内部電極２６とは、セラミック層２９を介して対向している。
【００３６】
第１及び第２の内部電極２５，２６は、長さ方向Ｌ及び幅方向Ｗに沿って配されている。第１の内部電極２５は、端面２４ｅに露出している。第１の内部電極２５は、端面２４ｆには露出していない。第２の内部電極２６は、端面２４ｆに露出している。第２の内部電極２６は、端面２４ｅには露出していない。即ち、端面２４ｅには、第１の内部電極２５が露出している一方、第２の内部電極２６は露出していない。端面２４ｆには、第２の内部電極２６が露出している一方、第１の内部電極２５は露出していない。
【００３７】
次に、生のセラミック素体２３の端面２４ｅ，２４ｆに、ディップ法などの適宜の方法により導電性ペーストを塗布し、第１及び第２の外部電極１３，１４の第３の部分１３ｃ，１４ｃに対応した形状の導電性ペースト層を形成する。この導電性ペースト層と、上記の導電性ペースト層２７により、端面２４ｅ，２４ｆの上から主面２４ａ，２４ｂの上にまで至る外部電極１３，１４を形成するための導電性ペースト層が形成される。
【００３８】
導電性ペーストは、適宜の導電材料、溶剤などからなる。導電材料としては、例えばＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた金属またはＮｉ，Ｃｕ，Ａｇ，Ｐｄ及びＡｕからなる群から選ばれた一種以上の金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）などを用いることができる。また、溶剤としては、例えば、テルピネオール、ジヒドロテルピネオール、ジヒドロターピニルアセテートなどを用いることができる。
【００３９】
なお、生のセラミック素体２３に、バレル研磨等を適宜施し、稜線部や角部に丸みをつけておくことが好ましい。
【００４０】
次に、生のセラミック素体２３を焼成することにより、セラミック素体１０を得る。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。この焼成工程において、第１及び第２の外部電極１３，１４と第１及び第２の内部電極２５，２６が同時焼成される。
【００４１】
（積層セラミック電子部品１の構成）
図６は、本実施形態において製造された積層セラミック電子部品の略図的斜視図である。図７は、本実施形態におけるセラミック電子部品の略図的側面図である。図８は、図６の線ＶＩＩＩ−ＶＩＩＩにおける略図的断面図である。図９は、図８の線ＩＸ−ＩＸにおける略図的断面図である。
【００４２】
図６〜９に示されるように、積層セラミック電子部品１は、直方体状のセラミック素体１０を備えている。セラミック素体１０は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１０ａ、１０ｂと、厚み方向Ｔ及び長さ方向Ｌに沿って延びる第１及び第２の側面１０ｃ、１０ｄと、厚み方向Ｔ及び幅方向Ｗに沿って延びる第１及び第２の端面１０ｅ、１０ｆを有する。
【００４３】
なお、本発明において、「直方体状」には、角部や稜線部丸みがつけられている直方体が含まれるものとする。すなわち、「直方体状」の部材とは、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面とを有する部材全般を意味する。また、主面、側面、端面の一部または全部に凹凸などが形成されていてもよい。
【００４４】
セラミック素体１０の寸法は、特に限定されない。セラミック素体１０の厚さ寸法をＴ、長さ寸法Ｌ、幅寸法をＷとしたとき、Ｔ≦Ｗ＜Ｌ、１／５Ｗ≦Ｔ≦１／２Ｗ、Ｔ≦０．３ｍｍを満たす薄型であることが好ましい。具体的には、０．１ｍｍ≦Ｔ≦０．３ｍｍ、０．４ｍｍ≦Ｌ≦１ｍｍ、０．２ｍｍ≦Ｗ≦０．５ｍｍであることが好ましい。
【００４５】
図８に示されるように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が厚み方向Ｔに沿って等間隔に交互に配置されている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂと平行である。第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて、セラミック層１０ｇを介して、互いに対向している。
【００４６】
図６〜９に示されるように、積層セラミック電子部品１は、第１及び第２の外部電極１３，１４を備えている。図８に示されるように、第１の外部電極１３は、第１の内部電極１１に接続されている。一方、第２の外部電極１４は、第２の内部電極１２に接続されている。
【００４７】
第１及び第２の外部電極１３，１４は、第１及び第２の主面１０ａ，１０ｂ上の第１及び第２の部分１３ａ，１３ｂ，１４ａ、１４ｂと、第１及び第２の端面１０ｅ，１０ｆ上の第３の部分１３ｃ，１４ｃとによって構成されている。第１及び第２の外部電極１３，１４は、適宜の導電材料により構成することができる。また、第１及び第２の外部電極１３，１４は、複数の導電膜の積層体により構成されていてもよい。
【００４８】
上述の通り、積層セラミック電子部品の製造工程において、生のセラミック素体の表面に導電性ペーストを塗布した際、導電性ペーストに含まれる溶剤などが生のセラミック素体に染み込み、生のセラミック素体が膨潤したり、歪んだりするという問題がある。
【００４９】
これに対して、本実施形態に係る積層セラミック電子部品１の製造方法においては、図３〜図５に示されるように、生のセラミック素体２３の主面２４ａ，２４ｂの導電性ペーストが塗布される部分には、第２のセラミックグリーンシート２０ｂが配される。そして、本実施形態においては、第２のセラミックグリーンシート２０ｂに含まれる第２の有機バインダーの重合度をＡとし、第２のセラミックグリーンシートに含まれる第２の可塑剤の体積含有率をＢとしたときに、１８０．５６≦Ａ／Ｂの関係を充足するようにして、第２の有機バインダーと第２の可塑剤とを用いる。これにより、生のセラミック素体２３の表面に導電性ペーストを塗布した際、第２のセラミックグリーンシート２０ｂの結合が強固になり第２のセラミックグリーンシート２０ｂが硬く形成されることになるため導電性ペーストに含まれる溶剤などが生のセラミック素体２３に染み込むことが抑制される。よって、本実施形態に係る積層セラミック電子部品１の製造方法によれば、生のセラミック素体２３が膨潤したり、歪むことを効果的に抑制することができる。
【００５０】
また、生のセラミック素体の膨潤などに起因して、積層セラミック電子部品の内部には、剥がれ（デラミネーション）などに因る空隙が発生する場合がある。薄型の積層セラミック電子部品の場合、内部の空隙が積層セラミック電子部品の特性に与える影響は特に大きい。
【００５１】
本実施形態に係る積層セラミック電子部品１の製造方法において、第１のセラミックグリーンシートに含まれる第１の有機バインダーの重合度をＡ１、第１のセラミックグリーンシートに含まれる第１の可塑剤の体積含有率をＢ１とし、第２のセラミックグリーンシートに含まれる第２の有機バインダーの重合度をＡとし、第２のセラミックグリーンシートに含まれる第２の可塑剤の体積含有率をＢとしたときに、さらに２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる関係を充足する場合、生のセラミック素体２３が膨潤や歪みを効果的に抑制することができることに加えて、積層セラミック電子部品１としたときに、内部に空隙が発生することを効果的に抑制することができる。これは、第１のセラミックグリーンシート及び第２のセラミックグリーンシートが、それぞれ適切な硬さに調節されているため、第１のセラミックグリーンシート及び第２のセラミックグリーンシートにおいて収縮差が抑えられているためと考えられる。
【００５２】
なお、本実施形態においては、複数の第２のセラミックグリーンシートのそれぞれにおいて、１８０．５６≦Ａ／Ｂが満たされる例について説明した。但し、本発明は、この構成に限定されない。例えば、主面を構成する最外層に位置する第２のセラミックグリーンシートのみにおいて１８０．５６≦Ａ／Ｂが満たされていてもよい。この場合であっても同様の効果が得られる。
【００５３】
同様に、複数の第２のセラミックグリーンシートのそれぞれにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００が満たされることがより好ましいが、主面を構成する最外層に位置する第２のセラミックグリーンシートのみにおいて２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００が満たされていてもよい。
【００５４】
第２のセラミックグリーンシートの上には、内部電極を構成しない導電層が設けられていてもよい。例えば、第２のセラミックグリーンシートの上に、ダミー電極を構成するための導電層が設けられていてもよい。ここで、内部電極とは、例えばコンデンサの場合では容量を形成する電極であり、一般的には、電子部品の機能を発現するための電極である。
【００５５】
以下、本発明について、具体的な実施例に基づいて、さらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではなく、その要旨を変更しない範囲において適宜変更して実施することが可能である。
【００５６】
（実施例１）
上記実施形態に係る積層セラミック電子部品１のマザー積層体２２を、上記実施形態において説明した方法で、以下の条件で作製した。
【００５７】
（１）第１のセラミックグリーンシート２０ａ
セラミック粉末： ＢａＴｉＯ３ ７９．３体積％
第１の有機バインダー：ポリビニルブチラール樹脂（重合度８５０） １０．２体積％
第１の可塑剤：フタル酸ジオクチル １７．０体積％
導電層２１の組成：導電材料Ｎｉ、溶剤テルピネオール
第１のセラミックグリーンシート２０ａのサイズ：２００ｍｍ×２００ｍｍ 第１のセラミックグリーンシート２０ａの積層枚数７枚
【００５８】
（２）第２のセラミックグリーンシート２０ｂ
セラミック粉末： ＢａＴｉＯ３ ７９．３体積％
第２の有機バインダー：ポリビニルブチラール樹脂（重合度１３００） ２２．０体積％
第２の可塑剤：フタル酸ジオクチル ５．２体積％
第２のセラミックグリーンシート２０ｂのサイズ：２００ｍｍ×２００ｍｍ 第２のセラミックグリーンシート２０ｂの積層枚数７枚
【００５９】
（３）導電性ペースト層２７の組成：導電材料Ｎｉ、溶剤ターピネオール
【００６０】
なお、下記の表１に示すように、実施例及び比較例の各セラミックグリーンシート中において、有機バインダーと可塑剤の合計量が、２７．２体積％となるように調整した。
【００６１】
［膨潤・歪みの確認］
焼成後のセラミック素体２３のサイズが１．０ｍｍ×０．５ｍｍ×０．１５ｍｍとなるようにして、実施例１で得られたマザー積層体２２をカットした。生のセラミック素体２３の膨潤、歪みの有無をニコンインスペック社製のＮＥＸＩＶ ＶＭＲ−６５５５を用いて確認した。具体的には、マザー積層体２２をカットした後、個々の生のセラミック素体２３に分割する前に、マザー積層体２２を平面視して１００の領域に均等に区画し、各領域内の複数ある生のセラミック素体２３のうち、各領域の中央に位置する１つの生のセラミック素体２３それぞれについて、導電性ペースト層２７が塗布された部分の幅方向Ｘの膨潤、歪みの有無を確認した。生のセラミック素体２３の寸法規格として、導電性ペースト層２７部分の幅方向長さにおいて一定の長さを満たさないものを膨潤、歪みが発生していると判定した。１００領域中、膨潤、歪みを有する生のセラミック素体が含まれていた領域の数を表１に示す。表１に示すように、実施例１で得られた生のセラミック素体２３には、膨潤、歪みはほとんど発生しなかった。
【００６２】
（実施例２〜８及び比較例１，２）
第１及び第２の有機バインダーの種類（重合度）及び使用量と第１及び第２の可塑剤の使用量を表１に記載のものとし、実施例１と同様にして、実施例２〜８及び比較例１，２のマザー積層体２２をそれぞれ作製した。次に、実施例２〜８及び比較例１，２で得られたマザー積層体２２を用いて、実施例１と同様にして膨潤・歪みを確認した。結果を表１に示す。表１に示すように、実施例２〜８で得られた生のセラミック素体２３には、膨潤・歪みはほとんど発生しなかった。一方、比較例１，２で得られた生のセラミック素体には多くの膨潤・歪みが発生した。
【００６３】
［内部空隙の確認］
次に、実施例１〜８及び比較例１，２のマザー積層体２２から得られた全ての生のセラミック素体２３を不活性ガス雰囲気下、１２００℃で２時間焼成した。得られたセラミック積層体の全てについて、超音波顕微鏡（Ｃ−ＳＡＭ）を用いて内部空隙の有無を確認した。その結果、実施例２〜５で得られたセラミック積層体には、内部空隙が発生しているものは１つもなかった。
【００６４】
【表１】
【符号の説明】
【００６５】
１…積層セラミック電子部品
１０…セラミック素体
１０ａ、１０ｂ…主面
１０ｃ、１０ｄ…側面
１０ｅ、１０ｆ…端面
１０ｇ…セラミック層
１１…第１の内部電極
１２…第２の内部電極
１３…第１の外部電極
１４…第２の外部電極
１３ａ，１４ａ…第１の部分
１３ｂ，１４ｂ…第２の部分
１３ｃ，１４ｃ…第３の部分
２０ａ…第１のセラミックグリーンシート
２０ｂ…第２のセラミックグリーンシート
２１…導電層
２２…マザー積層体
２３…生のセラミック素体
２４…チップ本体
２４ａ、２４ｂ…主面
２４ｅ、２４ｆ…端面
２５…第１の内部電極
２６…第２の内部電極
２７…導電性ペースト層
２９…セラミック層
Ｌ１，Ｌ２…カットライン
【特許請求の範囲】
【請求項１】
内部電極を構成するための導電層が表面上に形成された第１のセラミックグリーンシートと、内部電極を構成するための導電層が表面上に形成されていない第２のセラミックグリーンシートとを用意する工程と、
少なくとも一枚の前記第２のセラミックグリーンシートと、複数の前記第１のセラミックグリーンシートと、少なくとも一枚の前記第２のセラミックグリーンシートとをこの順番で積層することにより、主面と、前記導電層が露出した端面とを有する生のセラミック素体を作製する工程と、
少なくとも前記主面の上に、導電性ペーストを塗布し、外部電極を形成するための導電性ペースト層を形成する工程と、
前記導電性ペースト層が形成された前記生のセラミック素体を焼成することにより積層セラミック電子部品を作製する工程と、
を備え、
前記第１及び第２のセラミックグリーンシートのそれぞれは、有機バインダー及び可塑剤を含み、
前記有機バインダーの重合度をＡとし、前記可塑剤の体積含有率をＢとしたときに、前記主面を構成している第２のセラミックグリーンシートにおいて、１８０．５６≦Ａ／Ｂとなる、積層セラミック電子部品の製造方法。
【請求項２】
前記生のセラミック素体を作製する工程において、複数の前記第２のセラミックグリーンシートと、複数の前記第１のセラミックグリーンシートと、複数の前記第２のセラミックグリーンシートとをこの順番で積層し、
前記複数の第２のセラミックグリーンシートのそれぞれにおいて、１８０．５６≦Ａ／Ｂとなる、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記第１のセラミックグリーンシートに含まれる前記有機バインダーの重合度をＡ１、前記第１のセラミックグリーンシートに含まれる前記可塑剤の体積含有率をＢ１としたときに、
前記主面を構成している前記第２のセラミックグリーンシートにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる、請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記生のセラミック素体を作製する工程において、複数の前記第２のセラミックグリーンシートと、複数の前記第１のセラミックグリーンシートと、複数の前記第２のセラミックグリーンシートとをこの順番で積層し、
前記複数の第２のセラミックグリーンシートのそれぞれにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる、請求項３に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記第１及び第２のセラミックグリーンシートに含まれる前記有機バインダーは、それぞれポリビニルブチラール樹脂、ポリビニルホルマール樹脂、ポリビニルヘキサナール樹脂からなる群から選ばれる少なくとも一種からなる、請求項１〜４のいずれか一項に記載の積層セラミック電子部品の製造方法。
【請求項６】
前記第１及び第２のセラミックグリーンシートに含まれる前記可塑剤は、フタル酸エステルである、請求項１〜５のいずれか一項に記載の積層セラミック電子部品の製造方法。
【請求項１】
内部電極を構成するための導電層が表面上に形成された第１のセラミックグリーンシートと、内部電極を構成するための導電層が表面上に形成されていない第２のセラミックグリーンシートとを用意する工程と、
少なくとも一枚の前記第２のセラミックグリーンシートと、複数の前記第１のセラミックグリーンシートと、少なくとも一枚の前記第２のセラミックグリーンシートとをこの順番で積層することにより、主面と、前記導電層が露出した端面とを有する生のセラミック素体を作製する工程と、
少なくとも前記主面の上に、導電性ペーストを塗布し、外部電極を形成するための導電性ペースト層を形成する工程と、
前記導電性ペースト層が形成された前記生のセラミック素体を焼成することにより積層セラミック電子部品を作製する工程と、
を備え、
前記第１及び第２のセラミックグリーンシートのそれぞれは、有機バインダー及び可塑剤を含み、
前記有機バインダーの重合度をＡとし、前記可塑剤の体積含有率をＢとしたときに、前記主面を構成している第２のセラミックグリーンシートにおいて、１８０．５６≦Ａ／Ｂとなる、積層セラミック電子部品の製造方法。
【請求項２】
前記生のセラミック素体を作製する工程において、複数の前記第２のセラミックグリーンシートと、複数の前記第１のセラミックグリーンシートと、複数の前記第２のセラミックグリーンシートとをこの順番で積層し、
前記複数の第２のセラミックグリーンシートのそれぞれにおいて、１８０．５６≦Ａ／Ｂとなる、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記第１のセラミックグリーンシートに含まれる前記有機バインダーの重合度をＡ１、前記第１のセラミックグリーンシートに含まれる前記可塑剤の体積含有率をＢ１としたときに、
前記主面を構成している前記第２のセラミックグリーンシートにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる、請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記生のセラミック素体を作製する工程において、複数の前記第２のセラミックグリーンシートと、複数の前記第１のセラミックグリーンシートと、複数の前記第２のセラミックグリーンシートとをこの順番で積層し、
前記複数の第２のセラミックグリーンシートのそれぞれにおいて、２．７４≦（（Ａ／Ｂ）／（Ａ１／Ｂ１））≦５．００となる、請求項３に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記第１及び第２のセラミックグリーンシートに含まれる前記有機バインダーは、それぞれポリビニルブチラール樹脂、ポリビニルホルマール樹脂、ポリビニルヘキサナール樹脂からなる群から選ばれる少なくとも一種からなる、請求項１〜４のいずれか一項に記載の積層セラミック電子部品の製造方法。
【請求項６】
前記第１及び第２のセラミックグリーンシートに含まれる前記可塑剤は、フタル酸エステルである、請求項１〜５のいずれか一項に記載の積層セラミック電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−７００２４（Ｐ２０１３−７００２４Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１２−１１７７１２（Ｐ２０１２−１１７７１２）
【出願日】平成２４年５月２３日（２０１２．５．２３）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２４年５月２３日（２０１２．５．２３）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]