積層セラミック電子部品及びその製造方法
【課題】チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品及びその製造方法に関する。
【解決手段】誘電体層を含み、誘電体層の積層方向に互いに対向する第１及び第２主面、第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、セラミック本体内で誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、第５断面上に形成され、第１内部電極と電気的に連結された一つ以上の第１外部電極及び第６断面上に形成され、第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、第１及び第２外部電極は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対してガラスが占める面積が３５〜８０％である。
【解決手段】誘電体層を含み、誘電体層の積層方向に互いに対向する第１及び第２主面、第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、セラミック本体内で誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、第５断面上に形成され、第１内部電極と電気的に連結された一つ以上の第１外部電極及び第６断面上に形成され、第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、第１及び第２外部電極は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対してガラスが占める面積が３５〜８０％である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品に関する。
【背景技術】
【０００２】
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。
【０００３】
積層セラミック電子部品の小型化及び大容量化の要求に応じて、積層セラミック電子部品の外部電極も薄層化している。
【０００４】
外部電極ペーストは、主材料として銅（Ｃｕ）などの伝導性金属を用いてチップ密閉性及びチップとの電気的連結性を保障し、補助材料としてガラスを用いて上記金属の焼結収縮時に空き空間を満たすとともに、外部電極とチップとの結合力を付与する機能をする。
【０００５】
しかし、外部電極ペースト中のガラス含量が足りない場合、チップ密閉性に問題が生じる可能性があり、これを補完するために過剰なガラスを添加する場合、金属焼結後にガラスの表面溶出によってメッキ不良が生じるという問題がある。
【０００６】
特に、外部電極の薄層化によって所望の水準の緻密度を実現することが困難になり、ガラスの高温挙動特性上、ガラスの欠乏または過剰による不良発生の可能性は増加する。
【０００７】
また、外部電極の塗布厚さが薄い小型サイズの積層セラミック電子部品においては、コーナー部分の外部電極の厚さが薄いためコーナーカバレッジ（ｃｏｒｎｅｒ ｃｏｖｅｒａｇｅ）性能が劣り、これによりメッキ液が侵透するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によると、誘電体層を含み、上記誘電体層の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上の第１外部電極及び上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、上記第１及び第２外部電極は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、上記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％である積層セラミック電子部品が提供される。
【００１０】
上記導電性金属の含量に対する上記ガラスの含量比が０．４〜２．０であることができる。
【００１１】
上記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成されることができる。
【００１２】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００１３】
上記第１及び第２外部電極は、上記第１及び第２主面上に延長されて形成されることができる。
【００１４】
上記第１及び第２外部電極は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。
【００１５】
上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることができる。
【００１６】
上記第１及び第２外部電極の平均厚さが５μｍ以上であることができる。
【００１７】
上記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスであることができる。
【００１８】
本発明の他の実施形態によると、誘電体層を含み、上記誘電体層の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上の第１外部電極及び上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、上記第１及び第２外部電極は導電性金属及びガラスを含み、上記導電性金属の含量に対する上記ガラスの含量比が０．４〜２．０であり、上記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成される積層セラミック電子部品が提供される。
【００１９】
上記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であることができる。
【００２０】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００２１】
上記第１及び第２外部電極は、上記第１及び第２主面上に延長されて形成されることができる。
【００２２】
上記第１及び第２外部電極は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。
【００２３】
上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることができる。
【００２４】
上記第１及び第２外部電極の平均厚さが５μｍ以上であることができる。
【００２５】
上記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスであることができる。
【００２６】
本発明の他の実施形態によると、誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極を含み、上記誘電体層の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体を製作する段階と、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び上記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを製造する段階と、上記第１及び第２内部電極と電気的に連結されるように、外部電極ペーストを上記セラミック本体上に塗布する段階と、上記セラミック本体を焼成して第１及び第２外部電極を形成する段階と、を含み、上記第１外部電極は、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上であり、上記第２外部電極は、上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上である、積層セラミック電子部品の製造方法が提供される。
【００２７】
上記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であることができる。
【００２８】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００２９】
上記第１及び第２外部電極は、上記第１及び第２主面上に延長されて形成されることができる。
【００３０】
上記第１及び第２外部電極は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。
【００３１】
上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることができる。
【００３２】
上記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスであることができる。
【００３３】
上記セラミック本体を焼成する段階は、７５０℃以下で行われることができる。
【発明の効果】
【００３４】
本発明によると、ガラス含量が増加した外部電極用ペーストを用いて外部電極を形成することにより、２端子積層セラミック電子部品より外部電極が薄い多端子積層セラミック電子部品の場合にも、チップ密閉性を向上させ、信頼性が改善された積層セラミック電子部品を実現することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図４】本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【図６】本発明の一実施形態による積層セラミックキャパシタの断面ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【発明を実施するための形態】
【００３６】
本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。
【００３７】
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
【００３８】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００３９】
図２は図１のＡ−Ａ’断面図である。
【００４０】
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１を含み、上記誘電体層１の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を挟んで互いに対向するように配置される第１及び第２内部電極２１、２２と、上記第５断面上に形成され、上記第１内部電極２１と電気的に連結された一つ以上の第１外部電極３１及び上記第６断面上に形成され、上記第２内部電極２２と電気的に連結された一つ以上の第２外部電極３２と、を含んでおり、上記第１及び第２外部電極３１、３２は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、上記第１及び第２外部電極３１、３２のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であることができる。
【００４１】
以下、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に積層セラミックキャパシタを用いて説明するが、これに制限されるものではない。
【００４２】
上記セラミック本体１０は直方体状を有することができる。本実施形態において、積層方向の断面を第１主面Ｔｆ及び第２主面Ｂｆ、長さ方向の断面を第３及び第４側面Ｓｆ１、Ｓｆ２及び幅方向の断面を第５及び第６断面Ｌｆ１、Ｌｆ２と定義する。
【００４３】
一方、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は、誘電体層を積み上げる方向、即ち「積層方向」と同様の概念で用いられることができる。
【００４４】
本発明の一実施形態によると、上記誘電体層１を形成する原料は、十分な静電容量を得ることができるものであれば特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができる。
【００４５】
上記誘電体層１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【００４６】
上記第１及び第２内部電極２１、２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）の一つ以上の物質を含む導電性ペーストを用いて形成されることができる。
【００４７】
本発明の一実施形態による積層セラミックキャパシタは、上記第１内部電極２１と電気的に連結された第１外部電極３１及び上記第２内部電極２２と電気的に連結された第２外部電極３２を含むことができる。
【００４８】
上記第１及び第２外部電極３１、３２は、静電容量の形成のために上記第１及び第２内部電極２１、２２と電気的に連結されることができ、上記第２外部電極３２は、上記第１外部電極３１と異なる電位に連結されることができる。
【００４９】
上記第１外部電極３１は上記第５断面Ｌｆ１上に形成されることができ、上記第２外部電極３２は上記第６断面Ｌｆ２上に形成されることができる。
【００５０】
上記第１及び第２外部電極３１、３２の数は特に制限されず、例えば、一つ以上であることができる。
【００５１】
特に、図１を参照すると、本発明の一実施形態による積層セラミックキャパシタは、上記第１及び第２外部電極３１、３２をそれぞれ二つずつ含むことができる。
【００５２】
また、上記第１及び第２外部電極３１、３２は、上記第１主面Ｔｆ及び第２主面Ｂｆ上に延長されて形成されることができるが、これに制限されるものではない。
【００５３】
上記第１及び第２外部電極３１、３２の平均厚さは特に制限されず、例えば、３〜３０μｍであることができる。
【００５４】
上記第１及び第２外部電極３１、３２の平均厚さが３μｍ未満である場合は、メッキ液の浸透による不良が発生する可能性があり、３０μｍを超過する場合は、外部電極の平均厚さが厚すぎるため本発明において目的とする外部電極の薄層化を果たすことができない。
【００５５】
特に、本発明の一実施形態による積層セラミックキャパシタにおいて、上記第１及び第２外部電極３１、３２の平均厚さは５μｍ以上であることができ、上記厚さが５μｍ未満である場合は、外部電極の厚さが薄すぎるためメッキ液の侵透による不良が発生する可能性が高い。
【００５６】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２は導電性金属及びガラスを含み、上記第１及び第２外部電極３１、３２のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であることができる。
【００５７】
上記導電性金属は特に制限されないが、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００５８】
上記ガラスが占める面積の測定位置は特に制限されないが、例えば、上記第１及び第２外部電極３１、３２を厚さ方向に３等分したときに、中央部領域３１ｂ、３２ｂであることができる。
【００５９】
ここで、第１及び第２外部電極の厚さとは、上記セラミック本体１０の長さ方向の両端部から第１及び第２外部電極が形成された高さ、及び上記セラミック本体１０の厚さ方向の上面及び下面から第１及び第２外部電極が形成された高さを意味する。
【００６０】
上記ガラスが占める面積の測定は特に制限されないが、例えば、上記中央部領域３１ｂ、３２ｂでの１５０μｍ×１０μｍ（横×縦）の面積に対してガラスが占める面積の比率で測定されることができる。
【００６１】
例えば、上記第１及び第２外部電極３１、３２を厚さ方向に３等分したときに、中央部領域３１ｂ、３２ｂの面積に対して上記ガラスが占める面積は、図２のように、セラミック本体１０の長さ方向の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。
【００６２】
具体的には、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向（Ｌ−Ｔ）断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された外部電極の領域に対して、外部電極の断面の面積に対してガラスが占める面積を測定することにより求めることができる。
【００６３】
上記ガラスが占める面積が３５〜８０％を満たすことにより、上記ガラスの含量が極端に増加して、外部電極が薄層化しても上記セラミック本体１０が優れた密閉性を有することができる。
【００６４】
具体的には、上記ガラスは、導電性金属の焼結を促進させ、上記セラミック本体１０と上記外部電極との接着剤機能をする。特に、導電性金属が満たされていない空き空間に上記ガラスが満たされることにより、チップ密閉性を実現する機能をすることができる。
【００６５】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２内に含まれる上記ガラスが占める面積が極端に増加するため、上記セラミック本体１０が非常に優れた密閉性を有することができるのである。
【００６６】
これにより、本発明の一実施形態による積層セラミックキャパシタは、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）特性が向上され、優れた信頼性を有することができる。
【００６７】
また、外部電極が薄層化するにつれ、上記外部電極のコーナー部の厚さが薄くなって緻密度が低くなり、これによりメッキ液がセラミック本体内に侵透するという問題があった。
【００６８】
しかし、本発明の一実施形態によると、上記外部電極のコーナー部の厚さが薄くなっても上記ガラスが占める面積が増加するため、上記コーナー部の緻密度を増加させることができ、メッキ液の浸透による信頼性の低下を防止することができる効果がある。
【００６９】
上記ガラスが占める面積が３５％未満である場合は、ガラスの含量が少ないため本発明において目的とするセラミック本体の密閉性が得られず、信頼性が低下する可能性がある。
【００７０】
また、上記ガラスが占める面積が８０％を超過する場合は、ガラスの含量が多すぎるため上記ガラスが上記導電性金属を移動させて上記外部電極のコーナー部が破れる可能性があり、ガラス溶出による未メッキ不良及び内部電極と外部電極との連結性低下による容量接触性の低下などの問題が発生する可能性がある。
【００７１】
ここで、信頼性の判断は、高温、高湿条件で定格電圧（または定格電圧より高い電圧）で評価する方法及び高温条件で定格電圧を変化させながら評価する方法で行われることができ、絶縁体であるキャパシタのようなチップでは、絶縁抵抗値の変化で信頼性を判断することができる。クラックなどの不良が発生する場合、絶縁抵抗値が上昇し、これにより不良が発生する可能性がある。
【００７２】
また、未メッキ不良は、スズ（Ｓｎ）を溶かすことができる半田槽（ｓｏｌｄｅｒ ｐｏｔ）に積層セラミックキャパシタを浸した後取り出すとスズ層は除去され、ニッケル（Ｎｉ）メッキ層が形成されていない部分を観察して判断することができる。その他に、蛍光Ｘ線分析器（Ｘ−Ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｓｐｅｃｔｒｏｓｃｏｐｙ、ＸＲＦ）を用いて判断することもできる。
【００７３】
上記容量接触性は内部電極と外部電極との連結性を判断する基準である。全ての積層セラミックキャパシタは定格容量を有し、内部電極と外部電極との連結性が低下すると容量が定格容量より低くなり、これによって容量接触性を判断することができる。一般的に、不導体であるガラスが多いと、内部電極と外部電極との連結を妨害する。
【００７４】
本発明の一実施形態によると、上記導電性金属の含量に対する上記ガラスの含量比は、特に制限されないが、例えば０．４〜２．０であることができる。
【００７５】
上記第１及び第２外部電極３１、３２が上記導電性金属の含量に対して０．４〜２．０の含量比を有するガラスを含むことにより、上記ガラスの含量が極端に増加して、外部電極が薄層化しても上記セラミック本体１０が優れた密閉性を有することができる。
【００７６】
これにより、本発明の一実施形態による積層セラミックキャパシタは、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）特性が向上し、優れた信頼性を有することができる。
【００７７】
また、上記外部電極のコーナー部の厚さが薄くなっても、上記ガラスの含量が増加するため、上記コーナー部の緻密度を増加させることができ、メッキ液の浸透による信頼性の低下を防止することができる効果がある。
【００７８】
上記ガラスの含量比が上記導電性金属の含量に対して０．４未満である場合は、ガラス含量が少ないため、本発明において目的とするセラミック本体の密閉性が得られないという問題がある。
【００７９】
また、上記ガラスの含量比が上記導電性金属の含量に対して２．０を超過する場合は、ガラスの含量が多すぎるため、上記ガラスが上記導電性金属を移動させて上記外部電極のコーナー部が破れる可能性があり、ガラス溶出による未メッキ不良及び内部電極と外部電極との連結性低下による容量接触性の低下などの問題が発生する可能性がある。
【００８０】
上記第１及び第２外部電極は、特に制限されるものではないが、例えば、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布することにより形成されることができる。
【００８１】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２内に含まれるガラス含量の増加によって生じる外部電極と内部電極との連結性不良を防止するために、異種サイズの金属粒子を含むペーストを塗布して上記第１及び第２外部電極３１、３２を形成することができる。
【００８２】
上記第１及び第２外部電極３１、３２を、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成することにより、ガラスの含量が増加しても信頼性不良の問題が発生しない。
【００８３】
また、上記ペーストは、平均粒径が１．０μｍ以上の導電性金属粒子１０〜９０重量部を含むことができるが、上記導電性粒子の平均粒径及びその含量は特に制限されるものではない。
【００８４】
具体的には、上記ペーストが、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むことにより、上記外部電極の焼成過程中に上記ガラスが軟化される前に銅−ニッケル合金（Ｃｕ−Ｎｉ Ａｌｌｏｙ）を形成することができる。
【００８５】
これにより、本発明の一実施形態により上記第１及び第２外部電極３１、３２が増加された含量のガラスを含む場合にも、外部電極と内部電極との連結性不良の問題が発生しない。
【００８６】
上記平均粒径が０．３μｍ以下の導電性金属粒子が１０重量部未満含まれる場合、外部電極の導電性金属粉末と内部電極との合金（Ａｌｌｏｙ）形成温度より、ガラスが軟化して界面に移動する速度が速くなるため、外部電極と内部電極との連結性不良の問題が発生する可能性がある。
【００８７】
また、上記平均粒径が０．３μｍ以下の導電性金属粒子が９０重量部を超過して含まれる場合、０．３μｍ以下の金属粉末が過度に焼結されるため、ガラスが表面に溶出してメッキ不良及びチップの貼り付き不良が発生する可能性がある。
【００８８】
上記第１及び第２外部電極３１、３２に含まれる上記ガラスは、１種の絶縁性ガラスであることができるが、これに制限されるものではない。
【００８９】
図３は本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００９０】
図４は本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００９１】
図３を参照すると、本発明の他の実施形態による積層セラミックキャパシタは、セラミック本体１００の第５及び第６断面Ｌｆ１、Ｌｆ２に形成される第１及び第２外部電極１３１、１３２がそれぞれ四つ以上の多端子であることができ、これに制限されるものではない。
【００９２】
特に、図３では、上記第１及び第２外部電極１３１、１３２がそれぞれ四つである積層セラミックキャパシタを示している。
【００９３】
図４を参照すると、本発明の他の実施形態による積層セラミックキャパシタは、セラミック本体２００の第５及び第６断面Ｌｆ１、Ｌｆ２に形成される第１及び第２外部電極２３１、２３２がそれぞれ一つであり、第３及び第４側面Ｓｆ１、Ｓｆ２上に互いに対向して形成された第３外部電極２３３をさらに含む３端子であることができるが、これに制限されるものではない。
【００９４】
本発明の他の実施形態による積層セラミック電子部品は、誘電体層１を含み、上記誘電体層１の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を挟んで互いに対向するように配置される第１及び第２内部電極２１、２２と、上記第５断面上に形成され、上記第１内部電極２１と電気的に連結された一つ以上の第１外部電極３１及び上記第６断面上に形成され、上記第２内部電極２２と電気的に連結された一つ以上の第２外部電極３２と、を含んでおり、上記第１及び第２外部電極３１、３２は導電性金属及びガラスを含み、上記導電性金属の含量に対する上記ガラスの含量比が０．４〜２．０であり、上記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布することにより形成されることができる。
【００９５】
上記第１及び第２外部電極３１、３２のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積は３５〜８０％であることができる。
【００９６】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００９７】
上記第１及び第２外部電極３１、３２は、上記第１及び第２主面Ｔｆ、Ｂｆ上に延長されて形成されることができる。
【００９８】
上記第１及び第２外部電極３１、３２は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。また、上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることもできる。
【００９９】
上記第１及び第２外部電極３１、３２の平均厚さは５μｍ以上であることができる。
【０１００】
上記第１及び第２外部電極３１、３２に含まれるガラスは、１種の絶縁性ガラスであることができる。
【０１０１】
上記の実施形態による積層セラミック電子部品において、上述した一実施形態による積層セラミック電子部品の特徴と重複される説明は省略する。
【０１０２】
図５は本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【０１０３】
図５を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極を含み、上記誘電体層の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体を製作する段階と、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び上記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを製造する段階と、上記第１及び第２内部電極と電気的に連結されるように、外部電極ペーストを上記セラミック本体上に塗布する段階と、上記セラミック本体を焼成して第１及び第２外部電極を形成する段階と、を含んでおり、上記第１外部電極は、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上であり、上記第２外部電極は、上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上であることができる。
【０１０４】
上記の実施形態による積層セラミック電子部品の製造方法において、上述した一実施形態による積層セラミック電子部品と重複される説明は省略する。
【０１０５】
以下、本発明の他の実施形態による積層セラミック電子部品の製造方法を詳細に説明するにあたり、特に積層セラミックキャパシタを用いて説明するが、これに制限されるものではない。
【０１０６】
まず、誘電体層１及び上記誘電体層１を挟んで互いに対向するように配置される第１及び第２内部電極２１、２２を含むセラミック本体１０を製造することができる。
【０１０７】
上記誘電体層１は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末をセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合して、バスケットミル（Ｂａｓｋｅｔ Ｍｉｌｌ）を用いて形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥することにより数μｍの厚さに製造されたセラミックグリーンシートで形成されることができる。
【０１０８】
次に、グリーンシート上に導電性ペーストをディスペンス（ｄｉｓｐｅｎｓｉｎｇ）し、スキージ（ｓｑｕｅｅｇｅｅ）を一側方向に進行させながら導電性ペーストによる内部電極層を形成することができる。
【０１０９】
この際、導電性ペーストは、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つの物質で形成してもよく、少なくとも二つの物質を混合して形成してもよい。
【０１１０】
このように内部電極層が形成された後、グリーンシートをキャリアフィルムから分離した後、複数のグリーンシートそれぞれを互いに重なるように積層することにより、積層体を形成することができる。
【０１１１】
次に、グリーンシート積層体を高温、高圧で圧着した後、圧着されたシート積層体を、切断工程を経て所定サイズに切断することにより、セラミック本体を製造することができる。
【０１１２】
次に、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び上記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを製造することができる。
【０１１３】
上記外部電極ペーストは、平均粒径が１．０μｍ以上の導電性金属粒子１０〜９０重量部を含むことができる。
【０１１４】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【０１１５】
次に、上記第１及び第２内部電極２１、２２と電気的に連結されるように、外部電極ペーストを上記セラミック本体１０上に塗布することができる。
【０１１６】
最後に、上記セラミック本体１０を焼成して第１及び第２外部電極を形成することができる。
【０１１７】
上記第１外部電極は、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上であり、上記第２外部電極は、上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上であることができる。
【０１１８】
上記第１及び第２外部電極は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。また、上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることもできるが、これに制限されるものではない。
【０１１９】
上記セラミック本体１０を焼成する段階は、７５０℃以下で行われることができる。
【０１２０】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２に含まれるガラスの含量が増加しても、外部電極と内部電極との間の連結性不良問題が発生しないように、上記セラミック本体１０を７５０℃以下の低い温度で焼成することができる。
【０１２１】
具体的には、上記外部電極ペーストは、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属を含むことができ、微粒の粒子使用による導電性金属の低温焼成を防止するために、低い温度で焼成することができる。
【０１２２】
これにより、本発明の一実施形態によると、上記外部電極の焼成過程中に上記ガラスが軟化される前に銅−ニッケル合金（Ｃｕ−Ｎｉ Ａｌｌｏｙ）を形成することができる。
【０１２３】
従って、上記第１及び第２外部電極３１、３２に含まれるガラスの含量が増加しても、外部電極と内部電極との間の連結性不良の問題が発生しない。
【０１２４】
以下、実施例を利用して本発明をより詳細に説明するが、本発明がこれによって制限されるものではない。
【０１２５】
本実施例は、外部電極を厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であり、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び上記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを用いて形成された第１及び第２外部電極を含む積層セラミックキャパシタに対して、電極連結性、メッキ不良、チップの貼り付き不良及び信頼性をテストするために行われた。
【０１２６】
本実施例による積層セラミックキャパシタは下記のような段階を経て製作された。
【０１２７】
まず、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数のセラミックグリーンシートを製造し、これにより誘電体層を形成した。
【０１２８】
次に、ニッケル粒子の平均サイズが０．０５〜０．２μｍである内部電極用導電性ペーストを製造した。
【０１２９】
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極を形成した後、５０層を積層して積層体を製作した。
【０１３０】
その後、圧着及び切断して２０１２規格サイズ（Ｓｉｚｅ）のチップを製作し、上記チップをＨ２０．１％以下の還元雰囲気の温度１０５０〜１２００℃で焼成した。
【０１３１】
次に、外部電極を厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が２０〜９０％になるように、形成及びメッキなどの工程を経て積層セラミックキャパシタを製作した。
【０１３２】
下記表１は、積層セラミックキャパシタの外部電極の銅（Ｃｕ）金属に対するガラスの含量によるセラミック本体と外部電極との連結性、メッキ不良有無、チップの貼り付き不良有無及び信頼性を比較した表である。
【０１３３】
【表１】
【０１３４】
上記表１を参照すると、比較例１は銅（Ｃｕ）金属に対するガラスの含量比が０．３の場合であり、チップの貼り付き不良が発生し、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）テストにおいて問題があることが分かる。
【０１３５】
また、比較例２は銅（Ｃｕ）金属に対するガラスの含量比が２．１の場合であり、セラミック本体と外部電極との連結性、メッキ不良、チップの貼り付き不良の問題があり、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）テストにおいて問題があることが分かる。
【０１３６】
一方、実施例１〜４は本発明の数値範囲を満たす場合であり、セラミック本体と外部電極との連結性、メッキ不良有無、チップの貼り付き不良有無及び信頼性テストにおいて全て良好な結果を示すことが分かる。
【０１３７】
下記表２は銅（Ｃｕ）金属粒子の平均粒径によるセラミック本体と外部電極との連結性、メッキ不良有無、チップの貼り付き不良有無及び信頼性を比較した表である。
【０１３８】
【表２】
【０１３９】
上記表２を参照すると、比較例３は平均粒径が１．０μｍ以上の金属粒子を１００重量部含む場合であり、セラミック本体と外部電極との連結性に問題があるため静電容量が発生しない可能性がある。
【０１４０】
また、比較例４は平均粒径が０．３μｍ以下の金属粒子を１００重量部含む場合であり、メッキ不良及びチップの貼り付き不良が発生することが分かる。
【０１４１】
一方、実施例５〜９は本発明の数値範囲を満たす場合であり、セラミック本体と外部電極との連結性、メッキ不良有無、チップの貼り付き不良有無及び信頼性テストにおいて全て良好な結果を示すことが分かる。
【０１４２】
下記表３は外部電極を厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積による信頼性、メッキ不良及び容量接触性を比較した表である。
【０１４３】
【表３】
【０１４４】
上記表３を参照すると、中央部領域の面積に対してガラスが占める面積が２０％、２５％及び３０％の場合には、絶縁抵抗値の上昇によって信頼性が低下したことが分かる。
【０１４５】
また、中央部領域の面積に対してガラスが占める面積が８５％及び９０％の場合には、メッキ不良及び容量接触性不良が発生したことが分かる。
【０１４６】
一方、中央部領域の面積に対してガラスが占める面積が３５〜８０％を満たす場合には、セラミック本体と外部電極との連結性による容量接触性、メッキ不良及び信頼性テストにおいて全て良好な結果を示すことが分かる。
【０１４７】
結論的に、本発明の一実施形態によると、セラミック本体と外部電極との連結性に優れており、メッキ不良及びチップの貼り付き不良が発生せず、優れた信頼性を有する積層セラミック電子部品を実現することができる。
【０１４８】
即ち、本発明によると、チップの密閉性を向上させることにより信頼性が向上された積層セラミック電子部品の実現が可能である。
【０１４９】
図６は本発明の一実施形態による積層セラミックキャパシタの断面ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【０１５０】
図６を参照すると、本発明の一実施形態による積層セラミックキャパシタの外部電極の断面で、導電性金属２に対するガラス３の含量が極端に増加したため、チップの密閉性が向上され、優れた信頼性を有することが分かる。
【０１５１】
また、上記ガラス３は、上記第１及び第２外部電極のうち少なくとも一つの内部に均一に分布していることが分かる。
【０１５２】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で、当技術分野の通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【０１５３】
１ 誘電体層
２ 導電性金属
３ ガラス
１０、１００、２００ セラミック本体
２１ 第１内部電極
２２ 第２内部電極
３１（３１ａ、３１ｂ、３１ｃ）、１３１、２３１ 第１外部電極
３２（３２ａ、３２ｂ、３２ｃ）、１３２、２３２ 第２外部電極
２３３ 第３外部電極
【技術分野】
【０００１】
本発明は、チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品に関する。
【背景技術】
【０００２】
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。
【０００３】
積層セラミック電子部品の小型化及び大容量化の要求に応じて、積層セラミック電子部品の外部電極も薄層化している。
【０００４】
外部電極ペーストは、主材料として銅（Ｃｕ）などの伝導性金属を用いてチップ密閉性及びチップとの電気的連結性を保障し、補助材料としてガラスを用いて上記金属の焼結収縮時に空き空間を満たすとともに、外部電極とチップとの結合力を付与する機能をする。
【０００５】
しかし、外部電極ペースト中のガラス含量が足りない場合、チップ密閉性に問題が生じる可能性があり、これを補完するために過剰なガラスを添加する場合、金属焼結後にガラスの表面溶出によってメッキ不良が生じるという問題がある。
【０００６】
特に、外部電極の薄層化によって所望の水準の緻密度を実現することが困難になり、ガラスの高温挙動特性上、ガラスの欠乏または過剰による不良発生の可能性は増加する。
【０００７】
また、外部電極の塗布厚さが薄い小型サイズの積層セラミック電子部品においては、コーナー部分の外部電極の厚さが薄いためコーナーカバレッジ（ｃｏｒｎｅｒ ｃｏｖｅｒａｇｅ）性能が劣り、これによりメッキ液が侵透するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によると、誘電体層を含み、上記誘電体層の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上の第１外部電極及び上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、上記第１及び第２外部電極は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、上記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％である積層セラミック電子部品が提供される。
【００１０】
上記導電性金属の含量に対する上記ガラスの含量比が０．４〜２．０であることができる。
【００１１】
上記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成されることができる。
【００１２】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００１３】
上記第１及び第２外部電極は、上記第１及び第２主面上に延長されて形成されることができる。
【００１４】
上記第１及び第２外部電極は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。
【００１５】
上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることができる。
【００１６】
上記第１及び第２外部電極の平均厚さが５μｍ以上であることができる。
【００１７】
上記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスであることができる。
【００１８】
本発明の他の実施形態によると、誘電体層を含み、上記誘電体層の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上の第１外部電極及び上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、上記第１及び第２外部電極は導電性金属及びガラスを含み、上記導電性金属の含量に対する上記ガラスの含量比が０．４〜２．０であり、上記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成される積層セラミック電子部品が提供される。
【００１９】
上記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であることができる。
【００２０】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００２１】
上記第１及び第２外部電極は、上記第１及び第２主面上に延長されて形成されることができる。
【００２２】
上記第１及び第２外部電極は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。
【００２３】
上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることができる。
【００２４】
上記第１及び第２外部電極の平均厚さが５μｍ以上であることができる。
【００２５】
上記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスであることができる。
【００２６】
本発明の他の実施形態によると、誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極を含み、上記誘電体層の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体を製作する段階と、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び上記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを製造する段階と、上記第１及び第２内部電極と電気的に連結されるように、外部電極ペーストを上記セラミック本体上に塗布する段階と、上記セラミック本体を焼成して第１及び第２外部電極を形成する段階と、を含み、上記第１外部電極は、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上であり、上記第２外部電極は、上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上である、積層セラミック電子部品の製造方法が提供される。
【００２７】
上記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であることができる。
【００２８】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００２９】
上記第１及び第２外部電極は、上記第１及び第２主面上に延長されて形成されることができる。
【００３０】
上記第１及び第２外部電極は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。
【００３１】
上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることができる。
【００３２】
上記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスであることができる。
【００３３】
上記セラミック本体を焼成する段階は、７５０℃以下で行われることができる。
【発明の効果】
【００３４】
本発明によると、ガラス含量が増加した外部電極用ペーストを用いて外部電極を形成することにより、２端子積層セラミック電子部品より外部電極が薄い多端子積層セラミック電子部品の場合にも、チップ密閉性を向上させ、信頼性が改善された積層セラミック電子部品を実現することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図４】本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【図６】本発明の一実施形態による積層セラミックキャパシタの断面ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【発明を実施するための形態】
【００３６】
本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。
【００３７】
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
【００３８】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００３９】
図２は図１のＡ−Ａ’断面図である。
【００４０】
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１を含み、上記誘電体層１の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を挟んで互いに対向するように配置される第１及び第２内部電極２１、２２と、上記第５断面上に形成され、上記第１内部電極２１と電気的に連結された一つ以上の第１外部電極３１及び上記第６断面上に形成され、上記第２内部電極２２と電気的に連結された一つ以上の第２外部電極３２と、を含んでおり、上記第１及び第２外部電極３１、３２は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、上記第１及び第２外部電極３１、３２のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であることができる。
【００４１】
以下、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に積層セラミックキャパシタを用いて説明するが、これに制限されるものではない。
【００４２】
上記セラミック本体１０は直方体状を有することができる。本実施形態において、積層方向の断面を第１主面Ｔｆ及び第２主面Ｂｆ、長さ方向の断面を第３及び第４側面Ｓｆ１、Ｓｆ２及び幅方向の断面を第５及び第６断面Ｌｆ１、Ｌｆ２と定義する。
【００４３】
一方、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は、誘電体層を積み上げる方向、即ち「積層方向」と同様の概念で用いられることができる。
【００４４】
本発明の一実施形態によると、上記誘電体層１を形成する原料は、十分な静電容量を得ることができるものであれば特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができる。
【００４５】
上記誘電体層１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【００４６】
上記第１及び第２内部電極２１、２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、及び銅（Ｃｕ）の一つ以上の物質を含む導電性ペーストを用いて形成されることができる。
【００４７】
本発明の一実施形態による積層セラミックキャパシタは、上記第１内部電極２１と電気的に連結された第１外部電極３１及び上記第２内部電極２２と電気的に連結された第２外部電極３２を含むことができる。
【００４８】
上記第１及び第２外部電極３１、３２は、静電容量の形成のために上記第１及び第２内部電極２１、２２と電気的に連結されることができ、上記第２外部電極３２は、上記第１外部電極３１と異なる電位に連結されることができる。
【００４９】
上記第１外部電極３１は上記第５断面Ｌｆ１上に形成されることができ、上記第２外部電極３２は上記第６断面Ｌｆ２上に形成されることができる。
【００５０】
上記第１及び第２外部電極３１、３２の数は特に制限されず、例えば、一つ以上であることができる。
【００５１】
特に、図１を参照すると、本発明の一実施形態による積層セラミックキャパシタは、上記第１及び第２外部電極３１、３２をそれぞれ二つずつ含むことができる。
【００５２】
また、上記第１及び第２外部電極３１、３２は、上記第１主面Ｔｆ及び第２主面Ｂｆ上に延長されて形成されることができるが、これに制限されるものではない。
【００５３】
上記第１及び第２外部電極３１、３２の平均厚さは特に制限されず、例えば、３〜３０μｍであることができる。
【００５４】
上記第１及び第２外部電極３１、３２の平均厚さが３μｍ未満である場合は、メッキ液の浸透による不良が発生する可能性があり、３０μｍを超過する場合は、外部電極の平均厚さが厚すぎるため本発明において目的とする外部電極の薄層化を果たすことができない。
【００５５】
特に、本発明の一実施形態による積層セラミックキャパシタにおいて、上記第１及び第２外部電極３１、３２の平均厚さは５μｍ以上であることができ、上記厚さが５μｍ未満である場合は、外部電極の厚さが薄すぎるためメッキ液の侵透による不良が発生する可能性が高い。
【００５６】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２は導電性金属及びガラスを含み、上記第１及び第２外部電極３１、３２のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であることができる。
【００５７】
上記導電性金属は特に制限されないが、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００５８】
上記ガラスが占める面積の測定位置は特に制限されないが、例えば、上記第１及び第２外部電極３１、３２を厚さ方向に３等分したときに、中央部領域３１ｂ、３２ｂであることができる。
【００５９】
ここで、第１及び第２外部電極の厚さとは、上記セラミック本体１０の長さ方向の両端部から第１及び第２外部電極が形成された高さ、及び上記セラミック本体１０の厚さ方向の上面及び下面から第１及び第２外部電極が形成された高さを意味する。
【００６０】
上記ガラスが占める面積の測定は特に制限されないが、例えば、上記中央部領域３１ｂ、３２ｂでの１５０μｍ×１０μｍ（横×縦）の面積に対してガラスが占める面積の比率で測定されることができる。
【００６１】
例えば、上記第１及び第２外部電極３１、３２を厚さ方向に３等分したときに、中央部領域３１ｂ、３２ｂの面積に対して上記ガラスが占める面積は、図２のように、セラミック本体１０の長さ方向の断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。
【００６２】
具体的には、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向（Ｌ−Ｔ）断面を走査型電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された外部電極の領域に対して、外部電極の断面の面積に対してガラスが占める面積を測定することにより求めることができる。
【００６３】
上記ガラスが占める面積が３５〜８０％を満たすことにより、上記ガラスの含量が極端に増加して、外部電極が薄層化しても上記セラミック本体１０が優れた密閉性を有することができる。
【００６４】
具体的には、上記ガラスは、導電性金属の焼結を促進させ、上記セラミック本体１０と上記外部電極との接着剤機能をする。特に、導電性金属が満たされていない空き空間に上記ガラスが満たされることにより、チップ密閉性を実現する機能をすることができる。
【００６５】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２内に含まれる上記ガラスが占める面積が極端に増加するため、上記セラミック本体１０が非常に優れた密閉性を有することができるのである。
【００６６】
これにより、本発明の一実施形態による積層セラミックキャパシタは、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）特性が向上され、優れた信頼性を有することができる。
【００６７】
また、外部電極が薄層化するにつれ、上記外部電極のコーナー部の厚さが薄くなって緻密度が低くなり、これによりメッキ液がセラミック本体内に侵透するという問題があった。
【００６８】
しかし、本発明の一実施形態によると、上記外部電極のコーナー部の厚さが薄くなっても上記ガラスが占める面積が増加するため、上記コーナー部の緻密度を増加させることができ、メッキ液の浸透による信頼性の低下を防止することができる効果がある。
【００６９】
上記ガラスが占める面積が３５％未満である場合は、ガラスの含量が少ないため本発明において目的とするセラミック本体の密閉性が得られず、信頼性が低下する可能性がある。
【００７０】
また、上記ガラスが占める面積が８０％を超過する場合は、ガラスの含量が多すぎるため上記ガラスが上記導電性金属を移動させて上記外部電極のコーナー部が破れる可能性があり、ガラス溶出による未メッキ不良及び内部電極と外部電極との連結性低下による容量接触性の低下などの問題が発生する可能性がある。
【００７１】
ここで、信頼性の判断は、高温、高湿条件で定格電圧（または定格電圧より高い電圧）で評価する方法及び高温条件で定格電圧を変化させながら評価する方法で行われることができ、絶縁体であるキャパシタのようなチップでは、絶縁抵抗値の変化で信頼性を判断することができる。クラックなどの不良が発生する場合、絶縁抵抗値が上昇し、これにより不良が発生する可能性がある。
【００７２】
また、未メッキ不良は、スズ（Ｓｎ）を溶かすことができる半田槽（ｓｏｌｄｅｒ ｐｏｔ）に積層セラミックキャパシタを浸した後取り出すとスズ層は除去され、ニッケル（Ｎｉ）メッキ層が形成されていない部分を観察して判断することができる。その他に、蛍光Ｘ線分析器（Ｘ−Ｒａｙ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｓｐｅｃｔｒｏｓｃｏｐｙ、ＸＲＦ）を用いて判断することもできる。
【００７３】
上記容量接触性は内部電極と外部電極との連結性を判断する基準である。全ての積層セラミックキャパシタは定格容量を有し、内部電極と外部電極との連結性が低下すると容量が定格容量より低くなり、これによって容量接触性を判断することができる。一般的に、不導体であるガラスが多いと、内部電極と外部電極との連結を妨害する。
【００７４】
本発明の一実施形態によると、上記導電性金属の含量に対する上記ガラスの含量比は、特に制限されないが、例えば０．４〜２．０であることができる。
【００７５】
上記第１及び第２外部電極３１、３２が上記導電性金属の含量に対して０．４〜２．０の含量比を有するガラスを含むことにより、上記ガラスの含量が極端に増加して、外部電極が薄層化しても上記セラミック本体１０が優れた密閉性を有することができる。
【００７６】
これにより、本発明の一実施形態による積層セラミックキャパシタは、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）特性が向上し、優れた信頼性を有することができる。
【００７７】
また、上記外部電極のコーナー部の厚さが薄くなっても、上記ガラスの含量が増加するため、上記コーナー部の緻密度を増加させることができ、メッキ液の浸透による信頼性の低下を防止することができる効果がある。
【００７８】
上記ガラスの含量比が上記導電性金属の含量に対して０．４未満である場合は、ガラス含量が少ないため、本発明において目的とするセラミック本体の密閉性が得られないという問題がある。
【００７９】
また、上記ガラスの含量比が上記導電性金属の含量に対して２．０を超過する場合は、ガラスの含量が多すぎるため、上記ガラスが上記導電性金属を移動させて上記外部電極のコーナー部が破れる可能性があり、ガラス溶出による未メッキ不良及び内部電極と外部電極との連結性低下による容量接触性の低下などの問題が発生する可能性がある。
【００８０】
上記第１及び第２外部電極は、特に制限されるものではないが、例えば、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布することにより形成されることができる。
【００８１】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２内に含まれるガラス含量の増加によって生じる外部電極と内部電極との連結性不良を防止するために、異種サイズの金属粒子を含むペーストを塗布して上記第１及び第２外部電極３１、３２を形成することができる。
【００８２】
上記第１及び第２外部電極３１、３２を、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成することにより、ガラスの含量が増加しても信頼性不良の問題が発生しない。
【００８３】
また、上記ペーストは、平均粒径が１．０μｍ以上の導電性金属粒子１０〜９０重量部を含むことができるが、上記導電性粒子の平均粒径及びその含量は特に制限されるものではない。
【００８４】
具体的には、上記ペーストが、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むことにより、上記外部電極の焼成過程中に上記ガラスが軟化される前に銅−ニッケル合金（Ｃｕ−Ｎｉ Ａｌｌｏｙ）を形成することができる。
【００８５】
これにより、本発明の一実施形態により上記第１及び第２外部電極３１、３２が増加された含量のガラスを含む場合にも、外部電極と内部電極との連結性不良の問題が発生しない。
【００８６】
上記平均粒径が０．３μｍ以下の導電性金属粒子が１０重量部未満含まれる場合、外部電極の導電性金属粉末と内部電極との合金（Ａｌｌｏｙ）形成温度より、ガラスが軟化して界面に移動する速度が速くなるため、外部電極と内部電極との連結性不良の問題が発生する可能性がある。
【００８７】
また、上記平均粒径が０．３μｍ以下の導電性金属粒子が９０重量部を超過して含まれる場合、０．３μｍ以下の金属粉末が過度に焼結されるため、ガラスが表面に溶出してメッキ不良及びチップの貼り付き不良が発生する可能性がある。
【００８８】
上記第１及び第２外部電極３１、３２に含まれる上記ガラスは、１種の絶縁性ガラスであることができるが、これに制限されるものではない。
【００８９】
図３は本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００９０】
図４は本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００９１】
図３を参照すると、本発明の他の実施形態による積層セラミックキャパシタは、セラミック本体１００の第５及び第６断面Ｌｆ１、Ｌｆ２に形成される第１及び第２外部電極１３１、１３２がそれぞれ四つ以上の多端子であることができ、これに制限されるものではない。
【００９２】
特に、図３では、上記第１及び第２外部電極１３１、１３２がそれぞれ四つである積層セラミックキャパシタを示している。
【００９３】
図４を参照すると、本発明の他の実施形態による積層セラミックキャパシタは、セラミック本体２００の第５及び第６断面Ｌｆ１、Ｌｆ２に形成される第１及び第２外部電極２３１、２３２がそれぞれ一つであり、第３及び第４側面Ｓｆ１、Ｓｆ２上に互いに対向して形成された第３外部電極２３３をさらに含む３端子であることができるが、これに制限されるものではない。
【００９４】
本発明の他の実施形態による積層セラミック電子部品は、誘電体層１を含み、上記誘電体層１の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を挟んで互いに対向するように配置される第１及び第２内部電極２１、２２と、上記第５断面上に形成され、上記第１内部電極２１と電気的に連結された一つ以上の第１外部電極３１及び上記第６断面上に形成され、上記第２内部電極２２と電気的に連結された一つ以上の第２外部電極３２と、を含んでおり、上記第１及び第２外部電極３１、３２は導電性金属及びガラスを含み、上記導電性金属の含量に対する上記ガラスの含量比が０．４〜２．０であり、上記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布することにより形成されることができる。
【００９５】
上記第１及び第２外部電極３１、３２のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積は３５〜８０％であることができる。
【００９６】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【００９７】
上記第１及び第２外部電極３１、３２は、上記第１及び第２主面Ｔｆ、Ｂｆ上に延長されて形成されることができる。
【００９８】
上記第１及び第２外部電極３１、３２は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。また、上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることもできる。
【００９９】
上記第１及び第２外部電極３１、３２の平均厚さは５μｍ以上であることができる。
【０１００】
上記第１及び第２外部電極３１、３２に含まれるガラスは、１種の絶縁性ガラスであることができる。
【０１０１】
上記の実施形態による積層セラミック電子部品において、上述した一実施形態による積層セラミック電子部品の特徴と重複される説明は省略する。
【０１０２】
図５は本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【０１０３】
図５を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極を含み、上記誘電体層の積層方向に互いに対向する第１及び第２主面、上記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体を製作する段階と、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び上記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを製造する段階と、上記第１及び第２内部電極と電気的に連結されるように、外部電極ペーストを上記セラミック本体上に塗布する段階と、上記セラミック本体を焼成して第１及び第２外部電極を形成する段階と、を含んでおり、上記第１外部電極は、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上であり、上記第２外部電極は、上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上であることができる。
【０１０４】
上記の実施形態による積層セラミック電子部品の製造方法において、上述した一実施形態による積層セラミック電子部品と重複される説明は省略する。
【０１０５】
以下、本発明の他の実施形態による積層セラミック電子部品の製造方法を詳細に説明するにあたり、特に積層セラミックキャパシタを用いて説明するが、これに制限されるものではない。
【０１０６】
まず、誘電体層１及び上記誘電体層１を挟んで互いに対向するように配置される第１及び第２内部電極２１、２２を含むセラミック本体１０を製造することができる。
【０１０７】
上記誘電体層１は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末をセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合して、バスケットミル（Ｂａｓｋｅｔ Ｍｉｌｌ）を用いて形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥することにより数μｍの厚さに製造されたセラミックグリーンシートで形成されることができる。
【０１０８】
次に、グリーンシート上に導電性ペーストをディスペンス（ｄｉｓｐｅｎｓｉｎｇ）し、スキージ（ｓｑｕｅｅｇｅｅ）を一側方向に進行させながら導電性ペーストによる内部電極層を形成することができる。
【０１０９】
この際、導電性ペーストは、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つの物質で形成してもよく、少なくとも二つの物質を混合して形成してもよい。
【０１１０】
このように内部電極層が形成された後、グリーンシートをキャリアフィルムから分離した後、複数のグリーンシートそれぞれを互いに重なるように積層することにより、積層体を形成することができる。
【０１１１】
次に、グリーンシート積層体を高温、高圧で圧着した後、圧着されたシート積層体を、切断工程を経て所定サイズに切断することにより、セラミック本体を製造することができる。
【０１１２】
次に、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び上記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを製造することができる。
【０１１３】
上記外部電極ペーストは、平均粒径が１．０μｍ以上の導電性金属粒子１０〜９０重量部を含むことができる。
【０１１４】
上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上であることができる。
【０１１５】
次に、上記第１及び第２内部電極２１、２２と電気的に連結されるように、外部電極ペーストを上記セラミック本体１０上に塗布することができる。
【０１１６】
最後に、上記セラミック本体１０を焼成して第１及び第２外部電極を形成することができる。
【０１１７】
上記第１外部電極は、上記第５断面上に形成され、上記第１内部電極と電気的に連結された一つ以上であり、上記第２外部電極は、上記第６断面上に形成され、上記第２内部電極と電気的に連結された一つ以上であることができる。
【０１１８】
上記第１及び第２外部電極は、それぞれ二つであることができ、それぞれ四つ以上の多端子であることもできる。また、上記第１及び第２外部電極はそれぞれ一つであり、上記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子であることもできるが、これに制限されるものではない。
【０１１９】
上記セラミック本体１０を焼成する段階は、７５０℃以下で行われることができる。
【０１２０】
本発明の一実施形態によると、上記第１及び第２外部電極３１、３２に含まれるガラスの含量が増加しても、外部電極と内部電極との間の連結性不良問題が発生しないように、上記セラミック本体１０を７５０℃以下の低い温度で焼成することができる。
【０１２１】
具体的には、上記外部電極ペーストは、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属を含むことができ、微粒の粒子使用による導電性金属の低温焼成を防止するために、低い温度で焼成することができる。
【０１２２】
これにより、本発明の一実施形態によると、上記外部電極の焼成過程中に上記ガラスが軟化される前に銅−ニッケル合金（Ｃｕ−Ｎｉ Ａｌｌｏｙ）を形成することができる。
【０１２３】
従って、上記第１及び第２外部電極３１、３２に含まれるガラスの含量が増加しても、外部電極と内部電極との間の連結性不良の問題が発生しない。
【０１２４】
以下、実施例を利用して本発明をより詳細に説明するが、本発明がこれによって制限されるものではない。
【０１２５】
本実施例は、外部電極を厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が３５〜８０％であり、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び上記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを用いて形成された第１及び第２外部電極を含む積層セラミックキャパシタに対して、電極連結性、メッキ不良、チップの貼り付き不良及び信頼性をテストするために行われた。
【０１２６】
本実施例による積層セラミックキャパシタは下記のような段階を経て製作された。
【０１２７】
まず、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数のセラミックグリーンシートを製造し、これにより誘電体層を形成した。
【０１２８】
次に、ニッケル粒子の平均サイズが０．０５〜０．２μｍである内部電極用導電性ペーストを製造した。
【０１２９】
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極を形成した後、５０層を積層して積層体を製作した。
【０１３０】
その後、圧着及び切断して２０１２規格サイズ（Ｓｉｚｅ）のチップを製作し、上記チップをＨ２０．１％以下の還元雰囲気の温度１０５０〜１２００℃で焼成した。
【０１３１】
次に、外部電極を厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積が２０〜９０％になるように、形成及びメッキなどの工程を経て積層セラミックキャパシタを製作した。
【０１３２】
下記表１は、積層セラミックキャパシタの外部電極の銅（Ｃｕ）金属に対するガラスの含量によるセラミック本体と外部電極との連結性、メッキ不良有無、チップの貼り付き不良有無及び信頼性を比較した表である。
【０１３３】
【表１】
【０１３４】
上記表１を参照すると、比較例１は銅（Ｃｕ）金属に対するガラスの含量比が０．３の場合であり、チップの貼り付き不良が発生し、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）テストにおいて問題があることが分かる。
【０１３５】
また、比較例２は銅（Ｃｕ）金属に対するガラスの含量比が２．１の場合であり、セラミック本体と外部電極との連結性、メッキ不良、チップの貼り付き不良の問題があり、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）テストにおいて問題があることが分かる。
【０１３６】
一方、実施例１〜４は本発明の数値範囲を満たす場合であり、セラミック本体と外部電極との連結性、メッキ不良有無、チップの貼り付き不良有無及び信頼性テストにおいて全て良好な結果を示すことが分かる。
【０１３７】
下記表２は銅（Ｃｕ）金属粒子の平均粒径によるセラミック本体と外部電極との連結性、メッキ不良有無、チップの貼り付き不良有無及び信頼性を比較した表である。
【０１３８】
【表２】
【０１３９】
上記表２を参照すると、比較例３は平均粒径が１．０μｍ以上の金属粒子を１００重量部含む場合であり、セラミック本体と外部電極との連結性に問題があるため静電容量が発生しない可能性がある。
【０１４０】
また、比較例４は平均粒径が０．３μｍ以下の金属粒子を１００重量部含む場合であり、メッキ不良及びチップの貼り付き不良が発生することが分かる。
【０１４１】
一方、実施例５〜９は本発明の数値範囲を満たす場合であり、セラミック本体と外部電極との連結性、メッキ不良有無、チップの貼り付き不良有無及び信頼性テストにおいて全て良好な結果を示すことが分かる。
【０１４２】
下記表３は外部電極を厚さ方向に３等分したときに、中央部領域の面積に対して上記ガラスが占める面積による信頼性、メッキ不良及び容量接触性を比較した表である。
【０１４３】
【表３】
【０１４４】
上記表３を参照すると、中央部領域の面積に対してガラスが占める面積が２０％、２５％及び３０％の場合には、絶縁抵抗値の上昇によって信頼性が低下したことが分かる。
【０１４５】
また、中央部領域の面積に対してガラスが占める面積が８５％及び９０％の場合には、メッキ不良及び容量接触性不良が発生したことが分かる。
【０１４６】
一方、中央部領域の面積に対してガラスが占める面積が３５〜８０％を満たす場合には、セラミック本体と外部電極との連結性による容量接触性、メッキ不良及び信頼性テストにおいて全て良好な結果を示すことが分かる。
【０１４７】
結論的に、本発明の一実施形態によると、セラミック本体と外部電極との連結性に優れており、メッキ不良及びチップの貼り付き不良が発生せず、優れた信頼性を有する積層セラミック電子部品を実現することができる。
【０１４８】
即ち、本発明によると、チップの密閉性を向上させることにより信頼性が向上された積層セラミック電子部品の実現が可能である。
【０１４９】
図６は本発明の一実施形態による積層セラミックキャパシタの断面ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【０１５０】
図６を参照すると、本発明の一実施形態による積層セラミックキャパシタの外部電極の断面で、導電性金属２に対するガラス３の含量が極端に増加したため、チップの密閉性が向上され、優れた信頼性を有することが分かる。
【０１５１】
また、上記ガラス３は、上記第１及び第２外部電極のうち少なくとも一つの内部に均一に分布していることが分かる。
【０１５２】
本発明は、上述の実施形態及び添付の図面により限定されず、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で、当技術分野の通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
【符号の説明】
【０１５３】
１ 誘電体層
２ 導電性金属
３ ガラス
１０、１００、２００ セラミック本体
２１ 第１内部電極
２２ 第２内部電極
３１（３１ａ、３１ｂ、３１ｃ）、１３１、２３１ 第１外部電極
３２（３２ａ、３２ｂ、３２ｃ）、１３２、２３２ 第２外部電極
２３３ 第３外部電極
【特許請求の範囲】
【請求項１】
誘電体層を含み、前記誘電体層の積層方向に互いに対向する第１及び第２主面、前記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、
前記セラミック本体内で前記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、
前記第５断面上に形成され、前記第１内部電極と電気的に連結された一つ以上の第１外部電極及び前記第６断面上に形成され、前記第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、
前記第１及び第２外部電極は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、前記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して前記ガラスが占める面積が３５〜８０％である積層セラミック電子部品。
【請求項２】
前記導電性金属の含量に対する前記ガラスの含量比が０．４〜２．０である請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成される請求項１に記載の積層セラミック電子部品。
【請求項４】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上である請求項１に記載の積層セラミック電子部品。
【請求項５】
前記第１及び第２外部電極は、前記第１及び第２主面上に延長されて形成される請求項１に記載の積層セラミック電子部品。
【請求項６】
前記第１及び第２外部電極は、それぞれ二つである請求項１に記載の積層セラミック電子部品。
【請求項７】
前記第１及び第２外部電極は、それぞれ四つ以上の多端子である請求項１に記載の積層セラミック電子部品。
【請求項８】
前記第１及び第２外部電極はそれぞれ一つであり、前記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子である請求項１に記載の積層セラミック電子部品。
【請求項９】
前記第１及び第２外部電極の平均厚さが５μｍ以上である請求項１に記載の積層セラミック電子部品。
【請求項１０】
前記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスである請求項１に記載の積層セラミック電子部品。
【請求項１１】
誘電体層を含み、前記誘電体層の積層方向に互いに対向する第１及び第２主面、前記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、
前記セラミック本体内で前記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、
前記第５断面上に形成され、前記第１内部電極と電気的に連結された一つ以上の第１外部電極及び前記第６断面上に形成され、前記第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、
前記第１及び第２外部電極は導電性金属及びガラスを含み、前記導電性金属の含量に対する前記ガラスの含量比が０．４〜２．０であり、前記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成される積層セラミック電子部品。
【請求項１２】
前記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して前記ガラスが占める面積が３５〜８０％である請求項１１に記載の積層セラミック電子部品。
【請求項１３】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上である請求項１１に記載の積層セラミック電子部品。
【請求項１４】
前記第１及び第２外部電極は、前記第１及び第２主面上に延長されて形成される請求項１１に記載の積層セラミック電子部品。
【請求項１５】
前記第１及び第２外部電極は、それぞれ二つである請求項１１に記載の積層セラミック電子部品。
【請求項１６】
前記第１及び第２外部電極は、それぞれ四つ以上の多端子である請求項１１に記載の積層セラミック電子部品。
【請求項１７】
前記第１及び第２外部電極はそれぞれ一つであり、前記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子である請求項１１に記載の積層セラミック電子部品。
【請求項１８】
前記第１及び第２外部電極の平均厚さが５μｍ以上である請求項１１に記載の積層セラミック電子部品。
【請求項１９】
前記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスである請求項１１に記載の積層セラミック電子部品。
【請求項２０】
誘電体層及び前記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極を含み、前記誘電体層の積層方向に互いに対向する第１及び第２主面、前記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体を製作する段階と、
平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び前記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを製造する段階と、
前記第１及び第２内部電極と電気的に連結されるように、外部電極ペーストを前記セラミック本体上に塗布する段階と、
前記セラミック本体を焼成して第１及び第２外部電極を形成する段階と、を含み、
前記第１外部電極は、前記第５断面上に形成され、前記第１内部電極と電気的に連結された一つ以上であり、前記第２外部電極は、前記第６断面上に形成され、前記第２内部電極と電気的に連結された一つ以上である、積層セラミック電子部品の製造方法。
【請求項２１】
前記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して前記ガラスが占める面積が３５〜８０％である請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２２】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上である請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２３】
前記第１及び第２外部電極は、前記第１及び第２主面上に延長されて形成される請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２４】
前記第１及び第２外部電極は、それぞれ二つである請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２５】
前記第１及び第２外部電極は、それぞれ四つ以上の多端子である請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２６】
前記第１及び第２外部電極はそれぞれ一つであり、前記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子である請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２７】
前記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスである請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２８】
前記セラミック本体を焼成する段階は、７５０℃以下で行われる請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項１】
誘電体層を含み、前記誘電体層の積層方向に互いに対向する第１及び第２主面、前記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、
前記セラミック本体内で前記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、
前記第５断面上に形成され、前記第１内部電極と電気的に連結された一つ以上の第１外部電極及び前記第６断面上に形成され、前記第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、
前記第１及び第２外部電極は、導電性金属及びガラスを含み、平均厚さが３〜３０μｍであり、前記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して前記ガラスが占める面積が３５〜８０％である積層セラミック電子部品。
【請求項２】
前記導電性金属の含量に対する前記ガラスの含量比が０．４〜２．０である請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成される請求項１に記載の積層セラミック電子部品。
【請求項４】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上である請求項１に記載の積層セラミック電子部品。
【請求項５】
前記第１及び第２外部電極は、前記第１及び第２主面上に延長されて形成される請求項１に記載の積層セラミック電子部品。
【請求項６】
前記第１及び第２外部電極は、それぞれ二つである請求項１に記載の積層セラミック電子部品。
【請求項７】
前記第１及び第２外部電極は、それぞれ四つ以上の多端子である請求項１に記載の積層セラミック電子部品。
【請求項８】
前記第１及び第２外部電極はそれぞれ一つであり、前記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子である請求項１に記載の積層セラミック電子部品。
【請求項９】
前記第１及び第２外部電極の平均厚さが５μｍ以上である請求項１に記載の積層セラミック電子部品。
【請求項１０】
前記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスである請求項１に記載の積層セラミック電子部品。
【請求項１１】
誘電体層を含み、前記誘電体層の積層方向に互いに対向する第１及び第２主面、前記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体と、
前記セラミック本体内で前記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極と、
前記第５断面上に形成され、前記第１内部電極と電気的に連結された一つ以上の第１外部電極及び前記第６断面上に形成され、前記第２内部電極と電気的に連結された一つ以上の第２外部電極と、を含んでおり、
前記第１及び第２外部電極は導電性金属及びガラスを含み、前記導電性金属の含量に対する前記ガラスの含量比が０．４〜２．０であり、前記第１及び第２外部電極は、平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含むペーストを塗布して形成される積層セラミック電子部品。
【請求項１２】
前記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して前記ガラスが占める面積が３５〜８０％である請求項１１に記載の積層セラミック電子部品。
【請求項１３】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上である請求項１１に記載の積層セラミック電子部品。
【請求項１４】
前記第１及び第２外部電極は、前記第１及び第２主面上に延長されて形成される請求項１１に記載の積層セラミック電子部品。
【請求項１５】
前記第１及び第２外部電極は、それぞれ二つである請求項１１に記載の積層セラミック電子部品。
【請求項１６】
前記第１及び第２外部電極は、それぞれ四つ以上の多端子である請求項１１に記載の積層セラミック電子部品。
【請求項１７】
前記第１及び第２外部電極はそれぞれ一つであり、前記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子である請求項１１に記載の積層セラミック電子部品。
【請求項１８】
前記第１及び第２外部電極の平均厚さが５μｍ以上である請求項１１に記載の積層セラミック電子部品。
【請求項１９】
前記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスである請求項１１に記載の積層セラミック電子部品。
【請求項２０】
誘電体層及び前記誘電体層を挟んで互いに対向するように配置される第１及び第２内部電極を含み、前記誘電体層の積層方向に互いに対向する第１及び第２主面、前記第１及び第２主面を連結し、互いに対向する長さ方向の第３、第４側面及び幅方向の第５、第６断面を有するセラミック本体を製作する段階と、
平均粒径が０．３μｍ以下の導電性金属粒子を１０〜９０重量部含む導電性金属及び前記導電性金属に対する含量比が０．４〜２．０であるガラスを含む外部電極ペーストを製造する段階と、
前記第１及び第２内部電極と電気的に連結されるように、外部電極ペーストを前記セラミック本体上に塗布する段階と、
前記セラミック本体を焼成して第１及び第２外部電極を形成する段階と、を含み、
前記第１外部電極は、前記第５断面上に形成され、前記第１内部電極と電気的に連結された一つ以上であり、前記第２外部電極は、前記第６断面上に形成され、前記第２内部電極と電気的に連結された一つ以上である、積層セラミック電子部品の製造方法。
【請求項２１】
前記第１及び第２外部電極のうち少なくとも一つを厚さ方向に３等分したときに、中央部領域の面積に対して前記ガラスが占める面積が３５〜８０％である請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２２】
前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択される一つ以上である請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２３】
前記第１及び第２外部電極は、前記第１及び第２主面上に延長されて形成される請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２４】
前記第１及び第２外部電極は、それぞれ二つである請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２５】
前記第１及び第２外部電極は、それぞれ四つ以上の多端子である請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２６】
前記第１及び第２外部電極はそれぞれ一つであり、前記第３及び第４側面上に互いに対向して形成された第３外部電極をさらに含む３端子である請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２７】
前記第１及び第２外部電極に含まれるガラスは、１種の絶縁性ガラスである請求項２０に記載の積層セラミック電子部品の製造方法。
【請求項２８】
前記セラミック本体を焼成する段階は、７５０℃以下で行われる請求項２０に記載の積層セラミック電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−１１５４２６（Ｐ２０１３−１１５４２６Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１２−１６９５７４（Ｐ２０１２−１６９５７４）
【出願日】平成２４年７月３１日（２０１２．７．３１）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２４年７月３１日（２０１２．７．３１）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]