積層セラミック電子部品
【課題】アレイタイプの積層セラミックコンデンサでは、取り出す容量の個数に対応した数の内部電極を共通のセラミック層上に配置するため、１つの内部電極の面積を広げることに限界がある。
【解決手段】セラミック素体２の内部において、高さ方向に沿って隣接するように第１の機能部２６と第２の機能部３１とが配置され、第１の機能部２６において、第１および第２の内部電極３，４がセラミック層２１を介して対向し、第２の機能部において、第１および第２の内部電極３，４とは積層枚数が異なる第３および第４の内部電極５，６がセラミック層２１を介して対向する。第１および／または第２の内部電極と同一の面上にマーク用内部導体が配置され、セラミック素体２の側面上において、露出した複数のマーク用内部導体を連結するようにマーク用外部導体を配置し、上下の方向性を認識可能とする。
【解決手段】セラミック素体２の内部において、高さ方向に沿って隣接するように第１の機能部２６と第２の機能部３１とが配置され、第１の機能部２６において、第１および第２の内部電極３，４がセラミック層２１を介して対向し、第２の機能部において、第１および第２の内部電極３，４とは積層枚数が異なる第３および第４の内部電極５，６がセラミック層２１を介して対向する。第１および／または第２の内部電極と同一の面上にマーク用内部導体が配置され、セラミック素体２の側面上において、露出した複数のマーク用内部導体を連結するようにマーク用外部導体を配置し、上下の方向性を認識可能とする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関するものであり、特に、アレイタイプの積層セラミック電子部品のように、１個の部品本体内に複数の機能部を有する積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年、携帯電話機や、携帯音楽プレイヤーなどをはじめとする電子機器の小型化が進むにつれて、電子機器に搭載される実装基板の小型化が進んできている。
【０００３】
また、実装基板の小型化に伴い、当然のことながら、実装基板での実装面積も狭くなってきている。このため、実装基板に実装される電子部品に対する小型化の要求が強まってきており、複数の電子部品素子をワンチップ化したアレイタイプの電子部品もしばしば用いられるようになってきている。
【０００４】
アレイタイプの電子部品を用いることにより、複数の電子部品を実装する場合と比べて、実装スペースを小さくできるだけでなく、実装コストも低減することができる。
【０００５】
アレイタイプの電子部品、特に積層セラミック電子部品の代表例としては、コンデンサアレイを挙げることができる。一般的なコンデンサアレイでは、たとえば、１つの側面に４個ずつ外部電極が形成され、対向する外部電極間で４個の容量が取り出される。
【０００６】
通常、コンデンサアレイから取り出される複数の容量は、互いに同じであることが多い。しかし、回路設計の都合上、これらの容量を互いに異ならせることが望まれる場合もある。これを受けて、特許文献１では、各容量部を構成する内部電極の面積を互いに異ならせることにより、互いに異なる容量を取り出すことが提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２５７７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に記載の構造では、取り出す容量の個数に対応した数の内部電極を共通のセラミック層上に配置するため、１つの内部電極の面積を広げることに限界がある。
【０００９】
そこで、この発明の目的は、上記のような問題を解決し得る、積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１０】
この発明に係る積層セラミック電子部品は、複数の積層されたセラミック層からなり、互いに対向する１対の主面と主面間を結ぶ側面とを有する、セラミック素体と、セラミック素体の内部に配置された、第１ないし第４の内部電極と、セラミック素体の側面上に配置され、第１ないし第４の内部電極にそれぞれ電気的に接続された、第１ないし第４の外部電極と、を備えており、以下のような特徴を有している。
【００１１】
セラミック素体の内部において、主面間を結ぶ高さ方向に沿って隣接するように、第１の機能部と第２の機能部とが配置されており、第１の機能部において、第１および第２の内部電極がセラミック層を介して高さ方向に対向し、第２の機能部において、第３および第４の内部電極がセラミック層を介して高さ方向に対向している。
【００１２】
また、第１の機能部における第１および第２の内部電極の合計の積層枚数と、第２の機能部における第３および第４の内部電極の合計の積層枚数と、が異なっている。
【００１３】
そして、この発明に係る積層セラミック電子部品は、第１および第２の内部電極のうち少なくとも一方と同一の面上に配置され、かつ側面に露出した、第１のマーク用内部導体と、側面上において、露出した複数の第１のマーク用内部導体を連結するようにして配置された、第１のマーク用外部導体と、をさらに備えている。
【００１４】
この発明に係る積層セラミック電子部品は、好ましくは、第３および第４の内部電極のうち少なくとも一方と同一の面上に配置され、かつ側面に露出した、第２のマーク用内部導体と、側面上において、露出した複数の第２のマーク用内部導体を連結するようにして配置された、第２のマーク用外部導体とをさらに備え、第１の機能部における第１および第２の内部電極の合計の積層枚数が、第２の機能部における第３および第４の内部電極の合計の積層枚数よりも多く、高さ方向に沿った第１のマーク用外部導体の寸法が、高さ方向に沿った第２のマーク用外部導体の寸法よりも長い。
【００１５】
なお、上述したように、この発明に係る積層セラミック電子部品は、第１および第２の機能部を備えるものであるが、第１および第２の機能部以外の少なくとも１個の機能部をさらに備えていてもよい。また、第１の機能部を構成するものが、第１および第２の内部電極ならびに第１および第２の外部電極であるが、第１の機能部において、第１および第２の内部電極以外の少なくとも１個の内部電極をさらに備えていても、第１および第２の外部電極以外の少なくとも１個の外部電極をさらに備えていてもよい。同様に、第２の機能部を構成するものが、第３および第４の内部電極ならびに第３および第４の外部電極であるが、第２の機能部において、第３および第４の内部電極以外の少なくとも１個の内部電極をさらに備えていても、第３および第４の外部電極以外の少なくとも１個の外部電極をさらに備えていてもよい。
【発明の効果】
【００１６】
この発明に係る積層セラミック電子部品によれば、高さ方向に沿って複数の機能部が配置されるため、各機能部において、共通のセラミック層上に配置する内部電極の数を減らし、内部電極の各面積を広げることができる。
【００１７】
また、この発明に係る積層セラミック電子部品においては、内部電極の合計の積層枚数の多少によって、各機能部の特性を異ならせることができる。このように、各機能部間で特性の差異が生じた場合、この積層セラミック電子部品では上下の方向性が生じるが、この方向性は少なくとも第１のマーク用外部導体を認識することによって識別することができる。
【００１８】
この発明において、第２のマーク用外部導体をさらに備え、高さ方向に沿った第１のマーク用外部導体の寸法が、高さ方向に沿った第２のマーク用外部導体の寸法よりも長くされると、上述の方向性をより確実かつより容易に識別することができる。
【図面の簡単な説明】
【００１９】
【図１】この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層セラミックコンデンサ１の上面図である。
【図３】図１に示した積層セラミックコンデンサ１の右側面図である。
【図４】図１に示した積層セラミックコンデンサ１の左側面図である。
【図５】図２の線Ａ−Ａに沿う断面図である。
【図６】図２の線Ｂ−Ｂに沿う断面図である。
【図７】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図８】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第２の内部電極４が延びる面を示す。
【図９】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第３の内部電極５が延びる面を示す。
【図１０】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第４の内部電極６が延びる面を示す。
【図１１】図１に示した積層セラミックコンデンサ１の製造方法を説明するためのもので、内部電極３〜６ならびにマーク用内部導体７および８を得るための印刷パターンを示す図である。
【図１２】この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ａの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図１３】図１２に示した積層セラミックコンデンサ１ａの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第２の内部電極３が延びる面を示す。
【図１４】図１２に示した積層セラミックコンデンサ１ａの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第３の内部電極５が延びる面を示す。
【図１５】図１２に示した積層セラミックコンデンサ１ａの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第４の内部電極６が延びる面を示す。
【図１６】この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｂの右側面図である。
【図１７】図１６に示した積層セラミックコンデンサ１ｂの左側面図である。
【図１８】図１６に示した積層セラミックコンデンサ１ｂの、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第３の内部電極５が延びる面を示す。
【図１９】図１６に示した積層セラミックコンデンサ１ｂの、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第４の内部電極６が延びる面を示す。
【図２０】この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｃの、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図２１】図２０に示した積層セラミックコンデンサ１ｃの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第２の内部電極４が延びる面を示す。
【図２２】図２０に示した積層セラミックコンデンサ１ｃの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第３の内部電極５が延びる面を示す。
【図２３】図２０に示した積層セラミックコンデンサ１ｃの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第４の内部電極６が延びる面を示す。
【発明を実施するための形態】
【００２０】
以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。
【００２１】
［第１の実施形態］
図１ないし図１１は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による積層セラミックコンデンサ１は、２個のコンデンサ素子をワンチップ化したアレイタイプのコンデンサである。
【００２２】
積層セラミックコンデンサ１は、セラミック素体２と、セラミック素体２の内部にそれぞれ配置された、第１、第２、第３および第４の内部電極３、４、５および６ならびに第１および第２のマーク用内部導体７および８と、セラミック素体２の外表面上に配置された、第１、第２、第３および第４の外部電極９、１０、１１および１２ならびに第１および第２のマーク用外部導体１３および１４と、を備えている。
【００２３】
以下、積層セラミックコンデンサ１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）マーク用内部導体、（４）外部電極、（５）マーク用外部導体に分けて説明し、その後、（６）製造方法について説明する。
【００２４】
（１）セラミック素体
セラミック素体２は、互いに対向する第１および第２の主面１５および１６と、互いに対向する第１および第２の側面１７および１８と、互いに対向する第３および第４の側面１９および２０とを有している。第１ないし第４の側面１７〜２０は、第１および第２の主面１５および１６間を結んでいる。
【００２５】
ここで、第１および第２の主面１５および１６間を結ぶ方向をＨ方向（高さ方向）、第１および第２の側面１７および１８間を結ぶ方向をＷ方向（幅方向）、第３および第４の側面１９および２０間を結ぶ方向をＬ方向（長さ方向）とそれぞれ定義する。
【００２６】
セラミック素体２は、コーナー部および稜部に丸みがつけられていることが好ましい。
【００２７】
セラミック素体２は、図５および図６に示すように、主面１５および１６の方向に延びかつＨ方向に積層された複数のセラミック層２１からなる積層構造を有する。セラミック層２１の各厚みは０．５〜１０μｍであることが好ましい。
【００２８】
セラミック層２１を構成するセラミック材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。
【００２９】
（２）内部電極
第１の内部電極３は、図７に示すように、第１の対向部２２と、第１の対向部２２から引き出されかつ第１の側面１７に露出した第１の引出し部２３と、を有する。第１の対向部２２は、セラミック層２１が与える面の主要部を占め、第１の対向部２２が配置されたセラミック層２１上には、他の内部電極の対向部が配置されていない。
【００３０】
第２の内部電極４は、図８に示すように、第２の対向部２４と、第２の対向部２４から引き出されかつ第２の側面１８に露出した第２の引出し部２５と、を有する。第２の対向部２４は、セラミック層２１が与える面の主要部を占め、第２の対向部２４が配置されたセラミック層２１上には、他の内部電極の対向部が配置されていない。
【００３１】
図５および図６に示すように、セラミック層２１を介して、第１および第２の内部電極３および４が対向することにより、より特定的には、第１および第２の対向部２２および２４が対向することにより、第１の機能部２６が形成される。第１の機能部２６は、セラミック素体２におけるＨ方向での一方側に位置される。
【００３２】
他方、第３の内部電極５は、図９に示すように、第３の対向部２７と、第３の対向部２７から引き出されかつ第１の側面１７に露出した第３の引出し部２８と、を有する。第３の対向部２７は、セラミック層２１が与える面の主要部を占め、第３の対向部２７が配置されたセラミック層２１上には、他の内部電極の対向部が配置されていない。
【００３３】
第４の内部電極６は、図１０に示すように、第４の対向部２９と、第４の対向部２９から引き出されかつ第２の側面１８に露出した第４の引出し部３０と、を有する。第４の対向部２９は、セラミック層２１が与える面の主要部を占め、第４の対向部２９が配置されたセラミック層２１上には、他の内部電極の対向部が配置されていない。
【００３４】
図５および図６に示すように、セラミック層を介して、第３および第４の内部電極５および６が対向することにより、より特定的には、第３および第４の対向部２７および２９が対向することにより、第２の機能部３１が形成される。第２の機能部３１は、前述した第１の機能部２６とＨ方向に沿って隣接している。
【００３５】
第１および第２の機能部２６および３１の各々において、所定の電気的特性が発現する。この実施形態では、各々において静電容量が形成される。
【００３６】
第１の機能部２６における第１および第２の内部電極３および４の合計の積層枚数は、第２の機能部３１における第３および第４の内部電極５および６の合計の積層枚数より多い。すなわち、この実施形態では、第１の機能部２６が第２の機能部３１に比べて静電容量が大きい。
【００３７】
なお、クロストークを防止する観点からすると、図示しないが、第１の機能部２６と第２の機能部３１との間には、内部電極が形成されないセラミック層のみからなる緩衝領域が配置されていることが好ましい。
【００３８】
内部電極３〜６を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００３９】
また、内部電極３〜６の各厚みは、０．３〜２．０μｍであることが好ましい。
【００４０】
（３）マーク用内部導体
第１のマーク用内部導体７は、図７に示すように、たとえば、第１の内部電極３と同一の面上に形成され、第４の側面２０に露出している。第１のマーク用内部導体７は、第２の内部電極４と同一の面上に形成されても、後述する実施形態のように、第１および第２の内部電極３および４の双方と同一の面上に形成されてもよい。また、第１のマーク用内部導体７は、第４の側面２０以外の側面に露出していてもよい。
【００４１】
第２のマーク用内部導体８は、図１０に示すように、たとえば、第４の内部電極６と同一の面上に形成され、第３の側面１９に露出している。第２のマーク用内部導体８は、第３の内部電極５と同一の面上に形成されても、後述する実施形態のように、第３および第４の内部電極５および６の双方と同一の面上に形成されてもよい。また、第２のマーク用内部導体８は、第３の側面１９以外の側面に露出していてもよい。
【００４２】
第１のマーク用内部導体７は、側面１７〜２０のいずれかにおいてＨ方向に沿って複数箇所に分布するように露出していることが好ましいが、すべての第１の内部電極３、すべての第２の内部電極４、またはすべての第１および第２の内部電極３および４と同一の面上に形成されている必要はない。
【００４３】
第２のマーク用内部導体８についても同様であり、側面１７〜２０のいずれかにおいてＨ方向に沿って複数箇所に分布するように露出していることが好ましいが、すべての第３の内部電極５、すべての第４の内部電極６、またはすべての第３および第４の内部電極５および６と同一の面上に形成されている必要はない。
【００４４】
なお、この実施形態では、第１のマーク用内部導体７は、図７および図８からわかるように、第１および第２の引出し部２３および２５から遠ざけられ、第２のマーク用内部導体８は、図９および図１０からわかるように、第３および第４の引出し部２８および３０から遠ざけられて配置されている。この技術的意義は、図１１を参照しながら後述する印刷パターンを参照すると理解しやすい。すなわち、引出し部２３および２５とマーク用内部導体７とを遠ざけ、また、引出し部２８および３０とマーク用内部導体８とを遠ざけて配置することにより、両者の疎密のバランスが取れるため、マザー積層体のプレス状態のバランスが取れ、デラミネーションが抑制される。
【００４５】
もっとも、マーク用内部導体７および８による方向性の選別という目的を重視するならば、引出し部とマーク用内部導体とを近づけて配置してもよい。
【００４６】
マーク用内部導体７および８は、積層セラミックコンデンサ１の電気的特性の発現には寄与していない。
【００４７】
マーク用内部導体７および８を構成し得る材料や厚みの条件については、内部電極３〜６と同様であるが、マーク用内部導体７および８は、内部電極３〜６と同じ材料で構成され、かつ同じ厚みであることが好ましい。
【００４８】
（４）外部電極
主として、図１、図２、図７および図８を参照する。
【００４９】
第１の外部電極９は、第１の側面１７上に配置され、第１の内部電極３の第１の引出し部２３と電気的に接続されている。第２の外部電極１０は、第２の側面１８上に配置され、第２の内部電極４の第２の引出し部２５と電気的に接続されている。第３の外部電極１１は、第１の側面１７上に配置され、第３の内部電極５の第３の引出し部２８と電気的に接続されている。第４の外部電極１２は、第２の側面１８上に配置され、第４の内部電極６の第４の引出し部３０と電気的に接続されている。
【００５０】
この実施形態では、４個の外部電極９〜１２が配置されているが、機能部が３個、４個、…と増加すれば、それに応じて、外部電極の数は６個、８個、…と増加し得る。
【００５１】
外部電極９〜１２は、それぞれ、引出し部２３、２５、２８および３０と接続される下地層を有する。下地層は、焼結金属およびガラスを含む厚膜、金属フィラーおよび熱硬化性樹脂を含む導電性樹脂膜、またはめっき金属を含むめっき膜により構成され得る。上記厚膜上に導電性樹脂膜を形成してもよい。
【００５２】
外部電極９〜１２は、上記下地層を覆う上層を有することが好ましく、上層はめっき膜により構成され得る。
【００５３】
下地層を厚膜で構成する場合、焼結金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。ガラスとしては、たとえば、Ｓｉ、Ｂなどの酸化物を含むガラスを用いることができる。
【００５４】
厚膜は、内部電極３〜６と同時焼成したものでもよく、焼結したセラミック素体２上に導電性ペーストを塗布して焼き付けたものでもよい。厚膜の厚みは、１０〜５０μｍであることが好ましい。
【００５５】
下地層を樹脂電極膜で構成する場合、金属フィラーとしては、たとえば、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金などを用いることができる。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂などを用いることができる。導電性樹脂膜の厚みは、１０〜５０μｍであることが好ましい。
【００５６】
下地層および上層の各々を構成するめっき膜としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金を用いることができる。
【００５７】
下地層および上層の各々を構成するめっき膜の厚みは、それぞれ１〜１５μｍであることが好ましい。
【００５８】
上層を構成するめっき膜は、複数のめっき膜により構成してもよい。この場合、１層目がＮｉ、２層目がＳｎであることが好ましい。
【００５９】
（５）マーク用外部導体
第１のマーク用外部導体１３は、図２、図４、図７および図８に示すように、第４の側面２０上に配置され、露出した複数の第１のマーク用内部導体７を連結する。
【００６０】
第２のマーク用外部導体１４は、図１、図２、図３、図９および図１０に示すように、第３の側面１９上に配置され、露出した複数の第２のマーク用内部導体８を連結する。
【００６１】
これらマーク用外部導体１３および１４は、実装基板（図示せず。）上のランドには接続されないことが好ましい。
【００６２】
図３と図４とを対比すればわかるように、Ｈ方向に沿った第１のマーク用外部導体１３の寸法は、Ｈ方向に沿った第２のマーク用外部導体１４の寸法よりも長い。
【００６３】
マーク用外部導体１３および１４は、機能部２６および３１の各々の領域を示すマークとして機能する。つまり、マーク用外部導体１３および１４の各寸法を比較すれば、Ｈ方向で見てどちらに大容量部、小容量部があるかを判別できる。具体的には、実装機（図示せず。）において、第１および第２のマーク用外部導体１３および１４を撮像し、それぞれの画像を処理して寸法の差異を比較すれば、Ｈ方向の方向性を選別できる。
【００６４】
積層セラミックコンデンサ１の実装時には、第１ないし第４の外部電極９〜１２のうち、どの外部電極が大容量部に対応しているかを予め実装機に記憶させておく。すなわち、この実施形態の場合、第１のマーク用外部導体１３から遠い第１および第２の外部電極９および１０が大容量部の入出力部となる旨、実装機に記憶させておく。
【００６５】
また、マーク用外部導体１３および１４に基づいて積層セラミックコンデンサ１の方向性を揃えることにより、積層セラミックコンデンサ１の電気的特性を測定する測定工程や、積層セラミックコンデンサ１を、テープ状包装体を用いて包装する包装工程といった後工程を効率良く行なうことができる。
【００６６】
なお、第１のマーク用内部導体７および第１のマーク用外部導体１３を第３の側面１９側に、ならびに、第２のマーク用内部導体８および第２のマーク用外部導体１４を第４の側２０側に、というように、それぞれ位置を入れ替えることも可能である。
【００６７】
マーク用外部導体１３および１４は、めっき膜により構成されることが好ましい。この場合、マーク用内部導体７および８の各々の露出部を核としてめっきが成長するため、マーク用内部導体７および８の各々の露出状態を反映させやすい。
【００６８】
めっき膜を構成する金属としては、外部電極９〜１２において用いたのと同じものを用いることができる。好ましくは、マーク用外部導体１３および１４は、外部電極９〜１２の下地層または上層と同じ材料で構成されることが好ましい。
【００６９】
（６）製造方法
積層セラミックコンデンサ１は、たとえば、次のようにして製造される。
【００７０】
（６）−１．
セラミック層２１となるべきセラミックグリーンシート、および各種導電性ペーストを準備する。セラミックグリーンシートおよび各種導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００７１】
（６）−２．
セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターンおよびマーク用内部導体パターンを形成する。
【００７２】
（６）−３．
内部電極パターンおよびマーク用内部導体パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターンおよびマーク用内部導体パターンが印刷された内層用セラミックグリーンシートを所定の順序で積層し、その上に再び外層用セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。
【００７３】
ここで、内層用セラミックグリーンシートの積層方法を説明するため、種々のパターンが印刷された内層用セラミックグリーンシート４１を図１１に示す。図１１には、内層用セラミックグリーンシート４１の一部が図示されていると理解すべきである。図１１において、図７ないし図１０に示す要素に対応する部分には、図７ないし図１０において用いた参照符号を付している。
【００７４】
図１１に示した印刷パターンでは、第１および第２の引出し部２３および２５が連結され、第３および第４の引出し部２８および３０が連結され、第１および第２のマーク用内部導体７および８が連結されている。
【００７５】
図１１において、仮想カットライン４２および４３を点線で示している。仮想カットライン４２および４３で囲まれた領域が、積層セラミックコンデンサ１の１個分のセラミック層２１を与える領域に相当し、各領域が所定のピッチで行列状に配置されている。
【００７６】
この内層用セラミックグリーンシート４１を複数枚準備し、１枚目の内層用セラミックグリーンシート４１の上に、２枚目の内層用セラミックグリーンシート４１をＹ方向に１ピッチ分ずらして積層する。これにより、パターン「Ｐ４」の上にパターン「Ｐ３」が積層され、前述した第２の機能部３１が形成される。
【００７７】
次に、３枚目の内層用セラミックグリーンシート４１をＸ方向に１ピッチ分ずらして、パターン「Ｐ２」を積層し、さらに、４枚目の内層用セラミックグリーンシート４１をＸ方向およびＹ方向にそれぞれ１ピッチ分ずらして、パターン「Ｐ１」を積層する。このように、パターン「Ｐ２」およびパターン「Ｐ１」を繰返し積層することにより、前述した第１の機能部２６が形成される。
【００７８】
ここでは、図１１に示された９つの領域のうち、中央の領域に注目して、積層の過程を説明したが、パターン「Ｐ１」および「Ｐ２」とパターン「Ｐ３」および「Ｐ４」とは、マーク用内部導体７および８を除けば、鏡像の関係にあるため、他の領域でも、同時に第１および第２の機能部２６および３１が形成されることになる。
【００７９】
また、パターン「Ｐ３」および「Ｐ４」とパターン「Ｐ１」および「Ｐ２」との間に、無地のセラミックグリーンシートを所定枚数積層すれば、緩衝領域を形成することができる。
【００８０】
（６）−４．
マザー積層体を積層方向にプレスする。
【００８１】
（６）−５．
マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
【００８２】
（６）−６．
生のセラミック素体を焼成する。これによって、図示したセラミック素体２が得られる。焼成温度は、セラミックや内部電極等の材料にもよるが、９００〜１３００℃であることが好ましい。
【００８３】
この後、必要に応じて、バレル研磨を行なう。これにより、セラミック素体２のコーナー部や稜部に丸みが付けられる。
【００８４】
（６）−７．
外部電極９〜１２の下地層を形成する。
【００８５】
（６）−７ａ．外部電極の下地層を厚膜で構成する場合
セラミック素体２の側面１７および１８に導電性ペーストを塗布し、焼き付ける。焼付け温度は、７００〜９００℃であることが好ましい。
【００８６】
（６）−７ｂ．外部電極の下地層を導電性樹脂膜で構成する場合
セラミック素体２の側面１７および１８に樹脂ペーストを塗布し、熱硬化させる。硬化温度は、２００〜３００℃であることが好ましい。
【００８７】
（６）−７ｃ．外部電極の下地層をめっき膜で構成する場合
セラミック素体２にめっき処理を施す。これにより、外部電極９〜１２の下地層とマーク用外部導体１３および１４とが同時に形成される。
【００８８】
めっき処理を行なうにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき処理には、バレルめっきを用いることが好ましい。
【００８９】
（６）−８．
外部電極９〜１２の下地層表面にめっき処理を施し、上層となるめっき膜を形成する。
【００９０】
外部電極９〜１２の下地層を厚膜で形成した場合には、この時点でマーク用外部導体１３および１４が形成される。
【００９１】
以上のようにして、積層セラミックコンデンサ１が完成される。
【００９２】
［第２の実施形態］
この発明の第２の実施形態が図１２ないし図１５に示されている。図１２は図７に対応する図であり、図１３は図８に対応する図であり、図１４は図９に対応する図であり、図１５は図１０に対応する図である。図１２ないし図１５において、図７ないし図１０に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９３】
第２の実施形態による積層セラミックコンデンサ１ａでは、第１のマーク用内部導体７が、図１２に示した第１の内部電極３と同一の面上だけでなく、図１３に示すように、第２の内部電極４と同一の面上にも形成されている。
【００９４】
また、第２のマーク用内部導体８についても、図１５に示した第４の内部電極６と同一の面上だけでなく、図１４に示すように、第３の内部電極５と同一の面上にも形成されている。
【００９５】
このように、マーク用内部導体７および８の数が増えることにより、特に、マーク用外部導体１３および１４をめっきにより構成する局面において、めっきの析出ポイントが増えるため、マーク用外部導体１３および１４を形成しやすくすることができる。
【００９６】
［第３の実施形態］
この発明の第３の実施形態が図１６ないし図１９に示されている。図１６は図３に対応する図であり、図１７は図４に対応する図であり、図１８は図９に対応する図であり、図１９は図１０に対応する図である。図１６ないし図１９において、図３、図４、図９または図１０に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９７】
第３の実施形態による積層セラミックコンデンサ１ｂでは、図１８および図１９からわかるように、第２のマーク用内部導体が形成されない。応じて、この実施形態では、図１７に示すように、第１のマーク用外部導体１３は形成されるが、図１６からわかるように、第２のマーク用外部導体が形成されない。
【００９８】
この実施形態の場合、マーク用外部導体の長さではなく、マーク用外部導体の有無により、方向性を選別することになる。
【００９９】
［第４の実施形態］
この発明の第４の実施形態が図２０ないし図２３に示されている。図２０は図７に対応する図であり、図２１は図８に対応する図であり、図２２は図９に対応する図であり、図２３は図１０に対応する図である。図２０ないし図２３において、図７ないし図１０に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１００】
第４の実施形態による積層セラミックコンデンサ１ｃでは、第１の実施形態と比較して、図２１に示すように、第２の内部電極４が第１の側面１７に引出され、また、図２３に示すように、第４の内部電極６が第２の側面１８に引出されている点で異なっている。
【０１０１】
また、図２０に示すように、第１のマーク用内部導体７は第２の側面１８に露出している。したがって、図２０および図２１に示すように、第１のマーク用外部導体１３は第２の側面１８に形成されている。
【０１０２】
他方、図２２に示すように、第２のマーク用内部導体８は第１の側面１７に露出している。したがって、図２２および図２３に示すように、第２のマーク用外部導体１４は第１の側面１７に形成されている。
【産業上の利用可能性】
【０１０３】
この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができる。セラミック素体をスピネル状セラミックなどの半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができる。セラミック素体をフェライトなどの磁性体セラミックで構成した場合は、インダクタとして機能する積層セラミック電子部品とすることができる。
【符号の説明】
【０１０４】
１，１ａ，１ｂ，１ｃ 積層セラミックコンデンサ
２ セラミック素体
３ 第１の内部電極
４ 第２の内部電極
５ 第３の内部電極
６ 第４の内部電極
７ 第１のマーク用内部導体
８ 第２のマーク用内部導体
９ 第１の外部電極
１０ 第２の外部電極
１１ 第３の外部電極
１２ 第４の外部電極
１３ 第１のマーク用外部導体
１４ 第２のマーク用外部導体
１５，１６ 主面
１７〜２０ 側面
２１ セラミック層
２６ 第１の機能部
３１ 第２の機能部
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関するものであり、特に、アレイタイプの積層セラミック電子部品のように、１個の部品本体内に複数の機能部を有する積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年、携帯電話機や、携帯音楽プレイヤーなどをはじめとする電子機器の小型化が進むにつれて、電子機器に搭載される実装基板の小型化が進んできている。
【０００３】
また、実装基板の小型化に伴い、当然のことながら、実装基板での実装面積も狭くなってきている。このため、実装基板に実装される電子部品に対する小型化の要求が強まってきており、複数の電子部品素子をワンチップ化したアレイタイプの電子部品もしばしば用いられるようになってきている。
【０００４】
アレイタイプの電子部品を用いることにより、複数の電子部品を実装する場合と比べて、実装スペースを小さくできるだけでなく、実装コストも低減することができる。
【０００５】
アレイタイプの電子部品、特に積層セラミック電子部品の代表例としては、コンデンサアレイを挙げることができる。一般的なコンデンサアレイでは、たとえば、１つの側面に４個ずつ外部電極が形成され、対向する外部電極間で４個の容量が取り出される。
【０００６】
通常、コンデンサアレイから取り出される複数の容量は、互いに同じであることが多い。しかし、回路設計の都合上、これらの容量を互いに異ならせることが望まれる場合もある。これを受けて、特許文献１では、各容量部を構成する内部電極の面積を互いに異ならせることにより、互いに異なる容量を取り出すことが提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２５７７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に記載の構造では、取り出す容量の個数に対応した数の内部電極を共通のセラミック層上に配置するため、１つの内部電極の面積を広げることに限界がある。
【０００９】
そこで、この発明の目的は、上記のような問題を解決し得る、積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１０】
この発明に係る積層セラミック電子部品は、複数の積層されたセラミック層からなり、互いに対向する１対の主面と主面間を結ぶ側面とを有する、セラミック素体と、セラミック素体の内部に配置された、第１ないし第４の内部電極と、セラミック素体の側面上に配置され、第１ないし第４の内部電極にそれぞれ電気的に接続された、第１ないし第４の外部電極と、を備えており、以下のような特徴を有している。
【００１１】
セラミック素体の内部において、主面間を結ぶ高さ方向に沿って隣接するように、第１の機能部と第２の機能部とが配置されており、第１の機能部において、第１および第２の内部電極がセラミック層を介して高さ方向に対向し、第２の機能部において、第３および第４の内部電極がセラミック層を介して高さ方向に対向している。
【００１２】
また、第１の機能部における第１および第２の内部電極の合計の積層枚数と、第２の機能部における第３および第４の内部電極の合計の積層枚数と、が異なっている。
【００１３】
そして、この発明に係る積層セラミック電子部品は、第１および第２の内部電極のうち少なくとも一方と同一の面上に配置され、かつ側面に露出した、第１のマーク用内部導体と、側面上において、露出した複数の第１のマーク用内部導体を連結するようにして配置された、第１のマーク用外部導体と、をさらに備えている。
【００１４】
この発明に係る積層セラミック電子部品は、好ましくは、第３および第４の内部電極のうち少なくとも一方と同一の面上に配置され、かつ側面に露出した、第２のマーク用内部導体と、側面上において、露出した複数の第２のマーク用内部導体を連結するようにして配置された、第２のマーク用外部導体とをさらに備え、第１の機能部における第１および第２の内部電極の合計の積層枚数が、第２の機能部における第３および第４の内部電極の合計の積層枚数よりも多く、高さ方向に沿った第１のマーク用外部導体の寸法が、高さ方向に沿った第２のマーク用外部導体の寸法よりも長い。
【００１５】
なお、上述したように、この発明に係る積層セラミック電子部品は、第１および第２の機能部を備えるものであるが、第１および第２の機能部以外の少なくとも１個の機能部をさらに備えていてもよい。また、第１の機能部を構成するものが、第１および第２の内部電極ならびに第１および第２の外部電極であるが、第１の機能部において、第１および第２の内部電極以外の少なくとも１個の内部電極をさらに備えていても、第１および第２の外部電極以外の少なくとも１個の外部電極をさらに備えていてもよい。同様に、第２の機能部を構成するものが、第３および第４の内部電極ならびに第３および第４の外部電極であるが、第２の機能部において、第３および第４の内部電極以外の少なくとも１個の内部電極をさらに備えていても、第３および第４の外部電極以外の少なくとも１個の外部電極をさらに備えていてもよい。
【発明の効果】
【００１６】
この発明に係る積層セラミック電子部品によれば、高さ方向に沿って複数の機能部が配置されるため、各機能部において、共通のセラミック層上に配置する内部電極の数を減らし、内部電極の各面積を広げることができる。
【００１７】
また、この発明に係る積層セラミック電子部品においては、内部電極の合計の積層枚数の多少によって、各機能部の特性を異ならせることができる。このように、各機能部間で特性の差異が生じた場合、この積層セラミック電子部品では上下の方向性が生じるが、この方向性は少なくとも第１のマーク用外部導体を認識することによって識別することができる。
【００１８】
この発明において、第２のマーク用外部導体をさらに備え、高さ方向に沿った第１のマーク用外部導体の寸法が、高さ方向に沿った第２のマーク用外部導体の寸法よりも長くされると、上述の方向性をより確実かつより容易に識別することができる。
【図面の簡単な説明】
【００１９】
【図１】この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層セラミックコンデンサ１の上面図である。
【図３】図１に示した積層セラミックコンデンサ１の右側面図である。
【図４】図１に示した積層セラミックコンデンサ１の左側面図である。
【図５】図２の線Ａ−Ａに沿う断面図である。
【図６】図２の線Ｂ−Ｂに沿う断面図である。
【図７】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図８】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第２の内部電極４が延びる面を示す。
【図９】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第３の内部電極５が延びる面を示す。
【図１０】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第４の内部電極６が延びる面を示す。
【図１１】図１に示した積層セラミックコンデンサ１の製造方法を説明するためのもので、内部電極３〜６ならびにマーク用内部導体７および８を得るための印刷パターンを示す図である。
【図１２】この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ａの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図１３】図１２に示した積層セラミックコンデンサ１ａの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第２の内部電極３が延びる面を示す。
【図１４】図１２に示した積層セラミックコンデンサ１ａの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第３の内部電極５が延びる面を示す。
【図１５】図１２に示した積層セラミックコンデンサ１ａの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第４の内部電極６が延びる面を示す。
【図１６】この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｂの右側面図である。
【図１７】図１６に示した積層セラミックコンデンサ１ｂの左側面図である。
【図１８】図１６に示した積層セラミックコンデンサ１ｂの、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第３の内部電極５が延びる面を示す。
【図１９】図１６に示した積層セラミックコンデンサ１ｂの、セラミック素体２の主面１５および１６に平行な面に沿う切断部端面図であり、第４の内部電極６が延びる面を示す。
【図２０】この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｃの、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図２１】図２０に示した積層セラミックコンデンサ１ｃの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第２の内部電極４が延びる面を示す。
【図２２】図２０に示した積層セラミックコンデンサ１ｃの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第３の内部電極５が延びる面を示す。
【図２３】図２０に示した積層セラミックコンデンサ１ｃの、セラミック素体２の主面に平行な面に沿う切断部端面図であり、第４の内部電極６が延びる面を示す。
【発明を実施するための形態】
【００２０】
以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。
【００２１】
［第１の実施形態］
図１ないし図１１は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による積層セラミックコンデンサ１は、２個のコンデンサ素子をワンチップ化したアレイタイプのコンデンサである。
【００２２】
積層セラミックコンデンサ１は、セラミック素体２と、セラミック素体２の内部にそれぞれ配置された、第１、第２、第３および第４の内部電極３、４、５および６ならびに第１および第２のマーク用内部導体７および８と、セラミック素体２の外表面上に配置された、第１、第２、第３および第４の外部電極９、１０、１１および１２ならびに第１および第２のマーク用外部導体１３および１４と、を備えている。
【００２３】
以下、積層セラミックコンデンサ１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）マーク用内部導体、（４）外部電極、（５）マーク用外部導体に分けて説明し、その後、（６）製造方法について説明する。
【００２４】
（１）セラミック素体
セラミック素体２は、互いに対向する第１および第２の主面１５および１６と、互いに対向する第１および第２の側面１７および１８と、互いに対向する第３および第４の側面１９および２０とを有している。第１ないし第４の側面１７〜２０は、第１および第２の主面１５および１６間を結んでいる。
【００２５】
ここで、第１および第２の主面１５および１６間を結ぶ方向をＨ方向（高さ方向）、第１および第２の側面１７および１８間を結ぶ方向をＷ方向（幅方向）、第３および第４の側面１９および２０間を結ぶ方向をＬ方向（長さ方向）とそれぞれ定義する。
【００２６】
セラミック素体２は、コーナー部および稜部に丸みがつけられていることが好ましい。
【００２７】
セラミック素体２は、図５および図６に示すように、主面１５および１６の方向に延びかつＨ方向に積層された複数のセラミック層２１からなる積層構造を有する。セラミック層２１の各厚みは０．５〜１０μｍであることが好ましい。
【００２８】
セラミック層２１を構成するセラミック材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。
【００２９】
（２）内部電極
第１の内部電極３は、図７に示すように、第１の対向部２２と、第１の対向部２２から引き出されかつ第１の側面１７に露出した第１の引出し部２３と、を有する。第１の対向部２２は、セラミック層２１が与える面の主要部を占め、第１の対向部２２が配置されたセラミック層２１上には、他の内部電極の対向部が配置されていない。
【００３０】
第２の内部電極４は、図８に示すように、第２の対向部２４と、第２の対向部２４から引き出されかつ第２の側面１８に露出した第２の引出し部２５と、を有する。第２の対向部２４は、セラミック層２１が与える面の主要部を占め、第２の対向部２４が配置されたセラミック層２１上には、他の内部電極の対向部が配置されていない。
【００３１】
図５および図６に示すように、セラミック層２１を介して、第１および第２の内部電極３および４が対向することにより、より特定的には、第１および第２の対向部２２および２４が対向することにより、第１の機能部２６が形成される。第１の機能部２６は、セラミック素体２におけるＨ方向での一方側に位置される。
【００３２】
他方、第３の内部電極５は、図９に示すように、第３の対向部２７と、第３の対向部２７から引き出されかつ第１の側面１７に露出した第３の引出し部２８と、を有する。第３の対向部２７は、セラミック層２１が与える面の主要部を占め、第３の対向部２７が配置されたセラミック層２１上には、他の内部電極の対向部が配置されていない。
【００３３】
第４の内部電極６は、図１０に示すように、第４の対向部２９と、第４の対向部２９から引き出されかつ第２の側面１８に露出した第４の引出し部３０と、を有する。第４の対向部２９は、セラミック層２１が与える面の主要部を占め、第４の対向部２９が配置されたセラミック層２１上には、他の内部電極の対向部が配置されていない。
【００３４】
図５および図６に示すように、セラミック層を介して、第３および第４の内部電極５および６が対向することにより、より特定的には、第３および第４の対向部２７および２９が対向することにより、第２の機能部３１が形成される。第２の機能部３１は、前述した第１の機能部２６とＨ方向に沿って隣接している。
【００３５】
第１および第２の機能部２６および３１の各々において、所定の電気的特性が発現する。この実施形態では、各々において静電容量が形成される。
【００３６】
第１の機能部２６における第１および第２の内部電極３および４の合計の積層枚数は、第２の機能部３１における第３および第４の内部電極５および６の合計の積層枚数より多い。すなわち、この実施形態では、第１の機能部２６が第２の機能部３１に比べて静電容量が大きい。
【００３７】
なお、クロストークを防止する観点からすると、図示しないが、第１の機能部２６と第２の機能部３１との間には、内部電極が形成されないセラミック層のみからなる緩衝領域が配置されていることが好ましい。
【００３８】
内部電極３〜６を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００３９】
また、内部電極３〜６の各厚みは、０．３〜２．０μｍであることが好ましい。
【００４０】
（３）マーク用内部導体
第１のマーク用内部導体７は、図７に示すように、たとえば、第１の内部電極３と同一の面上に形成され、第４の側面２０に露出している。第１のマーク用内部導体７は、第２の内部電極４と同一の面上に形成されても、後述する実施形態のように、第１および第２の内部電極３および４の双方と同一の面上に形成されてもよい。また、第１のマーク用内部導体７は、第４の側面２０以外の側面に露出していてもよい。
【００４１】
第２のマーク用内部導体８は、図１０に示すように、たとえば、第４の内部電極６と同一の面上に形成され、第３の側面１９に露出している。第２のマーク用内部導体８は、第３の内部電極５と同一の面上に形成されても、後述する実施形態のように、第３および第４の内部電極５および６の双方と同一の面上に形成されてもよい。また、第２のマーク用内部導体８は、第３の側面１９以外の側面に露出していてもよい。
【００４２】
第１のマーク用内部導体７は、側面１７〜２０のいずれかにおいてＨ方向に沿って複数箇所に分布するように露出していることが好ましいが、すべての第１の内部電極３、すべての第２の内部電極４、またはすべての第１および第２の内部電極３および４と同一の面上に形成されている必要はない。
【００４３】
第２のマーク用内部導体８についても同様であり、側面１７〜２０のいずれかにおいてＨ方向に沿って複数箇所に分布するように露出していることが好ましいが、すべての第３の内部電極５、すべての第４の内部電極６、またはすべての第３および第４の内部電極５および６と同一の面上に形成されている必要はない。
【００４４】
なお、この実施形態では、第１のマーク用内部導体７は、図７および図８からわかるように、第１および第２の引出し部２３および２５から遠ざけられ、第２のマーク用内部導体８は、図９および図１０からわかるように、第３および第４の引出し部２８および３０から遠ざけられて配置されている。この技術的意義は、図１１を参照しながら後述する印刷パターンを参照すると理解しやすい。すなわち、引出し部２３および２５とマーク用内部導体７とを遠ざけ、また、引出し部２８および３０とマーク用内部導体８とを遠ざけて配置することにより、両者の疎密のバランスが取れるため、マザー積層体のプレス状態のバランスが取れ、デラミネーションが抑制される。
【００４５】
もっとも、マーク用内部導体７および８による方向性の選別という目的を重視するならば、引出し部とマーク用内部導体とを近づけて配置してもよい。
【００４６】
マーク用内部導体７および８は、積層セラミックコンデンサ１の電気的特性の発現には寄与していない。
【００４７】
マーク用内部導体７および８を構成し得る材料や厚みの条件については、内部電極３〜６と同様であるが、マーク用内部導体７および８は、内部電極３〜６と同じ材料で構成され、かつ同じ厚みであることが好ましい。
【００４８】
（４）外部電極
主として、図１、図２、図７および図８を参照する。
【００４９】
第１の外部電極９は、第１の側面１７上に配置され、第１の内部電極３の第１の引出し部２３と電気的に接続されている。第２の外部電極１０は、第２の側面１８上に配置され、第２の内部電極４の第２の引出し部２５と電気的に接続されている。第３の外部電極１１は、第１の側面１７上に配置され、第３の内部電極５の第３の引出し部２８と電気的に接続されている。第４の外部電極１２は、第２の側面１８上に配置され、第４の内部電極６の第４の引出し部３０と電気的に接続されている。
【００５０】
この実施形態では、４個の外部電極９〜１２が配置されているが、機能部が３個、４個、…と増加すれば、それに応じて、外部電極の数は６個、８個、…と増加し得る。
【００５１】
外部電極９〜１２は、それぞれ、引出し部２３、２５、２８および３０と接続される下地層を有する。下地層は、焼結金属およびガラスを含む厚膜、金属フィラーおよび熱硬化性樹脂を含む導電性樹脂膜、またはめっき金属を含むめっき膜により構成され得る。上記厚膜上に導電性樹脂膜を形成してもよい。
【００５２】
外部電極９〜１２は、上記下地層を覆う上層を有することが好ましく、上層はめっき膜により構成され得る。
【００５３】
下地層を厚膜で構成する場合、焼結金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。ガラスとしては、たとえば、Ｓｉ、Ｂなどの酸化物を含むガラスを用いることができる。
【００５４】
厚膜は、内部電極３〜６と同時焼成したものでもよく、焼結したセラミック素体２上に導電性ペーストを塗布して焼き付けたものでもよい。厚膜の厚みは、１０〜５０μｍであることが好ましい。
【００５５】
下地層を樹脂電極膜で構成する場合、金属フィラーとしては、たとえば、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金などを用いることができる。熱硬化性樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂などを用いることができる。導電性樹脂膜の厚みは、１０〜５０μｍであることが好ましい。
【００５６】
下地層および上層の各々を構成するめっき膜としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金を用いることができる。
【００５７】
下地層および上層の各々を構成するめっき膜の厚みは、それぞれ１〜１５μｍであることが好ましい。
【００５８】
上層を構成するめっき膜は、複数のめっき膜により構成してもよい。この場合、１層目がＮｉ、２層目がＳｎであることが好ましい。
【００５９】
（５）マーク用外部導体
第１のマーク用外部導体１３は、図２、図４、図７および図８に示すように、第４の側面２０上に配置され、露出した複数の第１のマーク用内部導体７を連結する。
【００６０】
第２のマーク用外部導体１４は、図１、図２、図３、図９および図１０に示すように、第３の側面１９上に配置され、露出した複数の第２のマーク用内部導体８を連結する。
【００６１】
これらマーク用外部導体１３および１４は、実装基板（図示せず。）上のランドには接続されないことが好ましい。
【００６２】
図３と図４とを対比すればわかるように、Ｈ方向に沿った第１のマーク用外部導体１３の寸法は、Ｈ方向に沿った第２のマーク用外部導体１４の寸法よりも長い。
【００６３】
マーク用外部導体１３および１４は、機能部２６および３１の各々の領域を示すマークとして機能する。つまり、マーク用外部導体１３および１４の各寸法を比較すれば、Ｈ方向で見てどちらに大容量部、小容量部があるかを判別できる。具体的には、実装機（図示せず。）において、第１および第２のマーク用外部導体１３および１４を撮像し、それぞれの画像を処理して寸法の差異を比較すれば、Ｈ方向の方向性を選別できる。
【００６４】
積層セラミックコンデンサ１の実装時には、第１ないし第４の外部電極９〜１２のうち、どの外部電極が大容量部に対応しているかを予め実装機に記憶させておく。すなわち、この実施形態の場合、第１のマーク用外部導体１３から遠い第１および第２の外部電極９および１０が大容量部の入出力部となる旨、実装機に記憶させておく。
【００６５】
また、マーク用外部導体１３および１４に基づいて積層セラミックコンデンサ１の方向性を揃えることにより、積層セラミックコンデンサ１の電気的特性を測定する測定工程や、積層セラミックコンデンサ１を、テープ状包装体を用いて包装する包装工程といった後工程を効率良く行なうことができる。
【００６６】
なお、第１のマーク用内部導体７および第１のマーク用外部導体１３を第３の側面１９側に、ならびに、第２のマーク用内部導体８および第２のマーク用外部導体１４を第４の側２０側に、というように、それぞれ位置を入れ替えることも可能である。
【００６７】
マーク用外部導体１３および１４は、めっき膜により構成されることが好ましい。この場合、マーク用内部導体７および８の各々の露出部を核としてめっきが成長するため、マーク用内部導体７および８の各々の露出状態を反映させやすい。
【００６８】
めっき膜を構成する金属としては、外部電極９〜１２において用いたのと同じものを用いることができる。好ましくは、マーク用外部導体１３および１４は、外部電極９〜１２の下地層または上層と同じ材料で構成されることが好ましい。
【００６９】
（６）製造方法
積層セラミックコンデンサ１は、たとえば、次のようにして製造される。
【００７０】
（６）−１．
セラミック層２１となるべきセラミックグリーンシート、および各種導電性ペーストを準備する。セラミックグリーンシートおよび各種導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００７１】
（６）−２．
セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターンおよびマーク用内部導体パターンを形成する。
【００７２】
（６）−３．
内部電極パターンおよびマーク用内部導体パターンが印刷されていない外層用セラミックグリーンシートを所定枚数積層し、その上に内部電極パターンおよびマーク用内部導体パターンが印刷された内層用セラミックグリーンシートを所定の順序で積層し、その上に再び外層用セラミックグリーンシートを所定枚数積層し、マザー積層体を作製する。
【００７３】
ここで、内層用セラミックグリーンシートの積層方法を説明するため、種々のパターンが印刷された内層用セラミックグリーンシート４１を図１１に示す。図１１には、内層用セラミックグリーンシート４１の一部が図示されていると理解すべきである。図１１において、図７ないし図１０に示す要素に対応する部分には、図７ないし図１０において用いた参照符号を付している。
【００７４】
図１１に示した印刷パターンでは、第１および第２の引出し部２３および２５が連結され、第３および第４の引出し部２８および３０が連結され、第１および第２のマーク用内部導体７および８が連結されている。
【００７５】
図１１において、仮想カットライン４２および４３を点線で示している。仮想カットライン４２および４３で囲まれた領域が、積層セラミックコンデンサ１の１個分のセラミック層２１を与える領域に相当し、各領域が所定のピッチで行列状に配置されている。
【００７６】
この内層用セラミックグリーンシート４１を複数枚準備し、１枚目の内層用セラミックグリーンシート４１の上に、２枚目の内層用セラミックグリーンシート４１をＹ方向に１ピッチ分ずらして積層する。これにより、パターン「Ｐ４」の上にパターン「Ｐ３」が積層され、前述した第２の機能部３１が形成される。
【００７７】
次に、３枚目の内層用セラミックグリーンシート４１をＸ方向に１ピッチ分ずらして、パターン「Ｐ２」を積層し、さらに、４枚目の内層用セラミックグリーンシート４１をＸ方向およびＹ方向にそれぞれ１ピッチ分ずらして、パターン「Ｐ１」を積層する。このように、パターン「Ｐ２」およびパターン「Ｐ１」を繰返し積層することにより、前述した第１の機能部２６が形成される。
【００７８】
ここでは、図１１に示された９つの領域のうち、中央の領域に注目して、積層の過程を説明したが、パターン「Ｐ１」および「Ｐ２」とパターン「Ｐ３」および「Ｐ４」とは、マーク用内部導体７および８を除けば、鏡像の関係にあるため、他の領域でも、同時に第１および第２の機能部２６および３１が形成されることになる。
【００７９】
また、パターン「Ｐ３」および「Ｐ４」とパターン「Ｐ１」および「Ｐ２」との間に、無地のセラミックグリーンシートを所定枚数積層すれば、緩衝領域を形成することができる。
【００８０】
（６）−４．
マザー積層体を積層方向にプレスする。
【００８１】
（６）−５．
マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
【００８２】
（６）−６．
生のセラミック素体を焼成する。これによって、図示したセラミック素体２が得られる。焼成温度は、セラミックや内部電極等の材料にもよるが、９００〜１３００℃であることが好ましい。
【００８３】
この後、必要に応じて、バレル研磨を行なう。これにより、セラミック素体２のコーナー部や稜部に丸みが付けられる。
【００８４】
（６）−７．
外部電極９〜１２の下地層を形成する。
【００８５】
（６）−７ａ．外部電極の下地層を厚膜で構成する場合
セラミック素体２の側面１７および１８に導電性ペーストを塗布し、焼き付ける。焼付け温度は、７００〜９００℃であることが好ましい。
【００８６】
（６）−７ｂ．外部電極の下地層を導電性樹脂膜で構成する場合
セラミック素体２の側面１７および１８に樹脂ペーストを塗布し、熱硬化させる。硬化温度は、２００〜３００℃であることが好ましい。
【００８７】
（６）−７ｃ．外部電極の下地層をめっき膜で構成する場合
セラミック素体２にめっき処理を施す。これにより、外部電極９〜１２の下地層とマーク用外部導体１３および１４とが同時に形成される。
【００８８】
めっき処理を行なうにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき処理には、バレルめっきを用いることが好ましい。
【００８９】
（６）−８．
外部電極９〜１２の下地層表面にめっき処理を施し、上層となるめっき膜を形成する。
【００９０】
外部電極９〜１２の下地層を厚膜で形成した場合には、この時点でマーク用外部導体１３および１４が形成される。
【００９１】
以上のようにして、積層セラミックコンデンサ１が完成される。
【００９２】
［第２の実施形態］
この発明の第２の実施形態が図１２ないし図１５に示されている。図１２は図７に対応する図であり、図１３は図８に対応する図であり、図１４は図９に対応する図であり、図１５は図１０に対応する図である。図１２ないし図１５において、図７ないし図１０に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９３】
第２の実施形態による積層セラミックコンデンサ１ａでは、第１のマーク用内部導体７が、図１２に示した第１の内部電極３と同一の面上だけでなく、図１３に示すように、第２の内部電極４と同一の面上にも形成されている。
【００９４】
また、第２のマーク用内部導体８についても、図１５に示した第４の内部電極６と同一の面上だけでなく、図１４に示すように、第３の内部電極５と同一の面上にも形成されている。
【００９５】
このように、マーク用内部導体７および８の数が増えることにより、特に、マーク用外部導体１３および１４をめっきにより構成する局面において、めっきの析出ポイントが増えるため、マーク用外部導体１３および１４を形成しやすくすることができる。
【００９６】
［第３の実施形態］
この発明の第３の実施形態が図１６ないし図１９に示されている。図１６は図３に対応する図であり、図１７は図４に対応する図であり、図１８は図９に対応する図であり、図１９は図１０に対応する図である。図１６ないし図１９において、図３、図４、図９または図１０に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９７】
第３の実施形態による積層セラミックコンデンサ１ｂでは、図１８および図１９からわかるように、第２のマーク用内部導体が形成されない。応じて、この実施形態では、図１７に示すように、第１のマーク用外部導体１３は形成されるが、図１６からわかるように、第２のマーク用外部導体が形成されない。
【００９８】
この実施形態の場合、マーク用外部導体の長さではなく、マーク用外部導体の有無により、方向性を選別することになる。
【００９９】
［第４の実施形態］
この発明の第４の実施形態が図２０ないし図２３に示されている。図２０は図７に対応する図であり、図２１は図８に対応する図であり、図２２は図９に対応する図であり、図２３は図１０に対応する図である。図２０ないし図２３において、図７ないし図１０に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【０１００】
第４の実施形態による積層セラミックコンデンサ１ｃでは、第１の実施形態と比較して、図２１に示すように、第２の内部電極４が第１の側面１７に引出され、また、図２３に示すように、第４の内部電極６が第２の側面１８に引出されている点で異なっている。
【０１０１】
また、図２０に示すように、第１のマーク用内部導体７は第２の側面１８に露出している。したがって、図２０および図２１に示すように、第１のマーク用外部導体１３は第２の側面１８に形成されている。
【０１０２】
他方、図２２に示すように、第２のマーク用内部導体８は第１の側面１７に露出している。したがって、図２２および図２３に示すように、第２のマーク用外部導体１４は第１の側面１７に形成されている。
【産業上の利用可能性】
【０１０３】
この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができる。セラミック素体をスピネル状セラミックなどの半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができる。セラミック素体をフェライトなどの磁性体セラミックで構成した場合は、インダクタとして機能する積層セラミック電子部品とすることができる。
【符号の説明】
【０１０４】
１，１ａ，１ｂ，１ｃ 積層セラミックコンデンサ
２ セラミック素体
３ 第１の内部電極
４ 第２の内部電極
５ 第３の内部電極
６ 第４の内部電極
７ 第１のマーク用内部導体
８ 第２のマーク用内部導体
９ 第１の外部電極
１０ 第２の外部電極
１１ 第３の外部電極
１２ 第４の外部電極
１３ 第１のマーク用外部導体
１４ 第２のマーク用外部導体
１５，１６ 主面
１７〜２０ 側面
２１ セラミック層
２６ 第１の機能部
３１ 第２の機能部
【特許請求の範囲】
【請求項１】
複数の積層されたセラミック層からなり、互いに対向する１対の主面と前記主面間を結ぶ側面とを有する、セラミック素体と、
前記セラミック素体の内部に配置された、第１ないし第４の内部電極と、
前記セラミック素体の前記側面上に配置され、前記第１ないし第４の内部電極にそれぞれ電気的に接続された、第１ないし第４の外部電極と、
を備え、
前記セラミック素体の内部において、前記主面間を結ぶ高さ方向に沿って隣接するように、第１の機能部と第２の機能部とが配置されており、
前記第１の機能部において、前記第１および第２の内部電極が前記セラミック層を介して前記高さ方向に対向し、
前記第２の機能部において、前記第３および第４の内部電極が前記セラミック層を介して前記高さ方向に対向し、
前記第１の機能部における前記第１および第２の内部電極の合計の積層枚数と、前記第２の機能部における前記第３および第４の内部電極の合計の積層枚数と、が異なり、
前記第１および第２の内部電極のうち少なくとも一方と同一の面上に配置され、かつ前記側面に露出した、第１のマーク用内部導体と、
前記側面上において、露出した複数の前記第１のマーク用内部導体を連結するようにして配置された、第１のマーク用外部導体と、
をさらに備える、
積層セラミック電子部品。
【請求項２】
前記第３および第４の内部電極のうち少なくとも一方と同一の面上に配置され、かつ前記側面に露出した、第２のマーク用内部導体と、
前記側面上において、露出した複数の前記第２のマーク用内部導体を連結するようにして配置された、第２のマーク用外部導体と、
をさらに備え、
前記第１の機能部における前記第１および第２の内部電極の合計の積層枚数が、前記第２の機能部における前記第３および第４の内部電極の合計の積層枚数よりも多く、
前記高さ方向に沿った前記第１のマーク用外部導体の寸法が、前記高さ方向に沿った前記第２のマーク用外部導体の寸法よりも長い、
請求項１に記載の積層セラミック電子部品。
【請求項１】
複数の積層されたセラミック層からなり、互いに対向する１対の主面と前記主面間を結ぶ側面とを有する、セラミック素体と、
前記セラミック素体の内部に配置された、第１ないし第４の内部電極と、
前記セラミック素体の前記側面上に配置され、前記第１ないし第４の内部電極にそれぞれ電気的に接続された、第１ないし第４の外部電極と、
を備え、
前記セラミック素体の内部において、前記主面間を結ぶ高さ方向に沿って隣接するように、第１の機能部と第２の機能部とが配置されており、
前記第１の機能部において、前記第１および第２の内部電極が前記セラミック層を介して前記高さ方向に対向し、
前記第２の機能部において、前記第３および第４の内部電極が前記セラミック層を介して前記高さ方向に対向し、
前記第１の機能部における前記第１および第２の内部電極の合計の積層枚数と、前記第２の機能部における前記第３および第４の内部電極の合計の積層枚数と、が異なり、
前記第１および第２の内部電極のうち少なくとも一方と同一の面上に配置され、かつ前記側面に露出した、第１のマーク用内部導体と、
前記側面上において、露出した複数の前記第１のマーク用内部導体を連結するようにして配置された、第１のマーク用外部導体と、
をさらに備える、
積層セラミック電子部品。
【請求項２】
前記第３および第４の内部電極のうち少なくとも一方と同一の面上に配置され、かつ前記側面に露出した、第２のマーク用内部導体と、
前記側面上において、露出した複数の前記第２のマーク用内部導体を連結するようにして配置された、第２のマーク用外部導体と、
をさらに備え、
前記第１の機能部における前記第１および第２の内部電極の合計の積層枚数が、前記第２の機能部における前記第３および第４の内部電極の合計の積層枚数よりも多く、
前記高さ方向に沿った前記第１のマーク用外部導体の寸法が、前記高さ方向に沿った前記第２のマーク用外部導体の寸法よりも長い、
請求項１に記載の積層セラミック電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−２６３２３（Ｐ２０１３−２６３２３Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５７８７５（Ｐ２０１１−１５７８７５）
【出願日】平成２３年７月１９日（２０１１．７．１９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月１９日（２０１１．７．１９）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]