積層セラミック電子部品
【課題】内部電極の露出部にめっき膜を析出させるにあたって、より確実なめっき成長を実現するため、いずれの内部電極も存在しない外層部にダミー導体を形成したとき、積層セラミック電子部品の信頼性、たとえばＢＤＶが低下することがあった。
【解決手段】外層部２４における外層ダミー導体７同士の間隔をｄ１、内層部における第１および第２の内部電極３および４の間隔をｄ２、としたとき、１．７ｄ２≦ｄ１を満足するようにする。このように、外層部２４における外層ダミー導体７の密度を低減することにより、焼成前のプレス時において外層ダミー導体７による内部電極３，４の押圧が緩和され、それによって、局所的に内部電極間距離が短くなることを防止することができ、ＢＤＶの低下といった積層セラミック電子部品の信頼性の低下を効果的に抑制することができる。
【解決手段】外層部２４における外層ダミー導体７同士の間隔をｄ１、内層部における第１および第２の内部電極３および４の間隔をｄ２、としたとき、１．７ｄ２≦ｄ１を満足するようにする。このように、外層部２４における外層ダミー導体７の密度を低減することにより、焼成前のプレス時において外層ダミー導体７による内部電極３，４の押圧が緩和され、それによって、局所的に内部電極間距離が短くなることを防止することができ、ＢＤＶの低下といった積層セラミック電子部品の信頼性の低下を効果的に抑制することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関するものであり、特に、セラミック素体の外表面上に直接形成されためっき膜を含む外部電極を備える積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の電子機器は小型化が進んでおり、これら電子機器には、小型化かつ高性能化が可能な積層セラミック電子部品が多数用いられている。
【０００３】
通常、積層セラミック電子部品は、複数の積層されたセラミック層を有するセラミック素体と、セラミック素体の内部に形成された内部電極と、セラミック素体の外表面上に形成された外部電極とを備える。そして、積層セラミック電子部品は、実装基板の導電ランド上に配置され、はんだなどの導電性接合材を介して基板上に実装される。
【０００４】
現在、積層セラミック電子部品には、さらなる小型化の要求がある。
【０００５】
しかしながら、積層セラミック電子部品を小型化すると、内部電極同士が対向する有効面積が小さくなるため、一般的に特性は低下する傾向にある。
【０００６】
また、多端子型の積層セラミック電子部品においては、複数のストライプ状の外部電極を狭ピッチで形成する必要があるが、従来の厚膜ペーストの焼付けによる方法ではペースト塗布精度に限界があり、高精度に外部電極を形成することは困難である。
【０００７】
これを受けて、外部電極を直接めっきにより形成する方法が提案されている。この方法によれば、薄くフラットな外部電極を形成することができるため、その分、内部電極の有効面積を広げることができる。また、内部電極の露出部にめっきが析出するため、狭ピッチであっても高精度に外部電極を形成することができる。
【０００８】
このように外部電極を直接めっきにより形成する場合において、より確実なめっき成長を実現するため、ダミー導体（アンカータブ）を用いることが、たとえば特許文献１において提案されている。特許文献１に記載の技術によれば、内部電極の露出部だけでなくダミー導体の露出部にもめっき金属を析出させることが可能となり、より確実にめっきを成長させることができるとされている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−３２７９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１に記載の方法では、積層セラミック電子部品の信頼性、たとえばＢＤＶ（破壊電圧）が低下することがあった。その原因を探るべく、本件発明者が鋭意研究を重ねた結果、信頼性（ＢＤＶ）が低下するのは、ダミー導体の存在が原因となっていることがわかった。より詳細には、いずれの内部電極も存在しない外層部にダミー導体が存在するとき、このダミー導体と重なった内部電極が、焼成前のプレス時にダミー導体の存在により必要以上に押圧され、局所的に内部電極間距離が短くなることに起因することがわかった。
【００１１】
そこで、この発明の目的は、上記のような問題を解決し得る構造を有する、積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１２】
この発明は、次のような構成を備える積層セラミック電子部品に向けられる。
【００１３】
（１）複数のセラミック層が積層されてなるもので、外表面として、互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面と、を有し、１対の端面を結ぶ長さ方向に沿った側面の寸法が、１対の側面を結ぶ幅方向に沿った端面の寸法よりも長い、セラミック素体、
（２）セラミック素体の内部に配置され、長辺および短辺を有する長方形状の第１の対向部と、第１の対向部の長辺からセラミック素体の側面に引き出された第１の引出し部と、を有する第１の内部電極、
（３）セラミック素体の内部に配置され、第１の対向部と対向する第２の対向部と、第２の対向部からセラミック素体の外表面に引き出された第２の引出し部と、を有する第２の内部電極、
（４）セラミック素体の側面上に配置され、第１の引出し部の露出部を直接覆うめっき膜を有する、第１の外部電極、ならびに、
（５）セラミック素体の外表面上に配置され、第２の引出し部の露出部と電気的に接続され、第１の外部電極とは異なる電位に接続される、第２の外部電極。
【００１４】
また、第１および第２の主面を結ぶ方向を高さ方向に沿って、第１の内部電極および第２の内部電極が存在する領域を内層部と定義し、高さ方向に沿って、第１の内部電極および第２の内部電極がいずれも存在しない領域を外層部と定義したとき、外層部には、セラミック素体を高さ方向に沿って投影した場合に第１の引出し部と重なるようにして側面に引き出され、第１の外部電極のめっき膜と接続された外層ダミー導体が高さ方向に沿って複数配置される。
【００１５】
そして、この発明に係る積層セラミック電子部品は、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１６】
すなわち、外層部における外層ダミー導体同士の間隔をｄ１、内層部における第１および第２の内部電極の間隔をｄ２、としたとき、
１．７ｄ２≦ｄ１
を満足することを特徴としている。
【００１７】
さらに、ｄ１≦６μｍを満足することが好ましい。
【００１８】
この発明に係る積層セラミック電子部品は、好ましい実施態様では、第１の引出し部は、長さ方向において、第１および第２の側面のうち少なくとも一方の中央にかかるように引き出されている。
【発明の効果】
【００１９】
前述したように、外層部に外層ダミー導体が存在するとき、この外層ダミー導体と重なった内部電極が、焼成前のプレス時に外層ダミー導体の存在により必要以上に押圧され、局所的に内部電極間距離が短くなり、これが原因で積層セラミック電子部品の信頼性、たとえばＢＤＶ（破壊電圧）が低下することがあった。
【００２０】
これは、プレス時に、外層ダミー導体が第１の内部電極の第１の引出し部を押圧し、押圧された第１の引出し部が第１の対向部を引きずり込むことにより、第１の引出し部の付け根の部分が沈み込むためであることがわかった。
【００２１】
そして、本件発明者は、第１の引出し部が第１の対向部の長辺から引き出されている場合に、特に、この現象が生じやすいことを発見した。
【００２２】
この発明によれば、第１の引出し部が第１の対向部の長辺から引き出された内部電極を有する積層セラミック電子部品において、外層部における外層ダミー導体の密度を低減することにより、焼成前のプレス時において外層ダミー導体による内部電極の押圧が緩和され、それによって、局所的に内部電極間距離が短くなることを防止することができる。したがって、このように局所的に内部電極間距離が短くなることに起因するＢＤＶの低下といった積層セラミック電子部品の信頼性の低下を効果的に抑制することができる。
【００２３】
この発明において、上述の信頼性の低下抑制の点からは、外層ダミー導体同士の間隔ｄ１は長い方が好ましいと言えるが、ｄ１がより長くなるほど、第１の外部電極のめっき膜の成長をより阻害する傾向が現れる。すなわち、外層ダミー導体の露出部を核として成長すべきめっき膜が高さ方向につながりにくくなるおそれがある。したがって、ｄ１に関して、ｄ１≦６μｍを満足することが好ましく、この条件を満足すれば、第１の外部電極のめっき膜をより確実に成長させることができる。
【図面の簡単な説明】
【００２４】
【図１】この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層セラミックコンデンサ１の、セラミック素体２の側面１１および１２に平行な面に沿う切断部端面図である。
【図３】図１に示した積層セラミックコンデンサ１の、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図４】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図５】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第２の内部電極４が延びる面を示す。
【図６】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、外層ダミー導体７が延びる面を示す。
【図７】図３に示したセラミック素体２の一部を拡大して示す図であり、この発明の特徴を説明するためのものである。
【図８】この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ａの、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図９】この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｂの外観を示す斜視図である。
【図１０】図９に示した積層セラミックコンデンサ１ｂの、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図１１】この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｃの、セラミック素体２の側面１１および１２に平行な面に沿う切断部端面図である。
【図１２】図１１に示した積層セラミックコンデンサ１ｃの、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、外層ダミー導体７および８が延びる面を示す。
【発明を実施するための形態】
【００２５】
以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。
【００２６】
［第１の実施形態］
図１ないし図７は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による積層セラミックコンデンサ１は、セラミック素体２と、セラミック素体２の内部にそれぞれ配置された、第１および第２の内部電極３および４、第１および第２の内層ダミー導体５および６ならびに外層ダミー導体７と、セラミック素体２の外表面上に配置された第１および第２の外部電極９および１０と、を備えている。以下、積層セラミックコンデンサ１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）内層ダミー導体、（４）外層ダミー導体、（５）外部電極に分けて説明し、その後、（６）製造方法について説明する。
【００２７】
（１）セラミック素体
セラミック素体２は、その外表面として、互いに対向する第１および第２の主面１１および１２と、互いに対向する１対の側面１３および１４と、互いに対向する１対の端面１５および１６とを有する、ほぼ直方体状をなしている。
【００２８】
ここで、主面１１および１２間を結ぶ方向を高さ方向、側面１３および１４間を結ぶ方向を幅方向、端面１５および１６間を結ぶ方向を長さ方向とそれぞれ定義する。この実施形態では、長さ方向の寸法が幅方向の寸法よりも長く、長さ方向の寸法は幅方向寸法のおよそ２倍である。
【００２９】
セラミック素体２は、コーナー部および稜部に丸みがつけられていることが好ましい。
【００３０】
セラミック素体２は、図２および図３に示すように、主面１１および１２の方向に延びかつ高さ方向に積層された複数のセラミック層１７からなる積層構造を有する。セラミック層１７の各厚みは０．５〜１０μｍであることが好ましく、特に０．７〜３．０μｍであることが好ましい。セラミック層１７を構成するセラミック材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。
【００３１】
（２）内部電極
内部電極は、図４に示した複数の第１の内部電極３および図５に示した複数の第２の内部電極４を備える。複数の第１の内部電極３および複数の第２の内部電極４は、図２および図３に示すように、セラミック素体２の積層方向に交互に配列される。
【００３２】
（２）−１．第１の内部電極
第１の内部電極３は、図４に示すように、これと隣り合う第２の内部電極４に対向する第１の対向部１９と、第１の対向部１９からセラミック素体２の外表面に引き出された２つの第１の引出し部２０とを有する。この実施形態においては、第１の内部電極３は十字形状に形成され、２つの第１の引出し部２０の一方および他方は、それぞれ、第１および第２の側面１３および１４に引き出されている。言い換えると、第１の内部電極３は、第１の側面１３から第２の側面１４に至るようにして配置される。第１の対向部１９は、長さ方向に沿った長辺および幅方向に沿った短辺を有する長方形状であり、第１の引出し部２０は、第１の対向部１９の長辺から側面１３および１４の各々の中央部にかかるように引き出されている。
【００３３】
（２）−２．第２の内部電極
第２の内部電極４は、図５に示すように、これと隣り合う第１の内部電極３に対向する第２の対向部２１と、第２の対向部２１からセラミック素体２の外表面に引き出された第２の引出し部２２とを有する。図５において、第２の内部電極４における第２の対向部２１と第２の引出し部２２との境界が破線で示されている。この実施形態においては、第２の内部電極４は長方形状に形成される。また、第２の内部電極４は、２つの第２の引出し部２２を備え、２つの第２の引出し部２２の一方および他方は、それぞれ、第１および第２の端面１５および１６に引き出されている。言い換えると、第２の内部電極４は、第１の端面１５から第２の端面１６に至るようにして配置される。
【００３４】
（２）−３．その他
内部電極３および４を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００３５】
また、内部電極３および４の各厚みは、０．３〜２．０μｍであることが好ましい。
【００３６】
第１の内部電極３の第１の対向部１９と第２の内部電極４の第２の対向部２１とがセラミック層１７を挟んで対向する領域において静電容量が生じる。この部分を含み、高さ方向に沿って、第１および第２の内部電極３および４が存在する領域を内層部２３と定義する。
【００３７】
一方、高さ方向に沿って、第１および第２の内部電極３および４がいずれも存在しない領域を外層部２４と定義する。外層部２４は、内層部２３を挟むようにして、第１の主面１１側および第２の主面１２側にそれぞれ存在する。
【００３８】
（３）内層ダミー導体
内層ダミー導体は、内層部２３に配置されるもので、図５に示した複数の第１の内層ダミー導体５および図４に示した複数の第２の内層ダミー導体６を備える。
【００３９】
（３）−１．第１の内層ダミー導体
第１の内層ダミー導体５は、この実施形態では、図５に示すように、第２の内部電極４と同一面上に配置されている。第１の内層ダミー導体５は、第１の外部電極９に接続される。
【００４０】
（３）−２．第２の内層ダミー導体
第２の内層ダミー導体６は、この実施形態では、図４に示すように、第１の内部電極３と同一面上に配置されている。第２の内層ダミー導体６は、第２の外部電極１０に接続される。
【００４１】
（３）−３．その他
内層ダミー導体５および６は、第１および第２の外部電極９および１０の下地層を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。また、セラミック素体２の強度向上にも寄与する。
【００４２】
内層ダミー導体５および６の材質および厚みの好ましい条件は、内部電極３および４の場合と同様である。内層ダミー導体５および６は、内部電極３および４と同じ材質および同じ厚みをもって構成されることが望ましい。
【００４３】
なお、内層ダミー導体５および６は形成されていなくてもよい。
【００４４】
（４）外層ダミー導体
図２および図３に示すように、外層ダミー導体７は外層部２４に配置される。
【００４５】
外層ダミー導体７は、セラミック素体２の外表面の少なくとも２箇所に引き出されることが好ましい。この実施形態において、外層ダミー導体７は、図６に示すように、長方形状に形成され、セラミック素体２の外表面の２箇所、すなわち、第１の側面１３および第２の側面１４にそれぞれ引き出される。言い換えると、外層ダミー導体７は、第１の側面１３から第２の側面１４に至るようにして配置される。
【００４６】
外層ダミー導体７は、第１の外部電極９の下地層を構成するめっき膜の析出ポイントとして機能するものであるが、上述のように、２箇所に引き出されるため、めっき時において、スチールボールなどのメディアが外層ダミー導体７の一方の露出部に接触すれば、他方の露出部にも通電する。つまり、外層ダミー導体７が２箇所以上の露出部を有すると、メディアと接触する確率が高くなり、通電効率が高まる。これにより、後述する第１の外部電極９の下地層となるめっき膜を形成するために必要なめっき時間が短縮される。
【００４７】
外層ダミー導体７は、図２および図３に示すように、セラミック層１７の積層方向に沿って連続して複数枚積層されている。外層ダミー導体７は、各外層部２４においてそれぞれ１０〜１００枚配置されていることが好ましい。
【００４８】
外層ダミー導体７は、セラミック素体２を高さ方向に沿って投影した場合に、第１の引出し部２０と重なるように配置される。そのため、外層ダミー導体７は、セラミック素体２の外表面において、第１の引出し部２０の露出部と協働して列状の露出部グループを形成する。この実施形態においては、第１および第２の側面１３および１４において、それぞれ露出部グループが形成されている。
【００４９】
図７を参照して、外層部２４における外層ダミー導体７同士の間隔をｄ１、内層部２３における第１および第２の内部電極３および４の間隔をｄ２、としたとき、
１．７ｄ２≦ｄ１
を満足するようにされる。
【００５０】
このように、外層部２４における外層ダミー導体７の密度を低減することにより、焼成前のプレス時において外層ダミー導体７による内部電極３および４の押圧が緩和され、それによって、局所的に内部電極間距離が短くなることを防止することができ、たとえばＢＤＶの低下といった積層セラミック電子部品の信頼性の低下を効果的に抑制することができる。
【００５１】
後述する実験例からわかるように、ｄ１が１．７ｄ２より小さい場合、信頼性が低下するおそれがある。
【００５２】
この実施形態のように、第１の引出し部が、長さ方向において、１対の側面１３および１４のうち少なくとも一方の中央にかかるように引き出されている場合、第１の引出し部２０の付け根の部分での沈み込みが大きくなるため、このような局面において、上述の効果が一層期待できる。
【００５３】
なお、信頼性の低下抑制の点からは、上記ｄ１は、長い方が好ましいと言えるが、ｄ１がより長くなるほど、第１の外部電極９の下地層となるめっき膜の成長をより阻害する傾向が現れる。すなわち、外層ダミー導体７の露出部を核として成長すべきめっき膜が高さ方向につながりにくくなるおそれがある。この点から、ｄ１≦６μｍを満足することが好ましい。
【００５４】
外層ダミー導体７は、内部電極３および４と同じ材料からなることが好ましく、外層ダミー導体７を構成する導電材料としては、前述したように、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００５５】
外層ダミー導体７の厚みは０.３〜２.０μｍであることが好ましい。
【００５６】
（５）外部電極
（５）−１．第１の外部電極
第１の外部電極９は、図３によく示されているように、セラミック素体２の第１および第２の側面１３および１４上にそれぞれ配置されている。この実施形態では、第１の外部電極９は、第１および第２の主面１１および１２にまで回り込んでいる。
【００５７】
第１の外部電極９は、第１の内部電極３と電気的に接続される。第１の外部電極９は、図３ないし図６に示すように、下地層２５およびその上に必要に応じて形成される上層２６を含む。
【００５８】
第１の外部電極９の下地層２５は、めっき膜により構成される。第１の外部電極９の下地層２５を構成するめっき膜は、第１の内部電極３の第１の引出し部２０の露出部および第１の内層ダミー導体５の露出部を直接覆うとともに、外層ダミー導体７の露出部を直接覆う。下地層２５となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。めっき膜は、ガラス成分を含まないことが好ましい。また、めっき膜の単位体積あたりの金属割合は９９体積％以上であることが好ましい。めっき膜の厚みは、最も厚い部分において、１〜１５μｍであることが好ましい。第１の内層ダミー導体５および外層ダミー導体７は、下地層２５となるめっき膜の析出および成長を促進するように作用する。
【００５９】
第１の外部電極９において上層２６が形成される場合、上層２６は、たとえば、めっき膜により構成される。上層２６となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層２６のめっき膜は、複数層から構成されてもよい。上層２６のめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００６０】
第１の外部電極９において上層２６が形成される場合、好ましくは、下地層２５がＮｉめっき膜から構成され、上層２６がＳｎめっき膜から構成される。あるいは、上層２６が複数層から構成される場合、好ましくは、Ｎｉめっき層およびその上のＳｎめっき層の２層構造とされる。
【００６１】
（５）−２．第２の外部電極
第２の外部電極１０は、第１の外部電極９とは異なる電位に接続されるもので、セラミック素体２の第１および第２の端面１５および１６上にそれぞれ配置されている。この実施形態では、第２の外部電極１０は、第１および第２の主面１１および１２ならびに第１および第２の側面１３および１４にまで回り込んでいる。
【００６２】
第２の外部電極１０は、第２の内部電極４と電気的に接続されるようにして、第２の引出し部２２の露出部を覆う。第２の外部電極１０は、図２および図４ないし図６に示すように、第２の内部電極４の第２の引出し部２２の露出部と接触する下地層２７およびその上に必要に応じて形成される上層２８を含む。下地層２７は、めっき膜、焼結金属膜、および／または導電性樹脂膜などにより構成され得る。
【００６３】
下地層２７を構成するものとしてめっき膜が選択される場合、めっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。めっき膜は、ガラス成分を含まないことが好ましい。また、下地層２７の厚みは、最も厚い部分で、１〜２０μｍであることが好ましい。前述した第２の内層ダミー導体６は、下地層２７となるめっき膜の析出および成長を促進するように作用する。
【００６４】
下地層２７を構成するものとして焼結金属膜が選択される場合、焼結金属膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。焼結金属膜には、ガラス成分が含まれ得る。また、焼結金属膜は、セラミック素体２ならびに内部電極３および４と同時焼成されたものでもよく、焼成後のセラミック素体２に導電性ペーストを塗布して焼き付けられたものでもよい。
【００６５】
下地層２７を構成するものとして導電性樹脂膜が選択される場合、熱硬化性樹脂および金属フィラーを混合したものを用いて導電性樹脂膜を形成することができる。
【００６６】
上述した焼結金属膜または導電性樹脂膜が選択される場合、下地層２７の厚みは、最も厚い部分で、１０〜５０μｍであることが好ましい。
【００６７】
図示の実施形態では、下地層２７は、第２の内部電極４および第２の内層ダミー導体６の各露出部と接触するめっき膜２９と、このめっき膜２９上に形成される焼結金属膜３０とから構成される。
【００６８】
第２の外部電極１０において、上記下地層２７上に形成される上層２８がさらに形成される場合、上層２８は、たとえば、めっき膜により構成される。上層２８となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層２８のめっき膜は、複数層から構成されてもよい。この場合、好ましくは、Ｎｉめっき層およびその上のＳｎめっき層の２層構造とされる。上層２８のめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００６９】
（６）製造方法
積層セラミックコンデンサ１は、たとえば、次のようにして製造される。
【００７０】
（６）−１．
セラミック層１７となるべきセラミックグリーンシート、内部電極用導電性ペースト、および外部電極用導電性ペーストを準備する。内部電極用導電性ペーストは、内層ダミー導体用導電性ペーストおよび外層ダミー導体用導電性ペーストを兼ねる。セラミックグリーンシートならびに内部電極用および外部電極用の各導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００７１】
（６）−２．
セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターン、内層ダミー導体パターンおよび外層ダミー導体パターンを形成する。
【００７２】
（６）−３．
内部電極パターンが印刷されていない外層用セラミックグリーンシート、外層ダミー導体パターンが印刷されたセラミックグリーンシート、内部電極パターンおよび内層ダミー導体パターンが印刷されたセラミックグリーンシートを、それぞれ所定枚数かつ所定順序で積層し、マザー積層体を作製する。
【００７３】
ここで、外層部において、外層ダミー導体パターンが印刷されていないセラミックグリーンシートの積層枚数を調整することにより、前述の距離ｄ１を調整することができる。あるいは、外層用セラミックグリーンシートの厚みを調整することにより、距離ｄ１を調整してもよい。
【００７４】
なお、内層部において、内部電極パターンおよび内層ダミー導体パターンが印刷されていないセラミックグリーンシートの積層枚数を調整することにより、前述の距離ｄ２を調整することも、あるいは、内層用セラミックグリーンシートの厚みを調整することにより、距離ｄ２を調整することも可能である。
【００７５】
（６）−４．
マザー積層体を積層方向にプレスする。
【００７６】
（６）−５．
マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
【００７７】
（６）−６．
生のセラミック素体を焼成する。これによって、図示したセラミック素体２が得られる。焼成温度は、セラミックや内部電極の材料にもよるが、９００〜１３００℃であることが好ましい。
【００７８】
この後、必要に応じて、バレル研磨を行なう。これにより、セラミック素体２のコーナー部や稜部に丸みが付けられる。
【００７９】
（６）−７．
研磨後のセラミック素体２に対して、めっき処理を行なう。
【００８０】
これによって、第１の外部電極９の、めっき膜からなる下地層２５が形成される。このとき、図３に示すように、第１の内部電極３ばかりでなく、第１の内層ダミー導体５および外層ダミー導体７が、側面１３および１４上に露出していて、これらの露出部分を起点にめっきが析出するため、第１の外部電極９の下地層２５を能率的に形成することができる。
【００８１】
めっき処理には、回転バレル法による電解めっきを適用することが好ましい。めっき方法は回転バレルめっきであることが好ましい。めっき処理には、スチールボールなどの導電性メディアが用いられる。
【００８２】
外層ダミー導体７は、２つの露出部を有しているため、めっき工程において、導電性メディアが一方の露出部に接触すれば、他方の露出部にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、下地層２５の形成のためのめっき時間が短縮される。
【００８３】
このめっき処理において、同時に、第２の内部電極４および第２の内層ダミー導体６の各露出部をめっき析出の起点として、第２の外部電極１０の下地層２７におけるめっき膜２９も形成され得る。
【００８４】
めっき処理後、６００〜９００℃の温度で熱処理を行なうことが好ましい。これにより、セラミック素体２に対するめっき膜の固着力が向上する。
【００８５】
（６）−８．
第２の外部電極１０の下地層２７における焼結金属膜３０が、導電性ペーストを塗布し、焼き付けることによって形成される。焼き付け温度は、７００〜９００℃であることが好ましい。
【００８６】
（６）−９．
第１の外部電極９の上層２６および第２の外部電極１０の上層２８を形成するため、めっき処理を行なう。
【００８７】
以上のようにして、積層セラミックコンデンサ１が完成される。
【００８８】
［第２の実施形態］
この発明の第２の実施形態が図８に示されている。図８は、図３に対応する図である。図８において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８９】
第２の実施形態による積層セラミックコンデンサ１ａでは、外層ダミー導体７ａが、セラミック素体２を幅方向に貫通して形成されておらず、幅方向に沿って分離して形成されている。
【００９０】
［第３の実施形態］
この発明の第３の実施形態が図９および図１０に示されている。図９は、図１に対応する図であり、図１０は、図３に対応する図である。図９および図１０において、図１および図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９１】
第３の実施形態による積層セラミックコンデンサ１ｂでは、第１の外部電極９ｂが、下地層２５および上層２６を含めて、セラミック素体２の第１および第２の側面１３および１４ならびに第１および第２の主面１１および１２を周回するように配置されていることを特徴としている。
【００９２】
この実施形態では、主面１１および１２を与えるセラミック層１７を前述した焼成後の研磨工程で削り取り、主面１１および１２の各々の少なくとも一部に外層ダミー導体７を露出させておくことが好ましい。これにより、主面１１および１２上にもめっきの析出ポイントが追加されるため、第１の外部電極９ｂの下地層２５となるめっき膜を周回した状態で形成することが容易になる。
【００９３】
なお、外層ダミー導体７は、主面１１および１２上に、その全面が露出している必要はなく、不連続状に（たとえば、まだら状に）分布して露出していてもよい。ただし、外層ダミー導体７の主面１１および１２における露出部分は、第１の側面１３から第２の側面１４にかけて一様に分布していることが好ましく、また、第１の側面１３から第２の側面１４にかけて途切れることなく露出していることが望ましい。このように、第１の側面１３から第２の側面１４にかけてわずかでも外層ダミー導体７が連続的に露出している部分がある場合、通電面積が主面１１および１２における第１の側面１３側から第２の側面１４側にまで及ぶことになるため、最も通電効率が高くなる。
【００９４】
この実施形態によれば、第１の外部電極９ｂの下地層２５を形成するためのめっき工程において生じるめっき成長の過程で、めっき膜がセラミック素体２を周回するようにつながることにより、めっきの析出ポイントとなり得る電極面積が大きくなるので、その時点から通電効率が向上し、単位時間で生成できる膜厚が厚くなる。つまり、この実施形態によれば、第１の外部電極９ｂの下地層２５において、所定の膜厚を形成する時間が短くなり、コスト削減となる。
【００９５】
前述した第１の実施形態では、セラミック素体２の主面１１および１２に第１の外部電極９の先端部分が存在する。当該積層セラミックコンデンサ１を実装する基板のたわみなどにより、第１の外部電極９の先端部分に応力が加わると、ここを起点に下地層２５が剥がれる可能性が高い。しかし、この実施形態では、第１の外部電極９ｂがエンドレスであり、先端部分がなくなるため、剥がれの問題が起こりにくくなる。
【００９６】
また、第１の実施形態では、主面１１および１２上に位置する第１の外部電極９の下地層２５の先端部分が、上層２６をめっきにより形成する際に用いられるめっき液の浸入の入り口となって、信頼性が低下する可能性がある。しかし、この実施形態では、第１の外部電極９ｂの下地層２５には、先端部分が存在しないため、信頼性低下の問題も起こりにくくなる。
【００９７】
また、第１の外部電極９ｂはセラミック素体２を周回するめっき膜から構成されるので、この第１の外部電極９ｂを、セラミック素体２の外表面に沿う平滑なものとすることができる。このため、積層セラミックコンデンサ１ｂは、その実装時に転がりにくく、姿勢を安定なものとすることができる。
【００９８】
［第４の実施形態］
この発明の第４の実施形態が図１１ないし図１２に示されている。図１１は、図２に対応する図であり、図１２は、図６に対応する図である。図１１および図１２において、図２および図６に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９９】
第４の実施形態による積層セラミックコンデンサ１ｃでは、外層ダミー導体７と同一面上に第２の外層ダミー導体８が配置されていることを特徴としている。
【０１００】
また、第２の外部電極１０ｃの下地層２７全体がめっき膜により構成されている。これによって、第１および第２の外部電極９および１０ｃの下地層２５および２７を同時に形成することができる。
【０１０１】
第２の外層ダミー導体８は、第２の外部電極１０ｃの下地層２７を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。
【０１０２】
［その他の実施形態］
ダミー導体、特に外層ダミー導体は電気的特性の発現に寄与するものであってもよい。さらに、ダミー導体は、いかなる形状であってもよく、たとえば、外層ダミー導体は内部電極と同じ形状であってもよい。
【０１０３】
［実験例］
第１の実施形態に基づいて、次のような積層セラミックコンデンサを作製した。
【０１０４】
（１）セラミック素体の長さ方向寸法×幅方向寸法×高さ方向寸法：１．６ｍｍ×０．８ｍｍ×０．８ｍｍ
（２）第１の外部電極
下地層：厚み１０μｍのＣｕめっき膜
上層：厚み３μｍのＮｉめっき膜およびその上の厚み３μｍのＳｎめっき膜
（３）第２の外部電極
下地層：厚み１０μｍのＣｕめっき膜およびその上の厚み１５μｍのＣｕ焼結金属膜
上層：厚み３μｍのＮｉめっき膜およびその上の厚み３μｍのＳｎめっき膜
（４）内部電極
内部電極間距離ｄ２：表１のとおり
内部電極の厚み：０．５６μｍ
内部電極の枚数：３４５枚
（５）内層ダミー導体
内部電極と同じ
（６）外層ダミー導体
外層ダミー導体間距離ｄ１：表１のとおり
外層ダミー導体の厚み：０．５６μｍ
外層ダミー導体の枚数：上下の外層部で各５６枚ずつ
表１に示すように、ｄ１およびｄ２を変えた各試料につき、ＢＤＶおよびめっき付き不良を評価した。
【０１０５】
なお、ｄ１およびｄ２を測定するにあたって、各試料を３個ずつ準備し、セラミック素体を幅方向寸法の１／２程度まで研磨し、研磨面に、長さ方向寸法および厚み方向寸法によって規定される断面を露出させた。
【０１０６】
そして、ｄ１については、上記断面において、長さ方向寸法の１／２程度に位置する第１の主面側の外層部にある外層ダミー導体間距離すべてを、電子顕微鏡により測定し、試料３個での平均値を求めた。
【０１０７】
他方、ｄ２については、上記断面において、長さ方向寸法の１／２程度に位置する内層部の最上層に位置する１５層分の内部電極間距離を、電子顕微鏡により測定し、試料３個での平均値を求めた。
【０１０８】
ＢＤＶについては、各試料を１０個ずつ準備し、直流電圧破壊試験機により、昇圧速度１００Ｖ／秒の条件で測定した。
【０１０９】
めっき付き不良については、第１の外部電極における下地層となるＣｕめっき膜を形成した段階での試料を１５００個ずつ準備し、外層部と内層部との間でのＣｕめっき膜の状態を光学顕微鏡により確認し、めっき膜が切れているものをめっき付き不良とし、１５００個の試料中において、めっき付き不良となった試料数を求めた。
【０１１０】
なお、上記の第１の外部電極における下地層となるＣｕめっき膜は、次のようにして形成した。まず、ｐＨ８．５で、浴温２５℃とされた、１４ｇ／Ｌのピロリン酸銅、１２０ｇ／Ｌのピロリン酸カリウム、および１０ｇ／Ｌの蓚酸カリウムを含むめっき浴を用いて、回転バレルめっきにより、電流密度０．１Ａ／ｄｍ２の条件で、６０分間、ストライクＣｕめっきを行ない、次に、ｐＨ８．８で、浴温５５℃とされた、上村工業製ピロブライトプロセス用浴を用いて、回転バレルめっきにより、電流密度０．３Ａ／ｄｍ２の条件で、６０分間、厚付けＣｕめっきを行なうことによって、Ｃｕめっき膜を形成した。
【０１１１】
【表１】
【０１１２】
表１からわかるように、１．７ｄ２≦ｄ１を満足する試料３〜９では、１００Ｖ以上のＢＤＶを達成した。
【０１１３】
これらの試料３〜９のうち、特に、ｄ１≦６μｍを満足する試料３〜６では、めっき付き性も良好であった。
【０１１４】
他方、試料１および２では、めっき付き性が良好であったが、１．７ｄ２≦ｄ１を満足しないため、ＢＤＶが１００Ｖ未満となった。
【０１１５】
なお、表には記載していないが、上記実験例の条件の内部電極間距離ｄ２を３．０μｍ付近または０．７μｍ付近のものに変えて同様の実験を行なったところ、上記実験結果と同様の効果が得られることが確認できている。
【産業上の利用可能性】
【０１１６】
この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができ、セラミック素体をスピネル状セラミックなどの半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができる。
【符号の説明】
【０１１７】
１，１ａ，１ｂ，１ｃ 積層セラミックコンデンサ
２ セラミック素体
３ 第１の内部電極
４ 第２の内部電極
７，７ａ 外層ダミー導体
９，９ｂ 第１の外部電極
１０，１０ｃ 第２の外部電極
１１，１２ 主面
１３，１４ 側面
１５，１６ 端面
１７ セラミック層
１９ 第１の対向部
２０ 第１の引出し部
２１ 第２の対向部
２２ 第２の引出し部
２３ 内層部
２４ 外層部
２５ 第１の外部電極の下地層
２６ 第１の外部電極の上層
２７ 第２の外部電極の下地層
２８ 第２の外部電極の上層
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関するものであり、特に、セラミック素体の外表面上に直接形成されためっき膜を含む外部電極を備える積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の電子機器は小型化が進んでおり、これら電子機器には、小型化かつ高性能化が可能な積層セラミック電子部品が多数用いられている。
【０００３】
通常、積層セラミック電子部品は、複数の積層されたセラミック層を有するセラミック素体と、セラミック素体の内部に形成された内部電極と、セラミック素体の外表面上に形成された外部電極とを備える。そして、積層セラミック電子部品は、実装基板の導電ランド上に配置され、はんだなどの導電性接合材を介して基板上に実装される。
【０００４】
現在、積層セラミック電子部品には、さらなる小型化の要求がある。
【０００５】
しかしながら、積層セラミック電子部品を小型化すると、内部電極同士が対向する有効面積が小さくなるため、一般的に特性は低下する傾向にある。
【０００６】
また、多端子型の積層セラミック電子部品においては、複数のストライプ状の外部電極を狭ピッチで形成する必要があるが、従来の厚膜ペーストの焼付けによる方法ではペースト塗布精度に限界があり、高精度に外部電極を形成することは困難である。
【０００７】
これを受けて、外部電極を直接めっきにより形成する方法が提案されている。この方法によれば、薄くフラットな外部電極を形成することができるため、その分、内部電極の有効面積を広げることができる。また、内部電極の露出部にめっきが析出するため、狭ピッチであっても高精度に外部電極を形成することができる。
【０００８】
このように外部電極を直接めっきにより形成する場合において、より確実なめっき成長を実現するため、ダミー導体（アンカータブ）を用いることが、たとえば特許文献１において提案されている。特許文献１に記載の技術によれば、内部電極の露出部だけでなくダミー導体の露出部にもめっき金属を析出させることが可能となり、より確実にめっきを成長させることができるとされている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−３２７９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１に記載の方法では、積層セラミック電子部品の信頼性、たとえばＢＤＶ（破壊電圧）が低下することがあった。その原因を探るべく、本件発明者が鋭意研究を重ねた結果、信頼性（ＢＤＶ）が低下するのは、ダミー導体の存在が原因となっていることがわかった。より詳細には、いずれの内部電極も存在しない外層部にダミー導体が存在するとき、このダミー導体と重なった内部電極が、焼成前のプレス時にダミー導体の存在により必要以上に押圧され、局所的に内部電極間距離が短くなることに起因することがわかった。
【００１１】
そこで、この発明の目的は、上記のような問題を解決し得る構造を有する、積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１２】
この発明は、次のような構成を備える積層セラミック電子部品に向けられる。
【００１３】
（１）複数のセラミック層が積層されてなるもので、外表面として、互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面と、を有し、１対の端面を結ぶ長さ方向に沿った側面の寸法が、１対の側面を結ぶ幅方向に沿った端面の寸法よりも長い、セラミック素体、
（２）セラミック素体の内部に配置され、長辺および短辺を有する長方形状の第１の対向部と、第１の対向部の長辺からセラミック素体の側面に引き出された第１の引出し部と、を有する第１の内部電極、
（３）セラミック素体の内部に配置され、第１の対向部と対向する第２の対向部と、第２の対向部からセラミック素体の外表面に引き出された第２の引出し部と、を有する第２の内部電極、
（４）セラミック素体の側面上に配置され、第１の引出し部の露出部を直接覆うめっき膜を有する、第１の外部電極、ならびに、
（５）セラミック素体の外表面上に配置され、第２の引出し部の露出部と電気的に接続され、第１の外部電極とは異なる電位に接続される、第２の外部電極。
【００１４】
また、第１および第２の主面を結ぶ方向を高さ方向に沿って、第１の内部電極および第２の内部電極が存在する領域を内層部と定義し、高さ方向に沿って、第１の内部電極および第２の内部電極がいずれも存在しない領域を外層部と定義したとき、外層部には、セラミック素体を高さ方向に沿って投影した場合に第１の引出し部と重なるようにして側面に引き出され、第１の外部電極のめっき膜と接続された外層ダミー導体が高さ方向に沿って複数配置される。
【００１５】
そして、この発明に係る積層セラミック電子部品は、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１６】
すなわち、外層部における外層ダミー導体同士の間隔をｄ１、内層部における第１および第２の内部電極の間隔をｄ２、としたとき、
１．７ｄ２≦ｄ１
を満足することを特徴としている。
【００１７】
さらに、ｄ１≦６μｍを満足することが好ましい。
【００１８】
この発明に係る積層セラミック電子部品は、好ましい実施態様では、第１の引出し部は、長さ方向において、第１および第２の側面のうち少なくとも一方の中央にかかるように引き出されている。
【発明の効果】
【００１９】
前述したように、外層部に外層ダミー導体が存在するとき、この外層ダミー導体と重なった内部電極が、焼成前のプレス時に外層ダミー導体の存在により必要以上に押圧され、局所的に内部電極間距離が短くなり、これが原因で積層セラミック電子部品の信頼性、たとえばＢＤＶ（破壊電圧）が低下することがあった。
【００２０】
これは、プレス時に、外層ダミー導体が第１の内部電極の第１の引出し部を押圧し、押圧された第１の引出し部が第１の対向部を引きずり込むことにより、第１の引出し部の付け根の部分が沈み込むためであることがわかった。
【００２１】
そして、本件発明者は、第１の引出し部が第１の対向部の長辺から引き出されている場合に、特に、この現象が生じやすいことを発見した。
【００２２】
この発明によれば、第１の引出し部が第１の対向部の長辺から引き出された内部電極を有する積層セラミック電子部品において、外層部における外層ダミー導体の密度を低減することにより、焼成前のプレス時において外層ダミー導体による内部電極の押圧が緩和され、それによって、局所的に内部電極間距離が短くなることを防止することができる。したがって、このように局所的に内部電極間距離が短くなることに起因するＢＤＶの低下といった積層セラミック電子部品の信頼性の低下を効果的に抑制することができる。
【００２３】
この発明において、上述の信頼性の低下抑制の点からは、外層ダミー導体同士の間隔ｄ１は長い方が好ましいと言えるが、ｄ１がより長くなるほど、第１の外部電極のめっき膜の成長をより阻害する傾向が現れる。すなわち、外層ダミー導体の露出部を核として成長すべきめっき膜が高さ方向につながりにくくなるおそれがある。したがって、ｄ１に関して、ｄ１≦６μｍを満足することが好ましく、この条件を満足すれば、第１の外部電極のめっき膜をより確実に成長させることができる。
【図面の簡単な説明】
【００２４】
【図１】この発明の第１の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層セラミックコンデンサ１の、セラミック素体２の側面１１および１２に平行な面に沿う切断部端面図である。
【図３】図１に示した積層セラミックコンデンサ１の、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図４】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第１の内部電極３が延びる面を示す。
【図５】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、第２の内部電極４が延びる面を示す。
【図６】図１に示した積層セラミックコンデンサ１の、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、外層ダミー導体７が延びる面を示す。
【図７】図３に示したセラミック素体２の一部を拡大して示す図であり、この発明の特徴を説明するためのものである。
【図８】この発明の第２の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ａの、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図９】この発明の第３の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｂの外観を示す斜視図である。
【図１０】図９に示した積層セラミックコンデンサ１ｂの、セラミック素体２の端面１３および１４に平行な面に沿う切断部端面図である。
【図１１】この発明の第４の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ１ｃの、セラミック素体２の側面１１および１２に平行な面に沿う切断部端面図である。
【図１２】図１１に示した積層セラミックコンデンサ１ｃの、セラミック素体２の主面９および１０に平行な面に沿う切断部端面図であり、外層ダミー導体７および８が延びる面を示す。
【発明を実施するための形態】
【００２５】
以下に、この発明を実施するための形態を説明するにあたり、積層セラミック電子部品として、積層セラミックコンデンサを例示する。
【００２６】
［第１の実施形態］
図１ないし図７は、この発明の第１の実施形態を説明するためのものである。第１の実施形態による積層セラミックコンデンサ１は、セラミック素体２と、セラミック素体２の内部にそれぞれ配置された、第１および第２の内部電極３および４、第１および第２の内層ダミー導体５および６ならびに外層ダミー導体７と、セラミック素体２の外表面上に配置された第１および第２の外部電極９および１０と、を備えている。以下、積層セラミックコンデンサ１の構造の詳細を、（１）セラミック素体、（２）内部電極、（３）内層ダミー導体、（４）外層ダミー導体、（５）外部電極に分けて説明し、その後、（６）製造方法について説明する。
【００２７】
（１）セラミック素体
セラミック素体２は、その外表面として、互いに対向する第１および第２の主面１１および１２と、互いに対向する１対の側面１３および１４と、互いに対向する１対の端面１５および１６とを有する、ほぼ直方体状をなしている。
【００２８】
ここで、主面１１および１２間を結ぶ方向を高さ方向、側面１３および１４間を結ぶ方向を幅方向、端面１５および１６間を結ぶ方向を長さ方向とそれぞれ定義する。この実施形態では、長さ方向の寸法が幅方向の寸法よりも長く、長さ方向の寸法は幅方向寸法のおよそ２倍である。
【００２９】
セラミック素体２は、コーナー部および稜部に丸みがつけられていることが好ましい。
【００３０】
セラミック素体２は、図２および図３に示すように、主面１１および１２の方向に延びかつ高さ方向に積層された複数のセラミック層１７からなる積層構造を有する。セラミック層１７の各厚みは０．５〜１０μｍであることが好ましく、特に０．７〜３．０μｍであることが好ましい。セラミック層１７を構成するセラミック材料としては、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類元素化合物などの副成分を添加したものを用いてもよい。
【００３１】
（２）内部電極
内部電極は、図４に示した複数の第１の内部電極３および図５に示した複数の第２の内部電極４を備える。複数の第１の内部電極３および複数の第２の内部電極４は、図２および図３に示すように、セラミック素体２の積層方向に交互に配列される。
【００３２】
（２）−１．第１の内部電極
第１の内部電極３は、図４に示すように、これと隣り合う第２の内部電極４に対向する第１の対向部１９と、第１の対向部１９からセラミック素体２の外表面に引き出された２つの第１の引出し部２０とを有する。この実施形態においては、第１の内部電極３は十字形状に形成され、２つの第１の引出し部２０の一方および他方は、それぞれ、第１および第２の側面１３および１４に引き出されている。言い換えると、第１の内部電極３は、第１の側面１３から第２の側面１４に至るようにして配置される。第１の対向部１９は、長さ方向に沿った長辺および幅方向に沿った短辺を有する長方形状であり、第１の引出し部２０は、第１の対向部１９の長辺から側面１３および１４の各々の中央部にかかるように引き出されている。
【００３３】
（２）−２．第２の内部電極
第２の内部電極４は、図５に示すように、これと隣り合う第１の内部電極３に対向する第２の対向部２１と、第２の対向部２１からセラミック素体２の外表面に引き出された第２の引出し部２２とを有する。図５において、第２の内部電極４における第２の対向部２１と第２の引出し部２２との境界が破線で示されている。この実施形態においては、第２の内部電極４は長方形状に形成される。また、第２の内部電極４は、２つの第２の引出し部２２を備え、２つの第２の引出し部２２の一方および他方は、それぞれ、第１および第２の端面１５および１６に引き出されている。言い換えると、第２の内部電極４は、第１の端面１５から第２の端面１６に至るようにして配置される。
【００３４】
（２）−３．その他
内部電極３および４を構成する導電材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００３５】
また、内部電極３および４の各厚みは、０．３〜２．０μｍであることが好ましい。
【００３６】
第１の内部電極３の第１の対向部１９と第２の内部電極４の第２の対向部２１とがセラミック層１７を挟んで対向する領域において静電容量が生じる。この部分を含み、高さ方向に沿って、第１および第２の内部電極３および４が存在する領域を内層部２３と定義する。
【００３７】
一方、高さ方向に沿って、第１および第２の内部電極３および４がいずれも存在しない領域を外層部２４と定義する。外層部２４は、内層部２３を挟むようにして、第１の主面１１側および第２の主面１２側にそれぞれ存在する。
【００３８】
（３）内層ダミー導体
内層ダミー導体は、内層部２３に配置されるもので、図５に示した複数の第１の内層ダミー導体５および図４に示した複数の第２の内層ダミー導体６を備える。
【００３９】
（３）−１．第１の内層ダミー導体
第１の内層ダミー導体５は、この実施形態では、図５に示すように、第２の内部電極４と同一面上に配置されている。第１の内層ダミー導体５は、第１の外部電極９に接続される。
【００４０】
（３）−２．第２の内層ダミー導体
第２の内層ダミー導体６は、この実施形態では、図４に示すように、第１の内部電極３と同一面上に配置されている。第２の内層ダミー導体６は、第２の外部電極１０に接続される。
【００４１】
（３）−３．その他
内層ダミー導体５および６は、第１および第２の外部電極９および１０の下地層を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。また、セラミック素体２の強度向上にも寄与する。
【００４２】
内層ダミー導体５および６の材質および厚みの好ましい条件は、内部電極３および４の場合と同様である。内層ダミー導体５および６は、内部電極３および４と同じ材質および同じ厚みをもって構成されることが望ましい。
【００４３】
なお、内層ダミー導体５および６は形成されていなくてもよい。
【００４４】
（４）外層ダミー導体
図２および図３に示すように、外層ダミー導体７は外層部２４に配置される。
【００４５】
外層ダミー導体７は、セラミック素体２の外表面の少なくとも２箇所に引き出されることが好ましい。この実施形態において、外層ダミー導体７は、図６に示すように、長方形状に形成され、セラミック素体２の外表面の２箇所、すなわち、第１の側面１３および第２の側面１４にそれぞれ引き出される。言い換えると、外層ダミー導体７は、第１の側面１３から第２の側面１４に至るようにして配置される。
【００４６】
外層ダミー導体７は、第１の外部電極９の下地層を構成するめっき膜の析出ポイントとして機能するものであるが、上述のように、２箇所に引き出されるため、めっき時において、スチールボールなどのメディアが外層ダミー導体７の一方の露出部に接触すれば、他方の露出部にも通電する。つまり、外層ダミー導体７が２箇所以上の露出部を有すると、メディアと接触する確率が高くなり、通電効率が高まる。これにより、後述する第１の外部電極９の下地層となるめっき膜を形成するために必要なめっき時間が短縮される。
【００４７】
外層ダミー導体７は、図２および図３に示すように、セラミック層１７の積層方向に沿って連続して複数枚積層されている。外層ダミー導体７は、各外層部２４においてそれぞれ１０〜１００枚配置されていることが好ましい。
【００４８】
外層ダミー導体７は、セラミック素体２を高さ方向に沿って投影した場合に、第１の引出し部２０と重なるように配置される。そのため、外層ダミー導体７は、セラミック素体２の外表面において、第１の引出し部２０の露出部と協働して列状の露出部グループを形成する。この実施形態においては、第１および第２の側面１３および１４において、それぞれ露出部グループが形成されている。
【００４９】
図７を参照して、外層部２４における外層ダミー導体７同士の間隔をｄ１、内層部２３における第１および第２の内部電極３および４の間隔をｄ２、としたとき、
１．７ｄ２≦ｄ１
を満足するようにされる。
【００５０】
このように、外層部２４における外層ダミー導体７の密度を低減することにより、焼成前のプレス時において外層ダミー導体７による内部電極３および４の押圧が緩和され、それによって、局所的に内部電極間距離が短くなることを防止することができ、たとえばＢＤＶの低下といった積層セラミック電子部品の信頼性の低下を効果的に抑制することができる。
【００５１】
後述する実験例からわかるように、ｄ１が１．７ｄ２より小さい場合、信頼性が低下するおそれがある。
【００５２】
この実施形態のように、第１の引出し部が、長さ方向において、１対の側面１３および１４のうち少なくとも一方の中央にかかるように引き出されている場合、第１の引出し部２０の付け根の部分での沈み込みが大きくなるため、このような局面において、上述の効果が一層期待できる。
【００５３】
なお、信頼性の低下抑制の点からは、上記ｄ１は、長い方が好ましいと言えるが、ｄ１がより長くなるほど、第１の外部電極９の下地層となるめっき膜の成長をより阻害する傾向が現れる。すなわち、外層ダミー導体７の露出部を核として成長すべきめっき膜が高さ方向につながりにくくなるおそれがある。この点から、ｄ１≦６μｍを満足することが好ましい。
【００５４】
外層ダミー導体７は、内部電極３および４と同じ材料からなることが好ましく、外層ダミー導体７を構成する導電材料としては、前述したように、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００５５】
外層ダミー導体７の厚みは０.３〜２.０μｍであることが好ましい。
【００５６】
（５）外部電極
（５）−１．第１の外部電極
第１の外部電極９は、図３によく示されているように、セラミック素体２の第１および第２の側面１３および１４上にそれぞれ配置されている。この実施形態では、第１の外部電極９は、第１および第２の主面１１および１２にまで回り込んでいる。
【００５７】
第１の外部電極９は、第１の内部電極３と電気的に接続される。第１の外部電極９は、図３ないし図６に示すように、下地層２５およびその上に必要に応じて形成される上層２６を含む。
【００５８】
第１の外部電極９の下地層２５は、めっき膜により構成される。第１の外部電極９の下地層２５を構成するめっき膜は、第１の内部電極３の第１の引出し部２０の露出部および第１の内層ダミー導体５の露出部を直接覆うとともに、外層ダミー導体７の露出部を直接覆う。下地層２５となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。めっき膜は、ガラス成分を含まないことが好ましい。また、めっき膜の単位体積あたりの金属割合は９９体積％以上であることが好ましい。めっき膜の厚みは、最も厚い部分において、１〜１５μｍであることが好ましい。第１の内層ダミー導体５および外層ダミー導体７は、下地層２５となるめっき膜の析出および成長を促進するように作用する。
【００５９】
第１の外部電極９において上層２６が形成される場合、上層２６は、たとえば、めっき膜により構成される。上層２６となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層２６のめっき膜は、複数層から構成されてもよい。上層２６のめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００６０】
第１の外部電極９において上層２６が形成される場合、好ましくは、下地層２５がＮｉめっき膜から構成され、上層２６がＳｎめっき膜から構成される。あるいは、上層２６が複数層から構成される場合、好ましくは、Ｎｉめっき層およびその上のＳｎめっき層の２層構造とされる。
【００６１】
（５）−２．第２の外部電極
第２の外部電極１０は、第１の外部電極９とは異なる電位に接続されるもので、セラミック素体２の第１および第２の端面１５および１６上にそれぞれ配置されている。この実施形態では、第２の外部電極１０は、第１および第２の主面１１および１２ならびに第１および第２の側面１３および１４にまで回り込んでいる。
【００６２】
第２の外部電極１０は、第２の内部電極４と電気的に接続されるようにして、第２の引出し部２２の露出部を覆う。第２の外部電極１０は、図２および図４ないし図６に示すように、第２の内部電極４の第２の引出し部２２の露出部と接触する下地層２７およびその上に必要に応じて形成される上層２８を含む。下地層２７は、めっき膜、焼結金属膜、および／または導電性樹脂膜などにより構成され得る。
【００６３】
下地層２７を構成するものとしてめっき膜が選択される場合、めっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。めっき膜は、ガラス成分を含まないことが好ましい。また、下地層２７の厚みは、最も厚い部分で、１〜２０μｍであることが好ましい。前述した第２の内層ダミー導体６は、下地層２７となるめっき膜の析出および成長を促進するように作用する。
【００６４】
下地層２７を構成するものとして焼結金属膜が選択される場合、焼結金属膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。焼結金属膜には、ガラス成分が含まれ得る。また、焼結金属膜は、セラミック素体２ならびに内部電極３および４と同時焼成されたものでもよく、焼成後のセラミック素体２に導電性ペーストを塗布して焼き付けられたものでもよい。
【００６５】
下地層２７を構成するものとして導電性樹脂膜が選択される場合、熱硬化性樹脂および金属フィラーを混合したものを用いて導電性樹脂膜を形成することができる。
【００６６】
上述した焼結金属膜または導電性樹脂膜が選択される場合、下地層２７の厚みは、最も厚い部分で、１０〜５０μｍであることが好ましい。
【００６７】
図示の実施形態では、下地層２７は、第２の内部電極４および第２の内層ダミー導体６の各露出部と接触するめっき膜２９と、このめっき膜２９上に形成される焼結金属膜３０とから構成される。
【００６８】
第２の外部電極１０において、上記下地層２７上に形成される上層２８がさらに形成される場合、上層２８は、たとえば、めっき膜により構成される。上層２８となるめっき膜を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｂ、Ｐｄ、Ｂｉ、Ｚｎなどを用いることができる。上層２８のめっき膜は、複数層から構成されてもよい。この場合、好ましくは、Ｎｉめっき層およびその上のＳｎめっき層の２層構造とされる。上層２８のめっき膜の厚みは、１層あたり、１〜１０μｍであることが好ましい。
【００６９】
（６）製造方法
積層セラミックコンデンサ１は、たとえば、次のようにして製造される。
【００７０】
（６）−１．
セラミック層１７となるべきセラミックグリーンシート、内部電極用導電性ペースト、および外部電極用導電性ペーストを準備する。内部電極用導電性ペーストは、内層ダミー導体用導電性ペーストおよび外層ダミー導体用導電性ペーストを兼ねる。セラミックグリーンシートならびに内部電極用および外部電極用の各導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００７１】
（６）−２．
セラミックグリーンシート上に、たとえばスクリーン印刷などにより所定のパターンで導電性ペーストを印刷し、内部電極パターン、内層ダミー導体パターンおよび外層ダミー導体パターンを形成する。
【００７２】
（６）−３．
内部電極パターンが印刷されていない外層用セラミックグリーンシート、外層ダミー導体パターンが印刷されたセラミックグリーンシート、内部電極パターンおよび内層ダミー導体パターンが印刷されたセラミックグリーンシートを、それぞれ所定枚数かつ所定順序で積層し、マザー積層体を作製する。
【００７３】
ここで、外層部において、外層ダミー導体パターンが印刷されていないセラミックグリーンシートの積層枚数を調整することにより、前述の距離ｄ１を調整することができる。あるいは、外層用セラミックグリーンシートの厚みを調整することにより、距離ｄ１を調整してもよい。
【００７４】
なお、内層部において、内部電極パターンおよび内層ダミー導体パターンが印刷されていないセラミックグリーンシートの積層枚数を調整することにより、前述の距離ｄ２を調整することも、あるいは、内層用セラミックグリーンシートの厚みを調整することにより、距離ｄ２を調整することも可能である。
【００７５】
（６）−４．
マザー積層体を積層方向にプレスする。
【００７６】
（６）−５．
マザー積層体を所定のサイズにカットし、生のセラミック素体を切り出す。
【００７７】
（６）−６．
生のセラミック素体を焼成する。これによって、図示したセラミック素体２が得られる。焼成温度は、セラミックや内部電極の材料にもよるが、９００〜１３００℃であることが好ましい。
【００７８】
この後、必要に応じて、バレル研磨を行なう。これにより、セラミック素体２のコーナー部や稜部に丸みが付けられる。
【００７９】
（６）−７．
研磨後のセラミック素体２に対して、めっき処理を行なう。
【００８０】
これによって、第１の外部電極９の、めっき膜からなる下地層２５が形成される。このとき、図３に示すように、第１の内部電極３ばかりでなく、第１の内層ダミー導体５および外層ダミー導体７が、側面１３および１４上に露出していて、これらの露出部分を起点にめっきが析出するため、第１の外部電極９の下地層２５を能率的に形成することができる。
【００８１】
めっき処理には、回転バレル法による電解めっきを適用することが好ましい。めっき方法は回転バレルめっきであることが好ましい。めっき処理には、スチールボールなどの導電性メディアが用いられる。
【００８２】
外層ダミー導体７は、２つの露出部を有しているため、めっき工程において、導電性メディアが一方の露出部に接触すれば、他方の露出部にも通電する。つまり、メディアと接触する確率が高くなり、通電効率が高まる。これにより、下地層２５の形成のためのめっき時間が短縮される。
【００８３】
このめっき処理において、同時に、第２の内部電極４および第２の内層ダミー導体６の各露出部をめっき析出の起点として、第２の外部電極１０の下地層２７におけるめっき膜２９も形成され得る。
【００８４】
めっき処理後、６００〜９００℃の温度で熱処理を行なうことが好ましい。これにより、セラミック素体２に対するめっき膜の固着力が向上する。
【００８５】
（６）−８．
第２の外部電極１０の下地層２７における焼結金属膜３０が、導電性ペーストを塗布し、焼き付けることによって形成される。焼き付け温度は、７００〜９００℃であることが好ましい。
【００８６】
（６）−９．
第１の外部電極９の上層２６および第２の外部電極１０の上層２８を形成するため、めっき処理を行なう。
【００８７】
以上のようにして、積層セラミックコンデンサ１が完成される。
【００８８】
［第２の実施形態］
この発明の第２の実施形態が図８に示されている。図８は、図３に対応する図である。図８において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８９】
第２の実施形態による積層セラミックコンデンサ１ａでは、外層ダミー導体７ａが、セラミック素体２を幅方向に貫通して形成されておらず、幅方向に沿って分離して形成されている。
【００９０】
［第３の実施形態］
この発明の第３の実施形態が図９および図１０に示されている。図９は、図１に対応する図であり、図１０は、図３に対応する図である。図９および図１０において、図１および図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９１】
第３の実施形態による積層セラミックコンデンサ１ｂでは、第１の外部電極９ｂが、下地層２５および上層２６を含めて、セラミック素体２の第１および第２の側面１３および１４ならびに第１および第２の主面１１および１２を周回するように配置されていることを特徴としている。
【００９２】
この実施形態では、主面１１および１２を与えるセラミック層１７を前述した焼成後の研磨工程で削り取り、主面１１および１２の各々の少なくとも一部に外層ダミー導体７を露出させておくことが好ましい。これにより、主面１１および１２上にもめっきの析出ポイントが追加されるため、第１の外部電極９ｂの下地層２５となるめっき膜を周回した状態で形成することが容易になる。
【００９３】
なお、外層ダミー導体７は、主面１１および１２上に、その全面が露出している必要はなく、不連続状に（たとえば、まだら状に）分布して露出していてもよい。ただし、外層ダミー導体７の主面１１および１２における露出部分は、第１の側面１３から第２の側面１４にかけて一様に分布していることが好ましく、また、第１の側面１３から第２の側面１４にかけて途切れることなく露出していることが望ましい。このように、第１の側面１３から第２の側面１４にかけてわずかでも外層ダミー導体７が連続的に露出している部分がある場合、通電面積が主面１１および１２における第１の側面１３側から第２の側面１４側にまで及ぶことになるため、最も通電効率が高くなる。
【００９４】
この実施形態によれば、第１の外部電極９ｂの下地層２５を形成するためのめっき工程において生じるめっき成長の過程で、めっき膜がセラミック素体２を周回するようにつながることにより、めっきの析出ポイントとなり得る電極面積が大きくなるので、その時点から通電効率が向上し、単位時間で生成できる膜厚が厚くなる。つまり、この実施形態によれば、第１の外部電極９ｂの下地層２５において、所定の膜厚を形成する時間が短くなり、コスト削減となる。
【００９５】
前述した第１の実施形態では、セラミック素体２の主面１１および１２に第１の外部電極９の先端部分が存在する。当該積層セラミックコンデンサ１を実装する基板のたわみなどにより、第１の外部電極９の先端部分に応力が加わると、ここを起点に下地層２５が剥がれる可能性が高い。しかし、この実施形態では、第１の外部電極９ｂがエンドレスであり、先端部分がなくなるため、剥がれの問題が起こりにくくなる。
【００９６】
また、第１の実施形態では、主面１１および１２上に位置する第１の外部電極９の下地層２５の先端部分が、上層２６をめっきにより形成する際に用いられるめっき液の浸入の入り口となって、信頼性が低下する可能性がある。しかし、この実施形態では、第１の外部電極９ｂの下地層２５には、先端部分が存在しないため、信頼性低下の問題も起こりにくくなる。
【００９７】
また、第１の外部電極９ｂはセラミック素体２を周回するめっき膜から構成されるので、この第１の外部電極９ｂを、セラミック素体２の外表面に沿う平滑なものとすることができる。このため、積層セラミックコンデンサ１ｂは、その実装時に転がりにくく、姿勢を安定なものとすることができる。
【００９８】
［第４の実施形態］
この発明の第４の実施形態が図１１ないし図１２に示されている。図１１は、図２に対応する図であり、図１２は、図６に対応する図である。図１１および図１２において、図２および図６に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００９９】
第４の実施形態による積層セラミックコンデンサ１ｃでは、外層ダミー導体７と同一面上に第２の外層ダミー導体８が配置されていることを特徴としている。
【０１００】
また、第２の外部電極１０ｃの下地層２７全体がめっき膜により構成されている。これによって、第１および第２の外部電極９および１０ｃの下地層２５および２７を同時に形成することができる。
【０１０１】
第２の外層ダミー導体８は、第２の外部電極１０ｃの下地層２７を構成するめっき膜の析出ポイントとして機能し、通電効率を向上させる。
【０１０２】
［その他の実施形態］
ダミー導体、特に外層ダミー導体は電気的特性の発現に寄与するものであってもよい。さらに、ダミー導体は、いかなる形状であってもよく、たとえば、外層ダミー導体は内部電極と同じ形状であってもよい。
【０１０３】
［実験例］
第１の実施形態に基づいて、次のような積層セラミックコンデンサを作製した。
【０１０４】
（１）セラミック素体の長さ方向寸法×幅方向寸法×高さ方向寸法：１．６ｍｍ×０．８ｍｍ×０．８ｍｍ
（２）第１の外部電極
下地層：厚み１０μｍのＣｕめっき膜
上層：厚み３μｍのＮｉめっき膜およびその上の厚み３μｍのＳｎめっき膜
（３）第２の外部電極
下地層：厚み１０μｍのＣｕめっき膜およびその上の厚み１５μｍのＣｕ焼結金属膜
上層：厚み３μｍのＮｉめっき膜およびその上の厚み３μｍのＳｎめっき膜
（４）内部電極
内部電極間距離ｄ２：表１のとおり
内部電極の厚み：０．５６μｍ
内部電極の枚数：３４５枚
（５）内層ダミー導体
内部電極と同じ
（６）外層ダミー導体
外層ダミー導体間距離ｄ１：表１のとおり
外層ダミー導体の厚み：０．５６μｍ
外層ダミー導体の枚数：上下の外層部で各５６枚ずつ
表１に示すように、ｄ１およびｄ２を変えた各試料につき、ＢＤＶおよびめっき付き不良を評価した。
【０１０５】
なお、ｄ１およびｄ２を測定するにあたって、各試料を３個ずつ準備し、セラミック素体を幅方向寸法の１／２程度まで研磨し、研磨面に、長さ方向寸法および厚み方向寸法によって規定される断面を露出させた。
【０１０６】
そして、ｄ１については、上記断面において、長さ方向寸法の１／２程度に位置する第１の主面側の外層部にある外層ダミー導体間距離すべてを、電子顕微鏡により測定し、試料３個での平均値を求めた。
【０１０７】
他方、ｄ２については、上記断面において、長さ方向寸法の１／２程度に位置する内層部の最上層に位置する１５層分の内部電極間距離を、電子顕微鏡により測定し、試料３個での平均値を求めた。
【０１０８】
ＢＤＶについては、各試料を１０個ずつ準備し、直流電圧破壊試験機により、昇圧速度１００Ｖ／秒の条件で測定した。
【０１０９】
めっき付き不良については、第１の外部電極における下地層となるＣｕめっき膜を形成した段階での試料を１５００個ずつ準備し、外層部と内層部との間でのＣｕめっき膜の状態を光学顕微鏡により確認し、めっき膜が切れているものをめっき付き不良とし、１５００個の試料中において、めっき付き不良となった試料数を求めた。
【０１１０】
なお、上記の第１の外部電極における下地層となるＣｕめっき膜は、次のようにして形成した。まず、ｐＨ８．５で、浴温２５℃とされた、１４ｇ／Ｌのピロリン酸銅、１２０ｇ／Ｌのピロリン酸カリウム、および１０ｇ／Ｌの蓚酸カリウムを含むめっき浴を用いて、回転バレルめっきにより、電流密度０．１Ａ／ｄｍ２の条件で、６０分間、ストライクＣｕめっきを行ない、次に、ｐＨ８．８で、浴温５５℃とされた、上村工業製ピロブライトプロセス用浴を用いて、回転バレルめっきにより、電流密度０．３Ａ／ｄｍ２の条件で、６０分間、厚付けＣｕめっきを行なうことによって、Ｃｕめっき膜を形成した。
【０１１１】
【表１】
【０１１２】
表１からわかるように、１．７ｄ２≦ｄ１を満足する試料３〜９では、１００Ｖ以上のＢＤＶを達成した。
【０１１３】
これらの試料３〜９のうち、特に、ｄ１≦６μｍを満足する試料３〜６では、めっき付き性も良好であった。
【０１１４】
他方、試料１および２では、めっき付き性が良好であったが、１．７ｄ２≦ｄ１を満足しないため、ＢＤＶが１００Ｖ未満となった。
【０１１５】
なお、表には記載していないが、上記実験例の条件の内部電極間距離ｄ２を３．０μｍ付近または０．７μｍ付近のものに変えて同様の実験を行なったところ、上記実験結果と同様の効果が得られることが確認できている。
【産業上の利用可能性】
【０１１６】
この発明は、以上説明した積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。たとえば、セラミック素体を圧電体セラミックで構成した場合は、圧電部品として機能する積層セラミック電子部品とすることができ、セラミック素体をスピネル状セラミックなどの半導体セラミックで構成した場合は、サーミスタとして機能する積層セラミック電子部品とすることができる。
【符号の説明】
【０１１７】
１，１ａ，１ｂ，１ｃ 積層セラミックコンデンサ
２ セラミック素体
３ 第１の内部電極
４ 第２の内部電極
７，７ａ 外層ダミー導体
９，９ｂ 第１の外部電極
１０，１０ｃ 第２の外部電極
１１，１２ 主面
１３，１４ 側面
１５，１６ 端面
１７ セラミック層
１９ 第１の対向部
２０ 第１の引出し部
２１ 第２の対向部
２２ 第２の引出し部
２３ 内層部
２４ 外層部
２５ 第１の外部電極の下地層
２６ 第１の外部電極の上層
２７ 第２の外部電極の下地層
２８ 第２の外部電極の上層
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されてなるもので、外表面として、互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面と、を有し、前記１対の端面を結ぶ長さ方向に沿った前記側面の寸法が、前記１対の側面を結ぶ幅方向に沿った前記端面の寸法よりも長い、セラミック素体と、
前記セラミック素体の内部に配置され、長辺および短辺を有する長方形状の第１の対向部と、前記第１の対向部の前記長辺から前記セラミック素体の前記側面に引き出された第１の引出し部と、を有する第１の内部電極と、
前記セラミック素体の内部に配置され、前記第１の対向部と対向する第２の対向部と、前記第２の対向部から前記セラミック素体の前記外表面に引き出された第２の引出し部と、を有する第２の内部電極と、
前記セラミック素体の前記側面上に配置され、前記第１の引出し部の露出部を直接覆うめっき膜を有する、第１の外部電極と、
前記セラミック素体の前記外表面上に配置され、前記第２の引出し部の露出部と電気的に接続され、前記第１の外部電極とは異なる電位に接続される、第２の外部電極と、
を備え、
前記１対の主面を結ぶ高さ方向に沿って、前記第１の内部電極および前記第２の内部電極が存在する領域を内層部と定義し、
前記高さ方向に沿って、前記第１の内部電極および前記第２の内部電極がいずれも存在しない領域を外層部と定義したとき、
前記外層部には、前記セラミック素体を前記高さ方向に沿って投影した場合に前記第１の引出し部と重なるようにして前記側面に引き出され、前記第１の外部電極の前記めっき膜と接続された外層ダミー導体が前記高さ方向に沿って複数配置され、
前記外層部における前記外層ダミー導体同士の間隔をｄ１、前記内層部における前記第１および第２の内部電極の間隔をｄ２、としたとき、
１．７ｄ２≦ｄ１
を満足する、積層セラミック電子部品。
【請求項２】
さらに、ｄ１≦６μｍを満足する、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１の引出し部は、前記長さ方向において、前記１対の側面のうち少なくとも一方の中央にかかるように引き出されている、請求項１または２に記載の積層セラミック電子部品。
【請求項１】
複数のセラミック層が積層されてなるもので、外表面として、互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面と、を有し、前記１対の端面を結ぶ長さ方向に沿った前記側面の寸法が、前記１対の側面を結ぶ幅方向に沿った前記端面の寸法よりも長い、セラミック素体と、
前記セラミック素体の内部に配置され、長辺および短辺を有する長方形状の第１の対向部と、前記第１の対向部の前記長辺から前記セラミック素体の前記側面に引き出された第１の引出し部と、を有する第１の内部電極と、
前記セラミック素体の内部に配置され、前記第１の対向部と対向する第２の対向部と、前記第２の対向部から前記セラミック素体の前記外表面に引き出された第２の引出し部と、を有する第２の内部電極と、
前記セラミック素体の前記側面上に配置され、前記第１の引出し部の露出部を直接覆うめっき膜を有する、第１の外部電極と、
前記セラミック素体の前記外表面上に配置され、前記第２の引出し部の露出部と電気的に接続され、前記第１の外部電極とは異なる電位に接続される、第２の外部電極と、
を備え、
前記１対の主面を結ぶ高さ方向に沿って、前記第１の内部電極および前記第２の内部電極が存在する領域を内層部と定義し、
前記高さ方向に沿って、前記第１の内部電極および前記第２の内部電極がいずれも存在しない領域を外層部と定義したとき、
前記外層部には、前記セラミック素体を前記高さ方向に沿って投影した場合に前記第１の引出し部と重なるようにして前記側面に引き出され、前記第１の外部電極の前記めっき膜と接続された外層ダミー導体が前記高さ方向に沿って複数配置され、
前記外層部における前記外層ダミー導体同士の間隔をｄ１、前記内層部における前記第１および第２の内部電極の間隔をｄ２、としたとき、
１．７ｄ２≦ｄ１
を満足する、積層セラミック電子部品。
【請求項２】
さらに、ｄ１≦６μｍを満足する、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１の引出し部は、前記長さ方向において、前記１対の側面のうち少なくとも一方の中央にかかるように引き出されている、請求項１または２に記載の積層セラミック電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−５１３９２（Ｐ２０１３−５１３９２Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１２−７９７１４（Ｐ２０１２−７９７１４）
【出願日】平成２４年３月３０日（２０１２．３．３０）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願日】平成２４年３月３０日（２０１２．３．３０）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]