積層型電子部品
【課題】 ＤＣ−ＤＣコンバータのＩＣから出力される信号は、高電流、かつ高速の三角波が重畳されており、そのエネルギーの変化速度も数百ＭＨｚになるといわれ、このエネルギーによるノイズも発生し易くなっている。ＤＣ−ＤＣコンバータのＩＣに接続されるコイルやコンデンサを電子機器の配線基板上で接続した場合、配線基板の配線パターンによって、コイルとコンデンサの接続点に、それぞれ寄生インダクタンスが発生し、ＤＣ−ＤＣコンバータの効率が悪化すると共に、ノイズが発生し易くなる。
【解決手段】 絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とが積層される。これらの積層体内には、入力端子と出力端子間に外部端子を介して直列に接続されたコイルとインピーダンス素子が形成される。
【解決手段】 絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とが積層される。これらの積層体内には、入力端子と出力端子間に外部端子を介して直列に接続されたコイルとインピーダンス素子が形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁体層と導体パターンを積層し、素体内に回路素子が形成された積層型電子部品に関するものである。
【背景技術】
【０００２】
各種電子機器において用いられる、リチウムイオンバッテリー等のバッテリーパックから供給される電圧を必要とする電圧に変換する同期整流タイプの降圧型ＤＣ−ＤＣコンバータに、図６に示す様に、同期整流タイプの降圧型ＤＣ−ＤＣコンバータを構成するＩＣ６０の出力端にコイルＬ５の一端を接続し、コイルＬ５の他端とアース間にコンデンサＣ３を接続し、コイルＬ５とコンデンサＣ３の接続点をＩＣ６０のフィードバック端に接続したものがある（例えば、特許文献１を参照。）。
この種の同期整流タイプの降圧型ＤＣ−ＤＣコンバータは、電子機器の多機能化に伴い、低消費電力化、小型化が望まれている。この様な状況の中、この種の降圧型ＤＣ−ＤＣコンバータでは、ＩＣを低電圧で動作させて消費電力を小さくすると共に、ＤＣ−ＤＣコンバータのＩＣの出力側に接続されるコイルの形状が小さくなる様にＩＣの制御方法を改良し、制御速度（ｆｓｗ＝スイッチング周波数）を高速化させて回路の小型化を実現している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2005-80419号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この様なＤＣ−ＤＣコンバータのＩＣから出力される信号は、高電流、かつ高速の三角波が重畳されており、そのエネルギーの変化速度も数百ＭＨｚになるといわれ、このエネルギーによるノイズも発生し易くなっている。例えば、６ＭＨｚで動作する同期整流タイプの降圧型ＤＣ−ＤＣコンバータでは、２００〜３００ＭＨｚ近傍でノイズが観測されている。この様なノイズを除去するために、現在、コンデンサＣ３の近傍に、ノイズの発生する周波数帯で大きな減衰効果が得られる高周波用のコンデンサを接続することが行われている。
また、この様なＤＣ−ＤＣコンバータのＩＣに接続されるコイルＬ５やコンデンサＣ３を電子機器の配線基板上で接続した場合、配線基板に電子部品を配置するスペースや配線パターンを引き回すスペースを設ける必要があり、コイルＬ５とコンデンサＣ３を接続するための配線パターンが長くなりやすく、この配線基板の配線パターンによって、コイルＬ５とコンデンサＣ３の接続点に、図７に示す様に、それぞれ寄生インダクタンス７１が発生し、ＤＣ−ＤＣコンバータの効率が悪化すると共に、ノイズが発生し易くなるという問題があった。特に、従来のＤＣ−ＤＣコンバータのＩＣが１ＭＨｚ未満の速度でスイッチングされていたのに対し、近年のＤＣ−ＤＣコンバータのＩＣでは６ＭＨｚを越える速度でスイッチングされており、数ｎＨの誤差による位相差であっても波形制御に大きな影響を及ぼすという問題があった。
【０００５】
本発明の積層型電子部品は、寄生インダクタンスを減少させ、コイル本来の性能を劣化させることなく、ノイズを低減させることができる積層型電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、絶縁体層と導体パターンを積層し、これらの積層体内に回路素子が形成された積層型電子部品において、絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とを積層し、これらの積層体内に、入力端子と出力端子間に外部端子を介して直列に接続されたコイルとインピーダンス素子が形成される。
【発明の効果】
【０００７】
本発明の積層型電子部品は、絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とを積層し、これらの積層体内に、入力端子と出力端子間に外部端子を介して直列に接続されたコイルとインピーダンス素子が形成されるので、寄生インダクタンスを減少させ、コイル本来の性能を劣化させることなく、ノイズを低減させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の積層型電子部品の第１の実施例の回路図である。
【図２】本発明の積層型電子部品の第１の実施例を示す分解斜視図である。
【図３】本発明の積層型電子部品の第１の実施例を示す斜視図である。
【図４】本発明の積層型電子部品の第２の実施例の回路図である。
【図５】本発明の積層型電子部品の第２の実施例を示す分解斜視図である。
【図６】従来のＤＣ−ＤＣコンバータの回路図である。
【図７】従来のＤＣ−ＤＣコンバータを説明するための回路図である。
【発明を実施するための形態】
【０００９】
本発明の積層型電子部品は、絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部が積層される。これらの積層体内にはコイルとインピーダンスが形成され、入力端子と出力端子間に、ＤＣ−ＤＣコンバータのＩＣのフィードバック端に接続するための外部端子を介してコイルとインピーダンス素子が直列に接続される。このインピーダンス素子は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数では低インダクタンスとして機能し、ノイズが存在する高い周波数では抵抗として機能する様に形成される。
従って、本発明の積層型電子部品は、ＤＣ−ＤＣコンバータのＩＣに接続されるコイルの出力端子の外側に、インピーダンス素子を一体に備えることができるので、ＤＣ−ＤＣコンバータの負荷側の制御変動に伴って、コイルとこのコイルに接続されるコンデンサによって構成されるフィルタの周波数特性に影響を与えたり、コイルの出力端とＤＣ−ＤＣコンバータのＩＣのフィードバック端間に寄生インダクタンスが発生したりすることもない。また、コイルとインピーダンス素子を電子機器の配線基板の配線パターンで接続する必要がないので、電子機器の配線基板における配線パターンの設計が簡単になると共に、配線基板の形状の小型化にも貢献できる。さらに、コイルとインピーダンス素子の配線距離を配線基板上で接続した場合よりも短くすることができる。
【実施例】
【００１０】
以下、本発明の積層型電子部品の実施例を図１乃至図５を参照して説明する。
図１は本発明の積層型電子部品の第１の実施例の回路図である。
コイルＬ１は、一端が入力端子Ｔ１を介してＤＣ−ＤＣコンバータのＩＣ１０の出力端に接続され、他端が外部端子Ｔ２に接続される。インピーダンス素子Ｚ１は、一端が外部端子Ｔ２に接続され、他端が出力端子Ｔ３に接続される。インピーダンス素子Ｚ１は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数で機能する低インダクタンスＬ２とノイズが存在する高い周波数で機能する抵抗Ｒ１からなる。コイルＬ１とインピーダンス素子Ｚ１の接続点である外部端子Ｔ２は、コンデンサＣ１を介してアースされると共に、ＤＣ−ＤＣコンバータのＩＣ１０のフィードバック端にも接続される。
【００１１】
この様に形成された回路の一点鎖線で囲まれた部分が、図２のように絶縁体層と導体パターンを積層することにより、積層体内に形成される。
絶縁体層２１Ａ〜２１Ｃと絶縁体層２２Ａ〜２２Ｄは、磁性体、非磁性体、誘電体等絶縁性を有する材料を用いて形成される。
絶縁体層２１Ａの表面には、コイル用導体パターン２３Ａが形成される。コイル用導体パターン２３Ａは、線状に形成され、１ターン未満分が形成される。コイル用導体パターン２３Ａの一端は、絶縁体層２１Ａの端面まで引き出される。
絶縁体層２１Ｂの表面には、コイル用導体パターン２３Ｂが形成される。コイル用導体パターン２３Ｂは、線状に形成され、１ターン未満分が形成される。コイル用導体パターン２３Ｂの一端は、絶縁体層２１Ｂに形成されたスルーホール内の導体を介してコイル用導体パターン２３Ａの他端に接続される。
絶縁体層２１Ｃの表面には、コイル用導体パターン２３Ｃが形成される。コイル用導体パターン２３Ｃは、線状に形成され、１ターン未満分が形成される。コイル用導体パターン２３Ｃの一端は、絶縁体層２１Ｃに形成されたスルーホール内の導体を介してコイル用導体パターン２３Ｂの他端に接続される。コイル用導体パターン２３Ｃの他端は、絶縁体層２１Ｃの側面まで引き出される。この様にコイル用導体パターン２３Ａ、コイル用導体パターン２３Ｂ及び、コイル用導体パターン２３Ｃを螺旋状に接続することにより、絶縁体層２１Ａ〜２１Ｃとコイル用導体パターン２３Ａ〜２３Ｃが積層されたコイル部内にコイルＬ１が形成される。また、このコイル部は、コイルＬ１の直流重畳特性が良くなる様に絶縁体層２１Ａ〜２１Ｃやコイル用導体パターン２３Ａ〜２３Ｃの材料が選択される。
絶縁体層２２Ａの表面には、導体パターン２４Ａが形成される。導体パターン２４Ａは、線状に形成され、１ターン未満分が形成される。導体パターン２４Ａの一端は、絶縁体層２２Ａの側面まで引き出される。
絶縁体層２２Ｂの表面には、導体パターン２４Ｂが形成される。導体パターン２４Ｂは、線状に形成され、１ターン未満分が形成される。導体パターン２４Ｂの一端は、絶縁体層２２Ｂに形成されたスルーホール内の導体を介して導体パターン２４Ａの他端に接続される。
絶縁体層２２Ｃの表面には、導体パターン２４Ｃが形成される。導体パターン２４Ｃは、線状に形成され、１ターン未満分が形成される。導体パターン２４Ｃの一端は、絶縁体層２２Ｃに形成されたスルーホール内の導体を介して導体パターン２４Ｂの他端に接続される。導体パターン２４Ｃの他端は、絶縁体層２２Ｃの端面まで引き出される。この導体パターン２４Ｃが形成された絶縁体層２２Ｃ上には絶縁体層２２Ｄが積層される。この様に導体パターン２４Ａ、導体パターン２４Ｂ及び、導体パターン２４Ｃを螺旋状に接続することにより、絶縁体層２２Ａ〜２２Ｃと導体パターン２４Ａ〜２４Ｃが積層されたインピーダンス部内にインピーダンス素子Ｚ１が形成される。また、このインピーダンス部は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数では低インダクタンスＬ２として機能し、ノイズが存在する高い周波数では抵抗Ｒ１として機能する様に、絶縁体層２２Ａ〜２２Ｄや導体パターン２４Ａ〜２４Ｃの材料が選択される。さらに、このインピーダンス素子Ｚ１とコイルＬ１は、互いに磁気的に結合しない様に、インピーダンス素子Ｚ１とコイルＬ１が離間して形成されたり、コイル部とインピーダンス部間に、コイル部やインピーダンス部と異なる材質の層や、グランド電極等の磁気結合防止層が形成されたりする。
この様に絶縁体層２１Ａ〜２１Ｃ、コイル用導体パターン２３Ａ〜２３Ｃ、絶縁体層２２Ａ〜２２Ｄ及び、導体パターン２４Ａ〜２４Ｃが積層された積層体には、図３に示す様に、積層体の端面に入力端子３１と出力端子３２が形成され、側面に外部端子が形成される。そして、コイル用導体パターン２３Ａが入力端子３１に、導体パターン２４Ｃが出力端子２３に、コイル用導体パターン２３Ｃと導体パターン２４Ａが外部端子３３にそれぞれ接続される。
【００１２】
この様に形成された積層型電子部品は、コイル用導体パターン２３Ａ、コイル用導体パターン２３Ｂ及び、コイル用導体パターン２３ＣによってコイルＬ１が、導体パターン２４Ａ、導体パターン２４Ｂ及び、導体パターン２４Ｃによってインピーダンス素子Ｚ１が形成され、外部端子３３によってコイルＬ１とインピーダンス素子Ｚ１が接続される。
この積層型電子部品は、電子機器の配線基板に実装され、入力端子３１が配線基板の配線パターンを介してＤＣ−ＤＣコンバータのＩＣ１０の出力端に接続され、出力端子３２が配線基板の配線パターンを介して負荷に接続され、外部端子３３が配線基板の配線パターンを介してコンデンサＣ１の一端とＤＣ−ＤＣコンバータのＩＣのフィードバック端に接続される。コンデンサＣ１の他端はアースされる。
この様な積層型電子部品は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が入力端子３１から入力され、この入力された信号がコイルＬ１とインピーダンス素子Ｚ１を介して出力端子３２から負荷に出力されると共に、入力された信号の一部が外部端子３３からＤＣ−ＤＣコンバータのＩＣのフィードバック端とコンデンサＣ１に出力される。この時、入力された信号に混入したノイズはインピーダンス素子Ｚ１の抵抗成分によって熱に変換されて除去され、出力端子３２からはノイズの混入していない信号が出力される。
【００１３】
図４は本発明の積層型電子部品の第２の実施例を示す回路図である。
コイルＬ３は、一端が入力端子Ｔ４を介してＤＣ−ＤＣコンバータのＩＣ４０の出力端に接続され、他端が外部端子Ｔ５に接続される。インピーダンス素子Ｚ２は、一端が外部端子Ｔ５に接続され、他端が出力端子Ｔ６に接続される。インピーダンス素子Ｚ２は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数で機能する低インダクタンスＬ４とノイズが存在する高い周波数で機能する抵抗Ｒ２からなる。コイルＬ３とインピーダンス素子Ｚ２の接続点である外部端子Ｔ５は、コンデンサＣ２を介してアースされると共に、ＤＣ−ＤＣコンバータのＩＣ４０のフィードバック端にも接続される。
【００１４】
この様に形成された回路の一点鎖線で囲まれた部分が、図５のように絶縁体層と導体パターンを積層することにより、積層体内に形成される。
絶縁体層５１Ａ〜５１Ｃ、絶縁体層５２Ａ〜５２Ｃ及び、絶縁体層５５Ａ〜５５Ｃは、磁性体、非磁性体、誘電体等絶縁性を有する材料を用いて形成される。
絶縁体層５１Ａの表面にはコイル用導体パターン５３Ａが形成される。コイル用導体パターン５３Ａは１ターン未満分が形成される。コイル用導体パターン５３Ａの一端は、絶縁体層５１Ａの端面まで引き出される。
絶縁体層５１Ｂの表面にはコイル用導体パターン５３Ｂが形成される。コイル用導体パターン５３Ｂは１ターン未満分が形成される。コイル用導体パターン５３Ｂの一端は、絶縁体層５１Ｂに形成されたスルーホール内の導体を介してコイル用導体パターン５３Ａの他端に接続される。
絶縁体層５１Ｃの表面にはコイル用導体パターン５３Ｃが形成される。コイル用導体パターン５３Ｃは１ターン未満分が形成される。コイル用導体パターン５３Ｃの一端は、絶縁体層５１Ｃに形成されたスルーホール内の導体を介してコイル用導体パターン５３Ｂの他端に接続される。コイル用導体パターン５３Ｃの他端は、絶縁体層５１Ｃの側面まで引き出される。この様にコイル用導体パターン５３Ａ、コイル用導体パターン５３Ｂ及び、コイル用導体パターン５３Ｃを螺旋状に接続することにより、絶縁体層５１Ａ〜５１Ｃとコイル用導体パターン５３Ａ〜５３Ｃが積層されたコイル部内にコイルＬ３が形成される。また、このコイル部は、コイルＬ３の直流重畳特性が良くなる様に絶縁体層５１Ａ〜５１Ｃやコイル用導体パターン５３Ａ〜５３Ｃの材料が選択される。
絶縁体層５２Ａの表面には、線状の導体パターン５４Ａが形成される。導体パターン５４Ａは１ターン未満分が形成される。導体パターン５４Ａの一端は、絶縁体層５２Ａの側面まで引き出される。
絶縁体層５２Ｂの表面には、線状の導体パターン５４Ｂが形成される。導体パターン５４Ｂは１ターン未満分が形成される。導体パターン５４Ｂの一端は、絶縁体層５２Ｂに形成されたスルーホール内の導体を介して導体パターン５４Ａの他端に接続される。
絶縁体層５２Ｃの表面には、線状の導体パターン５４Ｃが形成される。導体パターン５４Ｃは１ターン未満分が形成される。導体パターン５４Ｃの一端は、絶縁体層５２Ｃに形成されたスルーホール内の導体を介して導体パターン５４Ｂの他端に接続される。導体パターン５４Ｃの他端は、絶縁体層５２Ｃの端面まで引き出される。この様に導体パターン５４Ａ、導体パターン５４Ｂ及び、導体パターン５４Ｃを螺旋状に接続することにより、絶縁体層５２Ａ〜５２Ｃと導体パターン５４Ａ〜５４Ｃが積層されたインピーダンス部内にインピーダンス素子Ｚ２が形成される。また、このインピーダンス部は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数では低インダクタンスＬ４として機能し、ノイズが存在する高い周波数では抵抗Ｒ２として機能する様に、絶縁体層５２Ａ〜５２Ｄや導体パターン５４Ａ〜５４Ｃの材料が選択される。さらに、このインピーダンス素子Ｚ２とコイルＬ３は、互いに磁気的に結合しない様に、インピーダンス素子Ｚ２とコイルＬ３が離間して形成されたり、コイル部とインピーダンス部間に、コイル部やインピーダンス部と異なる材質の層や、グランド電極等の磁気結合防止層が形成されたりする。
絶縁体層５５Ａの表面には、導体パターン５６Ａが形成される。導体パターン５６Ａは引出し端が絶縁体層５５Ａの側面まで引き出される。
絶縁体層５５Ｂの表面には、導体パターン５６Ｂが形成される。導体パターン５６Ｂは、絶縁体層５５Ｂの導体パターン５５Ａと対向する位置に形成され、引出し端が絶縁体層５５Ｂの側面まで引き出される。この導体パターン５６Ｂが形成された絶縁体層５５Ｂ上には絶縁体層５５Ｃが積層される。この様に導体パターン５６Ａと導体パターン５６Ｂが絶縁体層５５Ｂを介して対向することにより、絶縁体層５５Ａ〜５５Ｃと導体パターン５６Ａ、５６Ｂが積層されたコンデンサ部内にコンデンサＣ２が形成される。
この様に絶縁体層５１Ａ〜５１Ｃ、コイル用導体パターン５３Ａ〜５３Ｃ、絶縁体層５２Ａ〜５２Ｄ、導体パターン５４Ａ〜５４Ｃ、絶縁体層５５Ａ〜５５Ｃ及び、導体パターン５６Ａ、５６Ｂが積層された積層体には、積層体の端面に入力端子と出力端子が形成され、側面にそれぞれ外部端子が形成される。そして、コイル用導体パターン５３Ａが入力端子に、導体パターン５４Ｃが出力端子に、コイル用導体パターン５３Ｃと導体パターン５４Ａと導体パターン５６Ａが一方の外部端子に、導体パターン５６Ｂが他方の外部端子にそれぞれ接続される。
【００１５】
この様に形成された積層型電子部品は、コイル用導体パターン５３Ａ、コイル用導体パターン５３Ｂ及び、コイル用導体パターン５３ＣによってコイルＬ３が、導体パターン５４Ａ、導体パターン５４Ｂ及び、導体パターン５４Ｃによってインピーダンス素子Ｚ２が、導体パターン５６Ａと導体パターン５６Ｂ間に形成される容量によってコンデンサＣ２が形成され、外部端子によってコイルＬ３、インピーダンス素子Ｚ２及び、コンデンサＣ２が接続される。
この積層型電子部品は、電子機器の配線基板に実装され、入力端子が配線基板の配線パターンを介してＤＣ−ＤＣコンバータのＩＣ４０の出力端に接続され、出力端子が配線基板の配線パターンを介して負荷に接続され、コイルＬ３とインピーダンス素子Ｚ２が接続された外部端子が配線基板の配線パターンを介してＤＣ−ＤＣコンバータのＩＣのフィードバック端に接続される。この積層型電子部品のもう一方の外部端子はアースされる。
この様な積層型電子部品は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が入力端子から入力され、この入力された信号がコイルＬ３とインピーダンス素子Ｚ２を介して出力端子から負荷に出力されると共に、入力された信号の一部が外部端子からＤＣ−ＤＣコンバータのＩＣのフィードバック端とコンデンサＣ２に出力される。この時、入力された信号に混入したノイズはインピーダンス素子Ｚ２の抵抗成分によって熱に変換されて除去され、出力端子からはノイズの混入していない信号が出力される。
この様に形成された本実施例の積層型電子部品は、コイルＬ３、インピーダンス素子Ｚ２及び、コンデンサＣ２を電子機器の配線基板の配線パターンで接続する必要がないので、電子機器の配線基板の配線パターンの設計が簡単になると共に、配線基板の形状の小型化に貢献できる。また、コイルＬ３、インピーダンス素子Ｚ２及びコンデンサＣ２の配線距離を配線基板上で接続した場合よりも短くすることができる。
【００１６】
以上、本発明の積層型電子部品の実施例を述べたが、本発明はこれらの実施例に限定されるものではない。例えば、コイル部はコイル用導体パターンの形状を工夫してコイルの直流重畳特性を良くしてもよい。また、磁性体とコイル用導体パターンを積層して形成したコイル部内に非磁性体部分を形成してコイルの直流重畳特性を良くしてもよい。
また、第２の実施例において、ＤＣ−ＤＣコンバータのＩＣに接続される分圧用の抵抗を内蔵させても良い。さらに、第２の実施例において、積層体の上面に、ＤＣ−ＤＣコンバータのＩＣを実装し、ＤＣ−ＤＣコンバータのＩＣを積層体に形成された入力端子や外部端子に接続しても良い。
【符号の説明】
【００１７】
Ｌ１ コイル
Ｚ１ インピーダンス素子
Ｃ１ コンデンサ
２１Ａ〜２１Ｃ、２２Ａ〜２２Ｄ 絶縁体層
２３Ａ〜２２Ｃ コイル用導体パターン
２４Ａ〜２４Ｃ 導体パターン
【技術分野】
【０００１】
本発明は、絶縁体層と導体パターンを積層し、素体内に回路素子が形成された積層型電子部品に関するものである。
【背景技術】
【０００２】
各種電子機器において用いられる、リチウムイオンバッテリー等のバッテリーパックから供給される電圧を必要とする電圧に変換する同期整流タイプの降圧型ＤＣ−ＤＣコンバータに、図６に示す様に、同期整流タイプの降圧型ＤＣ−ＤＣコンバータを構成するＩＣ６０の出力端にコイルＬ５の一端を接続し、コイルＬ５の他端とアース間にコンデンサＣ３を接続し、コイルＬ５とコンデンサＣ３の接続点をＩＣ６０のフィードバック端に接続したものがある（例えば、特許文献１を参照。）。
この種の同期整流タイプの降圧型ＤＣ−ＤＣコンバータは、電子機器の多機能化に伴い、低消費電力化、小型化が望まれている。この様な状況の中、この種の降圧型ＤＣ−ＤＣコンバータでは、ＩＣを低電圧で動作させて消費電力を小さくすると共に、ＤＣ−ＤＣコンバータのＩＣの出力側に接続されるコイルの形状が小さくなる様にＩＣの制御方法を改良し、制御速度（ｆｓｗ＝スイッチング周波数）を高速化させて回路の小型化を実現している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2005-80419号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この様なＤＣ−ＤＣコンバータのＩＣから出力される信号は、高電流、かつ高速の三角波が重畳されており、そのエネルギーの変化速度も数百ＭＨｚになるといわれ、このエネルギーによるノイズも発生し易くなっている。例えば、６ＭＨｚで動作する同期整流タイプの降圧型ＤＣ−ＤＣコンバータでは、２００〜３００ＭＨｚ近傍でノイズが観測されている。この様なノイズを除去するために、現在、コンデンサＣ３の近傍に、ノイズの発生する周波数帯で大きな減衰効果が得られる高周波用のコンデンサを接続することが行われている。
また、この様なＤＣ−ＤＣコンバータのＩＣに接続されるコイルＬ５やコンデンサＣ３を電子機器の配線基板上で接続した場合、配線基板に電子部品を配置するスペースや配線パターンを引き回すスペースを設ける必要があり、コイルＬ５とコンデンサＣ３を接続するための配線パターンが長くなりやすく、この配線基板の配線パターンによって、コイルＬ５とコンデンサＣ３の接続点に、図７に示す様に、それぞれ寄生インダクタンス７１が発生し、ＤＣ−ＤＣコンバータの効率が悪化すると共に、ノイズが発生し易くなるという問題があった。特に、従来のＤＣ−ＤＣコンバータのＩＣが１ＭＨｚ未満の速度でスイッチングされていたのに対し、近年のＤＣ−ＤＣコンバータのＩＣでは６ＭＨｚを越える速度でスイッチングされており、数ｎＨの誤差による位相差であっても波形制御に大きな影響を及ぼすという問題があった。
【０００５】
本発明の積層型電子部品は、寄生インダクタンスを減少させ、コイル本来の性能を劣化させることなく、ノイズを低減させることができる積層型電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、絶縁体層と導体パターンを積層し、これらの積層体内に回路素子が形成された積層型電子部品において、絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とを積層し、これらの積層体内に、入力端子と出力端子間に外部端子を介して直列に接続されたコイルとインピーダンス素子が形成される。
【発明の効果】
【０００７】
本発明の積層型電子部品は、絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とを積層し、これらの積層体内に、入力端子と出力端子間に外部端子を介して直列に接続されたコイルとインピーダンス素子が形成されるので、寄生インダクタンスを減少させ、コイル本来の性能を劣化させることなく、ノイズを低減させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の積層型電子部品の第１の実施例の回路図である。
【図２】本発明の積層型電子部品の第１の実施例を示す分解斜視図である。
【図３】本発明の積層型電子部品の第１の実施例を示す斜視図である。
【図４】本発明の積層型電子部品の第２の実施例の回路図である。
【図５】本発明の積層型電子部品の第２の実施例を示す分解斜視図である。
【図６】従来のＤＣ−ＤＣコンバータの回路図である。
【図７】従来のＤＣ−ＤＣコンバータを説明するための回路図である。
【発明を実施するための形態】
【０００９】
本発明の積層型電子部品は、絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部が積層される。これらの積層体内にはコイルとインピーダンスが形成され、入力端子と出力端子間に、ＤＣ−ＤＣコンバータのＩＣのフィードバック端に接続するための外部端子を介してコイルとインピーダンス素子が直列に接続される。このインピーダンス素子は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数では低インダクタンスとして機能し、ノイズが存在する高い周波数では抵抗として機能する様に形成される。
従って、本発明の積層型電子部品は、ＤＣ−ＤＣコンバータのＩＣに接続されるコイルの出力端子の外側に、インピーダンス素子を一体に備えることができるので、ＤＣ−ＤＣコンバータの負荷側の制御変動に伴って、コイルとこのコイルに接続されるコンデンサによって構成されるフィルタの周波数特性に影響を与えたり、コイルの出力端とＤＣ−ＤＣコンバータのＩＣのフィードバック端間に寄生インダクタンスが発生したりすることもない。また、コイルとインピーダンス素子を電子機器の配線基板の配線パターンで接続する必要がないので、電子機器の配線基板における配線パターンの設計が簡単になると共に、配線基板の形状の小型化にも貢献できる。さらに、コイルとインピーダンス素子の配線距離を配線基板上で接続した場合よりも短くすることができる。
【実施例】
【００１０】
以下、本発明の積層型電子部品の実施例を図１乃至図５を参照して説明する。
図１は本発明の積層型電子部品の第１の実施例の回路図である。
コイルＬ１は、一端が入力端子Ｔ１を介してＤＣ−ＤＣコンバータのＩＣ１０の出力端に接続され、他端が外部端子Ｔ２に接続される。インピーダンス素子Ｚ１は、一端が外部端子Ｔ２に接続され、他端が出力端子Ｔ３に接続される。インピーダンス素子Ｚ１は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数で機能する低インダクタンスＬ２とノイズが存在する高い周波数で機能する抵抗Ｒ１からなる。コイルＬ１とインピーダンス素子Ｚ１の接続点である外部端子Ｔ２は、コンデンサＣ１を介してアースされると共に、ＤＣ−ＤＣコンバータのＩＣ１０のフィードバック端にも接続される。
【００１１】
この様に形成された回路の一点鎖線で囲まれた部分が、図２のように絶縁体層と導体パターンを積層することにより、積層体内に形成される。
絶縁体層２１Ａ〜２１Ｃと絶縁体層２２Ａ〜２２Ｄは、磁性体、非磁性体、誘電体等絶縁性を有する材料を用いて形成される。
絶縁体層２１Ａの表面には、コイル用導体パターン２３Ａが形成される。コイル用導体パターン２３Ａは、線状に形成され、１ターン未満分が形成される。コイル用導体パターン２３Ａの一端は、絶縁体層２１Ａの端面まで引き出される。
絶縁体層２１Ｂの表面には、コイル用導体パターン２３Ｂが形成される。コイル用導体パターン２３Ｂは、線状に形成され、１ターン未満分が形成される。コイル用導体パターン２３Ｂの一端は、絶縁体層２１Ｂに形成されたスルーホール内の導体を介してコイル用導体パターン２３Ａの他端に接続される。
絶縁体層２１Ｃの表面には、コイル用導体パターン２３Ｃが形成される。コイル用導体パターン２３Ｃは、線状に形成され、１ターン未満分が形成される。コイル用導体パターン２３Ｃの一端は、絶縁体層２１Ｃに形成されたスルーホール内の導体を介してコイル用導体パターン２３Ｂの他端に接続される。コイル用導体パターン２３Ｃの他端は、絶縁体層２１Ｃの側面まで引き出される。この様にコイル用導体パターン２３Ａ、コイル用導体パターン２３Ｂ及び、コイル用導体パターン２３Ｃを螺旋状に接続することにより、絶縁体層２１Ａ〜２１Ｃとコイル用導体パターン２３Ａ〜２３Ｃが積層されたコイル部内にコイルＬ１が形成される。また、このコイル部は、コイルＬ１の直流重畳特性が良くなる様に絶縁体層２１Ａ〜２１Ｃやコイル用導体パターン２３Ａ〜２３Ｃの材料が選択される。
絶縁体層２２Ａの表面には、導体パターン２４Ａが形成される。導体パターン２４Ａは、線状に形成され、１ターン未満分が形成される。導体パターン２４Ａの一端は、絶縁体層２２Ａの側面まで引き出される。
絶縁体層２２Ｂの表面には、導体パターン２４Ｂが形成される。導体パターン２４Ｂは、線状に形成され、１ターン未満分が形成される。導体パターン２４Ｂの一端は、絶縁体層２２Ｂに形成されたスルーホール内の導体を介して導体パターン２４Ａの他端に接続される。
絶縁体層２２Ｃの表面には、導体パターン２４Ｃが形成される。導体パターン２４Ｃは、線状に形成され、１ターン未満分が形成される。導体パターン２４Ｃの一端は、絶縁体層２２Ｃに形成されたスルーホール内の導体を介して導体パターン２４Ｂの他端に接続される。導体パターン２４Ｃの他端は、絶縁体層２２Ｃの端面まで引き出される。この導体パターン２４Ｃが形成された絶縁体層２２Ｃ上には絶縁体層２２Ｄが積層される。この様に導体パターン２４Ａ、導体パターン２４Ｂ及び、導体パターン２４Ｃを螺旋状に接続することにより、絶縁体層２２Ａ〜２２Ｃと導体パターン２４Ａ〜２４Ｃが積層されたインピーダンス部内にインピーダンス素子Ｚ１が形成される。また、このインピーダンス部は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数では低インダクタンスＬ２として機能し、ノイズが存在する高い周波数では抵抗Ｒ１として機能する様に、絶縁体層２２Ａ〜２２Ｄや導体パターン２４Ａ〜２４Ｃの材料が選択される。さらに、このインピーダンス素子Ｚ１とコイルＬ１は、互いに磁気的に結合しない様に、インピーダンス素子Ｚ１とコイルＬ１が離間して形成されたり、コイル部とインピーダンス部間に、コイル部やインピーダンス部と異なる材質の層や、グランド電極等の磁気結合防止層が形成されたりする。
この様に絶縁体層２１Ａ〜２１Ｃ、コイル用導体パターン２３Ａ〜２３Ｃ、絶縁体層２２Ａ〜２２Ｄ及び、導体パターン２４Ａ〜２４Ｃが積層された積層体には、図３に示す様に、積層体の端面に入力端子３１と出力端子３２が形成され、側面に外部端子が形成される。そして、コイル用導体パターン２３Ａが入力端子３１に、導体パターン２４Ｃが出力端子２３に、コイル用導体パターン２３Ｃと導体パターン２４Ａが外部端子３３にそれぞれ接続される。
【００１２】
この様に形成された積層型電子部品は、コイル用導体パターン２３Ａ、コイル用導体パターン２３Ｂ及び、コイル用導体パターン２３ＣによってコイルＬ１が、導体パターン２４Ａ、導体パターン２４Ｂ及び、導体パターン２４Ｃによってインピーダンス素子Ｚ１が形成され、外部端子３３によってコイルＬ１とインピーダンス素子Ｚ１が接続される。
この積層型電子部品は、電子機器の配線基板に実装され、入力端子３１が配線基板の配線パターンを介してＤＣ−ＤＣコンバータのＩＣ１０の出力端に接続され、出力端子３２が配線基板の配線パターンを介して負荷に接続され、外部端子３３が配線基板の配線パターンを介してコンデンサＣ１の一端とＤＣ−ＤＣコンバータのＩＣのフィードバック端に接続される。コンデンサＣ１の他端はアースされる。
この様な積層型電子部品は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が入力端子３１から入力され、この入力された信号がコイルＬ１とインピーダンス素子Ｚ１を介して出力端子３２から負荷に出力されると共に、入力された信号の一部が外部端子３３からＤＣ−ＤＣコンバータのＩＣのフィードバック端とコンデンサＣ１に出力される。この時、入力された信号に混入したノイズはインピーダンス素子Ｚ１の抵抗成分によって熱に変換されて除去され、出力端子３２からはノイズの混入していない信号が出力される。
【００１３】
図４は本発明の積層型電子部品の第２の実施例を示す回路図である。
コイルＬ３は、一端が入力端子Ｔ４を介してＤＣ−ＤＣコンバータのＩＣ４０の出力端に接続され、他端が外部端子Ｔ５に接続される。インピーダンス素子Ｚ２は、一端が外部端子Ｔ５に接続され、他端が出力端子Ｔ６に接続される。インピーダンス素子Ｚ２は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数で機能する低インダクタンスＬ４とノイズが存在する高い周波数で機能する抵抗Ｒ２からなる。コイルＬ３とインピーダンス素子Ｚ２の接続点である外部端子Ｔ５は、コンデンサＣ２を介してアースされると共に、ＤＣ−ＤＣコンバータのＩＣ４０のフィードバック端にも接続される。
【００１４】
この様に形成された回路の一点鎖線で囲まれた部分が、図５のように絶縁体層と導体パターンを積層することにより、積層体内に形成される。
絶縁体層５１Ａ〜５１Ｃ、絶縁体層５２Ａ〜５２Ｃ及び、絶縁体層５５Ａ〜５５Ｃは、磁性体、非磁性体、誘電体等絶縁性を有する材料を用いて形成される。
絶縁体層５１Ａの表面にはコイル用導体パターン５３Ａが形成される。コイル用導体パターン５３Ａは１ターン未満分が形成される。コイル用導体パターン５３Ａの一端は、絶縁体層５１Ａの端面まで引き出される。
絶縁体層５１Ｂの表面にはコイル用導体パターン５３Ｂが形成される。コイル用導体パターン５３Ｂは１ターン未満分が形成される。コイル用導体パターン５３Ｂの一端は、絶縁体層５１Ｂに形成されたスルーホール内の導体を介してコイル用導体パターン５３Ａの他端に接続される。
絶縁体層５１Ｃの表面にはコイル用導体パターン５３Ｃが形成される。コイル用導体パターン５３Ｃは１ターン未満分が形成される。コイル用導体パターン５３Ｃの一端は、絶縁体層５１Ｃに形成されたスルーホール内の導体を介してコイル用導体パターン５３Ｂの他端に接続される。コイル用導体パターン５３Ｃの他端は、絶縁体層５１Ｃの側面まで引き出される。この様にコイル用導体パターン５３Ａ、コイル用導体パターン５３Ｂ及び、コイル用導体パターン５３Ｃを螺旋状に接続することにより、絶縁体層５１Ａ〜５１Ｃとコイル用導体パターン５３Ａ〜５３Ｃが積層されたコイル部内にコイルＬ３が形成される。また、このコイル部は、コイルＬ３の直流重畳特性が良くなる様に絶縁体層５１Ａ〜５１Ｃやコイル用導体パターン５３Ａ〜５３Ｃの材料が選択される。
絶縁体層５２Ａの表面には、線状の導体パターン５４Ａが形成される。導体パターン５４Ａは１ターン未満分が形成される。導体パターン５４Ａの一端は、絶縁体層５２Ａの側面まで引き出される。
絶縁体層５２Ｂの表面には、線状の導体パターン５４Ｂが形成される。導体パターン５４Ｂは１ターン未満分が形成される。導体パターン５４Ｂの一端は、絶縁体層５２Ｂに形成されたスルーホール内の導体を介して導体パターン５４Ａの他端に接続される。
絶縁体層５２Ｃの表面には、線状の導体パターン５４Ｃが形成される。導体パターン５４Ｃは１ターン未満分が形成される。導体パターン５４Ｃの一端は、絶縁体層５２Ｃに形成されたスルーホール内の導体を介して導体パターン５４Ｂの他端に接続される。導体パターン５４Ｃの他端は、絶縁体層５２Ｃの端面まで引き出される。この様に導体パターン５４Ａ、導体パターン５４Ｂ及び、導体パターン５４Ｃを螺旋状に接続することにより、絶縁体層５２Ａ〜５２Ｃと導体パターン５４Ａ〜５４Ｃが積層されたインピーダンス部内にインピーダンス素子Ｚ２が形成される。また、このインピーダンス部は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が存在する低い周波数では低インダクタンスＬ４として機能し、ノイズが存在する高い周波数では抵抗Ｒ２として機能する様に、絶縁体層５２Ａ〜５２Ｄや導体パターン５４Ａ〜５４Ｃの材料が選択される。さらに、このインピーダンス素子Ｚ２とコイルＬ３は、互いに磁気的に結合しない様に、インピーダンス素子Ｚ２とコイルＬ３が離間して形成されたり、コイル部とインピーダンス部間に、コイル部やインピーダンス部と異なる材質の層や、グランド電極等の磁気結合防止層が形成されたりする。
絶縁体層５５Ａの表面には、導体パターン５６Ａが形成される。導体パターン５６Ａは引出し端が絶縁体層５５Ａの側面まで引き出される。
絶縁体層５５Ｂの表面には、導体パターン５６Ｂが形成される。導体パターン５６Ｂは、絶縁体層５５Ｂの導体パターン５５Ａと対向する位置に形成され、引出し端が絶縁体層５５Ｂの側面まで引き出される。この導体パターン５６Ｂが形成された絶縁体層５５Ｂ上には絶縁体層５５Ｃが積層される。この様に導体パターン５６Ａと導体パターン５６Ｂが絶縁体層５５Ｂを介して対向することにより、絶縁体層５５Ａ〜５５Ｃと導体パターン５６Ａ、５６Ｂが積層されたコンデンサ部内にコンデンサＣ２が形成される。
この様に絶縁体層５１Ａ〜５１Ｃ、コイル用導体パターン５３Ａ〜５３Ｃ、絶縁体層５２Ａ〜５２Ｄ、導体パターン５４Ａ〜５４Ｃ、絶縁体層５５Ａ〜５５Ｃ及び、導体パターン５６Ａ、５６Ｂが積層された積層体には、積層体の端面に入力端子と出力端子が形成され、側面にそれぞれ外部端子が形成される。そして、コイル用導体パターン５３Ａが入力端子に、導体パターン５４Ｃが出力端子に、コイル用導体パターン５３Ｃと導体パターン５４Ａと導体パターン５６Ａが一方の外部端子に、導体パターン５６Ｂが他方の外部端子にそれぞれ接続される。
【００１５】
この様に形成された積層型電子部品は、コイル用導体パターン５３Ａ、コイル用導体パターン５３Ｂ及び、コイル用導体パターン５３ＣによってコイルＬ３が、導体パターン５４Ａ、導体パターン５４Ｂ及び、導体パターン５４Ｃによってインピーダンス素子Ｚ２が、導体パターン５６Ａと導体パターン５６Ｂ間に形成される容量によってコンデンサＣ２が形成され、外部端子によってコイルＬ３、インピーダンス素子Ｚ２及び、コンデンサＣ２が接続される。
この積層型電子部品は、電子機器の配線基板に実装され、入力端子が配線基板の配線パターンを介してＤＣ−ＤＣコンバータのＩＣ４０の出力端に接続され、出力端子が配線基板の配線パターンを介して負荷に接続され、コイルＬ３とインピーダンス素子Ｚ２が接続された外部端子が配線基板の配線パターンを介してＤＣ−ＤＣコンバータのＩＣのフィードバック端に接続される。この積層型電子部品のもう一方の外部端子はアースされる。
この様な積層型電子部品は、ＤＣ−ＤＣコンバータのＩＣから出力された信号が入力端子から入力され、この入力された信号がコイルＬ３とインピーダンス素子Ｚ２を介して出力端子から負荷に出力されると共に、入力された信号の一部が外部端子からＤＣ−ＤＣコンバータのＩＣのフィードバック端とコンデンサＣ２に出力される。この時、入力された信号に混入したノイズはインピーダンス素子Ｚ２の抵抗成分によって熱に変換されて除去され、出力端子からはノイズの混入していない信号が出力される。
この様に形成された本実施例の積層型電子部品は、コイルＬ３、インピーダンス素子Ｚ２及び、コンデンサＣ２を電子機器の配線基板の配線パターンで接続する必要がないので、電子機器の配線基板の配線パターンの設計が簡単になると共に、配線基板の形状の小型化に貢献できる。また、コイルＬ３、インピーダンス素子Ｚ２及びコンデンサＣ２の配線距離を配線基板上で接続した場合よりも短くすることができる。
【００１６】
以上、本発明の積層型電子部品の実施例を述べたが、本発明はこれらの実施例に限定されるものではない。例えば、コイル部はコイル用導体パターンの形状を工夫してコイルの直流重畳特性を良くしてもよい。また、磁性体とコイル用導体パターンを積層して形成したコイル部内に非磁性体部分を形成してコイルの直流重畳特性を良くしてもよい。
また、第２の実施例において、ＤＣ−ＤＣコンバータのＩＣに接続される分圧用の抵抗を内蔵させても良い。さらに、第２の実施例において、積層体の上面に、ＤＣ−ＤＣコンバータのＩＣを実装し、ＤＣ−ＤＣコンバータのＩＣを積層体に形成された入力端子や外部端子に接続しても良い。
【符号の説明】
【００１７】
Ｌ１ コイル
Ｚ１ インピーダンス素子
Ｃ１ コンデンサ
２１Ａ〜２１Ｃ、２２Ａ〜２２Ｄ 絶縁体層
２３Ａ〜２２Ｃ コイル用導体パターン
２４Ａ〜２４Ｃ 導体パターン
【特許請求の範囲】
【請求項１】
絶縁体層と導体パターンを積層し、これらの積層体内に回路素子が形成された積層型電子部品において、
絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とを積層し、
これらの積層体内に、入力端子と出力端子間に外部端子を介して直列に接続された該コイルと該インピーダンス素子が形成されたことを特徴とする積層型電子部品。
【請求項２】
前記積層体の前記コイル部と前記インピーダンス部間に磁気結合防止層を設けた請求項１に記載の積層型電子部品。
【請求項３】
前記積層体内にコンデンサを形成し、前記コイルと前記インピーダンス素子の接続点とアース間に該コンデンサを接続した請求項１又は請求項２に記載の積層型電子部品。
【請求項４】
前記コイルと前記インピーダンス素子の接続点が接続された前記外部端子は半導体素子のフィードバック端に接続するための端子である請求項１乃至請求項３に記載の積層型電子部品。
【請求項１】
絶縁体層と導体パターンを積層し、これらの積層体内に回路素子が形成された積層型電子部品において、
絶縁体層と導体パターンを積層し、絶縁体層間の導体パターンを螺旋状に接続してコイルが形成されたコイル部と、絶縁体層と導体パターンを積層してインピーダンス素子が形成されたインピーダンス部とを積層し、
これらの積層体内に、入力端子と出力端子間に外部端子を介して直列に接続された該コイルと該インピーダンス素子が形成されたことを特徴とする積層型電子部品。
【請求項２】
前記積層体の前記コイル部と前記インピーダンス部間に磁気結合防止層を設けた請求項１に記載の積層型電子部品。
【請求項３】
前記積層体内にコンデンサを形成し、前記コイルと前記インピーダンス素子の接続点とアース間に該コンデンサを接続した請求項１又は請求項２に記載の積層型電子部品。
【請求項４】
前記コイルと前記インピーダンス素子の接続点が接続された前記外部端子は半導体素子のフィードバック端に接続するための端子である請求項１乃至請求項３に記載の積層型電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２４３８２９（Ｐ２０１１−２４３８２９Ａ）
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願番号】特願２０１０−１１６０５０（Ｐ２０１０−１１６０５０）
【出願日】平成２２年５月２０日（２０１０．５．２０）
【出願人】（０００００３０８９）東光株式会社 (243)
【Ｆターム（参考）】
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願日】平成２２年５月２０日（２０１０．５．２０）
【出願人】（０００００３０８９）東光株式会社 (243)
【Ｆターム（参考）】
[ Back to top ]