説明

空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置

【課題】結合係数の温度依存性を低減しつつ、外部磁束に起因するノイズの影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行う。
【解決手段】ゲートドライブ用PWM信号SU1の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1´をそれぞれ生成する変換回路KU1および空芯型絶縁トランスTU1の2次巻線に発生する電圧パルスのレベルに基づいてゲートドライブ用PWM信号SU1を復元する復元回路を設け、空芯型絶縁トランスTU1には、ゲートドライブ用PWM信号SU1の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1´をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設ける。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置に関し、特に、パルス信号の立ち上がりを伝送するトランスとパルス信号の立ち下がりを伝送するトランスとが別個に設けられた信号伝送回路に適用して好適なものである。
【背景技術】
【0002】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図14は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図14において、車両駆動システムには、昇降圧コンバータ102に電力を供給する電源101、電圧の昇降圧を行う昇降圧コンバータ102、昇降圧コンバータ102から出力された電圧を3相電圧に変換するインバータ103および車両を駆動する電動機104が設けられている。なお、電源101は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
【0003】
そして、車両駆動時には、昇降圧コンバータ102は、電源101の電圧(例:280V)を電動機104の駆動に適した電圧(例:750V)に昇圧し、インバータ103に供給する。そして、スイッチング素子をオン/オフ制御することにより、昇降圧コンバータ102にて昇圧された電圧を3相電圧に変換して、電動機104の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。
【0004】
一方、車両の制動時には、インバータ103は、電動機104の各相に生じる電圧に同期してスイッチング素子をオン/オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ102に供給する。そして、昇降圧コンバータ102は、電動機104から生じる電圧(例:750V)を電源101の電圧(例:280V)に降圧して電力の回生動作を行うことができる。
【0005】
図15は、図14の昇降圧コンバータの概略構成を示すブロック図である。
図15において、昇降圧コンバータ102には、エネルギーの蓄積を行うリアクトルL、電荷の蓄積を行うコンデンサC、インバータ103に流入する電流を通電および遮断するスイッチング素子SW1、SW2、スイッチング素子SW1、SW2の導通および非導通を指示する制御信号をそれぞれ生成する制御回路111、112が設けられている。
【0006】
そして、スイッチング素子SW1、SW2は直列に接続されるとともに、スイッチング素子SW1、SW2の接続点には、リアクトルLを介して電源101が接続されている。ここで、スイッチング素子SW1には、制御回路111からの制御信号に従ってスイッチング動作を行うIGBT(Insulated Gate Bipolar Transistor)105が設けられ、IGBT105に流れる電流と逆方向に電流を流すフライホイールダイオードD1がIGBT105に並列に接続されている。
【0007】
また、スイッチング素子SW2には、制御回路112からの制御信号に従ってスイッチング動作を行うIGBT106が設けられ、IGBT106に流れる電流と逆方向に電流を流すフライホイールダイオードD2がIGBT106に並列に接続されている。そして、IGBT106のコレクタは、コンデンサCおよびインバータ103の双方に接続されている。
【0008】
図16は、昇圧動作時に図15のリアクトルLに流れる電流の波形を示す図である。
図16において、昇圧動作では、スイッチング素子SW1のIGBT105がオン(導通)すると、IGBT105を介してリアクトルLに電流Iが流れ、LI2/2のエネルギーがリアクトルLに蓄積される。
次に、スイッチング素子SW1のIGBT105がオフ(非導通)すると、スイッチング素子SW2のフライホイールダイオードD2に電流が流れ、リアクトルLに蓄えられたエネルギーがコンデンサCに送られる。
【0009】
一方、降圧動作では、スイッチング素子SW2のIGBT106がオン(導通)するとIGBT106を介してリアクトルLに電流Iが流れ、LI2/2のエネルギーがリアクトルLに蓄積される。
次に、スイッチング素子SW2のIGBT106がオフ(非導通)すると、スイッチング素子SW1のフライホイールダイオードD1に電流が流れ、リアクトルLに蓄えられたエネルギーが電源101へ回生される。
【0010】
ここで、スイッチング素子のオン時間(ON Duty)を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の(1)式にて求めることができる。
L/VH=ON Duty(%) (1)
ただし、VLは電源電圧、VHは昇降圧後の電圧、ON Dutyはスイッチング素子SW1、SW2のスイッチング周期に対する導通期間の割合である。
【0011】
ここで、実際には負荷の変動、電源電圧VLの変動などがあるので、昇降圧後の電圧VHを監視し、昇降圧後の電圧VHが目標値となるように、スイッチング素子SW1、SW2のオン時間(ON Duty)の制御が行われている。
また、車体筐体に接地される制御回路111、112側は低圧であり、スイッチング素子SW1、SW2に接続されるアーム側は高圧となる。このため、スイッチング素子SW1、SW2の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、絶縁トランスを用いて制御回路111、112と電気的に絶縁しながら信号の授受が行われる。
【0012】
図17は、従来の信号伝送用絶縁トランスの概略構成を示す平面図である。
図17において、絶縁トランスには、磁気コアMCが設けられ、磁気コアMCには1次巻線M1および2次巻線M2が巻かれている。なお、磁気コアMCは、フェライトやパーマロイなどの強磁性体にて構成することができる。そして、1次巻線M1に印加された電流により生成された磁束φは磁気コアMCにて集束され、磁気コアMC内を通過して第2次巻線M2を鎖交し、2次巻線M2の両端にdφ/dTなる電圧が発生する。ここで、磁気コアMCを用いることにより閉磁路を形成することができ、外部磁界の影響を軽減しつつ、1次巻線M1と2次巻線M2との間の結合係数を高くすることができる。
【0013】
また、特許文献1には、バスを介して相互接続された第1の装置と第2の装置の間に配置されたアイソレーション・バリヤからなるインターフェースを介してNRZデータ信号を伝送する方法において、アイソレーション・バリヤとしてパルス変成器を用いる方法が開示されている。
【特許文献1】特許第3399950号公報
【発明の開示】
【発明が解決しようとする課題】
【0014】
しかしながら、信号伝送用絶縁トランスとしてコア付きトランスを用いる方法では、磁性体の透磁率の温度特性の影響を受け、結合係数の温度依存性が大きい上に、低価格化および小型化が困難であるという問題があった。また、コア付きトランスを介してPWM信号自体を直接送ることができず、高周波で変調した変調信号を2次巻線で受信してから復調する必要があるので、回路規模が大きくなるという問題があった。
【0015】
一方、信号伝送用絶縁トランスとして空芯トランスを用いる方法では、磁気コアを用いていないので、低価格化および小型化は可能だが、磁気回路が閉じていないため、外部磁束がノイズとして2次巻線に重畳し易く、誤動作を招く危険性があった。
そこで、本発明の目的は、結合係数の温度依存性を低減しつつ、外部磁束に起因するノイズの影響を軽減するとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うことが可能な空芯型絶縁トランス、空芯型絶縁トランスを用いた信号伝送回路および電力変換装置を提供することである。
【課題を解決するための手段】
【0016】
上述した課題を解決するために、請求項1記載の空芯型絶縁トランスによれば、パルス信号の立ち上がり側を伝送するセット用絶縁トランスと、パルス信号の立ち下がり側を伝送するリセット用絶縁トランスとを備え、前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする。
【0017】
これにより、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることが可能となるとともに、パルス信号のパルス幅が長い場合においても、1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、信号伝送用絶縁トランスとして空芯トランスを用いた場合においても、外部磁束がノイズとして2次巻線に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、1次巻線および2次巻線の導体断面積が小さくなった場合においても、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。
【0018】
また、請求項2記載の空芯型絶縁トランスによれば、前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする。
【0019】
これにより、絶縁トランスをセット用とリセット用に分けた場合においても、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることを可能としつつ、1次巻線、2次巻線の第1巻線および第2巻線を積層することが可能となる。このため、絶縁トランスが占有する実装面積の増大を抑制しつつ、外部磁束がノイズとして2次巻線に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。
【0020】
また、請求項3記載の空芯型絶縁トランスによれば、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線の巻き方向が互いに相違し、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線の巻き方向が互いに相違することを特徴とする。
これにより、セット用2次巻線の第1巻線に発生する起電圧およびリセット用2次巻線の第2巻線に発生する起電圧とを互いに逆相にすることが可能となるとともに、リセット用2次巻線の第1巻線に発生する起電圧およびセット用2次巻線の第2巻線に発生する起電圧とを互いに逆相にすることが可能となる。
【0021】
このため、セット用1次巻線、セット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とを同軸状に配置するとともに、リセット用1次巻線、リセット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とを同軸状に配置したために、セット側での信号伝送にてリセット側の2次巻線にも逆位相で信号伝送され、リセット側での信号伝送にてセット側の2次巻線にも逆位相で信号伝送される場合においても、これらの信号伝送のタイミングをずらすことができる。この結果、これらの信号伝送のタイミングを検出することで、セット側での信号伝送にてリセット側の2次巻線にも逆位相で信号伝送されたり、リセット側での信号伝送にてセット側の2次巻線にも逆位相で信号伝送されたりするのを防止することができる。
【0022】
また、請求項4記載の空芯型絶縁トランスを用いた信号伝送回路によれば、パルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、前記パルス信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスと、前記パルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスと、前記セット用絶縁トランスの2次巻線および前記リセット用絶縁トランスの2次巻線に発生する電圧パルスのレベルに基づいて前記パルス信号を復元する復元回路とを備え、前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする。
【0023】
これにより、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることが可能となるとともに、パルス信号のパルス幅が長い場合においても、1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、信号伝送用絶縁トランスとして空芯トランスを用いた場合においても、外部磁束がノイズとして2次巻線に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。
【0024】
また、請求項5記載の空芯型絶縁トランスを用いた信号伝送回路によれば、前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置され、前記セット用2次巻線にて検出されるセット側受信電圧がセット用判定閾値に到達する時刻と、前記リセット用2次巻線にて検出されるリセット側受信電圧がリセット用判定閾値に到達する時刻とを比較する比較回路と、前記セット用判定閾値または前記リセット用判定閾値にそれぞれ到達する時刻が早い方のセット側受信電圧またはリセット側受信電圧を有効とする判定回路をさらに備えることを特徴とする。
【0025】
これにより、セット用1次巻線、セット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とを同軸状に配置するとともに、リセット用1次巻線、リセット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とを同軸状に配置したために、セット側での信号伝送にてリセット側の2次巻線にも逆位相で信号伝送され、リセット側での信号伝送にてセット側の2次巻線にも逆位相で信号伝送される場合においても、これらの逆位相で伝送される信号を無効とすることができ、絶縁トランスが占有する実装面積の増大を抑制しつつ、元のパルス信号を復元することができる。
【0026】
また、請求項6記載の電力変換装置によれば、負荷へ流入する電流を通電および遮断するスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスとを備え、前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする。
【0027】
これにより、2次巻線として複数の巻線を設けることで、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることができ、磁気コアを用いることなく、外部磁束がノイズとして2次巻線に重畳することを低減することが可能となるとともに、制御信号のパルス幅が長い場合においても、1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、誤動作を招く危険性を回避しつつ、制御回路側とスイッチング素子側とを電気的に絶縁しながら信号の授受を行わせることが可能となるとともに、1次巻線および2次巻線の導体断面積が小さくなった場合においても、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。
【発明の効果】
【0028】
以上説明したように、本発明によれば、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることが可能となるとともに、1次巻線に励磁電流を流す期間を短くして大電流を流すことが可能となる。このため、信号伝送用絶縁トランスとして空芯トランスを用いた場合においても、外部磁束がノイズとして2次巻線に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、1次巻線に流れる平均励磁電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線の溶断を防止することができる。
【発明を実施するための最良の形態】
【0029】
以下、本発明の実施形態に係る空芯型絶縁トランスについて図面を参照しながら説明する。
図1は、本発明の一実施形態に係る空芯型絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュール(IPM:Inteligent Power Module)の概略構成を示すブロック図である。
図1において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子SWU、SWDおよびスイッチング素子SWU、SWDの導通および非導通を指示する制御信号をそれぞれ生成する制御回路1が設けられている。ここで、制御回路1は、CPU4または論理IC、あるいは論理ICとCPUが搭載されたシステムLSIなどで構成することができる。
【0030】
また、スイッチング素子SWU、SWDはそれぞれ上アーム2用および下アーム3用として動作するように直列に接続されている。そして、スイッチング素子SWUには、ゲート信号SU4に基づいてスイッチング動作を行うIGBT6が設けられ、IGBT6に流れる電流と逆方向に電流を流すフライホイールダイオードDU1がIGBT6に並列に接続されている。また、IGBT6が形成されたチップには、チップの温度変化に起因するダイオードDU2のVF変化を測定原理として用いた温度センサ、および抵抗RU1、RU2を介してIGBT6のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【0031】
また、スイッチング素子SWDには、ゲート信号SD4に従ってスイッチング動作を行うIGBT5が設けられ、IGBT5に流れる電流と逆方向に電流を流すフライホイールダイオードDD1がIGBT5に並列に接続されている。また、IGBT5が形成されたチップには、チップの温度変化に起因するダイオードDD2のVF変化を測定原理として用いた温度センサ、およびIGBT5のエミッタ電流を抵抗RD1、RD2を介して分流して主回路電流を検出する電流センサが設けられている。
【0032】
そして、上アーム2側には、温度センサからの過熱検知信号SU6および電流センサからの過電流検知信号SU5を監視しながら、IGBT6の制御端子を駆動するためのゲート信号SU4を生成する保護機能付きゲートドライバIC8が設けられるとともに、IGBT6の温度に対応したPWM信号を生成するアナログPWM変換器CUが設けられている。なお、保護機能付きゲートドライバIC8には、スイッチング素子SWD、SWUの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子SWD、SWUの状態信号を生成することができる。
【0033】
また、下アーム3側には、温度センサからの過熱検知信号SD6および電流センサからの過電流検知信号SD5を監視しながら、IGBT5の制御端子を駆動するためのゲート信号SD4を生成する保護機能付きゲートドライバIC7が設けられるとともに、IGBT5の温度に対応したPWM信号を生成するアナログPWM変換器CDが設けられている。
【0034】
また、制御回路1には、CPU4から出力されたゲートドライブ用PWM信号SU0、SD0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1、SD1をそれぞれ生成する変換回路KU1、KD1および空芯型絶縁トランスTU1、TD1の2次巻線に発生する電圧パルスのレベルに基づいてゲートドライブ用PWM信号SU0、SD0を復元する復元回路PU1、PD1が設けられている。
また、車体筐体に接地される制御回路1側と、高圧となる上アーム2側および下アーム3側との間には、空芯型絶縁トランスTU1〜TU3、TD1〜TD3がそれぞれ介挿され、制御回路1では、空芯型絶縁トランスTU1〜TU3、TD1〜TD3を用いて上アーム2側および下アーム3側と電気的に絶縁しながら信号の授受が行われる。
【0035】
すなわち、上アーム2側において、ゲートドライブ用PWM信号SU0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1は、空芯型絶縁トランスTU1を介して復元回路PU1に入力される。また、保護機能付きゲートドライバIC8から出力されたアラーム信号SU2は、空芯型絶縁トランスTU2を介してCPU4に入力される。また、アナログPWM変換器CUから出力されたIGBTチップ温度PWM信号SU3は、空芯型絶縁トランスTU3を介してCPU4に入力される。
【0036】
一方、下アーム3側において、ゲートドライブ用PWM信号SD0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SD1は、空芯型絶縁トランスTD1を介して復元回路PD1に入力される。また、保護機能付きゲートドライバIC7から出力されたアラーム信号SD2は、空芯型絶縁トランスTD2を介してCPU4に入力される。また、アナログPWM変換器CDから出力されたIGBTチップ温度PWM信号SD3は、空芯型絶縁トランスTD3を介してCPU4に入力される。
【0037】
ここで、空芯型絶縁トランスTU1〜TU3、TD1〜TD3には、送信側の1次巻線および受信側の2次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスTU1〜TU3、TD1〜TD3の2次巻線には、2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が設けられている。そして、空芯型絶縁トランスTU1〜TU3、TD1〜TD3の1次巻線と2次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスTU1〜TU3、TD1〜TD3は、半導体プロセス技術などの微細加工技術によって形成することができる。
【0038】
また、空芯型絶縁トランスTU1には、CPU4から出力されたゲートドライブ用PWM信号SU0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよく、空芯型絶縁トランスTD1には、CPU4から出力されたゲートドライブ用PWM信号SD0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SD1をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよい。
【0039】
そして、CPU4は、IGBT5、6の導通または非導通をそれぞれ指示するゲートドライブ用PWM信号SD0、SU0を生成し、変換回路KD1、KU1にそれぞれ入力する。そして、変換回路KD1、KU1は、ゲートドライブ用PWM信号SD0、SU0がCPU4から入力されると、ゲートドライブ用PWM信号SU0、SD0の立ち上がりエッジおよび立ち下がりエッジに応じたゲートドライブ用パルス信号SU1、SD1をそれぞれ生成し、このゲートドライブ用パルス信号SU1、SD1に基づいて、絶縁トランスTD1、TU1の1次巻線に励磁電流が流れるように空芯型絶縁トランスTD1、TU1を駆動することができる。
【0040】
そして、ゲートドライブ用パルス信号SD1、SU1に基づいて絶縁トランスTD1、TU1が駆動されると、空芯型絶縁トランスTD1、TU1は、このゲートドライブ用パルス信号SD1、SU1を復元回路PU1、PD1にそれぞれ絶縁伝送する。そして、復元回路PU1、PD1は、ゲートドライブ用パルス信号SD1、SU1が空芯型絶縁トランスTD1、TU1をそれぞれ介して絶縁伝送されると、このゲートドライブ用パルス信号SD1、SU1に基づいて元のゲートドライブ用PWM信号SD0、SU0をそれぞれ復元し、保護機能付きゲートドライバIC7、8にそれぞれ入力する。そして、保護機能付きゲートドライバIC7、8は、ゲートドライブ用PWM信号SD0、SU0にそれぞれ基づいてゲート信号SD4、SU4を生成し、IGBT5、6の制御端子をそれぞれ駆動することにより、IGBT5、6をそれぞれスイッチング動作させる。
【0041】
ここで、温度センサから出力された過熱検知信号SD6、SU6が保護機能付きゲートドライバIC7、8にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号SD5、SU5が保護機能付きゲートドライバIC7、8にそれぞれ入力される。そして、保護機能付きゲートドライバIC7、8は、IGBT5、6が破壊しない閾値を超過した場合には、空芯型絶縁トランスTD2、TU2をそれぞれ介してCPU4にアラーム信号SD2、SU2を伝送する。そして、CPU4は、保護機能付きゲートドライバIC7、8からアラーム信号SD2、SU2をそれぞれ受け取ると、ゲートドライブ用PWM信号SD1、SU1の生成をそれぞれ停止することにより、IGBT5、6に流れる電流を遮断する。
【0042】
なお、保護機能付きゲートドライバIC7、8は、温度センサから出力された過熱検知信号SD6、SU6および電流センサから出力された過電流検知信号SD5、SU5に基づいて、IGBTが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号SD2、SU2を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号SD6、SU6がアナログPWM変換器CD、CUにそれぞれ入力される。そして、アナログPWM変換器CD、CUは、過熱検知信号SD6、SU6のアナログ値をデジタル信号にそれぞれ変換することにより、IGBTチップ温度PWM信号SD3、SU3をそれぞれ生成し、空芯型絶縁トランスTD3、TU3をそれぞれ介してCPU4にIGBTチップ温度PWM信号SD3、SU3を伝送する。そして、CPU4は、IGBTチップ温度PWM信号SD3、SU3からIGBT5、6のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、IGBT5、6のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
【0043】
ここで、空芯型絶縁トランスTU1〜TU3、TD1〜TD3の2次巻線として複数の巻線を設けることで、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることができ、磁気コアを用いることなく、外部磁束がノイズとして2次巻線に重畳することを低減することができる。このため、誤動作を招く危険性を回避しつつ、制御回路1側と上アーム2側および下アーム3側とを電気的に絶縁しながら信号の授受を行わせることが可能となるとともに、昇降圧コンバータ用インテリジェントパワーモジュールの低価格化および小型化を図ることができる。
【0044】
また、空芯型絶縁トランスTU1〜TU3、TD1〜TD3の1次巻線と2次巻線とを微細加工技術によって形成することにより、1次巻線と2次巻線の巻径を小さくすることが可能となるとともに、1次巻線と2次巻線との間隔を小さくすることができる。このため、1次巻線と2次巻線との結合係数を高めつつ、1次巻線および2次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上させることが可能となる。
【0045】
また、ゲートドライブ用PWM信号SU0、SD0の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号SU1、SD1を空芯型絶縁トランスTU1、TD1を介して伝送し、空芯型絶縁トランスTU1、TD1の2次側でゲートドライブ用PWM信号SU0、SD0を復元することにより、ゲートドライブ用PWM信号SU0、SD0のパルス幅が長い場合においても、空芯型絶縁トランスTU1、TD1の1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、空芯型絶縁トランスTU1、TD1の1次巻線と2次巻線とを微細加工技術によって形成したために、空芯型絶縁トランスTU1、TD1の1次巻線および2次巻線の導体断面積が小さくなった場合においても、空芯型絶縁トランスTU1、TD1の1次巻線に流れる平均励磁電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線の溶断を防止することができる。
【0046】
図2は、本発明の第1実施形態に係る空芯型絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図2において、排他的論理和回路202の一方の入力端子には制御信号S11が遅延素子201を介して入力されるとともに、排他的論理和回路202の他方の入力端子には制御信号S11が直接入力される。また、論理積回路204の一方の入力端子には、排他的論理和回路202からの出力が入力されるとともに、論理積回路204の他方の入力端子には、制御信号S11が直接入力される。さらに、論理積回路205の一方の入力端子には、排他的論理和回路202からの出力が入力されるとともに、論理積回路204の他方の入力端子には、制御信号S11がインバータ203を介して入力される。
【0047】
また、Nチャンネル電界効果型トランジスタ207のドレインは抵抗206を介してセット用絶縁トランス210の1次巻線の一端に接続されるとともに、Nチャンネル電界効果型トランジスタ209のドレインは抵抗208を介してリセット用絶縁トランス218の1次巻線の一端に接続されている。
そして、論理積回路204の出力はNチャンネル電界効果型トランジスタ208のゲートに接続されるとともに、論理積回路205の出力はNチャンネル電界効果型トランジスタ209のゲートに接続されている。また、セット用絶縁トランス210の1次巻線の他端およびリセット用絶縁トランス218の1次巻線の他端は電源電圧Vcc1に固定されている。また、セット用絶縁トランス210の2次巻線の両端は抵抗211を介して互いに接続され、リセット用絶縁トランス218の2次巻線の両端は抵抗219を介して互いに接続されている。また、抵抗212の一端は電源電圧Vcc2に接続されるとともに、抵抗212、213の接続点の電位がVthとなるように抵抗212、213が直列接続されている。
【0048】
そして、コンパレータ215、216の非反転入力端子はVthの電位に固定されるとともに、コンパレータ215の反転入力端子はセット用絶縁トランス210の2次巻線の一端に接続され、コンパレータ216の反転入力端子はリセット用絶縁トランス218の2次巻線の一端に接続されている。また、コンパレータ215の出力はフリップフロップ217のセット端子に接続され、コンパレータ216の出力はフリップフロップ217のリセット端子に接続されている。
なお、セット用絶縁トランス210の2次巻線およびリセット用絶縁トランス218の2次巻線には、これらの2次巻線をそれぞれ鎖交する外部磁束による起電圧を打ち消し合うとともに、これらの2次巻線をそれぞれ鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線を設けることができる。
【0049】
そして、図1のスイッチング素子SWD、SWUの導通および非導通をそれぞれ指示する制御信号S11と、この制御信号S11を遅延素子201で遅らせた信号とが排他的論理和回路202に入力され、排他的論理和回路202にて排他論理和がとられることにより、制御信号S11の“0”から“1”へのエッジに同期したエッジ信号S12−1および“1”から“0”へのエッジに同期したエッジ信号S12−2が抽出される。そして、これらのエッジ信号S12−1、S12−2は、論理積回路204、205に入力され、論理積回路204にて制御信号S11との論理積がとられることにより、立ち上がりエッジパルスS13が生成されるとともに、論理積回路205にて制御信号S11の反転信号との論理積がとられることにより、論理積回路205にて立ち下がりエッジパルスS14が生成される。
【0050】
そして、論理積回路204にて生成された立ち上がりエッジパルスS13はNチャンネル電界効果型トランジスタ209のゲートに入力されるとともに、論理積回路205にて生成された立ち下がりエッジパルスS14はNチャンネル電界効果型トランジスタ207のゲートに入力され、制御信号S11の立ち上がりと立ち下がりとでは、セット用絶縁トランス210の1次巻線およびリセット用絶縁トランス218の1次巻線に流れるパルス電流のタイミングが互いに異なるような動作を行うことができる。
セット用絶縁トランス210の2次巻線およびリセット用絶縁トランス218の2次巻線側に発生した起電力は、Vthの閾値に設定されたコンパレータ215、216にそれぞれ導かれる。
【0051】
そして、制御信号S11の立ち上がりエッジでは、セット用絶縁トランス210の2次側巻線の端子電圧のレベルの変化に伴って、コンパレータ215からパルスS15が送出され、制御信号S11の立ち下がりエッジでは、リセット用絶縁トランス218の2次側巻線の端子電圧のレベルの変化に伴って、コンパレータ216からパルスS16が出力される。そして、これらのパルスS15、S16がRSフリップフロップ217に入力されると、コンパレータ215からのパルスS15にてRSフリップフロップ217がセットされるとともに、コンパレータ216からのパルスS16にてRSフリップフロップ217がリセットされ、送信側の制御信号S11が復元された制御信号S17を受信側で生成することができる。
【0052】
図3は、図2の信号伝送回路に適用される空芯型絶縁トランスの概略構成を示す外観図である。
図3において、図1の空芯型絶縁トランスTU1、TD1には、送信側の役割を担う1次巻線M11を設けるとともに、受信側の役割を担う2次巻線の第1巻線M21および第2巻線M22をそれぞれ設けることができる。ここで、2次巻線の第1巻線M21および第2巻線M22は、2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、2次巻線を鎖交する信号磁束を強め合うよう構成することができる。
【0053】
例えば、2次巻線の第1巻線M21と第2巻線M22の巻き方向を互いに異ならせるとともに、2次巻線の第1巻線M21と第2巻線M22とを近接して配置することができる。さらに、1次巻線M11と2次巻線の第1巻線M21とは同軸状に配置するとともに、1次巻線M11と2次巻線の第1巻線M21の巻き方向は同一とすることができる。また、2次巻線の第1巻線M21の終端を第2巻線M22の始端に接続するか、または2次巻線の第1巻線M21の始端を第2巻線M22の終端に接続することができる。なお、2次巻線の第1巻線M21と第2巻線M22の巻数は概ね同一とすることが好ましい。
【0054】
これにより、2次巻線に設けられた第1巻線M21と第2巻線M22の巻き方向を互いに異ならせることで、2次巻線に鎖交する外部磁束による起電圧を打ち消し合わせることができる。このため、信号伝送用絶縁トランスとして空芯型絶縁トランスTU1、TD1を用いた場合においても、外部磁束がノイズとして2次巻線に重畳することを低減することができ、誤動作を招く危険性を回避しつつ、昇降圧コンバータ用インテリジェントパワーモジュールの低価格化および小型化を図ることができる。
【0055】
図4は、図3の空芯型絶縁トランスにおける外部磁束の鎖交状態を示す図である。
図4において、外部磁束Φoは、2次巻線の第1巻線M21および第2巻線M22の双方に同一方向から概ね均等に鎖交する。
図5は、図3の空芯型絶縁トランスにおける信号磁束の鎖交状態を示す図である。
図5において、1次巻線M11に流れた信号電流によって形成される信号磁束Φsは、1次巻線M11の軸を中心として周回するように形成され、1次巻線M11の同軸上に配置された2次巻線の第1巻線M21に大部分が鎖交し、2次巻線の第2巻線M22には一部分が鎖交する。
なお、周回する巻線に鎖交する磁束が変化する場合、巻線の両端の発生電圧は下記のファラデーの法則にて表すことができる。
【0056】
【数1】

【0057】
この(2)式から判るように、磁束変化によって生じる電圧の符号に影響を与える因子は、巻線の巻方向(dS)および磁束の向き(B)である。主回路電流によって発生される外部磁束Φoによる起電圧は、2次巻線の第1巻線M21と第2巻線M22で巻き方向が異なるため、符号が異なる同等値の起電圧となり、お互いに打ち消し合うことができる。この起電圧の打ち消し合いは、2次巻線の第1巻線M21と第2巻線M22の巻数が概ね等しい場合に最も効果的である。
【0058】
一方、信号磁束Φsに対しては、2次巻線の第1巻線M21および第2巻線M22ともに同一方向に起電圧が発生し、起電圧レベルは大きくなる。以上のような構成を用いることにより、信号磁束Φsによる起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、図1の空芯型絶縁トランスTU1、TD1を用いた場合においても、信号のS/N比を高めることが可能となる。
【0059】
なお、上述した実施形態では、2次巻線の第1巻線M21と第2巻線M22の巻き方向を互いに異ならせるとともに、2次巻線の第1巻線M21の終端を第2巻線M22の始端に接続するか、または2次巻線の第1巻線M21の始端を第2巻線M22の終端に接続する方法について説明したが、2次巻線の第1巻線M21と第2巻線M22の巻き方向を同一とするとともに、2次巻線の第1巻線M21の始端を第2巻線M22の始端に接続するか、または2次巻線の第1巻線M21の終端を第2巻線M22の終端に接続するようにしてもよい。
【0060】
また、上述した実施形態では、1次巻線M11と、2次巻線の第1巻線M21の巻き方向を同一としたが、これらの巻線の巻き方向が逆でも良く、この場合には信号磁束Φsによる出力電圧の符号が変わるのみで、外部磁束Φoの影響を抑制する効果は変わらない。
また、図3において示した巻線は縦方向に形成されているが、微細加工技術によって形成される平面型コイルを用いるようにしてもよい。
【0061】
図6(a1)は、本発明の第2実施形態に係るセット用絶縁トランスの概略構成を示す断面図、図6(a2)は、図6(a1)のセット用絶縁トランスの概略構成を示す平面図、図6(b1)は、本発明の第2実施形態に係るリセット用絶縁トランスの概略構成を示す断面図、図6(b2)は、図6(b1)のリセット用絶縁トランスの概略構成を示す平面図である。
【0062】
図6(a1)および図6(a2)において、セット用絶縁トランスには、基板11aおよび基板21aが設けられている。そして、基板11aには引き出し配線層12aが埋め込まれるとともに、基板11a上には1次コイルパターン14aが形成されている。そして、1次コイルパターン14aは引き出し部13aを介して引き出し配線層12aに接続されている。そして、1次コイルパターン14a上には平坦化膜15aが形成され、平坦化膜15a上には、絶縁層16aを介して2次コイルパターン17aが形成され、2次コイルパターン17aは保護膜18aにて覆われている。
【0063】
一方、基板21aには引き出し配線層22aが埋め込まれるとともに、基板21a上には2次コイルパターン24aが形成されている。そして、2次コイルパターン24aは引き出し部23aを介して引き出し配線層22aに接続されている。そして、2次コイルパターン24aは保護膜25aにて覆われている。
ここで、1次コイルパターン14aおよび2次コイルパターン17aは巻き方向を時計回りに設定するとともに、2次コイルパターン24aは巻き方向を反時計回りに設定し、2次コイルパターン17a、24aは互いに近接して配置することができる。さらに、2次コイルパターン17aの終端を2次コイルパターン24aの始端に接続するか、または2次コイルパターン17aの始端を2次コイルパターン24aの終端に接続することができる。
【0064】
この場合、外部磁束Φoは、セット用絶縁トランスの2次コイルパターン17a、24aの双方に同一方向から概ね均等に鎖交する。一方、セット用絶縁トランスの1次コイルパターン14aに流れた信号電流によって形成される信号磁束Φsは、1次コイルパターン14aの軸を中心として周回するように形成され、1次コイルパターン14aの同軸上に配置された2次コイルパターン17aに大部分が鎖交し、2次コイルパターン24aには一部分が鎖交する。このため、セット用絶縁トランスの信号磁束Φsによる起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。
【0065】
また、セット用絶縁トランスの1次コイルパターン14aおよび2次コイルパターン17a、24aの巻径を小さくすることが可能となるとともに、1次コイルパターン14aと2次コイルパターン17aとの間隔を小さくすることができる。このため、セット用絶縁トランスの1次コイルパターン14aと2次コイルパターン17aとの結合係数を高めつつ、外部磁束Φoによるノイズとしての影響を低減することができ、S/N比を向上させることができる。
【0066】
また、図6(b1)および図6(b2)において、リセット用絶縁トランスには、基板11bおよび基板21bが設けられている。そして、基板11bには引き出し配線層12bが埋め込まれるとともに、基板11b上には1次コイルパターン14bが形成されている。そして、1次コイルパターン14bは引き出し部13bを介して引き出し配線層12bに接続されている。そして、1次コイルパターン14b上には平坦化膜15bが形成され、平坦化膜15b上には、絶縁層16bを介して2次コイルパターン17bが形成され、2次コイルパターン17bは保護膜18bにて覆われている。
【0067】
一方、基板21bには引き出し配線層22bが埋め込まれるとともに、基板21b上には2次コイルパターン24bが形成されている。そして、2次コイルパターン24bは引き出し部23bを介して引き出し配線層22bに接続されている。そして、2次コイルパターン24bは保護膜25bにて覆われている。
ここで、リセット用絶縁トランスの1次コイルパターン14bおよび2次コイルパターン17bは巻き方向を時計回りに設定するとともに、2次コイルパターン24bは巻き方向を反時計回りに設定し、2次コイルパターン17b、24bは互いに近接して配置することができる。さらに、リセット用絶縁トランスの2次コイルパターン17bの終端を2次コイルパターン24bの始端に接続するか、または2次コイルパターン17bの始端を2次コイルパターン24bの終端に接続することができる。
【0068】
この場合、外部磁束Φoは、リセット用絶縁トランスの2次コイルパターン17b、24bの双方に同一方向から概ね均等に鎖交する。一方、リセット用絶縁トランスの1次コイルパターン14bに流れた信号電流によって形成される信号磁束Φsは、1次コイルパターン14bの軸を中心として周回するように形成され、1次コイルパターン14bの同軸上に配置された2次コイルパターン17bに大部分が鎖交し、2次コイルパターン24bには一部分が鎖交する。このため、リセット用絶縁トランスの信号磁束Φsによる起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。
【0069】
また、リセット用絶縁トランスの1次コイルパターン14bおよび2次コイルパターン17b、24bの巻径を小さくすることが可能となるとともに、1次コイルパターン14bと2次コイルパターン17bとの間隔を小さくすることができる。このため、リセット用絶縁トランスの1次コイルパターン14bと2次コイルパターン17bとの結合係数を高めつつ、外部磁束Φoによるノイズとしての影響を低減することができ、S/N比を向上させることができる。
【0070】
図7および図8は、本発明の第3実施形態に係る空芯型絶縁トランスの製造方法を示す断面図である。
図7(a)において、As、P、Bなどの不純物を半導体基板51内に選択的に注入することにより、1次コイルパターン55aの中心からの引き出しを行うための引き出し拡散層52を半導体基板51に形成する。なお、半導体基板51の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択することができる。
【0071】
次に、図7(b)に示すように、引き出し拡散層52が形成された半導体基板51上にプラズマCVDなどの方法にて絶縁層53を形成する。なお、絶縁層53の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図7(c)に示すように、フォトリソグラフィー技術を用いることにより、1次コイルパターン55aの中心からの引き出し部分に対応して開口部54aが設けられたレジストパターン54を絶縁層53上に形成する。
【0072】
次に、図7(d)に示すように、開口部54aが形成されたレジストパターン54をマスクとして絶縁層53をエッチングすることにより、1次コイルパターン55aの中心からの引き出し部分に対応した開口部53aを絶縁層53に形成する。
次に、図7(e)に示すように、レジストパターン54を薬品により絶縁層53から剥離する。
次に、図7(f)に示すように、スパッタや蒸着などの方法により、導電膜55を絶縁層53上に形成する。なお、導電膜55の材質としては、AlやCuなどの金属を用いることができる。
【0073】
次に、図7(g)に示すように、フォトリソグラフィー技術を用いることにより、1次コイルパターン55aに対応したレジストパターン56を形成する。
次に、図7(h)に示すように、レジストパターン56をマスクとして導電膜55をエッチングすることにより、1次コイルパターン55aを絶縁層53上に形成する。
次に、図7(i)に示すように、レジストパターン56を薬品により1次コイルパターン55aから剥離する。
【0074】
次に、図7(j)に示すように、1次コイルパターン55aが形成された絶縁層53上にプラズマCVDなどの方法にて平坦化膜57を形成する。なお、平坦化膜57の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。
次に、図7(k)に示すように、斜めエッチングあるいはCMP(Chemical Mechanical Polishing)などの方法により、平坦化膜57を平坦化し、平坦化層57の表面の凹凸を除去する。
次に、図7(l)に示すように、フォトリソグラフィー技術を用いることにより、2次コイルパターン60aの外端の配線取出し部分に対応して開口部58aが設けられたレジストパターン58を平坦化膜57上に形成する。
【0075】
次に、図8(a)に示すように、開口部58aが設けられたレジストパターン58をマスクとして平坦化膜57をエッチングすることにより、2次コイルパターン60aの外端の配線取出し部分に対応した開口部57aを平坦化膜57に形成する。
次に、図8(b)に示すように、レジストパターン58を薬品により平坦化膜57から剥離する。
【0076】
次に、図8(c)に示すように、1次コイルパターン55aと2次コイルパターン60aとの分離層59を平坦化膜57上に形成する。なお、分離層59の形成方法としては、ポリイミド層を平坦化膜57上に塗布する方法などを用いることができる。
次に、図8(d)に示すように、スパッタや蒸着などの方法により、導電膜60を分離層59上に形成する。なお、導電膜60の材質としては、AlやCuなどの金属を用いることができる。
【0077】
次に、図8(e)に示すように、フォトリソグラフィー技術を用いることにより、2次コイルパターン60aに対応したレジストパターン61を形成する。
次に、図8(f)に示すように、レジストパターン61をマスクとして導電膜60をエッチングすることにより、2次コイルパターン60aを分離層59上に形成する。
次に、図8(g)に示すように、レジストパターン61を薬品により2次コイルパターン60aから剥離する。
【0078】
次に、図8(h)に示すように、2次コイルパターン60aが形成された分離層59上にプラズマCVDなどの方法にて保護膜62を形成する。なお、保護膜62の材質としては、例えば、シリコン酸化膜またはシリコン窒化膜などを用いることができる。そして、フォトリソグラフィー技術およびエッチング技術を用いて保護膜62をパターニングすることにより、2次コイルパターン60aの端部および中央部を露出させる。
これにより、微細加工技術によって1次コイルパターン55a上に2次コイルパターン60aを積層することができ、1次コイルパターン55aおよび2次コイルパターン60aの巻径を小さくすることが可能となるとともに、1次コイルパターン55aと2次コイルパターン60aとの間隔を小さくすることができる。
【0079】
図9は、本発明の第4実施形態に係る空芯型絶縁トランスの概略構成を示す断面図である。
図9において、セット用絶縁トランスおよびリセット用絶縁トランスには、基板131、151が設けられている。そして、基板131には引き出し配線層132が埋め込まれるとともに、基板131上にはリセット用2次コイル第2巻線パターン134が形成されている。そして、リセット用2次コイル第2巻線パターン134は引き出し部133を介して引き出し配線層132に接続されている。そして、リセット用2次コイル第2巻線パターン134上には平坦化膜135が形成され、平坦化膜135上には、絶縁層136を介してセット用2次コイル第1巻線パターン139が形成されている。
【0080】
そして、セット用2次コイルパターン第1巻線139は引き出し部138を介して引き出し配線層137に接続されている。そして、セット用2次コイルパターン第1巻線139上には平坦化膜140が形成され、平坦化膜140上には、絶縁層141を介してセット用1次コイルパターン142が形成され、セット用1次コイルパターン142は保護膜143にて覆われている。
【0081】
一方、基板151には引き出し配線層152が埋め込まれるとともに、基板151上にはセット用2次コイル第2巻線パターン154が形成されている。そして、セット用2次コイル第2巻線パターン154は引き出し部153を介して引き出し配線層152に接続されている。そして、セット用2次コイル第2巻線パターン154上には平坦化膜155が形成され、平坦化膜155上には、絶縁層156を介してリセット用2次コイル第1巻線パターン159が形成されている。
【0082】
そして、リセット用2次コイル第1巻線パターン159は引き出し部158を介して引き出し配線層157に接続されている。そして、リセット用2次コイル第1巻線パターン159上には平坦化膜160が形成され、平坦化膜160上には、絶縁層161を介してリセット用1次コイルパターン162が形成され、リセット用1次コイルパターン162は保護膜163にて覆われている。
【0083】
なお、基板131、151としては、例えば、半導体基板131、151、引き出し配線層132、152としては、例えば、高濃度不純物拡散層、引き出し配線層137、157としては、例えば、Al配線層、平坦化膜135、140、155、160および絶縁層136、156としては、例えば、シリコン酸化膜、保護膜143、163としては、例えば、シリコン窒化膜、絶縁層141、161としては、例えば、ポリイミド膜を用いることができる。
【0084】
ここで、セット用絶縁トランスにおいて、セット用2次コイル第1巻線パターン139、セット用2次コイル第2巻線パターン154を鎖交する外部磁束による起電圧を打ち消し合うとともに、セット用2次コイルパターン第1巻線パターン139、セット用2次コイル第2巻線パターン154を鎖交する信号磁束による起電圧を強め合うよう構成することができる。また、リセット用絶縁トランスにおいて、リセット用2次コイル第2巻線パターン134、リセット用2次コイル第1巻線パターン159を鎖交する外部磁束による起電圧を打ち消し合うとともに、リセット用2次コイル第2巻線パターン134、リセット用2次コイル第1巻線パターン159を鎖交する信号磁束による起電圧を強め合うよう構成することができる。
【0085】
また、セット用絶縁トランスおよびリセット用絶縁トランスにおいて、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134の巻き方向が互いに相違し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159の巻き方向が互いに相違するよう構成することができる。
【0086】
例えば、セット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139は巻き方向を時計回りに設定するとともに、セット用2次コイル第2巻線パターン154は巻き方向を反時計回りに設定し、セット用2次コイル第1巻線パターン139、セット用2次コイル第2巻線パターン154は互いに近接して配置することができる。さらに、セット用2次コイル第1巻線パターン139の終端をセット用2次コイル第2巻線パターン154の始端に接続するか、またはセット用2次コイル第1巻線パターン139の始端をセット用2次コイ第2巻線ルパターン154の終端に接続することができる。
【0087】
また、リセット用1次コイルパターン162およびリセット用2次コイル第1巻線パターン159は巻き方向を時計回りに設定するとともに、リセット用2次コイル第2巻線パターン134は巻き方向を反時計回りに設定し、リセット用2次コイル第2巻線パターン134、リセット用2次コイル第1巻線パターン159は互いに近接して配置することができる。さらに、リセット用2次コイル第1巻線パターン159の終端をリセット用2次コイル第2巻線パターン134の始端に接続するか、またはリセット用2次コイル第2巻線パターン134の始端をリセット用2次コイル第2巻線パターン154の終端に接続することができる。
【0088】
図10(a)は、図9の空芯型絶縁トランスのセット用送信コイル動作時の磁束の鎖交状態を示す図、図10(B)は、図9の空芯型絶縁トランスのリセット用送信コイル動作時の磁束の鎖交状態を示す図である。
図10(a)において、外部磁束Φoは、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に鎖交する。一方、セット用1次コイルパターン142に流れた信号電流によって形成される信号磁束Φs1は、セット用1次コイルパターン142の軸を中心として周回するように形成され、セット用1次コイルパターン142の同軸上に配置されたセット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に大部分が鎖交し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159には一部分が鎖交する。このため、信号磁束Φs1による起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。
【0089】
また、セット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139、第2巻線パターン154の巻径を小さくすることが可能となるとともに、セット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139との間隔を小さくすることができる。このため、セット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139との結合係数を高めつつ、外部磁束Φoによるノイズとしての影響を低減することができ、S/N比を向上させることができる。
【0090】
図10(b)において、外部磁束Φoは、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に鎖交する。一方、リセット用1次コイルパタ第2巻線パターンーン162に流れた信号電流によって形成される信号磁束Φs2は、リセット用1次コイルパターン162の軸を中心として周回するように形成され、リセット用1次コイルパターン162の同軸上に配置されたセット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に大部分が鎖交し、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134には一部分が鎖交する。このため、信号磁束Φs2による起電圧レベルを高くし、主回路電流の外部磁束Φoによる起電圧レベルを抑制することができ、信号のS/N比を高めることが可能となる。
【0091】
また、リセット用1次コイルパターン162およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159の巻径を小さくすることが可能となるとともに、リセット用1次コイルパターン162およびリセット用2次コイル第1巻線パターン159との間隔を小さくすることができる。このため、リセット用1次コイルパターン162およびリセット用2次コイル第1巻線パターン159との結合係数を高めつつ、外部磁束Φoによるノイズとしての影響を低減することができ、S/N比を向上させることができる。
【0092】
また、パルス信号を絶縁伝送するためにセット用絶縁トランスおよびリセット用絶縁トランスを用いた場合においても、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交する外部磁束による起電圧を打ち消し合わせることを可能としつつ、リセット用2次コイル第2巻線パターン134上にセット用2次コイル第1巻線パターン139およびセット用1次コイルパターン142を順次積層するとともに、セット用2次コイル第2巻線パターン154上にリセット用2次コイル第1巻線パターン159およびリセット用1次コイルパターン162を順次積層することが可能となる。
【0093】
このため、セット用絶縁トランスおよびリセット用絶縁トランスが占有する実装面積の増大を抑制しつつ、外部磁束Φoがノイズとしてセット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に重畳することを低減し、誤動作を招く危険性を回避することが可能となるとともに、セット用1次コイルパターン142、リセット用1次コイルパターン162に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因するセット用1次コイルパターン142、リセット用1次コイルパターン162の溶断を防止することができる。
【0094】
また、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134の巻き方向が互いに相違し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159の巻き方向が互いに相違するよう構成することで、セット用2次コイル第1巻線パターン139に発生する起電圧およびリセット用2次コイル第2巻線パターン134に発生する起電圧を互いに逆相にすることが可能となるとともに、セット用2次コイル第2巻線パターン154に発生する起電圧およびリセット用2次コイル第1巻線パターン159に発生する起電圧を互いに逆相にすることが可能となる。
【0095】
このため、リセット用2次コイル第2巻線パターン134上にセット用2次コイル第1巻線パターン139およびセット用1次コイルパターン142を順次積層するとともに、セット用2次コイル第2巻線パターン154上にリセット用2次コイル第1巻線パターン159およびリセット用1次コイルパターン162を順次積層したために、セット側での信号伝送にてリセット用2次コイル第2巻線パターン134にも逆位相で信号伝送され、リセット側での信号伝送にてセット用2次コイル第2巻線パターン154にも逆位相で信号伝送される場合においても、これらの信号伝送のタイミングをずらすことができる。この結果、これらの信号伝送のタイミングを検出することで、セット側での信号伝送にてリセット用2次コイル第2巻線パターン134にも逆位相で信号伝送されたり、リセット側での信号伝送にてセット用2次コイル第2巻線パターン154にも逆位相で信号伝送されたりするのを防止することができる。
【0096】
図11は、図9の空芯型絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図11において、排他的論理和回路302の一方の入力端子には制御信号S21が遅延素子301を介して入力されるとともに、排他的論理和回路302の他方の入力端子には制御信号S21が直接入力される。また、論理積回路304の一方の入力端子には、排他的論理和回路302からの出力が入力されるとともに、論理積回路304の他方の入力端子には、制御信号S21が直接入力される。さらに、論理積回路305の一方の入力端子には、排他的論理和回路302からの出力が入力されるとともに、論理積回路304の他方の入力端子には、制御信号S21がインバータ303を介して入力される。
【0097】
また、セット用絶縁トランス310には、図9のセット用1次コイルパターン142およびセット用2次コイル第1巻線パターン139、第2巻線パターン154が設けられるとともに、リセット用絶縁トランス318には、図9のリセット用1次コイルパターン162およびリセット用2次コイルパターン第1巻線134、第2巻線159が設けられている。
【0098】
そして、Nチャンネル電界効果型トランジスタ307のドレインは抵抗306を介してセット用絶縁トランス310のセット用1次コイルパターン142の終端に接続されるとともに、セット用1次コイルパターン142の始端は電源電圧Vcc1に接続されている。
また、Nチャンネル電界効果型トランジスタ309のドレインは抵抗308を介してリセット用1次コイルパターン162の終端に接続されるとともに、リセット用1次コイルパターン162の始端は電源電圧Vcc1に接続されている。
【0099】
そして、論理積回路304の出力はNチャンネル電界効果型トランジスタ308のゲートに接続されるとともに、論理積回路305の出力はNチャンネル電界効果型トランジスタ309のゲートに接続されている。また、セット用2次コイル第1巻線パターン139、第2巻線パターン154の終端は抵抗311を介して互いに接続されるとともに、セット用2次コイル第1巻線パターン139、第2巻線パターン154の始端は互いに直接接続され、リセット用2次コイル第2巻線パターン134、第2巻線パターン159の終端は抵抗319を介して互いに接続されるとともに、セット用2次コイル第1巻線パターン134、第2巻線パターン159の始端は互いに直接接続されている。また、抵抗312の一端は電源電圧Vcc2に接続されるとともに、抵抗312、313の接続点の電位がVthとなるように抵抗312、313が直列接続されている。
【0100】
そして、コンパレータ315、316の非反転入力端子はVthの電位に固定されるとともに、コンパレータ315の反転入力端子はセット用2次コイル第1巻線パターン139の始端に接続され、コンパレータ316の反転入力端子はリセット用2次コイル第1巻線パターン159の始端に接続されている。
また、コンパレータ315の出力はモノマルチバイブレータ317を介してフリップフロップ319のD端子に接続されるとともに、フリップフロップ320のクロック端子に接続され、コンパレータ316の出力はモノマルチバイブレータ318を介してフリップフロップ320のD端子に接続されるとともに、フリップフロップ319のクロック端子に接続されている。そして、フリップフロップ319の出力端子Qはフリップフロップ322のクロック端子に接続され、フリップフロップ320の出力端子Qはモノマルチバイブレータ321の入力端子に接続され、モノマルチバイブレータ321の出力端子はフリップフロップ319、320、322のクリア端子CLRに接続され、フリップフロップ322のD端子は電源電圧Vcc2に接続されている。
【0101】
図12は、図11の信号伝送回路の各部の信号波形を示す図である。
図12において、図1のスイッチング素子SWD、SWUの導通および非導通をそれぞれ指示する制御信号S21と、この制御信号S21を遅延素子301で遅らせた信号とが排他的論理和回路302に入力され、排他的論理和回路302にて排他論理和がとられることにより、制御信号S21の“0”から“1”へのエッジに同期したエッジ信号S22−1および“1”から“0”へのエッジに同期したエッジ信号S22−2が抽出される。そして、これらのエッジ信号S22−1、S22−2は、論理積回路304、305に入力され、論理積回路304にて制御信号S21との論理積がとられることにより、立ち上がりエッジパルスS23が生成されるとともに、論理積回路305にて制御信号S21の反転信号との論理積がとられることにより、論理積回路305にて立ち下がりエッジパルスS24が生成される。
【0102】
そして、論理積回路304にて生成された立ち上がりエッジパルスS23はNチャンネル電界効果型トランジスタ307のゲートに入力されるとともに(図12(b))、論理積回路305にて生成された立ち下がりエッジパルスS24はNチャンネル電界効果型トランジスタ309のゲートに入力され(図12(c))、制御信号S21の立ち上がりと立ち下がりとでは、セット用絶縁トランス310のセット用1次コイルパターン142およびリセット用絶縁トランス318のリセット用1次コイルパターン162に流れるパルス電流のタイミングが互いに異なるような動作を行うことができる。
【0103】
そして、時刻t1において、立ち上がりエッジパルスS23がNチャンネル電界効果型トランジスタ307のゲートに入力されると、Nチャンネル電界効果型トランジスタ307を介してセット用1次コイルパターン142に電流が流れ、セット用1次コイルパターン142が励磁される。
そして、セット用1次コイルパターン142が励磁されると、図10(a)に示すように、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に外部磁束Φoが鎖交しながら、信号磁束Φs1は、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に大部分が鎖交し、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159には一部分が鎖交する。
【0104】
この結果、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交する外部磁束Φoによる起電圧が打ち消し合わされながら、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に互いに逆相のレベルの大きな起電圧が発生するとともに(図12(d)、図12(g))、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に互いに逆相のレベルの小さな起電圧が発生する(図12(e)、図12(f))。
【0105】
そして、時刻t1において、セット用2次コイル第1巻線パターン139、第2巻線パターン154に発生した起電圧は互いに強め合いながらコンパレータ315の非反転入力端子に印加され、コンパレータ315からパルスS25が出力されるとともに(図12(h))、時刻t2において、リセット用2次コイル第2巻線パターン134、第2巻線パターン159に発生した起電圧は互いに強め合いながらコンパレータ316の非反転入力端子に印加され、コンパレータ316からパルスS26が出力される(図12(i))。
【0106】
そして、時刻t1において、コンパレータ315からパルスS25が出力されると、そのパルスS25はモノマルチバイブレータ317に入力されるとともに、フリップフロップ320のクロック端子に入力され、モノマルチバイブレータ317からパルスS27が出力される(図12(j))。そして、モノマルチバイブレータ317から出力されたパルスS27は、フリップフロップ319のD端子に入力される。
【0107】
また、時刻t2において、コンパレータ316からパルスS26が出力されると、そのパルスS26はモノマルチバイブレータ318に入力されるとともに、フリップフロップ319のクロック端子に入力され、モノマルチバイブレータ318からパルスS28が出力される(図12(k))。そして、モノマルチバイブレータ318から出力されたパルスS28は、フリップフロップ320のD端子に入力される。
【0108】
ここで、時刻t1において、モノマルチバイブレータ317から出力されたパルスS27がフリップフロップ319のD端子に入力された時には、フリップフロップ319のクロック端子にはコンパレータ316からのパルスS26が入力されないので、モノマルチバイブレータ317から出力されたパルスS27がフリップフロップ319に取り込まれることはなく、コンパレータ315からのパルスS25を無効化することができる。
【0109】
そして、時刻t2において、フリップフロップ319のクロック端子にはコンパレータ316からのパルスS26が入力され、モノマルチバイブレータ317から出力されたパルスS27がフリップフロップ319に取り込まれることで、フリップフロップ319の出力がロウレベルからハイレべルに変化する(図12(l))。そして、フリップフロップ319の出力がロウレベルからハイレべルに変化すると、その変化に伴ってフリップフロップ322の出力がロウレベルからハイレべルに変化し、送信側の制御信号S21の立ち上がりエッジが復元された制御信号S29を受信側で生成することができる(図12(o))。
【0110】
そして、時刻t3において、図1の昇降圧コンバータ用インテリジェントパワーモジュールの主端子やボンディングワイヤを流れる主回路電流によって、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159には外部磁束Φoが鎖交する(図12(a))。
【0111】
そして、外部磁束Φoが、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交すると、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159には外部磁束Φoによる起電圧が発生するが(図12(d)、図12(e)、図12(f)、図12(g))、これらの起電圧は打ち消し合わされるため、コンパレータ315、316からパルスS25、S26が出力されることはない(図12(h)、図12(i))。
【0112】
そして、時刻t4において、立ち下がりエッジパルスS24がNチャンネル電界効果型トランジスタ309のゲートに入力されると、Nチャンネル電界効果型トランジスタ309を介してリセット用1次コイルパターン162に電流が流れ、リセット用1次コイルパターン162が励磁される。
そして、リセット用1次コイルパターン162が励磁されると、図10(b)に示すように、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159のいずれにも同一方向から概ね均等に外部磁束Φoが鎖交しながら、信号磁束Φs2は、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に大部分が鎖交し、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134には一部分が鎖交する。
【0113】
この結果、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交する外部磁束Φoによる起電圧が打ち消し合わされながら、セット用2次コイル第2巻線パターン154およびリセット用2次コイル第1巻線パターン159に互いに逆相のレベルの大きな起電圧が発生するとともに(図12(e)、図12(f))、セット用2次コイル第1巻線パターン139およびリセット用2次コイル第2巻線パターン134に互いに逆相のレベルの小さな起電圧が発生する(図12(d)、図12(g))。
【0114】
そして、時刻t4において、リセット用2次コイル第2巻線パターン134、第2巻線パターン159に発生した起電圧は互いに強め合いながらコンパレータ316の非反転入力端子に印加され、コンパレータ316からパルスS26が出力されるとともに(図12(h))、時刻t5において、セット用2次コイル第1巻線パターン139、第2巻線パターン154に発生した起電圧は互いに強め合いながらコンパレータ315の非反転入力端子に印加され、コンパレータ315からパルスS25が出力される(図12(i))。
【0115】
そして、時刻t4において、コンパレータ316からパルスS26が出力されると、そのパルスS26はモノマルチバイブレータ318に入力されるとともに、フリップフロップ319のクロック端子に入力され、モノマルチバイブレータ318からパルスS28が出力される(図12(k))。そして、モノマルチバイブレータ318から出力されたパルスS28は、フリップフロップ320のD端子に入力される。
【0116】
また、時刻t5において、コンパレータ315からパルスS25が出力されると、そのパルスS25はモノマルチバイブレータ317に入力されるとともに、フリップフロップ320のクロック端子に入力され、モノマルチバイブレータ317からパルスS27が出力される(図12(j))。そして、モノマルチバイブレータ317から出力されたパルスS27は、フリップフロップ319のD端子に入力される。
【0117】
ここで、時刻t4において、モノマルチバイブレータ318から出力されたパルスS28がフリップフロップ320のD端子に入力された時には、フリップフロップ320のクロック端子にはコンパレータ315からのパルスS25が入力されないので、モノマルチバイブレータ318から出力されたパルスS28がフリップフロップ320に取り込まれることはなく、コンパレータ316からのパルスS26を無効化することができる。
【0118】
そして、時刻t5において、フリップフロップ320のクロック端子にはコンパレータ315からのパルスS25が入力され、モノマルチバイブレータ318から出力されたパルスS28がフリップフロップ320に取り込まれることで、フリップフロップ320の出力がロウレベルからハイレべルに変化する(図12(l))。そして、フリップフロップ320の出力がロウレベルからハイレべルに変化すると、モノマルチバイブレータ321からクリア信号がフリップフロップ319、320、322に出力される(図12(n))。そして、モノマルチバイブレータ321からクリア信号がフリップフロップ319、320、322に出力されると、フリップフロップ319、320、322の出力がロウレベルからハイレべルに変化し(図12(l)、図12(m)、図12(o))、送信側の制御信号S21の立ち下がりエッジが復元された制御信号S29を受信側で生成することができる(図12(o))。
【0119】
そして、時刻t6において、図1の昇降圧コンバータ用インテリジェントパワーモジュールの主端子やボンディングワイヤを流れる主回路電流によって、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159には外部磁束Φoが鎖交する(図12(a))。
【0120】
そして、外部磁束Φoが、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159に鎖交すると、セット用2次コイル第1巻線パターン139、第2巻線パターン154およびリセット用2次コイル第2巻線パターン134、第2巻線パターン159には外部磁束Φoによる起電圧が発生するが(図12(d)、図12(e)、図12(f)、図12(g))、これらの起電圧は打ち消し合わされるため、コンパレータ315、316からパルスS25、S26が出力されることはない(図12(h)、図12(i))。
【0121】
図13は、本発明の第3実施形態に係る昇降圧コンバータ用インテリジェントパワーモジュールの実装状態を示す断面図である。
図13において、放熱の役割を行う銅ベース71上には、絶縁用セラミックス基板72を介して、IGBTチップ73aおよびFWDチップ73bが実装されている。そして、IGBTチップ73aおよびFWDチップ73bは、ボンディングワイヤ74a〜74cを介して互いに接続されるとともに、主回路電流の取り出しを行う主端子77に接続されている。また、IGBTチップ73aおよびFWDチップ73b上には、IGBTのゲート駆動および監視を行う回路基板75が配置され、IGBTチップ73a、FWDチップ73bおよび回路基板75はモールド樹脂76にて封止されている。ここで、IGBTチップ73aおよびFWDチップ73bは、負荷へ流入する電流を通電および遮断するスイッチング素子を構成することができ、上アーム用および下アーム用として動作するようにスイッチング素子を直列に接続することができる。また、回路基板75には、スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路を設けることができる。
【0122】
そして、主回路電流は、主端子77のみならず、主端子77とIGBTチップ73aおよびFWDチップ73bを接続するボンディングワイヤ74a〜74cにも流れるが、ボンディングワイヤ74a〜74cは回路基板75の直近に配置されるので、ボンディングワイヤ74a〜74cを流れる主回路電流で生成される磁界による影響の方が大きい。この主回路電流は、通常の運転時には、最高でも250A程度であるが、例えば発進時あるいは、空転後の負荷等では、900A以上流れる場合が有る。
【0123】
ここで、車体筐体に接地される制御回路側と、高圧となる上アーム側および下アーム側との間には、空芯型絶縁トランスがそれぞれ介挿され、制御回路では、空芯型絶縁トランスを用いて上アーム側および下アーム側と電気的に絶縁しながら信号の授受が行われる。そして、空芯型絶縁トランスの2次巻線には、2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線を設けることができる。
【0124】
これにより、IGBTチップ73a、FWDチップ73bおよび主端子77を電気的に接続するボンディングワイヤ74a〜74cに主回路の大電流が流れた場合でも、空芯型絶縁トランスの受信側である2次巻線の出力電圧における信号レベルを主回路電流によるノイズレベルに対して十分大きくすることが可能となり、空芯型絶縁トランスを用いた場合においても、誤動作の無い信号伝達が可能となる。
【0125】
また、空芯型絶縁トランスとして、パルス信号の立ち上がり側を伝送するセット用絶縁トランスと、パルス信号の立ち下がり側を伝送するリセット用絶縁トランスとを設け、パルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を1次側で生成し、セット用絶縁トランスおよびリセット用絶縁トランスをそれぞれ介してパルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を伝送した後に、2次側で元のパルス信号を復元することができる。
【0126】
これにより、パルス信号のパルス幅が長い場合においても、1次巻線および2次巻線に電流を流す期間を短くすることが可能となる。このため、1次巻線および2次巻線の導体断面積が小さくなった場合においても、1次巻線および2次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する1次巻線および2次巻線の溶断を防止することができる。
【図面の簡単な説明】
【0127】
【図1】本発明の一実施形態に係る空芯型絶縁トランスが適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図2】本発明の第1実施形態に係る空芯型絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
【図3】図2の信号伝送回路に適用される空芯型絶縁トランスの概略構成を示す外観図である。
【図4】図3の空芯型絶縁トランスにおける外部磁束の鎖交状態を示す図である。
【図5】図3の空芯型絶縁トランスにおける信号磁束の鎖交状態を示す図である。
【図6】図6(a1)は、本発明の第2実施形態に係るセット用絶縁トランスの概略構成を示す断面図、図6(a2)は、図6(a1)のセット用絶縁トランスの概略構成を示す平面図、図6(b1)は、本発明の第2実施形態に係るリセット用絶縁トランスの概略構成を示す断面図、図6(b2)は、図6(b1)のリセット用絶縁トランスの概略構成を示す平面図である。
【図7】本発明の第3実施形態に係る空芯型絶縁トランスの製造方法を示す断面図である。
【図8】本発明の第3実施形態に係る空芯型絶縁トランスの製造方法を示す断面図である。
【図9】本発明の第4実施形態に係る空芯型絶縁トランスの概略構成を示す断面図である。
【図10】図10(a)は、図9の空芯型絶縁トランスのセット用送信コイル動作時の磁束の鎖交状態を示す図、図10(B)は、図9の空芯型絶縁トランスのリセット用送信コイル動作時の磁束の鎖交状態を示す図である。
【図11】図9の空芯型絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
【図12】図11の信号伝送回路の各部の信号波形を示す図である。
【図13】本発明の第3実施形態に係る昇降圧コンバータ用インテリジェントパワーモジュールの実装状態を示す断面図である。
【図14】従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
【図15】図14の昇降圧コンバータの概略構成を示すブロック図である。
【図16】昇圧動作時に図15のリアクトルに流れる電流の波形を示す図である。
【図17】従来の信号伝送用絶縁トランスの概略構成を示す平面図である。
【符号の説明】
【0128】
1 制御回路
2 上アーム
3 下アーム
4 CPU
5、6 IGBT
7、8 ゲートドライバIC
TU1〜TU3、TD1〜TD3 空芯型絶縁トランス
DU1、DU2、DD1、DD2 ダイオード
RU1、RU2、RD1、RD2 抵抗
CU、CD PWM変換器
KU1、KD1 変換回路
PU1、PD1 復元回路
M11 1次巻線
M21 2次巻線の第1巻線
M22 2次巻線の第2巻線
11a、21a、11b、21b、131、151 基板
12a、22a、12b、22b、132、152、137、157 引き出し配線層
13a、23a、13b、23b、133、153、138、158 引き出し部
14a、14b、55a、134、154 1次コイルパターン
15a、15b、57、135、155、140、160 平坦化膜
16a、16b、53、136、156、141、161 絶縁層
17a、24a、17b、24b、60a 2次コイルパターン
18a、25a、18b、25b、62、143、163 保護膜
134 リセット用2次コイル第2巻線パターン
159 リセット用2次コイル第1巻線パターン
139 セット用2次コイル第1巻線パターン
154 セット用2次コイル第2巻線パターン
142 セット用1次コイルパターン
162 リセット用1次コイルパターン
51 半導体基板
52 引き出し拡散層
54、56、58、61 レジストパターン
54a、57a、58a 開口部
55、60 導電膜
59 分離層
71 銅ベース
72 絶縁用セラミックス基板
73a IGBTチップ
73b FWDチップ
74a〜74c ボンディングワイヤ
75 回路基板
76 モールド樹脂
77 主端子
201、301 遅延素子
202、302 排他的論理和回路
203、303 インバータ
204、205、304、305 論理積回路
206、208、211、212、213、219、306、308、311、312、313、319 抵抗
207、209、307、309 Nチャンネル電界効果型トランジスタ
210、310 セット用絶縁トランス
211、311 リセット用絶縁トランス
215、216、315、316 コンパレータ
217、319、320、322 フリップフロップ
317、318、321 モノマルチバイブレータ

【特許請求の範囲】
【請求項1】
パルス信号の立ち上がり側を伝送するセット用絶縁トランスと、
パルス信号の立ち下がり側を伝送するリセット用絶縁トランスとを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする空芯型絶縁トランス。
【請求項2】
前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、
前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、
前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置されていることを特徴とする請求項1記載の空芯型絶縁トランス。
【請求項3】
前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線の巻き方向が互いに相違し、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線の巻き方向が互いに相違することを特徴とする請求項2記載の空芯型絶縁トランス。
【請求項4】
パルス信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、
前記パルス信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスと、
前記パルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスと、
前記セット用絶縁トランスの2次巻線および前記リセット用絶縁トランスの2次巻線に発生する電圧パルスのレベルに基づいて前記パルス信号を復元する復元回路とを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする空芯型絶縁トランスを用いた信号伝送回路。
【請求項5】
前記セット用絶縁トランスには、セット用1次巻線、セット用2次巻線の第1巻線およびセット用2次巻線の第2巻線とが設けられ、
前記リセット用絶縁トランスには、リセット用1次巻線、リセット用2次巻線の第1巻線およびリセット用2次巻線の第2巻線とが設けられ、
前記セット用1次巻線、前記セット用2次巻線の第1巻線および前記リセット用2次巻線の第2巻線とが同軸状に配置されるとともに、前記リセット用1次巻線、前記リセット用2次巻線の第1巻線および前記セット用2次巻線の第2巻線とが同軸状に配置され、
前記セット用2次巻線にて検出されるセット側受信電圧がセット用判定閾値に到達する時刻と、前記リセット用2次巻線にて検出されるリセット側受信電圧がリセット用判定閾値に到達する時刻とを比較する比較回路と、
前記セット用判定閾値または前記リセット用判定閾値にそれぞれ到達する時刻が早い方のセット側受信電圧またはリセット側受信電圧を有効とする判定回路をさらに備えることを特徴とする請求項4記載の空芯型絶縁トランスを用いた信号伝送回路。
【請求項6】
負荷へ流入する電流を通電および遮断するスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、
前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスとを備え、
前記セット用絶縁トランスの2次巻線およびリセット用絶縁トランスの2次巻線には、前記2次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、前記2次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が少なくとも設けられていることを特徴とする電力変換装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate


【公開番号】特開2008−277484(P2008−277484A)
【公開日】平成20年11月13日(2008.11.13)
【国際特許分類】
【出願番号】特願2007−118187(P2007−118187)
【出願日】平成19年4月27日(2007.4.27)
【出願人】(503361248)富士電機デバイステクノロジー株式会社 (1,023)
【Fターム(参考)】