説明

窒化物半導体デバイス

【課題】 ウエハ−プロセスで基板の上に製造された素子単位をチップ分離する際に研磨、切断などの工程を減らすことができ、基板を繰り返し使用できる窒化物半導体デバイス作製方法によって作製したデバイスを提供する。
【解決手段】 閉曲線をなす結晶成長速度の遅い欠陥の集合した欠陥集合領域Hと結晶成長速度の速い低欠陥の領域ZYの位置が予め決まっている窒化物半導体欠陥位置制御基板Sを用い、低欠陥領域ZYにデバイスの内部が、欠陥集合領域Hに境界線が来るように窒化ガリウム基板の上に窒化物半導体層(上層部B)をエピタキシャル成長させ、レーザ照射或いは機械的手段で欠陥位置制御基板Sと成長層(上層部B)を上下方向横方向に同時分離し、基板は繰り返し使用する。作製されたデバイスは端面が成長によるファセットで形成されている。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は少ない工程数で欠陥密度の低い良好な窒化物半導体デバイスを製造する方法とその方法によって製造された窒化物半導体デバイスに関する。
【背景技術】
【0002】
特許文献1は窒化物半導体と異なる好ましくは3mm以上の厚さの下地基板(サファイヤ)の上に0.3μm以下のInGaNバッファ層と100μm以上の厚みのGaN結晶を成長させ、下地基板を研磨によって除去し、GaNの基板を得、GaN基板を研磨して平坦にしその上に窒化物半導体の薄膜を積層してLDを作製する方法を述べている。
【0003】
これはサファイヤ(Al)、スピネル(MgAl)など異種の厚い下地基板の上にバッファ層を介して厚いGaNの膜を作り、サファイヤ下地基板を研磨で除去しGaNの独立基板を得てから、GaNバッファ層、クラック防止層、n側クラッド層、n側光ガイド層、活性層、p側キャップ層、p側光ガイド層、p側クラッド層、p側コンタクト層などの窒化物半導体薄膜を積層したエピタキシャル基板を作製する。p側の側辺をエッチング除去してリッジ型とし、n側電極、p側電極を形成する。それは多数のデバイスが形成された基板であるから、境界線に沿って機械的手段によって切り出して個々のチップに分離する。これは2回の研磨と一回の機械的素子分離の工程が必要である。
【0004】
特許文献2は酸化物基板(サファイヤ)の上にGaNの結晶を成長させ、酸化物基板を除去して、GaNの結晶基板を得て、その上にGaNの結晶をさらに成長させ十分な厚さのGaN結晶を作りその表面を平滑に研磨してGaNのウエハ−を得るというGaN基板の製造方法を述べている。これはサファイヤ基板の除去のための研磨と、GaN結晶の研磨と2度も研磨しなければならない。こうして得られたGaN基板にp型、n型のInGaN、AlGaN、GaN薄膜を成長させデバイスを作った場合、機械的手段でGaN基板を切りチップ分離して個々別々の素子にしなければならない。次の特許文献3、4は窒化物半導体デバイスの作製手法と直接の関係はない。だから本発明に最も近い先行技術ではない。しかし本発明で重要な役割をするので予め説明する。
【0005】
特許文献3は本出願人による窒化ガリウム基板の新規な製造方法を述べている。本発明で重要な役割をする基板を製造する基礎の技術となるので挙げた。図1〜図10によって説明する。図1のように下地基板(GaAs、SiC、サファイヤ、スピネル単結晶)USの上に孤立した点状(ドット状)のマスクM(SiO、SiN、W、Ptなど)を付けておく。縦断面図では図7に示すような状態である。その上に窒化ガリウムを気相成長させる。マスクM上は成長しにくく成長が遅れ、穴になる。そのようにして図2、図3のようにマスクMの上にファセットFよりなる穴(ピット)を作り出す。
【0006】
縦断面図では図8のようになる。ファセットFは6角錐、12角錐ピットを形成する。ここでは簡単のため6角錐のファセットFよりなるファセットピットを示す。マスク以外ではピットはできない。図2、図3のように成長条件を調節しマスクM上のファセットを維持しながら窒化ガリウム結晶を成長させる。図2、図3は角錐のファセットの方位が違う。下地基板とマスク配置を決めれば図2、3の何れの方位のファセットピットも生成することができる。転位Dは成長面と直角に伸びるから内向きに転位Dが移動しファセットピット底へ転位Dが集中する。ピット底の部分に転位Dを捕獲する。縦断面図では図9のような状態になる。マスクM上位置にできる転位が集中した部分を欠陥集合領域Hと呼ぶ。
【0007】
その他の部分は転位が減って低転位の単結晶となる。ファセットFの直下の部分は低欠陥単結晶領域Zとなる。ここは単結晶低転位で伝導度が高い。ファセットで覆いきれないでC面が存在しつつ成長したときC面の直下に成長した部分はC面成長領域Yと呼び単結晶低転位で伝導度は低い。マスクMの上も欠陥集合領域Hで覆われる。図4のようなファセットピットが隣接し合うようになって成長を続ける。
【0008】
結晶がかなりの厚さになったら上面を研磨してファセットピットを除去し、下地基板を研削、エッチングなどで除去して窒化ガリウムの自立基板を得る。それが図5に示すものである。縦断面図では図10のようになる。この窒化ガリウム基板は、H、Z、Yよりなる。透明なので肉眼では区別が分からない。CL(カソードルミネセンス)によって区別が分かる。この成長法はマスクの配列と欠陥集合領域Hの配列がドット状なのでドット型と呼びその他のものと区別する。欠陥集合領域Hは孤立点であり閉曲線をなさない。
【0009】
低欠陥単結晶領域ZとC面成長領域Yは何れも低転位の単結晶(共通の結晶方位を持つ)であるから、本発明では両者を含めて低欠陥領域ZYということにする。またC面成長領域Yがない場合は、自立基板として図6に示すような欠陥集合領域Hと低欠陥単結晶領域Zとのみからなる窒化ガリウム基板を得る。この場合は低欠陥単結晶領域Zを低欠陥領域ZYということになる。
【0010】
特許文献4は本出願人による窒化ガリウム基板の新規な製造方法を述べている。下地基板の上に平行線状(ストライプ状)のマスクMを付けておき(図11)その上に窒化ガリウムを気相成長させる。マスクMの上は成長しにくい。マスクMの上にファセットF、Fが対向するファセット溝を作り出しマスクM上のファセットFを維持しながら窒化ガリウム結晶を成長させることによりファセット溝の底へ転位を集中捕獲する。
【0011】
図12にそのような状態を示す。成長が進むとマスクMの上が転位の集中した結晶によって覆われる。マスク位置にできる転位が集中した部分を欠陥集合領域Hと呼ぶ。その他の部分は転位が減って低転位の単結晶となる。平行なファセットF、F直下の部分は低欠陥単結晶領域Zと呼び伝導度が高い。ファセットFで覆いきれないでC面が存在しつつ成長したときC面の直下に成長した部分はC面成長領域Yと呼び伝導度は低い。ある程度の厚みになると表面のファセット面を研磨などで平坦にし、下地基板を除去して窒化ガリウムだけの自立基板とする。
【0012】
図13、図14はそれを示す。図13はC面成長領域Yがある場合のものである。図14はC面成長領域Yがない場合のものである。ファセットFの大きさを制御してC面成長領域Yを発生させたりなくしたりできる。この成長法はマスクの配列と欠陥集合領域Hの配列が平行線状なのでストライプ型と呼びその他のものと区別する。欠陥集合領域Hは孤立平行線であり開直線である。本発明のように閉曲線をなさない。
【0013】
低欠陥単結晶領域ZとC面成長領域Yは何れも低転位の単結晶(共通の結晶方位を持つ)であるから、本発明ではZとYの両者を含めて低欠陥領域ZYということにする。ドット型の欠陥集合領域Hは孤立点で閉曲線でない。ストライプ型の欠陥集合領域Hも開直線であり閉曲線でない。ドット型もストライプ型も孤立点か開曲線の欠陥集合領域Hを持ち本発明を適用する基板にならない。しかし、本発明の基板製造技術の基礎となるので説明した。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開2002−261014「窒化物半導体素子の製造方法」
【0015】
【特許文献2】特開平11−001399「窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード」
【0016】
【特許文献3】特開2003−165799(特願2001−284324、特願2002−230925)「単結晶窒化ガリウム基板およびその成長方法並びにその製造方法」
【0017】
【特許文献4】特開2003−183100(特願2001ー311018、特願2002−269387)「単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法」
【発明の概要】
【発明が解決しようとする課題】
【0018】
研磨、切断などの工程数を減らすことのできる窒化物半導体デバイス作製方法を提供することが本発明の第1の目的である。欠陥密度の低い半導体層を有する窒化物半導体デバイスを与えることが本発明の第2の目的である。繰り返し基板を用いることができて高価な窒化物半導体基板の消費を削減できる窒化物半導体デバイスの製造方法を提供することが本発明の第3の目的である。
【課題を解決するための手段】
【0019】
閉曲線をなす結晶成長速度の遅い欠陥の集合した欠陥集合領域Hと結晶成長速度の速い低欠陥領域ZYの位置が予め決まっている窒化物半導体欠陥位置制御基板S(AlInGa1ーx−yN:0≦x≦1、0≦y≦1)を用い、低欠陥領域ZYにデバイスの内部が、欠陥集合領域Hに境界線が来るように窒化ガリウム基板の上に窒化物半導体層(上層部B)をエピタキシャル成長させ、レーザ照射或いは機械的手段で欠陥位置制御基板Sと成長層(上層部B)を分離する。上層部Bの欠陥集合領域Hの上に成長した部分は薄いので自然に切れて、個々のチップに分離される。つまり上下分離と水平分離が同時的になされる。欠陥位置制御基板Sは繰り返し使用する。「結晶成長速度が速い」或いは「結晶成長速度が遅い」というのはその上に窒化物半導体の薄膜を成長させたときに成長速度が速いとか遅いという意味である。それ自体が成長するときに成長速度が遅いとか速いということではない。
【0020】
「結晶成長速度の遅い欠陥の集合した閉曲線をなす欠陥集合領域と結晶成長速度の速い低欠陥の領域の位置が予め決まっている基板」というのは冗長である。だから簡単に「欠陥位置制御基板」と呼び記号Sで表すことにする。これは前記の特許文献3、4の呈示した方法によって作られる。欠陥領域というのは欠陥集合領域Hに対応し、低欠陥領域というのは低欠陥領域ZYに対応する。欠陥位置制御基板Sといっても欠陥の集合した領域の位置だけがハッキリしているのではなく欠陥の少ない領域の位置もハッキリしているということである。しかも欠陥集合領域では窒化物半導体結晶(GaN、InGaN、AlGaN、InN、AlN、AlInGaN)の成長が遅くて、低欠陥領域では窒化物半導体結晶の成長が速いという性質がある。
【0021】
さらに欠陥集合領域Hが閉曲線(Closed Loop)をなすということが重要である。閉曲線というのは曲線上の任意の一点から出発し曲線に沿って移動する動点が有限の長さを移動したあと必ず元の位置へ帰って来るような曲線をいう。閉曲線の欠陥集合領域Hが低欠陥領域ZYを囲んでいる。低欠陥領域ZYが閉曲線で囲まれ孤立した形状になりデバイスの固有の形状と合致させる。特許文献3、4で欠陥集合領域Hは孤立点又は開直線であった。本発明では、欠陥集合領域Hが閉曲線でなければならない。下地基板の上に形成するマスクの形状によって欠陥集合領域Hをどのような形状にでもできる。欠陥集合領域Hを任意の閉曲線にすることもできる。
【0022】
欠陥位置制御基板Sに対して、その上に成長する多数の層を纏めて「上層部」と呼びBで表すことにする。上層部Bは、デバイスの種類によって異なる構成を持つが、n型、p型のGaN、AlGaN、InGaNの薄膜の積層体である。欠陥位置制御基板Sは均一でなく成長の遅い欠陥集合領域Hと、成長の速い低欠陥領域ZYとからなる。その上に同じ条件で窒化物半導体を成長させると、低欠陥領域ZYには十分窒化物半導体結晶が成長するが、欠陥集合領域Hの上には殆ど結晶が成長せず殆ど欠陥集合領域Hが露呈したまま残る。
【0023】
だから上層部Bは欠陥位置制御基板Sの低欠陥領域ZYでは厚く、欠陥集合領域Hでは薄い。上層部Bはそのように不均一な成長をする。成長速度が場所によって変わるので選択成長ということもできる。そこで成長速度の低い欠陥集合領域Hの上にデバイスの境界線を、成長速度の高い低欠陥領域ZYにデバイスの内部を対応させる。閉曲線よりなる欠陥集合領域Hが素子単位の境界線になる。素子単位がデバイス1個になる。だから上層部は複数のデバイスに当たる積層体を含む。上層部は電極を含む場合もあり、電極を含まない場合もある。
【0024】
さらにバンドギャップの狭い結晶からなる分離層Qを欠陥位置制御基板Sと上層部Bの間に設けて分離層Qをレーザ照射によって蒸発させチップCを相互に分離するという手法も可能である。分離層Qはバンドギャップが狭くレ−ザ光を当てると分離層Qが分解し消失する。そのために欠陥位置制御基板Sと上層部Bが上下に分離する。
【0025】
分離層QのバンドギャップをEgqとし、欠陥位置制御基板SのバンドギャップをEgsとし、上層部Bのj番面の層のバンドギャップをEgjとする。レ−ザ光波長λ及び分離層Q、上層部B、欠陥位置制御基板Sに課せられた条件はEgq<hc/λ<Egs及びEgq<hc/λ<min{Egj}ということである。min{…}というのは{…}の最小値を意味する記号である。以後min{Egj}=Egbと書くこともある。上層部Bを構成する半導体層の内、最小のバンドギャップを意味する。hはプランク定数、cは真空中の光速である。
【0026】
半導体、絶縁体はバンドギャップより小さいエネルギーの光を透過し、バンドギャップより大きいエネルギーの光を吸収するから、上の不等式を満たすレ−ザ光を当てると、分離層Qがレ−ザ光を吸収して加熱され熱分解し消失する。だから上層部Bと欠陥位置制御基板Sが上下方向に瞬時に分離する。
【0027】
上層部Bでは、欠陥集合領域Hで成長層が薄く弱いので欠陥集合領域Hを境界線として自然にチップ分離できる。
【0028】
上層部Bの結晶は基板から上下方向に分離すると直ちに相互に横方向分離するのである。だからチップ分離の工程が省かれることになる。これが本発明の最大の利点である。
【0029】
欠陥位置制御基板(AlInGaN)S自体はそのまま分離されて残る。だから欠陥位置制御基板は再び基板として利用できる。つまり欠陥位置制御基板Sは上層部Bの窒化物半導体の形成によって損なわれないので繰り返し使用できる。これも本発明の大きな利点である。
【発明の効果】
【0030】
本発明は、閉曲線をなし成長速度の遅い欠陥集合領域Hと成長速度の速い低欠陥領域ZYを持ちその位置が予め決まっているような欠陥位置制御基板Sの上に、窒化物半導体よりなる上層部Bをエピタキシャル成長させ、上層部Bの上に電極Eを設けるか或いは設けず、レーザ照射によって欠陥位置制御基板Sから上層部Bを上下分離して同時に上層部BをチップCへ分離するようになっている。
【0031】
或いは、閉曲線をなす成長速度の遅い欠陥集合領域Hと成長速度の速い低欠陥領域ZYを持ちその位置が予め決まっているような欠陥位置制御基板Sの上に、分離層Qを設け、その上に窒化物半導体よりなる上層部Bをエピタキシャル成長させ、上層部Bの上に電極Eを設けるか或いは設けず、レーザ照射、機械的手段によって分離層Qから、欠陥位置制御基板Sと上層部Bを上下分離して同時に上層部BをチップCへ分離するようになっている。
【0032】
チップ分離してから下面の電極をチップ毎に形成する。上面の電極はウエハ−の段階で作製することもあり、チップ分離してから上面電極を作ることもある。
【0033】
上層部Bを欠陥位置制御基板Sから外すと同時に、チップ分離できてしまうので、チップ分離の工程を省くことができる。製造工程を大幅に削減することができるのでコストを削減できる。
【0034】
欠陥位置制御基板Sは無傷で残る。欠陥位置制御基板Sは何度も繰り返し使用することができる。基板Sも高価な窒化物半導体であるからそれを繰り返し使用することによるコスト削減の効果は大きい。
【図面の簡単な説明】
【0035】
【図1】図1は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにドットマスクを形成した状態の下地基板USの平面図。
【0036】
【図2】図2は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにドットマスクを形成し窒化ガリウムを成長させマスクMの上にファセットピットを生じさせファセットFによって転位Dをピット底へ集める様子を示す窒化ガリウム結晶の平面図。ファセット稜線がマスクMを結ぶ正三角形の辺に平行に生じている。
【0037】
【図3】図3は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにドットマスクを形成し窒化ガリウムを成長させマスクMの上にファセットピットを生じさせファセットFによって転位Dをピット底へ集める様子を示す窒化ガリウム結晶の平面図。ファセット稜線がマスクを結ぶ正三角形の辺に直角に生じている。
【0038】
【図4】図4は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにドットマスクを形成し窒化ガリウムを成長させマスクMの上にファセットピットを生じさせファセットFによって転位Dをピット底へ集めるようにし深いファセットピットを形成した状態の窒化ガリウム結晶の平面図。
【0039】
【図5】図5は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法によって結晶成長させ下地基板USを除去し単独の窒化ガリウム基板としたものがマスクM上にできた欠陥集合領域HとファセットFの下にできた低欠陥単結晶領域Zとファセットの継ぎ目にできたC面成長領域Yとよりなることを示す窒化ガリウム結晶の平面図。
【0040】
【図6】図6は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法によって結晶成長させ下地基板USを除去し単独の窒化ガリウム基板としたものがマスクM上にできた欠陥集合領域HとファセットFの下にできた低欠陥単結晶領域Zとよりなることを示す窒化ガリウム結晶の平面図。
【0041】
【図7】図7は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにドットマスクを形成した状態の下地基板USの縦断面図。
【0042】
【図8】図8は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにドットマスクを形成し窒化ガリウムを成長させるとマスクMの上の成長が遅れマスクMの上にファセットピットを生じファセットFによって転位Dをピット底へ集める様子を示す窒化ガリウム結晶の縦断面図。
【0043】
【図9】図9は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにドットマスクを形成し窒化ガリウムを成長させマスクMの上にファセットピットを生じさせファセットFによって転位をピット底へ集めピット底が欠陥集合領域Hになりファセットの下が低欠陥単結晶領域Zになりファセットの継ぎ目がC面成長領域Yになる様子を示す窒化ガリウム結晶の平面図。ファセット稜線がマスクMを結ぶ正三角形の辺に直角に生じている。
【0044】
【図10】図10は、特許文献3によって提案された下地基板USの上に孤立点状のマスクMを形成しマスクMの上にファセットピットを形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法によって結晶成長させ下地基板USを除去し単独の窒化ガリウム基板としたものがマスクM上にできた欠陥集合領域HとファセットFの下にできた低欠陥単結晶領域ZとファセットFの継ぎ目にできたC面成長領域Yとよりなるか或いは、HとZからなることを示す窒化ガリウム結晶の平面図。
【0045】
【図11】図11は、特許文献4によって提案された下地基板USの上に平行直線状のストライプマスクを形成しマスクMの上に平行なファセット溝を形成しファセット溝を維持しながら窒化ガリウム結晶を成長させることによってファセット溝底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにストライプマスクを形成した状態の下地基板の平面図。
【0046】
【図12】図12は、特許文献4によって提案された下地基板USの上に平行直線状のストライプマスクを形成しマスクMの上に平行なファセット溝を形成しファセット溝を維持しながら窒化ガリウム結晶を成長させることによってファセット溝底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USにストライプマスクを形成し窒化ガリウムを成長させマスクMの上にファセット溝を生じさせファセットFによって転位Dをファセット溝の底へ集める様子を示す窒化ガリウム結晶の平面図。
【0047】
【図13】図13は、特許文献4によって提案された下地基板USの上に平行直線状のマスクMを形成しマスクMの上に平行なファセット溝を形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USを除去し研磨して、ファセット溝底が欠陥集合領域Hになりファセット溝の下が低欠陥単結晶領域Zになりファセット溝の継ぎ目がC面成長領域Yになった窒化ガリウム自立基板の平面図。
【0048】
【図14】図14は、特許文献4によって提案された下地基板USの上に平行直線状のマスクMを形成しマスクMの上に平行なファセット溝を形成しファセットFを維持しながら窒化ガリウム結晶を成長させることによってファセットピット底に欠陥集合領域Hを形成しその他の部分を低転位にするファセット成長法において、下地基板USを除去し研磨して、ファセット溝底が欠陥集合領域Hになりファセット溝の下が低欠陥単結晶領域Zになった窒化ガリウム自立基板の平面図。
【0049】
【図15】図15は、本発明に必要な閉曲線の欠陥集合領域Hを有する欠陥位置制御基板Sを製造するため、下地基板USの上に正方形のマスクMを付けその上にAlInGaN結晶をファセット成長させる直前の状態を示す下地基板USの平面図。
【0050】
【図16】図16は、下地基板USの上に正方形のマスクMを付けその上にAlInGaN結晶をファセット成長させ、マスクM上に欠陥集合領域Hを生成し、マスクM以外の部分に低欠陥領域ZYを生成することによって製造した本発明に必要な閉曲線(正方形)の欠陥集合領域Hを有する欠陥位置制御基板Sの平面図。
【0051】
【図17】図17は、本発明に必要な閉曲線の欠陥集合領域Hを有する欠陥位置制御基板Sを製造するため、下地基板USの上に正六角形のマスクMを付けその上にAlInGaN結晶をファセット成長させる直前の状態を示す下地基板の平面図。
【0052】
【図18】図18は、下地基板USの上に正六角形のマスクMを付けその上にAlInGaN結晶をファセット成長させ、マスクM上に欠陥集合領域Hを生成し、マスクM以外の部分に低欠陥領域ZYを生成することによって製造した本発明に必要な閉曲線(正六角形)の欠陥集合領域Hを有する欠陥位置制御基板Sの平面図。
【0053】
【図19】図19は、下地基板USの上に正三角形のマスクMを付けその上にAlInGaN結晶をファセット成長させ、マスクM上に欠陥集合領域Hを生成し、マスクM以外の部分に低欠陥領域ZYを生成することによって製造した本発明に必要な閉曲線(正三角形)の欠陥集合領域Hを有する欠陥位置制御基板Sの平面図。
【0054】
【図20】図20は、下地基板USの上に平行四辺形のマスクMを付けその上にAlInGaN結晶をファセット成長させ、マスクM上に欠陥集合領域Hを生成し、マスクM以外の部分に低欠陥領域ZYを生成することによって製造した本発明に必要な閉曲線(平行四辺形)の欠陥集合領域Hを有する欠陥位置制御基板Sの平面図。
【0055】
【図21】図21は、閉曲線の欠陥集合領域Hと欠陥集合領域Hによって囲まれる低欠陥領域ZYとを含む欠陥の位置の予め決められた欠陥位置制御基板Sの上に分離層Qを成長させると欠陥集合領域Hの上には殆ど成長せず低欠陥領域ZYの上に成長することを説明するための欠陥位置制御基板Sと分離層Qの縦断面図。
【0056】
【図22】図22は、閉曲線の欠陥集合領域Hと欠陥集合領域Hによって囲まれる低欠陥領域ZYとを含む欠陥の位置の予め決められた欠陥位置制御基板Sの上に分離層Q、上層部Bを成長させると欠陥集合領域Hの上には殆ど成長せず低欠陥領域ZYの上に成長することを説明するための欠陥位置制御基板Sと分離層Q、上層部Bの縦断面図。
【0057】
【図23】図23は、閉曲線の欠陥集合領域Hと欠陥集合領域Hによって囲まれる低欠陥領域ZYとを含む欠陥の位置の予め決められた欠陥位置制御基板Sの上に分離層Q、上層部Bを成長させると欠陥集合領域Hの上には殆ど成長せず低欠陥領域ZYの上に成長し隣接素子単位は横方向分離した状態にある薄膜・基板にレーザ照射或いは機械的手段によって応力を加え上層部Bを欠陥位置制御基板Sから上下分離した状態の縦断面図。上下分離と同時に横方向分離(チップ分離)する。基板を切断せず、一挙にチップ分離することができる。
【0058】
【図24】図24は、チップ分離された素子の単位毎に上側電極Pを形成した状態を示すチップ断面図。
【0059】
【図25】図25は、チップ分離された素子の単位毎に下側電極Rを形成した状態を示すチップ縦断面図。
【0060】
【図26】図26は、図22のように欠陥位置制御基板Sの上に上層部Bを積層しさらに上部電極Pをウエハ−プロセスで形成した状態を示す縦断面図。
【0061】
【図27】図27は、上部電極Pを有する上層部Bを、機械的手段或いは光学的手段によって、欠陥位置制御基板Sから上下分離した状態の縦断面図。基板を切断せず一挙にチップ分離できる。基板は再利用できる。
【0062】
【図28】図28は、分離層Qのバンドギャップより高いエネルギー(hν)で欠陥位置制御基板S、上層部Bのバンドギャップより低いエネルギー(hν)の光を上下何れから窒化物半導体薄膜・基板に照射しても、光は基板S、上層部Bでは吸収されず、分離層Qでのみ吸収されることを示す説明図。
【0063】
【図29】図29は、正方形の欠陥集合領域Hとそれによって囲まれた低欠陥領域ZYよりなる欠陥位置制御基板Sの上に分離層Qを介し或いは介さずに窒化物半導体を気相成長させ上層部Bを形成し、機械的或いは光学的手段で欠陥位置制御基板Sから分離された正方形メサ型上層部BからなるチップCの斜視図。
【0064】
【図30】図30は、図29の正方形メサ型上層部Bからなるチップの端面側面を研磨して上下面と直角の端面側面を持つ正方形チップCにしたものの斜視図。
【0065】
【図31】図31は、正三角形の欠陥集合領域Hとそれによって囲まれた低欠陥領域ZYよりなる欠陥位置制御基板Sの上に分離層Qを介し或いは介さずに窒化物半導体を気相成長させ上層部Bを形成し、機械的或いは光学的手段で欠陥位置制御基板Sから分離された正三角形メサ型上層部BからなるチップCの斜視図。
【0066】
【図32】図32は、図31の正三角形メサ型上層部BからなるチップCの端面側面を研磨して上下面と直角の端面側面を持つ正三角形チップCにしたものの斜視図。
【0067】
【図33】図33は、平行四辺形の欠陥集合領域Hとそれによって囲まれた低欠陥領域ZYよりなる欠陥位置制御基板Sの上に分離層Qを介し或いは介さずに窒化物半導体を気相成長させ上層部Bを形成し、機械的或いは光学的手段で欠陥位置制御基板Sから分離された平行四辺形メサ型上層部BからなるチップCの斜視図。
【0068】
【図34】図34は、図33の平行四辺形メサ型上層部BからなるチップCの端面側面を研磨して上下面と直角の端面側面を持つ平行四辺形チップCにしたものの斜視図。
【0069】
【図35】図35は、正六角形の欠陥集合領域Hとそれによって囲まれた低欠陥領域ZYよりなる欠陥位置制御基板Sの上に分離層Qを介し或いは介さずに窒化物半導体を気相成長させ上層部Bを形成し、機械的或いは光学的手段で欠陥位置制御基板Sから分離された正六角形メサ型上層部BからなるチップCの斜視図。
【0070】
【図36】図36は、図35の正六角形メサ型上層部BからなるチップCの端面側面を研磨して上下面と直角の端面側面を持つ正六角形チップCにしたものの斜視図。
【0071】
【図37】図37は、LED用に形成された上層部Bを欠陥位置制御基板Sから光学的又は機械的手段でチップ分離し上層部Bに上側電極Pや下側電極Rを取り付けた状態のLED素子チップの構造を示す断面図。
【0072】
【図38】図38は、HEMT用に形成された上層部Bを欠陥位置制御基板Sから光学的又は機械的手段でチップ分離し上層部Bに上側電極Pや下側電極Rを取り付けた状態のHEMT素子チップの構造を示す断面図。
【0073】
【図39】図39は、ショットキーダイオード用に形成された上層部Bを欠陥位置制御基板Sから光学的又は機械的手段でチップ分離し上層部Bに上側電極Pや下側電極Rを取り付けた状態のショットキーダイオード素子チップの構造を示す断面図。
【0074】
【図40】図40は、縦型トランジスタ用に形成された上層部Bを欠陥位置制御基板Sから光学的または機械的手段でチップ分離し上層部Bに上側電極Pや下側電極Rを取り付けた状態の縦型トランジスタ素子チップの構造を示す断面図。
【発明を実施するための形態】
【0075】
[1.欠陥位置制御基板S(図16、図18、図19、図20)]
組成は、AlInGa1−x−yN(0≦x≦1,0≦y≦1,x+y≦1)であるが、欠陥集合領域Hと低欠陥領域ZYの配分された位置が予め決まっているようなAlInGaN基板である。それは特許文献3、4において初めて与えられたものである。下地基板USの上にマスクMを形成しマスクM上で結晶成長が遅れるのでマスクM上はファセットピットやファセット溝ができその他の領域の転位をファセット底へ引き寄せるので、マスク上の部分は転位が高密度に集結した欠陥集合領域Hとなりその他の部分は低転位の単結晶ZYとなる。
【0076】
だから本発明は前記の特許文献3、4の基板を出発原料とする。低欠陥領域ZYの上には窒化物半導体の成長が速く、欠陥集合領域Hでは窒化物半導体の成長が遅い。しかも欠陥集合領域Hが閉曲線をなすように設けられる。欠陥集合領域Hが閉曲線というのは特許文献3、4にはない。特許文献3のドット型では欠陥集合領域Hが孤立点となっており、特許文献4のストライプ型では欠陥集合領域Hは平行直線群となる。いずれも閉曲線ではない。
【0077】
本発明の出発基板は、特許文献3、4のファセット成長によって欠陥集合領域Hと低欠陥領域ZYを含むように作られしかも欠陥集合領域Hが閉曲線であるということを要件とする。それは欠陥集合領域Hに沿って切断したときに素子分が相互に分離できるためである。その閉曲線が素子一単位になる。だから素子一単位分の輪郭になるように欠陥位置制御基板Sに欠陥集合領域Hを形成するようにすれば良い。欠陥集合領域Hが閉曲線でなければならないのはそれがデバイスの外形そのものを決めるからである。マスクMの上に欠陥集合領域HができるのでマスクMの形状で欠陥集合領域Hの形状を自由に決められる。
【0078】
特許文献3、4のように欠陥位置制御基板Sにおいて欠陥集合領域Hや低欠陥領域ZYは縦方向に成長し、欠陥集合領域Hは、方位が反転した単結晶となっている。そのようになるのは、低欠陥領域ZYがC面成長し、表面をGa面、裏面をN面とし、欠陥集合領域Hが表面をN面、裏面をGa面とする場合だけである。つまりマスク付き基板の上にC面成長したときだけ、欠陥集合領域Hと低欠陥領域ZYが形成される。ということは欠陥位置制御基板Sは表面がC面(一部は−C面)であるということである。
【0079】
六方晶系の結晶にはC面以外に代表面としてM面({1−100})やA面({11−20})があり、多くの場合、{1−100}面が劈開面である。しかし{1−100}面或いは{11−20}の上に、前記のような閉曲線の欠陥集合領域Hとそれによって囲まれる低欠陥領域ZYを形成できるかどうかは不明である。{1−100}面或いは{11−20}面を持つ大型の窒化物半導体結晶は未だ作られていない。マスクMを付けてその上に窒化物半導体を成長させた場合、欠陥集合領域Hと低欠陥領域ZYのような結晶方位が反転した領域になるかどうか不明である。またその上に窒化物半導体を成長させたときに成長速度の選択性があるかどうかも分からない。現在のところ、欠陥位置制御基板SというのはC面成長した結晶に限られる。だから劈開面が水平面にならない。従って自然劈開によって上下分離するということはできない。
【0080】
窒化物半導体は三方晶系或いは六方晶系のものが多いのでチップCの輪郭線を劈開に合わせようとするとチップ形状(閉曲線形状)は正方形、正六角形、正三角形、平行四辺形、菱型等の形状となる。その場合は欠陥位置制御基板Sにおける欠陥集合領域Hは正六角形、正三角形、平行四辺形、菱型等となる。
【0081】
しかし本発明は劈開を利用しないでチップ分離する手法であるからチップ輪郭線を劈開面に合わせる必要はない。正方形矩形の輪郭線を持つチップCとすることもできる。その場合は欠陥集合領域Hは正方形矩形となる。正方形、正六角形、正三角形、平行四辺形、菱型等、閉曲線形状の横寸法の最大値は50mm、最小値は0.2mm程度である。
【0082】
図15は下地基板USの上に正方形の閉曲線を持つマスクMを形成した下地基板の一部の平面図である。その上に窒化物半導体(AlInGaN)をファセット成長させて適当な厚みにしてファセット部分を研磨して下地基板USを除去し窒化物半導体(AlInGaN)の自立基板としたものの一部平面図が図16である。これはマスクMの上の部分が欠陥集合領域Hとなりそれは閉曲線を構成する。閉曲線によって囲まれた部分が単結晶で低転位の低欠陥領域ZYとなる。低欠陥領域ZYは半導体デバイスの一単位となる。但しZYもHも透明であり肉眼では区別が付かない。CL(カソードルミネセンス)や蛍光顕微鏡で観察して初めて区別が分かる。
【0083】
図17は下地基板USの上に正六角形の閉曲線を持つマスクMを形成した下地基板の一部の平面図である。その上に窒化物半導体(AlInGaN)をファセット成長させて適当な厚みにしてファセット部分を研磨して下地基板USを除去し窒化物半導体(AlInGaN)の自立基板としたものの一部平面図が図18である。これはマスクMの上の部分が欠陥集合領域Hとなりそれは閉曲線を構成する。閉曲線によって囲まれた部分が低欠陥領域ZYとなる。低欠陥領域ZYは半導体デバイスの一単位となる。この基板を使うと正六角形デバイスができる。この場合もZYもHも透明であり肉眼では区別が付かない。CL(カソードルミネセンス)や蛍光顕微鏡で観察して初めて区別が分かる。
【0084】
それ以外にも正三角形、平行四辺形などの欠陥集合領域Hを持つ窒化物半導体欠陥位置制御基板Sを用いることもできる。図19は正三角形欠陥集合領域Hを持つ欠陥位置制御基板Sの例を示す。図15〜図18と同じようにマスクMの上に欠陥集合領域HができマスクM位置と欠陥集合領域H位置は1対1に対応する。だからここではマスクMの図は省略し欠陥位置制御基板Sだけを示す。正三角形の欠陥集合領域Hが閉曲線をなす。それに囲まれて低転位の単結晶である低欠陥領域ZYが存在する。
【0085】
図20は平行四辺形(菱型)の欠陥集合領域Hを持つ窒化物半導体欠陥位置制御基板Sの一部平面図である。平行四辺形の辺をなすように欠陥集合領域Hが存在する。閉曲線の欠陥集合領域Hによって囲まれた部分が低欠陥領域ZYである。
【0086】
欠陥位置制御基板Sは前記の特許文献3、4の手法で作ることができる。閉曲線にするというのが新たな要件である。それだけでなく、ここでは欠陥位置制御基板Sの特別な性質を利用してデバイス作製を容易にする。
【0087】
それはどういう性質であるのか?それは欠陥集合領域Hの上に窒化物半導体結晶は成長しにくいが、低欠陥領域ZYの上に窒化物半導体結晶は容易に成長する、という性質である。これは特許文献3、4を発明した頃には分からなかった特別の性質である。そもそも欠陥集合領域Hの正体は一体何であるのか?というのが特許文献3、4を発明した頃は分からなかった。今は欠陥集合領域Hの正体もかなり分かってきている。
【0088】
下地基板は三回対称性を持つものを用いる。その上に成長した窒化物半導体はC面を上面に持つ。しかしファセット成長させるので成長の途中では平坦なC面はあまり存在せず斜めファセット面が殆ど全面を覆っている。成長が終わってファセット面を研磨すると平坦面となる。この平坦面はC面であるべきである。低欠陥領域ZYでは確かにC面である。つまり低欠陥領域ZYの上面はGa面(C面)であるし下面はN面であるということが分かってきた。
【0089】
それは予想通りである。ところが欠陥集合領域Hは単結晶であるが、c軸が反転した単結晶であることが分かってきた。つまり欠陥集合領域Hの上面はN面であり、下面はGa面である。欠陥位置制御基板Sというのは、Ga面が表面にある低欠陥領域ZYと、N面が表面にある欠陥集合領域Hが組合わさってできている。裏面で見るとその反対である。裏面では欠陥集合領域HはGa面に、低欠陥領域ZYはN面となっている。
【0090】
それだけなら本発明を成立させる要件はまだ存在しないのであるが、その後、欠陥集合領域Hの上(N面)には窒化物半導体が成長しにくく、低欠陥領域ZY(Ga面)の上には窒化物半導体が成長しやすいという成長速度の選択性があることが分かってきた。Ga面とN面の成長速度の選択性の発見は全く新規なものである。先に下地基板(GaAs、サファイヤ、SiC)の上にマスク(SiO、SiN、W、Pt)を付けた場合にマスクMの上には窒化ガリウムが成長しにくいということを述べた。だからマスクMを底とするファセットFが形成されやすかったのである。それは下地基板USとマスクMの間の成長速度の不均一性(選択性)であった。
【0091】
本発明がここで新規に発見したのはそうではなく、ファセット成長法で作った窒化物半導体(AlInGaN)基板の、欠陥集合領域Hの上で成長速度が遅く、低欠陥領域ZYの上で成長速度が速いという成長速度の不均一性である。そのような選択性の発見は新規のものである。HとZYの繰り返しよりなる窒化物半導体基板自体(欠陥位置制御基板S)が新規であるからその上に成長する結晶の成長速度の選択性の発見は全く新規なものである。
【0092】
本発明はそのような窒化物半導体欠陥位置制御基板SのHとZYでの成長速度の選択性をうまく利用する。H、ZYの上の成長速度をV、VZYとする。ここでいう選択性というのはV<VZYということである。
【0093】
本発明は、欠陥位置制御基板Sの上に分離層Qを介し上層部Bを成長させることもあり、分離層Qなしで上層部Bを成長させることもある。
【0094】
分離層Qを成長させても、欠陥集合領域Hの上には殆ど成長せず、専ら低欠陥領域ZYの上に成長する。その上に上層部Bを形成すると、欠陥集合領域Hの上には成長せず、低欠陥領域ZYの上だけに成長する。それは、欠陥位置制御基板Sの成長速度選択性という性質(V<VZY)がその上にエピタキシャル成長させた窒化物半導体によって受け継がれるということである。それは欠陥集合領域Hが単に欠陥が多いからというのではなくて結晶方位が全く反転しているからである。欠陥集合領域HのN面の上に成長した分離層Qや上層部BはやはりN面を上面として成長しなければならない。エピタキシャル成長というのはそういうことである。ところがN面とGa面では選択性があり結晶方位は保持されるから成長層の数や厚みが増えてもそれは不変の性質として維持される。
【0095】
理想的には、成長層は低欠陥領域ZYだけに載り、欠陥集合領域Hの上にはエピタキシャル成長層が載らないということになる。多少欠陥集合領域Hの上に結晶が薄く載ってもそれはKOHでエッチングすると簡単に取れてしまう。それによって欠陥集合領域H上の境界線溝がハッキリする。
【0096】
そこでエピタキシャル成長した結晶に、レーザ照射による衝撃や機械的な応力を加えると、上層部Bが、欠陥位置制御基板Sから簡単に取れる。上下方向の分離とともに横方向にもチップ分離する。そのように本発明は、欠陥位置制御基板SのHとZYでの成長速度の違いを有効に利用している。
【0097】
図16、図18、図19、図20などの閉曲線の欠陥集合領域Hとそれで囲まれる低欠陥領域ZYを含むAlInGaN欠陥位置制御基板Sを本発明の出発基板として採用できる。
【0098】
[2.分離層Q(図21)]
分離層Qは欠陥位置制御基板Sと上層部Bの間にあって上下分離するときに消失或いは破断するものである。欠陥集合領域Hの上では成長しにくく低欠陥領域ZYの上では成長しやすいという選択性は分離層Qに対してもあるので好都合である。図21には欠陥位置制御基板Sの上に分離層Qを成長させた状態を示す。低欠陥領域ZYの上(AlInGa面)には成長するが、欠陥集合領域Hの上(N面)には殆ど成長しない。成長時間や材料の節減のため分離層Qは十分に薄いものであることが望ましい。
【0099】
分離層Qは例えば3nm〜1000nm程度の厚みとする。1000nmを越えてもよいのであるが材料が無駄である。3nm以下であるとレ−ザ光を選択的に吸収して分離層Qから分離するという訳に行かない。上下分離手段Wによって分離層Qは省くこともできる。上下分離手段Wによって分離層Qは異なる。レーザ照射Lによって分離する場合はバンドギャップEgqが欠陥位置制御基板SのバンドギャップEgs、上層部Bの最小バンドギャップEgbよりも小さいという条件がある。それに加えて、レーザの波長λがこれらバンドギャップの中間のエネルギーを持つという条件が必要である。
【0100】
Egq<hc/λ<Egs、Egq<hc/λ<Egb
【0101】
半導体はバンドギャップより小さいエネルギー(hc/λ)の光を吸収できないが、バンドギャップより大きいエネルギーの光を吸収することができる。図28はそれを説明する。欠陥位置制御基板Sの上に分離層Q、上層部Bが成長しているとする。その右側にバンドギャップEgを書いている。レーザ光のエネルギーはhν(hはプランク定数、νは波数ν=c/λ)によって表される。分離層Qのバンドギャップはhνより小さく、上層部Bのバンドギャップはばらつきはあるがhνより大きい。上の不等式のような波長のレ−ザ光は、上層部B、欠陥位置制御基板Sを透過するが、分離層Qで全部吸収される。分離層Qが急速に加熱され分解されるから分離層Qを切断面として上層部Bと欠陥位置制御基板Sが上下分離する。
【0102】
上の不等式を満たす分離層Qの素材として、例えばInN層がバンドギャップが小さくてどのようなB、Sの組み合わせに対しても利用できる。InNはあまり用途がないし良い結晶ができないせいもあり長い間バンドギャップがいくらか分からず、2eVとか1.7eVとか言われていた。それが現在は0.7eV程度らしいということが分かっている。そのためInNのバンドギャップはGaN、AlNより低く、それらの混晶であるAlInGaNのどれよりもバンドギャップが低いものとなる。
【0103】
上下分離手段Wが機械的なものである場合は、分離層Qは機械的に脆い素材とする。例えばC(炭素)、Fe(鉄)、Mg(マグネシウム)の何れかをドープしたGaN結晶等を分離層Qとする。C、Fe、Mg等をドープしたGaNは脆く剥がれやすい結晶を作る。上下の層B,Qに横方向のずり応力を掛けるか、上下の層B,Qを吸着して引っ張り応力を掛ける。それによって上層部Bが欠陥位置制御基板Sから離れる。
【0104】
[3.上層部B(図22)]
分離層Qの上に上層部Bをエピタキシャル成長させる。様々な組成を持つ窒化物半導体層の積層体である。欠陥集合領域Hの上には殆ど成長せず、低欠陥領域ZYの上にのみ成長する。だから図22のように、低欠陥領域ZYの上に台形(メサ型)の上層部Bが成長する。図22は上面の電極Eを形成しない場合である。欠陥集合領域Hの上に当たる部分は境界線となる。これが欠陥位置制御基板Sの好都合なところである。台形1つがデバイスに対応する。
【0105】
本発明は発光ダイオード、レ−ザダイオードなどの発光素子、整流器、バイポーラトランジスタ、電界効果トランジスタ、HEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)などの電子素子、温度センサ、圧力センサ、放射線センサ、可視/紫外光検出器などの半導体センサ、SAWデバイス(Surface Acoustic Wave Device):表面弾性波素子)、振動子、共振器、発振器、MEMS(Micro Electro Mechanical System)部品、圧電アクチュエータ等のデバイス用の基板として広く用いられる。上層部Bの構造は窒化物半導体系のデバイスの目的によって異なってくる。本発明において上層部Bの構造は多様である。
【0106】
発光素子の場合は、基板部分、バッファ層、クラッド層、活性層、クラッド層、コンタクト層という構造となる。「基板部分」というのは、欠陥位置制御基板の一部ではない。欠陥位置制御基板Sは回収して再利用するからデバイスの一部にならない。チップ分離したときに機械的強度を維持するための基幹となる部分が必要である。その部分がここでいう「基板部分」である。後では単にn−GaN基板とか、n−GaNとか書くが、欠陥位置制御基板Sの一部と解してはならない。図37〜図40に完成したデバイスの縦断面図を示す。上層部Bというのは、完成したデバイスから上電極や下電極を除去した層構造の部分である。
【0107】
受光素子の場合は基板部分、バッファ層、受光層、窓層、コンタクト層というようになる。ショットキーダイオードの場合は、基板部分、n型層ということである。HEMTの場合は基板部分,i型層、i型層というような構造となる。上層部Bを欠陥位置制御基板Sから分離した後、n側電極、p側電極を形成する。より具体的に上層部Bを述べる。
【0108】
(LEDの場合:図37)上から順に
p型GaN層65
p型AlGaN層64
GaN/InGaN−MQW63 (GaN/InGaN)
AlGaN層62
n型GaN層60
n型GaN層60が前記の基板部分に当たる。ここでMQW63はGaNとInGaNの2層を3回積層したものである。
【0109】
(HEMTの場合;図38)上から順に
i−AlGaN73
i−GaN72
GaN基板70
GaN基板70が前記の基板部分に当たる。
【0110】
(ショットキーダイオードの場合;図39)上から順に
―GaN82
n−GaN基板80
n−GaN基板80が前記の基板部分に当たる。
【0111】
(縦型MISトランジスタの場合;図40)
上から順に
型GaN95
p型GaN93
−GaN92
n−GaN基板90
n−GaN基板90が前記の基板部分に当たる。
【0112】
[4.上層部B+電極E(図26)]
上層部Bはエピタキシャル成長層の積層体であるが、その上に電極Eを形成した状態までウエハ−プロセスで行ってから上層部Bと欠陥位置制御基板Sを分離する場合もある。基板部分がn型であれば、上層部Bの上の電極はp側電極であることが多い。しかし素子構造によっては上面にp側、n側電極の両方を設けることもできる。そのようにすれば通常のウエハ−プロセスと同じで電極形成もウエハ−プロセスの中で行うことができる。上層部Bは、発光素子の場合は、基板部分、バッファ層、クラッド層、活性層、クラッド層、コンタクト層、電極という構造となる。受光素子の場合は基板部分、バッファ層、受光層、窓層、コンタクト層、電極のような構造になる。ショットキーダイオードの場合は、基板部分、n型層、ショットキー電極ということである。HEMTの場合は基板部分、i型層、i型層、電極という構造となる。上層部Bを欠陥位置制御基板Sから分離した後チップCの裏面に残りの電極を形成する。
【0113】
(LEDの場合;図37)上から順に
p電極(ニッケルNi)66
p型GaN層65
p型AlGaN層64
GaN/InGaN−MQW63 (GaN/InGaN)
AlGaN層62
n型GaN層60
ここでMQWはGaNとInGaNの2層を3回積層したものである。
【0114】
(HEMTの場合;図38)上から順に
ソース電極74、ドレイン電極(Ti/Al/Ti/Au)75、ゲート電極(Au)76
i−AlGaN73
i−GaN72
GaN基板70
【0115】
(ショットキーダイオードの場合;図39)上から順に
ショトキー電極(Au)83
−GaN82
n−GaN基板80
【0116】
(縦型MISトランジスタの場合;図40)
上から順に
ソース電極(Ti/Al/Ti/Au)97
ゲート電極(Au)99
型GaN95
p型GaN93
−GaN92
n−GaN基板90
【0117】
[5.上下水平分離手段(図23、図27)]
次に上層部Bを欠陥位置制御基板Sから上下方向に分離する。図23、図27にそれを示す。分離層Qの部分を破壊して、上層部Bと欠陥位置制御基板Sを上下に分離する。分離手段について述べる。上層部Bは欠陥集合領域Hを境界として横方向には予め分離しているから、本発明の場合は上下方向に分離すると同時に横方向にチップ分離する。だから分離手段というのは上下水平方向の分離手段だということになる。レーザ照射による手段と機械的な手段がある。また分離層Qを用いる場合と分離層Qを用いない場合がある。
【0118】
(5A.分離層Qを用いレーザ照射で分離する場合)
欠陥位置制御基板Sと上層部Bの間に分離層Qを形成する。分離層Qの厚みは3nm〜1000nmである。分離層Qも欠陥集合領域Hの上には成長しにくく低欠陥領域ZYの上に成長しやすいという便利な性質がある。レーザ照射によって分離層Qだけを分解させるという場合は、分離層Qのバンドギャップが半導体層のどれよりも狭いものとし、半導体レーザのエネルギーが分離層Qのバンドギャップより大きく、その他の半導体層のどれよりも小さくなるようにする。分離層QのバンドギャップをEgqとし、欠陥位置制御基板SのバンドギャップをEgsとし、上層部Bのj番面の層のバンドギャップをEgjとする。レ−ザ光波長λ及び分離層Q、上層部B、欠陥位置制御基板Sに課せられた条件はEgq<hc/λ<Egs及びEgq<hc/λ<min{Egj}である。
【0119】
半導体、絶縁体はバンドギャップより小さいエネルギーの光を透過し、バンドギャップより大きいエネルギーの光を吸収する。それは図28に示す通りである。上の不等式を満たすレ−ザ光を当てると、分離層Qがレ−ザ光を吸収して加熱され熱分解し消失する。だから上層部Bと欠陥位置制御基板Sが上下方向に瞬時に分離する。InN層を例えば分離層Qとする。これはAlGaInN結晶の中で最もバンドギャップが小さいのでレ−ザ光を選択的に吸収し熱分解する。
上層部Bでは、欠陥集合領域Hで成長層が薄く弱いので欠陥集合領域Hを境界線として自然にチップ分離できる。上下方向分離と同時に水平方向分離できチップCが切り放される。分離層Qの残留物Q’が欠陥位置制御基板Sに残ることもある。それは研磨やエッチング等で除去できる。表面が平坦平滑になった欠陥位置制御基板Sは再利用できる。
【0120】
(5B.分離層Qを用い機械的手段で分離する場合)
欠陥位置制御基板Sと上層部Bの間に分離層Qを形成する。分離層Qの厚みは3nm〜1000nmである。機械的手段で分離層Qを境界として上層部Bと欠陥位置制御基板Sを上下に分離する。脆い結晶であることが分離層Qに求められる。例えば、炭素C、マグネシウムMg、鉄FeをドープしたGaN膜を脆性の分離層Qとすることができる。欠陥位置制御基板Sを固定し上層部Bを引上げると脆性の分離層Qから分離する。
【0121】
(5C.分離層Qを用いずレーザ照射で分離する場合)
分離層Qを用いないで上下分離することもできる。欠陥位置制御基板Sの上に直接に上層部Bを形成する。この場合は、犠牲となって破断する部分がないので機械的手段で上下分離するという訳に行かない。だから機械的な分離手段を適用することができない。レーザ照射による光分離だけが可能である。この場合は、レ−ザ光を上層部Bが吸収して一部が分解して欠陥位置制御基板Sから上下分離するということになる。欠陥位置制御基板SのバンドギャップEgsと上層部Bのバンドギャップの最小値Egbとレーザ波長λはEgb<hc/λ<Egsという不等式を満足しなければならない。
【0122】
[6.上面電極の形成(図24)]
図23のように上層部Bがチップ分離される。その個々のチップCの上面に上側電極P、Pを形成する。図24に示す用に上側電極を持つチップができる。これは図21〜23に示す用にウエハ−プロセスで上側電極P、Pを形成しなかった場合である。しかし図26、図27のように、ウエハ−プロセスで上側電極P,Pを形成することもできる。その場合はチップ分離してからの上側電極P、Pの形成は不要である。
【0123】
[7.下面電極の形成(図25)]
次にチップ毎に上層部Bの裏面に下側電極Rを形成する。これによってデバイスチップができる。ウエハ−プロセスの過程で下側電極Rを形成できないのが本発明の欠点である。しかし図38のように下側電極Rが不要のものもある。
【0124】
[8.チップの形状の整形(図29〜図36)]
欠陥集合領域Hを境界とする成長をした上層部Bはメサ型(台形)になることが多い。メサ型でもデバイスとして機能することもある。しかし上下面が同じ大きさの直方体チップが良いという場合もある。その場合はチップ分離してから側面、端面を研磨して側壁を直角に仕上げる。
【0125】
図29は正方形底面、上面を持つメサ型のチップCを示す。メサ型であっても良い場合はこのままの形状とする。また図30のように端面、側面を加工してこれらの面を直角にした直方体のデバイスとすることもできる。図31はチップ分離した正三角形のメサ型のチップCである。端面を加工して図32のような端面が直角の正三角形チップCとすることもできる。図33はメサ型の平行四辺形チップCである。これもそのまま使えるし、図34のように端面を直角にした平行四辺形のチップCとすることもできる。図35はメサ型の正六角形チップCである。これも加工して図36のような端面が直角の正六角形チップCとすることもできる。
【0126】
[9.最終的なデバイスの形状(図37〜図40)]
メサ型でもいいのであるが、ここでは端面側面を直角にしたデバイスの電極を付けたチップCの状態を示す。積層構造は欠陥位置制御基板Sを含まず上層部Bだけからなる。上層部Bの厚みは10μm〜600μmとする。通常の半導体デバイスのように基板も含むように切り出したものは基板が厚いのでデバイスの積層部の厚みは300μm〜600μm程度ある。しかし本発明は、半導体積層構造は上層部Bだけからなるので、上層部B厚みが10μm〜300μmであることも可能である。
【0127】
(LEDの場合;図37)上から順に
p電極(ニッケルNi)66
p型GaN層65
p型AlGaN層64
GaN/InGaN−MQW63 (GaN/InGaN)
AlGaN層62
n型GaN層60
n電極(Ti/Al/Ti/Au)67
【0128】
(HEMTの場合;図38)上から順に
ソース電極74、ドレイン電極(Ti/Al/Ti/Au)75、ゲート電極(Au)76
i−AlGaN73
i−GaN72
GaN層70
【0129】
(ショットキーダイオードの場合;図39)上から順に
ショトキー電極(Au)83
−GaN82
n−GaN基板80
オーミック電極(n電極:Ti/Al/Ti/Au)84
【0130】
(縦型MISトランジスタの場合;図40)
上から順に
ソース電極(Ti/Al/Ti/Au)97
ゲート電極(Al)99
型GaN95
p型GaN93
−GaN92
n−GaN基板90
ドレイン電極(Ti/Al/Ti/Au)94
【符号の説明】
【0131】
S 欠陥位置制御基板
ZY 低欠陥領域
H 欠陥集合領域
B 上層部
C チップ
Y C面成長領域
Z 低欠陥単結晶領域
Q 分離層
60 n型GaN層
62 AlGaN層
63 MQW
64 p型AlGaN層
65 p型GaN層
66 p電極
67 n電極
70 GaN基板
72 i−GaN
73 i−AlGaN
74 ソース電極
75 ドレイン電極
76 ゲート電極
80 n−GaN基板
82 n−GaN
83 ショットキー電極
84 オーミック電極
90 n−GaN基板
92 n−GaN
93 p−GaN
94 ドレイン電極
95 n−GaN
97 ソース電極
99 ゲート電極

【特許請求の範囲】
【請求項1】
半導体デバイスであるチップの上面にはデバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦u≦1、0≦v≦1、u+v≦1)を積層した上層部を有し、チップの周囲の端面が全て結晶成長によるファセットにより形成されたメサ型を有していることを特徴とする窒化物半導体デバイス。
【請求項2】
厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする請求項1に記載の窒化物半導体デバイス。
【請求項3】
閉曲線状に形成された欠陥集合領域Hと欠陥集合領域Hによって囲まれた低欠陥領域ZYを含む窒化物半導体(AlInGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)欠陥位置制御基板Sの上に、デバイスを構成するための複数のし窒化物半導体層(AlujInvjGa1−uj−vjN:0≦u≦1、0≦v≦1、u+v≦1)を積層て上層部Bを形成する工程と、上層部Bを欠陥位置制御基板Sから上下に分離する工程とを含み、上層部Bを該上下分離工程と同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離し、チップ端面が成長によるファセットで形成されており、メサ型の形状をしており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
【請求項4】
閉曲線状に形成された欠陥集合領域Hと欠陥集合領域Hによって囲まれた低欠陥領域ZYを含む窒化物半導体(AlInGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)欠陥位置制御基板Sの上に、デバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦u≦1、0≦v≦1、u+v≦1)を積層して上層部Bを形成する工程と、上層部Bを欠陥位置制御基板Sから上下に分離する工程とを含み、上層部Bを該上下分離工程と同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離し、チップ端面が成長によるファセットで形成されており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
【請求項5】
閉曲線状に形成された欠陥集合領域H、と欠陥集合領域Hによって囲まれた低欠陥領域ZYを含む窒化物半導体(AlInGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)欠陥位置制御基板Sの上に、バンドギャップEgqの狭い窒化物半導体の分離層Qを成長させ、その上にデバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦u≦1、0≦v≦1、u+v≦1)を積層して上層部Bとし、分離層QのバンドギャップEgqより高く上層部Bの層のバンドギャップの最小値Egb(min{Egj})より低いエネルギーを持つ(Egq<hc/λ<Egb)レ−ザ光を照射することによって分離層Qを分解させ上層部Bを欠陥位置制御基板Sから上下に分離すると同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離し、チップ端面が成長によるファセットで形成されており、メサ型の形状をしており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
【請求項6】
閉曲線状に形成された欠陥集合領域Hと欠陥集合領域Hによって囲まれた低欠陥領域ZYを含む窒化物半導体(AlInGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)欠陥位置制御基板Sの上に、バンドギャップEgqの狭い窒化物半導体の分離層Qを成長させ、その上にデバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦u≦1、0≦v≦1、u+v≦1)を積層して上層部Bとし、分離層QのバンドギャップEgqより高く上層部Bの層のバンドギャップの最小値Egb(min{Egj})より低いエネルギーを持つ(Egq<hc/λ<Egb)レ−ザ光を照射することによって分離層Qを分解させ上層部Bを欠陥位置制御基板Sから上下に分離すると同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離し、チップ端面が成長によるファセットで形成されており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
【請求項7】
閉曲線状に形成された欠陥集合領域Hと欠陥集合領域Hによって囲まれた低欠陥領域ZYを含む窒化物半導体(AlInGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)欠陥位置制御基板Sの上に、脆性の窒化物半導体の分離層Qを成長させ、その上にデバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦u≦1、0≦v≦1、u+v≦1)を積層して上層部Bとし、欠陥位置制御基板Sと上層部Bとにずり又は引っ張り応力を加えて分離層Qを破壊して、上層部Bを欠陥位置制御基板Sから上下に分離すると同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離し、チップ端面が成長によるファセットで形成されており、メサ型の形状をしており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
【請求項8】
欠陥集合領域Hと低欠陥領域ZYを含み欠陥集合領域Hが低欠陥領域ZYを囲む閉曲線状に形成された窒化物半導体(AlInGa1−x−yN:0≦x≦1、0≦y≦1、x+y≦1)欠陥位置制御基板Sの上に、欠陥位置制御基板SのバンドギャップEgsより小さいバンドギャップEgjを持つデバイスを構成するための複数の窒化物半導体層(AlujInvjGa1−uj−vjN:0≦u≦1、0≦v≦1、u+v≦1)を積層して上層部Bとし、欠陥位置制御基板SのバンドギャップEgsより低く上層部Bの層のバンドギャップの最小値Egb(min{Egj})より高いエネルギーを持つ(Egq<hc/λ<Egs)レ−ザ光を照射することによって上層部Bの一部を分解させ上層部Bを欠陥位置制御基板Sから上下に分離すると同時に横方向に欠陥集合領域Hに沿って分離して個々のチップに分離し、チップ端面が成長によるファセットで形成されており、厚みが10μm〜600μmで、水平方向の寸法が0.2mm〜50mmであることを特徴とする窒化物半導体デバイス。
【請求項9】
欠陥集合領域Hの上には窒化物系半導体は遅い成長速度で成長し、低欠陥領域ZYの上には窒化物系半導体は速い成長速度で成長するものであることを特徴とする請求項3〜8のいずれかに記載の窒化物系半導体デバイス。
【請求項10】
上層部Bの形成に続いて上部電極を形成し、チップ分離した後下部電極だけを形成することを特徴とする請求項3〜8の何れかに記載の窒化物半導体デバイス。
【請求項11】
上層部Bに引き続いて上部電極を形成せず、チップ分離した後上部電極と下部電極を形成することを特徴とする請求項3〜8の何れかに記載の窒化物半導体デバイス。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate

【図31】
image rotate

【図32】
image rotate

【図33】
image rotate

【図34】
image rotate

【図35】
image rotate

【図36】
image rotate

【図37】
image rotate

【図38】
image rotate

【図39】
image rotate

【図40】
image rotate


【公開番号】特開2011−97065(P2011−97065A)
【公開日】平成23年5月12日(2011.5.12)
【国際特許分類】
【出願番号】特願2010−256702(P2010−256702)
【出願日】平成22年11月17日(2010.11.17)
【分割の表示】特願2005−255813(P2005−255813)の分割
【原出願日】平成17年9月5日(2005.9.5)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】