窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
【課題】シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供する。
【解決手段】実施形態によれば、下地層と、機能層と、を備えた窒化物半導体層が提供される。下地層は、シリコン基板の上に形成されたＡｌ含有窒化物半導体層の上に形成され、不純物濃度が低く、ＧａＮを含む。機能層は、下地層の上に設けられる。機能層は、下地層の不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層を含む。Ａｌ含有窒化物半導体層は、多層構造体を含む。多層構造体は、Ａｌを含む窒化物半導体を含む複数の第２層と、複数の第２層の間に設けられ第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む。下地層の厚さは、第１層の厚さよりも厚く、第１半導体層の厚さよりも薄い。
【解決手段】実施形態によれば、下地層と、機能層と、を備えた窒化物半導体層が提供される。下地層は、シリコン基板の上に形成されたＡｌ含有窒化物半導体層の上に形成され、不純物濃度が低く、ＧａＮを含む。機能層は、下地層の上に設けられる。機能層は、下地層の不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層を含む。Ａｌ含有窒化物半導体層は、多層構造体を含む。多層構造体は、Ａｌを含む窒化物半導体を含む複数の第２層と、複数の第２層の間に設けられ第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む。下地層の厚さは、第１層の厚さよりも厚く、第１半導体層の厚さよりも薄い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法に関する。
【背景技術】
【０００２】
窒化物半導体を用いた半導体発光素子である発光ダイオード（ＬＥＤ）は、例えば、表示装置や照明などに用いられている。また、窒化物半導体を用いた電子デバイスは高速電子デバイスやパワーデバイスに利用されている。
【０００３】
このような窒化物半導体素子を、量産性に優れるシリコン（Ｓｉ）基板上に形成すると、格子定数または熱膨張係数の違いに起因した欠陥及びクラックが発生しやすい。シリコン基板上に高品質な結晶を作製する技術が望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１４２７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、下地層と、機能層と、を備えた窒化物半導体素子が提供される。前記下地層は、シリコン基板の上に形成されたＡｌ含有窒化物半導体層の上に形成され、不純物濃度が低く、ＧａＮを含む。前記機能層は、前記下地層の上に設けられる。前記機能層は、前記下地層の不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層を含む。前記Ａｌ含有窒化物半導体層は、多層構造体を含む。前記多層構造体は、Ａｌを含む窒化物半導体を含む複数の第２層と、前記複数の第２層の間に設けられ前記第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む。前記下地層の厚さは、前記第１層の厚さよりも厚く、前記第１半導体層の厚さよりも薄い。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る窒化物半導体素子を示す模式的断面図である。
【図２】第１の実施形態に係る窒化物半導体素子を示す模式的断面図である。
【図３】第１の実施形態に係る窒化物半導体素子の一部を示す模式的断面図である。
【図４】第１参考例の窒化物半導体素子を示す模式的断面図である。
【図５】図５（ａ）及び図５（ｂ）は、第２及び第３参考例のウェーハ試料の特性を示す断面ＴＥＭ像である。
【図６】図６（ａ）及び図６（ｂ）は、第２の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。
【図７】第３の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
【図８】第５の実施形態に係る窒化物半導体素子を示す模式的断面図である。
【図９】第６の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１の実施形態）
本実施形態は、窒化物半導体素子に係る。実施形態に係る窒化物半導体素子は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置を含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
【００１０】
図１は、第１の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る窒化物半導体素子１１０は、下地層１０ｉと、機能層１０ｓと、を備える。
【００１１】
下地層１０ｉは、Ａｌ含有窒化物半導体層５０の上に形成される。Ａｌ含有窒化物半導体層５０は、シリコン基板４０の上に形成されている。シリコン基板４０は、例えば、Ｓｉ（１１１）基板である。ただし、実施形態において、シリコン基板４０の面方位は、（１１１）面でなくても良い。
【００１２】
下地層１０ｉにおける不純物濃度は低い。下地層１０ｉは、ＧａＮを含む。下地層１０ｉは、例えば、アンドープのＧａＮ層である。例えば、下地層１０ｉにおける不純物濃度は、１×１０１７ｃｍ−３以下である。例えば、下地層１０ｉにおける不純物濃度は、検出限界以下である。
【００１３】
下地層１０ｉの厚さは、例えば、１マイクロメートル（μｍ）以上である。
【００１４】
機能層１０ｓは、下地層１０ｉの上に設けられる。機能層１０ｓは、第１半導体層１０を含む。第１半導体層１０は、下地層１０ｉの不純物濃度よりも高い不純物濃度を有する。第１半導体層１０は、第１導電形のＧａＮを含む。
【００１５】
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。また、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形である場合として説明する。
例えば、第１半導体層１０は、ｎ形ＧａＮ層である。
【００１６】
ここで、下地層１０ｉから機能層１０ｓに向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な方向をＹ軸とする。
【００１７】
以下、窒化物半導体素子１１０が、発光素子である場合について説明する。
図２は、第１の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図２に表したように、本実施形態に係る１つの例である窒化物半導体素子１１１において、機能層１０ｓは、発光部３０と、第２半導体層２０と、をさらに備える。
【００１８】
発光部３０は、第１半導体層１０の上に設けられる。第２半導体層２０は、発光部３０の上に設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２導電形は、第１導電形と異なる。
【００１９】
第１半導体層１０と第２半導体層２０とを介して発光部３０に電流を流すことで、発光部３０から光が放出される。発光部３０の具体例に関しては後述する。
【００２０】
図２に表したように、この例では、Ａｌ含有窒化物半導体層５０は、バッファ層５５と、中間層５４と、多層構造体５３と、を含む。バッファ層５５は、シリコン基板４０の上に設けられ、ＡｌＮを含む。バッファ層５５の厚さは、例えば約３０ナノメートル（ｎｍ）である。このように、シリコン基板と化学的反応が生じにくいＡｌＮをＳｉに接するバッファ層５５として用いることで、メルトバックエッチングなどの問題を解決しやすい。
【００２１】
中間層５４は、バッファ層５５の上に設けられ、ＡｌＧａＮを含む。中間層５４には、例えば、Ａｌ０．２５Ｇａ０．７５Ｎ層が用いられる。中間層５４の厚さは、例えば、約４０ｎｍである。
【００２２】
多層構造体５３は、中間層５４の上に設けられる。多層構造体５３は、交互に積層された複数の第１層５１と複数の第２層５２とを含む。
【００２３】
第１層５１には、例えば、厚さが３０ナノメートル（ｎｍ）のＧａＮ層が用いられる。第２層５２には、例えば、厚さが８ｎｍのＡｌＮ層が用いられる。この場合、第１層５１及び第２層５２のそれぞれの数（すなわち、ペア数）は、例えば６０である。
【００２４】
また、第１層５１には、例えば、厚さが３００ｎｍのＧａＮ層が用いられる。第２層５２には、例えば、厚さが１２ｎｍのＡｌＮ層が用いられる。この場合、第１層５１及び第２層５２のそれぞれの数（すなわち、ペア数）は、例えば３である。
【００２５】
第２層５２（ＡｌＮ層）は、例えば低温で成長される。以下では第２層５２（ＡｌＮ層）を低温成長層と呼ぶことにする。但し、多層構造体５３において、特に、短周期で第１層５１と第２層５２とを繰り返す（例えば、第１層５１が３０ｎｍで、第２層が８ｎｍなど）の場合は、第２層５２が低温で成長されるとは限らない。以下では、長周期（例えば、第１層５１が３００ｎｍで、第２層５２が５ｎｍなど）の場合について述べる。
【００２６】
図３は、第１の実施形態に係る窒化物半導体素子の一部の構成を例示する模式的断面図である。
図３に表したように、発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸に沿って交互に積層される。
【００２７】
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
【００２８】
井戸層３２は、例えば、Ｉｎｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）を含む。障壁層３１は、例えば、ＧａＮを含む。すなわち、例えば、井戸層３２はＩｎを含み、障壁層３１はＩｎを実質的に含まない。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。
【００２９】
発光部３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有することができる。このとき、発光部３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。または、発光部３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有することができる。このとき、発光部３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
【００３０】
すなわち、発光部３０は、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、２以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉと第２半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｉ井戸層ＷＬｉと第２半導体層２０との間に配置される。第１障壁層ＢＬ１は、第１半導体層１０と第１井戸層ＷＬ１との間に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎと第２半導体層２０との間に設けられる。
【００３１】
発光部３０から放出される光（発光）のピーク波長は、例えば２００ナノメートル（ｎｍ）以上１６００ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。
【００３２】
実施形態において、上記のように、多層構造体５３が設けられる。多層構造体５３は、低温成長のＡｌＮ層（第２層５２）を含む。この第２層５２は、周期的に設けられている。これにより、例えば、転位が低減でき、クラックが抑制される。ＡｌＮ層は、直下のＧａＮ層と格子整合せず、歪みが緩和し易く、歪みの影響を受けないＡｌＮの格子定数を持ち易い。
【００３３】
多層構造体５３において、ＡｌＮの格子定数に格子整合するようにＧａＮ層を形成することで、ＧａＮは圧縮歪みを受けながら成長し、上に凸になるような反りを生じる。また、これらのＡｌＮとＧａＮを繰り返し形成することで、上に凸になるような反りを大きく生じることができる。上に凸になるような反りを、結晶成長中の層に予め導入しておくことで、結晶成長後に降温する際に受ける、ＳｉとＧａＮの熱膨張係数差による引っ張り歪みを相殺することができ、クラックの発生を抑制しやすい。
【００３４】
多層構造体５３を設けることで、クラックの発生を抑制するだけでなく、シリコン基板４０と窒化物半導体層（機能層１０ｓ）との間における格子不整合による貫通転位などの欠陥を止めることができる。これにより、下地層１０ｉ（例えばｉ−ＧａＮ層）、第１半導体層１０（ｎ−ＧａＮ層）、および、その上に形成される窒化物半導体層（例えば、発光部３０及び第２半導体層２０など）への欠陥の伝播を抑制できる。これにより、窒化物半導体素子の高性能化が図れる。
【００３５】
第２層５２（低温ＡｌＮ層）の厚さは、例えば５ｎｍ以上、２０ｎｍ以下である。第２層５２の結晶成長温度は、例えば６００℃以上、１０５０℃以下である。このような厚さ及び温度領域に設定することで、低温ＡｌＮ層において格子は緩和しやすくなる。これにより、低温ＡｌＮを形成する際に、下地となるＧａＮ層（第１層５１）からの引っ張り歪みを受けにくくなる。その結果、下地となるＧａＮ層（第１層５１）からの歪みの影響を受けない、ＡｌＮの格子定数を、効率よく形成することが可能である。
【００３６】
第２層５２の厚さが５ｎｍよりも薄いと、ＡｌＮの格子が十分に緩和し難い。第２層５２が２０ｎｍよりも厚いと格子緩和による転位が増大する。
【００３７】
第２層５２の結晶成長温度が６００℃よりも低いと、不純物が取り込まれ易くなる。また、立方晶ＡｌＮなどが成長され、結晶転位が過度に生じてしまう。第２層５２の結晶成長温度が１０５０℃よりも高いと、歪みが緩和されず、第２層５２に引っ張り歪みが導入されやすい。さらに、第２層５２上に成長される第１層５１や、その上のＧａＮ層（例えば下地層１０ｉ及び第１半導体層１０）に圧縮応力を適切にかけられず、結晶成長後の降温時に、クラックが発生しやすい。
【００３８】
多層構造体５３において、第２層５２（低温ＡｌＮ層）の数を２以上にすることで、クラックの発生を抑制する効果が高まる。
【００３９】
第２層５２（低温ＡｌＮ層）どうしの間の距離は、１５ｎｍ以上、１０００ｎｍ以下が望ましい。低温ＡｌＮ層の上にＧａＮ層（第１層５１）を形成する際に、後述するように１００ｎｍから２００ｎｍまでの間のＧａＮ層（第１層５１）は、低温ＡｌＮ層に格子整合しながら成長し、圧縮応力がかかる傾向にある。よって、低温ＡｌＮ層同士の間隔が１０００ｎｍよりも大きいと、圧縮応力を持たせる効果が不十分である。間隔が、１５ｎｍ未満であると多層構造体５３中の低温ＡｌＮ層の数が過度に多くなり、降温・昇温過程を過度に繰り返してしまい、結晶成長装置の原料使用効率などが悪化してしまう。
【００４０】
以上では、Ａｌ含有窒化物半導体層５０が多層構造体５３を有し、その多層構造体５３が低温ＡｌＮ層を含む構造について記述したが、実施形態はこれに限らない。Ａｌ含有窒化物半導体層５０として、下地層１０ｉ及び機能層１０ｓの少なくともいずれかに予め圧縮応力を導入する機能を有する層を用いることで、上記と同様の効果が得られる。
【００４１】
例えば、上記のように、Ａｌ含有窒化物半導体層５０は、例えば、ＡｌＮとＧａＮとの超格子構造を含むことができる。また、Ａｌ含有窒化物半導体層５０として、組成が傾斜した複数のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層を用いても良い。
【００４２】
既に説明したように、下地層１０ｉ（ｉ−ＧａＮ層）の厚さは、例えば１μｍ以上である。下地層１０ｉの厚さは、第１半導体層１０（ｎ−ＧａＮ層）の厚さよりも薄い。後述するように、下地層１０ｉの厚さを１μｍ以上にすることで、転位密度を低減する効果が大きくなる。すなわち、下地層１０ｉの上面（第１半導体層１０側の面）における転位密度は、下地層１０ｉの下面（Ａｌ含有窒化物半導体層５０の側の面）における転位密度よりも小さい。
【００４３】
下地層１０ｉの厚さが第１半導体層１０の厚さ以上の場合、全体の厚さ（下地層１０ｉと、第１半導体層１０を含む機能層１０ｓと、の合計の厚さ）が大きくなりすぎて、クラックが多くなりやすい。
【００４４】
第１半導体層１０の厚さは、例えば、１μｍ以上、４μｍ以下であることが望ましい。第１半導体層１０がＬＥＤのｎ形コンタクト層として働くとき、第１半導体層１０の厚さが１μｍ未満であると、電流の広がりが不十分で、発光が不均一になり易い。また、抵抗が高くなり易い。第１半導体層１０の厚さが４μｍを超えると、結晶成長後の降温時にクラックが入りやすい。
【００４５】
このように、本実施形態に係る窒化物半導体素子１１０及び１１１においては、シリコン基板４０の上にＡｌ含有窒化物半導体層５０を形成し、その上に、不純物濃度が低い（例えばアンドープ）のｉ−ＧａＮの下地層１０ｉを設け、その上に、ｎ−ＧａＮの第１半導体層１０を設けることで、第１半導体層１０における転位が少なく、クラックなどが低減される。このように、実施形態によれば、低転位密度で結晶品質が優れた窒化物半導体素子が得られる。
【００４６】
この構成は、以下のような実験により見出された。以下、発明者が独自に実施した実験について説明する。
この実験では、半導体層の結晶成長方法として、ＭＯＶＰＥ（有機金属気相成長）法を用いた。
【００４７】
まず、Ｓｉ（１１１）のシリコン基板４０を、Ｈ２Ｏ２とＨ２ＳＯ４との１：１の混合液で１３分間洗浄した。次に、２％のＨＦを用いて１０分間、シリコン基板４０を洗浄した。洗浄後、シリコン基板４０をＭＯＶＰＥ反応室内に導入した。
【００４８】
サセプタを水素雰囲気下で１０００℃に昇温し、ＴＭＡを８秒間供給した。その後、ＮＨ３を更に供給することで、バッファ層５５として、３０ｎｍのＡｌＮ層を形成した。
【００４９】
続いて、サセプタを１０３０℃に昇温し、中間層５４として、４０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を形成した。
【００５０】
次に、サセプタを１０５０℃に昇温し、８ｎｍのＡｌＮ層（第２層５２）と、３０ｎｍのＧａＮ層（第１層５１）と、を交互に繰り返し、多層構造体５３（超格子構造）を形成した。
【００５１】
次に、サセプタを１０８０℃に昇温し、下地層１０ｉとして、１μｍのアンドープＧａＮ層を形成した。
【００５２】
続いて、ＳｉＨ４を更に供給することで、第１半導体層１０として、１μｍのｎ形ドープＧａＮ層を形成した。
【００５３】
次に、続いて、ＬＥＤの活性層となる発光部３０（多重量子井戸構造）を形成した。さらに、第２半導体層２０として、ｐ形ＧａＮ層を形成した。これにより、ＬＥＤ構造が形成される。
【００５４】
結晶成長の終了後、ウェーハ試料（シリコン基板４０及びその上に形成された半導体層を含む）を反応室から取り出した。これにより、実施形態に係る窒化物半導体素子１１１が形成される。
【００５５】
一方、第１参考例の窒化物半導体素子を作製した。
図４は、第１参考例の窒化物半導体素子の構成を例示する模式的断面図である。
図４に表したように、第１参考例の窒化物半導体素子１９１においては、下地層１０ｉが設けられていない。これ以外は、窒化物半導体素子１１１と同様なので説明を省略する。窒化物半導体素子１９１においては、Ａｌ含有窒化物半導体層５０の上に、下地層１０ｉを形成しないで、第１半導体層１０（厚さ１．２μｍ）を形成した。
【００５６】
実施形態に係る窒化物半導体素子１１１のウェーハ試料と、第１参考例の窒化物半導体素子１９１のウェーハ試料に関して、Ｘ線回折装置を用いてロッキングカーブ測定を行った。
【００５７】
その結果、実施形態に係る窒化物半導体素子１１１においては、（００２）面のＸ線半値全幅は７１５秒であり、（１０１）面のＸ線半値全幅は１２８３秒であった。
【００５８】
一方、第１参考例の窒化物半導体素子１９１においては、（００２）面のＸ線半値全幅は１２７８秒であり、（１０１）面のＸ線半値全幅は２０３０秒であった。
【００５９】
Ｘ線半値全幅は、欠陥密度に対応する。このように、第１参考例においては欠陥密度が高い。すなわち、第１参考例の窒化物半導体素子１９１においては、特性が不十分である。
【００６０】
これに対し、実施形態に係る窒化物半導体素子１１１においては、Ｘ線半値全幅が小さい。すなわち、窒化物半導体素子１１１においては、高い特性が得られる。
【００６１】
図５（ａ）及び図５（ｂ）は、第２及び第３参考例のウェーハ試料の特性を例示する断面ＴＥＭ像である。
【００６２】
第５（ａ）に例示した第２参考例のウェーハ試料１９２においては、Ａｌ含有窒化物半導体層５０の上に、厚さが１．２μｍのｎ形ＧａＮ層（第１半導体層１０に相当）を形成したものである。図５（ｂ）に例示した第３参考例のウェーハ試料１９３においては、Ａｌ含有窒化物半導体層５０の上に、厚さが２．１μｍのアンドープのＧａＮ層（下地層１０ｉの厚さが厚い場合に相当）を形成したものである。これらの試料においては、Ａｌ含有窒化物半導体層５０として、４層の周期構造の多層構造体５３が設けられている。
【００６３】
図５（ａ）に表したように、第２参考例のウェーハ試料１９２においては、Ａｌ含有窒化物半導体層５０の上のｎ形ＧａＮ（ｎ−ＧａＮ）層において、転位Ｄｓ（例えば貫通転位）が積層方向（Ｚ軸方向）に沿って延びている。そして、Ａｌ含有窒化物半導体層５０の上にｎ形ＧａＮ層を設けた場合は、転位Ｄｓが多い。
【００６４】
図５（ｂ）に表したように、第３参考例のウェーハ試料１９３においては、Ａｌ含有窒化物半導体層５０からの高さが１μｍまでの間のアンドープのＧａＮ（ｉ−ＧａＮ）層において、転位Ｄｓが積層方向から折れ曲がっている。これにより、ｉ−ＧａＮ層の上面では、転位Ｄｓの数が著しく減少している。
【００６５】
このことから、下地層１０ｉの厚さを１μｍ以上に設定し、その上に機能層１０ｓを設けることで、転位Ｄｓの低減効果が効果的に得られる。下地層１０ｉの厚さを１μｍ以上に設定することで、転位が低減された、高結晶品質な、窒化物半導体素子を形成することが可能となる。
【００６６】
下地層１０ｉの厚さを１μｍ以上にすることで転位を低減する効果が十分に得られ、かつ、下地層１０ｉの厚さを第１半導体層１０の厚さ以下とすることで、クラックの発生を効果的に抑制できる。
【００６７】
実施形態においては、Ａｌ含有窒化物半導体層５０と、第１半導体層１０（機能層１０ｓ）との間に、１μｍ以上の厚さの下地層１０ｉ（低不純物濃度のＧａＮ層）を設けることで、転位密度が大幅に低減される。Ａｌ含有窒化物半導体層５０上の層の厚さが厚いとクラックが発生し易い。このため、半導体素子の動作に直接寄与しない下地層１０ｉの厚さを、クラックが発生しない厚さ以下で、かつ、１μｍ以上に設定することで、クラックの発生を抑えつつ、転位密度を低減し、良好な特性が得られる。
【００６８】
なお、ＡｌＮ層を含むバッファ層を形成することで、クラックの発生を抑制しようとする試みが知られている。しかしながら、そのようなバッファ層の上にはＬＥＤ機能を持つｎ形ＧａＮ層が連続して形成されており、バッファ層と、機能層と、の間における転位の挙動については知られていない。
【００６９】
発明者の独自の実験により見出された上記の現象を基に、実施形態の構成が構築されている。これにより、シリコン基板４０上に形成した高品質な窒化物半導体結晶を有する窒化物半導体素子が提供できる。
【００７０】
（第２の実施形態）
本実施形態は、窒化物半導体ウェーハに係る。このウェーハには、例えば、半導体装置の少なくとも一部、または、半導体装置の少なくとも一部となる部分が設けられている。この半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。
【００７１】
図６（ａ）及び図６（ｂ）は、第２の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図６（ａ）及び図６（ｂ）に表したように、本実施形態に係る窒化物半導体ウェーハ１２０及び１３０は、シリコン基板４０と、Ａｌ含有窒化物半導体層５０と、下地層１０ｉと、機能層１０ｓと、を備える。これらのシリコン基板４０、Ａｌ含有窒化物半導体層５０、下地層１０ｉ及び機能層１０ｓに関しては、第１の実施形態に関して説明した構成を適用することができる。
【００７２】
図６（ｂ）に表したように、Ａｌ含有窒化物半導体層５０は、シリコン基板４０の上に設けられＡｌＮを含むバッファ層５５と、バッファ層５５の上に設けられＡｌＧａＮを含む中間層５４と、中間層５４の上に設けられた多層構造体５３と、を含むことができる。多層構造体５３は、例えば、交互に積層された、ＧａＮを含む複数の第１層５１と、ＡｌＮを含む複数の第２層５２と、を含む。
【００７３】
これにより、シリコン基板上に形成された低転位密度で結晶品質が優れた窒化物半導体素子のための窒化物半導体ウェーハが提供できる。
【００７４】
（第３の実施形態）
図７は、第３の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
図７に表したように、本製造方法においては、シリコン基板４０の上にＡｌ含有窒化物半導体層５０を形成する（ステップＳ１１０）。さらに、Ａｌ含有窒化物半導体層５０の上に、不純物濃度が低く、例えば１μｍ以上の厚さを有しＧａＮを含む下地層１０ｉを形成する（ステップＳ１２０）。さらに、下地層１０ｉの上に、下地層１０ｉの不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層１０を含む機能層１０ｓを形成する（ステップＳ１３０）。
【００７５】
これにより、シリコン基板上に、低転位密度で結晶品質が優れた窒化物半導体層を形成できる。
【００７６】
既に説明したように、本製造方法において、第１半導体層１０の厚さは１μｍ以上であることが望ましい。下地層１０ｉにおける不純物濃度は、１×１０１７ｃｍ−３以下であることが望ましい。下地層１０ｉの厚さは、第１半導体層１０の厚さよりも薄いことが望ましい。
【００７７】
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
【００７８】
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
【００７９】
（第４の実施形態）
既に図５（ｂ）に関して説明したように、第３参考例のウェーハ試料１９３において、Ａｌ含有窒化物半導体層５０からある程度の厚さのアンドープのＧａＮ（ｉ−ＧａＮ）層において、転位Ｄｓが積層方向から折れ曲がっている。図５（ｂ）から分かるように、Ａｌ含有窒化物半導体層５０からの距離（高さ）が大きくなるに連れ、転位Ｄｓの数が減少する。このことから、アンドープのＧａＮ（ｉ−ＧａＮ）層の厚さが１μｍ以上である場合だけでなく、例えば、３００ｎｍ程度以上でも、転位Ｄｓの減少効果が得られる。
【００８０】
本実施形態に係る半導体発光素子においては、下地層１０ｉ（例えばｉ−ＧａＮ層）の厚さは、３００ｎｍ以上とする。これにより、シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子を提供できる。
【００８１】
例えば、図２に関して説明したように、Ａｌ含有窒化物半導体層５０が多層構造体５３を含む場合において、下地層１０ｉ（例えばｉ−ＧａＮ層）の厚さは、多層構造体５３に含まれる第１層５１の厚さよりも厚い。例えば、多層構造体５３が、Ａｌを含む窒化物半導体を含む複数の第２層５２と、複数の第２層５２の間に設けられ第２層５２におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層５１と、を含む場合、下地層１０ｉの厚さは、第１層５１の厚さよりも厚い。この場合にも、例えば、下地層１０ｉの厚さは、第１半導体層１０の厚さよりも薄い。
【００８２】
第２層５２は、Ａｌを含む窒化物半導体層であり、ＡｌＮ層、または、例えばＡｌ組成比が０．９５以上のＡｌＧａＮ層である。
【００８３】
第１層５１は、ＧａＮ層、または、例えばＡｌ組成比が０．１以下のＡｌＧａＮ層である。Ａｌ含有窒化物半導体層５０において、ＡｌとＧａをＮとを含み、組成比が互いに異なる複数の層が設けられている場合には、Ａｌ組成比が０．１以下の領域を第１層５１とする。
【００８４】
なお、本願明細書において、Ａｌ組成比が低いことは、Ａｌを実質的に含まないことを含む。例えば、第１層５１には、Ａｌ組成比が低い窒化物半導体を用いることができ、第１層５１には、Ａｌを実質的に含まないＧａＮ層を用いることができる。
【００８５】
既に説明したように、第１層５１には、例えば、厚さが３０ｎｍのＧａＮ層が用いられ、第２層５２には、例えば、厚さが８ｎｍのＡｌＮ層が用いられる。この場合、下地層１０ｉの厚さは、第１層５１よりも厚く、例えば、３０ｎｍよりも厚く設定する。Ａｌ含有窒化物半導体層５０の上に直接的に第１半導体層１０を設けるよりも、下地層１０ｉを設ける場合の方が、転位密度を低くでき、結晶品質を向上できる。
【００８６】
また、第１層５１には、例えば、厚さが３００ｎｍのＧａＮ層が用いられ、第２層５２には、例えば、厚さが１２ｎｍのＡｌＮ層が用いられる。この場合には、下地層１０ｉの厚さは、３００ｎｍよりも厚く設定する。
【００８７】
既に説明したように、第１半導体層１０の厚さは、１μｍ以上、４μｍ以下であることが望ましい。第１半導体層１０の厚さは、２μｍ以上、３μｍ以下であることがさらに望ましい。第１半導体層１０の厚さを２μｍ以上にすることで、第１半導体層１０において電流がより広がり、より均一な発光を得やすい。また、第１半導体層１０の厚さを、３μｍ以下にすることで、結晶成長後の降温時のクラックをより抑制できる。
【００８８】
下地層１０ｉの厚さと第１半導体層１０の厚さとの合計は、２μｍ以上５μｍ以下とすることが好ましい。下地層１０ｉの厚さが厚いときに、転位密度をより低減できる。第１半導体層１０の厚さが厚いと、第１半導体層１０において電流をより広げることができる。実施形態においては、下地層１０ｉの厚さと第１半導体層１０の厚さとの合計を２μｍ以上とし、下地層１０ｉの厚さを上記のように一定以上の厚さにしつつ、第１半導体層１０の厚さも一定以上の厚さに維持する。これにより、転位密度の低減と、第１半導体層１０における電流の広がりと、を実現できる。
【００８９】
下地層１０ｉの厚さと第１半導体層１０の厚さとの合計が５μｍを超えると、クラックが生じ易くなる。下地層１０ｉの厚さと第１半導体層１０の厚さとの合計が５μｍ以下にしつつ、下地層１０ｉの厚さを上記のように一定以上の厚さにしつつ、第１半導体層１０の厚さも一定以上の厚さに維持する。これにより、転位密度の低減と、第１半導体層１０における電流の広がりと、を実現し、クラックの発生を抑制できる。
【００９０】
なお、サファイア基板の上にＧａＮ層（例えば、ｉ−ＧａＮ層またはｎ−ＧａＮ層など）を結晶成長させる場合には、ＧａＮ層が厚くてもクラックは発生し難い。例えば、サファイア基板の上に、２μｍ〜５μｍの厚さのｉ−ＧａＮ層を形成し、その上に３μ〜５μｍの厚さのｎ−ＧａＮ層を形成した構成において、クラックは発生しない。このため、サファイア基板の上にＧａＮ層を形成する場合には、クラックの発生を考慮せずに、ＧａＮ層の厚さを設定することができる。
【００９１】
これに対して、Ｓｉ基板上にＧａＮ層を形成する場合には、熱膨張係数の違いに起因して、クラックが発生し易い。例えば、Ｓｉ基板上にＡｌ含有層を形成し、そのＡｌ含有層の上にＧａＮ層を形成する構成において、クラックが発生しないＧａＮ層の厚さは３μｍ程度であると報告されている。
【００９２】
本願発明者の検討においても、上記のように、ＧａＮ層の厚さ（下地層１０ｉの厚さと第１半導体層１０の厚さとの合計）を厚くすると、クラックが発生し易く、比較的良好な条件においても、クラックが実質的に発生しないＧａＮ層の厚さの最大値は５μｍである。
【００９３】
このように、Ｓｉ基板の上にＧａＮ層を形成する場合には、クラックを抑制する観点での新たな制約が生じる。クラックの発生を抑制しつつ転位密度を低減するという課題は、Ｓｉ基板の上に半導体発光素子を形成する場合に新たに発生する課題である。この課題は、サファイア基板の上に半導体発光素子を形成する場合には発生しない問題である。例えば、サファイア基板の上に半導体発光素子を形成する際に用いられる構成を、Ｓｉ基板の上に半導体発光素子を形成する場合に適用すると、大量のクラックが発生する。さらに、メルトバックエッチングが発生する場合がある。この課題の解決のための方法は、従来報告されておらず、本願の実施形態は、この課題を解決する。
【００９４】
例えば、Ｓｉ基板の上にＧａＮ層を形成する場合には、まずクラックを抑制することが先決である。クラックが発生している状態では、転位密度は、評価さえできない。このため、Ｓｉ基板の上にＧａＮ層を形成する場合には、ＧａＮ層さをできるだけ薄くしてクラックを抑制することになる。このとき、良好な電気的特性を得るためにｎ−ＧａＮ層の厚さは一定以上に確保することが要求される。このため、薄いＧａＮ層の全てをｎ−ＧａＮ層にする。すなわち、クラックを抑制しつつ良好な電気的特性を確保しようとすると、ｉ−ＧａＮ層を設ける構成を導入し難い。
【００９５】
本願発明者の検討によると、一定の厚さ以上のｉ−ＧａＮ層を設けることで、クラックの抑制と良好な電気的特性の確保とを実現しつつ、転位密度を低減できることが分かった。
【００９６】
なお、Ｓｉ基板の上に形成されたＡｌ含有窒化物半導体層５０の上に、下地層１０ｉ（ｉ−ＧａＮ層）を設けないで、ｎ−ＧａＮ層を設ける構成（第２参考例）がある。この場合には、図５（ａ）に関して説明したように、転位Ｄｓが多い。
このとき、Ａｌ含有窒化物半導体層５０の多層構造体５３のうちの、最も上の層が第１層５１（例えばＧａＮ層）である場合がある。すなわち、第１層５１の上に、第２層５２を設けないで、ｎ−ＧａＮ層（第１半導体層１０）を設ける構成がある。この場合には、最も上の第１層５１の中において転位密度が低減する可能性がある。しかし、第１層５１の厚さは薄いため、転位密度の低減は不十分である。すなわち、多層構造体５３の第１層５１の上に、ｎ−ＧａＮ層を設ける構成においては、転位の低減の効果を十分に得ることは困難である。
【００９７】
これに対して、実施形態においては、Ａｌ含有窒化物半導体層５０に多層構造体５３が設けられる場合において、下地層１０ｉの厚さは、多層構造体５３中の第１層５１の厚さよりも厚く設定する。このように、実施形態においては、転位密度を低減するための独特の構成を採用する。これにより、シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子を提供できる。
【００９８】
（第５の実施形態）
図８は、第５の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図８に表したように、本実施形態に係る窒化物半導体素子１１２において、Ａｌ含有窒化物半導体層５０に含まれる多層構造体５３は、上記の第１層５１と第２層５２に加え、第３層５７を含む。これ以外の構成は、半導体発光素子１１１と同様なので説明を省略する。
【００９９】
この場合も、第２層５２は、Ａｌを含む窒化物半導体を含む。第１層５１は、複数の第２層５２の間に設けられる。第１層５１は、第２層５２におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む。
【０１００】
第３層５７は、第２層５２のそれぞれの上において、第２層５２と第１層５１との間に設けられ、窒化物半導体を含む。第３層５７におけるＡｌ組成比は、第１層５１におけるＡｌ組成比よりも高く、第２層５２におけるＡｌ組成比よりも低い。
第２層５２には、例えば、ＡｌＮが用いられる。第１層５１には、例えばＧａＮが用いられる。第３層５７には、Ａｌｘ３Ｇａ１−ｘ３Ｎ層（０＜ｘ３＜１）が用いられる。
【０１０１】
第２層５２におけるＡｌ組成比は、例えば０．９５以上である。第１層５１におけるＡｌ組成比は、０．１以下である。第３層５７におけるＡｌ組成比（上記のＸ３）は、０．１よりも高く０．９５よりも低い。
【０１０２】
第２層５２には、例えば、厚さが１２ｎｍ（１０ｎｍ以上１４ｎｍ以下）のＡｌＮ層が用いられる。第１層５１には、例えば、厚さが４５０ｎｍ（３００ｎｍ以上６００ｎｍ以下）のＧａＮ層が用いられる。第３層５７には、例えば、厚さが２０ｎｍ（１５ｎｍ以上２５ｎｍ以下）のＡｌ０．８Ｇａ０．２Ｎ層が用いられる。第３層５７におけるＡｌ組成比Ｘ３は、０．７以上０．９以下でも良い。
【０１０３】
この場合も、下地層１０ｉの厚さは、第１層５１の厚さよりも厚く、第１半導体層１０の厚さよりも薄い。これにより、低い転位密度が得られる。
【０１０４】
この例のように、多層構造体５３中に第３層５７が設けられる場合、第１層５１（例えばＧａＮ層）の数は１つでも良い。また、第１層５１の数が２以上でも良い。
【０１０５】
本実施形態においても、下地層１０ｉの厚さと第１半導体層１０の厚さとの合計は、２μｍ以上５μｍ以下とされる。これにより、Ｓｉ基板上に形成された半導体発光素子において、クラックの抑制と良好な電気的特性の確保とを実現しつつ、転位密度を低減できる。
【０１０６】
なお、本実施形態に係る多層構造体５３は、Ａｌ含有窒化物半導体層５０として、組成が傾斜した複数のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層を用いる場合に相当する。本実施形態において、第１層５１と第２層５２との間に設けられる第３層５７において、Ａｌ組成比は一定でなく、変化しても良い。
【０１０７】
（第６の実施形態）
本実施形態に係る窒化物半導体ウェーハは、例えば図６（ａ）及び図６（ｂ）に関して説明した窒化物半導体ウェーハ１２０または１３０と同様の構成を有する。既に説明したように、下地層１０ｉの厚さは、１μｍ以上に限らず、上記のように一定以上の厚さであれば、転位密度を低減することができる。
【０１０８】
すなわち、本実施形態に係る窒化物半導体ウェーハは、シリコン基板４０と、シリコン基板４０の上に設けられたＡｌ含有窒化物半導体層５０と、下地層１０ｉと、機能層１０ｓと、を備える。
【０１０９】
下地層１０ｉは、Ａｌ含有窒化物半導体層５０の上に設けられ、不純物濃度が低く、ＧａＮを含む。機能層１０ｓは、下地層１０ｉの上に設けられる。機能層１０ｓは、第１半導体層１０を含む。第１半導体層１０は、下地層１０ｉの不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む。下地層１０ｉは、例えばｉ−ＧａＮ層であり、第１半導体層１０は、ｎ−ＧａＮ層である。
【０１１０】
Ａｌ含有窒化物半導体層５０は、Ａｌを含む窒化物半導体を含む複数の第２層５２と、複数の第２層５２の間に設けられ第２層５２におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層５１と、を含む。第１層５１におけるＡｌ組成比は、例えば０．１以下である。下地層１０ｉの厚さは、第１層５１の厚さよりも厚く、第１半導体層１０の厚さよりも薄い。これにより、シリコン基板上を用いた、低転位密度で結晶品質が優れた窒化物半導体ウェーハが提供できる。
【０１１１】
既に説明したように、実施形態に係る窒化物半導体ウェーハにおいて、下地層１０ｉの厚さは、３００ｎｍよりも厚いことが好ましい。これにより、転位密度を十分に低減できる。下地層１０ｉの厚さは、１μｍ以上であることがさらに好ましい。これにより、転位密度をさらに低減できる。
【０１１２】
本実施形態に係る窒化物半導体ウェーハにおいて、下地層１０ｉの厚さと第１半導体層１０の厚さとの合計は、２μｍ以上５μｍ以下であることが好ましい。これにより、転位密度の低減と、第１半導体層１０における電流の広がりと、を実現し、クラックの発生を抑制できる。
【０１１３】
図９は、第６の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図９に表したように、本実施形態に係る１つの例の窒化物半導体ウェーハ１３１においては、多層構造体５３は、第３層５７をさらに含む。第３層５７は、第２層のそれぞれの上において、第２層５２と第１層５１との間に設けられ、窒化物半導体を含む。第３層５７におけるＡｌ組成比は、第１層５１におけるＡｌ組成比よりも高く、第２層５２におけるＡｌ組成比よりも低い。第２層５２には、例えば、ＡｌＮが用いられる。第１層５１には、例えばＧａＮが用いられる。第３層５７には、Ａｌｘ３Ｇａ１−ｘ３Ｎ層（０＜ｘ３＜１）が用いられる。
【０１１４】
窒化物半導体ウェーハ１３１においても、シリコン基板上を用いた、低転位密度で結晶品質が優れた窒化物半導体ウェーハを提供できる。この例のように、多層構造体５３中に第３層５７が設けられる場合、第１層５１（例えばＧａＮ層）の数は１つでも良い。また、第１層５１の数が２以上でも良い。
【０１１５】
本実施形態においても、下地層１０ｉにおける不純物濃度は、１×１０１７ｃｍ−３以下である。
【０１１６】
本実施形態においても、Ａｌ含有窒化物半導体層５０は、シリコン基板４０と多層構造体５３との間に設けられＡｌＮを含むバッファ層５５と、バッファ層５５と多層構造体５３との間に設けられＡｌＧａＮを含む中間層５４と、をさらに含むことができる。
【０１１７】
（第７の実施形態）
本実施形態は、窒化物半導体層の製造方法に係る。既に説明したように、下地層１０ｉの厚さは、１μｍ以上に限らない。本実施形態に係る製造方法の全体の工程の順番は、図７に関して説明した通りである。
【０１１８】
本製造方法においては、シリコン基板４０の上に、多層構造体５３を含むＡｌ含有窒化物半導体層５０を形成する（ステップＳ１１０）。この工程において、多層構造体５３は、Ａｌを含む窒化物半導体を含む複数の第２層５２と、複数の第２層５２の間に設けられ第２層５２におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層５１と、を含む。
【０１１９】
本製造方法においては、Ａｌ含有窒化物半導体層５０の上に、下地層１０ｉを形成する（ステップＳ１２０）。下地層１０ｉは、不純物濃度が低く、第１層５１の厚さよりも厚く、ＧａＮを含む。
【０１２０】
本製造方法においては、下地層の上に、機能層１０ｓを形成する（ステップＳ１３０）。機能層１０ｓは、第１半導体層１０を含む。第１半導体層１０は、下地層１０ｉの不純物濃度よりも高い不純物濃度を有し、下地層１０ｉの厚さよりも厚く、第１導電形のＧａＮを含む。
【０１２１】
これにより、シリコン基板上に、低転位密度で結晶品質が優れた窒化物半導体層を製造することができる。
【０１２２】
実施形態によれば、シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法が提供できる。
【０１２３】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【０１２４】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【０１２５】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、窒化物半導体素子及びウェーハに含まれる基板、Ａｌ含有窒化物半導体層、下地層、半導体層、発光部及び機能層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２６】
その他、本発明の実施の形態として上述した窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２７】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１２８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２９】
１０…第１半導体層、 １０ｉ…下地層、 １０ｓ…機能層、 ２０…第２半導体層、 ３０…発光部、 ３１…障壁層、 ３２…井戸層、 ４０…シリコン基板、 ５０…Ａｌ含有窒化物半導体層、 ５１…第１層、 ５２…第２層、 ５３…多層構造体、 ５４…中間層、 ５５…バッファ層、５７…第３層、 １１０、１１１、１１２…窒化物半導体素子、 １２０、１３０、１３１…窒化物半導体ウェーハ、 １９１…窒化物半導体素子、 １９２、１９３…ウェーハ試料、ＤＳ…転位、 ＢＬ…障壁層、 ＷＬ…井戸層
【技術分野】
【０００１】
本発明の実施形態は、窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法に関する。
【背景技術】
【０００２】
窒化物半導体を用いた半導体発光素子である発光ダイオード（ＬＥＤ）は、例えば、表示装置や照明などに用いられている。また、窒化物半導体を用いた電子デバイスは高速電子デバイスやパワーデバイスに利用されている。
【０００３】
このような窒化物半導体素子を、量産性に優れるシリコン（Ｓｉ）基板上に形成すると、格子定数または熱膨張係数の違いに起因した欠陥及びクラックが発生しやすい。シリコン基板上に高品質な結晶を作製する技術が望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１４２７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態によれば、下地層と、機能層と、を備えた窒化物半導体素子が提供される。前記下地層は、シリコン基板の上に形成されたＡｌ含有窒化物半導体層の上に形成され、不純物濃度が低く、ＧａＮを含む。前記機能層は、前記下地層の上に設けられる。前記機能層は、前記下地層の不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層を含む。前記Ａｌ含有窒化物半導体層は、多層構造体を含む。前記多層構造体は、Ａｌを含む窒化物半導体を含む複数の第２層と、前記複数の第２層の間に設けられ前記第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む。前記下地層の厚さは、前記第１層の厚さよりも厚く、前記第１半導体層の厚さよりも薄い。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る窒化物半導体素子を示す模式的断面図である。
【図２】第１の実施形態に係る窒化物半導体素子を示す模式的断面図である。
【図３】第１の実施形態に係る窒化物半導体素子の一部を示す模式的断面図である。
【図４】第１参考例の窒化物半導体素子を示す模式的断面図である。
【図５】図５（ａ）及び図５（ｂ）は、第２及び第３参考例のウェーハ試料の特性を示す断面ＴＥＭ像である。
【図６】図６（ａ）及び図６（ｂ）は、第２の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。
【図７】第３の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
【図８】第５の実施形態に係る窒化物半導体素子を示す模式的断面図である。
【図９】第６の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１の実施形態）
本実施形態は、窒化物半導体素子に係る。実施形態に係る窒化物半導体素子は、半導体発光素子、半導体受光素子、及び、電子デバイスなどの半導体装置を含む。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
【００１０】
図１は、第１の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る窒化物半導体素子１１０は、下地層１０ｉと、機能層１０ｓと、を備える。
【００１１】
下地層１０ｉは、Ａｌ含有窒化物半導体層５０の上に形成される。Ａｌ含有窒化物半導体層５０は、シリコン基板４０の上に形成されている。シリコン基板４０は、例えば、Ｓｉ（１１１）基板である。ただし、実施形態において、シリコン基板４０の面方位は、（１１１）面でなくても良い。
【００１２】
下地層１０ｉにおける不純物濃度は低い。下地層１０ｉは、ＧａＮを含む。下地層１０ｉは、例えば、アンドープのＧａＮ層である。例えば、下地層１０ｉにおける不純物濃度は、１×１０１７ｃｍ−３以下である。例えば、下地層１０ｉにおける不純物濃度は、検出限界以下である。
【００１３】
下地層１０ｉの厚さは、例えば、１マイクロメートル（μｍ）以上である。
【００１４】
機能層１０ｓは、下地層１０ｉの上に設けられる。機能層１０ｓは、第１半導体層１０を含む。第１半導体層１０は、下地層１０ｉの不純物濃度よりも高い不純物濃度を有する。第１半導体層１０は、第１導電形のＧａＮを含む。
【００１５】
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。また、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形である場合として説明する。
例えば、第１半導体層１０は、ｎ形ＧａＮ層である。
【００１６】
ここで、下地層１０ｉから機能層１０ｓに向かう方向をＺ軸方向とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な方向をＹ軸とする。
【００１７】
以下、窒化物半導体素子１１０が、発光素子である場合について説明する。
図２は、第１の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図２に表したように、本実施形態に係る１つの例である窒化物半導体素子１１１において、機能層１０ｓは、発光部３０と、第２半導体層２０と、をさらに備える。
【００１８】
発光部３０は、第１半導体層１０の上に設けられる。第２半導体層２０は、発光部３０の上に設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２導電形は、第１導電形と異なる。
【００１９】
第１半導体層１０と第２半導体層２０とを介して発光部３０に電流を流すことで、発光部３０から光が放出される。発光部３０の具体例に関しては後述する。
【００２０】
図２に表したように、この例では、Ａｌ含有窒化物半導体層５０は、バッファ層５５と、中間層５４と、多層構造体５３と、を含む。バッファ層５５は、シリコン基板４０の上に設けられ、ＡｌＮを含む。バッファ層５５の厚さは、例えば約３０ナノメートル（ｎｍ）である。このように、シリコン基板と化学的反応が生じにくいＡｌＮをＳｉに接するバッファ層５５として用いることで、メルトバックエッチングなどの問題を解決しやすい。
【００２１】
中間層５４は、バッファ層５５の上に設けられ、ＡｌＧａＮを含む。中間層５４には、例えば、Ａｌ０．２５Ｇａ０．７５Ｎ層が用いられる。中間層５４の厚さは、例えば、約４０ｎｍである。
【００２２】
多層構造体５３は、中間層５４の上に設けられる。多層構造体５３は、交互に積層された複数の第１層５１と複数の第２層５２とを含む。
【００２３】
第１層５１には、例えば、厚さが３０ナノメートル（ｎｍ）のＧａＮ層が用いられる。第２層５２には、例えば、厚さが８ｎｍのＡｌＮ層が用いられる。この場合、第１層５１及び第２層５２のそれぞれの数（すなわち、ペア数）は、例えば６０である。
【００２４】
また、第１層５１には、例えば、厚さが３００ｎｍのＧａＮ層が用いられる。第２層５２には、例えば、厚さが１２ｎｍのＡｌＮ層が用いられる。この場合、第１層５１及び第２層５２のそれぞれの数（すなわち、ペア数）は、例えば３である。
【００２５】
第２層５２（ＡｌＮ層）は、例えば低温で成長される。以下では第２層５２（ＡｌＮ層）を低温成長層と呼ぶことにする。但し、多層構造体５３において、特に、短周期で第１層５１と第２層５２とを繰り返す（例えば、第１層５１が３０ｎｍで、第２層が８ｎｍなど）の場合は、第２層５２が低温で成長されるとは限らない。以下では、長周期（例えば、第１層５１が３００ｎｍで、第２層５２が５ｎｍなど）の場合について述べる。
【００２６】
図３は、第１の実施形態に係る窒化物半導体素子の一部の構成を例示する模式的断面図である。
図３に表したように、発光部３０は、複数の障壁層３１と、複数の障壁層３１どうしの間に設けられた井戸層３２と、を含む。例えば、複数の障壁層３１と、複数の井戸層３２と、がＺ軸に沿って交互に積層される。
【００２７】
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
【００２８】
井戸層３２は、例えば、Ｉｎｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）を含む。障壁層３１は、例えば、ＧａＮを含む。すなわち、例えば、井戸層３２はＩｎを含み、障壁層３１はＩｎを実質的に含まない。障壁層３１におけるバンドギャップエネルギーは、井戸層３２におけるバンドギャップエネルギーよりも大きい。
【００２９】
発光部３０は、単一量子井戸（ＳＱＷ：Single Quantum Well）構成を有することができる。このとき、発光部３０は、２つの障壁層３１と、その障壁層３１の間に設けられた井戸層３２と、を含む。または、発光部３０は、多重量子井戸（ＭＱＷ:Multi Quantum Well）構成を有することができる。このとき、発光部３０は、３つ以上の障壁層３１と、障壁層３１どうしのそれぞれの間に設けられた井戸層３２と、を含む。
【００３０】
すなわち、発光部３０は、（ｎ＋１）個の障壁層３１と、ｎ個の井戸層３２と、を含む（ｎは、２以上の整数）。第（ｉ＋１）障壁層ＢＬ（ｉ＋１）は、第ｉ障壁層ＢＬｉと第２半導体層２０との間に配置される（ｉは、１以上（ｎ−１）以下の整数）。第（ｉ＋１）井戸層ＷＬ（ｉ＋１）は、第ｉ井戸層ＷＬｉと第２半導体層２０との間に配置される。第１障壁層ＢＬ１は、第１半導体層１０と第１井戸層ＷＬ１との間に設けられる。第ｎ井戸層ＷＬｎは、第ｎ障壁層ＢＬｎと第（ｎ＋１）障壁層ＢＬ（ｎ＋１）との間に設けられる。第（ｎ＋１）障壁層ＢＬ（ｎ＋１）は、第ｎ井戸層ＷＬｎと第２半導体層２０との間に設けられる。
【００３１】
発光部３０から放出される光（発光）のピーク波長は、例えば２００ナノメートル（ｎｍ）以上１６００ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。
【００３２】
実施形態において、上記のように、多層構造体５３が設けられる。多層構造体５３は、低温成長のＡｌＮ層（第２層５２）を含む。この第２層５２は、周期的に設けられている。これにより、例えば、転位が低減でき、クラックが抑制される。ＡｌＮ層は、直下のＧａＮ層と格子整合せず、歪みが緩和し易く、歪みの影響を受けないＡｌＮの格子定数を持ち易い。
【００３３】
多層構造体５３において、ＡｌＮの格子定数に格子整合するようにＧａＮ層を形成することで、ＧａＮは圧縮歪みを受けながら成長し、上に凸になるような反りを生じる。また、これらのＡｌＮとＧａＮを繰り返し形成することで、上に凸になるような反りを大きく生じることができる。上に凸になるような反りを、結晶成長中の層に予め導入しておくことで、結晶成長後に降温する際に受ける、ＳｉとＧａＮの熱膨張係数差による引っ張り歪みを相殺することができ、クラックの発生を抑制しやすい。
【００３４】
多層構造体５３を設けることで、クラックの発生を抑制するだけでなく、シリコン基板４０と窒化物半導体層（機能層１０ｓ）との間における格子不整合による貫通転位などの欠陥を止めることができる。これにより、下地層１０ｉ（例えばｉ−ＧａＮ層）、第１半導体層１０（ｎ−ＧａＮ層）、および、その上に形成される窒化物半導体層（例えば、発光部３０及び第２半導体層２０など）への欠陥の伝播を抑制できる。これにより、窒化物半導体素子の高性能化が図れる。
【００３５】
第２層５２（低温ＡｌＮ層）の厚さは、例えば５ｎｍ以上、２０ｎｍ以下である。第２層５２の結晶成長温度は、例えば６００℃以上、１０５０℃以下である。このような厚さ及び温度領域に設定することで、低温ＡｌＮ層において格子は緩和しやすくなる。これにより、低温ＡｌＮを形成する際に、下地となるＧａＮ層（第１層５１）からの引っ張り歪みを受けにくくなる。その結果、下地となるＧａＮ層（第１層５１）からの歪みの影響を受けない、ＡｌＮの格子定数を、効率よく形成することが可能である。
【００３６】
第２層５２の厚さが５ｎｍよりも薄いと、ＡｌＮの格子が十分に緩和し難い。第２層５２が２０ｎｍよりも厚いと格子緩和による転位が増大する。
【００３７】
第２層５２の結晶成長温度が６００℃よりも低いと、不純物が取り込まれ易くなる。また、立方晶ＡｌＮなどが成長され、結晶転位が過度に生じてしまう。第２層５２の結晶成長温度が１０５０℃よりも高いと、歪みが緩和されず、第２層５２に引っ張り歪みが導入されやすい。さらに、第２層５２上に成長される第１層５１や、その上のＧａＮ層（例えば下地層１０ｉ及び第１半導体層１０）に圧縮応力を適切にかけられず、結晶成長後の降温時に、クラックが発生しやすい。
【００３８】
多層構造体５３において、第２層５２（低温ＡｌＮ層）の数を２以上にすることで、クラックの発生を抑制する効果が高まる。
【００３９】
第２層５２（低温ＡｌＮ層）どうしの間の距離は、１５ｎｍ以上、１０００ｎｍ以下が望ましい。低温ＡｌＮ層の上にＧａＮ層（第１層５１）を形成する際に、後述するように１００ｎｍから２００ｎｍまでの間のＧａＮ層（第１層５１）は、低温ＡｌＮ層に格子整合しながら成長し、圧縮応力がかかる傾向にある。よって、低温ＡｌＮ層同士の間隔が１０００ｎｍよりも大きいと、圧縮応力を持たせる効果が不十分である。間隔が、１５ｎｍ未満であると多層構造体５３中の低温ＡｌＮ層の数が過度に多くなり、降温・昇温過程を過度に繰り返してしまい、結晶成長装置の原料使用効率などが悪化してしまう。
【００４０】
以上では、Ａｌ含有窒化物半導体層５０が多層構造体５３を有し、その多層構造体５３が低温ＡｌＮ層を含む構造について記述したが、実施形態はこれに限らない。Ａｌ含有窒化物半導体層５０として、下地層１０ｉ及び機能層１０ｓの少なくともいずれかに予め圧縮応力を導入する機能を有する層を用いることで、上記と同様の効果が得られる。
【００４１】
例えば、上記のように、Ａｌ含有窒化物半導体層５０は、例えば、ＡｌＮとＧａＮとの超格子構造を含むことができる。また、Ａｌ含有窒化物半導体層５０として、組成が傾斜した複数のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層を用いても良い。
【００４２】
既に説明したように、下地層１０ｉ（ｉ−ＧａＮ層）の厚さは、例えば１μｍ以上である。下地層１０ｉの厚さは、第１半導体層１０（ｎ−ＧａＮ層）の厚さよりも薄い。後述するように、下地層１０ｉの厚さを１μｍ以上にすることで、転位密度を低減する効果が大きくなる。すなわち、下地層１０ｉの上面（第１半導体層１０側の面）における転位密度は、下地層１０ｉの下面（Ａｌ含有窒化物半導体層５０の側の面）における転位密度よりも小さい。
【００４３】
下地層１０ｉの厚さが第１半導体層１０の厚さ以上の場合、全体の厚さ（下地層１０ｉと、第１半導体層１０を含む機能層１０ｓと、の合計の厚さ）が大きくなりすぎて、クラックが多くなりやすい。
【００４４】
第１半導体層１０の厚さは、例えば、１μｍ以上、４μｍ以下であることが望ましい。第１半導体層１０がＬＥＤのｎ形コンタクト層として働くとき、第１半導体層１０の厚さが１μｍ未満であると、電流の広がりが不十分で、発光が不均一になり易い。また、抵抗が高くなり易い。第１半導体層１０の厚さが４μｍを超えると、結晶成長後の降温時にクラックが入りやすい。
【００４５】
このように、本実施形態に係る窒化物半導体素子１１０及び１１１においては、シリコン基板４０の上にＡｌ含有窒化物半導体層５０を形成し、その上に、不純物濃度が低い（例えばアンドープ）のｉ−ＧａＮの下地層１０ｉを設け、その上に、ｎ−ＧａＮの第１半導体層１０を設けることで、第１半導体層１０における転位が少なく、クラックなどが低減される。このように、実施形態によれば、低転位密度で結晶品質が優れた窒化物半導体素子が得られる。
【００４６】
この構成は、以下のような実験により見出された。以下、発明者が独自に実施した実験について説明する。
この実験では、半導体層の結晶成長方法として、ＭＯＶＰＥ（有機金属気相成長）法を用いた。
【００４７】
まず、Ｓｉ（１１１）のシリコン基板４０を、Ｈ２Ｏ２とＨ２ＳＯ４との１：１の混合液で１３分間洗浄した。次に、２％のＨＦを用いて１０分間、シリコン基板４０を洗浄した。洗浄後、シリコン基板４０をＭＯＶＰＥ反応室内に導入した。
【００４８】
サセプタを水素雰囲気下で１０００℃に昇温し、ＴＭＡを８秒間供給した。その後、ＮＨ３を更に供給することで、バッファ層５５として、３０ｎｍのＡｌＮ層を形成した。
【００４９】
続いて、サセプタを１０３０℃に昇温し、中間層５４として、４０ｎｍのＡｌ０．２５Ｇａ０．７５Ｎ層を形成した。
【００５０】
次に、サセプタを１０５０℃に昇温し、８ｎｍのＡｌＮ層（第２層５２）と、３０ｎｍのＧａＮ層（第１層５１）と、を交互に繰り返し、多層構造体５３（超格子構造）を形成した。
【００５１】
次に、サセプタを１０８０℃に昇温し、下地層１０ｉとして、１μｍのアンドープＧａＮ層を形成した。
【００５２】
続いて、ＳｉＨ４を更に供給することで、第１半導体層１０として、１μｍのｎ形ドープＧａＮ層を形成した。
【００５３】
次に、続いて、ＬＥＤの活性層となる発光部３０（多重量子井戸構造）を形成した。さらに、第２半導体層２０として、ｐ形ＧａＮ層を形成した。これにより、ＬＥＤ構造が形成される。
【００５４】
結晶成長の終了後、ウェーハ試料（シリコン基板４０及びその上に形成された半導体層を含む）を反応室から取り出した。これにより、実施形態に係る窒化物半導体素子１１１が形成される。
【００５５】
一方、第１参考例の窒化物半導体素子を作製した。
図４は、第１参考例の窒化物半導体素子の構成を例示する模式的断面図である。
図４に表したように、第１参考例の窒化物半導体素子１９１においては、下地層１０ｉが設けられていない。これ以外は、窒化物半導体素子１１１と同様なので説明を省略する。窒化物半導体素子１９１においては、Ａｌ含有窒化物半導体層５０の上に、下地層１０ｉを形成しないで、第１半導体層１０（厚さ１．２μｍ）を形成した。
【００５６】
実施形態に係る窒化物半導体素子１１１のウェーハ試料と、第１参考例の窒化物半導体素子１９１のウェーハ試料に関して、Ｘ線回折装置を用いてロッキングカーブ測定を行った。
【００５７】
その結果、実施形態に係る窒化物半導体素子１１１においては、（００２）面のＸ線半値全幅は７１５秒であり、（１０１）面のＸ線半値全幅は１２８３秒であった。
【００５８】
一方、第１参考例の窒化物半導体素子１９１においては、（００２）面のＸ線半値全幅は１２７８秒であり、（１０１）面のＸ線半値全幅は２０３０秒であった。
【００５９】
Ｘ線半値全幅は、欠陥密度に対応する。このように、第１参考例においては欠陥密度が高い。すなわち、第１参考例の窒化物半導体素子１９１においては、特性が不十分である。
【００６０】
これに対し、実施形態に係る窒化物半導体素子１１１においては、Ｘ線半値全幅が小さい。すなわち、窒化物半導体素子１１１においては、高い特性が得られる。
【００６１】
図５（ａ）及び図５（ｂ）は、第２及び第３参考例のウェーハ試料の特性を例示する断面ＴＥＭ像である。
【００６２】
第５（ａ）に例示した第２参考例のウェーハ試料１９２においては、Ａｌ含有窒化物半導体層５０の上に、厚さが１．２μｍのｎ形ＧａＮ層（第１半導体層１０に相当）を形成したものである。図５（ｂ）に例示した第３参考例のウェーハ試料１９３においては、Ａｌ含有窒化物半導体層５０の上に、厚さが２．１μｍのアンドープのＧａＮ層（下地層１０ｉの厚さが厚い場合に相当）を形成したものである。これらの試料においては、Ａｌ含有窒化物半導体層５０として、４層の周期構造の多層構造体５３が設けられている。
【００６３】
図５（ａ）に表したように、第２参考例のウェーハ試料１９２においては、Ａｌ含有窒化物半導体層５０の上のｎ形ＧａＮ（ｎ−ＧａＮ）層において、転位Ｄｓ（例えば貫通転位）が積層方向（Ｚ軸方向）に沿って延びている。そして、Ａｌ含有窒化物半導体層５０の上にｎ形ＧａＮ層を設けた場合は、転位Ｄｓが多い。
【００６４】
図５（ｂ）に表したように、第３参考例のウェーハ試料１９３においては、Ａｌ含有窒化物半導体層５０からの高さが１μｍまでの間のアンドープのＧａＮ（ｉ−ＧａＮ）層において、転位Ｄｓが積層方向から折れ曲がっている。これにより、ｉ−ＧａＮ層の上面では、転位Ｄｓの数が著しく減少している。
【００６５】
このことから、下地層１０ｉの厚さを１μｍ以上に設定し、その上に機能層１０ｓを設けることで、転位Ｄｓの低減効果が効果的に得られる。下地層１０ｉの厚さを１μｍ以上に設定することで、転位が低減された、高結晶品質な、窒化物半導体素子を形成することが可能となる。
【００６６】
下地層１０ｉの厚さを１μｍ以上にすることで転位を低減する効果が十分に得られ、かつ、下地層１０ｉの厚さを第１半導体層１０の厚さ以下とすることで、クラックの発生を効果的に抑制できる。
【００６７】
実施形態においては、Ａｌ含有窒化物半導体層５０と、第１半導体層１０（機能層１０ｓ）との間に、１μｍ以上の厚さの下地層１０ｉ（低不純物濃度のＧａＮ層）を設けることで、転位密度が大幅に低減される。Ａｌ含有窒化物半導体層５０上の層の厚さが厚いとクラックが発生し易い。このため、半導体素子の動作に直接寄与しない下地層１０ｉの厚さを、クラックが発生しない厚さ以下で、かつ、１μｍ以上に設定することで、クラックの発生を抑えつつ、転位密度を低減し、良好な特性が得られる。
【００６８】
なお、ＡｌＮ層を含むバッファ層を形成することで、クラックの発生を抑制しようとする試みが知られている。しかしながら、そのようなバッファ層の上にはＬＥＤ機能を持つｎ形ＧａＮ層が連続して形成されており、バッファ層と、機能層と、の間における転位の挙動については知られていない。
【００６９】
発明者の独自の実験により見出された上記の現象を基に、実施形態の構成が構築されている。これにより、シリコン基板４０上に形成した高品質な窒化物半導体結晶を有する窒化物半導体素子が提供できる。
【００７０】
（第２の実施形態）
本実施形態は、窒化物半導体ウェーハに係る。このウェーハには、例えば、半導体装置の少なくとも一部、または、半導体装置の少なくとも一部となる部分が設けられている。この半導体装置は、例えば、半導体発光素子、半導体受光素子、及び、電子デバイスなどを含む。
【００７１】
図６（ａ）及び図６（ｂ）は、第２の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図６（ａ）及び図６（ｂ）に表したように、本実施形態に係る窒化物半導体ウェーハ１２０及び１３０は、シリコン基板４０と、Ａｌ含有窒化物半導体層５０と、下地層１０ｉと、機能層１０ｓと、を備える。これらのシリコン基板４０、Ａｌ含有窒化物半導体層５０、下地層１０ｉ及び機能層１０ｓに関しては、第１の実施形態に関して説明した構成を適用することができる。
【００７２】
図６（ｂ）に表したように、Ａｌ含有窒化物半導体層５０は、シリコン基板４０の上に設けられＡｌＮを含むバッファ層５５と、バッファ層５５の上に設けられＡｌＧａＮを含む中間層５４と、中間層５４の上に設けられた多層構造体５３と、を含むことができる。多層構造体５３は、例えば、交互に積層された、ＧａＮを含む複数の第１層５１と、ＡｌＮを含む複数の第２層５２と、を含む。
【００７３】
これにより、シリコン基板上に形成された低転位密度で結晶品質が優れた窒化物半導体素子のための窒化物半導体ウェーハが提供できる。
【００７４】
（第３の実施形態）
図７は、第３の実施形態に係る窒化物半導体層の製造方法を例示するフローチャート図である。
図７に表したように、本製造方法においては、シリコン基板４０の上にＡｌ含有窒化物半導体層５０を形成する（ステップＳ１１０）。さらに、Ａｌ含有窒化物半導体層５０の上に、不純物濃度が低く、例えば１μｍ以上の厚さを有しＧａＮを含む下地層１０ｉを形成する（ステップＳ１２０）。さらに、下地層１０ｉの上に、下地層１０ｉの不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層１０を含む機能層１０ｓを形成する（ステップＳ１３０）。
【００７５】
これにより、シリコン基板上に、低転位密度で結晶品質が優れた窒化物半導体層を形成できる。
【００７６】
既に説明したように、本製造方法において、第１半導体層１０の厚さは１μｍ以上であることが望ましい。下地層１０ｉにおける不純物濃度は、１×１０１７ｃｍ−３以下であることが望ましい。下地層１０ｉの厚さは、第１半導体層１０の厚さよりも薄いことが望ましい。
【００７７】
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
【００７８】
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
【００７９】
（第４の実施形態）
既に図５（ｂ）に関して説明したように、第３参考例のウェーハ試料１９３において、Ａｌ含有窒化物半導体層５０からある程度の厚さのアンドープのＧａＮ（ｉ−ＧａＮ）層において、転位Ｄｓが積層方向から折れ曲がっている。図５（ｂ）から分かるように、Ａｌ含有窒化物半導体層５０からの距離（高さ）が大きくなるに連れ、転位Ｄｓの数が減少する。このことから、アンドープのＧａＮ（ｉ−ＧａＮ）層の厚さが１μｍ以上である場合だけでなく、例えば、３００ｎｍ程度以上でも、転位Ｄｓの減少効果が得られる。
【００８０】
本実施形態に係る半導体発光素子においては、下地層１０ｉ（例えばｉ−ＧａＮ層）の厚さは、３００ｎｍ以上とする。これにより、シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子を提供できる。
【００８１】
例えば、図２に関して説明したように、Ａｌ含有窒化物半導体層５０が多層構造体５３を含む場合において、下地層１０ｉ（例えばｉ−ＧａＮ層）の厚さは、多層構造体５３に含まれる第１層５１の厚さよりも厚い。例えば、多層構造体５３が、Ａｌを含む窒化物半導体を含む複数の第２層５２と、複数の第２層５２の間に設けられ第２層５２におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層５１と、を含む場合、下地層１０ｉの厚さは、第１層５１の厚さよりも厚い。この場合にも、例えば、下地層１０ｉの厚さは、第１半導体層１０の厚さよりも薄い。
【００８２】
第２層５２は、Ａｌを含む窒化物半導体層であり、ＡｌＮ層、または、例えばＡｌ組成比が０．９５以上のＡｌＧａＮ層である。
【００８３】
第１層５１は、ＧａＮ層、または、例えばＡｌ組成比が０．１以下のＡｌＧａＮ層である。Ａｌ含有窒化物半導体層５０において、ＡｌとＧａをＮとを含み、組成比が互いに異なる複数の層が設けられている場合には、Ａｌ組成比が０．１以下の領域を第１層５１とする。
【００８４】
なお、本願明細書において、Ａｌ組成比が低いことは、Ａｌを実質的に含まないことを含む。例えば、第１層５１には、Ａｌ組成比が低い窒化物半導体を用いることができ、第１層５１には、Ａｌを実質的に含まないＧａＮ層を用いることができる。
【００８５】
既に説明したように、第１層５１には、例えば、厚さが３０ｎｍのＧａＮ層が用いられ、第２層５２には、例えば、厚さが８ｎｍのＡｌＮ層が用いられる。この場合、下地層１０ｉの厚さは、第１層５１よりも厚く、例えば、３０ｎｍよりも厚く設定する。Ａｌ含有窒化物半導体層５０の上に直接的に第１半導体層１０を設けるよりも、下地層１０ｉを設ける場合の方が、転位密度を低くでき、結晶品質を向上できる。
【００８６】
また、第１層５１には、例えば、厚さが３００ｎｍのＧａＮ層が用いられ、第２層５２には、例えば、厚さが１２ｎｍのＡｌＮ層が用いられる。この場合には、下地層１０ｉの厚さは、３００ｎｍよりも厚く設定する。
【００８７】
既に説明したように、第１半導体層１０の厚さは、１μｍ以上、４μｍ以下であることが望ましい。第１半導体層１０の厚さは、２μｍ以上、３μｍ以下であることがさらに望ましい。第１半導体層１０の厚さを２μｍ以上にすることで、第１半導体層１０において電流がより広がり、より均一な発光を得やすい。また、第１半導体層１０の厚さを、３μｍ以下にすることで、結晶成長後の降温時のクラックをより抑制できる。
【００８８】
下地層１０ｉの厚さと第１半導体層１０の厚さとの合計は、２μｍ以上５μｍ以下とすることが好ましい。下地層１０ｉの厚さが厚いときに、転位密度をより低減できる。第１半導体層１０の厚さが厚いと、第１半導体層１０において電流をより広げることができる。実施形態においては、下地層１０ｉの厚さと第１半導体層１０の厚さとの合計を２μｍ以上とし、下地層１０ｉの厚さを上記のように一定以上の厚さにしつつ、第１半導体層１０の厚さも一定以上の厚さに維持する。これにより、転位密度の低減と、第１半導体層１０における電流の広がりと、を実現できる。
【００８９】
下地層１０ｉの厚さと第１半導体層１０の厚さとの合計が５μｍを超えると、クラックが生じ易くなる。下地層１０ｉの厚さと第１半導体層１０の厚さとの合計が５μｍ以下にしつつ、下地層１０ｉの厚さを上記のように一定以上の厚さにしつつ、第１半導体層１０の厚さも一定以上の厚さに維持する。これにより、転位密度の低減と、第１半導体層１０における電流の広がりと、を実現し、クラックの発生を抑制できる。
【００９０】
なお、サファイア基板の上にＧａＮ層（例えば、ｉ−ＧａＮ層またはｎ−ＧａＮ層など）を結晶成長させる場合には、ＧａＮ層が厚くてもクラックは発生し難い。例えば、サファイア基板の上に、２μｍ〜５μｍの厚さのｉ−ＧａＮ層を形成し、その上に３μ〜５μｍの厚さのｎ−ＧａＮ層を形成した構成において、クラックは発生しない。このため、サファイア基板の上にＧａＮ層を形成する場合には、クラックの発生を考慮せずに、ＧａＮ層の厚さを設定することができる。
【００９１】
これに対して、Ｓｉ基板上にＧａＮ層を形成する場合には、熱膨張係数の違いに起因して、クラックが発生し易い。例えば、Ｓｉ基板上にＡｌ含有層を形成し、そのＡｌ含有層の上にＧａＮ層を形成する構成において、クラックが発生しないＧａＮ層の厚さは３μｍ程度であると報告されている。
【００９２】
本願発明者の検討においても、上記のように、ＧａＮ層の厚さ（下地層１０ｉの厚さと第１半導体層１０の厚さとの合計）を厚くすると、クラックが発生し易く、比較的良好な条件においても、クラックが実質的に発生しないＧａＮ層の厚さの最大値は５μｍである。
【００９３】
このように、Ｓｉ基板の上にＧａＮ層を形成する場合には、クラックを抑制する観点での新たな制約が生じる。クラックの発生を抑制しつつ転位密度を低減するという課題は、Ｓｉ基板の上に半導体発光素子を形成する場合に新たに発生する課題である。この課題は、サファイア基板の上に半導体発光素子を形成する場合には発生しない問題である。例えば、サファイア基板の上に半導体発光素子を形成する際に用いられる構成を、Ｓｉ基板の上に半導体発光素子を形成する場合に適用すると、大量のクラックが発生する。さらに、メルトバックエッチングが発生する場合がある。この課題の解決のための方法は、従来報告されておらず、本願の実施形態は、この課題を解決する。
【００９４】
例えば、Ｓｉ基板の上にＧａＮ層を形成する場合には、まずクラックを抑制することが先決である。クラックが発生している状態では、転位密度は、評価さえできない。このため、Ｓｉ基板の上にＧａＮ層を形成する場合には、ＧａＮ層さをできるだけ薄くしてクラックを抑制することになる。このとき、良好な電気的特性を得るためにｎ−ＧａＮ層の厚さは一定以上に確保することが要求される。このため、薄いＧａＮ層の全てをｎ−ＧａＮ層にする。すなわち、クラックを抑制しつつ良好な電気的特性を確保しようとすると、ｉ−ＧａＮ層を設ける構成を導入し難い。
【００９５】
本願発明者の検討によると、一定の厚さ以上のｉ−ＧａＮ層を設けることで、クラックの抑制と良好な電気的特性の確保とを実現しつつ、転位密度を低減できることが分かった。
【００９６】
なお、Ｓｉ基板の上に形成されたＡｌ含有窒化物半導体層５０の上に、下地層１０ｉ（ｉ−ＧａＮ層）を設けないで、ｎ−ＧａＮ層を設ける構成（第２参考例）がある。この場合には、図５（ａ）に関して説明したように、転位Ｄｓが多い。
このとき、Ａｌ含有窒化物半導体層５０の多層構造体５３のうちの、最も上の層が第１層５１（例えばＧａＮ層）である場合がある。すなわち、第１層５１の上に、第２層５２を設けないで、ｎ−ＧａＮ層（第１半導体層１０）を設ける構成がある。この場合には、最も上の第１層５１の中において転位密度が低減する可能性がある。しかし、第１層５１の厚さは薄いため、転位密度の低減は不十分である。すなわち、多層構造体５３の第１層５１の上に、ｎ−ＧａＮ層を設ける構成においては、転位の低減の効果を十分に得ることは困難である。
【００９７】
これに対して、実施形態においては、Ａｌ含有窒化物半導体層５０に多層構造体５３が設けられる場合において、下地層１０ｉの厚さは、多層構造体５３中の第１層５１の厚さよりも厚く設定する。このように、実施形態においては、転位密度を低減するための独特の構成を採用する。これにより、シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子を提供できる。
【００９８】
（第５の実施形態）
図８は、第５の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図８に表したように、本実施形態に係る窒化物半導体素子１１２において、Ａｌ含有窒化物半導体層５０に含まれる多層構造体５３は、上記の第１層５１と第２層５２に加え、第３層５７を含む。これ以外の構成は、半導体発光素子１１１と同様なので説明を省略する。
【００９９】
この場合も、第２層５２は、Ａｌを含む窒化物半導体を含む。第１層５１は、複数の第２層５２の間に設けられる。第１層５１は、第２層５２におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む。
【０１００】
第３層５７は、第２層５２のそれぞれの上において、第２層５２と第１層５１との間に設けられ、窒化物半導体を含む。第３層５７におけるＡｌ組成比は、第１層５１におけるＡｌ組成比よりも高く、第２層５２におけるＡｌ組成比よりも低い。
第２層５２には、例えば、ＡｌＮが用いられる。第１層５１には、例えばＧａＮが用いられる。第３層５７には、Ａｌｘ３Ｇａ１−ｘ３Ｎ層（０＜ｘ３＜１）が用いられる。
【０１０１】
第２層５２におけるＡｌ組成比は、例えば０．９５以上である。第１層５１におけるＡｌ組成比は、０．１以下である。第３層５７におけるＡｌ組成比（上記のＸ３）は、０．１よりも高く０．９５よりも低い。
【０１０２】
第２層５２には、例えば、厚さが１２ｎｍ（１０ｎｍ以上１４ｎｍ以下）のＡｌＮ層が用いられる。第１層５１には、例えば、厚さが４５０ｎｍ（３００ｎｍ以上６００ｎｍ以下）のＧａＮ層が用いられる。第３層５７には、例えば、厚さが２０ｎｍ（１５ｎｍ以上２５ｎｍ以下）のＡｌ０．８Ｇａ０．２Ｎ層が用いられる。第３層５７におけるＡｌ組成比Ｘ３は、０．７以上０．９以下でも良い。
【０１０３】
この場合も、下地層１０ｉの厚さは、第１層５１の厚さよりも厚く、第１半導体層１０の厚さよりも薄い。これにより、低い転位密度が得られる。
【０１０４】
この例のように、多層構造体５３中に第３層５７が設けられる場合、第１層５１（例えばＧａＮ層）の数は１つでも良い。また、第１層５１の数が２以上でも良い。
【０１０５】
本実施形態においても、下地層１０ｉの厚さと第１半導体層１０の厚さとの合計は、２μｍ以上５μｍ以下とされる。これにより、Ｓｉ基板上に形成された半導体発光素子において、クラックの抑制と良好な電気的特性の確保とを実現しつつ、転位密度を低減できる。
【０１０６】
なお、本実施形態に係る多層構造体５３は、Ａｌ含有窒化物半導体層５０として、組成が傾斜した複数のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層を用いる場合に相当する。本実施形態において、第１層５１と第２層５２との間に設けられる第３層５７において、Ａｌ組成比は一定でなく、変化しても良い。
【０１０７】
（第６の実施形態）
本実施形態に係る窒化物半導体ウェーハは、例えば図６（ａ）及び図６（ｂ）に関して説明した窒化物半導体ウェーハ１２０または１３０と同様の構成を有する。既に説明したように、下地層１０ｉの厚さは、１μｍ以上に限らず、上記のように一定以上の厚さであれば、転位密度を低減することができる。
【０１０８】
すなわち、本実施形態に係る窒化物半導体ウェーハは、シリコン基板４０と、シリコン基板４０の上に設けられたＡｌ含有窒化物半導体層５０と、下地層１０ｉと、機能層１０ｓと、を備える。
【０１０９】
下地層１０ｉは、Ａｌ含有窒化物半導体層５０の上に設けられ、不純物濃度が低く、ＧａＮを含む。機能層１０ｓは、下地層１０ｉの上に設けられる。機能層１０ｓは、第１半導体層１０を含む。第１半導体層１０は、下地層１０ｉの不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む。下地層１０ｉは、例えばｉ−ＧａＮ層であり、第１半導体層１０は、ｎ−ＧａＮ層である。
【０１１０】
Ａｌ含有窒化物半導体層５０は、Ａｌを含む窒化物半導体を含む複数の第２層５２と、複数の第２層５２の間に設けられ第２層５２におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層５１と、を含む。第１層５１におけるＡｌ組成比は、例えば０．１以下である。下地層１０ｉの厚さは、第１層５１の厚さよりも厚く、第１半導体層１０の厚さよりも薄い。これにより、シリコン基板上を用いた、低転位密度で結晶品質が優れた窒化物半導体ウェーハが提供できる。
【０１１１】
既に説明したように、実施形態に係る窒化物半導体ウェーハにおいて、下地層１０ｉの厚さは、３００ｎｍよりも厚いことが好ましい。これにより、転位密度を十分に低減できる。下地層１０ｉの厚さは、１μｍ以上であることがさらに好ましい。これにより、転位密度をさらに低減できる。
【０１１２】
本実施形態に係る窒化物半導体ウェーハにおいて、下地層１０ｉの厚さと第１半導体層１０の厚さとの合計は、２μｍ以上５μｍ以下であることが好ましい。これにより、転位密度の低減と、第１半導体層１０における電流の広がりと、を実現し、クラックの発生を抑制できる。
【０１１３】
図９は、第６の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図９に表したように、本実施形態に係る１つの例の窒化物半導体ウェーハ１３１においては、多層構造体５３は、第３層５７をさらに含む。第３層５７は、第２層のそれぞれの上において、第２層５２と第１層５１との間に設けられ、窒化物半導体を含む。第３層５７におけるＡｌ組成比は、第１層５１におけるＡｌ組成比よりも高く、第２層５２におけるＡｌ組成比よりも低い。第２層５２には、例えば、ＡｌＮが用いられる。第１層５１には、例えばＧａＮが用いられる。第３層５７には、Ａｌｘ３Ｇａ１−ｘ３Ｎ層（０＜ｘ３＜１）が用いられる。
【０１１４】
窒化物半導体ウェーハ１３１においても、シリコン基板上を用いた、低転位密度で結晶品質が優れた窒化物半導体ウェーハを提供できる。この例のように、多層構造体５３中に第３層５７が設けられる場合、第１層５１（例えばＧａＮ層）の数は１つでも良い。また、第１層５１の数が２以上でも良い。
【０１１５】
本実施形態においても、下地層１０ｉにおける不純物濃度は、１×１０１７ｃｍ−３以下である。
【０１１６】
本実施形態においても、Ａｌ含有窒化物半導体層５０は、シリコン基板４０と多層構造体５３との間に設けられＡｌＮを含むバッファ層５５と、バッファ層５５と多層構造体５３との間に設けられＡｌＧａＮを含む中間層５４と、をさらに含むことができる。
【０１１７】
（第７の実施形態）
本実施形態は、窒化物半導体層の製造方法に係る。既に説明したように、下地層１０ｉの厚さは、１μｍ以上に限らない。本実施形態に係る製造方法の全体の工程の順番は、図７に関して説明した通りである。
【０１１８】
本製造方法においては、シリコン基板４０の上に、多層構造体５３を含むＡｌ含有窒化物半導体層５０を形成する（ステップＳ１１０）。この工程において、多層構造体５３は、Ａｌを含む窒化物半導体を含む複数の第２層５２と、複数の第２層５２の間に設けられ第２層５２におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層５１と、を含む。
【０１１９】
本製造方法においては、Ａｌ含有窒化物半導体層５０の上に、下地層１０ｉを形成する（ステップＳ１２０）。下地層１０ｉは、不純物濃度が低く、第１層５１の厚さよりも厚く、ＧａＮを含む。
【０１２０】
本製造方法においては、下地層の上に、機能層１０ｓを形成する（ステップＳ１３０）。機能層１０ｓは、第１半導体層１０を含む。第１半導体層１０は、下地層１０ｉの不純物濃度よりも高い不純物濃度を有し、下地層１０ｉの厚さよりも厚く、第１導電形のＧａＮを含む。
【０１２１】
これにより、シリコン基板上に、低転位密度で結晶品質が優れた窒化物半導体層を製造することができる。
【０１２２】
実施形態によれば、シリコン基板上に形成される、低転位密度で結晶品質が優れた窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法が提供できる。
【０１２３】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【０１２４】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【０１２５】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、窒化物半導体素子及びウェーハに含まれる基板、Ａｌ含有窒化物半導体層、下地層、半導体層、発光部及び機能層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２６】
その他、本発明の実施の形態として上述した窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２７】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１２８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１２９】
１０…第１半導体層、 １０ｉ…下地層、 １０ｓ…機能層、 ２０…第２半導体層、 ３０…発光部、 ３１…障壁層、 ３２…井戸層、 ４０…シリコン基板、 ５０…Ａｌ含有窒化物半導体層、 ５１…第１層、 ５２…第２層、 ５３…多層構造体、 ５４…中間層、 ５５…バッファ層、５７…第３層、 １１０、１１１、１１２…窒化物半導体素子、 １２０、１３０、１３１…窒化物半導体ウェーハ、 １９１…窒化物半導体素子、 １９２、１９３…ウェーハ試料、ＤＳ…転位、 ＢＬ…障壁層、 ＷＬ…井戸層
【特許請求の範囲】
【請求項１】
シリコン基板の上に形成されたＡｌ含有窒化物半導体層の上に形成され、不純物濃度が低く、ＧａＮを含む下地層と、
前記下地層の上に設けられた機能層であって、前記下地層の不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層を含む機能層と、
を備え、
前記Ａｌ含有窒化物半導体層は、Ａｌを含む窒化物半導体を含む複数の第２層と、前記複数の第２層の間に設けられ前記第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む多層構造体を含み、
前記下地層の厚さは、前記第１層の厚さよりも厚く、前記第１半導体層の厚さよりも薄い窒化物半導体素子。
【請求項２】
前記下地層の厚さは３００ナノメートルよりも厚い請求項１記載の窒化物半導体素子。
【請求項３】
前記下地層の厚さは１マイクロメートル以上である請求項１記載の窒化物半導体素子。
【請求項４】
前記下地層の厚さと前記第１半導体層の厚さとの合計は、２マイクロメートル以上５マイクロメートル以下である請求項１〜３のいずれか１つに記載の窒化物半導体素子。
【請求項５】
前記第１層におけるＡｌ組成比は０．１以下である請求項１〜４のいずれか１つに記載の窒化物半導体素子。
【請求項６】
前記多層構造体は、前記第２層のそれぞれの上において、前記第２層と前記第１層との間に設けられ窒化物半導体を含む第３層をさらに含み、
前記第３層におけるＡｌ組成比は、前記第１層における前記Ａｌ組成比よりも高く前記第２層における前記Ａｌ組成比よりも低い請求項１〜５のいずれか１つに記載の窒化物半導体素子。
【請求項７】
前記下地層における不純物濃度は、１×１０１７ｃｍ−３以下であることを特徴とする請求項１〜６のいずれか１つに記載の窒化物半導体素子。
【請求項８】
前記機能層は、
前記第１半導体層の上に設けられ、複数の障壁層と、前記複数の障壁層どうしの間に設けられた井戸層と、を含む発光部と、
前記発光部の上に設けられ、窒化物半導体を含み、前記第１導電形とは異なる第２導電形の第２半導体層と、
をさらに含むことを特徴とする請求項１〜７のいずれか１つに記載の窒化物半導体素子。
【請求項９】
シリコン基板と、
前記シリコン基板の上に設けられたＡｌ含有窒化物半導体層と、
前記Ａｌ含有窒化物半導体層の上に設けられ、不純物濃度が低く、ＧａＮを含む下地層と、
前記下地層の上に設けられた機能層であって、前記下地層の不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層を含む機能層と、
を備え、
前記Ａｌ含有窒化物半導体層は、Ａｌを含む窒化物半導体を含む複数の第２層と、前記複数の第２層の間に設けられ前記第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む多層構造体を含み、
前記下地層の厚さは、前記第１層の厚さよりも厚く、前記第１半導体層の厚さよりも薄い窒化物半導体ウェーハ。
【請求項１０】
前記下地層の厚さは、３００ナノメートルよりも厚い請求項９記載の窒化物半導体ウェーハ。
【請求項１１】
前記下地層の厚さは、１マイクロメートル以上である請求項９記載の窒化物半導体ウェーハ。
【請求項１２】
前記下地層の厚さと前記第１半導体層の厚さとの合計は、２マイクロメートル以上５マイクロメートル以下である請求項９〜１１のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１３】
前記第１層におけるＡｌ組成比は０．１以下である請求項９〜１２のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１４】
前記多層構造体は、前記第２層のそれぞれの上において、前記第２層と前記第１層との間に設けられ窒化物半導体を含む第３層をさらに含み、
前記第３層におけるＡｌ組成比は、前記第１層における前記Ａｌ組成比よりも高く前記第２層における前記Ａｌ組成比よりも低い請求項９〜１３のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１５】
前記下地層における不純物濃度は、１×１０１７ｃｍ−３以下である請求項９〜１４のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１６】
前記Ａｌ含有窒化物半導体層は、
前記シリコン基板と前記多層構造体との間に設けられＡｌＮを含むバッファ層と、
前記バッファ層と前記多層構造体との間に設けられＡｌＧａＮを含む中間層と、
をさらに含む請求項９〜１５のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１７】
シリコン基板の上に、Ａｌを含む窒化物半導体を含む複数の第２層と、前記複数の第２層の間に設けられ前記第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む多層構造体を含むＡｌ含有窒化物半導体層を形成し、
前記Ａｌ含有窒化物半導体層の上に、不純物濃度が低く、前記第１層の厚さよりも厚く、ＧａＮを含む下地層を形成し、
前記下地層の上に、前記下地層の不純物濃度よりも高い不純物濃度を有し、前記下地層の厚さよりも厚い第１導電形のＧａＮを含む第１半導体層を含む機能層を形成することを特徴とする窒化物半導体層の製造方法。
【請求項１８】
前記下地層の厚さは、３００ナノメートルよりも厚い請求項１７記載の窒化物半導体層の製造方法。
【請求項１９】
前記下地層の厚さは、１マイクロメートル以上である請求項１７記載の窒化物半導体層の製造方法。
【請求項２０】
前記下地層の厚さと前記第１半導体層の厚さとの合計は、２マイクロメートル以上５マイクロメートル以下である請求項１７〜１９のいずれか１つに記載の窒化物半導体層の製造方法。
【請求項１】
シリコン基板の上に形成されたＡｌ含有窒化物半導体層の上に形成され、不純物濃度が低く、ＧａＮを含む下地層と、
前記下地層の上に設けられた機能層であって、前記下地層の不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層を含む機能層と、
を備え、
前記Ａｌ含有窒化物半導体層は、Ａｌを含む窒化物半導体を含む複数の第２層と、前記複数の第２層の間に設けられ前記第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む多層構造体を含み、
前記下地層の厚さは、前記第１層の厚さよりも厚く、前記第１半導体層の厚さよりも薄い窒化物半導体素子。
【請求項２】
前記下地層の厚さは３００ナノメートルよりも厚い請求項１記載の窒化物半導体素子。
【請求項３】
前記下地層の厚さは１マイクロメートル以上である請求項１記載の窒化物半導体素子。
【請求項４】
前記下地層の厚さと前記第１半導体層の厚さとの合計は、２マイクロメートル以上５マイクロメートル以下である請求項１〜３のいずれか１つに記載の窒化物半導体素子。
【請求項５】
前記第１層におけるＡｌ組成比は０．１以下である請求項１〜４のいずれか１つに記載の窒化物半導体素子。
【請求項６】
前記多層構造体は、前記第２層のそれぞれの上において、前記第２層と前記第１層との間に設けられ窒化物半導体を含む第３層をさらに含み、
前記第３層におけるＡｌ組成比は、前記第１層における前記Ａｌ組成比よりも高く前記第２層における前記Ａｌ組成比よりも低い請求項１〜５のいずれか１つに記載の窒化物半導体素子。
【請求項７】
前記下地層における不純物濃度は、１×１０１７ｃｍ−３以下であることを特徴とする請求項１〜６のいずれか１つに記載の窒化物半導体素子。
【請求項８】
前記機能層は、
前記第１半導体層の上に設けられ、複数の障壁層と、前記複数の障壁層どうしの間に設けられた井戸層と、を含む発光部と、
前記発光部の上に設けられ、窒化物半導体を含み、前記第１導電形とは異なる第２導電形の第２半導体層と、
をさらに含むことを特徴とする請求項１〜７のいずれか１つに記載の窒化物半導体素子。
【請求項９】
シリコン基板と、
前記シリコン基板の上に設けられたＡｌ含有窒化物半導体層と、
前記Ａｌ含有窒化物半導体層の上に設けられ、不純物濃度が低く、ＧａＮを含む下地層と、
前記下地層の上に設けられた機能層であって、前記下地層の不純物濃度よりも高い不純物濃度を有し第１導電形のＧａＮを含む第１半導体層を含む機能層と、
を備え、
前記Ａｌ含有窒化物半導体層は、Ａｌを含む窒化物半導体を含む複数の第２層と、前記複数の第２層の間に設けられ前記第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む多層構造体を含み、
前記下地層の厚さは、前記第１層の厚さよりも厚く、前記第１半導体層の厚さよりも薄い窒化物半導体ウェーハ。
【請求項１０】
前記下地層の厚さは、３００ナノメートルよりも厚い請求項９記載の窒化物半導体ウェーハ。
【請求項１１】
前記下地層の厚さは、１マイクロメートル以上である請求項９記載の窒化物半導体ウェーハ。
【請求項１２】
前記下地層の厚さと前記第１半導体層の厚さとの合計は、２マイクロメートル以上５マイクロメートル以下である請求項９〜１１のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１３】
前記第１層におけるＡｌ組成比は０．１以下である請求項９〜１２のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１４】
前記多層構造体は、前記第２層のそれぞれの上において、前記第２層と前記第１層との間に設けられ窒化物半導体を含む第３層をさらに含み、
前記第３層におけるＡｌ組成比は、前記第１層における前記Ａｌ組成比よりも高く前記第２層における前記Ａｌ組成比よりも低い請求項９〜１３のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１５】
前記下地層における不純物濃度は、１×１０１７ｃｍ−３以下である請求項９〜１４のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１６】
前記Ａｌ含有窒化物半導体層は、
前記シリコン基板と前記多層構造体との間に設けられＡｌＮを含むバッファ層と、
前記バッファ層と前記多層構造体との間に設けられＡｌＧａＮを含む中間層と、
をさらに含む請求項９〜１５のいずれか１つに記載の窒化物半導体ウェーハ。
【請求項１７】
シリコン基板の上に、Ａｌを含む窒化物半導体を含む複数の第２層と、前記複数の第２層の間に設けられ前記第２層におけるＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第１層と、を含む多層構造体を含むＡｌ含有窒化物半導体層を形成し、
前記Ａｌ含有窒化物半導体層の上に、不純物濃度が低く、前記第１層の厚さよりも厚く、ＧａＮを含む下地層を形成し、
前記下地層の上に、前記下地層の不純物濃度よりも高い不純物濃度を有し、前記下地層の厚さよりも厚い第１導電形のＧａＮを含む第１半導体層を含む機能層を形成することを特徴とする窒化物半導体層の製造方法。
【請求項１８】
前記下地層の厚さは、３００ナノメートルよりも厚い請求項１７記載の窒化物半導体層の製造方法。
【請求項１９】
前記下地層の厚さは、１マイクロメートル以上である請求項１７記載の窒化物半導体層の製造方法。
【請求項２０】
前記下地層の厚さと前記第１半導体層の厚さとの合計は、２マイクロメートル以上５マイクロメートル以下である請求項１７〜１９のいずれか１つに記載の窒化物半導体層の製造方法。
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図８】
【図９】
【図５】
【図２】
【図３】
【図４】
【図６】
【図７】
【図８】
【図９】
【図５】
【公開番号】特開２０１２−２５６８３３（Ｐ２０１２−２５６８３３Ａ）
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願番号】特願２０１２−６０６８（Ｐ２０１２−６０６８）
【出願日】平成２４年１月１６日（２０１２．１．１６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１２月２７日（２０１２．１２．２７）
【国際特許分類】
【出願日】平成２４年１月１６日（２０１２．１．１６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]