符号分割クロック伝送方式
【課題】 クロック発生装置にて複数のクロック信号を生成し、かつ、それら複数のクロック信号を送信し、複数の受信装置で受信をするクロック伝送方式において、特にクロック伝送により発生する輻射（放射）ノイズ低減を図る。
【解決手段】 伝送する複数のクロック信号７に互いに直交する符号（拡散符号）５を割当て拡散を行った後に多重処理して伝送路１４に伝送信号１９を送出し、伝送路に接続された受け側の装置で送出された伝送信号１９から伝送された複数のクロック信号７を再生することで装置間の配線数の削減，輻射（放射）ノイズの低減を行う。
【解決手段】 伝送する複数のクロック信号７に互いに直交する符号（拡散符号）５を割当て拡散を行った後に多重処理して伝送路１４に伝送信号１９を送出し、伝送路に接続された受け側の装置で送出された伝送信号１９から伝送された複数のクロック信号７を再生することで装置間の配線数の削減，輻射（放射）ノイズの低減を行う。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、クロック発生装置にて複数のクロック信号を生成し、かつ、それら複数のクロック信号を送信し、複数の受信装置で受信をするクロック伝送方式において、特にクロック伝送により発生する輻射（放射）ノイズ低減を必要とする装置に関する。
【０００２】
【従来の技術】従来のクロック伝送方式は、クロック発生装置で生成した複数のクロック信号を受け側の装置に伝送するためには、生成したクロックの種類とクロック発生装置に接続される装置の数をかけ算した数の複数の伝送路を設けて接続していた。
【０００３】
【発明が解決しようとする課題】従来のクロック伝送方式では、クロックの種類に等しい本数のクロック信号線が必要となるため、クロックの種類が増加した場合に装置間の配線が多数となり、プリント板の物理的制約によりプリントパターンで実現できずに、多芯ケーブルで代用することがあり、コストアップになるという問題があった。
【０００４】また、従来のクロック伝送方式では、複数のクロックを伝送する場合において、クロック信号線を平行に配置すると、クロック信号線の間でクロックの回り込みの発生が生じ易く、回り込んだクロックの影響により回路が誤動作を起こす可能性があることから、クロック信号線の配線に制約が生じるという問題があった。
【０００５】さらに、従来のクロック伝送方式では、発生され伝送されるクロックの基本次数および高調波次数の輻射（放射）ノイズの低減を図るために複数の伝送路のシールドが必要になり、コストアップになるという問題があった。
【０００６】本発明の目的は、伝送する複数のクロック信号に互いに直交する符号（拡散符号）を割当て拡散を行った後に多重処理して伝送信号として伝送路に送出し、伝送路に接続された受け側の装置においては送出された伝送信号から伝送された複数のクロックを再生することで、装置間の配線数を削減し、伝送路の輻射（放射）ノイズ対策を簡易に実現する、符号分割クロック伝送方式を提供することにある。
【０００７】
【課題を解決するための手段】拡散，逆拡散のタイミングを与えるリファレンス信号を生成するリファレンス信号回路と、前記リファレンス信号に同期して第１の拡散符号を生成する疑似ランダムコード発生器（以下ＰＮＧを称す）と、前記ＰＮＧの第１の拡散符号出力を入力とし時間軸上に遅延させたｎ個の第２の拡散符号に変換する第１のシフトレジスタと、前記ｎ個の第２の拡散符号とｎ個の伝送クロックとの乗算を行いｎ個の拡散信号をそれぞれ生成し出力するｎ個のディジタル乗算器と、前記ｎ個の拡散信号を加算し多重を行い多重クロック信号を出力する多重部と、前記多重クロック信号の振幅制限を行う減衰器（以下ＡＴＴと称す）と、前記リファレンス信号と前記多重クロック信号とのアナログ乗算を行い伝送信号を生成し出力するアナログ乗算器とから構成され、かつ、伝送路に前記伝送信号を出力するクロック多重部と、前記伝送路で伝送された前記伝送信号から前記リファレンス信号の再生を行うリファレンス再生回路と、再生された前記リファレンス信号に同期して前記ＰＮＧで生成された前記第１の拡散符号を再生し出力する再生ＰＮＧと、前記再生ＰＮＧの前記第１の拡散符号出力を入力とし時間軸上に遅延させたｎ個の第３の拡散符号に変換する第２のシフトレジスタと、前記伝送信号と前記ｎ個の第３の拡散符号との乗算を行い所望のｎ個のクロックを抽出するｎ個の乗算器と、前記ｎ個の乗算器から出力される前記ｎ個のクロック信号の波形整形を行い前記ｎ個の伝送クロックを出力するｎ個のクロック整形回路とから構成される複数のクロック再生部にクロックを伝送する機能を有する。
【０００８】前記第１および第２のシフトレジスタは、前記第１の拡散符号を入力とし時間軸上に遅延させｎ個の出力ポートから異なったタイミングのｎ個の第２および第３の拡散符号を出力する機能を有する。
【０００９】前記伝送路は、前記クロック多重部と複数の前記クロック再生部とを接続し、前記多重クロック信号と前記リファレンス信号が合成された前記伝送信号を伝送する機能を有する。
【００１０】前記第２，第３の拡散符号は、同一の拡散符号であり、前記第２の拡散符号は前記クロック多重部で前記クロック信号の拡散に使用され、第３の拡散符号は前記クロック再生部で前記伝送クロックの再生（逆拡散）に使用する機能を有する。
【００１１】前記リファレンス再生回路は、前記再生ＰＮＧにて前記第１の拡散符号の生成タイミングを決定する前記リファレンス信号を前記伝送信号より抽出する機能を有する。
【００１２】本発明は、伝送する複数のクロック信号に互いに直交する拡散符号を割当て拡散を行い多重して振幅制限を行った後、逆拡散のタイミングを決定するリファレンス信号を重畳し伝送信号とし伝送路に送出し、伝送路に接続された受け側の装置で送出された伝送信号から伝送されたリファレンス信号を分離し、かつ分離再生したリファレンス信号のタイミングに同期して拡散符号の生成を行い逆拡散を行うことで、装置間の伝送路数の低減と、伝送路の輻射（放射）ノイズ対策の簡易化を実現する。
【００１３】
【発明の実施の形態】本発明の実施例について、図面を参照して説明する。図１は、本発明による符号分割クロック伝送方式の一実施例のブロック図である。この符号分割クロック伝送方式は、伝送クロックを拡散符号にて拡散を行い多重するクロック多重部１５と、拡散符号にて逆拡散を行い伝送クロックを再生するクロック再生部１６とに大別できる。
【００１４】クロック多重部１５は、リファレンス信号回路１，疑似ランダムコード発生器（ＰＮＧ）２，シフトレジスタ４，ディジタル乗算器（６−１）〜（６−ｎ），多重部９，減衰器（ＡＴＴ）１０，アナログ乗算器１２より構成される。リファレンス信号回路１は、拡散のタイミングを与えるリファレンス信号１３を生成する。生成されたリファレンス信号１３は、ＰＮＧ２とアナログ乗算器１２に送出される。ＰＮＧ２は、リファレンス信号を入力としリファレンス信号１３に同期した第１の拡散符号３を生成し、シフトレジスタ４に送出する。シフトレジスタ４は第１の拡散符号３を時間軸上に遅延させたｎ個の第２の拡散符号（５−１）〜（５−ｎ）に変換し、ディジタル乗算器（６−１）〜（６−ｎ）に出力する。
【００１５】ディジタル乗算器（６−１）〜（６−ｎ）は、伝送クロック（７−１）〜（７−ｎ）とｎ個の第２の拡散符号５との乗算をそれぞれ行い、ｎ個の拡散信号（８−１）〜（８−ｎ）を生成し、多重部９に出力する。多重部９は、入力されたｎ個の拡散信号８を加算して多重を行い、得られた多重クロック信号１１をＡＴＴ１０に出力する。ＡＴＴ１０は多重クロック信号１１の振幅を減衰させて、アナログ乗算器１２に出力する。アナログ乗算器１２は、多重クロック信号１１とリファレンス信号１３との乗算を行い、リファレンス信号１３に多重クロック信号１１を重畳し、伝送路１４に送出する。伝送路１４には、ｎ個の受信装置（１７−１）〜（１７−ｎ）が接続される。ｎ個の受信装置は、それぞれクロック再生部（１６−１）〜（１６−ｎ）を有している。なお、各受信装置のクロック再生部の構成は同じであるので、受信装置１７−１のクロック再生部１６−１のみ詳細に示してある。
【００１６】なお、以下の説明において、同一の要素がｎ個あり、これらを区別する必要のない場合には、枝番号を省略した参照番号で表記するものとする。
【００１７】クロック再生部１６は、リファレンス再生回路１８，再生ＰＮＧ２０，シフトレジスタ２１，乗算器（２３−１）〜（２３−ｎ），クロック整形回路（２４−１）〜（２４−ｎ）より構成される。リファレンス再生回路１８は、伝送路１４より入力される伝送信号１９より、逆拡散のタイミングを与えるリファレンス信号１３の再生を行い再生ＰＮＧ２０に出力する。再生ＰＮＧ２０は再生されたリファレンス信号１３に同期して、ＰＮＧ２で生成された第１の拡散符号３を生成し、シフトレジスタ２１に出力する。シフトレジスタ２１は再生された第１の拡散符号３を時間軸上に遅延させたｎ個の第３の拡散符号２２に変換し、乗算器（２３−１）〜（２３−ｎ）に出力する。乗算器（２３−１）〜（２３−ｎ）は、伝送信号１９とｎ個の第３の拡散符号２２をそれぞれ入力とし、逆拡散を行い歪み成分を含んだ伝送クロック（７−１）〜（７−ｎ）を抽出して、クロック整形回路（２４−１）〜（２４−ｎ）に送出する。これらクロック整形回路は、歪みを含んだ伝送クロック（７−１）〜（７−ｎ）の波形整形を行い出力する。
【００１８】本実施例の構成を、動作をも含めて、さらに詳細に説明する。
【００１９】クロック多重部１５のリファレンス信号回路１は、ＰＮＧ２にて生成される第１の拡散符号３のタイミング決定に使用される固定周期のクロック信号であるリファレンス信号１３を出力する。なおリファレンス信号１３は、第１の拡散符号３の符号速度に比較して十分長い周期の任意の信号である。
【００２０】図２に、リファレンス信号発生器１の具体例を示す。リファレンス信号１３の原振である水晶発振器（Ｘ’ｔａｌ）２６と、水晶発振器２６の出力に直流電圧を重畳しリファレンス信号１３のデューティ比を調整するコンデンサ２７と抵抗２８，２９とＮＡＮＤ３０からなる回路と、波形整形と出力バッファの機能を担うＮＡＮＤ３１とより構成され、ＰＮＧ２とアナログ乗算器１２へ接続される。
【００２１】ＰＮＧ２は、リファレンス信号１３に同期して第１の拡散符号３を生成する。一例では拡散符号にＭ系列符号を用いる。Ｍ系列符号は、乗数に等しい数のＤフリップフロップと数個の排他的論理和（以下、ＥＸ−ＯＲを称す）とにより容易に実現できる。第１の拡散符号３をリファレンス信号１３に同期させるために、一例ではリファレンス信号１３の立ち上がりに合わせてＰＮＧ２内のＤフリップフロップのイニシャライズを行う。この動作は、リセット入力のあるＤフリップフロップを使用することで容易に実現できる。Ｄフリップフロップは、一例として標準ロジックのμＰＤ７４ＨＣ１６５（日本電気（株）製）が使用できる。
【００２２】シフトレジスタ４は、ＰＮＧ２より出力される第１の拡散符号３を時間軸上に遅延させ、ｎ個の第２の拡散符号５を生成する。図３に具体的な第２の拡散符号５の生成例を示す。図中のＭは、シフトレジスタ内部のＤフリップフロップ数を示し、Ｍは常に伝送クロックの数ｎより大きいという関係にある。Ｄ0 からＤMまで時間軸上に遅延させ、任意のＤフリップフロップを選択しディジタル乗算器６と接続する。図３の例では、Ｄフリップフロップを２個ずつ飛ばしてディジタル乗算器６と接続している。Ｄフリップフロップは、一例として、標準ロジックのμＰＤ７４ＨＣ１６５（日本電気（株）製）が使用できる。シフトレジスタ４で生成されたｎ個の第２の拡散符号５は、対応するｎ個の伝送クロック７とディジタル乗算器（６−１）〜（６−ｎ）にてそれぞれ乗算され、ｎ個の拡散信号８となり多重部９に出力される。ディジタル乗算器（６−１）〜（６−ｎ）は、ＥＸ−ＯＲの機能で実現可能である。多重部９は、入力されるｎ個の拡散信号８を単純に加算し、多重クロック信号１１として出力する。
【００２３】図４に、多重部９の具体例を示す。入力されたｎ個の拡散信号８はオペアンプ３２，抵抗アレー３３，抵抗３４よりなる加算器にて加算される。しかし、オペアンプ３２の出力で位相が１８０度反転するため、修正の目的でオペアンプ３５と抵抗３６，３７よりなる反転アンプに入力され、更にバッファアンプ３８を通して出力される。一例として、使用するオペアンプ３２，３５ならびにバッファアンプ３８には、μＰＣ１２５１（日本電気（株）製）が使用可能である。
【００２４】出力された多重クロック信号１１は、ＡＴＴ１０に入力される。ＡＴＴ１０は、抵抗２個で構成される単純な抵抗分圧器である。多重クロック信号１１を減衰させることで、クロック再生部１６にて単純なコンパレータを使用しリファレンス信号１３を抽出することを可能にし、および多重クロック信号１１の振幅を制限し輻射（放射）ノイズを低減させる。減衰した多重クロック信号１１は、アナログ乗算器１２にてリファレンス信号１と乗算され、伝送信号１９となり伝送路１４に出力される。
【００２５】図５に、伝送信号１９のイメージを示す。固定周期のクロック信号であるリファレンス信号１３と多重クロック信号１１とが、アナログ乗算器１２で乗算され、図示のような伝送信号１９となる。
【００２６】伝送路１４には、クロック多重部１５の出力する伝送信号１９よりクロックを再生し動作するｎ個の受信装置１７が接続されており、各受信装置１７はクロック再生部１６を有する。
【００２７】クロック再生部１６は、リファレンス再生回路１８，再生ＰＮＧ２０，シフトレジスタ２１，乗算器２３，クロック整形回路２４から構成され、伝送路１４を通じて与えられる伝送信号１９の逆拡散を行い、ｎ個の伝送クロックを再生する。
【００２８】リファレンス再生回路１８は、入力された伝送信号１９からリファレンス信号１３を再生する。図６に、リファレンス再生回路１８の具体例を示す。伝送信号１９から、抵抗３９，コンデンサ４０，オペアンプ４１，基準電圧４２，ツェナダイオード４３からなるコンパレータにより、ＣＭＯＳレベルのリファレンス信号１３が再生される。さらにリファレンス信号１３は、バッファアンプ４４を通して再生ＰＮＧ２０に出力される。リファレンス再生回路１８では、オペアンプ４１，バッファアンプ４４として、μＰＣ１２５１（日本電気（株）製）が使用できる。
【００２９】再生ＰＮＧ２０は、先に説明したＰＮＧ２と同じ動作を行い、第１の拡散符号３を再生する。シフトレジスタ２１もまたシフトレジスタ４と同じ動作を行い、ｎ個の第３の拡散符号（２２−１）〜（２２−ｎ）を乗算器（２３−１）〜（２３−ｎ）に出力する。シフトレジスタ２１と乗算器（２３−１）〜（２３−ｎ）との接続は、シフトレジスタ４とディジタル乗算器（６−１）〜（６−ｎ）との接続と同じである。同じ接続にすることで、伝送クロック信号７の再生が可能になる。伝送信号１９とｎ個の第３の拡散符号２２は、乗算器（２３−１）〜（２３−ｎ）で逆拡散されてクロック信号（２５−１）〜（２５−ｎ）となり、クロック整形回路（２４−１）〜（２４−ｎ）に出力される。クロック整形回路（２４−１）〜（２４−ｎ）は、再生するべき伝送クロック７に含まれる目的外の伝送信号１９の成分を除去し、クロック多重部１５に入力された時と同じｎ個の伝送クロック（７−１）〜（７−ｎ）を再生する。
【００３０】図７に、クロック整形回路２４の具体例を示す。乗算器２３の出力は、抵抗４５，コンデンサ４６，オペアンプ４７，基準電圧４８，ツェナダイオード４９からなるコンパレータにより波形整形され、更にシュミット特性を持つインバータ５０を通して、受信装置１７にｎ個の伝送クロック７を出力する。このクロック整形回路では、一例として、オペアンプ４７にμＰＣ１２５１（日本電気（株）製）、インバータ５０に基準ＣＭＯＳロジックであるμＰＤ７４ＨＣ１４（日本電気（株）製）が使用できる。
【００３１】伝送クロック（７−１）を伝送する場合を例にして、動作を説明する。伝送クロック（７−１）はクロック多重部１５に入力されると、ディジタル乗算器（６−１）にて第２の拡散符号（５−１）と乗算され、拡散信号（８−１）となり多重部９に出力される。多重部９にて（ｎ−１）個の他の伝送クロック７と多重され、更にＡＴＴ１０にて振幅を減衰された後、アナログ乗算器１２に出力される。アナログ乗算器１２では、リファレンス信号１３と乗算され、伝送信号１９となり伝送路１４に送出される。
【００３２】伝送信号１９は、伝送路１４を通り受信装置１７の有するクロック再生部１６に伝送される。クロック再生部１６に入力された伝送信号は、リファレンス再生回路１８と乗算器２３にそれぞれ入力される。リファレンス再生回路１６では、伝送信号１９からリファレンス信号１３を抽出し、再生ＰＮＧ２０とシフトレジスタ２１を動作させ、第２の拡散符号５と同じ第３の拡散符号２２を生成する。伝送クロック（７−１）の再生は、乗算器（２３−１）にて第３の拡散符号（２２−１）と乗算することで行われる。再生された伝送クロック（７−１）は、伝送信号１９の成分を僅かながら含んでいるため、クロック整形回路（２４−１）を通し波形整形を行い、伝送クロック（７−１）が完全に再生される。
【００３３】
【発明の効果】本発明によれば、クロック信号を多重して伝送することからクロック信号の種類によらず一本の伝送路のみでクロックを伝送でき、装置間のクロック信号線の配線数を削減できる。
【００３４】また、本発明では、クロック信号を減衰させて伝送することで、従来の伝送方式に比較して輻射（放射）ノイズを低減できる。
【００３５】さらに、本発明では、一つの伝送路にシールドを施すのみで輻射（放射）ノイズ対策を低コストで実現できる。
【００３６】また、本発明では、各クロック信号に直交性に優れた拡散符号をそれぞれ割当て伝送することから、伝送路中のクロック信号同士の干渉がないため、クロック信号間のクロック回り込みが発生しない。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】図１のブロック図におけるリファレンス信号回路の詳細な回路図である。
【図３】図１で使用する第２の拡散符号５の生成イメージ図である。
【図４】図１のブロック図における多重部の詳細な回路図である。
【図５】図１で使用する伝送信号の生成イメージ図である。
【図６】図１のブロック図におけるリファレンス再生回路の詳細な回路図である。
【図７】図１のブロック図におけるクロック整形回路の詳細な回路図である。
【符号の説明】
１ リファレンス信号回路
２ ＰＮＧ
３ 第１の拡散符号
４ シフトレジスタ
５ 第２の拡散符号
６ ディジタル乗算器
７ 伝送クロック
８ 拡散信号
９ 多重部
１０ ＡＴＴ
１１ 多重クロック信号
１２ アナログ乗算器
１３ リファレンス信号
１４ 伝送路
１５ クロック多重部
１６ クロック再生部
１７ 受信装置
１８ リファレンス再生回路
１９ 伝送信号
２０ 再生ＰＮＧ
２１ シフトレジスタ
２２ 第３の拡散符号
２３ 乗算器
２４ クロック整形回路
２５ クロック信号
２６ 水晶発振器
２７，４０，４６ コンデンサ
２８，２９，３４，３６，３７，３９，４５ 抵抗
３０，３１ ＮＡＮＤ
３２，３５，４１，４７ オペアンプ
３３ 抵抗アレー
３８，４４ バッファアンプ
４２，４８ 基準電圧
４３，４９ ツェナダイオード
５０ インバータ
【０００１】
【発明の属する技術分野】本発明は、クロック発生装置にて複数のクロック信号を生成し、かつ、それら複数のクロック信号を送信し、複数の受信装置で受信をするクロック伝送方式において、特にクロック伝送により発生する輻射（放射）ノイズ低減を必要とする装置に関する。
【０００２】
【従来の技術】従来のクロック伝送方式は、クロック発生装置で生成した複数のクロック信号を受け側の装置に伝送するためには、生成したクロックの種類とクロック発生装置に接続される装置の数をかけ算した数の複数の伝送路を設けて接続していた。
【０００３】
【発明が解決しようとする課題】従来のクロック伝送方式では、クロックの種類に等しい本数のクロック信号線が必要となるため、クロックの種類が増加した場合に装置間の配線が多数となり、プリント板の物理的制約によりプリントパターンで実現できずに、多芯ケーブルで代用することがあり、コストアップになるという問題があった。
【０００４】また、従来のクロック伝送方式では、複数のクロックを伝送する場合において、クロック信号線を平行に配置すると、クロック信号線の間でクロックの回り込みの発生が生じ易く、回り込んだクロックの影響により回路が誤動作を起こす可能性があることから、クロック信号線の配線に制約が生じるという問題があった。
【０００５】さらに、従来のクロック伝送方式では、発生され伝送されるクロックの基本次数および高調波次数の輻射（放射）ノイズの低減を図るために複数の伝送路のシールドが必要になり、コストアップになるという問題があった。
【０００６】本発明の目的は、伝送する複数のクロック信号に互いに直交する符号（拡散符号）を割当て拡散を行った後に多重処理して伝送信号として伝送路に送出し、伝送路に接続された受け側の装置においては送出された伝送信号から伝送された複数のクロックを再生することで、装置間の配線数を削減し、伝送路の輻射（放射）ノイズ対策を簡易に実現する、符号分割クロック伝送方式を提供することにある。
【０００７】
【課題を解決するための手段】拡散，逆拡散のタイミングを与えるリファレンス信号を生成するリファレンス信号回路と、前記リファレンス信号に同期して第１の拡散符号を生成する疑似ランダムコード発生器（以下ＰＮＧを称す）と、前記ＰＮＧの第１の拡散符号出力を入力とし時間軸上に遅延させたｎ個の第２の拡散符号に変換する第１のシフトレジスタと、前記ｎ個の第２の拡散符号とｎ個の伝送クロックとの乗算を行いｎ個の拡散信号をそれぞれ生成し出力するｎ個のディジタル乗算器と、前記ｎ個の拡散信号を加算し多重を行い多重クロック信号を出力する多重部と、前記多重クロック信号の振幅制限を行う減衰器（以下ＡＴＴと称す）と、前記リファレンス信号と前記多重クロック信号とのアナログ乗算を行い伝送信号を生成し出力するアナログ乗算器とから構成され、かつ、伝送路に前記伝送信号を出力するクロック多重部と、前記伝送路で伝送された前記伝送信号から前記リファレンス信号の再生を行うリファレンス再生回路と、再生された前記リファレンス信号に同期して前記ＰＮＧで生成された前記第１の拡散符号を再生し出力する再生ＰＮＧと、前記再生ＰＮＧの前記第１の拡散符号出力を入力とし時間軸上に遅延させたｎ個の第３の拡散符号に変換する第２のシフトレジスタと、前記伝送信号と前記ｎ個の第３の拡散符号との乗算を行い所望のｎ個のクロックを抽出するｎ個の乗算器と、前記ｎ個の乗算器から出力される前記ｎ個のクロック信号の波形整形を行い前記ｎ個の伝送クロックを出力するｎ個のクロック整形回路とから構成される複数のクロック再生部にクロックを伝送する機能を有する。
【０００８】前記第１および第２のシフトレジスタは、前記第１の拡散符号を入力とし時間軸上に遅延させｎ個の出力ポートから異なったタイミングのｎ個の第２および第３の拡散符号を出力する機能を有する。
【０００９】前記伝送路は、前記クロック多重部と複数の前記クロック再生部とを接続し、前記多重クロック信号と前記リファレンス信号が合成された前記伝送信号を伝送する機能を有する。
【００１０】前記第２，第３の拡散符号は、同一の拡散符号であり、前記第２の拡散符号は前記クロック多重部で前記クロック信号の拡散に使用され、第３の拡散符号は前記クロック再生部で前記伝送クロックの再生（逆拡散）に使用する機能を有する。
【００１１】前記リファレンス再生回路は、前記再生ＰＮＧにて前記第１の拡散符号の生成タイミングを決定する前記リファレンス信号を前記伝送信号より抽出する機能を有する。
【００１２】本発明は、伝送する複数のクロック信号に互いに直交する拡散符号を割当て拡散を行い多重して振幅制限を行った後、逆拡散のタイミングを決定するリファレンス信号を重畳し伝送信号とし伝送路に送出し、伝送路に接続された受け側の装置で送出された伝送信号から伝送されたリファレンス信号を分離し、かつ分離再生したリファレンス信号のタイミングに同期して拡散符号の生成を行い逆拡散を行うことで、装置間の伝送路数の低減と、伝送路の輻射（放射）ノイズ対策の簡易化を実現する。
【００１３】
【発明の実施の形態】本発明の実施例について、図面を参照して説明する。図１は、本発明による符号分割クロック伝送方式の一実施例のブロック図である。この符号分割クロック伝送方式は、伝送クロックを拡散符号にて拡散を行い多重するクロック多重部１５と、拡散符号にて逆拡散を行い伝送クロックを再生するクロック再生部１６とに大別できる。
【００１４】クロック多重部１５は、リファレンス信号回路１，疑似ランダムコード発生器（ＰＮＧ）２，シフトレジスタ４，ディジタル乗算器（６−１）〜（６−ｎ），多重部９，減衰器（ＡＴＴ）１０，アナログ乗算器１２より構成される。リファレンス信号回路１は、拡散のタイミングを与えるリファレンス信号１３を生成する。生成されたリファレンス信号１３は、ＰＮＧ２とアナログ乗算器１２に送出される。ＰＮＧ２は、リファレンス信号を入力としリファレンス信号１３に同期した第１の拡散符号３を生成し、シフトレジスタ４に送出する。シフトレジスタ４は第１の拡散符号３を時間軸上に遅延させたｎ個の第２の拡散符号（５−１）〜（５−ｎ）に変換し、ディジタル乗算器（６−１）〜（６−ｎ）に出力する。
【００１５】ディジタル乗算器（６−１）〜（６−ｎ）は、伝送クロック（７−１）〜（７−ｎ）とｎ個の第２の拡散符号５との乗算をそれぞれ行い、ｎ個の拡散信号（８−１）〜（８−ｎ）を生成し、多重部９に出力する。多重部９は、入力されたｎ個の拡散信号８を加算して多重を行い、得られた多重クロック信号１１をＡＴＴ１０に出力する。ＡＴＴ１０は多重クロック信号１１の振幅を減衰させて、アナログ乗算器１２に出力する。アナログ乗算器１２は、多重クロック信号１１とリファレンス信号１３との乗算を行い、リファレンス信号１３に多重クロック信号１１を重畳し、伝送路１４に送出する。伝送路１４には、ｎ個の受信装置（１７−１）〜（１７−ｎ）が接続される。ｎ個の受信装置は、それぞれクロック再生部（１６−１）〜（１６−ｎ）を有している。なお、各受信装置のクロック再生部の構成は同じであるので、受信装置１７−１のクロック再生部１６−１のみ詳細に示してある。
【００１６】なお、以下の説明において、同一の要素がｎ個あり、これらを区別する必要のない場合には、枝番号を省略した参照番号で表記するものとする。
【００１７】クロック再生部１６は、リファレンス再生回路１８，再生ＰＮＧ２０，シフトレジスタ２１，乗算器（２３−１）〜（２３−ｎ），クロック整形回路（２４−１）〜（２４−ｎ）より構成される。リファレンス再生回路１８は、伝送路１４より入力される伝送信号１９より、逆拡散のタイミングを与えるリファレンス信号１３の再生を行い再生ＰＮＧ２０に出力する。再生ＰＮＧ２０は再生されたリファレンス信号１３に同期して、ＰＮＧ２で生成された第１の拡散符号３を生成し、シフトレジスタ２１に出力する。シフトレジスタ２１は再生された第１の拡散符号３を時間軸上に遅延させたｎ個の第３の拡散符号２２に変換し、乗算器（２３−１）〜（２３−ｎ）に出力する。乗算器（２３−１）〜（２３−ｎ）は、伝送信号１９とｎ個の第３の拡散符号２２をそれぞれ入力とし、逆拡散を行い歪み成分を含んだ伝送クロック（７−１）〜（７−ｎ）を抽出して、クロック整形回路（２４−１）〜（２４−ｎ）に送出する。これらクロック整形回路は、歪みを含んだ伝送クロック（７−１）〜（７−ｎ）の波形整形を行い出力する。
【００１８】本実施例の構成を、動作をも含めて、さらに詳細に説明する。
【００１９】クロック多重部１５のリファレンス信号回路１は、ＰＮＧ２にて生成される第１の拡散符号３のタイミング決定に使用される固定周期のクロック信号であるリファレンス信号１３を出力する。なおリファレンス信号１３は、第１の拡散符号３の符号速度に比較して十分長い周期の任意の信号である。
【００２０】図２に、リファレンス信号発生器１の具体例を示す。リファレンス信号１３の原振である水晶発振器（Ｘ’ｔａｌ）２６と、水晶発振器２６の出力に直流電圧を重畳しリファレンス信号１３のデューティ比を調整するコンデンサ２７と抵抗２８，２９とＮＡＮＤ３０からなる回路と、波形整形と出力バッファの機能を担うＮＡＮＤ３１とより構成され、ＰＮＧ２とアナログ乗算器１２へ接続される。
【００２１】ＰＮＧ２は、リファレンス信号１３に同期して第１の拡散符号３を生成する。一例では拡散符号にＭ系列符号を用いる。Ｍ系列符号は、乗数に等しい数のＤフリップフロップと数個の排他的論理和（以下、ＥＸ−ＯＲを称す）とにより容易に実現できる。第１の拡散符号３をリファレンス信号１３に同期させるために、一例ではリファレンス信号１３の立ち上がりに合わせてＰＮＧ２内のＤフリップフロップのイニシャライズを行う。この動作は、リセット入力のあるＤフリップフロップを使用することで容易に実現できる。Ｄフリップフロップは、一例として標準ロジックのμＰＤ７４ＨＣ１６５（日本電気（株）製）が使用できる。
【００２２】シフトレジスタ４は、ＰＮＧ２より出力される第１の拡散符号３を時間軸上に遅延させ、ｎ個の第２の拡散符号５を生成する。図３に具体的な第２の拡散符号５の生成例を示す。図中のＭは、シフトレジスタ内部のＤフリップフロップ数を示し、Ｍは常に伝送クロックの数ｎより大きいという関係にある。Ｄ0 からＤMまで時間軸上に遅延させ、任意のＤフリップフロップを選択しディジタル乗算器６と接続する。図３の例では、Ｄフリップフロップを２個ずつ飛ばしてディジタル乗算器６と接続している。Ｄフリップフロップは、一例として、標準ロジックのμＰＤ７４ＨＣ１６５（日本電気（株）製）が使用できる。シフトレジスタ４で生成されたｎ個の第２の拡散符号５は、対応するｎ個の伝送クロック７とディジタル乗算器（６−１）〜（６−ｎ）にてそれぞれ乗算され、ｎ個の拡散信号８となり多重部９に出力される。ディジタル乗算器（６−１）〜（６−ｎ）は、ＥＸ−ＯＲの機能で実現可能である。多重部９は、入力されるｎ個の拡散信号８を単純に加算し、多重クロック信号１１として出力する。
【００２３】図４に、多重部９の具体例を示す。入力されたｎ個の拡散信号８はオペアンプ３２，抵抗アレー３３，抵抗３４よりなる加算器にて加算される。しかし、オペアンプ３２の出力で位相が１８０度反転するため、修正の目的でオペアンプ３５と抵抗３６，３７よりなる反転アンプに入力され、更にバッファアンプ３８を通して出力される。一例として、使用するオペアンプ３２，３５ならびにバッファアンプ３８には、μＰＣ１２５１（日本電気（株）製）が使用可能である。
【００２４】出力された多重クロック信号１１は、ＡＴＴ１０に入力される。ＡＴＴ１０は、抵抗２個で構成される単純な抵抗分圧器である。多重クロック信号１１を減衰させることで、クロック再生部１６にて単純なコンパレータを使用しリファレンス信号１３を抽出することを可能にし、および多重クロック信号１１の振幅を制限し輻射（放射）ノイズを低減させる。減衰した多重クロック信号１１は、アナログ乗算器１２にてリファレンス信号１と乗算され、伝送信号１９となり伝送路１４に出力される。
【００２５】図５に、伝送信号１９のイメージを示す。固定周期のクロック信号であるリファレンス信号１３と多重クロック信号１１とが、アナログ乗算器１２で乗算され、図示のような伝送信号１９となる。
【００２６】伝送路１４には、クロック多重部１５の出力する伝送信号１９よりクロックを再生し動作するｎ個の受信装置１７が接続されており、各受信装置１７はクロック再生部１６を有する。
【００２７】クロック再生部１６は、リファレンス再生回路１８，再生ＰＮＧ２０，シフトレジスタ２１，乗算器２３，クロック整形回路２４から構成され、伝送路１４を通じて与えられる伝送信号１９の逆拡散を行い、ｎ個の伝送クロックを再生する。
【００２８】リファレンス再生回路１８は、入力された伝送信号１９からリファレンス信号１３を再生する。図６に、リファレンス再生回路１８の具体例を示す。伝送信号１９から、抵抗３９，コンデンサ４０，オペアンプ４１，基準電圧４２，ツェナダイオード４３からなるコンパレータにより、ＣＭＯＳレベルのリファレンス信号１３が再生される。さらにリファレンス信号１３は、バッファアンプ４４を通して再生ＰＮＧ２０に出力される。リファレンス再生回路１８では、オペアンプ４１，バッファアンプ４４として、μＰＣ１２５１（日本電気（株）製）が使用できる。
【００２９】再生ＰＮＧ２０は、先に説明したＰＮＧ２と同じ動作を行い、第１の拡散符号３を再生する。シフトレジスタ２１もまたシフトレジスタ４と同じ動作を行い、ｎ個の第３の拡散符号（２２−１）〜（２２−ｎ）を乗算器（２３−１）〜（２３−ｎ）に出力する。シフトレジスタ２１と乗算器（２３−１）〜（２３−ｎ）との接続は、シフトレジスタ４とディジタル乗算器（６−１）〜（６−ｎ）との接続と同じである。同じ接続にすることで、伝送クロック信号７の再生が可能になる。伝送信号１９とｎ個の第３の拡散符号２２は、乗算器（２３−１）〜（２３−ｎ）で逆拡散されてクロック信号（２５−１）〜（２５−ｎ）となり、クロック整形回路（２４−１）〜（２４−ｎ）に出力される。クロック整形回路（２４−１）〜（２４−ｎ）は、再生するべき伝送クロック７に含まれる目的外の伝送信号１９の成分を除去し、クロック多重部１５に入力された時と同じｎ個の伝送クロック（７−１）〜（７−ｎ）を再生する。
【００３０】図７に、クロック整形回路２４の具体例を示す。乗算器２３の出力は、抵抗４５，コンデンサ４６，オペアンプ４７，基準電圧４８，ツェナダイオード４９からなるコンパレータにより波形整形され、更にシュミット特性を持つインバータ５０を通して、受信装置１７にｎ個の伝送クロック７を出力する。このクロック整形回路では、一例として、オペアンプ４７にμＰＣ１２５１（日本電気（株）製）、インバータ５０に基準ＣＭＯＳロジックであるμＰＤ７４ＨＣ１４（日本電気（株）製）が使用できる。
【００３１】伝送クロック（７−１）を伝送する場合を例にして、動作を説明する。伝送クロック（７−１）はクロック多重部１５に入力されると、ディジタル乗算器（６−１）にて第２の拡散符号（５−１）と乗算され、拡散信号（８−１）となり多重部９に出力される。多重部９にて（ｎ−１）個の他の伝送クロック７と多重され、更にＡＴＴ１０にて振幅を減衰された後、アナログ乗算器１２に出力される。アナログ乗算器１２では、リファレンス信号１３と乗算され、伝送信号１９となり伝送路１４に送出される。
【００３２】伝送信号１９は、伝送路１４を通り受信装置１７の有するクロック再生部１６に伝送される。クロック再生部１６に入力された伝送信号は、リファレンス再生回路１８と乗算器２３にそれぞれ入力される。リファレンス再生回路１６では、伝送信号１９からリファレンス信号１３を抽出し、再生ＰＮＧ２０とシフトレジスタ２１を動作させ、第２の拡散符号５と同じ第３の拡散符号２２を生成する。伝送クロック（７−１）の再生は、乗算器（２３−１）にて第３の拡散符号（２２−１）と乗算することで行われる。再生された伝送クロック（７−１）は、伝送信号１９の成分を僅かながら含んでいるため、クロック整形回路（２４−１）を通し波形整形を行い、伝送クロック（７−１）が完全に再生される。
【００３３】
【発明の効果】本発明によれば、クロック信号を多重して伝送することからクロック信号の種類によらず一本の伝送路のみでクロックを伝送でき、装置間のクロック信号線の配線数を削減できる。
【００３４】また、本発明では、クロック信号を減衰させて伝送することで、従来の伝送方式に比較して輻射（放射）ノイズを低減できる。
【００３５】さらに、本発明では、一つの伝送路にシールドを施すのみで輻射（放射）ノイズ対策を低コストで実現できる。
【００３６】また、本発明では、各クロック信号に直交性に優れた拡散符号をそれぞれ割当て伝送することから、伝送路中のクロック信号同士の干渉がないため、クロック信号間のクロック回り込みが発生しない。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】図１のブロック図におけるリファレンス信号回路の詳細な回路図である。
【図３】図１で使用する第２の拡散符号５の生成イメージ図である。
【図４】図１のブロック図における多重部の詳細な回路図である。
【図５】図１で使用する伝送信号の生成イメージ図である。
【図６】図１のブロック図におけるリファレンス再生回路の詳細な回路図である。
【図７】図１のブロック図におけるクロック整形回路の詳細な回路図である。
【符号の説明】
１ リファレンス信号回路
２ ＰＮＧ
３ 第１の拡散符号
４ シフトレジスタ
５ 第２の拡散符号
６ ディジタル乗算器
７ 伝送クロック
８ 拡散信号
９ 多重部
１０ ＡＴＴ
１１ 多重クロック信号
１２ アナログ乗算器
１３ リファレンス信号
１４ 伝送路
１５ クロック多重部
１６ クロック再生部
１７ 受信装置
１８ リファレンス再生回路
１９ 伝送信号
２０ 再生ＰＮＧ
２１ シフトレジスタ
２２ 第３の拡散符号
２３ 乗算器
２４ クロック整形回路
２５ クロック信号
２６ 水晶発振器
２７，４０，４６ コンデンサ
２８，２９，３４，３６，３７，３９，４５ 抵抗
３０，３１ ＮＡＮＤ
３２，３５，４１，４７ オペアンプ
３３ 抵抗アレー
３８，４４ バッファアンプ
４２，４８ 基準電圧
４３，４９ ツェナダイオード
５０ インバータ
【特許請求の範囲】
【請求項１】伝送する複数のクロック信号に互いに直交する符号を割当て拡散を行った後に多重処理して伝送路に伝送信号を送出し、伝送路に接続された受け側の装置で送出された伝送信号から伝送された複数のクロックを再生することを特徴とする符号分割クロック伝送方式。
【請求項２】拡散，逆拡散のタイミングを与えるリファレンス信号を生成し、前記リファレンス信号に同期して第１の拡散符号を生成し、前記第１の拡散符号出力を時間軸上に遅延させたｎ個の第２の拡散符号に変換し、前記ｎ個の第２の拡散符号とｎ個の伝送クロックとの乗算を行い、ｎ個の拡散信号をそれぞれ生成し、前記ｎ個の拡散信号を加算し多重を行い多重クロック信号を生成し、前記多重クロック信号の振幅制限を行い、前記リファレンス信号と前記多重クロック信号とのアナログ乗算を行い伝送信号を生成し、伝送路に出力するクロック多重部と、前記伝送路で伝送された前記伝送信号から前記リファレンス信号の再生を行い、再生された前記リファレンス信号に同期して前記第１の拡散符号を再生し、前記第１の拡散符号出力を入力とし時間軸上に遅延させたｎ個の第３の拡散符号に変換し、前記伝送信号と前記ｎ個の第３の拡散符号との乗算をそれぞれ行い所望のｎ個のクロックを抽出し、前記ｎ個のクロック信号の波形整形を行い前記ｎ個の伝送クロックを出力するクロック再生部とを有することを特徴とする符号分割クロック伝送方式。
【請求項３】拡散，逆拡散のタイミングを与えるリファレンス信号を生成するリファレンス信号回路と、前記リファレンス信号に同期して第１の拡散符号を生成する疑似ランダムコード発生器と、前記疑似ランダムコード発生器の第１の拡散符号出力を入力とし、時間軸上に遅延させたｎ個の第２の拡散符号に変換する第１のシフトレジスタと、前記ｎ個の第２の拡散符号とｎ個の伝送クロックとの乗算を行い、ｎ個の拡散信号をそれぞれ生成し出力するｎ個のディジタル乗算器と、前記ｎ個の拡散信号を加算し多重を行い多重クロック信号を出力する多重部と、前記多重クロック信号の振幅制限を行う減衰器と、前記リファレンス信号と前記多重クロック信号とのアナログ乗算を行い伝送信号を生成し出力するアナログ乗算器とから構成され、かつ、伝送路に前記伝送信号を出力するクロック多重部と、前記伝送路で伝送された前記伝送信号から前記リファレンス信号の再生を行うリファレンス再生回路と、再生された前記リファレンス信号に同期して前記疑似ランダムコード発生器で生成された前記第１の拡散符号を再生し出力する再生疑似ランダムコード発生器と、前記再生疑似ランダムコード発生器の前記第１の拡散符号出力を入力とし時間軸上に遅延させたｎ個の第３の拡散符号に変換する第２のシフトレジスタと、前記伝送信号と前記ｎ個の第３の拡散符号との乗算をそれぞれ行い所望のｎ個のクロックを抽出するｎ個の乗算器と、前記ｎ個の乗算器から出力される前記ｎ個のクロック信号の波形整形を行い前記ｎ個の伝送クロックを出力するｎ個のクロック整形回路とから構成されるクロック再生部を複数有することを特徴とする符号分割クロック伝送方式。
【請求項４】前記第１のシフトレジスタは、前記第１の拡散符号を入力とし時間軸上に遅延させｎ個の出力ポートから異なったタイミングのｎ個の第２の拡散符号を出力し、前記第２のシフトレジスタは、前記第１の拡散符号を入力とし時間軸上に遅延させｎ個の出力ポートから異なったタイミングのｎ個の第３の拡散符号を出力する、ことを特徴とする請求項３記載の符号分割クロック伝送方式。
【請求項５】前記伝送路は、前記クロック多重部と複数の前記クロック再生部とを接続し、前記多重クロック信号と前記リファレンス信号が合成された前記伝送信号を伝送することを特徴とする請求項３または４記載の符号分割クロック伝送方式。
【請求項６】前記第２，第３の拡散符号は、同一の拡散符号であり、前記第２の拡散符号は前記クロック多重部で前記クロック信号の拡散に使用され、第３の拡散符号は前記クロック再生部で前記伝送クロックの再生（逆拡散）に使用されることを特徴とする請求項３〜５のいずれかに記載の符号分割クロック伝送方式。
【請求項７】前記リファレンス再生回路は、前記再生疑似ランダムコード発生器にて前記第１の拡散符号の生成タイミングを決定する前記リファレンス信号を前記伝送信号より抽出することを特徴とする請求項３〜６のいずれかに記載のクロック伝送方式。
【請求項１】伝送する複数のクロック信号に互いに直交する符号を割当て拡散を行った後に多重処理して伝送路に伝送信号を送出し、伝送路に接続された受け側の装置で送出された伝送信号から伝送された複数のクロックを再生することを特徴とする符号分割クロック伝送方式。
【請求項２】拡散，逆拡散のタイミングを与えるリファレンス信号を生成し、前記リファレンス信号に同期して第１の拡散符号を生成し、前記第１の拡散符号出力を時間軸上に遅延させたｎ個の第２の拡散符号に変換し、前記ｎ個の第２の拡散符号とｎ個の伝送クロックとの乗算を行い、ｎ個の拡散信号をそれぞれ生成し、前記ｎ個の拡散信号を加算し多重を行い多重クロック信号を生成し、前記多重クロック信号の振幅制限を行い、前記リファレンス信号と前記多重クロック信号とのアナログ乗算を行い伝送信号を生成し、伝送路に出力するクロック多重部と、前記伝送路で伝送された前記伝送信号から前記リファレンス信号の再生を行い、再生された前記リファレンス信号に同期して前記第１の拡散符号を再生し、前記第１の拡散符号出力を入力とし時間軸上に遅延させたｎ個の第３の拡散符号に変換し、前記伝送信号と前記ｎ個の第３の拡散符号との乗算をそれぞれ行い所望のｎ個のクロックを抽出し、前記ｎ個のクロック信号の波形整形を行い前記ｎ個の伝送クロックを出力するクロック再生部とを有することを特徴とする符号分割クロック伝送方式。
【請求項３】拡散，逆拡散のタイミングを与えるリファレンス信号を生成するリファレンス信号回路と、前記リファレンス信号に同期して第１の拡散符号を生成する疑似ランダムコード発生器と、前記疑似ランダムコード発生器の第１の拡散符号出力を入力とし、時間軸上に遅延させたｎ個の第２の拡散符号に変換する第１のシフトレジスタと、前記ｎ個の第２の拡散符号とｎ個の伝送クロックとの乗算を行い、ｎ個の拡散信号をそれぞれ生成し出力するｎ個のディジタル乗算器と、前記ｎ個の拡散信号を加算し多重を行い多重クロック信号を出力する多重部と、前記多重クロック信号の振幅制限を行う減衰器と、前記リファレンス信号と前記多重クロック信号とのアナログ乗算を行い伝送信号を生成し出力するアナログ乗算器とから構成され、かつ、伝送路に前記伝送信号を出力するクロック多重部と、前記伝送路で伝送された前記伝送信号から前記リファレンス信号の再生を行うリファレンス再生回路と、再生された前記リファレンス信号に同期して前記疑似ランダムコード発生器で生成された前記第１の拡散符号を再生し出力する再生疑似ランダムコード発生器と、前記再生疑似ランダムコード発生器の前記第１の拡散符号出力を入力とし時間軸上に遅延させたｎ個の第３の拡散符号に変換する第２のシフトレジスタと、前記伝送信号と前記ｎ個の第３の拡散符号との乗算をそれぞれ行い所望のｎ個のクロックを抽出するｎ個の乗算器と、前記ｎ個の乗算器から出力される前記ｎ個のクロック信号の波形整形を行い前記ｎ個の伝送クロックを出力するｎ個のクロック整形回路とから構成されるクロック再生部を複数有することを特徴とする符号分割クロック伝送方式。
【請求項４】前記第１のシフトレジスタは、前記第１の拡散符号を入力とし時間軸上に遅延させｎ個の出力ポートから異なったタイミングのｎ個の第２の拡散符号を出力し、前記第２のシフトレジスタは、前記第１の拡散符号を入力とし時間軸上に遅延させｎ個の出力ポートから異なったタイミングのｎ個の第３の拡散符号を出力する、ことを特徴とする請求項３記載の符号分割クロック伝送方式。
【請求項５】前記伝送路は、前記クロック多重部と複数の前記クロック再生部とを接続し、前記多重クロック信号と前記リファレンス信号が合成された前記伝送信号を伝送することを特徴とする請求項３または４記載の符号分割クロック伝送方式。
【請求項６】前記第２，第３の拡散符号は、同一の拡散符号であり、前記第２の拡散符号は前記クロック多重部で前記クロック信号の拡散に使用され、第３の拡散符号は前記クロック再生部で前記伝送クロックの再生（逆拡散）に使用されることを特徴とする請求項３〜５のいずれかに記載の符号分割クロック伝送方式。
【請求項７】前記リファレンス再生回路は、前記再生疑似ランダムコード発生器にて前記第１の拡散符号の生成タイミングを決定する前記リファレンス信号を前記伝送信号より抽出することを特徴とする請求項３〜６のいずれかに記載のクロック伝送方式。
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１】
【図３】
【図４】
【図５】
【図６】
【図７】
【図１】
【公開番号】特開平９−３２１６５６
【公開日】平成９年（１９９７）１２月１２日
【国際特許分類】
【出願番号】特願平８−１３５０６７
【出願日】平成８年（１９９６）５月２９日
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
【公開日】平成９年（１９９７）１２月１２日
【国際特許分類】
【出願日】平成８年（１９９６）５月２９日
【出願人】（３９００１０１７９）埼玉日本電気株式会社 (1,228)
[ Back to top ]