第ＩＩＩ族金属窒化物−絶縁半導体ヘテロ構造電界効果トランジスタ
【課題】ヘテロ構造電界効果トランジスタに関して、電流崩壊、ゲートリークおよび高温信頼性などの課題を解消する。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）、金属−絶縁半導体電界効果トランジスタ（ＭＩＳＦＥＴ）あるいはこれらの組み合わせなどの集積回路（ＩＣ）デバイスの装置、方法およびシステムであって、該ＩＣデバイスは、基板１０２上で形成されたバッファ層１０４と、アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つを含み、バッファ層１０４上に形成されたバリア層１０６と、窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含み、バリア層１０６上に形成されたキャップ１０８層と、キャップ層１０８に直接連結され、その層上に形成されたゲート１１８と、を含む。
【解決手段】高電子移動度トランジスタ（ＨＥＭＴ）、金属−絶縁半導体電界効果トランジスタ（ＭＩＳＦＥＴ）あるいはこれらの組み合わせなどの集積回路（ＩＣ）デバイスの装置、方法およびシステムであって、該ＩＣデバイスは、基板１０２上で形成されたバッファ層１０４と、アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つを含み、バッファ層１０４上に形成されたバリア層１０６と、窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含み、バリア層１０６上に形成されたキャップ１０８層と、キャップ層１０８に直接連結され、その層上に形成されたゲート１１８と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、広くは集積回路分野に関し、特にヘテロ構造電界効果トランジスタとその製造方法に関する。
【背景技術】
【０００２】
ヘテロ構造電界効果トランジスタは、一般に、異なるバンドギャップを有する２つの半導体材料間に形成されたヘテロ接合を含む。高移動度電荷キャリアは、例えば、広いバンドギャップ層（例えばｎ−型ドナー供給層）と狭いバンドギャップ層とのヘテロ接合を用いて形成され得る。ゲート端子への印加電圧によって制御される電流は、一般にこれらの層の界面の非常に狭いチャンネルに閉じ込められて、ソース端子とドレイン端子間を流れる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ヘテロ構造電界効果トランジスタは、極超短波（ＵＨＦ）からミリ波周波数に亘って適切な電力性能を呈し得るが、電流デバイスでは、電流崩壊、ゲートリークおよび高温信頼性に対する課題が生じ得る。例えば、高電力無線周波数（ＲＦ）スイッチ用途を含む種々の用途において、電流ＨＥＭＴに関して、高絶縁破壊電圧、低リークおよび高い信頼性を有するデバイスが望ましい。
【図面の簡単な説明】
【０００４】
添付図面と以下の詳細な説明によって、実施形態は容易に理解されるであろう。説明を容易にするために、同じ構成要素には同じ符号を付す。実施形態は例示として示されるものであり、添付図面の形状を制限するものではない。
【図１】種々の実施形態に係る集積回路（ＩＣ）デバイスの概略横断面図である。
【図２】種々の実施形態に係る別の集積回路（ＩＣ）デバイスの概略横断面である。
【図３】種々の実施形態に係る別の集積回路（ＩＣ）デバイスの概略横断面図である。
【図４】種々の実施形態に係る別の集積回路（ＩＣ）デバイスの概略横断面図である。
【図５】種々の実施形態に係る別の集積回路（ＩＣ）デバイスの概略横断面図である。
【図６】種々の実施形態に係る集積回路デバイスの製造方法を示すフロー図である。
【図７】種々の実施形態に係るＩＣデバイスを備えるシステムの概略図である。
【発明を実施するための形態】
【０００５】
本開示の実施形態は、例えば高電子移動度トランジスタ（ＨＥＭＴ）、金属−絶縁半導体電界効果トランジスタ（ＭＩＳＦＥＴ）あるいはこれらの組み合わせなどの集積回路（ＩＣ）デバイスの構成形態やその製造方法およびシステムを提供するものである。以下の詳細な説明では、本明細書の一部を成す添付図面を参照する。図面中、同じ符号は同じ部品を示し、また、本開示の主題が実施された実施形態は、例示として示されるものである。他の実施形態を用いることも可能であり、また、構造や論理的な変更が本開示の範囲を逸脱することなく可能であることは理解されるべきである。従って、以下の詳細な説明は制限的な意味合いで捉えられるものではなく、実施形態の範囲は、添付の請求項およびその均等物によって画定されるものである。
【０００６】
本開示の目的のために、「ＡおよびまたはＢ」は、（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的のために、「Ａ、ＢおよびまたはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。
【０００７】
以下の説明では、「ある実施形態では」または「実施形態では」が使用されるが、これらはそれぞれ、１つまたは複数の同じであっても異なっていてもよい実施形態を指す。また、本開示の実施形態に関して使用される「備える」、「含む」、「有する」などは同意語である。また、「連結された」は、直接接続、間接接続あるいは間接的な伝達を指す。
【０００８】
「連結された」とその派生語も本明細書で使用されるが、この「連結された」は、以下の１つまたは複数を指す。すなわち、２つ以上の要素が直接物理的または電気的に接触しているか、あるいは、２つ以上の要素が互いに間接的に接触し、さらには互いに協働もしくは相互作用しているか、あるいは、互いに連結しているとされる要素間に、１つまたは複数の他の要素が連結されている、ことを意味する。
【０００９】
種々の実施形態において、「第２の層上で形成された第１の層」は、前記第２の層の上部に前記第１の層が形成されており、該第１の層の少なくとも一部が、該第２の層の少なくとも一部と直接接触（例えば、物理的およびまたは電気的な直接接触など）しているか、あるいは間接接触（例えば、第１の層と第２の層間に、１つまたは複数の他の層を有しているなど）していることを意味する。
【００１０】
図１は、種々の実施形態に係る集積回路（ＩＣ）デバイス１００の概略横断面図である。ＩＣデバイス１００は、例えばＨＥＭＴデバイスであってもよい。
【００１１】
ＩＣデバイス１００は、基板１０２上で形成されてもよい。基板１０２は、一般に、その上にスタックされた層（あるいは単に「スタック１０１」）が堆積される支持材を含む。ある実施形態では、基板１０２は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、酸化アルミニウム（Ａｌ２Ｏ３）すなわち「サファイア」、窒化ガリウム（ＧａＮ）およびまたは窒化アルミニウム（ＡｌＮ）を含む。他の実施形態では、基板１０２に対して、第ＩＩ〜ＶＩ族および第ＩＩＩ〜Ｖ族の好適な半導体材料系を含む他の材料が用いられる。ある実施形態では、基板１０２は、その上にバッファ層１０４の材料がエピタキシャル成長できる任意の材料またはその材料の組み合わせで構成されていてもよい。
【００１２】
基板１０２上に形成されたスタック１０１は、１つまたは複数のヘテロ接合／ヘテロ構造を形成する異なる材料から成るエピタキシャル堆積層を含んでいてもよい。スタック１０１の層はその場（ｉｎ−ｓｉｔｕ）形成されてもよい。すなわち、スタック１０１は、基板１０２を取り出さずにその構成層を形成する（例えばエピタキシャル成長させる）製造装置（例えばチャンバ）内で、基板１０２上に形成されてもよい。
【００１３】
一実施形態では、ＩＣデバイス１００のスタック１０１は、基板１０２上に形成されたバッファ層１０４を含む。バッファ層１０４は、ＩＣデバイス１００の基板１０２と他の構成要素（例えばバリア層１０６）間の結晶構造転移を提供し、その結果、この２つの間のバッファ層または絶縁層として働く。例えば、バッファ層１０４によって、基板１０２と他の格子不整合材料（例えばバリア層１０６）間の応力緩和がなされてもよい。バッファ層１０４は、基板１０２とエピタキシャルに連結されていてもよい。他の実施形態では、基板１０２とバッファ層１０４間に核形成層（図示せず）が介在してもよい。
【００１４】
一部の実施形態では、バッファ層１０４は、例えば窒化ガリウム（ＧａＮ）などの窒化物を含んでいてもよい。バッファ層１０４の厚みは、その下の基板１０２の表面に実質的に垂直な方向において、１〜２μｍであってもよい。他の実施形態では、バッファ層１０４は、他の好適な材料およびまたは厚みを有していてもよい。一部の実施形態では、バッファ層１０４は非ドープであってもよい。
【００１５】
スタック１０１は、バッファ層１０４上に形成されたバリア層１０６をさらに含んでいてもよい。バリア層１０６とバッファ層１０４間に、ヘテロ接合が形成されていてもよい。バリア層１０６のバンドギャップエネルギーは、バッファ層１０４のそれより大きくてもよい。バリア層１０６は、可動電荷キャリアを供給するより広いバンドギャップ層であってもよく、バッファ層１０４は、可動電荷キャリアの経路を提供するより狭いバンドギャップ層であってもよい。作動中（例えば、ゲート端子（以後、ゲート１１８）に電圧印加時）は、二次元電子ガス（２ＤＥＧ）がバッファ層１０４とバリア層１０６との界面に形成され、これによって、ソース端子（以後、ソース１１２）とドレイン端子（以後、ドレイン１１４）間に電流（例えば、前記可動電荷キャリア）が流れてもよい。一部の実施形態では、バリア層１０６は、バッファ層１０４にエピタキシャルに連結されてもよい。
【００１６】
バリア層１０６は、広範な好適な材料系の内の任意のもので形成されてもよい。バリア層１０６は、例えば、インジウム（Ｉｎ）およびまたはガリウム（Ｇａ）と共に、アルミニウム（Ａｌ）および窒素（Ｎ）を含んでいてもよい。一実施形態では、バリア層１０６は、窒化ガリウムアルミニウム（ＡｌｘＧａ１−ｘＮ）（ｘは、アルミニウムとガリウムとの相対量を表わす０〜１の値）であってもよい。一部の実施形態では、ｘは０．１５〜０．３であるが、他の実施形態では、他の値も取り得る。
【００１７】
バリア層１０６がＡｌＧａＮである実施形態では、バリア層１０６の厚みは、その下のバッファ層１０４の表面に実質的に垂直な方向において、１６０〜３００Åであってもよい。他の実施形態では、バリア層１０６は、他の好適な材料およびまたは厚みを有していてもよい。
【００１８】
別の実施形態では、バリア層１０６は、窒化アルミニウムインジウム（ＩｎｙＡｌ１−ｙＮ）（ｙは、インジウムとアルミニウムとの相対量を表す０〜１の値）であってもよい。バリア層１０６の組成は、バッファ層１０４のそれを補完するものであってもよい。一部の実施形態では、例えば、バリア層１０６中のインジウム組成は、ｙが０．１７のものであってもよい。このインジウム濃度によって、バッファ層がＧａＮの場合のバッファ層１０４の格子構造と整合する格子構造がバリア層１０６に与えられる。こうした整合によって応力が低減でき得、ＩＣデバイス１００の作動中の信頼性が向上する。一方、インジウム濃度が１７％から変化すると、格子構造不整合が増加し得、この変化によっても、特定の実施形態に対して望ましい動作特性が得られる。インジウム濃度を例えば１３％までに減少させると、例えば、より多くの電荷チャージ（電流）を誘起し得るが、ＩＣデバイス１００の応力も増加し得る。反対に、インジウム濃度を例えば２１％まで上げると、例えば、電荷は少なくなるが、ＩＣデバイス１００の全体の応力も低減させ得る。一部の実施形態では、ｙは０．１３〜０．２１であるが、他の実施形態では、他の値も取り得る。バリア層１０６がＩｎＡｌＮである実施形態では、バリア層とバッファ層間に、厚みが約５〜２０ÅのＡｌＮから成る他の層（図示せず）を堆積してもよい。
【００１９】
バリア層１０６がＩｎＡｌＮである実施形態では、バリア層１０６の厚みは、その下のバッファ層１０４の表面に実質的に直角な方向において、３０〜１５０Åであってもよい。他の実施形態では、バリア層１０６は、他の好適な材料およびまたは厚みを有していてもよい。例えば、ＡｌまたはＩｎの代わりに、他の第ＩＩＩ族材料が含まれ得る。一部の実施形態では、バリア層１０６は非ドープであってもよい。
【００２０】
スタック１０１は、バリア層１０６上に形成されたキャップ層１０８をさらに含んでいてもよい。キャップ層１０８は、バリア層１０６にエピタキシャルに連結されていてもよい。キャップ層１０８によって、ＩＣデバイス１００に対して高抵抗保護層およびまたはゲート絶縁体／誘電体が提供され得る。例えば、ＩＣデバイス１００は、キャップ層１０８がゲート１１８の絶縁体として機能する金属−絶縁半導体（ＭＩＳ）電界効果トランジスタであってもよい。キャップ層１０８を含むＭＩＳ構造によって、例えば交流（ＡＣ）−直流（ＤＣ）変換器やＤＣ−ＤＣ変換器、ＤＣ−ＡＣ変換器などの電力調整用途を含む電力スイッチング用途用の効率的なスイッチングデバイスが提供され得る。ゲート１１８は、キャップ層１０８を通してバリア層１０６に容量連結されていてもよい。
【００２１】
キャップ層１０８は、広範な好適な材料系の内の任意のもので構成されてもよい。種々の実施形態では、キャップ層１０８は、インジウム（Ｉｎ）と組み合わされた窒素（Ｎ）、アルミニウム（Ａｌ）およびまたはガリウム（Ｇａ）を含んでいてもよい。ある実施形態では、キャップ層１０８は、窒化アルミニウム（ＡｌＮ）または窒化ガリウム（ＧａＮ）であってもよい。他の実施形態では、キャップ層１０８に対して、その他の好適な材料を使用してもよい。
【００２２】
一部の実施形態では、キャップ層１０８を比較的低温（例えば５００℃〜６００℃）で成長させてもよい。例えば、比較的高温（例えば１０００℃〜１１００℃）で成長させたＡｌＮまたはＧａＮからは、より単結晶型の格子構造を有する材料が得られ、これによって、付随的なトラップ形成により表面保護に対してより反応する圧電性を有する材料が得られる。比較的高温で形成したキャップ層１０８がＩＣデバイス１００に使用されると、こうした材料特性のために、電流崩壊およびゲートリークが増え得る。キャップ層１０８をより低温で形成することによって、より多結晶の格子構造を有する材料が得られ、このために、トラップ形成が低減でき、ＩＣデバイス１００の電流崩壊とゲートリークが軽減できる。一部の実施形態では、キャップ層１０８は多結晶材料を含む。種々の実施形態では、比較的低温で形成されたキャップ層１０８のバンドギャップエネルギーは５〜６電子ボルト（ｅＶ）である。キャップ層１０８のバンドギャップエネルギーは、バリア層１０６のそれより大きくてもよい。
【００２３】
キャップ層１０８は、例えば、信号の無線送信用のマイクロ波からミリ波に亘る電力増幅スイッチングデバイス（例えばＲＦ用途）などの、高電力、高効率および低ゲートリーク用途用に設計された厚みを有していてもよい。種々の実施形態では、キャップ層１０８の厚みは５０Å未満である。キャップ層１０８の厚みが約５０〜１００Åより大きい場合は、効率的な電力増幅運転としては厚すぎる可能性がある。
【００２４】
本明細書に記載のキャップ層１０８によって、ＩＣデバイス１００では、このようなキャップ層１０８を含まないＩＣデバイスに対して、リークおよびまたは電流崩壊が低減し、絶縁破壊電圧、順電圧、アイドル電流のドリフトおよび信頼性が向上する。ここに記載のキャップ層１０８によってさらに、ＩＣデバイス１００の直線性の向上（例えば、広いトランスコンダクタンス、ゲート−ソース間容量の変動の減少）とひずみの減少が得られ、これによって、信号の振幅／相の再現性（例えば振幅変調（ＡＭ）からＡＭへの変換およびＡＭから位相変調（ＰＭ）への変換など）が向上し得る。
【００２５】
ＩＣデバイス１００は、キャップ層１０８上に形成されたゲート１１８をさらに含む。ゲート１１８は、ＩＣデバイス１００の接続端子の役目をする。ゲート１１８は、キャップ層１０８に直接連結されていてもよい。
【００２６】
図示のように、ゲート１１８は、キャップ層１０８に直接に連結されたトランク部すなわち底部と、該トランク部から、ゲート１１８の下のキャップ層１０８の表面に実質的に平行な逆方向に離れるように延在する頂部と、を有していてもよい。ゲート１１８のトランク部および蓋部のこうした構造をＴ−形ゲートと呼んでもよい。一部の実施形態では、ゲート１１８は、絶縁破壊電圧を向上させ得る、およびまたはゲート１１８とドレイン１１４間の電界を低減させ得るフィールドプレートであってもよい。ゲート１１８のトランク部の厚みは、その下のキャップ層１０８の表面に実質的に平行な方向において、約３００〜約１４００Åであってもよい。
【００２７】
ゲート１１８は一般に、金属などの導電性材料で構成される。一部の実施形態では、ゲート１１８は、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、金（Ａｕ）およびまたはアルミニウム（Ａｌ）であってもよい。ある実施形態では、キャップ層１０８とゲートコンタクトさせるために、Ｎｉ、Ｐｔ、ＩｒまたはＭｏを含む材料がゲート１１８のトランク部に配置され、また、ゲート１１８の導電性と低抵抗を確実にするために、Ａｕを含む材料がゲート１１８の頂部に配置されている。種々の実施形態では、ゲート１１８は、高電子移動度トランジスタ（ＨＥＭＴ）デバイスの一部である。
【００２８】
ＩＣデバイス１００は、キャップ層１０８上に形成されたソース１１２とドレイン１１４を含み得る。図示のように、ソース１１２とドレイン１１４はそれぞれ、キャップ層１０８およびバリア層１０６を通ってバッファ層１０４内に延在していてもよい。種々の実施形態では、ソース１１２とドレイン１１４はオーミックコンタクトしている。ソース１１２とドレイン１１４は、標準の成長コンタクトより比較的低接触抵抗であり得る再成長コンタクトであってもよい。一部の実施形態では、ソース１１２とドレイン１１４の接触抵抗は約０．０１Ω・ｍｍである。
【００２９】
ソース１１２とドレイン１１４はそれぞれ、金属などの導電性材料で構成されていてもよい。ある実施形態では、ソース１１２とドレイン１１４はそれぞれ、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）およびまたはシリコン（Ｓｉ）を含む。他の実施形態では、他の材料が使用できる。
【００３０】
ある実施形態では、ドレイン１１４とゲート１１８間の距離Ｄ１は、ソース１１２とゲート１１８間の距離Ｓ１より大きい。一部の実施形態では、距離Ｄ１は、ドレイン１１４とゲート１１８間の最短距離であってもよく、距離Ｓ１は、ソース１１２とゲート１１８間の最短距離であってもよい。距離Ｓ１を距離Ｄ１より短くすることによって、ドレイン１１４に対してゲート１１８の絶縁破壊電圧を向上させ得、およびまたはソース１１２の抵抗を低減させ得る。
【００３１】
一部の実施形態では、キャップ層１０８上に誘電体層１２２を形成してもよい。誘電体層１２２は、例えば窒化ケイ素（ＳｉＮ）を含んでいてもよい。他の実施形態では、誘電体層１２２に対して、他の材料が使用できる。一部の実施形態では、キャップ層１０８に連結された誘電体層１２２の少なくとも一部は、スタック１０１を形成するその場プロセス中に、エピタキシャル堆積によって形成される。誘電体層１２２は、ゲート１１８を実質的に封入してもよい。誘電体層１２２は、ＩＣデバイス１００の保護層の役目をする。
【００３２】
ＩＣデバイス１００は、絶縁破壊電圧の向上およびまたはゲート１１８とドレイン１１４間の電界低減のために、誘電体層１２２上で形成されたフィールドプレート１２４を含んでいてもよい。フィールドプレート１２４は、導電性材料１２６を用いて、ソース１１２に電気的に連結されていてもよい。導電性材料１２６は、例えば、誘電体層１２２上に電極あるいは線状構造として堆積された金（Ａｕ）などの金属を含んでいてもよい。他の実施形態では、導電性材料１２６に対して、他の好適な材料を用いてもよい。
【００３３】
フィールドプレート１２４は一般に、金属などの導電性材料で構成され、ゲート１１８に関連して説明した材料を含んでいてもよい。フィールドプレート１２４は、誘電体層１２２を通してゲート１１８に容量連結されていてもよい。一部の実施形態では、フィールドプレート１２４とゲート１１８間の最短距離は１０００〜２０００Åである。図示のように、フィールドプレート１２４のオーバーハング領域を設けるために、該プレートの一部がゲート１１８の真上に配置され、別の部分はその真上に形成されないように、ゲート１１８の上部にフィールドプレート１２４を形成してもよい。一部の実施形態では、フィールドプレート１２４の該オーバーハング領域は、ゲート１１８の頂部端部より距離Ｈ１だけ延在している。一部の実施形態では、距離Ｈ１は０．２〜１μｍであってもよいが、他の実施形態では、他の数値であってもよい。
【００３４】
図２は、種々の実施形態に係る別の集積回路（ＩＣ）デバイス２００の概略横断面である。図２では、ゲート２１８のトランク部がキャップ層１０８内に距離Ｒだけ延在している点を除いて、ＩＣデバイス２００は、図１のＩＣデバイス１００に関連して説明した実施形態に実質的に適合していてもよい。例えば、形成したキャップ層１０８から材料を除去するための異方性エッチングなどのエッチングプロセスにより、キャップ層１０８に凹部を設け、その凹部にゲート２１８を形成してもよい。他の実施形態では、ゲート２１８がキャップ層１０８内に延在するようにゲート２１８を形成する他の方法が用いられる。キャップ層１０８内に延在するゲート２１８を設けることによって、ＩＣデバイス２００の絶縁破壊電圧を向上でき、およびまたは電流崩壊を低減し得る。一部の実施形態では、Ｒは１０〜３０Åの距離を表わすが、他の実施形態では、他の値であってもよい。
【００３５】
図３は、種々の実施形態に係る別の集積回路（ＩＣ）デバイス３００の概略横断面図である。図示のように、図３では、キャップ層１０８がバリア層１０６上に形成された第１の部分３０８と、前記第１の部分上に形成された第２の部分３０９と、を含む点を除いて、図１のＩＣデバイス１００に関連して説明した実施形態に実質的に適合していてもよい。
【００３６】
第１の部分３０８は、例えば、本明細書に記載の高温プロセスによって形成された（例えば、１０００℃〜１１００℃の比較的高温で成長させた）ＧａＮまたはＡｌＮのいずれかの層であってもよい。一部の実施形態では、第１の部分３０８は、実質的なあるいは完全な単結晶材料を含んでいてもよい。第１の部分３０８の厚みは２０〜３０Åであってもよい。他の実施形態では、他の材料または厚みが用いられてもよい。
【００３７】
第２の部分３０９は、例えば、本明細書に記載の低温プロセスによって形成された（例えば、５００℃〜６００℃の比較的低温で成長させた）ＧａＮまたはＡｌＮいずれかの層であってもよい。第２の部分３０９は、ゲート１１８に対して、リークを防止し転位やその他の欠陥を低減する界面あるいはバッファ層の役目をする。一部の実施形態では、第２の部分３０９は、実質的なあるいは完全な多結晶材料を含む。第２の部分３０９の厚みは２０〜３０Åであってもよい。他の実施形態では、他の材料または厚みが用いられてもよい。一部の実施形態では、第１の部分３０８および第２の部分３０９は、スタック１０１の一部としてエピタキシャルに堆積されてもよい。
【００３８】
図４は、種々の実施形態に係る別の集積回路（ＩＣ）デバイス４００の概略横断面図である。図示のように、図４では、ＩＣデバイス４００がキャップ層１０８上に形成されたその場誘電体４０９を含む点を除いて、図１のＩＣデバイス１００に関連して説明した実施形態に実質的に適合していてもよい。
【００３９】
その場誘電体４０９は、例えば、スタック１０１の一部としてキャップ層１０８の上に形成された窒化ケイ素（ＳｉＮ）あるいは他の好適な誘電体材料などの誘電体層であってもよい。一部の実施形態では、その場誘電体４０９の厚みは５０〜２００Åであってもよい。他の実施形態では、その場誘電体４０９に対して、他の厚みおよびまたは材料が用いられてもよい。
【００４０】
一部の実施形態では、その場誘電体４０９は、キャップ層１０８上にエピタキシャルに堆積され、基板１０２を取り出さずにスタック１０１の構成層を形成する（例えばエピタキシャル成長させる）製造装置（例えばチャンバ）内で形成されてもよい。図示のように、開口を形成するためのエッチングプロセスなどの任意の好適なプロセスにより、その場誘電体４０９に凹部を設け、そのキャップ層１０８上にゲート１１８を形成してもよい。誘電体層１２２は、その場誘電体４０９の形成に用いられたその場プロセスに付帯的なプロセスにおけるゲート１１８の形成後に堆積されてもよい。その場誘電体４０９によって、汚染が低減され得、およびまたはＩＣデバイス４００のトラップ密度を低減させる界面が提供され得る。
【００４１】
図５は、種々の実施形態に係る別の集積回路（ＩＣ）デバイス５００の概略横断面図である。ＩＣデバイス５００は、基板１０２上に形成されたドープ層５０４を含む。ドープ層５０４は、例えば、図１のＩＣデバイス１００に関連して、基板１０２に対して説明した材料を含む種々の材料を含むことができる。種々の実施形態では、ドープ層５０４は、ｎ−型シリコン（Ｓｉ）などの不純物ドープされる。ドープ層５０４の厚みは５００〜１５００Åであってもよい。他の実施形態では、ドープ層５０４に対して、他の好適なドーパント、材料およびまたは厚みが用いられる。図５のＩＣデバイス５００のその他の特長は、図１のＩＣデバイス１００に関連して上記した実施形態に適合していてもよい。
【００４２】
ＩＣデバイス１００、２００、３００、４００およびまたは５００に関連して説明した実施形態は、種々の実施形態において好適に組み合わせられてもよい。例えば、図４のその場誘電体４０９は、図３の第１の部分３０８と第２の部分３０９とを有するキャップ層１０８上に形成されてもよく、およびまたは図２のゲート２１８は、図３または４のキャップ層１０８内に延在して形成されてもよい。
【００４３】
図６は、種々の実施形態に係る集積回路デバイス（例えば、図１、２、３あるいは４それぞれのＩＣデバイス１００、２００、３００あるいは４００）の製造方法６００を示すフロー図である。方法６００は、６０２において、基板（例えば図１の基板１０２）上にバッファ層（例えば図１のバッファ層１０４）を形成するステップと、６０４において、前記バッファ層上にバリア層（例えば図１のバリア層１０６）を形成するステップと、６０６において、前記バリア層上にキャップ層（例えば図１、２、３、あるいは４のキャップ層１０８）を形成するステップと、を備える。種々の実施形態では、これらの層間に介在させるために他の層を形成してもよい。
【００４４】
種々の実施形態では、前記バッファ層、バリア層およびキャップ層はそれぞれ、分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）およびまたは有機金属気相成長法（ＭＯＣＶＤ）によってエピタキシャルに堆積される。前記バッファ層、バリア層および（または）キャップ層は、図１〜４に関連して上記した実施形態に準じて形成されてもよい。前記バッファ層、バリア層およびキャップ層は、本明細書に記載のその場プロセスを用いて形成された層のスタック（例えば図１のスタック１０１）の一部であってもよい。他の実施形態では、他の好適な堆積法が用いられる。スタックの層に対する材料およびまたは厚みは、図１、２、３および４それぞれのＩＣデバイス１００、２００、３００および４００に関連して上記した実施形態と適合していてもよい。
【００４５】
方法６００は、６０８において、ソース（例えば図１のソース１１２）とドレイン（例えば図１のドレイン１１４）を形成するステップをさらに備えてもよい。種々の実施形態において、前記ソースとドレインは前記キャップ層上に形成されてもよい。ある実施形態では、例えば蒸発プロセスを用いて前記ソースとドレインが形成される領域内のキャップ層上に、１つまたは複数の金属などの材料が堆積される。前記ソースとドレインを形成するための材料は、以下の順序で堆積された金属を含んでいてもよい。チタン（Ｔｉ）→アルミニウム（Ａｌ）→モリブデン（Ｍｏ）→チタン（Ｔｉ）→金（Ａｕ）。前記堆積材料を加熱（例えば、高速熱アニールプロセスを用い約８５０℃で約３０秒間）し、この材料を貫通させ、前記キャップ層、バリア層およびまたはバッファ層の下位の材料と溶融させてもよい。一部の実施形態では、前記ソースとドレインはそれぞれ、キャップ層を通ってバッファ層内に延在している。前記ソースとドレインの厚みは１０００〜２０００Åであり得る。他の実施形態では、ソースとドレインに対して、他の厚みが用いられる。
【００４６】
ソースとドレインを再成長プロセスで形成し、低減された接触抵抗または低減されたオン抵抗を有するオーミックコンタクトを得てもよい。前記再成長プロセスでは、ソースとドレインが形成される領域では、キャップ層、バリア層およびまたはバッファ層の材料は選択的に除去される（例えば、エッチングされる）。これらの層が選択的に除去された領域に、高濃度ドープ材料（例えばｎ＋＋材料）が堆積される。ソースとドレインの高濃度ドープ材料は、バッファ層１０４またはバリア層１０６に使用した材料と同様の材料であってもよい。例えば、バッファ層がＧａＮを含むシステムでは、前記選択的に除去した領域に、シリコン（Ｓｉ）で高濃度にドープされたＧａＮ系材料を厚みが４００〜７００Åになるまでエピタキシャルに堆積してもよい。前記高濃度ドープ材料は、分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）、有機金属気相成長法（ＭＯＣＶＤ）またはこれらの好適な組み合わせによってエピタキシャルに堆積できる。他の実施形態では、前記高濃度ドープ材料に対して、他の材料、厚みあるいは堆積法が用いられる。前記高濃度ドープ材料上に、例えば、チタン（Ｔｉ）およびまたは金（Ａｕ）を含む１つまたは複数の金属を、例えばリフトオフプロセスを用いて１０００Å〜１５００Åの厚みで形成／堆積できる。他の実施形態では、前記１つまたは複数の金属に対して、他の材料、厚みおよびまたは方法が用いられる。
【００４７】
一部の実施形態では、ソースとドレインに高濃度ドープ材料を提供するために、不純物（例えばシリコン）を導入する注入法を用いた注入プロセスによって、ソースとドレインを形成してもよい。注入後、ソースとドレインを高温（例えば１１００〜１２００℃）でアニールする。前記再成長プロセスでは、前記注入後アニールに伴う高温を好適に避け得る。
【００４８】
方法６００は、６１０において、ゲート（例えば図１のゲート構造１１８）を形成するステップをさらに備えてもよい。前記キャップ層上に導電性材料を堆積することによって、該キャップ層上にゲートを形成してもよい。例えば、蒸発、原子層堆積（ＡＬＤ）およびまたは化学蒸着法（ＣＶＤ）を含む任意の好適な堆積プロセスによって、ゲート材料を堆積できる。前記ゲートがＴ−形ゲートである実施形態では、金属堆積／エッチングプロセスまたはリフトオフフプロセスを用いて、このＴ−ゲートのトランク部または頂部を形成してもよい。
【００４９】
方法６００は、６１２において、前記ゲート上に誘電体層（例えば図１の誘電体層１２２）を形成するステップをさらに備える。任意の好適な堆積法を用いて、誘電体材料を前記ゲート上およびまたはキャップ層上に堆積することにより、前記誘電体層を形成してもよい。
【００５０】
方法６００は、６１４において、前記誘電体層上にフィールドプレート（例えば図１のフィールドプレート１２４）を形成するステップをさらに備える。任意の好適な堆積法を用いて、導電性材料を前記誘電体層上に堆積することにより、前記フィールドプレートを形成してもよい。リソグラフィおよびまたはエッチングプロセスなどのパターニングプロセスを用いて、前記堆積した導電性材料部分を選択的に除去して前記フィールドプレートを形成できる。他の実施形態では、他の好適な方法を用いてもよい。方法６００に関連して記載したものと同様な方法を行って、図５のＩＣデバイス５００を製造してもよい。
【００５１】
特許請求される主題の理解に最も有用な方法で、種々の操作を複数の別個の操作として記載したが、これらの操作は必然的に順序依存であることを示唆するようには記載の順序を解釈すべきではない。これらの操作は、特に提示の順番に行われなくてもよい。記載の実施形態と異なる順番で、記載された操作を行ってもよい。追加の実施形態では、種々の追加の操作を行ってもよく、およびまたは記載の操作を省略してもよい。
【００５２】
本明細書に記載のＩＣデバイス（例えばＩＣデバイス１００、２００、３００、４００または５００）の実施形態およびこうしたＩＣデバイス１００を含む装置を、他の種々の装置およびシステムに組み込んでもよい。例となるシステム７００のブロック図を図７に示す。図示のように、システム７００は、電力増幅器（ＰＡ）モジュール７０２を備えており、このモジュール７０２は、一部の実施形態では、無線周波数（ＲＦ）ＰＡモジュールであってもよい。図示のように、システム７００は、電力増幅器モジュール７０２に連結されたトランシーバ７０４を備えていてもよい。電力増幅器モジュール７０２は、本明細書に記載のＩＣデバイス（例えばＩＣデバイス１００、２００、３００、４００または５００）を備えていてもよい。
【００５３】
電力増幅器モジュール７０２は、トランシーバ７０４からＲＦ入力信号（ＲＦｉｎ）を受信してもよい。電力増幅器モジュール７０２は、ＲＦ入力信号（ＲＦｉｎ）を増幅してＲＦ出力信号（ＲＦｏｕｔ）を出力してもよい。図７でそれぞれＴｘ−ＲＦｉｎおよびＴｘ−ＲＦｏｕｔで示されるＲＦ入力信号（ＲＦｉｎ）およびＲＦ出力信号（ＲＦｏｕｔ）は共に、送信チェーンの一部であってもよい。
【００５４】
増幅されたＲＦ出力信号（ＲＦｏｕｔ）は、アンテナスイッチモジュール（ＡＳＭ）７０６に与えられてもよく、このモジュールによって、アンテナ構造７０８経由で、ＲＦ出力信号（ＲＦｏｕｔ）の無線（ＯＴＡ）送信が実現される。また、ＡＳＭ７０６は、アンテナ構造７０８経由でＲＦ信号を受信し、その受信ＲＦ信号（Ｒｘ）を受信チェーンに沿ってトランシーバ７０４につなぐ。
【００５５】
種々の実施形態では、アンテナ構造７０８は、例えば、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナ、あるいはＲＦ信号のＯＴＡ送信／受信に好適な任意の他の形式のアンテナを含む指向性アンテナおよびまたは全方向性アンテナの１つまたは複数を含んでいてもよい。
【００５６】
システム７００は、電力増幅を含む任意のシステムであってもよい。前記ＩＣデバイス（例えばＩＣデバイス１００、２００、３００、４００または５００）は、例えば交流（ＡＣ）−直流（ＤＣ）変換器やＤＣ−ＤＣ変換器、ＤＣ−ＡＣ変換器などの電力調整用途を含む電力スイッチング用途用の効率的なスイッチングデバイスを提供してもよい。種々の実施形態では、システム７００は、高無線周波数電力と周波数における電力増幅には特に有用であり得る。例えば、システム７００は、陸上および衛星通信、レーダーシステムおよび恐らく種々の産業および医学用途における利用のいずれか１つまたは複数に対して好適であり得る。より具体的には、種々の実施形態において、システム７００は、レーダー装置、衛星通信装置、携帯電話、携帯電話基地局、ラジオ放送あるいはテレビ増幅器システムから選択された１つであり得る。
【００５７】
説明の目的で実施形態を例示し記載したが、同じ目的を実現するように意図された、広範な代替となるおよびまたは均等な実施形態あるいは実施によって、本開示の範囲を逸脱することなくこれらの実施形態を置換できる。本出願は、本明細書で検討した実施形態に対するいかなる適応や変形もカバーするように意図される。従って、本明細書に記載の実施形態は、請求項とその均等物によってのみ限定されることが明白に意図される。
【技術分野】
【０００１】
本開示の実施形態は、広くは集積回路分野に関し、特にヘテロ構造電界効果トランジスタとその製造方法に関する。
【背景技術】
【０００２】
ヘテロ構造電界効果トランジスタは、一般に、異なるバンドギャップを有する２つの半導体材料間に形成されたヘテロ接合を含む。高移動度電荷キャリアは、例えば、広いバンドギャップ層（例えばｎ−型ドナー供給層）と狭いバンドギャップ層とのヘテロ接合を用いて形成され得る。ゲート端子への印加電圧によって制御される電流は、一般にこれらの層の界面の非常に狭いチャンネルに閉じ込められて、ソース端子とドレイン端子間を流れる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ヘテロ構造電界効果トランジスタは、極超短波（ＵＨＦ）からミリ波周波数に亘って適切な電力性能を呈し得るが、電流デバイスでは、電流崩壊、ゲートリークおよび高温信頼性に対する課題が生じ得る。例えば、高電力無線周波数（ＲＦ）スイッチ用途を含む種々の用途において、電流ＨＥＭＴに関して、高絶縁破壊電圧、低リークおよび高い信頼性を有するデバイスが望ましい。
【図面の簡単な説明】
【０００４】
添付図面と以下の詳細な説明によって、実施形態は容易に理解されるであろう。説明を容易にするために、同じ構成要素には同じ符号を付す。実施形態は例示として示されるものであり、添付図面の形状を制限するものではない。
【図１】種々の実施形態に係る集積回路（ＩＣ）デバイスの概略横断面図である。
【図２】種々の実施形態に係る別の集積回路（ＩＣ）デバイスの概略横断面である。
【図３】種々の実施形態に係る別の集積回路（ＩＣ）デバイスの概略横断面図である。
【図４】種々の実施形態に係る別の集積回路（ＩＣ）デバイスの概略横断面図である。
【図５】種々の実施形態に係る別の集積回路（ＩＣ）デバイスの概略横断面図である。
【図６】種々の実施形態に係る集積回路デバイスの製造方法を示すフロー図である。
【図７】種々の実施形態に係るＩＣデバイスを備えるシステムの概略図である。
【発明を実施するための形態】
【０００５】
本開示の実施形態は、例えば高電子移動度トランジスタ（ＨＥＭＴ）、金属−絶縁半導体電界効果トランジスタ（ＭＩＳＦＥＴ）あるいはこれらの組み合わせなどの集積回路（ＩＣ）デバイスの構成形態やその製造方法およびシステムを提供するものである。以下の詳細な説明では、本明細書の一部を成す添付図面を参照する。図面中、同じ符号は同じ部品を示し、また、本開示の主題が実施された実施形態は、例示として示されるものである。他の実施形態を用いることも可能であり、また、構造や論理的な変更が本開示の範囲を逸脱することなく可能であることは理解されるべきである。従って、以下の詳細な説明は制限的な意味合いで捉えられるものではなく、実施形態の範囲は、添付の請求項およびその均等物によって画定されるものである。
【０００６】
本開示の目的のために、「ＡおよびまたはＢ」は、（Ａ）、（Ｂ）または（ＡおよびＢ）を意味する。本開示の目的のために、「Ａ、ＢおよびまたはＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）または（Ａ、ＢおよびＣ）を意味する。
【０００７】
以下の説明では、「ある実施形態では」または「実施形態では」が使用されるが、これらはそれぞれ、１つまたは複数の同じであっても異なっていてもよい実施形態を指す。また、本開示の実施形態に関して使用される「備える」、「含む」、「有する」などは同意語である。また、「連結された」は、直接接続、間接接続あるいは間接的な伝達を指す。
【０００８】
「連結された」とその派生語も本明細書で使用されるが、この「連結された」は、以下の１つまたは複数を指す。すなわち、２つ以上の要素が直接物理的または電気的に接触しているか、あるいは、２つ以上の要素が互いに間接的に接触し、さらには互いに協働もしくは相互作用しているか、あるいは、互いに連結しているとされる要素間に、１つまたは複数の他の要素が連結されている、ことを意味する。
【０００９】
種々の実施形態において、「第２の層上で形成された第１の層」は、前記第２の層の上部に前記第１の層が形成されており、該第１の層の少なくとも一部が、該第２の層の少なくとも一部と直接接触（例えば、物理的およびまたは電気的な直接接触など）しているか、あるいは間接接触（例えば、第１の層と第２の層間に、１つまたは複数の他の層を有しているなど）していることを意味する。
【００１０】
図１は、種々の実施形態に係る集積回路（ＩＣ）デバイス１００の概略横断面図である。ＩＣデバイス１００は、例えばＨＥＭＴデバイスであってもよい。
【００１１】
ＩＣデバイス１００は、基板１０２上で形成されてもよい。基板１０２は、一般に、その上にスタックされた層（あるいは単に「スタック１０１」）が堆積される支持材を含む。ある実施形態では、基板１０２は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、酸化アルミニウム（Ａｌ２Ｏ３）すなわち「サファイア」、窒化ガリウム（ＧａＮ）およびまたは窒化アルミニウム（ＡｌＮ）を含む。他の実施形態では、基板１０２に対して、第ＩＩ〜ＶＩ族および第ＩＩＩ〜Ｖ族の好適な半導体材料系を含む他の材料が用いられる。ある実施形態では、基板１０２は、その上にバッファ層１０４の材料がエピタキシャル成長できる任意の材料またはその材料の組み合わせで構成されていてもよい。
【００１２】
基板１０２上に形成されたスタック１０１は、１つまたは複数のヘテロ接合／ヘテロ構造を形成する異なる材料から成るエピタキシャル堆積層を含んでいてもよい。スタック１０１の層はその場（ｉｎ−ｓｉｔｕ）形成されてもよい。すなわち、スタック１０１は、基板１０２を取り出さずにその構成層を形成する（例えばエピタキシャル成長させる）製造装置（例えばチャンバ）内で、基板１０２上に形成されてもよい。
【００１３】
一実施形態では、ＩＣデバイス１００のスタック１０１は、基板１０２上に形成されたバッファ層１０４を含む。バッファ層１０４は、ＩＣデバイス１００の基板１０２と他の構成要素（例えばバリア層１０６）間の結晶構造転移を提供し、その結果、この２つの間のバッファ層または絶縁層として働く。例えば、バッファ層１０４によって、基板１０２と他の格子不整合材料（例えばバリア層１０６）間の応力緩和がなされてもよい。バッファ層１０４は、基板１０２とエピタキシャルに連結されていてもよい。他の実施形態では、基板１０２とバッファ層１０４間に核形成層（図示せず）が介在してもよい。
【００１４】
一部の実施形態では、バッファ層１０４は、例えば窒化ガリウム（ＧａＮ）などの窒化物を含んでいてもよい。バッファ層１０４の厚みは、その下の基板１０２の表面に実質的に垂直な方向において、１〜２μｍであってもよい。他の実施形態では、バッファ層１０４は、他の好適な材料およびまたは厚みを有していてもよい。一部の実施形態では、バッファ層１０４は非ドープであってもよい。
【００１５】
スタック１０１は、バッファ層１０４上に形成されたバリア層１０６をさらに含んでいてもよい。バリア層１０６とバッファ層１０４間に、ヘテロ接合が形成されていてもよい。バリア層１０６のバンドギャップエネルギーは、バッファ層１０４のそれより大きくてもよい。バリア層１０６は、可動電荷キャリアを供給するより広いバンドギャップ層であってもよく、バッファ層１０４は、可動電荷キャリアの経路を提供するより狭いバンドギャップ層であってもよい。作動中（例えば、ゲート端子（以後、ゲート１１８）に電圧印加時）は、二次元電子ガス（２ＤＥＧ）がバッファ層１０４とバリア層１０６との界面に形成され、これによって、ソース端子（以後、ソース１１２）とドレイン端子（以後、ドレイン１１４）間に電流（例えば、前記可動電荷キャリア）が流れてもよい。一部の実施形態では、バリア層１０６は、バッファ層１０４にエピタキシャルに連結されてもよい。
【００１６】
バリア層１０６は、広範な好適な材料系の内の任意のもので形成されてもよい。バリア層１０６は、例えば、インジウム（Ｉｎ）およびまたはガリウム（Ｇａ）と共に、アルミニウム（Ａｌ）および窒素（Ｎ）を含んでいてもよい。一実施形態では、バリア層１０６は、窒化ガリウムアルミニウム（ＡｌｘＧａ１−ｘＮ）（ｘは、アルミニウムとガリウムとの相対量を表わす０〜１の値）であってもよい。一部の実施形態では、ｘは０．１５〜０．３であるが、他の実施形態では、他の値も取り得る。
【００１７】
バリア層１０６がＡｌＧａＮである実施形態では、バリア層１０６の厚みは、その下のバッファ層１０４の表面に実質的に垂直な方向において、１６０〜３００Åであってもよい。他の実施形態では、バリア層１０６は、他の好適な材料およびまたは厚みを有していてもよい。
【００１８】
別の実施形態では、バリア層１０６は、窒化アルミニウムインジウム（ＩｎｙＡｌ１−ｙＮ）（ｙは、インジウムとアルミニウムとの相対量を表す０〜１の値）であってもよい。バリア層１０６の組成は、バッファ層１０４のそれを補完するものであってもよい。一部の実施形態では、例えば、バリア層１０６中のインジウム組成は、ｙが０．１７のものであってもよい。このインジウム濃度によって、バッファ層がＧａＮの場合のバッファ層１０４の格子構造と整合する格子構造がバリア層１０６に与えられる。こうした整合によって応力が低減でき得、ＩＣデバイス１００の作動中の信頼性が向上する。一方、インジウム濃度が１７％から変化すると、格子構造不整合が増加し得、この変化によっても、特定の実施形態に対して望ましい動作特性が得られる。インジウム濃度を例えば１３％までに減少させると、例えば、より多くの電荷チャージ（電流）を誘起し得るが、ＩＣデバイス１００の応力も増加し得る。反対に、インジウム濃度を例えば２１％まで上げると、例えば、電荷は少なくなるが、ＩＣデバイス１００の全体の応力も低減させ得る。一部の実施形態では、ｙは０．１３〜０．２１であるが、他の実施形態では、他の値も取り得る。バリア層１０６がＩｎＡｌＮである実施形態では、バリア層とバッファ層間に、厚みが約５〜２０ÅのＡｌＮから成る他の層（図示せず）を堆積してもよい。
【００１９】
バリア層１０６がＩｎＡｌＮである実施形態では、バリア層１０６の厚みは、その下のバッファ層１０４の表面に実質的に直角な方向において、３０〜１５０Åであってもよい。他の実施形態では、バリア層１０６は、他の好適な材料およびまたは厚みを有していてもよい。例えば、ＡｌまたはＩｎの代わりに、他の第ＩＩＩ族材料が含まれ得る。一部の実施形態では、バリア層１０６は非ドープであってもよい。
【００２０】
スタック１０１は、バリア層１０６上に形成されたキャップ層１０８をさらに含んでいてもよい。キャップ層１０８は、バリア層１０６にエピタキシャルに連結されていてもよい。キャップ層１０８によって、ＩＣデバイス１００に対して高抵抗保護層およびまたはゲート絶縁体／誘電体が提供され得る。例えば、ＩＣデバイス１００は、キャップ層１０８がゲート１１８の絶縁体として機能する金属−絶縁半導体（ＭＩＳ）電界効果トランジスタであってもよい。キャップ層１０８を含むＭＩＳ構造によって、例えば交流（ＡＣ）−直流（ＤＣ）変換器やＤＣ−ＤＣ変換器、ＤＣ−ＡＣ変換器などの電力調整用途を含む電力スイッチング用途用の効率的なスイッチングデバイスが提供され得る。ゲート１１８は、キャップ層１０８を通してバリア層１０６に容量連結されていてもよい。
【００２１】
キャップ層１０８は、広範な好適な材料系の内の任意のもので構成されてもよい。種々の実施形態では、キャップ層１０８は、インジウム（Ｉｎ）と組み合わされた窒素（Ｎ）、アルミニウム（Ａｌ）およびまたはガリウム（Ｇａ）を含んでいてもよい。ある実施形態では、キャップ層１０８は、窒化アルミニウム（ＡｌＮ）または窒化ガリウム（ＧａＮ）であってもよい。他の実施形態では、キャップ層１０８に対して、その他の好適な材料を使用してもよい。
【００２２】
一部の実施形態では、キャップ層１０８を比較的低温（例えば５００℃〜６００℃）で成長させてもよい。例えば、比較的高温（例えば１０００℃〜１１００℃）で成長させたＡｌＮまたはＧａＮからは、より単結晶型の格子構造を有する材料が得られ、これによって、付随的なトラップ形成により表面保護に対してより反応する圧電性を有する材料が得られる。比較的高温で形成したキャップ層１０８がＩＣデバイス１００に使用されると、こうした材料特性のために、電流崩壊およびゲートリークが増え得る。キャップ層１０８をより低温で形成することによって、より多結晶の格子構造を有する材料が得られ、このために、トラップ形成が低減でき、ＩＣデバイス１００の電流崩壊とゲートリークが軽減できる。一部の実施形態では、キャップ層１０８は多結晶材料を含む。種々の実施形態では、比較的低温で形成されたキャップ層１０８のバンドギャップエネルギーは５〜６電子ボルト（ｅＶ）である。キャップ層１０８のバンドギャップエネルギーは、バリア層１０６のそれより大きくてもよい。
【００２３】
キャップ層１０８は、例えば、信号の無線送信用のマイクロ波からミリ波に亘る電力増幅スイッチングデバイス（例えばＲＦ用途）などの、高電力、高効率および低ゲートリーク用途用に設計された厚みを有していてもよい。種々の実施形態では、キャップ層１０８の厚みは５０Å未満である。キャップ層１０８の厚みが約５０〜１００Åより大きい場合は、効率的な電力増幅運転としては厚すぎる可能性がある。
【００２４】
本明細書に記載のキャップ層１０８によって、ＩＣデバイス１００では、このようなキャップ層１０８を含まないＩＣデバイスに対して、リークおよびまたは電流崩壊が低減し、絶縁破壊電圧、順電圧、アイドル電流のドリフトおよび信頼性が向上する。ここに記載のキャップ層１０８によってさらに、ＩＣデバイス１００の直線性の向上（例えば、広いトランスコンダクタンス、ゲート−ソース間容量の変動の減少）とひずみの減少が得られ、これによって、信号の振幅／相の再現性（例えば振幅変調（ＡＭ）からＡＭへの変換およびＡＭから位相変調（ＰＭ）への変換など）が向上し得る。
【００２５】
ＩＣデバイス１００は、キャップ層１０８上に形成されたゲート１１８をさらに含む。ゲート１１８は、ＩＣデバイス１００の接続端子の役目をする。ゲート１１８は、キャップ層１０８に直接連結されていてもよい。
【００２６】
図示のように、ゲート１１８は、キャップ層１０８に直接に連結されたトランク部すなわち底部と、該トランク部から、ゲート１１８の下のキャップ層１０８の表面に実質的に平行な逆方向に離れるように延在する頂部と、を有していてもよい。ゲート１１８のトランク部および蓋部のこうした構造をＴ−形ゲートと呼んでもよい。一部の実施形態では、ゲート１１８は、絶縁破壊電圧を向上させ得る、およびまたはゲート１１８とドレイン１１４間の電界を低減させ得るフィールドプレートであってもよい。ゲート１１８のトランク部の厚みは、その下のキャップ層１０８の表面に実質的に平行な方向において、約３００〜約１４００Åであってもよい。
【００２７】
ゲート１１８は一般に、金属などの導電性材料で構成される。一部の実施形態では、ゲート１１８は、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）、金（Ａｕ）およびまたはアルミニウム（Ａｌ）であってもよい。ある実施形態では、キャップ層１０８とゲートコンタクトさせるために、Ｎｉ、Ｐｔ、ＩｒまたはＭｏを含む材料がゲート１１８のトランク部に配置され、また、ゲート１１８の導電性と低抵抗を確実にするために、Ａｕを含む材料がゲート１１８の頂部に配置されている。種々の実施形態では、ゲート１１８は、高電子移動度トランジスタ（ＨＥＭＴ）デバイスの一部である。
【００２８】
ＩＣデバイス１００は、キャップ層１０８上に形成されたソース１１２とドレイン１１４を含み得る。図示のように、ソース１１２とドレイン１１４はそれぞれ、キャップ層１０８およびバリア層１０６を通ってバッファ層１０４内に延在していてもよい。種々の実施形態では、ソース１１２とドレイン１１４はオーミックコンタクトしている。ソース１１２とドレイン１１４は、標準の成長コンタクトより比較的低接触抵抗であり得る再成長コンタクトであってもよい。一部の実施形態では、ソース１１２とドレイン１１４の接触抵抗は約０．０１Ω・ｍｍである。
【００２９】
ソース１１２とドレイン１１４はそれぞれ、金属などの導電性材料で構成されていてもよい。ある実施形態では、ソース１１２とドレイン１１４はそれぞれ、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）およびまたはシリコン（Ｓｉ）を含む。他の実施形態では、他の材料が使用できる。
【００３０】
ある実施形態では、ドレイン１１４とゲート１１８間の距離Ｄ１は、ソース１１２とゲート１１８間の距離Ｓ１より大きい。一部の実施形態では、距離Ｄ１は、ドレイン１１４とゲート１１８間の最短距離であってもよく、距離Ｓ１は、ソース１１２とゲート１１８間の最短距離であってもよい。距離Ｓ１を距離Ｄ１より短くすることによって、ドレイン１１４に対してゲート１１８の絶縁破壊電圧を向上させ得、およびまたはソース１１２の抵抗を低減させ得る。
【００３１】
一部の実施形態では、キャップ層１０８上に誘電体層１２２を形成してもよい。誘電体層１２２は、例えば窒化ケイ素（ＳｉＮ）を含んでいてもよい。他の実施形態では、誘電体層１２２に対して、他の材料が使用できる。一部の実施形態では、キャップ層１０８に連結された誘電体層１２２の少なくとも一部は、スタック１０１を形成するその場プロセス中に、エピタキシャル堆積によって形成される。誘電体層１２２は、ゲート１１８を実質的に封入してもよい。誘電体層１２２は、ＩＣデバイス１００の保護層の役目をする。
【００３２】
ＩＣデバイス１００は、絶縁破壊電圧の向上およびまたはゲート１１８とドレイン１１４間の電界低減のために、誘電体層１２２上で形成されたフィールドプレート１２４を含んでいてもよい。フィールドプレート１２４は、導電性材料１２６を用いて、ソース１１２に電気的に連結されていてもよい。導電性材料１２６は、例えば、誘電体層１２２上に電極あるいは線状構造として堆積された金（Ａｕ）などの金属を含んでいてもよい。他の実施形態では、導電性材料１２６に対して、他の好適な材料を用いてもよい。
【００３３】
フィールドプレート１２４は一般に、金属などの導電性材料で構成され、ゲート１１８に関連して説明した材料を含んでいてもよい。フィールドプレート１２４は、誘電体層１２２を通してゲート１１８に容量連結されていてもよい。一部の実施形態では、フィールドプレート１２４とゲート１１８間の最短距離は１０００〜２０００Åである。図示のように、フィールドプレート１２４のオーバーハング領域を設けるために、該プレートの一部がゲート１１８の真上に配置され、別の部分はその真上に形成されないように、ゲート１１８の上部にフィールドプレート１２４を形成してもよい。一部の実施形態では、フィールドプレート１２４の該オーバーハング領域は、ゲート１１８の頂部端部より距離Ｈ１だけ延在している。一部の実施形態では、距離Ｈ１は０．２〜１μｍであってもよいが、他の実施形態では、他の数値であってもよい。
【００３４】
図２は、種々の実施形態に係る別の集積回路（ＩＣ）デバイス２００の概略横断面である。図２では、ゲート２１８のトランク部がキャップ層１０８内に距離Ｒだけ延在している点を除いて、ＩＣデバイス２００は、図１のＩＣデバイス１００に関連して説明した実施形態に実質的に適合していてもよい。例えば、形成したキャップ層１０８から材料を除去するための異方性エッチングなどのエッチングプロセスにより、キャップ層１０８に凹部を設け、その凹部にゲート２１８を形成してもよい。他の実施形態では、ゲート２１８がキャップ層１０８内に延在するようにゲート２１８を形成する他の方法が用いられる。キャップ層１０８内に延在するゲート２１８を設けることによって、ＩＣデバイス２００の絶縁破壊電圧を向上でき、およびまたは電流崩壊を低減し得る。一部の実施形態では、Ｒは１０〜３０Åの距離を表わすが、他の実施形態では、他の値であってもよい。
【００３５】
図３は、種々の実施形態に係る別の集積回路（ＩＣ）デバイス３００の概略横断面図である。図示のように、図３では、キャップ層１０８がバリア層１０６上に形成された第１の部分３０８と、前記第１の部分上に形成された第２の部分３０９と、を含む点を除いて、図１のＩＣデバイス１００に関連して説明した実施形態に実質的に適合していてもよい。
【００３６】
第１の部分３０８は、例えば、本明細書に記載の高温プロセスによって形成された（例えば、１０００℃〜１１００℃の比較的高温で成長させた）ＧａＮまたはＡｌＮのいずれかの層であってもよい。一部の実施形態では、第１の部分３０８は、実質的なあるいは完全な単結晶材料を含んでいてもよい。第１の部分３０８の厚みは２０〜３０Åであってもよい。他の実施形態では、他の材料または厚みが用いられてもよい。
【００３７】
第２の部分３０９は、例えば、本明細書に記載の低温プロセスによって形成された（例えば、５００℃〜６００℃の比較的低温で成長させた）ＧａＮまたはＡｌＮいずれかの層であってもよい。第２の部分３０９は、ゲート１１８に対して、リークを防止し転位やその他の欠陥を低減する界面あるいはバッファ層の役目をする。一部の実施形態では、第２の部分３０９は、実質的なあるいは完全な多結晶材料を含む。第２の部分３０９の厚みは２０〜３０Åであってもよい。他の実施形態では、他の材料または厚みが用いられてもよい。一部の実施形態では、第１の部分３０８および第２の部分３０９は、スタック１０１の一部としてエピタキシャルに堆積されてもよい。
【００３８】
図４は、種々の実施形態に係る別の集積回路（ＩＣ）デバイス４００の概略横断面図である。図示のように、図４では、ＩＣデバイス４００がキャップ層１０８上に形成されたその場誘電体４０９を含む点を除いて、図１のＩＣデバイス１００に関連して説明した実施形態に実質的に適合していてもよい。
【００３９】
その場誘電体４０９は、例えば、スタック１０１の一部としてキャップ層１０８の上に形成された窒化ケイ素（ＳｉＮ）あるいは他の好適な誘電体材料などの誘電体層であってもよい。一部の実施形態では、その場誘電体４０９の厚みは５０〜２００Åであってもよい。他の実施形態では、その場誘電体４０９に対して、他の厚みおよびまたは材料が用いられてもよい。
【００４０】
一部の実施形態では、その場誘電体４０９は、キャップ層１０８上にエピタキシャルに堆積され、基板１０２を取り出さずにスタック１０１の構成層を形成する（例えばエピタキシャル成長させる）製造装置（例えばチャンバ）内で形成されてもよい。図示のように、開口を形成するためのエッチングプロセスなどの任意の好適なプロセスにより、その場誘電体４０９に凹部を設け、そのキャップ層１０８上にゲート１１８を形成してもよい。誘電体層１２２は、その場誘電体４０９の形成に用いられたその場プロセスに付帯的なプロセスにおけるゲート１１８の形成後に堆積されてもよい。その場誘電体４０９によって、汚染が低減され得、およびまたはＩＣデバイス４００のトラップ密度を低減させる界面が提供され得る。
【００４１】
図５は、種々の実施形態に係る別の集積回路（ＩＣ）デバイス５００の概略横断面図である。ＩＣデバイス５００は、基板１０２上に形成されたドープ層５０４を含む。ドープ層５０４は、例えば、図１のＩＣデバイス１００に関連して、基板１０２に対して説明した材料を含む種々の材料を含むことができる。種々の実施形態では、ドープ層５０４は、ｎ−型シリコン（Ｓｉ）などの不純物ドープされる。ドープ層５０４の厚みは５００〜１５００Åであってもよい。他の実施形態では、ドープ層５０４に対して、他の好適なドーパント、材料およびまたは厚みが用いられる。図５のＩＣデバイス５００のその他の特長は、図１のＩＣデバイス１００に関連して上記した実施形態に適合していてもよい。
【００４２】
ＩＣデバイス１００、２００、３００、４００およびまたは５００に関連して説明した実施形態は、種々の実施形態において好適に組み合わせられてもよい。例えば、図４のその場誘電体４０９は、図３の第１の部分３０８と第２の部分３０９とを有するキャップ層１０８上に形成されてもよく、およびまたは図２のゲート２１８は、図３または４のキャップ層１０８内に延在して形成されてもよい。
【００４３】
図６は、種々の実施形態に係る集積回路デバイス（例えば、図１、２、３あるいは４それぞれのＩＣデバイス１００、２００、３００あるいは４００）の製造方法６００を示すフロー図である。方法６００は、６０２において、基板（例えば図１の基板１０２）上にバッファ層（例えば図１のバッファ層１０４）を形成するステップと、６０４において、前記バッファ層上にバリア層（例えば図１のバリア層１０６）を形成するステップと、６０６において、前記バリア層上にキャップ層（例えば図１、２、３、あるいは４のキャップ層１０８）を形成するステップと、を備える。種々の実施形態では、これらの層間に介在させるために他の層を形成してもよい。
【００４４】
種々の実施形態では、前記バッファ層、バリア層およびキャップ層はそれぞれ、分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）およびまたは有機金属気相成長法（ＭＯＣＶＤ）によってエピタキシャルに堆積される。前記バッファ層、バリア層および（または）キャップ層は、図１〜４に関連して上記した実施形態に準じて形成されてもよい。前記バッファ層、バリア層およびキャップ層は、本明細書に記載のその場プロセスを用いて形成された層のスタック（例えば図１のスタック１０１）の一部であってもよい。他の実施形態では、他の好適な堆積法が用いられる。スタックの層に対する材料およびまたは厚みは、図１、２、３および４それぞれのＩＣデバイス１００、２００、３００および４００に関連して上記した実施形態と適合していてもよい。
【００４５】
方法６００は、６０８において、ソース（例えば図１のソース１１２）とドレイン（例えば図１のドレイン１１４）を形成するステップをさらに備えてもよい。種々の実施形態において、前記ソースとドレインは前記キャップ層上に形成されてもよい。ある実施形態では、例えば蒸発プロセスを用いて前記ソースとドレインが形成される領域内のキャップ層上に、１つまたは複数の金属などの材料が堆積される。前記ソースとドレインを形成するための材料は、以下の順序で堆積された金属を含んでいてもよい。チタン（Ｔｉ）→アルミニウム（Ａｌ）→モリブデン（Ｍｏ）→チタン（Ｔｉ）→金（Ａｕ）。前記堆積材料を加熱（例えば、高速熱アニールプロセスを用い約８５０℃で約３０秒間）し、この材料を貫通させ、前記キャップ層、バリア層およびまたはバッファ層の下位の材料と溶融させてもよい。一部の実施形態では、前記ソースとドレインはそれぞれ、キャップ層を通ってバッファ層内に延在している。前記ソースとドレインの厚みは１０００〜２０００Åであり得る。他の実施形態では、ソースとドレインに対して、他の厚みが用いられる。
【００４６】
ソースとドレインを再成長プロセスで形成し、低減された接触抵抗または低減されたオン抵抗を有するオーミックコンタクトを得てもよい。前記再成長プロセスでは、ソースとドレインが形成される領域では、キャップ層、バリア層およびまたはバッファ層の材料は選択的に除去される（例えば、エッチングされる）。これらの層が選択的に除去された領域に、高濃度ドープ材料（例えばｎ＋＋材料）が堆積される。ソースとドレインの高濃度ドープ材料は、バッファ層１０４またはバリア層１０６に使用した材料と同様の材料であってもよい。例えば、バッファ層がＧａＮを含むシステムでは、前記選択的に除去した領域に、シリコン（Ｓｉ）で高濃度にドープされたＧａＮ系材料を厚みが４００〜７００Åになるまでエピタキシャルに堆積してもよい。前記高濃度ドープ材料は、分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）、有機金属気相成長法（ＭＯＣＶＤ）またはこれらの好適な組み合わせによってエピタキシャルに堆積できる。他の実施形態では、前記高濃度ドープ材料に対して、他の材料、厚みあるいは堆積法が用いられる。前記高濃度ドープ材料上に、例えば、チタン（Ｔｉ）およびまたは金（Ａｕ）を含む１つまたは複数の金属を、例えばリフトオフプロセスを用いて１０００Å〜１５００Åの厚みで形成／堆積できる。他の実施形態では、前記１つまたは複数の金属に対して、他の材料、厚みおよびまたは方法が用いられる。
【００４７】
一部の実施形態では、ソースとドレインに高濃度ドープ材料を提供するために、不純物（例えばシリコン）を導入する注入法を用いた注入プロセスによって、ソースとドレインを形成してもよい。注入後、ソースとドレインを高温（例えば１１００〜１２００℃）でアニールする。前記再成長プロセスでは、前記注入後アニールに伴う高温を好適に避け得る。
【００４８】
方法６００は、６１０において、ゲート（例えば図１のゲート構造１１８）を形成するステップをさらに備えてもよい。前記キャップ層上に導電性材料を堆積することによって、該キャップ層上にゲートを形成してもよい。例えば、蒸発、原子層堆積（ＡＬＤ）およびまたは化学蒸着法（ＣＶＤ）を含む任意の好適な堆積プロセスによって、ゲート材料を堆積できる。前記ゲートがＴ−形ゲートである実施形態では、金属堆積／エッチングプロセスまたはリフトオフフプロセスを用いて、このＴ−ゲートのトランク部または頂部を形成してもよい。
【００４９】
方法６００は、６１２において、前記ゲート上に誘電体層（例えば図１の誘電体層１２２）を形成するステップをさらに備える。任意の好適な堆積法を用いて、誘電体材料を前記ゲート上およびまたはキャップ層上に堆積することにより、前記誘電体層を形成してもよい。
【００５０】
方法６００は、６１４において、前記誘電体層上にフィールドプレート（例えば図１のフィールドプレート１２４）を形成するステップをさらに備える。任意の好適な堆積法を用いて、導電性材料を前記誘電体層上に堆積することにより、前記フィールドプレートを形成してもよい。リソグラフィおよびまたはエッチングプロセスなどのパターニングプロセスを用いて、前記堆積した導電性材料部分を選択的に除去して前記フィールドプレートを形成できる。他の実施形態では、他の好適な方法を用いてもよい。方法６００に関連して記載したものと同様な方法を行って、図５のＩＣデバイス５００を製造してもよい。
【００５１】
特許請求される主題の理解に最も有用な方法で、種々の操作を複数の別個の操作として記載したが、これらの操作は必然的に順序依存であることを示唆するようには記載の順序を解釈すべきではない。これらの操作は、特に提示の順番に行われなくてもよい。記載の実施形態と異なる順番で、記載された操作を行ってもよい。追加の実施形態では、種々の追加の操作を行ってもよく、およびまたは記載の操作を省略してもよい。
【００５２】
本明細書に記載のＩＣデバイス（例えばＩＣデバイス１００、２００、３００、４００または５００）の実施形態およびこうしたＩＣデバイス１００を含む装置を、他の種々の装置およびシステムに組み込んでもよい。例となるシステム７００のブロック図を図７に示す。図示のように、システム７００は、電力増幅器（ＰＡ）モジュール７０２を備えており、このモジュール７０２は、一部の実施形態では、無線周波数（ＲＦ）ＰＡモジュールであってもよい。図示のように、システム７００は、電力増幅器モジュール７０２に連結されたトランシーバ７０４を備えていてもよい。電力増幅器モジュール７０２は、本明細書に記載のＩＣデバイス（例えばＩＣデバイス１００、２００、３００、４００または５００）を備えていてもよい。
【００５３】
電力増幅器モジュール７０２は、トランシーバ７０４からＲＦ入力信号（ＲＦｉｎ）を受信してもよい。電力増幅器モジュール７０２は、ＲＦ入力信号（ＲＦｉｎ）を増幅してＲＦ出力信号（ＲＦｏｕｔ）を出力してもよい。図７でそれぞれＴｘ−ＲＦｉｎおよびＴｘ−ＲＦｏｕｔで示されるＲＦ入力信号（ＲＦｉｎ）およびＲＦ出力信号（ＲＦｏｕｔ）は共に、送信チェーンの一部であってもよい。
【００５４】
増幅されたＲＦ出力信号（ＲＦｏｕｔ）は、アンテナスイッチモジュール（ＡＳＭ）７０６に与えられてもよく、このモジュールによって、アンテナ構造７０８経由で、ＲＦ出力信号（ＲＦｏｕｔ）の無線（ＯＴＡ）送信が実現される。また、ＡＳＭ７０６は、アンテナ構造７０８経由でＲＦ信号を受信し、その受信ＲＦ信号（Ｒｘ）を受信チェーンに沿ってトランシーバ７０４につなぐ。
【００５５】
種々の実施形態では、アンテナ構造７０８は、例えば、ダイポールアンテナ、モノポールアンテナ、パッチアンテナ、ループアンテナ、マイクロストリップアンテナ、あるいはＲＦ信号のＯＴＡ送信／受信に好適な任意の他の形式のアンテナを含む指向性アンテナおよびまたは全方向性アンテナの１つまたは複数を含んでいてもよい。
【００５６】
システム７００は、電力増幅を含む任意のシステムであってもよい。前記ＩＣデバイス（例えばＩＣデバイス１００、２００、３００、４００または５００）は、例えば交流（ＡＣ）−直流（ＤＣ）変換器やＤＣ−ＤＣ変換器、ＤＣ−ＡＣ変換器などの電力調整用途を含む電力スイッチング用途用の効率的なスイッチングデバイスを提供してもよい。種々の実施形態では、システム７００は、高無線周波数電力と周波数における電力増幅には特に有用であり得る。例えば、システム７００は、陸上および衛星通信、レーダーシステムおよび恐らく種々の産業および医学用途における利用のいずれか１つまたは複数に対して好適であり得る。より具体的には、種々の実施形態において、システム７００は、レーダー装置、衛星通信装置、携帯電話、携帯電話基地局、ラジオ放送あるいはテレビ増幅器システムから選択された１つであり得る。
【００５７】
説明の目的で実施形態を例示し記載したが、同じ目的を実現するように意図された、広範な代替となるおよびまたは均等な実施形態あるいは実施によって、本開示の範囲を逸脱することなくこれらの実施形態を置換できる。本出願は、本明細書で検討した実施形態に対するいかなる適応や変形もカバーするように意図される。従って、本明細書に記載の実施形態は、請求項とその均等物によってのみ限定されることが明白に意図される。
【特許請求の範囲】
【請求項１】
基板上に形成されたバッファ層と、
前記バッファ層上に形成され、アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含むバリア層と、
前記バリア層上に形成され、窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含むキャップ層と、
前記キャップ層上に形成され、前記キャップ層に直接に連結されているゲートと、
を備えることを特徴とする装置。
【請求項２】
前記キャップ層は、多結晶窒化ガリウム（ＧａＮ）または多結晶窒化アルミニウム（ＡｌＮ）であり、その厚みは５０Å以下であることを特徴とする請求項１に記載の装置。
【請求項３】
前記キャップ層は、５電子ボルト（ｅＶ）超の第１のバンドギャップエネルギーを有し、
前記バリア層は、前記第１のバンドギャップエネルギー未満の第２のバンドギャップエネルギーを有し、
前記バッファ層は、前記第２のバンドギャップエネルギー未満の第３のバンドギャップエネルギーを有していることを特徴とする請求項１に記載の装置。
【請求項４】
前記バリア層は、前記バッファ層にエピタキシャルに連結され、
前記キャップ層は、前記バリア層にエピタキシャルに連結されていることを特徴とする請求項１に記載の装置。
【請求項５】
前記バッファ層は窒化ガリウム（ＧａＮ）を含み、
その厚みは１〜２μｍであることを特徴とする請求項１に記載の装置。
【請求項６】
前記バリア層は、窒化ガリウムアルミニウム（ＡｌｘＧａ１−ｘＮ）（ｘは、アルミニウムとガリウムとの相対量を表わす０．１５〜０．３の値）を含むことを特徴とする請求項５に記載の装置。
【請求項７】
前記バリア層は、窒化アルミニウムインジウム（ＩｎｙＡｌ１−ｙＮ）（ｙは、インジウムとアルミニウムとの相対量を表す０．１３〜０．２１の値）をことを特徴とする請求項５に記載の装置。
【請求項８】
前記ゲートは、前記キャップ層内に数なくとも５Å延在していることを特徴とする請求項１に記載の装置。
【請求項９】
前記キャップ層は、実質的に単結晶材料を有し前記バリア層上に形成されてそれに直接連結された第１の部分を含み、
前記キャップ層は、実質的に多結晶材料を有し前記第１の部分上に形成されてそれに直接連結された第２の部分を含むことを特徴とする請求項１に記載の装置。
【請求項１０】
前記キャップ層にエピタキシャルに連結された誘電体層をさらに備えることを特徴とする請求項１に記載の装置。
【請求項１１】
前記ゲートはＴ−形のフィールドプレートゲートであり、
前記ゲートは、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）あるいは金（Ａｕ）を含むことを特徴とする請求項１に記載の装置。
【請求項１２】
前記キャップ層に連結されたソースと、
前記キャップ層に連結されたドレインと、をさらに備えた装置であって、前記ソースおよび前記ドレインはそれぞれ、前記キャップ層およびバリア層を通って前記バッファ層内に延在し、前記ソースはオーミックコンタクトであり、前記ドレインはオーミックコンタクであり、前記ドレインと前記ゲート間の最短距離は、前記ソースと前記ゲート間の最短距離より大きいことを特徴とする請求項１に記載の装置。
【請求項１３】
シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）を含む前記基板と、
前記キャップ層上に形成され、実質的に前記ゲートを封入する誘電体層と、
ゲート上部の前記誘電体層上に形成され、前記ソースに電気的に連結されたフィールドプレートと、をさらに備えることを特徴とする請求項１２に記載の装置。
【請求項１４】
前記キャップ層は、キャップ層を通って前記バリア層に容量連結されたゲート誘電体であり、
前記ゲートは、電力増幅器用途用の高電子移動度トランジスタ（ＨＥＭＴ）スイッチングデバイスの一部であることを特徴とする請求項１に記載の装置。
【請求項１５】
基板上にバッファ層を形成するステップと、
アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含むバリア層を前記バッファ層上に形成するステップと、
窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含むキャップ層を前記バリア層上に形成するステップと、
前記キャップ層に直接連結されたゲートを前記キャップ層上に形成するステップと、
を備えることを特徴とする方法。
【請求項１６】
前記バッファ層、バリア層およびキャップ層はそれぞれ、分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）または有機金属気相成長法（ＭＯＣＶＤ）によってエピタキシャルに堆積されることを特徴とする請求項１５に記載の方法。
【請求項１７】
前記キャップ層は、５００℃〜６００℃の温度で、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）をエピタキシャルに堆積させて形成され、
前記キャップ層は、厚みが５０Å以下で形成されることを特徴とする請求項１５に記載の方法。
【請求項１８】
前記キャップ層は、５電子ボルト（ｅＶ）超の第１のバンドギャップエネルギーを有し、
前記バリア層は、前記第１のバンドギャップエネルギー未満の第２のバンドギャップエネルギーを有し、
前記バッファ層は、前記第２のバンドギャップエネルギー未満の第３のバンドギャップエネルギーを有していることを特徴とする請求項１５に記載の方法。
【請求項１９】
前記バリア層は、前記バッファ層上にエピタキシャルに堆積されることによって形成され、
前記キャップ層は、前記バリア層上にエピタキシャルに堆積されることによって形成されることを特徴とする請求項１５に記載の方法。
【請求項２０】
ソースおよびドレインを前記キャップ層上に形成するステップと、
誘電体層を形成して前記ゲートを実質的に封入するステップと、
前記ゲートの上部に配置されるフィールドプレートを前記誘電体層上に形成するステップと、
をさらに備えることを特徴とする請求項１５に記載の方法。
【請求項１】
基板上に形成されたバッファ層と、
前記バッファ層上に形成され、アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含むバリア層と、
前記バリア層上に形成され、窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含むキャップ層と、
前記キャップ層上に形成され、前記キャップ層に直接に連結されているゲートと、
を備えることを特徴とする装置。
【請求項２】
前記キャップ層は、多結晶窒化ガリウム（ＧａＮ）または多結晶窒化アルミニウム（ＡｌＮ）であり、その厚みは５０Å以下であることを特徴とする請求項１に記載の装置。
【請求項３】
前記キャップ層は、５電子ボルト（ｅＶ）超の第１のバンドギャップエネルギーを有し、
前記バリア層は、前記第１のバンドギャップエネルギー未満の第２のバンドギャップエネルギーを有し、
前記バッファ層は、前記第２のバンドギャップエネルギー未満の第３のバンドギャップエネルギーを有していることを特徴とする請求項１に記載の装置。
【請求項４】
前記バリア層は、前記バッファ層にエピタキシャルに連結され、
前記キャップ層は、前記バリア層にエピタキシャルに連結されていることを特徴とする請求項１に記載の装置。
【請求項５】
前記バッファ層は窒化ガリウム（ＧａＮ）を含み、
その厚みは１〜２μｍであることを特徴とする請求項１に記載の装置。
【請求項６】
前記バリア層は、窒化ガリウムアルミニウム（ＡｌｘＧａ１−ｘＮ）（ｘは、アルミニウムとガリウムとの相対量を表わす０．１５〜０．３の値）を含むことを特徴とする請求項５に記載の装置。
【請求項７】
前記バリア層は、窒化アルミニウムインジウム（ＩｎｙＡｌ１−ｙＮ）（ｙは、インジウムとアルミニウムとの相対量を表す０．１３〜０．２１の値）をことを特徴とする請求項５に記載の装置。
【請求項８】
前記ゲートは、前記キャップ層内に数なくとも５Å延在していることを特徴とする請求項１に記載の装置。
【請求項９】
前記キャップ層は、実質的に単結晶材料を有し前記バリア層上に形成されてそれに直接連結された第１の部分を含み、
前記キャップ層は、実質的に多結晶材料を有し前記第１の部分上に形成されてそれに直接連結された第２の部分を含むことを特徴とする請求項１に記載の装置。
【請求項１０】
前記キャップ層にエピタキシャルに連結された誘電体層をさらに備えることを特徴とする請求項１に記載の装置。
【請求項１１】
前記ゲートはＴ−形のフィールドプレートゲートであり、
前記ゲートは、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）、イリジウム（Ｉｒ）、モリブデン（Ｍｏ）あるいは金（Ａｕ）を含むことを特徴とする請求項１に記載の装置。
【請求項１２】
前記キャップ層に連結されたソースと、
前記キャップ層に連結されたドレインと、をさらに備えた装置であって、前記ソースおよび前記ドレインはそれぞれ、前記キャップ層およびバリア層を通って前記バッファ層内に延在し、前記ソースはオーミックコンタクトであり、前記ドレインはオーミックコンタクであり、前記ドレインと前記ゲート間の最短距離は、前記ソースと前記ゲート間の最短距離より大きいことを特徴とする請求項１に記載の装置。
【請求項１３】
シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）を含む前記基板と、
前記キャップ層上に形成され、実質的に前記ゲートを封入する誘電体層と、
ゲート上部の前記誘電体層上に形成され、前記ソースに電気的に連結されたフィールドプレートと、をさらに備えることを特徴とする請求項１２に記載の装置。
【請求項１４】
前記キャップ層は、キャップ層を通って前記バリア層に容量連結されたゲート誘電体であり、
前記ゲートは、電力増幅器用途用の高電子移動度トランジスタ（ＨＥＭＴ）スイッチングデバイスの一部であることを特徴とする請求項１に記載の装置。
【請求項１５】
基板上にバッファ層を形成するステップと、
アルミニウム（Ａｌ）と窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含むバリア層を前記バッファ層上に形成するステップと、
窒素（Ｎ）とインジウム（Ｉｎ）またはガリウム（Ｇａ）の少なくとも１つとを含むキャップ層を前記バリア層上に形成するステップと、
前記キャップ層に直接連結されたゲートを前記キャップ層上に形成するステップと、
を備えることを特徴とする方法。
【請求項１６】
前記バッファ層、バリア層およびキャップ層はそれぞれ、分子線エピタキシャル法（ＭＢＥ）、原子層エピタキシャル法（ＡＬＥ）、化学ビームエピタキシャル法（ＣＢＥ）または有機金属気相成長法（ＭＯＣＶＤ）によってエピタキシャルに堆積されることを特徴とする請求項１５に記載の方法。
【請求項１７】
前記キャップ層は、５００℃〜６００℃の温度で、窒化ガリウム（ＧａＮ）または窒化アルミニウム（ＡｌＮ）をエピタキシャルに堆積させて形成され、
前記キャップ層は、厚みが５０Å以下で形成されることを特徴とする請求項１５に記載の方法。
【請求項１８】
前記キャップ層は、５電子ボルト（ｅＶ）超の第１のバンドギャップエネルギーを有し、
前記バリア層は、前記第１のバンドギャップエネルギー未満の第２のバンドギャップエネルギーを有し、
前記バッファ層は、前記第２のバンドギャップエネルギー未満の第３のバンドギャップエネルギーを有していることを特徴とする請求項１５に記載の方法。
【請求項１９】
前記バリア層は、前記バッファ層上にエピタキシャルに堆積されることによって形成され、
前記キャップ層は、前記バリア層上にエピタキシャルに堆積されることによって形成されることを特徴とする請求項１５に記載の方法。
【請求項２０】
ソースおよびドレインを前記キャップ層上に形成するステップと、
誘電体層を形成して前記ゲートを実質的に封入するステップと、
前記ゲートの上部に配置されるフィールドプレートを前記誘電体層上に形成するステップと、
をさらに備えることを特徴とする請求項１５に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−８９９７０（Ｐ２０１３−８９９７０Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−２３０７５３（Ｐ２０１２−２３０７５３）
【出願日】平成２４年１０月１８日（２０１２．１０．１８）
【出願人】（５９９０３４５９４）トライクイント・セミコンダクター・インコーポレイテッド (17)
【氏名又は名称原語表記】ＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ．
【住所又は居所原語表記】２３００ ＮＥ Ｂｒｏｏｋｗｏｏｄ Ｐａｒｋｗａｙ，Ｈｉｌｌｓｂｏｒｏ，Ｏｒｅｇｏｎ ９４１２４，Ｕ．Ｓ．Ａ．
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１２−２３０７５３（Ｐ２０１２−２３０７５３）
【出願日】平成２４年１０月１８日（２０１２．１０．１８）
【出願人】（５９９０３４５９４）トライクイント・セミコンダクター・インコーポレイテッド (17)
【氏名又は名称原語表記】ＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ．
【住所又は居所原語表記】２３００ ＮＥ Ｂｒｏｏｋｗｏｏｄ Ｐａｒｋｗａｙ，Ｈｉｌｌｓｂｏｒｏ，Ｏｒｅｇｏｎ ９４１２４，Ｕ．Ｓ．Ａ．
【Ｆターム（参考）】
[ Back to top ]