説明

給電切替回路、給電切替装置

【課題】2系統以上の給電入力が可能であり、1の給電が停止しても、他の給電に切り替えて、電圧降下の少ない効率的な給電を継続できる回路、および装置を提供する。
【解決手段】当該回路は、(A)第1給電入力とシステム内部電源との間に、システム内部電源側が陰極側となるように接続されたダイオードと、(B)第1給電入力にドレイン、システム内部電源側にソースをつないで接続したFETであって、そのゲートは第2給電入力に接続され、かつ、抵抗を介して接地された、FETと、(C)第2給電入力とシステム内部電源との間に、システム内部電源側が陰極側となるように接続されたダイオードと、(D)第2給電入力にドレイン、システム内部電源側にソースをつないで接続したFETであって、そのゲートは第1給電入力に接続され、かつ、抵抗を介して接地された、FETと、を備える。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源入力回路に関する。より詳細には、2系統以上の外部給電入力同時接続が可能であり、それまで採用していた外部給電が停止しても、他系統の外部給電に切り替えて給電を継続できる電源入力回路に関する。本発明はまた、当該電源入力回路を備える装置に関する。
【背景技術】
【0002】
産業用プロセスの監視制御等の分野においては、現場に設置される各種産業設備から得られるプロセスデータを処理するために、産業設備毎に制御装置を割り当てて、産業設備と通信可能に接続される。
これらの制御装置は、直流電源で給電して動作させることが多く、ACアダプターを介したDC給電や、PoE(Power over Ethernet: パワー・オーバー・イーサーネット)といったネットワーク・ケーブルを介したDC給電が行われている。
【0003】
従来、これらの制御装置に対する給電は、1系統の給電入力方式がとられるか、または2系統の給電入力を備えているものであっても、一方の系統から給電しているときは他方は給電しない(即ち、給電入力に接続しない)ようにするなどの排他方式がとられる。また、特に無停電のような高信頼性が要求される制御装置の場合には、2系統の給電入力の双方を接続しておき、一方の給電が故障などにより停止しても、他方からの給電に切り替えて、常に制御装置の機能が停止しないようにするものもある。
【0004】
例えば、特許文献1では、2つの直流電源をダイオードの並列接続によるオア回路を介して制御装置内部に給電することで2系統の給電入力を実現することが記載されている。
しかし、このような方式では、2つの直流電源入力の何れから給電している場合であっても常にダイオードの比較的大きい順方向電圧を経由して制御装置内部に給電することになり、入力端からの電圧降下により効率的な電源供給ができない。すなわち、電圧降下分を見越して、両給電入力とも電圧定格等の範囲を限られたものにしなければならなくなり、設計や仕様の上で大きな制約を受けることになる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開平8−168172号公報(図1等)
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、2系統またはそれ以上の給電入力が可能であり、それまで給電していた1の系統の入力からの給電が停止しても、他のいずれかの系統の電源入力に切り替えて、電圧降下の少ない効率的な給電を継続できる電源入力回路、および当該回路を備えた装置を提供することである。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明では、第1給電入力と第2給電入力とから一方を選択してシステム内部電源に給電する回路を提供する。
この回路は、(A)第1給電入力とシステム内部電源との間に、システム内部電源側が陰極側となるように接続された第1整流素子と、(B)第1整流素子と並列に、第1給電入力とシステム内部電源との間に、スイッチングがオンになったとき第1給電入力からシステム内部電源に電流が流れるように接続された第1スイッチング素子であって、当該第1スイッチング素子のスイッチ制御入力は第2給電入力に接続され、かつ、所定の抵抗を介して接地電位に接続された、第1スイッチング素子と、(C)第2給電入力とシステム内部電源との間に、システム内部電源側が陰極側となるように接続された第2整流素子と、(D)第2整流素子と並列に、第2給電入力とシステム内部電源との間に、スイッチングがオンになったとき第2給電入力からシステム内部電源に電流が流れるように接続された第2スイッチング素子であって、当該第2スイッチング素子のスイッチ制御入力は第1給電入力に接続され、かつ、所定の抵抗を介して接地電位に接続された、第2スイッチング素子と、を備える。
【0008】
上記回路において、第1および第2整流素子はダイオードであると捉えることができる。また、第1および第2スイッチング素子はFET(電界効果トランジスタ)であると捉えることができ、システム内部電源側にこのFETのソース(S)端子が接続され、スイッチ制御入力はこのFETのゲート(G)端子に相当する。
【0009】
本発明ではさらに、3以上の給電入力のうちから一つを選択してシステム内部電源に給電する回路を提供する。
この回路は、3以上の給電入力の各々の給電入力について、(A)当該給電入力とシステム内部電源との間に、システム内部電源側が陰極側となるように接続された整流素子と、(B)この整流素子と並列に、当該給電入力とシステム内部電源との間に、スイッチングがオンになったとき当該給電入力からシステム内部電源に電流が流れるように接続されたスイッチング素子であって、当該スイッチング素子のスイッチ制御入力は所定の抵抗を介して接地電位に接続された、スイッチング素子と、(C)当該給電入力の他の全ての給電入力のそれぞれと、前記スイッチ制御入力との間に、前記スイッチ制御入力側が陰極側となるように接続された、それぞれの整流素子と、を備える。
【0010】
以上、本発明の概要を、システム内部電源に給電する回路として説明したが、これらの上記課題を解決するために、本発明はさらに、これら何れかの回路を備える装置としても捉えることができる。
【0011】
尚、上記発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの構成要素のコンビネーションまたはサブコンビネーションもまた、本発明として提供することができることに留意されたい。
【発明の効果】
【0012】
本発明に係る電源入力回路によれば、2系統またはそれ以上の給電入力を持つことができる。 また、それまで給電していた1の系統の入力からの給電が停止した場合も、他のいずれかの系統の電源入力に切り替えて、電圧降下の少ない効率的な給電を継続することができる。
【図面の簡単な説明】
【0013】
【図1】本発明の実施形態に係る給電切替回路を含む装置が用いられるシステム環境の一例を示す。
【図2】本発明に第1の実施形態に係る給電切替回路の、データ蓄積装置内における位置付けを示す。
【図3】本発明の第1の実施形態に係る給電切替回路の例を示す。
【図4】本発明の第2の実施形態に係る給電切替回路の例を示す。
【発明を実施するための形態】
【0014】
以下、添付図面を参照して、本発明を実施するための形態(以下、実施形態)について詳細に説明する。なお、実施形態の説明の全体を通じて同じ要素には同じ番号を付している。
【0015】
先ず、本発明の第1の実施形態として、給電入力が2系統の場合について説明する。
初めに、本発明が実施されるシステム環境について説明する。図1は、本発明の実施形態に係る給電切替回路を含む装置が用いられるシステム環境の一例を示す。
産業用プロセスの監視制御等の分野においては、プロセス監視現場に複数の設備(設備130、132)が設置されている。各設備には、センサーや調節器等のいわゆる現場機器120および122、124および126が備えられ、各現場機器が送信するいわゆるプロセスデータは、各設備毎に割り当てられたデータ蓄積装置110、112に一旦蓄積される。データ蓄積装置110、112に蓄積されたプロセスデータは、LAN等でネットワーク接続された中央監視サーバ106やクライアント102、104によって適宜アクセスされる。
従って、データ蓄積装置は、接続された現場機器からリアルタイムで送信されるプロセスデータを取りこぼすことがない様に、無停電で動作する必要がある。
データ蓄積装置110、112は、ACアダプターからのDC+5V入力と、イーサーネット・ケーブルに重畳させて電源を供給するPoEのDC±48Vの2系統の給電入力を持つ。
【0016】
図2は、本発明の実施に係る給電切替回路の、データ蓄積装置内における位置付けを示す。
データ蓄積装置には、ACアダプターからのDC+5V入力202と、PoEからのDC±48V入力204の2系統の電源入力がある。DC+5V入力202はフューズと電源フィルタ206を介して、所定の定格を持ったDC+5Vの第1の給電入力308として給電切替回路200に入力される。DC±48V入力204は、DC−DCコンバータ208によって+5Vに変換されて、所定の定格を持ったDC+5Vの第2の給電入力318として給電切替回路200に入力される。
給電切替回路200は、第1の給電入力308と第2の給電入力318のうちの何れかを選択して、DC+5Vの給電出力320を内部電源系へ供給する。
【0017】
DC+5Vの給電出力320は、DC−DCコンバータ210およびスイッチング・レギュレータ212を介して、それぞれRS485等用のDC+5VおよびDC+3.3Vに変換され、またDC+3.3Vは、シリーズ・レギュレータ214および216を介して、それぞれDC+1.9VおよびDC+2.5Vに変換され、変換されたこれらの電圧は、データ蓄積装置を稼動させるための内部電源として使用される。
【0018】
図3は、本発明の第1の実施形態に係る給電切替回路200の回路構成を示す。 第1の給電入力P1 308は、ダイオード D1 302のアノード(陽極)に接続され、D1 302のカソード(陰極)は内部電源系への給電出力P 320に接続される。
第1の給電入力P1 308はまた、電界効果トランジスタ FET1 304のドレイン(D)に接続され、FET1 304のソース(S)は内部電源系への給電出力P 320に接続される。FET1 304のゲート(G)は、第2の給電入力P2 318に接続され、更に抵抗R1 306を介してグラウンド(接地電位)にも接続される。
【0019】
一方、第2の給電入力P2 318は、ダイオード D2 312のアノード(陽極)に接続され、D2 312のカソード(陰極)は内部電源系への給電出力P 320に接続される。
第2の給電入力P2 318はまた、電界効果トランジスタ FET2 314のドレイン(D)に接続され、FET2 314のソース(S)は内部電源系への給電出力P 320に接続される。FET2 314のゲート(G)は、第1の給電入力P1 308に接続され、更に抵抗R2 316を介してグラウンド(接地電位)にも接続される。
【0020】
次に、図3に示す第1の実施形態に係る給電切替回路200の動作について説明する。
第1の給電入力P1 308から給電がされ、第2の給電入力P2 318からは給電がされない場合は、ダイオードD1 302を通して給電出力P 320に+5V電圧が供給される。そうすると、FET1 304のゲート(G)には第2の給電入力P2 318が接続されているため当該ゲート(G)の電位は0となり、ソース(S)とゲート(G)との間に電位差が発生してFET1 304がOnとなる。FET1がOnになった後は、FET1を通して第1の給電入力P1 308から給電出力P 320に+5V電圧が供給される。この際、給電出力P 320における+5V電圧の電圧降下は、FET1のOn抵抗(約18mΩ)で発生する電圧分のみであり、ダイオードD1 302の比較的大きい順方向電圧(例えば、最大0.4V)による電圧降下と比べてはるかに小さい。
【0021】
逆に、第2の給電入力P2 318から給電がされ、第1の給電入力P1 308からは給電がされない場合は、ダイオードD2 312を通して給電出力P 320に+5V電圧が供給される。そうすると、FET2 314のゲート(G)には第1の給電入力P1 308が接続されているため当該ゲート(G)の電位は0となり、ソース(S)とゲート(G)との間に電位差が発生してFET2 314がOnとなる。FET2がOnになった後は、FET2を通して第2の給電入力P2 318から給電出力P 320に+5V電圧が供給される。この際、給電出力P 320における+5V電圧の電圧降下は、FET2のOn抵抗(約18mΩ)で発生する電圧分のみであり、ダイオードD2 312の比較的大きい順方向電圧(例えば、最大0.4V)による電圧降下と比べてはるかに小さい。
【0022】
第1の給電入力P1 308と第2の給電入力P2 318の双方に給電がされる場合は、FET1 304のゲート(G)およびFET2 314のゲート(G)の双方ともに+5V電圧が供給されるので、FET1 304およびFET2 314の双方ともOffになる。
この場合、第1の給電入力P1 308および第2の給電入力P2 318から、それぞれ、ダイオードD1 302およびダイオードD2 312を通して給電出力P 320に電圧が供給されようとするが、ダイオードによる電圧降下を経た後の電圧が高いほうの給電入力からの給電が選択される。したがって、ダイオードD1 302の順方向電圧を、ダイオードD2 312の順方向電圧より幾分小さなものにした場合には、結局は、第1の給電入力P1 308からダイオードD1 302を通して給電出力P 320に給電される。
第1の給電入力P1 308を主たる給電系統としたい場合は、この方法で、双方の給電入力からの給電が有効な場合に、常に第1の給電入力P1 308からの給電を選択することができる。
【0023】
次に、本発明の第2の実施形態として、給電入力が3系統以上である場合について説明する。
図4は、本発明の第2の実施形態に係る給電切替回路460の回路構成を示す。 第1の給電入力P1 408は、ダイオード D1 402のアノード(陽極)に接続され、D1 402のカソード(陰極)は内部電源系への給電出力P 450に接続される。
第1の給電入力P1 408はまた、電界効果トランジスタ FET1 404のドレイン(D)に接続され、FET1 404のソース(S)は内部電源系への給電出力P 450に接続される。
FET1 404のゲート(G)はさらに、第1の給電入力P1 408以外の全ての給電入力P2 418〜Pn 428から、それぞれダイオードD21、・・・、Dn1を介して接続され、更に抵抗R1 406を介してグラウンド(接地電位)にも接続される。
各ダイオードD21、・・・、Dn1は、カソード(陰極)側がFET1 404のゲート(G)に接続される。
【0024】
同様に、第2の給電入力P2 418は、ダイオード D2 412のアノード(陽極)に接続され、D1 412のカソード(陰極)は内部電源系への給電出力P 450に接続される
第2の給電入力P2 418はまた、電界効果トランジスタ FET2 414のドレイン(D)に接続され、FET2 414のソース(S)は内部電源系への給電出力P 450に接続される。
FET2 414のゲート(G)はさらに、第2の給電入力P2 418以外の全ての給電入力P1 408〜Pn 428から、それぞれダイオードD12、・・・、Dn2を介して接続され、更に抵抗R2 416を介してグラウンド(接地電位)にも接続される。各ダイオードD12、・・・、Dn2は、カソード(陰極)側がFET2 414のゲート(G)に接続される。
【0025】
このようにして、各給電入力について同様の回路構成をとっていき、第nの給電入力Pn 428は、ダイオード Dn 422のアノード(陽極)に接続され、Dn 422のカソード(陰極)は内部電源系への給電出力P 450に接続される。
第nの給電入力Pn 428はまた、電界効果トランジスタ FETn 424のドレイン(D)に接続され、FETn 424のソース(S)は内部電源系への給電出力P 450に接続される。
FETn 424のゲート(G)はさらに、第nの給電入力Pn 428以外の全ての給電入力P1 408、P2 418、・・・から、それぞれダイオードD1n、D2n、・・・を介して接続され、更に抵抗Rn 426を介してグラウンド(接地電位)にも接続される。各ダイオードD1n、D2n、・・・は、カソード(陰極)側がFETn 424のゲート(G)に接続される。
【0026】
次に、図4に示す第2の実施形態に係る給電切替回路460の動作について説明する。
第1の給電入力P1 408に給電がされ、その他の給電入力P2 418〜Pn 428には給電がされない場合は、ダイオードD1 402を通して給電出力P 450に+5V電圧が供給される。そうすると、FET1 404のゲート(G)には給電入力P2 418〜Pn 428がそれぞれダイオードを経由してOr接続されているため当該ゲート(G)の電位は0となり、ソース(S)とゲート(G)との間に電位差が発生してFET1 404がOnとなる。FET1がOnになった後は、FET1を通して第1の給電入力P1 408から給電出力P 450に+5V電圧が供給される。この際、給電出力P 450における+5V電圧の電圧降下は、FET1のOn抵抗(約18mΩ)で発生する電圧分のみであり、ダイオードD1 402の比較的大きい順方向電圧(例えば、最大0.4V)による電圧降下と比べてはるかに小さい。
【0027】
同様に、給電入力P2 418〜Pn 428の何れか1つに給電がされ、その他の給電入力には給電がされない場合も、同様の動作原理により、その給電入力に接続されたFETがOnとなる。当該FETがOnになった後は、On抵抗が小さい(約18mΩ)そのFETを通して給電出力P 450に+5V電圧が供給されるので、順方向電圧が比較的大きい(例えば、最大0.4V)ダイオードを通しての給電と比べて電圧降下がはるかに小さい。
【0028】
第1の給電入力P1 408へ給電がされ、それに加えて、その他の給電入力P2 418〜Pn 428のうちの少なくとも1つ(例えば第nの給電入力Pn 428)に給電がされる場合は、FET1 404のゲート(G)には、第nの給電入力Pn 428からダイオードDn1を介して+5V電圧が供給されるので、FET1 404はOffとなる。 また、FET2 414〜FETn 424の各々のゲート(G)には、第1の給電入力P1 408からそれぞれ対応するダイオードD12、・・・、D1nを介して+5V電圧が供給されるので、FET2 414〜FETn 424も全てOffとなる。すなわち、FET1 404〜FETn 424の全てがOffとなる。
この場合、第1の給電入力P1 408および第nの給電入力Pn 428から、それぞれ、ダイオードD1 402およびダイオードDn 422を通して給電出力P 450に電圧が供給されようとするが、ダイオードによる電圧降下を経た後の電圧が高いほうの給電入力からの給電が選択される。
したがって、ダイオードD1 402の順方向電圧を、他のダイオードD2 412〜Dn 422の順方向電圧より幾分小さなものにした場合には、結局は、第1の給電入力P1 408からダイオードD1 402を通して給電出力P 450に給電される。
第1の給電入力P1 408を主たる給電系統としたい場合は、この方法で、第1の給電入力P1 408を含む複数の給電入力からの給電が有効な場合に、常に第1の給電入力P1 408からの給電を選択することができる。
【0029】
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されないことは言うまでもない。上記実施形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。またその様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【0030】
102...クライアント(クライアント・コンピュータ、クライアント・システム)
104...クライアント(クライアント・コンピュータ、クライアント・システム)
106...中央監視サーバ(サーバ・コンピュータ、サーバ・システム)
110...データ蓄積装置
112...データ蓄積装置
120...現場機器
122...現場機器
124...現場機器
126...現場機器
130...設備
132...設備
140...プロセス監視現場
200...給電切替回路
202...ACアダプターからのDC+5V入力
204...PoEからのDC±48V入力
206...電源フィルタ
204...DC−DCコンバータ
210...DC−DCコンバータ
212...スイッチング・レギュレータ
214...シリーズ・レギュレータ
216...シリーズ・レギュレータ
302...ダイオード
304...FET(電界効果トランジスタ)
306...抵抗
308...給電入力
312...ダイオード
314...FET(電界効果トランジスタ)
316...抵抗
318...給電入力
320...給電出力
402...ダイオード
404...FET(電界効果トランジスタ)
406...抵抗
408...給電入力
412...ダイオード
414...FET(電界効果トランジスタ)
416...抵抗
418...給電入力
422...ダイオード
424...FET(電界効果トランジスタ)
426...抵抗
428...給電入力
450...給電出力
460...給電切替回路


【特許請求の範囲】
【請求項1】
第1給電入力と第2給電入力とから一方を選択してシステム内部電源に給電する回路であって、
前記第1給電入力と前記システム内部電源との間に、前記システム内部電源側が陰極側となるように接続された第1整流素子と、
前記第1整流素子と並列に、前記第1給電入力と前記システム内部電源との間に、スイッチングがオンになったとき前記第1給電入力から前記システム内部電源に電流が流れるように接続された第1スイッチング素子であって、当該第1スイッチング素子のスイッチ制御入力は前記第2給電入力に接続され、かつ、所定の抵抗を介して接地電位に接続された、第1スイッチング素子と、
前記第2給電入力と前記システム内部電源との間に、前記システム内部電源側が陰極側となるように接続された第2整流素子と、
前記第2整流素子と並列に、前記第2給電入力と前記システム内部電源との間に、スイッチングがオンになったとき前記第2給電入力から前記システム内部電源に電流が流れるように接続された第2スイッチング素子であって、当該第2スイッチング素子のスイッチ制御入力は前記第1給電入力に接続され、かつ、所定の抵抗を介して接地電位に接続された、第2スイッチング素子と、
を備える回路。
【請求項2】
前記第1整流素子および前記第2整流素子はダイオードである、請求項1に記載の回路。
【請求項3】
前記第1スイッチング素子および前記第2スイッチング素子はFET(電界効果トランジスタ)であり、前記システム内部電源側に前記FETのソース端子が接続され、前記スイッチ制御入力は前記FETのゲート端子である、請求項1に記載の回路。
【請求項4】
前記第1整流素子の順方向電圧が、前記第2整流素子の順方向電圧より所定の値以上小さいことを特徴とする、請求項1に記載の回路。
【請求項5】
3以上の給電入力のうちから一つを選択してシステム内部電源に給電する回路であって、
前記3以上の給電入力の各々の給電入力について、
当該給電入力と前記システム内部電源との間に、前記システム内部電源側が陰極側となるように接続された整流素子と、
前記整流素子と並列に、当該給電入力と前記システム内部電源との間に、スイッチングがオンになったとき当該給電入力から前記システム内部電源に電流が流れるように接続されたスイッチング素子であって、当該スイッチング素子のスイッチ制御入力は所定の抵抗を介して接地電位に接続された、スイッチング素子と、
当該給電入力の他の全ての給電入力のそれぞれと、前記スイッチ制御入力との間に、前記スイッチ制御入力側が陰極側となるように接続された、それぞれの整流素子と、
を備える回路。
【請求項6】
請求項1乃至5の何れかに記載の回路を備える装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate


【公開番号】特開2010−233424(P2010−233424A)
【公開日】平成22年10月14日(2010.10.14)
【国際特許分類】
【出願番号】特願2009−81150(P2009−81150)
【出願日】平成21年3月30日(2009.3.30)
【公序良俗違反の表示】
(特許庁注:以下のものは登録商標)
1.ETHERNET
【出願人】(507214083)メタウォーター株式会社 (277)
【Fターム(参考)】