絶縁トランスを用いた信号伝送回路および電力変換装置
【課題】絶縁トランスの巻線抵抗による発熱を抑えつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うとともに、１次側の電源電圧が低下した場合においても、２次側の出力の安全性を確保できるようにする。
【解決手段】変換回路ＫＵ１、ＫＤ１は、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ生成し、１次側の電源電圧が閾値以下になると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ阻止し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を繰り返し伝送する。
【解決手段】変換回路ＫＵ１、ＫＤ１は、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ生成し、１次側の電源電圧が閾値以下になると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ阻止し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を繰り返し伝送する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁トランスを用いた信号伝送回路および電力変換装置に関し、特に、絶縁トランスを介してスイッチング素子に信号を伝送する方法に適用して好適なものである。
【背景技術】
【０００２】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図６は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図６において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
【０００３】
そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。
【０００４】
一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。
【０００５】
図７は、図６の昇降圧コンバータの概略構成を示すブロック図である。
図７において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。
【０００６】
そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。
【０００７】
また、スイッチング素子ＳＷ２には、制御回路１１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。
【０００８】
図８は、昇圧動作時に図７のリアクトルＬに流れる電流の波形を示す図である。
図８において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。
【０００９】
一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。
ここで、スイッチング素子のオン時間（ＯＮ Ｄｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
ＶL／ＶH＝ＯＮ Ｄｕｔｙ（％） （１）
ただし、ＶLは電源電圧、ＶHは昇降圧後の電圧、ＯＮ Ｄｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。
【００１０】
ここで、実際には負荷の変動、電源電圧ＶLの変動などがあるので、昇降圧後の電圧ＶHを監視し、昇降圧後の電圧ＶHが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮ Ｄｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、絶縁トランスを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。
【００１１】
そして、絶縁トランスによる信号伝送では、１次巻線に流れる電流の微分に相当する電圧が得られるので、ロジック信号を伝送する場合には、キャリア信号伝送方式または状態遷移信号伝送方式にいる信号処理が行われる。
ここで、キャリア信号伝送方式では、伝送されるロジック信号の論理に基づいて振幅変調された高周波キャリア信号にて１次巻線を励磁し、２次巻線の出力電圧をローパスフィルタにて平滑してロジック信号が取り出される。
【００１２】
状態遷移信号伝送方式では、伝送されるロジック信号の状態遷移（ロジック信号の立ち上がりエッジおよび立ち下がりエッジ）を検出し、ロジック信号の立ち上がりでパルスを伝送するセット用絶縁トランスから得られるパルス信号でフリップフロップをセットし、ロジック信号の立ち下がりでパルスを伝送するリセット用絶縁トランスから得られるパルス信号でフリップフロップをリセットすることで、ロジック信号の状態が取り出される。
【００１３】
一方、微細加工技術を適用して形成された絶縁トランスは、銅線を用いた巻線型トランスに比べて、巻線の導体断面積が小さく、許容直流電流は遥かに少ない。この許容直流電流は、電流が流れることによって巻線の導体抵抗により発生する消費電力に起因して発生するジュール熱に応じて規定されている。このため、微細加工技術を適用して形成された絶縁トランスを用いる場合、絶縁トランスに電流を流す期間を短くして大電流を流すことにより、平均電流を許容直流電流以下にする必要がある。
ここで、キャリア信号伝送方式では、ロジック信号がハイレベルの期間に常にキャリア信号にて絶縁トランスが励磁され、絶縁トランスの巻線抵抗による発熱を抑えることができないことから、微細加工技術を適用して形成された絶縁トランスによる信号伝送では状態遷移信号伝送方式を用いることが提案されている。
【００１４】
図９は、空芯型絶縁トランスに適用される信号伝送回路の回路構成を示す図、図１０は、図９の信号伝送回路の各部の信号波形を示す図である。
図９および図１０において、信号伝送回路には、入力信号の立ち上がりエッジおよび立ち下がりエッジを検出する変換回路ＫＵ０、入力信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスＴＬ１およびパルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスＴＬ２が設けられている。
【００１５】
そして、変換回路ＫＵ０において、抵抗Ｒ１の一端はコンデンサＣ１を介して接地されるとともに、排他的論理和回路Ｕ１Ａの一方の入力端子に接続され、抵抗Ｒ１の他端は信号源Ｇに接続されている。また、排他的論理和回路Ｕ１Ａの他方の入力端子には信号源Ｇが接続される。また、否定論理積回路Ｕ３Ａの一方の入力端子には、排他的論理和回路Ｕ１Ａの出力端子がインバータＵ２Ａを介して接続されるとともに、否定論理積回路Ｕ３Ａの他方の入力端子には信号源Ｇが接続されている。さらに、否定論理積回路Ｕ３Ｂの一方の入力端子には、排他的論理和回路Ｕ１Ａの出力端子がインバータＵ２Ａを介して接続されるとともに、否定論理積回路Ｕ３Ｂの他方の入力端子には、インバータＵ２Ｂを介して信号源Ｇが接続されている。
【００１６】
また、セット用絶縁トランスＴＬ１には１次巻線Ｍ１および２次巻線Ｍ２が設けられ、リセット用絶縁トランスＴＬ２には１次巻線Ｍ３および２次巻線Ｍ４が設けられている。
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の両端はダイオードＤ１を介して接続されるとともに、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の一端は、Ｎチャンネル電界効果型トランジスタＴｒ１のドレインに接続され、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の他端は電源電位ＶCC１に接続されている。
【００１７】
また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３の両端はダイオードＤ２を介して接続されるとともに、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３の一端は、Ｎチャンネル電界効果型トランジスタＴｒ２のドレインに接続され、セット用絶縁トランスＴＬ２の１次巻線Ｍ１の他端は電源電位ＶCC１に接続されている。
そして、否定論理積回路Ｕ３Ａの出力端子はインバータＵ２Ｃを介してＮチャンネル電界効果型トランジスタＴｒ１のゲートに接続されるとともに、否定論理積回路Ｕ３Ｂの出力端子はインバータＵ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに接続されている。
【００１８】
そして、演算増幅器Ｕ４Ａの非反転入力端子は、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の一端に接続されるとともに、抵抗Ｒ３を介して電源電位ＶCC２に接続され、演算増幅器Ｕ４Ａの反転入力端子は、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の他端に接続されるとともに、抵抗Ｒ２を介して接地されている。
また、演算増幅器Ｕ４Ｂの非反転入力端子は、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の一端に接続されるとともに、抵抗Ｒ５を介して電源電位ＶCC２に接続され、演算増幅器Ｕ４Ｂの反転入力端子は、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の他端に接続されるとともに、抵抗Ｒ４を介して接地されている。
【００１９】
また、演算増幅器Ｕ４Ａの出力端子はフリップフロップＵ５Ａのクロック端子ＣＬＫに接続され、演算増幅器Ｕ４Ｂの出力端子はフリップフロップＵ５Ａのリセット端子ＣＬＲに接続されている。また、フリップフロップＵ５Ａの入力端子Ｄは電源電位ＶCC２に接続されるとともに、フリップフロップＵ５Ａの非反転出力端子Ｑは抵抗Ｒ６を介して接地されている。
【００２０】
そして、信号源Ｇにて生成された入力信号Ｓ３（図１０（ａ））は、抵抗Ｒ１およびコンデンサＣ１からなる遅延回路にて遅延させられ、入力信号Ｓ３と、この入力信号Ｓ３を遅延させた信号とが排他的論理和回路Ｕ１Ａに入力され、排他的論理和回路Ｕ１Ａにて排他論理和がとられることにより、入力信号Ｓ３の論理値“０”から論理値“１”への立ち上がりエッジまたは論理値“１”から論理値“０”への立ち下がりエッジに同期したエッジ信号Ｓ１１が抽出される（図１０（ｂ））。そして、このエッジ信号Ｓ１１は、インバータＵ２Ａを介して否定論理積回路Ｕ３Ａ、Ｕ３Ｂに入力されるとともに、否定論理積回路Ｕ３Ａには入力信号Ｓ３が入力され、否定論理積回路Ｕ３ＢにはインバータＵ２Ｂを介して入力信号Ｓ３が入力される。
【００２１】
そして、否定論理積回路Ｕ３Ａにてエッジ信号Ｓ１１と入力信号Ｓ３との否定論理積がとられることにより、立ち上がりエッジパルスＳ１２が生成されるとともに（図１０（ｃ））、論理積回路Ｕ３Ｂにてエッジ信号Ｓ１１と入力信号Ｓ３の反転信号との否定論理積がとられることにより、論理積回路Ｕ３Ｂにて立ち下がりエッジパルスＳ１３が生成される（図１０（ｄ））。
【００２２】
そして、否定論理積回路Ｕ３Ａにて生成された立ち上がりエッジパルスＳ１２はインバータＵ２Ｃを介してＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されるとともに、否定論理積回路Ｕ３Ｂにて生成された立ち下がりエッジパルスＳ１３はインバータＵ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力され、入力信号Ｓ３の立ち上がりと立ち下がりとでは、セット用絶縁トランスＴＬ１の１次巻線Ｍ１およびリセット用絶縁トランスＴＬ２の１次巻線Ｍ３に流れるパルス電流のタイミングが互いに異なるような動作を行うことができる。
【００２３】
そして、立ち上がりエッジパルスＳ１２がＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ１がオンし、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁される。また、立ち下がりエッジパルスＳ１３がＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ２がオンし、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁される。
【００２４】
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁されると、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に起電力が発生し、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に発生した起電力は、演算増幅器Ｕ４Ａに導かれる。また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁されると、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に起電力が発生し、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に発生した起電力は、演算増幅器Ｕ４Ｂに導かれる。
【００２５】
そして、入力信号Ｓ３の立ち上がりエッジでは、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＡからパルスＳ９が送出され（図１０（ｅ））、入力信号Ｓ３の立ち下がりエッジでは、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＢからパルスＳ１０が送出される（図１０（ｆ））。そして、これらのパルスＳ９、Ｓ１０がフリップフロップＵ５Ａに入力されると、演算増幅器Ｕ４ＡからのパルスＳ９にてフリップフロップＵ５Ａがセットされるとともに、演算増幅器Ｕ４ＢからのパルスＳ１０にてフリップフロップＵ５Ａがリセットされ、送信側の入力信号Ｓ３が復元された出力信号Ｓ８がフリップフロップＵ５Ａから出力される（図１０（ｇ））。
【００２６】
また、特許文献１には、半導体集積回路の内部電源電圧のレベル低下を防止するために、内部電源電圧ＶＤＤのレベルが低下した際に動作し、外部電源電圧ＶCCから内部電源電圧ＶＤＤを強制的に発生する内部電源補償回路を半導体集積回路に設ける方法が開示されている。
また、特許文献２には、ゲートに電源電圧、ソースにリセット入力を与えながら、ドレイン出力電流によって電源電圧の低下をＭＯＳトランジスタにて検出し、このＭＯＳトランジスタの検出出力によりセットさせてリセット出力を保持させるとともに、リセット入力によりリセットさせてリセット出力の保持を解除させる方法が開示されている。
【特許文献１】特開平６−２６６４５２号公報
【特許文献２】特開昭６３−２７１１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかしながら、図９の信号伝送回路では、１次側の電源電圧のみが低下または遮断され、変換回路ＫＵ０から立ち上がりエッジパルスＳ１２が送出された後に立ち下がりエッジパルスＳ１３を送出できなくなると、フリップフロップＵ５Ａの出力がハイレベルを維持されたままになり、図７のＩＧＢＴ１１０５、１１０６に電流が流れ続けるという問題があった。
そこで、本発明の目的は、絶縁トランスの巻線抵抗による発熱を抑えつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うとともに、１次側の電源電圧が低下した場合においても、２次側の出力の安全性を確保することが可能な絶縁トランスを用いた信号伝送回路および電力変換装置を提供することである。
【課題を解決するための手段】
【００２８】
上述した課題を解決するために、請求項１記載の絶縁トランスを用いた信号伝送回路によれば、入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を生成する変換回路と、前記入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を伝送する絶縁トランスと、前記絶縁トランスの２次巻線に発生する電圧パルスのタイミングに基づいて前記入力信号を復元する復元回路とを備え、前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、前記入力信号の立ち上がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することを特徴とする。
【００２９】
また、請求項２記載の絶縁トランスを用いた信号伝送回路によれば、入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を生成する変換回路と、前記入力信号の立ち上がりエッジに応じたパルス信号を伝送するセット用絶縁トランスと、前記入力信号の立ち下がりエッジに応じたパルス信号を伝送するリセット用絶縁トランスと、前記セット用絶縁トランスの２次巻線および前記リセット用絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記入力信号を復元する復元回路とを備え、前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号が前記セット用絶縁トランスに送られるのを阻止し、前記入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を前記リセット用絶縁トランスに繰り返し伝送することを特徴とする。
【００３０】
また、請求項３記載の絶縁トランスを用いた信号伝送回路によれば、前記変換回路は、１次側の電源電圧が閾値以下になると動作する発振回路を備え、前記入力信号を前記発振回路の出力信号に切り替えることを特徴とする。
また、請求項４記載の電力変換装置によれば、負荷へ流入する電流を通電および遮断するスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を伝送する絶縁トランスと、前記絶縁トランスの２次巻線に発生する電圧パルスのタイミングに基づいて前記入力信号を復元する復元回路とを備え、前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、前記入力信号の立ち上がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することを特徴とすることを特徴とする。
【００３１】
また、請求項５記載の電力変換装置によれば、負荷へ流入する電流を通電および遮断するスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスと、前記セット用絶縁トランスの２次巻線および前記リセット用絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記パルス信号を前記駆動回路側で復元する復元回路とを備え、前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号が前記セット用絶縁トランスに送られるのを阻止し、前記入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を前記リセット用絶縁トランスに繰り返し伝送することを特徴とする。
【発明の効果】
【００３２】
以上説明したように、本発明によれば、入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を絶縁トランスにて伝送させることにより、入力信号がハイレベルの期間に常にキャリア信号にて絶縁トランスが励磁されるのを防止することができ、絶縁トランスの巻線抵抗による発熱を抑えることが可能となる。また、１次側の電源電圧が閾値以下になると、入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することにより、１次側の電源電圧のみが低下または遮断された場合においても、入力信号の立ち上がりエッジのみが復元され、入力信号の立ち下がりエッジが復元されない状態が継続するのを防止することができ、スイッチング素子が導通したまま負荷に電流が流れ続けるのを防止することが可能となる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態に係る信号伝送回路について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る信号伝送回路が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００３４】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００３５】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００３６】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。
【００３７】
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
【００３８】
また、制御回路１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ生成する変換回路ＫＵ１、ＫＤ１および空芯型絶縁トランスＴＵ１、ＴＤ１の２次巻線に発生する電圧パルスのレベルに基づいてゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０を復元する復元回路ＰＵ１、ＰＤ１が設けられている。
【００３９】
ここで、変換回路ＫＵ１、ＫＤ１は、１次側の電源電圧が閾値以下になると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ阻止し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を繰り返し伝送することができる。ここで、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を繰り返し伝送することができるようにするために、１次側の電源電圧が閾値以下になると動作する発振回路を変換回路ＫＵ１、ＫＤ１にそれぞれ設け、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０を発振回路の出力信号に切り替えるようにしてもよい。
【００４０】
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ゲートドライブ用ＰＷＭ信号ＳＵ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して復元回路ＰＵ１に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。
【００４１】
一方、下アーム３側において、ゲートドライブ用ＰＷＭ信号ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して復元回路ＰＤ１に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。
【００４２】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の２次巻線には、２次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、２次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。
【００４３】
また、空芯型絶縁トランスＴＵ１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよく、空芯型絶縁トランスＴＤ１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＤ１をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよい。
【００４４】
そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０を生成し、変換回路ＫＤ１、ＫＵ１にそれぞれ入力する。そして、変換回路ＫＵ１、ＫＤ１は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０がＣＰＵ４からそれぞれ入力されると、１次側の電源電圧を監視しながら、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたゲートドライブ用パルス信号ＳＵ１、ＳＤ１をそれぞれ生成し、このゲートドライブ用パルス信号ＳＵ１、ＳＤ１に基づいて、絶縁トランスＴＤ１、ＴＵ１の１次巻線に励磁電流が流れるように空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ駆動することができる。
【００４５】
そして、変換回路ＫＵ１、ＫＤ１は、１次側の電源電圧が閾値以下になると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジに応じたパルス信号ＳＵ１、ＳＤ１が空芯型絶縁トランスＴＵ１、ＴＤ１に送られるのをそれぞれ阻止し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を空芯型絶縁トランスＴＵ１、ＴＤ１にそれぞれ繰り返し送ることができる。
【００４６】
そして、ゲートドライブ用パルス信号ＳＤ１、ＳＵ１に基づいて絶縁トランスＴＤ１、ＴＵ１が駆動されると、空芯型絶縁トランスＴＤ１、ＴＵ１は、このゲートドライブ用パルス信号ＳＤ１、ＳＵ１を復元回路ＰＵ１、ＰＤ１にそれぞれ絶縁伝送する。そして、復元回路ＰＵ１、ＰＤ１は、ゲートドライブ用パルス信号ＳＤ１、ＳＵ１が空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して絶縁伝送されると、このゲートドライブ用パルス信号ＳＤ１、ＳＵ１に基づいて元のゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０をそれぞれ復元し、保護機能付きゲートドライバＩＣ７、８にそれぞれ入力する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子をそれぞれ駆動することにより、ＩＧＢＴ５、６をそれぞれスイッチング動作させる。
【００４７】
ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。
【００４８】
なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
【００４９】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上させることが可能となる。
【００５０】
また、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を空芯型絶縁トランスＴＵ１、ＴＤ１を介して伝送し、空芯型絶縁トランスＴＵ１、ＴＤ１の２次側でゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０を復元することにより、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が長い場合においても、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線および２次巻線に電流を流す期間を短くすることが可能となる。このため、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線と２次巻線とを微細加工技術によって形成したために、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線および２次巻線の導体断面積が小さくなった場合においても、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線に流れる平均励磁電流を許容直流電流以下にすることができ、ジュール熱に起因する１次巻線の溶断を防止することができる。
【００５１】
また、１次側の電源電圧が閾値以下になると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ阻止し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を繰り返し伝送することにより、１次側の電源電圧のみが低下または遮断された場合においても、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジのみが復元され、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジが復元されない状態が継続するのを防止することができ、ＩＧＢＴ６、５が導通したまま電流が流れ続けるのを防止することが可能となる。
【００５２】
図２（ａ）は、図１の空芯型絶縁トランスの概略構成の一例を示す断面図、図２（ｂ）は、図１の空芯型絶縁トランスの概略構成の一例を示す平面図である。
図２において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には１次コイルパターン１４が形成されている。そして、１次コイルパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次コイルパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次コイルパターン１７が形成され、２次コイルパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次コイルパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次コイルパターン１７の中心にボンディングワイヤを接続することにより、２次コイルパターン１７からの引き出しを行うことができる。
【００５３】
なお、例えば、１次コイルパターン１４および２次コイルパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
そして、１次コイルパターン１４に印加された電流により生成された磁束φ＝Ｌ１＊Ｉ１の大部分が２次コイルパターン１７の鎖交磁束となり、２次コイルパターン１７の両端には、ｄφ／ｄＴに比例するＭ２１＊ｄＩ１／ｄＴの電圧が得られる。ただし、Ｌ１は１次コイルパターン１４の自己インダクタンス、Ｉ１は１次コイルパターン１４に流れる電流、Ｍ２１は１次コイルパターン１４と２次コイルパターン１７の相互インダクタンスである。
【００５４】
図３は、図１の空芯型絶縁トランスに用いられる信号伝送回路の概略構成を示すブロック図である。なお、以下の説明では、図２の変換回路ＫＵ１を例にとって説明するが、変換回路ＫＤ１についても同様に構成することができる。
図３において、変換回路ＫＵ１には、１次側の電源電圧を監視する電源電圧監視回路２１、周波数ｆの発振信号Ｓ２を生成する内部発振回路２２、１次側の電源電圧が閾値以下になった場合に入力信号Ｓ３を発振信号Ｓ２に切り替える信号切替回路２３、入力信号Ｓ３または発振信号Ｓ２の立ち上がりエッジに応じたパルス信号Ｓ４を生成する立ち上がりパルス生成回路２４、入力信号Ｓ３または発振信号Ｓ２の立ち下がりエッジに応じたパルス信号Ｓ６を生成する立ち下がりパルス生成回路２６および１次側の電源電圧が閾値以下になった場合に入力信号Ｓ３または発振信号Ｓ２の立ち上がりエッジに応じたパルス信号Ｓ４を阻止するゲート回路２５が設けられている。なお、入力信号Ｓ３としては、図１のゲートドライブ用ＰＷＭ信号ＳＵ０を用いることができる。
【００５５】
そして、電源電圧監視回路２１は、１次側の電源電圧ＶCCを監視し、１次側の電源電圧ＶCCが閾値を越える場合、内部発振回路２２の動作を停止させるとともに、信号切替回路２３にて入力信号Ｓ３を選択させ、さらにゲート回路２５を導通状態に設定する。なお、電源電圧ＶCCの閾値としては、定格電圧範囲よりも若干小さいが、信号伝送が十分に可能な値を用いることができる。
【００５６】
そして、入力信号Ｓ３が変換回路ＫＵ１に入力されると、信号切替回路２３を介して立ち上がりパルス生成回路２４および立ち下がりパルス生成回路２６に入力信号Ｓ３が送られる。そして、立ち上がりパルス生成回路２４は、入力信号Ｓ３を受け取ると、入力信号Ｓ３の立ち上がりエッジに応じたパルス信号Ｓ４を生成し、ゲート回路２５に入力する。そして、ゲート回路２５は、パルス信号Ｓ４を立ち上がりパルス生成回路２４から受け取ると、そのパルス信号Ｓ４を反転させたパルス信号Ｓ５を出力する。
【００５７】
また、立ち下がりパルス生成回路２６は、入力信号Ｓ３を受け取ると、入力信号Ｓ３の立ち下がりエッジに応じたパルス信号Ｓ６を生成して外部に出力する。
一方、１次側の電源電圧ＶCCが閾値以下の場合、電源電圧監視回路２１は、内部発振回路２２を動作させるとともに、信号切替回路２３にて発振信号Ｓ２を選択させ、さらにゲート回路２５を阻止状態に設定する。
【００５８】
そして、信号切替回路２３にて発振信号Ｓ２が選択されると、立ち上がりパルス生成回路２４および立ち下がりパルス生成回路２６に発振信号Ｓ２が送られる。そして、立ち上がりパルス生成回路２４は、発振信号Ｓ２を受け取ると、発振信号Ｓ２の立ち上がりエッジに応じたパルス信号Ｓ４を生成し、ゲート回路２５に入力する。そして、ゲート回路２５は、パルス信号Ｓ４を立ち上がりパルス生成回路２４から受け取ると、そのパルス信号Ｓ４が出力されるのを阻止する。
また、立ち下がりパルス生成回路２６は、発振信号Ｓ２を受け取ると、発振信号Ｓ２の立ち下がりエッジに応じたパルス信号Ｓ６を生成して外部に出力する。
【００５９】
図４は、図１の空芯型絶縁トランスに用いられる信号伝送回路の回路構成を示す図、図５は、図４の信号伝送回路の各部の信号波形を示す図である。
図４および図５において、図３の電源電圧監視回路２１にはツェナーダイオードＺＤ１、抵抗Ｒ１１〜Ｒ１３およびコンパレータＩＣ１、図３の内部発振回路２２には否定論理積回路ＩＣ４、抵抗Ｒ１４およびコンデンサＣ１、図３の信号切替回路２３には否定論理積回路ＩＣ３、ＩＣ５、図３の立ち上がりパルス生成回路２４には抵抗Ｒ１５、コンデンサＣ２、排他的論理和回路ＩＣ７、インバータＩＣ８および否定論理積回路ＩＣ１０、立ち下がりパルス生成回路２６にはインバータＩＣ９、ＩＣ１３および否定論理積回路ＩＣ１１、図３のゲート回路２５には否定論理積回路ＩＣ１２を設けることができる。
【００６０】
ここで、変換回路ＫＵ１において、抵抗Ｒ１１とツェナーダイオードＺＤ１とは互いに直列接続されるとともに、抵抗Ｒ１３、Ｒ１２は互いに直列接続され、電源電圧ＶCCは抵抗Ｒ１１およびツェナーダイオードＺＤ１を順次介して接地されるとともに、抵抗Ｒ１３、Ｒ１２を順次介して接地されている。
そして、コンパレータＩＣ１の反転入力端子には抵抗Ｒ１３、Ｒ１２の接続点が接続され、コンパレータＩＣ１の非反転入力端子には抵抗Ｒ１１とツェナーダイオードＺＤ１との接続点が接続されている。
【００６１】
そして、否定論理積回路ＩＣ３の一方の入力端子には信号源Ｇが接続されるとともに、否定論理積回路ＩＣ３の他方の入力端子にはコンパレータＩＣ１の出力端子が接続されている。また、否定論理積回路ＩＣ４の一方の入力端子にはインバータＩＣ２を介してコンパレータＩＣ１の出力端子が接続されるとともに、否定論理積回路ＩＣ４の他方の入力端子はコンデンサＣ１を介して接地されている。また、否定論理積回路ＩＣ５の一方の入力端子には否定論理積回路ＩＣ３の出力端子が接続されるとともに、否定論理積回路ＩＣ５の他方の入力端子には否定論理積回路ＩＣ４の出力端子が接続され、さらに否定論理積回路ＩＣ５の他方の入力端子は抵抗Ｒ１４およびコンデンサＣ１を介して接地されている。
【００６２】
そして、排他的論理和回路ＩＣ７の一方の入力端子には抵抗Ｒ１５を介して否定論理積回路ＩＣ５の出力端子が接続されるとともに、コンデンサＣ２を介して接地されている。また、排他的論理和回路ＩＣ７の他方の入力端子には否定論理積回路ＩＣ５の出力端子が接続されている。また、否定論理積回路ＩＣ１０の一方の入力端子には、排他的論理和回路ＩＣ７の出力端子がインバータＩＣ８を介して接続されるとともに、否定論理積回路ＩＣ１０の他方の入力端子には否定論理積回路ＩＣ５の出力端子が接続されている。さらに、否定論理積回路ＩＣ１１の一方の入力端子には、排他的論理和回路ＩＣ７の出力端子がインバータＩＣ８を介して接続されるとともに、否定論理積回路ＩＣ１１の他方の入力端子には、インバータＩＣ９を介して否定論理積回路ＩＣ５の出力端子が接続されている。
【００６３】
そして、電源電圧ＶCCは抵抗Ｒ１３、Ｒ１２にて分圧され、その分圧値ＶｂがコンパレータＩＣ１にてツェナーダイオードＺＤ１のツェナー電圧Ｖｚと比較される。そして、時刻ｔ１において、抵抗Ｒ１３、Ｒ１２にて分圧された電源電圧ＶCCの分圧値Ｖｂがツェナー電圧Ｖｚを越える場合（図５（ａ））、コンパレータＩＣ１から出力される監視信号Ｓ１はハイレベルとなり（図５（ｂ））、そのコンパレータＩＣ１の出力がインバータＩＣ２にて反転されて否定論理積回路ＩＣ４の一方の入力端子に入力され、否定論理積回路ＩＣ４の一方の入力端子はロウレベルとなる。そして、否定論理積回路ＩＣ４の一方の入力端子がロウレベルとなると、否定論理積回路ＩＣ４から出力される発振信号Ｓ２はハイレベルに固定され（図５（ｄ））、否定論理積回路ＩＣ５の一方の入力端子はハイレベルになる。
【００６４】
また、コンパレータＩＣ１の出力は否定論理積回路ＩＣ３の一方の入力端子に入力され、否定論理積回路ＩＣ３の一方の入力端子がハイレベルになる。
そして、否定論理積回路ＩＣ３、ＩＣ５の一方の入力端子がそれぞれハイレベルの状態で、入力信号Ｓ３が変換回路ＫＵ１に入力されると（図５（ｃ））、入力信号Ｓ３が否定論理積回路ＩＣ３、ＩＣ５にてそれぞれ反転され、元の入力信号Ｓ３が合成信号Ｓ７として出力される（図５（ｅ））。
【００６５】
そして、否定論理積回路ＩＣ３、ＩＣ５を通過した入力信号Ｓ３は、抵抗Ｒ１５およびコンデンサＣ２からなる遅延回路にて遅延させられ、入力信号Ｓ３と、この入力信号Ｓ３を遅延させた信号とが排他的論理和回路ＩＣ７に入力され、排他的論理和回路ＩＣ７にて排他論理和がとられることにより、入力信号Ｓ３の論理値“０”から論理値“１”への立ち上がりエッジまたは論理値“１”から論理値“０”への立ち下がりエッジに同期したエッジ信号Ｓ１１が抽出される。そして、このエッジ信号Ｓ１１は、インバータＩＣ８を介して否定論理積回路ＩＣ１０、ＩＣ１１に入力されるとともに、否定論理積回路ＩＣ１０には元の入力信号Ｓ３が合成信号Ｓ７として入力され、否定論理積回路ＩＣ１１にはインバータＩＣ９を介して元の入力信号Ｓ３が合成信号Ｓ７として入力される。
【００６６】
そして、時刻ｔ１において、否定論理積回路ＩＣ１０にてエッジ信号Ｓ１１と合成信号Ｓ７との否定論理積がとられることにより、立ち上がりエッジパルスＳ４が生成されるとともに（図５（ｆ））、時刻ｔ２において、論理積回路ＩＣ１１にてエッジ信号Ｓ１１と合成信号Ｓ７の反転信号との否定論理積がとられることにより、論理積回路ＩＣ１１にて立ち下がりエッジパルスＳ６が生成される（図５（ｈ））。
【００６７】
そして、立ち上がりエッジパルスＳ４は否定論理積回路ＩＣ１２の一方の入力端子に入力され、コンパレータＩＣ１から出力される監視信号Ｓ１がハイレベルになると、否定論理積回路ＩＣ１２の他方の入力端子がハイレベルになることから、立ち上がりエッジパルスＳ４は否定論理積回路ＩＣ１２にて反転されて否定論理積回路ＩＣ１２から出力される（図５（ｇ））。
【００６８】
そして、否定論理積回路ＩＣ１２から出力された信号Ｓ５はインバータＵ２Ｃにてさらに反転され、立ち上がりエッジパルスＳ１２としてＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されるとともに、否定論理積回路ＩＣ１１にて生成された立ち下がりエッジパルスＳ６はインバータＩＣ１３、Ｕ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに立ち下がりエッジパルスＳ１３として入力される。
【００６９】
そして、立ち上がりエッジパルスＳ１２がＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ１がオンし、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁される。また、立ち下がりエッジパルスＳ１３２がＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ２がオンし、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁される。
【００７０】
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁されると、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に起電力が発生し、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に発生した起電力は、演算増幅器Ｕ４Ａに導かれる。また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁されると、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に起電力が発生し、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に発生した起電力は、演算増幅器Ｕ４Ｂに導かれる。
【００７１】
そして、入力信号Ｓ３の立ち上がりエッジでは、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＡからパルスＳ９が送出され、入力信号Ｓ３の立ち下がりエッジでは、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＢからパルスＳ１０が送出される。そして、これらのパルスＳ９、Ｓ１０がフリップフロップＵ５Ａに入力されると、演算増幅器Ｕ４ＡからのパルスＳ９にてフリップフロップＵ５Ａがセットされるとともに、演算増幅器Ｕ４ＢからのパルスＳ１０にてフリップフロップＵ５Ａがリセットされ、送信側の入力信号Ｓ３が復元された出力信号Ｓ８がフリップフロップＵ５Ａから出力される（図５（ｉ））。
【００７２】
そして、時刻ｔ４において、電源電圧ＶCCが低下し、抵抗Ｒ１３、Ｒ１２にて分圧された電源電圧ＶCCの分圧値Ｖｂがツェナー電圧Ｖｚ以下になると（図５（ａ））、コンパレータＩＣ１から出力される監視信号Ｓ１はロウレベルとなり（図５（ｂ））、そのコンパレータＩＣ１の出力がインバータＩＣ２にて反転されて否定論理積回路ＩＣ４の一方の入力端子に入力され、否定論理積回路ＩＣ４の一方の入力端子はハイレベルとなる。そして、否定論理積回路ＩＣ４の一方の入力端子がハイレベルとなると、否定論理積回路ＩＣ４から出力される発振信号Ｓ２は所定の周期でハイレベルとロウレベルとを繰り返し（図５（ｄ））、時刻ｔ４において、否定論理積回路ＩＣ５の一方の入力端子はロウレベルになる。
【００７３】
また、コンパレータＩＣ１の出力は否定論理積回路ＩＣ３の一方の入力端子に入力され、否定論理積回路ＩＣ３の一方の入力端子がロウレベルになる。
そして、否定論理積回路ＩＣ３の一方の入力端子がロウレベルになると、否定論理積回路ＩＣ３の出力はハイレベルに固定され、入力信号Ｓ３が否定論理積回路ＩＣ３にて阻止されるとともに、否定論理積回路ＩＣ５の一方の入力端子がハイレベルになる。そして、否定論理積回路ＩＣ５の一方の入力端子がハイレベルの状態で、発振信号Ｓ２が否定論理積回路ＩＣ５の他方の入力端子に入力されると、発振信号Ｓ２が合成信号Ｓ７として出力される（図５（ｅ））。
【００７４】
そして、否定論理積回路ＩＣ５を通過した発振信号Ｓ２は、抵抗Ｒ１５およびコンデンサＣ２からなる遅延回路にて遅延させられ、発振信号Ｓ２と、この発振信号Ｓ２を遅延させた信号とが排他的論理和回路ＩＣ７に入力され、排他的論理和回路ＩＣ７にて排他論理和がとられることにより、発振信号Ｓ２の論理値“０”から論理値“１”への立ち上がりエッジまたは論理値“１”から論理値“０”への立ち下がりエッジに同期したエッジ信号Ｓ１１が抽出される。そして、このエッジ信号Ｓ１１は、インバータＩＣ８を介して否定論理積回路ＩＣ１０、ＩＣ１１に入力されるとともに、否定論理積回路ＩＣ１０には元の発振信号Ｓ２が合成信号Ｓ７として入力され、否定論理積回路ＩＣ１１にはインバータＩＣ９を介して元の発振信号Ｓ２が合成信号Ｓ７として入力される。
【００７５】
そして、時刻ｔ４、ｔ６、ｔ８において、論理積回路ＩＣ１１にてエッジ信号Ｓ１１と合成信号Ｓ７の反転信号との否定論理積がとられることにより、論理積回路ＩＣ１１にて立ち下がりエッジパルスＳ６が生成されるとともに（図５（ｈ））、時刻ｔ５、ｔ７において、否定論理積回路ＩＣ１０にてエッジ信号Ｓ１１と合成信号Ｓ７との否定論理積がとられることにより、立ち上がりエッジパルスＳ４が生成される（図５（ｆ））。
【００７６】
そして、立ち上がりエッジパルスＳ４は否定論理積回路ＩＣ１２の一方の入力端子に入力され、コンパレータＩＣ１から出力される監視信号Ｓ１がロウレベルになると、否定論理積回路ＩＣ１２の他方の入力端子がロウレベルになることから、否定論理積回路ＩＣ１２の出力はハイレベルに固定され、立ち上がりエッジパルスＳ４の出力が阻止される（図５（ｇ））。
【００７７】
そして、否定論理積回路ＩＣ１２から出力された信号Ｓ５はインバータＵ２Ｃにて反転され、Ｎチャンネル電界効果型トランジスタＴｒ１のゲートがロウレベルになるとともに、否定論理積回路ＩＣ１１にて生成された立ち下がりエッジパルスＳ６はインバータＩＣ１３、Ｕ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに立ち下がりエッジパルスＳ１３として入力される。
【００７８】
そして、Ｎチャンネル電界効果型トランジスタＴｒ１のゲートがロウレベルになると、Ｎチャンネル電界効果型トランジスタＴｒ１がオフし、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の励磁が阻止される。また、立ち下がりエッジパルスＳ１３２がＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ２がオンし、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁される。
【００７９】
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の励磁が阻止されると、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に起電力が発生するのが阻止され。また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁されると、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に起電力が発生し、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に発生した起電力は、演算増幅器Ｕ４Ｂに導かれる。
【００８０】
そして、発振信号Ｓ２の立ち上がりエッジでは、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の端子電圧が固定され、演算増幅器Ｕ４ＡからのパルスＳ９の送出が阻止され、発振信号Ｓ２の立ち下がりエッジでは、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＢからパルスＳ１０が送出される。そして、演算増幅器Ｕ４ＢからのパルスＳ１０がフリップフロップＵ５Ａに入力されると、フリップフロップＵ５Ａがリセットされ、フリップフロップＵ５Ａの出力がロウレベルに強制的に移行される（図５（ｉ））。
【図面の簡単な説明】
【００８１】
【図１】本発明の一実施形態に係る信号伝送回路が適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図２】図２（ａ）は、図１の空芯型絶縁トランスの概略構成の一例を示す断面図、図２（ｂ）は、図１の空芯型絶縁トランスの概略構成の一例を示す平面図である。
【図３】図１の空芯型絶縁トランスに用いられる信号伝送回路の概略構成を示すブロック図である。
【図４】図１の空芯型絶縁トランスに用いられる信号伝送回路の回路構成を示す図である。
【図５】図４の信号伝送回路の各部の信号波形を示す図である。
【図６】従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
【図７】図６の昇降圧コンバータの概略構成を示すブロック図である。
【図８】昇圧動作時に図７のリアクトルに流れる電流の波形を示す図である。
【図９】空芯型絶縁トランスに適用される信号伝送回路の回路構成を示す図である。
【図１０】図９の信号伝送回路の各部の信号波形を示す図である。
【符号の説明】
【００８２】
１ 制御回路
２ 上アーム
３ 下アーム
４ ＣＰＵ
５、６ ＩＧＢＴ
７、８ 保護機能付きゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３ 空芯型絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２、Ｄ１、Ｄ２ ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２、Ｒ１〜Ｒ６、Ｒ１１〜Ｒ１５ 抵抗
ＣＵ、ＣＤ アナゴグＰＷＭ変換器
ＫＵ１、ＫＤ１ 変換回路
ＰＵ１、ＰＤ１ 復元回路
１１ 基板
１２ 引き出し配線層
１３ 引き出し部
１４ １次コイルパターン
１５ 平坦化膜
１７ ２次コイルパターン
１８ 保護膜
１９ 開口部
２１ 電源電圧監視回路
２２ 内部発振回路
２３ 信号切替回路
２４ 立ち上がりパルス生成回路
２５ ゲート回路
２６ 立ち下がりパルス生成回路
Ｌ１１ セット用絶縁トランス
Ｌ１２ リセット用絶縁トランス
ＺＤ１ ツェナーダイオード
ＩＣ１ コンパレータ
ＩＣ２、ＩＣ８、ＩＣ９、ＩＣ１３、Ｕ２Ｃ、Ｕ２Ｄ インバータ
ＩＣ３〜ＩＣ５、ＩＣ１０〜ＩＣ１２ 否定論理積回路
Ｃ１、Ｃ２ コンデンサ
ＩＣ７ 排他的論理和回路
Ｔｒ１、Ｔｒ２ Ｎチャンネル電界効果型トランジスタ
Ｕ４Ａ、Ｕ４Ｂ 演算増幅器
Ｕ５Ａ フリップフロップ
【技術分野】
【０００１】
本発明は絶縁トランスを用いた信号伝送回路および電力変換装置に関し、特に、絶縁トランスを介してスイッチング素子に信号を伝送する方法に適用して好適なものである。
【背景技術】
【０００２】
近年の車両機器では、高効率化および省エネ対策を図るために、駆動力を生む電動機の駆動システムに、昇降圧コンバータおよびインバータの搭載が行われている。
図６は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図６において、車両駆動システムには、昇降圧コンバータ１１０２に電力を供給する電源１１０１、電圧の昇降圧を行う昇降圧コンバータ１１０２、昇降圧コンバータ１１０２から出力された電圧を３相電圧に変換するインバータ１１０３および車両を駆動する電動機１１０４が設けられている。なお、電源１１０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。
【０００３】
そして、車両駆動時には、昇降圧コンバータ１１０２は、電源１１０１の電圧（例：２８０Ｖ）を電動機１１０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ１１０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ１１０２にて昇圧された電圧を３相電圧に変換して、電動機１１０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。
【０００４】
一方、車両の制動時には、インバータ１１０３は、電動機１１０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ１１０２に供給する。そして、昇降圧コンバータ１１０２は、電動機１１０４から生じる電圧（例：７５０Ｖ）を電源１１０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。
【０００５】
図７は、図６の昇降圧コンバータの概略構成を示すブロック図である。
図７において、昇降圧コンバータ１１０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ１１０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路１１１１、１１１２が設けられている。
【０００６】
そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源１１０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路１１１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）１１０５が設けられ、ＩＧＢＴ１１０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ１１０５に並列に接続されている。
【０００７】
また、スイッチング素子ＳＷ２には、制御回路１１１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ１１０６が設けられ、ＩＧＢＴ１１０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ１１０６に並列に接続されている。そして、ＩＧＢＴ１１０６のコレクタは、コンデンサＣおよびインバータ１１０３の双方に接続されている。
【０００８】
図８は、昇圧動作時に図７のリアクトルＬに流れる電流の波形を示す図である。
図８において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオン（導通）すると、ＩＧＢＴ１１０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ１１０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。
【０００９】
一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオン（導通）するとＩＧＢＴ１１０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ2／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ１１０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源１１０１へ回生される。
ここで、スイッチング素子のオン時間（ＯＮ Ｄｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
ＶL／ＶH＝ＯＮ Ｄｕｔｙ（％） （１）
ただし、ＶLは電源電圧、ＶHは昇降圧後の電圧、ＯＮ Ｄｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。
【００１０】
ここで、実際には負荷の変動、電源電圧ＶLの変動などがあるので、昇降圧後の電圧ＶHを監視し、昇降圧後の電圧ＶHが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮ Ｄｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路１１１１、１１１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、絶縁トランスを用いて制御回路１１１１、１１１２と電気的に絶縁しながら信号の授受が行われる。
【００１１】
そして、絶縁トランスによる信号伝送では、１次巻線に流れる電流の微分に相当する電圧が得られるので、ロジック信号を伝送する場合には、キャリア信号伝送方式または状態遷移信号伝送方式にいる信号処理が行われる。
ここで、キャリア信号伝送方式では、伝送されるロジック信号の論理に基づいて振幅変調された高周波キャリア信号にて１次巻線を励磁し、２次巻線の出力電圧をローパスフィルタにて平滑してロジック信号が取り出される。
【００１２】
状態遷移信号伝送方式では、伝送されるロジック信号の状態遷移（ロジック信号の立ち上がりエッジおよび立ち下がりエッジ）を検出し、ロジック信号の立ち上がりでパルスを伝送するセット用絶縁トランスから得られるパルス信号でフリップフロップをセットし、ロジック信号の立ち下がりでパルスを伝送するリセット用絶縁トランスから得られるパルス信号でフリップフロップをリセットすることで、ロジック信号の状態が取り出される。
【００１３】
一方、微細加工技術を適用して形成された絶縁トランスは、銅線を用いた巻線型トランスに比べて、巻線の導体断面積が小さく、許容直流電流は遥かに少ない。この許容直流電流は、電流が流れることによって巻線の導体抵抗により発生する消費電力に起因して発生するジュール熱に応じて規定されている。このため、微細加工技術を適用して形成された絶縁トランスを用いる場合、絶縁トランスに電流を流す期間を短くして大電流を流すことにより、平均電流を許容直流電流以下にする必要がある。
ここで、キャリア信号伝送方式では、ロジック信号がハイレベルの期間に常にキャリア信号にて絶縁トランスが励磁され、絶縁トランスの巻線抵抗による発熱を抑えることができないことから、微細加工技術を適用して形成された絶縁トランスによる信号伝送では状態遷移信号伝送方式を用いることが提案されている。
【００１４】
図９は、空芯型絶縁トランスに適用される信号伝送回路の回路構成を示す図、図１０は、図９の信号伝送回路の各部の信号波形を示す図である。
図９および図１０において、信号伝送回路には、入力信号の立ち上がりエッジおよび立ち下がりエッジを検出する変換回路ＫＵ０、入力信号の立ち上がりエッジに応じたパルス電流を伝送するセット用絶縁トランスＴＬ１およびパルス信号の立ち下がりエッジに応じたパルス電流を伝送するリセット用絶縁トランスＴＬ２が設けられている。
【００１５】
そして、変換回路ＫＵ０において、抵抗Ｒ１の一端はコンデンサＣ１を介して接地されるとともに、排他的論理和回路Ｕ１Ａの一方の入力端子に接続され、抵抗Ｒ１の他端は信号源Ｇに接続されている。また、排他的論理和回路Ｕ１Ａの他方の入力端子には信号源Ｇが接続される。また、否定論理積回路Ｕ３Ａの一方の入力端子には、排他的論理和回路Ｕ１Ａの出力端子がインバータＵ２Ａを介して接続されるとともに、否定論理積回路Ｕ３Ａの他方の入力端子には信号源Ｇが接続されている。さらに、否定論理積回路Ｕ３Ｂの一方の入力端子には、排他的論理和回路Ｕ１Ａの出力端子がインバータＵ２Ａを介して接続されるとともに、否定論理積回路Ｕ３Ｂの他方の入力端子には、インバータＵ２Ｂを介して信号源Ｇが接続されている。
【００１６】
また、セット用絶縁トランスＴＬ１には１次巻線Ｍ１および２次巻線Ｍ２が設けられ、リセット用絶縁トランスＴＬ２には１次巻線Ｍ３および２次巻線Ｍ４が設けられている。
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の両端はダイオードＤ１を介して接続されるとともに、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の一端は、Ｎチャンネル電界効果型トランジスタＴｒ１のドレインに接続され、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の他端は電源電位ＶCC１に接続されている。
【００１７】
また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３の両端はダイオードＤ２を介して接続されるとともに、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３の一端は、Ｎチャンネル電界効果型トランジスタＴｒ２のドレインに接続され、セット用絶縁トランスＴＬ２の１次巻線Ｍ１の他端は電源電位ＶCC１に接続されている。
そして、否定論理積回路Ｕ３Ａの出力端子はインバータＵ２Ｃを介してＮチャンネル電界効果型トランジスタＴｒ１のゲートに接続されるとともに、否定論理積回路Ｕ３Ｂの出力端子はインバータＵ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに接続されている。
【００１８】
そして、演算増幅器Ｕ４Ａの非反転入力端子は、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の一端に接続されるとともに、抵抗Ｒ３を介して電源電位ＶCC２に接続され、演算増幅器Ｕ４Ａの反転入力端子は、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の他端に接続されるとともに、抵抗Ｒ２を介して接地されている。
また、演算増幅器Ｕ４Ｂの非反転入力端子は、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の一端に接続されるとともに、抵抗Ｒ５を介して電源電位ＶCC２に接続され、演算増幅器Ｕ４Ｂの反転入力端子は、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の他端に接続されるとともに、抵抗Ｒ４を介して接地されている。
【００１９】
また、演算増幅器Ｕ４Ａの出力端子はフリップフロップＵ５Ａのクロック端子ＣＬＫに接続され、演算増幅器Ｕ４Ｂの出力端子はフリップフロップＵ５Ａのリセット端子ＣＬＲに接続されている。また、フリップフロップＵ５Ａの入力端子Ｄは電源電位ＶCC２に接続されるとともに、フリップフロップＵ５Ａの非反転出力端子Ｑは抵抗Ｒ６を介して接地されている。
【００２０】
そして、信号源Ｇにて生成された入力信号Ｓ３（図１０（ａ））は、抵抗Ｒ１およびコンデンサＣ１からなる遅延回路にて遅延させられ、入力信号Ｓ３と、この入力信号Ｓ３を遅延させた信号とが排他的論理和回路Ｕ１Ａに入力され、排他的論理和回路Ｕ１Ａにて排他論理和がとられることにより、入力信号Ｓ３の論理値“０”から論理値“１”への立ち上がりエッジまたは論理値“１”から論理値“０”への立ち下がりエッジに同期したエッジ信号Ｓ１１が抽出される（図１０（ｂ））。そして、このエッジ信号Ｓ１１は、インバータＵ２Ａを介して否定論理積回路Ｕ３Ａ、Ｕ３Ｂに入力されるとともに、否定論理積回路Ｕ３Ａには入力信号Ｓ３が入力され、否定論理積回路Ｕ３ＢにはインバータＵ２Ｂを介して入力信号Ｓ３が入力される。
【００２１】
そして、否定論理積回路Ｕ３Ａにてエッジ信号Ｓ１１と入力信号Ｓ３との否定論理積がとられることにより、立ち上がりエッジパルスＳ１２が生成されるとともに（図１０（ｃ））、論理積回路Ｕ３Ｂにてエッジ信号Ｓ１１と入力信号Ｓ３の反転信号との否定論理積がとられることにより、論理積回路Ｕ３Ｂにて立ち下がりエッジパルスＳ１３が生成される（図１０（ｄ））。
【００２２】
そして、否定論理積回路Ｕ３Ａにて生成された立ち上がりエッジパルスＳ１２はインバータＵ２Ｃを介してＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されるとともに、否定論理積回路Ｕ３Ｂにて生成された立ち下がりエッジパルスＳ１３はインバータＵ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力され、入力信号Ｓ３の立ち上がりと立ち下がりとでは、セット用絶縁トランスＴＬ１の１次巻線Ｍ１およびリセット用絶縁トランスＴＬ２の１次巻線Ｍ３に流れるパルス電流のタイミングが互いに異なるような動作を行うことができる。
【００２３】
そして、立ち上がりエッジパルスＳ１２がＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ１がオンし、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁される。また、立ち下がりエッジパルスＳ１３がＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ２がオンし、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁される。
【００２４】
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁されると、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に起電力が発生し、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に発生した起電力は、演算増幅器Ｕ４Ａに導かれる。また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁されると、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に起電力が発生し、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に発生した起電力は、演算増幅器Ｕ４Ｂに導かれる。
【００２５】
そして、入力信号Ｓ３の立ち上がりエッジでは、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＡからパルスＳ９が送出され（図１０（ｅ））、入力信号Ｓ３の立ち下がりエッジでは、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＢからパルスＳ１０が送出される（図１０（ｆ））。そして、これらのパルスＳ９、Ｓ１０がフリップフロップＵ５Ａに入力されると、演算増幅器Ｕ４ＡからのパルスＳ９にてフリップフロップＵ５Ａがセットされるとともに、演算増幅器Ｕ４ＢからのパルスＳ１０にてフリップフロップＵ５Ａがリセットされ、送信側の入力信号Ｓ３が復元された出力信号Ｓ８がフリップフロップＵ５Ａから出力される（図１０（ｇ））。
【００２６】
また、特許文献１には、半導体集積回路の内部電源電圧のレベル低下を防止するために、内部電源電圧ＶＤＤのレベルが低下した際に動作し、外部電源電圧ＶCCから内部電源電圧ＶＤＤを強制的に発生する内部電源補償回路を半導体集積回路に設ける方法が開示されている。
また、特許文献２には、ゲートに電源電圧、ソースにリセット入力を与えながら、ドレイン出力電流によって電源電圧の低下をＭＯＳトランジスタにて検出し、このＭＯＳトランジスタの検出出力によりセットさせてリセット出力を保持させるとともに、リセット入力によりリセットさせてリセット出力の保持を解除させる方法が開示されている。
【特許文献１】特開平６−２６６４５２号公報
【特許文献２】特開昭６３−２７１１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかしながら、図９の信号伝送回路では、１次側の電源電圧のみが低下または遮断され、変換回路ＫＵ０から立ち上がりエッジパルスＳ１２が送出された後に立ち下がりエッジパルスＳ１３を送出できなくなると、フリップフロップＵ５Ａの出力がハイレベルを維持されたままになり、図７のＩＧＢＴ１１０５、１１０６に電流が流れ続けるという問題があった。
そこで、本発明の目的は、絶縁トランスの巻線抵抗による発熱を抑えつつ、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うとともに、１次側の電源電圧が低下した場合においても、２次側の出力の安全性を確保することが可能な絶縁トランスを用いた信号伝送回路および電力変換装置を提供することである。
【課題を解決するための手段】
【００２８】
上述した課題を解決するために、請求項１記載の絶縁トランスを用いた信号伝送回路によれば、入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を生成する変換回路と、前記入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を伝送する絶縁トランスと、前記絶縁トランスの２次巻線に発生する電圧パルスのタイミングに基づいて前記入力信号を復元する復元回路とを備え、前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、前記入力信号の立ち上がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することを特徴とする。
【００２９】
また、請求項２記載の絶縁トランスを用いた信号伝送回路によれば、入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を生成する変換回路と、前記入力信号の立ち上がりエッジに応じたパルス信号を伝送するセット用絶縁トランスと、前記入力信号の立ち下がりエッジに応じたパルス信号を伝送するリセット用絶縁トランスと、前記セット用絶縁トランスの２次巻線および前記リセット用絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記入力信号を復元する復元回路とを備え、前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号が前記セット用絶縁トランスに送られるのを阻止し、前記入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を前記リセット用絶縁トランスに繰り返し伝送することを特徴とする。
【００３０】
また、請求項３記載の絶縁トランスを用いた信号伝送回路によれば、前記変換回路は、１次側の電源電圧が閾値以下になると動作する発振回路を備え、前記入力信号を前記発振回路の出力信号に切り替えることを特徴とする。
また、請求項４記載の電力変換装置によれば、負荷へ流入する電流を通電および遮断するスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を伝送する絶縁トランスと、前記絶縁トランスの２次巻線に発生する電圧パルスのタイミングに基づいて前記入力信号を復元する復元回路とを備え、前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、前記入力信号の立ち上がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することを特徴とすることを特徴とする。
【００３１】
また、請求項５記載の電力変換装置によれば、負荷へ流入する電流を通電および遮断するスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスと、前記セット用絶縁トランスの２次巻線および前記リセット用絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記パルス信号を前記駆動回路側で復元する復元回路とを備え、前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号が前記セット用絶縁トランスに送られるのを阻止し、前記入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を前記リセット用絶縁トランスに繰り返し伝送することを特徴とする。
【発明の効果】
【００３２】
以上説明したように、本発明によれば、入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を絶縁トランスにて伝送させることにより、入力信号がハイレベルの期間に常にキャリア信号にて絶縁トランスが励磁されるのを防止することができ、絶縁トランスの巻線抵抗による発熱を抑えることが可能となる。また、１次側の電源電圧が閾値以下になると、入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することにより、１次側の電源電圧のみが低下または遮断された場合においても、入力信号の立ち上がりエッジのみが復元され、入力信号の立ち下がりエッジが復元されない状態が継続するのを防止することができ、スイッチング素子が導通したまま負荷に電流が流れ続けるのを防止することが可能となる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態に係る信号伝送回路について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る信号伝送回路が適用される昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：Ｉｎｔｅｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）の概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。
【００３４】
また、スイッチング素子ＳＷＵ、ＳＷＤはそれぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に基づいてスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップの温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。
【００３５】
また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップの温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。
【００３６】
そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。なお、保護機能付きゲートドライバＩＣ８には、スイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成する自己診断回路を設けることができ、自己診断回路はスイッチング素子ＳＷＤ、ＳＷＵの状態信号を生成することができる。
【００３７】
また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。
【００３８】
また、制御回路１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ生成する変換回路ＫＵ１、ＫＤ１および空芯型絶縁トランスＴＵ１、ＴＤ１の２次巻線に発生する電圧パルスのレベルに基づいてゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０を復元する復元回路ＰＵ１、ＰＤ１が設けられている。
【００３９】
ここで、変換回路ＫＵ１、ＫＤ１は、１次側の電源電圧が閾値以下になると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ阻止し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を繰り返し伝送することができる。ここで、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を繰り返し伝送することができるようにするために、１次側の電源電圧が閾値以下になると動作する発振回路を変換回路ＫＵ１、ＫＤ１にそれぞれ設け、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０を発振回路の出力信号に切り替えるようにしてもよい。
【００４０】
また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ゲートドライブ用ＰＷＭ信号ＳＵ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１は、空芯型絶縁トランスＴＵ１を介して復元回路ＰＵ１に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、空芯型絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＵ３は、空芯型絶縁トランスＴＵ３を介してＣＰＵ４に入力される。
【００４１】
一方、下アーム３側において、ゲートドライブ用ＰＷＭ信号ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＤ１は、空芯型絶縁トランスＴＤ１を介して復元回路ＰＤ１に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、空芯型絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３は、空芯型絶縁トランスＴＤ３を介してＣＰＵ４に入力される。
【００４２】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３には、送信側の１次巻線および受信側の２次巻線がそれぞれ設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の２次巻線には、２次巻線を鎖交する外部磁束による起電圧を打ち消し合うとともに、２次巻線を鎖交する信号磁束による起電圧を強め合うよう構成された複数の巻線が設けられている。そして、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とは絶縁層を介して互いに積層することができ、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３は、半導体プロセス技術などの微細加工技術によって形成することができる。
【００４３】
また、空芯型絶縁トランスＴＵ１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＵ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよく、空芯型絶縁トランスＴＤ１には、ＣＰＵ４から出力されたゲートドライブ用ＰＷＭ信号ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＤ１をそれぞれ別個に伝送するセット用絶縁トランスとリセット用絶縁トランスとを設けてもよい。
【００４４】
そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０を生成し、変換回路ＫＤ１、ＫＵ１にそれぞれ入力する。そして、変換回路ＫＵ１、ＫＤ１は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０がＣＰＵ４からそれぞれ入力されると、１次側の電源電圧を監視しながら、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたゲートドライブ用パルス信号ＳＵ１、ＳＤ１をそれぞれ生成し、このゲートドライブ用パルス信号ＳＵ１、ＳＤ１に基づいて、絶縁トランスＴＤ１、ＴＵ１の１次巻線に励磁電流が流れるように空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ駆動することができる。
【００４５】
そして、変換回路ＫＵ１、ＫＤ１は、１次側の電源電圧が閾値以下になると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジに応じたパルス信号ＳＵ１、ＳＤ１が空芯型絶縁トランスＴＵ１、ＴＤ１に送られるのをそれぞれ阻止し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を空芯型絶縁トランスＴＵ１、ＴＤ１にそれぞれ繰り返し送ることができる。
【００４６】
そして、ゲートドライブ用パルス信号ＳＤ１、ＳＵ１に基づいて絶縁トランスＴＤ１、ＴＵ１が駆動されると、空芯型絶縁トランスＴＤ１、ＴＵ１は、このゲートドライブ用パルス信号ＳＤ１、ＳＵ１を復元回路ＰＵ１、ＰＤ１にそれぞれ絶縁伝送する。そして、復元回路ＰＵ１、ＰＤ１は、ゲートドライブ用パルス信号ＳＤ１、ＳＵ１が空芯型絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して絶縁伝送されると、このゲートドライブ用パルス信号ＳＤ１、ＳＵ１に基づいて元のゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０をそれぞれ復元し、保護機能付きゲートドライバＩＣ７、８にそれぞれ入力する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＷＭ信号ＳＤ０、ＳＵ０にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子をそれぞれ駆動することにより、ＩＧＢＴ５、６をそれぞれスイッチング動作させる。
【００４７】
ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、空芯型絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＷＭ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。
【００４８】
なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。
さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３をそれぞれ生成し、空芯型絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＷＭ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。
【００４９】
ここで、空芯型絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３の１次巻線と２次巻線とを微細加工技術によって形成することにより、１次巻線と２次巻線の巻径を小さくすることが可能となるとともに、１次巻線と２次巻線との間隔を小さくすることができる。このため、１次巻線と２次巻線との結合係数を高めつつ、１次巻線および２次巻線に磁束が鎖交する面積を小さくすることができ、外部磁束に起因するノイズとしての影響を軽減することが可能となるとともに、低圧側と高圧側とを電気的に絶縁しながら信号の授受を行うために、フォトカプラを用いる必要がなくなり、経時劣化を抑制しつつ、耐環境性を向上させることが可能となる。
【００５０】
また、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を空芯型絶縁トランスＴＵ１、ＴＤ１を介して伝送し、空芯型絶縁トランスＴＵ１、ＴＤ１の２次側でゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０を復元することにより、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０のパルス幅が長い場合においても、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線および２次巻線に電流を流す期間を短くすることが可能となる。このため、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線と２次巻線とを微細加工技術によって形成したために、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線および２次巻線の導体断面積が小さくなった場合においても、空芯型絶縁トランスＴＵ１、ＴＤ１の１次巻線に流れる平均励磁電流を許容直流電流以下にすることができ、ジュール熱に起因する１次巻線の溶断を防止することができる。
【００５１】
また、１次側の電源電圧が閾値以下になると、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジに応じたパルス信号ＳＵ１、ＳＤ１をそれぞれ阻止し、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジに応じたパルス信号ＳＵ１、ＳＤ１を繰り返し伝送することにより、１次側の電源電圧のみが低下または遮断された場合においても、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち上がりエッジのみが復元され、ゲートドライブ用ＰＷＭ信号ＳＵ０、ＳＤ０の立ち下がりエッジが復元されない状態が継続するのを防止することができ、ＩＧＢＴ６、５が導通したまま電流が流れ続けるのを防止することが可能となる。
【００５２】
図２（ａ）は、図１の空芯型絶縁トランスの概略構成の一例を示す断面図、図２（ｂ）は、図１の空芯型絶縁トランスの概略構成の一例を示す平面図である。
図２において、半導体基板１１には引き出し配線層１２が埋め込まれるとともに、半導体基板１１上には１次コイルパターン１４が形成されている。そして、１次コイルパターン１４は引き出し部１３を介して引き出し配線層１２に接続されている。そして、１次コイルパターン１４上には平坦化膜１５が形成され、平坦化膜１５上には、２次コイルパターン１７が形成され、２次コイルパターン１７は保護膜１８にて覆われている。そして、保護膜１８には、２次コイルパターン１７の中心を露出させる開口部１９が形成され、開口部１９を介して２次コイルパターン１７の中心にボンディングワイヤを接続することにより、２次コイルパターン１７からの引き出しを行うことができる。
【００５３】
なお、例えば、１次コイルパターン１４および２次コイルパターン１７の巻線幅は５〜１０μｍ、厚みは４〜５μｍ、巻線の最外径は５００μｍとすることができる。
そして、１次コイルパターン１４に印加された電流により生成された磁束φ＝Ｌ１＊Ｉ１の大部分が２次コイルパターン１７の鎖交磁束となり、２次コイルパターン１７の両端には、ｄφ／ｄＴに比例するＭ２１＊ｄＩ１／ｄＴの電圧が得られる。ただし、Ｌ１は１次コイルパターン１４の自己インダクタンス、Ｉ１は１次コイルパターン１４に流れる電流、Ｍ２１は１次コイルパターン１４と２次コイルパターン１７の相互インダクタンスである。
【００５４】
図３は、図１の空芯型絶縁トランスに用いられる信号伝送回路の概略構成を示すブロック図である。なお、以下の説明では、図２の変換回路ＫＵ１を例にとって説明するが、変換回路ＫＤ１についても同様に構成することができる。
図３において、変換回路ＫＵ１には、１次側の電源電圧を監視する電源電圧監視回路２１、周波数ｆの発振信号Ｓ２を生成する内部発振回路２２、１次側の電源電圧が閾値以下になった場合に入力信号Ｓ３を発振信号Ｓ２に切り替える信号切替回路２３、入力信号Ｓ３または発振信号Ｓ２の立ち上がりエッジに応じたパルス信号Ｓ４を生成する立ち上がりパルス生成回路２４、入力信号Ｓ３または発振信号Ｓ２の立ち下がりエッジに応じたパルス信号Ｓ６を生成する立ち下がりパルス生成回路２６および１次側の電源電圧が閾値以下になった場合に入力信号Ｓ３または発振信号Ｓ２の立ち上がりエッジに応じたパルス信号Ｓ４を阻止するゲート回路２５が設けられている。なお、入力信号Ｓ３としては、図１のゲートドライブ用ＰＷＭ信号ＳＵ０を用いることができる。
【００５５】
そして、電源電圧監視回路２１は、１次側の電源電圧ＶCCを監視し、１次側の電源電圧ＶCCが閾値を越える場合、内部発振回路２２の動作を停止させるとともに、信号切替回路２３にて入力信号Ｓ３を選択させ、さらにゲート回路２５を導通状態に設定する。なお、電源電圧ＶCCの閾値としては、定格電圧範囲よりも若干小さいが、信号伝送が十分に可能な値を用いることができる。
【００５６】
そして、入力信号Ｓ３が変換回路ＫＵ１に入力されると、信号切替回路２３を介して立ち上がりパルス生成回路２４および立ち下がりパルス生成回路２６に入力信号Ｓ３が送られる。そして、立ち上がりパルス生成回路２４は、入力信号Ｓ３を受け取ると、入力信号Ｓ３の立ち上がりエッジに応じたパルス信号Ｓ４を生成し、ゲート回路２５に入力する。そして、ゲート回路２５は、パルス信号Ｓ４を立ち上がりパルス生成回路２４から受け取ると、そのパルス信号Ｓ４を反転させたパルス信号Ｓ５を出力する。
【００５７】
また、立ち下がりパルス生成回路２６は、入力信号Ｓ３を受け取ると、入力信号Ｓ３の立ち下がりエッジに応じたパルス信号Ｓ６を生成して外部に出力する。
一方、１次側の電源電圧ＶCCが閾値以下の場合、電源電圧監視回路２１は、内部発振回路２２を動作させるとともに、信号切替回路２３にて発振信号Ｓ２を選択させ、さらにゲート回路２５を阻止状態に設定する。
【００５８】
そして、信号切替回路２３にて発振信号Ｓ２が選択されると、立ち上がりパルス生成回路２４および立ち下がりパルス生成回路２６に発振信号Ｓ２が送られる。そして、立ち上がりパルス生成回路２４は、発振信号Ｓ２を受け取ると、発振信号Ｓ２の立ち上がりエッジに応じたパルス信号Ｓ４を生成し、ゲート回路２５に入力する。そして、ゲート回路２５は、パルス信号Ｓ４を立ち上がりパルス生成回路２４から受け取ると、そのパルス信号Ｓ４が出力されるのを阻止する。
また、立ち下がりパルス生成回路２６は、発振信号Ｓ２を受け取ると、発振信号Ｓ２の立ち下がりエッジに応じたパルス信号Ｓ６を生成して外部に出力する。
【００５９】
図４は、図１の空芯型絶縁トランスに用いられる信号伝送回路の回路構成を示す図、図５は、図４の信号伝送回路の各部の信号波形を示す図である。
図４および図５において、図３の電源電圧監視回路２１にはツェナーダイオードＺＤ１、抵抗Ｒ１１〜Ｒ１３およびコンパレータＩＣ１、図３の内部発振回路２２には否定論理積回路ＩＣ４、抵抗Ｒ１４およびコンデンサＣ１、図３の信号切替回路２３には否定論理積回路ＩＣ３、ＩＣ５、図３の立ち上がりパルス生成回路２４には抵抗Ｒ１５、コンデンサＣ２、排他的論理和回路ＩＣ７、インバータＩＣ８および否定論理積回路ＩＣ１０、立ち下がりパルス生成回路２６にはインバータＩＣ９、ＩＣ１３および否定論理積回路ＩＣ１１、図３のゲート回路２５には否定論理積回路ＩＣ１２を設けることができる。
【００６０】
ここで、変換回路ＫＵ１において、抵抗Ｒ１１とツェナーダイオードＺＤ１とは互いに直列接続されるとともに、抵抗Ｒ１３、Ｒ１２は互いに直列接続され、電源電圧ＶCCは抵抗Ｒ１１およびツェナーダイオードＺＤ１を順次介して接地されるとともに、抵抗Ｒ１３、Ｒ１２を順次介して接地されている。
そして、コンパレータＩＣ１の反転入力端子には抵抗Ｒ１３、Ｒ１２の接続点が接続され、コンパレータＩＣ１の非反転入力端子には抵抗Ｒ１１とツェナーダイオードＺＤ１との接続点が接続されている。
【００６１】
そして、否定論理積回路ＩＣ３の一方の入力端子には信号源Ｇが接続されるとともに、否定論理積回路ＩＣ３の他方の入力端子にはコンパレータＩＣ１の出力端子が接続されている。また、否定論理積回路ＩＣ４の一方の入力端子にはインバータＩＣ２を介してコンパレータＩＣ１の出力端子が接続されるとともに、否定論理積回路ＩＣ４の他方の入力端子はコンデンサＣ１を介して接地されている。また、否定論理積回路ＩＣ５の一方の入力端子には否定論理積回路ＩＣ３の出力端子が接続されるとともに、否定論理積回路ＩＣ５の他方の入力端子には否定論理積回路ＩＣ４の出力端子が接続され、さらに否定論理積回路ＩＣ５の他方の入力端子は抵抗Ｒ１４およびコンデンサＣ１を介して接地されている。
【００６２】
そして、排他的論理和回路ＩＣ７の一方の入力端子には抵抗Ｒ１５を介して否定論理積回路ＩＣ５の出力端子が接続されるとともに、コンデンサＣ２を介して接地されている。また、排他的論理和回路ＩＣ７の他方の入力端子には否定論理積回路ＩＣ５の出力端子が接続されている。また、否定論理積回路ＩＣ１０の一方の入力端子には、排他的論理和回路ＩＣ７の出力端子がインバータＩＣ８を介して接続されるとともに、否定論理積回路ＩＣ１０の他方の入力端子には否定論理積回路ＩＣ５の出力端子が接続されている。さらに、否定論理積回路ＩＣ１１の一方の入力端子には、排他的論理和回路ＩＣ７の出力端子がインバータＩＣ８を介して接続されるとともに、否定論理積回路ＩＣ１１の他方の入力端子には、インバータＩＣ９を介して否定論理積回路ＩＣ５の出力端子が接続されている。
【００６３】
そして、電源電圧ＶCCは抵抗Ｒ１３、Ｒ１２にて分圧され、その分圧値ＶｂがコンパレータＩＣ１にてツェナーダイオードＺＤ１のツェナー電圧Ｖｚと比較される。そして、時刻ｔ１において、抵抗Ｒ１３、Ｒ１２にて分圧された電源電圧ＶCCの分圧値Ｖｂがツェナー電圧Ｖｚを越える場合（図５（ａ））、コンパレータＩＣ１から出力される監視信号Ｓ１はハイレベルとなり（図５（ｂ））、そのコンパレータＩＣ１の出力がインバータＩＣ２にて反転されて否定論理積回路ＩＣ４の一方の入力端子に入力され、否定論理積回路ＩＣ４の一方の入力端子はロウレベルとなる。そして、否定論理積回路ＩＣ４の一方の入力端子がロウレベルとなると、否定論理積回路ＩＣ４から出力される発振信号Ｓ２はハイレベルに固定され（図５（ｄ））、否定論理積回路ＩＣ５の一方の入力端子はハイレベルになる。
【００６４】
また、コンパレータＩＣ１の出力は否定論理積回路ＩＣ３の一方の入力端子に入力され、否定論理積回路ＩＣ３の一方の入力端子がハイレベルになる。
そして、否定論理積回路ＩＣ３、ＩＣ５の一方の入力端子がそれぞれハイレベルの状態で、入力信号Ｓ３が変換回路ＫＵ１に入力されると（図５（ｃ））、入力信号Ｓ３が否定論理積回路ＩＣ３、ＩＣ５にてそれぞれ反転され、元の入力信号Ｓ３が合成信号Ｓ７として出力される（図５（ｅ））。
【００６５】
そして、否定論理積回路ＩＣ３、ＩＣ５を通過した入力信号Ｓ３は、抵抗Ｒ１５およびコンデンサＣ２からなる遅延回路にて遅延させられ、入力信号Ｓ３と、この入力信号Ｓ３を遅延させた信号とが排他的論理和回路ＩＣ７に入力され、排他的論理和回路ＩＣ７にて排他論理和がとられることにより、入力信号Ｓ３の論理値“０”から論理値“１”への立ち上がりエッジまたは論理値“１”から論理値“０”への立ち下がりエッジに同期したエッジ信号Ｓ１１が抽出される。そして、このエッジ信号Ｓ１１は、インバータＩＣ８を介して否定論理積回路ＩＣ１０、ＩＣ１１に入力されるとともに、否定論理積回路ＩＣ１０には元の入力信号Ｓ３が合成信号Ｓ７として入力され、否定論理積回路ＩＣ１１にはインバータＩＣ９を介して元の入力信号Ｓ３が合成信号Ｓ７として入力される。
【００６６】
そして、時刻ｔ１において、否定論理積回路ＩＣ１０にてエッジ信号Ｓ１１と合成信号Ｓ７との否定論理積がとられることにより、立ち上がりエッジパルスＳ４が生成されるとともに（図５（ｆ））、時刻ｔ２において、論理積回路ＩＣ１１にてエッジ信号Ｓ１１と合成信号Ｓ７の反転信号との否定論理積がとられることにより、論理積回路ＩＣ１１にて立ち下がりエッジパルスＳ６が生成される（図５（ｈ））。
【００６７】
そして、立ち上がりエッジパルスＳ４は否定論理積回路ＩＣ１２の一方の入力端子に入力され、コンパレータＩＣ１から出力される監視信号Ｓ１がハイレベルになると、否定論理積回路ＩＣ１２の他方の入力端子がハイレベルになることから、立ち上がりエッジパルスＳ４は否定論理積回路ＩＣ１２にて反転されて否定論理積回路ＩＣ１２から出力される（図５（ｇ））。
【００６８】
そして、否定論理積回路ＩＣ１２から出力された信号Ｓ５はインバータＵ２Ｃにてさらに反転され、立ち上がりエッジパルスＳ１２としてＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されるとともに、否定論理積回路ＩＣ１１にて生成された立ち下がりエッジパルスＳ６はインバータＩＣ１３、Ｕ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに立ち下がりエッジパルスＳ１３として入力される。
【００６９】
そして、立ち上がりエッジパルスＳ１２がＮチャンネル電界効果型トランジスタＴｒ１のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ１がオンし、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁される。また、立ち下がりエッジパルスＳ１３２がＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ２がオンし、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁される。
【００７０】
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１が励磁されると、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に起電力が発生し、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に発生した起電力は、演算増幅器Ｕ４Ａに導かれる。また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁されると、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に起電力が発生し、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に発生した起電力は、演算増幅器Ｕ４Ｂに導かれる。
【００７１】
そして、入力信号Ｓ３の立ち上がりエッジでは、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＡからパルスＳ９が送出され、入力信号Ｓ３の立ち下がりエッジでは、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＢからパルスＳ１０が送出される。そして、これらのパルスＳ９、Ｓ１０がフリップフロップＵ５Ａに入力されると、演算増幅器Ｕ４ＡからのパルスＳ９にてフリップフロップＵ５Ａがセットされるとともに、演算増幅器Ｕ４ＢからのパルスＳ１０にてフリップフロップＵ５Ａがリセットされ、送信側の入力信号Ｓ３が復元された出力信号Ｓ８がフリップフロップＵ５Ａから出力される（図５（ｉ））。
【００７２】
そして、時刻ｔ４において、電源電圧ＶCCが低下し、抵抗Ｒ１３、Ｒ１２にて分圧された電源電圧ＶCCの分圧値Ｖｂがツェナー電圧Ｖｚ以下になると（図５（ａ））、コンパレータＩＣ１から出力される監視信号Ｓ１はロウレベルとなり（図５（ｂ））、そのコンパレータＩＣ１の出力がインバータＩＣ２にて反転されて否定論理積回路ＩＣ４の一方の入力端子に入力され、否定論理積回路ＩＣ４の一方の入力端子はハイレベルとなる。そして、否定論理積回路ＩＣ４の一方の入力端子がハイレベルとなると、否定論理積回路ＩＣ４から出力される発振信号Ｓ２は所定の周期でハイレベルとロウレベルとを繰り返し（図５（ｄ））、時刻ｔ４において、否定論理積回路ＩＣ５の一方の入力端子はロウレベルになる。
【００７３】
また、コンパレータＩＣ１の出力は否定論理積回路ＩＣ３の一方の入力端子に入力され、否定論理積回路ＩＣ３の一方の入力端子がロウレベルになる。
そして、否定論理積回路ＩＣ３の一方の入力端子がロウレベルになると、否定論理積回路ＩＣ３の出力はハイレベルに固定され、入力信号Ｓ３が否定論理積回路ＩＣ３にて阻止されるとともに、否定論理積回路ＩＣ５の一方の入力端子がハイレベルになる。そして、否定論理積回路ＩＣ５の一方の入力端子がハイレベルの状態で、発振信号Ｓ２が否定論理積回路ＩＣ５の他方の入力端子に入力されると、発振信号Ｓ２が合成信号Ｓ７として出力される（図５（ｅ））。
【００７４】
そして、否定論理積回路ＩＣ５を通過した発振信号Ｓ２は、抵抗Ｒ１５およびコンデンサＣ２からなる遅延回路にて遅延させられ、発振信号Ｓ２と、この発振信号Ｓ２を遅延させた信号とが排他的論理和回路ＩＣ７に入力され、排他的論理和回路ＩＣ７にて排他論理和がとられることにより、発振信号Ｓ２の論理値“０”から論理値“１”への立ち上がりエッジまたは論理値“１”から論理値“０”への立ち下がりエッジに同期したエッジ信号Ｓ１１が抽出される。そして、このエッジ信号Ｓ１１は、インバータＩＣ８を介して否定論理積回路ＩＣ１０、ＩＣ１１に入力されるとともに、否定論理積回路ＩＣ１０には元の発振信号Ｓ２が合成信号Ｓ７として入力され、否定論理積回路ＩＣ１１にはインバータＩＣ９を介して元の発振信号Ｓ２が合成信号Ｓ７として入力される。
【００７５】
そして、時刻ｔ４、ｔ６、ｔ８において、論理積回路ＩＣ１１にてエッジ信号Ｓ１１と合成信号Ｓ７の反転信号との否定論理積がとられることにより、論理積回路ＩＣ１１にて立ち下がりエッジパルスＳ６が生成されるとともに（図５（ｈ））、時刻ｔ５、ｔ７において、否定論理積回路ＩＣ１０にてエッジ信号Ｓ１１と合成信号Ｓ７との否定論理積がとられることにより、立ち上がりエッジパルスＳ４が生成される（図５（ｆ））。
【００７６】
そして、立ち上がりエッジパルスＳ４は否定論理積回路ＩＣ１２の一方の入力端子に入力され、コンパレータＩＣ１から出力される監視信号Ｓ１がロウレベルになると、否定論理積回路ＩＣ１２の他方の入力端子がロウレベルになることから、否定論理積回路ＩＣ１２の出力はハイレベルに固定され、立ち上がりエッジパルスＳ４の出力が阻止される（図５（ｇ））。
【００７７】
そして、否定論理積回路ＩＣ１２から出力された信号Ｓ５はインバータＵ２Ｃにて反転され、Ｎチャンネル電界効果型トランジスタＴｒ１のゲートがロウレベルになるとともに、否定論理積回路ＩＣ１１にて生成された立ち下がりエッジパルスＳ６はインバータＩＣ１３、Ｕ２Ｄを介してＮチャンネル電界効果型トランジスタＴｒ２のゲートに立ち下がりエッジパルスＳ１３として入力される。
【００７８】
そして、Ｎチャンネル電界効果型トランジスタＴｒ１のゲートがロウレベルになると、Ｎチャンネル電界効果型トランジスタＴｒ１がオフし、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の励磁が阻止される。また、立ち下がりエッジパルスＳ１３２がＮチャンネル電界効果型トランジスタＴｒ２のゲートに入力されると、Ｎチャンネル電界効果型トランジスタＴｒ２がオンし、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁される。
【００７９】
そして、セット用絶縁トランスＴＬ１の１次巻線Ｍ１の励磁が阻止されると、セット用絶縁トランスＴＬ１の２次巻線Ｍ２に起電力が発生するのが阻止され。また、リセット用絶縁トランスＴＬ２の１次巻線Ｍ３が励磁されると、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に起電力が発生し、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４に発生した起電力は、演算増幅器Ｕ４Ｂに導かれる。
【００８０】
そして、発振信号Ｓ２の立ち上がりエッジでは、セット用絶縁トランスＴＬ１の２次巻線Ｍ２の端子電圧が固定され、演算増幅器Ｕ４ＡからのパルスＳ９の送出が阻止され、発振信号Ｓ２の立ち下がりエッジでは、リセット用絶縁トランスＴＬ２の２次巻線Ｍ４の端子電圧のレベルの変化に伴って、演算増幅器Ｕ４ＢからパルスＳ１０が送出される。そして、演算増幅器Ｕ４ＢからのパルスＳ１０がフリップフロップＵ５Ａに入力されると、フリップフロップＵ５Ａがリセットされ、フリップフロップＵ５Ａの出力がロウレベルに強制的に移行される（図５（ｉ））。
【図面の簡単な説明】
【００８１】
【図１】本発明の一実施形態に係る信号伝送回路が適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
【図２】図２（ａ）は、図１の空芯型絶縁トランスの概略構成の一例を示す断面図、図２（ｂ）は、図１の空芯型絶縁トランスの概略構成の一例を示す平面図である。
【図３】図１の空芯型絶縁トランスに用いられる信号伝送回路の概略構成を示すブロック図である。
【図４】図１の空芯型絶縁トランスに用いられる信号伝送回路の回路構成を示す図である。
【図５】図４の信号伝送回路の各部の信号波形を示す図である。
【図６】従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
【図７】図６の昇降圧コンバータの概略構成を示すブロック図である。
【図８】昇圧動作時に図７のリアクトルに流れる電流の波形を示す図である。
【図９】空芯型絶縁トランスに適用される信号伝送回路の回路構成を示す図である。
【図１０】図９の信号伝送回路の各部の信号波形を示す図である。
【符号の説明】
【００８２】
１ 制御回路
２ 上アーム
３ 下アーム
４ ＣＰＵ
５、６ ＩＧＢＴ
７、８ 保護機能付きゲートドライバＩＣ
ＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３ 空芯型絶縁トランス
ＤＵ１、ＤＵ２、ＤＤ１、ＤＤ２、Ｄ１、Ｄ２ ダイオード
ＲＵ１、ＲＵ２、ＲＤ１、ＲＤ２、Ｒ１〜Ｒ６、Ｒ１１〜Ｒ１５ 抵抗
ＣＵ、ＣＤ アナゴグＰＷＭ変換器
ＫＵ１、ＫＤ１ 変換回路
ＰＵ１、ＰＤ１ 復元回路
１１ 基板
１２ 引き出し配線層
１３ 引き出し部
１４ １次コイルパターン
１５ 平坦化膜
１７ ２次コイルパターン
１８ 保護膜
１９ 開口部
２１ 電源電圧監視回路
２２ 内部発振回路
２３ 信号切替回路
２４ 立ち上がりパルス生成回路
２５ ゲート回路
２６ 立ち下がりパルス生成回路
Ｌ１１ セット用絶縁トランス
Ｌ１２ リセット用絶縁トランス
ＺＤ１ ツェナーダイオード
ＩＣ１ コンパレータ
ＩＣ２、ＩＣ８、ＩＣ９、ＩＣ１３、Ｕ２Ｃ、Ｕ２Ｄ インバータ
ＩＣ３〜ＩＣ５、ＩＣ１０〜ＩＣ１２ 否定論理積回路
Ｃ１、Ｃ２ コンデンサ
ＩＣ７ 排他的論理和回路
Ｔｒ１、Ｔｒ２ Ｎチャンネル電界効果型トランジスタ
Ｕ４Ａ、Ｕ４Ｂ 演算増幅器
Ｕ５Ａ フリップフロップ
【特許請求の範囲】
【請求項１】
入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を生成する変換回路と、
前記入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を伝送する絶縁トランスと、
前記絶縁トランスの２次巻線に発生する電圧パルスのタイミングに基づいて前記入力信号を復元する復元回路とを備え、
前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、前記入力信号の立ち上がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することを特徴とする絶縁トランスを用いた信号伝送回路。
【請求項２】
入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を生成する変換回路と、
前記入力信号の立ち上がりエッジに応じたパルス信号を伝送するセット用絶縁トランスと、
前記入力信号の立ち下がりエッジに応じたパルス信号を伝送するリセット用絶縁トランスと、
前記セット用絶縁トランスの２次巻線および前記リセット用絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記入力信号を復元する復元回路とを備え、
前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号が前記セット用絶縁トランスに送られるのを阻止し、前記入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を前記リセット用絶縁トランスに繰り返し伝送することを特徴とする絶縁トランスを用いた信号伝送回路。
【請求項３】
前記変換回路は、１次側の電源電圧が閾値以下になると動作する発振回路を備え、前記入力信号を前記発振回路の出力信号に切り替えることを特徴とする請求項１または２記載の絶縁トランスを用いた信号伝送回路。
【請求項４】
負荷へ流入する電流を通電および遮断するスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、
前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を伝送する絶縁トランスと、
前記絶縁トランスの２次巻線に発生する電圧パルスのタイミングに基づいて前記入力信号を復元する復元回路とを備え、
前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、前記入力信号の立ち上がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することを特徴とすることを特徴とする電力変換装置。
【請求項５】
負荷へ流入する電流を通電および遮断するスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、
前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、
前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスと、
前記セット用絶縁トランスの２次巻線および前記リセット用絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記パルス信号を前記駆動回路側で復元する復元回路とを備え、
前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号が前記セット用絶縁トランスに送られるのを阻止し、前記入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を前記リセット用絶縁トランスに繰り返し伝送することを特徴とする電力変換装置。
【請求項１】
入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を生成する変換回路と、
前記入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を伝送する絶縁トランスと、
前記絶縁トランスの２次巻線に発生する電圧パルスのタイミングに基づいて前記入力信号を復元する復元回路とを備え、
前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、前記入力信号の立ち上がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することを特徴とする絶縁トランスを用いた信号伝送回路。
【請求項２】
入力信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を生成する変換回路と、
前記入力信号の立ち上がりエッジに応じたパルス信号を伝送するセット用絶縁トランスと、
前記入力信号の立ち下がりエッジに応じたパルス信号を伝送するリセット用絶縁トランスと、
前記セット用絶縁トランスの２次巻線および前記リセット用絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記入力信号を復元する復元回路とを備え、
前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号が前記セット用絶縁トランスに送られるのを阻止し、前記入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を前記リセット用絶縁トランスに繰り返し伝送することを特徴とする絶縁トランスを用いた信号伝送回路。
【請求項３】
前記変換回路は、１次側の電源電圧が閾値以下になると動作する発振回路を備え、前記入力信号を前記発振回路の出力信号に切り替えることを特徴とする請求項１または２記載の絶縁トランスを用いた信号伝送回路。
【請求項４】
負荷へ流入する電流を通電および遮断するスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、
前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス信号を伝送する絶縁トランスと、
前記絶縁トランスの２次巻線に発生する電圧パルスのタイミングに基づいて前記入力信号を復元する復元回路とを備え、
前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号を阻止し、前記入力信号の立ち上がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を繰り返し伝送することを特徴とすることを特徴とする電力変換装置。
【請求項５】
負荷へ流入する電流を通電および遮断するスイッチング素子と、
前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、
前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、
前記制御信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を生成する変換回路と、
前記制御信号の立ち上がりエッジに応じたパルス電流を前記駆動回路側に伝送するセット用絶縁トランスと、
前記制御信号の立ち下がりエッジに応じたパルス電流を前記駆動回路側に伝送するリセット用絶縁トランスと、
前記セット用絶縁トランスの２次巻線および前記リセット用絶縁トランスの２次巻線に発生する電圧パルスに基づいて前記パルス信号を前記駆動回路側で復元する復元回路とを備え、
前記変換回路は、１次側の電源電圧が閾値以下になると、前記入力信号の立ち上がりエッジまたは立ち下がりエッジのいずれか一方に応じたパルス信号が前記セット用絶縁トランスに送られるのを阻止し、前記入力信号の立ち下がりエッジまたは立ち下がりエッジの他方に応じたパルス信号を前記リセット用絶縁トランスに繰り返し伝送することを特徴とする電力変換装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−２８９２５７（Ｐ２００８−２８９２５７Ａ）
【公開日】平成２０年１１月２７日（２００８．１１．２７）
【国際特許分類】
【出願番号】特願２００７−１３０９１６（Ｐ２００７−１３０９１６）
【出願日】平成１９年５月１６日（２００７．５．１６）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
【公開日】平成２０年１１月２７日（２００８．１１．２７）
【国際特許分類】
【出願日】平成１９年５月１６日（２００７．５．１６）
【出願人】（５０３３６１２４８）富士電機デバイステクノロジー株式会社 (1,023)
【Ｆターム（参考）】
[ Back to top ]