縦型電界効果トランジスタとその製造方法及び電子機器
【課題】縦型電界効果トランジスタとその製造方法及び電子機器において、基材の材料の選択の幅を広げること。
【解決手段】基材１と、基材１の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極２と、基材１の上に形成され、第１の電極２に重なる開口１２を備えた第１の絶縁膜３と、開口１２の横の第１の絶縁膜３の上に形成されたゲート電極６と、第１の絶縁膜３の上に形成され、開口１２を備えた第２の絶縁膜８と、開口１２の横の第２の絶縁膜８の上に形成され、ソース電極とドレイン電極のうちの他方となる第２の電極１０と、開口１２の側面に形成されたゲート絶縁膜１６と、第１の電極２、第２の電極１０、及びゲート絶縁膜１６上に形成され、酸化物半導体を材料とするチャネル１７とを有する縦型電界効果トランジスタによる。
【解決手段】基材１と、基材１の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極２と、基材１の上に形成され、第１の電極２に重なる開口１２を備えた第１の絶縁膜３と、開口１２の横の第１の絶縁膜３の上に形成されたゲート電極６と、第１の絶縁膜３の上に形成され、開口１２を備えた第２の絶縁膜８と、開口１２の横の第２の絶縁膜８の上に形成され、ソース電極とドレイン電極のうちの他方となる第２の電極１０と、開口１２の側面に形成されたゲート絶縁膜１６と、第１の電極２、第２の電極１０、及びゲート絶縁膜１６上に形成され、酸化物半導体を材料とするチャネル１７とを有する縦型電界効果トランジスタによる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型電界効果トランジスタとその製造方法及び電子機器に関する。
【背景技術】
【０００２】
縦型電界効果トランジスタは、基板の高さ方向にドレイン電極とゲート電極とが隔てられており、それらの電極間に半導体層が介在した構造を有しているため、ドレイン電極とゲート電極との間の耐圧が高いという特徴がある。このような特徴を活かし、縦型電界効果トランジスタは、電源用等の高耐圧トランジスタとして広く使用されている。
【０００３】
そのような縦型電界効果トランジスタでは、上記の半導体層がチャネルを兼ねているが、ドレイン電極とゲート電極とを離して高耐圧を実現するには、その半導体層を厚く形成するのが望まれる。
【０００４】
但し、その半導体層はエピタキシャル成長法により形成されるので、成長に長時間を要し、プロセスコストが増大するという問題がある。
【０００５】
更に、半導体層とその下の基板との間で格子定数の不整合や熱膨張率の相違があると、半導体層に格子欠陥が入る危険性が高くなる。そのような危険をなくすため、上記の縦型電界効果トランジスタでは、半導体層と格子定数や熱膨張率が近い結晶性基板を使用せざるを得ず、使用可能な基板の材料が制限されるという問題もある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６３−１０１７４０号公報
【特許文献２】特開２００３−１１０１１０号公報
【特許文献３】特開昭６１−２６９３７７号公報
【特許文献４】特開２００８−２０５４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
縦型電界効果トランジスタとその製造方法及び電子機器において、基材の材料の選択の幅を広げることを目的とする。
【課題を解決するための手段】
【０００８】
以下の開示の一観点によれば、基材と、前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルとを有する縦型電界効果トランジスタが提供される。
【０００９】
更に、その開示の他の観点によれば、基材の上に、ソース電極とドレイン電極のうちの一方となる第１の電極を形成する工程と、前記基材と前記第１の電極のそれぞれの上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上であって、平面視で前記第１の電極と重なる部分に、ゲート電極を形成する工程と、前記第１の絶縁膜と前記ゲート電極のそれぞれの上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上であって、平面視で前記ゲート電極と重なる部分に、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極を形成する工程と、前記第２の電極、前記第２の絶縁膜、前記ゲート電極、及び前記第１の絶縁膜をエッチングして開口を形成することにより、該開口内に前記第１の電極を露出させる工程と、前記エッチングによって前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、前記第１の電極、前記ゲート絶縁膜、及び前記第２の電極のそれぞれの上に、酸化物半導体を材料とするチャネルを形成する工程とを有する縦型電界効果トランジスタの製造方法が提供される。
【００１０】
そして、その開示の別の観点によれば、配線基板と筐体のいずれかを含む基材と、前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルとを備えた縦型電界効果トランジスタを有することを特徴とする電子機器が提供される。
【発明の効果】
【００１１】
以下の開示によれば、アモルファス状態でも高い移動度を維持できる酸化物半導体をチャネルの材料に使用するので、チャネルと基材との格子整合を図る必要がなくなり、基材として使用できる材料の選択の幅が広がる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その１）である。
【図２】図２（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その３）である。
【図４】図４（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その４）である。
【図５】図５は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その５）である。
【図６】図６は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その１）である。
【図７】図７は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その２）である。
【図８】図８は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その３）である。
【図９】図９は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その４）である。
【図１０】図１０は、第２実施形態に係る縦型電界効果トランジスタの平面図である。
【図１１】図１１は、図１０のV−V線に沿う断面図である。
【図１２】図１２は、第３実施形態に係る縦型電界効果トランジスタの平面図である。
【図１３】図１３は、図１２のVI−VI線に沿う断面図である。
【図１４】図１４（ａ）、（ｂ）は、第４実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その１）である。
【図１５】図１５（ａ）、（ｂ）は、第４実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その２）である。
【図１６】図１６は、第５実施形態に係る縦型電界効果トランジスタの断面図である。
【図１７】図１７は、第６実施形態に係る縦型電界効果トランジスタの断面図である。
【発明を実施するための形態】
【００１３】
（第１実施形態）
第１実施形態に係る縦型電界効果トランジスタについて、その製造工程を追いながら説明する。
【００１４】
図１〜図５は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図であり、図６〜図９はその平面図である。
【００１５】
最初に、図１（ａ）に示すように、銅を材料とする基材１の上に、蒸着法又はスパッタ法によりチタン膜と金膜とをこの順に形成した後、これらの膜をリフトオフ法によりパターニングしてドレイン電極２とする。
【００１６】
なお、ドレイン電極２として形成されるチタン膜と金膜の厚さは特に限定されない。チタン膜は、金膜と基材１との密着性を高める密着膜としての機能を有し、約１０nm程度の厚さに形成される。また、金膜は、ドレイン電極２の大部分を占めるものであって、約３００nm程度の厚さに形成される。
【００１７】
次に、図１（ｂ）に示すように、基材１とドレイン電極２のそれぞれの上にポリイミドの塗膜を形成し、それを熱硬化させて第１の絶縁膜３とする。
【００１８】
第１の絶縁膜３は、後で完成する縦型電界効果トランジスタの耐圧に応じた膜厚に形成され、本実施形態では１μm〜１００μmの膜厚に形成される。
【００１９】
続いて、図２（ａ）に示すように、第１の絶縁膜３の上にチタン膜と金膜とをこの順に形成した後、リフトオフ法によりこれらの膜をパターニングしてゲート電極６を形成する。
【００２０】
上記したチタン膜は例えば約１０nm程度の厚さに形成され、その上の金膜は例えば３００nm程度の厚さに形成される。
【００２１】
図６は、本工程を終了後の平面図であり、先の図２（ａ）は図６のI−I線に沿う断面図に相当する。
【００２２】
図６に示すように、ドレイン電極２とゲート電極６の形状は、いずれも平面視で矩形状である。そして、ゲート電極６は、平面視でドレイン電極２と重なるように形成される。
【００２３】
次いで、図２（ｂ）に示すように、第１の絶縁膜３とゲート電極６のそれぞれの上にポリイミドの塗膜を形成してそれを熱硬化させることにより、厚さが約０．５μmの第２の絶縁膜８を形成する。
【００２４】
続いて、図３（ａ）に示すように、第２の絶縁膜８の上にソース電極１０を形成する。ソース電極１０の形成方法は特に限定されないが、本実施形態では第２の絶縁膜８の上にチタン膜と金膜とをこの順に形成した後、リフトオフ法によりこれらの膜をパターニングしてソース電極１０を形成する。
【００２５】
ソース電極１０の厚さも特に限定されず、チタン膜は例えば約１０nm程度の厚さに形成され、その上の金膜は例えば３００nm程度の厚さに形成される。
【００２６】
図７は、本工程を終了した後の平面図であり、先の図３（ａ）は図７のII−II線に沿う断面図に相当する。
【００２７】
図７に示すように、ソース電極１０の形状は平面視で矩形状であり、ゲート電極６と重なるようにソース電極１０は形成される。
【００２８】
次に、図３（ｂ）に示す断面構造を得るまでの工程について説明する。
【００２９】
まず、第２の絶縁膜８とソース電極１０のそれぞれの上にフォトレジストを塗布し、それを露光、現像することによりレジストパターン１１を形成する。
【００３０】
そして、そのレジストパターン１１をマスクに用いながら、第１の絶縁膜３、ゲート電極６、第２の絶縁膜８、及びソース電極１０をエッチングすることにより開口１２を形成する。そのようなエッチングにより、開口１２内にゲート電極６の側面６ｘとドレイン電極２が露出すると共に、開口１２の横にゲート電極６とソース電極１０が残される。
【００３１】
本工程のエッチングは膜毎に異なる条件で行われる。例えば、ゲート電極６とソース電極１０のエッチングは、Arガスを用いるイオンミリングにより行われる。そして、第１の絶縁膜３と第２の絶縁膜８として形成されたポリイミド膜のエッチングには、フロン系のガスと酸素ガスとの混合ガスをエッチングガスとするドライエッチングが採用される。
【００３２】
このエッチングが終了後、レジストパターン１１は除去される。
【００３３】
上記のように同一のレジストパターン１１をマスクにして各絶縁膜３、８とゲート電極６とをドライエッチングすると、ゲート電極６の側面６ｘと開口１２の側面が連続した同一面内に位置するようになる。
【００３４】
図８は、本工程を終了した後の平面図であり、先の図３（ｂ）は図８のIII−III線に沿う断面図に相当する。
【００３５】
図８に示すように、開口１２の形状は平面視で矩形状である。また、その開口１２を形成した後では、上記のレジストパターン１１とは別のレジストパターンを用いるフォトリソグラフィにより第２の絶縁膜８がパターニングされ、ゲート電極６を電気的に引き出すためのコンタクトホール１９が形成される。
【００３６】
次に、図４（ａ）に示すように、ドレイン電極２とソース電極１０のそれぞれの上と開口１２の側面に、ゲート絶縁膜１６として酸化ハフニウム(HFO2)膜をALD(Atomic Layer Deposition)法により約５０nm程度の厚さに形成する。
【００３７】
ALD法で形成されたゲート絶縁膜１６は、スパッタ法等の他の成膜方法で成膜された場合と比較して段差被覆性が良好なため、開口１２の側面においてゲート絶縁膜１６の厚さは均一となる。
【００３８】
その後に、図４（ｂ）に示すように、ドライエッチングでゲート絶縁膜１６を異方的にエッチングすることにより、ドレイン電極２とソース電極１０の各々の上面からゲート絶縁膜１６を除去し、開口１２の側面にゲート絶縁膜１６を残す。
【００３９】
なお、このドライエッチングで使用するエッチングガスは特に限定されないが、本実施形態ではBCl3ガスと酸素ガスとの混合ガスをエッチングガスとして使用する。
【００４０】
次に、図５に示すように、基材１の上側全面にチャネル１７を１０nm〜１００nm程度の厚さに形成する。そして、リフトオフ法でチャネル１７をパターニングすることにより、開口１２内にチャネル１７を残しながら、ソース電極１０の一部領域PRからチャネル１７を除去する。これにより、チャネル１７は、ドレイン電極２、ソース電極１０、及びゲート絶縁膜１６のそれぞれの上にのみ残されることになる。
【００４１】
チャネル１７の材料の材料として使用する半導体材料は特に限定されない。但し、シリコンは、単結晶状態の場合と比較してアモルファス状態や多結晶状態における移動度が大きく低下するので、高い移動度を維持するために単結晶状態に成膜しなければならず、結晶状態が限定されてしまうという点で不利である。
【００４２】
そこで、本実施形態では、アモルファス状態や多結晶状態でも単結晶状態と同程度の移動度を維持できる酸化物半導体をチャネル１７の材料として使用し、アモルファス状態にチャネル１７を成膜する。
【００４３】
このようにアモルファス状態で成膜したチャネル１７は、下地との格子整合を図る必要がないため、成膜の対象となる下地が限定されないという利点がある。更に、アモルファス状態であればチャネル１７の格子欠陥を懸念する必要もないので、格子欠陥の原因である下地とチャネル１７との熱膨張率差を許容できる。
【００４４】
これらにより、本実施形態では、基材１、各絶縁膜３、８、及び各電極２、１０の材料を選ばずに、これらの上に高い移動度を有するチャネル１７を形成することができる。
【００４５】
上記した酸化物半導体は特に限定されない。本実施形態では、酸化亜鉛（ZnO）膜をチャネル１７として形成する。酸化亜鉛膜は、成膜ガスとしてジエチルジンク（DEZn）と水とを気化してなるガスを使用するALD法により形成し得る。このようにして形成した酸化亜鉛膜は、１０cm2/Vs〜１００cm2/Vs程度の高い移動度を有する。
【００４６】
また、酸化亜鉛に代えて、酸化インジウムガリウム亜鉛（IGZO）、アルミニウムドープ酸化亜鉛（AZO）、及び酸化インジウム亜鉛（IZO）のいずれかも酸化物半導体として使用し得る。
【００４７】
以上により、本実施形態に係る縦型電界効果トランジスタ２０の基本構造が完成する。
【００４８】
図９は、その縦型電界効果トランジスタ２０の平面図であり、先の図５は図９のIV−IV線に沿う断面図に相当する。
【００４９】
図５に示した縦型電界効果トランジスタ２０では、ソース電極１０からチャネル１７を通じてドレイン電極２にキャリアが流れる。そして、ゲート電極６に印加するゲート電圧を制御することで、ゲート電極６の横のチャネル領域におけるキャリアの流れを制御することができ、これにより縦型電界効果トランジスタ２０のオン・オフを制御することができる。
【００５０】
上記した本実施形態によれば、図５に示すように、第１の絶縁膜３の厚みを利用してドレイン電極２とゲート電極６とを隔てることで、これらドレイン電極２とゲート電極６との耐圧が確保される。
【００５１】
そのため、第１の絶縁膜３の厚みを制御することによりドレイン電極２とゲート電極６との耐圧を簡単に調節するこことができると共に、第１の絶縁膜３を厚くすることで各電極２、６間の耐圧を容易に高めることができる。特に、このような高耐圧化は、第２の絶縁膜８よりも第１の絶縁膜３を厚くすることで実現が容易となる。
【００５２】
更に、チャネル領域Rの厚みがゲート長となるため、ゲート長がゲート電極６の厚さと実質的に等しくなる。よって、ゲート長の短縮化のためにフォトリソグラフィでゲート電極を微細加工する必要がなく、ゲート電極６を薄厚化するだけで簡単にサブミクロンオーダーのゲート長を実現できる。
【００５３】
そして、チャネル１７は、各電極２、１０や各絶縁膜３、８の形成後に成膜されるので、チャネル１７がプロセスダメージを受け難くなる。
【００５４】
しかも、そのチャネル１７の材料として使用する酸化物半導体がアモルファス状態でも高い移動度を維持できるので、単結晶状態のチャネル１７を形成する必要がない。これにより、プロセスコストの増大を伴うエピタキシャル成長法でチャネル１７を形成する必要が無くなると共に、チャネル１７の下地として使用し得る基材１の材料の選択の幅が広がる。
【００５５】
特に、基材１の材料として、銅等のように熱伝導性の高い導電性材料を使用すると、縦型電界効果トランジスタ２０で発生した熱が基材１から外部に速やかに放熱され、縦型電界効果トランジスタ２０の放熱効果を高めることができる。
【００５６】
導電性材料を使用した基材１としては、例えば、電子機器の金属性の筐体がある。本実施形態に従えば、その金属製の筐体に縦型電界効果トランジスタ２０を直接形成することができ、筐体に縦型電界効果トランジスタ２０を取り付ける組み立てコストを大幅に削減できる。
【００５７】
また、ポリイミドフィルム等の可撓性のある膜を基材１として使用することもできるようになり、可撓性の基材１を利用した新規な構造の縦型電界効果トランジスタ２０を作製することもできる。
【００５８】
（第２実施形態）
図１０は本実施形態に係る縦型電界効果トランジスタ２１の平面図であり、図１１は図１０のV−V線に沿う断面図である。
【００５９】
なお、図１０及び図１１において、第１実施形態で説明したのと同じ要素には第１実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。また、縦型電界効果トランジスタ２１の製造方法についても第１実施形態と同様なので以下ではその説明を省略する。
【００６０】
図１１に示すように、本実施形態ではチャネル１７で開口１２を完全に埋め込む。このような埋め込みを実現するには、開口１２の直径をチャネル１７の膜厚（１０nm〜１００nm）の２倍以下とすればよい。
【００６１】
このようにすると、開口１２内のチャネル１７が平面視でゲート電極６により囲まれた構造が得られる。この構造はサラウンデッドゲート構造とも呼ばれる。
【００６２】
サラウンデッドゲート構造においてゲート電極６にゲート電圧を印加すると、開口１２内においてチャネル１７の両側からゲート電圧が印加されることになるので、チャネル１７を通るキャリアに効果的にゲート電圧を加えることがでる。その結果、ゲート電圧を僅かに変化させただけでもドレイン電流を大きく変化させることができ、縦型電界効果トランジスタ２１の相互コンダクタンスを高めることができる。
【００６３】
（第３実施形態）
図１２は本実施形態に係る縦型電界効果トランジスタ２５の平面図であり、図１３は図１２のVI−VI線に沿う断面図である。
【００６４】
なお、図１２及び図１３において、第１実施形態で説明したのと同じ要素には第１実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。また、縦型電界効果トランジスタ２５の製造方法についても第１実施形態と同様なので以下ではその説明を省略する。
【００６５】
図１２に示すように、本実施形態に係る縦型電界効果トランジスタ２５では、平面視で開口１２がドレイン電極２に含まれる。
【００６６】
このようにすると、図１３に示すように、開口１２の底部においてチャネル１７がドレイン電極２からはみ出なくなる。そのため、第１実施形態の縦型電界効果トランジスタ２５（図５参照）のように、基材１とチャネル１７とが不必要に接する部分をなくすことができる。
【００６７】
（第４実施形態）
図１４〜図１５は、本実施形態に係る縦型電界効果トランジスタの製造途中の断面図である。
【００６８】
なお、図１４〜図１５において、第１実施形態で説明したのと同じ要素には第１実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。
【００６９】
本実施形態では、２ステップのエッチングにより開口１２の一部をテーパー状に形成する。
【００７０】
まず、第１実施形態で説明した図１（ａ）〜図３（ｂ）の工程に従い、図１４（ａ）のようにソース電極１０の上にレジストパターン１１を形成する。
【００７１】
そして、第１のエッチングステップにおいて、レジストパターン１１をマスクにしながら第１の絶縁膜３の途中の深さまでドライエッチングすることにより開口１２の上部１２ａを形成する。
【００７２】
本工程のエッチングは膜毎に異なる条件で行われる。例えば、ゲート電極６とソース電極１０のエッチングは、Arガスを用いるイオンミリングにより行われる。そして、第１の絶縁膜３と第２の絶縁膜８として形成されたポリイミド膜のエッチングには、フロン系のガスと酸素ガスとの混合ガスをエッチングガスとするドライエッチングが採用される。
【００７３】
また、このようなドライエッチングでは各膜が異方的にエッチングされるので、開口１２の上部１２ａの側面は、基材１の主面１ａに対して垂直になる。
【００７４】
次に、図１４（ｂ）に示すように、上記のレジストパターン１１を引き続きマスクに使用しながら、第２のエッチングステップで第１の絶縁膜３をウエットエッチングすることにより開口１２の下部１２ｂを形成し、開口１２内にドレイン電極２の上面を露出させる。
【００７５】
そのウエットエッチングで使用するエッチング液は特に限定されない。例えば、第１の絶縁膜３としてポリイミド膜を形成する場合は、そのエッチング液として熱リン酸を使用し得る。
【００７６】
ウエットエッチングは等方的に進行するため、開口１２の下部１２ｂは、基材１に向けて直径が小さくなるテーパー状となる。
【００７７】
この後に、レジストパターン１１は除去される。
【００７８】
次いで、図１５（ａ）に示すように、第１実施形態の図４（ａ）及び図４（ｂ）の工程を行うことで、開口１２の側面にゲート絶縁膜１６を形成する。
【００７９】
なお、第１実施形態で説明したように、ソース電極１０やドレイン電極２の上に形成されたゲート絶縁膜１６はドライエッチングによって除去されるが、開口１２の下部１２ｂに形成されたゲート絶縁膜１６もそのドライエッチング時に除去される。
【００８０】
続いて、図１５（ｂ）に示すように、基材１の上側全面にチャネル１７を形成した後、リフトオフ法によりチャネル１７をパターニングし、ドレイン電極２、ソース電極１０、及びゲート絶縁膜１６のそれぞれの上にチャネル１７を残す。
【００８１】
本実施形態では、チャネル１７として酸化亜鉛をスパッタ法で堆積させる。
【００８２】
このようにスパッタ法を用いると、第１実施形態のようにALD法を用いる場合と比較してチャネル１７の段差被覆性が悪くなる。その結果、開口１２のテーパー状の下部１２ｂに形成されたチャネル１７の膜厚T2を、上部１２ａに形成されたチャネル１７の膜厚T1よりも厚くすることができる。
【００８３】
以上により、本実施形態に係る電界効果トランジスタ２７の基本構造が完成する。
【００８４】
上記した本実施形態によれば、図１５（ｂ）に示したように、開口１２の上部１２ａに形成されたチャネル１７の膜厚T1と比較して、下部１２ｂに形成されたチャネル１７の膜厚T2を厚くすることができる。
【００８５】
そのため、下部１２ｂにおけるチャネル１７の抵抗が小さくなり、第１実施形態と比較して縦型電界効果トランジスタ２７のオン抵抗を低減することが可能となる。
【００８６】
また、ゲート電極６の横のチャネル１７の膜厚T1を下部１２ｂにおける膜厚T2よりも薄くできるので、ゲート電極６に印加するゲート電圧でチャネル１７内のキャリアの流れを効率的に制御することができる。
【００８７】
（第５実施形態）
図１６は、本実施形態に係る縦型電界効果トランジスタ２８の断面図である。なお、図１６において、第１実施形態で説明したのと同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。
【００８８】
また、本実施形態は、第１実施形態で説明したドレイン電極２とソース電極１０の役割を入れ替えるのみであり、第１実施形態と同様の製造方法で縦型電界効果トランジスタ２８を作製できるので、その製造方法については省略する。
【００８９】
図１６に示すように、本実施形態では、基材１の上にソース電極１０を形成し、第２の絶縁膜８の上にドレイン電極２を形成する。
【００９０】
そして、ゲート電極６とドレイン電極２との耐圧を高めるため、第１の絶縁膜３と比較して第２の絶縁膜８の膜厚を厚くし、ゲート電極６とドレイン電極２との間隔を広める。
【００９１】
第１実施形態で説明したように、導電性の基材１としては電子機器の金属製の筐体を使用し得るが、その筐体は接地電位に維持されることが多い。そのため、基材１として筐体を用い、上記のように基材１の上にソース電極１０を形成すると、簡単にソース接地回路を実現できる。
【００９２】
また、電子機器において筐体は広範な領域を占めるので、ワイヤ等で上記のソース回路の接地を行う場合と比較して、本実施形態ではソース接地回路の接地インダクタンスを低減できるという利点も得られる。特に、無線基地局のパワーアンプでは、ソース接地回路が用いられることが多いので、本実施形態の縦型電界効果トランジスタ２８を使用する実益がある。
【００９３】
（第６実施形態）
図１７は、本実施形態に係る縦型電界効果トランジスタ３０の断面図である。なお、図１７において、第１〜第６実施形態で説明したのと同じ要素にはこれらの実施形態と同じ符号を付し、以下ではその説明を省略する。
【００９４】
本実施形態では、基材１として、絶縁性コア基板３１と導体部３２とを備えた配線基板を使用する。このうち、絶縁性コア基材３１の材料としては、ガラスエポキシ等の有機材料やセラミックを使用し得る。
【００９５】
一方、導体部３２は、例えば、絶縁性コア基板３１の貫通孔３１ａに埋め込まれた銅を材料とするビア充填体である。
【００９６】
このような配線基板は、例えば、電子機器内において半導体パッケージの一部として使用されるものである。
【００９７】
第１実施形態で説明したように、チャネル１７として形成される酸化物半導体は、成膜の下地を選ばないため、このように導体部３２上に直接形成することができる。これにより、配線基板上にチャネル１７を直接形成してなる新規な構造の縦型電界効果トランジスタ３０を提供することができる。
【００９８】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【００９９】
（付記１） 基材と、
前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、
前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、
前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルと、
を有することを特徴とする縦型電界効果トランジスタ。
【０１００】
（付記２） 前記開口が、前記チャネルにより完全に埋め込まれたことを特徴とする付記１に記載の縦型電界効果トランジスタ。
【０１０１】
（付記３） 前記開口が平面視で前記第１の電極に含まれることを特徴とする付記１に記載の縦型電界効果トランジスタ。
【０１０２】
（付記４） 前記開口は、前記基材に向けて直径が小さくなるテーパー状であって前記第１の絶縁膜に形成された下部と、側面が前記基材の主面に対して垂直であって前記第２の絶縁膜に形成された上部とを有し、
前記下部に形成された前記チャネルが、前記上部に形成された前記チャネルよりも厚いことを特徴とする付記１に記載の縦型電界効果トランジスタ。
【０１０３】
（付記５） 前記第１の電極は前記ドレイン電極であり、
前記第２の電極は前記ソース電極であり、
前記第１の絶縁膜が前記第２の絶縁膜よりも厚いことを特徴とする付記１乃至付記４のいずれかに記載の縦型電界効果トランジスタ。
【０１０４】
（付記６） 前記第１の電極は前記ソース電極であり、
前記第２の電極は前記ドレイン電極であり、
前記第２の絶縁膜が前記第１の絶縁膜よりも厚く、
前記基材は導電性を有することを特徴とする付記１乃至付記５のいずれかに記載の縦型電界効果トランジスタ。
【０１０５】
（付記７） 前記基材は、配線基板又は電気機器の筐体であることを特徴とする付記１乃至付記６のいずれかに記載の縦型電界効果トランジスタ。
【０１０６】
（付記８） 配線基板と筐体のいずれかを含む基材と、
前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、
前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、
前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルと、
を備えた縦型電界効果トランジスタを有することを特徴とする電子機器。
【０１０７】
（付記９） 基材の上に、ソース電極とドレイン電極のうちの一方となる第１の電極を形成する工程と、
前記基材と前記第１の電極のそれぞれの上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上であって、平面視で前記第１の電極と重なる部分に、ゲート電極を形成する工程と、
前記第１の絶縁膜と前記ゲート電極のそれぞれの上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上であって、平面視で前記ゲート電極と重なる部分に、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極を形成する工程と、
前記第２の電極、前記第２の絶縁膜、前記ゲート電極、及び前記第１の絶縁膜をエッチングして開口を形成することにより、該開口内に前記第１の電極を露出させる工程と、
前記エッチングによって前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、
前記第１の電極、前記ゲート絶縁膜、及び前記第２の電極のそれぞれの上に、酸化物半導体を材料とするチャネルを形成する工程と、
を有することを特徴とする縦型電界効果トランジスタの製造方法。
【０１０８】
（付記１０） 前記開口を形成する工程は、
ドライエッチングにより、前記第２の絶縁膜と前記ゲート電極とを異方的にエッチングして前記開口の上部を形成する第１のエッチングステップと、
前記第１のエッチングステップの後、ウエットエッチングにより、前記第１の絶縁膜をエッチングして前記開口の下部を形成する第２のエッチングステップとを有し、
前記チャネルを形成する工程は、スパッタ法により前記開口の側面に前記酸化物半導体を堆積させることにより行われることを特徴とする付記９に記載の縦型電界効果トランジスタの製造方法。
【符号の説明】
【０１０９】
１…基材、１ａ…主面、２…ドレイン電極、３…第１の絶縁膜、６…ゲート電極、８…第２の絶縁膜、１０…ソース電極、１１…レジストパターン、１２…開口、１２ａ…開口の上部、１２ｂ…開口の下部、１６…ゲート絶縁膜、１７…チャネル、２０、２１、２５、２７、３０…縦型電界効果トランジスタ、３１…絶縁性コア基板、３１ａ…貫通孔、３２…導体部。
【技術分野】
【０００１】
本発明は、縦型電界効果トランジスタとその製造方法及び電子機器に関する。
【背景技術】
【０００２】
縦型電界効果トランジスタは、基板の高さ方向にドレイン電極とゲート電極とが隔てられており、それらの電極間に半導体層が介在した構造を有しているため、ドレイン電極とゲート電極との間の耐圧が高いという特徴がある。このような特徴を活かし、縦型電界効果トランジスタは、電源用等の高耐圧トランジスタとして広く使用されている。
【０００３】
そのような縦型電界効果トランジスタでは、上記の半導体層がチャネルを兼ねているが、ドレイン電極とゲート電極とを離して高耐圧を実現するには、その半導体層を厚く形成するのが望まれる。
【０００４】
但し、その半導体層はエピタキシャル成長法により形成されるので、成長に長時間を要し、プロセスコストが増大するという問題がある。
【０００５】
更に、半導体層とその下の基板との間で格子定数の不整合や熱膨張率の相違があると、半導体層に格子欠陥が入る危険性が高くなる。そのような危険をなくすため、上記の縦型電界効果トランジスタでは、半導体層と格子定数や熱膨張率が近い結晶性基板を使用せざるを得ず、使用可能な基板の材料が制限されるという問題もある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６３−１０１７４０号公報
【特許文献２】特開２００３−１１０１１０号公報
【特許文献３】特開昭６１−２６９３７７号公報
【特許文献４】特開２００８−２０５４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
縦型電界効果トランジスタとその製造方法及び電子機器において、基材の材料の選択の幅を広げることを目的とする。
【課題を解決するための手段】
【０００８】
以下の開示の一観点によれば、基材と、前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルとを有する縦型電界効果トランジスタが提供される。
【０００９】
更に、その開示の他の観点によれば、基材の上に、ソース電極とドレイン電極のうちの一方となる第１の電極を形成する工程と、前記基材と前記第１の電極のそれぞれの上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上であって、平面視で前記第１の電極と重なる部分に、ゲート電極を形成する工程と、前記第１の絶縁膜と前記ゲート電極のそれぞれの上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上であって、平面視で前記ゲート電極と重なる部分に、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極を形成する工程と、前記第２の電極、前記第２の絶縁膜、前記ゲート電極、及び前記第１の絶縁膜をエッチングして開口を形成することにより、該開口内に前記第１の電極を露出させる工程と、前記エッチングによって前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、前記第１の電極、前記ゲート絶縁膜、及び前記第２の電極のそれぞれの上に、酸化物半導体を材料とするチャネルを形成する工程とを有する縦型電界効果トランジスタの製造方法が提供される。
【００１０】
そして、その開示の別の観点によれば、配線基板と筐体のいずれかを含む基材と、前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルとを備えた縦型電界効果トランジスタを有することを特徴とする電子機器が提供される。
【発明の効果】
【００１１】
以下の開示によれば、アモルファス状態でも高い移動度を維持できる酸化物半導体をチャネルの材料に使用するので、チャネルと基材との格子整合を図る必要がなくなり、基材として使用できる材料の選択の幅が広がる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その１）である。
【図２】図２（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その３）である。
【図４】図４（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その４）である。
【図５】図５は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その５）である。
【図６】図６は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その１）である。
【図７】図７は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その２）である。
【図８】図８は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その３）である。
【図９】図９は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その４）である。
【図１０】図１０は、第２実施形態に係る縦型電界効果トランジスタの平面図である。
【図１１】図１１は、図１０のV−V線に沿う断面図である。
【図１２】図１２は、第３実施形態に係る縦型電界効果トランジスタの平面図である。
【図１３】図１３は、図１２のVI−VI線に沿う断面図である。
【図１４】図１４（ａ）、（ｂ）は、第４実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その１）である。
【図１５】図１５（ａ）、（ｂ）は、第４実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その２）である。
【図１６】図１６は、第５実施形態に係る縦型電界効果トランジスタの断面図である。
【図１７】図１７は、第６実施形態に係る縦型電界効果トランジスタの断面図である。
【発明を実施するための形態】
【００１３】
（第１実施形態）
第１実施形態に係る縦型電界効果トランジスタについて、その製造工程を追いながら説明する。
【００１４】
図１〜図５は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図であり、図６〜図９はその平面図である。
【００１５】
最初に、図１（ａ）に示すように、銅を材料とする基材１の上に、蒸着法又はスパッタ法によりチタン膜と金膜とをこの順に形成した後、これらの膜をリフトオフ法によりパターニングしてドレイン電極２とする。
【００１６】
なお、ドレイン電極２として形成されるチタン膜と金膜の厚さは特に限定されない。チタン膜は、金膜と基材１との密着性を高める密着膜としての機能を有し、約１０nm程度の厚さに形成される。また、金膜は、ドレイン電極２の大部分を占めるものであって、約３００nm程度の厚さに形成される。
【００１７】
次に、図１（ｂ）に示すように、基材１とドレイン電極２のそれぞれの上にポリイミドの塗膜を形成し、それを熱硬化させて第１の絶縁膜３とする。
【００１８】
第１の絶縁膜３は、後で完成する縦型電界効果トランジスタの耐圧に応じた膜厚に形成され、本実施形態では１μm〜１００μmの膜厚に形成される。
【００１９】
続いて、図２（ａ）に示すように、第１の絶縁膜３の上にチタン膜と金膜とをこの順に形成した後、リフトオフ法によりこれらの膜をパターニングしてゲート電極６を形成する。
【００２０】
上記したチタン膜は例えば約１０nm程度の厚さに形成され、その上の金膜は例えば３００nm程度の厚さに形成される。
【００２１】
図６は、本工程を終了後の平面図であり、先の図２（ａ）は図６のI−I線に沿う断面図に相当する。
【００２２】
図６に示すように、ドレイン電極２とゲート電極６の形状は、いずれも平面視で矩形状である。そして、ゲート電極６は、平面視でドレイン電極２と重なるように形成される。
【００２３】
次いで、図２（ｂ）に示すように、第１の絶縁膜３とゲート電極６のそれぞれの上にポリイミドの塗膜を形成してそれを熱硬化させることにより、厚さが約０．５μmの第２の絶縁膜８を形成する。
【００２４】
続いて、図３（ａ）に示すように、第２の絶縁膜８の上にソース電極１０を形成する。ソース電極１０の形成方法は特に限定されないが、本実施形態では第２の絶縁膜８の上にチタン膜と金膜とをこの順に形成した後、リフトオフ法によりこれらの膜をパターニングしてソース電極１０を形成する。
【００２５】
ソース電極１０の厚さも特に限定されず、チタン膜は例えば約１０nm程度の厚さに形成され、その上の金膜は例えば３００nm程度の厚さに形成される。
【００２６】
図７は、本工程を終了した後の平面図であり、先の図３（ａ）は図７のII−II線に沿う断面図に相当する。
【００２７】
図７に示すように、ソース電極１０の形状は平面視で矩形状であり、ゲート電極６と重なるようにソース電極１０は形成される。
【００２８】
次に、図３（ｂ）に示す断面構造を得るまでの工程について説明する。
【００２９】
まず、第２の絶縁膜８とソース電極１０のそれぞれの上にフォトレジストを塗布し、それを露光、現像することによりレジストパターン１１を形成する。
【００３０】
そして、そのレジストパターン１１をマスクに用いながら、第１の絶縁膜３、ゲート電極６、第２の絶縁膜８、及びソース電極１０をエッチングすることにより開口１２を形成する。そのようなエッチングにより、開口１２内にゲート電極６の側面６ｘとドレイン電極２が露出すると共に、開口１２の横にゲート電極６とソース電極１０が残される。
【００３１】
本工程のエッチングは膜毎に異なる条件で行われる。例えば、ゲート電極６とソース電極１０のエッチングは、Arガスを用いるイオンミリングにより行われる。そして、第１の絶縁膜３と第２の絶縁膜８として形成されたポリイミド膜のエッチングには、フロン系のガスと酸素ガスとの混合ガスをエッチングガスとするドライエッチングが採用される。
【００３２】
このエッチングが終了後、レジストパターン１１は除去される。
【００３３】
上記のように同一のレジストパターン１１をマスクにして各絶縁膜３、８とゲート電極６とをドライエッチングすると、ゲート電極６の側面６ｘと開口１２の側面が連続した同一面内に位置するようになる。
【００３４】
図８は、本工程を終了した後の平面図であり、先の図３（ｂ）は図８のIII−III線に沿う断面図に相当する。
【００３５】
図８に示すように、開口１２の形状は平面視で矩形状である。また、その開口１２を形成した後では、上記のレジストパターン１１とは別のレジストパターンを用いるフォトリソグラフィにより第２の絶縁膜８がパターニングされ、ゲート電極６を電気的に引き出すためのコンタクトホール１９が形成される。
【００３６】
次に、図４（ａ）に示すように、ドレイン電極２とソース電極１０のそれぞれの上と開口１２の側面に、ゲート絶縁膜１６として酸化ハフニウム(HFO2)膜をALD(Atomic Layer Deposition)法により約５０nm程度の厚さに形成する。
【００３７】
ALD法で形成されたゲート絶縁膜１６は、スパッタ法等の他の成膜方法で成膜された場合と比較して段差被覆性が良好なため、開口１２の側面においてゲート絶縁膜１６の厚さは均一となる。
【００３８】
その後に、図４（ｂ）に示すように、ドライエッチングでゲート絶縁膜１６を異方的にエッチングすることにより、ドレイン電極２とソース電極１０の各々の上面からゲート絶縁膜１６を除去し、開口１２の側面にゲート絶縁膜１６を残す。
【００３９】
なお、このドライエッチングで使用するエッチングガスは特に限定されないが、本実施形態ではBCl3ガスと酸素ガスとの混合ガスをエッチングガスとして使用する。
【００４０】
次に、図５に示すように、基材１の上側全面にチャネル１７を１０nm〜１００nm程度の厚さに形成する。そして、リフトオフ法でチャネル１７をパターニングすることにより、開口１２内にチャネル１７を残しながら、ソース電極１０の一部領域PRからチャネル１７を除去する。これにより、チャネル１７は、ドレイン電極２、ソース電極１０、及びゲート絶縁膜１６のそれぞれの上にのみ残されることになる。
【００４１】
チャネル１７の材料の材料として使用する半導体材料は特に限定されない。但し、シリコンは、単結晶状態の場合と比較してアモルファス状態や多結晶状態における移動度が大きく低下するので、高い移動度を維持するために単結晶状態に成膜しなければならず、結晶状態が限定されてしまうという点で不利である。
【００４２】
そこで、本実施形態では、アモルファス状態や多結晶状態でも単結晶状態と同程度の移動度を維持できる酸化物半導体をチャネル１７の材料として使用し、アモルファス状態にチャネル１７を成膜する。
【００４３】
このようにアモルファス状態で成膜したチャネル１７は、下地との格子整合を図る必要がないため、成膜の対象となる下地が限定されないという利点がある。更に、アモルファス状態であればチャネル１７の格子欠陥を懸念する必要もないので、格子欠陥の原因である下地とチャネル１７との熱膨張率差を許容できる。
【００４４】
これらにより、本実施形態では、基材１、各絶縁膜３、８、及び各電極２、１０の材料を選ばずに、これらの上に高い移動度を有するチャネル１７を形成することができる。
【００４５】
上記した酸化物半導体は特に限定されない。本実施形態では、酸化亜鉛（ZnO）膜をチャネル１７として形成する。酸化亜鉛膜は、成膜ガスとしてジエチルジンク（DEZn）と水とを気化してなるガスを使用するALD法により形成し得る。このようにして形成した酸化亜鉛膜は、１０cm2/Vs〜１００cm2/Vs程度の高い移動度を有する。
【００４６】
また、酸化亜鉛に代えて、酸化インジウムガリウム亜鉛（IGZO）、アルミニウムドープ酸化亜鉛（AZO）、及び酸化インジウム亜鉛（IZO）のいずれかも酸化物半導体として使用し得る。
【００４７】
以上により、本実施形態に係る縦型電界効果トランジスタ２０の基本構造が完成する。
【００４８】
図９は、その縦型電界効果トランジスタ２０の平面図であり、先の図５は図９のIV−IV線に沿う断面図に相当する。
【００４９】
図５に示した縦型電界効果トランジスタ２０では、ソース電極１０からチャネル１７を通じてドレイン電極２にキャリアが流れる。そして、ゲート電極６に印加するゲート電圧を制御することで、ゲート電極６の横のチャネル領域におけるキャリアの流れを制御することができ、これにより縦型電界効果トランジスタ２０のオン・オフを制御することができる。
【００５０】
上記した本実施形態によれば、図５に示すように、第１の絶縁膜３の厚みを利用してドレイン電極２とゲート電極６とを隔てることで、これらドレイン電極２とゲート電極６との耐圧が確保される。
【００５１】
そのため、第１の絶縁膜３の厚みを制御することによりドレイン電極２とゲート電極６との耐圧を簡単に調節するこことができると共に、第１の絶縁膜３を厚くすることで各電極２、６間の耐圧を容易に高めることができる。特に、このような高耐圧化は、第２の絶縁膜８よりも第１の絶縁膜３を厚くすることで実現が容易となる。
【００５２】
更に、チャネル領域Rの厚みがゲート長となるため、ゲート長がゲート電極６の厚さと実質的に等しくなる。よって、ゲート長の短縮化のためにフォトリソグラフィでゲート電極を微細加工する必要がなく、ゲート電極６を薄厚化するだけで簡単にサブミクロンオーダーのゲート長を実現できる。
【００５３】
そして、チャネル１７は、各電極２、１０や各絶縁膜３、８の形成後に成膜されるので、チャネル１７がプロセスダメージを受け難くなる。
【００５４】
しかも、そのチャネル１７の材料として使用する酸化物半導体がアモルファス状態でも高い移動度を維持できるので、単結晶状態のチャネル１７を形成する必要がない。これにより、プロセスコストの増大を伴うエピタキシャル成長法でチャネル１７を形成する必要が無くなると共に、チャネル１７の下地として使用し得る基材１の材料の選択の幅が広がる。
【００５５】
特に、基材１の材料として、銅等のように熱伝導性の高い導電性材料を使用すると、縦型電界効果トランジスタ２０で発生した熱が基材１から外部に速やかに放熱され、縦型電界効果トランジスタ２０の放熱効果を高めることができる。
【００５６】
導電性材料を使用した基材１としては、例えば、電子機器の金属性の筐体がある。本実施形態に従えば、その金属製の筐体に縦型電界効果トランジスタ２０を直接形成することができ、筐体に縦型電界効果トランジスタ２０を取り付ける組み立てコストを大幅に削減できる。
【００５７】
また、ポリイミドフィルム等の可撓性のある膜を基材１として使用することもできるようになり、可撓性の基材１を利用した新規な構造の縦型電界効果トランジスタ２０を作製することもできる。
【００５８】
（第２実施形態）
図１０は本実施形態に係る縦型電界効果トランジスタ２１の平面図であり、図１１は図１０のV−V線に沿う断面図である。
【００５９】
なお、図１０及び図１１において、第１実施形態で説明したのと同じ要素には第１実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。また、縦型電界効果トランジスタ２１の製造方法についても第１実施形態と同様なので以下ではその説明を省略する。
【００６０】
図１１に示すように、本実施形態ではチャネル１７で開口１２を完全に埋め込む。このような埋め込みを実現するには、開口１２の直径をチャネル１７の膜厚（１０nm〜１００nm）の２倍以下とすればよい。
【００６１】
このようにすると、開口１２内のチャネル１７が平面視でゲート電極６により囲まれた構造が得られる。この構造はサラウンデッドゲート構造とも呼ばれる。
【００６２】
サラウンデッドゲート構造においてゲート電極６にゲート電圧を印加すると、開口１２内においてチャネル１７の両側からゲート電圧が印加されることになるので、チャネル１７を通るキャリアに効果的にゲート電圧を加えることがでる。その結果、ゲート電圧を僅かに変化させただけでもドレイン電流を大きく変化させることができ、縦型電界効果トランジスタ２１の相互コンダクタンスを高めることができる。
【００６３】
（第３実施形態）
図１２は本実施形態に係る縦型電界効果トランジスタ２５の平面図であり、図１３は図１２のVI−VI線に沿う断面図である。
【００６４】
なお、図１２及び図１３において、第１実施形態で説明したのと同じ要素には第１実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。また、縦型電界効果トランジスタ２５の製造方法についても第１実施形態と同様なので以下ではその説明を省略する。
【００６５】
図１２に示すように、本実施形態に係る縦型電界効果トランジスタ２５では、平面視で開口１２がドレイン電極２に含まれる。
【００６６】
このようにすると、図１３に示すように、開口１２の底部においてチャネル１７がドレイン電極２からはみ出なくなる。そのため、第１実施形態の縦型電界効果トランジスタ２５（図５参照）のように、基材１とチャネル１７とが不必要に接する部分をなくすことができる。
【００６７】
（第４実施形態）
図１４〜図１５は、本実施形態に係る縦型電界効果トランジスタの製造途中の断面図である。
【００６８】
なお、図１４〜図１５において、第１実施形態で説明したのと同じ要素には第１実施形態で説明したのと同じ符号を付し、以下ではその説明を省略する。
【００６９】
本実施形態では、２ステップのエッチングにより開口１２の一部をテーパー状に形成する。
【００７０】
まず、第１実施形態で説明した図１（ａ）〜図３（ｂ）の工程に従い、図１４（ａ）のようにソース電極１０の上にレジストパターン１１を形成する。
【００７１】
そして、第１のエッチングステップにおいて、レジストパターン１１をマスクにしながら第１の絶縁膜３の途中の深さまでドライエッチングすることにより開口１２の上部１２ａを形成する。
【００７２】
本工程のエッチングは膜毎に異なる条件で行われる。例えば、ゲート電極６とソース電極１０のエッチングは、Arガスを用いるイオンミリングにより行われる。そして、第１の絶縁膜３と第２の絶縁膜８として形成されたポリイミド膜のエッチングには、フロン系のガスと酸素ガスとの混合ガスをエッチングガスとするドライエッチングが採用される。
【００７３】
また、このようなドライエッチングでは各膜が異方的にエッチングされるので、開口１２の上部１２ａの側面は、基材１の主面１ａに対して垂直になる。
【００７４】
次に、図１４（ｂ）に示すように、上記のレジストパターン１１を引き続きマスクに使用しながら、第２のエッチングステップで第１の絶縁膜３をウエットエッチングすることにより開口１２の下部１２ｂを形成し、開口１２内にドレイン電極２の上面を露出させる。
【００７５】
そのウエットエッチングで使用するエッチング液は特に限定されない。例えば、第１の絶縁膜３としてポリイミド膜を形成する場合は、そのエッチング液として熱リン酸を使用し得る。
【００７６】
ウエットエッチングは等方的に進行するため、開口１２の下部１２ｂは、基材１に向けて直径が小さくなるテーパー状となる。
【００７７】
この後に、レジストパターン１１は除去される。
【００７８】
次いで、図１５（ａ）に示すように、第１実施形態の図４（ａ）及び図４（ｂ）の工程を行うことで、開口１２の側面にゲート絶縁膜１６を形成する。
【００７９】
なお、第１実施形態で説明したように、ソース電極１０やドレイン電極２の上に形成されたゲート絶縁膜１６はドライエッチングによって除去されるが、開口１２の下部１２ｂに形成されたゲート絶縁膜１６もそのドライエッチング時に除去される。
【００８０】
続いて、図１５（ｂ）に示すように、基材１の上側全面にチャネル１７を形成した後、リフトオフ法によりチャネル１７をパターニングし、ドレイン電極２、ソース電極１０、及びゲート絶縁膜１６のそれぞれの上にチャネル１７を残す。
【００８１】
本実施形態では、チャネル１７として酸化亜鉛をスパッタ法で堆積させる。
【００８２】
このようにスパッタ法を用いると、第１実施形態のようにALD法を用いる場合と比較してチャネル１７の段差被覆性が悪くなる。その結果、開口１２のテーパー状の下部１２ｂに形成されたチャネル１７の膜厚T2を、上部１２ａに形成されたチャネル１７の膜厚T1よりも厚くすることができる。
【００８３】
以上により、本実施形態に係る電界効果トランジスタ２７の基本構造が完成する。
【００８４】
上記した本実施形態によれば、図１５（ｂ）に示したように、開口１２の上部１２ａに形成されたチャネル１７の膜厚T1と比較して、下部１２ｂに形成されたチャネル１７の膜厚T2を厚くすることができる。
【００８５】
そのため、下部１２ｂにおけるチャネル１７の抵抗が小さくなり、第１実施形態と比較して縦型電界効果トランジスタ２７のオン抵抗を低減することが可能となる。
【００８６】
また、ゲート電極６の横のチャネル１７の膜厚T1を下部１２ｂにおける膜厚T2よりも薄くできるので、ゲート電極６に印加するゲート電圧でチャネル１７内のキャリアの流れを効率的に制御することができる。
【００８７】
（第５実施形態）
図１６は、本実施形態に係る縦型電界効果トランジスタ２８の断面図である。なお、図１６において、第１実施形態で説明したのと同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。
【００８８】
また、本実施形態は、第１実施形態で説明したドレイン電極２とソース電極１０の役割を入れ替えるのみであり、第１実施形態と同様の製造方法で縦型電界効果トランジスタ２８を作製できるので、その製造方法については省略する。
【００８９】
図１６に示すように、本実施形態では、基材１の上にソース電極１０を形成し、第２の絶縁膜８の上にドレイン電極２を形成する。
【００９０】
そして、ゲート電極６とドレイン電極２との耐圧を高めるため、第１の絶縁膜３と比較して第２の絶縁膜８の膜厚を厚くし、ゲート電極６とドレイン電極２との間隔を広める。
【００９１】
第１実施形態で説明したように、導電性の基材１としては電子機器の金属製の筐体を使用し得るが、その筐体は接地電位に維持されることが多い。そのため、基材１として筐体を用い、上記のように基材１の上にソース電極１０を形成すると、簡単にソース接地回路を実現できる。
【００９２】
また、電子機器において筐体は広範な領域を占めるので、ワイヤ等で上記のソース回路の接地を行う場合と比較して、本実施形態ではソース接地回路の接地インダクタンスを低減できるという利点も得られる。特に、無線基地局のパワーアンプでは、ソース接地回路が用いられることが多いので、本実施形態の縦型電界効果トランジスタ２８を使用する実益がある。
【００９３】
（第６実施形態）
図１７は、本実施形態に係る縦型電界効果トランジスタ３０の断面図である。なお、図１７において、第１〜第６実施形態で説明したのと同じ要素にはこれらの実施形態と同じ符号を付し、以下ではその説明を省略する。
【００９４】
本実施形態では、基材１として、絶縁性コア基板３１と導体部３２とを備えた配線基板を使用する。このうち、絶縁性コア基材３１の材料としては、ガラスエポキシ等の有機材料やセラミックを使用し得る。
【００９５】
一方、導体部３２は、例えば、絶縁性コア基板３１の貫通孔３１ａに埋め込まれた銅を材料とするビア充填体である。
【００９６】
このような配線基板は、例えば、電子機器内において半導体パッケージの一部として使用されるものである。
【００９７】
第１実施形態で説明したように、チャネル１７として形成される酸化物半導体は、成膜の下地を選ばないため、このように導体部３２上に直接形成することができる。これにより、配線基板上にチャネル１７を直接形成してなる新規な構造の縦型電界効果トランジスタ３０を提供することができる。
【００９８】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【００９９】
（付記１） 基材と、
前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、
前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、
前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルと、
を有することを特徴とする縦型電界効果トランジスタ。
【０１００】
（付記２） 前記開口が、前記チャネルにより完全に埋め込まれたことを特徴とする付記１に記載の縦型電界効果トランジスタ。
【０１０１】
（付記３） 前記開口が平面視で前記第１の電極に含まれることを特徴とする付記１に記載の縦型電界効果トランジスタ。
【０１０２】
（付記４） 前記開口は、前記基材に向けて直径が小さくなるテーパー状であって前記第１の絶縁膜に形成された下部と、側面が前記基材の主面に対して垂直であって前記第２の絶縁膜に形成された上部とを有し、
前記下部に形成された前記チャネルが、前記上部に形成された前記チャネルよりも厚いことを特徴とする付記１に記載の縦型電界効果トランジスタ。
【０１０３】
（付記５） 前記第１の電極は前記ドレイン電極であり、
前記第２の電極は前記ソース電極であり、
前記第１の絶縁膜が前記第２の絶縁膜よりも厚いことを特徴とする付記１乃至付記４のいずれかに記載の縦型電界効果トランジスタ。
【０１０４】
（付記６） 前記第１の電極は前記ソース電極であり、
前記第２の電極は前記ドレイン電極であり、
前記第２の絶縁膜が前記第１の絶縁膜よりも厚く、
前記基材は導電性を有することを特徴とする付記１乃至付記５のいずれかに記載の縦型電界効果トランジスタ。
【０１０５】
（付記７） 前記基材は、配線基板又は電気機器の筐体であることを特徴とする付記１乃至付記６のいずれかに記載の縦型電界効果トランジスタ。
【０１０６】
（付記８） 配線基板と筐体のいずれかを含む基材と、
前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、
前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、
前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルと、
を備えた縦型電界効果トランジスタを有することを特徴とする電子機器。
【０１０７】
（付記９） 基材の上に、ソース電極とドレイン電極のうちの一方となる第１の電極を形成する工程と、
前記基材と前記第１の電極のそれぞれの上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上であって、平面視で前記第１の電極と重なる部分に、ゲート電極を形成する工程と、
前記第１の絶縁膜と前記ゲート電極のそれぞれの上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上であって、平面視で前記ゲート電極と重なる部分に、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極を形成する工程と、
前記第２の電極、前記第２の絶縁膜、前記ゲート電極、及び前記第１の絶縁膜をエッチングして開口を形成することにより、該開口内に前記第１の電極を露出させる工程と、
前記エッチングによって前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、
前記第１の電極、前記ゲート絶縁膜、及び前記第２の電極のそれぞれの上に、酸化物半導体を材料とするチャネルを形成する工程と、
を有することを特徴とする縦型電界効果トランジスタの製造方法。
【０１０８】
（付記１０） 前記開口を形成する工程は、
ドライエッチングにより、前記第２の絶縁膜と前記ゲート電極とを異方的にエッチングして前記開口の上部を形成する第１のエッチングステップと、
前記第１のエッチングステップの後、ウエットエッチングにより、前記第１の絶縁膜をエッチングして前記開口の下部を形成する第２のエッチングステップとを有し、
前記チャネルを形成する工程は、スパッタ法により前記開口の側面に前記酸化物半導体を堆積させることにより行われることを特徴とする付記９に記載の縦型電界効果トランジスタの製造方法。
【符号の説明】
【０１０９】
１…基材、１ａ…主面、２…ドレイン電極、３…第１の絶縁膜、６…ゲート電極、８…第２の絶縁膜、１０…ソース電極、１１…レジストパターン、１２…開口、１２ａ…開口の上部、１２ｂ…開口の下部、１６…ゲート絶縁膜、１７…チャネル、２０、２１、２５、２７、３０…縦型電界効果トランジスタ、３１…絶縁性コア基板、３１ａ…貫通孔、３２…導体部。
【特許請求の範囲】
【請求項１】
基材と、
前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、
前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、
前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルと、
を有することを特徴とする縦型電界効果トランジスタ。
【請求項２】
前記開口が、前記チャネルにより完全に埋め込まれたことを特徴とする請求項１に記載の縦型電界効果トランジスタ。
【請求項３】
前記開口は、前記基材に向けて直径が小さくなるテーパー状であって前記第１の絶縁膜に形成された下部と、側面が前記基材の主面に対して垂直であって前記第２の絶縁膜に形成された上部とを有し、
前記下部に形成された前記チャネルが、前記上部に形成された前記チャネルよりも厚いことを特徴とする請求項１に記載の縦型電界効果トランジスタ。
【請求項４】
配線基板と筐体のいずれかを含む基材と、
前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、
前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、
前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルと、
を備えた縦型電界効果トランジスタを有することを特徴とする電子機器。
【請求項５】
基材の上に、ソース電極とドレイン電極のうちの一方となる第１の電極を形成する工程と、
前記基材と前記第１の電極のそれぞれの上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上であって、平面視で前記第１の電極と重なる部分に、ゲート電極を形成する工程と、
前記第１の絶縁膜と前記ゲート電極のそれぞれの上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上であって、平面視で前記ゲート電極と重なる部分に、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極を形成する工程と、
前記第２の電極、前記第２の絶縁膜、前記ゲート電極、及び前記第１の絶縁膜をエッチングして開口を形成することにより、該開口内に前記第１の電極を露出させる工程と、
前記エッチングによって前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、
前記第１の電極、前記ゲート絶縁膜、及び前記第２の電極のそれぞれの上に、酸化物半導体を材料とするチャネルを形成する工程と、
を有することを特徴とする縦型電界効果トランジスタの製造方法。
【請求項１】
基材と、
前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、
前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、
前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルと、
を有することを特徴とする縦型電界効果トランジスタ。
【請求項２】
前記開口が、前記チャネルにより完全に埋め込まれたことを特徴とする請求項１に記載の縦型電界効果トランジスタ。
【請求項３】
前記開口は、前記基材に向けて直径が小さくなるテーパー状であって前記第１の絶縁膜に形成された下部と、側面が前記基材の主面に対して垂直であって前記第２の絶縁膜に形成された上部とを有し、
前記下部に形成された前記チャネルが、前記上部に形成された前記チャネルよりも厚いことを特徴とする請求項１に記載の縦型電界効果トランジスタ。
【請求項４】
配線基板と筐体のいずれかを含む基材と、
前記基材の上に形成され、ソース電極とドレイン電極のうちの一方となる第１の電極と、
前記基材の上に形成され、前記第１の電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記第１の絶縁膜の上に形成され、前記開口を備えた第２の絶縁膜と、
前記開口の横の前記第２の絶縁膜の上に形成され、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の電極、前記第２の電極、及び前記ゲート絶縁膜上に形成され、酸化物半導体を材料とするチャネルと、
を備えた縦型電界効果トランジスタを有することを特徴とする電子機器。
【請求項５】
基材の上に、ソース電極とドレイン電極のうちの一方となる第１の電極を形成する工程と、
前記基材と前記第１の電極のそれぞれの上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上であって、平面視で前記第１の電極と重なる部分に、ゲート電極を形成する工程と、
前記第１の絶縁膜と前記ゲート電極のそれぞれの上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上であって、平面視で前記ゲート電極と重なる部分に、前記ソース電極と前記ドレイン電極のうちの他方となる第２の電極を形成する工程と、
前記第２の電極、前記第２の絶縁膜、前記ゲート電極、及び前記第１の絶縁膜をエッチングして開口を形成することにより、該開口内に前記第１の電極を露出させる工程と、
前記エッチングによって前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、
前記第１の電極、前記ゲート絶縁膜、及び前記第２の電極のそれぞれの上に、酸化物半導体を材料とするチャネルを形成する工程と、
を有することを特徴とする縦型電界効果トランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−１７４８３６（Ｐ２０１２−１７４８３６Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３４３３０（Ｐ２０１１−３４３３０）
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]