薄膜キャパシタ構造を備える集積回路パッケージ基板
【課題】パッケージ基板またはインターポーザ基板などの基板などの集積回路パッケージの基板で、焼結セラミックベース構造の上にキャパシタ構造が形成された集積回路パッケージの基板を提供する。
【解決手段】ベース構造１２は、複数のビア開口２２Ｐ、２２Ｇ、２２Ｓをそこに備える未加工の物質１２から形成される。未加工の物質は、焼結セラミック物質になりおよび複数のビア開口を備えるベース構造が焼結セラミックベース構造になるように焼結される。導電性ビア１４Ｐ、１４Ｇ、１４Ｓは、焼結セラミックベース構造のそれぞれのビア開口の中に形成される。キャパシタ構造１６は、焼結セラミックベース構造の上に形成される。キャパシタ構造の複数の電源２４Ｐおよびグランドプレーン２６は、複数のビアに接続される。複数のシリコン基板などのもろい複数の基板内に複数のビア開口をドリルで開ける必要なしに複数のビアに接続されることができる。
【解決手段】ベース構造１２は、複数のビア開口２２Ｐ、２２Ｇ、２２Ｓをそこに備える未加工の物質１２から形成される。未加工の物質は、焼結セラミック物質になりおよび複数のビア開口を備えるベース構造が焼結セラミックベース構造になるように焼結される。導電性ビア１４Ｐ、１４Ｇ、１４Ｓは、焼結セラミックベース構造のそれぞれのビア開口の中に形成される。キャパシタ構造１６は、焼結セラミックベース構造の上に形成される。キャパシタ構造の複数の電源２４Ｐおよびグランドプレーン２６は、複数のビアに接続される。複数のシリコン基板などのもろい複数の基板内に複数のビア開口をドリルで開ける必要なしに複数のビアに接続されることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路パッケージの基板内に備えられるキャパシタ構造に関する。
【背景技術】
【０００２】
複数の集積回路は、通常、複数のウエハ基板上に製造される。ウエハ基板は、その後、個々の複数のダイに"ダイシング"され、または"シンギュレーション"され、それぞれのダイは、それぞれの集積回路を持つ。ダイは、その後、しばしば中間のインターポーザ基板を伴い、パッケージ基板上に実装される。基板または複数の基板は、結果の集積回路パッケージに構造上の剛性を提供する。パッケージ基板は、同様に、ダイの複数のコンタクトからその上に集積回路パッケージが実装されるキャリア基板上の複数のコンタクトへのｘ−ｙ変換を提供する。
【０００３】
複数の信号は、基板または複数の基板内の複数のコンダクタを介して、ダイの中の集積回路へおよびから提供される。レジスタンス−キャパシタンス−インダクタンス遅延と称される信号遅延は、複数の信号が複数のコンダクタを介して送信される場合にしばしば生じる。レジスタンス−キャパシタンス−インダクタンス遅延を低減するために、ダイの近くにキャパシタが提供される。キャパシタは、集積回路の近くで、電力の貯蔵所として動作する。
【０００４】
複数のディスクリートキャパシタは、比較的大きく、したがって、基板上の大きな面積を占める。複数の薄膜は、小さな面積をしめ、多くのキャパシタが形成されることを可能にすることが理解されている。基板の製造の間に複数の薄膜キャパシタを製造することは、複数のディスクリートキャパシタを基板に実装することよりも、同様に単純である。
【０００５】
複数のビア開口は、基板のベース構造に製造されなくてはならず、ここに複数の導電性ビアが形成されなくてならず、ここに薄膜キャパシタ構造の複数の電源およびグランドプレーンは接続されなくてはならない。そのような複数のビア開口の形成は、半導体産業の長年にわたる最大の関心事である。これまでは、全ての努力は、シリコンなどの複数の低ｋ値物質内でドリルで複数の開口を開けることに向けられてきた。シリコンは、もろい物質であり、そこにドリルで複数の開口を開けることを難しくする。それぞれの開口は、同様に、個々にドリルで開けられなくてはならず、スループットを低減させる。
【図面の簡単な説明】
【０００６】
本発明は、添付の複数の図面への参照を伴う複数の例により説明される。
【０００７】
【図１】本発明の一実施形態に従って製造されたインターポーザ基板の側断面図である。
【０００８】
【図２】図１のインターポーザ基板を備える集積回路パッケージの側断面図である。
【０００９】
【図３】本発明の一実施形態に従って製造されたパッケージ基板の側断面図である。
【００１０】
【図４】図３のパッケージ基板を備える集積回路パッケージの側断面図である。
【発明の詳細な説明】
【００１１】
集積回路パッケージのパッケージ基板またはインターポーザ基板などの基板の製造が、説明される。ベース構造は、複数のビア開口をそこに備える未加工の物質から形成される。未加工の物質は、その後、未加工の物質が焼結セラミック物質になり、およびベース構造が複数のビア開口を備える焼結セラミックベース構造になるように焼結される。導電性ビアは、焼結セラミックベース構造のそれぞれのビア開口内に形成される。キャパシタ構造は、焼結セラミックベース構造上に形成される。キャパシタ構造の複数の電源およびグランドプレーンは、複数のビアに接続される。そのようなものとして、複数のシリコン基板のような複数のもろい基板内で複数のビア開口をドリルで開ける必要なしに、キャパシタ構造は、形成され、および複数のビアに接続されることができる。焼結セラミック物質は、同様に、熱膨張の低い係数を有し、キャパシタ構造を製造する時の複数の高温処理条件に耐えることができ、および、製造が高価ではない。
【００１２】
添付の複数の図面の図１は、本発明の一実施形態の方法に従って構築されたインターポーザ基板１０を説明する。インターポーザ基板１０は、ベース構造１２、複数の導電性ビア１４、高ｋ値誘電性物質を有するキャパシタ構造１６、低ｋ値誘電性物質１８、および複数のコンタクトパッド２０を備える。
【００１３】
ベース構造１２は、はじめに、未加工の焼結されていない物質からできている。未加工の物質は、ベース構造１２の形のパッケージであり、複数のビア開口は２２は、未加工の物質を突き抜けられる。未加工の物質のハンドリング、パッケージングおよびパンチングは、技術的に知られる。未加工の物質内の複数のパンチングホールの利点は、未加工の物質は、複数のシリコン基板などの他の複数の基板ほどもろくないことである。未加工の物質は、その後、未加工の物質が焼結セラミック物質になりおよびベース構造１２が焼結セラミックベース構造１２になるように、焼結される。焼結セラミックベース構造１２は、複数のビア開口２２を備える。複数のビア開口２２は、電源ビア開口２２Ｐ、グランドビア開口２２Ｇ、および複数の信号ビア開口２２Ｓを有する。複数のビア開口２２のそれぞれ１つは、水平な焼結セラミックベース構造１２の下面から上面へ拡張する。
【００１４】
低ｋ値誘電性物質１８は、焼結セラミックベース構造１２の上面全体の上に形成される。低ｋ値誘電性物質１８は、したがって、複数の電源、グランドおよび信号ビア開口２２Ｐ、２２Ｇおよび２２Ｓを覆う。低ｋ値誘電性物質１８は、一般的に、二酸化シリコンからできており、３と４との間の誘電定数を有する。
【００１５】
低ｋ値誘電性物質１８は、その後、パターニングされる。低ｋ値誘電性物質１８は、例えば、第一に、その部分を覆い、次に露出された複数の部分を焼き払うことでパターニングされる。焼き払われる（またはエッチングされる）複数の部分は、複数の電源およびグランドビア開口２２Ｐおよび２２Ｇ上に配置されるその複数の部分である。低ｋ値誘電性物質１８において、複数の開口は、複数の信号ビア開口２２Ｓが低ｋ値誘電性物質１８を通じて垂直に拡張するように、同様に、焼かれる（またはエッチングされる）。
【００１６】
キャパシタ構造１６は、その後、低ｋ値誘電性物質１８が焼き払われた（またはエッチングされた）焼結セラミックベース構造１２の上に形成される。つまり、キャパシタ構造１６は、複数の電源およびグランドビア開口２２Ｐおよび２２Ｇを備える焼結セラミックベース構造１２の上面のエリア上に形成される。キャパシタ構造１６は、複数の電源グランドプレーン２４および２６ならびに誘電性レイヤ２８を備える。複数の電源およびグランドプレーンは、一般的に銅またはプラチナからできている。誘電性レイヤ２８は、３００と９００との間の誘電定数を備える高ｋ値誘電性物質からできてもよいが、誘電定数は、３０００と同じ高さでもよい。絶縁レイヤ３０は、第二のキャパシタンスを追加するためにグランドプレーン２６の上部に形成され、誘電性レイヤ２８と同じ物質からできている。より多くの複数のレイヤは、余分のキャパシタンスのために追加されることができる。複数のレイヤおよび複数のプレーン２４、２６、２８および３０は、複数の電源およびグランドビア開口２２Ｐおよび２２Ｇが全体のキャパシタ構造１６を通じて垂直に拡張するように、全てパターニングされる。キャパシタ構造１６などの複数の薄膜キャパシタ構造の製造は、技術的に知られる。
【００１７】
複数のビア開口２２は、全てその後、複数の導電性ビア１４で満たされる。複数の導電性ビア１４は、一般的に、銅、銀またはタングステンおよびモリブデンの合金などの導電性物質から形成される。複数の導電性ビアは、例えば、複数のビア開口２２の中にスパッタ堆積され、メッキされまたはプリントされる。複数の導電性ビア１４は、複数のビア開口２２Ｐ、２２Ｇおよび２２Ｓの中にそれぞれ複数の電源、グランドおよび信号導電性ビア１４Ｐ、１４Ｇおよび１４Ｓを備える。電源導電性ビア１４Ｐは、電源プレーン２４と接触しており、グランドプレーン２６とは接触していない。グランド導電性ビア１４Ｇは、グランドプレーン２６と接触しており、電源プレーン２４とは接触していない。それぞれの信号導電性ビア１４Ｓは、電気的に全ての他の導電性ビア１４Ｐ、１４Ｇおよび１４Ｓから切断されている。
【００１８】
複数のコンタクトパッド２０は、キャパシタ構造１６および低ｋ値誘電性物質１８の上に形成される。それぞれのコンタクトパッド２０は、複数の導電性ビア１４のそれぞれの１つの上に配置されおよびに電気的に接続される。
【００１９】
図２は、本発明の一実施形態に係る集積回路パッケージ３４内のインターポーザ基板１０を説明する。集積回路パッケージ３４は、キャリア基板３６、パッケージ基板３８、ダイ４０ならびに複数の導電性相互接続メンバー４２、４４、および４６のそれぞれの複数の組をさらに備える。
【００２０】
パッケージ基板３８は、ベース構造４８、ベース構造４８内の複数の導電性ライン５０、ベース構造４８の下面に接する複数のコンタクトパッド５２、およびベース構造４８の上面に接する複数のコンタクトパッド５４を有する。ベース構造４８は、低ｋ値誘電性物質からできている。与えられる例において、複数の導電性ライン５０のそれぞれの１つは、複数のコンタクトパッド５２のそれぞれの１つを複数のコンタクトパッド５４のそれぞれの１つに相互接続する。複数の導電性ライン５０の幾つかは、水平のライン６０により相互接続される２つの垂直のビア５６および５８を有する。水平のライン６０の包含は、複数のコンタクトパッド５４が複数のコンタクトパッド５２に対してオフセットを有することを可能にする。複数の導電性ライン５０は、したがって、複数のコンタクトパッド５２から複数のコンタクトパッド５４へのｘ−ｙ変換を可能にする。
【００２１】
説明されるように、インターポーザ基板１０は、焼結セラミックベース構造１２の下面に接する複数のコンタクトパッド６２をさらに有する。インターポーザ基板１０の下面側の複数のコンタクトパッド６２からインターポーザ基板１０の上面側の複数のコンタクトパッド２０へのｘ−ｙ変換はない。複数のコンタクトパッド６２のそれぞれの１つは、複数のパッド５４のそれぞれの１つと調和し、複数の導電性相互接続メンバー４４のそれぞれの１つは、複数のコンタクトパッド６２のそれぞれの１つを複数のコンタクトパッド５４のそれぞれの１つと相互接続する。
【００２２】
ダイ４０は、その下面に形成された集積回路を有する。複数のコンタクトパッド６４は、ダイ４０の下面に接して形成され、集積回路に電気的に接続される。複数のコンタクトパッド６４のそれぞれの１つは、複数のコンタクトパッド２０のそれぞれの１つと調和し、複数の導電性相互接続メンバー４６のそれぞれの１つにより、そこへ接続される。複数のコンタクトパッド６４から複数のコンタクトパッド５４へのｘ−ｙ変換がないことおよび複数のコンタクトパッド５４から複数のコンタクトパッド５２へのｘ−ｙ変換があることが、したがって見られる。
【００２３】
キャリア基板３６は、それぞれのベース構造６６およびベース構造６６の上面に形成される複数のコンタクトパッド６８を有する。複数のコンタクトパッド５２のそれぞれの１つは、複数のコンタクトパッド６８のそれぞれの１つに足並みを揃え、そこへ複数の導電性相互接続メンバー４２のそれぞれの１つにより接続される。
【００２４】
図３は、本発明の他の実施形態に係るパッケージ基板１３８を説明する。パッケージ基板１３８は、図１のインターポーザ基板１０の焼結セラミックベース構造１２、キャパシタ構造１６、および複数のコンタクトパッド２０と同じ、焼結セラミックベース構造１１２、キャパシタ構造１１６、低ｋ値誘電性物質１１８、および複数のコンタクトパッド１２０を備える。パッケージ基板１３８は、複数の導電性ビア１４の代わりに複数の導電性ライン１５０が提供されることが、インターポーザ基板１０と異なる。
【００２５】
複数の導電性ラインのそれぞれの１つは、２つの垂直のビア１５６および１５８ならびに複数のビア１５６および１５８を相互接続する水平のライン１６０を有する。焼結セラミックベース構造１１２は、水平のライン１６０が焼結セラミックベース構造１１２の上面の下に埋められるように段階的に形成される。水平のライン１６０は、垂直の複数のビア１５６および１５８が、水平に互いに対してオフセットを有することを可能にする。水平の複数のライン１６０は、したがって、垂直の複数のビア１５６上の垂直の複数のビア１５８へのｘ−ｙ変換を可能にする。
【００２６】
図４は、パッケージ基板１３８、キャリア基板１３６およびダイ１４０を備える集積回路パッケージを説明する。ダイ１４０およびキャリア基板１３６は、図２の集積回路パッケージ３４のダイ４０およびキャリア基板３６と同じである。集積回路パッケージ１３４は、ダイ１４０とパッケージ基板１３８との間に中間のインターポーザ基板がないことが、集積回路パッケージ３４と異なる。図２の集積回路パッケージ３４において、インターポーザ基板１０は、キャパシタ構造１６をダイ４０の近くに提供し、パッケージ基板３８は、ｘ−ｙ変換を提供する。図４の集積回路パッケージ１３４においては、対照的に、パッケージ基板１３８が、キャパシタ構造１１６をダイ１４０の近くに提供し、ｘ−ｙ変換を提供する。
【００２７】
特定の例となる複数の実施形態が説明され、添付の複数の図面が示されたが、そのような複数の実施形態は、単に説明に役立ち、本発明の制限ではないこと、および複数の修正が当業者には思い浮かぶので、複数の本発明は、示されおよび説明される特定の複数の構造および複数の配置に制限されないことは、理解されるべきである。
【技術分野】
【０００１】
本発明は、集積回路パッケージの基板内に備えられるキャパシタ構造に関する。
【背景技術】
【０００２】
複数の集積回路は、通常、複数のウエハ基板上に製造される。ウエハ基板は、その後、個々の複数のダイに"ダイシング"され、または"シンギュレーション"され、それぞれのダイは、それぞれの集積回路を持つ。ダイは、その後、しばしば中間のインターポーザ基板を伴い、パッケージ基板上に実装される。基板または複数の基板は、結果の集積回路パッケージに構造上の剛性を提供する。パッケージ基板は、同様に、ダイの複数のコンタクトからその上に集積回路パッケージが実装されるキャリア基板上の複数のコンタクトへのｘ−ｙ変換を提供する。
【０００３】
複数の信号は、基板または複数の基板内の複数のコンダクタを介して、ダイの中の集積回路へおよびから提供される。レジスタンス−キャパシタンス−インダクタンス遅延と称される信号遅延は、複数の信号が複数のコンダクタを介して送信される場合にしばしば生じる。レジスタンス−キャパシタンス−インダクタンス遅延を低減するために、ダイの近くにキャパシタが提供される。キャパシタは、集積回路の近くで、電力の貯蔵所として動作する。
【０００４】
複数のディスクリートキャパシタは、比較的大きく、したがって、基板上の大きな面積を占める。複数の薄膜は、小さな面積をしめ、多くのキャパシタが形成されることを可能にすることが理解されている。基板の製造の間に複数の薄膜キャパシタを製造することは、複数のディスクリートキャパシタを基板に実装することよりも、同様に単純である。
【０００５】
複数のビア開口は、基板のベース構造に製造されなくてはならず、ここに複数の導電性ビアが形成されなくてならず、ここに薄膜キャパシタ構造の複数の電源およびグランドプレーンは接続されなくてはならない。そのような複数のビア開口の形成は、半導体産業の長年にわたる最大の関心事である。これまでは、全ての努力は、シリコンなどの複数の低ｋ値物質内でドリルで複数の開口を開けることに向けられてきた。シリコンは、もろい物質であり、そこにドリルで複数の開口を開けることを難しくする。それぞれの開口は、同様に、個々にドリルで開けられなくてはならず、スループットを低減させる。
【図面の簡単な説明】
【０００６】
本発明は、添付の複数の図面への参照を伴う複数の例により説明される。
【０００７】
【図１】本発明の一実施形態に従って製造されたインターポーザ基板の側断面図である。
【０００８】
【図２】図１のインターポーザ基板を備える集積回路パッケージの側断面図である。
【０００９】
【図３】本発明の一実施形態に従って製造されたパッケージ基板の側断面図である。
【００１０】
【図４】図３のパッケージ基板を備える集積回路パッケージの側断面図である。
【発明の詳細な説明】
【００１１】
集積回路パッケージのパッケージ基板またはインターポーザ基板などの基板の製造が、説明される。ベース構造は、複数のビア開口をそこに備える未加工の物質から形成される。未加工の物質は、その後、未加工の物質が焼結セラミック物質になり、およびベース構造が複数のビア開口を備える焼結セラミックベース構造になるように焼結される。導電性ビアは、焼結セラミックベース構造のそれぞれのビア開口内に形成される。キャパシタ構造は、焼結セラミックベース構造上に形成される。キャパシタ構造の複数の電源およびグランドプレーンは、複数のビアに接続される。そのようなものとして、複数のシリコン基板のような複数のもろい基板内で複数のビア開口をドリルで開ける必要なしに、キャパシタ構造は、形成され、および複数のビアに接続されることができる。焼結セラミック物質は、同様に、熱膨張の低い係数を有し、キャパシタ構造を製造する時の複数の高温処理条件に耐えることができ、および、製造が高価ではない。
【００１２】
添付の複数の図面の図１は、本発明の一実施形態の方法に従って構築されたインターポーザ基板１０を説明する。インターポーザ基板１０は、ベース構造１２、複数の導電性ビア１４、高ｋ値誘電性物質を有するキャパシタ構造１６、低ｋ値誘電性物質１８、および複数のコンタクトパッド２０を備える。
【００１３】
ベース構造１２は、はじめに、未加工の焼結されていない物質からできている。未加工の物質は、ベース構造１２の形のパッケージであり、複数のビア開口は２２は、未加工の物質を突き抜けられる。未加工の物質のハンドリング、パッケージングおよびパンチングは、技術的に知られる。未加工の物質内の複数のパンチングホールの利点は、未加工の物質は、複数のシリコン基板などの他の複数の基板ほどもろくないことである。未加工の物質は、その後、未加工の物質が焼結セラミック物質になりおよびベース構造１２が焼結セラミックベース構造１２になるように、焼結される。焼結セラミックベース構造１２は、複数のビア開口２２を備える。複数のビア開口２２は、電源ビア開口２２Ｐ、グランドビア開口２２Ｇ、および複数の信号ビア開口２２Ｓを有する。複数のビア開口２２のそれぞれ１つは、水平な焼結セラミックベース構造１２の下面から上面へ拡張する。
【００１４】
低ｋ値誘電性物質１８は、焼結セラミックベース構造１２の上面全体の上に形成される。低ｋ値誘電性物質１８は、したがって、複数の電源、グランドおよび信号ビア開口２２Ｐ、２２Ｇおよび２２Ｓを覆う。低ｋ値誘電性物質１８は、一般的に、二酸化シリコンからできており、３と４との間の誘電定数を有する。
【００１５】
低ｋ値誘電性物質１８は、その後、パターニングされる。低ｋ値誘電性物質１８は、例えば、第一に、その部分を覆い、次に露出された複数の部分を焼き払うことでパターニングされる。焼き払われる（またはエッチングされる）複数の部分は、複数の電源およびグランドビア開口２２Ｐおよび２２Ｇ上に配置されるその複数の部分である。低ｋ値誘電性物質１８において、複数の開口は、複数の信号ビア開口２２Ｓが低ｋ値誘電性物質１８を通じて垂直に拡張するように、同様に、焼かれる（またはエッチングされる）。
【００１６】
キャパシタ構造１６は、その後、低ｋ値誘電性物質１８が焼き払われた（またはエッチングされた）焼結セラミックベース構造１２の上に形成される。つまり、キャパシタ構造１６は、複数の電源およびグランドビア開口２２Ｐおよび２２Ｇを備える焼結セラミックベース構造１２の上面のエリア上に形成される。キャパシタ構造１６は、複数の電源グランドプレーン２４および２６ならびに誘電性レイヤ２８を備える。複数の電源およびグランドプレーンは、一般的に銅またはプラチナからできている。誘電性レイヤ２８は、３００と９００との間の誘電定数を備える高ｋ値誘電性物質からできてもよいが、誘電定数は、３０００と同じ高さでもよい。絶縁レイヤ３０は、第二のキャパシタンスを追加するためにグランドプレーン２６の上部に形成され、誘電性レイヤ２８と同じ物質からできている。より多くの複数のレイヤは、余分のキャパシタンスのために追加されることができる。複数のレイヤおよび複数のプレーン２４、２６、２８および３０は、複数の電源およびグランドビア開口２２Ｐおよび２２Ｇが全体のキャパシタ構造１６を通じて垂直に拡張するように、全てパターニングされる。キャパシタ構造１６などの複数の薄膜キャパシタ構造の製造は、技術的に知られる。
【００１７】
複数のビア開口２２は、全てその後、複数の導電性ビア１４で満たされる。複数の導電性ビア１４は、一般的に、銅、銀またはタングステンおよびモリブデンの合金などの導電性物質から形成される。複数の導電性ビアは、例えば、複数のビア開口２２の中にスパッタ堆積され、メッキされまたはプリントされる。複数の導電性ビア１４は、複数のビア開口２２Ｐ、２２Ｇおよび２２Ｓの中にそれぞれ複数の電源、グランドおよび信号導電性ビア１４Ｐ、１４Ｇおよび１４Ｓを備える。電源導電性ビア１４Ｐは、電源プレーン２４と接触しており、グランドプレーン２６とは接触していない。グランド導電性ビア１４Ｇは、グランドプレーン２６と接触しており、電源プレーン２４とは接触していない。それぞれの信号導電性ビア１４Ｓは、電気的に全ての他の導電性ビア１４Ｐ、１４Ｇおよび１４Ｓから切断されている。
【００１８】
複数のコンタクトパッド２０は、キャパシタ構造１６および低ｋ値誘電性物質１８の上に形成される。それぞれのコンタクトパッド２０は、複数の導電性ビア１４のそれぞれの１つの上に配置されおよびに電気的に接続される。
【００１９】
図２は、本発明の一実施形態に係る集積回路パッケージ３４内のインターポーザ基板１０を説明する。集積回路パッケージ３４は、キャリア基板３６、パッケージ基板３８、ダイ４０ならびに複数の導電性相互接続メンバー４２、４４、および４６のそれぞれの複数の組をさらに備える。
【００２０】
パッケージ基板３８は、ベース構造４８、ベース構造４８内の複数の導電性ライン５０、ベース構造４８の下面に接する複数のコンタクトパッド５２、およびベース構造４８の上面に接する複数のコンタクトパッド５４を有する。ベース構造４８は、低ｋ値誘電性物質からできている。与えられる例において、複数の導電性ライン５０のそれぞれの１つは、複数のコンタクトパッド５２のそれぞれの１つを複数のコンタクトパッド５４のそれぞれの１つに相互接続する。複数の導電性ライン５０の幾つかは、水平のライン６０により相互接続される２つの垂直のビア５６および５８を有する。水平のライン６０の包含は、複数のコンタクトパッド５４が複数のコンタクトパッド５２に対してオフセットを有することを可能にする。複数の導電性ライン５０は、したがって、複数のコンタクトパッド５２から複数のコンタクトパッド５４へのｘ−ｙ変換を可能にする。
【００２１】
説明されるように、インターポーザ基板１０は、焼結セラミックベース構造１２の下面に接する複数のコンタクトパッド６２をさらに有する。インターポーザ基板１０の下面側の複数のコンタクトパッド６２からインターポーザ基板１０の上面側の複数のコンタクトパッド２０へのｘ−ｙ変換はない。複数のコンタクトパッド６２のそれぞれの１つは、複数のパッド５４のそれぞれの１つと調和し、複数の導電性相互接続メンバー４４のそれぞれの１つは、複数のコンタクトパッド６２のそれぞれの１つを複数のコンタクトパッド５４のそれぞれの１つと相互接続する。
【００２２】
ダイ４０は、その下面に形成された集積回路を有する。複数のコンタクトパッド６４は、ダイ４０の下面に接して形成され、集積回路に電気的に接続される。複数のコンタクトパッド６４のそれぞれの１つは、複数のコンタクトパッド２０のそれぞれの１つと調和し、複数の導電性相互接続メンバー４６のそれぞれの１つにより、そこへ接続される。複数のコンタクトパッド６４から複数のコンタクトパッド５４へのｘ−ｙ変換がないことおよび複数のコンタクトパッド５４から複数のコンタクトパッド５２へのｘ−ｙ変換があることが、したがって見られる。
【００２３】
キャリア基板３６は、それぞれのベース構造６６およびベース構造６６の上面に形成される複数のコンタクトパッド６８を有する。複数のコンタクトパッド５２のそれぞれの１つは、複数のコンタクトパッド６８のそれぞれの１つに足並みを揃え、そこへ複数の導電性相互接続メンバー４２のそれぞれの１つにより接続される。
【００２４】
図３は、本発明の他の実施形態に係るパッケージ基板１３８を説明する。パッケージ基板１３８は、図１のインターポーザ基板１０の焼結セラミックベース構造１２、キャパシタ構造１６、および複数のコンタクトパッド２０と同じ、焼結セラミックベース構造１１２、キャパシタ構造１１６、低ｋ値誘電性物質１１８、および複数のコンタクトパッド１２０を備える。パッケージ基板１３８は、複数の導電性ビア１４の代わりに複数の導電性ライン１５０が提供されることが、インターポーザ基板１０と異なる。
【００２５】
複数の導電性ラインのそれぞれの１つは、２つの垂直のビア１５６および１５８ならびに複数のビア１５６および１５８を相互接続する水平のライン１６０を有する。焼結セラミックベース構造１１２は、水平のライン１６０が焼結セラミックベース構造１１２の上面の下に埋められるように段階的に形成される。水平のライン１６０は、垂直の複数のビア１５６および１５８が、水平に互いに対してオフセットを有することを可能にする。水平の複数のライン１６０は、したがって、垂直の複数のビア１５６上の垂直の複数のビア１５８へのｘ−ｙ変換を可能にする。
【００２６】
図４は、パッケージ基板１３８、キャリア基板１３６およびダイ１４０を備える集積回路パッケージを説明する。ダイ１４０およびキャリア基板１３６は、図２の集積回路パッケージ３４のダイ４０およびキャリア基板３６と同じである。集積回路パッケージ１３４は、ダイ１４０とパッケージ基板１３８との間に中間のインターポーザ基板がないことが、集積回路パッケージ３４と異なる。図２の集積回路パッケージ３４において、インターポーザ基板１０は、キャパシタ構造１６をダイ４０の近くに提供し、パッケージ基板３８は、ｘ−ｙ変換を提供する。図４の集積回路パッケージ１３４においては、対照的に、パッケージ基板１３８が、キャパシタ構造１１６をダイ１４０の近くに提供し、ｘ−ｙ変換を提供する。
【００２７】
特定の例となる複数の実施形態が説明され、添付の複数の図面が示されたが、そのような複数の実施形態は、単に説明に役立ち、本発明の制限ではないこと、および複数の修正が当業者には思い浮かぶので、複数の本発明は、示されおよび説明される特定の複数の構造および複数の配置に制限されないことは、理解されるべきである。
【特許請求の範囲】
【請求項１】
集積回路パッケージの少なくとも一部分を構築する方法であって、
複数のビア開口を備える未加工の物質のベース構造を形成する段階、
前記未加工の物質が焼結セラミック物質になりおよび前記ベース構造が前記複数のビア開口を有する焼結セラミックベース構造になるように前記未加工の物質を焼結する段階、
前記焼結セラミックベース構造のそれぞれのビア開口の中に導電性ビアを形成する段階であって、前記複数のビアは、少なくとも電源ビアおよびグランドビアを有する段階、および
前記焼結セラミックベース構造の上にキャパシタ構造を形成する段階であって、前記キャパシタ構造は、導電性の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ少なくとも前記複数の電源ビアの１つおよび前記複数のグランドビアの１つに電気的に接続する段階
を備える方法。
【請求項２】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンの両方から電気的に切断されている請求項１に記載の方法。
【請求項３】
前記キャパシタ構造の前記誘電性レイヤは、高ｋ値の誘電性物質からできており、前記基板は、第一のおよび第二の複数の部分を有し、前記第一の部分は、前記高ｋ値の誘電性物質を含み、前記第二の部分は、前記高ｋ値を含まず、前記複数の信号ビアは、前記第二の部分に形成される請求項２に記載の方法。
【請求項４】
前記パッケージ基板の上に前記キャパシタ構造を伴う前記ベース構造を実装する段階であって、連帯してインターポーザ基板を形成する段階、および
形成される超小型電子回路を有するダイを前記インターポーザ基板に実装する段階
をさらに備える請求項１に記載の方法。
【請求項５】
キャリア基板との相互接続のために、前記パッケージ基板に接する複数の導電性メンバーを形成する段階をさらに備える請求項４に記載の方法。
【請求項６】
形成される複数のビア開口を有する焼結セラミックベース構造、
少なくとも電源ビアおよびグランドビアを有する、それぞれのビア開口の中の導電性ビア、および
前記焼結セラミックベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、導電性の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ前記電源ビアおよび前記グランドビアの少なくとも１つに電気的に接続されているキャパシタ構造
を備える集積回路パッケージの基板。
【請求項７】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている請求項６に記載の基板。
【請求項８】
前記キャパシタ構造の前記誘電性レイヤは、高ｋ値の誘電性物質からできており、前記基板は、第一のおよび第二の複数の部分を有しており、前記第一の部分は、前記高ｋ値の誘電性物質を有しており、前記第二の部分は、前記高ｋ値の誘電性物質を有しておらず、前記複数の信号ビアは、前記第二の部分に形成される請求項７に記載の基板。
【請求項９】
集積回路ダイのためのパッケージ基板であって、
水平の複数の誘電性レイヤおよび前記複数の誘電性レイヤの２つの間の、複数の金属コンダクタの少なくとも１つの水平のレイヤを有し、複数の垂直に拡張する複数のビア開口を有するベース構造、
それぞれのビア開口の中の導電性のビアであって、前記複数の導電性のビアは、少なくとも導電性の電源ビアおよび導電性のグランドビアを有するビア、および
前記ベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、水平の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の水平の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ前記電源ビアおよび前記グランドビアの少なくとも１つに電気的に接続されているキャパシタ構造
を備えるパッケージ基板。
【請求項１０】
前記ベース構造は、焼結セラミック物質からできている請求項９に記載のパッケージ基板。
【請求項１１】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている請求項９に記載のパッケージ基板。
【請求項１２】
前記複数の電源、グランドおよび信号ビアは、それぞれ前記キャパシタ構造の複数の電源、グランドおよび信号コンダクタに接続されている請求項１１に記載のパッケージ基板。
【請求項１３】
前記ベース構造に接するの第一の複数のコンタクト、および
前記キャパシタ構造の上の第二の複数のコンタクトであって、前記複数の金属コンダクタは、前記第一の複数のコンタクトから前記第二の複数のコンタクトへのｘ−ｙ変換を作り出す第二の複数のコンタクト
をさらに備える請求項９に記載のパッケージ基板。
【請求項１４】
形成された複数のビア開口を含む焼結セラミックベース構造を有する基板、
それぞれのビア開口の中の導電性ビアであって、前記複数の導電性ビアは、少なくとも電源ビアおよびグランドビアを有する導電性ビア、
前記焼結セラミックベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、導電性電源プレーンおよび導電性グランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ前記複数の電源およぼグランドバイアスの少なくとも１つに電気的に接続されているキャパシタ構造、および
前記基板の上に実装され、形成された集積回路を有するダイ
を備える集積回路パッケージ。
【請求項１５】
前記基板は、インターポーザ基板であり、
前記インターポーザ基板が実装されるパッケージ基板をさらに備える請求項１４に記載の集積回路パッケージ。
【請求項１６】
前記複数のビアは、ｘ−ｙ変換なしに、前記パッケージ基板の上の複数のコンタクトに接続される請求項１５に記載の集積回路パッケージ。
【請求項１７】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンの両方から電気的に切断されている請求項１４に記載の集積回路パッケージ。
【請求項１８】
水平の複数の誘電性レイヤおよび前記複数の誘電性レイヤの２つの間の、複数の金属コンダクタの少なくとも１つの水平のレイヤを含み、複数の垂直に拡張する複数のビア開口を含むベース構造を有する基板、
少なくとも電源ビアおよびグランドビアを有する、それぞれのビア開口の中の導電性ビア、
前記ベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、水平の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の水平の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ前記電源ビアおよび前記グランドビアの少なくとも１つに電気的に接続されているキャパシタ構造、および
前記基板の上に実装され、形成された集積回路を有するダイ
を備える集積回路パッケージ。
【請求項１９】
前記ベース構造は、焼結セラミック物質からできている請求項１８に記載の集積回路パッケージ。
【請求項２０】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている請求項１８に記載の集積回路パッケージ。
【請求項２１】
前記複数の電源、グランドおよび信号ビアは、それぞれ前記複数の金属コンダクタの複数の電源、グランドおよび信号コンダクタに接続されている請求項２０に記載の集積回路パッケージ。
【請求項２２】
前記ダイは、介在するインターポーザ基板なしに前記基板に実装される請求項１８に記載の集積回路パッケージ。
【請求項１】
集積回路パッケージの少なくとも一部分を構築する方法であって、
複数のビア開口を備える未加工の物質のベース構造を形成する段階、
前記未加工の物質が焼結セラミック物質になりおよび前記ベース構造が前記複数のビア開口を有する焼結セラミックベース構造になるように前記未加工の物質を焼結する段階、
前記焼結セラミックベース構造のそれぞれのビア開口の中に導電性ビアを形成する段階であって、前記複数のビアは、少なくとも電源ビアおよびグランドビアを有する段階、および
前記焼結セラミックベース構造の上にキャパシタ構造を形成する段階であって、前記キャパシタ構造は、導電性の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ少なくとも前記複数の電源ビアの１つおよび前記複数のグランドビアの１つに電気的に接続する段階
を備える方法。
【請求項２】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンの両方から電気的に切断されている請求項１に記載の方法。
【請求項３】
前記キャパシタ構造の前記誘電性レイヤは、高ｋ値の誘電性物質からできており、前記基板は、第一のおよび第二の複数の部分を有し、前記第一の部分は、前記高ｋ値の誘電性物質を含み、前記第二の部分は、前記高ｋ値を含まず、前記複数の信号ビアは、前記第二の部分に形成される請求項２に記載の方法。
【請求項４】
前記パッケージ基板の上に前記キャパシタ構造を伴う前記ベース構造を実装する段階であって、連帯してインターポーザ基板を形成する段階、および
形成される超小型電子回路を有するダイを前記インターポーザ基板に実装する段階
をさらに備える請求項１に記載の方法。
【請求項５】
キャリア基板との相互接続のために、前記パッケージ基板に接する複数の導電性メンバーを形成する段階をさらに備える請求項４に記載の方法。
【請求項６】
形成される複数のビア開口を有する焼結セラミックベース構造、
少なくとも電源ビアおよびグランドビアを有する、それぞれのビア開口の中の導電性ビア、および
前記焼結セラミックベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、導電性の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ前記電源ビアおよび前記グランドビアの少なくとも１つに電気的に接続されているキャパシタ構造
を備える集積回路パッケージの基板。
【請求項７】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている請求項６に記載の基板。
【請求項８】
前記キャパシタ構造の前記誘電性レイヤは、高ｋ値の誘電性物質からできており、前記基板は、第一のおよび第二の複数の部分を有しており、前記第一の部分は、前記高ｋ値の誘電性物質を有しており、前記第二の部分は、前記高ｋ値の誘電性物質を有しておらず、前記複数の信号ビアは、前記第二の部分に形成される請求項７に記載の基板。
【請求項９】
集積回路ダイのためのパッケージ基板であって、
水平の複数の誘電性レイヤおよび前記複数の誘電性レイヤの２つの間の、複数の金属コンダクタの少なくとも１つの水平のレイヤを有し、複数の垂直に拡張する複数のビア開口を有するベース構造、
それぞれのビア開口の中の導電性のビアであって、前記複数の導電性のビアは、少なくとも導電性の電源ビアおよび導電性のグランドビアを有するビア、および
前記ベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、水平の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の水平の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ前記電源ビアおよび前記グランドビアの少なくとも１つに電気的に接続されているキャパシタ構造
を備えるパッケージ基板。
【請求項１０】
前記ベース構造は、焼結セラミック物質からできている請求項９に記載のパッケージ基板。
【請求項１１】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている請求項９に記載のパッケージ基板。
【請求項１２】
前記複数の電源、グランドおよび信号ビアは、それぞれ前記キャパシタ構造の複数の電源、グランドおよび信号コンダクタに接続されている請求項１１に記載のパッケージ基板。
【請求項１３】
前記ベース構造に接するの第一の複数のコンタクト、および
前記キャパシタ構造の上の第二の複数のコンタクトであって、前記複数の金属コンダクタは、前記第一の複数のコンタクトから前記第二の複数のコンタクトへのｘ−ｙ変換を作り出す第二の複数のコンタクト
をさらに備える請求項９に記載のパッケージ基板。
【請求項１４】
形成された複数のビア開口を含む焼結セラミックベース構造を有する基板、
それぞれのビア開口の中の導電性ビアであって、前記複数の導電性ビアは、少なくとも電源ビアおよびグランドビアを有する導電性ビア、
前記焼結セラミックベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、導電性電源プレーンおよび導電性グランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ前記複数の電源およぼグランドバイアスの少なくとも１つに電気的に接続されているキャパシタ構造、および
前記基板の上に実装され、形成された集積回路を有するダイ
を備える集積回路パッケージ。
【請求項１５】
前記基板は、インターポーザ基板であり、
前記インターポーザ基板が実装されるパッケージ基板をさらに備える請求項１４に記載の集積回路パッケージ。
【請求項１６】
前記複数のビアは、ｘ−ｙ変換なしに、前記パッケージ基板の上の複数のコンタクトに接続される請求項１５に記載の集積回路パッケージ。
【請求項１７】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンの両方から電気的に切断されている請求項１４に記載の集積回路パッケージ。
【請求項１８】
水平の複数の誘電性レイヤおよび前記複数の誘電性レイヤの２つの間の、複数の金属コンダクタの少なくとも１つの水平のレイヤを含み、複数の垂直に拡張する複数のビア開口を含むベース構造を有する基板、
少なくとも電源ビアおよびグランドビアを有する、それぞれのビア開口の中の導電性ビア、
前記ベース構造の上のキャパシタ構造であって、前記キャパシタ構造は、水平の電源プレーンおよびグランドプレーンならびに前記電源プレーンと前記グランドプレーンとの間の水平の誘電性レイヤを有し、前記電源プレーンおよび前記グランドプレーンは、それぞれ前記電源ビアおよび前記グランドビアの少なくとも１つに電気的に接続されているキャパシタ構造、および
前記基板の上に実装され、形成された集積回路を有するダイ
を備える集積回路パッケージ。
【請求項１９】
前記ベース構造は、焼結セラミック物質からできている請求項１８に記載の集積回路パッケージ。
【請求項２０】
前記複数のビアは、複数の信号ビアを備え、それぞれの信号ビアは、前記電源プレーンおよび前記グランドプレーンから電気的に切断されている請求項１８に記載の集積回路パッケージ。
【請求項２１】
前記複数の電源、グランドおよび信号ビアは、それぞれ前記複数の金属コンダクタの複数の電源、グランドおよび信号コンダクタに接続されている請求項２０に記載の集積回路パッケージ。
【請求項２２】
前記ダイは、介在するインターポーザ基板なしに前記基板に実装される請求項１８に記載の集積回路パッケージ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−８４９０５（Ｐ２０１２−８４９０５Ａ）
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−２６９３５９（Ｐ２０１１−２６９３５９）
【出願日】平成２３年１２月８日（２０１１．１２．８）
【分割の表示】特願２００６−５４７２１４（Ｐ２００６−５４７２１４）の分割
【原出願日】平成１６年１２月１７日（２００４．１２．１７）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願番号】特願２０１１−２６９３５９（Ｐ２０１１−２６９３５９）
【出願日】平成２３年１２月８日（２０１１．１２．８）
【分割の表示】特願２００６−５４７２１４（Ｐ２００６−５４７２１４）の分割
【原出願日】平成１６年１２月１７日（２００４．１２．１７）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
[ Back to top ]