薄膜コンデンサ及びその製造方法
【課題】高い静電容量を維持しつつ、電極の応力を緩和することにより、信頼性の高い優れた薄膜コンデンサ及びその製造方法を提供する。
【解決手段】本発明による薄膜コンデンサ１は、トレンチ３ａが少なくとも一方面に形成された基体と、その基体の少なくとも一方面上に形成された、下部電極、誘電体膜及び上部電極６を含む積層膜とを有しており、上部電極６及び／又は下部電極に、開口部６ａが形成されたものである。また、誘電体膜には、パッド電極と下部電極との接続部位に開口部が形成されている。
【解決手段】本発明による薄膜コンデンサ１は、トレンチ３ａが少なくとも一方面に形成された基体と、その基体の少なくとも一方面上に形成された、下部電極、誘電体膜及び上部電極６を含む積層膜とを有しており、上部電極６及び／又は下部電極に、開口部６ａが形成されたものである。また、誘電体膜には、パッド電極と下部電極との接続部位に開口部が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜コンデンサ及びその製造方法に関し、特に、トレンチ型の薄膜コンデンサ及びその製造方法に関する。
【背景技術】
【０００２】
コンピュータや携帯端末等の電子機器の内部回路には、表面実装型の多種の電子部品が搭載されている。近時、電子機器の更なる高性能化及び小型化の要求に応えるべく、能動素子、受動素子を問わず、各種電子部品の更なる小型化及び薄型（薄膜）化が急務となっている。このような薄膜型の電子部品としては、薄膜形成プロセスを利用した、例えば、薄膜コンデンサ、薄膜インダクタ、薄膜ＬＣ複合部品、薄膜集中定数デバイス、薄膜分布デバイス、薄膜積層型複合部品等が挙げられる。
【０００３】
これらのなかでも薄膜コンデンサの単位体積（容積）当たりの静電容量を増大させつつ小型化及び薄型化を達成する手法の一つとして、基体にトレンチ（下地段差構造）を形成し、そのトレンチに薄膜コンデンサを形成する方法が提案されている（特許文献１参照）。
【特許文献１】特開平６−３２５９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなトレンチ型の薄膜コンデンサでは、形成された薄膜内に応力（膜応力）が発生する問題があり、特に、誘電体膜よりも電極の膜応力が大きい傾向にある。これは、電極の形成過程において、通常、熱処理を行うことから、この熱処理により膜内に歪が蓄積し応力が発生するためである。また、誘電体膜に比べて、基体との間の線膨張係数の差が大きいことも、電極に応力が発生しやすい要因となっている。さらに、電極の抵抗を下げることを企図して電極の膜厚を大きくしようとすると、応力の増大を招いてしまう。
【０００５】
かかる薄膜の応力は、基体の反りを誘発し、その結果、薄膜コンデンサの容量変動を引き起こしてしまったり、薄膜が基体から剥離してしまったりといった不都合が生じ得る。また、膜応力は、膜質低下の要因となり、膜の電気的特性自体に影響を及ぼし易い。このような問題は、薄型の基体を用いた近時の薄膜コンデンサにおいて顕著となる。
【０００６】
そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、高い静電容量を維持しつつ、電極の応力を緩和することにより、信頼性の高い優れた薄膜コンデンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の薄膜コンデンサは、トレンチが少なくとも一方面に形成された基体と、基体の少なくとも一方面上に形成された、下部電極、誘電体膜及び上部電極を含む積層膜と、上部電極及び／又は下部電極に形成された開口部とを備えるものである。
【０００８】
上記構成の薄膜コンデンサでは、上部電極及び／又は下部電極に開口部が形成されていることから、積層膜に熱処理が施されて電極に熱的な歪（伸縮）が印加されても、かかる歪が全体に蓄積されることなく、これら電極に蓄積された応力が開口部において解放され、電極全体の膜応力が緩和される。ここで、開口部とは、上部電極及び／又は下部電極を貫通する貫通孔であっても、上部電極及び／又は下部電極を貫通せずに底面に電極の一部が残存した状態（露呈した状態）の凹部であってもよい。これは、貫通孔以外の凹部であっても、この凹部において応力が少なからず解放されるためである。また、開口部は、上部電極及び下部電極の双方に形成することが好ましいが、上部電極又は下部電極のいずれか一方のみに形成してもよい。
【０００９】
上述した開口部の数及び配置は、薄膜コンデンサの容量に影響する。これは、仮に開口部を貫通孔とした場合には、開口部の部位にはコンデンサが形成されないからである。したがって、例えば、トレンチが複数形成されている場合には、開口部は、複数のトレンチの間の領域に形成されることが好ましい。
【００１０】
より好ましくは、トレンチが複数形成されており且つそれらの複数のトレンチからなる所定のパターンを有するトレンチ群が、基体の少なくとも一方面に複数形成されており、開口部が、それら複数のトレンチ群の間の領域における上部電極及び／又は下部電極に形成されている。このように、トレンチ群の間の領域にのみ開口部を設けることにより、トレンチ群の内側の領域には開口部の寸法よりも小さい間隔で高密度にトレンチのパターンを配置できるので、薄膜コンデンサの高容量化に資することができる。
【００１１】
また、本発明による薄膜コンデンサの製造方法は、本発明の薄膜コンデンサを有効に製造するための方法であって、基体の少なくとも一方面にトレンチを形成する工程と、基体の少なくとも一方面上に、下部電極、誘電体膜及び上部電極を含む積層膜を形成する工程とを有しており、積層膜を形成する工程においては、下部電極及び／又は上部電極に開口部を形成する。
【００１２】
上記構成の薄膜コンデンサの製造方法では、上部電極及び／又は下部電極に開口部を形成していることから、電極材料の成膜過程において膜内に蓄積する歪や、成膜後の熱処理に起因して発生する応力は、この開口部において解放され、電極全体の膜応力が緩和される。上述したように、本発明において「開口部」とは、このような電極を貫通する貫通孔であっても、電極を貫通せずに底面に電極の一部を残した状態の凹部であってもよい。
【発明の効果】
【００１３】
本発明によれば、上部電極及び／又は下部電極に開口部が形成されていることから、これら電極に蓄積された応力が開口部において解放され、電極全体の膜応力が緩和される。したがって、基体の反り、基体からの薄膜の剥離、膜質低下等を抑制でき、信頼性の高い優れた薄膜コンデンサを実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右などの位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００１５】
＜第１実施形態＞
図１及び図２は、それぞれ本発明による薄膜コンデンサの好適な一実施形態の概略構成を示す斜視図及び平面図であり、図３は図２におけるIII-III線に沿う断面図である。
【００１６】
図１〜図３に示すように、基板２上には、絶縁層３が形成されており、絶縁層３にはトレンチ３ａが形成されている。基板２及び絶縁層３から本発明における基体が構成されている。絶縁層３の厚さは、形成すべきトレンチ３ａの深さに応じて適宜設定することができる。また、基板２の材料としては、特に制限されず、シリコン基板、アルミナ等のセラミックス基板、ガラスセラミックス基板、ガラス基板、サファイア、ＭｇＯ、ＳｒＴｉＯ3等の単結晶基板等が挙げられ、化学的且つ熱的に安定であり、且つ、応力発生が少なく表面の平滑性を保持し易いものを用いることが好ましい。さらに、絶縁層３の材質も特に制限されず、例えばＡｌ2Ｏ3、ＳｉＯ2、Ｓｉ等を列挙することができる。
【００１７】
さらに、トレンチ３ａの内壁上及び絶縁層３上には、下部電極４、誘電体膜５、及び、上部電極６からなる積層膜が形成されている。誘電体膜５には、パッド電極８と下部電極４との接続部位に開口部５ａが形成されている。
【００１８】
下部電極４及び上部電極６としては、例えば、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｎｉ等を含む金属、又はこれらを含む合金等の複合金属が挙げられる。誘電体膜５の材料は特に限定されず、例えば、Ａｌ2Ｏ3、ＰｂＴｉＯ3（ＰＺＴ）、ＢａＴｉＯ3、ＢａＴｉＯ3、ＺｒＯ2、ＨｆＯ2、Ｂｉ4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9、ＳｉＯ2等からなる。
【００１９】
この積層膜上には、保護膜７が形成されており、保護膜７には２つの開口部７ａ，７ａが形成され、さらに、開口部７ａ内には下部電極４及び上部電極６が露出している。そして、この開口部７ａを埋め込むように、保護膜７上に２つのパッド電極８，８が形成されている。
【００２０】
保護膜７は、絶縁材料であれば特に限定されず、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＳｉＮなどの無機物とポリイミド、エポキシなどの樹脂からなる。パッド電極８として、例えば、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｎｉ等を含む金属、又はこれらを含む複合金属が挙げられる。
【００２１】
また、薄膜コンデンサ１には、少なくとも上部電極６又は下部電極４のいずれかに開口部が形成されており、本実施形態では、上部電極６に開口部を形成する例について以下に説明する。
【００２２】
図４は、開口部６ａが設けられた上部電極６の構成を示す平面図である。同図に示す如く、上部電極６は、複数のトレンチ３ａのパターン構造によって画成される下地の段差構造を被覆するように形成されている。これらのトレンチ３ａの形成されていない部位、すなわちトレンチ３ａ間の領域に、開口部６ａが形成されている。
【００２３】
この開口部６ａは、上部電極６に蓄積された応力を解放させるために配設されたものである。ここで、開口部６ａは、このような電極を貫通する貫通孔であっても、電極を貫通せずに底面に電極の一部を残した状態の凹部であってもよい。応力をより多く解放させる観点からは、凹部よりも貫通孔の方が好ましいものの、静電容量をより高める観点からは、貫通孔ではその部位にコンデンサが形成されないため、非貫通型の凹部の方が好ましい。
【００２４】
ここで、近時、高い静電容量を得ることを企図して、短いピッチ（間隔）で複数のトレンチ３ａが配置される傾向にあり、トレンチ３ａのパターン間の狭い領域に開口部６ａを形成することが困難な傾向にある。これに対し、図４に示す例では、かかる事情を考慮して、短いピッチで高密度に格子状に配置されたトレンチ３ａを有するトレンチ群３Ａを設け、このトレンチ群３Ａの間の領域をトレンチ３ａ間に比べて大きく設定して、この領域に開口部６ａが形成されている。これにより、高静電容量を維持しつつ、上部電極６の応力を有効に緩和することができる。
【００２５】
次に、上記構成の本実施形態に係る薄膜コンデンサの製造方法について、図５〜図１１を参照して説明する。
【００２６】
図５〜図１１は、薄膜コンデンサ１を製造している状態を示す断面図（工程図）である。図５に示すように、基板２上の全面に、絶縁層３を形成する。絶縁層３の形成では、例えばＳｉからなる基板２上に、スパッタリング法により、Ａｌ2Ｏ3膜を堆積させる。絶縁層３の厚さは、形成すべきトレンチに応じて設定され、例えば、５μｍ〜５０μｍである。
【００２７】
次に、図６に示すように、絶縁層３上に、トレンチを形成すべき部位に開口部２０ａを有するマスク層２０を形成する。本実施形態では、マスク層２０として、例えば、Ｒｕ、または、ＮｉＦｅからなる金属マスクをパターニングする。Ｒｕ、または、ＮｉＦｅ膜の堆積にはスパッタリング法を用いることができ、その膜のパターン化にはサブトラクティブ法又はアディティブ法を用いることができる。サブトラクティグ法を採用する場合には、例えば、ＳｉＯ2酸化膜付きＳｉからなる基板２上にスパッタリング法によりＮｉＦｅ膜を堆積させた後に、ＮｉＦｅ膜上にレジストパターンを形成し、レジストパターンをマスクとしたドライエッチング又はウェットエッチングにより、ＮｉＦｅ膜をパターニングする。これに対して、アディティブ法を採用する場合には、基板２上にレジストパターンを形成した後に、全面にスパッタリング法によりＮｉＦｅ膜を堆積させて、レジストパターンとともにレジストパターン上の不要なＮｉＦｅ膜を除去することにより、所望のパターンのＮｉＦｅ膜を形成する。
【００２８】
次いで、図７に示すように、リアクティブイオンエッチング（ＲＩＥ）により、開口部２０ａ内に露出した絶縁層３を除去して、トレンチ３ａを形成した後に、マスク層２０を除去する。ここで、図７では、基板２に達するトレンチ３ａを示しているが、トレンチ３ａは基板２に達していなくてもよい。また、トレンチ３ａの形成方法として、イオンミリングを用いてもよい。
【００２９】
次に、図８に示すように、トレンチ３ａの内壁上及び絶縁層３上に、下部電極４をパターニングする。当該工程では、下部電極４としてＣｕ膜をスパッタリングし、下部電極４のパターニングには、上述したサブトラクティブ法又はアディティブ法を使用する。
【００３０】
さらに、図９に示すように、下部電極４及び絶縁層３上に、誘電体膜５をパターニングする。当該工程では、ＡＬＤ（Atomic Layer Deposition）法によりＡｌ2Ｏ3膜を堆積させた後、レジストパターンを用いたエッチングにより、パッド電極８との接続部位におけるＡｌ2Ｏ3膜を除去して開口部５ａを形成する。
【００３１】
それから、図１０に示すように、誘電体膜５上に上部電極６をパターニングする。当該工程では、上部電極６としてＣｕ膜をスパッタリングし、上部電極６のパターニングには、上述したサブトラクティブ法又はアディティブ法を使用する。本実施形態では、この上部電極６のパターニングにおいて、上部電極６に開口部６ａを形成する。このように、上部電極６に開口部を形成することにより、電極材料の成膜過程において膜内に蓄積する歪や、成膜後の熱処理に起因して発生する応力は、この開口部６ａにおいて解放され、上部電極６全体の膜応力が緩和される。
【００３２】
次に、図１１に示すように、下部電極４、誘電体膜５、及び、上部電極６上に、下部電極４及び上部電極６が露出した開口部７ａ，７ａを備える保護膜７を形成する。保護膜７の形成では、例えば基板２の全面に、例えばスパッタリング法により、Ａｌ2Ｏ3膜を堆積させた後、レジストパターンを用いたエッチングにより、開口部７ａ，７ａを形成する。
【００３３】
以降の工程としては、必要に応じて基板２の裏面を研削して薄膜化した後に、ダイシングにより個々の薄膜コンデンサ１に分割し、薄膜コンデンサ１を得る。
【００３４】
このように構成された薄膜コンデンサ１によれば、上部電極６に開口部６ａが形成されていることから、上部電極６に蓄積された応力が開口部６ａにおいて解放され、上部電極６全体の膜応力が緩和される。したがって、基体の反り、基体からの薄膜の剥離、膜質低下等を抑制でき、信頼性の高い優れた薄膜コンデンサを実現することができる。
【００３５】
また、短いピッチで高密度に配置されたトレンチ３ａを有するトレンチ群３Ａを設定し、このトレンチ群３Ａの間の領域をトレンチ３ａ間に比べて大きく設定して、この領域に開口部６ａを形成することにより、トレンチのパターン密度を高めて高静電容量を維持しつつ、上部電極６の応力を緩和することができる。
【００３６】
なお、上述したとおり、本発明は、上記の各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、上部電極６に設ける開口部６ａの形状や、配置に限定はない。ここで、図１２〜図１４は、上部電極６に設ける開口部６ａの他のパターン例を示す平面図である。
【００３７】
図１２に示すように、円形の開口部６ｂを形成してもよく、また、図１３に示すように、楕円形の開口部６ｃを形成してもよい。開口部の幾何学的形状は、特に高周波領域において電流のロスに影響すると推察される。このため、開口部を丸みを帯びた形状とすることにより、高周波における薄膜コンデンサ１のインピーダンスを低減することができる。さらに、上部電極６の平面内において同じ形状の開口部を形成する必要はなく、例えば、図１４に示すように、長軸方向の異なる開口部６ｄ，６ｅを形成してもよい。
【００３８】
さらに、絶縁層３に形成するトレンチ３ａの数及び形状にも制限はなく、例えば、トレンチは、楕円形のような丸みを帯びた開口形状を有していてもよく、閉じていない形状、すなわちトレンチ３ａの一端が薄膜コンデンサの外縁にまで延在していてもよい。
【００３９】
また、上部電極６の代わりに下部電極４に開口部を形成してもよい。又は、上部電極６及び下部電極４の双方に開口部を形成してもよい。さらに上部電極に形成した開口部と、下部電極に形成した開口部とは、互いに重なりあう位置に配置されても良いし、互いに異なる位置に配置されても良い。
【００４０】
またさらに、トレンチ３ａの内壁上及び絶縁層３上に下部電極４、誘電体膜５、及び、上部電極６からなる積層膜を多段に（例えば２セット以上）形成してもよい。また、必要に応じて、薄膜コンデンサ１上に窒化シリコンからなる密着層を形成し、この密着層上に絶縁層３を形成してもよい。さらにまた、下部電極４、誘電体膜５、及び、上部電極６からなる積層膜には、更に他の機能層が適宜の位置に形成されていてもよい。加えて、基体の両面にコンデンサ構造を形成してもよく、この場合、トレンチ３ａ、絶縁層３、並びに、下部電極４、誘電体膜５、及び上部電極６からなる積層膜は、基体の両面に形成される。
【産業上の利用可能性】
【００４１】
以上説明した通り、本発明の薄膜コンデンサ及びその製造方法によれば、高い静電容量を維持しつつ、電極の応力を緩和して、信頼性の高い優れた薄膜コンデンサを実現することができるので、薄膜型の電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものの製造用途に広く且つ有効に利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明による薄膜コンデンサ１の好適な一実施形態の概略構成を示す斜視図である。
【図２】本発明による薄膜コンデンサ１の好適な一実施形態の概略構成を示す斜視図である。
【図３】図２におけるIII-III線に沿う断面図である。
【図４】上部電極６の構成を示す平面図である。
【図５】薄膜コンデンサ１を製造している状態を示す断面図である。
【図６】薄膜コンデンサ１を製造している状態を示す断面図である。
【図７】薄膜コンデンサ１を製造している状態を示す断面図である。
【図８】薄膜コンデンサ１を製造している状態を示す断面図である。
【図９】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１０】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１１】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１２】上部電極６に形成される開口部６ａの他のパターンを示す平面図である。
【図１３】上部電極６に形成される開口部６ａの他のパターンを示す平面図である。
【図１４】上部電極６に形成される開口部６ａの他のパターンを示す平面図である。
【符号の説明】
【００４３】
１…薄膜コンデンサ、２…基板、３…絶縁層、３ａ…トレンチ、３Ａ…トレンチ群、４…下部電極、５…誘電体膜、５ａ…開口部、６…上部電極、６ａ，６ｂ，６ｃ，６ｄ，６ｅ…開口部、７…保護膜、７ａ…開口部、８…パッド電極、２０…マスク層、２０ａ…開口部。
【技術分野】
【０００１】
本発明は、薄膜コンデンサ及びその製造方法に関し、特に、トレンチ型の薄膜コンデンサ及びその製造方法に関する。
【背景技術】
【０００２】
コンピュータや携帯端末等の電子機器の内部回路には、表面実装型の多種の電子部品が搭載されている。近時、電子機器の更なる高性能化及び小型化の要求に応えるべく、能動素子、受動素子を問わず、各種電子部品の更なる小型化及び薄型（薄膜）化が急務となっている。このような薄膜型の電子部品としては、薄膜形成プロセスを利用した、例えば、薄膜コンデンサ、薄膜インダクタ、薄膜ＬＣ複合部品、薄膜集中定数デバイス、薄膜分布デバイス、薄膜積層型複合部品等が挙げられる。
【０００３】
これらのなかでも薄膜コンデンサの単位体積（容積）当たりの静電容量を増大させつつ小型化及び薄型化を達成する手法の一つとして、基体にトレンチ（下地段差構造）を形成し、そのトレンチに薄膜コンデンサを形成する方法が提案されている（特許文献１参照）。
【特許文献１】特開平６−３２５９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなトレンチ型の薄膜コンデンサでは、形成された薄膜内に応力（膜応力）が発生する問題があり、特に、誘電体膜よりも電極の膜応力が大きい傾向にある。これは、電極の形成過程において、通常、熱処理を行うことから、この熱処理により膜内に歪が蓄積し応力が発生するためである。また、誘電体膜に比べて、基体との間の線膨張係数の差が大きいことも、電極に応力が発生しやすい要因となっている。さらに、電極の抵抗を下げることを企図して電極の膜厚を大きくしようとすると、応力の増大を招いてしまう。
【０００５】
かかる薄膜の応力は、基体の反りを誘発し、その結果、薄膜コンデンサの容量変動を引き起こしてしまったり、薄膜が基体から剥離してしまったりといった不都合が生じ得る。また、膜応力は、膜質低下の要因となり、膜の電気的特性自体に影響を及ぼし易い。このような問題は、薄型の基体を用いた近時の薄膜コンデンサにおいて顕著となる。
【０００６】
そこで、本発明は上記の事情に鑑みてなされたものであり、その目的は、高い静電容量を維持しつつ、電極の応力を緩和することにより、信頼性の高い優れた薄膜コンデンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の薄膜コンデンサは、トレンチが少なくとも一方面に形成された基体と、基体の少なくとも一方面上に形成された、下部電極、誘電体膜及び上部電極を含む積層膜と、上部電極及び／又は下部電極に形成された開口部とを備えるものである。
【０００８】
上記構成の薄膜コンデンサでは、上部電極及び／又は下部電極に開口部が形成されていることから、積層膜に熱処理が施されて電極に熱的な歪（伸縮）が印加されても、かかる歪が全体に蓄積されることなく、これら電極に蓄積された応力が開口部において解放され、電極全体の膜応力が緩和される。ここで、開口部とは、上部電極及び／又は下部電極を貫通する貫通孔であっても、上部電極及び／又は下部電極を貫通せずに底面に電極の一部が残存した状態（露呈した状態）の凹部であってもよい。これは、貫通孔以外の凹部であっても、この凹部において応力が少なからず解放されるためである。また、開口部は、上部電極及び下部電極の双方に形成することが好ましいが、上部電極又は下部電極のいずれか一方のみに形成してもよい。
【０００９】
上述した開口部の数及び配置は、薄膜コンデンサの容量に影響する。これは、仮に開口部を貫通孔とした場合には、開口部の部位にはコンデンサが形成されないからである。したがって、例えば、トレンチが複数形成されている場合には、開口部は、複数のトレンチの間の領域に形成されることが好ましい。
【００１０】
より好ましくは、トレンチが複数形成されており且つそれらの複数のトレンチからなる所定のパターンを有するトレンチ群が、基体の少なくとも一方面に複数形成されており、開口部が、それら複数のトレンチ群の間の領域における上部電極及び／又は下部電極に形成されている。このように、トレンチ群の間の領域にのみ開口部を設けることにより、トレンチ群の内側の領域には開口部の寸法よりも小さい間隔で高密度にトレンチのパターンを配置できるので、薄膜コンデンサの高容量化に資することができる。
【００１１】
また、本発明による薄膜コンデンサの製造方法は、本発明の薄膜コンデンサを有効に製造するための方法であって、基体の少なくとも一方面にトレンチを形成する工程と、基体の少なくとも一方面上に、下部電極、誘電体膜及び上部電極を含む積層膜を形成する工程とを有しており、積層膜を形成する工程においては、下部電極及び／又は上部電極に開口部を形成する。
【００１２】
上記構成の薄膜コンデンサの製造方法では、上部電極及び／又は下部電極に開口部を形成していることから、電極材料の成膜過程において膜内に蓄積する歪や、成膜後の熱処理に起因して発生する応力は、この開口部において解放され、電極全体の膜応力が緩和される。上述したように、本発明において「開口部」とは、このような電極を貫通する貫通孔であっても、電極を貫通せずに底面に電極の一部を残した状態の凹部であってもよい。
【発明の効果】
【００１３】
本発明によれば、上部電極及び／又は下部電極に開口部が形成されていることから、これら電極に蓄積された応力が開口部において解放され、電極全体の膜応力が緩和される。したがって、基体の反り、基体からの薄膜の剥離、膜質低下等を抑制でき、信頼性の高い優れた薄膜コンデンサを実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右などの位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【００１５】
＜第１実施形態＞
図１及び図２は、それぞれ本発明による薄膜コンデンサの好適な一実施形態の概略構成を示す斜視図及び平面図であり、図３は図２におけるIII-III線に沿う断面図である。
【００１６】
図１〜図３に示すように、基板２上には、絶縁層３が形成されており、絶縁層３にはトレンチ３ａが形成されている。基板２及び絶縁層３から本発明における基体が構成されている。絶縁層３の厚さは、形成すべきトレンチ３ａの深さに応じて適宜設定することができる。また、基板２の材料としては、特に制限されず、シリコン基板、アルミナ等のセラミックス基板、ガラスセラミックス基板、ガラス基板、サファイア、ＭｇＯ、ＳｒＴｉＯ3等の単結晶基板等が挙げられ、化学的且つ熱的に安定であり、且つ、応力発生が少なく表面の平滑性を保持し易いものを用いることが好ましい。さらに、絶縁層３の材質も特に制限されず、例えばＡｌ2Ｏ3、ＳｉＯ2、Ｓｉ等を列挙することができる。
【００１７】
さらに、トレンチ３ａの内壁上及び絶縁層３上には、下部電極４、誘電体膜５、及び、上部電極６からなる積層膜が形成されている。誘電体膜５には、パッド電極８と下部電極４との接続部位に開口部５ａが形成されている。
【００１８】
下部電極４及び上部電極６としては、例えば、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｎｉ等を含む金属、又はこれらを含む合金等の複合金属が挙げられる。誘電体膜５の材料は特に限定されず、例えば、Ａｌ2Ｏ3、ＰｂＴｉＯ3（ＰＺＴ）、ＢａＴｉＯ3、ＢａＴｉＯ3、ＺｒＯ2、ＨｆＯ2、Ｂｉ4Ｔｉ3Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9、ＳｉＯ2等からなる。
【００１９】
この積層膜上には、保護膜７が形成されており、保護膜７には２つの開口部７ａ，７ａが形成され、さらに、開口部７ａ内には下部電極４及び上部電極６が露出している。そして、この開口部７ａを埋め込むように、保護膜７上に２つのパッド電極８，８が形成されている。
【００２０】
保護膜７は、絶縁材料であれば特に限定されず、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＳｉＮなどの無機物とポリイミド、エポキシなどの樹脂からなる。パッド電極８として、例えば、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｎｉ等を含む金属、又はこれらを含む複合金属が挙げられる。
【００２１】
また、薄膜コンデンサ１には、少なくとも上部電極６又は下部電極４のいずれかに開口部が形成されており、本実施形態では、上部電極６に開口部を形成する例について以下に説明する。
【００２２】
図４は、開口部６ａが設けられた上部電極６の構成を示す平面図である。同図に示す如く、上部電極６は、複数のトレンチ３ａのパターン構造によって画成される下地の段差構造を被覆するように形成されている。これらのトレンチ３ａの形成されていない部位、すなわちトレンチ３ａ間の領域に、開口部６ａが形成されている。
【００２３】
この開口部６ａは、上部電極６に蓄積された応力を解放させるために配設されたものである。ここで、開口部６ａは、このような電極を貫通する貫通孔であっても、電極を貫通せずに底面に電極の一部を残した状態の凹部であってもよい。応力をより多く解放させる観点からは、凹部よりも貫通孔の方が好ましいものの、静電容量をより高める観点からは、貫通孔ではその部位にコンデンサが形成されないため、非貫通型の凹部の方が好ましい。
【００２４】
ここで、近時、高い静電容量を得ることを企図して、短いピッチ（間隔）で複数のトレンチ３ａが配置される傾向にあり、トレンチ３ａのパターン間の狭い領域に開口部６ａを形成することが困難な傾向にある。これに対し、図４に示す例では、かかる事情を考慮して、短いピッチで高密度に格子状に配置されたトレンチ３ａを有するトレンチ群３Ａを設け、このトレンチ群３Ａの間の領域をトレンチ３ａ間に比べて大きく設定して、この領域に開口部６ａが形成されている。これにより、高静電容量を維持しつつ、上部電極６の応力を有効に緩和することができる。
【００２５】
次に、上記構成の本実施形態に係る薄膜コンデンサの製造方法について、図５〜図１１を参照して説明する。
【００２６】
図５〜図１１は、薄膜コンデンサ１を製造している状態を示す断面図（工程図）である。図５に示すように、基板２上の全面に、絶縁層３を形成する。絶縁層３の形成では、例えばＳｉからなる基板２上に、スパッタリング法により、Ａｌ2Ｏ3膜を堆積させる。絶縁層３の厚さは、形成すべきトレンチに応じて設定され、例えば、５μｍ〜５０μｍである。
【００２７】
次に、図６に示すように、絶縁層３上に、トレンチを形成すべき部位に開口部２０ａを有するマスク層２０を形成する。本実施形態では、マスク層２０として、例えば、Ｒｕ、または、ＮｉＦｅからなる金属マスクをパターニングする。Ｒｕ、または、ＮｉＦｅ膜の堆積にはスパッタリング法を用いることができ、その膜のパターン化にはサブトラクティブ法又はアディティブ法を用いることができる。サブトラクティグ法を採用する場合には、例えば、ＳｉＯ2酸化膜付きＳｉからなる基板２上にスパッタリング法によりＮｉＦｅ膜を堆積させた後に、ＮｉＦｅ膜上にレジストパターンを形成し、レジストパターンをマスクとしたドライエッチング又はウェットエッチングにより、ＮｉＦｅ膜をパターニングする。これに対して、アディティブ法を採用する場合には、基板２上にレジストパターンを形成した後に、全面にスパッタリング法によりＮｉＦｅ膜を堆積させて、レジストパターンとともにレジストパターン上の不要なＮｉＦｅ膜を除去することにより、所望のパターンのＮｉＦｅ膜を形成する。
【００２８】
次いで、図７に示すように、リアクティブイオンエッチング（ＲＩＥ）により、開口部２０ａ内に露出した絶縁層３を除去して、トレンチ３ａを形成した後に、マスク層２０を除去する。ここで、図７では、基板２に達するトレンチ３ａを示しているが、トレンチ３ａは基板２に達していなくてもよい。また、トレンチ３ａの形成方法として、イオンミリングを用いてもよい。
【００２９】
次に、図８に示すように、トレンチ３ａの内壁上及び絶縁層３上に、下部電極４をパターニングする。当該工程では、下部電極４としてＣｕ膜をスパッタリングし、下部電極４のパターニングには、上述したサブトラクティブ法又はアディティブ法を使用する。
【００３０】
さらに、図９に示すように、下部電極４及び絶縁層３上に、誘電体膜５をパターニングする。当該工程では、ＡＬＤ（Atomic Layer Deposition）法によりＡｌ2Ｏ3膜を堆積させた後、レジストパターンを用いたエッチングにより、パッド電極８との接続部位におけるＡｌ2Ｏ3膜を除去して開口部５ａを形成する。
【００３１】
それから、図１０に示すように、誘電体膜５上に上部電極６をパターニングする。当該工程では、上部電極６としてＣｕ膜をスパッタリングし、上部電極６のパターニングには、上述したサブトラクティブ法又はアディティブ法を使用する。本実施形態では、この上部電極６のパターニングにおいて、上部電極６に開口部６ａを形成する。このように、上部電極６に開口部を形成することにより、電極材料の成膜過程において膜内に蓄積する歪や、成膜後の熱処理に起因して発生する応力は、この開口部６ａにおいて解放され、上部電極６全体の膜応力が緩和される。
【００３２】
次に、図１１に示すように、下部電極４、誘電体膜５、及び、上部電極６上に、下部電極４及び上部電極６が露出した開口部７ａ，７ａを備える保護膜７を形成する。保護膜７の形成では、例えば基板２の全面に、例えばスパッタリング法により、Ａｌ2Ｏ3膜を堆積させた後、レジストパターンを用いたエッチングにより、開口部７ａ，７ａを形成する。
【００３３】
以降の工程としては、必要に応じて基板２の裏面を研削して薄膜化した後に、ダイシングにより個々の薄膜コンデンサ１に分割し、薄膜コンデンサ１を得る。
【００３４】
このように構成された薄膜コンデンサ１によれば、上部電極６に開口部６ａが形成されていることから、上部電極６に蓄積された応力が開口部６ａにおいて解放され、上部電極６全体の膜応力が緩和される。したがって、基体の反り、基体からの薄膜の剥離、膜質低下等を抑制でき、信頼性の高い優れた薄膜コンデンサを実現することができる。
【００３５】
また、短いピッチで高密度に配置されたトレンチ３ａを有するトレンチ群３Ａを設定し、このトレンチ群３Ａの間の領域をトレンチ３ａ間に比べて大きく設定して、この領域に開口部６ａを形成することにより、トレンチのパターン密度を高めて高静電容量を維持しつつ、上部電極６の応力を緩和することができる。
【００３６】
なお、上述したとおり、本発明は、上記の各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、上部電極６に設ける開口部６ａの形状や、配置に限定はない。ここで、図１２〜図１４は、上部電極６に設ける開口部６ａの他のパターン例を示す平面図である。
【００３７】
図１２に示すように、円形の開口部６ｂを形成してもよく、また、図１３に示すように、楕円形の開口部６ｃを形成してもよい。開口部の幾何学的形状は、特に高周波領域において電流のロスに影響すると推察される。このため、開口部を丸みを帯びた形状とすることにより、高周波における薄膜コンデンサ１のインピーダンスを低減することができる。さらに、上部電極６の平面内において同じ形状の開口部を形成する必要はなく、例えば、図１４に示すように、長軸方向の異なる開口部６ｄ，６ｅを形成してもよい。
【００３８】
さらに、絶縁層３に形成するトレンチ３ａの数及び形状にも制限はなく、例えば、トレンチは、楕円形のような丸みを帯びた開口形状を有していてもよく、閉じていない形状、すなわちトレンチ３ａの一端が薄膜コンデンサの外縁にまで延在していてもよい。
【００３９】
また、上部電極６の代わりに下部電極４に開口部を形成してもよい。又は、上部電極６及び下部電極４の双方に開口部を形成してもよい。さらに上部電極に形成した開口部と、下部電極に形成した開口部とは、互いに重なりあう位置に配置されても良いし、互いに異なる位置に配置されても良い。
【００４０】
またさらに、トレンチ３ａの内壁上及び絶縁層３上に下部電極４、誘電体膜５、及び、上部電極６からなる積層膜を多段に（例えば２セット以上）形成してもよい。また、必要に応じて、薄膜コンデンサ１上に窒化シリコンからなる密着層を形成し、この密着層上に絶縁層３を形成してもよい。さらにまた、下部電極４、誘電体膜５、及び、上部電極６からなる積層膜には、更に他の機能層が適宜の位置に形成されていてもよい。加えて、基体の両面にコンデンサ構造を形成してもよく、この場合、トレンチ３ａ、絶縁層３、並びに、下部電極４、誘電体膜５、及び上部電極６からなる積層膜は、基体の両面に形成される。
【産業上の利用可能性】
【００４１】
以上説明した通り、本発明の薄膜コンデンサ及びその製造方法によれば、高い静電容量を維持しつつ、電極の応力を緩和して、信頼性の高い優れた薄膜コンデンサを実現することができるので、薄膜型の電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものの製造用途に広く且つ有効に利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明による薄膜コンデンサ１の好適な一実施形態の概略構成を示す斜視図である。
【図２】本発明による薄膜コンデンサ１の好適な一実施形態の概略構成を示す斜視図である。
【図３】図２におけるIII-III線に沿う断面図である。
【図４】上部電極６の構成を示す平面図である。
【図５】薄膜コンデンサ１を製造している状態を示す断面図である。
【図６】薄膜コンデンサ１を製造している状態を示す断面図である。
【図７】薄膜コンデンサ１を製造している状態を示す断面図である。
【図８】薄膜コンデンサ１を製造している状態を示す断面図である。
【図９】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１０】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１１】薄膜コンデンサ１を製造している状態を示す断面図である。
【図１２】上部電極６に形成される開口部６ａの他のパターンを示す平面図である。
【図１３】上部電極６に形成される開口部６ａの他のパターンを示す平面図である。
【図１４】上部電極６に形成される開口部６ａの他のパターンを示す平面図である。
【符号の説明】
【００４３】
１…薄膜コンデンサ、２…基板、３…絶縁層、３ａ…トレンチ、３Ａ…トレンチ群、４…下部電極、５…誘電体膜、５ａ…開口部、６…上部電極、６ａ，６ｂ，６ｃ，６ｄ，６ｅ…開口部、７…保護膜、７ａ…開口部、８…パッド電極、２０…マスク層、２０ａ…開口部。
【特許請求の範囲】
【請求項１】
トレンチが少なくとも一方面に形成された基体と、
前記基体の少なくとも一方面上に形成された、下部電極、誘電体膜及び上部電極を含む積層膜と、
前記上部電極及び／又は前記下部電極に形成された開口部と、
を備える薄膜コンデンサ。
【請求項２】
前記トレンチが複数形成されており、
前記開口部は、前記複数のトレンチの間の領域に形成された、
請求項１記載の薄膜コンデンサ。
【請求項３】
前記トレンチが複数形成されており且つ該複数のトレンチからなる所定のパターンを有するトレンチ群が、前記基体の少なくとも一方面に複数設けられており、
前記開口部が、前記複数のトレンチ群の間の領域における前記上部電極及び／又は前記下部電極に形成された、
請求項１記載の薄膜コンデンサ。
【請求項４】
基体の少なくとも一方面にトレンチを形成する工程と、
前記基体の少なくとも一方面上に、下部電極、誘電体膜及び上部電極を含む積層膜を形成する工程と、
を有し、
前記積層膜を形成する工程においては、前記下部電極及び／又は前記上部電極に開口部を形成する、
薄膜コンデンサの製造方法。
【請求項１】
トレンチが少なくとも一方面に形成された基体と、
前記基体の少なくとも一方面上に形成された、下部電極、誘電体膜及び上部電極を含む積層膜と、
前記上部電極及び／又は前記下部電極に形成された開口部と、
を備える薄膜コンデンサ。
【請求項２】
前記トレンチが複数形成されており、
前記開口部は、前記複数のトレンチの間の領域に形成された、
請求項１記載の薄膜コンデンサ。
【請求項３】
前記トレンチが複数形成されており且つ該複数のトレンチからなる所定のパターンを有するトレンチ群が、前記基体の少なくとも一方面に複数設けられており、
前記開口部が、前記複数のトレンチ群の間の領域における前記上部電極及び／又は前記下部電極に形成された、
請求項１記載の薄膜コンデンサ。
【請求項４】
基体の少なくとも一方面にトレンチを形成する工程と、
前記基体の少なくとも一方面上に、下部電極、誘電体膜及び上部電極を含む積層膜を形成する工程と、
を有し、
前記積層膜を形成する工程においては、前記下部電極及び／又は前記上部電極に開口部を形成する、
薄膜コンデンサの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００９−１３５３１０（Ｐ２００９−１３５３１０Ａ）
【公開日】平成２１年６月１８日（２００９．６．１８）
【国際特許分類】
【出願番号】特願２００７−３１１０６７（Ｐ２００７−３１１０６７）
【出願日】平成１９年１１月３０日（２００７．１１．３０）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２１年６月１８日（２００９．６．１８）
【国際特許分類】
【出願日】平成１９年１１月３０日（２００７．１１．３０）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]