薄膜トランジスタ、アクティブマトリクス型薄膜トランジスタアレイ、及びアクティブマトリクス駆動表示装置
【課題】オン電流が大きな薄膜トランジスタを安価な印刷プロセスにより提供する。
【解決手段】薄膜トランジスタ１は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、下層の半導体層５、ソース電極６、ドレイン電極７、上層の半導体層８からなっている。特に特徴的な構造として、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしている。
【解決手段】薄膜トランジスタ１は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、下層の半導体層５、ソース電極６、ドレイン電極７、上層の半導体層８からなっている。特に特徴的な構造として、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、さらに詳しくは、有機半導体分子の集合体で構成された半導体膜を用いる薄膜トランジスタであって、特に半導体層が少なくとも２層以上の層構成を有する薄膜トランジスタに関するものである。
【背景技術】
【０００２】
情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーや、商品１つ１つを瞬時に識別可能なＩＤタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコンａ−Ｓｉや多結晶シリコンｐ−Ｓｉを半導体に用いた薄膜トランジスタＴＦＴをスイッチング素子として使用している。しかし、これらのシリコン系半導体を用いた薄膜トランジスタを作製するには、高価なプラズマ化学気相成長ＣＶＤ装置やスパッタリング装置等が必要なために製造コストがかかるうえに、真空プロセス、フォトリソグラフィー、加工等のプロセスをいくつも経るため、スループットが低いという問題がある。さらに、既存のシリコン薄膜トランジスタでは、外部の衝撃によって容易に砕け、また、３００℃以上の高温工程によって生産されるため、プラスチック基板を使用できないという問題点がある。このため、印刷工程のような塗布プロセスにより形成が可能で、安価に製品を提供することができる有機材料を半導体層に用いた有機薄膜トランジスタが注目されている。
【０００３】
一般的な有機薄膜トランジスタは、基板、ゲート電極、絶縁膜、ドレイン電極、ソース電極、および有機半導体膜から構成される。ゲート電極への印加電圧により、絶縁膜と有機半導体膜の界面に蓄積されるキャリア量を過剰状態から不足状態に変調して、ドレイン電極とソース電極の間を流れる電流量を変化させてスイッチング動作を行う。有機半導体膜は低分子または高分子からなる有機半導体分子の集合体からなり、低分子系としては、ペンタセン、チオフェンオリゴマーに代表されるアセン系材料、高分子系としては、ポリチオフェン系でポリ−３、ヘキシルチオフェンＰ３ＨＴ、ポリフルオレン系ではフルオレン−バイチオフェンＦ８Ｔ２の共重合体、またポリフェニレンビニレンＰＰＶなどが知られている。
有機薄膜トランジスタを用いたアクティブマトリックス・ディスプレイは、プラスチック基板上に作製できるため、高画質、軽量、フレキシブル曲がる、省スペースといった点で、最近、大きな注日を集めている。
【０００４】
従来の有機薄膜トランジスタは、基板上にゲート電極を設け、その上にゲート絶縁膜を形成し、その上にソース電極とドレイン電極を互いに離して設け、さらに、ソース電極、ドレイン電極、ゲート絶縁膜上に有機半導体層を積層して構成され、ソース電極とドレイン電極との間の横方向にチャネルが形成される。
前述したように、有機薄膜トランジスタのソース電極とドレイン電極との間に電圧ソース−ドレイン間電圧を印加すると共に、ゲート電極に印加する電圧ゲート電圧：Ｖｇ を変化させると、ゲート電圧に依存して有機半導体層とゲート絶縁膜との界面における電荷量が変化し、ソース電極とドレイン電極との間における有機半導体層の部分チャネルを流れる電流ソース−ドレイン電流を変化させることができる。このようにして、有機薄膜トランジスタでは、ゲート電圧を制御することにより、ドレイン電極から得られるドレイン電流Ｉｄを制御することができる。
【０００５】
ここで、有機薄膜トランジスタのゲインｇｍ、即ち、ゲート電圧の変化に対するドレイン電流の変化ｄＩｄ／ｄＶｇは、ソース−ドレイン電流が流れるチャネルが長方形であるとすると、
ｇｍ＝Ｗ／Ｌ・ε０ε／ｄ・μ・Ｖｇ−ＶＴ ・・・（１）
（１）式のように表される。ただし、Ｗは、チャネル幅であり、Ｌは、チャネル長であり、ε０は、真空誘電率であり、εは、絶縁膜の比誘電率であり、ｄは、ゲート絶縁膜の厚さであり、μは、キャリア移動度であり、ＶＴは、閾値電圧である。（１）式によれば、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌが大きいほど、有機薄膜トランジスタのゲインは大きくなり、また、このトランジスタは高速になる。また、有機半導体のキャリア移動度が大きいほど、有機薄膜トランジスタのゲインも大きくなるため、キャリア移動度の大きい有機半導体層を形成することが望ましい。
これらのことを鑑みると、有機薄膜トランジスタのチャネル長Ｌを精緻に規定できる、優れたソフトリソグラィー技術の開発が必須となる。
【０００６】
マイクロコンタクトプリント法（以下、μＣＰと呼ぶ）は、横方向の寸法がμｍ〜サブμｍの有機物単分子層のパターンを形成する技術であり、特許文献２に示される装置を用いて研究が進められている。μＣＰはエラストマーの「スタンプ」を使用して印刷することによりパターンを形成する。このスタンプは、フォトリソグラフィー等の技術により作製した母型を用いて、シリコーン・エラストマーを成形ｍｏｌｄｉｎｇすることにより製作する。これまでのμＣＰの実例と適用には、シリコーン・エラストマーとしてポリジメチルシロキサンＰＤＭＳエラストマーを金型中で重合させてパターン形成したスタンプを使用している。硬化後、ＰＤＭＳスタンプは、金型のパターンのネガティブ像を保持し、一連のインク付けおよび印刷に使用することができる。つまり、スタンプは正確なパターンを有し、インク付け、印刷、および表面たとえば金型からの剥離の間安定でなければならないが、塗布する基板に密着するのに十分な柔らかさがなければならない。さらに、スタンプは製作および操作が容易でなければならない。スタンプの材料としてのシリコーン・エラストマーは、上記の必要条件を満たしている。
【０００７】
従来技術として特許文献１には、印刷法により形成されたソース・ドレイン電極を有し、有機半導体層の膜厚を５０ｎｍ以上５００ｎｍ以下と厚くすることでソース・ドレイン電極との接触面積を大きくし、接触抵抗を下げ、十分なオン電流を得られ、且つ高いオンオフ比が得られる有機薄膜トランジスタについて開示されている。
また、特許文献２には、ナノ構造を構築するための、μＣＰ法であって、並置された第１ステーション並びに第２ステーション、それらの間を移動する移動体、及び、いずれか一方のステーションに配置可能な光源装置、を備えており、いずれか一方のステーションにて光源装置を用いて試料を露光し、スタンプのマスターを作製し、移動体にマスターから複製したスタンプを配置し、他方のステーションにてスタンプをスタンプ台に接離させることによりインクを補充し、いずれか一方のステーションにて、そこに配置された試料に対してスタンプを接離させることにより、スタンプの持つパターンを試料に転写可能としたμＣＰ法について開示されている。
【特許文献１】特開２００７−２３４９７４公報
【特許文献２】特開２００５−１２９７９１公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
有機薄膜トランジスタは、ソース・ドレイン電極の配置によりボトムコンタクト型とトップコンタクト型に分かれる。一般的に印刷法により形成されたソース・ドレイン電極は、フォトリソグラフィーにより形成された金などのソース・ドレイン電極に比べて有機半導体との接触抵抗が大きく、十分なオン電流が得られないためにオンオフ比は小さくなる。
特許文献１に開示されている従来技術は、ボトムコンタクト型薄膜トランジスタの有機半導体層の膜厚を５０ｎｍ以上５００ｎｍ以下と厚くすることでソース・ドレイン電極との接触面積を大きくしているが、上述したように、ゲート電圧に依存して有機半導体層とゲート絶縁膜との界面における電荷量を変化させ、ソース電極とドレイン電極との間における有機半導体層の部分チャネルを流れる電流ソース−ドレイン電流を変化させるトランジスタの性質上、実効的なチャネル領域を広げるには不十分である。また、上記課題を解決するためにボトムコンタクト型よりもソース・ドレイン電極と半導体の接触面積を大きくとれるトップコンタクト型の薄膜トランジスタの研究が進められているが、トップコンタクト型の接触面積でも十分とは言えない。さらにトップコンタクト型では、半導体層の上にソース・ドレイン電極を設けることになるが、μＣＰ法やフレキソ印刷等の印刷プロセスで形成する場合、半導体層を厚くすると、半導体層の段差のためソースまたはドレイン電極線が欠線する不具合があった。
本発明は、かかる課題に鑑みてなされたものであり、絶縁基板上に、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極、半導体層を設けた薄膜トランジスタにおいて、半導体層が少なくとも２層以上の層構成を有することで、オン電流が大きな薄膜トランジスタを安価な印刷プロセスにより提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明はかかる課題を解決するために、請求項１は、絶縁基板上にゲート電極、ゲート絶縁膜、ソース・ドレイン電極、及び半導体層を積層した薄膜トランジスタにおいて、前記半導体層を少なくとも２層以上の層構成としたことを特徴とする。
請求項２は、前記２層以上の層構成を有する半導体層のうち、上層の半導体層の肉厚が下層の半導体層よりも厚いことを特徴とする。
請求項３は、前記絶縁基板上に前記下層の半導体層、前記ソース・ドレイン電極、及び前記上層の半導体層が順次積層されてなることを特徴とする。
請求項４は、前記２層以上の層構成を有する半導体層が同一材料からなることを特徴とする。
請求項５は、前記半導体層及び前記ソース・ドレイン電極がマイクロコンタクトプリント法により構成されることを特徴とする。
【００１０】
請求項６は、前記ソース・ドレイン電極が金属材料で構成されることを特徴とする。
請求項７は、前記半導体層が有機半導体で構成されることを特徴とする。
請求項８は、前記ソース・ドレイン電極と前記上層の半導体層との界面に自己組織化単分子膜を設けることを特徴とする。
請求項９は、複数のゲート配線、複数の信号配線、絶縁膜、保護膜、及び画素電極を有し、前記複数のゲート配線と前記複数の信号配線をマトリクス状に配置し、前記マトリクスの交差部に請求項１乃至４の何れか一項に記載の薄膜トランジスタが配置され、前記ゲート配線とゲート電極が接続され、前記信号配線とソース電極が接続され、前記画素電極とドレイン電極が接続されることを特徴とする。
請求項１０は、請求項９に記載のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、絶縁基板上に、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極、半導体層を設けた薄膜トランジスタにおいて、半導体層が少なくとも２層以上の層構成を有することで、ソース電極及びドレイン電極と半導体層の接触面積を大きくすることができ、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、２層以上の層構成を有する半導体層のうち、上層の半導体層が下層の半導体層より厚く形成されていることで、ソース電極及びドレイン電極と半導体層の接触面積を大きくすることができ、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。さらに、下層の半導体層の厚さが上層の半導体層と比較して薄いため、下層の半導体層による段差を少なくすることができ、ソース電極及びドレイン電極の印刷精度を向上でき、ソースまたはドレイン電極線に欠線のない高品質な薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、下層の半導体層とソース・ドレイン電極と前記上層の半導体層が順次積層されてなることで、ソース電極及びドレイン電極と半導体層の接触面積を大きくすることができ、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
【００１２】
また、２層以上の層構成を有する半導体層が同一材料からなることで、製造を簡便にでき、トランジスタ駆動を安定化させ、バラツキの少なく、低バラツキでオン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、半導体層及び前記ソース・ドレイン電極がμＣＰ法により形成されることで、製造を簡便にでき、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。さらに、精緻な解像度を有した前記半導体層及び前記ソース・ドレイン電極形成を同一装置上で実施でき、低コストで薄膜トランジスタを製造することができる。
また、ソース・ドレイン電極が金属材料で形成されることで、電極部の比抵抗を小さくすることができ、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、半導体層が有機半導体で形成されることで、インク化溶媒への溶解性を確保が可能になり、印刷技術により半導体層を形成でき、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
【００１３】
また、ソース・ドレイン電極と前記上層の半導体層の界面に自己組織化単分子膜を設けることで、キャリア注入の電位障壁となる界面をショットキーからオーミック接触に変更できるため、動作周波数が大きく、且つ、低消費電力な薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、複数のゲート配線、絶縁膜、ゲート配線に対してマトリクス状に交差した複数の信号配線、保護膜、画素電極を有し、複数のゲート配線と信号配線の交差部に本発明の薄膜トランジスタが配置され、ゲート配線とゲート電極が接続され、信号配線とソース電極が接続され、画素電極とドレイン電極が接続されることで、オン電流が大きく、且つ、画素バラツキの小さいアクティブマトリクス型薄膜トランジスタアレイを得ることができる。
また、本発明のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することで、画素バラツキの小さいアクティブマトリクス駆動表示装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の第１の実施形態に係る薄膜トランジスタの断面図である。薄膜トランジスタ１は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、下層の半導体層５、ソース電極６、ドレイン電極７、上層の半導体層８からなっている。特に特徴的な構造として、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしている。
ここで、薄膜トランジスタ１の形状寸法について記す。
ゲート電極幅：５μｍ、ゲート電極厚さ：１００ｎｍ、ゲート絶縁膜厚さ：５００ｎｍ、下層の半導体層厚さ：３０ｎｍ、上層の半導体層厚さ：２００ｎｍ、ソース電極厚さ：１００ｎｍ、ドレイン電極厚さ：１００ｎｍ、チャネル長：５μｍである。
【００１５】
次に、図２を用いて薄膜トランジスタ１の製造工程について説明する。
絶縁基板２として、厚さ１００μｍのポリカーボネートフィルムを用い、その上に銀ナノインクをμＣＰ法で印刷し、１５０℃・１時間で焼成した。形成されたゲート電極３は厚さ１００ｎｍであった。次に、厚さ５００ｎｍのポリイミドをスピンコートで成膜し、１８０℃・１時間でイミド化し、次に、ゲート絶縁膜４上に下層の半導体層５としてポリチオフェン系のポリ−３、ヘキシルチオフェンＰ３ＨＴをμＣＰ法で印刷し、窒素雰囲気下において１５０℃・３０分でアニールした。アニール後の下層の半導体層５厚さは３０ｎｍであった。次に上述した銀ナノインクをμＣＰ法で印刷し、１５０℃・１時間で焼成し、厚さ１００ｎｍのソース電極６及びドレイン電極７を形成した（図２（ｂ））。
【００１６】
次に、μＣＰ法により、上述したポリチオフェン系のポリ−３、ヘキシルチオフェンＰ３ＨＴを印刷し、窒素雰囲気下において１５０℃・３０分でアニールすることで厚さ２００ｎｍで上層の半導体層８を形成して、薄膜トランジスタ１を製造した（図２（ｃ））。図２（ａ）のようにスタンプ９は、レジストパターンをＰＤＭＳで反転コピーする方法で製造した。
本実施形態の薄膜トランジスタ１は、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしていることで、ソース電極６及びドレイン電極７と半導体層の接触面積を大きくすることができ、オン電流の大きな薄膜トランジスタを製造することができる。本実施形態の薄膜トランジスタ１はボトム及びトップにコンタクトを得られる構造となっている。
【００１７】
ここで、比較例１として下層の半導体層５を設けない従来のボトムコンタクト型薄膜トランジスタ１０の概略図を図３に、比較例２として上層の半導体層８を設けない従来のトップコンタクト型薄膜トランジスタ１１の概略図を図４に示す。比較例１と本実施形態のドレイン電流Ｉｄ−ゲート電圧Ｖｇ依存性を比較すると、比較例１では、上層の半導体層８との界面の接触抵抗により、ソース電極５とドレイン電極６の間を流れる電流が制限され、その結果、オン電流が小さくなる。比較例２でも比較例１よりは接触面積を大きくとれているが、やはり不十分であり、オン電流が小さい。
比較例１及び２に対して、本実施形態では、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしていることで、ソース電極６及びドレイン電極７と半導体層の接触面積を大きくすることができ、オン電流の大きな薄膜トランジスタを製造することができている。
本実施形態では、２層以上の層構成を有する半導体層のうち、上層の半導体層８が２００ｎｍと下層の半導体層５３０ｎｍより厚く形成されていることで、下層の半導体層５による段差を少なくすることができ、ソース電極６及びドレイン電極７の印刷精度を向上でき、且つ、ソース電極６及びドレイン電極７と半導体層の接触面積を大きくすることができ、オン電流の大きな薄膜トランジスタを製造することができている。
【００１８】
また、本実施形態では、２層以上の層構成を有する半導体層が同一材料からなることで、トランジスタ駆動を安定化させ、低バラツキでオン電流の大きな薄膜トランジスタを製造することができている。
また、本実施形態では、絶縁基板２に、ポリカーボネートフィルムを用いたが、絶縁性であり、プロセス温度に対する耐熱を有する材料であれば広い範囲から選択することが可能である。具体的には、ポリイミド膜、ポリエステル膜、ポリエチレン膜、ポリフェニルレンスルフィド膜、ポリパラキシレン膜等の絶縁プラスチック、及びこれら無機材料と絶縁プラスチックとを組み合わせたハイブリッド基板等が使用可能である。
また、本実施形態では、ゲート電極３に銀を用いたが、タンタル、アルミニウム、金、銀、銅、白金、パラジウム、クロム、モリブデン、ニッケル等や、これらの金属を用いた合金、ポリアニリン、ポリピロール、ポリ−３、４−エチレンジオキシチオフェンＰＥＤＯＴ等の導電性高分子が使用可能である。また、本実施形態では、ゲート電極３は、μＣＰ法により形成したが、インクジェットやその他の印刷法を用いることも可能である。
【００１９】
また、本実施形態では、ゲート絶縁膜４にポリイミドを用いたが、ポリビニルフェノールＰＶＰ、ポリビニルアルコールＰＶＡ、酸化ケイ素等を塗布し、１００℃〜２００℃で焼成しても構わない。
また、本実施形態では、ソース電極６、ドレイン電極７に銀を用いたが、ゲート電極と同様、金、銀、銅、白金、パラジウム、クロム、モリブデン等であっても構わない。但し、有機半導体とのショットキー障壁を減らすため、仕事関数が４．５ｅＶ程度の材料、例えば、上述した材料の他に、ＩＴＯ、ＩＺＯやＰＥＤＯＴ等が望ましい。また、μＣＰ法により形成したが、インクジェットやその他の印刷法を用いても構わない。
また、本実施形態では、下層の半導体層５及び上層の半導体層８にポリ−３、ヘキシルチオフェンＰ３ＨＴを用いたが、低分子系としては、ペンタセン、チオフェンオリゴマーに代表されるアセン系材料、高分子系としては、ポリフルオレン系ではフルオレン−バイチオフェンＦ８Ｔ２の共重合体、またポリフェニレンビニレンＰＰＶ等を用いることもできる。
【００２０】
図５は本発明の第１の実施形態に係る薄膜トランジスタをアクティブ素子に用いたアクティブマトリクス型薄膜トランジスタアレイの平面図であり、図６に回路を含んだ概略図を示す。
アクティブマトリクス型薄膜トランジスタアレイ１９は、絶縁基板２上に、水平方向にｍ本のゲート走査配線１２が配置され、垂直方向にｎ本の信号配線１３が配置され、マトリクス状に配置された前記の交差部に第１の実施形態の薄膜トランジスタ１が配置され、各薄膜トランジスタのゲート電極３はゲート走査配線１２に接続され、ソース電極６は信号配線１３に接続され、ドレイン電極７はパッシベーション膜層間絶縁膜１４に開口されたビアホール１５を介して画素電極１６と接続される。ゲート走査配線１２はゲート電極３と併せて形成され、信号配線１３はソース電極６、ドレイン電極７と併せて形成される。パッシベーション膜１４のビアホール１５は、ドレイン電極７以外に、各ゲート走査配線１２の端子部１７と各信号配線１３の端子部１８にも開口する。
【００２１】
図７は本実施形態のアクティブマトリクス型薄膜トランジスタアレイを用いた電気泳動表示装置の主要部品構成を示す断面図である。アクティブマトリクス型薄膜トランジスタアレイ１９のゲート走査配線の端子部１７には、ゲート走査回路２０が、信号配線の端子部１８には信号回路２１が接続され、さらに両回路はコントロール回路２２に接続される。
表示部は、画素電極１６に対向して設けられた透明電極２３が配置されている。すなわち、透明電極２３は、各画素電極１６に対向する対向電極を構成し、この透明電極２３と画素電極１６の間に電気泳動分散液層２４を有し、電気泳動分散液層２４に分散した光反射用電気泳動粒子２５と光吸収用電気泳動粒子２６からなっている。
透明電極２３は、光透過性を有するもの、好ましくは実質的に無色透明、着色透明または半透明なものである。これにより、前述した電気泳動分散液層２４中における光反射用電気泳動粒子２５と光吸収用電気泳動粒子２６の状態を、すなわち、表示された所望の情報を、目視により容易に認識することができる。
【００２２】
本実施形態の電気泳動表示装置は以下のように動作する。ゲート走査回路２０から出力される走査電圧が印加されたゲート走査配線１２／ゲート電極３に接続された薄膜トランジスタ１が動作して、この薄膜トランジスタ１に接続された画素電極１６に、走査電圧と同期して信号回路２１から供給される信号電圧が加わり、電気泳動粒子がいわゆる線順次駆動されて、各画素の反射光量が変化するかたちで表示装置が動作する。この表示装置は携帯電話、デジタルカメラ、フラットテレビ、ノートＰＣ等のフラットパネルディスプレイのほか、電子ペーパー等のフレキスブルディスプレイ等にも適用できる。
画素電極１６の材料としては、例えば、アルミニウム、ニッケル、コバルト、白金、金、銀、銅、モリブデン、チタン、タンタル等の金属、または、これらを含む合金等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
透明電極２３は、電気泳動分散液層２４に電圧を印加する他方の電極として機能するものであり、フィルム状膜状をなしている。
透明電極２３の構成材料としては、例えば、インジウムティンオキサイドＩＴＯ、フッ素ドープした酸化スズＦＴＯ、酸化インジウムＩＯ、酸化スズＳｎＯ２ のような導電性金属酸化物の他、ポリアセチレンのような導電性樹脂、導電性金属微粒子を含有する導電性樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００２３】
電気泳動分散液層２４としては、比較的高い絶縁性を有する有機溶媒を用いることができる。この有機溶媒としては、例えば、トルエン、キシレン、アルキルベンゼンなどの芳香族炭化水素、ぺンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロへキサン、メチルシクロへキサン等の脂環式炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、シリコン系オイル、フッ素系オイル、オリーブ油等の種々の鉱物油および植物油類、高級脂肪酸エステル等が挙げられ、これらを単独あるいは混合して用いることができる。
電気泳動粒子は、光反射用電気泳動粒子２５として酸化チタンを、光吸収用電気泳動粒子２６としてカーボンブラックを使用したが、有機または無機の粒子、または、これらを含む複合体を用いることができる。この粒子としては、例えば、アニリンブラック、カーボンブラック等の黒色粒子、二酸化チタン、亜鉛華、三酸化アンチモン等の白色粒子があげられる。さらに、カラー化をするためには、モノアゾ、ジイスアゾン、ポリアゾ等のアゾ系粒子、イソインドリノン、黄鉛、黄色酸化鉄、カドミウムイエロー、チタンイエロー、アンチモン等の黄色粒子、キナクリドンレッド、クロムバーミリオン等の赤色粒子、フタロシアニンブルー、インダスレンブルー、アントラキノン系染料、紺青、群青、コバルトブルー等の青色粒子、フタロシアニングリーン等の緑色粒子等が挙げられる。
本実施形態では、電気泳動分散液層２４として用いているが、マイクロカプセス内に分散液、電気泳動粒子を内包する方式であっても本発明は適用可能である。
本実施形態はモノクロディスプレイであるが、例えば、カラーフィルタ等を介することでカラーディスプレイとして使用することも可能である。また、本発明の薄膜トランジスタは、十分なオン電流を得られ、且つ高いオンオフ比が得られ、トランジスタ特性が非常に良好であるので、電子ペーパーやＲＦＩＤタグ等、各種用途に有効である。
【００２４】
図８は、本発明の第３の実施形態に係る薄膜トランジスタの断面図である。薄膜トランジスタ２７は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、下層の半導体層５、ソース電極６、ドレイン電極７、自己組織化単分子膜２８、上層の半導体層８からなっている。特に特徴的な構造として、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしている。自己組織化単分子膜２８は、図面では分かりやすくするため実際よりも厚く示している。
ここで、薄膜トランジスタ２７の形状寸法について記す。
ゲート電極幅：１０μｍ、ゲート電極厚さ：５０ｎｍ、ゲート絶縁膜厚さ：２００ｎｍ、下層の半導体層厚さ：５０ｎｍ、上層の半導体層厚さ：１５０ｎｍ、ソース・ドレイン電極厚さ：８０ｎｍ、自己組織化単分子膜厚さ：１．５ｎｍ、チャネル長：１０μｍである。
【００２５】
次に、薄膜トランジスタ２７の製造工程について説明する。
絶縁基板２として、厚さ５０μｍのポリエチレンテレフタレートフィルムを用い、その上に厚さ５０ｎｍの銅ナノインクをフレキソ印刷で形成し、ゲート電極３を形成した。次に、ポリビニルフェノールをスリットコートし、厚さ２００ｎｍのゲート絶縁膜４を作製した。次に、溶解性ペンタセンをμＣＰ法により印刷形成して、厚さ５０ｎｍの下層の半導体層５を、次に銀ナノインクをμＣＰ法によりパターニングし、ソース電極６及びドレイン電極７を厚さ８０ｎｍで形成した。次に、チオケトンを、ソース電極６及びドレイン電極７と上層の半導体層８との界面となる箇所に、自己組織化単分子膜２８を形成した。最後に厚さ１５０ｎｍの溶解性ペンタセンをμＣＰ法により形成して、上層の半導体層８を作製して薄膜トランジスタ２７を製造した。
【００２６】
本実施形態の薄膜トランジスタ２７は、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしていることで、ソース電極６及びドレイン電極７と半導体層の接触面積を大きくすることができ、オン電流の大きな薄膜トランジスタを製造することができる。さらに、ソース電極６及びドレイン電極７と上層の半導体層８との界面となる箇所に、自己組織化単分子膜２８を形成したことで、キャリア注入の電位障壁となる界面をショットキーからオーミック接触に変更できるため、動作周波数が大きく、低消費電力な薄膜トランジスタを製造することができる。
自己組織化単分子膜としては、ソース電極６及びドレイン電極７の材料である銀との親和性の良いチオール系を用いることで均質な単分子膜が形成でき、さらに上層の半導体層８の材料であるペンタセンと親和性の良い上述したチオケトンの他、ヘキサデカンチオールなどのアルカンチオールを用いることも可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態に係る薄膜トランジスタの断面図である。
【図２】薄膜トランジスタ１の製造工程について説明する図である。
【図３】従来のボトムコンタクト型薄膜トランジスタ１０の概略図である。
【図４】従来のトップコンタクト型薄膜トランジスタ１１の概略図である。
【図５】第１の実施形態に係る薄膜トランジスタをアクティブ素子に用いたアクティブマトリクス型薄膜トランジスタアレイの平面図である。
【図６】アクティブマトリクス型薄膜トランジスタアレイに回路を含んだ概略図である。
【図７】本実施形態のアクティブマトリクス型薄膜トランジスタアレイを用いた電気泳動表示装置の主要部品構成を示す断面図である。
【図８】本発明の第３の実施形態に係る薄膜トランジスタの断面図である。
【符号の説明】
【００２８】
１ 薄膜トランジスタ、２ 絶縁基板、３ ゲート電極、４ ゲート絶縁膜、５ 下層の半導体層、６ ソース電極、７ ドレイン電極、８ 上層の半導体層、９ スタンプ、１０ 比較例１のボトムコンタクト型薄膜トランジスタ、１１ 比較例２のトップコンタクト型薄膜トランジスタ、１２ ゲート走査配線、１３ 信号配線、１４ パッシベーション膜、１５ ビアホール、１６ 画素電極、１７ ゲート走査配線の端子部、１８ 信号配線の端子部、１９ アクティブマトリクス型薄膜トランジスタアレイ、２０ ゲート走査回路、２１ 信号回路、２２ コントロール回路、２３ 透明電極、２４ 電気泳動分散液層、２５ 光反射用電気泳動粒子、２６ 光吸収用電気泳動粒子、２７ 第３の実施形態の薄膜トランジスタ、２８ 自己組織化単分子膜
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、さらに詳しくは、有機半導体分子の集合体で構成された半導体膜を用いる薄膜トランジスタであって、特に半導体層が少なくとも２層以上の層構成を有する薄膜トランジスタに関するものである。
【背景技術】
【０００２】
情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーや、商品１つ１つを瞬時に識別可能なＩＤタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコンａ−Ｓｉや多結晶シリコンｐ−Ｓｉを半導体に用いた薄膜トランジスタＴＦＴをスイッチング素子として使用している。しかし、これらのシリコン系半導体を用いた薄膜トランジスタを作製するには、高価なプラズマ化学気相成長ＣＶＤ装置やスパッタリング装置等が必要なために製造コストがかかるうえに、真空プロセス、フォトリソグラフィー、加工等のプロセスをいくつも経るため、スループットが低いという問題がある。さらに、既存のシリコン薄膜トランジスタでは、外部の衝撃によって容易に砕け、また、３００℃以上の高温工程によって生産されるため、プラスチック基板を使用できないという問題点がある。このため、印刷工程のような塗布プロセスにより形成が可能で、安価に製品を提供することができる有機材料を半導体層に用いた有機薄膜トランジスタが注目されている。
【０００３】
一般的な有機薄膜トランジスタは、基板、ゲート電極、絶縁膜、ドレイン電極、ソース電極、および有機半導体膜から構成される。ゲート電極への印加電圧により、絶縁膜と有機半導体膜の界面に蓄積されるキャリア量を過剰状態から不足状態に変調して、ドレイン電極とソース電極の間を流れる電流量を変化させてスイッチング動作を行う。有機半導体膜は低分子または高分子からなる有機半導体分子の集合体からなり、低分子系としては、ペンタセン、チオフェンオリゴマーに代表されるアセン系材料、高分子系としては、ポリチオフェン系でポリ−３、ヘキシルチオフェンＰ３ＨＴ、ポリフルオレン系ではフルオレン−バイチオフェンＦ８Ｔ２の共重合体、またポリフェニレンビニレンＰＰＶなどが知られている。
有機薄膜トランジスタを用いたアクティブマトリックス・ディスプレイは、プラスチック基板上に作製できるため、高画質、軽量、フレキシブル曲がる、省スペースといった点で、最近、大きな注日を集めている。
【０００４】
従来の有機薄膜トランジスタは、基板上にゲート電極を設け、その上にゲート絶縁膜を形成し、その上にソース電極とドレイン電極を互いに離して設け、さらに、ソース電極、ドレイン電極、ゲート絶縁膜上に有機半導体層を積層して構成され、ソース電極とドレイン電極との間の横方向にチャネルが形成される。
前述したように、有機薄膜トランジスタのソース電極とドレイン電極との間に電圧ソース−ドレイン間電圧を印加すると共に、ゲート電極に印加する電圧ゲート電圧：Ｖｇ を変化させると、ゲート電圧に依存して有機半導体層とゲート絶縁膜との界面における電荷量が変化し、ソース電極とドレイン電極との間における有機半導体層の部分チャネルを流れる電流ソース−ドレイン電流を変化させることができる。このようにして、有機薄膜トランジスタでは、ゲート電圧を制御することにより、ドレイン電極から得られるドレイン電流Ｉｄを制御することができる。
【０００５】
ここで、有機薄膜トランジスタのゲインｇｍ、即ち、ゲート電圧の変化に対するドレイン電流の変化ｄＩｄ／ｄＶｇは、ソース−ドレイン電流が流れるチャネルが長方形であるとすると、
ｇｍ＝Ｗ／Ｌ・ε０ε／ｄ・μ・Ｖｇ−ＶＴ ・・・（１）
（１）式のように表される。ただし、Ｗは、チャネル幅であり、Ｌは、チャネル長であり、ε０は、真空誘電率であり、εは、絶縁膜の比誘電率であり、ｄは、ゲート絶縁膜の厚さであり、μは、キャリア移動度であり、ＶＴは、閾値電圧である。（１）式によれば、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌが大きいほど、有機薄膜トランジスタのゲインは大きくなり、また、このトランジスタは高速になる。また、有機半導体のキャリア移動度が大きいほど、有機薄膜トランジスタのゲインも大きくなるため、キャリア移動度の大きい有機半導体層を形成することが望ましい。
これらのことを鑑みると、有機薄膜トランジスタのチャネル長Ｌを精緻に規定できる、優れたソフトリソグラィー技術の開発が必須となる。
【０００６】
マイクロコンタクトプリント法（以下、μＣＰと呼ぶ）は、横方向の寸法がμｍ〜サブμｍの有機物単分子層のパターンを形成する技術であり、特許文献２に示される装置を用いて研究が進められている。μＣＰはエラストマーの「スタンプ」を使用して印刷することによりパターンを形成する。このスタンプは、フォトリソグラフィー等の技術により作製した母型を用いて、シリコーン・エラストマーを成形ｍｏｌｄｉｎｇすることにより製作する。これまでのμＣＰの実例と適用には、シリコーン・エラストマーとしてポリジメチルシロキサンＰＤＭＳエラストマーを金型中で重合させてパターン形成したスタンプを使用している。硬化後、ＰＤＭＳスタンプは、金型のパターンのネガティブ像を保持し、一連のインク付けおよび印刷に使用することができる。つまり、スタンプは正確なパターンを有し、インク付け、印刷、および表面たとえば金型からの剥離の間安定でなければならないが、塗布する基板に密着するのに十分な柔らかさがなければならない。さらに、スタンプは製作および操作が容易でなければならない。スタンプの材料としてのシリコーン・エラストマーは、上記の必要条件を満たしている。
【０００７】
従来技術として特許文献１には、印刷法により形成されたソース・ドレイン電極を有し、有機半導体層の膜厚を５０ｎｍ以上５００ｎｍ以下と厚くすることでソース・ドレイン電極との接触面積を大きくし、接触抵抗を下げ、十分なオン電流を得られ、且つ高いオンオフ比が得られる有機薄膜トランジスタについて開示されている。
また、特許文献２には、ナノ構造を構築するための、μＣＰ法であって、並置された第１ステーション並びに第２ステーション、それらの間を移動する移動体、及び、いずれか一方のステーションに配置可能な光源装置、を備えており、いずれか一方のステーションにて光源装置を用いて試料を露光し、スタンプのマスターを作製し、移動体にマスターから複製したスタンプを配置し、他方のステーションにてスタンプをスタンプ台に接離させることによりインクを補充し、いずれか一方のステーションにて、そこに配置された試料に対してスタンプを接離させることにより、スタンプの持つパターンを試料に転写可能としたμＣＰ法について開示されている。
【特許文献１】特開２００７−２３４９７４公報
【特許文献２】特開２００５−１２９７９１公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
有機薄膜トランジスタは、ソース・ドレイン電極の配置によりボトムコンタクト型とトップコンタクト型に分かれる。一般的に印刷法により形成されたソース・ドレイン電極は、フォトリソグラフィーにより形成された金などのソース・ドレイン電極に比べて有機半導体との接触抵抗が大きく、十分なオン電流が得られないためにオンオフ比は小さくなる。
特許文献１に開示されている従来技術は、ボトムコンタクト型薄膜トランジスタの有機半導体層の膜厚を５０ｎｍ以上５００ｎｍ以下と厚くすることでソース・ドレイン電極との接触面積を大きくしているが、上述したように、ゲート電圧に依存して有機半導体層とゲート絶縁膜との界面における電荷量を変化させ、ソース電極とドレイン電極との間における有機半導体層の部分チャネルを流れる電流ソース−ドレイン電流を変化させるトランジスタの性質上、実効的なチャネル領域を広げるには不十分である。また、上記課題を解決するためにボトムコンタクト型よりもソース・ドレイン電極と半導体の接触面積を大きくとれるトップコンタクト型の薄膜トランジスタの研究が進められているが、トップコンタクト型の接触面積でも十分とは言えない。さらにトップコンタクト型では、半導体層の上にソース・ドレイン電極を設けることになるが、μＣＰ法やフレキソ印刷等の印刷プロセスで形成する場合、半導体層を厚くすると、半導体層の段差のためソースまたはドレイン電極線が欠線する不具合があった。
本発明は、かかる課題に鑑みてなされたものであり、絶縁基板上に、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極、半導体層を設けた薄膜トランジスタにおいて、半導体層が少なくとも２層以上の層構成を有することで、オン電流が大きな薄膜トランジスタを安価な印刷プロセスにより提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明はかかる課題を解決するために、請求項１は、絶縁基板上にゲート電極、ゲート絶縁膜、ソース・ドレイン電極、及び半導体層を積層した薄膜トランジスタにおいて、前記半導体層を少なくとも２層以上の層構成としたことを特徴とする。
請求項２は、前記２層以上の層構成を有する半導体層のうち、上層の半導体層の肉厚が下層の半導体層よりも厚いことを特徴とする。
請求項３は、前記絶縁基板上に前記下層の半導体層、前記ソース・ドレイン電極、及び前記上層の半導体層が順次積層されてなることを特徴とする。
請求項４は、前記２層以上の層構成を有する半導体層が同一材料からなることを特徴とする。
請求項５は、前記半導体層及び前記ソース・ドレイン電極がマイクロコンタクトプリント法により構成されることを特徴とする。
【００１０】
請求項６は、前記ソース・ドレイン電極が金属材料で構成されることを特徴とする。
請求項７は、前記半導体層が有機半導体で構成されることを特徴とする。
請求項８は、前記ソース・ドレイン電極と前記上層の半導体層との界面に自己組織化単分子膜を設けることを特徴とする。
請求項９は、複数のゲート配線、複数の信号配線、絶縁膜、保護膜、及び画素電極を有し、前記複数のゲート配線と前記複数の信号配線をマトリクス状に配置し、前記マトリクスの交差部に請求項１乃至４の何れか一項に記載の薄膜トランジスタが配置され、前記ゲート配線とゲート電極が接続され、前記信号配線とソース電極が接続され、前記画素電極とドレイン電極が接続されることを特徴とする。
請求項１０は、請求項９に記載のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、絶縁基板上に、ゲート電極、ゲート絶縁膜、ソース・ドレイン電極、半導体層を設けた薄膜トランジスタにおいて、半導体層が少なくとも２層以上の層構成を有することで、ソース電極及びドレイン電極と半導体層の接触面積を大きくすることができ、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、２層以上の層構成を有する半導体層のうち、上層の半導体層が下層の半導体層より厚く形成されていることで、ソース電極及びドレイン電極と半導体層の接触面積を大きくすることができ、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。さらに、下層の半導体層の厚さが上層の半導体層と比較して薄いため、下層の半導体層による段差を少なくすることができ、ソース電極及びドレイン電極の印刷精度を向上でき、ソースまたはドレイン電極線に欠線のない高品質な薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、下層の半導体層とソース・ドレイン電極と前記上層の半導体層が順次積層されてなることで、ソース電極及びドレイン電極と半導体層の接触面積を大きくすることができ、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
【００１２】
また、２層以上の層構成を有する半導体層が同一材料からなることで、製造を簡便にでき、トランジスタ駆動を安定化させ、バラツキの少なく、低バラツキでオン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、半導体層及び前記ソース・ドレイン電極がμＣＰ法により形成されることで、製造を簡便にでき、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。さらに、精緻な解像度を有した前記半導体層及び前記ソース・ドレイン電極形成を同一装置上で実施でき、低コストで薄膜トランジスタを製造することができる。
また、ソース・ドレイン電極が金属材料で形成されることで、電極部の比抵抗を小さくすることができ、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、半導体層が有機半導体で形成されることで、インク化溶媒への溶解性を確保が可能になり、印刷技術により半導体層を形成でき、オン電流が大きな薄膜トランジスタを安価な印刷プロセスで製造することができる。
【００１３】
また、ソース・ドレイン電極と前記上層の半導体層の界面に自己組織化単分子膜を設けることで、キャリア注入の電位障壁となる界面をショットキーからオーミック接触に変更できるため、動作周波数が大きく、且つ、低消費電力な薄膜トランジスタを安価な印刷プロセスで製造することができる。
また、複数のゲート配線、絶縁膜、ゲート配線に対してマトリクス状に交差した複数の信号配線、保護膜、画素電極を有し、複数のゲート配線と信号配線の交差部に本発明の薄膜トランジスタが配置され、ゲート配線とゲート電極が接続され、信号配線とソース電極が接続され、画素電極とドレイン電極が接続されることで、オン電流が大きく、且つ、画素バラツキの小さいアクティブマトリクス型薄膜トランジスタアレイを得ることができる。
また、本発明のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することで、画素バラツキの小さいアクティブマトリクス駆動表示装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の第１の実施形態に係る薄膜トランジスタの断面図である。薄膜トランジスタ１は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、下層の半導体層５、ソース電極６、ドレイン電極７、上層の半導体層８からなっている。特に特徴的な構造として、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしている。
ここで、薄膜トランジスタ１の形状寸法について記す。
ゲート電極幅：５μｍ、ゲート電極厚さ：１００ｎｍ、ゲート絶縁膜厚さ：５００ｎｍ、下層の半導体層厚さ：３０ｎｍ、上層の半導体層厚さ：２００ｎｍ、ソース電極厚さ：１００ｎｍ、ドレイン電極厚さ：１００ｎｍ、チャネル長：５μｍである。
【００１５】
次に、図２を用いて薄膜トランジスタ１の製造工程について説明する。
絶縁基板２として、厚さ１００μｍのポリカーボネートフィルムを用い、その上に銀ナノインクをμＣＰ法で印刷し、１５０℃・１時間で焼成した。形成されたゲート電極３は厚さ１００ｎｍであった。次に、厚さ５００ｎｍのポリイミドをスピンコートで成膜し、１８０℃・１時間でイミド化し、次に、ゲート絶縁膜４上に下層の半導体層５としてポリチオフェン系のポリ−３、ヘキシルチオフェンＰ３ＨＴをμＣＰ法で印刷し、窒素雰囲気下において１５０℃・３０分でアニールした。アニール後の下層の半導体層５厚さは３０ｎｍであった。次に上述した銀ナノインクをμＣＰ法で印刷し、１５０℃・１時間で焼成し、厚さ１００ｎｍのソース電極６及びドレイン電極７を形成した（図２（ｂ））。
【００１６】
次に、μＣＰ法により、上述したポリチオフェン系のポリ−３、ヘキシルチオフェンＰ３ＨＴを印刷し、窒素雰囲気下において１５０℃・３０分でアニールすることで厚さ２００ｎｍで上層の半導体層８を形成して、薄膜トランジスタ１を製造した（図２（ｃ））。図２（ａ）のようにスタンプ９は、レジストパターンをＰＤＭＳで反転コピーする方法で製造した。
本実施形態の薄膜トランジスタ１は、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしていることで、ソース電極６及びドレイン電極７と半導体層の接触面積を大きくすることができ、オン電流の大きな薄膜トランジスタを製造することができる。本実施形態の薄膜トランジスタ１はボトム及びトップにコンタクトを得られる構造となっている。
【００１７】
ここで、比較例１として下層の半導体層５を設けない従来のボトムコンタクト型薄膜トランジスタ１０の概略図を図３に、比較例２として上層の半導体層８を設けない従来のトップコンタクト型薄膜トランジスタ１１の概略図を図４に示す。比較例１と本実施形態のドレイン電流Ｉｄ−ゲート電圧Ｖｇ依存性を比較すると、比較例１では、上層の半導体層８との界面の接触抵抗により、ソース電極５とドレイン電極６の間を流れる電流が制限され、その結果、オン電流が小さくなる。比較例２でも比較例１よりは接触面積を大きくとれているが、やはり不十分であり、オン電流が小さい。
比較例１及び２に対して、本実施形態では、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしていることで、ソース電極６及びドレイン電極７と半導体層の接触面積を大きくすることができ、オン電流の大きな薄膜トランジスタを製造することができている。
本実施形態では、２層以上の層構成を有する半導体層のうち、上層の半導体層８が２００ｎｍと下層の半導体層５３０ｎｍより厚く形成されていることで、下層の半導体層５による段差を少なくすることができ、ソース電極６及びドレイン電極７の印刷精度を向上でき、且つ、ソース電極６及びドレイン電極７と半導体層の接触面積を大きくすることができ、オン電流の大きな薄膜トランジスタを製造することができている。
【００１８】
また、本実施形態では、２層以上の層構成を有する半導体層が同一材料からなることで、トランジスタ駆動を安定化させ、低バラツキでオン電流の大きな薄膜トランジスタを製造することができている。
また、本実施形態では、絶縁基板２に、ポリカーボネートフィルムを用いたが、絶縁性であり、プロセス温度に対する耐熱を有する材料であれば広い範囲から選択することが可能である。具体的には、ポリイミド膜、ポリエステル膜、ポリエチレン膜、ポリフェニルレンスルフィド膜、ポリパラキシレン膜等の絶縁プラスチック、及びこれら無機材料と絶縁プラスチックとを組み合わせたハイブリッド基板等が使用可能である。
また、本実施形態では、ゲート電極３に銀を用いたが、タンタル、アルミニウム、金、銀、銅、白金、パラジウム、クロム、モリブデン、ニッケル等や、これらの金属を用いた合金、ポリアニリン、ポリピロール、ポリ−３、４−エチレンジオキシチオフェンＰＥＤＯＴ等の導電性高分子が使用可能である。また、本実施形態では、ゲート電極３は、μＣＰ法により形成したが、インクジェットやその他の印刷法を用いることも可能である。
【００１９】
また、本実施形態では、ゲート絶縁膜４にポリイミドを用いたが、ポリビニルフェノールＰＶＰ、ポリビニルアルコールＰＶＡ、酸化ケイ素等を塗布し、１００℃〜２００℃で焼成しても構わない。
また、本実施形態では、ソース電極６、ドレイン電極７に銀を用いたが、ゲート電極と同様、金、銀、銅、白金、パラジウム、クロム、モリブデン等であっても構わない。但し、有機半導体とのショットキー障壁を減らすため、仕事関数が４．５ｅＶ程度の材料、例えば、上述した材料の他に、ＩＴＯ、ＩＺＯやＰＥＤＯＴ等が望ましい。また、μＣＰ法により形成したが、インクジェットやその他の印刷法を用いても構わない。
また、本実施形態では、下層の半導体層５及び上層の半導体層８にポリ−３、ヘキシルチオフェンＰ３ＨＴを用いたが、低分子系としては、ペンタセン、チオフェンオリゴマーに代表されるアセン系材料、高分子系としては、ポリフルオレン系ではフルオレン−バイチオフェンＦ８Ｔ２の共重合体、またポリフェニレンビニレンＰＰＶ等を用いることもできる。
【００２０】
図５は本発明の第１の実施形態に係る薄膜トランジスタをアクティブ素子に用いたアクティブマトリクス型薄膜トランジスタアレイの平面図であり、図６に回路を含んだ概略図を示す。
アクティブマトリクス型薄膜トランジスタアレイ１９は、絶縁基板２上に、水平方向にｍ本のゲート走査配線１２が配置され、垂直方向にｎ本の信号配線１３が配置され、マトリクス状に配置された前記の交差部に第１の実施形態の薄膜トランジスタ１が配置され、各薄膜トランジスタのゲート電極３はゲート走査配線１２に接続され、ソース電極６は信号配線１３に接続され、ドレイン電極７はパッシベーション膜層間絶縁膜１４に開口されたビアホール１５を介して画素電極１６と接続される。ゲート走査配線１２はゲート電極３と併せて形成され、信号配線１３はソース電極６、ドレイン電極７と併せて形成される。パッシベーション膜１４のビアホール１５は、ドレイン電極７以外に、各ゲート走査配線１２の端子部１７と各信号配線１３の端子部１８にも開口する。
【００２１】
図７は本実施形態のアクティブマトリクス型薄膜トランジスタアレイを用いた電気泳動表示装置の主要部品構成を示す断面図である。アクティブマトリクス型薄膜トランジスタアレイ１９のゲート走査配線の端子部１７には、ゲート走査回路２０が、信号配線の端子部１８には信号回路２１が接続され、さらに両回路はコントロール回路２２に接続される。
表示部は、画素電極１６に対向して設けられた透明電極２３が配置されている。すなわち、透明電極２３は、各画素電極１６に対向する対向電極を構成し、この透明電極２３と画素電極１６の間に電気泳動分散液層２４を有し、電気泳動分散液層２４に分散した光反射用電気泳動粒子２５と光吸収用電気泳動粒子２６からなっている。
透明電極２３は、光透過性を有するもの、好ましくは実質的に無色透明、着色透明または半透明なものである。これにより、前述した電気泳動分散液層２４中における光反射用電気泳動粒子２５と光吸収用電気泳動粒子２６の状態を、すなわち、表示された所望の情報を、目視により容易に認識することができる。
【００２２】
本実施形態の電気泳動表示装置は以下のように動作する。ゲート走査回路２０から出力される走査電圧が印加されたゲート走査配線１２／ゲート電極３に接続された薄膜トランジスタ１が動作して、この薄膜トランジスタ１に接続された画素電極１６に、走査電圧と同期して信号回路２１から供給される信号電圧が加わり、電気泳動粒子がいわゆる線順次駆動されて、各画素の反射光量が変化するかたちで表示装置が動作する。この表示装置は携帯電話、デジタルカメラ、フラットテレビ、ノートＰＣ等のフラットパネルディスプレイのほか、電子ペーパー等のフレキスブルディスプレイ等にも適用できる。
画素電極１６の材料としては、例えば、アルミニウム、ニッケル、コバルト、白金、金、銀、銅、モリブデン、チタン、タンタル等の金属、または、これらを含む合金等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
透明電極２３は、電気泳動分散液層２４に電圧を印加する他方の電極として機能するものであり、フィルム状膜状をなしている。
透明電極２３の構成材料としては、例えば、インジウムティンオキサイドＩＴＯ、フッ素ドープした酸化スズＦＴＯ、酸化インジウムＩＯ、酸化スズＳｎＯ２ のような導電性金属酸化物の他、ポリアセチレンのような導電性樹脂、導電性金属微粒子を含有する導電性樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
【００２３】
電気泳動分散液層２４としては、比較的高い絶縁性を有する有機溶媒を用いることができる。この有機溶媒としては、例えば、トルエン、キシレン、アルキルベンゼンなどの芳香族炭化水素、ぺンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロへキサン、メチルシクロへキサン等の脂環式炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、シリコン系オイル、フッ素系オイル、オリーブ油等の種々の鉱物油および植物油類、高級脂肪酸エステル等が挙げられ、これらを単独あるいは混合して用いることができる。
電気泳動粒子は、光反射用電気泳動粒子２５として酸化チタンを、光吸収用電気泳動粒子２６としてカーボンブラックを使用したが、有機または無機の粒子、または、これらを含む複合体を用いることができる。この粒子としては、例えば、アニリンブラック、カーボンブラック等の黒色粒子、二酸化チタン、亜鉛華、三酸化アンチモン等の白色粒子があげられる。さらに、カラー化をするためには、モノアゾ、ジイスアゾン、ポリアゾ等のアゾ系粒子、イソインドリノン、黄鉛、黄色酸化鉄、カドミウムイエロー、チタンイエロー、アンチモン等の黄色粒子、キナクリドンレッド、クロムバーミリオン等の赤色粒子、フタロシアニンブルー、インダスレンブルー、アントラキノン系染料、紺青、群青、コバルトブルー等の青色粒子、フタロシアニングリーン等の緑色粒子等が挙げられる。
本実施形態では、電気泳動分散液層２４として用いているが、マイクロカプセス内に分散液、電気泳動粒子を内包する方式であっても本発明は適用可能である。
本実施形態はモノクロディスプレイであるが、例えば、カラーフィルタ等を介することでカラーディスプレイとして使用することも可能である。また、本発明の薄膜トランジスタは、十分なオン電流を得られ、且つ高いオンオフ比が得られ、トランジスタ特性が非常に良好であるので、電子ペーパーやＲＦＩＤタグ等、各種用途に有効である。
【００２４】
図８は、本発明の第３の実施形態に係る薄膜トランジスタの断面図である。薄膜トランジスタ２７は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、下層の半導体層５、ソース電極６、ドレイン電極７、自己組織化単分子膜２８、上層の半導体層８からなっている。特に特徴的な構造として、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしている。自己組織化単分子膜２８は、図面では分かりやすくするため実際よりも厚く示している。
ここで、薄膜トランジスタ２７の形状寸法について記す。
ゲート電極幅：１０μｍ、ゲート電極厚さ：５０ｎｍ、ゲート絶縁膜厚さ：２００ｎｍ、下層の半導体層厚さ：５０ｎｍ、上層の半導体層厚さ：１５０ｎｍ、ソース・ドレイン電極厚さ：８０ｎｍ、自己組織化単分子膜厚さ：１．５ｎｍ、チャネル長：１０μｍである。
【００２５】
次に、薄膜トランジスタ２７の製造工程について説明する。
絶縁基板２として、厚さ５０μｍのポリエチレンテレフタレートフィルムを用い、その上に厚さ５０ｎｍの銅ナノインクをフレキソ印刷で形成し、ゲート電極３を形成した。次に、ポリビニルフェノールをスリットコートし、厚さ２００ｎｍのゲート絶縁膜４を作製した。次に、溶解性ペンタセンをμＣＰ法により印刷形成して、厚さ５０ｎｍの下層の半導体層５を、次に銀ナノインクをμＣＰ法によりパターニングし、ソース電極６及びドレイン電極７を厚さ８０ｎｍで形成した。次に、チオケトンを、ソース電極６及びドレイン電極７と上層の半導体層８との界面となる箇所に、自己組織化単分子膜２８を形成した。最後に厚さ１５０ｎｍの溶解性ペンタセンをμＣＰ法により形成して、上層の半導体層８を作製して薄膜トランジスタ２７を製造した。
【００２６】
本実施形態の薄膜トランジスタ２７は、半導体層が２層構成であり、下層の半導体層５とソース電極６及びドレイン電極７と上層の半導体層８が順次積層された構造をしていることで、ソース電極６及びドレイン電極７と半導体層の接触面積を大きくすることができ、オン電流の大きな薄膜トランジスタを製造することができる。さらに、ソース電極６及びドレイン電極７と上層の半導体層８との界面となる箇所に、自己組織化単分子膜２８を形成したことで、キャリア注入の電位障壁となる界面をショットキーからオーミック接触に変更できるため、動作周波数が大きく、低消費電力な薄膜トランジスタを製造することができる。
自己組織化単分子膜としては、ソース電極６及びドレイン電極７の材料である銀との親和性の良いチオール系を用いることで均質な単分子膜が形成でき、さらに上層の半導体層８の材料であるペンタセンと親和性の良い上述したチオケトンの他、ヘキサデカンチオールなどのアルカンチオールを用いることも可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態に係る薄膜トランジスタの断面図である。
【図２】薄膜トランジスタ１の製造工程について説明する図である。
【図３】従来のボトムコンタクト型薄膜トランジスタ１０の概略図である。
【図４】従来のトップコンタクト型薄膜トランジスタ１１の概略図である。
【図５】第１の実施形態に係る薄膜トランジスタをアクティブ素子に用いたアクティブマトリクス型薄膜トランジスタアレイの平面図である。
【図６】アクティブマトリクス型薄膜トランジスタアレイに回路を含んだ概略図である。
【図７】本実施形態のアクティブマトリクス型薄膜トランジスタアレイを用いた電気泳動表示装置の主要部品構成を示す断面図である。
【図８】本発明の第３の実施形態に係る薄膜トランジスタの断面図である。
【符号の説明】
【００２８】
１ 薄膜トランジスタ、２ 絶縁基板、３ ゲート電極、４ ゲート絶縁膜、５ 下層の半導体層、６ ソース電極、７ ドレイン電極、８ 上層の半導体層、９ スタンプ、１０ 比較例１のボトムコンタクト型薄膜トランジスタ、１１ 比較例２のトップコンタクト型薄膜トランジスタ、１２ ゲート走査配線、１３ 信号配線、１４ パッシベーション膜、１５ ビアホール、１６ 画素電極、１７ ゲート走査配線の端子部、１８ 信号配線の端子部、１９ アクティブマトリクス型薄膜トランジスタアレイ、２０ ゲート走査回路、２１ 信号回路、２２ コントロール回路、２３ 透明電極、２４ 電気泳動分散液層、２５ 光反射用電気泳動粒子、２６ 光吸収用電気泳動粒子、２７ 第３の実施形態の薄膜トランジスタ、２８ 自己組織化単分子膜
【特許請求の範囲】
【請求項１】
絶縁基板上にゲート電極、ゲート絶縁膜、ソース・ドレイン電極、及び半導体層を積層した薄膜トランジスタにおいて、前記半導体層を少なくとも２層以上の層構成としたことを特徴とする薄膜トランジスタ。
【請求項２】
前記２層以上の層構成を有する半導体層のうち、上層の半導体層の肉厚が下層の半導体層よりも厚いことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記絶縁基板上に前記下層の半導体層、前記ソース・ドレイン電極、及び前記上層の半導体層が順次積層されてなることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記２層以上の層構成を有する半導体層が同一材料からなることを特徴とする請求項１乃至３の何れか一項に記載の薄膜トランジスタ。
【請求項５】
前記半導体層及び前記ソース・ドレイン電極がマイクロコンタクトプリント法により構成されることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項６】
前記ソース・ドレイン電極が金属材料で構成されることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項７】
前記半導体層が有機半導体で構成されることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項８】
前記ソース・ドレイン電極と前記上層の半導体層との界面に自己組織化単分子膜を設けることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項９】
複数のゲート配線、複数の信号配線、絶縁膜、保護膜、及び画素電極を有し、
前記複数のゲート配線と前記複数の信号配線をマトリクス状に配置し、
前記マトリクスの交差部に請求項１乃至４の何れか一項に記載の薄膜トランジスタが配置され、前記ゲート配線とゲート電極が接続され、前記信号配線とソース電極が接続され、前記画素電極とドレイン電極が接続されることを特徴とするアクティブマトリクス型薄膜トランジスタアレイ。
【請求項１０】
請求項９に記載のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することを特徴とするアクティブマトリクス駆動表示装置。
【請求項１】
絶縁基板上にゲート電極、ゲート絶縁膜、ソース・ドレイン電極、及び半導体層を積層した薄膜トランジスタにおいて、前記半導体層を少なくとも２層以上の層構成としたことを特徴とする薄膜トランジスタ。
【請求項２】
前記２層以上の層構成を有する半導体層のうち、上層の半導体層の肉厚が下層の半導体層よりも厚いことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記絶縁基板上に前記下層の半導体層、前記ソース・ドレイン電極、及び前記上層の半導体層が順次積層されてなることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記２層以上の層構成を有する半導体層が同一材料からなることを特徴とする請求項１乃至３の何れか一項に記載の薄膜トランジスタ。
【請求項５】
前記半導体層及び前記ソース・ドレイン電極がマイクロコンタクトプリント法により構成されることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項６】
前記ソース・ドレイン電極が金属材料で構成されることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項７】
前記半導体層が有機半導体で構成されることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項８】
前記ソース・ドレイン電極と前記上層の半導体層との界面に自己組織化単分子膜を設けることを特徴とする請求項１乃至４の何れか一項に記載の薄膜トランジスタ。
【請求項９】
複数のゲート配線、複数の信号配線、絶縁膜、保護膜、及び画素電極を有し、
前記複数のゲート配線と前記複数の信号配線をマトリクス状に配置し、
前記マトリクスの交差部に請求項１乃至４の何れか一項に記載の薄膜トランジスタが配置され、前記ゲート配線とゲート電極が接続され、前記信号配線とソース電極が接続され、前記画素電極とドレイン電極が接続されることを特徴とするアクティブマトリクス型薄膜トランジスタアレイ。
【請求項１０】
請求項９に記載のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することを特徴とするアクティブマトリクス駆動表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−６７７６７（Ｐ２０１０−６７７６７Ａ）
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願番号】特願２００８−２３２１７５（Ｐ２００８−２３２１７５）
【出願日】平成２０年９月１０日（２００８．９．１０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願日】平成２０年９月１０日（２００８．９．１０）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]