薄膜トランジスタ、表示装置および電子機器
【課題】動作速度を簡易に向上させることが可能な薄膜トランジスタ、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器を提供する。
【解決手段】薄膜トランジスタ１は、ゲート電極１４１と、チャネルを構成するキャリア走行層１２１とこのキャリア走行層１２１へキャリアを供給するためのキャリア供給層１２２とを含む多層膜からなる酸化物半導体層１２と、ゲート電極１４１と酸化物半導体層１２との間に設けられたゲート絶縁膜１３１と、ソース・ドレイン電極１６Ａ，１６Ｂとを備えている。酸化物半導体層１２におけるソース・ドレイン領域１２ＳＤとゲート電極１４１の形成領域とは、互いに離隔している。従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができると共に、寄生容量の形成も回避することができる。
【解決手段】薄膜トランジスタ１は、ゲート電極１４１と、チャネルを構成するキャリア走行層１２１とこのキャリア走行層１２１へキャリアを供給するためのキャリア供給層１２２とを含む多層膜からなる酸化物半導体層１２と、ゲート電極１４１と酸化物半導体層１２との間に設けられたゲート絶縁膜１３１と、ソース・ドレイン電極１６Ａ，１６Ｂとを備えている。酸化物半導体層１２におけるソース・ドレイン領域１２ＳＤとゲート電極１４１の形成領域とは、互いに離隔している。従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができると共に、寄生容量の形成も回避することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体層を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器に関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイなどのフラットパネルディスプレイでは、駆動素子として、薄膜トランジスタ（ＴＦＴ）が広く実用化されている。この薄膜トランジスタは、ガラス基板上にアモルファス（非晶質）シリコン（Ｓｉ）または多結晶シリコンなどの半導体材料を用いて作製されるのが一般的である。
【０００３】
アモルファスシリコンを用いた薄膜トランジスタは、大面積（大型）の基板に対応しやすい反面、その電界効果移動度（キャリアの移動度）が低いという特徴がある。一方、多結晶シリコンを用いた薄膜トランジスタは、逆に、その電界効果移動度が高いものの、大面の積基板に適応しにくいという特徴がある。
【０００４】
これに対して、酸化亜鉛（ＺｎＯ）または酸化インジウム・ガリウム・亜鉛（ＩｎＧａＺｎＯ）等の酸化物半導体は、低温成膜が可能であり、かつ優れた半導体特性を示すことが知られている。そのため、近年では、アクティブマトリクス型のフラットパネルディスプレイにおける薄膜トランジスタへの応用が盛んに研究されている（例えば、特許文献１〜７および非特許文献１参照）。
【０００５】
このような酸化物半導体を用いた薄膜トランジスタは、従来のアモルファスシリコンを用いた薄膜トランジスタと比べて１０倍以上の電子移動度を示し、かつ良好なオフ特性を示す。したがって、酸化物半導体を用いた薄膜トランジスタは、大画面、高精細および高フレームレートの液晶ディスプレイや、有機ＥＬディスプレイ向けの応用が渇望されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２７２４２７号公報
【特許文献２】特開２０１０−５６５４６号公報
【特許文献３】特開２００６−１６５２２７号公報
【特許文献４】特開２０１０−７４０６１号公報
【特許文献５】特開２００７−２２０８１６号公報
【特許文献６】特開２００７−２５０９８３号公報
【特許文献７】特開２００９−２７８１１５号公報
【非特許文献】
【０００７】
【非特許文献１】JOURNAL OF DISPLAY TECHNOLOGY vol５, No.１２, ２００９
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、フラットパネルディスプレイにおいて更なる高性能化を図るため、このような酸化物半導体をチャネル層として用いた薄膜トランジスタにおいても、キャリアの移動度の更なる向上が求められている。
【０００９】
また、高性能化を目的として、薄膜トランジスタの動作速度を高めるためには、上記したようなキャリアの高移動度化に加え、酸化物半導体層におけるソース・ドレイン領域とゲート電極との重畳部に生じる寄生容量を低減することも必要である。
【００１０】
ここで、上記特許文献１〜４では、裏面露光を用いた自己整合的なパターン形成を行うことにより、マスク露光のあわせずれを見込む必要がなくなる分、寄生容量の低減を実現しようとしている。また、上記特許文献５〜７では、いわゆるトップゲート型の薄膜トランジスタにおいて、ゲート電極をマスクにしてソース・ドレイン領域の低抵抗化を自己整合的に行う手法が提案されている。これらのうち、特に特許文献７には、ソース・ドレイン領域とチャネル部の間に、中間的な抵抗領域（いわゆるＬＤＤ（Lightly Doped Drain）領域）を形成する手法（ＬＤＤ構造）についても開示されている。
【００１１】
ところが、特許文献１〜４のように裏面露光を用いた自己整合的なパターン形成を行った場合、裏面露光の際の光の回折現象に起因して、実際には、ソース・ドレイン領域とゲート電極との間に重畳部が生じてしまい、寄生容量の低減が困難である。
【００１２】
また、特許文献５〜７の手法では、プラズマ照射により低抵抗化したソース・ドレイン領域をソース・ドレイン電極として用いるためには、ソース・ドレイン領域の抵抗率をチャネル部の１／１０００程度に低抵抗化することが求められる。これを達成するため、水素ガスまたはアルゴンガス等を用いたプラズマ照射を行うと、低抵抗化領域が、低抵抗化のマスクとなる領域またはゲート電極の下部にも一部回り込むという問題がある。これはすなわち、ソース・ドレイン領域とゲート電極との重畳（オーバーラップ）による寄生容量を生むことになる。なお、上記非特許文献１には、マスクとなるパターン端から最大で約２μｍ程度の内側まで、低抵抗領域が拡散するという報告がなされている。
【００１３】
このように、自己整合的なパターン形成によってソース・ドレイン領域とゲート電極とが近接するようにする場合、これらが互いに離隔するように形成する場合と比べ、チャネルに対するアクセス抵抗を低減させてキャリアの移動度を向上させることができるものの、寄生容量が形成されてしまう。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させることが困難であり、トランジスタの動作速度を十分に高めることができない。
【００１４】
一方、上記したＬＤＤ構造を採用した場合、ソース・ドレイン領域とゲート電極との重畳を回避しつつ、ＬＤＤ領域の存在によってチャネルに対するアクセス抵抗を低減することができる。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させ、トランジスタの動作速度を高めることが可能であると思われる。しかしながら、ＬＤＤ構造のような複雑な構造を形成する必要があることから、製造コストが高くなってしまうことになる。
【００１５】
本発明はかかる問題点に鑑みてなされたもので、その目的は、トランジスタの動作速度を簡易に向上させることが可能な薄膜トランジスタ、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の薄膜トランジスタは、ゲート電極と、チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、ゲート電極と酸化物半導体層との間に設けられたゲート絶縁膜と、ソース・ドレインとなる一対の電極とを備え、酸化物半導体層におけるソース・ドレイン領域とゲート電極の形成領域とが、互いに離隔しているものである。ここで、上記キャリア供給層における半導体層の伝導帯下端準位もしくは価電子帯上端準位が、上記キャリア走行層における半導体層の伝導帯下端準位もしくは価電子帯上端準位よりもエネルギー的に高くなっているようにするのが好ましい。
【００１７】
本発明の表示装置は、表示素子と、この表示素子を駆動するための上記本発明の薄膜トランジスタとを備えたものである。
【００１８】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【００１９】
本発明の薄膜トランジスタ、表示装置および電子機器では、酸化物半導体層において、キャリア供給層からキャリア走行層へとキャリアが供給され、このキャリア走行層内におけるキャリア供給層との界面近傍の領域に、キャリアが蓄積される。したがって、キャリア走行層がチャネルとして機能する際に、キャリアがこの領域内をほぼ２次元的に走行するようになるため、チャネル（酸化物半導体層）内をキャリアが３次元的に走行する従来と比べ、キャリアに対する走行散乱が抑えられる。また、キャリアはキャリア供給層から供給されることから、キャリア走行層自体のキャリア濃度は低く抑えることができるようになり、その観点からも、酸化物半導体層が単一の層からなる従来と比べ、イオン化ドナーやイオン化アクセプタによるキャリアに対する走行散乱が抑えられる。更に、従来のような複雑な構造（例えば、ＬＤＤ構造）を形成することなく、チャネルに対するアクセス抵抗が低減される。加えて、酸化物半導体層におけるソース・ドレイン領域とゲート電極の形成領域とが互いに離隔している（重なり合っていない，オーバーラップしていない）ことにより、酸化物半導体層におけるソース・ドレイン領域、ゲート絶縁膜およびゲート電極からなる寄生容量の形成が回避される。
【発明の効果】
【００２０】
本発明の薄膜トランジスタ、表示装置および電子機器によれば、酸化物半導体層を、チャネルを構成するキャリア走行層とキャリア供給層とを含む多層膜により構成するようにしたので、従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができる。また、酸化物半導体層におけるソース・ドレイン領域とゲート電極の形成領域とが互いに離隔しているようにしたので、上記のようにしてチャネルに対するアクセス抵抗を低減しつつ、寄生容量の形成を回避することができる。よって、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図２】図１に示した薄膜トランジスタにおけるエネルギーバンド構造例を表す図である。
【図３】図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図４】比較例１に係る薄膜トランジスタの断面構成およびエネルギーバンド構造例を表す図である。
【図５】比較例２および比較例３に係る薄膜トランジスタの構成を表す断面図である。
【図６】第１の実施の形態に係る実施例および比較例１におけるゲート−ソース間電圧とドレイン電流との関係を表す特性図である。
【図７】変形例１に係る薄膜トランジスタの構成を表す断面図である。
【図８】変形例２に係る薄膜トランジスタの断面構成およびエネルギーバンド構造例を表す図である。
【図９】第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１０】図９に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１１】第３の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１２】図１１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１３】図１２に続く工程を表す断面図である。
【図１４】第４の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１５】変形例３に係る薄膜トランジスタの構成を表す断面図である。
【図１６】第５の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１７】変形例４および変形例５に係る薄膜トランジスタにおけるエネルギーバンド構造例を表す図である。
【図１８】各実施の形態および各変形例に係る薄膜トランジスタを備えた表示装置の構成例を表すブロック図である。
【図１９】図１８に示した画素の詳細構成例を表す回路図である。
【図２０】図１８および図１９に示した表示装置の一構成例を表す断面図である。
【図２１】図１８および図１９に示した表示装置の他の構成例を表す断面図である。
【図２２】図１８および図１９に示した表示装置の他の構成例を表す断面図である。
【図２３】図１８および図１９に示した表示装置を含むモジュールの概略構成を表す平面図である。
【図２４】図１８および図１９に示した表示装置の適用例１の外観を表す斜視図である。
【図２５】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２６】適用例３の外観を表す斜視図である。
【図２７】適用例４の外観を表す斜視図である。
【図２８】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（キャリア供給層，キャリア走行層を含むトップゲート型の例１）
２．第１の実施の形態の変形例
変形例１（ソース・ドレイン領域を低抵抗化層とした例）
変形例２（キャリア供給層，キャリア走行層の積層順を逆にした例）
３．第２の実施の形態（トップゲート型の例２：キャリア走行層をゲート電極の形成領域に選択的に設けた例）
４．第３の実施の形態（低抵抗層を更に設けた例）
５．第４の実施の形態（キャリア供給層，キャリア走行層を含むボトムゲート型の例１）
６．第４の実施の形態の変形例
変形例３（ボトムゲート型の例２：チャネル保護膜を層間絶縁膜と兼用させた例）
７．第５の実施の形態（キャリア供給層，キャリア走行層を含むデュアルゲート型の例）
８．各実施の形態および各変形例に共通の変形例
変形例４，５（キャリアとして正孔（ホール）を用いた例）
９．適用例（表示装置および電子機器への適用例）
１０．その他の変形例
【００２３】
＜第１の実施の形態＞
［薄膜トランジスタ１の断面構成］
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１）の断面構成を表したものである。この薄膜トランジスタ１は、基板１１上に、酸化物半導体層１２、ゲート絶縁膜１３１およびゲート電極１４１をこの順に備えている。すなわち、薄膜トランジスタ１は、いわゆるトップゲート型（スタガー構造）の薄膜トランジスタである。この薄膜トランジスタ１はまた、層間絶縁膜１５と、一対のソース・ドレイン電極１６Ａ，１６Ｂ（一対の電極）とを備えている。また、薄膜トランジスタ１は、後述するように、キャリアとして電子を用いたものとなっている。
【００２４】
基板１１は、例えばシリコン基板であるが、その他、合成石英、ガラス、金属、樹脂または樹脂フィルムなどの材料からなるものでもよい。なお、この基板１１と酸化物半導体１２および層間絶縁膜１５との間に、例えばシリコン（Ｓｉ）を含む絶縁膜材料からなる絶縁層（図示せず）が、下地層として設けられているようにしてもよい。これにより、金属元素等の不純物が基板１１から酸化物半導体層１２へ向けて拡散するのが防止される。
【００２５】
（酸化物半導体層１２）
酸化物半導体層１２は、例えば、ＭＯ（Ｍは、Ａｌ，Ｇａ，Ｉｎ，Ｚｎ，Ｓｎ，Ｔｉのうちの少なくとも１種）を主成分として含んだものである。
【００２６】
この酸化物半導体層１２は、基板１１側から順に、キャリア走行層１２１およびキャリア供給層１２２が積層された多層膜（２層構造）により構成されている（変調ドープ構造）。言い換えると、酸化物半導体層１２は、キャリア供給層１２２およびキャリア走行層１２１を１層ずつ有するシングルへテロ（ＳＨ）構造を用いて構成されている。なお、これらの多層膜のうちの少なくとも１層は、非晶質（アモルファス）半導体あるいは多結晶半導体により構成されているのが好ましい。例えば、非晶質のＩｎＧａＺｎＯ4を用いた場合、非晶質相にも関わらず、キャリアの移動度が１０ｃｍ2／Ｖ・ｓ程度と高い値を示すからである。
【００２７】
キャリア供給層１２２は、以下説明するキャリア走行層１２１に対してキャリア（ここでは電子）を供給する役割を担う酸化物半導体層であり、その厚みは１０〜１００ｎｍ程度となっている。このキャリア供給層１２２を構成する酸化物半導体としては、例えば、ＡｌxＧａyＩｎzＯ1.5x+1.5y+1.5z（ｘ，ｙ，ｚ：整数）や、ＧａxＩｎyＺｎzＯ1.5x+1.5y+z（ｘ，ｙ，ｚ：整数）などが挙げられる。なお、キャリア供給層１２２における酸化物半導体のキャリア濃度は、例えば１０18〜１０20ｃｍ-3程度となるように、成膜時の酸素分圧が調整されるようになっている。
【００２８】
キャリア走行層１２１は、上記キャリア供給層１２２から供給されるキャリア（電子）がソース・ドレイン電極１６Ａ，１６Ｂ間で走行するための酸化物半導体層である。すなわち、このキャリア走行層１２１では、詳細は後述するが、キャリア供給層１２２との界面近傍の領域に、薄膜トランジスタ１におけるチャネルが形成される（チャネルを構成する）ようになっており、その厚みは１０〜１００ｎｍ程度となっている。キャリア走行層１２１を構成する酸化物半導体としては、例えば、ＡｌxＧａyＩｎzＯ1.5x+1.5y+1.5z（ｘ，ｙ，ｚ：整数）や、Ｉｎ2Ｏ3、ＧａxＩｎyＺｎzＯ1.5x+1.5y+z（ｘ，ｙ，ｚ：整数）などが挙げられる。なお、キャリア走行層１２１における酸化物半導体のキャリア濃度は、例えば１０14〜１０15ｃｍ-3程度（ほぼ真性半導体となる濃度領域）と十分に低くなるように、成膜時の酸素分圧が調整されるようになっている。
【００２９】
ここで、本実施の形態の酸化物半導体層１２では、キャリア走行層１２１およびキャリア供給層１２２がともに、ソース・ドレイン電極１６Ａ，１６Ｂの形成領域に対応する一対のソース・ドレイン領域１２ＳＤを有している。換言すると、この酸化物半導体層１２では、キャリア走行層１２１およびキャリア供給層１２２がともに、ゲート電極１４１の形成領域から各ソース・ドレイン領域１２ＳＤにわたって形成されている。これらのソース・ドレイン領域１２ＳＤでは、詳細は後述するが、従来の単層からなる酸化物半導体層（後述する比較例１〜３の酸化物半導体層１０２，２０２，３０２等）と比べ、シート抵抗が低減されている。また、このソース・ドレイン領域１２ＳＤにおけるシート抵抗は、チャネル領域におけるシート抵抗よりも小さくなっているのが望ましい。例えば、ソース・ドレイン領域１２ＳＤにおけるシート抵抗が１０（ｋΩ／□）程度以下となれば、ソース・ドレイン領域１２ＳＤをソース・ドレイン電極（の一部）として用いることが可能となるからである。
【００３０】
本実施の形態の酸化物半導体層１２ではまた、図１に示したように、ソース・ドレイン領域１２ＳＤとゲート電極１４１の形成領域とが、互いに離隔している（重なり合っていない，オーバーラップしていない，重畳していない）。これにより、詳細は後述するが、所定の寄生容量の形成が回避されるようになっている。
【００３１】
次に、図２を参照して、酸化物半導体層１２のエネルギーバンド構造について説明する。図２は、酸化物半導体層１２付近の層構造（酸化物半導体層１２、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。この図において、「ＥF」はフェルミエネルギーを示している。また、「Ｅｖ０」，「Ｅｖ１」，「Ｅｖ２」はそれぞれ、ゲート絶縁膜１３１、キャリア走行層１２１およびキャリア供給層１２２における価電子帯上端準位を示している。「Ｅｃ０」，「Ｅｃ１」，「Ｅｃ２」はそれぞれ、ゲート絶縁膜１３１、キャリア走行層１２１およびキャリア供給層１２２における伝導帯下端準位を示している。「ｅ」は、キャリアとしての電子を模式的に示している。なお、これらの符号については、これ以降登場する他のエネルギーバンド構造においても同様となっている。
【００３２】
酸化物半導体層１２では、キャリア供給層１２２における半導体層の伝導帯下端準位Ｅｃ２が、キャリア走行層１２１における半導体層の伝導帯下端準位Ｅｃ１よりもエネルギー的に高くなるように設定されている（Ｅｃ２＞Ｅｃ１）。これにより、詳細は後述するが、キャリア供給層１２２からキャリア走行層１２１へと電子ｅが供給され、図２に示したように、このキャリア走行層１２１内におけるキャリア供給層１２２との界面近傍の領域に、電子ｅが蓄積されるようになっている。なお、ここでは、キャリア供給層１２２における価電子帯上端準位Ｅｖ２が、キャリア走行層１２１における価電子帯上端準位Ｅｖ１よりもエネルギー的に低くなっている（Ｅｖ２＜Ｅｖ１）が、価電子帯側のエネルギーバンド構造については、どのような構造となっていてもよい。
【００３３】
ゲート絶縁膜１３１は、例えばシリコンを含む絶縁膜材料からなる。このゲート絶縁膜１３１は、キャリア供給層１２２上のゲート電極１３の対向領域（形成領域）に設けられている。
【００３４】
ゲート電極１４１は、薄膜トランジスタ１に印加されるゲート電圧によって、酸化物半導体層１２中のチャネル部分のキャリア密度（ここでは、電子密度）を制御するための電極である。このゲート電極１４１は、例えば、厚みが５０ｎｍ程度のモリブデン（Ｍｏ）層と、厚みが４００ｎｍ程度のアルミニウム（Ａｌ）層もしくはアルミニウム合金層との２層構造となっている。なお、アルミニウム合金層としては、例えばアルミニウム−ネオジム合金層が挙げられる。
【００３５】
層間絶縁膜１５は、例えばシリコンを含む絶縁膜材料からなる。この層間絶縁膜１５は、ゲート電極１４１とソース・ドレイン電極１６Ａ，１６Ｂとの間等を互いに分離（絶縁）するための絶縁膜である。
【００３６】
ソース・ドレイン電極１６Ａ，１６Ｂはそれぞれ、例えばモリブデン，アルミニウム，チタン等の金属あるいはそれらの多層膜からなる。
【００３７】
［薄膜トランジスタ１の製造方法］
この薄膜トランジスタ１は、例えば次のようにして製造することができる。図３は、薄膜トランジスタ１を製造する工程の一例を、断面図で表したものである。
【００３８】
まず、図３（Ａ）に示したように、例えば絶縁性の表面を有する基板１１上の全面に、真空中において例えば、前述した材料からなる酸化物半導体のターゲットを用いたスパッタ法（例えば、ＤＣ／ＲＦスパッタ法）や、Pulsed Laser Deposition法により、酸化物半導体層１２を形成する。その際、キャリア走行層１２１およびキャリア供給層１２２の形成は、例えば、単一のスパッタ装置内においてターゲットを切り替え、成膜時の酸素分圧を調整することにより行う。なお、基板１１と酸化物半導体１２との間に、前述した下地層としての絶縁層を設ける場合には、例えば、ＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて、３００ｎｍ程度の厚みのＳｉＯx（シリコン酸化物）層を形成するようにすればよい。
【００３９】
そののち、同じく図３（Ａ）に示したように、酸化物半導体層１２上に、ゲート絶縁膜１３１およびゲート電極１４１をこの順に成膜してパターン形成する。具体的には、ゲート絶縁膜１３１は例えばプラズマＣＶＤ法により成膜し、ゲート電極１４１は例えばスパッタ法により成膜する。そして、フォトリソグラフィおよびドライエッチングにより、所望の形状にパターニングする。なお、ゲート絶縁膜１３１としては、例えば２００ｎｍ程度の厚みのシリコン酸化物を用いることができ、ゲート電極１４１としては、３００ｎｍ程度の厚みのアルミニウム膜と３０ｎｍ程度の厚みのチタン膜とを順に積層したものを用いることができる。この際、ゲート絶縁膜１３１は、例えば、ゲート電極１４１のエッチングと連続した一括ドライエッチングにより形成することができる。このとき、オーバーエッチング時間を調整して、キャリア走行層１２１およびキャリア供給層１２２のキャリア濃度（シートキャリア密度）が１０13ｃｍ-2以上程度となるように制御することが望ましい。
【００４０】
次に、図３（Ｂ）に示したように、フォトリソグラフィにてレジスト（感光性樹脂膜）をパターニングしたのち、例えば塩素ガスを用いたドライエッチングを行うことにより、酸化物半導体層１２を選択的に除去する（トランジスタごとの酸化物半導体層１２のアイソレーションを行う）。
【００４１】
次いで、図３（Ｃ）に示したように、層間絶縁膜１５を成膜してパターン形成する。具体的には、例えばプラズマＣＶＤ法を用いて、４００ｎｍ程度の厚みのシリコン酸化膜を成膜したのち、フォトリソグラフィおよびエッチングにより、所望の形状にパターニングする。このとき、キャリア走行層１２１およびキャリア供給層１２２のキャリア濃度（シートキャリア密度）が１０13ｃｍ-2以上程度となるように制御することが望ましい。また、層間絶縁膜１５のエッチングの際にドライエッチングを用いた場合、オーバーエッチング時に露出する酸化物半導体層１２を１０14ｃｍ-2程度のキャリア濃度（シートキャリア密度）まで低抵抗化することができる。
【００４２】
続いて、例えばスパッタ法を用いて成膜したのち、例えば、燐酸、硝酸および酢酸からなる混酸を用いたウェットエッチングを行うことにより、ソース・ドレイン電極１６Ａ，１６Ｂを形成する。このとき、ソース・ドレイン電極１６Ａ，１６Ｂとしては、３０ｎｍ程度の厚みのモリブデン（Ｍｏ）と、３００ｎｍ程度の厚みのアルミニウム（Ａｌ）と、３０ｎｍ程度の厚みのモリブデンとを順に積層したものを用いることができる。以上により、図１示したトップゲート型の薄膜トランジスタ１が完成する。
【００４３】
［薄膜トランジスタ１の作用・効果］
この薄膜トランジスタ１では、図示しない配線を介してゲート電極１４１に所定の閾値電圧Ｖth以上の電圧（ゲート−ソース間電圧ＶGS）が印加されると、酸化物半導体層１２内にチャネルが形成される。これにより、ソース・ドレイン電極１６Ａ，１６Ｂ間に電流（ドレイン電流ＩD）が流れ、トランジスタとして機能する。
【００４４】
ここで、図４〜図６を参照して、本実施の形態の薄膜トランジスタ１の特徴的部分の作用・効果について、比較例（比較例１〜３）と比較しつつ詳細に説明する。
【００４５】
（比較例１）
図４（Ａ）は、比較例１に係る従来の薄膜トランジスタ（薄膜トランジスタ１０１）の断面構成を表したものである。また、図４（Ｂ）は、この比較例１に係る薄膜トランジスタ１０１における酸化物半導体層１０２付近の層構造（酸化物半導体層１０２、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。なお、図４（Ｂ）において、「Ｅｖ１０２」，「Ｅｃ１０２」はそれぞれ、酸化物半導体層１０２における価電子帯上端準位および伝導帯下端準位を示している。
【００４６】
比較例１の薄膜トランジスタ１０１では、図４（Ａ）に示したように、本実施の形態の薄膜トランジスタ１における酸化物半導体層１２とは異なり、酸化物半導体層１０２が単一層により構成されている。すなわち、この比較例１の酸化物半導体層１０２は、層全体がチャネル層となっており、キャリアはこのチャネル層中のドナーから供給されるようになっている。
【００４７】
したがって、薄膜トランジスタ１０１では、図４（Ｂ）に示したように、チャネル層（酸化物半導体層１０２）内をキャリア（ここでは電子）が３次元的に走行することになる。すなわち、ソース・ドレイン電極１６Ａ，１６Ｂ間に沿った２次元方向に加え、酸化物半導体層１０２の厚み方向に沿ってもキャリアが走行する。このため、キャリアに対する走行散乱が大きくなり、その結果、比較例１の薄膜トランジスタ１０１ではキャリアの移動度が低くなってしまう。
【００４８】
また、この薄膜トランジスタ１０１では、図４（Ａ）に示したように、酸化物半導体層１０２における一対のソース・ドレイン領域１０２ＳＤとゲート電極１４１の形成領域とが、互いに離隔している。したがって、ソース・ドレイン電極１６Ａ，１６Ｂ間を走行する際のチャネルに対するアクセス抵抗が高くなってしまい、この観点からも、比較例１の薄膜トランジスタ１０１ではキャリアの移動度が低くなってしまうことになる。
【００４９】
（比較例２）
一方、図５（Ａ）に示した比較例２に係る従来の薄膜トランジスタ（薄膜トランジスタ２０１）では、例えば自己整合的なパターン形成によって、酸化物半導体層２０２におけるソース・ドレイン領域２０２ＳＤとゲート電極１４１の形成領域とが近接するようにしている。これにより、これらの領域が互いに離隔するように形成されている上記比較例１と比べ、チャネルに対するアクセス抵抗を低減することが可能となる。
【００５０】
ところが、この比較例２の薄膜トランジスタ２０１では、図５（Ａ）に示したように、実際には、ソース・ドレイン領域２０２ＳＤとゲート電極１４１の形成領域とが重畳（オーバーラップ）してしまう。そのため、この重畳領域（オーバーラップ領域）において、酸化物半導体層２０２、ゲート絶縁膜１３１およびゲート電極１４１からなる寄生容量が生じてしまう（形成されてしまう）。具体的には、例えば水素ガスまたはアルゴンガス等を用いたプラズマ照射を行ってソース・ドレイン領域２０２ＳＤの低抵抗化を行う場合、低抵抗化領域が、低抵抗化のマスクとなる領域またはゲート電極の下部にも一部回り込んでしまい、そのような重畳領域（寄生容量）が形成されてしまう。このことから、この比較例２では、キャリアの移動度向上と寄生容量の形成回避とを両立させることが困難であり、上記比較例１と同様にトランジスタの動作速度を十分に高めることができない。また、図示しないが、ボトムゲート型の薄膜トランジスタにおけるゲート電極をマスクに用いた裏面露光の際には、ソース・ドレイン電極またはチャネル保護膜を自己整合的に形成する場合、裏面露光の際の光の回折現象に起因して、ゲート電極とソース・ドレイン電極との重畳領域（寄生容量）が形成されてしまう。
【００５１】
（比較例３）
他方、図５（Ｂ）に示した比較例３に係る従来の薄膜トランジスタ（薄膜トランジスタ３０１）では、上記比較例１と同様に、酸化物半導体層３０２における一対のソース・ドレイン領域３０２ＳＤとゲート電極１４１の形成領域とが互いに離隔している。ただし、この比較例３では、一対のソース・ドレイン領域３０２ＳＤとゲート電極１４１の形成領域との間にそれぞれ、ＬＤＤ領域３０２が設けられている。このように、比較例３の薄膜トランジスタ３０１ではいわゆるＬＤＤ構造となっていることにより、ソース・ドレイン領域３０２ＳＤとゲート電極１４１の形成領域との重畳を回避しつつ、ＬＤＤ領域３０２ＳＤの存在によってチャネルに対するアクセス抵抗を低減することができる。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させ、トランジスタの動作速度を高めることが可能であるとも思われる。
【００５２】
しかしながら、この比較例３の薄膜トランジスタ３０１では、ＬＤＤ構造という複雑な構造を形成する必要があることから、製造コストが高くなってしまうことになる。
【００５３】
このように上記比較例１〜３では、チャネルに対するアクセス抵抗を低減することによるキャリアの移動度向上と、寄生容量の形成回避とを、簡易な構造で両立させることが困難である。すなわち、トランジスタの動作速度を簡易に向上させることが困難である。
【００５４】
（本実施の形態）
これに対して、本実施の形態の薄膜トランジスタ１では、図１に示したように、酸化物半導体層１２が、キャリア供給層１２２およびキャリア走行層１２１からなる多層膜（２層構造）により構成されている。また、例えば図２に示したように、この酸化物半導体層１２において、キャリア供給層１２２における半導体層の伝導帯下端準位Ｅｃ２が、キャリア走行層１２１における半導体層の伝導帯下端準位Ｅｃ１よりもエネルギー的に高くなっている（Ｅｃ２＞Ｅｃ１）。これにより、酸化物半導体層１２において、キャリア供給層１２２からキャリア走行層１２１へと電子ｅが供給され、図２に示したように、このキャリア走行層１２１内におけるキャリア供給層１２２との界面近傍の領域に、電子ｅが蓄積されるようになる。言い換えると、酸化物半導体層１２では、電子ｅを供給する領域（キャリア供給層１２２）と、電子ｅが実際に走行する領域（キャリア走行層１２１内におけるキャリア供給層１２２との界面近傍の領域）とが、厚み方向に沿って空間的に分離される。
【００５５】
したがって、本実施の形態の薄膜トランジスタ１では、キャリア走行層１２１がチャネルとして機能する際に、上記した界面近傍の領域内を電子ｅがほぼ２次元的に走行するようになる。すなわち、上記比較例１とは異なり、ソース・ドレイン電極１６Ａ，１６Ｂ間に沿った２次元方向にほぼ限定されて、電子ｅが走行することになる（酸化物半導体層１２の厚み方向に沿っては、電子ｅはほとんど走行しない）。よって、この薄膜トランジスタ１では、チャネル層（酸化物半導体層１０２，２０２，３０２）内をキャリアが３次元的に走行する上記比較例１〜３と比べ、電子ｅに対する走行散乱が抑えられる。
【００５６】
また、本実施の形態の薄膜トランジスタ１では、上記したように電子ｅはキャリア供給層１２２から供給されることから、キャリア走行層１２１自体のキャリア濃度は低く抑えることができる（例えば、ほぼ真性半導体の濃度領域とすることができる）。したがって、キャリアが実際に走行する領域でのドナー濃度を著しく低く設定することができるため、その観点からも、この薄膜トランジスタ１では、酸化物半導体層１０２，２０２，３０２が単一層となっている上記比較例１〜３と比べ、イオン化ドナーによる電子ｅに対する走行散乱が抑えられることになる。
【００５７】
ここで、図６は、本実施の形態に係る実施例（ただし、ここではボトムゲート型の薄膜トランジスタでの実施例）および上記比較例１おける、ゲート−ソース間電圧ＶGSとドレイン電流ＩDとの関係を表したものである。実施例における酸化物半導体層１２では、キャリア走行層１２１としてＧａＩｎＺｎＯ4を、キャリア供給層１２２としてｎ−ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）を、それぞれ用いた。また、比較例１における酸化物半導体層１０２としては、ＧａＩｎＺｎＯ4の単層構造を用いた。なお、実施例および比較例１のいずれにおいても、熱酸化法により形成された下地層（シリコン酸化膜）を有するｎ型Ｓｉ基板を用い、キャリア（電子）の移動度μについては、図６中のＩD−ＶGS曲線により求めた。
【００５８】
この図６により、比較例１と比べて実施例では、高い電子の移動度を示していることが分かる。具体的には、比較例１では、μ＝８（ｃｍ2／Ｖ・ｓ）程度となっているのに対し、実施例では、μ＝２０（ｃｍ2／Ｖ・ｓ）程度となっている。このことから、上記したように、本実施の形態（実施例）では比較例１と比べて電子に対する走行散乱が抑えられる結果、電子の移動度が向上していることが確認された。
【００５９】
更に、本実施の形態の薄膜トランジスタ１では、図１に示したように、酸化物半導体層１２における一対のソース・ドレイン領域１２ＳＤと、ゲート電極１４１の形成領域とが、互いに離隔している。これにより、上記比較例２とは異なり、酸化物半導体層１２（ソース・ドレイン領域１２ＳＤ）、ゲート絶縁膜１３１およびゲート電極１４１からなる寄生容量の形成が回避される。
【００６０】
加えて、この薄膜トランジスタ１では、上記のようにキャリア走行層１２１およびキャリア供給層１２２からなる酸化物半導体層１２において、チャネルに対するアクセス抵抗が低減されることから、上記比較例３のような複雑な構造（ＬＤＤ構造）が不要となり、簡易な構造で済む。
【００６１】
以上のように本実施の形態では、酸化物半導体層１２を、チャネルを構成するキャリア走行層１２１とキャリア供給層１２２とを含む多層膜により構成するようにしたので、従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができる。また、酸化物半導体層１２におけるソース・ドレイン領域１２ＳＤとゲート電極１４１の形成領域とが互いに離隔しているようにしたので、上記のようにしてチャネルに対するアクセス抵抗を低減しつつ、寄生容量の形成を回避することができる。よって、簡易な構造にも関わらず、キャリア（電子）の移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることが可能となる。
【００６２】
また、酸化物半導体層１２全体としてのキャリア濃度を、キャリア供給層１２２の位置や厚み、ドナーもしくはアクセプタの濃度などによって制御することができるため、従来の単層チャネル構造の場合とは異なり、精密な酸素分圧制御が不要となる。よって、従来と比べてトランジスタ特性のばらつき（基板面上での面内ばらつきや製造ロットごとのばらつき）を抑えることができ、ひいては製造の際の歩留りを向上させることが可能となる。
【００６３】
更に、このような多層膜構造の酸化物半導体層１２を形成する際には、例えば、単一のスパッタ装置内においてターゲットを切り替える（成膜時の酸素分圧を調整する）だけで済むため、従来の単層構造の製造プロセスに与える影響は小さく、製造コスト上昇を最小限に抑えることができる。
【００６４】
＜第１の実施の形態の変形例＞
続いて、上記第１の実施の形態の変形例（変形例１，２）について説明する。なお、第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００６５】
［変形例１］
図７は、変形例１に係る薄膜トランジスタ（薄膜トランジスタ１Ａ）の断面構成を表したものである。本変形例の薄膜トランジスタ１Ａは、上記第１の実施の形態の薄膜トランジスタ１において、酸化物半導体層１２の代わりに酸化物半導体層１２Ａを備えたものであり、他の構成は同様となっている。
【００６６】
酸化物半導体層１２Ａは、これまで説明したキャリア走行層１２１およびキャリア供給層１２２に加え、低抵抗化層１２０を有している。この低抵抗化層１２０は、キャリア走行層１２１およびキャリア供給層１２２における一対のソース・ドレイン領域１２ＳＤをそれぞれ低抵抗化することにより形成されたものである。すなわち、この酸化物半導体層１２Ａにおけるソース・ドレイン領域１２ＳＤは、低抵抗化層１２０となっている。このような低抵抗化の処理は、例えば、プラズマＣＶＤ装置内における水素ガスやアルゴンガスを用いたプラズマ照射によって実現することが可能である。
【００６７】
このような構成により本変形例では、ソース・ドレイン領域１２ＳＤの抵抗率（アクセス抵抗）を、マスクを増加させることなく更に低減させることが可能となる。
【００６８】
［変形例２］
図８（Ａ）は、変形例２に係る薄膜トランジスタ（薄膜トランジスタ１Ｂ）の断面構成を表したものである。また、図８（Ｂ）は、この変形例２に係る薄膜トランジスタ１Ｂにおける酸化物半導体層１２Ｂ付近の層構造（酸化物半導体層１２Ｂ、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。
【００６９】
本変形例の薄膜トランジスタ１Ｂは、上記第１の実施の形態の薄膜トランジスタ１において、酸化物半導体層１２の代わりに酸化物半導体層１２Ｂを備えたものであり、他の構成は同様となっている。
【００７０】
具体的には、図８（Ａ）に示したように酸化物半導体層１２Ｂでは、酸化物半導体層１２と比較して、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆となっている。すなわち、本変形例の酸化物半導体層１２Ｂは、基板１１側から順に、キャリア供給層１２２およびキャリア走行層１２１が積層された多層膜（２層構造）により構成されている。言い換えると、この酸化物半導体層１２Ｂも酸化物半導体層１２と同様に、キャリア供給層１２２およびキャリア走行層１２１を１層ずつ有するシングルへテロ構造を用いて構成されている。
【００７１】
また、図８（Ｂ）に示したように、この薄膜トランジスタ１Ｂにおいても薄膜トランジスタ１と同様に、キャリア供給層１２２における半導体層の伝導帯下端準位Ｅｃ２が、キャリア走行層１５１における半導体層の伝導帯下端準位Ｅｃ１よりもエネルギー的に高くなるように設定されている（Ｅｃ２＞Ｅｃ１）。なお、この場合も、価電子帯側のエネルギーバンド構造については、どのような構造となっていてもよい。
【００７２】
このような構成により本変形例においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。なお、本変形例においても、上記変形例１と同様に、酸化物半導体層１２Ｂのソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしてもよい。
【００７３】
＜第２の実施の形態＞
続いて、本発明の第２の実施の形態について説明する。なお、上記第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００７４】
図９は、第２の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ｃ）の断面構成を表したものである。本実施の形態の薄膜トランジスタ１Ｃは、上記第１の実施の形態の薄膜トランジスタ１において、酸化物半導体層１２の代わりに酸化物半導体層１２Ｃを備えたものであり、他の構成は同様となっている。
【００７５】
酸化物半導体層１２Ｃは、上記変形例２の酸化物半導体層１２Ｂと同様に、基板１１側から順にキャリア供給層１２２およびキャリア走行層１２１が積層された多層膜（２層構造）により構成されている。ただし、この酸化物半導体層１２Ｃでは、これまで説明した酸化物半導体層１２，１２Ａ，１２Ｂとは異なり、キャリア走行層１２１がゲート電極１４１の形成領域にのみ設けられている。具体的には、キャリア供給層１２２は、ゲート電極１４１の形成領域から一対のソース・ドレイン領域１２ＳＤにわたって形成されている一方、キャリア走行層１２１は、ゲート電極１４１の形成領域に選択的に形成されている。
【００７６】
この薄膜トランジスタ１Ｃは、例えば次のようにして製造することができる。図１０は、薄膜トランジスタ１Ｃを製造する工程の一例を、断面図で表したものである。
【００７７】
まず、図１０（Ａ）に示したように、基板１１上の全面に、第１の実施の形態と同様の手法により、酸化物半導体層１２（キャリア供給層１２２，キャリア走行層１２１）と、ゲート絶縁膜１３１およびゲート電極１４１となる膜とを、この順に成膜する。
【００７８】
次いで、図１０（Ｂ）に示したように、キャリア走行層１２１、ゲート絶縁膜１３１およびゲート電極１４１をそれぞれ、同一形状となるように例えば一括してパターニングを行う。続いて、図１０（Ｃ）に示したように、キャリア供給層１２２を所望の形状にパターニングする。
【００７９】
次に、図１０（Ｄ）に示したように、第１の実施の形態と同様にして層間絶縁膜１５を成膜してパターン形成し、その後、ソース・ドレイン電極１６Ａ，１６Ｂを形成する。以上により、図９示したトップゲート型の薄膜トランジスタ１Ｃが完成する。
【００８０】
このような構成の本実施の形態においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【００８１】
なお、本実施の形態においても、上記変形例１と同様に、酸化物半導体層１２Ｃのソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしてもよい。
【００８２】
＜第３の実施の形態＞
続いて、本発明の第３の実施の形態について説明する。なお、上記第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００８３】
図１１は、第３の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ｄ）の断面構成を表したものである。本実施の形態の薄膜トランジスタ１Ｄは、上記第１の実施の形態の薄膜トランジスタ１において、以下説明する低抵抗層１７を更に備えたものであり、他の構成は同様となっている。
【００８４】
低抵抗層１７は、酸化物半導体層１２における少なくともソース・ドレイン領域１２ＳＤと、ソース・ドレイン電極１６Ａ，１６Ｂとの間に設けられている。具体的には、ここでは、酸化物半導体層１２上における、一対のソース・ドレイン領域１２ＳＤを含む領域（ゲート電極１４１の形成領域を除く領域）に設けられている。この低抵抗層１７は、キャリア走行層１２１およびキャリア供給層１２２と比べて抵抗率が低い材料（例えば、酸化物半導体や、金属等の導電体）からなる。
【００８５】
この薄膜トランジスタ１Ｄは、例えば次のようにして製造することができる。図１２および図１３は、薄膜トランジスタ１Ｄを製造する工程の一例を、断面図で表したものである。
【００８６】
まず、図１２（Ａ）に示したように、基板１１上に、酸化物半導体層１２（キャリア走行層１２１，キャリア供給層１２２）と、低抵抗層１７となる膜とを、この順に一括してパターニング形成する。
【００８７】
次いで、図１２（Ｂ）に示したように、ゲート絶縁膜１３１およびゲート電極１４１の形成領域を除く領域に、フォトレジスト膜１０をパターニング形成する。続いて、図１２（Ｃ）に示したように、このフォトレジスト膜１０を用いて、低抵抗層１７をパターニング形成する。
【００８８】
次に、図１３（Ａ）に示したように、フォトレジスト膜１０が残存した状態のまま、このフォトレジスト膜１０上の全面に、ゲート絶縁膜１３１およびゲート電極１４１となる膜を、この順に成膜する。
【００８９】
次いで、図１３（Ｂ）に示したように、例えばリフトオフ法を用いて、ゲート絶縁膜１３１およびゲート電極１４１をそれぞれ、一括して所望の形状にパターニング形成する。
【００９０】
次に、図１３（Ｃ）に示したように、第１の実施の形態と同様にして層間絶縁膜１５を成膜してパターン形成し、その後、ソース・ドレイン電極１６Ａ，１６Ｂを形成する。以上により、図１１示したトップゲート型の薄膜トランジスタ１Ｄが完成する。
【００９１】
このような構成の本実施の形態においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【００９２】
また、本実施の形態では低抵抗層１７を設けるようにしたので、ソース・ドレイン領域１２ＳＤの抵抗率を更に低減することが可能となる。
【００９３】
なお、本実施の形態においても、上記変形例１，２と同様に、酸化物半導体層１２のソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆になっているようにしてもよい。
【００９４】
＜第４の実施の形態＞
続いて、本発明の第４の実施の形態について説明する。なお、上記第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００９５】
図１４は、第４の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ｅ）の断面構成を表したものである。本実施の形態の薄膜トランジスタ１Ｅは、基板１１上に、ゲート電極１４２、ゲート絶縁膜１３２、酸化物半導体層１２およびチャネル保護膜１８をこの順に備えると共に、層間絶縁膜１５およびソース・ドレイン電極１６Ａ，１６Ｂを備えたものである。すなわち、本実施の形態の薄膜トランジスタ１Ｅは、これまで説明したトップゲート型（スタガー構造）の薄膜トランジスタとは異なり、いわゆるボトムゲート型（逆スタガー構造）の薄膜トランジスタとなっている。
【００９６】
ゲート電極１４２およびゲート絶縁膜１３２はそれぞれ、前述したゲート電極１４１およびゲート絶縁膜１３１と同様の材料からなる。
【００９７】
チャネル保護膜１８は、酸化物半導体層１２におけるチャネル領域を保護するためのものであり、例えばシリコンを含む絶縁膜材料からなる。
【００９８】
この薄膜トランジスタ１Ｅは、例えば次のようにして製造することができる。すなわち、まず、基板１１上にゲート電極１４２をパターニング形成したのち、このゲート電極１４２上の全面にゲート絶縁膜１３２を成膜する。そして、その後は第１の実施の形態と同様にして、酸化物半導体層１２、層間絶縁膜１５およびソース・ドレイン電極１６Ａ，１６Ｂを形成すると共に、例えばプラズマＣＶＤ法を用いてチャネル保護膜１８を形成する。以上により、図１４示したボトムゲート型の薄膜トランジスタ１Ｅが完成する。
【００９９】
本実施の形態においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【０１００】
なお、本実施の形態においても、上記変形例１，２と同様に、酸化物半導体層１２のソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆になっているようにしてもよい。
【０１０１】
＜第４の実施の形態の変形例＞
続いて、上記第４の実施の形態の変形例（変形例３）について説明する。なお、第４の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【０１０２】
［変形例３］
図１５は、変形例３に係る薄膜トランジスタ（薄膜トランジスタ１Ｆ）の断面構成を表したものである。本変形例の薄膜トランジスタ１Ｆは、上記第４の実施の形態の薄膜トランジスタ１において、チャネル保護膜１８を層間絶縁膜１５と兼用させた（チャネル保護膜１８の形成時に、層間絶縁膜も一括して形成するようにした）ものであり、他の構成は同様となっている。
【０１０３】
この薄膜トランジスタ１Ｆは、例えば次のようにして製造することができる。すなわち、ソース・ドレイン電極１６Ａ，１６Ｂと酸化物半導体層１２（キャリア供給層１２２）との接合が必要な箇所（ソース・ドレイン領域１２ＳＤ）のみ、チャネル保護膜１８を除去し、それ以外の領域にはチャネル保護膜１８が残存するように、マスクパターンを設定する。なお、それ以外は、上記第４の実施の形態と同様にして形成する。以上により、図１５示したボトムゲート型の薄膜トランジスタ１Ｆが完成する。
【０１０４】
このような構成により本変形例では、層間絶縁膜を形成せずとも、ゲート電極１４２とソース・ドレイン電極１６Ａ，１６Ｂと間の絶縁性を、２層の絶縁膜（ゲート絶縁膜１３２およびチャネル保護膜１８）によって高めることが可能となる。
【０１０５】
なお、本変形例においても、上記変形例１，２と同様に、酸化物半導体層１２のソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆になっているようにしてもよい。
【０１０６】
＜第５の実施の形態＞
続いて、本発明の第５の実施の形態について説明する。なお、上記第１および第４の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【０１０７】
図１６は、第５の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ｇ）の断面構成を表したものである。本実施の形態の薄膜トランジスタ１Ｇは、基板１１上に、ゲート電極１４２（第２のゲート電極）、ゲート絶縁膜１３２（第２のゲート絶縁膜）、酸化物半導体層１２、ゲート絶縁膜１３１（第１のゲート絶縁膜）およびゲート電極１４１（第１のゲート電極）をこの順に備えている。この薄膜トランジスタ１Ｇはまた、層間絶縁膜１５およびソース・ドレイン電極１６Ａ，１６Ｂを備えている。すなわち、本実施の形態の薄膜トランジスタ１Ｇは、これまで説明したトップゲート型（スタガー構造）およびボトムゲート型（逆スタガー構造）の薄膜トランジスタとは異なり、いわゆるデュアルゲート型の薄膜トランジスタとなっている。
【０１０８】
この薄膜トランジスタ１Ｇは、例えば次のようにして製造することができる。すなわち、まず、第４の実施の形態と同様にして、基板１１上にゲート電極１４２をパターニング形成したのち、このゲート電極１４２上の全面にゲート絶縁膜１３２を成膜する。そして、その後は第１の実施の形態と同様にして、酸化物半導体層１２、ゲート絶縁膜１３１、ゲート電極１４１、層間絶縁膜１５およびソース・ドレイン電極１６Ａ，１６Ｂを形成する。以上により、図１６示したデュアルゲート型の薄膜トランジスタ１Ｇが完成する。
【０１０９】
本実施の形態においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【０１１０】
また、本実施の形態では、デュアルゲート型の構造としたので、トランジスタの閾値電圧を任意に調整することも可能となる。
【０１１１】
なお、本実施の形態においても、上記変形例１，２と同様に、酸化物半導体層１２のソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆になっているようにしてもよい。
【０１１２】
＜各実施の形態および各変形例に共通の変形例＞
続いて、これまで説明した第１〜第５の実施の形態および変形例１〜３に共通の変形例（変形例４，５）について説明する。なお、これらの実施の形態等における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【０１１３】
［変形例４，５］
図１７（Ａ）は、変形例４に係る薄膜トランジスタ（薄膜トランジスタ１Ｈ）における酸化物半導体層１２Ｈ付近の層構造（酸化物半導体層１２Ｈ、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。また、図１７（Ｂ）は、変形例５に係る薄膜トランジスタ（薄膜トランジスタ１Ｉ）における酸化物半導体層１２Ｉ付近の層構造（酸化物半導体層１２Ｉ、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。
【０１１４】
これらの変形例４，５に係る薄膜トランジスタ１Ｈ，１Ｉはそれぞれ、これまで説明した薄膜トランジスタとは異なり、キャリアとして正孔（ホール）を用いたものとなっている。具体的には、これらの薄膜トランジスタ１Ｈ，１Ｉは、キャリアとして電子を用いた酸化物半導体層１２等の代わりに、キャリアとして正孔を用いた酸化物半導体層１２Ｈ，１２Ｉを設けたものに対応し、他の構成は上記実施の形態等と同様となっている。
【０１１５】
具体的には、図１７（Ａ）に示した変形例４に係る酸化物半導体層１２Ｈは、基板１１側から順に、キャリア走行層１２３およびキャリア供給層１２４が積層された多層膜（２層構造）により構成されている。一方、図１７（Ｂ）に示した変形例５に係る酸化物半導体層１２Ｉは、基板１１側から順に、キャリア供給層１２４およびキャリア走行層１２３が積層された多層膜（２層構造）により構成されている。すなわち、これらの酸化物半導体層１２Ｈ，１２Ｉはそれぞれ、キャリア供給層１２４およびキャリア走行層１２３を１層ずつ有するシングルへテロ構造を用いて構成されている。
【０１１６】
キャリア供給層１２４は、キャリア走行層１２３に対してキャリア（ここでは正孔）を供給する役割を担う酸化物半導体層である。このキャリア供給層１２４を構成する酸化物半導体としては、例えばＡｌxＣｕyＯ1.5x+0.5y（ｘ，ｙ：整数）などが挙げられる。
【０１１７】
キャリア走行層１２３は、上記キャリア供給層１２４から供給されるキャリア（正孔）がソース・ドレイン電極１６Ａ，１６Ｂ間で走行するための酸化物半導体層である。すなわち、このキャリア走行層１２３では、キャリア走行層１２１と同様に、キャリア供給層１２４との界面近傍の領域に、薄膜トランジスタ１Ｈ，１Ｉにおけるチャネルが形成される（チャネルを構成する）ようになっている。このようなキャリア走行層１２３を構成する酸化物半導体としては、例えば、Ｃｕ2ＯやＮｉＯなどが挙げられる。
【０１１８】
また、図１７（Ａ），（Ｂ）に示したように、変形例４，５に係る酸化物半導体層１２Ｈ，１２Ｉではそれぞれ、キャリア供給層１２４における半導体層の価電子帯上端準位Ｅｖ４が、キャリア走行層１２３における半導体層の価電子帯上端準位Ｅｖ３よりもエネルギー的に高くなるように設定されている（Ｅｖ４＞Ｅｖ３）。なお、この場合は、伝導帯側のエネルギーバンド構造については、どのような構造となっていてもよい。また、図中の符号「ｈ」は、キャリアとしての正孔を模式的に示している。
【０１１９】
このような構成により変形例４，５の薄膜トランジスタ１Ｈ，１Ｉでは、キャリア供給層１２４からキャリア走行層１２３へとキャリア（正孔ｈ）が供給され、このキャリア走行層１２３内におけるキャリア供給層１２４との界面近傍の領域に、正孔ｈが蓄積される。言い換えると、酸化物半導体層１２Ｈ，１２Ｉでは、正孔ｈを供給する領域（キャリア供給層１２４）と、正孔ｈが実際に走行する領域（キャリア走行層１２３内におけるキャリア供給層１２４との界面近傍の領域）とが、厚み方向に沿って空間的に分離される。
【０１２０】
したがって、変形例４，５においても、上記実施の形態等と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリア（正孔）の移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【０１２１】
なお、これらの変形例４，５においても、上記変形例１，２と同様に、酸化物半導体層１２Ｈ，１２Ｉのソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２３およびキャリア供給層１２４の積層順が逆になっているようにしてもよい。
【０１２２】
＜適用例＞
続いて、上記第１〜第５の実施の形態および変形例１〜５に係る薄膜トランジスタ（薄膜トランジスタ１，１Ａ〜１Ｉ）の表示装置および電子機器への適用例について説明する。
【０１２３】
［表示装置］
図１８は、有機ＥＬディスプレイとして用いられる表示装置（有機ＥＬ素子を用いて構成された表示装置３）の構成例を表すものである。この表示装置３は、例えば、薄膜トランジスタ基板（前述した基板１１）上に、表示素子としての有機ＥＬ素子（有機電界発光素子）を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０を有している。この表示領域３０の周辺には、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。
【０１２４】
表示領域３０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）に対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ３１に接続され、この水平セレクタ３１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ３２に接続され、このライトスキャナ３２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ３３に接続され、この電源スキャナ３３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
【０１２５】
図１９は、画素ＰＸＬＣにおける回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子３Ｄを含む画素回路４０を有している。この画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量素子３Ｃと、有機ＥＬ素子３Ｄとを有するアクティブ型の駆動回路である。そして、これらのトランジスタ３Ａ，３Ｂは、上記実施の形態等の薄膜トランジスタ（薄膜トランジスタ１，１Ａ〜１Ｉ）により構成されている。
【０１２６】
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続されている。駆動用トランジスタ３Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子３Ｄのアノードに接続されている。また、この有機ＥＬ素子３Ｄのカソードは、接地配線３Ｈに接続されている。なお、この接地配線３Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に配置されている。
【０１２７】
サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子３Ｃに保持するものである。駆動用トランジスタ３Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子３Ｄへ供給するものである。有機ＥＬ素子３Ｄは、この駆動用トランジスタ３Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【０１２８】
この表示装置３では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ３Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子３Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ３Ｂへ電流が供給され、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子３Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置３において、映像信号に基づく映像表示がなされる。
【０１２９】
（表示装置の構成例１）
ここで、図２０は、上記した表示装置３の構成例１に係る表示装置（表示装置３−１）の断面構成を表したものである。この表示装置３−１は、図中に示したように、有機ＥＬ素子３Ｄからの表示光（発光光）Ｌoutが下面（基板１１側の面）側から出射される、下面発光型（いわゆるボトムエミッション型）の有機ＥＬ表示装置である。この表示装置３−１では、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂがそれぞれ、上記実施の形態等の薄膜トランジスタ（ここでは一例として、トップゲート型の薄膜トランジスタ１）により構成されている。また、これらの薄膜トランジスタ上には、画素間絶縁膜３４２、共通電極３６１および保護層３４３がこの順に設けられていると共に、封止用基板３７により封止されている。また、有機ＥＬ素子３Ｄにおいては、以下説明する画素電極と共通電極３６１との間に、発光層を含む有機層３５が設けられている。
【０１３０】
また、この表示装置３−１では、サンプリング用トランジスタ３Ａにおける酸化物半導体層１２（キャリア走行層１２１およびキャリア供給層１２２）が延伸することにより、保持容量素子３Ｃにおける一方の電極としても機能している。すなわち、酸化物半導体層１２における多層膜のうちの少なくとも１層（ここでは２層とも）が、保持容量素子３Ｃにおける電極を兼ねている。更に、駆動用トランジスタ３Ｂにおける酸化物半導体層１２のうちのキャリア走行層１２１が選択的に延伸することにより、有機ＥＬ素子３Ｄにおける画素電極としても機能している。すなわち、酸化物半導体層１２における多層膜のうちの少なくとも１層（ここではキャリア走行層１２１のみ）が、表示素子としての有機ＥＬ素子３Ｄにおける画素電極を兼ねている。
【０１３１】
なお、ゲート電極１４１とソース・ドレイン電極１６Ａ，１６Ｂとにより挟まれた領域の層間絶縁膜３４１（１５）をも、保持容量として付加するようにしてもよい。また、発光部（有機ＥＬ素子３Ｄ）における画素電極については、酸化物半導体層１２のうちの１層のみ（ここではキャリア走行層１２１）を残すことにより、発光部の透過率を向上させることができる。例えば、ソース・ドレイン電極１６Ａ，１６Ｂについては、燐酸，硝酸，酢酸からなる混酸によりエッチングが可能なモリブデンとアルミニウムとの積層構造を用いて形成し、キャリア供給層１２２を例えばＩＧＺＯ、キャリア走行層１２１を例えばＩＴＯにより形成する。これにより、ソース・ドレイン電極１６Ａ，１６Ｂのパターニング時に、キャリア供給層１２２の除去も同時に行うことができる。あるいは、画素間絶縁膜３４２のパターニング形成時に、キャリア供給層１２２をエッチングにより除去してもよい。
【０１３２】
このような構成の表示装置３−１では、上記実施の形態等の薄膜トランジスタの形成順序を以下のようにすることにより、５回のマスク露光によってＴＦＴ基板を作製することが可能である。
（１）キャリア走行層１２１およびキャリア供給層１２２のパターニング形成
（２）ゲート電極１４１およびゲート絶縁膜１３１の一括パターニング形成
（３）層間絶縁膜３４１（１５）のパターニング形成
（４）ソース・ドレイン電極１６Ａ，１６Ｂおよび配線（信号線ＤＴＬおよび電源線ＤＳＬ）の形成
（５）画素間絶縁膜３４２の形成
【０１３３】
（表示装置の構成例２）
図２１は、上記した表示装置３の構成例２に係る表示装置（表示装置３−２）の断面構成を表したものである。この表示装置３−２は、図中に示したように、有機ＥＬ素子３Ｄからの表示光（発光光）Ｌoutが上面（封止用基板３７側の面）側から出射される、上面発光型（いわゆるトップエミッション型）の有機ＥＬ表示装置である。この表示装置３−２では、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂがそれぞれ、上記実施の形態等の薄膜トランジスタ（ここでは一例として、トップゲート型の薄膜トランジスタ１）により構成されている。また、これらの薄膜トランジスタ上には、平坦化膜３４４、画素電極３６２、画素間絶縁膜３４２、共通電極３６１および保護層３４３がこの順に設けられていると共に、封止用基板３７により封止されている。また、有機ＥＬ素子３Ｄにおいては、画素電極３６２と共通電極３６１との間に、発光層を含む有機層３５が設けられている。
【０１３４】
また、この表示装置３−２では、駆動用トランジスタ３Ｂにおける酸化物半導体層１２（キャリア走行層１２１およびキャリア供給層１２２）が延伸することにより、保持容量素子３Ｃにおける一方の電極としても機能している。すなわち、酸化物半導体層１２における多層膜のうちの少なくとも１層（ここでは２層とも）が、保持容量素子３Ｃにおける電極を兼ねている。なお、ゲート電極１４１とソース・ドレイン電極１６Ａ，１６Ｂとにより挟まれた領域の層間絶縁膜３４１（１５）をも、保持容量として付加するようにしてもよい。
【０１３５】
このような構成の表示装置３−２では、上記実施の形態等の薄膜トランジスタの形成順序を以下のようにすることにより、７回のマスク露光によってＴＦＴ基板を作製することが可能である。
（１）キャリア走行層１２１およびキャリア供給層１２２のパターニング形成
（２）ゲート電極１４１およびゲート絶縁膜１３１の一括パターニング形成
（３）層間絶縁膜３４１（１５）のパターニング形成
（４）ソース・ドレイン電極１６Ａ，１６Ｂおよび配線（信号線ＤＴＬおよび電源線ＤＳＬ）の形成
（５）平坦化膜３４４のパターニング形成
（６）共通電極３６１のパターニング形成
（７）画素間絶縁膜３４２の形成
【０１３６】
（表示装置の構成例３）
図２２は、上記した表示装置３の構成例３に係る表示装置（表示装置３−３）の断面構成を表したものである。この表示装置３−３もまた、図中に示したように、有機ＥＬ素子３Ｄからの表示光（発光光）Ｌoutが上面（封止用基板３７側の面）側から出射される、上面発光型（いわゆるトップエミッション型）の有機ＥＬ表示装置である。この表示装置３−３では、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂがそれぞれ、上記実施の形態等の薄膜トランジスタ（ここでは一例として、ボトムゲート型の薄膜トランジスタ１Ｆ）により構成されている。また、これらの薄膜トランジスタ上には、平坦化膜３４４、画素電極３６２、画素間絶縁膜３４２、共通電極３６１および保護層３４３がこの順に設けられていると共に、封止用基板３７により封止されている。また、有機ＥＬ素子３Ｄにおいては、画素電極３６２と共通電極３６１との間に、発光層を含む有機層３５が設けられている。
【０１３７】
ここで、図中には示していないが、サンプリング用トランジスタ３Ａまたは駆動用トランジスタ３Ｂにおける酸化物半導体層１２（キャリア走行層１２１およびキャリア供給層１２２の少なくとも一方）が延伸することにより、保持容量素子３Ｃにおける一方の電極としても機能するようにしてもよい。すなわち、酸化物半導体層１２における多層膜のうちの少なくとも１層が、保持容量素子３Ｃにおける電極を兼ねているようにしてもよい。また、平坦化膜３４４とソース・ドレイン電極１６Ａ，１６Ｂによって挟まれるように、層間絶縁膜を挿入するようにしてもよい。
【０１３８】
［電子機器］
次に、上記した表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１３９】
（モジュール）
上記表示装置は、例えば図２３に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【０１４０】
（適用例１）
図２４は、上記表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が上記表示装置により構成されている。
【０１４１】
（適用例２）
図２５は、上記表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記表示装置により構成されている。
【０１４２】
（適用例３）
図２６は、上記表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記表示装置により構成されている。
【０１４３】
（適用例４）
図２７は、上記表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が上記表示装置により構成されている。
【０１４４】
（適用例５）
図２８は、上記表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置により構成されている。
【０１４５】
＜その他の変形例＞
以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【０１４６】
例えば、上記実施の形態等では、酸化物半導体層がシングルヘテロ構造（２層構造）からなる場合について説明したが、この場合には限られず、例えば酸化物半導体層がダブルヘテロ構造等（３層以上の構造）となっていてもよい。
【０１４７】
また、上記適用例では、本発明の薄膜トランジスタの表示装置への適用例として、有機ＥＬ素子を用いて構成された表示装置（有機ＥＬ表示装置）を挙げて説明したが、この場合には限られない。すなわち、本発明の薄膜トランジスタは、有機ＥＬ表示装置以外の他の種類の表示装置（例えば、表示素子として液晶素子を用いて構成された液晶表示装置や、表示素子として発光ダイオード（ＬＥＤ；Light Emitting Diode）を用いて構成されたＬＥＤ表示装置など）にも適用することが可能である。
【０１４８】
更に、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【符号の説明】
【０１４９】
１，１Ａ〜１Ｉ…薄膜トランジスタ、１１…基板、１２，１２Ａ〜１２Ｃ，１２Ｈ，１２Ｉ…酸化物半導体層、１２ＳＤ…ソース・ドレイン領域、１２０…低抵抗化層、１２１，１２３…キャリア走行層、１２２，１２４…キャリア供給層、１３１，１３２…ゲート絶縁膜、１４１，１４２…ゲート電極、１５…層間絶縁膜、１６Ａ，１６Ｂ…ソース・ドレイン電極、１７…低抵抗層、１８…チャネル保護膜、３，３−１〜３−３…表示装置、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量素子、３Ｄ…有機ＥＬ素子（有機電界発光素子）、３Ｈ…接地配線、３０…表示領域、３１…水平セレクタ、３２…ライトスキャナ、３３…電源スキャナ、３４１…層間絶縁膜、３４２…画素間絶縁膜、３４３…保護層、３４４…平坦化膜、３５…有機層、３６１…共通電極、３６２…画素電極、３７…封止用基板、４０…画素回路、ＥF…フェルミエネルギー、Ｅｃ０，Ｅｃ１〜Ｅｃ４…伝導帯下端準位、Ｅｖ０，Ｅｖ１〜Ｅｖ４…価電子帯上端準位、ｅ…電子、ｈ…ホール、ＰＸＬＣ…画素、ＤＴＬ…信号線、ＷＳＬ…走査線、ＤＳＬ…電源線、Ｌout…表示光（発光光）。
【技術分野】
【０００１】
本発明は、酸化物半導体層を用いた薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器に関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイなどのフラットパネルディスプレイでは、駆動素子として、薄膜トランジスタ（ＴＦＴ）が広く実用化されている。この薄膜トランジスタは、ガラス基板上にアモルファス（非晶質）シリコン（Ｓｉ）または多結晶シリコンなどの半導体材料を用いて作製されるのが一般的である。
【０００３】
アモルファスシリコンを用いた薄膜トランジスタは、大面積（大型）の基板に対応しやすい反面、その電界効果移動度（キャリアの移動度）が低いという特徴がある。一方、多結晶シリコンを用いた薄膜トランジスタは、逆に、その電界効果移動度が高いものの、大面の積基板に適応しにくいという特徴がある。
【０００４】
これに対して、酸化亜鉛（ＺｎＯ）または酸化インジウム・ガリウム・亜鉛（ＩｎＧａＺｎＯ）等の酸化物半導体は、低温成膜が可能であり、かつ優れた半導体特性を示すことが知られている。そのため、近年では、アクティブマトリクス型のフラットパネルディスプレイにおける薄膜トランジスタへの応用が盛んに研究されている（例えば、特許文献１〜７および非特許文献１参照）。
【０００５】
このような酸化物半導体を用いた薄膜トランジスタは、従来のアモルファスシリコンを用いた薄膜トランジスタと比べて１０倍以上の電子移動度を示し、かつ良好なオフ特性を示す。したがって、酸化物半導体を用いた薄膜トランジスタは、大画面、高精細および高フレームレートの液晶ディスプレイや、有機ＥＬディスプレイ向けの応用が渇望されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２７２４２７号公報
【特許文献２】特開２０１０−５６５４６号公報
【特許文献３】特開２００６−１６５２２７号公報
【特許文献４】特開２０１０−７４０６１号公報
【特許文献５】特開２００７−２２０８１６号公報
【特許文献６】特開２００７−２５０９８３号公報
【特許文献７】特開２００９−２７８１１５号公報
【非特許文献】
【０００７】
【非特許文献１】JOURNAL OF DISPLAY TECHNOLOGY vol５, No.１２, ２００９
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、フラットパネルディスプレイにおいて更なる高性能化を図るため、このような酸化物半導体をチャネル層として用いた薄膜トランジスタにおいても、キャリアの移動度の更なる向上が求められている。
【０００９】
また、高性能化を目的として、薄膜トランジスタの動作速度を高めるためには、上記したようなキャリアの高移動度化に加え、酸化物半導体層におけるソース・ドレイン領域とゲート電極との重畳部に生じる寄生容量を低減することも必要である。
【００１０】
ここで、上記特許文献１〜４では、裏面露光を用いた自己整合的なパターン形成を行うことにより、マスク露光のあわせずれを見込む必要がなくなる分、寄生容量の低減を実現しようとしている。また、上記特許文献５〜７では、いわゆるトップゲート型の薄膜トランジスタにおいて、ゲート電極をマスクにしてソース・ドレイン領域の低抵抗化を自己整合的に行う手法が提案されている。これらのうち、特に特許文献７には、ソース・ドレイン領域とチャネル部の間に、中間的な抵抗領域（いわゆるＬＤＤ（Lightly Doped Drain）領域）を形成する手法（ＬＤＤ構造）についても開示されている。
【００１１】
ところが、特許文献１〜４のように裏面露光を用いた自己整合的なパターン形成を行った場合、裏面露光の際の光の回折現象に起因して、実際には、ソース・ドレイン領域とゲート電極との間に重畳部が生じてしまい、寄生容量の低減が困難である。
【００１２】
また、特許文献５〜７の手法では、プラズマ照射により低抵抗化したソース・ドレイン領域をソース・ドレイン電極として用いるためには、ソース・ドレイン領域の抵抗率をチャネル部の１／１０００程度に低抵抗化することが求められる。これを達成するため、水素ガスまたはアルゴンガス等を用いたプラズマ照射を行うと、低抵抗化領域が、低抵抗化のマスクとなる領域またはゲート電極の下部にも一部回り込むという問題がある。これはすなわち、ソース・ドレイン領域とゲート電極との重畳（オーバーラップ）による寄生容量を生むことになる。なお、上記非特許文献１には、マスクとなるパターン端から最大で約２μｍ程度の内側まで、低抵抗領域が拡散するという報告がなされている。
【００１３】
このように、自己整合的なパターン形成によってソース・ドレイン領域とゲート電極とが近接するようにする場合、これらが互いに離隔するように形成する場合と比べ、チャネルに対するアクセス抵抗を低減させてキャリアの移動度を向上させることができるものの、寄生容量が形成されてしまう。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させることが困難であり、トランジスタの動作速度を十分に高めることができない。
【００１４】
一方、上記したＬＤＤ構造を採用した場合、ソース・ドレイン領域とゲート電極との重畳を回避しつつ、ＬＤＤ領域の存在によってチャネルに対するアクセス抵抗を低減することができる。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させ、トランジスタの動作速度を高めることが可能であると思われる。しかしながら、ＬＤＤ構造のような複雑な構造を形成する必要があることから、製造コストが高くなってしまうことになる。
【００１５】
本発明はかかる問題点に鑑みてなされたもので、その目的は、トランジスタの動作速度を簡易に向上させることが可能な薄膜トランジスタ、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の薄膜トランジスタは、ゲート電極と、チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、ゲート電極と酸化物半導体層との間に設けられたゲート絶縁膜と、ソース・ドレインとなる一対の電極とを備え、酸化物半導体層におけるソース・ドレイン領域とゲート電極の形成領域とが、互いに離隔しているものである。ここで、上記キャリア供給層における半導体層の伝導帯下端準位もしくは価電子帯上端準位が、上記キャリア走行層における半導体層の伝導帯下端準位もしくは価電子帯上端準位よりもエネルギー的に高くなっているようにするのが好ましい。
【００１７】
本発明の表示装置は、表示素子と、この表示素子を駆動するための上記本発明の薄膜トランジスタとを備えたものである。
【００１８】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【００１９】
本発明の薄膜トランジスタ、表示装置および電子機器では、酸化物半導体層において、キャリア供給層からキャリア走行層へとキャリアが供給され、このキャリア走行層内におけるキャリア供給層との界面近傍の領域に、キャリアが蓄積される。したがって、キャリア走行層がチャネルとして機能する際に、キャリアがこの領域内をほぼ２次元的に走行するようになるため、チャネル（酸化物半導体層）内をキャリアが３次元的に走行する従来と比べ、キャリアに対する走行散乱が抑えられる。また、キャリアはキャリア供給層から供給されることから、キャリア走行層自体のキャリア濃度は低く抑えることができるようになり、その観点からも、酸化物半導体層が単一の層からなる従来と比べ、イオン化ドナーやイオン化アクセプタによるキャリアに対する走行散乱が抑えられる。更に、従来のような複雑な構造（例えば、ＬＤＤ構造）を形成することなく、チャネルに対するアクセス抵抗が低減される。加えて、酸化物半導体層におけるソース・ドレイン領域とゲート電極の形成領域とが互いに離隔している（重なり合っていない，オーバーラップしていない）ことにより、酸化物半導体層におけるソース・ドレイン領域、ゲート絶縁膜およびゲート電極からなる寄生容量の形成が回避される。
【発明の効果】
【００２０】
本発明の薄膜トランジスタ、表示装置および電子機器によれば、酸化物半導体層を、チャネルを構成するキャリア走行層とキャリア供給層とを含む多層膜により構成するようにしたので、従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができる。また、酸化物半導体層におけるソース・ドレイン領域とゲート電極の形成領域とが互いに離隔しているようにしたので、上記のようにしてチャネルに対するアクセス抵抗を低減しつつ、寄生容量の形成を回避することができる。よって、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図２】図１に示した薄膜トランジスタにおけるエネルギーバンド構造例を表す図である。
【図３】図１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図４】比較例１に係る薄膜トランジスタの断面構成およびエネルギーバンド構造例を表す図である。
【図５】比較例２および比較例３に係る薄膜トランジスタの構成を表す断面図である。
【図６】第１の実施の形態に係る実施例および比較例１におけるゲート−ソース間電圧とドレイン電流との関係を表す特性図である。
【図７】変形例１に係る薄膜トランジスタの構成を表す断面図である。
【図８】変形例２に係る薄膜トランジスタの断面構成およびエネルギーバンド構造例を表す図である。
【図９】第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１０】図９に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１１】第３の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１２】図１１に示した薄膜トランジスタの製造方法を工程順に表す断面図である。
【図１３】図１２に続く工程を表す断面図である。
【図１４】第４の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１５】変形例３に係る薄膜トランジスタの構成を表す断面図である。
【図１６】第５の実施の形態に係る薄膜トランジスタの構成を表す断面図である。
【図１７】変形例４および変形例５に係る薄膜トランジスタにおけるエネルギーバンド構造例を表す図である。
【図１８】各実施の形態および各変形例に係る薄膜トランジスタを備えた表示装置の構成例を表すブロック図である。
【図１９】図１８に示した画素の詳細構成例を表す回路図である。
【図２０】図１８および図１９に示した表示装置の一構成例を表す断面図である。
【図２１】図１８および図１９に示した表示装置の他の構成例を表す断面図である。
【図２２】図１８および図１９に示した表示装置の他の構成例を表す断面図である。
【図２３】図１８および図１９に示した表示装置を含むモジュールの概略構成を表す平面図である。
【図２４】図１８および図１９に示した表示装置の適用例１の外観を表す斜視図である。
【図２５】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２６】適用例３の外観を表す斜視図である。
【図２７】適用例４の外観を表す斜視図である。
【図２８】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（キャリア供給層，キャリア走行層を含むトップゲート型の例１）
２．第１の実施の形態の変形例
変形例１（ソース・ドレイン領域を低抵抗化層とした例）
変形例２（キャリア供給層，キャリア走行層の積層順を逆にした例）
３．第２の実施の形態（トップゲート型の例２：キャリア走行層をゲート電極の形成領域に選択的に設けた例）
４．第３の実施の形態（低抵抗層を更に設けた例）
５．第４の実施の形態（キャリア供給層，キャリア走行層を含むボトムゲート型の例１）
６．第４の実施の形態の変形例
変形例３（ボトムゲート型の例２：チャネル保護膜を層間絶縁膜と兼用させた例）
７．第５の実施の形態（キャリア供給層，キャリア走行層を含むデュアルゲート型の例）
８．各実施の形態および各変形例に共通の変形例
変形例４，５（キャリアとして正孔（ホール）を用いた例）
９．適用例（表示装置および電子機器への適用例）
１０．その他の変形例
【００２３】
＜第１の実施の形態＞
［薄膜トランジスタ１の断面構成］
図１は、本発明の第１の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１）の断面構成を表したものである。この薄膜トランジスタ１は、基板１１上に、酸化物半導体層１２、ゲート絶縁膜１３１およびゲート電極１４１をこの順に備えている。すなわち、薄膜トランジスタ１は、いわゆるトップゲート型（スタガー構造）の薄膜トランジスタである。この薄膜トランジスタ１はまた、層間絶縁膜１５と、一対のソース・ドレイン電極１６Ａ，１６Ｂ（一対の電極）とを備えている。また、薄膜トランジスタ１は、後述するように、キャリアとして電子を用いたものとなっている。
【００２４】
基板１１は、例えばシリコン基板であるが、その他、合成石英、ガラス、金属、樹脂または樹脂フィルムなどの材料からなるものでもよい。なお、この基板１１と酸化物半導体１２および層間絶縁膜１５との間に、例えばシリコン（Ｓｉ）を含む絶縁膜材料からなる絶縁層（図示せず）が、下地層として設けられているようにしてもよい。これにより、金属元素等の不純物が基板１１から酸化物半導体層１２へ向けて拡散するのが防止される。
【００２５】
（酸化物半導体層１２）
酸化物半導体層１２は、例えば、ＭＯ（Ｍは、Ａｌ，Ｇａ，Ｉｎ，Ｚｎ，Ｓｎ，Ｔｉのうちの少なくとも１種）を主成分として含んだものである。
【００２６】
この酸化物半導体層１２は、基板１１側から順に、キャリア走行層１２１およびキャリア供給層１２２が積層された多層膜（２層構造）により構成されている（変調ドープ構造）。言い換えると、酸化物半導体層１２は、キャリア供給層１２２およびキャリア走行層１２１を１層ずつ有するシングルへテロ（ＳＨ）構造を用いて構成されている。なお、これらの多層膜のうちの少なくとも１層は、非晶質（アモルファス）半導体あるいは多結晶半導体により構成されているのが好ましい。例えば、非晶質のＩｎＧａＺｎＯ4を用いた場合、非晶質相にも関わらず、キャリアの移動度が１０ｃｍ2／Ｖ・ｓ程度と高い値を示すからである。
【００２７】
キャリア供給層１２２は、以下説明するキャリア走行層１２１に対してキャリア（ここでは電子）を供給する役割を担う酸化物半導体層であり、その厚みは１０〜１００ｎｍ程度となっている。このキャリア供給層１２２を構成する酸化物半導体としては、例えば、ＡｌxＧａyＩｎzＯ1.5x+1.5y+1.5z（ｘ，ｙ，ｚ：整数）や、ＧａxＩｎyＺｎzＯ1.5x+1.5y+z（ｘ，ｙ，ｚ：整数）などが挙げられる。なお、キャリア供給層１２２における酸化物半導体のキャリア濃度は、例えば１０18〜１０20ｃｍ-3程度となるように、成膜時の酸素分圧が調整されるようになっている。
【００２８】
キャリア走行層１２１は、上記キャリア供給層１２２から供給されるキャリア（電子）がソース・ドレイン電極１６Ａ，１６Ｂ間で走行するための酸化物半導体層である。すなわち、このキャリア走行層１２１では、詳細は後述するが、キャリア供給層１２２との界面近傍の領域に、薄膜トランジスタ１におけるチャネルが形成される（チャネルを構成する）ようになっており、その厚みは１０〜１００ｎｍ程度となっている。キャリア走行層１２１を構成する酸化物半導体としては、例えば、ＡｌxＧａyＩｎzＯ1.5x+1.5y+1.5z（ｘ，ｙ，ｚ：整数）や、Ｉｎ2Ｏ3、ＧａxＩｎyＺｎzＯ1.5x+1.5y+z（ｘ，ｙ，ｚ：整数）などが挙げられる。なお、キャリア走行層１２１における酸化物半導体のキャリア濃度は、例えば１０14〜１０15ｃｍ-3程度（ほぼ真性半導体となる濃度領域）と十分に低くなるように、成膜時の酸素分圧が調整されるようになっている。
【００２９】
ここで、本実施の形態の酸化物半導体層１２では、キャリア走行層１２１およびキャリア供給層１２２がともに、ソース・ドレイン電極１６Ａ，１６Ｂの形成領域に対応する一対のソース・ドレイン領域１２ＳＤを有している。換言すると、この酸化物半導体層１２では、キャリア走行層１２１およびキャリア供給層１２２がともに、ゲート電極１４１の形成領域から各ソース・ドレイン領域１２ＳＤにわたって形成されている。これらのソース・ドレイン領域１２ＳＤでは、詳細は後述するが、従来の単層からなる酸化物半導体層（後述する比較例１〜３の酸化物半導体層１０２，２０２，３０２等）と比べ、シート抵抗が低減されている。また、このソース・ドレイン領域１２ＳＤにおけるシート抵抗は、チャネル領域におけるシート抵抗よりも小さくなっているのが望ましい。例えば、ソース・ドレイン領域１２ＳＤにおけるシート抵抗が１０（ｋΩ／□）程度以下となれば、ソース・ドレイン領域１２ＳＤをソース・ドレイン電極（の一部）として用いることが可能となるからである。
【００３０】
本実施の形態の酸化物半導体層１２ではまた、図１に示したように、ソース・ドレイン領域１２ＳＤとゲート電極１４１の形成領域とが、互いに離隔している（重なり合っていない，オーバーラップしていない，重畳していない）。これにより、詳細は後述するが、所定の寄生容量の形成が回避されるようになっている。
【００３１】
次に、図２を参照して、酸化物半導体層１２のエネルギーバンド構造について説明する。図２は、酸化物半導体層１２付近の層構造（酸化物半導体層１２、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。この図において、「ＥF」はフェルミエネルギーを示している。また、「Ｅｖ０」，「Ｅｖ１」，「Ｅｖ２」はそれぞれ、ゲート絶縁膜１３１、キャリア走行層１２１およびキャリア供給層１２２における価電子帯上端準位を示している。「Ｅｃ０」，「Ｅｃ１」，「Ｅｃ２」はそれぞれ、ゲート絶縁膜１３１、キャリア走行層１２１およびキャリア供給層１２２における伝導帯下端準位を示している。「ｅ」は、キャリアとしての電子を模式的に示している。なお、これらの符号については、これ以降登場する他のエネルギーバンド構造においても同様となっている。
【００３２】
酸化物半導体層１２では、キャリア供給層１２２における半導体層の伝導帯下端準位Ｅｃ２が、キャリア走行層１２１における半導体層の伝導帯下端準位Ｅｃ１よりもエネルギー的に高くなるように設定されている（Ｅｃ２＞Ｅｃ１）。これにより、詳細は後述するが、キャリア供給層１２２からキャリア走行層１２１へと電子ｅが供給され、図２に示したように、このキャリア走行層１２１内におけるキャリア供給層１２２との界面近傍の領域に、電子ｅが蓄積されるようになっている。なお、ここでは、キャリア供給層１２２における価電子帯上端準位Ｅｖ２が、キャリア走行層１２１における価電子帯上端準位Ｅｖ１よりもエネルギー的に低くなっている（Ｅｖ２＜Ｅｖ１）が、価電子帯側のエネルギーバンド構造については、どのような構造となっていてもよい。
【００３３】
ゲート絶縁膜１３１は、例えばシリコンを含む絶縁膜材料からなる。このゲート絶縁膜１３１は、キャリア供給層１２２上のゲート電極１３の対向領域（形成領域）に設けられている。
【００３４】
ゲート電極１４１は、薄膜トランジスタ１に印加されるゲート電圧によって、酸化物半導体層１２中のチャネル部分のキャリア密度（ここでは、電子密度）を制御するための電極である。このゲート電極１４１は、例えば、厚みが５０ｎｍ程度のモリブデン（Ｍｏ）層と、厚みが４００ｎｍ程度のアルミニウム（Ａｌ）層もしくはアルミニウム合金層との２層構造となっている。なお、アルミニウム合金層としては、例えばアルミニウム−ネオジム合金層が挙げられる。
【００３５】
層間絶縁膜１５は、例えばシリコンを含む絶縁膜材料からなる。この層間絶縁膜１５は、ゲート電極１４１とソース・ドレイン電極１６Ａ，１６Ｂとの間等を互いに分離（絶縁）するための絶縁膜である。
【００３６】
ソース・ドレイン電極１６Ａ，１６Ｂはそれぞれ、例えばモリブデン，アルミニウム，チタン等の金属あるいはそれらの多層膜からなる。
【００３７】
［薄膜トランジスタ１の製造方法］
この薄膜トランジスタ１は、例えば次のようにして製造することができる。図３は、薄膜トランジスタ１を製造する工程の一例を、断面図で表したものである。
【００３８】
まず、図３（Ａ）に示したように、例えば絶縁性の表面を有する基板１１上の全面に、真空中において例えば、前述した材料からなる酸化物半導体のターゲットを用いたスパッタ法（例えば、ＤＣ／ＲＦスパッタ法）や、Pulsed Laser Deposition法により、酸化物半導体層１２を形成する。その際、キャリア走行層１２１およびキャリア供給層１２２の形成は、例えば、単一のスパッタ装置内においてターゲットを切り替え、成膜時の酸素分圧を調整することにより行う。なお、基板１１と酸化物半導体１２との間に、前述した下地層としての絶縁層を設ける場合には、例えば、ＣＶＤ（Chemical Vapor Deposition；化学気相成長）法を用いて、３００ｎｍ程度の厚みのＳｉＯx（シリコン酸化物）層を形成するようにすればよい。
【００３９】
そののち、同じく図３（Ａ）に示したように、酸化物半導体層１２上に、ゲート絶縁膜１３１およびゲート電極１４１をこの順に成膜してパターン形成する。具体的には、ゲート絶縁膜１３１は例えばプラズマＣＶＤ法により成膜し、ゲート電極１４１は例えばスパッタ法により成膜する。そして、フォトリソグラフィおよびドライエッチングにより、所望の形状にパターニングする。なお、ゲート絶縁膜１３１としては、例えば２００ｎｍ程度の厚みのシリコン酸化物を用いることができ、ゲート電極１４１としては、３００ｎｍ程度の厚みのアルミニウム膜と３０ｎｍ程度の厚みのチタン膜とを順に積層したものを用いることができる。この際、ゲート絶縁膜１３１は、例えば、ゲート電極１４１のエッチングと連続した一括ドライエッチングにより形成することができる。このとき、オーバーエッチング時間を調整して、キャリア走行層１２１およびキャリア供給層１２２のキャリア濃度（シートキャリア密度）が１０13ｃｍ-2以上程度となるように制御することが望ましい。
【００４０】
次に、図３（Ｂ）に示したように、フォトリソグラフィにてレジスト（感光性樹脂膜）をパターニングしたのち、例えば塩素ガスを用いたドライエッチングを行うことにより、酸化物半導体層１２を選択的に除去する（トランジスタごとの酸化物半導体層１２のアイソレーションを行う）。
【００４１】
次いで、図３（Ｃ）に示したように、層間絶縁膜１５を成膜してパターン形成する。具体的には、例えばプラズマＣＶＤ法を用いて、４００ｎｍ程度の厚みのシリコン酸化膜を成膜したのち、フォトリソグラフィおよびエッチングにより、所望の形状にパターニングする。このとき、キャリア走行層１２１およびキャリア供給層１２２のキャリア濃度（シートキャリア密度）が１０13ｃｍ-2以上程度となるように制御することが望ましい。また、層間絶縁膜１５のエッチングの際にドライエッチングを用いた場合、オーバーエッチング時に露出する酸化物半導体層１２を１０14ｃｍ-2程度のキャリア濃度（シートキャリア密度）まで低抵抗化することができる。
【００４２】
続いて、例えばスパッタ法を用いて成膜したのち、例えば、燐酸、硝酸および酢酸からなる混酸を用いたウェットエッチングを行うことにより、ソース・ドレイン電極１６Ａ，１６Ｂを形成する。このとき、ソース・ドレイン電極１６Ａ，１６Ｂとしては、３０ｎｍ程度の厚みのモリブデン（Ｍｏ）と、３００ｎｍ程度の厚みのアルミニウム（Ａｌ）と、３０ｎｍ程度の厚みのモリブデンとを順に積層したものを用いることができる。以上により、図１示したトップゲート型の薄膜トランジスタ１が完成する。
【００４３】
［薄膜トランジスタ１の作用・効果］
この薄膜トランジスタ１では、図示しない配線を介してゲート電極１４１に所定の閾値電圧Ｖth以上の電圧（ゲート−ソース間電圧ＶGS）が印加されると、酸化物半導体層１２内にチャネルが形成される。これにより、ソース・ドレイン電極１６Ａ，１６Ｂ間に電流（ドレイン電流ＩD）が流れ、トランジスタとして機能する。
【００４４】
ここで、図４〜図６を参照して、本実施の形態の薄膜トランジスタ１の特徴的部分の作用・効果について、比較例（比較例１〜３）と比較しつつ詳細に説明する。
【００４５】
（比較例１）
図４（Ａ）は、比較例１に係る従来の薄膜トランジスタ（薄膜トランジスタ１０１）の断面構成を表したものである。また、図４（Ｂ）は、この比較例１に係る薄膜トランジスタ１０１における酸化物半導体層１０２付近の層構造（酸化物半導体層１０２、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。なお、図４（Ｂ）において、「Ｅｖ１０２」，「Ｅｃ１０２」はそれぞれ、酸化物半導体層１０２における価電子帯上端準位および伝導帯下端準位を示している。
【００４６】
比較例１の薄膜トランジスタ１０１では、図４（Ａ）に示したように、本実施の形態の薄膜トランジスタ１における酸化物半導体層１２とは異なり、酸化物半導体層１０２が単一層により構成されている。すなわち、この比較例１の酸化物半導体層１０２は、層全体がチャネル層となっており、キャリアはこのチャネル層中のドナーから供給されるようになっている。
【００４７】
したがって、薄膜トランジスタ１０１では、図４（Ｂ）に示したように、チャネル層（酸化物半導体層１０２）内をキャリア（ここでは電子）が３次元的に走行することになる。すなわち、ソース・ドレイン電極１６Ａ，１６Ｂ間に沿った２次元方向に加え、酸化物半導体層１０２の厚み方向に沿ってもキャリアが走行する。このため、キャリアに対する走行散乱が大きくなり、その結果、比較例１の薄膜トランジスタ１０１ではキャリアの移動度が低くなってしまう。
【００４８】
また、この薄膜トランジスタ１０１では、図４（Ａ）に示したように、酸化物半導体層１０２における一対のソース・ドレイン領域１０２ＳＤとゲート電極１４１の形成領域とが、互いに離隔している。したがって、ソース・ドレイン電極１６Ａ，１６Ｂ間を走行する際のチャネルに対するアクセス抵抗が高くなってしまい、この観点からも、比較例１の薄膜トランジスタ１０１ではキャリアの移動度が低くなってしまうことになる。
【００４９】
（比較例２）
一方、図５（Ａ）に示した比較例２に係る従来の薄膜トランジスタ（薄膜トランジスタ２０１）では、例えば自己整合的なパターン形成によって、酸化物半導体層２０２におけるソース・ドレイン領域２０２ＳＤとゲート電極１４１の形成領域とが近接するようにしている。これにより、これらの領域が互いに離隔するように形成されている上記比較例１と比べ、チャネルに対するアクセス抵抗を低減することが可能となる。
【００５０】
ところが、この比較例２の薄膜トランジスタ２０１では、図５（Ａ）に示したように、実際には、ソース・ドレイン領域２０２ＳＤとゲート電極１４１の形成領域とが重畳（オーバーラップ）してしまう。そのため、この重畳領域（オーバーラップ領域）において、酸化物半導体層２０２、ゲート絶縁膜１３１およびゲート電極１４１からなる寄生容量が生じてしまう（形成されてしまう）。具体的には、例えば水素ガスまたはアルゴンガス等を用いたプラズマ照射を行ってソース・ドレイン領域２０２ＳＤの低抵抗化を行う場合、低抵抗化領域が、低抵抗化のマスクとなる領域またはゲート電極の下部にも一部回り込んでしまい、そのような重畳領域（寄生容量）が形成されてしまう。このことから、この比較例２では、キャリアの移動度向上と寄生容量の形成回避とを両立させることが困難であり、上記比較例１と同様にトランジスタの動作速度を十分に高めることができない。また、図示しないが、ボトムゲート型の薄膜トランジスタにおけるゲート電極をマスクに用いた裏面露光の際には、ソース・ドレイン電極またはチャネル保護膜を自己整合的に形成する場合、裏面露光の際の光の回折現象に起因して、ゲート電極とソース・ドレイン電極との重畳領域（寄生容量）が形成されてしまう。
【００５１】
（比較例３）
他方、図５（Ｂ）に示した比較例３に係る従来の薄膜トランジスタ（薄膜トランジスタ３０１）では、上記比較例１と同様に、酸化物半導体層３０２における一対のソース・ドレイン領域３０２ＳＤとゲート電極１４１の形成領域とが互いに離隔している。ただし、この比較例３では、一対のソース・ドレイン領域３０２ＳＤとゲート電極１４１の形成領域との間にそれぞれ、ＬＤＤ領域３０２が設けられている。このように、比較例３の薄膜トランジスタ３０１ではいわゆるＬＤＤ構造となっていることにより、ソース・ドレイン領域３０２ＳＤとゲート電極１４１の形成領域との重畳を回避しつつ、ＬＤＤ領域３０２ＳＤの存在によってチャネルに対するアクセス抵抗を低減することができる。すなわち、キャリアの移動度向上と寄生容量の形成回避とを両立させ、トランジスタの動作速度を高めることが可能であるとも思われる。
【００５２】
しかしながら、この比較例３の薄膜トランジスタ３０１では、ＬＤＤ構造という複雑な構造を形成する必要があることから、製造コストが高くなってしまうことになる。
【００５３】
このように上記比較例１〜３では、チャネルに対するアクセス抵抗を低減することによるキャリアの移動度向上と、寄生容量の形成回避とを、簡易な構造で両立させることが困難である。すなわち、トランジスタの動作速度を簡易に向上させることが困難である。
【００５４】
（本実施の形態）
これに対して、本実施の形態の薄膜トランジスタ１では、図１に示したように、酸化物半導体層１２が、キャリア供給層１２２およびキャリア走行層１２１からなる多層膜（２層構造）により構成されている。また、例えば図２に示したように、この酸化物半導体層１２において、キャリア供給層１２２における半導体層の伝導帯下端準位Ｅｃ２が、キャリア走行層１２１における半導体層の伝導帯下端準位Ｅｃ１よりもエネルギー的に高くなっている（Ｅｃ２＞Ｅｃ１）。これにより、酸化物半導体層１２において、キャリア供給層１２２からキャリア走行層１２１へと電子ｅが供給され、図２に示したように、このキャリア走行層１２１内におけるキャリア供給層１２２との界面近傍の領域に、電子ｅが蓄積されるようになる。言い換えると、酸化物半導体層１２では、電子ｅを供給する領域（キャリア供給層１２２）と、電子ｅが実際に走行する領域（キャリア走行層１２１内におけるキャリア供給層１２２との界面近傍の領域）とが、厚み方向に沿って空間的に分離される。
【００５５】
したがって、本実施の形態の薄膜トランジスタ１では、キャリア走行層１２１がチャネルとして機能する際に、上記した界面近傍の領域内を電子ｅがほぼ２次元的に走行するようになる。すなわち、上記比較例１とは異なり、ソース・ドレイン電極１６Ａ，１６Ｂ間に沿った２次元方向にほぼ限定されて、電子ｅが走行することになる（酸化物半導体層１２の厚み方向に沿っては、電子ｅはほとんど走行しない）。よって、この薄膜トランジスタ１では、チャネル層（酸化物半導体層１０２，２０２，３０２）内をキャリアが３次元的に走行する上記比較例１〜３と比べ、電子ｅに対する走行散乱が抑えられる。
【００５６】
また、本実施の形態の薄膜トランジスタ１では、上記したように電子ｅはキャリア供給層１２２から供給されることから、キャリア走行層１２１自体のキャリア濃度は低く抑えることができる（例えば、ほぼ真性半導体の濃度領域とすることができる）。したがって、キャリアが実際に走行する領域でのドナー濃度を著しく低く設定することができるため、その観点からも、この薄膜トランジスタ１では、酸化物半導体層１０２，２０２，３０２が単一層となっている上記比較例１〜３と比べ、イオン化ドナーによる電子ｅに対する走行散乱が抑えられることになる。
【００５７】
ここで、図６は、本実施の形態に係る実施例（ただし、ここではボトムゲート型の薄膜トランジスタでの実施例）および上記比較例１おける、ゲート−ソース間電圧ＶGSとドレイン電流ＩDとの関係を表したものである。実施例における酸化物半導体層１２では、キャリア走行層１２１としてＧａＩｎＺｎＯ4を、キャリア供給層１２２としてｎ−ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）を、それぞれ用いた。また、比較例１における酸化物半導体層１０２としては、ＧａＩｎＺｎＯ4の単層構造を用いた。なお、実施例および比較例１のいずれにおいても、熱酸化法により形成された下地層（シリコン酸化膜）を有するｎ型Ｓｉ基板を用い、キャリア（電子）の移動度μについては、図６中のＩD−ＶGS曲線により求めた。
【００５８】
この図６により、比較例１と比べて実施例では、高い電子の移動度を示していることが分かる。具体的には、比較例１では、μ＝８（ｃｍ2／Ｖ・ｓ）程度となっているのに対し、実施例では、μ＝２０（ｃｍ2／Ｖ・ｓ）程度となっている。このことから、上記したように、本実施の形態（実施例）では比較例１と比べて電子に対する走行散乱が抑えられる結果、電子の移動度が向上していることが確認された。
【００５９】
更に、本実施の形態の薄膜トランジスタ１では、図１に示したように、酸化物半導体層１２における一対のソース・ドレイン領域１２ＳＤと、ゲート電極１４１の形成領域とが、互いに離隔している。これにより、上記比較例２とは異なり、酸化物半導体層１２（ソース・ドレイン領域１２ＳＤ）、ゲート絶縁膜１３１およびゲート電極１４１からなる寄生容量の形成が回避される。
【００６０】
加えて、この薄膜トランジスタ１では、上記のようにキャリア走行層１２１およびキャリア供給層１２２からなる酸化物半導体層１２において、チャネルに対するアクセス抵抗が低減されることから、上記比較例３のような複雑な構造（ＬＤＤ構造）が不要となり、簡易な構造で済む。
【００６１】
以上のように本実施の形態では、酸化物半導体層１２を、チャネルを構成するキャリア走行層１２１とキャリア供給層１２２とを含む多層膜により構成するようにしたので、従来のような複雑な構造を形成することなく、キャリアに対する走行散乱およびチャネルに対するアクセス抵抗を抑えてキャリアの移動度を向上させることができる。また、酸化物半導体層１２におけるソース・ドレイン領域１２ＳＤとゲート電極１４１の形成領域とが互いに離隔しているようにしたので、上記のようにしてチャネルに対するアクセス抵抗を低減しつつ、寄生容量の形成を回避することができる。よって、簡易な構造にも関わらず、キャリア（電子）の移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることが可能となる。
【００６２】
また、酸化物半導体層１２全体としてのキャリア濃度を、キャリア供給層１２２の位置や厚み、ドナーもしくはアクセプタの濃度などによって制御することができるため、従来の単層チャネル構造の場合とは異なり、精密な酸素分圧制御が不要となる。よって、従来と比べてトランジスタ特性のばらつき（基板面上での面内ばらつきや製造ロットごとのばらつき）を抑えることができ、ひいては製造の際の歩留りを向上させることが可能となる。
【００６３】
更に、このような多層膜構造の酸化物半導体層１２を形成する際には、例えば、単一のスパッタ装置内においてターゲットを切り替える（成膜時の酸素分圧を調整する）だけで済むため、従来の単層構造の製造プロセスに与える影響は小さく、製造コスト上昇を最小限に抑えることができる。
【００６４】
＜第１の実施の形態の変形例＞
続いて、上記第１の実施の形態の変形例（変形例１，２）について説明する。なお、第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００６５】
［変形例１］
図７は、変形例１に係る薄膜トランジスタ（薄膜トランジスタ１Ａ）の断面構成を表したものである。本変形例の薄膜トランジスタ１Ａは、上記第１の実施の形態の薄膜トランジスタ１において、酸化物半導体層１２の代わりに酸化物半導体層１２Ａを備えたものであり、他の構成は同様となっている。
【００６６】
酸化物半導体層１２Ａは、これまで説明したキャリア走行層１２１およびキャリア供給層１２２に加え、低抵抗化層１２０を有している。この低抵抗化層１２０は、キャリア走行層１２１およびキャリア供給層１２２における一対のソース・ドレイン領域１２ＳＤをそれぞれ低抵抗化することにより形成されたものである。すなわち、この酸化物半導体層１２Ａにおけるソース・ドレイン領域１２ＳＤは、低抵抗化層１２０となっている。このような低抵抗化の処理は、例えば、プラズマＣＶＤ装置内における水素ガスやアルゴンガスを用いたプラズマ照射によって実現することが可能である。
【００６７】
このような構成により本変形例では、ソース・ドレイン領域１２ＳＤの抵抗率（アクセス抵抗）を、マスクを増加させることなく更に低減させることが可能となる。
【００６８】
［変形例２］
図８（Ａ）は、変形例２に係る薄膜トランジスタ（薄膜トランジスタ１Ｂ）の断面構成を表したものである。また、図８（Ｂ）は、この変形例２に係る薄膜トランジスタ１Ｂにおける酸化物半導体層１２Ｂ付近の層構造（酸化物半導体層１２Ｂ、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。
【００６９】
本変形例の薄膜トランジスタ１Ｂは、上記第１の実施の形態の薄膜トランジスタ１において、酸化物半導体層１２の代わりに酸化物半導体層１２Ｂを備えたものであり、他の構成は同様となっている。
【００７０】
具体的には、図８（Ａ）に示したように酸化物半導体層１２Ｂでは、酸化物半導体層１２と比較して、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆となっている。すなわち、本変形例の酸化物半導体層１２Ｂは、基板１１側から順に、キャリア供給層１２２およびキャリア走行層１２１が積層された多層膜（２層構造）により構成されている。言い換えると、この酸化物半導体層１２Ｂも酸化物半導体層１２と同様に、キャリア供給層１２２およびキャリア走行層１２１を１層ずつ有するシングルへテロ構造を用いて構成されている。
【００７１】
また、図８（Ｂ）に示したように、この薄膜トランジスタ１Ｂにおいても薄膜トランジスタ１と同様に、キャリア供給層１２２における半導体層の伝導帯下端準位Ｅｃ２が、キャリア走行層１５１における半導体層の伝導帯下端準位Ｅｃ１よりもエネルギー的に高くなるように設定されている（Ｅｃ２＞Ｅｃ１）。なお、この場合も、価電子帯側のエネルギーバンド構造については、どのような構造となっていてもよい。
【００７２】
このような構成により本変形例においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。なお、本変形例においても、上記変形例１と同様に、酸化物半導体層１２Ｂのソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしてもよい。
【００７３】
＜第２の実施の形態＞
続いて、本発明の第２の実施の形態について説明する。なお、上記第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００７４】
図９は、第２の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ｃ）の断面構成を表したものである。本実施の形態の薄膜トランジスタ１Ｃは、上記第１の実施の形態の薄膜トランジスタ１において、酸化物半導体層１２の代わりに酸化物半導体層１２Ｃを備えたものであり、他の構成は同様となっている。
【００７５】
酸化物半導体層１２Ｃは、上記変形例２の酸化物半導体層１２Ｂと同様に、基板１１側から順にキャリア供給層１２２およびキャリア走行層１２１が積層された多層膜（２層構造）により構成されている。ただし、この酸化物半導体層１２Ｃでは、これまで説明した酸化物半導体層１２，１２Ａ，１２Ｂとは異なり、キャリア走行層１２１がゲート電極１４１の形成領域にのみ設けられている。具体的には、キャリア供給層１２２は、ゲート電極１４１の形成領域から一対のソース・ドレイン領域１２ＳＤにわたって形成されている一方、キャリア走行層１２１は、ゲート電極１４１の形成領域に選択的に形成されている。
【００７６】
この薄膜トランジスタ１Ｃは、例えば次のようにして製造することができる。図１０は、薄膜トランジスタ１Ｃを製造する工程の一例を、断面図で表したものである。
【００７７】
まず、図１０（Ａ）に示したように、基板１１上の全面に、第１の実施の形態と同様の手法により、酸化物半導体層１２（キャリア供給層１２２，キャリア走行層１２１）と、ゲート絶縁膜１３１およびゲート電極１４１となる膜とを、この順に成膜する。
【００７８】
次いで、図１０（Ｂ）に示したように、キャリア走行層１２１、ゲート絶縁膜１３１およびゲート電極１４１をそれぞれ、同一形状となるように例えば一括してパターニングを行う。続いて、図１０（Ｃ）に示したように、キャリア供給層１２２を所望の形状にパターニングする。
【００７９】
次に、図１０（Ｄ）に示したように、第１の実施の形態と同様にして層間絶縁膜１５を成膜してパターン形成し、その後、ソース・ドレイン電極１６Ａ，１６Ｂを形成する。以上により、図９示したトップゲート型の薄膜トランジスタ１Ｃが完成する。
【００８０】
このような構成の本実施の形態においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【００８１】
なお、本実施の形態においても、上記変形例１と同様に、酸化物半導体層１２Ｃのソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしてもよい。
【００８２】
＜第３の実施の形態＞
続いて、本発明の第３の実施の形態について説明する。なお、上記第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００８３】
図１１は、第３の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ｄ）の断面構成を表したものである。本実施の形態の薄膜トランジスタ１Ｄは、上記第１の実施の形態の薄膜トランジスタ１において、以下説明する低抵抗層１７を更に備えたものであり、他の構成は同様となっている。
【００８４】
低抵抗層１７は、酸化物半導体層１２における少なくともソース・ドレイン領域１２ＳＤと、ソース・ドレイン電極１６Ａ，１６Ｂとの間に設けられている。具体的には、ここでは、酸化物半導体層１２上における、一対のソース・ドレイン領域１２ＳＤを含む領域（ゲート電極１４１の形成領域を除く領域）に設けられている。この低抵抗層１７は、キャリア走行層１２１およびキャリア供給層１２２と比べて抵抗率が低い材料（例えば、酸化物半導体や、金属等の導電体）からなる。
【００８５】
この薄膜トランジスタ１Ｄは、例えば次のようにして製造することができる。図１２および図１３は、薄膜トランジスタ１Ｄを製造する工程の一例を、断面図で表したものである。
【００８６】
まず、図１２（Ａ）に示したように、基板１１上に、酸化物半導体層１２（キャリア走行層１２１，キャリア供給層１２２）と、低抵抗層１７となる膜とを、この順に一括してパターニング形成する。
【００８７】
次いで、図１２（Ｂ）に示したように、ゲート絶縁膜１３１およびゲート電極１４１の形成領域を除く領域に、フォトレジスト膜１０をパターニング形成する。続いて、図１２（Ｃ）に示したように、このフォトレジスト膜１０を用いて、低抵抗層１７をパターニング形成する。
【００８８】
次に、図１３（Ａ）に示したように、フォトレジスト膜１０が残存した状態のまま、このフォトレジスト膜１０上の全面に、ゲート絶縁膜１３１およびゲート電極１４１となる膜を、この順に成膜する。
【００８９】
次いで、図１３（Ｂ）に示したように、例えばリフトオフ法を用いて、ゲート絶縁膜１３１およびゲート電極１４１をそれぞれ、一括して所望の形状にパターニング形成する。
【００９０】
次に、図１３（Ｃ）に示したように、第１の実施の形態と同様にして層間絶縁膜１５を成膜してパターン形成し、その後、ソース・ドレイン電極１６Ａ，１６Ｂを形成する。以上により、図１１示したトップゲート型の薄膜トランジスタ１Ｄが完成する。
【００９１】
このような構成の本実施の形態においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【００９２】
また、本実施の形態では低抵抗層１７を設けるようにしたので、ソース・ドレイン領域１２ＳＤの抵抗率を更に低減することが可能となる。
【００９３】
なお、本実施の形態においても、上記変形例１，２と同様に、酸化物半導体層１２のソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆になっているようにしてもよい。
【００９４】
＜第４の実施の形態＞
続いて、本発明の第４の実施の形態について説明する。なお、上記第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００９５】
図１４は、第４の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ｅ）の断面構成を表したものである。本実施の形態の薄膜トランジスタ１Ｅは、基板１１上に、ゲート電極１４２、ゲート絶縁膜１３２、酸化物半導体層１２およびチャネル保護膜１８をこの順に備えると共に、層間絶縁膜１５およびソース・ドレイン電極１６Ａ，１６Ｂを備えたものである。すなわち、本実施の形態の薄膜トランジスタ１Ｅは、これまで説明したトップゲート型（スタガー構造）の薄膜トランジスタとは異なり、いわゆるボトムゲート型（逆スタガー構造）の薄膜トランジスタとなっている。
【００９６】
ゲート電極１４２およびゲート絶縁膜１３２はそれぞれ、前述したゲート電極１４１およびゲート絶縁膜１３１と同様の材料からなる。
【００９７】
チャネル保護膜１８は、酸化物半導体層１２におけるチャネル領域を保護するためのものであり、例えばシリコンを含む絶縁膜材料からなる。
【００９８】
この薄膜トランジスタ１Ｅは、例えば次のようにして製造することができる。すなわち、まず、基板１１上にゲート電極１４２をパターニング形成したのち、このゲート電極１４２上の全面にゲート絶縁膜１３２を成膜する。そして、その後は第１の実施の形態と同様にして、酸化物半導体層１２、層間絶縁膜１５およびソース・ドレイン電極１６Ａ，１６Ｂを形成すると共に、例えばプラズマＣＶＤ法を用いてチャネル保護膜１８を形成する。以上により、図１４示したボトムゲート型の薄膜トランジスタ１Ｅが完成する。
【００９９】
本実施の形態においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【０１００】
なお、本実施の形態においても、上記変形例１，２と同様に、酸化物半導体層１２のソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆になっているようにしてもよい。
【０１０１】
＜第４の実施の形態の変形例＞
続いて、上記第４の実施の形態の変形例（変形例３）について説明する。なお、第４の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【０１０２】
［変形例３］
図１５は、変形例３に係る薄膜トランジスタ（薄膜トランジスタ１Ｆ）の断面構成を表したものである。本変形例の薄膜トランジスタ１Ｆは、上記第４の実施の形態の薄膜トランジスタ１において、チャネル保護膜１８を層間絶縁膜１５と兼用させた（チャネル保護膜１８の形成時に、層間絶縁膜も一括して形成するようにした）ものであり、他の構成は同様となっている。
【０１０３】
この薄膜トランジスタ１Ｆは、例えば次のようにして製造することができる。すなわち、ソース・ドレイン電極１６Ａ，１６Ｂと酸化物半導体層１２（キャリア供給層１２２）との接合が必要な箇所（ソース・ドレイン領域１２ＳＤ）のみ、チャネル保護膜１８を除去し、それ以外の領域にはチャネル保護膜１８が残存するように、マスクパターンを設定する。なお、それ以外は、上記第４の実施の形態と同様にして形成する。以上により、図１５示したボトムゲート型の薄膜トランジスタ１Ｆが完成する。
【０１０４】
このような構成により本変形例では、層間絶縁膜を形成せずとも、ゲート電極１４２とソース・ドレイン電極１６Ａ，１６Ｂと間の絶縁性を、２層の絶縁膜（ゲート絶縁膜１３２およびチャネル保護膜１８）によって高めることが可能となる。
【０１０５】
なお、本変形例においても、上記変形例１，２と同様に、酸化物半導体層１２のソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆になっているようにしてもよい。
【０１０６】
＜第５の実施の形態＞
続いて、本発明の第５の実施の形態について説明する。なお、上記第１および第４の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【０１０７】
図１６は、第５の実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１Ｇ）の断面構成を表したものである。本実施の形態の薄膜トランジスタ１Ｇは、基板１１上に、ゲート電極１４２（第２のゲート電極）、ゲート絶縁膜１３２（第２のゲート絶縁膜）、酸化物半導体層１２、ゲート絶縁膜１３１（第１のゲート絶縁膜）およびゲート電極１４１（第１のゲート電極）をこの順に備えている。この薄膜トランジスタ１Ｇはまた、層間絶縁膜１５およびソース・ドレイン電極１６Ａ，１６Ｂを備えている。すなわち、本実施の形態の薄膜トランジスタ１Ｇは、これまで説明したトップゲート型（スタガー構造）およびボトムゲート型（逆スタガー構造）の薄膜トランジスタとは異なり、いわゆるデュアルゲート型の薄膜トランジスタとなっている。
【０１０８】
この薄膜トランジスタ１Ｇは、例えば次のようにして製造することができる。すなわち、まず、第４の実施の形態と同様にして、基板１１上にゲート電極１４２をパターニング形成したのち、このゲート電極１４２上の全面にゲート絶縁膜１３２を成膜する。そして、その後は第１の実施の形態と同様にして、酸化物半導体層１２、ゲート絶縁膜１３１、ゲート電極１４１、層間絶縁膜１５およびソース・ドレイン電極１６Ａ，１６Ｂを形成する。以上により、図１６示したデュアルゲート型の薄膜トランジスタ１Ｇが完成する。
【０１０９】
本実施の形態においても、上記第１の実施の形態と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリアの移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【０１１０】
また、本実施の形態では、デュアルゲート型の構造としたので、トランジスタの閾値電圧を任意に調整することも可能となる。
【０１１１】
なお、本実施の形態においても、上記変形例１，２と同様に、酸化物半導体層１２のソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２１およびキャリア供給層１２２の積層順が逆になっているようにしてもよい。
【０１１２】
＜各実施の形態および各変形例に共通の変形例＞
続いて、これまで説明した第１〜第５の実施の形態および変形例１〜３に共通の変形例（変形例４，５）について説明する。なお、これらの実施の形態等における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【０１１３】
［変形例４，５］
図１７（Ａ）は、変形例４に係る薄膜トランジスタ（薄膜トランジスタ１Ｈ）における酸化物半導体層１２Ｈ付近の層構造（酸化物半導体層１２Ｈ、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。また、図１７（Ｂ）は、変形例５に係る薄膜トランジスタ（薄膜トランジスタ１Ｉ）における酸化物半導体層１２Ｉ付近の層構造（酸化物半導体層１２Ｉ、ゲート絶縁膜１３１およびゲート電極１４１）でのエネルギーバンド構造例を表したものである。
【０１１４】
これらの変形例４，５に係る薄膜トランジスタ１Ｈ，１Ｉはそれぞれ、これまで説明した薄膜トランジスタとは異なり、キャリアとして正孔（ホール）を用いたものとなっている。具体的には、これらの薄膜トランジスタ１Ｈ，１Ｉは、キャリアとして電子を用いた酸化物半導体層１２等の代わりに、キャリアとして正孔を用いた酸化物半導体層１２Ｈ，１２Ｉを設けたものに対応し、他の構成は上記実施の形態等と同様となっている。
【０１１５】
具体的には、図１７（Ａ）に示した変形例４に係る酸化物半導体層１２Ｈは、基板１１側から順に、キャリア走行層１２３およびキャリア供給層１２４が積層された多層膜（２層構造）により構成されている。一方、図１７（Ｂ）に示した変形例５に係る酸化物半導体層１２Ｉは、基板１１側から順に、キャリア供給層１２４およびキャリア走行層１２３が積層された多層膜（２層構造）により構成されている。すなわち、これらの酸化物半導体層１２Ｈ，１２Ｉはそれぞれ、キャリア供給層１２４およびキャリア走行層１２３を１層ずつ有するシングルへテロ構造を用いて構成されている。
【０１１６】
キャリア供給層１２４は、キャリア走行層１２３に対してキャリア（ここでは正孔）を供給する役割を担う酸化物半導体層である。このキャリア供給層１２４を構成する酸化物半導体としては、例えばＡｌxＣｕyＯ1.5x+0.5y（ｘ，ｙ：整数）などが挙げられる。
【０１１７】
キャリア走行層１２３は、上記キャリア供給層１２４から供給されるキャリア（正孔）がソース・ドレイン電極１６Ａ，１６Ｂ間で走行するための酸化物半導体層である。すなわち、このキャリア走行層１２３では、キャリア走行層１２１と同様に、キャリア供給層１２４との界面近傍の領域に、薄膜トランジスタ１Ｈ，１Ｉにおけるチャネルが形成される（チャネルを構成する）ようになっている。このようなキャリア走行層１２３を構成する酸化物半導体としては、例えば、Ｃｕ2ＯやＮｉＯなどが挙げられる。
【０１１８】
また、図１７（Ａ），（Ｂ）に示したように、変形例４，５に係る酸化物半導体層１２Ｈ，１２Ｉではそれぞれ、キャリア供給層１２４における半導体層の価電子帯上端準位Ｅｖ４が、キャリア走行層１２３における半導体層の価電子帯上端準位Ｅｖ３よりもエネルギー的に高くなるように設定されている（Ｅｖ４＞Ｅｖ３）。なお、この場合は、伝導帯側のエネルギーバンド構造については、どのような構造となっていてもよい。また、図中の符号「ｈ」は、キャリアとしての正孔を模式的に示している。
【０１１９】
このような構成により変形例４，５の薄膜トランジスタ１Ｈ，１Ｉでは、キャリア供給層１２４からキャリア走行層１２３へとキャリア（正孔ｈ）が供給され、このキャリア走行層１２３内におけるキャリア供給層１２４との界面近傍の領域に、正孔ｈが蓄積される。言い換えると、酸化物半導体層１２Ｈ，１２Ｉでは、正孔ｈを供給する領域（キャリア供給層１２４）と、正孔ｈが実際に走行する領域（キャリア走行層１２３内におけるキャリア供給層１２４との界面近傍の領域）とが、厚み方向に沿って空間的に分離される。
【０１２０】
したがって、変形例４，５においても、上記実施の形態等と同様の作用により同様の効果を得ることができる。すなわち、簡易な構造にも関わらず、キャリア（正孔）の移動度向上と寄生容量の形成回避とを両立させることができ、トランジスタの動作速度を簡易に向上させることができる。
【０１２１】
なお、これらの変形例４，５においても、上記変形例１，２と同様に、酸化物半導体層１２Ｈ，１２Ｉのソース・ドレイン領域１２ＳＤに低抵抗化層１２０を設けるようにしたり、キャリア走行層１２３およびキャリア供給層１２４の積層順が逆になっているようにしてもよい。
【０１２２】
＜適用例＞
続いて、上記第１〜第５の実施の形態および変形例１〜５に係る薄膜トランジスタ（薄膜トランジスタ１，１Ａ〜１Ｉ）の表示装置および電子機器への適用例について説明する。
【０１２３】
［表示装置］
図１８は、有機ＥＬディスプレイとして用いられる表示装置（有機ＥＬ素子を用いて構成された表示装置３）の構成例を表すものである。この表示装置３は、例えば、薄膜トランジスタ基板（前述した基板１１）上に、表示素子としての有機ＥＬ素子（有機電界発光素子）を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０を有している。この表示領域３０の周辺には、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。
【０１２４】
表示領域３０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）に対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ３１に接続され、この水平セレクタ３１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ３２に接続され、このライトスキャナ３２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ３３に接続され、この電源スキャナ３３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
【０１２５】
図１９は、画素ＰＸＬＣにおける回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子３Ｄを含む画素回路４０を有している。この画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量素子３Ｃと、有機ＥＬ素子３Ｄとを有するアクティブ型の駆動回路である。そして、これらのトランジスタ３Ａ，３Ｂは、上記実施の形態等の薄膜トランジスタ（薄膜トランジスタ１，１Ａ〜１Ｉ）により構成されている。
【０１２６】
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続されている。駆動用トランジスタ３Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子３Ｄのアノードに接続されている。また、この有機ＥＬ素子３Ｄのカソードは、接地配線３Ｈに接続されている。なお、この接地配線３Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に配置されている。
【０１２７】
サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子３Ｃに保持するものである。駆動用トランジスタ３Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子３Ｄへ供給するものである。有機ＥＬ素子３Ｄは、この駆動用トランジスタ３Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
【０１２８】
この表示装置３では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ３Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子３Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ３Ｂへ電流が供給され、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子３Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置３において、映像信号に基づく映像表示がなされる。
【０１２９】
（表示装置の構成例１）
ここで、図２０は、上記した表示装置３の構成例１に係る表示装置（表示装置３−１）の断面構成を表したものである。この表示装置３−１は、図中に示したように、有機ＥＬ素子３Ｄからの表示光（発光光）Ｌoutが下面（基板１１側の面）側から出射される、下面発光型（いわゆるボトムエミッション型）の有機ＥＬ表示装置である。この表示装置３−１では、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂがそれぞれ、上記実施の形態等の薄膜トランジスタ（ここでは一例として、トップゲート型の薄膜トランジスタ１）により構成されている。また、これらの薄膜トランジスタ上には、画素間絶縁膜３４２、共通電極３６１および保護層３４３がこの順に設けられていると共に、封止用基板３７により封止されている。また、有機ＥＬ素子３Ｄにおいては、以下説明する画素電極と共通電極３６１との間に、発光層を含む有機層３５が設けられている。
【０１３０】
また、この表示装置３−１では、サンプリング用トランジスタ３Ａにおける酸化物半導体層１２（キャリア走行層１２１およびキャリア供給層１２２）が延伸することにより、保持容量素子３Ｃにおける一方の電極としても機能している。すなわち、酸化物半導体層１２における多層膜のうちの少なくとも１層（ここでは２層とも）が、保持容量素子３Ｃにおける電極を兼ねている。更に、駆動用トランジスタ３Ｂにおける酸化物半導体層１２のうちのキャリア走行層１２１が選択的に延伸することにより、有機ＥＬ素子３Ｄにおける画素電極としても機能している。すなわち、酸化物半導体層１２における多層膜のうちの少なくとも１層（ここではキャリア走行層１２１のみ）が、表示素子としての有機ＥＬ素子３Ｄにおける画素電極を兼ねている。
【０１３１】
なお、ゲート電極１４１とソース・ドレイン電極１６Ａ，１６Ｂとにより挟まれた領域の層間絶縁膜３４１（１５）をも、保持容量として付加するようにしてもよい。また、発光部（有機ＥＬ素子３Ｄ）における画素電極については、酸化物半導体層１２のうちの１層のみ（ここではキャリア走行層１２１）を残すことにより、発光部の透過率を向上させることができる。例えば、ソース・ドレイン電極１６Ａ，１６Ｂについては、燐酸，硝酸，酢酸からなる混酸によりエッチングが可能なモリブデンとアルミニウムとの積層構造を用いて形成し、キャリア供給層１２２を例えばＩＧＺＯ、キャリア走行層１２１を例えばＩＴＯにより形成する。これにより、ソース・ドレイン電極１６Ａ，１６Ｂのパターニング時に、キャリア供給層１２２の除去も同時に行うことができる。あるいは、画素間絶縁膜３４２のパターニング形成時に、キャリア供給層１２２をエッチングにより除去してもよい。
【０１３２】
このような構成の表示装置３−１では、上記実施の形態等の薄膜トランジスタの形成順序を以下のようにすることにより、５回のマスク露光によってＴＦＴ基板を作製することが可能である。
（１）キャリア走行層１２１およびキャリア供給層１２２のパターニング形成
（２）ゲート電極１４１およびゲート絶縁膜１３１の一括パターニング形成
（３）層間絶縁膜３４１（１５）のパターニング形成
（４）ソース・ドレイン電極１６Ａ，１６Ｂおよび配線（信号線ＤＴＬおよび電源線ＤＳＬ）の形成
（５）画素間絶縁膜３４２の形成
【０１３３】
（表示装置の構成例２）
図２１は、上記した表示装置３の構成例２に係る表示装置（表示装置３−２）の断面構成を表したものである。この表示装置３−２は、図中に示したように、有機ＥＬ素子３Ｄからの表示光（発光光）Ｌoutが上面（封止用基板３７側の面）側から出射される、上面発光型（いわゆるトップエミッション型）の有機ＥＬ表示装置である。この表示装置３−２では、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂがそれぞれ、上記実施の形態等の薄膜トランジスタ（ここでは一例として、トップゲート型の薄膜トランジスタ１）により構成されている。また、これらの薄膜トランジスタ上には、平坦化膜３４４、画素電極３６２、画素間絶縁膜３４２、共通電極３６１および保護層３４３がこの順に設けられていると共に、封止用基板３７により封止されている。また、有機ＥＬ素子３Ｄにおいては、画素電極３６２と共通電極３６１との間に、発光層を含む有機層３５が設けられている。
【０１３４】
また、この表示装置３−２では、駆動用トランジスタ３Ｂにおける酸化物半導体層１２（キャリア走行層１２１およびキャリア供給層１２２）が延伸することにより、保持容量素子３Ｃにおける一方の電極としても機能している。すなわち、酸化物半導体層１２における多層膜のうちの少なくとも１層（ここでは２層とも）が、保持容量素子３Ｃにおける電極を兼ねている。なお、ゲート電極１４１とソース・ドレイン電極１６Ａ，１６Ｂとにより挟まれた領域の層間絶縁膜３４１（１５）をも、保持容量として付加するようにしてもよい。
【０１３５】
このような構成の表示装置３−２では、上記実施の形態等の薄膜トランジスタの形成順序を以下のようにすることにより、７回のマスク露光によってＴＦＴ基板を作製することが可能である。
（１）キャリア走行層１２１およびキャリア供給層１２２のパターニング形成
（２）ゲート電極１４１およびゲート絶縁膜１３１の一括パターニング形成
（３）層間絶縁膜３４１（１５）のパターニング形成
（４）ソース・ドレイン電極１６Ａ，１６Ｂおよび配線（信号線ＤＴＬおよび電源線ＤＳＬ）の形成
（５）平坦化膜３４４のパターニング形成
（６）共通電極３６１のパターニング形成
（７）画素間絶縁膜３４２の形成
【０１３６】
（表示装置の構成例３）
図２２は、上記した表示装置３の構成例３に係る表示装置（表示装置３−３）の断面構成を表したものである。この表示装置３−３もまた、図中に示したように、有機ＥＬ素子３Ｄからの表示光（発光光）Ｌoutが上面（封止用基板３７側の面）側から出射される、上面発光型（いわゆるトップエミッション型）の有機ＥＬ表示装置である。この表示装置３−３では、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂがそれぞれ、上記実施の形態等の薄膜トランジスタ（ここでは一例として、ボトムゲート型の薄膜トランジスタ１Ｆ）により構成されている。また、これらの薄膜トランジスタ上には、平坦化膜３４４、画素電極３６２、画素間絶縁膜３４２、共通電極３６１および保護層３４３がこの順に設けられていると共に、封止用基板３７により封止されている。また、有機ＥＬ素子３Ｄにおいては、画素電極３６２と共通電極３６１との間に、発光層を含む有機層３５が設けられている。
【０１３７】
ここで、図中には示していないが、サンプリング用トランジスタ３Ａまたは駆動用トランジスタ３Ｂにおける酸化物半導体層１２（キャリア走行層１２１およびキャリア供給層１２２の少なくとも一方）が延伸することにより、保持容量素子３Ｃにおける一方の電極としても機能するようにしてもよい。すなわち、酸化物半導体層１２における多層膜のうちの少なくとも１層が、保持容量素子３Ｃにおける電極を兼ねているようにしてもよい。また、平坦化膜３４４とソース・ドレイン電極１６Ａ，１６Ｂによって挟まれるように、層間絶縁膜を挿入するようにしてもよい。
【０１３８】
［電子機器］
次に、上記した表示装置の電子機器への適用例について説明する。上記表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１３９】
（モジュール）
上記表示装置は、例えば図２３に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１１の一辺に、封止用基板５０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【０１４０】
（適用例１）
図２４は、上記表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が上記表示装置により構成されている。
【０１４１】
（適用例２）
図２５は、上記表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が上記表示装置により構成されている。
【０１４２】
（適用例３）
図２６は、上記表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が上記表示装置により構成されている。
【０１４３】
（適用例４）
図２７は、上記表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が上記表示装置により構成されている。
【０１４４】
（適用例５）
図２８は、上記表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、上記表示装置により構成されている。
【０１４５】
＜その他の変形例＞
以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【０１４６】
例えば、上記実施の形態等では、酸化物半導体層がシングルヘテロ構造（２層構造）からなる場合について説明したが、この場合には限られず、例えば酸化物半導体層がダブルヘテロ構造等（３層以上の構造）となっていてもよい。
【０１４７】
また、上記適用例では、本発明の薄膜トランジスタの表示装置への適用例として、有機ＥＬ素子を用いて構成された表示装置（有機ＥＬ表示装置）を挙げて説明したが、この場合には限られない。すなわち、本発明の薄膜トランジスタは、有機ＥＬ表示装置以外の他の種類の表示装置（例えば、表示素子として液晶素子を用いて構成された液晶表示装置や、表示素子として発光ダイオード（ＬＥＤ；Light Emitting Diode）を用いて構成されたＬＥＤ表示装置など）にも適用することが可能である。
【０１４８】
更に、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【符号の説明】
【０１４９】
１，１Ａ〜１Ｉ…薄膜トランジスタ、１１…基板、１２，１２Ａ〜１２Ｃ，１２Ｈ，１２Ｉ…酸化物半導体層、１２ＳＤ…ソース・ドレイン領域、１２０…低抵抗化層、１２１，１２３…キャリア走行層、１２２，１２４…キャリア供給層、１３１，１３２…ゲート絶縁膜、１４１，１４２…ゲート電極、１５…層間絶縁膜、１６Ａ，１６Ｂ…ソース・ドレイン電極、１７…低抵抗層、１８…チャネル保護膜、３，３−１〜３−３…表示装置、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量素子、３Ｄ…有機ＥＬ素子（有機電界発光素子）、３Ｈ…接地配線、３０…表示領域、３１…水平セレクタ、３２…ライトスキャナ、３３…電源スキャナ、３４１…層間絶縁膜、３４２…画素間絶縁膜、３４３…保護層、３４４…平坦化膜、３５…有機層、３６１…共通電極、３６２…画素電極、３７…封止用基板、４０…画素回路、ＥF…フェルミエネルギー、Ｅｃ０，Ｅｃ１〜Ｅｃ４…伝導帯下端準位、Ｅｖ０，Ｅｖ１〜Ｅｖ４…価電子帯上端準位、ｅ…電子、ｈ…ホール、ＰＸＬＣ…画素、ＤＴＬ…信号線、ＷＳＬ…走査線、ＤＳＬ…電源線、Ｌout…表示光（発光光）。
【特許請求の範囲】
【請求項１】
ゲート電極と、
チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、
ソース・ドレインとなる一対の電極と
を備え、
前記酸化物半導体層におけるソース・ドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している
薄膜トランジスタ。
【請求項２】
前記キャリア走行層および前記キャリア供給層がともに、前記ゲート電極の形成領域から前記ソース・ドレイン領域にわたって形成されている
請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体層における少なくとも前記ソース・ドレイン領域と、前記一対の電極との間に、低抵抗層を更に備えた
請求項２に記載の薄膜トランジスタ。
【請求項４】
前記キャリア供給層が、前記ゲート電極の形成領域から前記ソース・ドレイン領域にわたって形成されていると共に、
前記キャリア走行層が、前記ゲート電極の形成領域に選択的に形成されている
請求項１に記載の薄膜トランジスタ。
【請求項５】
前記酸化物半導体層における前記ソース・ドレイン領域が、低抵抗化層となっている
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記キャリア供給層における半導体層の伝導帯下端準位もしくは価電子帯上端準位が、前記キャリア走行層における半導体層の伝導帯下端準位もしくは価電子帯上端準位よりもエネルギー的に高くなっている
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記キャリアが電子であり、
前記キャリア供給層における伝導帯下端準位が、前記キャリア走行層における伝導帯下端準位よりもエネルギー的に高くなっている
請求項６に記載の薄膜トランジスタ。
【請求項８】
前記キャリアが正孔であり、
前記キャリア供給層における価電子帯上端準位が、前記キャリア走行層における価電子帯上端準位よりもエネルギー的に高くなっている
請求項６に記載の薄膜トランジスタ。
【請求項９】
前記酸化物半導体層、前記ゲート絶縁膜および前記ゲート電極を、基板上にこの順で備えた
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項１０】
前記ゲート電極、前記ゲート絶縁膜および前記酸化物半導体層を、基板上にこの順で備えた
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項１１】
前記ゲート電極として、第１および第２のゲート電極が設けられ、
前記ゲート絶縁膜として、第１および第２のゲート絶縁膜が設けられ、
前記第２のゲート電極、前記第２のゲート絶縁膜、前記酸化物半導体層、前記第１のゲート絶縁膜および前記第１のゲート電極を、基板上にこの順で備えた
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項１２】
表示素子と、この表示素子を駆動するための薄膜トランジスタとを備え、
前記薄膜トランジスタは、
ゲート電極と、
チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、
ソース・ドレインとなる一対の電極と
を有し、
前記酸化物半導体層におけるソース・ドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している
表示装置。
【請求項１３】
前記表示素子および保持容量素子が複数の画素ごとに設けられ、
前記酸化物半導体層における前記多層膜のうちの少なくとも１層が、前記表示素子における画素電極または前記保持容量素子における電極を兼ねている
請求項１２に記載の表示装置。
【請求項１４】
前記表示素子が、有機ＥＬ素子を用いて構成されている
請求項１２または請求項１３に記載の表示装置。
【請求項１５】
表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、
前記薄膜トランジスタは、
ゲート電極と、
チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、
ソース・ドレインとなる一対の電極と
を有し、
前記酸化物半導体層におけるソース・ドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している
電子機器。
【請求項１】
ゲート電極と、
チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、
ソース・ドレインとなる一対の電極と
を備え、
前記酸化物半導体層におけるソース・ドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している
薄膜トランジスタ。
【請求項２】
前記キャリア走行層および前記キャリア供給層がともに、前記ゲート電極の形成領域から前記ソース・ドレイン領域にわたって形成されている
請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体層における少なくとも前記ソース・ドレイン領域と、前記一対の電極との間に、低抵抗層を更に備えた
請求項２に記載の薄膜トランジスタ。
【請求項４】
前記キャリア供給層が、前記ゲート電極の形成領域から前記ソース・ドレイン領域にわたって形成されていると共に、
前記キャリア走行層が、前記ゲート電極の形成領域に選択的に形成されている
請求項１に記載の薄膜トランジスタ。
【請求項５】
前記酸化物半導体層における前記ソース・ドレイン領域が、低抵抗化層となっている
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記キャリア供給層における半導体層の伝導帯下端準位もしくは価電子帯上端準位が、前記キャリア走行層における半導体層の伝導帯下端準位もしくは価電子帯上端準位よりもエネルギー的に高くなっている
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記キャリアが電子であり、
前記キャリア供給層における伝導帯下端準位が、前記キャリア走行層における伝導帯下端準位よりもエネルギー的に高くなっている
請求項６に記載の薄膜トランジスタ。
【請求項８】
前記キャリアが正孔であり、
前記キャリア供給層における価電子帯上端準位が、前記キャリア走行層における価電子帯上端準位よりもエネルギー的に高くなっている
請求項６に記載の薄膜トランジスタ。
【請求項９】
前記酸化物半導体層、前記ゲート絶縁膜および前記ゲート電極を、基板上にこの順で備えた
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項１０】
前記ゲート電極、前記ゲート絶縁膜および前記酸化物半導体層を、基板上にこの順で備えた
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項１１】
前記ゲート電極として、第１および第２のゲート電極が設けられ、
前記ゲート絶縁膜として、第１および第２のゲート絶縁膜が設けられ、
前記第２のゲート電極、前記第２のゲート絶縁膜、前記酸化物半導体層、前記第１のゲート絶縁膜および前記第１のゲート電極を、基板上にこの順で備えた
請求項１ないし請求項４のいずれか１項に記載の薄膜トランジスタ。
【請求項１２】
表示素子と、この表示素子を駆動するための薄膜トランジスタとを備え、
前記薄膜トランジスタは、
ゲート電極と、
チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、
ソース・ドレインとなる一対の電極と
を有し、
前記酸化物半導体層におけるソース・ドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している
表示装置。
【請求項１３】
前記表示素子および保持容量素子が複数の画素ごとに設けられ、
前記酸化物半導体層における前記多層膜のうちの少なくとも１層が、前記表示素子における画素電極または前記保持容量素子における電極を兼ねている
請求項１２に記載の表示装置。
【請求項１４】
前記表示素子が、有機ＥＬ素子を用いて構成されている
請求項１２または請求項１３に記載の表示装置。
【請求項１５】
表示素子と、この表示素子を駆動するための薄膜トランジスタとを有する表示装置を備え、
前記薄膜トランジスタは、
ゲート電極と、
チャネルを構成するキャリア走行層と、このキャリア走行層へキャリアを供給するためのキャリア供給層とを含む多層膜からなる酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、
ソース・ドレインとなる一対の電極と
を有し、
前記酸化物半導体層におけるソース・ドレイン領域と前記ゲート電極の形成領域とが、互いに離隔している
電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２０１２−１６０６７９（Ｐ２０１２−１６０６７９Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２０１１−２１３２０（Ｐ２０１１−２１３２０）
【出願日】平成２３年２月３日（２０１１．２．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２３年２月３日（２０１１．２．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]