説明

薄膜トランジスタの製造方法

【課題】 光リーク電流を抑制した高い耐光性を有するTFTを、製造工程を簡素化することにより低コストで実現する。
【解決手段】 TFT100は、絶縁基板107としてのガラス基板上に形成された遮光膜113と、遮光膜113上に形成された絶縁膜112と、絶縁膜112上に形成された半導体膜111と、半導体膜111上に形成されたゲート絶縁膜104とを基本的に有する。遮光膜113、絶縁膜112及び半導体膜111の三層から成る積層体100aは、各層が同時にパターニングされている。そして、積層体100aの各層がシリコン又はシリコンを含む材料から成る。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜トランジスタの製造方法に関し、詳しくは、光感度をもつ半導体薄膜を有するとともに光照射下で用いられる薄膜トランジスタの製造方法に関する。
【背景技術】
【0002】
アクティブマトリックス型の液晶ディスプレイパネルの駆動用デバイスとして、薄膜トランジスタ(以下「TFT(Thin Film Transistor)」という。)をガラス基板等の絶縁基板上に形成することが広く知られている。近年では、TFTを含んで構成される半導体装置の多機能化及び微細化により、高い耐久性及び信頼性を有するTFTが必要とされている。また、液晶ディスプレイの高画質化及び汎用的な用途拡大に伴い、液晶ディスプレイに搭載されるバックライトの高輝度化の要求が高まってきている。
【0003】
一般にTFTには、アモルファスシリコン薄膜や多結晶シリコン薄膜が用いられる。これらシリコンに代表される半導体材料では、光照射下において光エネルギによって電子正孔対が励起・生成される。この電子正孔対は、特にTFTのオフ動作時にキャリアとして機能することにより、オフリーク電流の増加となって観測される。このような場合、液晶表示素子などの電荷保持型素子においては、保持されるべき電荷がリーク電流に起因して変化してしまうので、コントラスト低下やクロストーク画像などの画質低下が生じるという問題があった。
【0004】
このような問題に対処すべく、TFTの活性層に照射される光を、遮光機能をもった膜で遮る技術が特許文献1に開示されている。
【0005】
図9は、特許文献1のTFTを示す断面図である。以下、この図面に基づき説明する。なお、以降の説明では、多結晶シリコン及びアモルファスシリコンは、それぞれ「poly−Si」及び「a−Si」と略称する。
【0006】
TFT200は、ガラス基板207上に形成され、WSi膜221、絶縁膜223、a−Si膜222、絶縁膜212、poly−Si膜211、ゲートSiO膜204、ゲートCr/n膜210、層間SiO膜203、配線Ti/Al膜209、SiN保護膜202、平坦化膜201、画素ITO(Indium Tin Oxide)膜208等を有する。ここでは、WSi膜221からゲートCr/n膜210までの構成をTFT200と呼ぶことにする。
【0007】
このTFTによれば、半導体膜の下に、下から第一の遮光膜、第一の絶縁膜、第二の遮光膜、第二の絶縁膜を設けて、光の阻止を試みている。すなわち、図9に示すようにpoly−Si膜211の下に、下から一方の遮光膜であるWSi膜221、絶縁膜223、他方の遮光膜であるa−Si膜222、絶縁膜212を備えている。それぞれの遮光膜は、poly−Si膜211よりも大きい面積にパターニングされており、ガラス基板207側からの入射光に対してpoly−Si膜211に到達する光量を低減する機能を有する。
【0008】
また、特許文献2に記載のTFTでは、遮光膜、絶縁膜及び半導体膜の三層から成る積層体が同時にパターニングされている。ここで、遮光膜はCrなどの金属、絶縁膜は酸化シリコン、半導体膜はpoly−Siである。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開2004−302475号公報(図2(b)等)
【特許文献2】特開平9−213964号公報(図1(b)等)
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかしながら、特許文献1に開示されたTFTには以下のような問題がある。上述のごとく、半導体膜の下に第一の遮光膜、第一の絶縁膜、第二の遮光膜、第二の絶縁膜が設けられているため、第一の遮光膜の成膜、そのパターニング(リソグラフィ及びエッチング)、第二の絶縁膜の成膜、第二の遮光膜の成膜、そのパターニング、更に第二の絶縁膜の成膜、という複雑な製造工程が必要となる。すなわち、耐光性の高いTFTを得ようとすると、製造工程が複雑化することにより、製造コストの増加を招いてしまうという問題があった。
【0011】
一方、特許文献2のTFTでは、遮光膜がCrなどの金属であるのに対し、絶縁膜及び半導体膜はシリコン系材料である。そのため、遮光膜をスパッタや蒸着で形成した後、絶縁膜及び半導体膜をプラズマCVDで形成する必要がある。このように、特許文献2のTFTは、積層体の形成に二種類以上の成膜装置を使用するので、やはり製造工程が複雑化することにより、製造コストの増加を招いていた。しかも、積層体は各層が同時にパターニングされているので、積層体周縁の段差は各層を個別にパターニングする場合に比べてかなり大きくなる。そのため、積層体周縁の段差を覆うゲート絶縁膜のステップカバレージが極めて悪くなることにより、ゲートリーク電流が生じやすくなるという問題があった。
【0012】
そこで、本発明の目的は、かかる問題点を解決し、光リーク電流を抑制した高い耐光性を、製造工程を簡素化することにより低コストで実現する、TFTの製造方法を提供することにある。
【課題を解決するための手段】
【0013】
本発明に係るTFTの製造方法は、薄膜トランジスタの製造方法絶縁基板上に形成された遮光膜と、この遮光膜上に形成された絶縁膜と、この絶縁膜上に形成された半導体膜と、この半導体膜上に形成されたゲート絶縁膜とを有する薄膜トランジスタを製造する方法であって、前記遮光膜、前記絶縁膜及び前記半導体膜にシリコン又はシリコンを含む材料を用い、同一のCVD装置内で前記絶縁基板上に前記遮光膜、前記絶縁膜及び半導体膜を連続して形成した後、同一のエッチング装置内で前記遮光膜、前記絶縁膜及び半導体膜を同時にパターニングする、ことを特徴とする。
【発明の効果】
【0014】
本発明によれば、遮光膜と絶縁膜と半導体膜とを含む積層体の各層がシリコン又はシリコンを含む材料から成ることにより、各層を同じ成膜装置で連続的に形成できるとともに同じエッチング装置で一括してパターニングできるので、製造工程を大幅に簡略化できる。したがって、光リーク電流を抑制した高い耐光性を有するTFTを低コストで実現できる。
【図面の簡単な説明】
【0015】
【図1】本発明に係るTFTの第一及び第三実施例を示す断面図である。
【図2】本発明に係るTFTの製造方法の第一及び第二実施例を示す断面図(その1)であり、図2[1]〜図2[3]の順に工程が進行する。
【図3】本発明に係るTFTの製造方法の第一及び第二実施例を示す断面図(その2)であり、図3[1]、図3[2]の順に工程が進行する。
【図4】図1のTFTに用いられるa−Si及びpoly−Siの光学特性を示す図表であり、図4[1]がa−Si、図4[2]がpoly−Siである。
【図5】図1のTFTのVg−Id特性を示すグラフであり、図5[1]がnチャネルTFT、図5[2]がpチャネルTFTである。
【図6】本発明に係るTFTの第二実施例を示す断面図であり、図6[1]がテーパ状の一例、図6[2]が階段状の一例である。
【図7】本発明に係るアクティブマトリックス基板の第一実施例を示す斜視図である。
【図8】本発明に係る電子機器の第一実施例を示す斜視図である。
【図9】特許文献1のTFTを示す断面図である。
【発明を実施するための最良の形態】
【0016】
図1は、本発明に係るTFTの第一実施例を示す断面図である。以下、この図面に基づき説明する。
【0017】
本実施例のTFT100は、絶縁基板107としてのガラス基板上に形成された遮光膜113と、遮光膜113上に形成された絶縁膜112と、絶縁膜112上に形成された半導体膜111と、半導体膜111上に形成されたゲート絶縁膜104とを基本的に有する。遮光膜113、絶縁膜112及び半導体膜111の三層から成る積層体100aは、各層が同時にパターニングされている。そして、積層体100aの各層がシリコン又はシリコンを含む材料から成る。遮光膜113はa−Siから成り、その膜厚は例えば10nmである。絶縁膜112はSiOから成り、その膜厚は例えば10nmである。半導体膜111はpoly−Siから成り、その膜厚は例えば50nmである。ゲート絶縁膜104はSiOから成る。
【0018】
絶縁基板107側から照射された光は、半導体膜111へ向かう途中で遮光膜113によって遮られる。一方、絶縁膜112は、遮光膜113による半導体膜111への電気的な影響を防ぐ。その結果、遮光膜113及び絶縁膜112によってTFT100の光リーク電流が抑制される。ここで、積層体100aの各層はシリコン又はシリコンを含む材料から成る。そのため、各層について例えば同じような成膜用ガスを使用することにより、各層を同じ成膜装置で連続的に形成することが容易になる。かつ、各層について例えば同じようなエッチング用ガスを使用することにより、同じエッチング装置で一括してパターニングすることが容易になる。したがって、各層を別々に成膜し別々にパターニングする場合に比べて、製造工程を大幅に簡略化できる。また、積層体100aの各層を同時にパターニングすると、積層体100aは膜厚方向での断面形状において左右対称となる側面を有する。各層を別々にパターニングすると、露光装置のアライメント精度レベルの位置ずれに起因して、積層体の膜厚方向での断面形状が左右非対称となる。
【0019】
シリコンを含む材料は、シリコンを主成分とする材料としてもよい。シリコンを主成分とする材料とは、例えば酸化シリコン、窒化シリコン、シリサイドなどが挙げられる。シリサイドとは、金属とシリコンとから成る化合物であり。例えばWSi、MoSi、TiSi、TaSiなどの高融点金属シリサイドが挙げられる。
【0020】
本実施例のように、半導体膜111及び遮光膜113はシリコンから成り、絶縁膜112は酸化シリコンから成るとしてもよい。この場合は、各層について同じような成膜用ガス(例えばシラン等)を使用することが容易であるので、各層を同じ成膜装置(例えばプラズマCVD装置等)で連続的に形成することがより容易になる。また、各層について同じようなエッチング用ガス(例えば四フッ化炭素等)を使用することが容易であるので、同じエッチング装置(例えばプラズマエッチング装置等)で一括してパターニングすることがより容易になる。
【0021】
換言すると、遮光膜113をシリコン、絶縁膜112を酸化シリコン、半導体膜111をシリコンで構成すれば、成膜工程での成膜装置の共用化、すなわち一つの成膜装置での連続成膜が容易になり、エッチング時も半導体膜パターニング用のドライエッチング装置で一括して処理することが容易になる。
【0022】
本実施例のように、半導体膜111はpoly−Siから成り、遮光膜113はa−Siから成るとしてもよい。poly−Siはa−Siよりもキャリア移動度が大きいのでTFTの半導体膜111に適しており、a−Siはpoly−Siよりも光吸収率が良いので遮光膜113に適している。
【0023】
また、積層体100aの各層の膜厚の総和は、ゲート絶縁膜104の膜厚以下とすることが望ましい。この場合は、積層体100a周縁の段差の高さがゲート絶縁膜104の膜厚以下になることにより、その段差をゲート絶縁膜104で完全に覆いやすくなるので、ゲート絶縁膜104のステップカバレージを向上させることができる。
【0024】
次に、本実施例のTFT100について、更に詳しく説明する。以下、必要に応じて、各膜に括弧書きで材料名を併記する。
【0025】
本実施例のTFT100では、絶縁基板(ガラス)107上に、下地膜(SiN)106、下地膜(SiO)105、遮光膜(a−Si)113、絶縁膜(SiO)112を介して、半導体膜(poly−Si)111が設けられている。半導体膜111は、図において左から、ソース領域111a、LDD(Lightly Doped Drain)領域111b、チャネル領域111c、LDD領域111d、ドレイン領域111eとなっている。ソース領域111a及びドレイン領域111eは、一対の配線膜(Ti/Al)109に接続される一対の不純物領域である。チャネル領域111cは、ゲート電極(Cr/n)110直下に位置する。LDD領域111b,111dは、チャネル領域111cとソース領域111a及びドレイン領域111eとの間に形成される一対の低濃度不純物領域である。なお、ここでは、遮光膜113からゲート電極110までの構成をTFT100と呼ぶことにする。
【0026】
また、半導体膜111を覆うようにゲート絶縁膜104が設けられており、その上にゲート電極110及び層間絶縁膜(SiO)103が設けられ、その上にコンタクトホール109aを介して、ソース電極及びドレイン電極としての配線膜109が設けられている。更にその上に保護膜(SiN)102及び平坦化膜101が設けられ、その上にコンタクトホール108aを介して画素膜(ITO)108が設けられている。画素膜108は、液晶ディスプレイの画素電極として機能する。
【0027】
poly−Si薄膜は、単結晶シリコンとは異なり多結晶粒界を有するので、ドレイン端に高電界が印加されるとその粒界に存在する欠陥を介してバンド間をリーク電流が流れる。そのため、poly−Si薄膜から成るTFTのオフリーク電流は、ドレイン−ゲート電圧に依存して増加する。そこで、LDD構造を採用することにより、ドレイン端の電界を緩和して、オフリーク電流のドレイン−ゲート電圧依存性を解消している。
【0028】
このようにして、TFT100の暗状態におけるオフリーク電流を低減することが可能である。しかし、半導体膜111に光が照射されるとその光量に応じてリーク電流が増加してしまう。本実施例では、半導体膜111下に絶縁膜112を介して遮光膜113を配しているため、遮光膜113による反射及び吸収により半導体膜111に到達する光量が低減されるため、遮光膜113の無い場合に比べて光オフリーク電流が低減する。
【0029】
図2及び図3は、本発明に係るTFTの製造方法の第一実施例を示す断面図である。以下、この図面に基づき説明する。なお、図1と同じ部分は同じ符号を付すことにより説明を省略する。
【0030】
本実施例の製造方法は、図1のTFT100を製造する方法であって、絶縁基板107上に積層体100aの各層を同一の成膜装置内で連続して形成した後、積層体100aの各層を同時にパターニングすることを特徴とする。
【0031】
ここで、積層体100aは各層がシリコン又はシリコンを含む材料から成る。そのため、各層について例えば同じような成膜用ガス(例えばシラン等)を使用することにより、各層を同じ成膜装置(例えばプラズマCVD装置等)で連続的に形成することが容易になる。かつ、各層について例えば同じようなエッチング用ガス(例えば四フッ化炭素等)を使用することにより、同じエッチング装置(例えばプラズマエッチング装置等)で一括してパターニングすることが容易になる。したがって、各層を別々に成膜し別々にパターニングする場合に比べて、製造工程を大幅に簡略化できる。
【0032】
次に、本実施例の製造方法について、更に詳しく説明する。
【0033】
まず、図2[1][2]に示すように、絶縁基板(ガラス)107を洗浄後、プラズマCVD(Chemical Vapor Deposition)装置を用いて絶縁基板107上に、下地膜(SiN)106、下地膜(SiO)105、遮光膜(a−Si)113、絶縁膜(SiO)112及びa−Si膜111fを連続して形成する。その表面に存在するa−Si膜111fは、結晶化工程において半導体膜(poly−Si)111に変える。結晶化工程は、熱による固相成長法、エキシマレーザやYAG(Yttrium Aluminum Garnet)レーザを用いたレーザ結晶化法、又は触媒を用いた結晶成長法などを用いることができる。
【0034】
続いて、図2[3]に示すように、結晶化工程完了後、フォトレジスト工程及びドライエッチング工程において、半導体膜111、絶縁膜112及び遮光膜113を一括してパターニングすることにより、積層体100aを得る。これらは全てシリコン系の材料であるため、CFと酸素との混合ガスを用いたドライエッチングを用いて連続して処理が可能である。
【0035】
このように、成膜工程を単一の成膜装置で処理可能であるため、各層を別々に成膜する場合に必要な洗浄や搬送を省略できる。しかも、エッチング工程も単一のエッチング装置で処理可能であるため、各層を別々にエッチングする場合に必要な洗浄や搬送を省略できる。したがって、TFT100に耐光性を付与するための工程数の増加を、最小限にすることができる。
【0036】
続いて、図3に示すように、半導体膜111において、配線膜(Ti/Al)109に接続される一対の不純物領域であるソース領域111a及びドレイン領域111eを、イオンドーピング法で形成する。また、ゲート電極110直下に位置するチャネル領域111cは、ゲート絶縁膜(SiO)104と清浄な界面を構成すべく機能水や酸を用いて洗浄する。チャネル領域111cと一対のソース領域111a及びドレイン領域111eとの間の一対のLDD領域111b,111dは、ゲート絶縁膜104及びゲート電極(Cr/n)110を形成後、自己整合的にイオン注入法で形成する。
【0037】
続いて、層間絶縁膜(SiO)103を形成後、上記不純物を電気的に活性化すべく電気炉の内部で熱処理を施す。続いて、コンタクトホール109aを形成後、配線膜(Ti/Al)109を成膜及びパターニングする(図3[1])。続いて、保護膜(SiN)102でパッシベーションを施した上で、平坦化膜101を塗布し表面を平坦化する。更に、コンタクトホール108aを介して画素膜(ITO)108を設けることにより、画素電極を形成する(図3[2])。
【0038】
図4は、図1のTFTに用いられるa−Si及びpoly−Siの光学特性を示す図表である。以下、図1及び図4に基づき説明する。
【0039】
液晶ディスプレイに用いられるバックライトは白色光源であるため、400〜700nmの波長の光がTFT100に照射される。中でも短波長側の青及び緑に対応する光は、高エネルギであるため、poly−Siに光キャリアを励起しやすい。これに加え、短波長側ではpoly−Siの吸収係数も大きくなる。また、LED(Light Emitting Diode)バックライトの場合は、450nm及び550nm程度の波長に光強度のピークがあるものが多い。したがって、400nm〜500nmの波長に対して遮光性能を高めることが有効である。
【0040】
一方、生産性及びコストの観点から、遮光膜113や絶縁膜112は、薄い方が望ましい。厚い方が遮光性能を上げられることは明らかであるが、できるだけ薄い膜で必要な遮光性能が得られれば、成膜工程やエッチング工程の短縮を図れるからである。
【0041】
図4によれば、波長が450nm付近の光に対して透過する光量を半減するには、a−Si薄膜であれば10nm〜20nm、poly−Si薄膜であれば50nm以上の膜厚がそれぞれ必要である。
【0042】
また、遮光膜113、絶縁膜112及び半導体膜113の厚さの総和が大きくなると、ゲート絶縁膜104のステップカバレッジ(段差被覆性)の性能が要求されてくる。ステップカバレッジが脆弱であると、ゲート絶縁膜104を介したゲートリーク電流が生じやすくなるため、本質的なトランジスタ動作に支障をきたすからである。したがって、図4に示すように、poly−Siに比べて薄くても高い遮光性能が得られるa−Siを、遮光膜113に用いることが望ましい。
【0043】
a−Siであっても、その上のpoly−Si膜の結晶化時に、同時に結晶化される可能性がある。そこで、例えば固相成長法を用いる場合であれば、結晶核発生までのインキュベーションタイムが十分長くなるように、poly−Si化したいa−Si薄膜よりも予め非晶質性を高めておく、又は結晶化が阻害されるように不純物濃度を高めておくといった方法をとることが好ましい。一方、エキシマレーザアニールのような光による結晶化過程を利用する場合は、短波長光を用いることにより遮光膜のa−Siまで光が到達しないようにする、又は絶縁膜112の熱伝導率を低く抑える等によって、加熱されないようにしてa−Siの状態を保つことが望ましい。
【0044】
また、polyi−Si膜を遮光膜113として用いることもできる。poly−Si薄膜はa−Si薄膜に比べ短波長での透光性が高いため、例えば、その厚さを50nmとして、絶縁膜112を10nmとする。このときの遮光膜113は、予めpoly−Si膜を堆積して形成してもよいし、a−Siを堆積した後に半導体膜111の結晶化時と同時に多結晶化してもよい。後者の場合の絶縁膜112は、熱伝導を良好にするために、絶縁性を保てる限り薄い方が望ましい。
【0045】
図5は図1のTFTのVg−Id特性を示すグラフであり、図5[1]がnチャネルTFT、図5[2]がpチャネルTFTである。以下、図1及び図5に基づき説明する。
【0046】
絶縁基板107上に、下地膜(SiN)106を50nm、下地膜(SiO)105を100nm、遮光膜113としてa−Si膜を20nm、絶縁膜112としてSiO膜を30nm、半導体膜111としてpolyi−Si膜を50nm、その他各層を形成して、TFT100を製造した。本実施例の遮光構造を有するTFT(A2)(B2)は、比較例としての遮光構造を採らないTFT(A1)(B1)に比べ、大幅に光リーク電流が減少した。これらの本実施例のTFT(A2)(B2)を用いた液晶ディスプレイでは、縦クロストーク量を3%から1%に低減できた。
【0047】
図6は、本発明に係るTFTの第二実施例を示す断面図である。以下、図1及び図6に基づき説明する。なお、図6において、図1と同じ部分は、図示を省略することにより又は同じ符号を付すことにより説明を省略する。
【0048】
図1の積層体100aは、各層が同時にパターニングされているので、積層体100a周縁の段差は各層を個別にパターニングする場合に比べて大きくなる。そこで、積層体100a周縁の段差をテーパ状又は階段状になだらかにすることにより、ゲート絶縁膜104のステップカバレージを向上させることができる。なお、テーパ状又は階段状には、テーパ状と階段状とを組み合わせた形状も含まれる。
【0049】
遮光膜113、絶縁膜112及び半導体膜111を含む積層体100aは、半導体膜111と同時にパターニングされる。これらの膜厚はゲート絶縁膜104で十分被覆できる厚さとする。TFT100の特性すなわちオン電流やしきい値電圧は、半導体膜111の材料及び膜質はもとより、ゲート絶縁膜104の膜質及び膜厚で決定される。TFT100の高性能化要求に伴いゲート絶縁膜104の薄膜化が進むため、その要求にも応えるためにはステップカバレッジを保つ工夫が必要であり、下層から上層に向かってテーパ形状又は階段状とすることで、ステップカバレッジの向上が実現する。
【0050】
すなわち、図6[1]の積層体100a’は、膜厚方向での断面形状が上方になるほど小さくなるようにテーパ状にパターニングされている。図6[2]の積層体100a''は、膜厚方向での断面形状が上方になるほど小さくなるように階段状にパターニングされている。これにより、ゲート絶縁膜104の薄膜化が進んだ場合においても十分なステップカバレッジを実現することができる。
【0051】
また、遮光膜113の膜厚は半導体膜111の膜厚と同等かそれよりも薄いことが望ましく、遮光膜113と絶縁膜112との膜厚の和は半導体膜111の膜厚と同等かそれよりも薄いことが望ましい。また、遮光膜113、絶縁膜112と半導体膜111の膜厚の総和はゲート絶縁膜104の膜厚と同等かそれよりも薄くすることで、十分なステップカバレッジを得ることが可能になる。図6における遮光膜113’,113''、絶縁膜112’,112''及び半導体膜111’,111''についても同様である。
【0052】
テーパ形状については、各層の膜種及びエッチング条件によって各層のテーパ角が決まるため、各層が同一のテーパ角を有した直線状となることもあるし、各層ごとに角度が変わることもある。更に本実施例では、膜種と形状(階段状、テーパー状)を組み合わせて図示しているが、この組み合わせに限るものではなく、また遮光膜、絶縁膜及び半導体膜の膜厚の総和はゲート絶縁膜の膜厚と同等かそれよりも薄くするとともに、上記のような形状の工夫を加えることで、更に信頼性の高い半導体装置を実現できる。
【0053】
次に、図6[1]のテーパ状の積層体100a’の製造方法について説明する。遮光膜113’がa−Si、絶縁膜112’がSiO、半導体膜111’がpolyi−Siであるとする。そして、半導体膜111’上に所定形状のフォトレジスト膜を形成し、四フッ化炭素と酸素との混合ガスを用いてプラズマエッチングを行う。一般に、四フッ化炭素の割合が多いほどSiOのエッチングレートが大きくなり、逆に酸素の割合が多いほどよSiのエッチングレートが大きくなる。したがって、四フッ化炭素と酸素との混合比を最適化することによって、SiOとSiとのエッチングレートをほぼ等しくすることができる。この最適な条件でプラズマエッチングを行うと、等方性エッチングによって図示するようなテーパ状の積層体100a’が得られる。このように、本実施例では、遮光膜113’、絶縁膜112’及び半導体膜111’がシリコン又はシリコンを含む材料から成るので、これら三層全体についてテーパ状のエッチングが容易である。
【0054】
次に、図6[2]の階段状の積層体100a''の製造方法について説明する。遮光膜113''がa−Si、絶縁膜112''がSiO、半導体膜111''がpolyi−Siであるとする。そして、半導体膜111''上に所定形状のフォトレジスト膜を形成し、四フッ化炭素と酸素との混合ガスを用いてプラズマエッチングを行う。一般に、四フッ化炭素の割合が多いほどSiOのエッチングレートが大きくなり、逆に酸素の割合が多いほどよSiのエッチングレートが大きくなる。また、フォトレジスト膜は、エッチングの進行につれて膜厚が減少するとともにその周縁が欠けてくる。したがって、最初にSiOよりもSiを早くエッチングする条件にするとともに、フォトレジスト膜周縁の後退を利用すると、半導体膜111''が後退して絶縁膜112''の平らな面が現れる。続いて、SiよりもSiOを早くエッチングする条件に変えると、絶縁膜112''が後退して遮光膜113''の平らな面が現れる。これにより、図示するような階段状の積層体100a''が得られる。このように、本実施例では、遮光膜113''、絶縁膜112''及び半導体膜111''がシリコン又はシリコンを含む材料から成るので、これら三層全体について階段状のエッチングが容易である。
【0055】
次に、本発明に係るTFTの製造方法の第二実施例について、図2及び図3に基づき説明をする。本実施例では、第一実施例よりも更に具体的に数値等を用いて説明する。
【0056】
まず、絶縁基板(ガラス)107上に下地膜(SiO)105として、シリコン酸化膜を150nm形成する(図2[1])。なお、本実施例では、下地膜(SiN)106は省略している。
【0057】
そして、下地膜105の上に遮光膜113となるa−Si膜を30nm形成する。更に、絶縁膜112となるシリコン酸化膜を20nm、半導体膜111となるa−Si膜を30nm形成する(図2[2])。これらは、各層がシリコン又はシリコンを含む材料から成るので、例えばプラズマCVD装置を用いてシラン等のガスを原料として連続的に形成することができる。このとき、しきい値電圧Vthの制御を目的として、微量(例えば1×1012cm−2程度の濃度)のボロンやリンといった不純物を成膜時に混入させたり、又は成膜後にイオンドーピング法やイオン注入法によって当該不純物を導入したりする。更に、a−Si膜にエキシマレーザ等を照射して、特性の優れたpoly−Si膜を形成する。半導体膜111として機能するpoly−Si膜は、体積の小さい方が光キャリアの生成が抑制されるため薄い方が望ましい。
【0058】
なお、遮光膜113としては前述したようにシリサイドを用いてもよい。このとき、例えばWSiであれば、六フッ化タングステンとシランとの混合ガスを用いることにより、プラズマCVD装置によって他の膜とともに連続的に形成することができる。
【0059】
続いて、poly−Si膜とその下に存在するシリコン酸化膜及びa−Si膜を、リソグラフィとドライエッチングとによって所望の形状にパターニングする(図2[3])。このとき、CF/Oガスを用いて流量180sccm/100sccm、ガス圧力30Pa、放電電力500Wでpoly−Si膜のパターニングし、その後、ガス種及び流量CF/O=120sccm/30sccm、ガス圧力10Pa、放電電力2000W、又はガス種及び流量CHF/CO=120sccm/30sccm、ガス圧力2Pa、放電電力2000W、でその下の層をエッチングする。
【0060】
ゲート絶縁膜104はシリコン酸化膜をプラズマCVD法で形成する。このとき、絶縁基板(ガラス)107が大きく変形する温度よりも低い温度である600℃以下で実施する。この際、テトラエトキシシラン(以下「TEOS」という。)のようにエトキシ基を持つ有機シランと少なくとも酸素ガスとを含む混合ガスを、材料ガスとして用いる。
【0061】
ゲート絶縁膜104の形成時は、プラズマCVD装置のRFパワー密度を制御することにより、TEOS等の有機シランの分解を促進することができる。更に、その形成時の有機シランと酸素ガスとの流量比を制御すると、分解された有機シランとの反応に必要な酸素を含む中間生成物を十分供給することができる。そのため、形成時のRFパワー密度を0.690〜1.553W/cmとし、形成時の酸素ガスの流量(F0)と有機シランの流量(F1)との比(F0/F1)を50〜500とし、これらを同時に制御することが好ましい。これらのRFパワー密度及びガス流量比の範囲で制御することによって、TEOS等の有機シランを十分に分解することができるので、形成したシリコン酸化膜中のCOやHOの含有量を制御することが容易となる。
【0062】
また、ゲート絶縁膜104の形成時は、その形成条件を同一にしてゲート絶縁膜104全体を形成することが好ましい。形成条件が同一ではなく、二段階以上に分割した場合、一様な膜質のゲート絶縁膜104が得られないため、電気特性の変動が小さいTFTを得ることができない場合がある。また、素子間のばらつきが大きくなる可能性も高くなる。
【0063】
続いて、ゲート絶縁膜104上にゲート電極(Cr/n)110となるゲート電極膜を形成する。このゲート電極膜には、スパッタリング法で成膜した金属膜や、CVD法等で成膜をした不純物が混入されたシリコン膜、又はそれらの積層膜を用いる。ここでいう不純物とはボロンやリンであり、これらはしきい値を制御するために濃度及び種類を変えて混入させる。そして、このゲート電極膜上にフォトレジストパターンを形成後、ドライエッチングやウェットエッチング、又はその両方を用いてゲート電極110を形成する。
【0064】
続いて、ソース領域111a及びドレイン領域111eを形成するために、フォトレジストパターンをこれらの上に形成した後、このフォトレジストパターンをマスクとして、高濃度な不純物をイオンドーピング法又はイオン注入法を用いて導入する。この不純物は、pチャネルTFTを形成する場合はボロン、nチャネルTFTを形成する場合はリンを用いる。その後、そのフォトレジストパターンを剥離する。
【0065】
更に、LDD領域111b,111dを形成するために、ゲート電極110をマスクとして、ソース領域111a及びドレイン領域111よりも低濃度になるように、不純物を導入する。この不純物は、pチャネルTFTを形成する場合はボロン、nチャネルTFTを形成する場合はリンを用いる。なお、本実施例では、ソース領域111a及びドレイン領域111eを、ゲート電極110を形成した後に形成する例を示したが、ゲート電極110を形成する以前に行っても効果は同じである。
【0066】
続いて、プラズマCVD法等を用いて、層間絶縁膜103として、シリコン酸化膜若しくはシリコン窒化膜又はこれらの積層膜を形成する。続いて、比較的高い温度(例えば300℃以上)で不純物の活性化をするための熱処理を炉で行う。この不純物の活性化では、エキシマレーザを照射する方法を用いても良い。
【0067】
この後、リソグラフィと、ドライエッチングやウェットエッチング、又はその両方とを用いることによってソース領域111a及びドレイン領域111e並びにゲート電極110上にコンタクトホール109,…を形成する。
【0068】
続いて、スパッタリング法で、ソース領域111a、ドレイン領域111e及びゲート電極110とコンタクトを得るための金属膜を形成する。更に、リソグラフィと、ドライエッチングやウェットエッチング又はその両方と、を用いてパターニングすることによって、配線膜(Ti/Al)109を形成する(図3[1])。
【0069】
これにより、TFT100の基本的な構成が完成する。場合によっては、poly−Si膜や、poly−Si膜とゲート絶縁膜との界面に、存在するダングリングボンドを水素で終端するために、水素プラズマ処理が施される。水素プラズマ処理は、最終の段階で施しても良いが、不純物の活性化のための熱処理の後でも施しても良い。
【0070】
その後、TFT100の用途によって、この上に別の電極膜、パッシベーション膜、層間絶縁膜、平坦化膜、容量絶縁膜等が適宜形成される(図3[2])。また、本発明に係るアクティブマトリックス基板は、本発明に係るTFTを所望の位置に配置するように上記のような工程を経ることにより形成することができる。
【0071】
次に、本発明に係るTFTの第三実施例について、図1に基づき説明をする。
【0072】
本発明では、ゲート絶縁膜104が被覆する段差は半導体膜111のみを被覆する場合に比べ大きいため、ゲート絶縁膜104に高い絶縁性能が求められる。
【0073】
ゲート絶縁膜104としてのシリコン酸化膜の形成時にTEOS等の有機シランを用いた場合、シリコン酸化膜中には、有機シランの不十分な分解で残ったカーボンを含む中間生成物が含まれる。また、プラズマCVD法や減圧CVD法といった化学的気相成長法でシリコン酸化膜を形成した場合、シリコン酸化膜中にはHOが比較的に多く含まれる。これらの物質がTFT100のゲート絶縁膜104中に多く存在すると、TFT100の動作信頼性は劣化してしまう。そこで、TFT100に、COが含まれるゲート絶縁膜104を適用することで、TFT100の動作信頼性を改善することができる。
【0074】
現時点においては、この原因は未だ十分に理解されていないが、次のように推定している。シリコン酸化膜中のポア(細孔)部分には、HOや、有機シランの不十分な分解で残ったカーボンを含む中間生成物が取り込まれやすい。このシリコン酸化膜中のポア部分にCOが吸着されると、前述のHOや中間生成物のシリコン酸化膜中の含有量を減らすことができる。
【0075】
更にCOは安定な化合物であるので、COが含まれるシリコン酸化膜をゲート絶縁膜104に用いた場合、TFT100の動作中に発生するホットキャリアによる影響を受けにくく、これによりTFT100の電気特性の変動を抑制することができるのである。特に、TFT100の動作中にゲート絶縁膜104に注入されるキャリア(電荷)は、poly−Si膜の近傍に注入されるため、poly−Si膜の近傍に位置するゲート絶縁膜104の特性に大きく影響する。そのため、COは、poly−Si膜の近傍、つまり、ゲート絶縁膜104の膜厚の10%程度の領域であってpoly−Si膜に接する側に存在することが望ましい。
【0076】
シリコン酸化膜の赤外吸収スペクトルには、波数1060cm−1付近にSi−Oに帰属する大きなピークが観測される。シリコン酸化膜にCOが含まれる場合、その赤外吸収スペクトルには、波数2340cm−1付近にピークが観測される。この赤外吸収スペクトルの波数1060cm−1付近のピーク面積強度に対して、前述の波数2340cm−1付近のピーク面積強度が8×10−4倍以上である場合、TFT100のゲート電極110に電圧が長時間印加された場合の電気特性の変動を抑制する程度のCOが、シリコン酸化膜に含まれていることになる。
【0077】
更に、ゲート絶縁膜104として、poly−Si膜の近傍のシリコン酸化膜に含まれるHOが9×1020個/cc以下であると、電圧が長時間印加された場合のTFT100の電気特性の変動を抑制できるだけではなく、HOが起因するTFT100の電気特性のばらつき、例えば、基板間のしきい値電圧Vthのばらつきも抑制される。
【0078】
前述のCOが含まれるシリコン酸化膜をゲート絶縁膜104に用いたTFT100は、動作信頼性が高いため、高いステップカバレッジ性能を示す。そのため、TFT100を搭載したアクティブマトリックス基板は、高い動作信頼性を有する。
【0079】
図7は、本発明に係るアクティブマトリックス基板の第一実施例を示す斜視図である。以下、この図面に基づき説明する。
【0080】
本実施例のアクティブマトリクス基板21は、絶縁基板107上に多数のTFT100(その一部を図中に黒点で示す。)が縦横に設けられて成る。TFT100は、上記各実施例において開示したTFTのいずれでもよい。TFT100を用いたことにより、安価で耐光性に優れたアクティブマトリクス基板21を得ることができる。
【0081】
更に詳しく説明する。本実施例は、アクティブマトリックス基板21を液晶ディスプレイパネル31に応用した例である。分解して示された液晶ディスプレイパネル31において、相互に隔離してかつ平行に配置されたアクティブマトリックス基板21(TFT基板とも呼ばれる。)及び対向基板26が設けられている。また、アクティブマトリックス基板21と対向基板26との間には液晶層25が設けられている。そして、アクティブマトリックス基板21においては、絶縁基板107の対向基板26に対向する側に、画素回路22、データ回路23及び走査回路24が形成されている。
【0082】
本実施例によれば、液晶ディスプレイパネル31は、光リーク電流を低減したTFT100を有するため、高輝度バックライトを用いても安定して動作させることができる。このため、液晶ディスプレイパネル31の表示性能が高まる。
【0083】
図8は、本発明に係る電子機器の第一実施例を示す斜視図である。以下、この図面に基づき説明する。
【0084】
本実施例の電子機器としての携帯電話機33は、図7のアクティブマトリクス基板21を含んで成る。図7のアクティブマトリクス基板21を用いたことにより、安価で耐光性に優れた携帯電話機33を得ることができる。
【0085】
更に詳しく説明する。携帯電話33には筐体32が設けられており、筐体32に表示部として液晶ディスプレイパネル31が搭載されている。液晶ディスプレイパネル31は、前述の各実施例のTFTのいずれかを含むアクティブマトリックス基板が用いられている。
【0086】
本実施例によれば、液晶ディスプレイパネル31に含まれるTFTの光リーク電流が抑制されているために、携帯電話機33を外光下で使用できるような高輝度バックライトを用いても、液晶ディスプレイパネル31の動作が不安定になる現象を抑制することができる。このため、ユーザは携帯電話機33の高い表示品質を享受することができる。
【0087】
なお、本発明は、言うまでもなく、上記各実施例に限定されるものではない。例えば本発明に係る電子機器は、携帯電話機に限定されず、例えば、パーソナルコンピュータ、PDA(Personal Digital Assistance)、デジタルビデオ等であってもよい。
【0088】
[付記1]絶縁基板上に形成された遮光膜と、この遮光膜上に形成された絶縁膜と、この絶縁膜上に形成された半導体膜と、この半導体膜上に形成されたゲート絶縁膜とを有し、前記遮光膜、前記絶縁膜及び前記半導体膜を含む複数層から成る積層体の各層が同時にパターニングされている、薄膜トランジスタにおいて、
前記積層体の各層がシリコン又はシリコンを含む材料から成る、
ことを特徴とする薄膜トランジスタ。
【0089】
[付記2]前記積層体は、膜厚方向での断面形状において左右対称となる側面を有する、
ことを特徴とする付記1記載の薄膜トランジスタ。
【0090】
[付記3]前記積層体は、膜厚方向での断面形状が上方になるほど小さくなるようにテーパ状にパターニングされた側面を有する、
ことを特徴とする付記1又は2記載の薄膜トランジスタ。
【0091】
[付記4]前記積層体は、膜厚方向での断面形状が上方になるほど小さくなるように階段状にパターニングされた側面を有する、
ことを特徴とする付記1又は2記載の薄膜トランジスタ。
【0092】
[付記5]前記積層体は、膜厚方向での断面形状が上方になるほど小さくなるようにテーパ状かつ階段状にパターニングされた側面を有する、
ことを特徴とする付記1又は2記載の薄膜トランジスタ。
【0093】
[付記6]前記各層の膜厚の総和は、前記ゲート絶縁膜の膜厚以下である、
ことを特徴とする付記1乃至5のいずれか一項に記載の薄膜トランジスタ。
【0094】
[付記7]前記シリコンを含む材料はシリコンを主成分とする材料である、
ことを特徴とする付記1乃至6のいずれか一項に記載の薄膜トランジスタ。
【0095】
[付記8]前記半導体膜及び前記遮光膜はシリコンから成り、前記絶縁膜は酸化シリコンから成る、
ことを特徴とする付記7に記載の薄膜トランジスタ。
【0096】
[付記9]前記半導体膜は多結晶シリコンから成り、前記遮光膜はアモルファスシリコンから成る、
ことを特徴とする付記8記載の薄膜トランジスタ。
【0097】
[付記10]付記1乃至9のいずれか一項に記載の薄膜トランジスタを製造する方法であって、
前記絶縁基板上に前記積層体の各層を同一の成膜装置内で連続して形成した後、当該積層体の各層を同時にパターニングする、
ことを特徴とする薄膜トランジスタの製造方法。
【0098】
[付記11]絶縁基板上に多数の薄膜トランジスタが縦横に設けられて成るアクティブマトリクス基板において、
前記薄膜トランジスタが付記1乃至9のいずれか一項に記載の薄膜トランジスタである、
ことを特徴とするアクティブマトリクス基板。
【0099】
[付記12]アクティブマトリクス基板を含んで成る電子機器において、
前記アクティブマトリクス基板が付記11記載のアクティブマトリクス基板である、
ことを特徴とする電子機器。
【符号の説明】
【0100】
100 TFT
100a 積層体
104 ゲート絶縁膜
107 絶縁基板
111,111’,111'' 半導体膜
112,112’,112'' 絶縁膜
113,113’,113'' 遮光膜
21 アクティブマトリクス基板
33 携帯電話機

【特許請求の範囲】
【請求項1】
絶縁基板上に形成された遮光膜と、この遮光膜上に形成された絶縁膜と、この絶縁膜上に形成された半導体膜と、この半導体膜上に形成されたゲート絶縁膜とを有する薄膜トランジスタを製造する方法であって、
前記遮光膜、前記絶縁膜及び前記半導体膜にシリコン又はシリコンを含む材料を用い、
同一のCVD装置内で前記絶縁基板上に前記遮光膜、前記絶縁膜及び半導体膜を連続して形成した後、
同一のエッチング装置内で前記遮光膜、前記絶縁膜及び半導体膜を同時にパターニングする、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項2】
請求項1記載の薄膜トランジスタの製造方法において、
前記CVD装置がプラズマCVD装置であり、前記エッチング装置がプラズマエッチング装置である、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項3】
請求項1又は2記載の薄膜トランジスタの製造方法において、
前記半導体膜及び前記遮光膜はシリコンから成り、前記絶縁膜は酸化シリコンから成る、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項4】
請求項1、2又は3記載の薄膜トランジスタの製造方法において、
前記半導体膜は多結晶シリコンから成り、前記遮光膜はアモルファスシリコンから成る、
ことを特徴とする薄膜トランジスタの製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate


【公開番号】特開2013−84977(P2013−84977A)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願番号】特願2012−276568(P2012−276568)
【出願日】平成24年12月19日(2012.12.19)
【分割の表示】特願2007−179822(P2007−179822)の分割
【原出願日】平成19年7月9日(2007.7.9)
【出願人】(303018827)NLTテクノロジー株式会社 (547)
【Fターム(参考)】