薄膜トランジスタの製造方法
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、チャネル部をシリコンとする薄膜トランジスタ（TFT）及びその製造方法に関し、特に安価なガラス基板が使用可能な薄膜トランジスタ構造及びその低温プロセスの採用に有益なチャネル部の固相成長化技術に関する。
〔従来の技術〕
従来、例えば低温プロセス等に適用されるスタガー構造を備えた多結晶シリコン薄膜トランジスタの構造は、第５図に示すように、安価なハードガラス基板１が用いられ、これに全面被覆したパッシベーション膜２上に相離間して形成されたリン・ドープのソース膜３及びドレイン膜４と、そのソース膜３とドレイン膜４との間に重なり余裕をもったアンドープの多結晶シリコン膜たるチャネル膜５と、チャネル膜５上にMOS（MIS）部を構成すべきゲート絶縁膜たる薄いシリコン酸化膜６及びＮ型高濃度の多結晶シリコンのゲート電極７と、ゲート電極７等を覆う層間絶縁膜としてのシリコン酸化膜８と、ソース膜３及びドレイン膜４にコンタクトホールを介して導電接触するアルミニウムのソース電極９及び透明電極（ITO）としての画素電極（ドレイン電極）10と、を備えるものである。
かかる構造の薄膜トランジスタ（TFT）におけるチャネル膜５を得るまでのプロセスは、まず第６図（Ａ）に示す如く、ハードガラス基板１上にシリコン酸化膜のパッシベーション膜２を全面被覆し、その上に低圧CVD法あるいはイオン打込み法などによりリン・ドープの多結晶シリコン膜を被覆してから、パターニングによりソース膜３及びドレイン膜４を形成する。次に、第６図（Ｂ）に示すように、ソース膜３及びドレイン膜４上に多結晶シリコン膜を全面被覆し、これをパターニングしてアンドープのチャネル膜５を形成した後、トランジスタのオン電流容量を大とすべく、加熱炉内で基板全体を加熱し、チャネル膜５の多結晶シリコンを再結晶（固相成長）化させグレインサイズの大きな多結晶シリコンを形成する。
〔発明が解決しようとする課題〕
しかしながら、上記固相成長工程にあっては次の問題点がある。
そこで、本発明の課題は、基板自体に対してはそれが軟化しない程度に低温維持できると共に、チャネル膜に対してはその多結晶シリコンが最適に固相成長するように加熱すべく、膜構造の改良及び短時間間接局部加熱法を採用することにより、安価な基板の使用が可能で、チャネル膜のグレインサイズが大きくトランジスタ特性の向上した薄膜トランジスタ及びその製造方法を提供することにある。
〔課題を解決するための手段〕
上記課題を解決するために、本発明の薄膜トランジスタの製造方法は、透明基板上に導電性を有し且つ高融点材質からなる光吸収膜を形成し、前記光吸収膜上にパッシベーション膜を形成し、前記パッシベーション膜上に薄膜トランジスタのソース・ドレイン及びチャネルとなる多結晶シリコンを形成する工程と、前記多結晶シリコンをランプアニールする工程と、前記多結晶シリコン上にゲート絶縁膜を介してゲート電極を形成する工程とを有し、前記光吸収膜は前記ソース・ドレイン及びチャネルを平面的にみて覆うように形成されてなることを特徴とする。
〔作用〕
このように、上下パッシベーション膜で挟まれた光吸収膜を透明基板とチャネル部との間に介在させた構造を採用すれば、ハロゲンランプ等により基板全体に対して光照射を行うと、照射光は透明基板自体を透過するが、光吸収膜には効率良く吸収されるので、これにより光吸収膜の温度が上昇し、これが高温となると共に、この光吸収膜自体が今度はその近傍の局部的熱源となり、熱伝動又は熱輻射によりチャネル部を加熱する。このため、チャネル部の多結晶シリコンの固相成長が促進され、グレインサイズの大きな多結晶シリコンが形成される。したがってトランジスタの特性上、オン電流容量が大きくなる。このランプアニール工程においては、透明基板自体は局部的熱源たる光吸収膜から伝導熱を主に受熱するが、透明基板は光吸収膜に比してその熱容量が相当大きく、且つ光吸収膜は透明基板の片面上に小サイズに形成されているので、透明基板はヒートシンクとして機能し、高温には至らない。したがって、安価なハードガラス基板を用いても、基板変形が発生せず、上層の微細加工の障害が解消する。ここで注目すべきことは、光吸収膜の温度は透明基盤の転位点以上（例えば700〜800℃）に設定できることである。この利益は透明基板の変形を伴わずに固相成長温度の最適化に寄与し、オン電流容量の増大したトランジスタが実現される。またランプアニールの時間を従来の加熱炉使用の熱アニールの場合に比し、短時間（例えば１〜２時間）で実行でき、スループットの増大が図れる。
この光吸収膜及びその上下パッシベーション膜はランプアニール時における光吸収膜直下の透明基板から発生する不純物のチャネル部への侵入を阻止する。勿論、下パッシベーション膜の膜厚は充分厚いことが望ましいが、光吸収膜直下の部分が熱伝導で加熱されるだけであるから、下パッシベーション膜厚が薄くても、光吸収膜自体が不純物侵入のバリアとして機能する。一方、上パッシベーション膜は光吸収膜からの不純物がチャネル部へ侵入することを防止するものであるが、光吸収膜の材質が高融点材料である故、蒸発不純物量が少ないので、上パッシベーション膜厚は比較的薄くても良い。
光吸収膜は上記製造プロセス上において意義を有するだけでなく、パックゲート電極としての使用も可能で、この場合は工程数の削減が図れる。また、光吸収膜の形成工程においてこれとは別にソース配線又はドレイン配線の同時形成も可能であり、これも工程数の減少につながる。
〔実施例〕
次に、本発明の実施例を添付図面に基づいて説明する。
第１図（Ａ）は本発明の低温プロセスに適用される実施例に係る薄膜トランジスタの構造を示す縦断面図で、第１図（Ｂ）は同構造の平面図である。
この多結晶シリコン薄膜トランジスタの構造は、安価なハードガラス基板１が用いられ、この上に全面被覆したシリコン酸化膜又は窒化シリコン膜の下パッシベーション膜12と、この膜12上の小サイズ領域に形成された厚さ2000〜3000Å程度でタングステン，モリブデン，チタン，シリサイド，シリコンなどの高融点材質の光吸収膜13と、この膜13を被覆する上パッシベーション膜14と、光吸収膜13の直上の上パッシベーション膜14上に相離間して形成されたリン・ドープのソース膜15及びドレイン膜16と、ソース膜15とドレイン膜16との間に重なり余裕をもったアンドープの多結晶シリコン膜たるチャネル膜17と、チャネル膜17上にMOS部を構成すべきゲート絶縁膜たる薄いシリコン酸化膜18及びＮ型高濃度の多結晶シリコンのゲート電極19と、ゲート電極19等を覆う層間絶縁膜としての厚いシリコン酸化膜20と、ソース膜15及びドレイン膜16にコンタクトホールを介して導電接触するアルミニウムのソース電極21及び透明電極（ITO）としての画素電極（ドレイン電極）22と、を備えるものである。
光吸収膜13は第１図（Ｂ）に示す如く、その平面占有面積内にソース膜15及びドレイン膜16とチャネル膜17を含むような合せ余裕をもってパターニングされたもので、またチャネル膜17の幅はソース膜15及びドレイン膜16のそれに比して狭くしてある。
この薄膜トランジスタにおいてチャネル膜17を得るまでのプロセスは、まず第２図（Ａ）に示す如く、ハードガラス基板１を準備し、この上にシリコン酸化膜又は窒化シリコン膜などの下パッシベーション膜12をCVDにより全面装着し、その上にスパッタリング等により厚さ2000〜3000Å程度の高融点材質膜（例えば、タングステン，モリブデン，チタン，シリサイド，シリコン）を形成した後、この膜をパターニングして光吸収膜13を得る。次に、第２図（Ｂ）に示す如く、光吸収膜14上に厚さ500〜1000Å程度の上パッシベーション膜14をCVDにより被覆する。次に、第２図（Ｃ）に示す如く、光吸収膜14の真上の上パッシベーション膜14上に低圧CVDあるいはイオン打込み法によりリン・ドープの多結晶シリコン膜を被覆してから、パターニングによりソース膜15及びドレイン膜16を形成する。次に、第２図（Ｄ）に示すように、ソース膜15及びドレイン膜16上に多結晶シリコン膜を全面被覆し、これをパターニングしてアンドープのチャネル膜５を形成する。
この時点でのチャネル膜５の多結晶シリコンの粒径は比較的小さいが、ここで基板全体はハロゲンランプを光源とする光照射によりランプアニール（中心波長1.1μｍ）が施される。照射光は透明なハードガラス基板１を透過するが、光吸収膜13の領域に当たる照射光はそれに効率良く吸収される。これにより光吸収膜13の温度が上昇し、これが高温となるので、光吸収膜13自体がその周囲に対する局部的熱源となり、熱伝導又は熱輻射によりチャネル膜17を加熱する。チャネル膜17が加熱されると、その多結晶シリコンが固相成長する。この固相成長の温度はチャネル膜17の温度，熱容量等に依存するが、チャネル膜17の温度はまた光照射の照度及び時間に依存している。本実施例では光吸収膜13が極度に高温とならず、ある程度の定常温度を維持させるため、光照射を間欠的に実行した。また固相成長時のチャネル膜17の温度を700〜800℃で維持することができた。この温度はハードガラス基板１の転位点を越える温度である。しかもアニール時間を１〜２時間まで短縮することができた。このランプアニール工程によってグレインサイズの大きな多結晶シリコンが得られ、オン電流容量を増加でき、また固相成長化処理の短時間化によってスループットを増大できるが、最大の利益は安価なハードガラス基板１に変形が生じないことであり、微細加工性とTFTのフラット性が損なわれずに済む。光照射によって光吸収膜13が局部的熱源として昇温され、その周囲に対して間接的に加熱するものであるから、ハードガラス基板１自体は直接加熱されず、むしろヒートシンクとして機能しているので、ガラス転位点以下の温度に抑制維持できるからである。
この光吸収膜13はアニール工程において不純物のバリア膜としても機能する。アニール工程においては光吸収膜13下のハードガラス基板１が加熱され、不純物の逆拡散によりチャネル膜17が汚染されるおそれがあるが、光吸収膜13がその逆拡散による不純物侵入を防止する。光吸収膜13自体からの不純物拡散も考えられるが、高融点材質であるから蒸発不純物量自体が微量である点と上パッシベーション膜14による拡散阻止によって左程問題とはならない。
このランプアニール工程以降は通常のプロセスにより上層の薄膜形成が行なわれ、第１図（Ａ）に示すような薄膜構造が得られるが、上記のランプアニール工程と同時に熱酸化膜としてのゲート酸化膜も形成することができる。
第３図は本発明の第２実施例に係る薄膜トランジスタの構造を示す縦断面図である。なお、第３図において第１図１図（Ａ）に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
この実施例は下パッシベーション膜12上の光吸収膜13aの両脇にこれと離間したソース配線13b及びドレイン配線13cを有しており、ソース配線13bは上層のソース膜15に、ドレイン配線13cは上層のドレイン膜16に夫々導電接触している。このソース配線13b及びドレイン配線13cは光吸収膜13aの形成工程において同時に形成される。したがってソース配線13b及びドレイン配線13cは光吸収膜13aと同材質で構成されているが、その材質は導電性材料である。この実施例によれば、光吸収膜13aの材質が導電性を有し、膜材料の選択自由度が若干減るものの、第１実施例に比して、工程数が減る利益がある。勿論、チャネル膜17のランプアニール工程においては、このソース配線13b及びドレイン配線13cも吸収膜13aと同様な局所的熱源として有効に機能する。
第４図は本発明の第３実施例に係る薄膜トランジスタの構造を示す縦断面図である。なお、第４図において第１図１図（Ａ）に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
この実施例の構造は第１実施例のそれとほぼ同一の薄膜構造であるが、光吸収膜23はバックゲート電極として用いられる。したがって、チャネル膜17の直下の上パッシベーション膜14はゲート絶縁膜として機能する。かかる構造によればオン電極容量の倍加が実現される。
なお、上記各実施例は低温プロセスに適合する薄膜トランジスタの構造を示してあるが、多結晶シリコン膜の一部をアンドープのチャネル部としてその両側をソース部及びドレイン部とする構造の高温プロセスに適合する薄膜トランジスタ構造においても、光吸収膜を設けても良い。
〔発明の効果〕
以上説明したように本発明は、下記の効果を奏することができる。
（ａ）ランプアニール工程においては、照射光が光吸収膜に吸収されるので、光吸収膜が熱伝導体として、多結晶シリコンの固相成長を促進することができる。
（ｂ）光吸収膜は、チャネルに加えて、ソース・ドレインを覆うように形成されているため、多結晶シリコンをアニールすることによりソース・ドレインとチャネルの多結晶シリコンの結晶性を改善することができ、オン電流を増加させた薄膜トランジスタを提供することができる。
（ｃ）固相成長中において光吸収膜により基板内から発生する不純物がチャネルに侵入することを防止することができ、トランジスタ特性の劣化を防ぐことができる。
【図面の簡単な説明】
第１図（Ａ〕は本発明の低温プロセスに適用される実施例に係る薄膜トランジスタの構造を示す縦断面図で、第１図１図（Ｂ）は同構造の平面図である。
第２図（Ａ）乃至（Ｄ）は夫々同実施例における要部プロセスを説明するための縦断面図である。
第３図は本発明の第２実施例に係る薄膜トランジスタの構造を示す縦断面図である。
第４図は本発明の第３実施例に係る薄膜トランジスタの構造を示す縦断面図である。
第５図は従来の低温プロセスに適用される薄膜トランジスタの構造を示す縦断面図である。
第６図（Ａ），（Ｂ）は同従来構造においてチャネル膜を得るまでの工程を説明するための縦断面図である。
〔主要符号の説明〕
１……ハードガラス基板、
12……下パッシベーション膜
13,13a,23……光吸収膜
14……上パッシベーション膜
15……ソース膜
16……ドレイン膜
17……チャネル膜
18……シリコン酸化膜
19……ゲート電極
20……層間絶縁膜としてのシリコン酸化膜
21……ソース電極
22……画素電極（ドレイン電極）
13b……ソース配線
13c……ドレイン配線。
【特許請求の範囲】
【請求項１】透明基板上に導電性を有し且つ高融点材質からなる光吸収膜を形成し、前記光吸収膜上にパッシベーション膜を形成し、前記パッシベーション膜上に薄膜トランジスタのソース・ドレイン及びチャネルとなる多結晶シリコンを形成する工程と、前記多結晶シリコンをランプアニールする工程と、前記多結晶シリコン上にゲート絶縁膜を介してゲート電極を形成する工程と、を有し、前記光吸収膜は前記ソース・ドレイン及びチャネルを平面的にみて覆うように形成されてなることを特徴とする薄膜トランジスタの製造方法。
【第３図】
【第１図】
【第４図】
【第５図】
【第２図】
【第６図】
【特許番号】第２９２０９４７号
【登録日】平成１１年（１９９９）４月３０日
【発行日】平成１１年（１９９９）７月１９日
【国際特許分類】
電気 | 基本的電気素子 | 半導体装置，他に属さない電気的固体装置 | 整流，増幅，発振またはスイッチングに特に適用される半導体装置であり，少なくとも１つの電位障壁または表面障壁を有するもの；少なくとも１つの電位障壁または表面障壁，例．ＰＮ接合空乏層またはキャリア集中層，を有するコンデンサーまたは抵抗器；半導体本体または電極の細部 | 半導体装置の型 | 整流，増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの | ユニポーラ装置 | 電界効果トランジスタ | 絶縁ゲートによって生じる電界効果を有するもの | 薄膜トランジスタ
電気 | 基本的電気素子 | 半導体装置，他に属さない電気的固体装置 | 半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置 | 半導体装置またはその部品の製造または処理 | 少なくとも一つの電位障壁または表面障壁，例．ＰＮ接合，空乏層，キャリア集中層，を有する装置 | 不純物，例．ドーピング材料，を含むまたは含まない周期律表第ＩＶ族の元素またはＡ↓Ｉ↓Ｉ↓ＩＢ↓Ｖ化合物から成る半導体本体を有する装置［２，６，７］ | ユニポーラ型の装置の製造のための多段階工程 | 電界効果トランジスタ | 絶縁ゲートを有するもの
【出願番号】特願平１−２１８１３２
【出願日】平成１年（１９８９）８月２４日
【公開番号】特開平３−８２０８１
【公開日】平成３年（１９９１）４月８日
【審査請求日】平成７年（１９９５）８月３１日
【前置審査】 前置審査
【出願人】（９９９９９９９９９）セイコーエプソン株式会社
【参考文献】
【文献】特開 昭５８−７４０７９（ＪＰ，Ａ）
【文献】特開 昭６１−１４１４７８（ＪＰ，Ａ）
【文献】特開 平１−９１４６８（ＪＰ，Ａ）
【文献】特開 平１−１４９４７６（ＪＰ，Ａ）
【文献】特開 昭６１−２９０７６９（ＪＰ，Ａ）
【文献】特開 昭６３−９９６７（ＪＰ，Ａ）
[ Back to top ]