薄膜トランジスタ及びその製造方法
【目的】 能動領域が薄く、ソース及びドレイン領域が厚く、かつ能動領域とソース及びドレイン領域との接合欠陥をなくすことによって、高速化・高性能化・低消費電力化・微細化・高集積化が可能な薄膜トランジスタを構成する。。
【構成】 基板上に半導体層を積層し、窒化珪素膜層を積層・パターニングした後、窒化珪素膜層の開孔部の半導体層を熱酸化させ、窒化珪素膜層を除去した後、熱酸化膜をマスクとして不純物イオンを導入し、ソース及びドレイン領域と薄い不純物領域と能動領域を形成した後、熱酸化膜を除去し、ゲート絶縁膜とゲート電極を形成する。
【構成】 基板上に半導体層を積層し、窒化珪素膜層を積層・パターニングした後、窒化珪素膜層の開孔部の半導体層を熱酸化させ、窒化珪素膜層を除去した後、熱酸化膜をマスクとして不純物イオンを導入し、ソース及びドレイン領域と薄い不純物領域と能動領域を形成した後、熱酸化膜を除去し、ゲート絶縁膜とゲート電極を形成する。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置や半導体集積回路などへの応用が有効な、薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】図３（ａ）〜（ｃ）は、従来の技術による薄膜トランジスタの１例を製造工程ごとの素子断面図により説明した図である。まず、図３（ａ）に示すように、絶縁基板３０１上に半導体層３０２を積層した後、ゲート絶縁膜３０３を熱酸化法を用いて形成する。ついで、ゲート電極となる半導体層３０４を積層しパターニングした後、前記残された半導体層３０４をマスクとして、不純物イオン３０５を打ち込み、不純物の活性化を行うことによって、ソース及びドレイン領域３０６と能動領域３０７を形成する。この状態が図３（ｂ）である。その後、図３（ｃ）に示すように層間絶縁膜３０８を積層し、コンタクトホール３０９を開口した後、ソース及びドレイン電極端子３１０を形成して、薄膜トランジスタが完成する。
【０００３】また、図４（ａ）〜（ｃ）は、従来の技術により形成した薄膜トランジスタの別の例を製造工程ごとの素子断面図により説明した図である。まず、絶縁基板４０１上に高濃度不純物を添加した半導体層を積層し、パターニングしてソース及びドレイン領域４０２とする。その後、不純物を含まない半導体層を積層、パターニングして能動領域４０３とし、ゲート絶縁膜４０４と、ゲート電極となる導体層を順次積層し、前記導体層をパターニングしてゲート電極４０５となし、図４（ｂ）を得る。ついで、層間絶縁膜４０６を積層し、コンタクトホール４０７を開口した後、ソース及びドレイン電極端子４０８を形成して図４（ｃ）とし、薄膜トランジスタが完成する。
【０００４】前述の従来の技術では、基板として絶縁基板を用いて説明したが、基板として導体基板を用いた場合には、導体基板上に絶縁薄膜を形成した後に、前述の製造方法により薄膜トランジスタを形成することが可能である。
【０００５】
【発明が解決しようとする課題】近年、液晶表示装置及び半導体集積回路の発達にともなって、これに用いられる薄膜トランジスタにも、高性能化及び高速化、高集積化が望まれている。薄膜トランジスタの高速化及び高性能化を実現する方法として、能動領域の半導体層を薄くする試みがなされている。しかしながら、先の図３により説明した従来の技術により形成された薄膜トランジスタでは、能動領域の半導体層を薄くすると、必然的にソース及びドレイン領域の部分も薄くなり、従ってソース及びドレイン領域の部分のシート抵抗値が上がり、オン電流が抑えられるため、高速化及び高性能化が困難であった。また、前記能動領域及びソース及びドレイン領域の層を配線層として用いる場合にも、やはり配線抵抗が高いため、薄膜トランジスタの高集積化が困難であった。また、ソース及びドレイン領域の部分が薄い場合には、ソース及びドレイン領域とソース及びドレイン電極端子とのコンタクトを直接取ることが困難であった。一方、図４の従来の技術により説明した薄膜トランジスタに於いては、能動領域を薄くしてもソース及びドレイン領域は厚く形成できるため、ソース及びドレイン領域または、配線層のシート抵抗または配線抵抗の低抵抗化が可能である。また、ソース及びドレイン電極端子と、ソース及びドレイン領域とのコンタクトを取ることも容易である。しかし、能動領域とソース及びドレイン領域とを別の層で形成しているため、能動領域とソース及びドレイン領域との接合部分での接合欠陥が発生し、逆バイアスをかけたときのリーク電流が非常に大きくなり、従って低消費電力化が困難であった。また、薄膜トランジスタの微細化及び高集積化が望まれているが、この場合問題となるのが短チャネル効果である。これを防ぐための手段として、ソース及びドレイン領域と能動領域との間に薄い不純物層を有する、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が検討されているが、従来に技術ではＬＤＤ構造を形成するために、２度のイオン打ち込み法を用いなければならないなどのプロセスの複雑さが問題となっている。
【０００６】本発明は、このような薄膜トランジスタ及びその製造方法の問題点を解決するもので、その目的とするところは、高速化・高性能化・低消費電力化が可能で、かつ微細化及び高集積化が可能な薄膜トランジスタ及びその製造方法を提供するところにある。
【０００７】
【課題を解決するための手段】ソース及びドレイン領域と能動領域とゲート絶縁膜とゲート電極とを有する薄膜トランジスタに於て、ソース及びドレイン領域と能動領域が同一の層からなり、かつ能動領域の膜厚がソース及びドレイン領域の膜厚より薄いことを特徴とする。
【０００８】
【作用】本発明の薄膜トランジスタの構造及びその製造方法によれば、半導体層と窒化珪素膜層を積層し、前記窒化珪素膜をパターニングしてその開口部分の半導体層を酸化させた後窒化珪素膜を除去し、不純物イオンを導入することによって、半導体層中に濃い不純物領域と薄い不純物領域とを形成し、その後前記半導体層の酸化部分を除去してゲート絶縁膜とゲート電極とを形成しているため、能動領域の部分は薄く形成でき、薄膜トランジスタの高速化及び高性能化が実現できる。また、ソース及びドレイン領域と配線層の部分は厚いままのため、シート抵抗及び配線抵抗を小さくすることができ、高速化及び基板の大面積化が可能である。しかも、能動領域とソース及びドレイン領域とは同一の層であるため、接合部分がなくリーク電流を少なくすることができるため、低消費電力化が可能である。また、先の１度の不純物打ち込みにより、不純物の薄い層と濃い層が形成できるため、ＬＤＤ構造を簡単なプロセスにより形成することができる。従って、微細化及び高集積化が実現できる。
【０００９】
【実施例】本発明の実施例の１つを、図１（ａ）〜（ｄ）までの製造工程ごとの素子断面図により説明してゆく。まず図１（ａ）に示すように、絶縁基板１０１上に半導体層１０２を２０００Å〜４０００Å程度の厚さに積層し、次いで窒化珪素膜１０３を１０００Å〜２０００Å程度の厚さに積層、所望の形状にパターニングした後、熱酸化法を用いて前記窒化珪素膜１０３の開口部の半導体層１０２を酸化させ、熱酸化膜１０４を形成する。前記半導体層１０２の形成には、減圧ＣＶＤ法やプラズマＣＶＤ法などが用いられる。前記半導体薄膜層１０２はソース及びドレイン領域を形成するため、少なくとも１０００Å以上であることが望ましい。一方、前記半導体薄膜層１０２の酸化されて残った部分は、能動領域を形成するため、少なくとも５００Å以下であることが望ましい。また、前記窒化珪素膜層１０３の形成には、減圧ＣＶＤ法、熱窒化法、プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法などが用いられる。また、前記窒化珪素膜１０３の代わりに二酸化珪素膜と窒化珪素膜の２層構造を用いて、窒化珪素膜によるストレスを緩和することも可能である。また、熱酸化法の温度は１０００℃前後であり、前記熱酸化膜１０４の厚さは、酸化時間を変えることで調整できる。本実施例に於ては、半導体薄膜１０２を３０００Åの厚さに積層し、窒化珪素膜１０３を１５００Åとし、１０００℃で６０分の熱酸化をしたところ、半導体薄膜１０２は約２５００Å酸化され、熱酸化膜は約５５００Åとなり、能動領域となる部分の半導体薄膜１０２は５００Åであった。次いで、前記窒化珪素膜１０３を除去し、熱酸化膜をマスクとして全面に不純物イオン１０５を、イオンインプランテーション法やイオンドーピング法などのイオン打ち込み法により導入し、活性化のための熱処理を施して、ソース及びドレイン領域１０６となる濃い不純物領域と、薄い不純物領域１０７及び能動領域１０８を形成して図１（ｂ）となす。前記打ち込まれる不純物としては、Ｎ型の薄膜トランジスタを形成する場合にはリンや砒素が用いられ、Ｐ型の薄膜トランジスタを形成する場合には、ボロンやガリウムなどが用いられる。その後、前記熱酸化膜１０４を除去し、全面にゲート絶縁膜１０９を形成した後、ゲート電極となる導体層を積層、パターニングしてゲート電極１１０を形成し、図１（ｃ）を得る。前記ゲート絶縁膜１０９としては、熱酸化法や熱窒化法または常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法などによって形成される、二酸化珪素膜や窒化珪素膜あるいはこれらの組合せによる絶縁膜が用いられる。また、前記ゲート電極１１０としては、高濃度不純物を添加した半導体層や、クロミウムやアルミニウム、タンタルやタングステンなどの金属薄膜が用いられる。その後、層間絶縁膜１１１を全面に積層し、コンタクトホール１１２を開口した後、ソース及びドレイン電極端子１１３を形成して、図１（ｄ）とし、薄膜トランジスタが完成する。前記層間絶縁膜１１１としては、前記ゲート絶縁膜１０９に用いられるのと同様の薄膜の他に、ポリイミドなどの有機薄膜が用いられることもある。
【００１０】本実施例に於いては、基板として絶縁基板を用いて説明したが、導体基板を用いる場合には、導体基板上に絶縁薄膜を積層した後、前記の製造方法を用いて薄膜トランジスタを形成することも可能である。また、本実施例に於いては、ゲート電極が能動領域に対して基板と反対側に位置するスタガード構造の例を用いて、本発明の製造方法について説明したが、ゲート電極が能動領域に対して基板側に位置する逆スタガード構造についても、本発明の製造方法が応用可能なことは言うまでもない。図２は、本発明の薄膜トランジスタを逆スタガード構造に応用した場合の素子断面図である。２０１は基板、２０２はゲート電極、２０３はゲート絶縁膜、２０４はソース及びドレイン領域、２０５は薄い不純物領域、２０６は能動領域、２０７は層間絶縁膜、２０８はコンタクトホール、２０９はソース及びドレイン電極端子をそれぞれ表わしている。
【００１１】
【発明の効果】以上、製造工程ごとに簡単に説明した薄膜トランジスタ及びその製造方法によれば、以下に述べる数多くの効果が得られる。
【００１２】１）能動領域を薄膜化できるため、薄膜トランジスタの高性能化・高速度化が可能である。
【００１３】２）ソース及びドレイン領域が厚く形成されている為、シート抵抗を小さくすることができ、それによってオン電流が抑えられることが無くなり、高性能化及び高速化が可能になる。
【００１４】３）ソース及びドレイン領域と同じ層で配線層を形成する場合には、配線抵抗の低抵抗化が可能であり、基板の大面積化及び高集積化が可能である。
【００１５】４）ソース及びドレイン領域を厚くできる為、直接ソース及びドレイン電極端子とのコンタクトを取ることが可能である。
【００１６】５）ソース及びドレイン領域と、能動領域とは、同じ層であるため接合部分がなく、従って逆バイアス時のリーク電流が小さく、低消費電力化が可能である。
【００１７】６）チャネル部の膜厚は、熱酸化膜を形成するときの酸化時間で調整することができる。
【００１８】７）１回のイオン打ち込みにより、ＬＤＤ構造を形成することができ、それによって短チャネル効果を防ぐことができ、微細化及び高集積化が実現できる。
【図面の簡単な説明】
【図１】 本発明の薄膜トランジスタの、実施例に示した製造工程ごとの素子断面図。
【図２】 本発明の薄膜トランジスタを、逆スタガード構造に応用した場合の素子断面図。
【図３】 従来の技術における薄膜トランジスタの、製造工程ごとの素子断面図。
【図４】 従来の技術における別の薄膜トランジスタの、製造工程ごとの素子断面図。
【符号の説明】
１０１，２０１，３０１，４０１・・・絶縁基板
１０２，３０２・・・半導体層
１０３・・・窒化珪素膜層
１０４・・・熱酸化膜
１０５，３０５・・・不純物イオン
１０６，２０４，３０６，４０２・・・ソース及びドレイン領域
１０７，２０５・・・薄い不純物領域
１０８，２０６，３０７，４０３・・・能動領域
１０９，２０３，３０３，４０４・・・ゲート絶縁膜
１１０，２０２，３０４，４０５・・・ゲート電極
１１１，２０７，３０８，４０６・・・層間絶縁膜
１１２，２０８，３０９，４０７・・・コンタクトホール
１１３，２０９，３１０，４０８・・・ソース及びドレイン電極端子
【０００１】
【産業上の利用分野】本発明は、液晶表示装置や半導体集積回路などへの応用が有効な、薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】図３（ａ）〜（ｃ）は、従来の技術による薄膜トランジスタの１例を製造工程ごとの素子断面図により説明した図である。まず、図３（ａ）に示すように、絶縁基板３０１上に半導体層３０２を積層した後、ゲート絶縁膜３０３を熱酸化法を用いて形成する。ついで、ゲート電極となる半導体層３０４を積層しパターニングした後、前記残された半導体層３０４をマスクとして、不純物イオン３０５を打ち込み、不純物の活性化を行うことによって、ソース及びドレイン領域３０６と能動領域３０７を形成する。この状態が図３（ｂ）である。その後、図３（ｃ）に示すように層間絶縁膜３０８を積層し、コンタクトホール３０９を開口した後、ソース及びドレイン電極端子３１０を形成して、薄膜トランジスタが完成する。
【０００３】また、図４（ａ）〜（ｃ）は、従来の技術により形成した薄膜トランジスタの別の例を製造工程ごとの素子断面図により説明した図である。まず、絶縁基板４０１上に高濃度不純物を添加した半導体層を積層し、パターニングしてソース及びドレイン領域４０２とする。その後、不純物を含まない半導体層を積層、パターニングして能動領域４０３とし、ゲート絶縁膜４０４と、ゲート電極となる導体層を順次積層し、前記導体層をパターニングしてゲート電極４０５となし、図４（ｂ）を得る。ついで、層間絶縁膜４０６を積層し、コンタクトホール４０７を開口した後、ソース及びドレイン電極端子４０８を形成して図４（ｃ）とし、薄膜トランジスタが完成する。
【０００４】前述の従来の技術では、基板として絶縁基板を用いて説明したが、基板として導体基板を用いた場合には、導体基板上に絶縁薄膜を形成した後に、前述の製造方法により薄膜トランジスタを形成することが可能である。
【０００５】
【発明が解決しようとする課題】近年、液晶表示装置及び半導体集積回路の発達にともなって、これに用いられる薄膜トランジスタにも、高性能化及び高速化、高集積化が望まれている。薄膜トランジスタの高速化及び高性能化を実現する方法として、能動領域の半導体層を薄くする試みがなされている。しかしながら、先の図３により説明した従来の技術により形成された薄膜トランジスタでは、能動領域の半導体層を薄くすると、必然的にソース及びドレイン領域の部分も薄くなり、従ってソース及びドレイン領域の部分のシート抵抗値が上がり、オン電流が抑えられるため、高速化及び高性能化が困難であった。また、前記能動領域及びソース及びドレイン領域の層を配線層として用いる場合にも、やはり配線抵抗が高いため、薄膜トランジスタの高集積化が困難であった。また、ソース及びドレイン領域の部分が薄い場合には、ソース及びドレイン領域とソース及びドレイン電極端子とのコンタクトを直接取ることが困難であった。一方、図４の従来の技術により説明した薄膜トランジスタに於いては、能動領域を薄くしてもソース及びドレイン領域は厚く形成できるため、ソース及びドレイン領域または、配線層のシート抵抗または配線抵抗の低抵抗化が可能である。また、ソース及びドレイン電極端子と、ソース及びドレイン領域とのコンタクトを取ることも容易である。しかし、能動領域とソース及びドレイン領域とを別の層で形成しているため、能動領域とソース及びドレイン領域との接合部分での接合欠陥が発生し、逆バイアスをかけたときのリーク電流が非常に大きくなり、従って低消費電力化が困難であった。また、薄膜トランジスタの微細化及び高集積化が望まれているが、この場合問題となるのが短チャネル効果である。これを防ぐための手段として、ソース及びドレイン領域と能動領域との間に薄い不純物層を有する、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造が検討されているが、従来に技術ではＬＤＤ構造を形成するために、２度のイオン打ち込み法を用いなければならないなどのプロセスの複雑さが問題となっている。
【０００６】本発明は、このような薄膜トランジスタ及びその製造方法の問題点を解決するもので、その目的とするところは、高速化・高性能化・低消費電力化が可能で、かつ微細化及び高集積化が可能な薄膜トランジスタ及びその製造方法を提供するところにある。
【０００７】
【課題を解決するための手段】ソース及びドレイン領域と能動領域とゲート絶縁膜とゲート電極とを有する薄膜トランジスタに於て、ソース及びドレイン領域と能動領域が同一の層からなり、かつ能動領域の膜厚がソース及びドレイン領域の膜厚より薄いことを特徴とする。
【０００８】
【作用】本発明の薄膜トランジスタの構造及びその製造方法によれば、半導体層と窒化珪素膜層を積層し、前記窒化珪素膜をパターニングしてその開口部分の半導体層を酸化させた後窒化珪素膜を除去し、不純物イオンを導入することによって、半導体層中に濃い不純物領域と薄い不純物領域とを形成し、その後前記半導体層の酸化部分を除去してゲート絶縁膜とゲート電極とを形成しているため、能動領域の部分は薄く形成でき、薄膜トランジスタの高速化及び高性能化が実現できる。また、ソース及びドレイン領域と配線層の部分は厚いままのため、シート抵抗及び配線抵抗を小さくすることができ、高速化及び基板の大面積化が可能である。しかも、能動領域とソース及びドレイン領域とは同一の層であるため、接合部分がなくリーク電流を少なくすることができるため、低消費電力化が可能である。また、先の１度の不純物打ち込みにより、不純物の薄い層と濃い層が形成できるため、ＬＤＤ構造を簡単なプロセスにより形成することができる。従って、微細化及び高集積化が実現できる。
【０００９】
【実施例】本発明の実施例の１つを、図１（ａ）〜（ｄ）までの製造工程ごとの素子断面図により説明してゆく。まず図１（ａ）に示すように、絶縁基板１０１上に半導体層１０２を２０００Å〜４０００Å程度の厚さに積層し、次いで窒化珪素膜１０３を１０００Å〜２０００Å程度の厚さに積層、所望の形状にパターニングした後、熱酸化法を用いて前記窒化珪素膜１０３の開口部の半導体層１０２を酸化させ、熱酸化膜１０４を形成する。前記半導体層１０２の形成には、減圧ＣＶＤ法やプラズマＣＶＤ法などが用いられる。前記半導体薄膜層１０２はソース及びドレイン領域を形成するため、少なくとも１０００Å以上であることが望ましい。一方、前記半導体薄膜層１０２の酸化されて残った部分は、能動領域を形成するため、少なくとも５００Å以下であることが望ましい。また、前記窒化珪素膜層１０３の形成には、減圧ＣＶＤ法、熱窒化法、プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法などが用いられる。また、前記窒化珪素膜１０３の代わりに二酸化珪素膜と窒化珪素膜の２層構造を用いて、窒化珪素膜によるストレスを緩和することも可能である。また、熱酸化法の温度は１０００℃前後であり、前記熱酸化膜１０４の厚さは、酸化時間を変えることで調整できる。本実施例に於ては、半導体薄膜１０２を３０００Åの厚さに積層し、窒化珪素膜１０３を１５００Åとし、１０００℃で６０分の熱酸化をしたところ、半導体薄膜１０２は約２５００Å酸化され、熱酸化膜は約５５００Åとなり、能動領域となる部分の半導体薄膜１０２は５００Åであった。次いで、前記窒化珪素膜１０３を除去し、熱酸化膜をマスクとして全面に不純物イオン１０５を、イオンインプランテーション法やイオンドーピング法などのイオン打ち込み法により導入し、活性化のための熱処理を施して、ソース及びドレイン領域１０６となる濃い不純物領域と、薄い不純物領域１０７及び能動領域１０８を形成して図１（ｂ）となす。前記打ち込まれる不純物としては、Ｎ型の薄膜トランジスタを形成する場合にはリンや砒素が用いられ、Ｐ型の薄膜トランジスタを形成する場合には、ボロンやガリウムなどが用いられる。その後、前記熱酸化膜１０４を除去し、全面にゲート絶縁膜１０９を形成した後、ゲート電極となる導体層を積層、パターニングしてゲート電極１１０を形成し、図１（ｃ）を得る。前記ゲート絶縁膜１０９としては、熱酸化法や熱窒化法または常圧ＣＶＤ法、減圧ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、スパッタ法などによって形成される、二酸化珪素膜や窒化珪素膜あるいはこれらの組合せによる絶縁膜が用いられる。また、前記ゲート電極１１０としては、高濃度不純物を添加した半導体層や、クロミウムやアルミニウム、タンタルやタングステンなどの金属薄膜が用いられる。その後、層間絶縁膜１１１を全面に積層し、コンタクトホール１１２を開口した後、ソース及びドレイン電極端子１１３を形成して、図１（ｄ）とし、薄膜トランジスタが完成する。前記層間絶縁膜１１１としては、前記ゲート絶縁膜１０９に用いられるのと同様の薄膜の他に、ポリイミドなどの有機薄膜が用いられることもある。
【００１０】本実施例に於いては、基板として絶縁基板を用いて説明したが、導体基板を用いる場合には、導体基板上に絶縁薄膜を積層した後、前記の製造方法を用いて薄膜トランジスタを形成することも可能である。また、本実施例に於いては、ゲート電極が能動領域に対して基板と反対側に位置するスタガード構造の例を用いて、本発明の製造方法について説明したが、ゲート電極が能動領域に対して基板側に位置する逆スタガード構造についても、本発明の製造方法が応用可能なことは言うまでもない。図２は、本発明の薄膜トランジスタを逆スタガード構造に応用した場合の素子断面図である。２０１は基板、２０２はゲート電極、２０３はゲート絶縁膜、２０４はソース及びドレイン領域、２０５は薄い不純物領域、２０６は能動領域、２０７は層間絶縁膜、２０８はコンタクトホール、２０９はソース及びドレイン電極端子をそれぞれ表わしている。
【００１１】
【発明の効果】以上、製造工程ごとに簡単に説明した薄膜トランジスタ及びその製造方法によれば、以下に述べる数多くの効果が得られる。
【００１２】１）能動領域を薄膜化できるため、薄膜トランジスタの高性能化・高速度化が可能である。
【００１３】２）ソース及びドレイン領域が厚く形成されている為、シート抵抗を小さくすることができ、それによってオン電流が抑えられることが無くなり、高性能化及び高速化が可能になる。
【００１４】３）ソース及びドレイン領域と同じ層で配線層を形成する場合には、配線抵抗の低抵抗化が可能であり、基板の大面積化及び高集積化が可能である。
【００１５】４）ソース及びドレイン領域を厚くできる為、直接ソース及びドレイン電極端子とのコンタクトを取ることが可能である。
【００１６】５）ソース及びドレイン領域と、能動領域とは、同じ層であるため接合部分がなく、従って逆バイアス時のリーク電流が小さく、低消費電力化が可能である。
【００１７】６）チャネル部の膜厚は、熱酸化膜を形成するときの酸化時間で調整することができる。
【００１８】７）１回のイオン打ち込みにより、ＬＤＤ構造を形成することができ、それによって短チャネル効果を防ぐことができ、微細化及び高集積化が実現できる。
【図面の簡単な説明】
【図１】 本発明の薄膜トランジスタの、実施例に示した製造工程ごとの素子断面図。
【図２】 本発明の薄膜トランジスタを、逆スタガード構造に応用した場合の素子断面図。
【図３】 従来の技術における薄膜トランジスタの、製造工程ごとの素子断面図。
【図４】 従来の技術における別の薄膜トランジスタの、製造工程ごとの素子断面図。
【符号の説明】
１０１，２０１，３０１，４０１・・・絶縁基板
１０２，３０２・・・半導体層
１０３・・・窒化珪素膜層
１０４・・・熱酸化膜
１０５，３０５・・・不純物イオン
１０６，２０４，３０６，４０２・・・ソース及びドレイン領域
１０７，２０５・・・薄い不純物領域
１０８，２０６，３０７，４０３・・・能動領域
１０９，２０３，３０３，４０４・・・ゲート絶縁膜
１１０，２０２，３０４，４０５・・・ゲート電極
１１１，２０７，３０８，４０６・・・層間絶縁膜
１１２，２０８，３０９，４０７・・・コンタクトホール
１１３，２０９，３１０，４０８・・・ソース及びドレイン電極端子
【特許請求の範囲】
【請求項１】ソース及びドレイン領域と能動領域とゲート絶縁膜とゲート電極とを有する薄膜トランジスタに於て、ソース及びドレイン領域と能動領域が同一の層からなり、かつ能動領域の膜厚がソース及びドレイン領域の膜厚より薄いことを特徴とする薄膜トランジスタ。
【請求項２】前記請求項１に記載の薄膜トランジスタに於て、能動領域の膜厚がソース及びドレイン領域の膜厚の半分かまたはそれ以下であることを特徴とする薄膜トランジスタ。
【請求項３】絶縁基板上あるいは導体基板上で、ソース及びドレイン領域を形成する工程と、能動領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とを含む、薄膜トランジスタの製造方法に於て、ゲート絶縁膜形成後または形成前に、半導体層と窒化珪素膜層を順次積層し、前記窒化珪素膜層をレジストを用いてパターニングする工程と、熱酸化法を用いて、前記窒化珪素膜層の開孔部の半導体層を酸化させる工程と、前記窒化珪素膜層を除去する工程と、不純物イオンを導入し、ソース及びドレイン領域と薄い不純物領域と能動領域を形成する工程と、前記熱酸化膜を除去する工程とを含むことを特徴とする、薄膜トランジスタの製造方法。
【請求項１】ソース及びドレイン領域と能動領域とゲート絶縁膜とゲート電極とを有する薄膜トランジスタに於て、ソース及びドレイン領域と能動領域が同一の層からなり、かつ能動領域の膜厚がソース及びドレイン領域の膜厚より薄いことを特徴とする薄膜トランジスタ。
【請求項２】前記請求項１に記載の薄膜トランジスタに於て、能動領域の膜厚がソース及びドレイン領域の膜厚の半分かまたはそれ以下であることを特徴とする薄膜トランジスタ。
【請求項３】絶縁基板上あるいは導体基板上で、ソース及びドレイン領域を形成する工程と、能動領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とを含む、薄膜トランジスタの製造方法に於て、ゲート絶縁膜形成後または形成前に、半導体層と窒化珪素膜層を順次積層し、前記窒化珪素膜層をレジストを用いてパターニングする工程と、熱酸化法を用いて、前記窒化珪素膜層の開孔部の半導体層を酸化させる工程と、前記窒化珪素膜層を除去する工程と、不純物イオンを導入し、ソース及びドレイン領域と薄い不純物領域と能動領域を形成する工程と、前記熱酸化膜を除去する工程とを含むことを特徴とする、薄膜トランジスタの製造方法。
【図２】
【図１】
【図３】
【図４】
【図１】
【図３】
【図４】
【公開番号】特開平５−１３６４１４
【公開日】平成５年（１９９３）６月１日
【国際特許分類】
【出願番号】特願平３−２９４４７５
【出願日】平成３年（１９９１）１１月１１日
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【公開日】平成５年（１９９３）６月１日
【国際特許分類】
【出願日】平成３年（１９９１）１１月１１日
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
[ Back to top ]