表示装置の駆動回路、表示装置、および表示装置の駆動方法
【課題】画質を高めることができる表示装置の駆動回路を得る。
【解決手段】交互に設定された第１の期間（反転動作期間ＰＡ）および第２の期間（反転動作期間ＰＢ）のそれぞれにおいて、フレーム期間ごとに反転する画素信号Ｖpix2を生成し、表示部に供給する画素信号生成部（ＲＧＢデコーダ部１３および反転部１４）と、第１の期間および第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、表示部に対する画素信号の書込みを行うように制御する書込制御部（反転制御部３０）とを備える。
【解決手段】交互に設定された第１の期間（反転動作期間ＰＡ）および第２の期間（反転動作期間ＰＢ）のそれぞれにおいて、フレーム期間ごとに反転する画素信号Ｖpix2を生成し、表示部に供給する画素信号生成部（ＲＧＢデコーダ部１３および反転部１４）と、第１の期間および第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、表示部に対する画素信号の書込みを行うように制御する書込制御部（反転制御部３０）とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、インターレース映像信号に基づいて表示を行う表示装置を駆動する駆動回路、およびその駆動回路を備えた表示装置、ならびにそのような表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、表示装置においては、ＣＲＴ（Cathode Ray Tube）表示装置から液晶表示装置への置き換えが進んでいる。液晶表示装置は、ＣＲＴ表示装置に比べて、薄くできるため省スペースを実現しやすく、また、消費電力が低いためエコロジーの観点からもメリットがある。
【０００３】
表示装置の分野では、しばしばインターレース映像信号が用いられる。インターレース映像信号では、各フレーム画像の画像情報は、そのフレーム画像を構成するライン画像を交互に分配して構成した２つのフィールド画像の画像情報に分けられている。ＣＲＴ表示装置にこのインターレース映像信号が供給された場合には、ＣＲＴ表示装置は、例えば、これらの２つのフィールド画像を、それぞれ対応する位置に交互に表示する。一方、液晶表示装置にインターレース映像信号が供給された場合には、液晶表示装置は、例えば、いわゆるＩＰ変換によりインターレース映像信号をプログレッシブ映像信号に変換して元のフレーム画像を生成し、その生成されたフレーム画像に基づいて表示を行う。また、液晶表示装置には、インターレース映像信号の各フィールド画像と同じ画素数を有する表示部を備え、ＩＰ変換を行わずに各フィールド画像をそのまま時分割的に表示するものもある。このＩＰ変換を行わない表示装置は、ＩＰ変換を行う表示装置に比べ、よりシンプルな構成で、インターレース映像信号に基づく表示を行うことができる。
【０００４】
ところで、一般に、表示装置では、例えば同じ画像を長時間表示すると、その後に他の画像を表示しても、その長時間表示した画像が少し残って表示されてしまう、いわゆる「焼きつき」と呼ばれる現象が生じる。液晶表示装置においても、このような現象は生じるため、これに対する様々な対策が提案されている。例えば、特許文献１には、ＩＰ変換を行わない液晶表示装置において、フレームごとに画素信号を反転して駆動するとともに、所定期間ごとにその反転の方法を変更する液晶表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１９１４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、一般に、表示装置では高い画質が望まれており、ＩＰ変換を行わない液晶表示装置でもさらなる画質の改善が望まれている。
【０００７】
本開示はかかる問題点に鑑みてなされたもので、その目的は、画質を高めることができる表示装置の駆動回路、表示装置、および表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
本開示の表示装置の駆動回路は、画素信号生成部と、書込制御部とを備えている。画素信号生成部は、交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成し、表示部に供給するものである。書込制御部は、第１の期間および第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、表示部に対する画素信号の書込みを行うように制御するものである。
【０００９】
本開示の表示装置は、画素信号生成部と、表示部と、書込制御部とを備えている。画素信号生成部は、交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成するものである。表示部は、画素信号に基づいて表示を行うものである。書込制御部は、第１の期間および第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、表示部に対する画素信号の書込みを行うように制御するものである。
【００１０】
本開示の表示装置の駆動方法は、交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成して表示部に供給し、第１の期間および第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、表示部に対する画素信号の書込みを行うように制御するものである。
【００１１】
本開示の表示装置の駆動回路、表示装置、および表示装置の駆動方法では、交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号が、表示部に供給される。その際、第１の期間および第２の期間のそれぞれにおける先頭期間以外の期間において、画素信号が表示部に書き込まれるようになっている。
【発明の効果】
【００１２】
本開示の表示装置の駆動回路、表示装置、および表示装置の駆動方法によれば、先頭期間以外の期間において、画素信号が表示部に書き込まれるようにしたので、画質を高めることができる。
【図面の簡単な説明】
【００１３】
【図１】本開示の第１の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図２】インターレース画像を説明するための説明図である。
【図３】図１に示した反転制御部の一構成例を表す回路図である。
【図４】第１フィールド画像および第２フィールド画像に基づく表示を説明するための説明図である。
【図５】図１に示した表示部の一構成例を表す説明図である。
【図６】図１に示した表示装置の一動作例を表すタイミング波形図である。
【図７】図１に示した表示装置の一動作例を表す他のタイミング波形図である。
【図８】図１に示した反転信号生成部および反転信号制御部の一動作例を表すタイミング波形図である。
【図９】インターレース画像の一例を説明するための説明図である。
【図１０】図１０に示した画像の表示を説明するための説明図である。
【図１１】図１に示した表示装置の一動作例を表す他のタイミング波形図である。
【図１２】比較例に係る表示装置の一構成例を表すブロック図である。
【図１３】比較例に係る表示装置の一動作例を表すタイミング波形図である。
【図１４】第１の実施の形態の変形例に係る表示装置の一構成例を表すブロック図である。
【図１５】図１４に示した反転制御部の一構成例を表す回路図である。
【図１６】第１の実施の形態の他の変形例に係る反転制御部の一構成例を表す回路図である。
【図１７】第２の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図１８】図１７に示した表示装置の一動作例を表す流れ図である。
【図１９】第３の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図２０】図１９に示した表示装置の一動作例を表す流れ図である。
【図２１】第３の実施の形態の変形例に係る表示装置の一動作例を表す流れ図である。
【発明を実施するための形態】
【００１４】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
【００１５】
＜１．第１の実施の形態＞
［構成例］
（全体構成例）
図１は、第１の実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、供給されたインターレース映像信号に基づいて、ＩＰ変換を行わずに表示を行うものである。なお、本開示の実施の形態に係る表示装置の駆動回路および表示装置の駆動方法は、本実施の形態により具現化されるので、併せて説明する。
【００１６】
表示装置１は、制御部１１と、タイミング制御部１６と、反転信号生成部１５と、反転制御部３０と、ＶＲＡＭ（Video RAM）１２と、ＲＧＢデコーダ部１３と、反転部１４と、表示部２０とを備えている。
【００１７】
制御部１１は、供給された映像信号Ｖdispに基づいて、ＶＲＡＭ１２、ＲＧＢデコーダ部１３、反転信号生成部１５、およびタイミング制御部１６に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。
【００１８】
映像信号Ｖdispは、インターレース映像信号であり、複数（ここでは２つ）のフィールド画像の画像情報が交互に表示装置１に供給されるようになっている。
【００１９】
図２は、インターレース映像信号の一例を模式的に表すものであり、（Ａ）はフレーム画像Ｆを示し、（Ｂ）は第１フィールド画像Ｆｉ１を示し、（Ｃ）は第２フィールド画像Ｆｉ２を示す。
【００２０】
フレーム画像Ｆは、図２（Ａ）に示したように、複数のライン画像Ｌから構成されている。フレーム画像Ｆは、例えば、映像信号ＶdispがＳＤ（Standard Definition）信号の場合には、水平方向に７２０画素、垂直方向に４８０画素の画素情報を有している。また、フレーム画像Ｆは、例えば映像信号ＶdispがＨＤ（High Definition）信号の場合には、水平方向に１９２０画素、垂直方向に１０８０画素の画素情報を有している。
【００２１】
第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２（図２（Ｂ），（Ｃ））は、フレーム画像Ｆ（図２（Ａ））を構成するライン画像Ｌを交互に分配して構成したものである。各フィールド画像（第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２）は、例えば映像信号ＶdispがＳＤ信号の場合には、水平方向に７２０画素、垂直方向に２４０画素の画素情報を有し、例えば映像信号ＶdispがＨＤ信号の場合には、水平方向に１９２０画素、垂直方向に５４０画素の画素情報を有している。
【００２２】
制御部１１は、映像信号Ｖdispにより供給された各フィールド画像の画像情報をＶＲＡＭ１２に対して書込むとともに、表示を行う際には、ＶＲＡＭ１２から画像データを読み出す。また、制御部１１は、ＲＧＢデコーダ部１３に対して、ＶＲＡＭ１２から読み出した画像情報と制御信号を供給し、反転信号生成部１５およびタイミング制御部１６に対して制御信号を供給する。
【００２３】
タイミング制御部１６は、制御部１１からの制御信号に基づいて、複数の制御信号を生成し、表示部２０および反転制御部３０に供給するものである。具体的には、タイミング制御部１６は、水平同期信号ＨＳＴ、クロック信号ＨＣＬＫ、水平イネーブル信号ＨＥＮ、垂直同期信号ＶＳＴ、およびクロック信号ＶＣＬＫを生成し、表示部２０に対して供給する。また、タイミング制御部１６は、反転制御信号ＦＲＰおよび垂直イネーブル信号ＶＥＮを生成し、垂直同期信号ＶＳＴとともに、反転制御部３０に対して供給する。
【００２４】
ここで、水平同期信号ＨＳＴは、後述するように、１水平期間（１Ｈ）ごとにパルス波形を有する信号であり、垂直同期信号ＶＳＴは、１垂直期間（１Ｖ）ごとにパルス波形を有する信号である。また、水平イネーブル信号ＨＥＮおよび垂直イネーブル信号ＶＥＮは、後述するように、サブ画素ＳＰixへの画素信号Ｖpix2の書込みを制御するためのものである。反転制御信号ＦＲＰは、１垂直期間ごとに反転する信号である。
【００２５】
反転信号生成部１５は、制御部１１から供給される制御信号に基づいて、所定の複数の垂直期間ごとに、論理が反転する長周期反転信号ＩＮＶを生成するものである。長周期反転信号ＩＮＶは、例えば、約１分ごとに論理反転するものである。
【００２６】
反転制御部３０は、反転信号生成部１５から供給される長周期反転信号ＩＮＶと、タイミング制御部１６から供給される反転制御信号ＦＲＰ、垂直同期信号ＶＳＴ、および垂直イネーブル信号ＶＥＮに基づいて、反転制御信号ＦＲＰ２および垂直イネーブル信号ＶＥＮ２を生成するものである。
【００２７】
図３は、反転制御部３０の一構成例を表すものである。反転制御部３０は、ＥＸ−ＯＲ回路３１と、Ｄ型フリップフロップ回路３２と、ＥＸ−ＮＯＲ回路３３と、論理積回路３４とを備えている。ＥＸ−ＯＲ回路３１は、長周期反転信号ＩＮＶと反転制御信号ＦＲＰとの排他的論理和を求め、反転制御信号ＦＲＰ２として出力するものである。Ｄ型フリップフロップ回路３２は、そのデータ入力端子に長周期反転信号ＩＮＶが供給されるとともに、そのクロック入力端子に垂直同期信号ＶＳＴが供給され、垂直同期信号ＶＳＴに同期して長周期反転信号ＩＮＶをサンプリングし、その結果を信号ＶＮ１として出力するものである。ＥＸ−ＮＯＲ回路３３は、長周期反転信号ＩＮＶと、Ｄ型フリップフロップ回路３２の出力信号（信号ＶＮ１）との排他的論理和の反転を求め、信号ＶＮ２として出力するものである。論理積回路３４は、ＥＸ−ＮＯＲ回路３３の出力信号（信号ＶＮ２）と、垂直イネーブル信号ＶＥＮの論理積を求め、垂直イネーブル信号ＶＥＮ２として出力するものである。
【００２８】
この構成により、反転制御部３０は、長周期反転信号ＩＮＶが低レベルの場合には、反転制御信号ＦＲＰと同じ信号を反転制御信号ＦＲＰ２として出力し、長周期反転信号ＩＮＶが高レベルの場合には、反転制御信号ＦＲＰを反転した信号を反転制御信号ＦＲＰ２として出力する。また、反転制御部３０は、長周期反転信号ＩＮＶが変化した後の最初の垂直期間において低レベルになり、その他の期間では垂直イネーブル信号ＶＥＮと同じ信号となる垂直イネーブル信号ＶＥＮ２を生成するようになっている。
【００２９】
ＶＲＡＭ１２は、画像情報を記憶する記憶部であり、制御部１１から供給されたフィールド画像（第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２）の画像情報を記憶し、その画像情報を制御部１１からの要求に応じて出力するものである。
【００３０】
ＲＧＢデコーダ部１３は、制御部１１から供給された画像情報および制御信号に基づいて、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各成分のアナログ信号である画素信号ＶpixR，ＶpixG，ＶpixBを生成するものである。なお、以下の説明では、説明の便宜上、画素信号ＶpixR，ＶpixG，ＶpixBのうちの任意の一つを示すものとして、画素信号Ｖpixを適宜用いる。
【００３１】
なお、例えば、制御部１１と、反転信号生成部１５と、ＲＧＢデコーダ部１３は、例えばマイクロコントローラ（ＭＣＵ）により構成してもよい。
【００３２】
反転部１４は、反転制御部３０から供給された反転制御信号ＦＲＰ２に基づいて、ＲＧＢデコーダ部１３から供給された画素信号ＶpixR，ＶpixG，ＶpixBに対する反転動作を制御し、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力するものである。具体的には、後述するように、反転部１４は、反転制御信号ＦＲＰ２が高レベルの場合には、画素信号ＶpixR，ＶpixG，ＶpixBをそのまま画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力し、反転制御信号ＦＲＰ２が低レベルの場合には、画素信号ＶpixR，ＶpixG，ＶpixBを反転して画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力するようになっている。なお、以下の説明では、説明の便宜上、画素信号ＶpixR2，ＶpixG2，ＶpixB2のうちの任意の一つを示すものとして、画素信号Ｖpix2を適宜用いる。
【００３３】
表示部２０は、液晶表示部であり、反転部１４から供給された画素信号ＶpixR2，ＶpixG2，ＶpixB2、および反転制御部３０、タイミング制御部１６から供給される様々な制御信号に基づいて表示を行うものである。この例では、表示部２０は、ノーマリホワイト型のものである。ただし、表示部２０は、これに限定されるものではなく、これに代えて、ノーマリブラック型であってもよい。表示部２０は、各フィールド画像の画素数と同じ数の画素を有している。すなわち、表示部２０では、フレーム画像Ｆと比べて、垂直方向の画素数が半分になっている。
【００３４】
図４は、表示部２０における画像の表示を表すものであり、（Ａ）は第１フィールド画像Ｆｉ１を表示した場合を示し、（Ｂ）は第２フィールド画像Ｆｉ２を表示した場合を示す。この図４は、図２（Ｂ），（Ｃ）と対応している。すなわち、第１フィールド画像Ｆｉ１を表示する際には、図２（Ｂ）の画像が図４（Ａ）のように表示され、第２フィールド画像Ｆｉ２を表示する際には、図２（Ｃ）の画像が図４（Ｂ）のように表示される。このように、表示装置１では、ＩＰ変換を行うことなく、インターレース映像信号に含まれるフィールド画像が交互に表示されるようになっている。
【００３５】
図５は、表示部２０の一構成例を表すものである。表示部２０は、水平走査部２１と、Ｍ個の論理積回路２２（論理積回路２２（１）〜２２（Ｍ））と、Ｍ個のスイッチ２３（スイッチ２３（１）〜２３（Ｍ））と、垂直走査部２６と、Ｎ個の論理積回路２７（論理積回路２７（１）〜２７（Ｎ））と、マトリックス状に配置された画素Ｐixとを備えている。
【００３６】
水平走査部２１は、水平同期信号ＨＳＴおよびクロック信号ＨＣＬＫに基づいて、マトリックス状に配置された画素Ｐixを水平方向に走査するものである。この水平走査部２１は、例えば、シフトレジスタを用いて構成されており、そのデータ入力端子に水平同期信号ＨＳＴが供給され、クロック入力端子にクロック信号ＨＣＬＫが供給される。この構成により、水平走査部２１は、シフトレジスタの各段から、クロック信号ＨＣＬＫに同期したパルス信号を、走査信号ＳＨ１〜ＳＨＭとして順次出力するようになっている。
【００３７】
論理積回路２２（１）〜２２（Ｍ）のそれぞれは、水平走査部２１から供給された走査信号ＳＨ１〜ＳＨＭのそれぞれと、水平イネーブル信号ＨＥＮとの論理積を求め、走査信号φＨ１〜φＨＭとして出力する回路である。
【００３８】
スイッチ２３（１）〜２３（Ｍ）は、それぞれ対応する論理積回路２２（１）〜２２（Ｍ）の出力信号（走査信号φＨ１〜φＨＭ）に基づいて、オンオフするスイッチである。スイッチ２３（１）〜２３（Ｍ）は、例えば、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）を用いたアナログスイッチなどにより形成されるものである。スイッチ２３（１）〜２３（Ｍ）の一端には反転部１４から画素信号Ｖpix2が供給され、他端は画素信号線ＳＧＬを介して画素Ｐixと接続されている。具体的には、スイッチ２３（１）には、赤色に係る画素信号ＶpixR2が供給され、スイッチ２３（２）には、青色に係る画素信号ＶpixG2が供給され、スイッチ２３（３）には、緑色に係る画素信号ＶpixB2が供給される。そして、スイッチがオン状態になると、これらの画素信号ＶpixR2，ＶpixG2，ＶpixB2は、画素信号線ＳＧＬを介して、画素Ｐixを構成する、ＲＧＢにそれぞれ対応する各サブ画素ＳＰix（後述）に供給されるようになっている。
【００３９】
垂直走査部２６は、垂直同期信号ＶＳＴおよびクロック信号ＶＣＬＫに基づいて、マトリックス状に配置された画素Ｐixの垂直方向に走査するものである。この垂直走査部２６は、例えば、シフトレジスタを用いて構成されており、そのデータ入力端子に垂直同期信号ＶＳＴが供給され、クロック端子にクロック信号ＶＣＬＫが供給される。この構成により、垂直走査部２６は、シフトレジスタの各段から、クロック信号ＶＣＬＫに同期したパルス信号を、走査信号ＳＶ１〜ＳＶＮとして順次出力するようになっている。
【００４０】
論理積回路２７（１）〜２７（Ｎ）のそれぞれは、垂直走査部２７から供給された走査信号ＳＶ１〜ＳＶＮのそれぞれと、垂直イネーブル信号ＶＥＮ２との論理積を求め、走査信号φＶ１〜φＶＮとして出力する回路である。この論理積回路２７（１）〜２７（Ｎ）の出力端子は、走査信号線ＧＣＬを介して画素Ｐixと接続されている。
【００４１】
画素Ｐixは、表示画像を構成する表示要素である。画素Ｐixは、３つのサブ画素ＳＰixにより構成される。サブ画素ＳＰixは、ＴＦＴ素子Ｔｒおよび液晶素子ＬＣを有している。ＴＦＴ素子Ｔｒは、薄膜トランジスタ（ＴＦＴ）により構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。ＴＦＴ素子Ｔｒのソースは画素信号線ＳＧＬに接続され、ゲートは走査信号線ＧＣＬに接続され、ドレインは液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端がＴＦＴ素子Ｔｒのドレインに接続され、他端には、共通電圧ＶＣＯＭ（例えば０Ｖ）が印加されている。
【００４２】
サブ画素ＳＰixは、走査信号線ＧＣＬにより、表示部２０において同じ行に配置された他のサブ画素ＳＰixと互いに接続されている。また、サブ画素ＳＰixは、画素信号線ＳＧＬにより、表示部２０において同じ列に配置された他のサブ画素ＳＰixと互いに接続されている。
【００４３】
この構成により、表示部２０では、垂直走査部２６および論理積回路２７（１）〜２７（Ｎ）が走査信号線ＧＣＬを時分割的に線順次走査するように駆動することにより、１水平ラインが順次選択される。そして、水平走査部２１および論理積回路２２（１）〜２２（Ｍ）が、順次走査により画素信号線ＳＧＬを選択し、反転部１４が、画素信号Ｖpix2を、その選択された画素信号線ＳＧＬを介して、サブ画素ＳＰixに供給する。各サブ画素ＳＰixでは、ＴＦＴ素子Ｔｒがオン状態のときに、画素信号Ｖpix2が液晶素子ＬＣの一端に画素電位Ｖｐとして書き込まれ、ＴＦＴ素子Ｔｒがオフ状態になると、その液晶素子ＬＣの一端が画素信号線ＳＧＬと電気的に切り離されてハイインピーダンス状態になり、その画素電位Ｖｐが維持されるようになっている。
【００４４】
また、水平イネーブル信号ＨＥＮ、および垂直イネーブル信号ＶＥＮ２は、サブ画素ＳＰixへの画素信号Ｖpix2の書込みを制御する。具体的には、水平イネーブル信号ＨＥＮおよび垂直イネーブル信号ＶＥＮ２がともに高レベルである場合には、上述したような動作により、サブ画素ＳＰixへの画素信号Ｖpix2の書込みが行われる。一方、水平イネーブル信号ＨＥＮが高レベルであり、垂直イネーブル信号ＶＥＮ２が低レベルである場合には、走査信号φＶ１〜φＶＮの全てが低レベルになるため、画素信号Ｖpix2は、画素信号線ＳＧＬに印加されるものの、サブ画素ＳＰixに書き込まれることはない。さらに、水平イネーブル信号ＨＥＮが低レベルである場合には、走査信号φＨ１〜φＨＭの全てが低レベルになるため、スイッチ２３（１）〜２３（Ｍ）の全てがオフ状態になり、画素信号Ｖpix2は、画素信号線ＳＧＬに印加されないようになっている。
【００４５】
ここで、ＲＧＢデコーダ部１３および反転部１４は、本開示における「画素信号生成部」の一具体例に対応する。反転制御部３０は、本開示における「書込制御部」の一具体例に対応する。長周期反転信号ＩＮＶは、本開示における「論理信号」の一具体例に対応し、反転信号生成部１５は、本開示における「論理信号生成部」の一具体例に対応する。ＴＦＴ素子Ｔｒは、本開示における「画素スイッチ」の一具体例に対応する。スイッチ２３（１）〜２３（Ｍ）は、本開示における「信号線スイッチ」の一具体例に対応する。
【００４６】
［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。
【００４７】
（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。制御部１１は、供給された映像信号Ｖdispに基づいて、ＶＲＡＭ１２、ＲＧＢデコーダ部１３、反転信号生成部１５、およびタイミング制御部１６に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。タイミング制御部１６は、複数の制御信号を生成し、表示部２０および反転制御部３０に供給する。反転信号生成部１５は、長周期反転信号ＩＮＶを生成し、反転制御部３０は、長周期反転信号ＩＮＶなどに基づいて、反転制御信号ＦＲＰ２および垂直イネーブル信号ＶＥＮ２を生成する。ＲＧＢデコーダ部１３は、画素信号ＶpixR，ＶpixG，ＶpixBを生成する。反転部１４は、反転制御信号ＦＲＰ２に基づいて画素信号ＶpixR，ＶpixG，ＶpixBに対する反転動作を制御し、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する。表示部２０は、画素信号ＶpixR2，ＶpixG2，ＶpixB2、垂直イネーブル信号ＶＥＮ２などに基づいて表示を行う。
【００４８】
（表示装置１の詳細動作）
次に、図６，７を参照して、表示装置１の詳細動作について説明する。
【００４９】
図６は、表示装置１における表示動作のタイミング波形例を表すものであり、（Ａ）は垂直同期信号ＶＳＴの波形を示し、（Ｂ）はクロック信号ＶＣＬＫの波形を示し、（Ｃ）は垂直イネーブル信号ＶＥＮの波形を示し、（Ｄ）は走査信号φＶ１〜φＶＮの波形を示し、（Ｅ）は反転制御信号ＦＲＰ２の波形を示し、（Ｆ）は画素信号ＶpixR，ＶpixG，ＶpixBの波形を示し、（Ｇ）は画素信号ＶpixR2，ＶpixG2，ＶpixB2の波形を示す。なお、図示していないが、この図６では、長周期反転信号ＩＮＶは、低レベルもしくは高レベルのいずれかであり、一定レベルである。
【００５０】
図７は、１水平期間における表示装置１の表示動作の一例を表すものであり、（Ａ）は水平同期信号ＨＳＴの波形を示し、（Ｂ）はクロック信号ＨＣＬＫの波形を示し、（Ｃ）は水平イネーブル信号ＨＥＮの波形を示し、（Ｄ）は走査信号φＨ１〜φＨＭの波形を示し、（Ｅ）は画素信号ＶpixR2，ＶpixG2，ＶpixB2の波形を示す。この例では、スイッチ２３（１）〜２３（Ｎ）は、対応する走査信号φＨ１〜φＨＭが高レベルのときにオン状態になるものとする。
【００５１】
表示装置１では、第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２が、垂直期間（１Ｖ）ごとに交互に表示される。その際、画素信号ＶpixR2，ＶpixG2，ＶpixB2は、垂直期間ごとに反転する。この垂直期間の長さは、例えば、１６．７［msec］（＝１／６０［Hz］）である。以下に、この動作を詳細に説明する。
【００５２】
まず、タイミングｔ１０付近において、タイミング制御部１６は、垂直同期信号ＶＳＴとしてパルス信号を生成する（図６（Ａ））。これにより、垂直期間（１Ｖ）が開始する。また、このタイミングｔ１０において、タイミング制御部１６は、クロック信号ＶＣＬＫを低レベルから高レベルに変化させる（図６（Ｂ））。これにより、垂直走査部２６のシフトレジスタでは、垂直同期信号ＶＳＴのパルス部分（高レベル部分）がサンプリングされ、走査信号φＶ１が低レベルから高レベルに変化する（図６（Ｄ））。よって、表示部２０では、１行目の走査信号線ＧＣＬが高レベルになり、表示書込動作の対象となる１水平ラインが選択される。
【００５３】
タイミングｔ１０〜ｔ２０からの１垂直期間（１Ｖ）では、ＲＧＢデコーダ部１３は、第１フィールド画像Ｆｉ１に係る画素信号ＶpixR，ＶpixG，ＶpixBを反転部１４に対して供給する。そして、タイミングｔ１０において、反転制御部３０は、反転制御信号ＦＲＰ２を低レベルから高レベルに変化させる（図６（Ｅ））。これに伴い、反転部１４は、ＲＧＢデコーダ部１３から供給された第１フィールド画像Ｆｉ１に係る画素信号ＶpixR，ＶpixG，ＶpixBを、そのまま、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する（図６（Ｆ），（Ｇ））。
【００５４】
そして、このタイミングｔ１０〜ｔ１１の期間（１水平期間（１Ｈ））において、図７に示したように、画素信号Ｖpix2が、選択された１水平ラインに係る各サブ画素ＳＰixに書き込まれる。
【００５５】
具体的には、図７において、タイミングｔ０付近において、タイミング制御部１６が、水平同期信号ＨＳＴとしてパルス信号を生成する（図７（Ａ））。そして、このタイミングｔ０において、タイミング制御部１６は、クロック信号ＨＣＬＫを高レベルから低レベルに変化させ（図７（Ｂ））、これにより、水平走査部２１のシフトレジスタでは、水平同期信号ＨＳＴのパルス部分（高レベル部分）がサンプリングされ、走査信号ＳＨ１が低レベルから高レベルに変化する（図６（Ｄ））。次に、タイミングｔ１〜ｔ２の期間において、タイミング制御部１６は、水平イネーブル信号ＨＥＮを高レベルにする（図７（Ｃ））。これにより、この期間において、スイッチ２３（１）がオン状態になり、画素信号ＶpixR2が、１列目の画素信号線ＳＧＬに印加され、選択された１水平ラインに係るサブ画素ＳＰixに供給される。次にタイミングｔ３において、タイミング制御部１６は、クロック信号ＨＣＬＫを高レベルから低レベルに変化させ（図７（Ｂ））、走査信号ＳＨ１が高レベルから低レベルに変化するとともに、走査信号ＳＨ２が低レベルから高レベルに変化する（図７（Ｄ））。次に、タイミングｔ４〜ｔ５の期間において、タイミング制御部１６は、水平イネーブル信号ＨＥＮを高レベルにする（図７（Ｃ））。これにより、この期間において、スイッチ２３（２）がオン状態になり、画素信号ＶpixG2が、２列目の画素信号線ＳＧＬに印加され、選択された１水平ラインに係るサブ画素ＳＰixに供給される。このようにして、タイミングｔ０〜ｔ９までの１水平期間（１Ｈ）において、選択された１水平ライン内の全てのサブ画素ＳＰixに対して、画素信号Ｖpix2が供給され、書込みが行われる。
【００５６】
次に、タイミングｔ１１において、タイミング制御部１６は、クロック信号ＶＣＬＫを高レベルから低レベルに変化させる（図６（Ｂ））。これにより、垂直走査部２６のシフトレジスタでは、データが転送され、走査信号φＶ１が高レベルから低レベルに変化するとともに、走査信号φＶ２が低レベルから高レベルに変化する（図６（Ｄ））。これにより、表示部２０において、２行目の走査信号線ＧＣＬが高レベルになることにより、表示書込動作の対象となる１水平ラインが選択され、タイミングｔ１１〜ｔ１２の期間において、画素信号Ｖpix2が、この選択された１水平ラインに係る各サブ画素ＳＰixに書き込まれる。
【００５７】
これ以降、タイミングｔ２０まで、同様の動作が繰り返し行われることにより、表示部２０の全面にわたり、表示書込動作の対象となる１水平ラインが順次選択され、第１フィールド画像Ｆｉ１に係る画素信号Ｖpix2が、この選択された１水平ラインに係る各サブ画素ＳＰixに順次書き込まれる。これにより、表示部２０の全面において、第１フィールド画像Ｆｉ１の表示が行われる。
【００５８】
次に、タイミングｔ２０付近において、タイミング制御部１６は、垂直同期信号ＶＳＴとしてパルス信号を生成する（図６（Ａ））。これにより、今までの垂直期間（１Ｖ）が終了するとともに、新たな垂直期間が開始する。また、このタイミングｔ２０において、タイミング制御部１６は、クロック信号ＶＣＬＫを低レベルから高レベルに変化させる（図６（Ｂ））。これにより、垂直走査部２６のシフトレジスタでは、垂直同期信号ＶＳＴのパルス部分（高レベル部分）がサンプリングされ、走査信号φＶ１が低レベルから高レベルに変化する（図６（Ｄ））。これにより、表示部２０において、１行目の走査信号線ＧＣＬが高レベルになり、表示書込動作の対象となる１水平ラインが選択される。
【００５９】
タイミングｔ２０からの１垂直期間（１Ｖ）では、ＲＧＢデコーダ部１３は、第２フィールド画像Ｆｉ２に係る画素信号ＶpixR，ＶpixG，ＶpixBを反転部１４に対して供給する。そして、タイミングｔ２０において、反転制御部３０は、反転制御信号ＦＲＰ２を高レベルから低レベルに変化させる（図６（Ｅ））。これに伴い、反転部１４は、ＲＧＢデコーダ部１３から供給された第２フィールド画像Ｆｉ２に係る画素信号ＶpixR，ＶpixG，ＶpixBを反転して、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する（図６（Ｆ），（Ｇ））。そして、タイミングｔ２０〜ｔ２１の期間において、画素信号Ｖpix2が、選択された１水平ラインに係る各サブ画素ＳＰixに書き込まれる。
【００６０】
次に、タイミングｔ２１において、タイミング制御部１６は、クロック信号ＶＣＬＫを高レベルから低レベルに変化させる（図６（Ｂ））。これにより、表示部２０において、２行目の走査信号線ＧＣＬが高レベルになることにより、表示書込動作の対象となる１水平ラインが選択され、タイミングｔ２１〜ｔ２２の期間において、画素信号Ｖpix2が、この選択された１水平ラインに係る各サブ画素ＳＰixに書き込まれる。
【００６１】
これ以降、タイミングｔ２０まで、同様の動作が繰り返し行われることにより、表示部２０の全面にわたり、表示書込動作の対象となる１水平ラインが順次選択され、第２フィールド画像Ｆｉ２に係る画素信号Ｖpix2が、この選択された１水平ラインに係る各サブ画素ＳＰixに順次書き込まれる。これにより、表示部２０の全面において、第２フィールド画像Ｆｉ２の表示が行われる。
【００６２】
（反転信号生成部１５および反転制御部３０の詳細動作）
次に、反転信号生成部１５および反転制御部３０の詳細動作を説明する。
【００６３】
図８は、反転信号生成部１５および反転制御部３０の動作の一例を表すものであり、（Ａ）は長周期反転信号ＩＮＶの波形を示し、（Ｂ）は反転制御信号ＦＲＰの波形を示し、（Ｃ）は反転制御信号ＦＲＰ２の波形を示し、（Ｄ）は垂直同期信号ＶＳＴの波形を示し、（Ｅ）は信号ＶＮ１（Ｄ型フリップフロップ回路３２の出力信号）の波形を示し、（Ｆ）は信号ＶＮ２（ＥＸ−ＮＯＲ回路３３の出力信号）の波形を示し、（Ｇ）は垂直イネーブル信号ＶＥＮの波形を示し、（Ｈ）は垂直イネーブル信号ＶＥＮ２の波形を示す。
【００６４】
表示装置１では、長周期反転信号ＩＮＶに基づき２つの反転動作期間ＰＡ，ＰＢ（第１の期間および第２の期間）が設定される。これらの２つの反転動作期間ＰＡ，ＰＢでは、反転部１４は、互いに異なる方法で画素信号の反転動作を行う。そして、各反転動作期間ＰＡ，ＰＢにおいて、表示部２０は、その反転部１４から出力された画素信号Ｖpix2に基づいて、第１フィールド画像Ｆｉ１と第２フィールド画像Ｆｉ２を垂直期間（１Ｖ）ごとに交互に表示する。以下に、この動作を詳細に説明する。
【００６５】
反転信号生成部１５は、タイミングｔ３０〜ｔ４０の期間において、長周期反転信号ＩＮＶを低レベルにする（図８（Ａ））。これにより、反転制御部３０のＥＸ−ＯＲ回路３１は、この期間（反転動作期間ＰＡ）において、タイミング制御部１６から供給された反転制御信号ＦＲＰ（図８（Ｂ））と同じ信号を反転制御信号ＦＲＰ２として出力する（図８（Ｃ））。また、反転信号生成部１５は、タイミングｔ４０〜ｔ５０の期間において、長周期反転信号ＩＮＶを高レベルにする（図８（Ａ））。これにより、反転制御部３０のＥＸ−ＯＲ回路３１は、この期間（反転動作期間ＰＢ）において、タイミング制御部１６から供給された反転制御信号ＦＲＰ（図８（Ｂ））を反転した信号を反転制御信号ＦＲＰ２として出力する（図８（Ｃ））。結果として、反転動作期間ＰＡと反転動作期間ＰＢとの境界を挟む隣接する垂直期間では、反転制御信号ＦＲＰ２のレベルは同じものとなる。
【００６６】
反転部１４は、このようにして生成された反転制御信号ＦＲＰ２に基づいて、ＲＧＢデコーダ１３から供給された画素信号ＶpixR，ＶpixG，ＶpixBを反転制御し、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する。具体的には、反転部１４は、反転制御信号ＦＲＰ２が高レベルの場合には、画素信号ＶpixR，ＶpixG，ＶpixBをそのまま画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力し、反転制御信号ＦＲＰ２が低レベルの場合には、画素信号ＶpixR，ＶpixG，ＶpixBを反転して画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する。すなわち、反転動作期間ＰＡと反転動作期間ＰＢとでは、反転動作の方法が互いに異なっている。
【００６７】
また、反転制御部３０のＤ型フリップフロップ回路３２は、反転動作期間ＰＡ，ＰＢの両方の期間において、垂直同期信号ＶＳＴ（図８（Ｄ））の立ち上がりに同期したタイミングで長周期反転信号ＩＮＶ（図８（Ａ））をサンプリングする。このとき、図示していないが、タイミングｔ３０付近において、垂直同期信号ＶＳＴが立ち上がった後に、長周期反転信号ＩＮＶが立ち下がるようになっており、タイミングｔ４０付近において、垂直同期信号ＶＳＴが立ち上がった後に、長周期反転信号ＩＮＶが立ち上がるようになっている。これにより、Ｄ型フリップフロップ回路３２は、長周期反転信号ＩＮＶを１垂直期間（１Ｖ）分だけ遅延した信号ＶＮ１を出力する（図８（Ａ），（Ｅ））。すなわち、このＤ型フリップフロップ回路３２は、長周期反転信号ＩＮＶを１垂直期間（１Ｖ）分だけ遅延させる遅延回路として機能している。ＥＸ−ＮＯＲ回路３３は、長周期反転信号ＩＮＶ（図８（Ａ））および信号ＶＮ１（図８（Ｅ））の排他的論理和の反転信号を求め、信号ＶＮ２を出力する（図８（Ｆ））。この信号ＶＮ２は、反転動作期間ＰＡ，ＰＢのそれぞれにおいて、最初の垂直期間のみ低レベルとなり、他の期間では高レベルとなる信号である。論理積回路３４は、垂直イネーブル信号ＶＥＮ（図８（Ｇ））および信号ＶＮ２（図８（Ｆ））の論理積を求め、垂直イネーブル信号ＶＥＮ２として出力する。この垂直イネーブル信号ＶＥＮ２は、反転動作期間ＰＡ，ＰＢのそれぞれにおいて、最初の垂直期間のみ低レベルとなり、他の期間では垂直イネーブル信号ＶＥＮと同じ信号となる。
【００６８】
表示部２０では、この垂直イネーブル信号ＶＥＮ２に基づいて、サブ画素ＳＰixに対する画素信号Ｖpix2の書込み制御が行われる。具体的には、垂直イネーブル信号ＶＥＮ２が高レベルである場合には、表示部２０において線順次走査が行われ、１水平ラインごとにサブ画素ＳＰixに対する画素信号Ｖpix2の書込みが行われる。一方、垂直イネーブル信号ＶＥＮ２が低レベルである場合には、走査信号φＶ１〜φＶＮの全てが低レベルになるため、全てのサブ画素ＳＰixに係るＴＦＴ素子Ｔｒがオフ状態となり、サブ画素ＳＰixに対する画素信号Ｖpix2の書込みは行われない。
【００６９】
すなわち、反転動作期間ＰＡ，ＰＢのそれぞれにおける最初の垂直期間では、垂直イネーブル信号ＶＥＮ２が低レベルになるため、表示画面全面においてサブ画素ＳＰixへの書込みは行われない。よって、この期間において、各サブ画素ＳＰixでは、ＴＦＴ素子Ｔｒがオフ状態になるため、画素電位Ｖｐがほぼ維持される。
【００７０】
これにより、表示装置１は、反転動作期間ＰＡ，ＰＢのそれぞれにおける最初の垂直期間を除き、第１フィールド画像Ｆｉ１（第１フィールド画像表示期間ＰＷ１）と第２フィールド画像Ｆｉ２（第２フィールド画像表示期間ＰＷ２）を、垂直期間（１Ｖ）ごとに交互に表示する。
【００７１】
次に、この反転信号生成部１５および反転制御部３０の作用について、具体例を用いて説明する。
【００７２】
図９は、インターレース画像の一例を模式的に表すものであり、（Ａ）はフレーム画像Ｆを示し、（Ｂ）は第１フィールド画像Ｆｉ１を示し、（Ｃ）は第２フィールド画像Ｆｉ２を示す。この例では、表示装置１は静止画を表示している。図９において、斜線で示した領域は白色（ＷＨ）を表示する領域であり、その他の領域は黒色（ＢＬ）を表示する領域である。
【００７３】
図１０は、表示部２０における画像の表示を表すものであり、（Ａ）は、図９（Ｂ）に示した第１フィールド画像Ｆｉ１を表示した場合を示し、（Ｂ）は、図９（Ｃ）に示した第２フィールド画像Ｆｉ２を表示した場合を示す。表示装置１では、図１０（Ａ），（Ｂ）に示した各フィールド画像Ｆｉ１，Ｆｉ２が交互に表示されるが、その際、領域Ｒ２では、第１フィールド画像Ｆｉ１が表示される際には黒表示が行われ（図１０（Ａ））、一方、第２フィールド画像Ｆｉ２が表示される際には白表示が行われる（図１０（Ｂ））。また、領域Ｒ３では、第１フィールド画像Ｆｉ１が表示される際には白表示が行われ（図１０（Ａ））、一方、第２フィールド画像Ｆｉ２が表示される際には黒表示が行われる（図１０（Ｂ））。
【００７４】
図１１は、図１０のような表示が行われる場合における表示装置１の表示動作の一例を表すものであり、（Ａ）は長周期反転信号ＩＮＶの波形を示し、（Ｂ）は反転制御信号ＦＲＰ２の波形を示し、（Ｃ）は垂直イネーブル信号ＶＥＮ２の波形を示し、（Ｄ）〜（Ｆ）は画素電位Ｖpの波形を示す。ここで、図１１において、（Ｄ）は、常に黒表示が行われる領域Ｒ１のサブ画素ＳＰixにおける画素電位Ｖｐ(R1)を示し、（Ｅ）は領域Ｒ２のサブ画素ＳＰixにおける画素電位Ｖｐ(R2)を示し、（Ｆ）は領域Ｒ３のサブ画素ＳＰixにおける画素電位Ｖｐ(R3)を示す。なお、図１１において、タイミングｔ３０〜ｔ５０は、図８におけるタイミングｔ３０〜ｔ５０にそれぞれ対応している。
【００７５】
常に黒表示が行われる領域Ｒ１におけるサブ画素ＳＰixでは、図１１（Ｄ）に示したように、反転制御信号ＦＲＰ２（図１１（Ｂ））に基づいて、各フィールド画像Ｆｉ１，Ｆｉ２に係る画素信号Ｖpix2が反転駆動により供給される。その際、このサブ画素ＳＰixは、第１フィールド画像Ｆｉ１と第２フィールド画像Ｆｉ２とで同じ色の表示を行うため、画素電位Ｖｐは、共通電圧ＶＣＯＭを中心とした交流波形となる（図１１（Ｄ））。すなわち、画素電位Ｖｐの時間平均値は、共通電圧ＶＣＯＭと等しいものである。
【００７６】
領域Ｒ２，Ｒ３におけるサブ画素ＳＰixでも、同様に、反転制御信号ＦＲＰ２に基づいて反転駆動により書込み動作がおこなわれる。図１０に示したように、これらのサブ画素ＳＰixは、領域Ｒ１におけるサブ画素ＳＰixとは異なり、第１フィールド画像Ｆｉ１と第２フィールド画像Ｆｉ２とで異なる色の表示を行うため、画素電位Ｖｐの時間平均値Ｖavgは、共通電圧ＶＣＯＭからずれたものになる。具体的には、領域Ｒ２におけるサブ画素ＳＰixの画素電位Ｖｐは、第１フィールド表示期間ＰＷ１では黒表示に対応する電位となり、第２フィールド表示期間ＰＷ２では白表示に対応する電位となるため、その時間平均値Ｖavgは、図１１（Ｅ）に示したように、反転動作期間ＰＡでは共通電圧ＶＣＯＭより高くなり、反転動作期間ＰＢでは共通電圧ＶＣＯＭより低くなる。また、領域Ｒ３におけるサブ画素ＳＰixの画素電位Ｖｐは、第１フィールド表示期間ＰＷ１では白表示に対応する電位となり、第２フィールド表示期間ＰＷ２では黒表示に対応する電位となるため、その時間平均値Ｖavgは、図１１（Ｆ）に示したように、反転動作期間ＰＡでは共通電圧ＶＣＯＭより低くなり、反転動作期間ＰＢでは共通電圧ＶＣＯＭより高くなる。
【００７７】
しかしながら、反転動作期間ＰＡにおける画素電位Ｖｐの時間平均値Ｖavgと、反転動作期間ＰＢにおける画素電位Ｖｐの時間平均値Ｖavgとは、共通電圧ＶＣＯＭを基準として反転の関係にあるため、反転動作期間ＰＡおよび反転動作期間ＰＢの合計期間では、画素電位Ｖｐの時間平均値は共通電圧ＶＣＯＭと等しくなる。
【００７８】
このように、表示装置１では、互いに異なる方法で反転動作を行う反転動作期間ＰＡ，ＰＢを設けたので、図１１（Ｄ）〜（Ｆ）に示したように、反転動作期間ＰＡおよび反転動作期間ＰＢの合計期間における画素電位Ｖｐの時間平均値を、共通電圧ＶＣＯＭと等しくすることができ、液晶表示装置におけるいわゆる「焼き付き」を低減することができる。
【００７９】
また、上述したように、反転動作期間ＰＡ，ＰＢのそれぞれおける最初の垂直期間では、垂直イネーブル信号ＶＥＮ２を低レベルにすることにより、全ての走査信号線ＧＣＬの電圧（走査信号φＶ１〜φＶＮ）を低レベルにしている。これにより、サブ画素ＳＰixでは、ＴＦＴ素子Ｔｒがオフ状態になり、サブ画素ＳＰixへの書込み動作が行われないため、画素電位Ｖｐは、図１１（Ｄ）〜（Ｆ）に示したように、その前の垂直期間における電位を維持する（波形部分Ｗ１）。これにより、以下に比較例を参照して説明するように、長周期反転信号ＩＮＶの反転時における表示画像の乱れを低減することができ、画質を改善することができる。
【００８０】
（比較例）
次に、比較例と対比して、本実施の形態の作用を説明する。本比較例は、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間でも、サブ画素ＳＰixに対する書込み動作を行うものである。
【００８１】
図１２は、比較例に係る表示装置１Ｒの一構成例を表すものである。表示装置１Ｒは反転制御部３０Ｒを備えている。反転制御部３０Ｒは、本実施の形態に係る反転制御部３０（図３）において、Ｄ型フリップフロップ回路３２、ＥＸ−ＮＯＲ回路３３、および論理積回路３４を省いたものである。これにより、本比較例では、タイミング制御部１６において生成された垂直イネーブル信号ＶＥＮが、そのまま表示パネル２０に入力される。
【００８２】
図１３は、表示装置１Ｒの表示動作の一例を表すものであり、（Ａ）は長周期反転信号ＩＮＶの波形を示し、（Ｂ）は反転制御信号ＦＲＰ２の波形を示し、（Ｃ）は垂直イネーブル信号ＶＥＮ２の波形を示し、（Ｄ）は常に所定の中間調の色を表示するサブ画素ＳＰixにおける画素電位Ｖpの波形を示す。なお、図１１において、タイミングｔ３０〜ｔ５０は、図８におけるタイミングｔ３０〜ｔ５０にそれぞれ対応している。
【００８３】
図１３に示したように、本比較例に係る表示装置１Ｒでは、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、垂直イネーブル信号ＶＥＮは高レベルであるため、この期間でもサブ画素ＳＰixに対して画素信号Ｖpix2の書込みが行われる。その際、反転動作期間ＰＡと反転動作期間ＰＢとの境界を挟む隣接する垂直期間では、同じ電圧の画素信号Ｖpix2が続けて印加される。
【００８４】
しかしながら、実際には、この２つの垂直期間における画素電位Ｖｐは等しくならないおそれがある。すなわち、タイミングｔ２９，ｔ３９などのように、画素信号Ｖpix2が反転してサブ画素ＳＰixに供給される場合では、液晶素子ＬＣに充電する電荷量が多いため、反転部１４は、そのサブ画素ＳＰixを十分に駆動できず、画素電位Ｖｐは十分に変化しきれないおそれがある（波形部分Ｗ２）。一方、タイミングｔ３０，ｔ４０などのように、画素信号Ｖpix2が反転しないで印加される場合では、液晶素子ＬＣに充電する電荷量が少ないため、反転部１４は、そのサブ画素ＳＰixを十分に駆動することができ、画素電位Ｖｐを所望の電位により近いレベルにまで変化させることができる（波形部分Ｗ３）。よって、例えば、表示装置１Ｒが、表示画面全体にわたってこの中間調の色を表示した場合、長周期反転信号ＩＮＶ（図１３（Ａ））が反転する際、瞬間的に画面全体の輝度が変化してしまう。つまり、約１分ごとに論理反転する長周期反転信号ＩＮＶを用いた場合には、約１分ごとにこの現象が発生し、画質が低下してしまう。
【００８５】
一方、本実施の形態に係る表示装置１では、反転動作期間ＰＡ，ＰＢのそれぞれにおける最初の垂直期間において、サブ画素ＳＰixに対する画素信号Ｖpix2の書込み動作を行わないようにしている。これにより、反転動作期間ＰＡと反転動作期間ＰＢとの境界を挟む隣接する垂直期間では、画素電位Ｖｐが維持されるため、画素電位Ｖｐは互いに等しくなる。よって、例えば、表示装置１が、表示画面全体にわたってこの中間調の色を表示した場合でも、長周期反転信号ＩＮＶが反転する際に、瞬間的に画面全体の輝度が変化するおそれを低減することができ、画質の低下を抑えることができる。
【００８６】
［効果］
以上のように本実施の形態では、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、サブ画素ＳＰixに対する画素信号の書込み動作を行わないようにしたので、画質の低下を抑えることができる。
【００８７】
［変形例１−１］
上記実施の形態では、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、サブ画素ＳＰixのＴＦＴ素子Ｔｒをオフ状態にすることにより、画素信号Ｖpix2の書込み動作を行わないようにしたが、これに限定されるものではなく、これに加えて、さらに、スイッチ２３（１）〜２３（Ｍ）をオフ状態にし、画素信号線ＳＧＬに画素信号Ｖpix2を印加しないようにしてもよい。その具体例を、以下に説明する。
【００８８】
図１４は、本変形例に係る表示装置１Ｂの一構成例を表すものである。表示装置１Ｂは、反転制御部３０Ｂを備えている。反転制御部３０Ｂは、上記実施の形態に係る反転制御部３０の機能に加え、水平イネーブル信号ＨＥＮに基づいて、水平イネーブル信号ＨＥＮ２を生成する機能も有している。そして、表示パネル２０には、この反転制御部３０Ｂが生成した水平イネーブル信号ＨＥＮ２が入力される。
【００８９】
図１５は、反転制御部３０Ｂの一構成例を表すものである。反転制御部３０Ｂは、論理積回路３５を有している。論理積回路３５は、ＥＸ−ＮＯＲ回路３３の出力信号（信号ＶＮ２）と、水平イネーブル信号ＨＥＮの論理積を求め、水平イネーブル信号ＨＥＮ２として出力するものである。
【００９０】
この構成により、反転制御部３０Ｂは、長周期反転信号ＩＮＶが変化した後の最初の垂直期間において低レベルになり、その他の期間では水平イネーブル信号ＨＥＮと同じ信号となる水平イネーブル信号ＨＥＮ２を生成する。これにより、長周期反転信号ＩＮＶが変化した後の最初の垂直期間（反転動作期間ＰＡ，ＰＢにおける最初の垂直期間）では、スイッチ２３（１）〜２３（Ｍ）がオフ状態になるため、画素信号Ｖpix2は画素信号線ＳＧＬに印加されることはない。
【００９１】
なお、この例では、スイッチ２３（１）〜２３（Ｍ）をオフ状態にしたが、例えば、反転部１４に同様のスイッチを設け、長周期反転信号ＩＮＶが変化した後の最初の垂直期間においてこのスイッチをオフ状態にすることにより、表示部２０に画素信号ＶpixR2，ＶpixG2，ＶpixB2を供給しないようにしてもよい。
【００９２】
［変形例１−２］
上記実施の形態では、反転制御部３０において、長周期反転信号ＩＮＶを１垂直期間（１Ｖ）分だけ遅延させたが、これに限定されるものではなく、これに代えて、複数の垂直期間に対応する時間だけ遅延させてもよい。以下に、長周期反転信号ＩＮＶを、２つの垂直期間に対応する時間だけ遅延させる場合を例に説明する。
【００９３】
図１６は、本変形例に係る反転制御部３０Ｃの一構成例を表すものである。反転制御部３０Ｃは、Ｄ型フリップフロップ回路３２Ａ，３２Ｂを有している。Ｄ型フリップフロップ回路３２Ａは、データ入力端子に長周期反転信号ＩＮＶが供給されるとともに、クロック入力端子に垂直同期信号ＶＳＴが供給される。Ｄ型フリップフロップ回路３２Ｂは、データ入力端子にＤ型フリップフロップ回路３２Ａの出力端子が接続されるとともに、クロック入力端子に垂直同期信号ＶＳＴが供給される。このＤ型フリップフロップ回路３２Ｂの出力信号は、ＥＸ−ＮＯＲ回路３３に入力される。このＤ型フリップフロップ回路３２Ａ，３２Ｂは、長周期反転信号ＩＮＶを２つの１垂直期間（１Ｖ）分だけ遅延させる遅延回路として機能する。これにより、この反転制御部３０Ｃを備えた表示装置では、反転動作期間ＰＡ，ＰＢにおける最初の２つの垂直期間において、サブ画素ＳＰixに対する画素信号の書込み動作を行わないようにすることができ、上記実施の形態と同様に、画質の低下を抑えることができる。
【００９４】
＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、映像信号Ｖdispに基づいて、反転動作期間ＰＡ，ＰＢの長さを変更することができるものである。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００９５】
図１７は、本実施の形態における表示装置２の一構成例を表すものである。表示装置２は、反転信号生成部１７を備えている。反転信号生成部１７は、ＶＲＡＭ１２に記憶されたフィールド画像に基づいて、長周期反転信号ＩＮＶの反転間隔を変更するものである。
【００９６】
図１８は、表示装置２における動作の流れ図を表すものである。表示装置２では、画像が変化しないときには、長周期反転信号ＩＮＶの反転間隔を所定の最小時間に設定し、表示する画像が変化するときには、その反転間隔を長く設定する。長周期反転信号ＩＮＶの反転間隔は、垂直期間の時間を単位とした変数Ｐで設定される。そして、長周期反転信号ＩＮＶが反転した後、変数ｎを垂直期間ごとに０から順にインクリメントしていき、変数ｎが変数Ｐと等しくなったときに、長周期反転信号ＩＮＶを反転する。以下に、その詳細を説明する。
【００９７】
まず、制御部１１が、供給された映像信号Ｖdispに含まれるフィールド画像をＶＲＡＭ１２に書き込む（ステップＳ１）。
【００９８】
次に、制御部１１は、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像であるかどうかを確認する（ステップＳ２）。そのフィールド画像が第１フィールド画像である場合にはステップＳ３に進み、第１フィールド画像でない場合には、ステップＳ７に進む。
【００９９】
ステップＳ２において、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像である場合には、反転信号生成部１７は、ＶＲＡＭ１２に記憶されている第１フィールド画像に基づいて動き検出を行う（ステップＳ３）。動き検出は、例えばオプティカルフロー計算により行うことが可能である。オプティカルフローの計算アルゴリズムとしては、例えば、ホーン−シャンク法が適用可能である。このホーンシャンク法については、例えば、“Berthold K.P. Horn and Brian G. Schunck Determining Optical Flow, Artificial Intelligence, Vol. 17, pp.185-203, Aug. 1981”に記載がある。
【０１００】
次に、反転信号生成部１７は、ステップＳ３の動き検出の結果に基づいて、フィールド画像が変化しているかどうかを検出する（ステップＳ４）。ステップＳ４において、フィールド画像の変化が検出された場合には、反転信号生成部１７は、変数Ｐをインクリメントする（ステップＳ５）。また、ステップＳ４において、フィールド画像の変化が検出されなかった場合には、反転信号生成部１７は、変数Ｐを４０９６に設定する（ステップＳ６）。
【０１０１】
次に、反転信号生成部１７は、変数ｎが変数Ｐよりも小さいかどうかを確認する（ステップＳ７）。変数ｎが変数Ｐよりも小さい場合にはステップＳ１０に進み、変数ｎが変数Ｐ以上である場合にはステップＳ８に進む。
【０１０２】
ステップＳ７において、変数ｎが変数Ｐ以上である場合には、反転信号生成部１７は、変数ｎを０に設定（変数ｎをリセット）し（ステップＳ８）、長周期反転信号ＩＮＶを反転する（ステップＳ９）。
【０１０３】
次に、反転信号生成部１７は、変数ｎをインクリメントする（ステップＳ１０）。
【０１０４】
次に、表示装置２は、ＶＲＡＭ１２に記憶されたフィールド画像に基づいて、表示を行う（ステップＳ１１）。
【０１０５】
そして、またステップＳ１に戻り、表示装置２は、以上の動作を繰り返す。
【０１０６】
表示装置２では、フィールド画像に対して動き検出を行い、そのフィールド画像の変化の有無に基づいて、表示部２０がそのフィールド画像を表示した際の焼き付きが生じるおそれを判断する。そして、そのフィールド画像の表示により焼き付きが生じるおそれがあると判断した場合には、変数Ｐを小さく設定することにより焼き付きが生じにくくなるようにし、そのフィールド画像の表示により焼き付きが生じるおそれが低いと判断された場合には、変数Ｐを大きい値に設定して、画質の低下を抑えるようにしている。
【０１０７】
具体的には、反転信号生成部１７は、フィールド画像の変化が検出されなかった場合に、変数Ｐを４０９６に設定する（ステップＳ６）。すなわち、この場合、反転信号生成部１７は、表示部２０が、変化しないフィールド画像を表示するため、表示部２０において焼き付きが生じるおそれがあると判断し、長周期反転信号ＩＮＶの反転間隔に対応する変数Ｐを最小値（この例では４０９６）に設定する。なお、このときの周期反転信号ＩＮＶの反転間隔は、例えば、６０［Hz］周期でフィールド画像を表示した場合には、６８．２［sec］（＝４０９６／６０［Hz］）である。このように、表示装置２は、フィールド画像が変化しないときには、変数Ｐを最小値に設定することにより、反転動作期間ＰＡと反転動作期間ＰＢとが高い頻度で切り換える。これにより、表示装置２では、表示部２０において焼き付きが生じるおそれを低減することができる。
【０１０８】
また、反転信号生成部１７は、フィールド画像の変化が検出された場合には、変数Ｐをインクリメントする（ステップＳ５）。すなわち、この場合、反転信号生成部１７は、表示部２０が、変化するフィールド画像を表示するため、表示部２０において焼き付きが生じるおそれは低いと判断し、長周期反転信号ＩＮＶの反転間隔に対応する変数Ｐをインクリメントする。このように、表示装置２は、フィールド画像が変化するときには、変数Ｐを大きい値に設定することにより、反転動作期間ＰＡと反転動作期間ＰＢとの切り替わり頻度を低くする。これにより、表示装置２では、仮に、長周期反転信号ＩＮＶが反転する際に表示画像が若干乱れる場合でも、その乱れた画像を表示する機会が減少するので、画質の低下を抑えることができる。
【０１０９】
また、表示装置２は、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像Ｆｉ１である場合においてのみ動き検出を行う（ステップＳ２〜Ｓ３）。これにより、ステップＳ３，Ｓ４において、より高い精度で動き検出を行うことができる。すなわち、例えば、第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２の両方に基づいて動き検出を行う場合には、ステップＳ３の動き検出において、第１フィールド画像Ｆｉ１と第２フィールド画像Ｆｉ２との差に起因する動きも検出されるおそれがある。一方、第１フィールド画像Ｆｉ１のみに基づいて動き検出を行う場合には、この誤検出のおそれを低減することができるため、より高い精度でフィールド画像の変化を検出することができる。なお、この例では、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像Ｆｉ１である場合においてのみ動き検出を行うようにしたが、これに限定されるものではなく、ＶＲＡＭ１２に書き込まれたフィールド画像が第２フィールド画像Ｆｉ２である場合においてのみ動き検出を行うようにしてもよい。
【０１１０】
以上のように本実施の形態では、フィールド画像の動き検出結果に基づいて反転動作期間ＰＡ，ＰＢの長さを変更するようにしたので、焼き付きの低減を実現するとともに、画質の低下を抑えることができる。
【０１１１】
また、本実施の形態では、フィールド画像の変化が検出されなかった場合に、長周期反転信号の反転間隔を所定の最小値に設定し、反転動作期間ＰＡと反転動作期間ＰＢとが高い頻度で切り換わるようにしたので、表示部における焼き付きの低減を実現することができる。
【０１１２】
また、本実施の形態では、フィールド画像の変化が検出された場合に、長周期反転信号ＩＮＶの反転間隔が広くなるように設定し、反転動作期間ＰＡと反転動作期間ＰＢとの切り替わり頻度が低くなるようにしたので、仮に、長周期反転信号が反転する際に表示画像が若干乱れる場合でも、画質の低下を抑えることができる。
【０１１３】
その他の効果は、上記第１の実施の形態の場合と同様である。
【０１１４】
［変形例２−１］
上記実施の形態では、フィールド画像の変化の有無に基づいて、焼き付きが生じるおそれを判断するようにしたが、これに限定されるものではなく、例えば、フィールド画像全体における、画像が変化する領域の占める割合がある所定量以上であるかどうかにより、焼き付きが生じるおそれを判断してもよいし、フィールド画像の各画素における画素情報の変化量が所定量以上であるかどうかにより、焼き付きが生じるおそれを判断してもよい。
【０１１５】
［その他の変形例］
上記第２の実施の形態においても、上記第１の実施の形態の変形例１−１に示したように、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、サブ画素ＳＰixのＴＦＴ素子Ｔｒに加えて、スイッチ２３（１）〜２３（Ｍ）をオフ状態にしてもよいし、上記第１の実施の形態の変形例１−２に示したように、反転制御部３０において、複数の垂直期間に対応する時間だけ遅延させてもよい。
【０１１６】
＜３．第３の実施の形態＞
次に、第３の実施の形態に係る表示装置３について説明する。本実施の形態は、表示装置２において、ＯＳＤ（On Screen Display）画像を表示する場合には、動き検出を行わないようにしたものである。なお、上記第２の実施の形態に係る表示装置２と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【０１１７】
図１９は、本実施の形態に係る表示装置３を表すものである。表示装置３は、ＯＳＤ生成部１８と、反転信号生成部１９とを備えている。
【０１１８】
ＯＳＤ生成部１８は、ＯＳＤ画像を生成するものである。このＯＳＤ生成部１８で生成されたＯＳＤ画像は、ＶＲＡＭ１２においてフィールド画像に重畳され、このＯＳＤ画像が重畳されたフィールド画像が、表示部２０に表示されるようになっている。また、ＯＳＤ生成部１８は、ＯＳＤ画像をフィールド画像に重畳するかどうかを示すＯＳＤフラグ信号Ｆosdを生成する。
【０１１９】
反転信号生成部１９は、ＶＲＡＭ１２に記憶されたフィールド画像、およびＯＳＤフラグ信号Ｆosdに基づいて、動き検出を行い、長周期反転信号ＩＮＶの反転間隔を変更するものである。
【０１２０】
図２０は、表示装置３における動作の流れ図を表すものである。なお、上記第２の実施の形態に係る表示装置２の流れ図（図１８）と同じステップについては説明を省略する。
【０１２１】
ステップＳ２において、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像である場合には、反転信号生成部１９は、ＯＳＤ生成部１８から供給されるＯＳＤフラグ信号Ｆosdがtrueであるか否かを検出する（ステップＳ２１）。ＯＳＤフラグ信号Ｆosdがtrueである場合にはステップＳ６に進み、ＯＳＤフラグ信号Ｆosdがtrueでない場合にはステップＳ３に進む。
【０１２２】
また、ステップＳ１０の次に、ＯＳＤ生成部１８は、生成したＯＳＤ画像をＶＲＡＭ１２に書き込む（ステップＳ２２）。これにより、ＶＲＡＭ１２では、記憶されたフィールド画像にＯＳＤ画像が重畳される。
【０１２３】
表示装置３では、ＯＳＤフラグ信号Ｆosdに基づいて、動き検出を行うかどうかを判断している。一般に、ＯＳＤ画像は静止画であるため、表示部２０がそのＯＳＤ画像を表示した場合には、表示部２０において焼き付きが生じるおそれがある。よって、反転信号生成部１９は、ＯＳＤフラグ信号Ｆosdがtrueである場合には、動き検出を行うまでもなく、表示部２０において焼き付きが生じるおそれがあると判断し、長周期反転信号ＩＮＶの反転間隔に対応する変数Ｐを最小値（この例では４０９６）に設定する。これにより、上記第２の実施の形態等と同様に、焼き付きが生じるおそれを低減することができる。
【０１２４】
以上のように本実施の形態では、ＯＳＤフラグ信号Ｆosdがtrueである場合には、動き検出を行わないようにしたので、回路動作の負荷を軽減することができる。その他の効果は、上記第１の実施の形態の場合と同様である。
【０１２５】
［変形例３−１］
上記実施の形態では、ＯＳＤフラグ信号Ｆosdがtrueであるか否かに基づいて動き検出を行うようにしたが、これに限定されるものではなく、例えば、ＯＳＤフラグ信号Ｆosdの変化に基づいて、動き検出を行うようにしてもよい。以下に、その詳細を説明する。
【０１２６】
図２１は、本変形例に係る表示装置３Ｂにおける動作の流れ図を表すものである。なお、上記実施の形態に係る表示装置３の流れ図（図２０）と同じステップについては説明を省略する。
【０１２７】
ステップＳ２において、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像である場合には、本変形例に係る反転信号生成部１９Ｂは、ＯＳＤ生成部１８から供給されるＯＳＤフラグ信号Ｆosdが変化したかどうか否かを検出する（ステップＳ３１）。ＯＳＤフラグ信号Ｆosdが変化した場合にはステップＳ３２に進み、ＯＳＤフラグ信号Ｆosdが変化しなかった場合にはステップＳ３に進む。
【０１２８】
ステップＳ３１において、ＯＳＤフラグ信号Ｆosdが変化したと検出された場合には、反転信号生成部１９Ｂは、変数ｎを０に設定（変数ｎをリセット）し（ステップＳ３２）、長周期反転信号ＩＮＶを反転する（ステップＳ３３）。そしてフローはステップＳ６に進む。
【０１２９】
このように、表示装置３Ｂでは、ＯＳＤフラグ信号Ｆosdが変化したときに、長周期反転信号ＩＮＶを反転させ、次の反転動作期間ＰＡ，ＰＢを開始するようにしたので、表示部２０において焼き付きが生じるおそれを低減することができる。具体的には、例えば、ＯＳＤフラグ信号ＦosdがFalseからTrueに変化した後では、ＯＳＤ画像（静止画）により表示部２０において焼き付きが生じるおそれがあるが、ＯＳＤフラグ信号ＦosdがFalseからTrueに変化するタイミングで長周期反転信号ＩＮＶを反転させるとともに、変数Ｐを最小値に設定することにより（ステップＳ６）、そのＯＳＤ画像が表示される期間における焼き付きが生じるおそれを低減することができる。また、例えば、ＯＳＤフラグ信号ＦosdがTrueからFalseに変化する際にも、長周期反転信号ＩＮＶを反転させるとともに、変数Ｐを最小値に設定することにより（ステップＳ６）、ＯＳＤ画像が表示されていた期間における状態をリセットすることができ、焼き付きが生じるおそれを低減することができる。
【０１３０】
なお、この例では、ＯＳＤフラグ信号Ｆosdが変化したときに長周期反転信号ＩＮＶを反転させるようにしたが、これに限定されるものではなく、例えば、ＯＳＤフラグ信号ＦosdがFalseからTrueに変化したときにのみ長周期反転信号ＩＮＶを反転させるようにしてもよい。
【０１３１】
［その他の変形例］
上記第３の実施の形態においても、上記第２の実施の形態の変形例２−１に示したように、例えば、フィールド画像全体における、フィールド画像内における画像が変化する領域の占める割合がある所定量以上であるかどうかにより、焼き付きが生じるおそれを判断してもよいし、フィールド画像の各画素における画素情報の変化量が所定量以上であるかどうかにより、焼き付きが生じるおそれを判断してもよい。
【０１３２】
以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１３３】
例えば、第２、第３の実施の形態においても、上記第１の実施の形態の変形例１−１に示したように、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、サブ画素ＳＰixのＴＦＴ素子Ｔｒに加えて、スイッチ２３（１）〜２３（Ｍ）をオフ状態にしてもよいし、上記第１の実施の形態の変形例１−２に示したように、反転制御部３０において、複数の垂直期間に対応する時間だけ遅延させてもよい。
【０１３４】
また、例えば、上記実施の形態等では、水平走査部を設け、１Ｈ期間において、水平方向に走査することにより、画素Ｐixに画素信号Ｖpix2を書き込むようにしたが、これに限定されるものではなく、これに代えて、例えば、この１Ｈ期間において、その選択された水平ラインに係る複数の画素Ｐixに対して同時に画素信号Ｖpix2を書き込むようにしてもよい。
【０１３５】
なお、本技術は以下のような構成とすることができる。
【０１３６】
（１）交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成し、表示部に供給する画素信号生成部と、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する書込制御部と
を備えた表示装置の駆動回路。
【０１３７】
（２）前記画素信号生成部は、前記第１の期間および前記第２の期間のそれぞれにおける先頭タイミングでは、画素信号を反転しない
前記（１）に記載の表示装置の駆動回路。
【０１３８】
（３）前記第１の期間と前記第２の期間とで異なる論理レベルを有する論理信号を生成する論理信号生成部を備え、
前記画素信号生成部は、前記論理信号に基づいて前記画素信号の反転動作を制御する
前記（１）または（２）のいずれかに記載の表示装置の駆動回路。
【０１３９】
（４）垂直同期信号を生成するタイミング制御部を備え、
前記書込制御部は、前記論理信号と前記垂直同期信号とに基づいて、前記先頭期間を設定する
前記（１）から（３）のいずれかに記載の表示装置の駆動回路。
【０１４０】
（５）前記書込制御部は、
前記垂直同期信号に同期して前記論理信号をサンプリングするフリップフロップ回路と、
前記フリップフロップ回路の出力信号と前記論理信号との排他的論理和を求める排他的論理和回路と
を有し、
前記排他的論理和回路の出力信号に基づいて前記先頭期間を設定する
前記（４）に記載の表示装置の駆動回路。
【０１４１】
（６）前記表示部は、複数の画素のそれぞれにおいて、前記画素信号を伝える画素スイッチを有し、
前記書込制御部は、前記先頭期間において、前記画素スイッチをオフ状態にする
前記（１）から（５）のいずれかに記載の表示装置の駆動回路。
【０１４２】
（７）前記表示部は、
前記複数の画素に画素信号を供給するための画素信号線と、
前記画素信号生成部から供給された画素信号を前記画素信号線に供給するための信号線スイッチと
を有し、
前記書込制御部は、前記先頭期間において、前記信号線スイッチをもオフ状態にする
前記（６）に記載の表示装置の駆動回路。
【０１４３】
（８）前記画素信号生成部は、画像信号に基づいて前記画素信号を生成し、
前記論理信号生成部は、前記画像信号に基づいて画像の変化を検出し、その検出結果に基づいて、前記第１の期間の長さおよび前記第２の期間の長さを設定する
前記（３）に記載の表示装置の駆動回路。
【０１４４】
（９）前記論理信号生成部は、
画像の変化がない場合には、前記第１の期間の長さおよび前記第２の期間の長さを所定の最小値に設定し、
画像の変化がある場合には、前記第１の期間の長さおよび前記第２の期間の長さを前記最小値より長く設定する
前記（８）に記載の表示装置の駆動回路。
【０１４５】
（１０）ＯＳＤ画像を生成するとともに、そのＯＳＤ画像を前記表示部に表示する際にイネーブルとなるＯＳＤフラグ信号を生成するＯＳＤ画像生成部をさらに備え、
前記論理信号生成部は、前記ＯＳＤフラグがイネーブルである場合には、前記第１の期間の長さおよび前記第２の期間の長さを所定の最小値に設定する
前記（８）に記載の表示装置の駆動回路。
【０１４６】
（１１）ＯＳＤ画像を生成するとともに、そのＯＳＤ画像を前記表示部に表示する際にイネーブルとなるＯＳＤフラグ信号を生成するＯＳＤ画像生成部をさらに備え、
前記論理信号生成部は、前記ＯＳＤフラグがイネーブルとディセーブルとの間で変化した場合において、前記論理信号の論理レベルを変更する
前記（８）に記載の表示装置の駆動回路。
【０１４７】
（１２）前記画素信号生成部は、画像信号に基づいて前記画素信号を生成し、
前記画像信号はインターレース信号であり、
前記表示部は、前記インターレース信号のフィールド画像の画素数と同じ数の画素を有し、各フレーム期間において、第１のフィールド画像および第２のフィールド画像を交互に表示する
前記（１）から（１１）のいずれかに記載の表示装置の駆動回路。
【０１４８】
（１３）前記先頭期間は、１つ分のフレーム期間である
前記（１）から（１２）のいずれかに記載の表示装置の駆動回路。
【０１４９】
（１４）交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成する画素信号生成部と、
前記画素信号に基づいて表示を行う表示部と、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する書込制御部と
を備えた表示装置。
【０１５０】
（１５）交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成して表示部に供給し、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する
表示装置の駆動方法。
【符号の説明】
【０１５１】
１，１Ｂ，２，３…表示装置、１１…制御部、１２…ＶＲＡＭ、１３…ＲＧＢデコーダ部、１４…反転部、１５，１７，１９…反転信号生成部、１６…タイミング制御部、１８…ＯＳＤ生成部、２０…表示部、２１…水平走査部、２２，２２（１）〜２２（Ｍ）…論理積回路、２３，２３（１）〜２３（Ｍ）…スイッチ、２６…垂直走査部、２７，２７（１）〜２７（Ｎ）…論理積回路、３０，３０Ｂ…反転制御部、３１…ＥＸ−ＯＲ回路、３２，３２Ａ，３２Ｂ…Ｄ型フリップフロップ回路、３３…ＥＸ−ＮＯＲ回路、３４，３５…論理積回路、Ｆ…フレーム画像、Ｆｉ１…第１フィールド画像、Ｆｉ２…第２フィールド画像、Ｆosd…ＯＳＤフラグ信号、ＦＲＰ，ＦＲＰ２…反転制御信号、ＨＣＬＫ，Ｐix…画素、ＳＰix…サブ画素、ＶＣＬＫ…クロック信号、ＨＥＮ，ＨＥＮ２…水平イネーブル信号、ＨＳＴ…水平同期信号、ＩＮＶ…長周期反転信号、Ｌ…ライン画像、ＬＣ…液晶素子、ＰＡ，ＰＢ…反転動作期間、ＰＷ１…第１フィールド表示期間、ＰＷ２…第２フィールド表示期間、Ｒ１〜Ｒ３…領域、ＳＨ１〜ＳＨＭ，ＳＶ１〜ＳＶＮ，φＨ１〜φＨＭ，φＶ１〜φＶＮ…走査信号、Ｔｒ…ＴＦＴ素子、ＶＣＯＭ…共通電圧、ＶＥＮ，ＶＥＮ２…垂直イネーブル信号、Ｖdisp…映像信号、ＶＮ１，ＶＮ２…信号、Ｖｐ…画素電位、Ｖpix，ＶpixR，ＶpixG，ＶpixB，Ｖpix2，ＶpixR2，ＶpixG2，ＶpixB2…画素信号、ＶＳＴ…垂直同期信号。
【技術分野】
【０００１】
本開示は、インターレース映像信号に基づいて表示を行う表示装置を駆動する駆動回路、およびその駆動回路を備えた表示装置、ならびにそのような表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、表示装置においては、ＣＲＴ（Cathode Ray Tube）表示装置から液晶表示装置への置き換えが進んでいる。液晶表示装置は、ＣＲＴ表示装置に比べて、薄くできるため省スペースを実現しやすく、また、消費電力が低いためエコロジーの観点からもメリットがある。
【０００３】
表示装置の分野では、しばしばインターレース映像信号が用いられる。インターレース映像信号では、各フレーム画像の画像情報は、そのフレーム画像を構成するライン画像を交互に分配して構成した２つのフィールド画像の画像情報に分けられている。ＣＲＴ表示装置にこのインターレース映像信号が供給された場合には、ＣＲＴ表示装置は、例えば、これらの２つのフィールド画像を、それぞれ対応する位置に交互に表示する。一方、液晶表示装置にインターレース映像信号が供給された場合には、液晶表示装置は、例えば、いわゆるＩＰ変換によりインターレース映像信号をプログレッシブ映像信号に変換して元のフレーム画像を生成し、その生成されたフレーム画像に基づいて表示を行う。また、液晶表示装置には、インターレース映像信号の各フィールド画像と同じ画素数を有する表示部を備え、ＩＰ変換を行わずに各フィールド画像をそのまま時分割的に表示するものもある。このＩＰ変換を行わない表示装置は、ＩＰ変換を行う表示装置に比べ、よりシンプルな構成で、インターレース映像信号に基づく表示を行うことができる。
【０００４】
ところで、一般に、表示装置では、例えば同じ画像を長時間表示すると、その後に他の画像を表示しても、その長時間表示した画像が少し残って表示されてしまう、いわゆる「焼きつき」と呼ばれる現象が生じる。液晶表示装置においても、このような現象は生じるため、これに対する様々な対策が提案されている。例えば、特許文献１には、ＩＰ変換を行わない液晶表示装置において、フレームごとに画素信号を反転して駆動するとともに、所定期間ごとにその反転の方法を変更する液晶表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１９１４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、一般に、表示装置では高い画質が望まれており、ＩＰ変換を行わない液晶表示装置でもさらなる画質の改善が望まれている。
【０００７】
本開示はかかる問題点に鑑みてなされたもので、その目的は、画質を高めることができる表示装置の駆動回路、表示装置、および表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
本開示の表示装置の駆動回路は、画素信号生成部と、書込制御部とを備えている。画素信号生成部は、交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成し、表示部に供給するものである。書込制御部は、第１の期間および第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、表示部に対する画素信号の書込みを行うように制御するものである。
【０００９】
本開示の表示装置は、画素信号生成部と、表示部と、書込制御部とを備えている。画素信号生成部は、交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成するものである。表示部は、画素信号に基づいて表示を行うものである。書込制御部は、第１の期間および第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、表示部に対する画素信号の書込みを行うように制御するものである。
【００１０】
本開示の表示装置の駆動方法は、交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成して表示部に供給し、第１の期間および第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、表示部に対する画素信号の書込みを行うように制御するものである。
【００１１】
本開示の表示装置の駆動回路、表示装置、および表示装置の駆動方法では、交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号が、表示部に供給される。その際、第１の期間および第２の期間のそれぞれにおける先頭期間以外の期間において、画素信号が表示部に書き込まれるようになっている。
【発明の効果】
【００１２】
本開示の表示装置の駆動回路、表示装置、および表示装置の駆動方法によれば、先頭期間以外の期間において、画素信号が表示部に書き込まれるようにしたので、画質を高めることができる。
【図面の簡単な説明】
【００１３】
【図１】本開示の第１の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図２】インターレース画像を説明するための説明図である。
【図３】図１に示した反転制御部の一構成例を表す回路図である。
【図４】第１フィールド画像および第２フィールド画像に基づく表示を説明するための説明図である。
【図５】図１に示した表示部の一構成例を表す説明図である。
【図６】図１に示した表示装置の一動作例を表すタイミング波形図である。
【図７】図１に示した表示装置の一動作例を表す他のタイミング波形図である。
【図８】図１に示した反転信号生成部および反転信号制御部の一動作例を表すタイミング波形図である。
【図９】インターレース画像の一例を説明するための説明図である。
【図１０】図１０に示した画像の表示を説明するための説明図である。
【図１１】図１に示した表示装置の一動作例を表す他のタイミング波形図である。
【図１２】比較例に係る表示装置の一構成例を表すブロック図である。
【図１３】比較例に係る表示装置の一動作例を表すタイミング波形図である。
【図１４】第１の実施の形態の変形例に係る表示装置の一構成例を表すブロック図である。
【図１５】図１４に示した反転制御部の一構成例を表す回路図である。
【図１６】第１の実施の形態の他の変形例に係る反転制御部の一構成例を表す回路図である。
【図１７】第２の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図１８】図１７に示した表示装置の一動作例を表す流れ図である。
【図１９】第３の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図２０】図１９に示した表示装置の一動作例を表す流れ図である。
【図２１】第３の実施の形態の変形例に係る表示装置の一動作例を表す流れ図である。
【発明を実施するための形態】
【００１４】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
【００１５】
＜１．第１の実施の形態＞
［構成例］
（全体構成例）
図１は、第１の実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、供給されたインターレース映像信号に基づいて、ＩＰ変換を行わずに表示を行うものである。なお、本開示の実施の形態に係る表示装置の駆動回路および表示装置の駆動方法は、本実施の形態により具現化されるので、併せて説明する。
【００１６】
表示装置１は、制御部１１と、タイミング制御部１６と、反転信号生成部１５と、反転制御部３０と、ＶＲＡＭ（Video RAM）１２と、ＲＧＢデコーダ部１３と、反転部１４と、表示部２０とを備えている。
【００１７】
制御部１１は、供給された映像信号Ｖdispに基づいて、ＶＲＡＭ１２、ＲＧＢデコーダ部１３、反転信号生成部１５、およびタイミング制御部１６に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。
【００１８】
映像信号Ｖdispは、インターレース映像信号であり、複数（ここでは２つ）のフィールド画像の画像情報が交互に表示装置１に供給されるようになっている。
【００１９】
図２は、インターレース映像信号の一例を模式的に表すものであり、（Ａ）はフレーム画像Ｆを示し、（Ｂ）は第１フィールド画像Ｆｉ１を示し、（Ｃ）は第２フィールド画像Ｆｉ２を示す。
【００２０】
フレーム画像Ｆは、図２（Ａ）に示したように、複数のライン画像Ｌから構成されている。フレーム画像Ｆは、例えば、映像信号ＶdispがＳＤ（Standard Definition）信号の場合には、水平方向に７２０画素、垂直方向に４８０画素の画素情報を有している。また、フレーム画像Ｆは、例えば映像信号ＶdispがＨＤ（High Definition）信号の場合には、水平方向に１９２０画素、垂直方向に１０８０画素の画素情報を有している。
【００２１】
第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２（図２（Ｂ），（Ｃ））は、フレーム画像Ｆ（図２（Ａ））を構成するライン画像Ｌを交互に分配して構成したものである。各フィールド画像（第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２）は、例えば映像信号ＶdispがＳＤ信号の場合には、水平方向に７２０画素、垂直方向に２４０画素の画素情報を有し、例えば映像信号ＶdispがＨＤ信号の場合には、水平方向に１９２０画素、垂直方向に５４０画素の画素情報を有している。
【００２２】
制御部１１は、映像信号Ｖdispにより供給された各フィールド画像の画像情報をＶＲＡＭ１２に対して書込むとともに、表示を行う際には、ＶＲＡＭ１２から画像データを読み出す。また、制御部１１は、ＲＧＢデコーダ部１３に対して、ＶＲＡＭ１２から読み出した画像情報と制御信号を供給し、反転信号生成部１５およびタイミング制御部１６に対して制御信号を供給する。
【００２３】
タイミング制御部１６は、制御部１１からの制御信号に基づいて、複数の制御信号を生成し、表示部２０および反転制御部３０に供給するものである。具体的には、タイミング制御部１６は、水平同期信号ＨＳＴ、クロック信号ＨＣＬＫ、水平イネーブル信号ＨＥＮ、垂直同期信号ＶＳＴ、およびクロック信号ＶＣＬＫを生成し、表示部２０に対して供給する。また、タイミング制御部１６は、反転制御信号ＦＲＰおよび垂直イネーブル信号ＶＥＮを生成し、垂直同期信号ＶＳＴとともに、反転制御部３０に対して供給する。
【００２４】
ここで、水平同期信号ＨＳＴは、後述するように、１水平期間（１Ｈ）ごとにパルス波形を有する信号であり、垂直同期信号ＶＳＴは、１垂直期間（１Ｖ）ごとにパルス波形を有する信号である。また、水平イネーブル信号ＨＥＮおよび垂直イネーブル信号ＶＥＮは、後述するように、サブ画素ＳＰixへの画素信号Ｖpix2の書込みを制御するためのものである。反転制御信号ＦＲＰは、１垂直期間ごとに反転する信号である。
【００２５】
反転信号生成部１５は、制御部１１から供給される制御信号に基づいて、所定の複数の垂直期間ごとに、論理が反転する長周期反転信号ＩＮＶを生成するものである。長周期反転信号ＩＮＶは、例えば、約１分ごとに論理反転するものである。
【００２６】
反転制御部３０は、反転信号生成部１５から供給される長周期反転信号ＩＮＶと、タイミング制御部１６から供給される反転制御信号ＦＲＰ、垂直同期信号ＶＳＴ、および垂直イネーブル信号ＶＥＮに基づいて、反転制御信号ＦＲＰ２および垂直イネーブル信号ＶＥＮ２を生成するものである。
【００２７】
図３は、反転制御部３０の一構成例を表すものである。反転制御部３０は、ＥＸ−ＯＲ回路３１と、Ｄ型フリップフロップ回路３２と、ＥＸ−ＮＯＲ回路３３と、論理積回路３４とを備えている。ＥＸ−ＯＲ回路３１は、長周期反転信号ＩＮＶと反転制御信号ＦＲＰとの排他的論理和を求め、反転制御信号ＦＲＰ２として出力するものである。Ｄ型フリップフロップ回路３２は、そのデータ入力端子に長周期反転信号ＩＮＶが供給されるとともに、そのクロック入力端子に垂直同期信号ＶＳＴが供給され、垂直同期信号ＶＳＴに同期して長周期反転信号ＩＮＶをサンプリングし、その結果を信号ＶＮ１として出力するものである。ＥＸ−ＮＯＲ回路３３は、長周期反転信号ＩＮＶと、Ｄ型フリップフロップ回路３２の出力信号（信号ＶＮ１）との排他的論理和の反転を求め、信号ＶＮ２として出力するものである。論理積回路３４は、ＥＸ−ＮＯＲ回路３３の出力信号（信号ＶＮ２）と、垂直イネーブル信号ＶＥＮの論理積を求め、垂直イネーブル信号ＶＥＮ２として出力するものである。
【００２８】
この構成により、反転制御部３０は、長周期反転信号ＩＮＶが低レベルの場合には、反転制御信号ＦＲＰと同じ信号を反転制御信号ＦＲＰ２として出力し、長周期反転信号ＩＮＶが高レベルの場合には、反転制御信号ＦＲＰを反転した信号を反転制御信号ＦＲＰ２として出力する。また、反転制御部３０は、長周期反転信号ＩＮＶが変化した後の最初の垂直期間において低レベルになり、その他の期間では垂直イネーブル信号ＶＥＮと同じ信号となる垂直イネーブル信号ＶＥＮ２を生成するようになっている。
【００２９】
ＶＲＡＭ１２は、画像情報を記憶する記憶部であり、制御部１１から供給されたフィールド画像（第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２）の画像情報を記憶し、その画像情報を制御部１１からの要求に応じて出力するものである。
【００３０】
ＲＧＢデコーダ部１３は、制御部１１から供給された画像情報および制御信号に基づいて、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各成分のアナログ信号である画素信号ＶpixR，ＶpixG，ＶpixBを生成するものである。なお、以下の説明では、説明の便宜上、画素信号ＶpixR，ＶpixG，ＶpixBのうちの任意の一つを示すものとして、画素信号Ｖpixを適宜用いる。
【００３１】
なお、例えば、制御部１１と、反転信号生成部１５と、ＲＧＢデコーダ部１３は、例えばマイクロコントローラ（ＭＣＵ）により構成してもよい。
【００３２】
反転部１４は、反転制御部３０から供給された反転制御信号ＦＲＰ２に基づいて、ＲＧＢデコーダ部１３から供給された画素信号ＶpixR，ＶpixG，ＶpixBに対する反転動作を制御し、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力するものである。具体的には、後述するように、反転部１４は、反転制御信号ＦＲＰ２が高レベルの場合には、画素信号ＶpixR，ＶpixG，ＶpixBをそのまま画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力し、反転制御信号ＦＲＰ２が低レベルの場合には、画素信号ＶpixR，ＶpixG，ＶpixBを反転して画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力するようになっている。なお、以下の説明では、説明の便宜上、画素信号ＶpixR2，ＶpixG2，ＶpixB2のうちの任意の一つを示すものとして、画素信号Ｖpix2を適宜用いる。
【００３３】
表示部２０は、液晶表示部であり、反転部１４から供給された画素信号ＶpixR2，ＶpixG2，ＶpixB2、および反転制御部３０、タイミング制御部１６から供給される様々な制御信号に基づいて表示を行うものである。この例では、表示部２０は、ノーマリホワイト型のものである。ただし、表示部２０は、これに限定されるものではなく、これに代えて、ノーマリブラック型であってもよい。表示部２０は、各フィールド画像の画素数と同じ数の画素を有している。すなわち、表示部２０では、フレーム画像Ｆと比べて、垂直方向の画素数が半分になっている。
【００３４】
図４は、表示部２０における画像の表示を表すものであり、（Ａ）は第１フィールド画像Ｆｉ１を表示した場合を示し、（Ｂ）は第２フィールド画像Ｆｉ２を表示した場合を示す。この図４は、図２（Ｂ），（Ｃ）と対応している。すなわち、第１フィールド画像Ｆｉ１を表示する際には、図２（Ｂ）の画像が図４（Ａ）のように表示され、第２フィールド画像Ｆｉ２を表示する際には、図２（Ｃ）の画像が図４（Ｂ）のように表示される。このように、表示装置１では、ＩＰ変換を行うことなく、インターレース映像信号に含まれるフィールド画像が交互に表示されるようになっている。
【００３５】
図５は、表示部２０の一構成例を表すものである。表示部２０は、水平走査部２１と、Ｍ個の論理積回路２２（論理積回路２２（１）〜２２（Ｍ））と、Ｍ個のスイッチ２３（スイッチ２３（１）〜２３（Ｍ））と、垂直走査部２６と、Ｎ個の論理積回路２７（論理積回路２７（１）〜２７（Ｎ））と、マトリックス状に配置された画素Ｐixとを備えている。
【００３６】
水平走査部２１は、水平同期信号ＨＳＴおよびクロック信号ＨＣＬＫに基づいて、マトリックス状に配置された画素Ｐixを水平方向に走査するものである。この水平走査部２１は、例えば、シフトレジスタを用いて構成されており、そのデータ入力端子に水平同期信号ＨＳＴが供給され、クロック入力端子にクロック信号ＨＣＬＫが供給される。この構成により、水平走査部２１は、シフトレジスタの各段から、クロック信号ＨＣＬＫに同期したパルス信号を、走査信号ＳＨ１〜ＳＨＭとして順次出力するようになっている。
【００３７】
論理積回路２２（１）〜２２（Ｍ）のそれぞれは、水平走査部２１から供給された走査信号ＳＨ１〜ＳＨＭのそれぞれと、水平イネーブル信号ＨＥＮとの論理積を求め、走査信号φＨ１〜φＨＭとして出力する回路である。
【００３８】
スイッチ２３（１）〜２３（Ｍ）は、それぞれ対応する論理積回路２２（１）〜２２（Ｍ）の出力信号（走査信号φＨ１〜φＨＭ）に基づいて、オンオフするスイッチである。スイッチ２３（１）〜２３（Ｍ）は、例えば、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）を用いたアナログスイッチなどにより形成されるものである。スイッチ２３（１）〜２３（Ｍ）の一端には反転部１４から画素信号Ｖpix2が供給され、他端は画素信号線ＳＧＬを介して画素Ｐixと接続されている。具体的には、スイッチ２３（１）には、赤色に係る画素信号ＶpixR2が供給され、スイッチ２３（２）には、青色に係る画素信号ＶpixG2が供給され、スイッチ２３（３）には、緑色に係る画素信号ＶpixB2が供給される。そして、スイッチがオン状態になると、これらの画素信号ＶpixR2，ＶpixG2，ＶpixB2は、画素信号線ＳＧＬを介して、画素Ｐixを構成する、ＲＧＢにそれぞれ対応する各サブ画素ＳＰix（後述）に供給されるようになっている。
【００３９】
垂直走査部２６は、垂直同期信号ＶＳＴおよびクロック信号ＶＣＬＫに基づいて、マトリックス状に配置された画素Ｐixの垂直方向に走査するものである。この垂直走査部２６は、例えば、シフトレジスタを用いて構成されており、そのデータ入力端子に垂直同期信号ＶＳＴが供給され、クロック端子にクロック信号ＶＣＬＫが供給される。この構成により、垂直走査部２６は、シフトレジスタの各段から、クロック信号ＶＣＬＫに同期したパルス信号を、走査信号ＳＶ１〜ＳＶＮとして順次出力するようになっている。
【００４０】
論理積回路２７（１）〜２７（Ｎ）のそれぞれは、垂直走査部２７から供給された走査信号ＳＶ１〜ＳＶＮのそれぞれと、垂直イネーブル信号ＶＥＮ２との論理積を求め、走査信号φＶ１〜φＶＮとして出力する回路である。この論理積回路２７（１）〜２７（Ｎ）の出力端子は、走査信号線ＧＣＬを介して画素Ｐixと接続されている。
【００４１】
画素Ｐixは、表示画像を構成する表示要素である。画素Ｐixは、３つのサブ画素ＳＰixにより構成される。サブ画素ＳＰixは、ＴＦＴ素子Ｔｒおよび液晶素子ＬＣを有している。ＴＦＴ素子Ｔｒは、薄膜トランジスタ（ＴＦＴ）により構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。ＴＦＴ素子Ｔｒのソースは画素信号線ＳＧＬに接続され、ゲートは走査信号線ＧＣＬに接続され、ドレインは液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端がＴＦＴ素子Ｔｒのドレインに接続され、他端には、共通電圧ＶＣＯＭ（例えば０Ｖ）が印加されている。
【００４２】
サブ画素ＳＰixは、走査信号線ＧＣＬにより、表示部２０において同じ行に配置された他のサブ画素ＳＰixと互いに接続されている。また、サブ画素ＳＰixは、画素信号線ＳＧＬにより、表示部２０において同じ列に配置された他のサブ画素ＳＰixと互いに接続されている。
【００４３】
この構成により、表示部２０では、垂直走査部２６および論理積回路２７（１）〜２７（Ｎ）が走査信号線ＧＣＬを時分割的に線順次走査するように駆動することにより、１水平ラインが順次選択される。そして、水平走査部２１および論理積回路２２（１）〜２２（Ｍ）が、順次走査により画素信号線ＳＧＬを選択し、反転部１４が、画素信号Ｖpix2を、その選択された画素信号線ＳＧＬを介して、サブ画素ＳＰixに供給する。各サブ画素ＳＰixでは、ＴＦＴ素子Ｔｒがオン状態のときに、画素信号Ｖpix2が液晶素子ＬＣの一端に画素電位Ｖｐとして書き込まれ、ＴＦＴ素子Ｔｒがオフ状態になると、その液晶素子ＬＣの一端が画素信号線ＳＧＬと電気的に切り離されてハイインピーダンス状態になり、その画素電位Ｖｐが維持されるようになっている。
【００４４】
また、水平イネーブル信号ＨＥＮ、および垂直イネーブル信号ＶＥＮ２は、サブ画素ＳＰixへの画素信号Ｖpix2の書込みを制御する。具体的には、水平イネーブル信号ＨＥＮおよび垂直イネーブル信号ＶＥＮ２がともに高レベルである場合には、上述したような動作により、サブ画素ＳＰixへの画素信号Ｖpix2の書込みが行われる。一方、水平イネーブル信号ＨＥＮが高レベルであり、垂直イネーブル信号ＶＥＮ２が低レベルである場合には、走査信号φＶ１〜φＶＮの全てが低レベルになるため、画素信号Ｖpix2は、画素信号線ＳＧＬに印加されるものの、サブ画素ＳＰixに書き込まれることはない。さらに、水平イネーブル信号ＨＥＮが低レベルである場合には、走査信号φＨ１〜φＨＭの全てが低レベルになるため、スイッチ２３（１）〜２３（Ｍ）の全てがオフ状態になり、画素信号Ｖpix2は、画素信号線ＳＧＬに印加されないようになっている。
【００４５】
ここで、ＲＧＢデコーダ部１３および反転部１４は、本開示における「画素信号生成部」の一具体例に対応する。反転制御部３０は、本開示における「書込制御部」の一具体例に対応する。長周期反転信号ＩＮＶは、本開示における「論理信号」の一具体例に対応し、反転信号生成部１５は、本開示における「論理信号生成部」の一具体例に対応する。ＴＦＴ素子Ｔｒは、本開示における「画素スイッチ」の一具体例に対応する。スイッチ２３（１）〜２３（Ｍ）は、本開示における「信号線スイッチ」の一具体例に対応する。
【００４６】
［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。
【００４７】
（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。制御部１１は、供給された映像信号Ｖdispに基づいて、ＶＲＡＭ１２、ＲＧＢデコーダ部１３、反転信号生成部１５、およびタイミング制御部１６に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。タイミング制御部１６は、複数の制御信号を生成し、表示部２０および反転制御部３０に供給する。反転信号生成部１５は、長周期反転信号ＩＮＶを生成し、反転制御部３０は、長周期反転信号ＩＮＶなどに基づいて、反転制御信号ＦＲＰ２および垂直イネーブル信号ＶＥＮ２を生成する。ＲＧＢデコーダ部１３は、画素信号ＶpixR，ＶpixG，ＶpixBを生成する。反転部１４は、反転制御信号ＦＲＰ２に基づいて画素信号ＶpixR，ＶpixG，ＶpixBに対する反転動作を制御し、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する。表示部２０は、画素信号ＶpixR2，ＶpixG2，ＶpixB2、垂直イネーブル信号ＶＥＮ２などに基づいて表示を行う。
【００４８】
（表示装置１の詳細動作）
次に、図６，７を参照して、表示装置１の詳細動作について説明する。
【００４９】
図６は、表示装置１における表示動作のタイミング波形例を表すものであり、（Ａ）は垂直同期信号ＶＳＴの波形を示し、（Ｂ）はクロック信号ＶＣＬＫの波形を示し、（Ｃ）は垂直イネーブル信号ＶＥＮの波形を示し、（Ｄ）は走査信号φＶ１〜φＶＮの波形を示し、（Ｅ）は反転制御信号ＦＲＰ２の波形を示し、（Ｆ）は画素信号ＶpixR，ＶpixG，ＶpixBの波形を示し、（Ｇ）は画素信号ＶpixR2，ＶpixG2，ＶpixB2の波形を示す。なお、図示していないが、この図６では、長周期反転信号ＩＮＶは、低レベルもしくは高レベルのいずれかであり、一定レベルである。
【００５０】
図７は、１水平期間における表示装置１の表示動作の一例を表すものであり、（Ａ）は水平同期信号ＨＳＴの波形を示し、（Ｂ）はクロック信号ＨＣＬＫの波形を示し、（Ｃ）は水平イネーブル信号ＨＥＮの波形を示し、（Ｄ）は走査信号φＨ１〜φＨＭの波形を示し、（Ｅ）は画素信号ＶpixR2，ＶpixG2，ＶpixB2の波形を示す。この例では、スイッチ２３（１）〜２３（Ｎ）は、対応する走査信号φＨ１〜φＨＭが高レベルのときにオン状態になるものとする。
【００５１】
表示装置１では、第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２が、垂直期間（１Ｖ）ごとに交互に表示される。その際、画素信号ＶpixR2，ＶpixG2，ＶpixB2は、垂直期間ごとに反転する。この垂直期間の長さは、例えば、１６．７［msec］（＝１／６０［Hz］）である。以下に、この動作を詳細に説明する。
【００５２】
まず、タイミングｔ１０付近において、タイミング制御部１６は、垂直同期信号ＶＳＴとしてパルス信号を生成する（図６（Ａ））。これにより、垂直期間（１Ｖ）が開始する。また、このタイミングｔ１０において、タイミング制御部１６は、クロック信号ＶＣＬＫを低レベルから高レベルに変化させる（図６（Ｂ））。これにより、垂直走査部２６のシフトレジスタでは、垂直同期信号ＶＳＴのパルス部分（高レベル部分）がサンプリングされ、走査信号φＶ１が低レベルから高レベルに変化する（図６（Ｄ））。よって、表示部２０では、１行目の走査信号線ＧＣＬが高レベルになり、表示書込動作の対象となる１水平ラインが選択される。
【００５３】
タイミングｔ１０〜ｔ２０からの１垂直期間（１Ｖ）では、ＲＧＢデコーダ部１３は、第１フィールド画像Ｆｉ１に係る画素信号ＶpixR，ＶpixG，ＶpixBを反転部１４に対して供給する。そして、タイミングｔ１０において、反転制御部３０は、反転制御信号ＦＲＰ２を低レベルから高レベルに変化させる（図６（Ｅ））。これに伴い、反転部１４は、ＲＧＢデコーダ部１３から供給された第１フィールド画像Ｆｉ１に係る画素信号ＶpixR，ＶpixG，ＶpixBを、そのまま、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する（図６（Ｆ），（Ｇ））。
【００５４】
そして、このタイミングｔ１０〜ｔ１１の期間（１水平期間（１Ｈ））において、図７に示したように、画素信号Ｖpix2が、選択された１水平ラインに係る各サブ画素ＳＰixに書き込まれる。
【００５５】
具体的には、図７において、タイミングｔ０付近において、タイミング制御部１６が、水平同期信号ＨＳＴとしてパルス信号を生成する（図７（Ａ））。そして、このタイミングｔ０において、タイミング制御部１６は、クロック信号ＨＣＬＫを高レベルから低レベルに変化させ（図７（Ｂ））、これにより、水平走査部２１のシフトレジスタでは、水平同期信号ＨＳＴのパルス部分（高レベル部分）がサンプリングされ、走査信号ＳＨ１が低レベルから高レベルに変化する（図６（Ｄ））。次に、タイミングｔ１〜ｔ２の期間において、タイミング制御部１６は、水平イネーブル信号ＨＥＮを高レベルにする（図７（Ｃ））。これにより、この期間において、スイッチ２３（１）がオン状態になり、画素信号ＶpixR2が、１列目の画素信号線ＳＧＬに印加され、選択された１水平ラインに係るサブ画素ＳＰixに供給される。次にタイミングｔ３において、タイミング制御部１６は、クロック信号ＨＣＬＫを高レベルから低レベルに変化させ（図７（Ｂ））、走査信号ＳＨ１が高レベルから低レベルに変化するとともに、走査信号ＳＨ２が低レベルから高レベルに変化する（図７（Ｄ））。次に、タイミングｔ４〜ｔ５の期間において、タイミング制御部１６は、水平イネーブル信号ＨＥＮを高レベルにする（図７（Ｃ））。これにより、この期間において、スイッチ２３（２）がオン状態になり、画素信号ＶpixG2が、２列目の画素信号線ＳＧＬに印加され、選択された１水平ラインに係るサブ画素ＳＰixに供給される。このようにして、タイミングｔ０〜ｔ９までの１水平期間（１Ｈ）において、選択された１水平ライン内の全てのサブ画素ＳＰixに対して、画素信号Ｖpix2が供給され、書込みが行われる。
【００５６】
次に、タイミングｔ１１において、タイミング制御部１６は、クロック信号ＶＣＬＫを高レベルから低レベルに変化させる（図６（Ｂ））。これにより、垂直走査部２６のシフトレジスタでは、データが転送され、走査信号φＶ１が高レベルから低レベルに変化するとともに、走査信号φＶ２が低レベルから高レベルに変化する（図６（Ｄ））。これにより、表示部２０において、２行目の走査信号線ＧＣＬが高レベルになることにより、表示書込動作の対象となる１水平ラインが選択され、タイミングｔ１１〜ｔ１２の期間において、画素信号Ｖpix2が、この選択された１水平ラインに係る各サブ画素ＳＰixに書き込まれる。
【００５７】
これ以降、タイミングｔ２０まで、同様の動作が繰り返し行われることにより、表示部２０の全面にわたり、表示書込動作の対象となる１水平ラインが順次選択され、第１フィールド画像Ｆｉ１に係る画素信号Ｖpix2が、この選択された１水平ラインに係る各サブ画素ＳＰixに順次書き込まれる。これにより、表示部２０の全面において、第１フィールド画像Ｆｉ１の表示が行われる。
【００５８】
次に、タイミングｔ２０付近において、タイミング制御部１６は、垂直同期信号ＶＳＴとしてパルス信号を生成する（図６（Ａ））。これにより、今までの垂直期間（１Ｖ）が終了するとともに、新たな垂直期間が開始する。また、このタイミングｔ２０において、タイミング制御部１６は、クロック信号ＶＣＬＫを低レベルから高レベルに変化させる（図６（Ｂ））。これにより、垂直走査部２６のシフトレジスタでは、垂直同期信号ＶＳＴのパルス部分（高レベル部分）がサンプリングされ、走査信号φＶ１が低レベルから高レベルに変化する（図６（Ｄ））。これにより、表示部２０において、１行目の走査信号線ＧＣＬが高レベルになり、表示書込動作の対象となる１水平ラインが選択される。
【００５９】
タイミングｔ２０からの１垂直期間（１Ｖ）では、ＲＧＢデコーダ部１３は、第２フィールド画像Ｆｉ２に係る画素信号ＶpixR，ＶpixG，ＶpixBを反転部１４に対して供給する。そして、タイミングｔ２０において、反転制御部３０は、反転制御信号ＦＲＰ２を高レベルから低レベルに変化させる（図６（Ｅ））。これに伴い、反転部１４は、ＲＧＢデコーダ部１３から供給された第２フィールド画像Ｆｉ２に係る画素信号ＶpixR，ＶpixG，ＶpixBを反転して、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する（図６（Ｆ），（Ｇ））。そして、タイミングｔ２０〜ｔ２１の期間において、画素信号Ｖpix2が、選択された１水平ラインに係る各サブ画素ＳＰixに書き込まれる。
【００６０】
次に、タイミングｔ２１において、タイミング制御部１６は、クロック信号ＶＣＬＫを高レベルから低レベルに変化させる（図６（Ｂ））。これにより、表示部２０において、２行目の走査信号線ＧＣＬが高レベルになることにより、表示書込動作の対象となる１水平ラインが選択され、タイミングｔ２１〜ｔ２２の期間において、画素信号Ｖpix2が、この選択された１水平ラインに係る各サブ画素ＳＰixに書き込まれる。
【００６１】
これ以降、タイミングｔ２０まで、同様の動作が繰り返し行われることにより、表示部２０の全面にわたり、表示書込動作の対象となる１水平ラインが順次選択され、第２フィールド画像Ｆｉ２に係る画素信号Ｖpix2が、この選択された１水平ラインに係る各サブ画素ＳＰixに順次書き込まれる。これにより、表示部２０の全面において、第２フィールド画像Ｆｉ２の表示が行われる。
【００６２】
（反転信号生成部１５および反転制御部３０の詳細動作）
次に、反転信号生成部１５および反転制御部３０の詳細動作を説明する。
【００６３】
図８は、反転信号生成部１５および反転制御部３０の動作の一例を表すものであり、（Ａ）は長周期反転信号ＩＮＶの波形を示し、（Ｂ）は反転制御信号ＦＲＰの波形を示し、（Ｃ）は反転制御信号ＦＲＰ２の波形を示し、（Ｄ）は垂直同期信号ＶＳＴの波形を示し、（Ｅ）は信号ＶＮ１（Ｄ型フリップフロップ回路３２の出力信号）の波形を示し、（Ｆ）は信号ＶＮ２（ＥＸ−ＮＯＲ回路３３の出力信号）の波形を示し、（Ｇ）は垂直イネーブル信号ＶＥＮの波形を示し、（Ｈ）は垂直イネーブル信号ＶＥＮ２の波形を示す。
【００６４】
表示装置１では、長周期反転信号ＩＮＶに基づき２つの反転動作期間ＰＡ，ＰＢ（第１の期間および第２の期間）が設定される。これらの２つの反転動作期間ＰＡ，ＰＢでは、反転部１４は、互いに異なる方法で画素信号の反転動作を行う。そして、各反転動作期間ＰＡ，ＰＢにおいて、表示部２０は、その反転部１４から出力された画素信号Ｖpix2に基づいて、第１フィールド画像Ｆｉ１と第２フィールド画像Ｆｉ２を垂直期間（１Ｖ）ごとに交互に表示する。以下に、この動作を詳細に説明する。
【００６５】
反転信号生成部１５は、タイミングｔ３０〜ｔ４０の期間において、長周期反転信号ＩＮＶを低レベルにする（図８（Ａ））。これにより、反転制御部３０のＥＸ−ＯＲ回路３１は、この期間（反転動作期間ＰＡ）において、タイミング制御部１６から供給された反転制御信号ＦＲＰ（図８（Ｂ））と同じ信号を反転制御信号ＦＲＰ２として出力する（図８（Ｃ））。また、反転信号生成部１５は、タイミングｔ４０〜ｔ５０の期間において、長周期反転信号ＩＮＶを高レベルにする（図８（Ａ））。これにより、反転制御部３０のＥＸ−ＯＲ回路３１は、この期間（反転動作期間ＰＢ）において、タイミング制御部１６から供給された反転制御信号ＦＲＰ（図８（Ｂ））を反転した信号を反転制御信号ＦＲＰ２として出力する（図８（Ｃ））。結果として、反転動作期間ＰＡと反転動作期間ＰＢとの境界を挟む隣接する垂直期間では、反転制御信号ＦＲＰ２のレベルは同じものとなる。
【００６６】
反転部１４は、このようにして生成された反転制御信号ＦＲＰ２に基づいて、ＲＧＢデコーダ１３から供給された画素信号ＶpixR，ＶpixG，ＶpixBを反転制御し、画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する。具体的には、反転部１４は、反転制御信号ＦＲＰ２が高レベルの場合には、画素信号ＶpixR，ＶpixG，ＶpixBをそのまま画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力し、反転制御信号ＦＲＰ２が低レベルの場合には、画素信号ＶpixR，ＶpixG，ＶpixBを反転して画素信号ＶpixR2，ＶpixG2，ＶpixB2として出力する。すなわち、反転動作期間ＰＡと反転動作期間ＰＢとでは、反転動作の方法が互いに異なっている。
【００６７】
また、反転制御部３０のＤ型フリップフロップ回路３２は、反転動作期間ＰＡ，ＰＢの両方の期間において、垂直同期信号ＶＳＴ（図８（Ｄ））の立ち上がりに同期したタイミングで長周期反転信号ＩＮＶ（図８（Ａ））をサンプリングする。このとき、図示していないが、タイミングｔ３０付近において、垂直同期信号ＶＳＴが立ち上がった後に、長周期反転信号ＩＮＶが立ち下がるようになっており、タイミングｔ４０付近において、垂直同期信号ＶＳＴが立ち上がった後に、長周期反転信号ＩＮＶが立ち上がるようになっている。これにより、Ｄ型フリップフロップ回路３２は、長周期反転信号ＩＮＶを１垂直期間（１Ｖ）分だけ遅延した信号ＶＮ１を出力する（図８（Ａ），（Ｅ））。すなわち、このＤ型フリップフロップ回路３２は、長周期反転信号ＩＮＶを１垂直期間（１Ｖ）分だけ遅延させる遅延回路として機能している。ＥＸ−ＮＯＲ回路３３は、長周期反転信号ＩＮＶ（図８（Ａ））および信号ＶＮ１（図８（Ｅ））の排他的論理和の反転信号を求め、信号ＶＮ２を出力する（図８（Ｆ））。この信号ＶＮ２は、反転動作期間ＰＡ，ＰＢのそれぞれにおいて、最初の垂直期間のみ低レベルとなり、他の期間では高レベルとなる信号である。論理積回路３４は、垂直イネーブル信号ＶＥＮ（図８（Ｇ））および信号ＶＮ２（図８（Ｆ））の論理積を求め、垂直イネーブル信号ＶＥＮ２として出力する。この垂直イネーブル信号ＶＥＮ２は、反転動作期間ＰＡ，ＰＢのそれぞれにおいて、最初の垂直期間のみ低レベルとなり、他の期間では垂直イネーブル信号ＶＥＮと同じ信号となる。
【００６８】
表示部２０では、この垂直イネーブル信号ＶＥＮ２に基づいて、サブ画素ＳＰixに対する画素信号Ｖpix2の書込み制御が行われる。具体的には、垂直イネーブル信号ＶＥＮ２が高レベルである場合には、表示部２０において線順次走査が行われ、１水平ラインごとにサブ画素ＳＰixに対する画素信号Ｖpix2の書込みが行われる。一方、垂直イネーブル信号ＶＥＮ２が低レベルである場合には、走査信号φＶ１〜φＶＮの全てが低レベルになるため、全てのサブ画素ＳＰixに係るＴＦＴ素子Ｔｒがオフ状態となり、サブ画素ＳＰixに対する画素信号Ｖpix2の書込みは行われない。
【００６９】
すなわち、反転動作期間ＰＡ，ＰＢのそれぞれにおける最初の垂直期間では、垂直イネーブル信号ＶＥＮ２が低レベルになるため、表示画面全面においてサブ画素ＳＰixへの書込みは行われない。よって、この期間において、各サブ画素ＳＰixでは、ＴＦＴ素子Ｔｒがオフ状態になるため、画素電位Ｖｐがほぼ維持される。
【００７０】
これにより、表示装置１は、反転動作期間ＰＡ，ＰＢのそれぞれにおける最初の垂直期間を除き、第１フィールド画像Ｆｉ１（第１フィールド画像表示期間ＰＷ１）と第２フィールド画像Ｆｉ２（第２フィールド画像表示期間ＰＷ２）を、垂直期間（１Ｖ）ごとに交互に表示する。
【００７１】
次に、この反転信号生成部１５および反転制御部３０の作用について、具体例を用いて説明する。
【００７２】
図９は、インターレース画像の一例を模式的に表すものであり、（Ａ）はフレーム画像Ｆを示し、（Ｂ）は第１フィールド画像Ｆｉ１を示し、（Ｃ）は第２フィールド画像Ｆｉ２を示す。この例では、表示装置１は静止画を表示している。図９において、斜線で示した領域は白色（ＷＨ）を表示する領域であり、その他の領域は黒色（ＢＬ）を表示する領域である。
【００７３】
図１０は、表示部２０における画像の表示を表すものであり、（Ａ）は、図９（Ｂ）に示した第１フィールド画像Ｆｉ１を表示した場合を示し、（Ｂ）は、図９（Ｃ）に示した第２フィールド画像Ｆｉ２を表示した場合を示す。表示装置１では、図１０（Ａ），（Ｂ）に示した各フィールド画像Ｆｉ１，Ｆｉ２が交互に表示されるが、その際、領域Ｒ２では、第１フィールド画像Ｆｉ１が表示される際には黒表示が行われ（図１０（Ａ））、一方、第２フィールド画像Ｆｉ２が表示される際には白表示が行われる（図１０（Ｂ））。また、領域Ｒ３では、第１フィールド画像Ｆｉ１が表示される際には白表示が行われ（図１０（Ａ））、一方、第２フィールド画像Ｆｉ２が表示される際には黒表示が行われる（図１０（Ｂ））。
【００７４】
図１１は、図１０のような表示が行われる場合における表示装置１の表示動作の一例を表すものであり、（Ａ）は長周期反転信号ＩＮＶの波形を示し、（Ｂ）は反転制御信号ＦＲＰ２の波形を示し、（Ｃ）は垂直イネーブル信号ＶＥＮ２の波形を示し、（Ｄ）〜（Ｆ）は画素電位Ｖpの波形を示す。ここで、図１１において、（Ｄ）は、常に黒表示が行われる領域Ｒ１のサブ画素ＳＰixにおける画素電位Ｖｐ(R1)を示し、（Ｅ）は領域Ｒ２のサブ画素ＳＰixにおける画素電位Ｖｐ(R2)を示し、（Ｆ）は領域Ｒ３のサブ画素ＳＰixにおける画素電位Ｖｐ(R3)を示す。なお、図１１において、タイミングｔ３０〜ｔ５０は、図８におけるタイミングｔ３０〜ｔ５０にそれぞれ対応している。
【００７５】
常に黒表示が行われる領域Ｒ１におけるサブ画素ＳＰixでは、図１１（Ｄ）に示したように、反転制御信号ＦＲＰ２（図１１（Ｂ））に基づいて、各フィールド画像Ｆｉ１，Ｆｉ２に係る画素信号Ｖpix2が反転駆動により供給される。その際、このサブ画素ＳＰixは、第１フィールド画像Ｆｉ１と第２フィールド画像Ｆｉ２とで同じ色の表示を行うため、画素電位Ｖｐは、共通電圧ＶＣＯＭを中心とした交流波形となる（図１１（Ｄ））。すなわち、画素電位Ｖｐの時間平均値は、共通電圧ＶＣＯＭと等しいものである。
【００７６】
領域Ｒ２，Ｒ３におけるサブ画素ＳＰixでも、同様に、反転制御信号ＦＲＰ２に基づいて反転駆動により書込み動作がおこなわれる。図１０に示したように、これらのサブ画素ＳＰixは、領域Ｒ１におけるサブ画素ＳＰixとは異なり、第１フィールド画像Ｆｉ１と第２フィールド画像Ｆｉ２とで異なる色の表示を行うため、画素電位Ｖｐの時間平均値Ｖavgは、共通電圧ＶＣＯＭからずれたものになる。具体的には、領域Ｒ２におけるサブ画素ＳＰixの画素電位Ｖｐは、第１フィールド表示期間ＰＷ１では黒表示に対応する電位となり、第２フィールド表示期間ＰＷ２では白表示に対応する電位となるため、その時間平均値Ｖavgは、図１１（Ｅ）に示したように、反転動作期間ＰＡでは共通電圧ＶＣＯＭより高くなり、反転動作期間ＰＢでは共通電圧ＶＣＯＭより低くなる。また、領域Ｒ３におけるサブ画素ＳＰixの画素電位Ｖｐは、第１フィールド表示期間ＰＷ１では白表示に対応する電位となり、第２フィールド表示期間ＰＷ２では黒表示に対応する電位となるため、その時間平均値Ｖavgは、図１１（Ｆ）に示したように、反転動作期間ＰＡでは共通電圧ＶＣＯＭより低くなり、反転動作期間ＰＢでは共通電圧ＶＣＯＭより高くなる。
【００７７】
しかしながら、反転動作期間ＰＡにおける画素電位Ｖｐの時間平均値Ｖavgと、反転動作期間ＰＢにおける画素電位Ｖｐの時間平均値Ｖavgとは、共通電圧ＶＣＯＭを基準として反転の関係にあるため、反転動作期間ＰＡおよび反転動作期間ＰＢの合計期間では、画素電位Ｖｐの時間平均値は共通電圧ＶＣＯＭと等しくなる。
【００７８】
このように、表示装置１では、互いに異なる方法で反転動作を行う反転動作期間ＰＡ，ＰＢを設けたので、図１１（Ｄ）〜（Ｆ）に示したように、反転動作期間ＰＡおよび反転動作期間ＰＢの合計期間における画素電位Ｖｐの時間平均値を、共通電圧ＶＣＯＭと等しくすることができ、液晶表示装置におけるいわゆる「焼き付き」を低減することができる。
【００７９】
また、上述したように、反転動作期間ＰＡ，ＰＢのそれぞれおける最初の垂直期間では、垂直イネーブル信号ＶＥＮ２を低レベルにすることにより、全ての走査信号線ＧＣＬの電圧（走査信号φＶ１〜φＶＮ）を低レベルにしている。これにより、サブ画素ＳＰixでは、ＴＦＴ素子Ｔｒがオフ状態になり、サブ画素ＳＰixへの書込み動作が行われないため、画素電位Ｖｐは、図１１（Ｄ）〜（Ｆ）に示したように、その前の垂直期間における電位を維持する（波形部分Ｗ１）。これにより、以下に比較例を参照して説明するように、長周期反転信号ＩＮＶの反転時における表示画像の乱れを低減することができ、画質を改善することができる。
【００８０】
（比較例）
次に、比較例と対比して、本実施の形態の作用を説明する。本比較例は、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間でも、サブ画素ＳＰixに対する書込み動作を行うものである。
【００８１】
図１２は、比較例に係る表示装置１Ｒの一構成例を表すものである。表示装置１Ｒは反転制御部３０Ｒを備えている。反転制御部３０Ｒは、本実施の形態に係る反転制御部３０（図３）において、Ｄ型フリップフロップ回路３２、ＥＸ−ＮＯＲ回路３３、および論理積回路３４を省いたものである。これにより、本比較例では、タイミング制御部１６において生成された垂直イネーブル信号ＶＥＮが、そのまま表示パネル２０に入力される。
【００８２】
図１３は、表示装置１Ｒの表示動作の一例を表すものであり、（Ａ）は長周期反転信号ＩＮＶの波形を示し、（Ｂ）は反転制御信号ＦＲＰ２の波形を示し、（Ｃ）は垂直イネーブル信号ＶＥＮ２の波形を示し、（Ｄ）は常に所定の中間調の色を表示するサブ画素ＳＰixにおける画素電位Ｖpの波形を示す。なお、図１１において、タイミングｔ３０〜ｔ５０は、図８におけるタイミングｔ３０〜ｔ５０にそれぞれ対応している。
【００８３】
図１３に示したように、本比較例に係る表示装置１Ｒでは、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、垂直イネーブル信号ＶＥＮは高レベルであるため、この期間でもサブ画素ＳＰixに対して画素信号Ｖpix2の書込みが行われる。その際、反転動作期間ＰＡと反転動作期間ＰＢとの境界を挟む隣接する垂直期間では、同じ電圧の画素信号Ｖpix2が続けて印加される。
【００８４】
しかしながら、実際には、この２つの垂直期間における画素電位Ｖｐは等しくならないおそれがある。すなわち、タイミングｔ２９，ｔ３９などのように、画素信号Ｖpix2が反転してサブ画素ＳＰixに供給される場合では、液晶素子ＬＣに充電する電荷量が多いため、反転部１４は、そのサブ画素ＳＰixを十分に駆動できず、画素電位Ｖｐは十分に変化しきれないおそれがある（波形部分Ｗ２）。一方、タイミングｔ３０，ｔ４０などのように、画素信号Ｖpix2が反転しないで印加される場合では、液晶素子ＬＣに充電する電荷量が少ないため、反転部１４は、そのサブ画素ＳＰixを十分に駆動することができ、画素電位Ｖｐを所望の電位により近いレベルにまで変化させることができる（波形部分Ｗ３）。よって、例えば、表示装置１Ｒが、表示画面全体にわたってこの中間調の色を表示した場合、長周期反転信号ＩＮＶ（図１３（Ａ））が反転する際、瞬間的に画面全体の輝度が変化してしまう。つまり、約１分ごとに論理反転する長周期反転信号ＩＮＶを用いた場合には、約１分ごとにこの現象が発生し、画質が低下してしまう。
【００８５】
一方、本実施の形態に係る表示装置１では、反転動作期間ＰＡ，ＰＢのそれぞれにおける最初の垂直期間において、サブ画素ＳＰixに対する画素信号Ｖpix2の書込み動作を行わないようにしている。これにより、反転動作期間ＰＡと反転動作期間ＰＢとの境界を挟む隣接する垂直期間では、画素電位Ｖｐが維持されるため、画素電位Ｖｐは互いに等しくなる。よって、例えば、表示装置１が、表示画面全体にわたってこの中間調の色を表示した場合でも、長周期反転信号ＩＮＶが反転する際に、瞬間的に画面全体の輝度が変化するおそれを低減することができ、画質の低下を抑えることができる。
【００８６】
［効果］
以上のように本実施の形態では、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、サブ画素ＳＰixに対する画素信号の書込み動作を行わないようにしたので、画質の低下を抑えることができる。
【００８７】
［変形例１−１］
上記実施の形態では、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、サブ画素ＳＰixのＴＦＴ素子Ｔｒをオフ状態にすることにより、画素信号Ｖpix2の書込み動作を行わないようにしたが、これに限定されるものではなく、これに加えて、さらに、スイッチ２３（１）〜２３（Ｍ）をオフ状態にし、画素信号線ＳＧＬに画素信号Ｖpix2を印加しないようにしてもよい。その具体例を、以下に説明する。
【００８８】
図１４は、本変形例に係る表示装置１Ｂの一構成例を表すものである。表示装置１Ｂは、反転制御部３０Ｂを備えている。反転制御部３０Ｂは、上記実施の形態に係る反転制御部３０の機能に加え、水平イネーブル信号ＨＥＮに基づいて、水平イネーブル信号ＨＥＮ２を生成する機能も有している。そして、表示パネル２０には、この反転制御部３０Ｂが生成した水平イネーブル信号ＨＥＮ２が入力される。
【００８９】
図１５は、反転制御部３０Ｂの一構成例を表すものである。反転制御部３０Ｂは、論理積回路３５を有している。論理積回路３５は、ＥＸ−ＮＯＲ回路３３の出力信号（信号ＶＮ２）と、水平イネーブル信号ＨＥＮの論理積を求め、水平イネーブル信号ＨＥＮ２として出力するものである。
【００９０】
この構成により、反転制御部３０Ｂは、長周期反転信号ＩＮＶが変化した後の最初の垂直期間において低レベルになり、その他の期間では水平イネーブル信号ＨＥＮと同じ信号となる水平イネーブル信号ＨＥＮ２を生成する。これにより、長周期反転信号ＩＮＶが変化した後の最初の垂直期間（反転動作期間ＰＡ，ＰＢにおける最初の垂直期間）では、スイッチ２３（１）〜２３（Ｍ）がオフ状態になるため、画素信号Ｖpix2は画素信号線ＳＧＬに印加されることはない。
【００９１】
なお、この例では、スイッチ２３（１）〜２３（Ｍ）をオフ状態にしたが、例えば、反転部１４に同様のスイッチを設け、長周期反転信号ＩＮＶが変化した後の最初の垂直期間においてこのスイッチをオフ状態にすることにより、表示部２０に画素信号ＶpixR2，ＶpixG2，ＶpixB2を供給しないようにしてもよい。
【００９２】
［変形例１−２］
上記実施の形態では、反転制御部３０において、長周期反転信号ＩＮＶを１垂直期間（１Ｖ）分だけ遅延させたが、これに限定されるものではなく、これに代えて、複数の垂直期間に対応する時間だけ遅延させてもよい。以下に、長周期反転信号ＩＮＶを、２つの垂直期間に対応する時間だけ遅延させる場合を例に説明する。
【００９３】
図１６は、本変形例に係る反転制御部３０Ｃの一構成例を表すものである。反転制御部３０Ｃは、Ｄ型フリップフロップ回路３２Ａ，３２Ｂを有している。Ｄ型フリップフロップ回路３２Ａは、データ入力端子に長周期反転信号ＩＮＶが供給されるとともに、クロック入力端子に垂直同期信号ＶＳＴが供給される。Ｄ型フリップフロップ回路３２Ｂは、データ入力端子にＤ型フリップフロップ回路３２Ａの出力端子が接続されるとともに、クロック入力端子に垂直同期信号ＶＳＴが供給される。このＤ型フリップフロップ回路３２Ｂの出力信号は、ＥＸ−ＮＯＲ回路３３に入力される。このＤ型フリップフロップ回路３２Ａ，３２Ｂは、長周期反転信号ＩＮＶを２つの１垂直期間（１Ｖ）分だけ遅延させる遅延回路として機能する。これにより、この反転制御部３０Ｃを備えた表示装置では、反転動作期間ＰＡ，ＰＢにおける最初の２つの垂直期間において、サブ画素ＳＰixに対する画素信号の書込み動作を行わないようにすることができ、上記実施の形態と同様に、画質の低下を抑えることができる。
【００９４】
＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、映像信号Ｖdispに基づいて、反転動作期間ＰＡ，ＰＢの長さを変更することができるものである。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００９５】
図１７は、本実施の形態における表示装置２の一構成例を表すものである。表示装置２は、反転信号生成部１７を備えている。反転信号生成部１７は、ＶＲＡＭ１２に記憶されたフィールド画像に基づいて、長周期反転信号ＩＮＶの反転間隔を変更するものである。
【００９６】
図１８は、表示装置２における動作の流れ図を表すものである。表示装置２では、画像が変化しないときには、長周期反転信号ＩＮＶの反転間隔を所定の最小時間に設定し、表示する画像が変化するときには、その反転間隔を長く設定する。長周期反転信号ＩＮＶの反転間隔は、垂直期間の時間を単位とした変数Ｐで設定される。そして、長周期反転信号ＩＮＶが反転した後、変数ｎを垂直期間ごとに０から順にインクリメントしていき、変数ｎが変数Ｐと等しくなったときに、長周期反転信号ＩＮＶを反転する。以下に、その詳細を説明する。
【００９７】
まず、制御部１１が、供給された映像信号Ｖdispに含まれるフィールド画像をＶＲＡＭ１２に書き込む（ステップＳ１）。
【００９８】
次に、制御部１１は、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像であるかどうかを確認する（ステップＳ２）。そのフィールド画像が第１フィールド画像である場合にはステップＳ３に進み、第１フィールド画像でない場合には、ステップＳ７に進む。
【００９９】
ステップＳ２において、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像である場合には、反転信号生成部１７は、ＶＲＡＭ１２に記憶されている第１フィールド画像に基づいて動き検出を行う（ステップＳ３）。動き検出は、例えばオプティカルフロー計算により行うことが可能である。オプティカルフローの計算アルゴリズムとしては、例えば、ホーン−シャンク法が適用可能である。このホーンシャンク法については、例えば、“Berthold K.P. Horn and Brian G. Schunck Determining Optical Flow, Artificial Intelligence, Vol. 17, pp.185-203, Aug. 1981”に記載がある。
【０１００】
次に、反転信号生成部１７は、ステップＳ３の動き検出の結果に基づいて、フィールド画像が変化しているかどうかを検出する（ステップＳ４）。ステップＳ４において、フィールド画像の変化が検出された場合には、反転信号生成部１７は、変数Ｐをインクリメントする（ステップＳ５）。また、ステップＳ４において、フィールド画像の変化が検出されなかった場合には、反転信号生成部１７は、変数Ｐを４０９６に設定する（ステップＳ６）。
【０１０１】
次に、反転信号生成部１７は、変数ｎが変数Ｐよりも小さいかどうかを確認する（ステップＳ７）。変数ｎが変数Ｐよりも小さい場合にはステップＳ１０に進み、変数ｎが変数Ｐ以上である場合にはステップＳ８に進む。
【０１０２】
ステップＳ７において、変数ｎが変数Ｐ以上である場合には、反転信号生成部１７は、変数ｎを０に設定（変数ｎをリセット）し（ステップＳ８）、長周期反転信号ＩＮＶを反転する（ステップＳ９）。
【０１０３】
次に、反転信号生成部１７は、変数ｎをインクリメントする（ステップＳ１０）。
【０１０４】
次に、表示装置２は、ＶＲＡＭ１２に記憶されたフィールド画像に基づいて、表示を行う（ステップＳ１１）。
【０１０５】
そして、またステップＳ１に戻り、表示装置２は、以上の動作を繰り返す。
【０１０６】
表示装置２では、フィールド画像に対して動き検出を行い、そのフィールド画像の変化の有無に基づいて、表示部２０がそのフィールド画像を表示した際の焼き付きが生じるおそれを判断する。そして、そのフィールド画像の表示により焼き付きが生じるおそれがあると判断した場合には、変数Ｐを小さく設定することにより焼き付きが生じにくくなるようにし、そのフィールド画像の表示により焼き付きが生じるおそれが低いと判断された場合には、変数Ｐを大きい値に設定して、画質の低下を抑えるようにしている。
【０１０７】
具体的には、反転信号生成部１７は、フィールド画像の変化が検出されなかった場合に、変数Ｐを４０９６に設定する（ステップＳ６）。すなわち、この場合、反転信号生成部１７は、表示部２０が、変化しないフィールド画像を表示するため、表示部２０において焼き付きが生じるおそれがあると判断し、長周期反転信号ＩＮＶの反転間隔に対応する変数Ｐを最小値（この例では４０９６）に設定する。なお、このときの周期反転信号ＩＮＶの反転間隔は、例えば、６０［Hz］周期でフィールド画像を表示した場合には、６８．２［sec］（＝４０９６／６０［Hz］）である。このように、表示装置２は、フィールド画像が変化しないときには、変数Ｐを最小値に設定することにより、反転動作期間ＰＡと反転動作期間ＰＢとが高い頻度で切り換える。これにより、表示装置２では、表示部２０において焼き付きが生じるおそれを低減することができる。
【０１０８】
また、反転信号生成部１７は、フィールド画像の変化が検出された場合には、変数Ｐをインクリメントする（ステップＳ５）。すなわち、この場合、反転信号生成部１７は、表示部２０が、変化するフィールド画像を表示するため、表示部２０において焼き付きが生じるおそれは低いと判断し、長周期反転信号ＩＮＶの反転間隔に対応する変数Ｐをインクリメントする。このように、表示装置２は、フィールド画像が変化するときには、変数Ｐを大きい値に設定することにより、反転動作期間ＰＡと反転動作期間ＰＢとの切り替わり頻度を低くする。これにより、表示装置２では、仮に、長周期反転信号ＩＮＶが反転する際に表示画像が若干乱れる場合でも、その乱れた画像を表示する機会が減少するので、画質の低下を抑えることができる。
【０１０９】
また、表示装置２は、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像Ｆｉ１である場合においてのみ動き検出を行う（ステップＳ２〜Ｓ３）。これにより、ステップＳ３，Ｓ４において、より高い精度で動き検出を行うことができる。すなわち、例えば、第１フィールド画像Ｆｉ１および第２フィールド画像Ｆｉ２の両方に基づいて動き検出を行う場合には、ステップＳ３の動き検出において、第１フィールド画像Ｆｉ１と第２フィールド画像Ｆｉ２との差に起因する動きも検出されるおそれがある。一方、第１フィールド画像Ｆｉ１のみに基づいて動き検出を行う場合には、この誤検出のおそれを低減することができるため、より高い精度でフィールド画像の変化を検出することができる。なお、この例では、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像Ｆｉ１である場合においてのみ動き検出を行うようにしたが、これに限定されるものではなく、ＶＲＡＭ１２に書き込まれたフィールド画像が第２フィールド画像Ｆｉ２である場合においてのみ動き検出を行うようにしてもよい。
【０１１０】
以上のように本実施の形態では、フィールド画像の動き検出結果に基づいて反転動作期間ＰＡ，ＰＢの長さを変更するようにしたので、焼き付きの低減を実現するとともに、画質の低下を抑えることができる。
【０１１１】
また、本実施の形態では、フィールド画像の変化が検出されなかった場合に、長周期反転信号の反転間隔を所定の最小値に設定し、反転動作期間ＰＡと反転動作期間ＰＢとが高い頻度で切り換わるようにしたので、表示部における焼き付きの低減を実現することができる。
【０１１２】
また、本実施の形態では、フィールド画像の変化が検出された場合に、長周期反転信号ＩＮＶの反転間隔が広くなるように設定し、反転動作期間ＰＡと反転動作期間ＰＢとの切り替わり頻度が低くなるようにしたので、仮に、長周期反転信号が反転する際に表示画像が若干乱れる場合でも、画質の低下を抑えることができる。
【０１１３】
その他の効果は、上記第１の実施の形態の場合と同様である。
【０１１４】
［変形例２−１］
上記実施の形態では、フィールド画像の変化の有無に基づいて、焼き付きが生じるおそれを判断するようにしたが、これに限定されるものではなく、例えば、フィールド画像全体における、画像が変化する領域の占める割合がある所定量以上であるかどうかにより、焼き付きが生じるおそれを判断してもよいし、フィールド画像の各画素における画素情報の変化量が所定量以上であるかどうかにより、焼き付きが生じるおそれを判断してもよい。
【０１１５】
［その他の変形例］
上記第２の実施の形態においても、上記第１の実施の形態の変形例１−１に示したように、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、サブ画素ＳＰixのＴＦＴ素子Ｔｒに加えて、スイッチ２３（１）〜２３（Ｍ）をオフ状態にしてもよいし、上記第１の実施の形態の変形例１−２に示したように、反転制御部３０において、複数の垂直期間に対応する時間だけ遅延させてもよい。
【０１１６】
＜３．第３の実施の形態＞
次に、第３の実施の形態に係る表示装置３について説明する。本実施の形態は、表示装置２において、ＯＳＤ（On Screen Display）画像を表示する場合には、動き検出を行わないようにしたものである。なお、上記第２の実施の形態に係る表示装置２と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【０１１７】
図１９は、本実施の形態に係る表示装置３を表すものである。表示装置３は、ＯＳＤ生成部１８と、反転信号生成部１９とを備えている。
【０１１８】
ＯＳＤ生成部１８は、ＯＳＤ画像を生成するものである。このＯＳＤ生成部１８で生成されたＯＳＤ画像は、ＶＲＡＭ１２においてフィールド画像に重畳され、このＯＳＤ画像が重畳されたフィールド画像が、表示部２０に表示されるようになっている。また、ＯＳＤ生成部１８は、ＯＳＤ画像をフィールド画像に重畳するかどうかを示すＯＳＤフラグ信号Ｆosdを生成する。
【０１１９】
反転信号生成部１９は、ＶＲＡＭ１２に記憶されたフィールド画像、およびＯＳＤフラグ信号Ｆosdに基づいて、動き検出を行い、長周期反転信号ＩＮＶの反転間隔を変更するものである。
【０１２０】
図２０は、表示装置３における動作の流れ図を表すものである。なお、上記第２の実施の形態に係る表示装置２の流れ図（図１８）と同じステップについては説明を省略する。
【０１２１】
ステップＳ２において、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像である場合には、反転信号生成部１９は、ＯＳＤ生成部１８から供給されるＯＳＤフラグ信号Ｆosdがtrueであるか否かを検出する（ステップＳ２１）。ＯＳＤフラグ信号Ｆosdがtrueである場合にはステップＳ６に進み、ＯＳＤフラグ信号Ｆosdがtrueでない場合にはステップＳ３に進む。
【０１２２】
また、ステップＳ１０の次に、ＯＳＤ生成部１８は、生成したＯＳＤ画像をＶＲＡＭ１２に書き込む（ステップＳ２２）。これにより、ＶＲＡＭ１２では、記憶されたフィールド画像にＯＳＤ画像が重畳される。
【０１２３】
表示装置３では、ＯＳＤフラグ信号Ｆosdに基づいて、動き検出を行うかどうかを判断している。一般に、ＯＳＤ画像は静止画であるため、表示部２０がそのＯＳＤ画像を表示した場合には、表示部２０において焼き付きが生じるおそれがある。よって、反転信号生成部１９は、ＯＳＤフラグ信号Ｆosdがtrueである場合には、動き検出を行うまでもなく、表示部２０において焼き付きが生じるおそれがあると判断し、長周期反転信号ＩＮＶの反転間隔に対応する変数Ｐを最小値（この例では４０９６）に設定する。これにより、上記第２の実施の形態等と同様に、焼き付きが生じるおそれを低減することができる。
【０１２４】
以上のように本実施の形態では、ＯＳＤフラグ信号Ｆosdがtrueである場合には、動き検出を行わないようにしたので、回路動作の負荷を軽減することができる。その他の効果は、上記第１の実施の形態の場合と同様である。
【０１２５】
［変形例３−１］
上記実施の形態では、ＯＳＤフラグ信号Ｆosdがtrueであるか否かに基づいて動き検出を行うようにしたが、これに限定されるものではなく、例えば、ＯＳＤフラグ信号Ｆosdの変化に基づいて、動き検出を行うようにしてもよい。以下に、その詳細を説明する。
【０１２６】
図２１は、本変形例に係る表示装置３Ｂにおける動作の流れ図を表すものである。なお、上記実施の形態に係る表示装置３の流れ図（図２０）と同じステップについては説明を省略する。
【０１２７】
ステップＳ２において、ＶＲＡＭ１２に書き込まれたフィールド画像が第１フィールド画像である場合には、本変形例に係る反転信号生成部１９Ｂは、ＯＳＤ生成部１８から供給されるＯＳＤフラグ信号Ｆosdが変化したかどうか否かを検出する（ステップＳ３１）。ＯＳＤフラグ信号Ｆosdが変化した場合にはステップＳ３２に進み、ＯＳＤフラグ信号Ｆosdが変化しなかった場合にはステップＳ３に進む。
【０１２８】
ステップＳ３１において、ＯＳＤフラグ信号Ｆosdが変化したと検出された場合には、反転信号生成部１９Ｂは、変数ｎを０に設定（変数ｎをリセット）し（ステップＳ３２）、長周期反転信号ＩＮＶを反転する（ステップＳ３３）。そしてフローはステップＳ６に進む。
【０１２９】
このように、表示装置３Ｂでは、ＯＳＤフラグ信号Ｆosdが変化したときに、長周期反転信号ＩＮＶを反転させ、次の反転動作期間ＰＡ，ＰＢを開始するようにしたので、表示部２０において焼き付きが生じるおそれを低減することができる。具体的には、例えば、ＯＳＤフラグ信号ＦosdがFalseからTrueに変化した後では、ＯＳＤ画像（静止画）により表示部２０において焼き付きが生じるおそれがあるが、ＯＳＤフラグ信号ＦosdがFalseからTrueに変化するタイミングで長周期反転信号ＩＮＶを反転させるとともに、変数Ｐを最小値に設定することにより（ステップＳ６）、そのＯＳＤ画像が表示される期間における焼き付きが生じるおそれを低減することができる。また、例えば、ＯＳＤフラグ信号ＦosdがTrueからFalseに変化する際にも、長周期反転信号ＩＮＶを反転させるとともに、変数Ｐを最小値に設定することにより（ステップＳ６）、ＯＳＤ画像が表示されていた期間における状態をリセットすることができ、焼き付きが生じるおそれを低減することができる。
【０１３０】
なお、この例では、ＯＳＤフラグ信号Ｆosdが変化したときに長周期反転信号ＩＮＶを反転させるようにしたが、これに限定されるものではなく、例えば、ＯＳＤフラグ信号ＦosdがFalseからTrueに変化したときにのみ長周期反転信号ＩＮＶを反転させるようにしてもよい。
【０１３１】
［その他の変形例］
上記第３の実施の形態においても、上記第２の実施の形態の変形例２−１に示したように、例えば、フィールド画像全体における、フィールド画像内における画像が変化する領域の占める割合がある所定量以上であるかどうかにより、焼き付きが生じるおそれを判断してもよいし、フィールド画像の各画素における画素情報の変化量が所定量以上であるかどうかにより、焼き付きが生じるおそれを判断してもよい。
【０１３２】
以上、いくつかの実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１３３】
例えば、第２、第３の実施の形態においても、上記第１の実施の形態の変形例１−１に示したように、反転動作期間ＰＡ，ＰＢにおける最初の垂直期間において、サブ画素ＳＰixのＴＦＴ素子Ｔｒに加えて、スイッチ２３（１）〜２３（Ｍ）をオフ状態にしてもよいし、上記第１の実施の形態の変形例１−２に示したように、反転制御部３０において、複数の垂直期間に対応する時間だけ遅延させてもよい。
【０１３４】
また、例えば、上記実施の形態等では、水平走査部を設け、１Ｈ期間において、水平方向に走査することにより、画素Ｐixに画素信号Ｖpix2を書き込むようにしたが、これに限定されるものではなく、これに代えて、例えば、この１Ｈ期間において、その選択された水平ラインに係る複数の画素Ｐixに対して同時に画素信号Ｖpix2を書き込むようにしてもよい。
【０１３５】
なお、本技術は以下のような構成とすることができる。
【０１３６】
（１）交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成し、表示部に供給する画素信号生成部と、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する書込制御部と
を備えた表示装置の駆動回路。
【０１３７】
（２）前記画素信号生成部は、前記第１の期間および前記第２の期間のそれぞれにおける先頭タイミングでは、画素信号を反転しない
前記（１）に記載の表示装置の駆動回路。
【０１３８】
（３）前記第１の期間と前記第２の期間とで異なる論理レベルを有する論理信号を生成する論理信号生成部を備え、
前記画素信号生成部は、前記論理信号に基づいて前記画素信号の反転動作を制御する
前記（１）または（２）のいずれかに記載の表示装置の駆動回路。
【０１３９】
（４）垂直同期信号を生成するタイミング制御部を備え、
前記書込制御部は、前記論理信号と前記垂直同期信号とに基づいて、前記先頭期間を設定する
前記（１）から（３）のいずれかに記載の表示装置の駆動回路。
【０１４０】
（５）前記書込制御部は、
前記垂直同期信号に同期して前記論理信号をサンプリングするフリップフロップ回路と、
前記フリップフロップ回路の出力信号と前記論理信号との排他的論理和を求める排他的論理和回路と
を有し、
前記排他的論理和回路の出力信号に基づいて前記先頭期間を設定する
前記（４）に記載の表示装置の駆動回路。
【０１４１】
（６）前記表示部は、複数の画素のそれぞれにおいて、前記画素信号を伝える画素スイッチを有し、
前記書込制御部は、前記先頭期間において、前記画素スイッチをオフ状態にする
前記（１）から（５）のいずれかに記載の表示装置の駆動回路。
【０１４２】
（７）前記表示部は、
前記複数の画素に画素信号を供給するための画素信号線と、
前記画素信号生成部から供給された画素信号を前記画素信号線に供給するための信号線スイッチと
を有し、
前記書込制御部は、前記先頭期間において、前記信号線スイッチをもオフ状態にする
前記（６）に記載の表示装置の駆動回路。
【０１４３】
（８）前記画素信号生成部は、画像信号に基づいて前記画素信号を生成し、
前記論理信号生成部は、前記画像信号に基づいて画像の変化を検出し、その検出結果に基づいて、前記第１の期間の長さおよび前記第２の期間の長さを設定する
前記（３）に記載の表示装置の駆動回路。
【０１４４】
（９）前記論理信号生成部は、
画像の変化がない場合には、前記第１の期間の長さおよび前記第２の期間の長さを所定の最小値に設定し、
画像の変化がある場合には、前記第１の期間の長さおよび前記第２の期間の長さを前記最小値より長く設定する
前記（８）に記載の表示装置の駆動回路。
【０１４５】
（１０）ＯＳＤ画像を生成するとともに、そのＯＳＤ画像を前記表示部に表示する際にイネーブルとなるＯＳＤフラグ信号を生成するＯＳＤ画像生成部をさらに備え、
前記論理信号生成部は、前記ＯＳＤフラグがイネーブルである場合には、前記第１の期間の長さおよび前記第２の期間の長さを所定の最小値に設定する
前記（８）に記載の表示装置の駆動回路。
【０１４６】
（１１）ＯＳＤ画像を生成するとともに、そのＯＳＤ画像を前記表示部に表示する際にイネーブルとなるＯＳＤフラグ信号を生成するＯＳＤ画像生成部をさらに備え、
前記論理信号生成部は、前記ＯＳＤフラグがイネーブルとディセーブルとの間で変化した場合において、前記論理信号の論理レベルを変更する
前記（８）に記載の表示装置の駆動回路。
【０１４７】
（１２）前記画素信号生成部は、画像信号に基づいて前記画素信号を生成し、
前記画像信号はインターレース信号であり、
前記表示部は、前記インターレース信号のフィールド画像の画素数と同じ数の画素を有し、各フレーム期間において、第１のフィールド画像および第２のフィールド画像を交互に表示する
前記（１）から（１１）のいずれかに記載の表示装置の駆動回路。
【０１４８】
（１３）前記先頭期間は、１つ分のフレーム期間である
前記（１）から（１２）のいずれかに記載の表示装置の駆動回路。
【０１４９】
（１４）交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成する画素信号生成部と、
前記画素信号に基づいて表示を行う表示部と、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する書込制御部と
を備えた表示装置。
【０１５０】
（１５）交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成して表示部に供給し、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する
表示装置の駆動方法。
【符号の説明】
【０１５１】
１，１Ｂ，２，３…表示装置、１１…制御部、１２…ＶＲＡＭ、１３…ＲＧＢデコーダ部、１４…反転部、１５，１７，１９…反転信号生成部、１６…タイミング制御部、１８…ＯＳＤ生成部、２０…表示部、２１…水平走査部、２２，２２（１）〜２２（Ｍ）…論理積回路、２３，２３（１）〜２３（Ｍ）…スイッチ、２６…垂直走査部、２７，２７（１）〜２７（Ｎ）…論理積回路、３０，３０Ｂ…反転制御部、３１…ＥＸ−ＯＲ回路、３２，３２Ａ，３２Ｂ…Ｄ型フリップフロップ回路、３３…ＥＸ−ＮＯＲ回路、３４，３５…論理積回路、Ｆ…フレーム画像、Ｆｉ１…第１フィールド画像、Ｆｉ２…第２フィールド画像、Ｆosd…ＯＳＤフラグ信号、ＦＲＰ，ＦＲＰ２…反転制御信号、ＨＣＬＫ，Ｐix…画素、ＳＰix…サブ画素、ＶＣＬＫ…クロック信号、ＨＥＮ，ＨＥＮ２…水平イネーブル信号、ＨＳＴ…水平同期信号、ＩＮＶ…長周期反転信号、Ｌ…ライン画像、ＬＣ…液晶素子、ＰＡ，ＰＢ…反転動作期間、ＰＷ１…第１フィールド表示期間、ＰＷ２…第２フィールド表示期間、Ｒ１〜Ｒ３…領域、ＳＨ１〜ＳＨＭ，ＳＶ１〜ＳＶＮ，φＨ１〜φＨＭ，φＶ１〜φＶＮ…走査信号、Ｔｒ…ＴＦＴ素子、ＶＣＯＭ…共通電圧、ＶＥＮ，ＶＥＮ２…垂直イネーブル信号、Ｖdisp…映像信号、ＶＮ１，ＶＮ２…信号、Ｖｐ…画素電位、Ｖpix，ＶpixR，ＶpixG，ＶpixB，Ｖpix2，ＶpixR2，ＶpixG2，ＶpixB2…画素信号、ＶＳＴ…垂直同期信号。
【特許請求の範囲】
【請求項１】
交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成し、表示部に供給する画素信号生成部と、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する書込制御部と
を備えた表示装置の駆動回路。
【請求項２】
前記画素信号生成部は、前記第１の期間および前記第２の期間のそれぞれにおける先頭タイミングでは、画素信号を反転しない
請求項１に記載の表示装置の駆動回路。
【請求項３】
前記第１の期間と前記第２の期間とで異なる論理レベルを有する論理信号を生成する論理信号生成部を備え、
前記画素信号生成部は、前記論理信号に基づいて前記画素信号の反転動作を制御する
請求項１に記載の表示装置の駆動回路。
【請求項４】
垂直同期信号を生成するタイミング制御部を備え、
前記書込制御部は、前記論理信号と前記垂直同期信号とに基づいて、前記先頭期間を設定する
請求項３に記載の表示装置の駆動回路。
【請求項５】
前記書込制御部は、
前記垂直同期信号に同期して前記論理信号をサンプリングするフリップフロップ回路と、
前記フリップフロップ回路の出力信号と前記論理信号との排他的論理和を求める排他的論理和回路と
を有し、
前記排他的論理和回路の出力信号に基づいて前記先頭期間を設定する
請求項４に記載の表示装置の駆動回路。
【請求項６】
前記表示部は、複数の画素のそれぞれにおいて、前記画素信号を伝える画素スイッチを有し、
前記書込制御部は、前記先頭期間において、前記画素スイッチをオフ状態にする
請求項１に記載の表示装置の駆動回路。
【請求項７】
前記表示部は、
前記複数の画素に画素信号を供給するための画素信号線と、
前記画素信号生成部から供給された画素信号を前記画素信号線に供給するための信号線スイッチと
を有し、
前記書込制御部は、前記先頭期間において、前記信号線スイッチをもオフ状態にする
請求項６に記載の表示装置の駆動回路。
【請求項８】
前記画素信号生成部は、画像信号に基づいて前記画素信号を生成し、
前記論理信号生成部は、前記画像信号に基づいて画像の変化を検出し、その検出結果に基づいて、前記第１の期間の長さおよび前記第２の期間の長さを設定する
請求項３に記載の表示装置の駆動回路。
【請求項９】
前記論理信号生成部は、
画像の変化がない場合には、前記第１の期間の長さおよび前記第２の期間の長さを所定の最小値に設定し、
画像の変化がある場合には、前記第１の期間の長さおよび前記第２の期間の長さを前記最小値より長く設定する
請求項８に記載の表示装置の駆動回路。
【請求項１０】
ＯＳＤ画像を生成するとともに、そのＯＳＤ画像を前記表示部に表示する際にイネーブルとなるＯＳＤフラグ信号を生成するＯＳＤ画像生成部をさらに備え、
前記論理信号生成部は、前記ＯＳＤフラグがイネーブルである場合には、前記第１の期間の長さおよび前記第２の期間の長さを所定の最小値に設定する
請求項８に記載の表示装置の駆動回路。
【請求項１１】
ＯＳＤ画像を生成するとともに、そのＯＳＤ画像を前記表示部に表示する際にイネーブルとなるＯＳＤフラグ信号を生成するＯＳＤ画像生成部をさらに備え、
前記論理信号生成部は、前記ＯＳＤフラグがイネーブルとディセーブルとの間で変化した場合において、前記論理信号の論理レベルを変更する
請求項８に記載の表示装置の駆動回路。
【請求項１２】
前記画素信号生成部は、画像信号に基づいて前記画素信号を生成し、
前記画像信号はインターレース信号であり、
前記表示部は、前記インターレース信号のフィールド画像の画素数と同じ数の画素を有し、各フレーム期間において、第１のフィールド画像および第２のフィールド画像を交互に表示する
請求項１に記載の表示装置の駆動回路。
【請求項１３】
前記先頭期間は、１つ分のフレーム期間である
請求項１に記載の表示装置の駆動回路。
【請求項１４】
交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成する画素信号生成部と、
前記画素信号に基づいて表示を行う表示部と、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する書込制御部と
を備えた表示装置。
【請求項１５】
交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成して表示部に供給し、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する
表示装置の駆動方法。
【請求項１】
交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成し、表示部に供給する画素信号生成部と、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する書込制御部と
を備えた表示装置の駆動回路。
【請求項２】
前記画素信号生成部は、前記第１の期間および前記第２の期間のそれぞれにおける先頭タイミングでは、画素信号を反転しない
請求項１に記載の表示装置の駆動回路。
【請求項３】
前記第１の期間と前記第２の期間とで異なる論理レベルを有する論理信号を生成する論理信号生成部を備え、
前記画素信号生成部は、前記論理信号に基づいて前記画素信号の反転動作を制御する
請求項１に記載の表示装置の駆動回路。
【請求項４】
垂直同期信号を生成するタイミング制御部を備え、
前記書込制御部は、前記論理信号と前記垂直同期信号とに基づいて、前記先頭期間を設定する
請求項３に記載の表示装置の駆動回路。
【請求項５】
前記書込制御部は、
前記垂直同期信号に同期して前記論理信号をサンプリングするフリップフロップ回路と、
前記フリップフロップ回路の出力信号と前記論理信号との排他的論理和を求める排他的論理和回路と
を有し、
前記排他的論理和回路の出力信号に基づいて前記先頭期間を設定する
請求項４に記載の表示装置の駆動回路。
【請求項６】
前記表示部は、複数の画素のそれぞれにおいて、前記画素信号を伝える画素スイッチを有し、
前記書込制御部は、前記先頭期間において、前記画素スイッチをオフ状態にする
請求項１に記載の表示装置の駆動回路。
【請求項７】
前記表示部は、
前記複数の画素に画素信号を供給するための画素信号線と、
前記画素信号生成部から供給された画素信号を前記画素信号線に供給するための信号線スイッチと
を有し、
前記書込制御部は、前記先頭期間において、前記信号線スイッチをもオフ状態にする
請求項６に記載の表示装置の駆動回路。
【請求項８】
前記画素信号生成部は、画像信号に基づいて前記画素信号を生成し、
前記論理信号生成部は、前記画像信号に基づいて画像の変化を検出し、その検出結果に基づいて、前記第１の期間の長さおよび前記第２の期間の長さを設定する
請求項３に記載の表示装置の駆動回路。
【請求項９】
前記論理信号生成部は、
画像の変化がない場合には、前記第１の期間の長さおよび前記第２の期間の長さを所定の最小値に設定し、
画像の変化がある場合には、前記第１の期間の長さおよび前記第２の期間の長さを前記最小値より長く設定する
請求項８に記載の表示装置の駆動回路。
【請求項１０】
ＯＳＤ画像を生成するとともに、そのＯＳＤ画像を前記表示部に表示する際にイネーブルとなるＯＳＤフラグ信号を生成するＯＳＤ画像生成部をさらに備え、
前記論理信号生成部は、前記ＯＳＤフラグがイネーブルである場合には、前記第１の期間の長さおよび前記第２の期間の長さを所定の最小値に設定する
請求項８に記載の表示装置の駆動回路。
【請求項１１】
ＯＳＤ画像を生成するとともに、そのＯＳＤ画像を前記表示部に表示する際にイネーブルとなるＯＳＤフラグ信号を生成するＯＳＤ画像生成部をさらに備え、
前記論理信号生成部は、前記ＯＳＤフラグがイネーブルとディセーブルとの間で変化した場合において、前記論理信号の論理レベルを変更する
請求項８に記載の表示装置の駆動回路。
【請求項１２】
前記画素信号生成部は、画像信号に基づいて前記画素信号を生成し、
前記画像信号はインターレース信号であり、
前記表示部は、前記インターレース信号のフィールド画像の画素数と同じ数の画素を有し、各フレーム期間において、第１のフィールド画像および第２のフィールド画像を交互に表示する
請求項１に記載の表示装置の駆動回路。
【請求項１３】
前記先頭期間は、１つ分のフレーム期間である
請求項１に記載の表示装置の駆動回路。
【請求項１４】
交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成する画素信号生成部と、
前記画素信号に基づいて表示を行う表示部と、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する書込制御部と
を備えた表示装置。
【請求項１５】
交互に設定された第１の期間および第２の期間のそれぞれにおいて、フレーム期間ごとに反転する画素信号を生成して表示部に供給し、
前記第１の期間および前記第２の期間のそれぞれにおける先頭から所定の長さの先頭期間以外の期間において、前記表示部に対する前記画素信号の書込みを行うように制御する
表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１２−２２６１５２（Ｐ２０１２−２２６１５２Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１１−９４１６５（Ｐ２０１１−９４１６５）
【出願日】平成２３年４月２０日（２０１１．４．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２３年４月２０日（２０１１．４．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]