表示装置の駆動回路、表示装置、及び、電子機器
【課題】サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響を受けることなく、所望の電圧値の直流電圧を信号線に書き込むことが可能な表示装置の駆動回路、当該駆動回路を用いる表示装置、及び、当該表示装置を有する電子機器を提供する。
【解決手段】本開示の表示装置の駆動回路は、画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子とを備える。
【解決手段】本開示の表示装置の駆動回路は、画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置の駆動回路、表示装置、及び、電子機器に関し、特に、表示装置の信号線を駆動する駆動回路、当該駆動回路を用いた表示装置、及び、当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置などの平面型の表示装置では、画素を構成する素子の特性ばらつきなどに起因する画質不良を改善するために、階調電圧の書込みに先立って所定の直流電圧を画素に書込み、当該直流電圧を基準電圧として用いて特性ばらつきについての補正処理が行われる（例えば、特許文献１参照）。
【０００３】
所定の直流電圧の書込みは、画素が行列状に配置されて成る画素アレイ部の画素列毎に配線された信号線（データ線）を介して行われる。より具体的には、信号線毎にサンプリングスイッチが設けられており、信号供給源から供給される所定の直流電圧をサンプリングスイッチが画素列単位でサンプリングし、各信号線に書き込むことにより、当該信号線を介して所定の直流電圧が画素に書き込まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、サンプリングスイッチを介して直流電圧を各画素に書き込む際に、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響によってサンプリングスイッチの入力ノードの電位が揺れる現象が生じる。そして、サンプリングスイッチの入力ノードの電位の揺れによって直流電圧が変動するため、所望の電圧値の直流電圧を画素に書き込めなくなる。その結果、所望の電圧値の直流電圧を基準電圧とする、特性ばらつきについての補正処理を正常に行えないことになる。
【０００６】
そこで、本開示は、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響を受けることなく、所望の電圧値の直流電圧を信号線に書き込むことが可能な表示装置の駆動回路、当該駆動回路を用いた表示装置、及び、当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本開示の表示装置の駆動回路は、
画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える構成となっている。
【０００８】
本開示の駆動回路は、画素が行列状に配置されて成る画素アレイ部を有する表示装置において、画素アレイ部の画素列単位で配線された信号線の駆動に用いることができる。また、本開示の駆動回路を用いた表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。
【０００９】
サンプリングスイッチによるサンプリングによって所定の直流電圧を信号線に書き込む際に、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響によってサンプリングスイッチの入力ノードの電位が揺らされようとする。このとき、サンプリングスイッチの入力ノードに接続されている容量素子が、チャージインジェクションやクロックフィードスルーの影響を吸収するように作用する。これにより、チャージインジェクションやクロックフィードスルーの影響による、サンプリングスイッチの入力ノードの電位の揺れを抑えることができる。
【発明の効果】
【００１０】
本開示によれば、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響による、サンプリングスイッチの入力ノードの電位の揺れを抑えることができるため、当該影響を受けることなく、所望の電圧値の直流電圧を信号線に書き込むことができる。
【図面の簡単な説明】
【００１１】
【図１】本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作を説明するためのタイミング波形図である。
【図４】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図５】サンプリングスイッチのオフ時のチャージインジェクション及びクロックフィードスルーの影響についての説明図である。
【図６】実施例１に係る信号線駆動回路の回路構成を示す回路図である。
【図７】実施例１に係る信号線駆動回路の回路動作を説明するためのタイミング波形図である。
【図８】実施例１に係る信号線駆動回路の動作説明図である。
【図９】参考例に係る信号線駆動回路の回路構成を示す回路図である。
【図１０】参考例に係る信号線駆動回路の回路動作を説明するためのタイミング波形図である。
【図１１】参考例に係る信号線駆動回路の動作説明図である。
【図１２】実施例２に係る信号線駆動回路の回路構成を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置の駆動回路、表示装置、及び、電子機器、全般に関する説明
２．本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
２−４．信号線駆動回路
２−４−１．実施例１
２−４−２．参考例
２−４−３．実施例２
３．電子機器
４．本開示の構成
【００１３】
＜１．本開示の表示装置の駆動回路、表示装置、及び、電子機器、全般に関する説明＞
本開示の表示装置の駆動回路は、画素が行列状に配置されて成る画素アレイ部を有する平面型（フラットパネル型）の表示装置において、画素アレイ部の画素列単位で配線された信号線を駆動する、具体的には、信号線に所定の直流電圧を書き込むのに用いることができる。
【００１４】
平面型の表示装置としては、画素の発光素子（電気光学素子）として自発光素子を用いる有機ＥＬ表示装置やプラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
【００１５】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。また、有機ＥＬ素子は、自発光素子であるために画像の視認性が高く、しかも、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。有機ＥＬ素子は、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
【００１６】
所定の直流電圧の信号線への書込みに当っては、信号線毎に設けられるサンプリングスイッチが用いられる。サンプリングスイッチは、所定の直流電圧に続いて入力される映像信号の信号電圧（階調電圧、即ち、階調に応じた電圧）についてもサンプリングし、信号線に書き込む。
【００１７】
サンプリングスイッチの入力側には、当該サンプリングスイッチに対して所定の直流電圧を入力するアンプが接続された構成とすることができる。また、サンプリングスイッチは、複数の信号線を単位として入力ノードが共通に接続された構成とすることができる。このとき、サンプリングスイッチには、複数の信号線、即ち、複数の画素列に対応した映像信号の信号電圧が、所定の直流電圧に続いて時系列で入力される。この時系列で入力される階調電圧を、サンプリングスイッチは時分割でサンプリングして信号線に書き込むことになる。
【００１８】
サンプリングスイッチによるサンプリングによって所定の直流電圧を信号線に書き込む際には、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響によってサンプリングスイッチの入力ノード／出力ノードの電位が揺らされようとする。
【００１９】
ここで、「チャージインジェクション」とは、サンプリングスイッチがＭＯＳトランジスタから成る場合、ゲート電圧の極性が反転するときに、ゲート酸化膜に帯電していた電荷が入力ノード側、出力ノード側に移動することにより、伝達される電圧が変動する現象（過渡的誤差要因）を言う。また、「クロックフィードスルー」とは、サンプリングスイッチのオン／オフ時に、ＭＯＳトランジスタのゲート−ドレイン間とゲート−ソース間に存在する寄生容量に起因して、ゲート電圧が入力ノード／出力ノードの電位に影響を与える現象を言う。
【００２０】
このチャージインジェクションやクロックフィードスルーの影響を吸収する、即ち、サンプリングスイッチの入力ノードの電位の揺れを吸収するために、本開示の駆動回路は、サンプリングスイッチの入力ノードに容量素子が接続された構成となっている。容量素子は、信号線毎に設ける構成とすることができる。また、サンプリングスイッチの入力ノードを、複数の信号線を単位として共通に接続した構成を採る場合には、容量素子は、共通に接続された入力ノードに１つ接続する、即ち、複数の信号線に対して１つ設ける構成とすることができる。また、容量素子をサンプリングスイッチの出力ノードにも設ける構成とすることができる。
【００２１】
サンプリングスイッチは、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが並列に接続されて成るアナログスイッチ（トランスファスイッチ）とすることができる。このとき、容量素子として、ＭＯＳ容量を用いるのが好ましい。ＭＯＳ容量は、サンプリングスイッチを構成するＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタの各ゲート電極に対して互いに逆相の選択パルスを伝送する伝送線と、サンプリングスイッチの入力ノードとの間に接続されて用いられる。
【００２２】
ＭＯＳ容量は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタから成るサンプリングスイッチと逆相に動作することで、当該サンプリングスイッチの入力ノードの電位の揺れを吸収する。ＭＯＳ容量のサイズとしては、そのゲート電極の面積が、サンプリングスイッチを構成するＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタの各ゲート電極の半分を目安とするのが好ましい。ここで、「半分」とは、厳密に半分である場合の他、実質的に半分である場合も含む。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００２３】
本開示の駆動回路を用いる表示装置において、画素は、電気光学素子を駆動する駆動トランジスタ、信号線と駆動トランジスタのゲート電極との間に接続された書込みトランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された保持容量を少なくとも有する。
【００２４】
そして、上記構成の画素は、画素を構成する素子の特性ばらつきを補正する機能、具体的には、製造プロセスのばらつきや経時変化などによる駆動トランジスタの閾値電圧の画素毎のばらつきを補正する閾値補正機能を持っている。そして、閾値補正処理の際に、サンプリングスイッチによってサンプリングされ、信号線に書き込まれる所定の直流電圧を当該補正処理の基準電圧として用いることができる。
【００２５】
具体的には、サンプリングスイッチによってサンプリングされ、信号線にホールドされる所定の直流電圧は、書込みトランジスタによって画素内に書き込まれ（取り込まれ）、駆動トランジスタのゲート電極に印加される。このとき書き込まれた直流電圧は、駆動トランジスタのゲート電圧の初期化電圧となる。そして、この初期化電圧を基準とし、当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて当該駆動トランジスタのソース電圧を変化させる処理が、駆動トランジスタの閾値電圧の画素毎のばらつきを補正する閾値補正処理となる。
【００２６】
＜２．本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置＞
［２−１．システム構成］
図１は、本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００２７】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）が用いられる。
【００２８】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。
【００２９】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。
【００３０】
駆動回路部は、書込み走査回路４０、電源供給走査回路５０、及び、信号線駆動回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。これらの回路部４０，５０，６０には、図示せぬタイミング信号生成部（タイミングジェネレータ）から各種のタイミング信号が供給される。信号線駆動回路６０は、本開示の駆動回路である。
【００３１】
画素２０を構成する能動素子等は、例えば、シリコン基板などの半導体基板７０上に形成される。書込み走査回路４０、電源供給走査回路５０、及び、信号線駆動回路６０等については、図１に示すように、画素アレイ部３０と同じ半導体基板７０上に形成することもできるし、半導体基板７０の外部回路として設けることもできる。
【００３２】
尚、ここでは、画素２０を構成する能動素子等を半導体基板７０上に形成する形態を採る場合を例に挙げたが、ガラス基板等の透明絶縁基板上に形成する形態を採るようにすることも可能である。
【００３３】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００３４】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００３５】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００３６】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号線駆動回路６０の対応する列の出力端にそれぞれ接続されている。
【００３７】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際し、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳ m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３８】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖcc_Hと当該第１電源電位Ｖcc_Hよりも低い第２電源電位Ｖcc_Lとで切替え可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶcc_H／Ｖcc_Lの切替えにより、画素２０の発光／非発光（消光）の制御が行なわれる。
【００３９】
信号線駆動回路６０は、本開示の駆動回路であって、信号供給源（図示せず）から供給される映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと、所定の直流電圧である基準電圧Ｖofstとを選択的に信号線３３1〜３３nに書き込む。ここで、信号電圧Ｖsigは、階調（輝度情報）に応じた電圧（即ち、階調電圧）である。また、基準電圧Ｖofstは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００４０】
この信号線駆動回路６０の具体的な回路構成が本開示の特徴とするところであり、その詳細については後述する。
【００４１】
信号線駆動回路６０から出力される映像信号の信号電圧Ｖsig／基準電圧Ｖofstは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号線駆動回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００４２】
［２−２．画素回路］
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００４３】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。
【００４４】
有機ＥＬ素子２１を駆動する駆動回路は、例えば、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４５】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００４６】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００４７】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４８】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００４９】
尚、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。一例として、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
【００５０】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号線駆動回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofstをサンプリングして画素２０内に書き込む（取り込む）。書込みトランジスタ２３によって書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofstは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００５１】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖcc_Hにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００５２】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖcc_Hから第２電源電位Ｖcc_Lに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００５３】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
【００５４】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖcc_H，Ｖcc_Lのうち、第１電源電位Ｖcc_Hは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖcc_Lは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖcc_Lは、基準電圧Ｖofstよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofst−Ｖthよりも低い電位、好ましくは、Ｖofst−Ｖthよりも十分に低い電位に設定される。
【００５５】
［２−３．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を用いて説明する。図３のタイミング波形図には、書込み走査信号ＷＳ、電源電位ＤＳ（Ｖcc_H／Ｖcc_L）、信号線３３の電位（Ｖsig／Ｖofst）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００５６】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖcc_Hにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５７】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５８】
（初期化期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、電源供給線３２の電位ＤＳが高電位Ｖcc_Hから、信号線３３の基準電圧Ｖofstに対してＶofst−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖcc_Lに切り替わる。
【００５９】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位Ｖcc_LをＶcc_L＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖcc_Lにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６０】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、書込みトランジスタ２３が導通状態となる。このとき、信号線駆動回路６０から信号線３３に対して基準電圧Ｖofstが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofstになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofstよりも十分に低い電位、即ち、低電位Ｖcc_Lにある。
【００６１】
このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは（Ｖofst−Ｖcc_L）となる。ここで、（Ｖofst−Ｖcc_L）が駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないため、Ｖofst−Ｖcc_L＞Ｖthなる電位関係に設定する必要がある。
【００６２】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofstに固定し、かつ、ソース電位Ｖsを低電位Ｖcc_Lに固定する（確定させる）処理が、後述する閾値補正処理（閾値補正動作）を行う前の初期化の処理である。従って、基準電圧Ｖofst及び低電位Ｖcc_Lが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００６３】
（閾値補正期間）
次に、時刻ｔ13で、電源供給線３２の電位ＤＳが低電位Ｖcc_Lから高電位Ｖcc_Hに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofstに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００６４】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofstを基準とし、当該初期化電位Ｖofstから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００６５】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００６６】
次に、時刻ｔ14で、書込み走査信号ＷＳが低電位側に遷移することで、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００６７】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、信号線３３の電位が基準電圧Ｖofstから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、書込み走査信号ＷＳが高電位側に遷移することで、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングし、画素２０内に書き込む。
【００６８】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００６９】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量に流れ込む。これにより、有機ＥＬ素子２１の等価容量の充電が開始される。
【００７０】
有機ＥＬ素子２１の等価容量が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは、当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００７１】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位Ｖsが（Ｖofst−Ｖth＋ΔＶ）の電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは（Ｖsig−Ｖofst＋Ｖth−ΔＶ）となる。
【００７２】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofst＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。これにより、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００７３】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００７４】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofst）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００７５】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【００７６】
（発光期間）
次に、時刻ｔ17で、書込み走査信号ＷＳが低電位側に遷移することで、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７７】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることで、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。すなわち、駆動トランジスタ２２のソース電位Ｖs、ゲート電位Ｖgは、保持容量２４に保持されているゲート−ソース間電圧Ｖgsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電位Ｖsは、トランジスタの飽和電流Ｉdsに応じた有機ＥＬ素子２１の発光電圧Ｖoledまで上昇する。
【００７８】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量２４に保持されたゲート−ソース間電圧Ｖgs、即ち、保持容量２４の両端間電圧を保持したまま、ゲート電位Ｖg及びソース電位Ｖsが変動する動作である。
【００７９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。そして、有機ＥＬ素子２１のアノード電位が（Ｖthel＋Ｖcath）を越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。
【００８０】
有機ＥＬ素子２１の発光電流は、このときのゲート−ソース間電圧Ｖgsによって駆動トランジスタ２２の飽和電流Ｉdsにより規定される。このため、駆動トランジスタ２２は、各信号電圧Ｖsigにおける定電流源となる。
【００８１】
また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００８２】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中は、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、（Ｖsig−Ｖofst＋Ｖth−ΔＶ）で一定に保持される。
【００８３】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００８４】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００８５】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００８６】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2 ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００８７】
図４（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図４（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００８８】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００８９】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofst＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofst−ΔＶ）2 ……（２）
【００９０】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００９１】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図４（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。
【００９２】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofst）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００９３】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図４（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００９４】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００９５】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００９６】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ1は移動度μの小さい画素Ｂの帰還量ΔＶ2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００９７】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【００９８】
［２−４．信号線駆動回路］
本開示の駆動回路である、実施形態に係る信号線駆動回路６０は、信号供給源から順に入力される基準電圧Ｖofst及び信号電圧（階調電圧）Ｖsigを、サンプリングスイッチによるサンプリングによって信号線３３（３３1〜３３n）に書き込む。この書込みの際に、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーが、基準電圧Ｖofstの書込み動作に悪影響を及ぼす。
【００９９】
ここで、理解を容易にするために、サンプリングスイッチＳＷがＮチャネルＭＯＳトランジスタから成る場合を例に挙げて、サンプリングスイッチＳＷのスイッチング時、特にオフ時のチャージインジェクション及びクロックフィードスルーの影響について、図５を用いて説明する。
【０１００】
図５において、サンプリングスイッチＳＷ及び負荷容量Ｃによってサンプルホールド回路が形成されている。負荷容量Ｃは、信号線３３（３３1〜３３n）の寄生容量などである。このサンプルホールド回路において、サンプリングスイッチＳＷによってサンプリングされた電圧は、当該サンプリングスイッチＳＷのオフタイミング（即ち、ホールドタイミング）で信号線３３に書き込まれ、ホールドされる。
【０１０１】
ここで、サンプリングスイッチＳＷの入力信号の電圧値をＶinとし、ゲート電極に与えられる制御パルス（選択パルス）ＥＮの正側の電圧値をＶddとし、負側の電圧値を０とする。また、ＮチャネルＭＯＳトランジスタのチャネル長をＬ、チャネル幅をＷ、閾値電圧をＶth、ゲート酸化膜容量をＣox、オーバーラップ容量をＣovとする。オーバーラップ容量Ｃovは、ゲート電極とソース領域やドレイン領域とがオーバーラップする領域に存在する寄生容量である。
【０１０２】
サンプリングスイッチＳＷがオフするとき、即ち、制御パルスＥＮがＶddから０に遷移するときのチャージインジェクションの影響による電位の変動量ΔＶchは、
ΔＶch＝１／２×Ｗ・Ｌ・Ｃox（Ｖdd−Ｖin−Ｖth）／Ｃ
となる。また、クロックフィードスルーの影響による電位の変動量ΔＶclは、
ΔＶcl＝Ｖdd×Ｃov／（Ｃov＋Ｃ）
となる。
【０１０３】
このサンプリングスイッチＳＷのオフ時のチャージインジェクションやクロックフィードスルーの影響によってサンプリングスイッチＳＷの入力ノードの電位が変動（変動量ΔＶch／ΔＶcl）すると、所望の電圧値の基準電圧Ｖofstを信号線３３に書き込めないことになる。先述したように、基準電圧Ｖofstは閾値補正処理の基準となる電圧であることから、所望の電圧値の基準電圧Ｖofstを信号線３３に書き込めないということは、閾値補正処理を正常に実行できないということになる。
【０１０４】
本開示の駆動回路は、サンプリングスイッチのスイッチング時、特にオフ時のチャージインジェクションやクロックフィードスルーの影響が、サンプリングスイッチの入力ノード側に及ぶときの不具合を解消すべく為された信号線駆動回路である。以下に、本開示の駆動回路の具体的な実施例について説明する。
【０１０５】
（２−４−１．実施例１）
図６は、実施例１に係る信号線駆動回路の回路構成を示す回路図である。
【０１０６】
図６において、実施例１に係る信号線駆動回路６０Aは、図１に示す画素アレイ部３０におけるｎ本の信号線３３1〜３３nについて、ｉ本の信号線３３1〜３３iを単位として、アンプ６１から入力電圧が与えられる構成となっている。ここでは、図面の簡略化のために、ｉ本の信号線３３1〜３３iに対応する回路構成について図示している。
【０１０７】
アンプ６１から与えられる入力電圧は、所定の直流電圧である基準電圧Ｖofstと、当該基準電圧Ｖofstに続いて時系列で入力されるｉ列分の信号電圧（階調電圧）Ｖsigである。アンプ６１の前段側には、例えば、デジタル信号をアナログ信号に変換するＤＡコンバータ（図示せず）が配置されており、当該ＤＡコンバータの出力ＤＡＣoutがアンプ６１の非反転（＋）入力端子に入力される。
【０１０８】
ＤＡコンバータは、信号線駆動回路６０Aに対して基準電圧Ｖofst及び信号電圧Ｖsigを供給する信号供給源を構成している。アンプ６１は、反転（−）入力端子と出力端子とが電気的に接続されており、ＤＡコンバータを含む信号供給源の出力段を構成している。
【０１０９】
一般的には、画素アレイ部３０のｎ本の信号線３３1〜３３nの各々に対して１対１の対応関係をもって信号供給源が設けられる。これに対し、本信号線駆動回路６０Aのように、ｉ本の信号線３３1〜３３iを単位として信号供給源を設けることにより、信号供給源、即ち、ＤＡコンバータやアンプ６１の数を大幅に削減できるため、システムの回路構成の簡略化を図ることができる利点がある。
【０１１０】
信号線駆動回路６０Aは、ｉ本の信号線３３1〜３３i毎に設けられたサンプリングスイッチ６２1〜６２iを有する。サンプリングスイッチ６２1〜６２iは、信号線３３1〜３３iの寄生容量などと共にサンプルホールド回路を形成し、アンプ６１から入力される基準電圧Ｖofstを一斉にサンプリングし、オフタイミング（ホールドタイミング）で信号線３３1〜３３iにホールドする。サンプリングスイッチ６２1〜６２iは更に、基準電圧Ｖofstに続いてアンプ６１から時系列で入力される信号電圧Ｖsigを時分割にてサンプリングし、信号線３３1〜３３iに順に書き込む。
【０１１１】
サンプリングスイッチ６２1〜６２iは、例えば、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが並列に接続されたアナログスイッチ（トランスファスイッチ）によって構成されている。そして、サンプリングスイッチ６２1〜６２iは、互いに逆相の選択パルスＳＥＬ，ｘＳＥＬ（ＳＥＬ1〜ＳＥＬi，ｘＳＥＬ1〜ｘＳＥＬi）に応じてスイッチング動作（オン／オフ動作）を行うことによって基準電圧Ｖofst／信号電圧Ｖsigをサンプルホールドする。
【０１１２】
正相の選択パルスＳＥＬ（ＳＥＬ1〜ＳＥＬi）は、サンプリングスイッチ６２1〜６２iを構成するＮチャネルＭＯＳトランジスタのゲート電極に対して伝送線Ｌa（Ｌa1〜Ｌai）によって伝送される。逆相の選択パルスｘＳＥＬ（ｘＳＥＬ1〜ｘＳＥＬi）は、サンプリングスイッチ６２1〜６２iを構成するＰチャネルＭＯＳトランジスタのゲート電極に対して伝送線Ｌb（Ｌb1〜Ｌbi）によって伝送される。
【０１１３】
サンプリングスイッチ６２1〜６２iの入力ノードＮin（Ｎin_1〜Ｎin_i）と、伝送線Ｌa（Ｌa1〜Ｌai），Ｌb（Ｌb1〜Ｌbi）との間には、容量素子６３（６３1〜６３i）が接続されている。容量素子６３1〜６３iは、例えばＭＯＳ容量から成る。具体的には、容量素子６３1〜６３iは、サンプリングスイッチ６２1〜６２iの各入力ノードＮinと伝送線Ｌaとの間に接続されたＰチャネルＭＯＳトランジスタと、サンプリングスイッチ６２1〜６２iの各入力ノードＮinと伝送線Ｌbとの間に接続されたＮチャネルＭＯＳトランジスタとから成る。容量素子６３1〜６３iのトランジスタサイズは、サンプリングスイッチ６２1〜６２iを構成するトランジスタの半分のゲート面積が目安である。
【０１１４】
サンプリングスイッチ６２1〜６２iの出力ノードＮout（Ｎout_1〜Ｎout_i）と、伝送線Ｌa（Ｌa1〜Ｌai），Ｌb（Ｌb1〜Ｌbi）との間には、容量素子６４（６４1〜６４i）が接続されている。容量素子６４1〜６４iも、容量素子６３1〜６３iと同様に、ＭＯＳ容量から成る。具体的には、容量素子６４1〜６４iは、サンプリングスイッチ６２1〜６２iの各出力ノードＮoutと伝送線Ｌaとの間に接続されたＰチャネルＭＯＳトランジスタと、サンプリングスイッチ６２1〜６２iの各出力ノードＮoutと伝送線Ｌbとの間に接続されたＮチャネルＭＯＳトランジスタとから成る。容量素子６４1〜６４iのトランジスタサイズは、サンプリングスイッチ６２1〜６２iを構成するトランジスタの半分のゲート面積が目安である。
【０１１５】
続いて、上記構成の実施例１に係る信号線駆動回路６０Aの回路動作について、図７のタイミング波形図を用いて、図８の動作説明図を参照しつつ説明する。図７のタイミング波形図において、ＰＩＸ1〜ＰＩＸiは、信号線３３1〜３３iの電位を表わしている。ここでは、基準電圧Ｖofstをｉ本の信号線３３1〜３３iに書き込む際の動作について説明し、信号電圧Ｖsigの書込み動作については省略するものとする。
【０１１６】
基準電圧Ｖofstの書込みのために、選択パルスＳＥＬ，ｘＳＥＬ（ＳＥＬ1〜ＳＥＬi，ｘＳＥＬ1〜ｘＳＥＬi）に応答して、全サンプリングスイッチ６２1〜６２iがオン状態となる。そして、基準電圧Ｖofstの書込みが完了すると、全サンプリングスイッチ６２1〜６２iがオフ状態となる。
【０１１７】
サンプリングスイッチ６２1〜６２iがオフ状態となる瞬間、サンプリングスイッチ６２1〜６２iのチャージインジェクションやクロックフィードスルーの影響によって、サンプリングスイッチ６２1〜６２iの各入力ノードＮin_1〜Ｎin_iの電位（即ち、アンプ６１の出力電位）が揺らされようとする。特に、サンプリングスイッチ６２1〜６２iの入力ノードＮin_1〜Ｎin_iに対して、図８に破線の矢印で示すように、ＮチャネルＭＯＳトランジスタ分のチャージインジェクションの影響が及ぶ。
【０１１８】
このサンプリングスイッチ６２1〜６２iのオフ時には、サンプリングスイッチ６２1〜６２iの各入力ノードＮin_1〜Ｎin_iに接続された容量素子６３1〜６３iが、サンプリングスイッチ６２1〜６２iと逆相に動作する。この逆相の動作による容量素子６３1〜６３iの作用により、サンプリングスイッチ６２1〜６２iのオフ時に生じたチャージインジェクションやクロックフィードスルーの影響、換言すれば、当該影響による入力ノードＮin_1〜Ｎin_iの電位の揺れが抑えられる。
【０１１９】
すなわち、容量素子６３1〜６３iによって入力ノードＮin_1〜Ｎin_iの電位（即ち、アンプ６１の出力電位）の揺れが吸収され、これらの入力ノードＮin_1〜Ｎin_iには、予め規定した所望の電圧値の基準電圧Ｖofstが与えられる。これにより、図７のタイミング波形図に示すように、選択パルスＳＥＬ1〜ＳＥＬiの相互間にオフ時のタイミング（即ち、ホールドタイミング）に微小なずれが生じていたとしても、所望の電圧値の基準電圧Ｖofstを信号線３３1〜３３iに書き込むことができる。
【０１２０】
一方、サンプリングスイッチ６２1〜６２iの出力ノードＮout_1〜Ｎout_iに接続された容量素子６４1〜６４iは、サンプリングスイッチ６２1〜６２iのスイッチング時のチャージインジェクションやクロックフィードスルーの出力ノードＮout_1〜Ｎout_iに対する影響を吸収する作用を為す。
【０１２１】
本実施例１では、サンプリングスイッチ６２1〜６２iの入力ノード／出力ノードの両側に容量素子６３1〜６３i，６４1〜６４iを設ける構成としたが、これは好ましい実施の形態であって、出力ノード側の容量素子６４1〜６４iは必須の構成要素ではない。すなわち、出力ノード側に容量素子６４1〜６４iが存在しなくても、少なくとも、入力ノード側に容量素子６３1〜６３iが存在することで、サンプリングスイッチ６２1〜６２iのオフ時の入力ノードＮin_1〜Ｎin_iの電位の揺れを抑える、という所期の目的を達成することができる。
【０１２２】
ここで、サンプリングスイッチ６２1〜６２iの出力ノード側にのみ容量素子６４1〜６４iを設けて成る信号線駆動回路について、参考例に係る信号線駆動回路として以下に説明する。
【０１２３】
（２−４−２．参考例）
図９は、参考例に係る信号線駆動回路の回路構成を示す回路図である。図９に示すように、参考例に係る信号線駆動回路６０Bは、サンプリングスイッチ６２1〜６２iの出力ノード側にのみ、即ち、出力ノードＮout_1〜Ｎout_iと伝送線Ｌa1〜Ｌai，Ｌb1〜Ｌbiとの間に容量素子６４1〜６４iが接続された構成となっている。
【０１２４】
参考例に係る信号線駆動回路６０Bのタイミング波形図を図１０に、動作説明図を図１１にそれぞれ示す。
【０１２５】
参考例に係る信号線駆動回路６０Bの場合、サンプリングスイッチ６２1〜６２iがオフ状態となるタイミング（ホールドタイミング）で、図１１に破線の矢印で示すように、Ｎチャネル分のチャージインジェクションの影響が及ぶ。これにより、図１０に破線の○で囲って示すように、入力ノードＮin_1〜Ｎin_iの電位（即ち、アンプ６１の出力電位）が揺らされる。
【０１２６】
一方、サンプリングスイッチ６２1〜６２iは、それぞれ独立したタイミングの選択パルスＳＥＬ1〜ＳＥＬiによって制御される。選択パルスＳＥＬ1〜ＳＥＬiには、これらパルスを生成する回路系や伝送系の定数のばらつき等によって、図１０のタイミング波形図に示すように、微小なタイミングのずれが発生する。そして、選択パルスＳＥＬ1〜ＳＥＬiのオフ時のタイミング（ホールドタイミング）の微小なタイミングずれにより、サンプリングスイッチ６２1〜６２iによる入力ノードＮin_1〜Ｎin_iの電位のホールドポイントが信号線３３1〜３３i間でずれる。
【０１２７】
これにより、図１０のタイミング波形図に示すように、基準電圧Ｖofstが書き込まれたときの信号線３３1〜３３iの電位ＰＩＸ1〜ＰＩＮiにばらつき（ΔＶ1〜ΔＶi）が生じる。すなわち、信号線３３1〜３３iにホールドされた基準電圧Ｖofstの電圧値に信号線３３1〜３３i間でばらつきが生じる。これは、サンプリングスイッチ６２1〜６２iによって所望の電圧値の基準電圧Ｖofstをサンプルホールドできないこと、即ち、信号線３３1〜３３iには異なる電圧値の基準電圧Ｖofstがホールドされる（書き込まれる）ことを意味する。
【０１２８】
基準電圧Ｖofstは、閾値補正処理の際に、駆動トランジスタ２２のゲート電圧の初期化電圧として用いられる。従って、基準電圧Ｖofstの電圧値に信号線３３1〜３３i間でばらつきが存在することで、１列目〜ｉ列目の各画素列において、異なる電圧値の基準電圧Ｖofstを用いて閾値補正処理が行われることになる。その結果、基準電圧Ｖofstの電圧値の信号線３３1〜３３i間でのばらつきが、表示画面上で縦筋（列方向の筋）として視認されるため、画品位（画質）の低下を招くことになる。
【０１２９】
このように、信号線３３1〜３３iに書き込まれる基準電圧Ｖofstの電圧値の誤差は、サンプリングスイッチ６２1〜６２iを制御する選択パルスＳＥＬ1〜ＳＥＬiの動作タイミングに依存する。そして、参考例に係る信号線駆動回路６０Bの場合は、半導体チップ（半導体基板）の絶対ばらつき、相対ばらつき、温度依存、電源依存などにより、画質が安定しない。
【０１３０】
尚、サンプリングスイッチ６２1〜６２iのオフ時の入力ノードＮin_1〜Ｎin_iの電位の揺れについては、サンプリングスイッチ６２1〜６２iの前段のアンプ６１でカバーすることもできる。しかし、この方策を採る場合には、非常に広帯域のアンプを用いる必要があり、消費電力の著しい増加を招くため好ましい方策とは言えない。
【０１３１】
これに対して、実施例１に係る信号線駆動回路６０Aによれば、サンプリングスイッチ６２1〜６２iの入力ノード側に容量素子６３1〜６３iを配するだけの簡単な構成及び簡単な動作シーケンスにて、参考例に係る信号線駆動回路６０Bの問題を解消することができる。すなわち、前段のアンプ６１の消費電力を増加させることなく、また、半導体チップ（図１の半導体基板７０）のサイズを増大させることなく、所望の電圧値の基準電圧Ｖofstを信号線３３1〜３３iに書き込むことができる。その結果、各画素列において閾値補正処理をより確実に行うことができるため、輝度ムラのない均一な画質の表示画像を得ることができる。
【０１３２】
（２−４−３．実施例２）
図１２は、実施例２に係る信号線駆動回路の回路構成を示す回路図である。
【０１３３】
実施例１に係る信号線駆動回路６０Aでは、サンプリングスイッチ６２1〜６２iの入力ノードＮin_1〜Ｎin_iに接続する容量素子６３1〜６３iを、ｉ本の信号線３３1〜３３i毎に設ける構成を採っていた。これに対し、実施例２に係る信号線駆動回路６０Cでは、ｉ本の信号線３３1〜３３iを単位として当該単位毎に容量素子６３を１つ設ける構成を採っている。
【０１３４】
具体的には、実施例２に係る信号線駆動回路６０Cにおいて、サンプリングスイッチ６２1〜６２iの入力ノードＮin_1〜Ｎin_iは、ｉ本の信号線３３1〜３３iを単位として共通に接続されている。そして、この共通に接続された共通入力ノードＮin_0と、例えば１列目の伝送線Ｌa1，Ｌb1との間に容量素子６３が接続されている。
【０１３５】
容量素子６３は、例えばＭＯＳ容量から成る。具体的には、容量素子６３は、サンプリングスイッチ６２1〜６２iの共通入力ノードＮin_0と伝送線Ｌa1との間に接続されたＰチャネルＭＯＳトランジスタと、共通入力ノードＮin_0と伝送線Ｌb1との間に接続されたＮチャネルＭＯＳトランジスタとから成る。容量素子６３のトランジスタサイズは、サンプリングスイッチ６２1〜６２iを構成するトランジスタの半分のゲート面積が目安である。
【０１３６】
このように、容量素子６３をｉ本の信号線３３1〜３３iを単位として１つ設ける構成を採る実施例２に係る信号線駆動回路６０Cによれば、容量素子６３を信号線３３1〜３３i毎に設ける構成を採る実施例１に係る信号線駆動回路６０Aよりも簡単な回路構成にて、同様の作用、効果を得ることができる。
【０１３７】
すなわち、サンプリングスイッチ６２1〜６２iがオフする際、共通入力ノードＮin_0に接続された容量素子６３が、サンプリングスイッチ６２1と逆相に動作する。この逆相の動作による容量素子６３の作用により、サンプリングスイッチ６２1〜６２iのオフ時に生じたチャージインジェクションやクロックフィードスルーの影響、換言すれば、当該影響による共通入力ノードＮin_0、ひいては、入力ノードＮin_1〜Ｎin_iの電位の揺れを抑えることができる。
【０１３８】
これにより、選択パルスＳＥＬ1〜ＳＥＬiの相互間にオフ時のタイミング（即ち、ホールドタイミング）に微小なずれが生じていたとしても、所望の電圧値の基準電圧Ｖofstを信号線３３1〜３３iに書き込むことができる。但し、本例では、１列目の選択パルスＳＥＬ1，ｘＳＥＬ1によって容量素子６３を動作させる構成を採っているため、選択パルスＳＥＬ1，ｘＳＥＬ1よりも早いタイミングで遷移する選択パルスが存在する場合には、当該選択パルスの画素列についてはタイミングずれを吸収することはできない。
【０１３９】
このような観点からすれば、単位となるｉ本の信号線３３1〜３３iに対応する選択パルスＳＥＬ1〜ＳＥＬi，ｘＳＥＬ1〜ｘＳＥＬiのうち、遷移タイミングが一番早い選択パルスを、容量素子６３を動作させる選択パルスとし用いるのが好ましい。そうすることで、ホールドタイミングに微小なずれが生じていたとしても、全ての画素列について、タイミングずれを吸収することができる。
【０１４０】
＜３．電子機器＞
以上説明した本開示の表示装置の駆動回路は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する表示部を有するあらゆる分野の電子機器において、その表示部（表示装置）の駆動回路として用いることが可能である。
【０１４１】
上述した実施形態の説明から明らかなように、本開示の表示装置の駆動回路は、半導体チップのサイズを増大させることなく、低消費電力にて、所望の電圧値の基準電圧Ｖofstを信号線に書き込むことができる。これにより、当該駆動回路を用いる表示装置にあっては、各画素列において閾値補正処理をより確実に行うことができるため、輝度ムラのない均一な画質の表示画像を得ることができる。従って、あらゆる分野の電子機器において、その表示部として本開示の駆動回路を有する表示装置を用いることで、より優れた画像表示を実現できる。
【０１４２】
本開示の駆動回路を有する表示装置を表示部として用いる電子機器としては、例えば、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラや、ＰＤＡ（Personal Digital Assistant）、ゲーム機、電子書籍等の携帯情報機器や、携帯電話機等の携帯通信機器などを例示することができる。
【０１４３】
＜４．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える表示装置の駆動回路。
（２）前記サンプリングスイッチは、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが並列に接続されて成るアナログスイッチである
前記（１）に記載の表示装置の駆動回路。
（３）前記容量素子は、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの各ゲート電極に対して互いに逆相の選択パルスを伝送する伝送線と前記入力ノードとの間に接続されたＭＯＳ容量である
前記（２）に記載の表示装置の駆動回路。
（４）前記ＭＯＳ容量のゲート電極の面積は、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの各ゲート電極の面積の半分である
前記（３）に記載の表示装置の駆動回路。
（５）前記サンプリングスイッチの入力側には、当該サンプリングスイッチに対して前記所定の直流電圧を入力するアンプが接続されている
前記（１）から前記（４）のいずれかに記載の表示装置の駆動回路。
（６）前記サンプリングスイッチは、複数の信号線を単位として入力ノードが共通に接続されている
前記（１）から前記（５）のいずれかに記載の表示装置の駆動回路。
（７）前記容量素子は、前記複数の信号線を単位として共通に接続された共通入力ノードに１つ接続されている
前記（６）に記載の表示装置の駆動回路。
（８）前記複数の信号線に対応する複数のサンプリングスイッチを独立したタイミングで動作させる複数の選択パルスのうち、遷移タイミングが一番早い選択パルスを前記容量素子の動作に用いる
前記（７）に記載の表示装置の駆動回路。
（９）前記サンプリングスイッチは、前記所定の直流電圧に続いて時系列で入力される映像信号の信号電圧を時分割でサンプリングして前記信号線に書き込む
前記（６）から前記（８）のいずれかに記載の表示装置の駆動回路。
（１０）前記サンプリングスイッチの出力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記出力ノードの電位の揺れを吸収する容量素子を有する
前記（１）から前記（９）のいずれかに記載の表示装置の駆動回路。
（１１）前記画素は、電気光学素子を駆動する駆動トランジスタ、前記信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタ、及び、前記駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された保持容量を有する
前記（１）から前記（１０）のいずれかに記載の表示装置の駆動回路。
（１２）前記画素は、前記書込みトランジスタによって前記所定の直流電圧が書き込まれたときの前記駆動トランジスタのゲート電圧を初期化電圧とし、当該初期化電圧から前記駆動トランジスタの閾値電圧を減じた電圧に向けて当該駆動トランジスタのソース電圧を変化させる閾値補正処理を行う
前記（１１）に記載の表示装置の駆動回路。
（１３）画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える駆動回路を用いた表示装置。
（１４）画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える駆動回路を用いた表示装置を有する電子機器。
【符号の説明】
【０１４４】
１０・・・有機ＥＬ表示装置、２０・・・画素、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・保持容量、３０・・・画素アレイ部、４０・・・書込み走査回路、５０・・・電源供給走査回路、６０，６０A，６０B，６０C・・・信号線駆動回路、６１・・・アンプ、６２（６２1〜６２i）・・・サンプリングスイッチ、６３（６３1〜６３i），６４（６４1〜６４i）・・・容量素子（ＭＯＳ容量）、７０・・・半導体基板
【技術分野】
【０００１】
本開示は、表示装置の駆動回路、表示装置、及び、電子機器に関し、特に、表示装置の信号線を駆動する駆動回路、当該駆動回路を用いた表示装置、及び、当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
有機ＥＬ表示装置などの平面型の表示装置では、画素を構成する素子の特性ばらつきなどに起因する画質不良を改善するために、階調電圧の書込みに先立って所定の直流電圧を画素に書込み、当該直流電圧を基準電圧として用いて特性ばらつきについての補正処理が行われる（例えば、特許文献１参照）。
【０００３】
所定の直流電圧の書込みは、画素が行列状に配置されて成る画素アレイ部の画素列毎に配線された信号線（データ線）を介して行われる。より具体的には、信号線毎にサンプリングスイッチが設けられており、信号供給源から供給される所定の直流電圧をサンプリングスイッチが画素列単位でサンプリングし、各信号線に書き込むことにより、当該信号線を介して所定の直流電圧が画素に書き込まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、サンプリングスイッチを介して直流電圧を各画素に書き込む際に、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響によってサンプリングスイッチの入力ノードの電位が揺れる現象が生じる。そして、サンプリングスイッチの入力ノードの電位の揺れによって直流電圧が変動するため、所望の電圧値の直流電圧を画素に書き込めなくなる。その結果、所望の電圧値の直流電圧を基準電圧とする、特性ばらつきについての補正処理を正常に行えないことになる。
【０００６】
そこで、本開示は、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響を受けることなく、所望の電圧値の直流電圧を信号線に書き込むことが可能な表示装置の駆動回路、当該駆動回路を用いた表示装置、及び、当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本開示の表示装置の駆動回路は、
画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える構成となっている。
【０００８】
本開示の駆動回路は、画素が行列状に配置されて成る画素アレイ部を有する表示装置において、画素アレイ部の画素列単位で配線された信号線の駆動に用いることができる。また、本開示の駆動回路を用いた表示装置は、表示部を備える各種の電子機器において、その表示部として用いることができる。
【０００９】
サンプリングスイッチによるサンプリングによって所定の直流電圧を信号線に書き込む際に、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響によってサンプリングスイッチの入力ノードの電位が揺らされようとする。このとき、サンプリングスイッチの入力ノードに接続されている容量素子が、チャージインジェクションやクロックフィードスルーの影響を吸収するように作用する。これにより、チャージインジェクションやクロックフィードスルーの影響による、サンプリングスイッチの入力ノードの電位の揺れを抑えることができる。
【発明の効果】
【００１０】
本開示によれば、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響による、サンプリングスイッチの入力ノードの電位の揺れを抑えることができるため、当該影響を受けることなく、所望の電圧値の直流電圧を信号線に書き込むことができる。
【図面の簡単な説明】
【００１１】
【図１】本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作を説明するためのタイミング波形図である。
【図４】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図５】サンプリングスイッチのオフ時のチャージインジェクション及びクロックフィードスルーの影響についての説明図である。
【図６】実施例１に係る信号線駆動回路の回路構成を示す回路図である。
【図７】実施例１に係る信号線駆動回路の回路動作を説明するためのタイミング波形図である。
【図８】実施例１に係る信号線駆動回路の動作説明図である。
【図９】参考例に係る信号線駆動回路の回路構成を示す回路図である。
【図１０】参考例に係る信号線駆動回路の回路動作を説明するためのタイミング波形図である。
【図１１】参考例に係る信号線駆動回路の動作説明図である。
【図１２】実施例２に係る信号線駆動回路の回路構成を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではない。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置の駆動回路、表示装置、及び、電子機器、全般に関する説明
２．本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
２−４．信号線駆動回路
２−４−１．実施例１
２−４−２．参考例
２−４−３．実施例２
３．電子機器
４．本開示の構成
【００１３】
＜１．本開示の表示装置の駆動回路、表示装置、及び、電子機器、全般に関する説明＞
本開示の表示装置の駆動回路は、画素が行列状に配置されて成る画素アレイ部を有する平面型（フラットパネル型）の表示装置において、画素アレイ部の画素列単位で配線された信号線を駆動する、具体的には、信号線に所定の直流電圧を書き込むのに用いることができる。
【００１４】
平面型の表示装置としては、画素の発光素子（電気光学素子）として自発光素子を用いる有機ＥＬ表示装置やプラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンス（Electro Luminescence：ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
【００１５】
有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。また、有機ＥＬ素子は、自発光素子であるために画像の視認性が高く、しかも、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。有機ＥＬ素子は、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
【００１６】
所定の直流電圧の信号線への書込みに当っては、信号線毎に設けられるサンプリングスイッチが用いられる。サンプリングスイッチは、所定の直流電圧に続いて入力される映像信号の信号電圧（階調電圧、即ち、階調に応じた電圧）についてもサンプリングし、信号線に書き込む。
【００１７】
サンプリングスイッチの入力側には、当該サンプリングスイッチに対して所定の直流電圧を入力するアンプが接続された構成とすることができる。また、サンプリングスイッチは、複数の信号線を単位として入力ノードが共通に接続された構成とすることができる。このとき、サンプリングスイッチには、複数の信号線、即ち、複数の画素列に対応した映像信号の信号電圧が、所定の直流電圧に続いて時系列で入力される。この時系列で入力される階調電圧を、サンプリングスイッチは時分割でサンプリングして信号線に書き込むことになる。
【００１８】
サンプリングスイッチによるサンプリングによって所定の直流電圧を信号線に書き込む際には、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーの影響によってサンプリングスイッチの入力ノード／出力ノードの電位が揺らされようとする。
【００１９】
ここで、「チャージインジェクション」とは、サンプリングスイッチがＭＯＳトランジスタから成る場合、ゲート電圧の極性が反転するときに、ゲート酸化膜に帯電していた電荷が入力ノード側、出力ノード側に移動することにより、伝達される電圧が変動する現象（過渡的誤差要因）を言う。また、「クロックフィードスルー」とは、サンプリングスイッチのオン／オフ時に、ＭＯＳトランジスタのゲート−ドレイン間とゲート−ソース間に存在する寄生容量に起因して、ゲート電圧が入力ノード／出力ノードの電位に影響を与える現象を言う。
【００２０】
このチャージインジェクションやクロックフィードスルーの影響を吸収する、即ち、サンプリングスイッチの入力ノードの電位の揺れを吸収するために、本開示の駆動回路は、サンプリングスイッチの入力ノードに容量素子が接続された構成となっている。容量素子は、信号線毎に設ける構成とすることができる。また、サンプリングスイッチの入力ノードを、複数の信号線を単位として共通に接続した構成を採る場合には、容量素子は、共通に接続された入力ノードに１つ接続する、即ち、複数の信号線に対して１つ設ける構成とすることができる。また、容量素子をサンプリングスイッチの出力ノードにも設ける構成とすることができる。
【００２１】
サンプリングスイッチは、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが並列に接続されて成るアナログスイッチ（トランスファスイッチ）とすることができる。このとき、容量素子として、ＭＯＳ容量を用いるのが好ましい。ＭＯＳ容量は、サンプリングスイッチを構成するＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタの各ゲート電極に対して互いに逆相の選択パルスを伝送する伝送線と、サンプリングスイッチの入力ノードとの間に接続されて用いられる。
【００２２】
ＭＯＳ容量は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタから成るサンプリングスイッチと逆相に動作することで、当該サンプリングスイッチの入力ノードの電位の揺れを吸収する。ＭＯＳ容量のサイズとしては、そのゲート電極の面積が、サンプリングスイッチを構成するＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタの各ゲート電極の半分を目安とするのが好ましい。ここで、「半分」とは、厳密に半分である場合の他、実質的に半分である場合も含む。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００２３】
本開示の駆動回路を用いる表示装置において、画素は、電気光学素子を駆動する駆動トランジスタ、信号線と駆動トランジスタのゲート電極との間に接続された書込みトランジスタ、及び、駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された保持容量を少なくとも有する。
【００２４】
そして、上記構成の画素は、画素を構成する素子の特性ばらつきを補正する機能、具体的には、製造プロセスのばらつきや経時変化などによる駆動トランジスタの閾値電圧の画素毎のばらつきを補正する閾値補正機能を持っている。そして、閾値補正処理の際に、サンプリングスイッチによってサンプリングされ、信号線に書き込まれる所定の直流電圧を当該補正処理の基準電圧として用いることができる。
【００２５】
具体的には、サンプリングスイッチによってサンプリングされ、信号線にホールドされる所定の直流電圧は、書込みトランジスタによって画素内に書き込まれ（取り込まれ）、駆動トランジスタのゲート電極に印加される。このとき書き込まれた直流電圧は、駆動トランジスタのゲート電圧の初期化電圧となる。そして、この初期化電圧を基準とし、当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて当該駆動トランジスタのソース電圧を変化させる処理が、駆動トランジスタの閾値電圧の画素毎のばらつきを補正する閾値補正処理となる。
【００２６】
＜２．本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置＞
［２−１．システム構成］
図１は、本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００２７】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）が用いられる。
【００２８】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である例えば有機ＥＬ素子を、画素（画素回路）の発光素子として用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明する。
【００２９】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部とを有する構成となっている。
【００３０】
駆動回路部は、書込み走査回路４０、電源供給走査回路５０、及び、信号線駆動回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。これらの回路部４０，５０，６０には、図示せぬタイミング信号生成部（タイミングジェネレータ）から各種のタイミング信号が供給される。信号線駆動回路６０は、本開示の駆動回路である。
【００３１】
画素２０を構成する能動素子等は、例えば、シリコン基板などの半導体基板７０上に形成される。書込み走査回路４０、電源供給走査回路５０、及び、信号線駆動回路６０等については、図１に示すように、画素アレイ部３０と同じ半導体基板７０上に形成することもできるし、半導体基板７０の外部回路として設けることもできる。
【００３２】
尚、ここでは、画素２０を構成する能動素子等を半導体基板７０上に形成する形態を採る場合を例に挙げたが、ガラス基板等の透明絶縁基板上に形成する形態を採るようにすることも可能である。
【００３３】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００３４】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００３５】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１1〜３１mと電源供給線３２1〜３２mとが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列の画素の配列方向）に沿って信号線３３1〜３３nが画素列毎に配線されている。
【００３６】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号線駆動回路６０の対応する列の出力端にそれぞれ接続されている。
【００３７】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際し、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳ m）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３８】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖcc_Hと当該第１電源電位Ｖcc_Hよりも低い第２電源電位Ｖcc_Lとで切替え可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶcc_H／Ｖcc_Lの切替えにより、画素２０の発光／非発光（消光）の制御が行なわれる。
【００３９】
信号線駆動回路６０は、本開示の駆動回路であって、信号供給源（図示せず）から供給される映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと、所定の直流電圧である基準電圧Ｖofstとを選択的に信号線３３1〜３３nに書き込む。ここで、信号電圧Ｖsigは、階調（輝度情報）に応じた電圧（即ち、階調電圧）である。また、基準電圧Ｖofstは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００４０】
この信号線駆動回路６０の具体的な回路構成が本開示の特徴とするところであり、その詳細については後述する。
【００４１】
信号線駆動回路６０から出力される映像信号の信号電圧Ｖsig／基準電圧Ｖofstは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号線駆動回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００４２】
［２−２．画素回路］
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００４３】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。
【００４４】
有機ＥＬ素子２１を駆動する駆動回路は、例えば、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４５】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００４６】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００４７】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４８】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００４９】
尚、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。一例として、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
【００５０】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号線駆動回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofstをサンプリングして画素２０内に書き込む（取り込む）。書込みトランジスタ２３によって書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofstは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００５１】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖcc_Hにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００５２】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖcc_Hから第２電源電位Ｖcc_Lに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００５３】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
【００５４】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖcc_H，Ｖcc_Lのうち、第１電源電位Ｖcc_Hは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖcc_Lは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖcc_Lは、基準電圧Ｖofstよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofst−Ｖthよりも低い電位、好ましくは、Ｖofst−Ｖthよりも十分に低い電位に設定される。
【００５５】
［２−３．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を用いて説明する。図３のタイミング波形図には、書込み走査信号ＷＳ、電源電位ＤＳ（Ｖcc_H／Ｖcc_L）、信号線３３の電位（Ｖsig／Ｖofst）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００５６】
（前表示フレームの発光期間）
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖcc_Hにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５７】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５８】
（初期化期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、電源供給線３２の電位ＤＳが高電位Ｖcc_Hから、信号線３３の基準電圧Ｖofstに対してＶofst−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖcc_Lに切り替わる。
【００５９】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位Ｖcc_LをＶcc_L＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖcc_Lにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６０】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、書込みトランジスタ２３が導通状態となる。このとき、信号線駆動回路６０から信号線３３に対して基準電圧Ｖofstが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofstになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofstよりも十分に低い電位、即ち、低電位Ｖcc_Lにある。
【００６１】
このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsは（Ｖofst−Ｖcc_L）となる。ここで、（Ｖofst−Ｖcc_L）が駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないため、Ｖofst−Ｖcc_L＞Ｖthなる電位関係に設定する必要がある。
【００６２】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofstに固定し、かつ、ソース電位Ｖsを低電位Ｖcc_Lに固定する（確定させる）処理が、後述する閾値補正処理（閾値補正動作）を行う前の初期化の処理である。従って、基準電圧Ｖofst及び低電位Ｖcc_Lが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００６３】
（閾値補正期間）
次に、時刻ｔ13で、電源供給線３２の電位ＤＳが低電位Ｖcc_Lから高電位Ｖcc_Hに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofstに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００６４】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofstを基準とし、当該初期化電位Ｖofstから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００６５】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００６６】
次に、時刻ｔ14で、書込み走査信号ＷＳが低電位側に遷移することで、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００６７】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、信号線３３の電位が基準電圧Ｖofstから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、書込み走査信号ＷＳが高電位側に遷移することで、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングし、画素２０内に書き込む。
【００６８】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００６９】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量に流れ込む。これにより、有機ＥＬ素子２１の等価容量の充電が開始される。
【００７０】
有機ＥＬ素子２１の等価容量が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは、当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００７１】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位Ｖsが（Ｖofst−Ｖth＋ΔＶ）の電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは（Ｖsig−Ｖofst＋Ｖth−ΔＶ）となる。
【００７２】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofst＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。これにより、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００７３】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００７４】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofst）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００７５】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【００７６】
（発光期間）
次に、時刻ｔ17で、書込み走査信号ＷＳが低電位側に遷移することで、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７７】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることで、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。すなわち、駆動トランジスタ２２のソース電位Ｖs、ゲート電位Ｖgは、保持容量２４に保持されているゲート−ソース間電圧Ｖgsを保持したまま上昇する。そして、駆動トランジスタ２２のソース電位Ｖsは、トランジスタの飽和電流Ｉdsに応じた有機ＥＬ素子２１の発光電圧Ｖoledまで上昇する。
【００７８】
このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量２４に保持されたゲート−ソース間電圧Ｖgs、即ち、保持容量２４の両端間電圧を保持したまま、ゲート電位Ｖg及びソース電位Ｖsが変動する動作である。
【００７９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。そして、有機ＥＬ素子２１のアノード電位が（Ｖthel＋Ｖcath）を越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。
【００８０】
有機ＥＬ素子２１の発光電流は、このときのゲート−ソース間電圧Ｖgsによって駆動トランジスタ２２の飽和電流Ｉdsにより規定される。このため、駆動トランジスタ２２は、各信号電圧Ｖsigにおける定電流源となる。
【００８１】
また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００８２】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中は、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、（Ｖsig−Ｖofst＋Ｖth−ΔＶ）で一定に保持される。
【００８３】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００８４】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する、所謂、分割閾値補正を行う駆動法を採ることも可能である。
【００８５】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００８６】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2 ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００８７】
図４（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図４（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００８８】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００８９】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofst＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofst−ΔＶ）2 ……（２）
【００９０】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００９１】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図４（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。
【００９２】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に対して、例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofst）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００９３】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図４（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００９４】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００９５】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００９６】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ1は移動度μの小さい画素Ｂの帰還量ΔＶ2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００９７】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【００９８】
［２−４．信号線駆動回路］
本開示の駆動回路である、実施形態に係る信号線駆動回路６０は、信号供給源から順に入力される基準電圧Ｖofst及び信号電圧（階調電圧）Ｖsigを、サンプリングスイッチによるサンプリングによって信号線３３（３３1〜３３n）に書き込む。この書込みの際に、サンプリングスイッチのスイッチング時のチャージインジェクションやクロックフィードスルーが、基準電圧Ｖofstの書込み動作に悪影響を及ぼす。
【００９９】
ここで、理解を容易にするために、サンプリングスイッチＳＷがＮチャネルＭＯＳトランジスタから成る場合を例に挙げて、サンプリングスイッチＳＷのスイッチング時、特にオフ時のチャージインジェクション及びクロックフィードスルーの影響について、図５を用いて説明する。
【０１００】
図５において、サンプリングスイッチＳＷ及び負荷容量Ｃによってサンプルホールド回路が形成されている。負荷容量Ｃは、信号線３３（３３1〜３３n）の寄生容量などである。このサンプルホールド回路において、サンプリングスイッチＳＷによってサンプリングされた電圧は、当該サンプリングスイッチＳＷのオフタイミング（即ち、ホールドタイミング）で信号線３３に書き込まれ、ホールドされる。
【０１０１】
ここで、サンプリングスイッチＳＷの入力信号の電圧値をＶinとし、ゲート電極に与えられる制御パルス（選択パルス）ＥＮの正側の電圧値をＶddとし、負側の電圧値を０とする。また、ＮチャネルＭＯＳトランジスタのチャネル長をＬ、チャネル幅をＷ、閾値電圧をＶth、ゲート酸化膜容量をＣox、オーバーラップ容量をＣovとする。オーバーラップ容量Ｃovは、ゲート電極とソース領域やドレイン領域とがオーバーラップする領域に存在する寄生容量である。
【０１０２】
サンプリングスイッチＳＷがオフするとき、即ち、制御パルスＥＮがＶddから０に遷移するときのチャージインジェクションの影響による電位の変動量ΔＶchは、
ΔＶch＝１／２×Ｗ・Ｌ・Ｃox（Ｖdd−Ｖin−Ｖth）／Ｃ
となる。また、クロックフィードスルーの影響による電位の変動量ΔＶclは、
ΔＶcl＝Ｖdd×Ｃov／（Ｃov＋Ｃ）
となる。
【０１０３】
このサンプリングスイッチＳＷのオフ時のチャージインジェクションやクロックフィードスルーの影響によってサンプリングスイッチＳＷの入力ノードの電位が変動（変動量ΔＶch／ΔＶcl）すると、所望の電圧値の基準電圧Ｖofstを信号線３３に書き込めないことになる。先述したように、基準電圧Ｖofstは閾値補正処理の基準となる電圧であることから、所望の電圧値の基準電圧Ｖofstを信号線３３に書き込めないということは、閾値補正処理を正常に実行できないということになる。
【０１０４】
本開示の駆動回路は、サンプリングスイッチのスイッチング時、特にオフ時のチャージインジェクションやクロックフィードスルーの影響が、サンプリングスイッチの入力ノード側に及ぶときの不具合を解消すべく為された信号線駆動回路である。以下に、本開示の駆動回路の具体的な実施例について説明する。
【０１０５】
（２−４−１．実施例１）
図６は、実施例１に係る信号線駆動回路の回路構成を示す回路図である。
【０１０６】
図６において、実施例１に係る信号線駆動回路６０Aは、図１に示す画素アレイ部３０におけるｎ本の信号線３３1〜３３nについて、ｉ本の信号線３３1〜３３iを単位として、アンプ６１から入力電圧が与えられる構成となっている。ここでは、図面の簡略化のために、ｉ本の信号線３３1〜３３iに対応する回路構成について図示している。
【０１０７】
アンプ６１から与えられる入力電圧は、所定の直流電圧である基準電圧Ｖofstと、当該基準電圧Ｖofstに続いて時系列で入力されるｉ列分の信号電圧（階調電圧）Ｖsigである。アンプ６１の前段側には、例えば、デジタル信号をアナログ信号に変換するＤＡコンバータ（図示せず）が配置されており、当該ＤＡコンバータの出力ＤＡＣoutがアンプ６１の非反転（＋）入力端子に入力される。
【０１０８】
ＤＡコンバータは、信号線駆動回路６０Aに対して基準電圧Ｖofst及び信号電圧Ｖsigを供給する信号供給源を構成している。アンプ６１は、反転（−）入力端子と出力端子とが電気的に接続されており、ＤＡコンバータを含む信号供給源の出力段を構成している。
【０１０９】
一般的には、画素アレイ部３０のｎ本の信号線３３1〜３３nの各々に対して１対１の対応関係をもって信号供給源が設けられる。これに対し、本信号線駆動回路６０Aのように、ｉ本の信号線３３1〜３３iを単位として信号供給源を設けることにより、信号供給源、即ち、ＤＡコンバータやアンプ６１の数を大幅に削減できるため、システムの回路構成の簡略化を図ることができる利点がある。
【０１１０】
信号線駆動回路６０Aは、ｉ本の信号線３３1〜３３i毎に設けられたサンプリングスイッチ６２1〜６２iを有する。サンプリングスイッチ６２1〜６２iは、信号線３３1〜３３iの寄生容量などと共にサンプルホールド回路を形成し、アンプ６１から入力される基準電圧Ｖofstを一斉にサンプリングし、オフタイミング（ホールドタイミング）で信号線３３1〜３３iにホールドする。サンプリングスイッチ６２1〜６２iは更に、基準電圧Ｖofstに続いてアンプ６１から時系列で入力される信号電圧Ｖsigを時分割にてサンプリングし、信号線３３1〜３３iに順に書き込む。
【０１１１】
サンプリングスイッチ６２1〜６２iは、例えば、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが並列に接続されたアナログスイッチ（トランスファスイッチ）によって構成されている。そして、サンプリングスイッチ６２1〜６２iは、互いに逆相の選択パルスＳＥＬ，ｘＳＥＬ（ＳＥＬ1〜ＳＥＬi，ｘＳＥＬ1〜ｘＳＥＬi）に応じてスイッチング動作（オン／オフ動作）を行うことによって基準電圧Ｖofst／信号電圧Ｖsigをサンプルホールドする。
【０１１２】
正相の選択パルスＳＥＬ（ＳＥＬ1〜ＳＥＬi）は、サンプリングスイッチ６２1〜６２iを構成するＮチャネルＭＯＳトランジスタのゲート電極に対して伝送線Ｌa（Ｌa1〜Ｌai）によって伝送される。逆相の選択パルスｘＳＥＬ（ｘＳＥＬ1〜ｘＳＥＬi）は、サンプリングスイッチ６２1〜６２iを構成するＰチャネルＭＯＳトランジスタのゲート電極に対して伝送線Ｌb（Ｌb1〜Ｌbi）によって伝送される。
【０１１３】
サンプリングスイッチ６２1〜６２iの入力ノードＮin（Ｎin_1〜Ｎin_i）と、伝送線Ｌa（Ｌa1〜Ｌai），Ｌb（Ｌb1〜Ｌbi）との間には、容量素子６３（６３1〜６３i）が接続されている。容量素子６３1〜６３iは、例えばＭＯＳ容量から成る。具体的には、容量素子６３1〜６３iは、サンプリングスイッチ６２1〜６２iの各入力ノードＮinと伝送線Ｌaとの間に接続されたＰチャネルＭＯＳトランジスタと、サンプリングスイッチ６２1〜６２iの各入力ノードＮinと伝送線Ｌbとの間に接続されたＮチャネルＭＯＳトランジスタとから成る。容量素子６３1〜６３iのトランジスタサイズは、サンプリングスイッチ６２1〜６２iを構成するトランジスタの半分のゲート面積が目安である。
【０１１４】
サンプリングスイッチ６２1〜６２iの出力ノードＮout（Ｎout_1〜Ｎout_i）と、伝送線Ｌa（Ｌa1〜Ｌai），Ｌb（Ｌb1〜Ｌbi）との間には、容量素子６４（６４1〜６４i）が接続されている。容量素子６４1〜６４iも、容量素子６３1〜６３iと同様に、ＭＯＳ容量から成る。具体的には、容量素子６４1〜６４iは、サンプリングスイッチ６２1〜６２iの各出力ノードＮoutと伝送線Ｌaとの間に接続されたＰチャネルＭＯＳトランジスタと、サンプリングスイッチ６２1〜６２iの各出力ノードＮoutと伝送線Ｌbとの間に接続されたＮチャネルＭＯＳトランジスタとから成る。容量素子６４1〜６４iのトランジスタサイズは、サンプリングスイッチ６２1〜６２iを構成するトランジスタの半分のゲート面積が目安である。
【０１１５】
続いて、上記構成の実施例１に係る信号線駆動回路６０Aの回路動作について、図７のタイミング波形図を用いて、図８の動作説明図を参照しつつ説明する。図７のタイミング波形図において、ＰＩＸ1〜ＰＩＸiは、信号線３３1〜３３iの電位を表わしている。ここでは、基準電圧Ｖofstをｉ本の信号線３３1〜３３iに書き込む際の動作について説明し、信号電圧Ｖsigの書込み動作については省略するものとする。
【０１１６】
基準電圧Ｖofstの書込みのために、選択パルスＳＥＬ，ｘＳＥＬ（ＳＥＬ1〜ＳＥＬi，ｘＳＥＬ1〜ｘＳＥＬi）に応答して、全サンプリングスイッチ６２1〜６２iがオン状態となる。そして、基準電圧Ｖofstの書込みが完了すると、全サンプリングスイッチ６２1〜６２iがオフ状態となる。
【０１１７】
サンプリングスイッチ６２1〜６２iがオフ状態となる瞬間、サンプリングスイッチ６２1〜６２iのチャージインジェクションやクロックフィードスルーの影響によって、サンプリングスイッチ６２1〜６２iの各入力ノードＮin_1〜Ｎin_iの電位（即ち、アンプ６１の出力電位）が揺らされようとする。特に、サンプリングスイッチ６２1〜６２iの入力ノードＮin_1〜Ｎin_iに対して、図８に破線の矢印で示すように、ＮチャネルＭＯＳトランジスタ分のチャージインジェクションの影響が及ぶ。
【０１１８】
このサンプリングスイッチ６２1〜６２iのオフ時には、サンプリングスイッチ６２1〜６２iの各入力ノードＮin_1〜Ｎin_iに接続された容量素子６３1〜６３iが、サンプリングスイッチ６２1〜６２iと逆相に動作する。この逆相の動作による容量素子６３1〜６３iの作用により、サンプリングスイッチ６２1〜６２iのオフ時に生じたチャージインジェクションやクロックフィードスルーの影響、換言すれば、当該影響による入力ノードＮin_1〜Ｎin_iの電位の揺れが抑えられる。
【０１１９】
すなわち、容量素子６３1〜６３iによって入力ノードＮin_1〜Ｎin_iの電位（即ち、アンプ６１の出力電位）の揺れが吸収され、これらの入力ノードＮin_1〜Ｎin_iには、予め規定した所望の電圧値の基準電圧Ｖofstが与えられる。これにより、図７のタイミング波形図に示すように、選択パルスＳＥＬ1〜ＳＥＬiの相互間にオフ時のタイミング（即ち、ホールドタイミング）に微小なずれが生じていたとしても、所望の電圧値の基準電圧Ｖofstを信号線３３1〜３３iに書き込むことができる。
【０１２０】
一方、サンプリングスイッチ６２1〜６２iの出力ノードＮout_1〜Ｎout_iに接続された容量素子６４1〜６４iは、サンプリングスイッチ６２1〜６２iのスイッチング時のチャージインジェクションやクロックフィードスルーの出力ノードＮout_1〜Ｎout_iに対する影響を吸収する作用を為す。
【０１２１】
本実施例１では、サンプリングスイッチ６２1〜６２iの入力ノード／出力ノードの両側に容量素子６３1〜６３i，６４1〜６４iを設ける構成としたが、これは好ましい実施の形態であって、出力ノード側の容量素子６４1〜６４iは必須の構成要素ではない。すなわち、出力ノード側に容量素子６４1〜６４iが存在しなくても、少なくとも、入力ノード側に容量素子６３1〜６３iが存在することで、サンプリングスイッチ６２1〜６２iのオフ時の入力ノードＮin_1〜Ｎin_iの電位の揺れを抑える、という所期の目的を達成することができる。
【０１２２】
ここで、サンプリングスイッチ６２1〜６２iの出力ノード側にのみ容量素子６４1〜６４iを設けて成る信号線駆動回路について、参考例に係る信号線駆動回路として以下に説明する。
【０１２３】
（２−４−２．参考例）
図９は、参考例に係る信号線駆動回路の回路構成を示す回路図である。図９に示すように、参考例に係る信号線駆動回路６０Bは、サンプリングスイッチ６２1〜６２iの出力ノード側にのみ、即ち、出力ノードＮout_1〜Ｎout_iと伝送線Ｌa1〜Ｌai，Ｌb1〜Ｌbiとの間に容量素子６４1〜６４iが接続された構成となっている。
【０１２４】
参考例に係る信号線駆動回路６０Bのタイミング波形図を図１０に、動作説明図を図１１にそれぞれ示す。
【０１２５】
参考例に係る信号線駆動回路６０Bの場合、サンプリングスイッチ６２1〜６２iがオフ状態となるタイミング（ホールドタイミング）で、図１１に破線の矢印で示すように、Ｎチャネル分のチャージインジェクションの影響が及ぶ。これにより、図１０に破線の○で囲って示すように、入力ノードＮin_1〜Ｎin_iの電位（即ち、アンプ６１の出力電位）が揺らされる。
【０１２６】
一方、サンプリングスイッチ６２1〜６２iは、それぞれ独立したタイミングの選択パルスＳＥＬ1〜ＳＥＬiによって制御される。選択パルスＳＥＬ1〜ＳＥＬiには、これらパルスを生成する回路系や伝送系の定数のばらつき等によって、図１０のタイミング波形図に示すように、微小なタイミングのずれが発生する。そして、選択パルスＳＥＬ1〜ＳＥＬiのオフ時のタイミング（ホールドタイミング）の微小なタイミングずれにより、サンプリングスイッチ６２1〜６２iによる入力ノードＮin_1〜Ｎin_iの電位のホールドポイントが信号線３３1〜３３i間でずれる。
【０１２７】
これにより、図１０のタイミング波形図に示すように、基準電圧Ｖofstが書き込まれたときの信号線３３1〜３３iの電位ＰＩＸ1〜ＰＩＮiにばらつき（ΔＶ1〜ΔＶi）が生じる。すなわち、信号線３３1〜３３iにホールドされた基準電圧Ｖofstの電圧値に信号線３３1〜３３i間でばらつきが生じる。これは、サンプリングスイッチ６２1〜６２iによって所望の電圧値の基準電圧Ｖofstをサンプルホールドできないこと、即ち、信号線３３1〜３３iには異なる電圧値の基準電圧Ｖofstがホールドされる（書き込まれる）ことを意味する。
【０１２８】
基準電圧Ｖofstは、閾値補正処理の際に、駆動トランジスタ２２のゲート電圧の初期化電圧として用いられる。従って、基準電圧Ｖofstの電圧値に信号線３３1〜３３i間でばらつきが存在することで、１列目〜ｉ列目の各画素列において、異なる電圧値の基準電圧Ｖofstを用いて閾値補正処理が行われることになる。その結果、基準電圧Ｖofstの電圧値の信号線３３1〜３３i間でのばらつきが、表示画面上で縦筋（列方向の筋）として視認されるため、画品位（画質）の低下を招くことになる。
【０１２９】
このように、信号線３３1〜３３iに書き込まれる基準電圧Ｖofstの電圧値の誤差は、サンプリングスイッチ６２1〜６２iを制御する選択パルスＳＥＬ1〜ＳＥＬiの動作タイミングに依存する。そして、参考例に係る信号線駆動回路６０Bの場合は、半導体チップ（半導体基板）の絶対ばらつき、相対ばらつき、温度依存、電源依存などにより、画質が安定しない。
【０１３０】
尚、サンプリングスイッチ６２1〜６２iのオフ時の入力ノードＮin_1〜Ｎin_iの電位の揺れについては、サンプリングスイッチ６２1〜６２iの前段のアンプ６１でカバーすることもできる。しかし、この方策を採る場合には、非常に広帯域のアンプを用いる必要があり、消費電力の著しい増加を招くため好ましい方策とは言えない。
【０１３１】
これに対して、実施例１に係る信号線駆動回路６０Aによれば、サンプリングスイッチ６２1〜６２iの入力ノード側に容量素子６３1〜６３iを配するだけの簡単な構成及び簡単な動作シーケンスにて、参考例に係る信号線駆動回路６０Bの問題を解消することができる。すなわち、前段のアンプ６１の消費電力を増加させることなく、また、半導体チップ（図１の半導体基板７０）のサイズを増大させることなく、所望の電圧値の基準電圧Ｖofstを信号線３３1〜３３iに書き込むことができる。その結果、各画素列において閾値補正処理をより確実に行うことができるため、輝度ムラのない均一な画質の表示画像を得ることができる。
【０１３２】
（２−４−３．実施例２）
図１２は、実施例２に係る信号線駆動回路の回路構成を示す回路図である。
【０１３３】
実施例１に係る信号線駆動回路６０Aでは、サンプリングスイッチ６２1〜６２iの入力ノードＮin_1〜Ｎin_iに接続する容量素子６３1〜６３iを、ｉ本の信号線３３1〜３３i毎に設ける構成を採っていた。これに対し、実施例２に係る信号線駆動回路６０Cでは、ｉ本の信号線３３1〜３３iを単位として当該単位毎に容量素子６３を１つ設ける構成を採っている。
【０１３４】
具体的には、実施例２に係る信号線駆動回路６０Cにおいて、サンプリングスイッチ６２1〜６２iの入力ノードＮin_1〜Ｎin_iは、ｉ本の信号線３３1〜３３iを単位として共通に接続されている。そして、この共通に接続された共通入力ノードＮin_0と、例えば１列目の伝送線Ｌa1，Ｌb1との間に容量素子６３が接続されている。
【０１３５】
容量素子６３は、例えばＭＯＳ容量から成る。具体的には、容量素子６３は、サンプリングスイッチ６２1〜６２iの共通入力ノードＮin_0と伝送線Ｌa1との間に接続されたＰチャネルＭＯＳトランジスタと、共通入力ノードＮin_0と伝送線Ｌb1との間に接続されたＮチャネルＭＯＳトランジスタとから成る。容量素子６３のトランジスタサイズは、サンプリングスイッチ６２1〜６２iを構成するトランジスタの半分のゲート面積が目安である。
【０１３６】
このように、容量素子６３をｉ本の信号線３３1〜３３iを単位として１つ設ける構成を採る実施例２に係る信号線駆動回路６０Cによれば、容量素子６３を信号線３３1〜３３i毎に設ける構成を採る実施例１に係る信号線駆動回路６０Aよりも簡単な回路構成にて、同様の作用、効果を得ることができる。
【０１３７】
すなわち、サンプリングスイッチ６２1〜６２iがオフする際、共通入力ノードＮin_0に接続された容量素子６３が、サンプリングスイッチ６２1と逆相に動作する。この逆相の動作による容量素子６３の作用により、サンプリングスイッチ６２1〜６２iのオフ時に生じたチャージインジェクションやクロックフィードスルーの影響、換言すれば、当該影響による共通入力ノードＮin_0、ひいては、入力ノードＮin_1〜Ｎin_iの電位の揺れを抑えることができる。
【０１３８】
これにより、選択パルスＳＥＬ1〜ＳＥＬiの相互間にオフ時のタイミング（即ち、ホールドタイミング）に微小なずれが生じていたとしても、所望の電圧値の基準電圧Ｖofstを信号線３３1〜３３iに書き込むことができる。但し、本例では、１列目の選択パルスＳＥＬ1，ｘＳＥＬ1によって容量素子６３を動作させる構成を採っているため、選択パルスＳＥＬ1，ｘＳＥＬ1よりも早いタイミングで遷移する選択パルスが存在する場合には、当該選択パルスの画素列についてはタイミングずれを吸収することはできない。
【０１３９】
このような観点からすれば、単位となるｉ本の信号線３３1〜３３iに対応する選択パルスＳＥＬ1〜ＳＥＬi，ｘＳＥＬ1〜ｘＳＥＬiのうち、遷移タイミングが一番早い選択パルスを、容量素子６３を動作させる選択パルスとし用いるのが好ましい。そうすることで、ホールドタイミングに微小なずれが生じていたとしても、全ての画素列について、タイミングずれを吸収することができる。
【０１４０】
＜３．電子機器＞
以上説明した本開示の表示装置の駆動回路は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示する表示部を有するあらゆる分野の電子機器において、その表示部（表示装置）の駆動回路として用いることが可能である。
【０１４１】
上述した実施形態の説明から明らかなように、本開示の表示装置の駆動回路は、半導体チップのサイズを増大させることなく、低消費電力にて、所望の電圧値の基準電圧Ｖofstを信号線に書き込むことができる。これにより、当該駆動回路を用いる表示装置にあっては、各画素列において閾値補正処理をより確実に行うことができるため、輝度ムラのない均一な画質の表示画像を得ることができる。従って、あらゆる分野の電子機器において、その表示部として本開示の駆動回路を有する表示装置を用いることで、より優れた画像表示を実現できる。
【０１４２】
本開示の駆動回路を有する表示装置を表示部として用いる電子機器としては、例えば、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラや、ＰＤＡ（Personal Digital Assistant）、ゲーム機、電子書籍等の携帯情報機器や、携帯電話機等の携帯通信機器などを例示することができる。
【０１４３】
＜４．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える表示装置の駆動回路。
（２）前記サンプリングスイッチは、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが並列に接続されて成るアナログスイッチである
前記（１）に記載の表示装置の駆動回路。
（３）前記容量素子は、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの各ゲート電極に対して互いに逆相の選択パルスを伝送する伝送線と前記入力ノードとの間に接続されたＭＯＳ容量である
前記（２）に記載の表示装置の駆動回路。
（４）前記ＭＯＳ容量のゲート電極の面積は、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの各ゲート電極の面積の半分である
前記（３）に記載の表示装置の駆動回路。
（５）前記サンプリングスイッチの入力側には、当該サンプリングスイッチに対して前記所定の直流電圧を入力するアンプが接続されている
前記（１）から前記（４）のいずれかに記載の表示装置の駆動回路。
（６）前記サンプリングスイッチは、複数の信号線を単位として入力ノードが共通に接続されている
前記（１）から前記（５）のいずれかに記載の表示装置の駆動回路。
（７）前記容量素子は、前記複数の信号線を単位として共通に接続された共通入力ノードに１つ接続されている
前記（６）に記載の表示装置の駆動回路。
（８）前記複数の信号線に対応する複数のサンプリングスイッチを独立したタイミングで動作させる複数の選択パルスのうち、遷移タイミングが一番早い選択パルスを前記容量素子の動作に用いる
前記（７）に記載の表示装置の駆動回路。
（９）前記サンプリングスイッチは、前記所定の直流電圧に続いて時系列で入力される映像信号の信号電圧を時分割でサンプリングして前記信号線に書き込む
前記（６）から前記（８）のいずれかに記載の表示装置の駆動回路。
（１０）前記サンプリングスイッチの出力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記出力ノードの電位の揺れを吸収する容量素子を有する
前記（１）から前記（９）のいずれかに記載の表示装置の駆動回路。
（１１）前記画素は、電気光学素子を駆動する駆動トランジスタ、前記信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタ、及び、前記駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された保持容量を有する
前記（１）から前記（１０）のいずれかに記載の表示装置の駆動回路。
（１２）前記画素は、前記書込みトランジスタによって前記所定の直流電圧が書き込まれたときの前記駆動トランジスタのゲート電圧を初期化電圧とし、当該初期化電圧から前記駆動トランジスタの閾値電圧を減じた電圧に向けて当該駆動トランジスタのソース電圧を変化させる閾値補正処理を行う
前記（１１）に記載の表示装置の駆動回路。
（１３）画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える駆動回路を用いた表示装置。
（１４）画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える駆動回路を用いた表示装置を有する電子機器。
【符号の説明】
【０１４４】
１０・・・有機ＥＬ表示装置、２０・・・画素、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・保持容量、３０・・・画素アレイ部、４０・・・書込み走査回路、５０・・・電源供給走査回路、６０，６０A，６０B，６０C・・・信号線駆動回路、６１・・・アンプ、６２（６２1〜６２i）・・・サンプリングスイッチ、６３（６３1〜６３i），６４（６４1〜６４i）・・・容量素子（ＭＯＳ容量）、７０・・・半導体基板
【特許請求の範囲】
【請求項１】
画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える表示装置の駆動回路。
【請求項２】
前記サンプリングスイッチは、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが並列に接続されて成るアナログスイッチである
請求項１に記載の表示装置の駆動回路。
【請求項３】
前記容量素子は、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの各ゲート電極に対して互いに逆相の選択パルスを伝送する伝送線と前記入力ノードとの間に接続されたＭＯＳ容量である
請求項２に記載の表示装置の駆動回路。
【請求項４】
前記ＭＯＳ容量のゲート電極の面積は、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの各ゲート電極の面積の半分である
請求項３に記載の表示装置の駆動回路。
【請求項５】
前記サンプリングスイッチの入力側には、当該サンプリングスイッチに対して前記所定の直流電圧を入力するアンプが接続されている
請求項１に記載の表示装置の駆動回路。
【請求項６】
前記サンプリングスイッチは、複数の信号線を単位として入力ノードが共通に接続されている
請求項１に記載の表示装置の駆動回路。
【請求項７】
前記容量素子は、前記複数の信号線を単位として共通に接続された共通入力ノードに１つ接続されている
請求項６に記載の表示装置の駆動回路。
【請求項８】
前記複数の信号線に対応する複数のサンプリングスイッチを独立したタイミングで動作させる複数の選択パルスのうち、遷移タイミングが一番早い選択パルスを前記容量素子の動作に用いる
請求項７に記載の表示装置の駆動回路。
【請求項９】
前記サンプリングスイッチは、前記所定の直流電圧に続いて時系列で入力される映像信号の信号電圧を時分割でサンプリングして前記信号線に書き込む
請求項６に記載の表示装置の駆動回路。
【請求項１０】
前記サンプリングスイッチの出力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記出力ノードの電位の揺れを吸収する容量素子を有する
請求項１に記載の表示装置の駆動回路。
【請求項１１】
前記画素は、電気光学素子を駆動する駆動トランジスタ、前記信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタ、及び、前記駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された保持容量を有する
請求項１に記載の表示装置の駆動回路。
【請求項１２】
前記画素は、前記書込みトランジスタによって前記所定の直流電圧が書き込まれたときの前記駆動トランジスタのゲート電圧を初期化電圧とし、当該初期化電圧から前記駆動トランジスタの閾値電圧を減じた電圧に向けて当該駆動トランジスタのソース電圧を変化させる閾値補正処理を行う
請求項１１に記載の表示装置の駆動回路。
【請求項１３】
画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える駆動回路を用いた表示装置。
【請求項１４】
画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える駆動回路を用いた表示装置を有する電子機器。
【請求項１】
画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える表示装置の駆動回路。
【請求項２】
前記サンプリングスイッチは、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタとが並列に接続されて成るアナログスイッチである
請求項１に記載の表示装置の駆動回路。
【請求項３】
前記容量素子は、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの各ゲート電極に対して互いに逆相の選択パルスを伝送する伝送線と前記入力ノードとの間に接続されたＭＯＳ容量である
請求項２に記載の表示装置の駆動回路。
【請求項４】
前記ＭＯＳ容量のゲート電極の面積は、前記ＰチャネルＭＯＳトランジスタ及び前記ＮチャネルＭＯＳトランジスタの各ゲート電極の面積の半分である
請求項３に記載の表示装置の駆動回路。
【請求項５】
前記サンプリングスイッチの入力側には、当該サンプリングスイッチに対して前記所定の直流電圧を入力するアンプが接続されている
請求項１に記載の表示装置の駆動回路。
【請求項６】
前記サンプリングスイッチは、複数の信号線を単位として入力ノードが共通に接続されている
請求項１に記載の表示装置の駆動回路。
【請求項７】
前記容量素子は、前記複数の信号線を単位として共通に接続された共通入力ノードに１つ接続されている
請求項６に記載の表示装置の駆動回路。
【請求項８】
前記複数の信号線に対応する複数のサンプリングスイッチを独立したタイミングで動作させる複数の選択パルスのうち、遷移タイミングが一番早い選択パルスを前記容量素子の動作に用いる
請求項７に記載の表示装置の駆動回路。
【請求項９】
前記サンプリングスイッチは、前記所定の直流電圧に続いて時系列で入力される映像信号の信号電圧を時分割でサンプリングして前記信号線に書き込む
請求項６に記載の表示装置の駆動回路。
【請求項１０】
前記サンプリングスイッチの出力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記出力ノードの電位の揺れを吸収する容量素子を有する
請求項１に記載の表示装置の駆動回路。
【請求項１１】
前記画素は、電気光学素子を駆動する駆動トランジスタ、前記信号線と前記駆動トランジスタのゲート電極との間に接続された書込みトランジスタ、及び、前記駆動トランジスタのゲート電極と一方のソース／ドレイン電極との間に接続された保持容量を有する
請求項１に記載の表示装置の駆動回路。
【請求項１２】
前記画素は、前記書込みトランジスタによって前記所定の直流電圧が書き込まれたときの前記駆動トランジスタのゲート電圧を初期化電圧とし、当該初期化電圧から前記駆動トランジスタの閾値電圧を減じた電圧に向けて当該駆動トランジスタのソース電圧を変化させる閾値補正処理を行う
請求項１１に記載の表示装置の駆動回路。
【請求項１３】
画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える駆動回路を用いた表示装置。
【請求項１４】
画素が行列状に配置されて成る画素アレイ部の画素列単位で配線された信号線毎に設けられ、入力される所定の直流電圧をサンプリングして前記信号線に書き込むサンプリングスイッチと、
前記サンプリングスイッチの入力ノードに接続され、当該サンプリングスイッチのスイッチングに起因する前記入力ノードの電位の揺れを吸収する容量素子と
を備える駆動回路を用いた表示装置を有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−９７１００（Ｐ２０１３−９７１００Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２３８６０４（Ｐ２０１１−２３８６０４）
【出願日】平成２３年１０月３１日（２０１１．１０．３１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１０月３１日（２０１１．１０．３１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]