表示装置の駆動方法
【課題】発光層の劣化や温度変化に左右されずに一定の輝度を得ることができる発光装置を提供する。
【解決手段】第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、発光素子と、電源線とを有する発光装置であって、前記第１のトランジスタと前記第２のトランジスタは、共にソースが前記電源線に接続されており、前記第１のトランジスタのゲートは、前記第２のトランジスタのゲート及びドレインと接続されており、前記第３のトランジスタのソースは前記第２のトランジスタのドレインに接続され、前記ドレインは前
記発光素子が有する画素電極に接続されており、前記第１、第２及び第３のトランジスタは飽和領域で動作しており、１フレーム期間内に、前記第１のトランジスタのドレインと、前記第３のトランジスタのゲートが接続されている期間が設けられている発光装置である。
【解決手段】第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、発光素子と、電源線とを有する発光装置であって、前記第１のトランジスタと前記第２のトランジスタは、共にソースが前記電源線に接続されており、前記第１のトランジスタのゲートは、前記第２のトランジスタのゲート及びドレインと接続されており、前記第３のトランジスタのソースは前記第２のトランジスタのドレインに接続され、前記ドレインは前
記発光素子が有する画素電極に接続されており、前記第１、第２及び第３のトランジスタは飽和領域で動作しており、１フレーム期間内に、前記第１のトランジスタのドレインと、前記第３のトランジスタのゲートが接続されている期間が設けられている発光装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された有機ＯＬＥＤ（ＯＬＥＤ：Organic Light Emitting Dev
ice）を、該基板とカバー材の間に封入したＯＬＥＤパネルに関する。
また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに
関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを共に発光装置
と総称する。本発明はさらに、該発光装置を用いた電子機器に関する。
【背景技術】
【０００２】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックラ
イトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年ＯＬＥ
Ｄを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００３】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が
得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と
、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光
）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用い
ていても良いし、または両方の発光を用いていても良い。
【０００４】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と
定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電
子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入
層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発光装置を実用化する上で問題となっているのが、有機発光材料の劣化に伴う、ＯＬＥ
Ｄの輝度の低下であった。
【０００６】
有機発光材料は水分、酸素、光、熱に弱く、これらのものによって劣化が促進される。
具体的には、発光装置を駆動するデバイスの構造、有機発光材料の特性、電極の材料、作
製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【０００７】
有機発光層にかかる電圧が一定であっても、有機発光層が劣化するとＯＬＥＤの輝度は
低下し、表示する画像は不鮮明になる。なお本明細書において、一対の電極から有機発光
層に印加する電圧をＯＬＥＤ駆動電圧（Ｖｅｌ）と定義する。
【０００８】
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応した三種類のＯＬＥＤを用いたカラー化表
示方式において、有機発光層を構成する有機発光材料は、ＯＬＥＤの対応する色によって
異なる。そのため、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化する
ことがある。この場合、時間が経つにつれ、ＯＬＥＤの輝度が色ごとに異なってしまい、
発光装置に所望の色を有する画像を表示することができなくなる。
【０００９】
また、有機発光層の温度は、外気温やＯＬＥＤパネル自身が発する熱等に左右されるが
、一般的にＯＬＥＤは温度によって流れる電流の値が変化する。図２６に、有機発光層の
温度を変化させたときの、ＯＬＥＤの電圧電流特性の変化を示す。電圧が一定のとき、有
機発光層の温度が高くなると、ＯＬＥＤ駆動電流は大きくなる。そしてＯＬＥＤ駆動電流
とＯＬＥＤの輝度は比例関係にあるため、ＯＬＥＤ駆動電流が大きければ大きいほど、Ｏ
ＬＥＤの輝度は高くなる。このように、有機発光層の温度によってＯＬＥＤの輝度が変化
するため、所望の階調を表示することが難しく、温度の上昇に伴って発光装置の消費電流
が大きくなる。
【００１０】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ駆動電流の
変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバ
ラバラに変化することが起こりうる。各色の輝度のバランスが崩れると、所望の色を表示
することができない。
【００１１】
本発明は上述したことに鑑み、有機発光層の劣化や温度変化に左右されずに一定の輝度
を得ることができ、さらに所望のカラー表示を行うことが可能な発光装置を提供すること
を課題とする。
【課題を解決するための手段】
【００１２】
本発明者は、ＯＬＥＤ駆動電圧を一定に保って発光させるのと、ＯＬＥＤに流れる電流
を一定に保って発光させるのとでは、後者の方が、劣化によるＯＬＥＤの輝度の低下が小
さいことに着目した。なお本明細書において、ＯＬＥＤに流れる電流をＯＬＥＤ駆動電流
（Ｉｅｌ）と呼ぶ。そして、ＯＬＥＤの輝度を電圧によって制御するのではなく、電流に
よって制御することで、ＯＬＥＤの劣化によるＯＬＥＤの輝度の変化を防ぐことができる
のではないかと考えた。
【００１３】
具体的に本発明では、トランジスタを用いて形成されたカレントミラー回路を各画素に
設ける。そして該カレントミラー回路を用いて、ＯＬＥＤ駆動電流を制御する。そして、
該カレントミラー回路が有する第１のトランジスタと第２のトランジスタは、負荷抵抗の
値によらず、そのドレイン電流がほぼ等しい値に保たれるように接続されている。
【００１４】
第１のトランジスタは、そのドレイン電流Ｉ1が信号線駆動回路において制御されてい
る。第１のトランジスタのドレイン電流Ｉ1の大きさは、負荷抵抗の値によらず第２のト
ランジスタのドレイン電流Ｉ2の大きさと常に等しくなるので、結果的に第２のトランジ
スタのドレイン電流Ｉ2は信号線駆動回路において制御されることになる。
【００１５】
そして、第２のトランジスタは、そのドレイン電流Ｉ2がＯＬＥＤに流れるように、単
数または複数の回路素子を間に介して接続されている。したがって、ＯＬＥＤに流れるＯ
ＬＥＤ駆動電流の値は、負荷抵抗の値によらず、信号線駆動回路によって制御される。言
い換えると、トランジスタの特性の違いや、ＯＬＥＤの劣化等に左右されずに、ＯＬＥＤ
駆動電流を所望の値に制御することが可能になる。
【００１６】
本発明では、上記構成により、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑える
ことができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したＯＬ
ＥＤを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごと
に異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示す
ることができる。
【００１７】
また、有機発光層の温度が外気温やＯＬＥＤパネル自身が発する熱等に左右されても、
ＯＬＥＤ駆動電流を所望の値に制御することができる。よって、ＯＬＥＤ駆動電流とＯＬ
ＥＤの輝度は比例するので、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度
の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装
置の場合、温度変化に左右されずに各色のＯＬＥＤの輝度の変化を抑えることができるの
で、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができ
る。
【００１８】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ駆動電流の
変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバ
ラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右され
ずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことが
でき、所望の色を表示することができる。
【００１９】
また一般的な発光装置は、各画素に電流を供給する配線自体が抵抗を有するため、配線
の長さによってその電位が多少降下する。そしてこの電位の降下は、表示する画像によっ
ても大きく異なる。特に、同じ配線から電流が供給される複数の画素において、階調数の
高い画素の割合が大きくなると、配線に流れる電流が大きくなり、電位の降下が顕著に現
れる。電位が降下すると、各画素のＯＬＥＤにそれぞれかかる電圧が小さくなるため、各
画素に供給される電流は小さくなる。よって、ある所定の画素において一定の階調を表示
しようとしても、同じ配線から電流が供給されている他の画素の階調数が変化すると、そ
れに伴って該所定の画素に供給される電流が変化し、結果的に階調数も変化する。しかし
本発明の発光装置では、表示する画像毎に測定値と基準値を得て、ＯＬＥＤ電流を補正す
ることができるので、表示する画像が変化しても補正により所望の階調数を表示すること
ができる。
【００２０】
なお、本発明の発光装置において、画素に用いるトランジスタは単結晶シリコンを用い
て形成されたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを
用いた薄膜トランジスタであっても良い。
【発明の効果】
【００２１】
上述した構成によって、本発明の発光装置は温度変化に左右されずに一定の輝度を得る
ことができる。また、カラー表示において、各色毎に異なる有機発光材料を有するＯＬＥ
Ｄを設けた場合でも、温度によって各色のＯＬＥＤの輝度がバラバラに変化して所望の色
が得られないということを防ぐことができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の発光装置の上面ブロック図。
【図２】本発明の発光装置の画素の回路図。
【図３】走査線に入力される信号のタイミングチャート。
【図４】駆動における画素の概略図。
【図５】アナログ駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図６】デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図７】本発明の発光装置の画素の回路図。
【図８】本発明の発光装置の画素の回路図。
【図９】本発明の発光装置の作製方法を示す図。
【図１０】本発明の発光装置の作製方法を示す図。
【図１１】本発明の発光装置の作製方法を示す図。
【図１２】本発明の発光装置の画素の上面図。
【図１３】本発明の発光装置の画素の断面図。
【図１４】本発明の発光装置の作製方法を示す図。
【図１５】本発明の発光装置の画素の上面図。
【図１６】本発明の発光装置の画素の上面図。
【図１７】信号線駆動回路のブロック図。
【図１８】デジタル駆動法における信号線駆動回路の詳細図。
【図１９】デジタル駆動法における電流設定回路の回路図。
【図２０】走査線駆動回路のブロック図。
【図２１】デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図２２】デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図２３】デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図２４】本発明の発光装置の外観図及び断面図。
【図２５】本発明の発光装置を用いた電子機器の図。
【図２６】ＯＬＥＤの電圧電流特性を示す図。
【図２７】本発明の発光装置の画素の断面図。
【図２８】本発明の発光装置の素子基板の上面図。
【図２９】本発明の発光装置の素子基板の拡大図。
【図３０】本発明の発光装置の画素の回路図。
【図３１】デジタル駆動法における信号線駆動回路の詳細図。
【発明を実施するための形態】
【００２３】
（実施の形態１）
図１に本発明のＯＬＥＤパネルの構成を、ブロック図で示す。１００は画素部であり、
複数の画素１０１がマトリクス状に形成されている。また１０２は信号線駆動回路、１０
３は走査線駆動回路である。
【００２４】
なお図１では信号線駆動回路１０２と走査線駆動回路１０３が、画素部１００と同じ基
板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路１０２と走
査線駆動回路１０３とが画素部１００と異なる基板上に形成され、ＦＰＣ等のコネクター
を介して、画素部１００と接続されていても良い。また、図１では信号線駆動回路１０２
と走査線駆動回路１０３は１つづつ設けられているが、本発明はこの構成に限定されない
。信号線駆動回路１０２と走査線駆動回路１０３の数は設計者が任意に設定することがで
きる。
【００２５】
なお本明細書において接続とは、電気的な接続を意味する。
【００２６】
また図１では、画素部１００に信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、走査線Ｇ１〜Ｇ
ｙが設けられている。なお信号線と電源線の数は必ずしも同じであるとは限らない。また
これらの配線の他に、別の異なる配線が設けられていても良い。
【００２７】
電源線Ｖ１〜Ｖｘは所定の電位に保たれている。なお図１ではモノクロの画像を表示す
る発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても
良い。その場合、電源線Ｖ１〜Ｖｘの電位の高さを全て同じに保たなくても良く、対応す
る色毎に変えるようにしても良い。
【００２８】
図２に、図１で示した画素１０１の詳しい構成を示す。図２に示す画素１０１は、信号
線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電源線
Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
【００２９】
また画素１０１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、Ｏ
ＬＥＤ１０４及び保持容量１０５を少なくとも有している。
【００３０】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に走査線Ｇｊに接続され
ている。
【００３１】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のドレイン領域に接続されている。またトランジスタＴｒ５のソース
領域とドレイン領域は、一方は信号線Ｓｉに、もう一方はトランジスタＴｒ３のゲート電
極に接続されている。
【００３２】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【００３３】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【００３４】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ１０４が有する画素電極に接続されて
いる。ＯＬＥＤ１０４は陽極と陰極を有しており、本明細書では、陽極を画素電極（第１
の電極）として用いる場合は陰極を対向電極（第２の電極）と呼び、陰極を画素電極とし
て用いる場合は陽極を対向電極と呼ぶ。
【００３５】
電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位も、
一定の高さに保たれている。
【００３６】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【００３７】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１、Ｔ
ｒ２及びＴｒ３はｎチャネル型トランジスタである。
【００３８】
保持容量１０５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量１０５はトランジスタＴｒ３のゲート電極とソース領域の間の電圧（ゲート
電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。
【００３９】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【００４０】
次に、本発明の発光装置の駆動について、図３、図４を用いて説明する。本発明の発光
装置の駆動は、書き込み期間Ｔａと表示期間Ｔｄとに分けて説明することができる。図３
は、各走査線のタイミングチャートを示す。走査線が選択されている期間、言いかえると
該走査線にゲート電極が接続されているトランジスタが全てオンの状態にある期間は、Ｏ
Ｎで示す。逆に、走査線が選択されていない期間、言いかえると該走査線にゲート電極が
接続されているトランジスタが全てオフの状態にある期間は、ＯＦＦで示す。また図４は
、書き込み期間Ｔａと表示期間ＴｄにおけるトランジスタＴｒ４とトランジスタＴｒ５の
接続を、簡単に示した図である。
【００４１】
書き込み期間Ｔａでは、図３（Ａ）に示すとおり、走査線Ｇ１〜Ｇｙが順に選択される
。そして、信号線駆動回路１０２に入力されるビデオ信号の電位に基づき、信号線Ｓ１〜
Ｓｘと電源線Ｖ１〜Ｖｘの間に、それぞれ一定の電流Ｉｃが流れる。なお本明細書におい
て電流Ｉｃを信号電流と呼ぶ。
【００４２】
図４（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉに一定の電流Ｉｃが流れた場合
の、画素１０１の概略図を示す。１０６は対向電極に電位が与えられる電源との接続用の
端子を意味している。また、１０７は信号線駆動回路１０２が有する定電流源を意味する
。
【００４３】
トランジスタＴｒ４及びＴｒ５はオンの状態にあるので、信号線Ｓｉに一定の電流Ｉｃ
が流れると、一定の電流ＩｃはトランジスタＴｒ１のドレイン領域とソース領域の間に流
れる。このとき電流Ｉｃは、トランジスタＴｒ１が飽和領域で動作するように、定電流源
１０７においてその大きさが制御されている。飽和領域において、ＶGSはゲート電極とソ
ース領域間の電位差（ゲート電圧）、μをトランジスタの移動度、Ｃ0を単位面積あたり
のゲート容量、Ｗ／Ｌをチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、ＶTHを閾
値、μを移動度、トランジスタＴｒ１のドレイン電流をＩ1とすると、以下の式１が成り
立つ。
【００４４】
（式１）
Ｉ1＝μＣ0Ｗ／Ｌ（ＶGS−ＶTH）2／２
【００４５】
式１においてμ、Ｃ0、Ｗ／Ｌ、ＶTHは全て個々のトランジスタによって決まる固定の
値である。またトランジスタＴｒ１のドレイン電流Ｉ１は、定電流源１０７によって一定
のＩｃに保たれている。よって式１からわかるように、トランジスタＴｒ１のゲート電圧
ＶGSは電流値Ｉｃによって定まる。
【００４６】
トランジスタＴｒ２のゲート電極は、トランジスタＴｒ１のゲート電極に接続されてい
る。また、トランジスタＴｒ２のソース領域は、トランジスタＴｒ１のソース領域に接続
されている。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴ
ｒ２のゲート電圧となる。従って、トランジスタＴｒ２のドレイン電流Ｉ2はトランジス
タＴｒ１のドレイン電流と同じ大きさに保たれる。つまり、Ｉ2＝Ｉｃとなる。
【００４７】
そして、トランジスタＴｒ２のドレイン電流Ｉ2は、そのままとトランジスタＴｒ３の
ドレイン電流となるので、式１に従ってドレイン電流Ｉ2の値に見合った大きさのゲート
電圧がトランジスタＴｒ３において発生する。
【００４８】
よって、トランジスタＴｒ２のドレイン電流Ｉ2は、トランジスタＴｒ３のチャネル形
成領域を介してＯＬＥＤ１０４に流れる。したがって、ＯＬＥＤ駆動電流は、定電流源１
０７において定められた一定の電流Ｉｃと同じ大きさになる。
【００４９】
ＯＬＥＤ１０４は、ＯＬＥＤ駆動電流の大きさに見合った輝度で発光する。ＯＬＥＤ駆
動電流が０に限りなく近かったり、ＯＬＥＤ駆動電流が逆バイアスの方向に流れたりする
場合は、ＯＬＥＤ１０４は発光しない。
【００５０】
全ての走査線Ｇ１〜Ｇｙの選択が終了し、全てのラインの画素において上記動作が行わ
れると、書き込み期間Ｔａが終了する。書き込み期間Ｔａが終了すると、表示期間Ｔｄが
開始される。
【００５１】
図３（Ｂ）に、表示期間Ｔｄにおいて、走査線のタイミングチャートを示す。
表示期間Ｔｄでは、全ての走査線Ｇ１〜Ｇｙが選択されていない。
【００５２】
図４（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ４及びト
ランジスタＴｒ５はオフの状態にある。また、トランジスタＴｒ４及びトランジスタＴｒ
５のソース領域は電源線Ｖｉに接続されており、一定の電位（電源電位）に保たれている
。
【００５３】
表示期間Ｔｄでは、トランジスタＴｒ１のドレイン領域は、他の配線及び電源等から電
位が与えられていない、所謂フローティングの状態にある。一方トランジスタＴｒ２、Ｔ
ｒ３においては、書き込み期間Ｔａにおいて定められたＶGSがそのまま維持されている。
そのため、トランジスタＴｒ２のドレイン電流Ｉ2の値はＩｃに維持されたままであり、
なおかつトランジスタＴｒ３はオンのままである。よって、表示期間Ｔｄでは、書き込み
期間Ｔａにおいて定められたＯＬＥＤ駆動電流がそのまま維持されており、該ＯＬＥＤ駆
動電流の大きさに見合った輝度で、ＯＬＥＤ１０４は発光する。
【００５４】
そしてアナログのビデオ信号を用いた駆動方法（アナログ駆動法）の場合、アナログの
ビデオ信号によってＩｃの大きさが定められ、該Ｉｃの大きさに見合った輝度でＯＬＥＤ
１０４が発光することで、階調が表示される。この場合、１つの書き込み期間Ｔａと１つ
の表示期間Ｔｄで１つのフレーム期間が構成され、該フレーム期間において１つの画像が
表示される。
【００５５】
図５に、アナログ駆動法におけるタイミングチャートの一例を示す。１フレーム期間は
ｙ個のライン期間を有しており、各ライン期間において各走査線が選択されている。各ラ
イン期間において、各信号線に一定の電流Ｉｃ（Ｉｃ１〜Ｉｃｘ）が流れる。図５ではラ
イン期間Ｌｊ（ｊ＝１〜ｙ）において各信号線に流れる信号電流の値を、Ｉｃ１〔Ｌｊ〕
〜Ｉｃｘ〔Ｌｊ〕と表している。
【００５６】
書き込み期間Ｔａと表示期間Ｔｄの開始されるタイミングは、各ラインごとにずれてお
り、各ラインの書き込み期間の出現するタイミングは重ならない。全ての画素において表
示期間Ｔｄが終了すると、１つの画像が表示される。
【００５７】
一方デジタルのビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１
フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄが繰り返し出現することで、１つの画
像を表示することが可能である。ｎビットのビデオ信号によって画像を表示する場合、少
なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ
個の書き込み期間（Ｔａ１〜Ｔａｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、ビデオ
信号の各ビットに対応している。
【００５８】
図６に１フレーム期間において、ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示
期間（Ｔｄ１〜Ｔｄｎ）が出現するタイミングを示す。横軸は時間を示しており、縦軸は
画素が有する走査線の位置を示している。
【００５９】
書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示
期間、この場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔｄとを合わせてサブフ
レーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍ
とを有するサブフレーム期間はＳＦｍとなる。
【００６０】
サブフレーム期間ＳＦ１〜ＳＦｎの長さは、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２0：２1：
…：２n-1を満たす。
【００６１】
なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割
しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開
示されているので、参照することが可能である。
【００６２】
図６に示した駆動法では、１フレーム期間中における発光する表示期間の長さの和を制
御することで、階調を表示する。
【００６３】
本発明では、上記構成により、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑える
ことができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したＯＬ
ＥＤを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごと
に異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示す
ることができる。
【００６４】
また、有機発光層の温度が外気温やＯＬＥＤパネル自身が発する熱等に左右されても、
ＯＬＥＤ駆動電流を所望の値に制御することができる。よって、ＯＬＥＤ駆動電流とＯＬ
ＥＤの輝度は比例するので、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度
の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装
置の場合、温度変化に左右されずに各色のＯＬＥＤの輝度の変化を抑えることができるの
で、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができ
る。
【００６５】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ駆動電流の
変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバ
ラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右され
ずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことが
でき、所望の色を表示することができる。
【００６６】
また一般的な発光装置は、各画素に電流を供給する配線自体が抵抗を有するため、配線
の長さによってその電位が多少降下する。そしてこの電位の降下は、表示する画像によっ
ても大きく異なる。特に、同じ配線から電流が供給される複数の画素において、階調数の
高い画素の割合が大きくなると、配線に流れる電流が大きくなり、電位の降下が顕著に現
れる。電位が降下すると、各画素のＯＬＥＤにそれぞれかかる電圧が小さくなるため、各
画素に供給される電流は小さくなる。よって、ある所定の画素において一定の階調を表示
しようとしても、同じ配線から電流が供給されている他の画素の階調数が変化すると、そ
れに伴って該所定の画素に供給される電流が変化し、結果的に階調数も変化する。しかし
本発明の発光装置では、表示する画像毎に測定値と基準値を得て、ＯＬＥＤ電流を補正す
ることができるので、表示する画像が変化しても補正により所望の階調数を表示すること
ができる。
【００６７】
（実施の形態２）
本実施の形態では、図１に示した画素１０１の、図２とは異なる構成について説明する
。
【００６８】
図７に本実施の形態の画素の構成を示す。図７に示す画素１０１は、信号線Ｓｉ（Ｓ１
〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜
Ｖｘのうちの１つ）を有している。
【００６９】
また画素１０１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、Ｏ
ＬＥＤ１０４及び保持容量１０５を少なくとも有している。
【００７０】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に走査線Ｇｊに接続され
ている。
【００７１】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のドレイン領域に接続されている。また、またトランジスタＴｒ５の
ソース領域とドレイン領域は、一方はトランジスタＴｒ１のドレイン領域に、もう一方は
トランジスタＴｒ３のゲート電極に接続されている。
【００７２】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【００７３】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【００７４】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ１０４が有する画素電極に接続されて
いる。電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位
も、一定の高さに保たれている。
【００７５】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【００７６】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、Ｔｒ１、Ｔｒ２及びＴｒ
３はｎチャネル型トランジスタである。
【００７７】
保持容量１０５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量１０５はトランジスタＴｒ３のゲート電圧をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【００７８】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【００７９】
図７に示した画素を有する発光装置の動作は、図２に示した画素の場合と同様に、書き
込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。そして書き込み期間
Ｔａと表示期間Ｔｄにおける画素の動作は、図２に示した画素の場合と同じであり、実施
の形態１の図３及び図４における説明を参照することができるので、ここでは説明を省略
する。
【００８０】
（実施の形態３）
本実施の形態では、図１に示した画素１０１の、図２、図７とは異なる構成について説
明する。
【００８１】
図８に本実施の形態の画素の構成を示す。図８に示す画素１０１は、信号線Ｓｉ（Ｓ１
〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜
Ｖｘのうちの１つ）を有している。
【００８２】
また画素１０１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、Ｏ
ＬＥＤ１０４及び保持容量１０５を少なくとも有している。
【００８３】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に走査線Ｇｊに接続され
ている。
【００８４】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ３のゲート電極に接続されている。また、またトランジスタＴｒ５のソ
ース領域とドレイン領域は、一方はトランジスタＴｒ３のゲート電極に、もう一方はトラ
ンジスタＴｒ１のドレイン領域に接続されている。
【００８５】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【００８６】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【００８７】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ１０４が有する画素電極に接続されて
いる。電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位
も、一定の高さに保たれている。
【００８８】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【００８９】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１、Ｔ
ｒ２及びＴｒ３はｎチャネル型トランジスタである。
【００９０】
保持容量１０５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量１０５はトランジスタＴｒ３のゲート電極とソース領域の間の電圧（ゲート
電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。
【００９１】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【００９２】
図８に示した画素を有する発光装置の動作は、図２に示した画素の場合と同様に、書き
込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。そして書き込み期間
Ｔａと表示期間Ｔｄにおける画素の動作は、図２に示した画素の場合と同じであり、実施
の形態１の図３及び図４における説明を参照することができるので、ここでは説明を省略
する。
【００９３】
以下に、本発明の実施例について説明する。
【実施例１】
【００９４】
本発明の発光装置の作成方法の一例について、図９〜図１３を用いて説明する。ここで
は代表的に、図２に示した画素のトランジスタＴｒ２、Ｔｒ３及びＴｒ５と、画素部の周
辺に設けられる駆動部のトランジスタを同時に作製する方法について、工程に従って詳細
に説明する。なおトランジスタＴｒ１及びＴｒ４も、トランジスタＴｒ２、Ｔｒ３及びＴ
ｒ５の作製方法に従って作製することが可能である。また、図７、図８及び図３０に示し
た画素も、本実施例で示した作製方法を用いて作製することが可能である。
【００９５】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表さ
れるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる
基板９００を用いる。なお、基板９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラ
スチック基板を用いてもよい。
【００９６】
次いで、図９（Ａ）に示すように、基板９００上に酸化珪素膜、窒化珪素膜または酸化
窒化珪素膜などの絶縁膜から成る下地膜９０１を形成する。本実施例では下地膜９０１と
して２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても
良い。下地膜９０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及び
Ｎ2Ｏを反応ガスとして成膜される酸化窒化珪素膜９０１ａを１０〜２００ｎｍ（好まし
くは５０〜１００ｎｍ）形成する。
本実施例では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７
％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜９０１のニ層目としては、プ
ラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜
９０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。
本実施例では、膜厚１００ｎｍの酸化窒化珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５
９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００９７】
次いで、下地膜９０１上に半導体層９０２〜９０５を形成する。半導体層９０２〜９０
５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプ
ラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化
法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜
を所望の形状にパターニングして形成する。
この半導体層９０２〜９０５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚
さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）また
はシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形
成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜
した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素
化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、こ
の結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層９
０２〜９０５を形成した。
【００９８】
また、半導体層９０２〜９０５を形成した後、ＴＦＴのしきい値を制御するために、半
導体層９０２〜９０５に微量な不純物元素（ボロンまたはリン）をドーピングしてもよい
。
【００９９】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連
続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる
。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣
選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚと
し、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍ
Ｊ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス
発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃ
ｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μ
ｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の
線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【０１００】
次いで、半導体層９０２〜９０５を覆うゲート絶縁膜９０６を形成する。ゲート絶縁膜
９０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素
を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿
論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単
層または積層構造として用いても良い。
【０１０１】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho
siliｃate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周
波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することが
できる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニール
によりゲート絶縁膜として良好な特性を得ることができる。
【０１０２】
そして、ゲート絶縁膜９０６上にゲート電極を形成するための耐熱性導電層９０７を２
００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成する。耐熱性導電層９
０７は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前
記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性
導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する
不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とする
と良い。本実施例ではＷ膜を３００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとして
スパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で
形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図
る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を
大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９
９．９９９９％または純度９９．９９％のＷターゲットを用い、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０
μΩｃｍを実現することができる。
【０１０３】
一方、耐熱性導電層９０７にＴａ膜を用いる場合には、同様にスパッタ法で形成するこ
とが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適
量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用すること
ができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不
向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形
成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層９０７の下
に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時
に、耐熱性導電層９０７が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜
９０６に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層９０７は抵抗率
を１０〜５０μΩｃｍの範囲ですることが好ましい。
【０１０４】
次に、フォトリソグラフィーの技術を使用してレジストによるマスク９０８を形成する
。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エ
ッチング用ガスにＣｌ2とＣＦ4を用い、１Ｐａの圧力で３．２Ｗ／ｃｍ2のＲＦ（１３.５
６ＭＨｚ）電力を投入してプラズマを形成して行う。
基板側（試料ステージ）にも２２４ｍＷ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）電力を投入し
、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング
速度は約１００ｎｍ／ｍｉｎである。第１のエッチング処理はこのエッチング速度を基に
Ｗ膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を２０％増加
させた時間をエッチング時間とした。
【０１０５】
第１のエッチング処理により第１のテーパー形状を有する導電層９０９〜９１３が形成
される。導電層９０９〜９１３のテーパー部の角度は１５〜３０°となるように形成され
る。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン
膜（ゲート絶縁膜９０６）の選択比は２〜４（代表的には３）であるので、オーバーエッ
チング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングさ
れる。（図９（Ｂ））
【０１０６】
そして、第１のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。こ
こでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマ
スク９０８をそのまま残し、第１のテーパー形状を有する導電層９０９〜９１３をマスク
として自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与
する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜９０６とを通して
、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×
１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与
する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物
領域９１４〜９１７には１×１０20〜１×１０21atoｍiｃ／ｃｍ3の濃度範囲でｎ型を付
与する不純物元素が添加される。（図９（Ｃ））
【０１０７】
この工程において、ドーピングの条件によっては、不純物が第１の形状の導電層９０９
〜９１３の下に回りこみ、第１の不純物領域９１４〜９１７が第１の形状の導電層９０９
〜９１３と重なることも起こりうる。
【０１０８】
次に、図９（Ｄ）に示すように第２のエッチング処理を行う。エッチング処理も同様に
ＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、Ｒ
Ｆ電力３．２Ｗ／ｃｍ2(１３.５６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ2(１３.５６Ｍ
Ｈｚ)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する
導電層９１８〜９２２が形成される。その端部にはテーパー部が形成され、該端部から内
側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較し
て基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テー
パー部の角度は３０〜６０°となる。マスク９０８はエッチングされて端部が削れ、マス
ク９２３となる。また、図９（Ｄ）の工程において、ゲート絶縁膜９０６の表面が４０ｎ
ｍ程度エッチングされる。
【０１０９】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与す
る不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０
13／ｃｍ2のドーズ量で行い、不純物濃度が大きくなった第１の不純物領域９２４〜９２
７と、前記第１の不純物領域９２４〜９２７に接する第２の不純物領域９２８〜９３１と
を形成する。この工程において、ドーピングの条件によっては、不純物が第２の形状の導
電層９１８〜９２２の下に回りこみ、第２の不純物領域９２８〜９３１が第２の形状の導
電層９１８〜９２２と重なることも起こりうる。第２の不純物領域における不純物濃度は
、１×１０16〜１×１０18ａｔｏｍｓ／ｃｍ3となるようにする。（図１０（Ａ））
【０１１０】
そして、（図１０（Ｂ））に示すように、ｐチャネル型ＴＦＴを形成する半導体層９０
２、９０５に一導電型とは逆の導電型の不純物領域９３３（９３３ａ、９３３ｂ）及び９
３４（９３４ａ、９３４ｂ）を形成する。この場合も第２の形状の導電層９１８、９２１
、９２２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を
形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層９０３、９０４は、レジス
トのマスク９３２を形成し全面を被覆しておく。ここで形成される不純物領域９３３、９
３４はジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法で形成する。不純物領域９３３、９３４のｐ型を付与する不純物
元素の濃度は、２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにする。
【０１１１】
しかしながら、この不純物領域９３３、９３４は詳細にはｎ型を付与する不純物元素を
含有する２つの領域に分けて見ることができる。第３の不純物領域９３３ａ、９３４ａは
１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度でｎ型を付与する不純物元素を含み、
第４の不純物領域９３３ｂ、９３４ｂは１×１０17〜１×１０20ａｔｏｍｓ／ｃｍ3の濃
度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域９３３ｂ、９
３４ｂのｐ型を付与する不純物元素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以上となるよ
うにし、第３の不純物領域９３３ａ、９３４ａにおいては、ｐ型を付与する不純物元素の
濃度をｎ型を付与する不純物元素の濃度の１．５から３倍となるようにすることにより、
第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する
ために何ら問題は生じない。
【０１１２】
その後、図１０（Ｃ）に示すように、第２の形状を有する導電層９１８〜９２２および
ゲート絶縁膜９０６上に第１の層間絶縁膜９３７を形成する。第１の層間絶縁膜９３７は
酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁膜９３７は無機絶縁物材料から形
成する。第１の層間絶縁膜９３７の膜厚は１００〜２００nmとする。第１の層間絶縁膜９
３７として酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混
合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電
力密度０．５〜０．８W/cm2で放電させて形成することができる。また、第１の層間絶縁
膜９３７として酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2
Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、
基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成
することができる。また、第１の層間絶縁膜９３７としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製
される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣ
ＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【０１１３】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化す
る工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に
、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒
素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施
例では５５０℃で４時間の熱処理を行った。また、基板９００に耐熱温度が低いプラスチ
ック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【０１１４】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で
、３００〜４５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。
この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリン
グボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。いずれにしても、半導体層９０２〜９０
５中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０
．１atomic％程度付与すれば良い。
【０１１５】
そして、有機絶縁物材料からなる第２の層間絶縁膜９３９を１．０〜２．０μｍの平均
膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で
焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化
剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６
０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成するこ
とができる。
【０１１６】
このように、第２の層間絶縁膜９３９を有機絶縁物材料で形成することにより、表面を
良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生
容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化
シリコン膜などと組み合わせて用いると良い。
【０１１７】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソ
ース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コ
ンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、
Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜９３９をまずエッチ
ングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜９３７をエ
ッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ3
に切り替えて第３の形状のゲート絶縁膜９０６をエッチングすることによりコンタクトホ
ールを形成することができる。
【０１１８】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし
、その後エッチングすることで、不純物領域に達する接続配線９４０〜９４７を形成する
。図示していないが、本実施例ではこの接続配線を、膜厚５０ｎｍのＴｉ膜と、膜厚５０
０ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０１１９】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすること
によって画素電極９４８を形成する（図１１（Ａ））。なお、本実施例では、透明電極と
して酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。
【０１２０】
また、画素電極９４８は、接続配線９４６と接して重ねて形成することによってトラン
ジスタＴｒ２のドレイン領域と電気的な接続が形成される。
【０１２１】
図１２に、図１１（Ａ）の工程まで終了した時点での、画素の上面図を示す。
なお、配線の位置や半導体層の位置を明確にするために、絶縁膜や層間絶縁膜は省略した
。図１２のＡ−Ａ’における断面図が、図１１（Ａ）のＡ−Ａ’に示した部分に相当する
。
【０１２２】
図１３に、図１２のＢ−Ｂ’における断面図を示す。トランジスタＴｒ４は、走査線９
７４の一部であるゲート電極９７５を有しており、ゲート電極９７５はトランジスタＴｒ
５のゲート電極９２０とも接続されている。また、トランジスタＴｒ４の半導体層の不純
物領域９７７は、一方は信号線Ｓｉとして機能する接続配線９４２に接続され、もう一方
は、接続配線９７１に接続されている。
【０１２３】
トランジスタＴｒ１は、ゲート電極９７６を有しており、ゲート電極９７６はトランジ
スタＴｒ２のゲート電極９２２とも接続されている。また、トランジスタＴｒ１の半導体
層の不純物領域９７８は、一方は接続配線９７１に接続され、もう一方は、電源線Ｖｉと
して機能する接続配線９４３に接続されている。
【０１２４】
接続配線９４３は、トランジスタＴｒ２とトランジスタＴｒ３の共通の不純物領域９３
４ａと、トランジスタＴｒ２のゲート電極９２２とに接続されている。
【０１２５】
また、９７０は保持容量であり、半導体層９７２と、ゲート絶縁膜９０６と、容量配線
９７３を有している。半導体層９７２が有する不純物領域９７９は、電源線として機能す
る接続配線９４７に接続されている。
【０１２６】
次に、図１１（Ｂ）に示すように、画素電極９４８に対応する位置に開口部を有する第
３の層間絶縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁性を有していて、バン
クとして機能し、隣接する画素の有機発光層を分離する役割を有している。本実施例では
レジストを用いて第３の層間絶縁膜９４９を形成する。
【０１２７】
本実施例では、第３の層間絶縁膜９４９の厚さを１μｍ程度とし、開口部は画素電極９
４８に近くなればなるほど広くなる、所謂逆テーパー状になるように形成する。これはレ
ジストを成膜した後、開口部を形成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することによって形成される。
【０１２８】
本実施例のように、第３の層間絶縁膜９４９を逆テーパー状にすることで、後の工程に
おいて有機発光層を成膜した時に、隣り合う画素同士で有機発光層が分断されるため、有
機発光層と、第３の層間絶縁膜９４９の熱膨張係数が異なっていても、有機発光層がひび
割れたり、剥離したりするのを抑えることができる。
【０１２９】
なお、本実施例においては、第３の層間絶縁膜としてレジストでなる膜を用いているが
、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）
、酸化珪素膜等を用いることもできる。第３の層間絶縁膜９４９は絶縁性を有する物質で
あれば、有機物と無機物のどちらでも良い。
【０１３０】
次に、有機発光層９５０を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極
）９５１および保護電極９５２を形成する。このとき有機発光層９５０及び陰極９５１を
形成するに先立って画素電極９４８に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、公知
の他の材料であっても良い。
【０１３１】
なお、有機発光層９５０としては、公知の材料を用いることができる。本実施例では正
孔輸送層（Hole transporting layer）及び発光層（Emitting layer）
でなる２層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のい
ずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そ
のいずれの構成を用いても構わない。
【０１３２】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また
、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰ
ＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０１３３】
また、保護電極９５２でも有機発光層９５０を水分や酸素から保護することは可能であ
るが、さらに好ましくは保護膜９５３を設けると良い。本実施例では保護膜９５３として
３００ｎｍ厚の窒化珪素膜を設ける。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０１３４】
また、保護電極９５２は陰極９５１の劣化を防ぐために設けられ、アルミニウムを主成
分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層９５０、陰
極９５１は非常に水分に弱いので、保護電極９５２までを大気解放しないで連続的に形成
し、外気から有機発光層を保護することが望ましい。
【０１３５】
なお、有機発光層９５０の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、
陰極９５１の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１３６】
こうして図１１（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極９４８
、有機発光層９５０、陰極９５１の重なっている部分９５４がＯＬＥＤに相当する。
【０１３７】
ｐチャネル型ＴＦＴ９６０及びｎチャネル型ＴＦＴ９６１は駆動回路が有するＴＦＴで
あり、ＣＭＯＳを形成している。トランジスタＴｒ２及びトランジスタＴｒ５は画素部が
有するＴＦＴであり、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成すること
ができる。
【０１３８】
なお、ＯＬＥＤを用いた発光装置の場合、駆動回路の電源の電圧が５〜６Ｖ程度、最大
でも１０Ｖ程度で十分なので、ＴＦＴにおいてホットエレクトロンによる劣化があまり問
題にならない。また駆動回路を高速で動作させる必要があるので、ＴＦＴのゲート容量は
小さいほうが好ましい。よって、本実施例のように、ＯＬＥＤを用いた発光装置の駆動回
路では、ＴＦＴの半導体層が有する第２の不純物領域９２９と、第４の不純物領域９３３
ｂとが、それぞれゲート電極９１８、９１９と重ならない構成にするのが好ましい。
【０１３９】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。
本発明の発光装置は公知の方法を用いて作成することが可能である。
【実施例２】
【０１４０】
本実施例では、実施例１とは異なる発光装置の作製方法について説明する。
【０１４１】
第２の層間絶縁膜９３９を形成するまでの工程は、実施例５と同じである。図１４（Ａ
）に示すように、第２の層間絶縁膜９３９を形成した後、第２の層間絶縁膜９３９に接す
るように、パッシベーション膜９３９を形成する。
【０１４２】
パッシベーション膜９３９は、第２の層間絶縁膜９３９に含まれる水分が、画素電極９
４８や、第３の層間絶縁膜９８２を介して、有機発光層９５０に入るのを防ぐのに効果的
である。第２の層間絶縁膜９３９が有機樹脂材料を有している場合、有機樹脂材料は水分
を多く含むため、パッシベーション膜９３９を設けることは特に有効である。
【０１４３】
本実施例では、パッシベーション膜９３９として、窒化珪素膜を用いた。
【０１４４】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソ
ース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コ
ンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、
Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜９３９をまずエッチ
ングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜９３７をエ
ッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ3
に切り替えて第３の形状のゲート絶縁膜９０６をエッチングすることによりコンタクトホ
ールを形成することができる。
【０１４５】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし
、その後エッチングすることで、接続配線９４０〜９４７を形成する。
図示していないが、本実施例ではこの配線を、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍ
の合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０１４６】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすること
によって画素電極９４８を形成する（図１４（Ａ））。なお、本実施例では、透明電極と
して酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。
【０１４７】
また、画素電極９４８は、接続配線９４６と接して重ねて形成することによってトラン
ジスタＴｒ２のドレイン領域と電気的な接続が形成される。
【０１４８】
次に、図１４（Ｂ）に示すように、画素電極９４８に対応する位置に開口部を有する第
３の層間絶縁膜９８２を形成する。本実施例では、開口部を形成する際、ウエットエッチ
ング法を用いることでテーパー形状の側壁とした。実施例１に示した場合と異なり、第３
の層間絶縁膜９８２上に形成される有機発光層は分断されないため、開口部の側壁が十分
になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため、
注意が必要である。
【０１４９】
なお、本実施例においては、第３の層間絶縁膜９８２として酸化珪素でなる膜を用いて
いるが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブ
テン）といった有機樹脂膜を用いることもできる。
【０１５０】
そして、第３の層間絶縁膜９８２上に有機発光層９５０を形成する前に、第３の層間絶
縁膜９８２の表面にアルゴンを用いたプラズマ処理を施し、第３の層間絶縁膜９８２の表
面を緻密化しておくのが好ましい。上記構成によって、第３の層間絶縁膜９８２から有機
発光層９５０に水分が入るのを防ぐことができる。
【０１５１】
次に、有機発光層９５０を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極
）９５１および保護電極９５２を形成する。このとき有機発光層９５０及び陰極９５１を
形成するに先立って画素電極９４８に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、公知
の他の材料であっても良い。
【０１５２】
なお、有機発光層９５０としては、公知の材料を用いることができる。本実施例では正
孔輸送層（Hole transporting layer）及び発光層（Emitting layer）
でなる２層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のい
ずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そ
のいずれの構成を用いても構わない。
【０１５３】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また
、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰ
ＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０１５４】
また、保護電極９５２でも有機発光層９５０を水分や酸素から保護することは可能であ
るが、さらに好ましくは保護膜９５３を設けると良い。本実施例では保護膜９５３として
３００ｎｍ厚の窒化珪素膜を設ける。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０１５５】
また、保護電極９５２は陰極９５１の劣化を防ぐために設けられ、アルミニウムを主成
分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層９５０、陰
極９５１は非常に水分に弱いので、保護電極９５２までを大気解放しないで連続的に形成
し、外気から有機発光層を保護することが望ましい。
【０１５６】
なお、有機発光層９５０の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、
陰極９５１の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１５７】
こうして図１４（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極９４８
、有機発光層９５０、陰極９５１の重なっている部分９５４がＯＬＥＤに相当する。
【０１５８】
ｐチャネル型ＴＦＴ９６０及びｎチャネル型ＴＦＴ９６１は駆動回路が有するＴＦＴで
あり、ＣＭＯＳを形成している。トランジスタＴｒ２、Ｔｒ３、Ｔｒ５は画素部が有する
ＴＦＴであり、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成することができ
る。
【０１５９】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。
本発明の発光装置は公知の方法を用いて作成することが可能である。
【実施例３】
【０１６０】
本実施例では、図７に示した画素の上面図について説明する。図１５に本実施例の画素
の上面図を示す。なお、層間絶縁膜やゲート絶縁膜などの各種絶縁膜は、配線や半導体層
の位置を明確にするために省略した。また、同じ層に形成される配線は同じハッチで示す
。さらに、図１５は、画素電極を形成した後で、なおかつ有機発光層を形成する前の画素
の上面図に相当する。
【０１６１】
図１５に示す画素は、走査線２１１と、信号線２１０と、電源線２１７を１つづつ有し
ている。そして、走査線２１１の一部２１２、２１３は、それぞれトランジスタＴｒ４と
、トランジスタＴｒ５のゲート電極に相当する。
【０１６２】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線２１０に接続されて
おり、もう一方は接続配線２１５を介してトランジスタＴｒ１のドレイン領域に接続され
ている。また、トランジスタＴｒ５のソース領域とドレイン領域は、一方は接続配線２１
５を介してトランジスタＴｒ１のドレイン領域に接続されており、もう一方は接続配線２
１４を介して容量配線２１６に接続されている。
【０１６３】
トランジスタＴｒ１のゲート電極２１９及びトランジスタＴｒ２のゲート電極２２０は
互いに接続されている。そしてトランジスタＴｒ１及びＴｒ２のゲート電極２１９及び２
２０は、接続配線２２１を介して、トランジスタＴｒ２のドレイン領域に接続されている
。
【０１６４】
トランジスタＴｒ１のソース領域は電源線２１７に接続されている。また、トランジス
タＴｒ２のソース領域は電源線２１７に接続されている。
【０１６５】
容量配線２１６の一部２１８は、トランジスタＴｒ３のゲート電極に相当する。トラン
ジスタＴｒ３のソース領域とドレイン領域は、一方はトランジスタＴｒ２のドレイン領域
に、もう一方は接続配線２２２を介して画素電極２２３に接続されている。
【０１６６】
２２４は保持容量を形成するための活性層であり、保持容量を形成するための活性層２
２４上には、ゲート絶縁膜（図示せず）を間に挟んで容量配線２１６が形成されている。
この、保持容量を形成するための活性層２１９と、ゲート絶縁膜と、容量配線２１６が重
なっている部分が、保持容量２０５に相当する。なお、容量配線２１６上には、間に層間
絶縁膜（図示せず）を挟んで、電源線２１７が形成されている。この容量配線２１６と、
層間絶縁膜と、電源線２１７が重なる部分に形成される容量を保持容量２０５として用い
ても良い。
【０１６７】
この電源線２１７の上を、各画素を区切る隔壁（バンク）の下に形成することによって
、開口率を落とすことなく保持容量および電源線を形成することができる。
【０１６８】
本実施例で示した画素の上面図は、本発明の構成のほんの一例に過ぎず、図７に示した
画素の上面図は、本実施例で示した構成に限定されない。なお本実施例は、実施例１また
は２と自由に組み合わせて実施することが可能である。
【実施例４】
【０１６９】
本実施例では、図８に示した画素の上面図について説明する。図１６に本実施例の画素
の上面図を示す。なお、層間絶縁膜やゲート絶縁膜などの各種絶縁膜は、配線や半導体層
の位置を明確にするために省略した。また、同じ層に形成される配線は同じハッチで示す
。さらに、図１６は、画素電極を形成した後で、なおかつ有機発光層を形成する前の画素
の上面図に相当する。
【０１７０】
図１６に示す画素は、走査線３１１と、信号線３１０と、電源線３１７を１つづつ有し
ている。そして、走査線３１１の一部３１２、３１３は、それぞれトランジスタＴｒ４と
、トランジスタＴｒ５のゲート電極に相当する。
【０１７１】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線３１０に接続されて
おり、もう一方は接続配線３１５を介して、容量配線３１６に接続されている。また、ト
ランジスタＴｒ５のソース領域とドレイン領域は、一方は接続配線３１４を介してトラン
ジスタＴｒ１のドレイン領域に接続されており、もう一方は接続配線３１５を介して、容
量配線３１６に接続されている。
【０１７２】
トランジスタＴｒ１のゲート電極３１９及びトランジスタＴｒ２のゲート電極３２０は
互いに接続されている。そしてトランジスタＴｒ１及びＴｒ２のゲート電極３１９及び３
２０は、接続配線３２１を介して、トランジスタＴｒ２のドレイン領域に接続されている
。
【０１７３】
トランジスタＴｒ１のソース領域は電源線３１７に接続されている。また、トランジス
タＴｒ２のソース領域は電源線３１７に接続されている。
【０１７４】
容量配線３１６の一部３１８は、トランジスタＴｒ３のゲート電極に相当する。トラン
ジスタＴｒ３のソース領域とドレイン領域は、一方はトランジスタＴｒ２のドレイン領域
に、もう一方は接続配線３２２を介して画素電極３２３に接続されている。
【０１７５】
３２４は保持容量を形成するための活性層であり、保持容量を形成するための活性層３
２４上には、ゲート絶縁膜（図示せず）を間に挟んで容量配線３１６が形成されている。
この、保持容量を形成するための活性層３１９と、ゲート絶縁膜と、容量配線３１６が重
なっている部分が、保持容量３０５に相当する。なお、容量配線３１６上には、間に層間
絶縁膜（図示せず）を挟んで、電源線３１７が形成されている。この容量配線３１６と、
層間絶縁膜と、電源線３１７が重なる部分に形成される容量を保持容量３０５として用い
ても良い。
【０１７６】
本実施例で示した画素の上面図は、本発明の構成のほんの一例に過ぎず、図８に示した
画素の上面図は、本実施例で示した構成に限定されない。なお本実施例は、実施例１また
は２と自由に組み合わせて実施することが可能である。
【実施例５】
【０１７７】
本実施例では、実施例１とは異なる構成の発光装置について説明する。
【０１７８】
図２７に、本実施例の発光装置の画素部の断面図を示す。図２７に示す発光装置は、赤
色用の画素（Ｒ用画素）８００ｒ、緑色用の画素（Ｇ用画素）８００ｇ、青色用の画素（
Ｂ用画素）８００ｂを有している。なお、本実施例の構成はカラー表示の発光装置だけで
はなく、モノクロの画像を表示するための発光装置にも用いることが可能である。
【０１７９】
各色の画素には、基板８３０上にトランジスタＴｒ２及びＴｒ３が形成されている。な
お本発明の発光装置では、各画素に少なくともトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔ
ｒ４、Ｔｒ５が形成されているが、図２７では特にトランジスタＴｒ２のみ示す。
【０１８０】
画素電極８０２ｒ、８０２ｇ、８０２ｂ（全てあわせて画素電極８０２とする）は、ゲ
ート絶縁膜８１１、層間絶縁膜８０７に形成されたコンタクトホールを介して、各トラン
ジスタＴｒ３のドレイン領域８０９ｒ、８０９ｇ、８０９ｂにそれぞれ接続されている。
【０１８１】
本実施例において画素電極は陰極であり、光は透過しない。本実施例ではＯＬＥＤの陰
極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。
【０１８２】
そして、画素電極８０２ｒ、８０２ｇ、８０２ｂ及び層間絶縁膜８０７を覆って、画素
電極８０２ｒ、８０２ｇ、８０２ｂと重なる位置に開口部８５０を有する層間絶縁膜８０
５が形成される。本実施例においては、層間絶縁膜８０５として酸化珪素でなる膜を用い
ているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）といった有機樹脂膜を用いることもできる。
【０１８３】
次に層間絶縁膜８０５の開口部において、画素電極８０２ｒ、８０２ｇ、８０２ｂと接
するように有機発光層８０３ｒ、８０３ｇ、８０３ｂ（全てあわせて有機発光層８０３と
する）を形成する。なおこのとき有機発光層８０３ｒ、８０３ｇ、８０３ｂはメタルマス
クを用いて、色毎に順に蒸着法を用いて形成する。そして各有機発光層８０３ｒ、８０３
ｇ、８０３ｂは、蒸着の際、第３の層間絶縁膜８０５の開口部以外の部分に多少回り込ん
で成膜されることも予想されるが、なるべく第３の層間絶縁膜８０５の開口部においての
み形成されるようにする。
【０１８４】
そして次に、蒸着法を用いて、層間絶縁膜８０５の開口部以外の部分に、金属を有する
導電層８０６を形成する。導電層８０６の材料としては、低い抵抗の金属であることが望
ましい。また、複数の層の導電層を積層して、１つの導電層として用いても良い。本実施
例では銅を用いるが、導電層８０６の材料はこれに限定されず、対向電極よりも抵抗が低
い公知の金属材料ならば用いることが可能である。本実施例では、導電層８０６を形成す
ることで、後に形成される対向電極の抵抗を低くすることができるので、基板の大型化に
適しているといえる。
【０１８５】
次に、有機発光層８０３ｒ、８０３ｇ、８０３ｂ及び導電層８０６を覆って、透明導電
膜からなる対向電極８０４を形成する。本実施例では、透明導電膜としてＩＴＯを用いる
。ＩＴＯは蒸着法を用いて形成することが可能である。本実施例では特にイオンプレーテ
ィング法を用いて形成する場合について説明する。
【０１８６】
イオンプレーティング法は、蒸着法に分類される気相表面処理技術の１つであり、何ら
かの方法で蒸発させた蒸着物質を、高周波プラズマあるいは真空放電でイオン化または励
起させ、蒸着させる基板に負電位を与えることで該イオンを加速し、基板に付着させる方
法である。
【０１８７】
イオンプレーティング法を用いて対向電極を形成する際の具体的な条件として、０．０
１〜１Ｐａの不活性ガス雰囲気下において、基板温度を１００〜３００℃に保って蒸着さ
せることが望ましい。そして７０％以上の焼結密度を有する蒸発源としてのＩＴＯを用い
ることが望ましい。なお、イオンプレーティング法を用いる際の最適な条件は、実施者が
適宜選択することができる。
【０１８８】
また高周波プラズマを用いて蒸着物質をイオン化または励起することで、より蒸着物質
のイオン化する率または励起する率を高めることができ、なおかつイオン化または励起さ
れた蒸着物質が高いエネルギー状態にあるので、速い蒸発速度を有したままで酸素との結
合を十分に行うことができる。このため、高速度で良質な膜の形成が可能である。
【０１８９】
本実施例では上記イオンプレーティング法を用い、透明導電膜からなる対向電極８０４
を８０〜１２０nmの厚さで形成した。本実施例では、透明電極として酸化インジウム・ス
ズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導
電膜を用いる。
【０１９０】
なお本実施例の対向電極の形成方法は、上述したイオンプレーティング法に限定されな
い。ただし、イオンプレーティング法を用いて形成された膜は密着性が高く、また比較的
低い温度でも結晶性の高いＩＴＯ膜を成膜することができるので、ＩＴＯの抵抗を低くす
ることができ、さらに比較的広い面積における均一な成膜が可能であり、基板の大型化に
適しているといえる。
【０１９１】
そして各画素において、Ｒ用ＯＬＥＤ８０１ｒ、Ｇ用ＯＬＥＤ８０１ｇ、Ｂ用ＯＬＥＤ
８０１ｂが完成する。各ＯＬＥＤは、画素電極８０２ｒ、８０２ｇ、８０２ｂと、有機発
光層８０３ｒ、８０３ｇ、８０３ｂと、対向電極８０４とをそれぞれ有している。
【０１９２】
図２８に、本実施例のトランジスタが形成された基板（素子基板）の上面図を示す。基
板８３０に、画素部８３１、走査線駆動回路８３２、信号線駆動回路８３３、端子８３４
が形成された状態を示している。端子８３４と各駆動回路、画素部に形成されている電源
線及び対向電極は、引き回し配線８３５で接続されている。
【０１９３】
また、必要に応じてＣＰＵ、メモリーなどを形成したＩＣチップがＣＯＧ（Chip on Gl
ass）法などにより素子基板に実装されていても良い。
【０１９４】
ＯＬＥＤは導電層８０６の間に形成され、その構造は図２９に示されている。
画素電極８０２は各画素に対応する電極であり、導電層８０６の間に形成されている。そ
の上層には有機化合物層８０３が導電層８０６の間に形成され、複数の画素電極８０２に
渡ってストライプ状に連続的に形成されている。
【０１９５】
対向電極８０４は、有機化合物層８０３及び導電層８０６の上層に形成され、かつ同様
に導電層８０６と接するように形成されている。
【０１９６】
引き回し配線８３５は走査線（図示せず）と同じ層に形成されており、導電層８０６と
は直接接触していない。そして引き回し配線８３５と対向電極８０４は重なっている部分
においてコンタクトを取っている。
【０１９７】
本実施例の構成は、実施例３または４と自由に組み合わせて実施することが可能である
。
【実施例６】
【０１９８】
本実施例では、本発明のデジタル駆動法で駆動する発光装置が有する駆動回路（信号線
駆動回路及び走査線駆動回路）の構成について説明する。
【０１９９】
図１７に信号線駆動回路６０１の構成をブロック図で示す。６０２はシフトレジスタ、
６０３は記憶回路Ａ、６０４は記憶回路Ｂ、６０５は定電流回路である。
【０２００】
シフトレジスタ６０２にはクロック信号ＣＬＫと、スタートパルス信号ＳＰが入力され
ている。また記憶回路Ａ６０２にはデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ
Ｓｉｇｎａｌｓ）が入力されており、記憶回路Ｂ６０３にはラッチ信号（Ｌａｔｃｈ Ｓ
ｉｇｎａｌｓ）が入力されている。定電流回路６０４から出力される一定の信号電流Ｉｃ
は信号線へ入力される。
【０２０１】
図１８に信号線駆動回路６０１のより詳しい構成を示す。
【０２０２】
シフトレジスタ６０２に所定の配線からクロック信号ＣＬＫとスタートパルス信号ＳＰ
とが入力されることによって、タイミング信号が生成される。タイミング信号は記憶回路
Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力される
。なおこのときシフトレジスタ６０２において生成されたタイミング信号を、バッファ等
で緩衝増幅してから、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）にそれぞれ入力するような構成にしても良い。
【０２０３】
記憶回路Ａ６０３にタイミング信号が入力されると、該タイミング信号に同期して、ビ
デオ信号線６１０に入力される１ビット分のデジタルビデオ信号が、順に複数のラッチＡ
（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）のそれぞれに書き込まれ、保持される。
【０２０４】
なお、本実施例では記憶回路Ａ６０３にデジタルビデオ信号を取り込む際に、記憶回路
Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）に、順にデジタルビデ
オ信号を入力しているが、本発明はこの構成に限定されない。
記憶回路Ａ６０３が有する複数のステージのラッチをいくつかのグループに分け、各グル
ープごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても
良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチ
をグループに分けた場合、４分割で分割駆動すると言う。
【０２０５】
記憶回路Ａ６０３の全てのステージのラッチへの、デジタルビデオ信号の書き込みが一
通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期
間が加えられた期間をライン期間に含むことがある。
【０２０６】
１ライン期間が終了すると、記憶回路Ｂ６０４が有する複数のラッチＢ（ＬＡＴＢ＿１
〜ＬＡＴＢ＿ｘ）に、ラッチ信号線６０９を介してラッチシグナル（Latch Signal）が供
給される。この瞬間、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）に保持されているデジタルビデオ信号は、記憶回路Ｂ６０４が有する複数のラッ
チＢ（ＬＡＴＢ＿１〜ＬＡＴＢ＿ｘ）に一斉に書き込まれ、保持される。
【０２０７】
デジタルビデオ信号を記憶回路Ｂ６０４に送出し終えた記憶回路Ａ６０３には、シフト
レジスタ６０２からのタイミング信号に基づき、次の１ビット分のデジタルビデオ信号の
書き込みが順次行われる。
【０２０８】
この２順目の１ライン期間中には、記憶回路Ｂ６０４に書き込まれ、保持されているデ
ジタルビデオ信号が定電流回路６０５に入力される。
【０２０９】
定電流回路６０５は複数の電流設定回路（Ｃ１〜Ｃｘ）を有している。電流設定回路（
Ｃ１〜Ｃｘ）のそれぞれにデジタルビデオ信号が入力されると、該デジタルビデオ信号が
有する１または０の情報によって、信号線に一定の電流Ｉｃが流れるか、または信号線に
電源線Ｖ１〜Ｖｘの電位が与えられるか、いずれか一方が選択される。
【０２１０】
図１９に電流設定回路Ｃ１の具体的な構成の一例を示す。なお電流設定回路Ｃ２〜Ｃｘ
も同じ構成を有する。
【０２１１】
電流設定回路Ｃ１は定電流源６３１と、４つのトランスミッションゲートＳＷ１〜ＳＷ
４と、２つのインバーターＩｎｂ１、Ｉｎｂ２とを有している。なお、定電流源６３１が
有するトランジスタ６５０の極性は、画素が有するトランジスタＴｒ１及びＴｒ２の極性
と同じである。
【０２１２】
記憶回路Ｂ６０４が有するＬＡＴＢ＿１から出力されたデジタルビデオ信号によって、
ＳＷ１〜ＳＷ４のスイッチングが制御される。なおＳＷ１及びＳＷ３に入力されるデジタ
ルビデオ信号と、ＳＷ２及びＳＷ４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉｎ
ｂ２によって反転している。そのためＳＷ１及びＳＷ３がオンのときはＳＷ２及びＳＷ４
はオフ、ＳＷ１及びＳＷ３がオフのときはＳＷ２及びＳＷ４はオンとなっている。
【０２１３】
ＳＷ１及びＳＷ３がオンのとき、定電流源６３１から０ではない所定の値の電流Ｉｃが
ＳＷ１及びＳＷ３を介して信号線Ｓ１に入力される。
【０２１４】
逆にＳＷ２及びＳＷ４がオンのときは、定電流源６３１からの電流ＩｃはＳＷ２を介し
てグラウンドに落とされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘの電源電位が信号線Ｓ
１に与えられ、Ｉｃ≒０となる。
【０２１５】
再び図１８を参照して、前記の動作が、１ライン期間内に、定電流回路６０５が有する
全ての電流設定回路（Ｃ１〜Ｃｘ）において同時に行われる。よって、デジタルビデオ信
号により、全ての信号線に入力される信号電流Ｉｃの値が選択される。
【０２１６】
次に、走査線駆動回路の構成について説明する。
【０２１７】
図２０は走査線駆動回路６４１の構成を示すブロック図である。
【０２１８】
走査線駆動回路６４１は、それぞれシフトレジスタ６４２、バッファ６４３を有してい
る。また場合によってはレベルシフタを有していても良い。
【０２１９】
走査線駆動回路６４１において、シフトレジスタ６４２にクロックＣＬＫ及びスタート
パルス信号ＳＰが入力されることによって、タイミング信号が生成される。生成されたタ
イミング信号はバッファ６４３において緩衝増幅され、対応する走査線に供給される。
【０２２０】
走査線には、１ライン分の画素の第１スイッチング用トランジスタ及び第２スイッチン
グ用トランジスタのゲート電極が接続されている。そして、１ライン分の画素の第１スイ
ッチング用トランジスタ及び第２スイッチング用トランジスタを一斉にＯＮにしなくては
ならないので、バッファ６４３は大きな電流を流すことが可能なものが用いられる。
【０２２１】
本発明において用いられる駆動回路は、本実施例で示した構成に限定されない。さらに
、本実施例で示した定電流回路は、図１９に示した構成に限定されない。本発明で用いら
れる定電流回路は、信号電流Ｉｃが取りうる２値のいずれか一方をデジタルビデオ信号に
よって選択し、選択された値を有する信号電流を信号線に流すことができれば、どのよう
な構成を有していても良い。
【０２２２】
本実施例の構成は、実施例１〜５と自由に組み合わせて実施することが可能である。
【実施例７】
【０２２３】
本実施例では、ｎビットのデジタルビデオ信号に対応した本発明の発光装置の駆動法に
おいて、サブフレーム期間ＳＦ１〜ＳＦｎの出現する順序について説明する。
【０２２４】
図２１に１フレーム期間において、ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表
示期間（Ｔｄ１〜Ｔｄｎ）とが出現するタイミングを示す。横軸は時間を示しており、縦
軸は画素が有する走査線の位置を示している。各画素の詳しい動作については実施の形態
を参照すれば良いので、ここでは省略する。
【０２２５】
本実施例の駆動方法では、１フレーム期間中で１番長い表示期間を有するサブフレーム
期間（本実施例ではＳＦｎ）を、１フレーム期間の最初及び最後に設けない。言い換える
と、１フレーム期間中で１番長い表示期間を有するサブフレーム期間の前後に、同じフレ
ーム期間に含まれる他のサブフレーム期間が出現するような構成にしている。
【０２２６】
上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光
する表示期間が隣接することによって起きていた表示むらを、人間の目に認識されずらく
することができる。
【０２２７】
なお本実施例の構成はｎ≧３の場合において有効である。また、本実施例は実施例１〜
実施例６と自由に組み合わせて実施することが可能である。
【実施例８】
【０２２８】
本実施例では、本発明の発光装置を６ビットのデジタルビデオ信号を用いて駆動させる
例について説明する。
【０２２９】
図２２に、１フレーム期間において、６個の書き込み期間（Ｔａ１〜Ｔａ６）
と６個の表示期間（Ｔｄ１〜Ｔｄ６）とが出現するタイミングを示す。横軸は時間を示し
ており、縦軸は画素が有する走査線の位置を示している。各画素の詳しい動作については
実施の形態を参照すれば良いので、ここでは省略する。
【０２３０】
６ビットのデジタルビデオ信号を用いた駆動する場合、１フレーム期間内に少なくとも
６つのサブフレーム期間ＳＦ１〜ＳＦ６が設けられる。
【０２３１】
サブフレーム期間ＳＦ１〜ＳＦ６は、６ビットのデジタル信号の各ビットに対応してい
る。そしてサブフレーム期間ＳＦ１〜ＳＦ６は、６個の書き込み期間（Ｔａ１〜Ｔａ６）
と、６個の表示期間（Ｔｄ１〜Ｔｄ６）とを有している。
【０２３２】
ｍ（ｍは１〜６の任意の数）ビット目に対応している書き込み期間Ｔａｍと表示期間Ｔ
ｄｍとを有するサブフレーム期間はＳＦｍとなる。書き込み期間Ｔａｍの次には、同じビ
ット数に対応する表示期間、この場合Ｔｄｍが出現する。
【０２３３】
１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄとが繰り返し出現することで、１
つの画像を表示することが可能である。
【０２３４】
表示期間ＳＦ１〜ＳＦ６の長さは、ＳＦ１：ＳＦ２：…：ＳＦ６＝２0：２1：…：２5
を満たす。
【０２３５】
本発明の駆動方法では、１フレーム期間中における発光する表示期間の長さの和を制御
することで、階調を表示する。
【０２３６】
なお本実施例の構成は、実施例１〜７と自由に組み合わせて実施することが可能である
。
【実施例９】
【０２３７】
本実施例では、ｎビットのデジタルビデオ信号を用いた、図６、図２１とは異なる駆動
方法の一例について説明する。
【０２３８】
図２３に、１フレーム期間において、ｎ＋１個の書き込み期間（Ｔａ１〜Ｔａ（ｎ＋１
））とｎ＋１個の表示期間（Ｔｄ１〜Ｔｄ（ｎ＋１））とが出現するタイミングを示す。
横軸は時間を示しており、縦軸は画素が有する走査線の位置を示している。各画素の詳し
い動作については実施の形態を参照すれば良いので、ここでは省略する。
【０２３９】
本実施例ではｎビットのデジタルビデオ信号に対応して、１フレーム期間内にｎ＋１の
サブフレーム期間ＳＦ１〜ＳＦｎ＋１が設けられる。そしてサブフレーム期間ＳＦ１〜Ｓ
Ｆｎ＋１は、ｎ＋１個の書き込み期間（Ｔａ１〜Ｔａ（ｎ＋１））と、ｎ＋１個の表示期
間（Ｔｄ１〜Ｔｄ（ｎ＋１））とを有している。
【０２４０】
書き込み期間Ｔａｍ（ｍは１〜ｎ＋１の任意の数）と表示期間Ｔｄｍとを有するサブフ
レーム期間はＳＦｍとなる。書き込み期間Ｔａｍの次には、同じビット数に対応する表示
期間、この場合Ｔｄｍが出現する。
【０２４１】
サブフレーム期間ＳＦ１〜ＳＦｎ−１は、１〜（ｎ−１）ビットのデジタル信号の各ビ
ットに対応している。サブフレーム期間ＳＦｎ及びＳＦ（ｎ＋１）はｎビット目のデジタ
ルビデオ信号に対応している。
【０２４２】
また本実施例では、同じビットのデジタルビデオ信号に対応するサブフレーム期間ＳＦ
ｎとＳＦ（ｎ＋１）は連続して出現しない。言い換えると、同じビットのデジタルビデオ
信号に対応するサブフレーム期間ＳＦｎとＳＦ（ｎ＋１）の間に、他のサブフレーム期間
が設けられている。
【０２４３】
１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄとが繰り返し出現することで、１
つの画像を表示することが可能である。
【０２４４】
表示期間ＳＦ１〜ＳＦｎ＋１の長さは、ＳＦ１：ＳＦ２：…：（ＳＦｎ＋ＳＦ（ｎ＋１
））＝２0：２1：…：２n-1を満たす。
【０２４５】
本発明の駆動方法では、１フレーム期間中における発光する表示期間の長さの和を制御
することで、階調を表示する。
【０２４６】
本実施例は上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間
同士で発光する表示期間が隣接することによって起きていた表示むらを、図６及び図２１
の場合に比べて人間の目に認識されずらくすることができる。
【０２４７】
なお本実施例では、同じビットに対応するサブフレーム期間が２つある場合について説
明したが、本発明はこれに限定されない。１フレーム期間内に同じビットに対応するサブ
フレーム期間が３つ以上設けられていても良い。
【０２４８】
また、本実施例では最上位ビットのデジタルビデオ信号に対応するサブフレーム期間を
複数設けたが、本発明はこれに限定されない。最上位ビット以外のビットのデジタルビデ
オ信号に対応するサブフレーム期間を複数設けても良い。また、対応するサブフレーム期
間が複数設けられたビットは１つだけに限られず、いくつかのビットのそれぞれに複数の
サブフレーム期間が対応するような構成にしても良い。
【０２４９】
なお本実施例の構成はｎ≧２の場合において有効である。また、本実施例は実施例１〜
８と自由に組み合わせて実施することが可能である。
【実施例１０】
【０２５０】
本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する信号線駆動回路の
構成について説明する。なお走査線駆動回路の構成は、実施例６において示した構成を用
いることができるので、ここでは説明を省略する。
【０２５１】
図３１（Ａ）に本実施例の信号線駆動回路４０１のブロック図を示す。４０２はシフト
レジスタ、４０３はバッファ、４０４はサンプリング回路、４０５は電流変換回路を示し
ている。
【０２５２】
シフトレジスタ４０２には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が
入力されている。シフトレジスタ４０２にクロック信号（ＣＬＫ）とスタートパルス信号
（ＳＰ）が入力されると、タイミング信号が生成される。
【０２５３】
生成されたタイミング信号は、バッファ４０３において増幅または緩衝増幅されて、サ
ンプリング回路４０４に入力される。なお、バッファの代わりにレベルシフタを設けて、
タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良
い。
【０２５４】
図３１（Ｂ）にサンプリング回路４０４、電流変換回路４０５の具体的な構成を示す。
なおサンプリング回路４０４は、端子４１０においてバッファ４０３と接続されている。
【０２５５】
サンプリング回路４０４には、複数のスイッチ４１１が設けられている。そしてサンプ
リング回路４０４には、ビデオ信号線４０６からアナログビデオ信号が入力されており、
スイッチ４１１はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、
後段の電流変換回路４０５に入力する。なお図３１（Ｂ）では、電流変換回路４０５はサ
ンプリング回路４０４が有するスイッチ４１１の１つに接続されている電流変換回路だけ
を示しているが、各スイッチ４１１の後段に、図３１（Ｂ）に示したような電流変換回路
４０５が接続されているものとする。
【０２５６】
なお本実施例では、スイッチ４１１にトランジスタを１つだけ用いているが、スイッチ
４１１はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチで
あれば良く、本実施例の構成に限定されない。
【０２５７】
サンプリングされたアナログビデオ信号は、電流変換回路４０５が有する電流出力回路
４１２に入力される。電流出力回路４１２は、入力されたビデオ信号の電圧に見合った値
の電流（信号電流）を出力する。なお図３１ではアンプ及びトランジスタを用いて電流出
力回路を形成しているが、本発明はこの構成に限定されず、入力された信号の電圧に見合
った値の電流を出力することができる回路であれば良い。
【０２５８】
該信号電流は、同じく電流変換回路４０５が有するリセット回路４１７に入力される。
リセット回路４０６は、２つのアナログスイッチ４１３、４１４と、インバーター４１６
と、電源４１５を有している。
【０２５９】
アナログスイッチ４１４にはリセット信号（Ｒｅｓ）が入力されており、アナログスイ
ッチ４１３には、インバーター４１６によって反転されたリセット信号（Ｒｅｓ）が入力
されている。そしてアナログスイッチ４１３とアナログスイッチ４１４は、反転したリセ
ット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオ
フになっている。
【０２６０】
そして、アナログスイッチ４１３がオンのときに信号電流は対応する信号線に入力され
る。逆に、アナログスイッチ４１４がオンのときに電源４１５の電位が信号線に与えられ
、信号線がリセットされる。なお、電源４１５の電位は、画素に設けられた電源線の電位
とほぼ同じ高さであることが望ましく、信号線がリセットされているときに信号線になが
れる電流が０に近ければ近いほど良い。
【０２６１】
なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している
期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能であ
る。
【０２６２】
なお、本発明の発光装置を駆動する信号線駆動回路及び走査線駆動回路は、本実施例で
示す構成に限定されない。本実施例の構成は、実施例１〜実施例９に示した構成と自由に
組み合わせて実施することが可能である。
【実施例１１】
【０２６３】
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＯＬＥＤの低
消費電力化、長寿命化、および軽量化が可能になる。
【０２６４】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular S
ystems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２６５】
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０２６６】
【化１】
【０２６７】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forr
est, Nature 395 (1998) p.151.)
【０２６８】
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０２６９】
【化２】
【０２７０】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０２７１】
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０２７２】
【化３】
【０２７３】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０２７４】
なお、本実施例の構成は、実施例１〜実施例１０のいずれの構成とも自由に組み合わせ
て実施することが可能である。
【実施例１２】
【０２７５】
本実施例では、本発明を用いて発光装置を作製した例について、図２４を用いて説明す
る。
【０２７６】
図２４は、トランジスタが形成された素子基板をシーリング材によって封止することに
よって形成された発光装置の上面図であり、図２４（Ｂ）は、図２４（Ａ）のＡ−Ａ’に
おける断面図、図２４（Ｃ）は図２４（Ａ）のＢ−Ｂ’における断面図である。
【０２７７】
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び
第２の走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられ
ている。また画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動
回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４０
０２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは
、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０
で密封されている。
【０２７８】
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１
及び第２の走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図２４（Ｂ
）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆
動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０
１及び画素部４００２に含まれる電流制御用ＴＦＴ（トランジスタＴｒ３）４２０２を図
示した。
【０２７９】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴま
たはｎチャネル型ＴＦＴが用いられ、電流制御用ＴＦＴ４２０２には公知の方法で作製さ
れたｐチャネル型ＴＦＴが用いられる。また、画素部４００２には電流制御用ＴＦＴ４２
０２のゲートに接続された保持容量（図示せず）が設けられる。
【０２８０】
駆動ＴＦＴ４２０１及び電流制御用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４３
０１が形成され、その上に電流制御用ＴＦＴ４２０２のドレインと電気的に接続する画素
電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導
電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化イ
ンジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いること
ができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２８１】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）
材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２８２】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２８３】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用
いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられ
ている。
【０２８４】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５
からなるＯＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３を覆うように、絶縁膜
４３０２上に保護膜４３０３が形成されている。保護膜４３０３は、ＯＬＥＤ４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
【０２８５】
４００５ａは電源供給線に接続された引き回し配線であり、電流制御用ＴＦＴ４２０２
のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と
基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有す
るＦＰＣ用配線４３０１に電気的に接続される。
【０２８６】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラ
ミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プ
ラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａ
ｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用い
ることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟ん
だ構造のシートを用いることもできる。
【０２８７】
但し、ＯＬＥＤからの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
【０２８８】
また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒
素を用いた。
【０２８９】
また充填材４１０３を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しう
る物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００
７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８
によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されてい
る。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し
、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性
物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑
制できる。
【０２９０】
図２４（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４
００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２９１】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０２９２】
本実施例の構成は、実施例１〜実施例１１に示した構成と自由に組み合わせて実施する
ことが可能である。
【実施例１３】
【０２９３】
本実施例では、本発明の発光装置の画素の構成の、図２、図７及び図８とは異なる例に
ついて説明する。
【０２９４】
図３０（Ａ）に、本実施例の画素の構成を示す。図３０（Ａ）に示す画素７０１は、信
号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１つ
）、第２走査線Ｇｂｊ（Ｇｂ１〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのう
ちの１つ）を有している。なお、画素部に設けられる第１走査線と第２走査線の数は必ず
しも同じ数であるとは限らない。
【０２９５】
また画素７０１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、ト
ランジスタＴｒ６（消去用トランジスタまたは第６のトランジスタ）、ＯＬＥＤ７０４及
び保持容量７０５を少なくとも有している。
【０２９６】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に第１走査線Ｇａｊに接
続されている。
【０２９７】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のドレイン領域に接続されている。またトランジスタＴｒ５のソース
領域とドレイン領域は、一方は信号線Ｓｉに、もう一方はトランジスタＴｒ３のゲート電
極に接続されている。
【０２９８】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【０２９９】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【０３００】
トランジスタＴｒ６のゲート電極は、第２走査線Ｇｂｊに接続されている。また、トラ
ンジスタＴｒ６のソース領域とドレイン領域は、一方は電源線Ｖｉに接続されており、も
う一方は、トランジスタＴｒ１及びトランジスタＴｒ２のゲート電極に接続されている。
【０３０１】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ７０４が有する画素電極に接続されて
いる。また、電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極
の電位も、一定の高さに保たれている。
【０３０２】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【０３０３】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１、Ｔ
ｒ２及びＴｒ３はｎチャネル型トランジスタである。
【０３０４】
また、トランジスタＴｒ６は、ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０３０５】
保持容量７０５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量７０５はトランジスタＴｒ３のゲート電極とソース領域の間の電圧（ゲート
電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。
【０３０６】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【０３０７】
図３０（Ｂ）に本実施例の画素の別の構成を示す。図３０（Ｂ）に示す画素７１１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１
つ）、第２走査線Ｇｂｊ（Ｇｂ１〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘの
うちの１つ）を有している。なお、画素部に設けられる第１走査線と第２走査線の数は必
ずしも同じ数であるとは限らない。
【０３０８】
また画素７１１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、ト
ランジスタＴｒ６（消去用トランジスタまたは第６のトランジスタ）、ＯＬＥＤ７１４及
び保持容量７１５を少なくとも有している。
【０３０９】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に第１走査線Ｇａｊに接
続されている。
【０３１０】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のドレイン領域に接続されている。また、またトランジスタＴｒ５の
ソース領域とドレイン領域は、一方はトランジスタＴｒ１のドレイン領域に、もう一方は
トランジスタＴｒ３のゲート電極に接続されている。
【０３１１】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【０３１２】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【０３１３】
トランジスタＴｒ６のゲート電極は、第２走査線Ｇｂｊに接続されている。また、トラ
ンジスタＴｒ６のソース領域とドレイン領域は、一方は電源線Ｖｉに接続されており、も
う一方は、トランジスタＴｒ１及びトランジスタＴｒ２のゲート電極に接続されている。
【０３１４】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ７１４が有する画素電極に接続されて
いる。電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位
も、一定の高さに保たれている。
【０３１５】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【０３１６】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、Ｔｒ１、Ｔｒ２及びＴｒ
３はｎチャネル型トランジスタである。
【０３１７】
また、トランジスタＴｒ６は、ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０３１８】
保持容量７１５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量７１５はトランジスタＴｒ３のゲート電圧をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【０３１９】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【０３２０】
図３０（Ｃ）に本実施例の画素の別の構成を示す。図３０（Ｃ）に示す画素７２１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１
つ）、第２走査線Ｇｂｊ（Ｇｂ１〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘの
うちの１つ）を有している。なお、画素部に設けられる第１走査線と第２走査線の数は必
ずしも同じ数であるとは限らない。
【０３２１】
また画素７２１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、ト
ランジスタＴｒ６（消去用トランジスタまたは第６のトランジスタ）、ＯＬＥＤ７２４及
び保持容量７２５を少なくとも有している。
【０３２２】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に走査線Ｇｊに接続され
ている。
【０３２３】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ３のゲート電極に接続されている。また、またトランジスタＴｒ５のソ
ース領域とドレイン領域は、一方はトランジスタＴｒ３のゲート電極に、もう一方はトラ
ンジスタＴｒ１のドレイン領域に接続されている。
【０３２４】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【０３２５】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【０３２６】
トランジスタＴｒ６のゲート電極は、第２走査線Ｇｂｊに接続されている。また、トラ
ンジスタＴｒ６のソース領域とドレイン領域は、一方は電源線Ｖｉに接続されており、も
う一方は、トランジスタＴｒ１及びトランジスタＴｒ２のゲート電極に接続されている。
【０３２７】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ７２４が有する画素電極に接続されて
いる。電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位
も、一定の高さに保たれている。
【０３２８】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【０３２９】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１、Ｔ
ｒ２及びＴｒ３はｎチャネル型トランジスタである。
【０３３０】
また、トランジスタＴｒ６は、ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０３３１】
保持容量７２５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量７２５はトランジスタＴｒ３のゲート電極とソース領域の間の電圧（ゲート
電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。
【０３３２】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【０３３３】
なお、図３０（Ａ）、（Ｂ）、（Ｃ）に示した画素を有する発光装置の駆動法は、デジ
タル駆動法に限られる。そして図３０（Ａ）、（Ｂ）、（Ｃ）に示した画素において、Ｏ
ＬＥＤ７０４、７１４、７２４が発光しているときに、第２走査線Ｇｂｊの電位を制御し
てトランジスタＴｒ５をオンにすることで、ＯＬＥＤ７０４、７１４、７２４を非発光の
状態にすることができる。よって、画素へのデジタルビデオ信号の入力と並行して、各画
素の表示期間を強制的に終了させることができるので表示期間を書き込み期間よりも短く
することが可能であり、高いビット数のデジタルビデオ信号を用いて駆動させるのに適し
ている。
【０３３４】
本実施例の構成は、実施例１、２、５、６、７、８、９、１１、１２に示した構成と自
由に組み合わせて実施することが可能である。
【実施例１４】
【０３３５】
ＯＬＥＤを用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることがで
きる。
【０３３６】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等
の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられ
る。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視さ
れるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２５に示す。
【０３３７】
図２５（Ａ）はＯＬＥＤ表示装置であり、筐体２００１、支持台２００２、表示部２０
０３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表
示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ＯＬＥＤ表示装置
は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれ
る。
【０３３８】
図２５（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部
２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。
本発明の発光装置は表示部２１０２に用いることができる。
【０３３９】
図２５（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０３４０】
図２５（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表
示部２３０２に用いることができる。
【０３４１】
図２５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることが
できる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０３４２】
図２５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０
２に用いることができる。
【０３４３】
図２５（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０
２に用いることができる。
【０３４４】
ここで図２５（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３
、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０
７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電
流を抑えることができる。
【０３４５】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
【０３４６】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０３４７】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０３４８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜１３に示したいずれの構成の発光装
置を用いても良い。
【技術分野】
【０００１】
本発明は、基板上に形成された有機ＯＬＥＤ（ＯＬＥＤ：Organic Light Emitting Dev
ice）を、該基板とカバー材の間に封入したＯＬＥＤパネルに関する。
また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに
関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを共に発光装置
と総称する。本発明はさらに、該発光装置を用いた電子機器に関する。
【背景技術】
【０００２】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックラ
イトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年ＯＬＥ
Ｄを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００３】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が
得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と
、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光
）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用い
ていても良いし、または両方の発光を用いていても良い。
【０００４】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と
定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電
子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入
層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発光装置を実用化する上で問題となっているのが、有機発光材料の劣化に伴う、ＯＬＥ
Ｄの輝度の低下であった。
【０００６】
有機発光材料は水分、酸素、光、熱に弱く、これらのものによって劣化が促進される。
具体的には、発光装置を駆動するデバイスの構造、有機発光材料の特性、電極の材料、作
製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【０００７】
有機発光層にかかる電圧が一定であっても、有機発光層が劣化するとＯＬＥＤの輝度は
低下し、表示する画像は不鮮明になる。なお本明細書において、一対の電極から有機発光
層に印加する電圧をＯＬＥＤ駆動電圧（Ｖｅｌ）と定義する。
【０００８】
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応した三種類のＯＬＥＤを用いたカラー化表
示方式において、有機発光層を構成する有機発光材料は、ＯＬＥＤの対応する色によって
異なる。そのため、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化する
ことがある。この場合、時間が経つにつれ、ＯＬＥＤの輝度が色ごとに異なってしまい、
発光装置に所望の色を有する画像を表示することができなくなる。
【０００９】
また、有機発光層の温度は、外気温やＯＬＥＤパネル自身が発する熱等に左右されるが
、一般的にＯＬＥＤは温度によって流れる電流の値が変化する。図２６に、有機発光層の
温度を変化させたときの、ＯＬＥＤの電圧電流特性の変化を示す。電圧が一定のとき、有
機発光層の温度が高くなると、ＯＬＥＤ駆動電流は大きくなる。そしてＯＬＥＤ駆動電流
とＯＬＥＤの輝度は比例関係にあるため、ＯＬＥＤ駆動電流が大きければ大きいほど、Ｏ
ＬＥＤの輝度は高くなる。このように、有機発光層の温度によってＯＬＥＤの輝度が変化
するため、所望の階調を表示することが難しく、温度の上昇に伴って発光装置の消費電流
が大きくなる。
【００１０】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ駆動電流の
変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバ
ラバラに変化することが起こりうる。各色の輝度のバランスが崩れると、所望の色を表示
することができない。
【００１１】
本発明は上述したことに鑑み、有機発光層の劣化や温度変化に左右されずに一定の輝度
を得ることができ、さらに所望のカラー表示を行うことが可能な発光装置を提供すること
を課題とする。
【課題を解決するための手段】
【００１２】
本発明者は、ＯＬＥＤ駆動電圧を一定に保って発光させるのと、ＯＬＥＤに流れる電流
を一定に保って発光させるのとでは、後者の方が、劣化によるＯＬＥＤの輝度の低下が小
さいことに着目した。なお本明細書において、ＯＬＥＤに流れる電流をＯＬＥＤ駆動電流
（Ｉｅｌ）と呼ぶ。そして、ＯＬＥＤの輝度を電圧によって制御するのではなく、電流に
よって制御することで、ＯＬＥＤの劣化によるＯＬＥＤの輝度の変化を防ぐことができる
のではないかと考えた。
【００１３】
具体的に本発明では、トランジスタを用いて形成されたカレントミラー回路を各画素に
設ける。そして該カレントミラー回路を用いて、ＯＬＥＤ駆動電流を制御する。そして、
該カレントミラー回路が有する第１のトランジスタと第２のトランジスタは、負荷抵抗の
値によらず、そのドレイン電流がほぼ等しい値に保たれるように接続されている。
【００１４】
第１のトランジスタは、そのドレイン電流Ｉ1が信号線駆動回路において制御されてい
る。第１のトランジスタのドレイン電流Ｉ1の大きさは、負荷抵抗の値によらず第２のト
ランジスタのドレイン電流Ｉ2の大きさと常に等しくなるので、結果的に第２のトランジ
スタのドレイン電流Ｉ2は信号線駆動回路において制御されることになる。
【００１５】
そして、第２のトランジスタは、そのドレイン電流Ｉ2がＯＬＥＤに流れるように、単
数または複数の回路素子を間に介して接続されている。したがって、ＯＬＥＤに流れるＯ
ＬＥＤ駆動電流の値は、負荷抵抗の値によらず、信号線駆動回路によって制御される。言
い換えると、トランジスタの特性の違いや、ＯＬＥＤの劣化等に左右されずに、ＯＬＥＤ
駆動電流を所望の値に制御することが可能になる。
【００１６】
本発明では、上記構成により、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑える
ことができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したＯＬ
ＥＤを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごと
に異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示す
ることができる。
【００１７】
また、有機発光層の温度が外気温やＯＬＥＤパネル自身が発する熱等に左右されても、
ＯＬＥＤ駆動電流を所望の値に制御することができる。よって、ＯＬＥＤ駆動電流とＯＬ
ＥＤの輝度は比例するので、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度
の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装
置の場合、温度変化に左右されずに各色のＯＬＥＤの輝度の変化を抑えることができるの
で、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができ
る。
【００１８】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ駆動電流の
変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバ
ラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右され
ずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことが
でき、所望の色を表示することができる。
【００１９】
また一般的な発光装置は、各画素に電流を供給する配線自体が抵抗を有するため、配線
の長さによってその電位が多少降下する。そしてこの電位の降下は、表示する画像によっ
ても大きく異なる。特に、同じ配線から電流が供給される複数の画素において、階調数の
高い画素の割合が大きくなると、配線に流れる電流が大きくなり、電位の降下が顕著に現
れる。電位が降下すると、各画素のＯＬＥＤにそれぞれかかる電圧が小さくなるため、各
画素に供給される電流は小さくなる。よって、ある所定の画素において一定の階調を表示
しようとしても、同じ配線から電流が供給されている他の画素の階調数が変化すると、そ
れに伴って該所定の画素に供給される電流が変化し、結果的に階調数も変化する。しかし
本発明の発光装置では、表示する画像毎に測定値と基準値を得て、ＯＬＥＤ電流を補正す
ることができるので、表示する画像が変化しても補正により所望の階調数を表示すること
ができる。
【００２０】
なお、本発明の発光装置において、画素に用いるトランジスタは単結晶シリコンを用い
て形成されたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを
用いた薄膜トランジスタであっても良い。
【発明の効果】
【００２１】
上述した構成によって、本発明の発光装置は温度変化に左右されずに一定の輝度を得る
ことができる。また、カラー表示において、各色毎に異なる有機発光材料を有するＯＬＥ
Ｄを設けた場合でも、温度によって各色のＯＬＥＤの輝度がバラバラに変化して所望の色
が得られないということを防ぐことができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の発光装置の上面ブロック図。
【図２】本発明の発光装置の画素の回路図。
【図３】走査線に入力される信号のタイミングチャート。
【図４】駆動における画素の概略図。
【図５】アナログ駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図６】デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図７】本発明の発光装置の画素の回路図。
【図８】本発明の発光装置の画素の回路図。
【図９】本発明の発光装置の作製方法を示す図。
【図１０】本発明の発光装置の作製方法を示す図。
【図１１】本発明の発光装置の作製方法を示す図。
【図１２】本発明の発光装置の画素の上面図。
【図１３】本発明の発光装置の画素の断面図。
【図１４】本発明の発光装置の作製方法を示す図。
【図１５】本発明の発光装置の画素の上面図。
【図１６】本発明の発光装置の画素の上面図。
【図１７】信号線駆動回路のブロック図。
【図１８】デジタル駆動法における信号線駆動回路の詳細図。
【図１９】デジタル駆動法における電流設定回路の回路図。
【図２０】走査線駆動回路のブロック図。
【図２１】デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図２２】デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図２３】デジタル駆動法における書き込み期間と表示期間の出現するタイミングを示す図。
【図２４】本発明の発光装置の外観図及び断面図。
【図２５】本発明の発光装置を用いた電子機器の図。
【図２６】ＯＬＥＤの電圧電流特性を示す図。
【図２７】本発明の発光装置の画素の断面図。
【図２８】本発明の発光装置の素子基板の上面図。
【図２９】本発明の発光装置の素子基板の拡大図。
【図３０】本発明の発光装置の画素の回路図。
【図３１】デジタル駆動法における信号線駆動回路の詳細図。
【発明を実施するための形態】
【００２３】
（実施の形態１）
図１に本発明のＯＬＥＤパネルの構成を、ブロック図で示す。１００は画素部であり、
複数の画素１０１がマトリクス状に形成されている。また１０２は信号線駆動回路、１０
３は走査線駆動回路である。
【００２４】
なお図１では信号線駆動回路１０２と走査線駆動回路１０３が、画素部１００と同じ基
板上に形成されているが、本発明はこの構成に限定されない。信号線駆動回路１０２と走
査線駆動回路１０３とが画素部１００と異なる基板上に形成され、ＦＰＣ等のコネクター
を介して、画素部１００と接続されていても良い。また、図１では信号線駆動回路１０２
と走査線駆動回路１０３は１つづつ設けられているが、本発明はこの構成に限定されない
。信号線駆動回路１０２と走査線駆動回路１０３の数は設計者が任意に設定することがで
きる。
【００２５】
なお本明細書において接続とは、電気的な接続を意味する。
【００２６】
また図１では、画素部１００に信号線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、走査線Ｇ１〜Ｇ
ｙが設けられている。なお信号線と電源線の数は必ずしも同じであるとは限らない。また
これらの配線の他に、別の異なる配線が設けられていても良い。
【００２７】
電源線Ｖ１〜Ｖｘは所定の電位に保たれている。なお図１ではモノクロの画像を表示す
る発光装置の構成を示しているが、本発明はカラーの画像を表示する発光装置であっても
良い。その場合、電源線Ｖ１〜Ｖｘの電位の高さを全て同じに保たなくても良く、対応す
る色毎に変えるようにしても良い。
【００２８】
図２に、図１で示した画素１０１の詳しい構成を示す。図２に示す画素１０１は、信号
線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電源線
Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有している。
【００２９】
また画素１０１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、Ｏ
ＬＥＤ１０４及び保持容量１０５を少なくとも有している。
【００３０】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に走査線Ｇｊに接続され
ている。
【００３１】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のドレイン領域に接続されている。またトランジスタＴｒ５のソース
領域とドレイン領域は、一方は信号線Ｓｉに、もう一方はトランジスタＴｒ３のゲート電
極に接続されている。
【００３２】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【００３３】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【００３４】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ１０４が有する画素電極に接続されて
いる。ＯＬＥＤ１０４は陽極と陰極を有しており、本明細書では、陽極を画素電極（第１
の電極）として用いる場合は陰極を対向電極（第２の電極）と呼び、陰極を画素電極とし
て用いる場合は陽極を対向電極と呼ぶ。
【００３５】
電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位も、
一定の高さに保たれている。
【００３６】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【００３７】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１、Ｔ
ｒ２及びＴｒ３はｎチャネル型トランジスタである。
【００３８】
保持容量１０５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量１０５はトランジスタＴｒ３のゲート電極とソース領域の間の電圧（ゲート
電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。
【００３９】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【００４０】
次に、本発明の発光装置の駆動について、図３、図４を用いて説明する。本発明の発光
装置の駆動は、書き込み期間Ｔａと表示期間Ｔｄとに分けて説明することができる。図３
は、各走査線のタイミングチャートを示す。走査線が選択されている期間、言いかえると
該走査線にゲート電極が接続されているトランジスタが全てオンの状態にある期間は、Ｏ
Ｎで示す。逆に、走査線が選択されていない期間、言いかえると該走査線にゲート電極が
接続されているトランジスタが全てオフの状態にある期間は、ＯＦＦで示す。また図４は
、書き込み期間Ｔａと表示期間ＴｄにおけるトランジスタＴｒ４とトランジスタＴｒ５の
接続を、簡単に示した図である。
【００４１】
書き込み期間Ｔａでは、図３（Ａ）に示すとおり、走査線Ｇ１〜Ｇｙが順に選択される
。そして、信号線駆動回路１０２に入力されるビデオ信号の電位に基づき、信号線Ｓ１〜
Ｓｘと電源線Ｖ１〜Ｖｘの間に、それぞれ一定の電流Ｉｃが流れる。なお本明細書におい
て電流Ｉｃを信号電流と呼ぶ。
【００４２】
図４（Ａ）に、書き込み期間Ｔａにおいて、信号線Ｓｉに一定の電流Ｉｃが流れた場合
の、画素１０１の概略図を示す。１０６は対向電極に電位が与えられる電源との接続用の
端子を意味している。また、１０７は信号線駆動回路１０２が有する定電流源を意味する
。
【００４３】
トランジスタＴｒ４及びＴｒ５はオンの状態にあるので、信号線Ｓｉに一定の電流Ｉｃ
が流れると、一定の電流ＩｃはトランジスタＴｒ１のドレイン領域とソース領域の間に流
れる。このとき電流Ｉｃは、トランジスタＴｒ１が飽和領域で動作するように、定電流源
１０７においてその大きさが制御されている。飽和領域において、ＶGSはゲート電極とソ
ース領域間の電位差（ゲート電圧）、μをトランジスタの移動度、Ｃ0を単位面積あたり
のゲート容量、Ｗ／Ｌをチャネル形成領域のチャネル幅Ｗとチャネル長Ｌの比、ＶTHを閾
値、μを移動度、トランジスタＴｒ１のドレイン電流をＩ1とすると、以下の式１が成り
立つ。
【００４４】
（式１）
Ｉ1＝μＣ0Ｗ／Ｌ（ＶGS−ＶTH）2／２
【００４５】
式１においてμ、Ｃ0、Ｗ／Ｌ、ＶTHは全て個々のトランジスタによって決まる固定の
値である。またトランジスタＴｒ１のドレイン電流Ｉ１は、定電流源１０７によって一定
のＩｃに保たれている。よって式１からわかるように、トランジスタＴｒ１のゲート電圧
ＶGSは電流値Ｉｃによって定まる。
【００４６】
トランジスタＴｒ２のゲート電極は、トランジスタＴｒ１のゲート電極に接続されてい
る。また、トランジスタＴｒ２のソース領域は、トランジスタＴｒ１のソース領域に接続
されている。したがって、トランジスタＴｒ１のゲート電圧は、そのままトランジスタＴ
ｒ２のゲート電圧となる。従って、トランジスタＴｒ２のドレイン電流Ｉ2はトランジス
タＴｒ１のドレイン電流と同じ大きさに保たれる。つまり、Ｉ2＝Ｉｃとなる。
【００４７】
そして、トランジスタＴｒ２のドレイン電流Ｉ2は、そのままとトランジスタＴｒ３の
ドレイン電流となるので、式１に従ってドレイン電流Ｉ2の値に見合った大きさのゲート
電圧がトランジスタＴｒ３において発生する。
【００４８】
よって、トランジスタＴｒ２のドレイン電流Ｉ2は、トランジスタＴｒ３のチャネル形
成領域を介してＯＬＥＤ１０４に流れる。したがって、ＯＬＥＤ駆動電流は、定電流源１
０７において定められた一定の電流Ｉｃと同じ大きさになる。
【００４９】
ＯＬＥＤ１０４は、ＯＬＥＤ駆動電流の大きさに見合った輝度で発光する。ＯＬＥＤ駆
動電流が０に限りなく近かったり、ＯＬＥＤ駆動電流が逆バイアスの方向に流れたりする
場合は、ＯＬＥＤ１０４は発光しない。
【００５０】
全ての走査線Ｇ１〜Ｇｙの選択が終了し、全てのラインの画素において上記動作が行わ
れると、書き込み期間Ｔａが終了する。書き込み期間Ｔａが終了すると、表示期間Ｔｄが
開始される。
【００５１】
図３（Ｂ）に、表示期間Ｔｄにおいて、走査線のタイミングチャートを示す。
表示期間Ｔｄでは、全ての走査線Ｇ１〜Ｇｙが選択されていない。
【００５２】
図４（Ｂ）に、表示期間Ｔｄにおける画素の概略図を示す。トランジスタＴｒ４及びト
ランジスタＴｒ５はオフの状態にある。また、トランジスタＴｒ４及びトランジスタＴｒ
５のソース領域は電源線Ｖｉに接続されており、一定の電位（電源電位）に保たれている
。
【００５３】
表示期間Ｔｄでは、トランジスタＴｒ１のドレイン領域は、他の配線及び電源等から電
位が与えられていない、所謂フローティングの状態にある。一方トランジスタＴｒ２、Ｔ
ｒ３においては、書き込み期間Ｔａにおいて定められたＶGSがそのまま維持されている。
そのため、トランジスタＴｒ２のドレイン電流Ｉ2の値はＩｃに維持されたままであり、
なおかつトランジスタＴｒ３はオンのままである。よって、表示期間Ｔｄでは、書き込み
期間Ｔａにおいて定められたＯＬＥＤ駆動電流がそのまま維持されており、該ＯＬＥＤ駆
動電流の大きさに見合った輝度で、ＯＬＥＤ１０４は発光する。
【００５４】
そしてアナログのビデオ信号を用いた駆動方法（アナログ駆動法）の場合、アナログの
ビデオ信号によってＩｃの大きさが定められ、該Ｉｃの大きさに見合った輝度でＯＬＥＤ
１０４が発光することで、階調が表示される。この場合、１つの書き込み期間Ｔａと１つ
の表示期間Ｔｄで１つのフレーム期間が構成され、該フレーム期間において１つの画像が
表示される。
【００５５】
図５に、アナログ駆動法におけるタイミングチャートの一例を示す。１フレーム期間は
ｙ個のライン期間を有しており、各ライン期間において各走査線が選択されている。各ラ
イン期間において、各信号線に一定の電流Ｉｃ（Ｉｃ１〜Ｉｃｘ）が流れる。図５ではラ
イン期間Ｌｊ（ｊ＝１〜ｙ）において各信号線に流れる信号電流の値を、Ｉｃ１〔Ｌｊ〕
〜Ｉｃｘ〔Ｌｊ〕と表している。
【００５６】
書き込み期間Ｔａと表示期間Ｔｄの開始されるタイミングは、各ラインごとにずれてお
り、各ラインの書き込み期間の出現するタイミングは重ならない。全ての画素において表
示期間Ｔｄが終了すると、１つの画像が表示される。
【００５７】
一方デジタルのビデオ信号を用いた時間階調の駆動方法（デジタル駆動法）の場合、１
フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄが繰り返し出現することで、１つの画
像を表示することが可能である。ｎビットのビデオ信号によって画像を表示する場合、少
なくともｎ個の書き込み期間と、ｎ個の表示期間とが１フレーム期間内に設けられる。ｎ
個の書き込み期間（Ｔａ１〜Ｔａｎ）と、ｎ個の表示期間（Ｔｄ１〜Ｔｄｎ）は、ビデオ
信号の各ビットに対応している。
【００５８】
図６に１フレーム期間において、ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表示
期間（Ｔｄ１〜Ｔｄｎ）が出現するタイミングを示す。横軸は時間を示しており、縦軸は
画素が有する走査線の位置を示している。
【００５９】
書き込み期間Ｔａｍ（ｍは１〜ｎの任意の数）の次には、同じビット数に対応する表示
期間、この場合Ｔｄｍが出現する。書き込み期間Ｔａと表示期間Ｔｄとを合わせてサブフ
レーム期間ＳＦと呼ぶ。ｍビット目に対応している書き込み期間Ｔａｍと表示期間Ｔｄｍ
とを有するサブフレーム期間はＳＦｍとなる。
【００６０】
サブフレーム期間ＳＦ１〜ＳＦｎの長さは、ＳＦ１：ＳＦ２：…：ＳＦｎ＝２0：２1：
…：２n-1を満たす。
【００６１】
なお、表示上での画質向上のため、表示期間の長いサブフレーム期間を、幾つかに分割
しても良い。具体的な分割の仕方については、特願２０００−２６７１６４号において開
示されているので、参照することが可能である。
【００６２】
図６に示した駆動法では、１フレーム期間中における発光する表示期間の長さの和を制
御することで、階調を表示する。
【００６３】
本発明では、上記構成により、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑える
ことができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したＯＬ
ＥＤを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごと
に異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示す
ることができる。
【００６４】
また、有機発光層の温度が外気温やＯＬＥＤパネル自身が発する熱等に左右されても、
ＯＬＥＤ駆動電流を所望の値に制御することができる。よって、ＯＬＥＤ駆動電流とＯＬ
ＥＤの輝度は比例するので、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度
の上昇に伴って消費電流が大きくなるのを防ぐことができる。また、カラー表示の発光装
置の場合、温度変化に左右されずに各色のＯＬＥＤの輝度の変化を抑えることができるの
で、各色の輝度のバランスが崩れるのを防ぐことができ、所望の色を表示することができ
る。
【００６５】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ駆動電流の
変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバ
ラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右され
ずに所望の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことが
でき、所望の色を表示することができる。
【００６６】
また一般的な発光装置は、各画素に電流を供給する配線自体が抵抗を有するため、配線
の長さによってその電位が多少降下する。そしてこの電位の降下は、表示する画像によっ
ても大きく異なる。特に、同じ配線から電流が供給される複数の画素において、階調数の
高い画素の割合が大きくなると、配線に流れる電流が大きくなり、電位の降下が顕著に現
れる。電位が降下すると、各画素のＯＬＥＤにそれぞれかかる電圧が小さくなるため、各
画素に供給される電流は小さくなる。よって、ある所定の画素において一定の階調を表示
しようとしても、同じ配線から電流が供給されている他の画素の階調数が変化すると、そ
れに伴って該所定の画素に供給される電流が変化し、結果的に階調数も変化する。しかし
本発明の発光装置では、表示する画像毎に測定値と基準値を得て、ＯＬＥＤ電流を補正す
ることができるので、表示する画像が変化しても補正により所望の階調数を表示すること
ができる。
【００６７】
（実施の形態２）
本実施の形態では、図１に示した画素１０１の、図２とは異なる構成について説明する
。
【００６８】
図７に本実施の形態の画素の構成を示す。図７に示す画素１０１は、信号線Ｓｉ（Ｓ１
〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜
Ｖｘのうちの１つ）を有している。
【００６９】
また画素１０１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、Ｏ
ＬＥＤ１０４及び保持容量１０５を少なくとも有している。
【００７０】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に走査線Ｇｊに接続され
ている。
【００７１】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のドレイン領域に接続されている。また、またトランジスタＴｒ５の
ソース領域とドレイン領域は、一方はトランジスタＴｒ１のドレイン領域に、もう一方は
トランジスタＴｒ３のゲート電極に接続されている。
【００７２】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【００７３】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【００７４】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ１０４が有する画素電極に接続されて
いる。電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位
も、一定の高さに保たれている。
【００７５】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【００７６】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、Ｔｒ１、Ｔｒ２及びＴｒ
３はｎチャネル型トランジスタである。
【００７７】
保持容量１０５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量１０５はトランジスタＴｒ３のゲート電圧をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【００７８】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【００７９】
図７に示した画素を有する発光装置の動作は、図２に示した画素の場合と同様に、書き
込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。そして書き込み期間
Ｔａと表示期間Ｔｄにおける画素の動作は、図２に示した画素の場合と同じであり、実施
の形態１の図３及び図４における説明を参照することができるので、ここでは説明を省略
する。
【００８０】
（実施の形態３）
本実施の形態では、図１に示した画素１０１の、図２、図７とは異なる構成について説
明する。
【００８１】
図８に本実施の形態の画素の構成を示す。図８に示す画素１０１は、信号線Ｓｉ（Ｓ１
〜Ｓｘのうちの１つ）、走査線Ｇｊ（Ｇ１〜Ｇｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜
Ｖｘのうちの１つ）を有している。
【００８２】
また画素１０１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、Ｏ
ＬＥＤ１０４及び保持容量１０５を少なくとも有している。
【００８３】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に走査線Ｇｊに接続され
ている。
【００８４】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ３のゲート電極に接続されている。また、またトランジスタＴｒ５のソ
ース領域とドレイン領域は、一方はトランジスタＴｒ３のゲート電極に、もう一方はトラ
ンジスタＴｒ１のドレイン領域に接続されている。
【００８５】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【００８６】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【００８７】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ１０４が有する画素電極に接続されて
いる。電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位
も、一定の高さに保たれている。
【００８８】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【００８９】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１、Ｔ
ｒ２及びＴｒ３はｎチャネル型トランジスタである。
【００９０】
保持容量１０５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量１０５はトランジスタＴｒ３のゲート電極とソース領域の間の電圧（ゲート
電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。
【００９１】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【００９２】
図８に示した画素を有する発光装置の動作は、図２に示した画素の場合と同様に、書き
込み期間Ｔａと表示期間Ｔｄとに分けて説明することが可能である。そして書き込み期間
Ｔａと表示期間Ｔｄにおける画素の動作は、図２に示した画素の場合と同じであり、実施
の形態１の図３及び図４における説明を参照することができるので、ここでは説明を省略
する。
【００９３】
以下に、本発明の実施例について説明する。
【実施例１】
【００９４】
本発明の発光装置の作成方法の一例について、図９〜図１３を用いて説明する。ここで
は代表的に、図２に示した画素のトランジスタＴｒ２、Ｔｒ３及びＴｒ５と、画素部の周
辺に設けられる駆動部のトランジスタを同時に作製する方法について、工程に従って詳細
に説明する。なおトランジスタＴｒ１及びＴｒ４も、トランジスタＴｒ２、Ｔｒ３及びＴ
ｒ５の作製方法に従って作製することが可能である。また、図７、図８及び図３０に示し
た画素も、本実施例で示した作製方法を用いて作製することが可能である。
【００９５】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表さ
れるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる
基板９００を用いる。なお、基板９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラ
スチック基板を用いてもよい。
【００９６】
次いで、図９（Ａ）に示すように、基板９００上に酸化珪素膜、窒化珪素膜または酸化
窒化珪素膜などの絶縁膜から成る下地膜９０１を形成する。本実施例では下地膜９０１と
して２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても
良い。下地膜９０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及び
Ｎ2Ｏを反応ガスとして成膜される酸化窒化珪素膜９０１ａを１０〜２００ｎｍ（好まし
くは５０〜１００ｎｍ）形成する。
本実施例では、膜厚５０ｎｍの酸化窒化珪素膜９０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７
％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜９０１のニ層目としては、プ
ラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜
９０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さに積層形成する。
本実施例では、膜厚１００ｎｍの酸化窒化珪素膜９０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５
９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００９７】
次いで、下地膜９０１上に半導体層９０２〜９０５を形成する。半導体層９０２〜９０
５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプ
ラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化
法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜
を所望の形状にパターニングして形成する。
この半導体層９０２〜９０５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚
さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）また
はシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形
成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜
した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素
化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、こ
の結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層９
０２〜９０５を形成した。
【００９８】
また、半導体層９０２〜９０５を形成した後、ＴＦＴのしきい値を制御するために、半
導体層９０２〜９０５に微量な不純物元素（ボロンまたはリン）をドーピングしてもよい
。
【００９９】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連
続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる
。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣
選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚと
し、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍ
Ｊ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス
発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃ
ｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μ
ｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の
線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【０１００】
次いで、半導体層９０２〜９０５を覆うゲート絶縁膜９０６を形成する。ゲート絶縁膜
９０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素
を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿
論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単
層または積層構造として用いても良い。
【０１０１】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho
siliｃate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周
波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することが
できる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニール
によりゲート絶縁膜として良好な特性を得ることができる。
【０１０２】
そして、ゲート絶縁膜９０６上にゲート電極を形成するための耐熱性導電層９０７を２
００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成する。耐熱性導電層９
０７は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前
記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性
導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する
不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とする
と良い。本実施例ではＷ膜を３００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとして
スパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で
形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図
る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を
大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９
９．９９９９％または純度９９．９９％のＷターゲットを用い、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０
μΩｃｍを実現することができる。
【０１０３】
一方、耐熱性導電層９０７にＴａ膜を用いる場合には、同様にスパッタ法で形成するこ
とが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適
量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用すること
ができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不
向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形
成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層９０７の下
に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時
に、耐熱性導電層９０７が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜
９０６に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層９０７は抵抗率
を１０〜５０μΩｃｍの範囲ですることが好ましい。
【０１０４】
次に、フォトリソグラフィーの技術を使用してレジストによるマスク９０８を形成する
。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エ
ッチング用ガスにＣｌ2とＣＦ4を用い、１Ｐａの圧力で３．２Ｗ／ｃｍ2のＲＦ（１３.５
６ＭＨｚ）電力を投入してプラズマを形成して行う。
基板側（試料ステージ）にも２２４ｍＷ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）電力を投入し
、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング
速度は約１００ｎｍ／ｍｉｎである。第１のエッチング処理はこのエッチング速度を基に
Ｗ膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を２０％増加
させた時間をエッチング時間とした。
【０１０５】
第１のエッチング処理により第１のテーパー形状を有する導電層９０９〜９１３が形成
される。導電層９０９〜９１３のテーパー部の角度は１５〜３０°となるように形成され
る。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン
膜（ゲート絶縁膜９０６）の選択比は２〜４（代表的には３）であるので、オーバーエッ
チング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングさ
れる。（図９（Ｂ））
【０１０６】
そして、第１のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。こ
こでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマ
スク９０８をそのまま残し、第１のテーパー形状を有する導電層９０９〜９１３をマスク
として自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与
する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜９０６とを通して
、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×
１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与
する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物
領域９１４〜９１７には１×１０20〜１×１０21atoｍiｃ／ｃｍ3の濃度範囲でｎ型を付
与する不純物元素が添加される。（図９（Ｃ））
【０１０７】
この工程において、ドーピングの条件によっては、不純物が第１の形状の導電層９０９
〜９１３の下に回りこみ、第１の不純物領域９１４〜９１７が第１の形状の導電層９０９
〜９１３と重なることも起こりうる。
【０１０８】
次に、図９（Ｄ）に示すように第２のエッチング処理を行う。エッチング処理も同様に
ＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、Ｒ
Ｆ電力３．２Ｗ／ｃｍ2(１３.５６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ2(１３.５６Ｍ
Ｈｚ)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する
導電層９１８〜９２２が形成される。その端部にはテーパー部が形成され、該端部から内
側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較し
て基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テー
パー部の角度は３０〜６０°となる。マスク９０８はエッチングされて端部が削れ、マス
ク９２３となる。また、図９（Ｄ）の工程において、ゲート絶縁膜９０６の表面が４０ｎ
ｍ程度エッチングされる。
【０１０９】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与す
る不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０
13／ｃｍ2のドーズ量で行い、不純物濃度が大きくなった第１の不純物領域９２４〜９２
７と、前記第１の不純物領域９２４〜９２７に接する第２の不純物領域９２８〜９３１と
を形成する。この工程において、ドーピングの条件によっては、不純物が第２の形状の導
電層９１８〜９２２の下に回りこみ、第２の不純物領域９２８〜９３１が第２の形状の導
電層９１８〜９２２と重なることも起こりうる。第２の不純物領域における不純物濃度は
、１×１０16〜１×１０18ａｔｏｍｓ／ｃｍ3となるようにする。（図１０（Ａ））
【０１１０】
そして、（図１０（Ｂ））に示すように、ｐチャネル型ＴＦＴを形成する半導体層９０
２、９０５に一導電型とは逆の導電型の不純物領域９３３（９３３ａ、９３３ｂ）及び９
３４（９３４ａ、９３４ｂ）を形成する。この場合も第２の形状の導電層９１８、９２１
、９２２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を
形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層９０３、９０４は、レジス
トのマスク９３２を形成し全面を被覆しておく。ここで形成される不純物領域９３３、９
３４はジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法で形成する。不純物領域９３３、９３４のｐ型を付与する不純物
元素の濃度は、２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるようにする。
【０１１１】
しかしながら、この不純物領域９３３、９３４は詳細にはｎ型を付与する不純物元素を
含有する２つの領域に分けて見ることができる。第３の不純物領域９３３ａ、９３４ａは
１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度でｎ型を付与する不純物元素を含み、
第４の不純物領域９３３ｂ、９３４ｂは１×１０17〜１×１０20ａｔｏｍｓ／ｃｍ3の濃
度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域９３３ｂ、９
３４ｂのｐ型を付与する不純物元素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以上となるよ
うにし、第３の不純物領域９３３ａ、９３４ａにおいては、ｐ型を付与する不純物元素の
濃度をｎ型を付与する不純物元素の濃度の１．５から３倍となるようにすることにより、
第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する
ために何ら問題は生じない。
【０１１２】
その後、図１０（Ｃ）に示すように、第２の形状を有する導電層９１８〜９２２および
ゲート絶縁膜９０６上に第１の層間絶縁膜９３７を形成する。第１の層間絶縁膜９３７は
酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁膜９３７は無機絶縁物材料から形
成する。第１の層間絶縁膜９３７の膜厚は１００〜２００nmとする。第１の層間絶縁膜９
３７として酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混
合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電
力密度０．５〜０．８W/cm2で放電させて形成することができる。また、第１の層間絶縁
膜９３７として酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2
Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、
基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成
することができる。また、第１の層間絶縁膜９３７としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製
される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣ
ＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【０１１３】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化す
る工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に
、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒
素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施
例では５５０℃で４時間の熱処理を行った。また、基板９００に耐熱温度が低いプラスチ
ック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【０１１４】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で
、３００〜４５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。
この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリン
グボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。いずれにしても、半導体層９０２〜９０
５中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０
．１atomic％程度付与すれば良い。
【０１１５】
そして、有機絶縁物材料からなる第２の層間絶縁膜９３９を１．０〜２．０μｍの平均
膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で
焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化
剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６
０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成するこ
とができる。
【０１１６】
このように、第２の層間絶縁膜９３９を有機絶縁物材料で形成することにより、表面を
良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生
容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化
シリコン膜などと組み合わせて用いると良い。
【０１１７】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソ
ース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コ
ンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、
Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜９３９をまずエッチ
ングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜９３７をエ
ッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ3
に切り替えて第３の形状のゲート絶縁膜９０６をエッチングすることによりコンタクトホ
ールを形成することができる。
【０１１８】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし
、その後エッチングすることで、不純物領域に達する接続配線９４０〜９４７を形成する
。図示していないが、本実施例ではこの接続配線を、膜厚５０ｎｍのＴｉ膜と、膜厚５０
０ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０１１９】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすること
によって画素電極９４８を形成する（図１１（Ａ））。なお、本実施例では、透明電極と
して酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。
【０１２０】
また、画素電極９４８は、接続配線９４６と接して重ねて形成することによってトラン
ジスタＴｒ２のドレイン領域と電気的な接続が形成される。
【０１２１】
図１２に、図１１（Ａ）の工程まで終了した時点での、画素の上面図を示す。
なお、配線の位置や半導体層の位置を明確にするために、絶縁膜や層間絶縁膜は省略した
。図１２のＡ−Ａ’における断面図が、図１１（Ａ）のＡ−Ａ’に示した部分に相当する
。
【０１２２】
図１３に、図１２のＢ−Ｂ’における断面図を示す。トランジスタＴｒ４は、走査線９
７４の一部であるゲート電極９７５を有しており、ゲート電極９７５はトランジスタＴｒ
５のゲート電極９２０とも接続されている。また、トランジスタＴｒ４の半導体層の不純
物領域９７７は、一方は信号線Ｓｉとして機能する接続配線９４２に接続され、もう一方
は、接続配線９７１に接続されている。
【０１２３】
トランジスタＴｒ１は、ゲート電極９７６を有しており、ゲート電極９７６はトランジ
スタＴｒ２のゲート電極９２２とも接続されている。また、トランジスタＴｒ１の半導体
層の不純物領域９７８は、一方は接続配線９７１に接続され、もう一方は、電源線Ｖｉと
して機能する接続配線９４３に接続されている。
【０１２４】
接続配線９４３は、トランジスタＴｒ２とトランジスタＴｒ３の共通の不純物領域９３
４ａと、トランジスタＴｒ２のゲート電極９２２とに接続されている。
【０１２５】
また、９７０は保持容量であり、半導体層９７２と、ゲート絶縁膜９０６と、容量配線
９７３を有している。半導体層９７２が有する不純物領域９７９は、電源線として機能す
る接続配線９４７に接続されている。
【０１２６】
次に、図１１（Ｂ）に示すように、画素電極９４８に対応する位置に開口部を有する第
３の層間絶縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁性を有していて、バン
クとして機能し、隣接する画素の有機発光層を分離する役割を有している。本実施例では
レジストを用いて第３の層間絶縁膜９４９を形成する。
【０１２７】
本実施例では、第３の層間絶縁膜９４９の厚さを１μｍ程度とし、開口部は画素電極９
４８に近くなればなるほど広くなる、所謂逆テーパー状になるように形成する。これはレ
ジストを成膜した後、開口部を形成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することによって形成される。
【０１２８】
本実施例のように、第３の層間絶縁膜９４９を逆テーパー状にすることで、後の工程に
おいて有機発光層を成膜した時に、隣り合う画素同士で有機発光層が分断されるため、有
機発光層と、第３の層間絶縁膜９４９の熱膨張係数が異なっていても、有機発光層がひび
割れたり、剥離したりするのを抑えることができる。
【０１２９】
なお、本実施例においては、第３の層間絶縁膜としてレジストでなる膜を用いているが
、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）
、酸化珪素膜等を用いることもできる。第３の層間絶縁膜９４９は絶縁性を有する物質で
あれば、有機物と無機物のどちらでも良い。
【０１３０】
次に、有機発光層９５０を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極
）９５１および保護電極９５２を形成する。このとき有機発光層９５０及び陰極９５１を
形成するに先立って画素電極９４８に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、公知
の他の材料であっても良い。
【０１３１】
なお、有機発光層９５０としては、公知の材料を用いることができる。本実施例では正
孔輸送層（Hole transporting layer）及び発光層（Emitting layer）
でなる２層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のい
ずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そ
のいずれの構成を用いても構わない。
【０１３２】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また
、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰ
ＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０１３３】
また、保護電極９５２でも有機発光層９５０を水分や酸素から保護することは可能であ
るが、さらに好ましくは保護膜９５３を設けると良い。本実施例では保護膜９５３として
３００ｎｍ厚の窒化珪素膜を設ける。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０１３４】
また、保護電極９５２は陰極９５１の劣化を防ぐために設けられ、アルミニウムを主成
分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層９５０、陰
極９５１は非常に水分に弱いので、保護電極９５２までを大気解放しないで連続的に形成
し、外気から有機発光層を保護することが望ましい。
【０１３５】
なお、有機発光層９５０の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、
陰極９５１の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１３６】
こうして図１１（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極９４８
、有機発光層９５０、陰極９５１の重なっている部分９５４がＯＬＥＤに相当する。
【０１３７】
ｐチャネル型ＴＦＴ９６０及びｎチャネル型ＴＦＴ９６１は駆動回路が有するＴＦＴで
あり、ＣＭＯＳを形成している。トランジスタＴｒ２及びトランジスタＴｒ５は画素部が
有するＴＦＴであり、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成すること
ができる。
【０１３８】
なお、ＯＬＥＤを用いた発光装置の場合、駆動回路の電源の電圧が５〜６Ｖ程度、最大
でも１０Ｖ程度で十分なので、ＴＦＴにおいてホットエレクトロンによる劣化があまり問
題にならない。また駆動回路を高速で動作させる必要があるので、ＴＦＴのゲート容量は
小さいほうが好ましい。よって、本実施例のように、ＯＬＥＤを用いた発光装置の駆動回
路では、ＴＦＴの半導体層が有する第２の不純物領域９２９と、第４の不純物領域９３３
ｂとが、それぞれゲート電極９１８、９１９と重ならない構成にするのが好ましい。
【０１３９】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。
本発明の発光装置は公知の方法を用いて作成することが可能である。
【実施例２】
【０１４０】
本実施例では、実施例１とは異なる発光装置の作製方法について説明する。
【０１４１】
第２の層間絶縁膜９３９を形成するまでの工程は、実施例５と同じである。図１４（Ａ
）に示すように、第２の層間絶縁膜９３９を形成した後、第２の層間絶縁膜９３９に接す
るように、パッシベーション膜９３９を形成する。
【０１４２】
パッシベーション膜９３９は、第２の層間絶縁膜９３９に含まれる水分が、画素電極９
４８や、第３の層間絶縁膜９８２を介して、有機発光層９５０に入るのを防ぐのに効果的
である。第２の層間絶縁膜９３９が有機樹脂材料を有している場合、有機樹脂材料は水分
を多く含むため、パッシベーション膜９３９を設けることは特に有効である。
【０１４３】
本実施例では、パッシベーション膜９３９として、窒化珪素膜を用いた。
【０１４４】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソ
ース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コ
ンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、
Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜９３９をまずエッチ
ングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜９３７をエ
ッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ3
に切り替えて第３の形状のゲート絶縁膜９０６をエッチングすることによりコンタクトホ
ールを形成することができる。
【０１４５】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし
、その後エッチングすることで、接続配線９４０〜９４７を形成する。
図示していないが、本実施例ではこの配線を、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍ
の合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０１４６】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすること
によって画素電極９４８を形成する（図１４（Ａ））。なお、本実施例では、透明電極と
して酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。
【０１４７】
また、画素電極９４８は、接続配線９４６と接して重ねて形成することによってトラン
ジスタＴｒ２のドレイン領域と電気的な接続が形成される。
【０１４８】
次に、図１４（Ｂ）に示すように、画素電極９４８に対応する位置に開口部を有する第
３の層間絶縁膜９８２を形成する。本実施例では、開口部を形成する際、ウエットエッチ
ング法を用いることでテーパー形状の側壁とした。実施例１に示した場合と異なり、第３
の層間絶縁膜９８２上に形成される有機発光層は分断されないため、開口部の側壁が十分
になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため、
注意が必要である。
【０１４９】
なお、本実施例においては、第３の層間絶縁膜９８２として酸化珪素でなる膜を用いて
いるが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブ
テン）といった有機樹脂膜を用いることもできる。
【０１５０】
そして、第３の層間絶縁膜９８２上に有機発光層９５０を形成する前に、第３の層間絶
縁膜９８２の表面にアルゴンを用いたプラズマ処理を施し、第３の層間絶縁膜９８２の表
面を緻密化しておくのが好ましい。上記構成によって、第３の層間絶縁膜９８２から有機
発光層９５０に水分が入るのを防ぐことができる。
【０１５１】
次に、有機発光層９５０を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極
）９５１および保護電極９５２を形成する。このとき有機発光層９５０及び陰極９５１を
形成するに先立って画素電極９４８に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、公知
の他の材料であっても良い。
【０１５２】
なお、有機発光層９５０としては、公知の材料を用いることができる。本実施例では正
孔輸送層（Hole transporting layer）及び発光層（Emitting layer）
でなる２層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のい
ずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そ
のいずれの構成を用いても構わない。
【０１５３】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また
、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰ
ＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０１５４】
また、保護電極９５２でも有機発光層９５０を水分や酸素から保護することは可能であ
るが、さらに好ましくは保護膜９５３を設けると良い。本実施例では保護膜９５３として
３００ｎｍ厚の窒化珪素膜を設ける。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０１５５】
また、保護電極９５２は陰極９５１の劣化を防ぐために設けられ、アルミニウムを主成
分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層９５０、陰
極９５１は非常に水分に弱いので、保護電極９５２までを大気解放しないで連続的に形成
し、外気から有機発光層を保護することが望ましい。
【０１５６】
なお、有機発光層９５０の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、
陰極９５１の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１５７】
こうして図１４（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極９４８
、有機発光層９５０、陰極９５１の重なっている部分９５４がＯＬＥＤに相当する。
【０１５８】
ｐチャネル型ＴＦＴ９６０及びｎチャネル型ＴＦＴ９６１は駆動回路が有するＴＦＴで
あり、ＣＭＯＳを形成している。トランジスタＴｒ２、Ｔｒ３、Ｔｒ５は画素部が有する
ＴＦＴであり、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成することができ
る。
【０１５９】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。
本発明の発光装置は公知の方法を用いて作成することが可能である。
【実施例３】
【０１６０】
本実施例では、図７に示した画素の上面図について説明する。図１５に本実施例の画素
の上面図を示す。なお、層間絶縁膜やゲート絶縁膜などの各種絶縁膜は、配線や半導体層
の位置を明確にするために省略した。また、同じ層に形成される配線は同じハッチで示す
。さらに、図１５は、画素電極を形成した後で、なおかつ有機発光層を形成する前の画素
の上面図に相当する。
【０１６１】
図１５に示す画素は、走査線２１１と、信号線２１０と、電源線２１７を１つづつ有し
ている。そして、走査線２１１の一部２１２、２１３は、それぞれトランジスタＴｒ４と
、トランジスタＴｒ５のゲート電極に相当する。
【０１６２】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線２１０に接続されて
おり、もう一方は接続配線２１５を介してトランジスタＴｒ１のドレイン領域に接続され
ている。また、トランジスタＴｒ５のソース領域とドレイン領域は、一方は接続配線２１
５を介してトランジスタＴｒ１のドレイン領域に接続されており、もう一方は接続配線２
１４を介して容量配線２１６に接続されている。
【０１６３】
トランジスタＴｒ１のゲート電極２１９及びトランジスタＴｒ２のゲート電極２２０は
互いに接続されている。そしてトランジスタＴｒ１及びＴｒ２のゲート電極２１９及び２
２０は、接続配線２２１を介して、トランジスタＴｒ２のドレイン領域に接続されている
。
【０１６４】
トランジスタＴｒ１のソース領域は電源線２１７に接続されている。また、トランジス
タＴｒ２のソース領域は電源線２１７に接続されている。
【０１６５】
容量配線２１６の一部２１８は、トランジスタＴｒ３のゲート電極に相当する。トラン
ジスタＴｒ３のソース領域とドレイン領域は、一方はトランジスタＴｒ２のドレイン領域
に、もう一方は接続配線２２２を介して画素電極２２３に接続されている。
【０１６６】
２２４は保持容量を形成するための活性層であり、保持容量を形成するための活性層２
２４上には、ゲート絶縁膜（図示せず）を間に挟んで容量配線２１６が形成されている。
この、保持容量を形成するための活性層２１９と、ゲート絶縁膜と、容量配線２１６が重
なっている部分が、保持容量２０５に相当する。なお、容量配線２１６上には、間に層間
絶縁膜（図示せず）を挟んで、電源線２１７が形成されている。この容量配線２１６と、
層間絶縁膜と、電源線２１７が重なる部分に形成される容量を保持容量２０５として用い
ても良い。
【０１６７】
この電源線２１７の上を、各画素を区切る隔壁（バンク）の下に形成することによって
、開口率を落とすことなく保持容量および電源線を形成することができる。
【０１６８】
本実施例で示した画素の上面図は、本発明の構成のほんの一例に過ぎず、図７に示した
画素の上面図は、本実施例で示した構成に限定されない。なお本実施例は、実施例１また
は２と自由に組み合わせて実施することが可能である。
【実施例４】
【０１６９】
本実施例では、図８に示した画素の上面図について説明する。図１６に本実施例の画素
の上面図を示す。なお、層間絶縁膜やゲート絶縁膜などの各種絶縁膜は、配線や半導体層
の位置を明確にするために省略した。また、同じ層に形成される配線は同じハッチで示す
。さらに、図１６は、画素電極を形成した後で、なおかつ有機発光層を形成する前の画素
の上面図に相当する。
【０１７０】
図１６に示す画素は、走査線３１１と、信号線３１０と、電源線３１７を１つづつ有し
ている。そして、走査線３１１の一部３１２、３１３は、それぞれトランジスタＴｒ４と
、トランジスタＴｒ５のゲート電極に相当する。
【０１７１】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線３１０に接続されて
おり、もう一方は接続配線３１５を介して、容量配線３１６に接続されている。また、ト
ランジスタＴｒ５のソース領域とドレイン領域は、一方は接続配線３１４を介してトラン
ジスタＴｒ１のドレイン領域に接続されており、もう一方は接続配線３１５を介して、容
量配線３１６に接続されている。
【０１７２】
トランジスタＴｒ１のゲート電極３１９及びトランジスタＴｒ２のゲート電極３２０は
互いに接続されている。そしてトランジスタＴｒ１及びＴｒ２のゲート電極３１９及び３
２０は、接続配線３２１を介して、トランジスタＴｒ２のドレイン領域に接続されている
。
【０１７３】
トランジスタＴｒ１のソース領域は電源線３１７に接続されている。また、トランジス
タＴｒ２のソース領域は電源線３１７に接続されている。
【０１７４】
容量配線３１６の一部３１８は、トランジスタＴｒ３のゲート電極に相当する。トラン
ジスタＴｒ３のソース領域とドレイン領域は、一方はトランジスタＴｒ２のドレイン領域
に、もう一方は接続配線３２２を介して画素電極３２３に接続されている。
【０１７５】
３２４は保持容量を形成するための活性層であり、保持容量を形成するための活性層３
２４上には、ゲート絶縁膜（図示せず）を間に挟んで容量配線３１６が形成されている。
この、保持容量を形成するための活性層３１９と、ゲート絶縁膜と、容量配線３１６が重
なっている部分が、保持容量３０５に相当する。なお、容量配線３１６上には、間に層間
絶縁膜（図示せず）を挟んで、電源線３１７が形成されている。この容量配線３１６と、
層間絶縁膜と、電源線３１７が重なる部分に形成される容量を保持容量３０５として用い
ても良い。
【０１７６】
本実施例で示した画素の上面図は、本発明の構成のほんの一例に過ぎず、図８に示した
画素の上面図は、本実施例で示した構成に限定されない。なお本実施例は、実施例１また
は２と自由に組み合わせて実施することが可能である。
【実施例５】
【０１７７】
本実施例では、実施例１とは異なる構成の発光装置について説明する。
【０１７８】
図２７に、本実施例の発光装置の画素部の断面図を示す。図２７に示す発光装置は、赤
色用の画素（Ｒ用画素）８００ｒ、緑色用の画素（Ｇ用画素）８００ｇ、青色用の画素（
Ｂ用画素）８００ｂを有している。なお、本実施例の構成はカラー表示の発光装置だけで
はなく、モノクロの画像を表示するための発光装置にも用いることが可能である。
【０１７９】
各色の画素には、基板８３０上にトランジスタＴｒ２及びＴｒ３が形成されている。な
お本発明の発光装置では、各画素に少なくともトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔ
ｒ４、Ｔｒ５が形成されているが、図２７では特にトランジスタＴｒ２のみ示す。
【０１８０】
画素電極８０２ｒ、８０２ｇ、８０２ｂ（全てあわせて画素電極８０２とする）は、ゲ
ート絶縁膜８１１、層間絶縁膜８０７に形成されたコンタクトホールを介して、各トラン
ジスタＴｒ３のドレイン領域８０９ｒ、８０９ｇ、８０９ｂにそれぞれ接続されている。
【０１８１】
本実施例において画素電極は陰極であり、光は透過しない。本実施例ではＯＬＥＤの陰
極としてＭｇＡｇ電極を用いるが、公知の他の材料であっても良い。
【０１８２】
そして、画素電極８０２ｒ、８０２ｇ、８０２ｂ及び層間絶縁膜８０７を覆って、画素
電極８０２ｒ、８０２ｇ、８０２ｂと重なる位置に開口部８５０を有する層間絶縁膜８０
５が形成される。本実施例においては、層間絶縁膜８０５として酸化珪素でなる膜を用い
ているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）といった有機樹脂膜を用いることもできる。
【０１８３】
次に層間絶縁膜８０５の開口部において、画素電極８０２ｒ、８０２ｇ、８０２ｂと接
するように有機発光層８０３ｒ、８０３ｇ、８０３ｂ（全てあわせて有機発光層８０３と
する）を形成する。なおこのとき有機発光層８０３ｒ、８０３ｇ、８０３ｂはメタルマス
クを用いて、色毎に順に蒸着法を用いて形成する。そして各有機発光層８０３ｒ、８０３
ｇ、８０３ｂは、蒸着の際、第３の層間絶縁膜８０５の開口部以外の部分に多少回り込ん
で成膜されることも予想されるが、なるべく第３の層間絶縁膜８０５の開口部においての
み形成されるようにする。
【０１８４】
そして次に、蒸着法を用いて、層間絶縁膜８０５の開口部以外の部分に、金属を有する
導電層８０６を形成する。導電層８０６の材料としては、低い抵抗の金属であることが望
ましい。また、複数の層の導電層を積層して、１つの導電層として用いても良い。本実施
例では銅を用いるが、導電層８０６の材料はこれに限定されず、対向電極よりも抵抗が低
い公知の金属材料ならば用いることが可能である。本実施例では、導電層８０６を形成す
ることで、後に形成される対向電極の抵抗を低くすることができるので、基板の大型化に
適しているといえる。
【０１８５】
次に、有機発光層８０３ｒ、８０３ｇ、８０３ｂ及び導電層８０６を覆って、透明導電
膜からなる対向電極８０４を形成する。本実施例では、透明導電膜としてＩＴＯを用いる
。ＩＴＯは蒸着法を用いて形成することが可能である。本実施例では特にイオンプレーテ
ィング法を用いて形成する場合について説明する。
【０１８６】
イオンプレーティング法は、蒸着法に分類される気相表面処理技術の１つであり、何ら
かの方法で蒸発させた蒸着物質を、高周波プラズマあるいは真空放電でイオン化または励
起させ、蒸着させる基板に負電位を与えることで該イオンを加速し、基板に付着させる方
法である。
【０１８７】
イオンプレーティング法を用いて対向電極を形成する際の具体的な条件として、０．０
１〜１Ｐａの不活性ガス雰囲気下において、基板温度を１００〜３００℃に保って蒸着さ
せることが望ましい。そして７０％以上の焼結密度を有する蒸発源としてのＩＴＯを用い
ることが望ましい。なお、イオンプレーティング法を用いる際の最適な条件は、実施者が
適宜選択することができる。
【０１８８】
また高周波プラズマを用いて蒸着物質をイオン化または励起することで、より蒸着物質
のイオン化する率または励起する率を高めることができ、なおかつイオン化または励起さ
れた蒸着物質が高いエネルギー状態にあるので、速い蒸発速度を有したままで酸素との結
合を十分に行うことができる。このため、高速度で良質な膜の形成が可能である。
【０１８９】
本実施例では上記イオンプレーティング法を用い、透明導電膜からなる対向電極８０４
を８０〜１２０nmの厚さで形成した。本実施例では、透明電極として酸化インジウム・ス
ズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導
電膜を用いる。
【０１９０】
なお本実施例の対向電極の形成方法は、上述したイオンプレーティング法に限定されな
い。ただし、イオンプレーティング法を用いて形成された膜は密着性が高く、また比較的
低い温度でも結晶性の高いＩＴＯ膜を成膜することができるので、ＩＴＯの抵抗を低くす
ることができ、さらに比較的広い面積における均一な成膜が可能であり、基板の大型化に
適しているといえる。
【０１９１】
そして各画素において、Ｒ用ＯＬＥＤ８０１ｒ、Ｇ用ＯＬＥＤ８０１ｇ、Ｂ用ＯＬＥＤ
８０１ｂが完成する。各ＯＬＥＤは、画素電極８０２ｒ、８０２ｇ、８０２ｂと、有機発
光層８０３ｒ、８０３ｇ、８０３ｂと、対向電極８０４とをそれぞれ有している。
【０１９２】
図２８に、本実施例のトランジスタが形成された基板（素子基板）の上面図を示す。基
板８３０に、画素部８３１、走査線駆動回路８３２、信号線駆動回路８３３、端子８３４
が形成された状態を示している。端子８３４と各駆動回路、画素部に形成されている電源
線及び対向電極は、引き回し配線８３５で接続されている。
【０１９３】
また、必要に応じてＣＰＵ、メモリーなどを形成したＩＣチップがＣＯＧ（Chip on Gl
ass）法などにより素子基板に実装されていても良い。
【０１９４】
ＯＬＥＤは導電層８０６の間に形成され、その構造は図２９に示されている。
画素電極８０２は各画素に対応する電極であり、導電層８０６の間に形成されている。そ
の上層には有機化合物層８０３が導電層８０６の間に形成され、複数の画素電極８０２に
渡ってストライプ状に連続的に形成されている。
【０１９５】
対向電極８０４は、有機化合物層８０３及び導電層８０６の上層に形成され、かつ同様
に導電層８０６と接するように形成されている。
【０１９６】
引き回し配線８３５は走査線（図示せず）と同じ層に形成されており、導電層８０６と
は直接接触していない。そして引き回し配線８３５と対向電極８０４は重なっている部分
においてコンタクトを取っている。
【０１９７】
本実施例の構成は、実施例３または４と自由に組み合わせて実施することが可能である
。
【実施例６】
【０１９８】
本実施例では、本発明のデジタル駆動法で駆動する発光装置が有する駆動回路（信号線
駆動回路及び走査線駆動回路）の構成について説明する。
【０１９９】
図１７に信号線駆動回路６０１の構成をブロック図で示す。６０２はシフトレジスタ、
６０３は記憶回路Ａ、６０４は記憶回路Ｂ、６０５は定電流回路である。
【０２００】
シフトレジスタ６０２にはクロック信号ＣＬＫと、スタートパルス信号ＳＰが入力され
ている。また記憶回路Ａ６０２にはデジタルビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ
Ｓｉｇｎａｌｓ）が入力されており、記憶回路Ｂ６０３にはラッチ信号（Ｌａｔｃｈ Ｓ
ｉｇｎａｌｓ）が入力されている。定電流回路６０４から出力される一定の信号電流Ｉｃ
は信号線へ入力される。
【０２０１】
図１８に信号線駆動回路６０１のより詳しい構成を示す。
【０２０２】
シフトレジスタ６０２に所定の配線からクロック信号ＣＬＫとスタートパルス信号ＳＰ
とが入力されることによって、タイミング信号が生成される。タイミング信号は記憶回路
Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）にそれぞれ入力される
。なおこのときシフトレジスタ６０２において生成されたタイミング信号を、バッファ等
で緩衝増幅してから、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）にそれぞれ入力するような構成にしても良い。
【０２０３】
記憶回路Ａ６０３にタイミング信号が入力されると、該タイミング信号に同期して、ビ
デオ信号線６１０に入力される１ビット分のデジタルビデオ信号が、順に複数のラッチＡ
（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）のそれぞれに書き込まれ、保持される。
【０２０４】
なお、本実施例では記憶回路Ａ６０３にデジタルビデオ信号を取り込む際に、記憶回路
Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴＡ＿ｘ）に、順にデジタルビデ
オ信号を入力しているが、本発明はこの構成に限定されない。
記憶回路Ａ６０３が有する複数のステージのラッチをいくつかのグループに分け、各グル
ープごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても
良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチ
をグループに分けた場合、４分割で分割駆動すると言う。
【０２０５】
記憶回路Ａ６０３の全てのステージのラッチへの、デジタルビデオ信号の書き込みが一
通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期
間が加えられた期間をライン期間に含むことがある。
【０２０６】
１ライン期間が終了すると、記憶回路Ｂ６０４が有する複数のラッチＢ（ＬＡＴＢ＿１
〜ＬＡＴＢ＿ｘ）に、ラッチ信号線６０９を介してラッチシグナル（Latch Signal）が供
給される。この瞬間、記憶回路Ａ６０３が有する複数のラッチＡ（ＬＡＴＡ＿１〜ＬＡＴ
Ａ＿ｘ）に保持されているデジタルビデオ信号は、記憶回路Ｂ６０４が有する複数のラッ
チＢ（ＬＡＴＢ＿１〜ＬＡＴＢ＿ｘ）に一斉に書き込まれ、保持される。
【０２０７】
デジタルビデオ信号を記憶回路Ｂ６０４に送出し終えた記憶回路Ａ６０３には、シフト
レジスタ６０２からのタイミング信号に基づき、次の１ビット分のデジタルビデオ信号の
書き込みが順次行われる。
【０２０８】
この２順目の１ライン期間中には、記憶回路Ｂ６０４に書き込まれ、保持されているデ
ジタルビデオ信号が定電流回路６０５に入力される。
【０２０９】
定電流回路６０５は複数の電流設定回路（Ｃ１〜Ｃｘ）を有している。電流設定回路（
Ｃ１〜Ｃｘ）のそれぞれにデジタルビデオ信号が入力されると、該デジタルビデオ信号が
有する１または０の情報によって、信号線に一定の電流Ｉｃが流れるか、または信号線に
電源線Ｖ１〜Ｖｘの電位が与えられるか、いずれか一方が選択される。
【０２１０】
図１９に電流設定回路Ｃ１の具体的な構成の一例を示す。なお電流設定回路Ｃ２〜Ｃｘ
も同じ構成を有する。
【０２１１】
電流設定回路Ｃ１は定電流源６３１と、４つのトランスミッションゲートＳＷ１〜ＳＷ
４と、２つのインバーターＩｎｂ１、Ｉｎｂ２とを有している。なお、定電流源６３１が
有するトランジスタ６５０の極性は、画素が有するトランジスタＴｒ１及びＴｒ２の極性
と同じである。
【０２１２】
記憶回路Ｂ６０４が有するＬＡＴＢ＿１から出力されたデジタルビデオ信号によって、
ＳＷ１〜ＳＷ４のスイッチングが制御される。なおＳＷ１及びＳＷ３に入力されるデジタ
ルビデオ信号と、ＳＷ２及びＳＷ４に入力されるデジタルビデオ信号は、Ｉｎｂ１、Ｉｎ
ｂ２によって反転している。そのためＳＷ１及びＳＷ３がオンのときはＳＷ２及びＳＷ４
はオフ、ＳＷ１及びＳＷ３がオフのときはＳＷ２及びＳＷ４はオンとなっている。
【０２１３】
ＳＷ１及びＳＷ３がオンのとき、定電流源６３１から０ではない所定の値の電流Ｉｃが
ＳＷ１及びＳＷ３を介して信号線Ｓ１に入力される。
【０２１４】
逆にＳＷ２及びＳＷ４がオンのときは、定電流源６３１からの電流ＩｃはＳＷ２を介し
てグラウンドに落とされる。またＳＷ４を介して電源線Ｖ１〜Ｖｘの電源電位が信号線Ｓ
１に与えられ、Ｉｃ≒０となる。
【０２１５】
再び図１８を参照して、前記の動作が、１ライン期間内に、定電流回路６０５が有する
全ての電流設定回路（Ｃ１〜Ｃｘ）において同時に行われる。よって、デジタルビデオ信
号により、全ての信号線に入力される信号電流Ｉｃの値が選択される。
【０２１６】
次に、走査線駆動回路の構成について説明する。
【０２１７】
図２０は走査線駆動回路６４１の構成を示すブロック図である。
【０２１８】
走査線駆動回路６４１は、それぞれシフトレジスタ６４２、バッファ６４３を有してい
る。また場合によってはレベルシフタを有していても良い。
【０２１９】
走査線駆動回路６４１において、シフトレジスタ６４２にクロックＣＬＫ及びスタート
パルス信号ＳＰが入力されることによって、タイミング信号が生成される。生成されたタ
イミング信号はバッファ６４３において緩衝増幅され、対応する走査線に供給される。
【０２２０】
走査線には、１ライン分の画素の第１スイッチング用トランジスタ及び第２スイッチン
グ用トランジスタのゲート電極が接続されている。そして、１ライン分の画素の第１スイ
ッチング用トランジスタ及び第２スイッチング用トランジスタを一斉にＯＮにしなくては
ならないので、バッファ６４３は大きな電流を流すことが可能なものが用いられる。
【０２２１】
本発明において用いられる駆動回路は、本実施例で示した構成に限定されない。さらに
、本実施例で示した定電流回路は、図１９に示した構成に限定されない。本発明で用いら
れる定電流回路は、信号電流Ｉｃが取りうる２値のいずれか一方をデジタルビデオ信号に
よって選択し、選択された値を有する信号電流を信号線に流すことができれば、どのよう
な構成を有していても良い。
【０２２２】
本実施例の構成は、実施例１〜５と自由に組み合わせて実施することが可能である。
【実施例７】
【０２２３】
本実施例では、ｎビットのデジタルビデオ信号に対応した本発明の発光装置の駆動法に
おいて、サブフレーム期間ＳＦ１〜ＳＦｎの出現する順序について説明する。
【０２２４】
図２１に１フレーム期間において、ｎ個の書き込み期間（Ｔａ１〜Ｔａｎ）とｎ個の表
示期間（Ｔｄ１〜Ｔｄｎ）とが出現するタイミングを示す。横軸は時間を示しており、縦
軸は画素が有する走査線の位置を示している。各画素の詳しい動作については実施の形態
を参照すれば良いので、ここでは省略する。
【０２２５】
本実施例の駆動方法では、１フレーム期間中で１番長い表示期間を有するサブフレーム
期間（本実施例ではＳＦｎ）を、１フレーム期間の最初及び最後に設けない。言い換える
と、１フレーム期間中で１番長い表示期間を有するサブフレーム期間の前後に、同じフレ
ーム期間に含まれる他のサブフレーム期間が出現するような構成にしている。
【０２２６】
上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間同士で発光
する表示期間が隣接することによって起きていた表示むらを、人間の目に認識されずらく
することができる。
【０２２７】
なお本実施例の構成はｎ≧３の場合において有効である。また、本実施例は実施例１〜
実施例６と自由に組み合わせて実施することが可能である。
【実施例８】
【０２２８】
本実施例では、本発明の発光装置を６ビットのデジタルビデオ信号を用いて駆動させる
例について説明する。
【０２２９】
図２２に、１フレーム期間において、６個の書き込み期間（Ｔａ１〜Ｔａ６）
と６個の表示期間（Ｔｄ１〜Ｔｄ６）とが出現するタイミングを示す。横軸は時間を示し
ており、縦軸は画素が有する走査線の位置を示している。各画素の詳しい動作については
実施の形態を参照すれば良いので、ここでは省略する。
【０２３０】
６ビットのデジタルビデオ信号を用いた駆動する場合、１フレーム期間内に少なくとも
６つのサブフレーム期間ＳＦ１〜ＳＦ６が設けられる。
【０２３１】
サブフレーム期間ＳＦ１〜ＳＦ６は、６ビットのデジタル信号の各ビットに対応してい
る。そしてサブフレーム期間ＳＦ１〜ＳＦ６は、６個の書き込み期間（Ｔａ１〜Ｔａ６）
と、６個の表示期間（Ｔｄ１〜Ｔｄ６）とを有している。
【０２３２】
ｍ（ｍは１〜６の任意の数）ビット目に対応している書き込み期間Ｔａｍと表示期間Ｔ
ｄｍとを有するサブフレーム期間はＳＦｍとなる。書き込み期間Ｔａｍの次には、同じビ
ット数に対応する表示期間、この場合Ｔｄｍが出現する。
【０２３３】
１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄとが繰り返し出現することで、１
つの画像を表示することが可能である。
【０２３４】
表示期間ＳＦ１〜ＳＦ６の長さは、ＳＦ１：ＳＦ２：…：ＳＦ６＝２0：２1：…：２5
を満たす。
【０２３５】
本発明の駆動方法では、１フレーム期間中における発光する表示期間の長さの和を制御
することで、階調を表示する。
【０２３６】
なお本実施例の構成は、実施例１〜７と自由に組み合わせて実施することが可能である
。
【実施例９】
【０２３７】
本実施例では、ｎビットのデジタルビデオ信号を用いた、図６、図２１とは異なる駆動
方法の一例について説明する。
【０２３８】
図２３に、１フレーム期間において、ｎ＋１個の書き込み期間（Ｔａ１〜Ｔａ（ｎ＋１
））とｎ＋１個の表示期間（Ｔｄ１〜Ｔｄ（ｎ＋１））とが出現するタイミングを示す。
横軸は時間を示しており、縦軸は画素が有する走査線の位置を示している。各画素の詳し
い動作については実施の形態を参照すれば良いので、ここでは省略する。
【０２３９】
本実施例ではｎビットのデジタルビデオ信号に対応して、１フレーム期間内にｎ＋１の
サブフレーム期間ＳＦ１〜ＳＦｎ＋１が設けられる。そしてサブフレーム期間ＳＦ１〜Ｓ
Ｆｎ＋１は、ｎ＋１個の書き込み期間（Ｔａ１〜Ｔａ（ｎ＋１））と、ｎ＋１個の表示期
間（Ｔｄ１〜Ｔｄ（ｎ＋１））とを有している。
【０２４０】
書き込み期間Ｔａｍ（ｍは１〜ｎ＋１の任意の数）と表示期間Ｔｄｍとを有するサブフ
レーム期間はＳＦｍとなる。書き込み期間Ｔａｍの次には、同じビット数に対応する表示
期間、この場合Ｔｄｍが出現する。
【０２４１】
サブフレーム期間ＳＦ１〜ＳＦｎ−１は、１〜（ｎ−１）ビットのデジタル信号の各ビ
ットに対応している。サブフレーム期間ＳＦｎ及びＳＦ（ｎ＋１）はｎビット目のデジタ
ルビデオ信号に対応している。
【０２４２】
また本実施例では、同じビットのデジタルビデオ信号に対応するサブフレーム期間ＳＦ
ｎとＳＦ（ｎ＋１）は連続して出現しない。言い換えると、同じビットのデジタルビデオ
信号に対応するサブフレーム期間ＳＦｎとＳＦ（ｎ＋１）の間に、他のサブフレーム期間
が設けられている。
【０２４３】
１フレーム期間中に書き込み期間Ｔａと表示期間Ｔｄとが繰り返し出現することで、１
つの画像を表示することが可能である。
【０２４４】
表示期間ＳＦ１〜ＳＦｎ＋１の長さは、ＳＦ１：ＳＦ２：…：（ＳＦｎ＋ＳＦ（ｎ＋１
））＝２0：２1：…：２n-1を満たす。
【０２４５】
本発明の駆動方法では、１フレーム期間中における発光する表示期間の長さの和を制御
することで、階調を表示する。
【０２４６】
本実施例は上記構成によって、中間階調の表示を行ったときに、隣り合うフレーム期間
同士で発光する表示期間が隣接することによって起きていた表示むらを、図６及び図２１
の場合に比べて人間の目に認識されずらくすることができる。
【０２４７】
なお本実施例では、同じビットに対応するサブフレーム期間が２つある場合について説
明したが、本発明はこれに限定されない。１フレーム期間内に同じビットに対応するサブ
フレーム期間が３つ以上設けられていても良い。
【０２４８】
また、本実施例では最上位ビットのデジタルビデオ信号に対応するサブフレーム期間を
複数設けたが、本発明はこれに限定されない。最上位ビット以外のビットのデジタルビデ
オ信号に対応するサブフレーム期間を複数設けても良い。また、対応するサブフレーム期
間が複数設けられたビットは１つだけに限られず、いくつかのビットのそれぞれに複数の
サブフレーム期間が対応するような構成にしても良い。
【０２４９】
なお本実施例の構成はｎ≧２の場合において有効である。また、本実施例は実施例１〜
８と自由に組み合わせて実施することが可能である。
【実施例１０】
【０２５０】
本実施例では、アナログ駆動法で駆動する本発明の発光装置が有する信号線駆動回路の
構成について説明する。なお走査線駆動回路の構成は、実施例６において示した構成を用
いることができるので、ここでは説明を省略する。
【０２５１】
図３１（Ａ）に本実施例の信号線駆動回路４０１のブロック図を示す。４０２はシフト
レジスタ、４０３はバッファ、４０４はサンプリング回路、４０５は電流変換回路を示し
ている。
【０２５２】
シフトレジスタ４０２には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が
入力されている。シフトレジスタ４０２にクロック信号（ＣＬＫ）とスタートパルス信号
（ＳＰ）が入力されると、タイミング信号が生成される。
【０２５３】
生成されたタイミング信号は、バッファ４０３において増幅または緩衝増幅されて、サ
ンプリング回路４０４に入力される。なお、バッファの代わりにレベルシフタを設けて、
タイミング信号を増幅しても良い。また、バッファとレベルシフタを両方設けていても良
い。
【０２５４】
図３１（Ｂ）にサンプリング回路４０４、電流変換回路４０５の具体的な構成を示す。
なおサンプリング回路４０４は、端子４１０においてバッファ４０３と接続されている。
【０２５５】
サンプリング回路４０４には、複数のスイッチ４１１が設けられている。そしてサンプ
リング回路４０４には、ビデオ信号線４０６からアナログビデオ信号が入力されており、
スイッチ４１１はタイミング信号に同期して、該アナログビデオ信号をサンプリングし、
後段の電流変換回路４０５に入力する。なお図３１（Ｂ）では、電流変換回路４０５はサ
ンプリング回路４０４が有するスイッチ４１１の１つに接続されている電流変換回路だけ
を示しているが、各スイッチ４１１の後段に、図３１（Ｂ）に示したような電流変換回路
４０５が接続されているものとする。
【０２５６】
なお本実施例では、スイッチ４１１にトランジスタを１つだけ用いているが、スイッチ
４１１はタイミング信号に同期してアナログビデオ信号をサンプリングできるスイッチで
あれば良く、本実施例の構成に限定されない。
【０２５７】
サンプリングされたアナログビデオ信号は、電流変換回路４０５が有する電流出力回路
４１２に入力される。電流出力回路４１２は、入力されたビデオ信号の電圧に見合った値
の電流（信号電流）を出力する。なお図３１ではアンプ及びトランジスタを用いて電流出
力回路を形成しているが、本発明はこの構成に限定されず、入力された信号の電圧に見合
った値の電流を出力することができる回路であれば良い。
【０２５８】
該信号電流は、同じく電流変換回路４０５が有するリセット回路４１７に入力される。
リセット回路４０６は、２つのアナログスイッチ４１３、４１４と、インバーター４１６
と、電源４１５を有している。
【０２５９】
アナログスイッチ４１４にはリセット信号（Ｒｅｓ）が入力されており、アナログスイ
ッチ４１３には、インバーター４１６によって反転されたリセット信号（Ｒｅｓ）が入力
されている。そしてアナログスイッチ４１３とアナログスイッチ４１４は、反転したリセ
ット信号とリセット信号にそれぞれ同期して動作しており、一方がオンのとき片一方がオ
フになっている。
【０２６０】
そして、アナログスイッチ４１３がオンのときに信号電流は対応する信号線に入力され
る。逆に、アナログスイッチ４１４がオンのときに電源４１５の電位が信号線に与えられ
、信号線がリセットされる。なお、電源４１５の電位は、画素に設けられた電源線の電位
とほぼ同じ高さであることが望ましく、信号線がリセットされているときに信号線になが
れる電流が０に近ければ近いほど良い。
【０２６１】
なお信号線は、帰線期間中にリセットするのが望ましい。しかし、画像を表示している
期間以外であるならば、必要に応じて帰線期間以外の期間にリセットすることも可能であ
る。
【０２６２】
なお、本発明の発光装置を駆動する信号線駆動回路及び走査線駆動回路は、本実施例で
示す構成に限定されない。本実施例の構成は、実施例１〜実施例９に示した構成と自由に
組み合わせて実施することが可能である。
【実施例１１】
【０２６３】
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＯＬＥＤの低
消費電力化、長寿命化、および軽量化が可能になる。
【０２６４】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular S
ystems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２６５】
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０２６６】
【化１】
【０２６７】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forr
est, Nature 395 (1998) p.151.)
【０２６８】
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０２６９】
【化２】
【０２７０】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０２７１】
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０２７２】
【化３】
【０２７３】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０２７４】
なお、本実施例の構成は、実施例１〜実施例１０のいずれの構成とも自由に組み合わせ
て実施することが可能である。
【実施例１２】
【０２７５】
本実施例では、本発明を用いて発光装置を作製した例について、図２４を用いて説明す
る。
【０２７６】
図２４は、トランジスタが形成された素子基板をシーリング材によって封止することに
よって形成された発光装置の上面図であり、図２４（Ｂ）は、図２４（Ａ）のＡ−Ａ’に
おける断面図、図２４（Ｃ）は図２４（Ａ）のＢ−Ｂ’における断面図である。
【０２７７】
基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１及び
第２の走査線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられ
ている。また画素部４００２と、信号線駆動回路４００３と、第１及び第２の走査線駆動
回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４０
０２と、信号線駆動回路４００３と、第１及び第２の走査線駆動回路４００４ａ、ｂとは
、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０
で密封されている。
【０２７８】
また基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、第１
及び第２の走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図２４（Ｂ
）では代表的に、下地膜４０１０上に形成された、信号線駆動回路４００３に含まれる駆
動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示する）４２０
１及び画素部４００２に含まれる電流制御用ＴＦＴ（トランジスタＴｒ３）４２０２を図
示した。
【０２７９】
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴま
たはｎチャネル型ＴＦＴが用いられ、電流制御用ＴＦＴ４２０２には公知の方法で作製さ
れたｐチャネル型ＴＦＴが用いられる。また、画素部４００２には電流制御用ＴＦＴ４２
０２のゲートに接続された保持容量（図示せず）が設けられる。
【０２８０】
駆動ＴＦＴ４２０１及び電流制御用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４３
０１が形成され、その上に電流制御用ＴＦＴ４２０２のドレインと電気的に接続する画素
電極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導
電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化イ
ンジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いること
ができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２８１】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）
材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２８２】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２８３】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用
いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられ
ている。
【０２８４】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５
からなるＯＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３を覆うように、絶縁膜
４３０２上に保護膜４３０３が形成されている。保護膜４３０３は、ＯＬＥＤ４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
【０２８５】
４００５ａは電源供給線に接続された引き回し配線であり、電流制御用ＴＦＴ４２０２
のソース領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と
基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有す
るＦＰＣ用配線４３０１に電気的に接続される。
【０２８６】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラ
ミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プ
ラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａ
ｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用い
ることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟ん
だ構造のシートを用いることもできる。
【０２８７】
但し、ＯＬＥＤからの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
【０２８８】
また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒
素を用いた。
【０２８９】
また充填材４１０３を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しう
る物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００
７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８
によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されてい
る。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し
、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性
物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑
制できる。
【０２９０】
図２４（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４
００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２９１】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０２９２】
本実施例の構成は、実施例１〜実施例１１に示した構成と自由に組み合わせて実施する
ことが可能である。
【実施例１３】
【０２９３】
本実施例では、本発明の発光装置の画素の構成の、図２、図７及び図８とは異なる例に
ついて説明する。
【０２９４】
図３０（Ａ）に、本実施例の画素の構成を示す。図３０（Ａ）に示す画素７０１は、信
号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１つ
）、第２走査線Ｇｂｊ（Ｇｂ１〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのう
ちの１つ）を有している。なお、画素部に設けられる第１走査線と第２走査線の数は必ず
しも同じ数であるとは限らない。
【０２９５】
また画素７０１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、ト
ランジスタＴｒ６（消去用トランジスタまたは第６のトランジスタ）、ＯＬＥＤ７０４及
び保持容量７０５を少なくとも有している。
【０２９６】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に第１走査線Ｇａｊに接
続されている。
【０２９７】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のドレイン領域に接続されている。またトランジスタＴｒ５のソース
領域とドレイン領域は、一方は信号線Ｓｉに、もう一方はトランジスタＴｒ３のゲート電
極に接続されている。
【０２９８】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【０２９９】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【０３００】
トランジスタＴｒ６のゲート電極は、第２走査線Ｇｂｊに接続されている。また、トラ
ンジスタＴｒ６のソース領域とドレイン領域は、一方は電源線Ｖｉに接続されており、も
う一方は、トランジスタＴｒ１及びトランジスタＴｒ２のゲート電極に接続されている。
【０３０１】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ７０４が有する画素電極に接続されて
いる。また、電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極
の電位も、一定の高さに保たれている。
【０３０２】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【０３０３】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１、Ｔ
ｒ２及びＴｒ３はｎチャネル型トランジスタである。
【０３０４】
また、トランジスタＴｒ６は、ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０３０５】
保持容量７０５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量７０５はトランジスタＴｒ３のゲート電極とソース領域の間の電圧（ゲート
電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。
【０３０６】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【０３０７】
図３０（Ｂ）に本実施例の画素の別の構成を示す。図３０（Ｂ）に示す画素７１１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１
つ）、第２走査線Ｇｂｊ（Ｇｂ１〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘの
うちの１つ）を有している。なお、画素部に設けられる第１走査線と第２走査線の数は必
ずしも同じ数であるとは限らない。
【０３０８】
また画素７１１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、ト
ランジスタＴｒ６（消去用トランジスタまたは第６のトランジスタ）、ＯＬＥＤ７１４及
び保持容量７１５を少なくとも有している。
【０３０９】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に第１走査線Ｇａｊに接
続されている。
【０３１０】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ１のドレイン領域に接続されている。また、またトランジスタＴｒ５の
ソース領域とドレイン領域は、一方はトランジスタＴｒ１のドレイン領域に、もう一方は
トランジスタＴｒ３のゲート電極に接続されている。
【０３１１】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【０３１２】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【０３１３】
トランジスタＴｒ６のゲート電極は、第２走査線Ｇｂｊに接続されている。また、トラ
ンジスタＴｒ６のソース領域とドレイン領域は、一方は電源線Ｖｉに接続されており、も
う一方は、トランジスタＴｒ１及びトランジスタＴｒ２のゲート電極に接続されている。
【０３１４】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ７１４が有する画素電極に接続されて
いる。電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位
も、一定の高さに保たれている。
【０３１５】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【０３１６】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、Ｔｒ１、Ｔｒ２及びＴｒ
３はｎチャネル型トランジスタである。
【０３１７】
また、トランジスタＴｒ６は、ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０３１８】
保持容量７１５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量７１５はトランジスタＴｒ３のゲート電圧をより確実に維持するために設け
られているが、必ずしも設ける必要はない。
【０３１９】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【０３２０】
図３０（Ｃ）に本実施例の画素の別の構成を示す。図３０（Ｃ）に示す画素７２１は、
信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１つ）、第１走査線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１
つ）、第２走査線Ｇｂｊ（Ｇｂ１〜Ｇｂｙのうちの１つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘの
うちの１つ）を有している。なお、画素部に設けられる第１走査線と第２走査線の数は必
ずしも同じ数であるとは限らない。
【０３２１】
また画素７２１は、トランジスタＴｒ１（第１電流制御用トランジスタまたは第１のト
ランジスタ）、トランジスタＴｒ２（第２電流制御用トランジスタまたは第２のトランジ
スタ）、トランジスタＴｒ３（第３電流制御用トランジスタまたは第３のトランジスタ）
、トランジスタＴｒ４（第１スイッチング用トランジスタまたは第４のトランジスタ）、
トランジスタＴｒ５（第２スイッチング用トランジスタまたは第５のトランジスタ）、ト
ランジスタＴｒ６（消去用トランジスタまたは第６のトランジスタ）、ＯＬＥＤ７２４及
び保持容量７２５を少なくとも有している。
【０３２２】
トランジスタＴｒ４とトランジスタＴｒ５のゲート電極は、共に走査線Ｇｊに接続され
ている。
【０３２３】
トランジスタＴｒ４のソース領域とドレイン領域は、一方は信号線Ｓｉに、もう一方は
トランジスタＴｒ３のゲート電極に接続されている。また、またトランジスタＴｒ５のソ
ース領域とドレイン領域は、一方はトランジスタＴｒ３のゲート電極に、もう一方はトラ
ンジスタＴｒ１のドレイン領域に接続されている。
【０３２４】
トランジスタＴｒ１とトランジスタＴｒ２のゲート電極は互いに接続されている。また
、トランジスタＴｒ１とトランジスタＴｒ２のソース領域は、共に電源線Ｖｉに接続され
ている。
【０３２５】
トランジスタＴｒ２は、ゲート電極とドレイン領域が接続されており、なおかつドレイ
ン領域はトランジスタＴｒ３のソース領域に接続されている。
【０３２６】
トランジスタＴｒ６のゲート電極は、第２走査線Ｇｂｊに接続されている。また、トラ
ンジスタＴｒ６のソース領域とドレイン領域は、一方は電源線Ｖｉに接続されており、も
う一方は、トランジスタＴｒ１及びトランジスタＴｒ２のゲート電極に接続されている。
【０３２７】
トランジスタＴｒ３のドレイン領域は、ＯＬＥＤ７２４が有する画素電極に接続されて
いる。電源線Ｖｉの電位（電源電位）は一定の高さに保たれている。また対向電極の電位
も、一定の高さに保たれている。
【０３２８】
なお、トランジスタＴｒ４とトランジスタＴｒ５は、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ４とトランジスタＴ
ｒ５の極性は同じである。
【０３２９】
また、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｎチャネル型トランジスタとｐチャネ
ル型トランジスタのどちらでも良い。ただし、トランジスタＴｒ１、Ｔｒ２及びＴｒ３の
極性は同じである。そして、陽極を画素電極として用い、陰極を対向電極として用いる場
合、トランジスタＴｒ１、Ｔｒ２及びＴｒ３はｐチャネル型トランジスタである。逆に、
陽極を対向電極として用い、陰極を画素電極として用いる場合、トランジスタＴｒ１、Ｔ
ｒ２及びＴｒ３はｎチャネル型トランジスタである。
【０３３０】
また、トランジスタＴｒ６は、ｎチャネル型トランジスタとｐチャネル型トランジスタ
のどちらでも良い。
【０３３１】
保持容量７２５はトランジスタＴｒ３のゲート電極と電源線Ｖｉとの間に形成されてい
る。保持容量７２５はトランジスタＴｒ３のゲート電極とソース領域の間の電圧（ゲート
電圧）をより確実に維持するために設けられているが、必ずしも設ける必要はない。
【０３３２】
また、トランジスタＴｒ１及びＴｒ２のゲート電極と電源線の間に保持容量を形成し、
トランジスタＴｒ１及びＴｒ２のゲート電圧をより確実に維持するようにしても良い。
【０３３３】
なお、図３０（Ａ）、（Ｂ）、（Ｃ）に示した画素を有する発光装置の駆動法は、デジ
タル駆動法に限られる。そして図３０（Ａ）、（Ｂ）、（Ｃ）に示した画素において、Ｏ
ＬＥＤ７０４、７１４、７２４が発光しているときに、第２走査線Ｇｂｊの電位を制御し
てトランジスタＴｒ５をオンにすることで、ＯＬＥＤ７０４、７１４、７２４を非発光の
状態にすることができる。よって、画素へのデジタルビデオ信号の入力と並行して、各画
素の表示期間を強制的に終了させることができるので表示期間を書き込み期間よりも短く
することが可能であり、高いビット数のデジタルビデオ信号を用いて駆動させるのに適し
ている。
【０３３４】
本実施例の構成は、実施例１、２、５、６、７、８、９、１１、１２に示した構成と自
由に組み合わせて実施することが可能である。
【実施例１４】
【０３３５】
ＯＬＥＤを用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることがで
きる。
【０３３６】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等
の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられ
る。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視さ
れるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２５に示す。
【０３３７】
図２５（Ａ）はＯＬＥＤ表示装置であり、筐体２００１、支持台２００２、表示部２０
０３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置は表
示部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ＯＬＥＤ表示装置
は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれ
る。
【０３３８】
図２５（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部
２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。
本発明の発光装置は表示部２１０２に用いることができる。
【０３３９】
図２５（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる。
【０３４０】
図２５（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光装置は表
示部２３０２に用いることができる。
【０３４１】
図２５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることが
できる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０３４２】
図２５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示部２５０
２に用いることができる。
【０３４３】
図２５（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示部２６０
２に用いることができる。
【０３４４】
ここで図２５（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３
、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０
７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電
流を抑えることができる。
【０３４５】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
【０３４６】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０３４７】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０３４８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜１３に示したいずれの構成の発光装
置を用いても良い。
【特許請求の範囲】
【請求項１】
第１のトランジスタのソースとドレインとの間にビデオ信号に基づく第１の電流が流れる動作と、第２のトランジスタのソースとドレインとの間に前記第１の電流に対応する第２の電流が流れる動作と、第３のトランジスタのソースとドレインの間及び発光素子に前記第２の電流が流れる動作とを有する表示装置の駆動方法であって、
１フレーム期間内に複数の表示期間を有し、前記複数の表示期間の和を制御することで階調を表示することを特徴とする表示装置の駆動方法。
【請求項１】
第１のトランジスタのソースとドレインとの間にビデオ信号に基づく第１の電流が流れる動作と、第２のトランジスタのソースとドレインとの間に前記第１の電流に対応する第２の電流が流れる動作と、第３のトランジスタのソースとドレインの間及び発光素子に前記第２の電流が流れる動作とを有する表示装置の駆動方法であって、
１フレーム期間内に複数の表示期間を有し、前記複数の表示期間の和を制御することで階調を表示することを特徴とする表示装置の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【公開番号】特開２０１３−１０１３４６（Ｐ２０１３−１０１３４６Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１２−２５５８１８（Ｐ２０１２−２５５８１８）
【出願日】平成２４年１１月２２日（２０１２．１１．２２）
【分割の表示】特願２０１１−４３６５３（Ｐ２０１１−４３６５３）の分割
【原出願日】平成１３年２月２６日（２００１．２．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２４年１１月２２日（２０１２．１１．２２）
【分割の表示】特願２０１１−４３６５３（Ｐ２０１１−４３６５３）の分割
【原出願日】平成１３年２月２６日（２００１．２．２６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]