表示装置
【課題】 表示領域を特殊な形状とするものにあって、輝度むらの発生を抑制させた表示装置を提供する。
【解決手段】 表示装置において、マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線は表示領域内でその長さが異なるものを有し、
長さの小さな前記信号線を共通にする前記各画素の実質領域の面積は、長さの大きな信号線を共通にする前記各画素の実質領域の面積よりも大きく構成されている。
【解決手段】 表示装置において、マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線は表示領域内でその長さが異なるものを有し、
長さの小さな前記信号線を共通にする前記各画素の実質領域の面積は、長さの大きな信号線を共通にする前記各画素の実質領域の面積よりも大きく構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関する。
【背景技術】
【０００２】
たとえば液晶表示装置等の表示領域は、多数の画素がマトリクス状に配列され、たとえばそのｘ方向に並設された各画素の画素群を順次選択し、その選択された画素群の各画素に映像信号を供給する構成からなっているため、各画素群を選択するためのゲート信号線を、また、映像信号を供給するためのドレイン信号線を備える。
【０００３】
この場合、表示領域が矩形状の場合にあっては、各ゲート信号線の長さ、および各ドレイン信号線の長さがそれぞれ等しく、信号線のたとえば電圧降下等に起因する表示の輝度むら対策も比較的容易であった。
このような対策としては下記特許文献１あるいは特許文献２等に記載されたものが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−６７１９１号公報
【特許文献２】特開平８−７６１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述したような構成からなる表示装置をアミューズメント用に用いるような場合、その用途に適用させるために種々の点において改変を免れず、たとえば表示領域において特殊な形状としなければならない場合等がある。
この場合、表示領域が特殊な形状とした場合、各ゲート信号線の長さ、および各ドレイン信号線の長さが異なってしまうことになり、それに起因する輝度むらは、表示として不適当となる程に発生することになる。
【０００６】
このことから、表示領域を特殊な形状にすることにともない、輝度むらの発生を抑制する対策が必要となるに至った。
ここで、上記特許文献１，２は、表示領域が矩形状からなるものを前提としており、表示領域が特殊な形状とする本願発明において、そのまま適用できないものとなっている。
本発明は、このような事情に基づいてなされたものであり、表示領域を特殊な形状とするものにあって、輝度むらの発生を抑制させた表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
（１）
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素からなる画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有することを特徴とする。
【０００９】
（２）
本発明による表示装置は、たとえば、（１）の構成を前提とし、各信号線を間にして配置される各画素の実質領域の離間距離は等しく形成されていることを特徴とする。
【００１０】
（３）
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素からなる画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、
これら信号線は、この信号線に信号を供給する駆動回路の近傍で離間距離を狭めた収斂部を経て該駆動回路のバンプに接続されているとともに、
これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有し、
かつ、幅が小さい信号線は、前記収斂部にてさらにその幅が小さく構成されていることを特徴とする。
【００１１】
（４）
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に共通するそれぞれの信号線が形成され、
これら信号線は、この信号線に信号を供給する駆動回路の近傍で離間距離を狭めた収斂部を経て該駆動回路のバンプに接続されているとともに、
これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有し、
かつ、幅が大きい信号線は、前記収斂部にて、該信号線の走行方向の少なくとも２箇所で層を異にする他の導電層と接続されて構成されていることを特徴とする。
【００１２】
（５）
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線はその長さが異なるものを有し、
長さの小さな信号線を共通にする各画素の実質領域の面積は、長さの大きな信号線を共通にする各画素の実質領域の面積よりも大きく構成されていることを特徴とする。
【００１３】
（６）
本発明による表示装置は、（１）から（５）の何れかの構成を前提とし、画素は、走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線はドレイン信号線であることを特徴とする。
【００１４】
（７）
本発明による表示装置は、（１）から（５）の何れかの構成を前提とし、画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介して映像信号が供給される画素電極を備え、前記信号線はゲート信号線であることを特徴とする。
【００１５】
（８）
本発明による表示装置は、（１）から（５）の何れかの構成を前提とし、画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線はゲート信号線およびドレイン信号線であることを特徴とする。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明による表示装置の一実施例を示す平面図、およびドレイン信号線を示す説明図である。
【図２】本発明が適用される表示装置の一実施例を示す平面図、および画素の等価回路図である。
【図３】本発明による表示装置の他の実施例を示す平面図、およびドレイン信号線の収斂部における構成を示す説明図である。
【図４】本発明による表示装置の他の実施例を示す平面図、およびドレイン信号線の収斂部における構成を示す説明図である。
【図５】本発明が適用される表示装置の他の実施例を示す平面図、および画素の構成図である。
【発明を実施するための形態】
【００１７】
以下、図面を用いて本発明による表示装置の実施例を説明する。
図２（ａ）は、本発明による表示装置の一実施例を示す平面図である。また、同図に示す表示装置は液晶表示装置を示すものであり、また、アミューズメント用として用いられるものとなっている。
すなわち、当該液晶表示装置の液晶表示部ＡＲは矩形状であるのが通常であるが、この実施例の場合、たとえば、矩形をその各長辺のうち一方の長辺の中途部から他方の長辺の一角部に及んで２分割した場合の一方の形状からなり、台形に類似する形状をしたものとなっている。
【００１８】
換言すれば、本実施例の液晶表示装置の液晶表示部ＡＲは、矩形部表示領域ＡＲｒｃとこの矩形部表示領域ＡＲｒｃの一辺を直角に交わる２辺の一方の辺とした三角形部表示領域ＡＲｔｒとを組み合わせた形状をなしている。
【００１９】
このため、液晶を介在させて対向配置される透明基板ＳＵＢ１およびＳＵＢ２も液晶表示部ＡＲとほぼ同様な形状をなしている。なお、透明基板ＳＵＢ１およびＳＵＢ２も矩形状をなし、液晶表示部ＡＲのみが上述した形状をなしていても同様である。
【００２０】
透明基板ＳＵＢ１に対して透明基板ＳＵＢ２は若干小さく構成され、それらの互いに直交する各辺の部分において、透明基板ＳＵＢ１が透明基板ＳＵＢ２から露呈するようになっている。この部分には、走査駆動回路からなる半導体装置ＣＨ（Ｖ）および映像駆動回路からなる半導体装置ＣＨ（Ｈｅ）が搭載されるようになっているからである。
【００２１】
透明基板ＳＵＢ２の液晶側の面の周辺にはシール材ＳＬが形成され、このシール材ＳＬによって透明基板ＳＵＢ２が透明基板ＳＵＢ１に固定されている。また、このシール材ＳＬは透明基板ＳＵＢ１とＳＵＢ２との間に介在される液晶を封入するための機能をも有している。
【００２２】
透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在するゲート信号線ＧＬがｙ方向に並設され、ｙ方向に延在するドレイン信号線ＤＬがｘ方向に並設されている。ゲート信号線ＧＬとドレイン信号線ＤＬとは互いに絶縁されており、たとえばゲート信号線ＧＬを下層として形成された絶縁膜の上面にドレイン信号線ＤＬが形成されるようになっている。
【００２３】
また、ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれた矩形状の領域は画素領域として形成され、この画素領域内には、図２（ｂ）の等価回路に示すように、ゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸと当該画素を挟む各ゲート信号線ＧＬのうち前記薄膜トランジスタＴＦＴと接続されていない方のゲート信号線ＧＬとの間に形成された容量素子Ｃａｄｄが備えられている。
【００２４】
画素電極ＰＸはたとえば透明基板ＳＵＢ２の液晶側の面に形成された対向電極（図示せず）との間に電界を生じさせるように機能し、容量素子Ｃａｄｄは画素電極ＰＸに供給された映像信号を比較的長く蓄積させるように機能するようになっている。
【００２５】
ゲート信号線ＧＬはシール材ＳＬを越えて延在され、互いに隣接するもの同士でグループ化された各ゲート信号線ＧＬは互いにそれらの離間距離を狭めるようにして収斂部ＣＮＶを有し、走査駆動回路からなる半導体装置ＣＨ（Ｖ）のバンプに接続される端子に接続されている。
【００２６】
ゲート信号線ＧＬに前記収斂部ＣＮＶを有するのは、半導体装置ＣＨ（Ｖ）の隣接するバンプの距離が、隣接するゲート信号線ＧＬの間の距離で定められる画素の幅よりも小さいからである。
【００２７】
ドレイン信号線ＤＬはシール材ＳＬを越えて延在され、互いに隣接するもの同士でグループ化された各ドレイン信号線ＤＬは互いにそれらの離間距離を狭めるようにして収斂部ＣＮＶを有し、映像駆動回路からなる半導体装置ＣＨ（Ｈｅ）のバンプに接続される端子に接続されている。
【００２８】
ドレイン信号線ＤＬに前記収斂部ＣＮＶを有するのは、半導体装置ＣＨ（Ｈｅ）の隣接するバンプの距離が、隣接するドレイン信号線ＤＬの間の距離で定められる画素の幅よりも小さいからである。
【００２９】
そして、上述した説明で明らかとなるように、各ゲート信号線ＧＬはその上段から下段にかけて順次長さが大きくなっており、各ドレイン信号線ＤＬはその左側から右側にかけて中途までは長さは等しくなっているものの、その後は順次小さくなって構成されている。
【００３０】
液晶表示部ＡＲが、矩形状となっておらず、矩形部表示領域ＡＲｒｃとこの矩形部表示領域ＡＲｒｃの一辺を直角に交わる２辺の一方の辺とした三角形部表示領域ＡＲｔｒとを組み合わせた形状となっているからである。
このため、信号線の長さの相違による信号の電圧降下の違いから輝度分布の差が生じることは免れず、以下に説明する対策が施されたものとなっている。
【００３１】
図１（ａ）は、図２（ａ）と対応する図であり、図２（ａ）と比較した場合に、ゲート信号線ＧＬとこのゲート信号線ＧＬに接続される半導体装置ＣＨ（Ｖ）を省略して示している。ドレイン信号線ＤＬとの関係で本発明の構成を明確にせんとするためであるからである。
【００３２】
すなわち、図１（ｂ）は、液晶表示領域ＡＲの矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬとこのドレイン信号線ＤＬの両脇に形成される画素ＰＩＸを示し、図１（ｃ）は、液晶表示領域ＡＲの三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬとこのドレイン信号線ＤＬの両脇に形成される画素ＰＩＸを示している。
【００３３】
まず、矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬの線幅は太く、三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬの線幅は細く形成されている。この場合、矩形部表示領域ＡＲｒｃにおける各ドレイン信号線ＤＬの線幅は、これら各ドレイン信号線ＤＬの長さが等しいことから、等しく形成され、三角形部表示領域ＡＲｔｒにおける各ドレイン信号線ＤＬの線幅は、それらの長さに応じて、すなわち長い場合には太く、短い場合には細くというように、長さに応じて異なるように形成されている。
【００３４】
また、ドレイン信号線ＤＬを間にして互いに隣接して配置される各画素ＰＩＸの離間距離は、矩形部表示領域ＡＲｒｃおよび三角形部表示領域ＡＲｔｒにおいてそれぞれ等しく設定されている。このため、隣接して配置される各画素ＰＩＸの離間距離は矩形部表示領域ＡＲｒｃにおいて決定され、三角形部表示領域ＡＲｔｒにおいてドレイン信号線ＤＬの幅の変化は該離間距離の範囲内でなされているにすぎない。
【００３５】
また、前記画素ＰＩＸの領域は画素としての実質領域を示し、たとえば、ブラックマトリックス等の遮光膜によって開口された領域、すなわち、画素情報として光の透過する領域を意味する。
【００３６】
このように構成された表示装置は、ドレイン信号線ＤＬの長さに応じてその線幅を太くしており、各ドレイン信号線ＤＬにおいて、単位長さあたりの電圧降下の割合を等しくするようにしている。このため、液晶表示部ＡＲにおける輝度分布のむらを回避することができるようになる。
【００３７】
なお、上述した説明では、ドレイン信号線ＤＬについて示したものであるが、ゲート信号線ＧＬにおいても同様に構成することができ、このようにしてもよいことはいうまでもない。
【００３８】
また、ドレイン信号線ＤＬおよびゲート信号線ＧＬの場合でも同様であるが、順次隣接する信号線においてその長さが一様に変化する場合、その変化に応じて線幅を変化させてもよいが、隣接するもの同士で複数個グループ化させ、このグループ内において各線幅は等しく、隣接するグループにおいて線幅が順次変化するように構成してもよいことはいうまでもない。
【００３９】
図３（ａ）は、本発明による表示装置の他の実施例を示す平面図で、図１（ａ）に対応する図である。
そして、図３（ａ）に示す構成において、図１（ａ）から（ｃ）に示した構成がそのまま適用されている。すなわち、ドレイン信号線ＤＬは、その長さが短くなるに応じてその線幅を小さくして形成されている。
【００４０】
しかし、このドレイン信号線ＤＬの線幅を小さくする場合において、ドレイン信号線ＤＬの全体にわたって線幅を小さくすると断線が生じやすくなることから、ドレイン信号線ＤＬの全体にわたって線幅に一定の限度を与えておき、それで充分でない線幅の狭小を該ドレイン信号線ＤＬの収斂部ＣＮＶにおいて行おうとするものである。
【００４１】
図３（ｂ）は、液晶表示領域ＡＲの矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬの収斂部ＣＮＶを示し、図３（ｃ）は、液晶表示領域ＡＲの三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬの収斂部ＣＮＶを示している。
【００４２】
まず、矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬの線幅は太く、その太さはそのまま収斂部ＣＮＶにおいても保持されている。また、三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬの線幅は、矩形部ＡＲｒｃにおけるドレイン信号線ＤＬの線幅と比較して、細く形成されている。そして、その細さは、収斂部ＣＮＶに至った際にさらに細く形成されるようになっており、半導体装置ＣＨ（Ｈｅ）のバンプに接続されるべく端子に至るようになっている。
【００４３】
なお、この端子は、半導体装置ＣＨ（Ｈｅ）の各バンプに接続されるべく他の端子と同様の大きさとなっている。
このように構成した表示装置は、図１に示した構成において輝度分布のむらの補正を充分になしえない場合において、その目的を確実化せしめるようにできる。
【００４４】
図４（ａ）は、本発明による表示装置の他の実施例を示す図で、図１（ａ）に対応した図となっている。
そして、図４（ａ）に示す構成において、図１（ａ）から（ｃ）に示した構成がそのまま適用されている。すなわち、ドレイン信号線ＤＬは、その長さが短くなるに応じてその線幅を小さくして形成されている。
【００４５】
しかし、図１（ａ）から（ｃ）に示した構成において、隣接する画素（実質的画素領域）の離間距離は、各ドレイン信号線ＤＬのうち最も線幅の大きなドレイン信号線の線幅、すなわち、矩形部表示領域ＡＲｒｃにおいてのドレイン信号線ＤＬの線幅によって決定されることは上述した通りである。
【００４６】
このため、矩形部表示領域ＡＲｒｃにおいてのドレイン信号線ＤＬの抵抗を低減させる工夫がなされれば、矩形部表示領域ＡＲｒｃはもちろんのこと三角形部表示領域ＡＲｔｒにおいても画素の隣接距離を狭めることができ、高精細化を図ることができる。
【００４７】
図４（ｄ）は、矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬの収斂部ＣＮＶにおいて該ドレイン信号線ＤＬの走行方向に沿った部分の断面を示す図である。該ドレイン信号線ＤＬの下層には絶縁膜ＧＩが形成され、この絶縁膜ＧＩの下層には該ドレイン信号線ＤＬの走行方向に沿って形成された導電膜ＣＤＬ（ＧＬ）が形成され、この導電膜ＣＤＬ（ＧＬ）はたとえばその両端において、該絶縁膜ＧＩに形成したスルーホールを通してドレイン信号線ＤＬに接続された構成となっている。なお、導電膜ＣＤＬ（ＧＬ）は、たとえば、ゲート信号線ＧＬと同層となるように形成されることから、たとえば、該ゲート信号線ＧＬの形成の際に同時に形成するようにすることによって、製造工数の低減を図ることができるようになる。
【００４８】
なお、図４（ｄ）、（ｅ）において、ドレイン信号線ＤＬの上層には絶縁膜ＩＮＳが形成されている。この絶縁膜ＩＮＳは、たとえば、一方の電極が該ドレイン信号線ＤＬと接続される薄膜トランジスタＴＦＴが液晶との直接の接触がなされるのを回避させる保護膜としての役割を果たすようになっている。
【００４９】
このように構成することによって、ドレイン信号線ＤＬはその電気的抵抗を低減させることができることから、その線幅を、図１（ａ）の場合よりも小さくすることができる。このため、該ドレイン信号線ＤＬを間にして配置される各画素の離間距離を狭めることができるようになる。
【００５０】
図４（ｅ）は、三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬの収斂部ＣＮＶにおいて該ドレイン信号線ＤＬの走行方向に沿った部分の断面を示す図である。図４（ｄ）の場合と異なり、導電膜ＣＤＬ（ＧＬ）に相当する導電膜は存在していない。
【００５１】
三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬにおいて、その電気的抵抗を特に低減させる要請は少なく、矩形部表示領域ＡＲｒｃで設定された各画素の離間距離の範囲内でその線幅を狭めるようにして構成することができるからである。
【００５２】
なお、三角形部表示領域ＡＲｔｒにおける各ドレイン信号線ＤＬは、図４（ｃ）に示すように、その長さが短くなる方向において、互いに隣接する複数のドレイン信号線ＤＬをグループ化し、このグループ毎にドレイン信号線ＤＬの線幅を変化させるようにしている。これは１つの態様を示すもので、図１（ａ）から（ｃ）に示したように、グループ化することなく、各ドレイン信号線ＤＬ毎に線幅を変化させるようにしてもよいことはもちろんである。
【００５３】
図５（ａ）は、本発明による表示装置の他の実施例を示す平面図であり、図１（ａ）と対応した図となっている。
ただし、図１（ａ）の場合と異なり、ドレイン信号線ＤＬの線幅は矩形部表示領域ＡＲｒｃおよび三角形部表示領域ＡＲｔｒにおいてもそれぞれ同一として構成されている。
【００５４】
そして、各画素の実質的領域にあっては、矩形部表示領域ＡＲｒｃにおいて小さく、三角形部表示領域ＡＲｔｒにおいて大きく形成されている。ここで、画素の実質的領域とは、光が透過できる領域であり、たとえばブラックマトリックス等の遮光膜における開口部に相当する領域である。
【００５５】
そして、三角部ＡＲｔｒにおける各画素の実質的領域の大きさは、該画素に接続される（薄膜トランジスタＴＦＴを介して）ドレイン信号線ＤＬの長さが短くなるにつれ大きくなるようになっている。もちろん、この場合にあって、ドレイン信号線ＤＬの長さが短くなる方向において、互いに隣接する複数のドレイン信号線ＤＬをグループ化し、このグループ毎に画素の実質的領域の大きさを変化させるようにしてもよいことはいうまでもない。
すなわち、この実施例では、ドレイン信号線ＤＬの長さの相違に原因する表示の輝度むらを画素の実質的領域の大きさで補正せんとするものである。
【００５６】
このことから、この実施例では、ドレイン信号線ＤＬの線幅は矩形部表示領域ＡＲｒｃおよび三角形部表示領域ＡＲｔｒにおいてもそれぞれ同一となっていることを前提として説明したものである。しかし、これに限定されることはなく、図１（ａ）から（ｃ）までに示した構成、すなわち、ドレイン信号線ＤＬは、その長さが短くなるに応じてその線幅を小さくして形成される構成を前提として本実施例を適用させてもよいことはいうまでもない。
【００５７】
この場合、ドレイン信号線ＤＬの線幅の変化、および画素の実質的領域の大きさの変化の各勾配を小さくするようにして形成できることができる。
【００５８】
上述した実施例では、液晶表示領域ＡＲがほぼ台形状をなすものについて説明をしたが、必ずしもこのような形状に限定されないことはいうまでもない。特殊な形状にすることによって、各ドレイン信号線ＤＬの長さが異なってしまう場合において適用できるからである。
【００５９】
上述した実施例では、ドレイン信号線ＤＬ、およびこのドレイン信号線ＤＬに接続（薄膜トランジスタＴＦＴを介して）される画素の構成について説明したものである。しかし、ゲート信号線ＧＬ、およびこのゲート信号線ＧＬによって選択（薄膜トランジスタＴＦＴが動作されることにより）される画素の構成について適用できることはいうまでもない。
【００６０】
また、上述した実施例では、液晶表示装置について説明したものであるが、たとえば有機ＥＬ表示装置等のような他の表示装置においても同様に適用できることはいうまでもない。たとえば有機ＥＬ表示装置にあっては、画素に発光層を有し、この発光層に電流を流すことによって発光させる点において液晶表示装置と異なるが、画素を選択するためのゲート信号線、選択された画素に映像信号を供給するドレイン信号線を備えることにおいて同様であり、また、上述した課題を有するからである。
【００６１】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【符号の説明】
【００６２】
ＳＵＢ……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＮＶ……収斂部、ＡＲ……液晶表示領域、ＡＲｒｃ……矩形部表示領域、ＡＲｔｒ……三角形部表示領域、ＣＨ（Ｖ）……半導体装置、ＣＨ（Ｈｅ）……半導体装置、ＣＤＬ（ＧＬ）……導電膜。
【技術分野】
【０００１】
本発明は表示装置に関する。
【背景技術】
【０００２】
たとえば液晶表示装置等の表示領域は、多数の画素がマトリクス状に配列され、たとえばそのｘ方向に並設された各画素の画素群を順次選択し、その選択された画素群の各画素に映像信号を供給する構成からなっているため、各画素群を選択するためのゲート信号線を、また、映像信号を供給するためのドレイン信号線を備える。
【０００３】
この場合、表示領域が矩形状の場合にあっては、各ゲート信号線の長さ、および各ドレイン信号線の長さがそれぞれ等しく、信号線のたとえば電圧降下等に起因する表示の輝度むら対策も比較的容易であった。
このような対策としては下記特許文献１あるいは特許文献２等に記載されたものが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−６７１９１号公報
【特許文献２】特開平８−７６１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述したような構成からなる表示装置をアミューズメント用に用いるような場合、その用途に適用させるために種々の点において改変を免れず、たとえば表示領域において特殊な形状としなければならない場合等がある。
この場合、表示領域が特殊な形状とした場合、各ゲート信号線の長さ、および各ドレイン信号線の長さが異なってしまうことになり、それに起因する輝度むらは、表示として不適当となる程に発生することになる。
【０００６】
このことから、表示領域を特殊な形状にすることにともない、輝度むらの発生を抑制する対策が必要となるに至った。
ここで、上記特許文献１，２は、表示領域が矩形状からなるものを前提としており、表示領域が特殊な形状とする本願発明において、そのまま適用できないものとなっている。
本発明は、このような事情に基づいてなされたものであり、表示領域を特殊な形状とするものにあって、輝度むらの発生を抑制させた表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
（１）
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素からなる画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有することを特徴とする。
【０００９】
（２）
本発明による表示装置は、たとえば、（１）の構成を前提とし、各信号線を間にして配置される各画素の実質領域の離間距離は等しく形成されていることを特徴とする。
【００１０】
（３）
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素からなる画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、
これら信号線は、この信号線に信号を供給する駆動回路の近傍で離間距離を狭めた収斂部を経て該駆動回路のバンプに接続されているとともに、
これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有し、
かつ、幅が小さい信号線は、前記収斂部にてさらにその幅が小さく構成されていることを特徴とする。
【００１１】
（４）
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に共通するそれぞれの信号線が形成され、
これら信号線は、この信号線に信号を供給する駆動回路の近傍で離間距離を狭めた収斂部を経て該駆動回路のバンプに接続されているとともに、
これらの信号線はその長さが異なるものを有するとともに、その幅が異なるものを有し、
幅が小さい信号線はその長さが幅の大きな信号線よりも短く形成されている関係を有し、
かつ、幅が大きい信号線は、前記収斂部にて、該信号線の走行方向の少なくとも２箇所で層を異にする他の導電層と接続されて構成されていることを特徴とする。
【００１２】
（５）
本発明による表示装置は、たとえば、マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線はその長さが異なるものを有し、
長さの小さな信号線を共通にする各画素の実質領域の面積は、長さの大きな信号線を共通にする各画素の実質領域の面積よりも大きく構成されていることを特徴とする。
【００１３】
（６）
本発明による表示装置は、（１）から（５）の何れかの構成を前提とし、画素は、走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線はドレイン信号線であることを特徴とする。
【００１４】
（７）
本発明による表示装置は、（１）から（５）の何れかの構成を前提とし、画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介して映像信号が供給される画素電極を備え、前記信号線はゲート信号線であることを特徴とする。
【００１５】
（８）
本発明による表示装置は、（１）から（５）の何れかの構成を前提とし、画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線はゲート信号線およびドレイン信号線であることを特徴とする。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【図面の簡単な説明】
【００１６】
【図１】本発明による表示装置の一実施例を示す平面図、およびドレイン信号線を示す説明図である。
【図２】本発明が適用される表示装置の一実施例を示す平面図、および画素の等価回路図である。
【図３】本発明による表示装置の他の実施例を示す平面図、およびドレイン信号線の収斂部における構成を示す説明図である。
【図４】本発明による表示装置の他の実施例を示す平面図、およびドレイン信号線の収斂部における構成を示す説明図である。
【図５】本発明が適用される表示装置の他の実施例を示す平面図、および画素の構成図である。
【発明を実施するための形態】
【００１７】
以下、図面を用いて本発明による表示装置の実施例を説明する。
図２（ａ）は、本発明による表示装置の一実施例を示す平面図である。また、同図に示す表示装置は液晶表示装置を示すものであり、また、アミューズメント用として用いられるものとなっている。
すなわち、当該液晶表示装置の液晶表示部ＡＲは矩形状であるのが通常であるが、この実施例の場合、たとえば、矩形をその各長辺のうち一方の長辺の中途部から他方の長辺の一角部に及んで２分割した場合の一方の形状からなり、台形に類似する形状をしたものとなっている。
【００１８】
換言すれば、本実施例の液晶表示装置の液晶表示部ＡＲは、矩形部表示領域ＡＲｒｃとこの矩形部表示領域ＡＲｒｃの一辺を直角に交わる２辺の一方の辺とした三角形部表示領域ＡＲｔｒとを組み合わせた形状をなしている。
【００１９】
このため、液晶を介在させて対向配置される透明基板ＳＵＢ１およびＳＵＢ２も液晶表示部ＡＲとほぼ同様な形状をなしている。なお、透明基板ＳＵＢ１およびＳＵＢ２も矩形状をなし、液晶表示部ＡＲのみが上述した形状をなしていても同様である。
【００２０】
透明基板ＳＵＢ１に対して透明基板ＳＵＢ２は若干小さく構成され、それらの互いに直交する各辺の部分において、透明基板ＳＵＢ１が透明基板ＳＵＢ２から露呈するようになっている。この部分には、走査駆動回路からなる半導体装置ＣＨ（Ｖ）および映像駆動回路からなる半導体装置ＣＨ（Ｈｅ）が搭載されるようになっているからである。
【００２１】
透明基板ＳＵＢ２の液晶側の面の周辺にはシール材ＳＬが形成され、このシール材ＳＬによって透明基板ＳＵＢ２が透明基板ＳＵＢ１に固定されている。また、このシール材ＳＬは透明基板ＳＵＢ１とＳＵＢ２との間に介在される液晶を封入するための機能をも有している。
【００２２】
透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在するゲート信号線ＧＬがｙ方向に並設され、ｙ方向に延在するドレイン信号線ＤＬがｘ方向に並設されている。ゲート信号線ＧＬとドレイン信号線ＤＬとは互いに絶縁されており、たとえばゲート信号線ＧＬを下層として形成された絶縁膜の上面にドレイン信号線ＤＬが形成されるようになっている。
【００２３】
また、ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれた矩形状の領域は画素領域として形成され、この画素領域内には、図２（ｂ）の等価回路に示すように、ゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸと当該画素を挟む各ゲート信号線ＧＬのうち前記薄膜トランジスタＴＦＴと接続されていない方のゲート信号線ＧＬとの間に形成された容量素子Ｃａｄｄが備えられている。
【００２４】
画素電極ＰＸはたとえば透明基板ＳＵＢ２の液晶側の面に形成された対向電極（図示せず）との間に電界を生じさせるように機能し、容量素子Ｃａｄｄは画素電極ＰＸに供給された映像信号を比較的長く蓄積させるように機能するようになっている。
【００２５】
ゲート信号線ＧＬはシール材ＳＬを越えて延在され、互いに隣接するもの同士でグループ化された各ゲート信号線ＧＬは互いにそれらの離間距離を狭めるようにして収斂部ＣＮＶを有し、走査駆動回路からなる半導体装置ＣＨ（Ｖ）のバンプに接続される端子に接続されている。
【００２６】
ゲート信号線ＧＬに前記収斂部ＣＮＶを有するのは、半導体装置ＣＨ（Ｖ）の隣接するバンプの距離が、隣接するゲート信号線ＧＬの間の距離で定められる画素の幅よりも小さいからである。
【００２７】
ドレイン信号線ＤＬはシール材ＳＬを越えて延在され、互いに隣接するもの同士でグループ化された各ドレイン信号線ＤＬは互いにそれらの離間距離を狭めるようにして収斂部ＣＮＶを有し、映像駆動回路からなる半導体装置ＣＨ（Ｈｅ）のバンプに接続される端子に接続されている。
【００２８】
ドレイン信号線ＤＬに前記収斂部ＣＮＶを有するのは、半導体装置ＣＨ（Ｈｅ）の隣接するバンプの距離が、隣接するドレイン信号線ＤＬの間の距離で定められる画素の幅よりも小さいからである。
【００２９】
そして、上述した説明で明らかとなるように、各ゲート信号線ＧＬはその上段から下段にかけて順次長さが大きくなっており、各ドレイン信号線ＤＬはその左側から右側にかけて中途までは長さは等しくなっているものの、その後は順次小さくなって構成されている。
【００３０】
液晶表示部ＡＲが、矩形状となっておらず、矩形部表示領域ＡＲｒｃとこの矩形部表示領域ＡＲｒｃの一辺を直角に交わる２辺の一方の辺とした三角形部表示領域ＡＲｔｒとを組み合わせた形状となっているからである。
このため、信号線の長さの相違による信号の電圧降下の違いから輝度分布の差が生じることは免れず、以下に説明する対策が施されたものとなっている。
【００３１】
図１（ａ）は、図２（ａ）と対応する図であり、図２（ａ）と比較した場合に、ゲート信号線ＧＬとこのゲート信号線ＧＬに接続される半導体装置ＣＨ（Ｖ）を省略して示している。ドレイン信号線ＤＬとの関係で本発明の構成を明確にせんとするためであるからである。
【００３２】
すなわち、図１（ｂ）は、液晶表示領域ＡＲの矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬとこのドレイン信号線ＤＬの両脇に形成される画素ＰＩＸを示し、図１（ｃ）は、液晶表示領域ＡＲの三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬとこのドレイン信号線ＤＬの両脇に形成される画素ＰＩＸを示している。
【００３３】
まず、矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬの線幅は太く、三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬの線幅は細く形成されている。この場合、矩形部表示領域ＡＲｒｃにおける各ドレイン信号線ＤＬの線幅は、これら各ドレイン信号線ＤＬの長さが等しいことから、等しく形成され、三角形部表示領域ＡＲｔｒにおける各ドレイン信号線ＤＬの線幅は、それらの長さに応じて、すなわち長い場合には太く、短い場合には細くというように、長さに応じて異なるように形成されている。
【００３４】
また、ドレイン信号線ＤＬを間にして互いに隣接して配置される各画素ＰＩＸの離間距離は、矩形部表示領域ＡＲｒｃおよび三角形部表示領域ＡＲｔｒにおいてそれぞれ等しく設定されている。このため、隣接して配置される各画素ＰＩＸの離間距離は矩形部表示領域ＡＲｒｃにおいて決定され、三角形部表示領域ＡＲｔｒにおいてドレイン信号線ＤＬの幅の変化は該離間距離の範囲内でなされているにすぎない。
【００３５】
また、前記画素ＰＩＸの領域は画素としての実質領域を示し、たとえば、ブラックマトリックス等の遮光膜によって開口された領域、すなわち、画素情報として光の透過する領域を意味する。
【００３６】
このように構成された表示装置は、ドレイン信号線ＤＬの長さに応じてその線幅を太くしており、各ドレイン信号線ＤＬにおいて、単位長さあたりの電圧降下の割合を等しくするようにしている。このため、液晶表示部ＡＲにおける輝度分布のむらを回避することができるようになる。
【００３７】
なお、上述した説明では、ドレイン信号線ＤＬについて示したものであるが、ゲート信号線ＧＬにおいても同様に構成することができ、このようにしてもよいことはいうまでもない。
【００３８】
また、ドレイン信号線ＤＬおよびゲート信号線ＧＬの場合でも同様であるが、順次隣接する信号線においてその長さが一様に変化する場合、その変化に応じて線幅を変化させてもよいが、隣接するもの同士で複数個グループ化させ、このグループ内において各線幅は等しく、隣接するグループにおいて線幅が順次変化するように構成してもよいことはいうまでもない。
【００３９】
図３（ａ）は、本発明による表示装置の他の実施例を示す平面図で、図１（ａ）に対応する図である。
そして、図３（ａ）に示す構成において、図１（ａ）から（ｃ）に示した構成がそのまま適用されている。すなわち、ドレイン信号線ＤＬは、その長さが短くなるに応じてその線幅を小さくして形成されている。
【００４０】
しかし、このドレイン信号線ＤＬの線幅を小さくする場合において、ドレイン信号線ＤＬの全体にわたって線幅を小さくすると断線が生じやすくなることから、ドレイン信号線ＤＬの全体にわたって線幅に一定の限度を与えておき、それで充分でない線幅の狭小を該ドレイン信号線ＤＬの収斂部ＣＮＶにおいて行おうとするものである。
【００４１】
図３（ｂ）は、液晶表示領域ＡＲの矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬの収斂部ＣＮＶを示し、図３（ｃ）は、液晶表示領域ＡＲの三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬの収斂部ＣＮＶを示している。
【００４２】
まず、矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬの線幅は太く、その太さはそのまま収斂部ＣＮＶにおいても保持されている。また、三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬの線幅は、矩形部ＡＲｒｃにおけるドレイン信号線ＤＬの線幅と比較して、細く形成されている。そして、その細さは、収斂部ＣＮＶに至った際にさらに細く形成されるようになっており、半導体装置ＣＨ（Ｈｅ）のバンプに接続されるべく端子に至るようになっている。
【００４３】
なお、この端子は、半導体装置ＣＨ（Ｈｅ）の各バンプに接続されるべく他の端子と同様の大きさとなっている。
このように構成した表示装置は、図１に示した構成において輝度分布のむらの補正を充分になしえない場合において、その目的を確実化せしめるようにできる。
【００４４】
図４（ａ）は、本発明による表示装置の他の実施例を示す図で、図１（ａ）に対応した図となっている。
そして、図４（ａ）に示す構成において、図１（ａ）から（ｃ）に示した構成がそのまま適用されている。すなわち、ドレイン信号線ＤＬは、その長さが短くなるに応じてその線幅を小さくして形成されている。
【００４５】
しかし、図１（ａ）から（ｃ）に示した構成において、隣接する画素（実質的画素領域）の離間距離は、各ドレイン信号線ＤＬのうち最も線幅の大きなドレイン信号線の線幅、すなわち、矩形部表示領域ＡＲｒｃにおいてのドレイン信号線ＤＬの線幅によって決定されることは上述した通りである。
【００４６】
このため、矩形部表示領域ＡＲｒｃにおいてのドレイン信号線ＤＬの抵抗を低減させる工夫がなされれば、矩形部表示領域ＡＲｒｃはもちろんのこと三角形部表示領域ＡＲｔｒにおいても画素の隣接距離を狭めることができ、高精細化を図ることができる。
【００４７】
図４（ｄ）は、矩形部表示領域ＡＲｒｃにおけるドレイン信号線ＤＬの収斂部ＣＮＶにおいて該ドレイン信号線ＤＬの走行方向に沿った部分の断面を示す図である。該ドレイン信号線ＤＬの下層には絶縁膜ＧＩが形成され、この絶縁膜ＧＩの下層には該ドレイン信号線ＤＬの走行方向に沿って形成された導電膜ＣＤＬ（ＧＬ）が形成され、この導電膜ＣＤＬ（ＧＬ）はたとえばその両端において、該絶縁膜ＧＩに形成したスルーホールを通してドレイン信号線ＤＬに接続された構成となっている。なお、導電膜ＣＤＬ（ＧＬ）は、たとえば、ゲート信号線ＧＬと同層となるように形成されることから、たとえば、該ゲート信号線ＧＬの形成の際に同時に形成するようにすることによって、製造工数の低減を図ることができるようになる。
【００４８】
なお、図４（ｄ）、（ｅ）において、ドレイン信号線ＤＬの上層には絶縁膜ＩＮＳが形成されている。この絶縁膜ＩＮＳは、たとえば、一方の電極が該ドレイン信号線ＤＬと接続される薄膜トランジスタＴＦＴが液晶との直接の接触がなされるのを回避させる保護膜としての役割を果たすようになっている。
【００４９】
このように構成することによって、ドレイン信号線ＤＬはその電気的抵抗を低減させることができることから、その線幅を、図１（ａ）の場合よりも小さくすることができる。このため、該ドレイン信号線ＤＬを間にして配置される各画素の離間距離を狭めることができるようになる。
【００５０】
図４（ｅ）は、三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬの収斂部ＣＮＶにおいて該ドレイン信号線ＤＬの走行方向に沿った部分の断面を示す図である。図４（ｄ）の場合と異なり、導電膜ＣＤＬ（ＧＬ）に相当する導電膜は存在していない。
【００５１】
三角形部表示領域ＡＲｔｒにおけるドレイン信号線ＤＬにおいて、その電気的抵抗を特に低減させる要請は少なく、矩形部表示領域ＡＲｒｃで設定された各画素の離間距離の範囲内でその線幅を狭めるようにして構成することができるからである。
【００５２】
なお、三角形部表示領域ＡＲｔｒにおける各ドレイン信号線ＤＬは、図４（ｃ）に示すように、その長さが短くなる方向において、互いに隣接する複数のドレイン信号線ＤＬをグループ化し、このグループ毎にドレイン信号線ＤＬの線幅を変化させるようにしている。これは１つの態様を示すもので、図１（ａ）から（ｃ）に示したように、グループ化することなく、各ドレイン信号線ＤＬ毎に線幅を変化させるようにしてもよいことはもちろんである。
【００５３】
図５（ａ）は、本発明による表示装置の他の実施例を示す平面図であり、図１（ａ）と対応した図となっている。
ただし、図１（ａ）の場合と異なり、ドレイン信号線ＤＬの線幅は矩形部表示領域ＡＲｒｃおよび三角形部表示領域ＡＲｔｒにおいてもそれぞれ同一として構成されている。
【００５４】
そして、各画素の実質的領域にあっては、矩形部表示領域ＡＲｒｃにおいて小さく、三角形部表示領域ＡＲｔｒにおいて大きく形成されている。ここで、画素の実質的領域とは、光が透過できる領域であり、たとえばブラックマトリックス等の遮光膜における開口部に相当する領域である。
【００５５】
そして、三角部ＡＲｔｒにおける各画素の実質的領域の大きさは、該画素に接続される（薄膜トランジスタＴＦＴを介して）ドレイン信号線ＤＬの長さが短くなるにつれ大きくなるようになっている。もちろん、この場合にあって、ドレイン信号線ＤＬの長さが短くなる方向において、互いに隣接する複数のドレイン信号線ＤＬをグループ化し、このグループ毎に画素の実質的領域の大きさを変化させるようにしてもよいことはいうまでもない。
すなわち、この実施例では、ドレイン信号線ＤＬの長さの相違に原因する表示の輝度むらを画素の実質的領域の大きさで補正せんとするものである。
【００５６】
このことから、この実施例では、ドレイン信号線ＤＬの線幅は矩形部表示領域ＡＲｒｃおよび三角形部表示領域ＡＲｔｒにおいてもそれぞれ同一となっていることを前提として説明したものである。しかし、これに限定されることはなく、図１（ａ）から（ｃ）までに示した構成、すなわち、ドレイン信号線ＤＬは、その長さが短くなるに応じてその線幅を小さくして形成される構成を前提として本実施例を適用させてもよいことはいうまでもない。
【００５７】
この場合、ドレイン信号線ＤＬの線幅の変化、および画素の実質的領域の大きさの変化の各勾配を小さくするようにして形成できることができる。
【００５８】
上述した実施例では、液晶表示領域ＡＲがほぼ台形状をなすものについて説明をしたが、必ずしもこのような形状に限定されないことはいうまでもない。特殊な形状にすることによって、各ドレイン信号線ＤＬの長さが異なってしまう場合において適用できるからである。
【００５９】
上述した実施例では、ドレイン信号線ＤＬ、およびこのドレイン信号線ＤＬに接続（薄膜トランジスタＴＦＴを介して）される画素の構成について説明したものである。しかし、ゲート信号線ＧＬ、およびこのゲート信号線ＧＬによって選択（薄膜トランジスタＴＦＴが動作されることにより）される画素の構成について適用できることはいうまでもない。
【００６０】
また、上述した実施例では、液晶表示装置について説明したものであるが、たとえば有機ＥＬ表示装置等のような他の表示装置においても同様に適用できることはいうまでもない。たとえば有機ＥＬ表示装置にあっては、画素に発光層を有し、この発光層に電流を流すことによって発光させる点において液晶表示装置と異なるが、画素を選択するためのゲート信号線、選択された画素に映像信号を供給するドレイン信号線を備えることにおいて同様であり、また、上述した課題を有するからである。
【００６１】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【符号の説明】
【００６２】
ＳＵＢ……透明基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＮＶ……収斂部、ＡＲ……液晶表示領域、ＡＲｒｃ……矩形部表示領域、ＡＲｔｒ……三角形部表示領域、ＣＨ（Ｖ）……半導体装置、ＣＨ（Ｈｅ）……半導体装置、ＣＤＬ（ＧＬ）……導電膜。
【特許請求の範囲】
【請求項１】
マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線は表示領域内でその長さが異なるものを有し、
長さの小さな前記信号線を共通にする前記各画素の実質領域の面積は、長さの大きな信号線を共通にする前記各画素の実質領域の面積よりも大きく構成されていることを特徴とする表示装置。
【請求項２】
前記画素は、走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線は前記ドレイン信号線であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介して映像信号が供給される画素電極を備え、前記信号線は前記ゲート信号線であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線は前記ゲート信号線および前記ドレイン信号線であることを特徴とする請求項１に記載の表示装置。
【請求項１】
マトリックス状に配置された各画素のうち一方向に並設された複数の画素の画素群に沿ってこれら各画素に接続されるそれぞれの信号線が形成され、これらの信号線は表示領域内でその長さが異なるものを有し、
長さの小さな前記信号線を共通にする前記各画素の実質領域の面積は、長さの大きな信号線を共通にする前記各画素の実質領域の面積よりも大きく構成されていることを特徴とする表示装置。
【請求項２】
前記画素は、走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線は前記ドレイン信号線であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介して映像信号が供給される画素電極を備え、前記信号線は前記ゲート信号線であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記画素は、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備え、前記信号線は前記ゲート信号線および前記ドレイン信号線であることを特徴とする請求項１に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−３９５５９（Ｐ２０１１−３９５５９Ａ）
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願番号】特願２０１０−２４９６０８（Ｐ２０１０−２４９６０８）
【出願日】平成２２年１１月８日（２０１０．１１．８）
【分割の表示】特願２００５−４５６７８（Ｐ２００５−４５６７８）の分割
【原出願日】平成１７年２月２２日（２００５．２．２２）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
【公開日】平成２３年２月２４日（２０１１．２．２４）
【国際特許分類】
【出願日】平成２２年１１月８日（２０１０．１１．８）
【分割の表示】特願２００５−４５６７８（Ｐ２００５−４５６７８）の分割
【原出願日】平成１７年２月２２日（２００５．２．２２）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
[ Back to top ]