表示装置
【課題】小規模な外部周辺回路により駆動可能な画素回路を有し、簡略化された製造工程による表示装置を提供する。
【解決手段】表示装置１が有する発光画素は、有機ＥＬ素子１４と、ドレインが電源線ＰＳに接続された電流駆動トランジスタ２１と、電流駆動トランジスタ２１のＶｇｓを保持するコンデンサ２２と、コンデンサ２２とデータ線ＤＴとを導通させるスイッチトランジスタ２３と、コンデンサ２２と初期化電源線ＰＩとを導通させるスイッチトランジスタ２４と、電流駆動トランジスタ２１により駆動される電流を有機ＥＬ素子１４へ流すための電流径路を導通及び遮断する電流スイッチトランジスタ１１と、電流スイッチトランジスタ１１のＶｇｓを保持するコンデンサ１２と、電流スイッチトランジスタ１１のゲートとデータ線ＤＴとを導通させる選択トランジスタ１３とを備える。
【解決手段】表示装置１が有する発光画素は、有機ＥＬ素子１４と、ドレインが電源線ＰＳに接続された電流駆動トランジスタ２１と、電流駆動トランジスタ２１のＶｇｓを保持するコンデンサ２２と、コンデンサ２２とデータ線ＤＴとを導通させるスイッチトランジスタ２３と、コンデンサ２２と初期化電源線ＰＩとを導通させるスイッチトランジスタ２４と、電流駆動トランジスタ２１により駆動される電流を有機ＥＬ素子１４へ流すための電流径路を導通及び遮断する電流スイッチトランジスタ１１と、電流スイッチトランジスタ１１のＶｇｓを保持するコンデンサ１２と、電流スイッチトランジスタ１１のゲートとデータ線ＤＴとを導通させる選択トランジスタ１３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に電流駆動型の発光素子を用いた画像表示装置に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
【０００３】
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（信号線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
【０００４】
一方、複数の走査線と複数の信号線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
【０００５】
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。
【０００６】
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における表示部の回路構成が開示されている。
【０００７】
図１２は、特許文献１に記載された従来の有機ＥＬディスプレイ装置における表示部の回路構成図である。同図に記載された有機ＥＬディスプレイ装置５００は、表示させる画素５０１を選択する選択線５１３と、選択された画素５０１にデータ電圧を与える信号線５１１と、選択線５１３と信号線５１１との交点に対応してマトリクス状に配置される電流駆動型の有機ＥＬ素子５２７と、電源電圧を印加する電源配線５１２と、電源配線５１２と有機ＥＬ素子５２７との間に直列に接続されるｐ型の第１トランジスタ５２３及び第２トランジスタ５２１と、第１トランジスタ５２３のゲート端子とドレイン端子を接続または遮断するｎ型の第３トランジスタ５２４と、第１トランジスタ５２３のゲート端子と可変電位配線５１５との間に設けられたコンデンサ５２６と、第２トランジスタ５２１のゲート端子と信号線５１１との間に接続されそのゲート端子が選択線５１３に接続されるｎ型の第４トランジスタ５２２とを備えた構成である。
【０００８】
以下、上記のように構成される画素５０１の表示動作について説明する。画素５０１の表示動作は、時間分割階調方式であり、ソースドライバ及びゲートドライバが実行する。
【０００９】
第２トランジスタ５２１のゲート端子に与えられる電位は、時間分割階調表示データである。時間分割階調表示を行なうには、ゲートドライバにより選択線５１３がＨＩＧＨ電位とされた期間に、ソースドライバにより第４トランジスタ５２２を通して第２トランジスタ５２１のゲート端子にＯＮ電位またはＯＦＦ電位が印加される。
【００１０】
一方、第１トランジスタ５２３の出力電流を設定する動作においては、まず、可変電位配線５１５の電位を所定の電位Ｖｐにし、制御線５１４をＨＩＧＨ電位として第３トランジスタ５２４を導通状態とする。また、選択線５１３をＨＩＧＨレベルとしてソースドライバから第２トランジスタ５２１を一瞬導通状態とする電圧を印加し、直ぐに非導通状態となる電圧を印加する。このとき、第１トランジスタ５２３のゲート−ドレイン間は第３トランジスタ５２４を通して短絡されているので、第１トランジスタ５２３のゲート端子電位は低下しＯＮ電位となる。その後、第２トランジスタ５２１が上記のように非導通状態となると、第１トランジスタ５２３のドレイン端子電位が上昇する。その結果、第１トランジスタ５２３のゲート端子電位が上昇し、第１トランジスタ５２３が非導通状態に変化する。このときのソース−ゲート間電圧が、第１トランジスタ５２３の閾値電圧となる。
【００１１】
その後、制御線５１４をＬＯＷ電位として第３トランジスタ５２４を非導通状態とし、コンデンサ５２６の電位を保持して、さらに、可変電位配線５１５の電位をＶｐよりＶａだけ低い電位に変化させる。これにより、第１トランジスタ５２３のゲート端子−ソース端子間電圧Ｖｇｓは閾値電位Ｖｔｈ−Ｖａとなる。
【００１２】
なお、第１トランジスタ５２３のソース−ドレイン間電圧Ｖｄｓとソース−ゲート間電圧Ｖｇｓとの間に、｜Ｖｄｓ｜≧｜Ｖｇｓ｜ の関係があるとき、つまり第１トランジスタ５２３が飽和領域で動作するとき、第１トランジスタ５２３の閾値ばらつきを補償して第１トランジスタ５２３を流れる電流値を設定することができる。そして、第２トランジスタ５２１が導通状態になると、第１トランジスタ５２３から第２トランジスタ５２１を通して有機ＥＬ素子５２７に、閾値電圧に依らない一定の駆動電流Ｉｄｓを流すことが可能となる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−３０９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１に記載された従来の有機ＥＬディスプレイ装置５００は、駆動電流Ｉｄｓを設定するために、基本的な表示動作に必要な信号線５１１及び選択線５１３の電位を変化させるドライバ回路に加え、可変電位配線５１５及び制御線５１４の電位を変化させるドライバ回路がそれぞれ必要であり、外部周辺回路の構成が複雑である。
【００１５】
また、特許文献１に記載された画素５０１の画素回路では、ｎ型及びｐ型チャネルのＴＦＴを両方用いており、ＴＦＴとして安価で製造容易なアモルファスシリコンＴＦＴに代表されるｎ型チャネルのＴＦＴのみを用いて画素回路を製造することが困難である。
【００１６】
上記課題に鑑み、本発明は、小規模な外部周辺回路により駆動可能な画素回路を有し、簡略化された製造工程による表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、電源電圧を前記複数の発光画素に供給するための電源線と、前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、制御線と、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、前記複数の発光画素のそれぞれは、電流駆動型の発光素子と、前記発光素子に定電流を供給するための定電流駆動部と、前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、前記定電流駆動部は、ソース電極及びドレイン電極の一方が前記電源線に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第１コンデンサと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第１コンデンサの他方の電極に接続され、前記第１コンデンサと前記データ線との導通及び非導通を切り換える第１スイッチトランジスタと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第１コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第１コンデンサと前記初期化電源線との導通及び非導通を切り換える第２スイッチトランジスタとを備え、前記定電流スイッチ部は、ソース電極及びドレイン電極の一方が前記電流駆動トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電流駆動トランジスタにより駆動される電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第２コンデンサと、ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備えることを特徴とする。
【００１８】
また、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、電源電圧を前記複数の発光画素に供給するための電源線と、前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、制御線と、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、前記複数の発光画素のそれぞれは、電流駆動型の発光素子と、前記発光素子に定電流を供給するための定電流駆動部と、前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、前記定電流駆動部は、ソース電極及びドレイン電極の一方が前記定電流スイッチ部を介して前記電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第１コンデンサと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第１コンデンサの他方の電極に接続され、前記第１コンデンサと前記データ線との導通及び非導通を切り換える第１スイッチトランジスタと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第１コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第１コンデンサと前記初期化電源線との導通及び非導通を切り換える第２スイッチトランジスタとを備え、前記定電流スイッチ部は、ソース電極及びドレイン電極の一方が前記電源線に接続され、ソース電極及びドレイン電極の他方が前記電流駆動トランジスタのソース電極及びドレイン電極の一方に接続され、前記電源線から前記電流駆動トランジスタを介して流れる電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第２コンデンサと、ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備えることを特徴とする。
【００１９】
上記構成によれば、従来では、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に加えて制御線及び可変電位配線を変化させるドライバ回路が必要であったのに対して、制御線の電位を変化させるドライバ回路のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。
【００２０】
また、本発明の一態様に係る表示装置は、さらに、前記複数の走査線及び前記制御線に接続され、前記第１スイッチトランジスタ、前記第２スイッチトランジスタ及び前記選択トランジスタの導通及び非導通を制御する走査線制御回路と、前記複数のデータ線に接続され、前記走査線制御回路により前記選択トランジスタが導通状態となった場合、前記電流スイッチトランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する前記データ電圧を前記データ線に出力し、前記走査線制御回路により前記第１スイッチトランジスタ及び前記第２スイッチトランジスタが導通状態となった場合、前記電流駆動トランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する初期化電圧を前記データ線に出力する信号線制御回路とを備えることが好ましい。
【００２１】
上記構成によれば、発光画素列ごとに配置されたデータ線を、時間的に分割して利用することにより、電流駆動トランジスタのゲート−ソース間電圧を決定する初期化電圧と電流スイッチトランジスタのゲート−ソース間電圧を決定するデータ電圧とを出力させることが可能となる。よって、データ線及び信号線制御回路に対し複数の機能を持たせるため、制御回路の規模を小さくすることが可能となり、低コストの表示装置が実現可能である。
【００２２】
また、電流駆動トランジスタのゲート−ソース間電圧を設定するための初期化期間において、電流はデータ線から初期化電源線へと流れる。初期化電源線の参照電圧は、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を低減させることが可能である。また、電流駆動トランジスタのゲート−ソース間電圧を電源線とデータ線との間で設定する場合と比較して、初期化電圧および参照電圧の電圧値を、電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。
【００２３】
また、本発明の一態様に係る表示装置は、前記電流スイッチトランジスタが導通状態となる場合の前記データ電圧の絶対値は、前記電流スイッチトランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より大きく、前記参照電圧と前記初期化電圧との電位差の絶対値は、前記電流駆動トランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より小さいことが好ましい。
【００２４】
これにより、電流駆動トランジスタは飽和領域で動作するので、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができる。また、電流スイッチトランジスタは線形領域で動作するので、オン抵抗が小さく電圧降下が抑制されたスイッチング動作及び電流駆動となり、低消費電力化が実現される。
【００２５】
また、本発明の一態様に係る表示装置は、単位表示画像を書き換える時間である１フレーム時間内に前記信号線制御回路が前記初期化電圧を前記データ線に出力する回数は、前記１フレーム時間内に前記信号線制御回路が前記データ電圧を前記データ線に出力する回数よりも少なくてもよい。
【００２６】
この構成によれば、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【００２７】
また、前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、全て同一の導電型のチャネルを有する薄膜トランジスタであってもよい。
【００２８】
また、前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、全てｎ型のチャネルを有する薄膜トランジスタであることが好ましい。
【００２９】
これにより、特に、ｎ型トランジスタのみを用いて画素回路を構成している場合、アモルファスシリコンＴＦＴの製造プロセスを用いて安価かつ簡易的に表示パネルを製造することが可能となる。
【００３０】
また、前記電流駆動トランジスタは、飽和領域で動作し、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、線形領域で動作することが好ましい。
【００３１】
これにより、電流駆動トランジスタは飽和領域で動作するので、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができる。また、電流スイッチトランジスタ、選択トランジスタ、第１トランジスタ及び第２トランジスタは線形領域で動作するので、オン抵抗の小さいスイッチングとなり低消費電力化が実現される。
【００３２】
また、前記発光素子は、有機ＥＬ素子であってもよい。
【００３３】
また、前記発光素子は、無機ＥＬ素子であってもよい。
【発明の効果】
【００３４】
本発明の表示装置によれば、従来に比べドライバ回路が削減された小規模な外部周辺回路により駆動が可能となり、外部周辺回路を簡略化できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の表示装置の機能ブロック図である。
【図２】本発明の実施の形態１に係る表示装置が有する表示部の回路構成図である。
【図３】本発明の表示装置が有する走査線制御回路の内部回路図である。
【図４】本発明の表示装置が有する信号線制御回路の内部回路図である。
【図５】本発明の実施の形態１に係る表示装置の駆動タイミングチャートである。
【図６】本発明の実施の形態１に係る表示装置の電流源設定動作を説明する状態遷移図である。
【図７】本発明の実施の形態１に係る表示装置の書き込み動作を説明する状態遷移図である。
【図８】本発明の実施の形態２に係る表示装置が有する表示部の回路構成図である。
【図９】本発明の実施の形態２に係る表示装置の駆動タイミングチャートである。
【図１０】本発明の実施の形態２に係る表示装置の電流源設定動作を説明する状態遷移図である。
【図１１】本発明の実施の形態２に係る表示装置の書き込み動作を説明する状態遷移図である。
【図１２】特許文献１に記載された従来の有機ＥＬディスプレイ装置における表示部の回路構成図である。
【発明を実施するための形態】
【００３６】
以下、本発明を実施するための形態１及び２について、図面を参照しながら説明する。
【００３７】
（実施の形態１）
＜表示装置の構成＞
図１は、本発明の実施の形態に係る表示装置の機能ブロック図である。同図に記載された表示装置１は、ディジタル階調制御方式で輝度を変動させるアクティブマトリクス型ディスプレイ装置であり、制御回路２と、走査線制御回路４と、信号線制御回路５と、表示部６とを備える。
【００３８】
制御回路２は、入力された映像信号に応じて、表示部６の画素ごとに発光させるサブフレームを割り当て、走査線制御回路４及び信号線制御回路５に制御信号を出力する。
【００３９】
走査線制御回路４は、表示部６に走査電圧を印加し、信号線制御回路５は表示部にデータ電圧及び初期化電圧を印加する。以下、上述した表示装置１の構成要素について詳細に説明する。
【００４０】
図２は、本発明の実施の形態に係る表示装置が有する表示部の回路構成図である。表示部６は、ディスプレイの解像度（ｍ×ｎ）に応じた、マトリクス状に配置された複数の発光画素が配置された表示部であるが、図２には、表示部６の一部である、１つの発光画素が記載されている。図２に記載された表示部６の発光画素は、電流スイッチトランジスタ１１と、スイッチトランジスタ２３及び２４と、コンデンサ１２及び２２と、選択トランジスタ１３と、有機ＥＬ素子１４と、電流駆動トランジスタ２１と、画素列ごとに配置されたデータ線ＤＴと、画素行ごとに配置された走査線ＳＣＮと、制御線ＢＬＫと、初期化電源線ＰＩと、電源線ＰＳとを備える。
【００４１】
また、表示部６が有する複数の発光画素は、全て同じ回路構成となっている。
【００４２】
表示部６が有する発光画素は、有機ＥＬ素子１４に供給する発光電流である定電流を発生させる定電流駆動部と、当該定電流駆動部から有機ＥＬ素子１４へ供給される上記定電流の電流径路を導通及び遮断する定電流スイッチ部とに大別される。
【００４３】
定電流駆動部は、電流駆動トランジスタ２１と、コンデンサ２２と、スイッチトランジスタ２３及び２４とで構成される。定電流駆動部は、電流駆動トランジスタ２１を飽和領域で動作させることにより、電流駆動トランジスタ２１のソース−ドレイン間電圧Ｖｄｓが変動しても定電流を発生し、当該定電流を定電流スイッチ部へ安定供給する。
【００４４】
定電流スイッチ部は、電流スイッチトランジスタ１１と、コンデンサ１２と、選択トランジスタ１３とで構成される。データ線ＤＴから供給される２値のデータ電圧（オン電圧及びオフ電圧）が電流スイッチトランジスタ１１のゲート端子に印加されることより、電流スイッチトランジスタ１１のソース−ドレイン間は、導通状態または非導通状態となる。これにより、定電流駆動部からの定電流を有機ＥＬ素子１４へ流す、または、流さないという動作がサブフィールド単位で実行され、ディジタル階調制御がなされる。ここで、電流スイッチトランジスタ１１のオンオフ制御におけるスイッチング損失を低減させるため、電流スイッチトランジスタ１１は、低オン抵抗である線形領域で動作させることが望ましい。一方、薄膜トランジスタを線形領域で動作させた場合、ソース−ドレイン間電圧Ｖｄｓの変動により、薄膜トランジスタのドレイン−ソース電流Ｉｄｓが変動しやすいという課題がある。上記課題を解消するため、上述した定電流駆動部によりＶｄｓが変動してもＩｄｓが変動しない定電流が供給される。
【００４５】
つまり、飽和領域で動作する電流駆動トランジスタ２１を有する定電流駆動部により、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができ、線形領域で動作する電流スイッチトランジスタ１１を有する定電流スイッチ部により、低損失なスイッチングによるディジタル階調表示が可能となる。
【００４６】
以下、発光画素の各構成要素及びそれらの接続状態を説明する。
【００４７】
電源線ＰＳは、すべての画素行に配置され、電流駆動トランジスタ２１のドレインに接続され、正の電源電圧ＶＴＦＴを当該接続点に印加することにより、電源電圧を複数の発光画素に供給する。
【００４８】
なお、本実施の形態では、全ての発光画素に対して、同じ電源電圧ＶＴＦＴが同じタイミングで印加されるので、電源線ＰＳは、全ての電源線が接続された共通線となっていてもよい。
【００４９】
走査線ＳＣＮは、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択する。
【００５０】
制御線ＢＬＫは、すべての画素行に配置され、定電流駆動部を初期化するための機能を有する。
【００５１】
初期化電源線ＰＩは、すべての画素行に配置され、全ての発光画素を初期化するための参照電圧ＶＲＥＦを、全ての発光画素に供給する機能を有する。具体的には、初期化電源線ＰＩは、定電流駆動部を初期化する場合にコンデンサ２２の一方の電極に参照電圧ＶＲＥＦを供給する。なお、本実施の形態では、全ての発光画素に対して、同じ参照電圧ＶＲＥＦが同じタイミングで印加されるので、各画素行に配置された初期化電源線ＰＩは共通線となっている。よって、駆動回路などの外部周辺回路を簡略化できる。
【００５２】
データ線ＤＴは、画素列ごとに配置され、選択された発光画素にデータ電圧を書き込むための機能を有する。
【００５３】
有機ＥＬ素子１４は、電流駆動型の発光素子であり、アノード端子が電流スイッチトランジスタ１１のソース端子及びコンデンサ１２の一方の電極と接続され、カソード端子が基準端子（基準電圧ＶＥＬ）に接続されている。
【００５４】
電流駆動トランジスタ２１は、ドレイン端子が電源線ＰＳに接続され、ゲート端子がコンデンサ２２の他方の電極と接続され、ソース端子がコンデンサ２２の一方の電極と接続され、電源線ＰＳからの電流を駆動する。電流駆動トランジスタ２１は、ドレイン−ソース間電圧Ｖｄｓがゲート−ソース間電圧Ｖｇｓに比べて十分大きい領域である飽和領域にて動作させることにより、Ｖｇｓに応じて、電源電圧から一定の電流を供給する定電流駆動用の薄膜トランジスタである。なお、電流駆動トランジスタ２１は、上述したように、Ｖｄｓの変動を受けない安定したＩｄｓを有機ＥＬ素子１４へ供給するが、映像信号に基づく表示階調の傾向により、フレーム単位で、後述する初期化電圧Ｖｄａｔａ２を調整することによりＶｇｓを変化させてＩｄｓの大きさを調整することが可能となる。これにより、全ての階調を高精度に表示することが可能となる。
【００５５】
コンデンサ２２は、電流駆動トランジスタ２１のゲート電極及びソース電極に接続され、電流駆動トランジスタ２１のゲート−ソース間電圧を保持する第１コンデンサである。
【００５６】
電流スイッチトランジスタ１１は、ドレイン端子が電流駆動トランジスタ２１のソース端子と接続され、ゲート端子がコンデンサ１２の他方の端子と接続され、ソース端子がコンデンサ１２の一方の端子及び有機ＥＬ素子１４のアノード端子と接続され、ゲート−ソース間電圧Ｖｇｓがドレイン−ソース間電圧Ｖｄｓに比べて十分大きい領域である線形領域にて動作する、定電流スイッチング用の薄膜トランジスタである。電流スイッチトランジスタ１１は、電流駆動トランジスタ２１により駆動される定電流を有機ＥＬ素子１４へ流すための電流径路を導通及び遮断する。
【００５７】
コンデンサ１２は、電流スイッチトランジスタ１１のゲート電極とソース電極との間の電圧を保持する第２コンデンサである。
【００５８】
選択トランジスタ１３は、ドレイン端子が電流スイッチトランジスタ１１のゲート端子と接続され、ゲート端子が走査線ＳＣＮと接続され、ソース端子がデータ線ＤＴと接続され、有機ＥＬ素子１４の発光を決定するデータ電圧を書き込むべき発光画素を選択する。つまり、選択トランジスタ１３は、電流スイッチトランジスタ１１のゲート電極とデータ線ＤＴとの導通及び非導通を切り換える。
【００５９】
スイッチトランジスタ２３は、ドレイン端子がデータ線ＤＴと接続され、ゲート端子が制御線ＢＬＫと接続され、ソース端子が電流駆動トランジスタ２１のゲート端子及びコンデンサ２２の他方の電極と接続された第１スイッチトランジスタであり、スイッチトランジスタ２４と同期制御されることにより、コンデンサ２２の両端電圧である電流駆動トランジスタ２１のＶｇｓを確定させる。
【００６０】
スイッチトランジスタ２４は、ドレイン端子が電流駆動トランジスタ２１のソース端子及びコンデンサ２２の一方の電極と接続され、ゲート端子が制御線ＢＬＫと接続され、ソース端子が初期化電源線ＰＩと接続された第２スイッチトランジスタであり、スイッチトランジスタ２３と同期制御されることにより、コンデンサ２２の両端電圧である電流駆動トランジスタ２１のＶｇｓを確定させる。
【００６１】
電流スイッチトランジスタ１１、スイッチトランジスタ２３及び２４、ならびに選択トランジスタ１３は、入力された映像信号に基づいてゲート−ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン−ソース間を導通状態とするスイッチ素子である。
【００６２】
電流駆動トランジスタ２１、電流スイッチトランジスタ１１、スイッチトランジスタ２３及び２４、ならびに選択トランジスタ１３は、同一の導電型のチャネルを有する薄膜トランジスタであることが好ましく、さらには、ｎチャネルのＭＯＳＦＥＴで形成されていることが望ましい。上記トランジスタが、全て、ｎチャネルのＭＯＳＦＥＴで形成されることにより、ｎ型トランジスタのみを用いて画素回路を構成できるので、アモルファスシリコンＴＦＴを用いて安価かつ簡易的に表示パネルを製造することが可能となる。
【００６３】
上記回路構成において、データ線ＤＴがＨＩＧＨレベル（Ｖｄａｔａ１）となり走査線ＳＣＮがＨＩＧＨレベル（ＶＳＣＮ）となることで、選択トランジスタ１３のゲート−ソース間に、閾値電圧よりも十分大きい信号電圧が印加される。これにより、選択トランジスタ１３は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。そして、選択トランジスタ１３が導通状態になった後、データ線ＤＴから選択トランジスタ１３を経由してコンデンサ１２が充電される。これにより、電流スイッチトランジスタ１１のゲート−ソース間に、閾値電圧よりも十分大きい電圧が印加され、電流スイッチトランジスタ１１は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。このとき、電源線ＰＳ→電流駆動トランジスタ２１→電流スイッチトランジスタ１１→有機ＥＬ素子１４の経路で上述した電流駆動トランジスタ２１による定電流が流れ有機ＥＬ素子１４が発光する。
【００６４】
また、本実施の形態では、発光素子として有機ＥＬ素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機ＥＬ素子であってもよい。
【００６５】
＜走査線制御回路＞
次に、走査線制御回路４について説明する。走査線制御回路４は、制御回路２からの制御信号により、データ電圧書き込み期間において、発光画素行を選択するための走査信号を、走査線ＳＣＮを介して発光画素を有する表示部６に出力する。また、走査線制御回路４は、制御回路２からの制御信号により、初期化期間において、各発光画素の定電流値を定電流駆動部に設定するための初期化信号を、制御線ＢＬＫを介して発光画素を有する表示部６に出力する。
【００６６】
図３は、本発明の表示装置が有する走査線制御回路の内部回路図である。走査線制御回路４は、走査信号の選択電圧であるＶＳＣＮまたは非選択電圧ＶＬを選択し、画素行ごとに配置された走査線ＳＣＮ１〜ＳＣＮｍに印加する。
【００６７】
画素行数がｍである場合には、走査線制御回路４は、ｍ本の走査線ＳＣＮ１〜ＳＣＮｍを介して表示部６に接続されている。走査線制御回路４は、任意の順序で１ライン毎に走査線ＳＣＮ１〜ＳＣＮｍに対して選択電圧ＶＳＣＮまたは非選択電圧ＶＬを供給することが可能である。もちろん、走査線ＳＣＮ１、ＳＣＮ２、・・・ＳＣＮｍという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時にＶＳＣＮまたはＶＬを供給することも可能である。
【００６８】
図３に記載された回路において、例えば、走査線ＳＣＮ１に選択電圧ＶＳＣＮを印加し、その他の走査線に非選択電圧ＶＬを印加する場合には、走査線制御回路４は、スイッチＳＷ４１Ａ及びスイッチＳＷ４２Ｂ、ＳＷ４３Ｂ、・・・ＳＷ４ｍＢをＯＮ状態とし、スイッチＳＷ４１Ｂ及びスイッチＳＷ４２Ａ、ＳＷ４３Ａ、・・・ＳＷ４ｍＡをＯＦＦ状態とする。
【００６９】
さらに、図示しないが、走査線制御回路４は、初期化信号の選択電圧であるＶＢＬＫまたは非選択電圧を選択し、制御線ＢＬＫに印加する。制御線ＢＬＫに選択電圧ＶＢＬＫまたは非選択電圧を印加する回路についても、選択電圧ＶＳＣＮまたは非選択電圧ＶＬを印加する回路と同様の構成である。
【００７０】
つまり、走査線制御回路４は、複数の走査線ＳＣＮ及び制御線ＢＬＫに接続され、スイッチトランジスタ２３及び２４ならびに選択トランジスタ１３の導通及び非導通を制御する。
【００７１】
なお、選択電圧ＶＳＣＮ及びＶＢＬＫを印加するタイミングについては、後述する。
【００７２】
また、制御線ＢＬＫは、全ての発光画素に共通した制御線であってもよく、また、画素行ごとに配置された制御線ＢＬＫ１〜ＢＬＫｍであってもよい。
【００７３】
＜信号線制御回路＞
次に、信号線制御回路５について説明する。信号線制御回路５は、データ電圧書き込み期間において、制御回路２からの制御信号により、走査線制御回路４から出力される走査信号に同期して、映像信号に対応したデータ電圧（オン電圧及びオフ電圧）を、データ線ＤＴを介して電流スイッチトランジスタ１１のゲート端子に出力する。また、信号線制御回路５は、初期化期間において、走査線制御回路４から制御線ＢＬＫを介して出力される初期化信号の選択電圧ＶＢＬＫに同期して、定電流駆動部から定電流スイッチ部へ供給される定電流の電流値を決定するための初期化電圧Ｖｄａｔａ２を、データ線ＤＴを介して電流駆動トランジスタ２１のゲート端子に出力する。信号線制御回路５も走査線制御回路４とほぼ同様の回路構成であるが、印加する電圧値を電流駆動トランジスタ２１のゲート電圧として設定する初期化電圧Ｖｄａｔａ２と、電流スイッチトランジスタ１１のオン電圧Ｖｄａｔａ１とを選択できる構成となっている。
【００７４】
図４は、本発明の表示装置が有する信号線制御回路の内部回路図である。信号線制御回路５は、スイッチＳＷＤによる切替え機能により、初期化電圧Ｖｄａｔａ２またはオン電圧Ｖｄａｔａ１を選択し、画素列ごとに配置されたデータ線ＤＴ１〜ＤＴｎに印加する。また、データ信号のオフ電位を供給するためのスイッチをライン毎に配置した回路構成となっている。
【００７５】
画素列数がｎである場合には、信号線制御回路５は、ｎ本のデータ線ＤＴ１〜ＤＴｎを介して表示部６に接続されている。各データ線には、信号線制御回路５の信号に応じて、１ライン毎にデータ線ＤＴ１〜ＤＴｎにオン電圧Ｖｄａｔａ１またはオフ電圧を供給することが可能である。また、全てのデータ線に対し同時に初期化電圧Ｖｄａｔａ２またはオフ電圧を供給することも可能である。初期化電圧Ｖｄａｔａ２、オン電圧Ｖｄａｔａ１またはオフ電圧を印加するタイミングについては、後述する。
【００７６】
以上のように、信号線制御回路５は、制御回路２からの制御信号により、初期化期間において電流駆動トランジスタ２１のソース電圧となる初期化電圧Ｖｄａｔａ２を出力し、データ電圧書き込み期間においてデータ電圧であるオン電圧またはオフ電圧を、データ線ＤＴを介して表示部６に出力する。また、映像信号に応じた駆動信号により、表示部６の解像度に応じた画素列数ｎ本のデータ線を同時に制御可能とするためのメモリ機能を有している。
【００７７】
つまり、信号線制御回路５は、複数のデータ線ＤＴに接続され、走査線制御回路４により選択トランジスタ１３が導通状態となった場合、電流スイッチトランジスタ１１のゲート−ソース間電圧を決定するデータ電圧をデータ線ＤＴに出力し、走査線制御回路４によりスイッチトランジスタ２３及び２４が導通状態となった場合、電流駆動トランジスタ２１のゲート−ソース間電圧を決定する初期化電圧Ｖｄａｔａ２をデータ線ＤＴに出力する。
【００７８】
なお、制御回路２は、発光画素の表示期間の長さを、電流スイッチトランジスタ１１のオンオフ制御により変化させることで、有機ＥＬ素子１４の発光輝度を制御する制御部として機能する。
【００７９】
＜表示装置の動作＞
以下、図５〜７を用いて、表示装置１の動作について述べる。図５は、本発明の実施の形態１に係る表示装置の駆動タイミングチャートである。図５の駆動タイミングチャートは、例として、走査線ＳＣＮ１より行順次に走査した場合の表示装置の動作を表したものであり、上から順に、コンデンサ２２の両端電圧Ｖ２２、コンデンサ１２の両端電圧Ｖ１２、電流駆動トランジスタ２１の状態ＴＦＴ２１、電流スイッチトランジスタ１１の導通状態ＴＦＴ１１、選択トランジスタ１３のゲート電圧Ｖ１３、スイッチトランジスタ２３のゲート電圧Ｖ２３、スイッチトランジスタ２４のゲート電圧Ｖ２４、制御線ＢＬＫの電圧、データ線ＤＴの電圧、走査線ＳＣＮ１の電圧、・・・、走査線ＳＣＮ１０８０の電圧を表している。なお、Ｖ２２〜Ｖ２４は、走査線ＳＣＮ１に接続された画素行に属する発光画素についての動作を表している。また、上記電流駆動トランジスタ２１の状態ＴＦＴ２１とは、スイッチトランジスタ２３及び２４が導通状態でありコンデンサ２２が充電状態である場合をハイレベルとし、その他の場合をローレベルとして表している。また、上記電流スイッチトランジスタ１１の導通状態ＴＦＴ１１とは、電流スイッチトランジスタ１１のドレイン−ソース間が導通状態である場合をハイレベルとし、非導通状態である場合をローレベルとして表している。
【００８０】
以下説明する表示装置１の動作は、初期化動作、書き込み動作及び発光動作という一連の単位を１サブフィールドとし、当該サブフィールドを繰り返し実行する。
【００８１】
［初期化期間（電流源設定期間）］
定電流駆動部から供給される定電流を設定する初期化期間（電流源設定期間）における動作は、入力された映像信号に基づき、各画素の電流源となる電流駆動トランジスタ２１のゲート−ソース間電圧Ｖｇｓを設定するステップである。
【００８２】
まず、時刻ｔ０１〜時刻ｔ０２において、電流駆動トランジスタ２１のＶｇｓを設定するために、書き込み対象の電流駆動トランジスタ２１に直列に接続されている電流スイッチトランジスタ１１をオフさせる。オフさせる方法としては、図５のように、行順次に走査線ＳＣＮに走査電圧パルスを印加し、データ線ＤＴにオフ電圧を印加して行毎にオフさせてもよいし、全ライン一斉に走査電圧パルスを印加してもよい。また、上記走査電圧パルスの長さは、初期化期間より前の発光期間の長さに応じて変化させてもよい。
【００８３】
初期化期間の準備段階として上記動作を行うことにより、電流駆動トランジスタ２１のソース電位が電流スイッチトランジスタ１１及び有機ＥＬ素子１４から切り離されてフローティング状態となるため、時刻ｔ０２以降での電流駆動トランジスタ２１のソース電位をデータ線ＤＴから任意に設定でき、これによりＶｇｓを任意に調整することが可能となる。
【００８４】
次に、時刻ｔ０２において、制御線ＢＬＫに正の電圧ＶＢＬＫを印加し、スイッチトランジスタ２３及び２４のゲート電圧を閾値電圧以上としドレイン−ソース間の抵抗を下げオンさせる。この動作により、電流駆動トランジスタ２１のＶｇｓは、データ線ＤＴと初期化電源線ＰＩとの電位差により設定される。
【００８５】
図６は、本発明の実施の形態１に係る表示装置の電流源設定動作を説明する状態遷移図である。同図は、行列間で隣接する４つの発光画素６Ａ〜６Ｄの時刻ｔ０２における電気的状態を表している。なお、本実施の形態では、電源線ＰＳ、制御線ＢＬＫ及び初期化電源線ＰＩが全ての発光画素で共通化されている。これらの配線の共通化、及び、初期化電源線ＰＩによる参照電圧ＶＲＥＦの電圧値が初期化電圧Ｖｄａｔａ２との電位差のみにより決定できることから参照電圧ＶＲＥＦを低く設定できること、により駆動回路などの外部周辺回路を簡略化できる。
【００８６】
時刻ｔ０２において、信号線制御回路５は、データ線ＤＴ１及びＤＴ２に対して初期化電圧Ｖｄａｔａ２を出力する。また、走査線制御回路４は、制御線ＢＬＫに対してＨＩＧＨレベルの選択電圧ＶＢＬＫを出力する。これにより、スイッチトランジスタ２３及び２４が導通状態となり、電流駆動トランジスタ２１のＶｇｓは、（Ｖｄａｔａ２−ＶＲＥＦ）となる。図６において、矢印（破線）は電圧印加経路を示したものである。
【００８７】
ここで、有機ＥＬ表示パネルの場合を想定して具体例にて説明する。例えば、電源線ＰＳの電源電圧ＶＴＦＴは１０Ｖ、基準電圧ＶＥＬは−２Ｖに設定される。また、電流駆動トランジスタ２１のドレイン−ソース間電圧Ｖｄｓは５Ｖ程度、電流スイッチトランジスタ１１のＶｄｓは１Ｖ程度となる。かかる場合において、前述したように、電流駆動トランジスタ２１を、安定した定電流源として動作させるためには、Ｖｄｓ＞＞ＶｇｓとなるようＶｇｓを設定して飽和領域にて動作させる必要がある。つまり、Ｖｄａｔａ２とＶＲＥＦとの電位差の絶対値は、電流駆動トランジスタ２１のドレイン−ソース間電圧Ｖｄｓの絶対値より小さい。本具体例において、電流駆動トランジスタ２１のＶｄｓが５Ｖ程度であることから、電流駆動トランジスタ２１のＶｇｓを１Ｖ程度に設定することが望ましい。これより、初期化電圧Ｖｄａｔａ２を２Ｖ、参照電圧ＶＲＥＦを１Ｖと設定すればよい。
【００８８】
上述した時刻ｔ０２における走査線制御回路４及び信号線制御回路５の動作により、定電流駆動部の設定が完了する。
【００８９】
その後、時刻ｔ０２〜時刻ｔ０３の期間において、走査線制御回路４は、制御線ＢＬＫをＬＯＷレベルとして、スイッチトランジスタ２３及び２４のゲート電圧を閾値電圧以下とすることにより、電流駆動トランジスタ２１のＶｇｓを保持するコンデンサ２２の両電極は、データ線ＤＴ及び初期化電源線ＰＩから電気的に切り離される。なお、このとき、スイッチトランジスタ２３及び２４が十分なオフ状態となるまでにデータ線ＤＴの電圧を変動させると、電流駆動トランジスタ２１のＶｇｓ電圧が変動してしまう。これを回避するため、データ線ＤＴの電圧をＶｄａｔａ２から立ち下げるタイミングは、制御線ＢＬＫの立ち下がりタイミングよりも遅延させた方がよい。
【００９０】
［書き込み期間（ＯＮ／ＯＦＦ設定期間）］
データ電圧を、選択された発光画素へ書き込む書き込み期間（ＯＮ／ＯＦＦ設定期間）における動作は、各発光画素が有する電流スイッチトランジスタ１１の導通状態及び非導通状態を切り換えるステップである。このため、走査線制御回路４は、走査線ＳＣＮごとに、選択電圧ＶＳＣＮまたは非選択電圧ＶＬを印加する。これにより、選択された走査線ＳＣＮが接続された画素行に属する発光画素に対して、対応するデータ線ＤＴからのデータ電圧が印加され、電流スイッチトランジスタ１１のゲート電圧が制御される。
【００９１】
なお、図５では、制御回路２による処理により、サブフィールド期間ｔ０３〜ｔ０４及び期間ｔ０５〜ｔ０６では、１行目の発光画素が発光状態であり、サブフィールド期間ｔ０４〜ｔ０５では、１行目の発光画素が非発光状態であるものと仮定している。
【００９２】
まず、時刻ｔ０３〜時刻ｔ０４のサブフィールド期間において、走査線制御回路４は、走査線ＳＣＮ１〜ＳＣＮｍに対して、走査信号パルスを印加する。ここで、走査線ＳＣＮ１に接続された１行目の発光画素について、より具体的に説明する。
【００９３】
図７は、本発明の実施の形態１に係る表示装置が有する画素への書き込み動作を説明する状態遷移図である。同図は、行列間で隣接する４つの発光画素６Ａ〜６Ｄの時刻ｔ０３における電気的状態を表している。
【００９４】
時刻ｔ０３において、走査線制御回路４は、走査線ＳＣＮ１に対して、選択トランジスタ１３の閾値電圧以上となる選択電圧ＶＳＣＮを出力する。これにより、選択トランジスタ１３のドレイン−ソース間の抵抗が下がり、選択トランジスタ１３が導通状態となる。また、信号線制御回路５は、データ線ＤＴに対し、オン電圧Ｖｄａｔａ１を出力する。これにより、電流スイッチトランジスタ１１のゲート電圧が閾値電圧以上となり電流スイッチトランジスタ１１が導通状態となる。図７において、矢印（破線）は電圧印加経路を示したものであり、矢印（実線）は電流の流れを示したものである。
【００９５】
なお、本実施の形態において、例えば、走査線ＳＣＮ及び制御線ＢＬＫのＨＩＧＨレベルの電圧ＶＳＣＮ及びＶＢＬＫは＋２０Ｖであり、ＬＯＷレベルの電圧ＶＬは−１０Ｖに設定されている。また、前述したように、電流スイッチトランジスタ１１を、スイッチング損失の小さいスイッチ素子として動作させるためには、Ｖｇｓ＞＞ＶｄｓとなるようＶｇｓを設定して線形領域にて動作させる必要がある。つまり、電流スイッチトランジスタ１１が導通状態となる場合のデータ電圧の絶対値は、電流スイッチトランジスタ１１のドレイン−ソース間電圧Ｖｄｓの絶対値より大きい。本具体例において、電流スイッチトランジスタ１１のＶｄｓが１Ｖ程度であることから、電流スイッチトランジスタ１１のＶｇｓを８Ｖ程度に設定することが望ましい。また、有機ＥＬ素子１４に印加される電圧は、６Ｖ程度であることから、有機ＥＬ素子１４のアノード電位、つまり電流スイッチトランジスタ１１のソース電位は４Ｖ程度となる。上記電流スイッチトランジスタ１１のＶｇｓ及びソース電位より、電流スイッチトランジスタ１１に印加されるデータ電圧は、オン電圧として１２Ｖ、オフ電圧として２Ｖ程度に設定すればよい。なお、この場合、オフ電圧とＶｄａｔａ２の電圧とを同じ電圧値に設定しているが、図５に記載された駆動タイミングチャートのように、異なる電圧値とすることも可能であり、本実施の形態の係る表示装置１における各設定電圧値は、上記例示電圧値に限られない。図５に記載された駆動タイミングチャートでは、各配線の電圧の挙動を明確にするため、オフ電圧の電圧値とＶｄａｔａ２電圧の電圧値とが異なっている例を示している。
【００９６】
次に、時刻ｔ０３〜時刻ｔ０４において、走査線ＳＣＮ１の走査電圧をＶＳＣＮからＶＬに変化させて選択トランジスタ１３を非導通状態とし、電流スイッチトランジスタ１１のゲート端子とデータ線ＤＴとを電気的に切り離しても、電流スイッチトランジスタ１１のゲート−ソース間に接続されたコンデンサ１２により、電流スイッチトランジスタ１１のＶｇｓ電位は保持される。このときのコンデンサ１２の容量は、電流スイッチトランジスタ１１をオンさせている最大時間幅が経過しても、電流スイッチトランジスタ１１の閾値電圧以上の電位を保持できる容量以上とすることが望ましい。
【００９７】
上記動作により電流スイッチトランジスタ１１が導通状態となると、電源線ＰＳ→電流駆動トランジスタ２１→電流スイッチトランジスタ１１→有機ＥＬ素子１４→基準端子の経路で電流が流れ、発光画素６Ａ及び６Ｂの発光期間が開始する。発光期間は電流スイッチトランジスタ１１が非導通状態になるまで継続する。
【００９８】
その後、走査線ＳＣＮ２、走査線ＳＣＮ３、・・・、と順次走査することで、すべての発光画素に対して、所望のタイミングで電流スイッチトランジスタ１１をオンさせることが可能となる。
【００９９】
以上のように、時刻ｔ０３以降において、所望の発光画素に対し走査線ごとに書き込み動作を行うことで、サブフィールドごとに全ての発光画素に対して書き込み及び発光制御を行うことが可能となる。
【０１００】
なお、図５に記載された一連の表示動作では、初期化動作を一度しか行っていないが、サブフィールドごとに行ってもよい。ただし、サブフィールド間で、定電流駆動部の電流設定値を変化させる必要が無い場合は初期化動作を行う必要が無く、サブフィールド間での初期化動作を省略することにより駆動時間を大幅に短縮することが可能となる。つまり、単位表示画像を書き換える時間である１フレーム時間内に信号線制御回路５が初期化電圧Ｖｄａｔａ２をデータ線ＤＴに出力する回数は、１フレーム時間内に信号線制御回路５がデータ電圧（オン電圧及びオフ電圧）をデータ線ＤＴに出力する回数よりも少ないことが好ましい。これにより、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【０１０１】
また、サブフィールド時分割式で輝度を変調する場合、電流スイッチトランジスタ１１のオン／オフ時間比率の最大値または最小値によって最大輝度と最小輝度の制約が生ずるが、電流駆動部における電流設定値を変化させることで、輝度調節範囲を広げることが可能である。具体的には、例えば、電流駆動トランジスタ２１のＶｇｓの設定値を調整することにより、輝度調節範囲を広げることが可能である。
【０１０２】
また、初期化動作に必要な最大時間間隔に応じて、電流駆動トランジスタ２１のＶｇｓを保持するコンデンサ２２の容量を設定することにより、電流駆動トランジスタ２１のＶｇｓを所望の値に保持することが可能となる。
【０１０３】
以上、本実施の形態によれば、画素回路に定電流源として機能する定電流駆動部が配置されたことにより、定電流スイッチ部を構成する電流スイッチトランジスタ１１は、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、電流スイッチトランジスタ１１に印加するデータ電圧、つまり、ゲート−ソース間電圧Ｖｇｓを、ドレイン−ソース間電圧Ｖｄｓに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン−ソース電流Ｉｄｓのオン抵抗を小さくすることが可能となる。よって、電流スイッチトランジスタ１１のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。
【０１０４】
また、本実施の形態によれば、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に対し、制御線ＢＬＫの電位を変化させるドライバ動作のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。
【０１０５】
また、本実施の形態によれば、電流駆動トランジスタ２１のＶｇｓを設定するための初期化期間において、電流はデータ線ＤＴから初期化電源線ＰＩへと流れる。初期化電源線ＰＩの参照電圧ＶＲＥＦは、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を低減させることが可能である。また、電流駆動トランジスタ２１のＶｇｓを電源線ＰＳとデータ線ＤＴとの間で設定する場合と比較して、初期化電圧Ｖｄａｔａ２および参照電圧ＶＲＥＦの電圧値を電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。
【０１０６】
（実施の形態２）
本実施の形態に係る表示装置が有する画素回路は、実施の形態１に係る画素回路と比較して、定電流駆動部及び定電流スイッチ部の回路構成はそれぞれ同じであるが、定電流駆動部と定電流スイッチ部との配置関係のみが異なる。以下、実施の形態１に係る画素回路と同じ点は説明を省略し、異なる点のみ説明する。
【０１０７】
図８は、本発明の実施の形態２に係る表示装置が有する表示部の回路構成図である。図８に記載された表示部６の発光画素は、電流スイッチトランジスタ３１と、スイッチトランジスタ４３及び４４と、コンデンサ３２及び４２と、選択トランジスタ３３と、有機ＥＬ素子３４と、電流駆動トランジスタ４１と、画素列ごとに配置されたデータ線ＤＴと、画素行ごとに配置された走査線ＳＣＮと、制御線ＢＬＫと、初期化電源線ＰＩと、電源線ＰＳとを備える。
【０１０８】
表示部６が有する発光画素は、有機ＥＬ素子３４に供給する発光電流である定電流を発生させる定電流駆動部と、当該定電流駆動部から有機ＥＬ素子３４へ供給される上記定電流の電流径路を導通及び遮断する定電流スイッチ部とに大別される。
【０１０９】
定電流駆動部は、電流駆動トランジスタ４１と、コンデンサ４２と、スイッチトランジスタ４３及び４４とで構成される。定電流駆動部は、電流駆動トランジスタ４１を飽和領域で動作させることにより、電流駆動トランジスタ４１のＶｄｓが変動しても定電流を発生し、当該定電流を定電流スイッチ部へ安定供給する。
【０１１０】
定電流スイッチ部は、電流スイッチトランジスタ３１と、コンデンサ３２と、選択トランジスタ３３とで構成される。データ線ＤＴから供給される２値のデータ電圧（オン電圧及びオフ電圧）が電流スイッチトランジスタ３１のゲート端子に印加されることより、電流スイッチトランジスタ３１のソース−ドレイン間は、導通状態または非導通状態となる。これにより、定電流駆動部からの定電流を有機ＥＬ素子３４へ流す、または、流さないという動作がサブフィールド単位で実行され、ディジタル階調制御がなされる。ここで、電流スイッチトランジスタ３１のオンオフ制御におけるスイッチング損失を低減させるため、電流スイッチトランジスタ３１は、低オン抵抗である線形領域で動作させることが望ましい。一方、薄膜トランジスタを線形領域で動作させた場合、ソース−ドレイン間電圧Ｖｄｓの変動により、薄膜トランジスタのドレイン−ソース電流Ｉｄｓが変動しやすいという課題がある。上記課題を解消するため、上述した定電流駆動部によりＶｄｓが変動してもＩｄｓが変動しない定電流が供給される。
【０１１１】
つまり、飽和領域で動作する電流駆動トランジスタ４１を有する定電流駆動部により、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができ、線形領域で動作する電流スイッチトランジスタ３１を有する定電流スイッチ部により、低損失なスイッチングによるディジタル階調表示が可能となる。
【０１１２】
以下、発光画素の各構成要素及びそれらの接続状態を説明する。
【０１１３】
電源線ＰＳは、すべての画素行に配置され、電流スイッチトランジスタ３１を介して、電流駆動トランジスタ４１のドレインに接続されている。
【０１１４】
なお、本実施の形態では、全ての発光画素に対して、同じ電源電圧ＶＴＦＴが同じタイミングで印加されるので、電源線ＰＳは、全ての電源線が接続された共通線となっていてもよい。
【０１１５】
有機ＥＬ素子３４は、電流駆動型の発光素子であり、アノード端子が電流駆動トランジスタ４１のソース端子及びコンデンサ４２の一方の電極と接続され、カソード端子が基準端子（基準電圧ＶＥＬ）に接続されている。
【０１１６】
電流駆動トランジスタ４１は、ドレイン端子が電流スイッチトランジスタ３１のソース端子に接続され、ゲート端子がコンデンサ４２の他方の電極と接続され、ソース端子がコンデンサ４２の一方の電極と接続され、電源線ＰＳからの電流を駆動する。電流駆動トランジスタ４１は、ＶｄｓがＶｇｓに比べて十分大きい領域である飽和領域にて動作させることにより、Ｖｇｓに応じて、電源電圧から一定の電流を供給する定電流駆動用の薄膜トランジスタである。なお、電流駆動トランジスタ４１は、上述したように、Ｖｄｓの変動を受けない安定したＩｄｓを有機ＥＬ素子３４へ供給するが、映像信号に基づく表示階調の傾向により、フレーム単位で、後述する初期化電圧Ｖｄａｔａ２を調整することによりＶｇｓを変化させてＩｄｓの大きさを調整することが可能となる。これにより、全ての階調を高精度に表示することが可能となる。
【０１１７】
コンデンサ４２は、電流駆動トランジスタ４１のゲート電極及びソース電極に接続され、電流駆動トランジスタ４１のゲート−ソース間電圧を保持する第１コンデンサである。
【０１１８】
電流スイッチトランジスタ３１は、ドレイン端子が電源線ＰＳと接続され、ゲート端子がコンデンサ３２の他方の端子と接続され、ソース端子が電流駆動トランジスタ４１のドレイン端子と接続され、ＶｇｓがＶｄｓに比べて十分大きい領域である線形領域にて動作する、定電流スイッチング用の薄膜トランジスタである。電流スイッチトランジスタ３１は、電流駆動トランジスタ４１により駆動される定電流を有機ＥＬ素子３４へ流すための電流径路を導通及び遮断する。
【０１１９】
コンデンサ３２は、電流スイッチトランジスタ３１のゲート電極とドレイン電極との間の電圧を保持する第２コンデンサである。
【０１２０】
選択トランジスタ３３は、ドレイン端子が電流スイッチトランジスタ３１のゲート端子と接続され、ゲート端子が走査線ＳＣＮと接続され、ソース端子がデータ線ＤＴと接続され、有機ＥＬ素子３４の発光を決定するデータ電圧を書き込むべき発光画素を選択する。つまり、選択トランジスタ３３は、電流スイッチトランジスタ３１のゲート電極とデータ線ＤＴとの導通及び非導通を切り換える。
【０１２１】
スイッチトランジスタ４３は、ドレイン端子がデータ線ＤＴと接続され、ゲート端子が制御線ＢＬＫと接続され、ソース端子が電流駆動トランジスタ４１のゲート端子及びコンデンサ４２の他方の電極と接続された第１スイッチトランジスタであり、スイッチトランジスタ４４と同期制御されることにより、コンデンサ４２の両端電圧である電流駆動トランジスタ４１のＶｇｓを確定させる。
【０１２２】
スイッチトランジスタ４４は、ドレイン端子が電流駆動トランジスタ４１のソース端子及びコンデンサ４２の一方の電極と接続され、ゲート端子が制御線ＢＬＫと接続され、ソース端子が初期化電源線ＰＩと接続された第２スイッチトランジスタであり、スイッチトランジスタ４３と同期制御されることにより、コンデンサ４２の両端電圧である電流駆動トランジスタ４１のＶｇｓを確定させる。
【０１２３】
電流スイッチトランジスタ３１、スイッチトランジスタ４３及び４４、ならびに選択トランジスタ３３は、入力された映像信号に基づいてゲート−ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン−ソース間を導通状態とするスイッチ素子である。
【０１２４】
電流駆動トランジスタ４１、電流スイッチトランジスタ３１、スイッチトランジスタ４３及び４４、ならびに選択トランジスタ３３は、同一の導電型のチャネルを有する薄膜トランジスタであることが好ましく、さらには、ｎチャネルのＭＯＳＦＥＴで形成されていることが望ましい。上記トランジスタが、全て、ｎチャネルのＭＯＳＦＥＴで形成されることにより、ｎ型トランジスタのみを用いて画素回路を構成できるので、アモルファスシリコンＴＦＴを用いて安価かつ簡易的に表示パネルを製造することが可能となる。
【０１２５】
上記回路構成において、データ線ＤＴがＨＩＧＨレベル（Ｖｄａｔａ１）となり走査線ＳＣＮがＨＩＧＨレベル（ＶＳＣＮ）となることで、選択トランジスタ３３のゲート−ソース間に、閾値電圧よりも十分大きい信号電圧が印加される。これにより、選択トランジスタ３３は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。そして、選択トランジスタ３３が導通状態になった後、データ線ＤＴから選択トランジスタ３３を経由してコンデンサ３２が充電される。これにより、電流スイッチトランジスタ３１のゲート−ソース間に、閾値電圧よりも十分大きい電圧が印加され、電流スイッチトランジスタ３１は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。このとき、電源線ＰＳ→電流スイッチトランジスタ３１→電流駆動トランジスタ４１→有機ＥＬ素子３４の経路で上述した電流駆動トランジスタ４１による定電流が流れ有機ＥＬ素子３４が発光する。
【０１２６】
なお、図８では、コンデンサ３２が電流スイッチトランジスタ３１のゲート−ドレイン間に接続されているが、電流スイッチトランジスタ３１のゲート−ソース間にも寄生容量が生ずる（図示せず）。電流スイッチトランジスタ３１のゲート−ソース間電圧及びゲート−ドレイン間電圧の合計がドレイン−ソース間電圧と一致する。よって、前述のドレイン−ゲート間電圧をコンデンサ３２で保持することは、ゲート−ソース間電圧を保持することと等価的である。
【０１２７】
＜表示装置の動作＞
以下、図９〜１１を用いて、実施の形態２に係る表示装置の動作について述べる。図９は、本発明の実施の形態に係る表示装置の駆動タイミングチャートである。図９の駆動タイミングチャートは、図５に記載された実施の形態１に係る表示装置の駆動タイミングチャートと同様に、上から順に、Ｖ４２、Ｖ３２、ＴＦＴ４１、ＴＦＴ３１、Ｖ３３、Ｖ４３、Ｖ４４、制御線ＢＬＫの電圧、データ線ＤＴの電圧、走査線ＳＣＮ１の電圧、・・・、走査線ＳＣＮ１０８０の電圧を表している。
【０１２８】
［初期化期間（電流源設定期間）］
定電流駆動部から供給される定電流を設定する初期化期間（電流源設定期間）における動作は、入力された映像信号に基づき、各画素の電流源となる電流駆動トランジスタ４１のゲート−ソース間電圧Ｖｇｓを設定するステップである。
【０１２９】
まず、時刻ｔ１１〜時刻ｔ１２において、電流駆動トランジスタ４１のＶｇｓを設定するために、書き込み対象の電流駆動トランジスタ４１に直列に接続されている電流スイッチトランジスタ３１をオフさせる。オフさせる方法としては、図９のように、行順次に走査線ＳＣＮに走査電圧パルスを印加し、データ線ＤＴにオフ電圧を印加して行毎にオフさせてもよいし、全ライン一斉に走査電圧パルスを印加してもよい。また、上記走査電圧パルスの長さは、初期化期間より前の発光期間の長さに応じて変化させてもよい。
【０１３０】
初期化期間の準備段階として上記動作を行うことにより、電流駆動トランジスタ４１のドレイン電位が電源線ＰＳから切り離されてフローティング状態となるため、時刻ｔ１２以降での電流駆動トランジスタ４１のＶｇｓを任意に調整することが可能となる。
【０１３１】
次に、時刻ｔ１２において、制御線ＢＬＫに正の電圧ＶＢＬＫを印加し、スイッチトランジスタ４３及び４４のゲート電圧を閾値電圧以上としドレイン−ソース間の抵抗を下げオンさせる。この動作により、電流駆動トランジスタ４１のＶｇｓは、データ線ＤＴと初期化電源線ＰＩとの電位差により設定される。上述したように、電流駆動トランジスタ４１のＶｇｓを設定する際に、電流スイッチトランジスタ３１をオフ状態としているため、電流駆動トランジスタ４１のドレイン端子は切り離されている。このため、データ線ＤＴや初期化電源線ＰＩへの不要な電流の流入が無いので、書き込みに必要な電力を最小にすることが可能となり、低損失な表示装置が実現可能である。
【０１３２】
図１０は、本発明の実施の形態２に係る表示装置の電流源設定動作を説明する状態遷移図である。同図は、行列間で隣接する４つの発光画素６Ａ〜６Ｄの時刻ｔ１２における電気的状態を表している。なお、本実施の形態では、電源線ＰＳ、制御線ＢＬＫ及び初期化電源線ＰＩが全ての発光画素で共通化されている。これらの配線の共通化、及び、初期化電源線ＰＩによる参照電圧ＶＲＥＦの電圧値が初期化電圧Ｖｄａｔａ２との電位差のみにより決定できることから参照電圧ＶＲＥＦを低く設定できること、により駆動回路などの外部周辺回路を簡略化できる。
【０１３３】
時刻ｔ１２において、信号線制御回路５は、データ線ＤＴ１及びＤＴ２に対して初期化電圧Ｖｄａｔａ２を出力する。また、走査線制御回路４は、制御線ＢＬＫに対してＨＩＧＨレベルの選択電圧ＶＢＬＫを出力する。また、走査線制御回路４は、走査線ＳＣＮに対してＬＯＷレベルの非選択電圧ＶＬを出力する。これにより、スイッチトランジスタ４３及び４４が導通状態となり、電流駆動トランジスタ４１のＶｇｓは、（Ｖｄａｔａ２−ＶＲＥＦ）となる。図１０において、矢印（破線）は電圧印加経路を示したものである。
【０１３４】
ここで、前述したように、電流駆動トランジスタ４１を、安定した定電流源として動作させるためには、Ｖｄｓ＞＞ＶｇｓとなるようＶｇｓを設定して飽和領域にて動作させる必要がある。つまり、Ｖｄａｔａ２とＶＲＥＦとの電位差の絶対値は、電流駆動トランジスタ４１のドレイン−ソース間電圧Ｖｄｓの絶対値より小さい。
【０１３５】
但し、時刻ｔ１２〜時刻ｔ１３の初期化期間において、スイッチトランジスタ４４が導通状態であることから、初期化電源線ＰＩからスイッチトランジスタ４４を介して有機ＥＬ素子３４へ電流が流れ込んで有機ＥＬ素子３４が発光してしまう恐れがある。また同様に、スイッチトランジスタ４３が導通状態であることから、データ線ＤＴからスイッチトランジスタ４３を介して有機ＥＬ素子３４へ電流が流れ込んで有機ＥＬ素子３４が発光してしまう恐れがある。これを回避するため、初期化電源線ＰＩの参照電圧ＶＲＥＦ及びデータ線ＤＴの初期化電圧Ｖｄａｔａ２は、基準電位ＶＥＬに有機ＥＬ素子３４の順方向降下電圧を足した電圧よりも小さくなるよう設定される必要がある。この条件を確保することにより、有機ＥＬ素子３４のｐｎ接合部が逆バイアスとなり、初期化電源線ＰＩ→スイッチトランジスタ４４→有機ＥＬ素子３４、及び、データ線ＤＴ→スイッチトランジスタ４３→有機ＥＬ素子３４の経路で不要な電流は流れず、電流駆動トランジスタ４１のＶｇｓを任意に設定することが可能となる。
【０１３６】
ここで、有機ＥＬ表示パネルの場合を想定して具体例にて説明する。例えば、電源線ＰＳの電源電圧ＶＴＦＴは１０Ｖ、基準電圧ＶＥＬは―２Ｖに設定される。また、電流駆動トランジスタ４１のドレイン−ソース間電圧Ｖｄｓは５Ｖ程度、電流スイッチトランジスタ３１のＶｄｓは１Ｖ程度となる。この場合、電流駆動トランジスタ４１のＶｇｓを１Ｖ程度に設定する、つまり、初期化電圧Ｖｄａｔａ２を３Ｖ、及び参照電圧ＶＲＥＦを２Ｖと設定すれば、上述したように電流駆動トランジスタ４１のＶｄｓ＞＞Ｖｇｓとなる。
【０１３７】
上述した時刻ｔ１２における走査線制御回路４及び信号線制御回路５の動作により、定電流駆動部の設定が完了する。
【０１３８】
その後、時刻ｔ１２〜時刻ｔ１３の期間において、走査線制御回路４は、制御線ＢＬＫをＬＯＷレベルとして、スイッチトランジスタ４３及び４４のゲート電圧を閾値電圧以下とすることにより、電流駆動トランジスタ４１のＶｇｓを保持するコンデンサ４２の両電極は、データ線ＤＴ及び初期化電源線ＰＩから電気的に切り離される。なお、このとき、スイッチトランジスタ４３及び４４が十分なオフ状態となるまでにデータ線ＤＴの電圧を変動させると、電流駆動トランジスタ４１のＶｇｓ電圧が変動してしまう。これを回避するため、データ線ＤＴの電圧をＶｄａｔａ２から立ち下げるタイミングは、制御線ＢＬＫの立ち下がりタイミングよりも遅延させた方がよい。
【０１３９】
［書き込み期間（ＯＮ／ＯＦＦ設定期間）］
データ電圧を、選択された発光画素へ書き込む書き込み期間（ＯＮ／ＯＦＦ設定期間）における動作は、各発光画素が有する電流スイッチトランジスタ３１の導通状態及び非導通状態を切り換えるステップである。このため、走査線制御回路４は、走査線ＳＣＮごとに、選択電圧ＶＳＣＮまたは非選択電圧ＶＬを印加する。これにより、選択された走査線ＳＣＮが接続された画素行に属する発光画素に対して、対応するデータ線ＤＴからのデータ電圧が印加され、電流スイッチトランジスタ３１のゲート電圧が制御される。
【０１４０】
なお、図９では、制御回路２による処理により、サブフィールド期間ｔ１３〜ｔ１４及び期間ｔ１５〜ｔ１６では、１行目の発光画素が発光状態であり、サブフィールド期間ｔ１４〜ｔ１５では、１行目の発光画素が非発光状態であるものと仮定している。
【０１４１】
まず、時刻ｔ１３〜時刻ｔ１４のサブフィールド期間において、走査線制御回路４は、走査線ＳＣＮ１〜ＳＣＮｍに対して、走査信号パルスを印加する。ここで、走査線ＳＣＮ１に接続された１行目の発光画素について、より具体的に説明する。
【０１４２】
図１１は、本発明の実施の形態２に係る表示装置が有する画素への書き込み動作を説明する状態遷移図である。同図は、行列間で隣接する４つの発光画素６Ａ〜６Ｄの時刻ｔ１３における電気的状態を表している。
【０１４３】
時刻ｔ１３において、走査線制御回路４は、走査線ＳＣＮ１に対して、選択トランジスタ３３の閾値電圧以上となる選択電圧ＶＳＣＮを出力する。また、信号線制御回路５は、データ線ＤＴに対し、オン電圧Ｖｄａｔａ１を出力する。これにより、電流スイッチトランジスタ３１のゲート電圧が閾値電圧以上となり電流スイッチトランジスタ３１が導通状態となる。このとき、スイッチトランジスタ４３のドレイン電圧も変化するが、スイッチトランジスタ４３のゲート電圧が閾値電圧以下であるため、電流駆動トランジスタ４１のＶｇｓに影響は無い。図１１において、矢印（破線）は電圧印加経路を示したものであり、矢印（実線）は電流の流れを示したものである。
【０１４４】
なお、本実施の形態において、例えば、走査線ＳＣＮ及び制御線ＢＬＫのＨＩＧＨレベルの電圧ＶＳＣＮ及びＶＢＬＫは＋２０Ｖであり、ＬＯＷレベルの電圧ＶＬは−１０Ｖに設定されている。また、前述したように、電流スイッチトランジスタ３１を、スイッチング損失の小さいスイッチ素子として動作させるためには、Ｖｇｓ＞＞ＶｄｓとなるようＶｇｓを設定して線形領域にて動作させる必要がある。つまり、電流スイッチトランジスタ３１が導通状態となる場合のデータ電圧の絶対値は、電流スイッチトランジスタ３１のドレイン−ソース間電圧Ｖｄｓの絶対値より大きい。本具体例において、電流スイッチトランジスタ３１のＶｄｓが１Ｖ程度であることから、電流スイッチトランジスタ３１のＶｇｓを８Ｖ程度に設定することが望ましい。また、有機ＥＬ素子３４に印加される電圧は、６Ｖ程度であり、電流駆動トランジスタ４１のＶｄｓが５Ｖであることから、電流スイッチトランジスタ３１のソース電位は９Ｖ程度となる。上記電流スイッチトランジスタ３１のＶｇｓ及びソース電位より、電流スイッチトランジスタ３１に印加されるデータ電圧は、オン電圧として１７Ｖ、オフ電圧として３Ｖ程度に設定すればよい。なお、この場合、オフ電圧とＶｄａｔａ２の電圧とを同じ電圧値に設定しているが、図９に記載された駆動タイミングチャートのように、異なる電圧値とすることも可能であり、例えば、オフ電圧を７Ｖと高く設定することも可能である。すなわち、本実施の形態の係る表示装置における各設定電圧値は、上記例示電圧値に限られない。図９に記載された駆動タイミングチャートでは、各配線の電圧の挙動を明確にするため、オフ電圧の電圧値とＶｄａｔａ２電圧の電圧値とが異なっている例を示している。
【０１４５】
次に、時刻ｔ１３〜時刻ｔ１４において、走査線ＳＣＮ１の走査電圧をＶＳＣＮからＶＬに変化させて選択トランジスタ３３を非導通状態とし、電流スイッチトランジスタ３１のゲート端子とデータ線ＤＴとを電気的に切り離しても、電流スイッチトランジスタ３１のゲート−ソース間に接続されたコンデンサ３２により、電流スイッチトランジスタ３１のＶｇｓ電位は保持される。このときのコンデンサ３２の容量は、電流スイッチトランジスタ３１をオンさせている最大時間幅が経過しても、電流スイッチトランジスタ３１の閾値電圧以上の電位を保持できる容量以上とすることが望ましい。
【０１４６】
上記動作により電流スイッチトランジスタ３１が導通状態となると、電源線ＰＳ→電流スイッチトランジスタ３１→電流駆動トランジスタ４１→有機ＥＬ素子３４→基準端子の経路で電流が流れ、発光画素６Ａ及び６Ｂの発光期間が開始する。発光期間は電流スイッチトランジスタ３１が非導通状態になるまで継続する。
【０１４７】
その後、走査線ＳＣＮ２、走査線ＳＣＮ３、・・・、と順次走査することで、すべての発光画素に対して、所望のタイミングで電流スイッチトランジスタ３１をオンさせることが可能となる。
【０１４８】
以上のように、時刻ｔ１３以降において、所望の発光画素に対し走査線ごとに書き込み動作を行うことで、サブフィールドごとに全ての発光画素に対して書き込み及び発光制御を行うことが可能となる。
【０１４９】
なお、図９に記載された一連の表示動作では、初期化動作を一度しか行っていないが、サブフィールドごとに行ってもよい。ただし、サブフィールド間で、定電流駆動部の電流設定値を変化させる必要が無い場合は初期化動作を行う必要が無く、サブフィールド間での初期化動作を省略することにより駆動時間を大幅に短縮することが可能となる。つまり、単位表示画像を書き換える時間である１フレーム時間内に信号線制御回路５が初期化電圧Ｖｄａｔａ２をデータ線ＤＴに出力する回数は、１フレーム時間内に信号線制御回路５がデータ電圧（オン電圧及びオフ電圧）をデータ線ＤＴに出力する回数よりも少ないことが好ましい。これにより、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【０１５０】
また、サブフィールド時分割式で輝度を変調する場合、電流スイッチトランジスタ３１のオン／オフ時間比率の最大値または最小値によって最大輝度と最小輝度の制約が生ずるが、電流駆動部における電流設定値を変化させることで、輝度調節範囲を広げることが可能である。具体的には、例えば、電流駆動トランジスタ４１のＶｇｓの設定値を調整することにより、輝度調節範囲を広げることが可能である。
【０１５１】
また、初期化動作に必要な最大時間間隔に応じて、電流駆動トランジスタ４１のＶｇｓを保持するコンデンサ４２の容量を設定することにより、電流駆動トランジスタ４１のＶｇｓを所望の値に保持することが可能となる。
【０１５２】
以上、本実施の形態によれば、画素回路に定電流源として機能する定電流駆動部が配置されたことにより、定電流スイッチ部を構成する電流スイッチトランジスタ３１は、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、電流スイッチトランジスタ３１に印加するデータ電圧、つまり、ゲート−ソース間電圧Ｖｇｓを、ドレイン−ソース間電圧Ｖｄｓに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン−ソース電流Ｉｄｓのオン抵抗を小さくすることが可能となる。よって、電流スイッチトランジスタ３１のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。
【０１５３】
また、本実施の形態によれば、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に対し、制御線ＢＬＫの電位を変化させるドライバ動作のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。
【０１５４】
また、本実施の形態によれば、電流駆動トランジスタ４１のＶｇｓを設定するための初期化期間において、電流はデータ線ＤＴから初期化電源線ＰＩへと流れる。初期化電源線ＰＩの参照電圧ＶＲＥＦは、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を少なくすることが可能である。また、電流駆動トランジスタ４１のＶｇｓを設定する参照電圧ＶＲＥＦ及び初期化電圧Ｖｄａｔａ２の電圧値を、電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。
【０１５５】
以上、本発明に係る表示装置について実施に形態１及び２に基づき説明したが、本発明に係る表示装置は、上述した実施の形態１及び２に限定されるものではない。実施の形態１及び２に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１５６】
なお、飽和領域を利用した定電流源である電流駆動トランジスタ２１及び４１のチャネル幅を、電流スイッチトランジスタ１１及び３１よりも広くすることが好ましい。これにより、電流駆動トランジスタ２１及び４１のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を低減することが可能である。
【０１５７】
また、上記実施の形態１及び２では、各トランジスタのゲート電圧がＨＩＧＨレベルの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをすべてｐ型トランジスタで形成し、走査線の極性を反転させた表示装置でも、上述した各実施の形態と同様の効果を奏する。あるいは、ｎ型トランジスタ及びｐ型トランジスタが混在した構成の表示装置であってもよい。
【０１５８】
また、本発明に係る実施の形態１及び２では、各トランジスタは、ゲート、ソース及びドレインを有するＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【産業上の利用可能性】
【０１５９】
本発明の表示装置は、特に、ディジタル階調制御方式で輝度を変動させるアクティブ型ディスプレイに有用である。
【符号の説明】
【０１６０】
１ 表示装置
２ 制御回路
４ 走査線制御回路
５ 信号線制御回路
６ 表示部
６Ａ、６Ｂ、６Ｃ、６Ｄ 発光画素
１１、３１ 電流スイッチトランジスタ
１２、２２、３２、４２ コンデンサ
１３、３３ 選択トランジスタ
１４、３４、５２７ 有機ＥＬ素子
２１、４１ 電流駆動トランジスタ
２３、２４、４３、４４ スイッチトランジスタ
５００ 有機ＥＬディスプレイ装置
５０１ 画素
５１１ 信号線
５１２ 電源配線
５１３ 選択線
５１４ 制御線
５１５ 可変電位配線
５２１ 第２トランジスタ
５２２ 第４トランジスタ
５２３ 第１トランジスタ
５２４ 第３トランジスタ
５２５、５２６ コンデンサ
【技術分野】
【０００１】
本発明は、表示装置に関し、特に電流駆動型の発光素子を用いた画像表示装置に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた画像表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
【０００３】
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（信号線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
【０００４】
一方、複数の走査線と複数の信号線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。
【０００５】
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。従って、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。
【０００６】
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における表示部の回路構成が開示されている。
【０００７】
図１２は、特許文献１に記載された従来の有機ＥＬディスプレイ装置における表示部の回路構成図である。同図に記載された有機ＥＬディスプレイ装置５００は、表示させる画素５０１を選択する選択線５１３と、選択された画素５０１にデータ電圧を与える信号線５１１と、選択線５１３と信号線５１１との交点に対応してマトリクス状に配置される電流駆動型の有機ＥＬ素子５２７と、電源電圧を印加する電源配線５１２と、電源配線５１２と有機ＥＬ素子５２７との間に直列に接続されるｐ型の第１トランジスタ５２３及び第２トランジスタ５２１と、第１トランジスタ５２３のゲート端子とドレイン端子を接続または遮断するｎ型の第３トランジスタ５２４と、第１トランジスタ５２３のゲート端子と可変電位配線５１５との間に設けられたコンデンサ５２６と、第２トランジスタ５２１のゲート端子と信号線５１１との間に接続されそのゲート端子が選択線５１３に接続されるｎ型の第４トランジスタ５２２とを備えた構成である。
【０００８】
以下、上記のように構成される画素５０１の表示動作について説明する。画素５０１の表示動作は、時間分割階調方式であり、ソースドライバ及びゲートドライバが実行する。
【０００９】
第２トランジスタ５２１のゲート端子に与えられる電位は、時間分割階調表示データである。時間分割階調表示を行なうには、ゲートドライバにより選択線５１３がＨＩＧＨ電位とされた期間に、ソースドライバにより第４トランジスタ５２２を通して第２トランジスタ５２１のゲート端子にＯＮ電位またはＯＦＦ電位が印加される。
【００１０】
一方、第１トランジスタ５２３の出力電流を設定する動作においては、まず、可変電位配線５１５の電位を所定の電位Ｖｐにし、制御線５１４をＨＩＧＨ電位として第３トランジスタ５２４を導通状態とする。また、選択線５１３をＨＩＧＨレベルとしてソースドライバから第２トランジスタ５２１を一瞬導通状態とする電圧を印加し、直ぐに非導通状態となる電圧を印加する。このとき、第１トランジスタ５２３のゲート−ドレイン間は第３トランジスタ５２４を通して短絡されているので、第１トランジスタ５２３のゲート端子電位は低下しＯＮ電位となる。その後、第２トランジスタ５２１が上記のように非導通状態となると、第１トランジスタ５２３のドレイン端子電位が上昇する。その結果、第１トランジスタ５２３のゲート端子電位が上昇し、第１トランジスタ５２３が非導通状態に変化する。このときのソース−ゲート間電圧が、第１トランジスタ５２３の閾値電圧となる。
【００１１】
その後、制御線５１４をＬＯＷ電位として第３トランジスタ５２４を非導通状態とし、コンデンサ５２６の電位を保持して、さらに、可変電位配線５１５の電位をＶｐよりＶａだけ低い電位に変化させる。これにより、第１トランジスタ５２３のゲート端子−ソース端子間電圧Ｖｇｓは閾値電位Ｖｔｈ−Ｖａとなる。
【００１２】
なお、第１トランジスタ５２３のソース−ドレイン間電圧Ｖｄｓとソース−ゲート間電圧Ｖｇｓとの間に、｜Ｖｄｓ｜≧｜Ｖｇｓ｜ の関係があるとき、つまり第１トランジスタ５２３が飽和領域で動作するとき、第１トランジスタ５２３の閾値ばらつきを補償して第１トランジスタ５２３を流れる電流値を設定することができる。そして、第２トランジスタ５２１が導通状態になると、第１トランジスタ５２３から第２トランジスタ５２１を通して有機ＥＬ素子５２７に、閾値電圧に依らない一定の駆動電流Ｉｄｓを流すことが可能となる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−３０９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１に記載された従来の有機ＥＬディスプレイ装置５００は、駆動電流Ｉｄｓを設定するために、基本的な表示動作に必要な信号線５１１及び選択線５１３の電位を変化させるドライバ回路に加え、可変電位配線５１５及び制御線５１４の電位を変化させるドライバ回路がそれぞれ必要であり、外部周辺回路の構成が複雑である。
【００１５】
また、特許文献１に記載された画素５０１の画素回路では、ｎ型及びｐ型チャネルのＴＦＴを両方用いており、ＴＦＴとして安価で製造容易なアモルファスシリコンＴＦＴに代表されるｎ型チャネルのＴＦＴのみを用いて画素回路を製造することが困難である。
【００１６】
上記課題に鑑み、本発明は、小規模な外部周辺回路により駆動可能な画素回路を有し、簡略化された製造工程による表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、電源電圧を前記複数の発光画素に供給するための電源線と、前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、制御線と、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、前記複数の発光画素のそれぞれは、電流駆動型の発光素子と、前記発光素子に定電流を供給するための定電流駆動部と、前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、前記定電流駆動部は、ソース電極及びドレイン電極の一方が前記電源線に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第１コンデンサと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第１コンデンサの他方の電極に接続され、前記第１コンデンサと前記データ線との導通及び非導通を切り換える第１スイッチトランジスタと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第１コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第１コンデンサと前記初期化電源線との導通及び非導通を切り換える第２スイッチトランジスタとを備え、前記定電流スイッチ部は、ソース電極及びドレイン電極の一方が前記電流駆動トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電流駆動トランジスタにより駆動される電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第２コンデンサと、ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備えることを特徴とする。
【００１８】
また、本発明の一態様に係る表示装置は、マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、電源電圧を前記複数の発光画素に供給するための電源線と、前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、制御線と、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、前記複数の発光画素のそれぞれは、電流駆動型の発光素子と、前記発光素子に定電流を供給するための定電流駆動部と、前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、前記定電流駆動部は、ソース電極及びドレイン電極の一方が前記定電流スイッチ部を介して前記電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第１コンデンサと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第１コンデンサの他方の電極に接続され、前記第１コンデンサと前記データ線との導通及び非導通を切り換える第１スイッチトランジスタと、ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第１コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第１コンデンサと前記初期化電源線との導通及び非導通を切り換える第２スイッチトランジスタとを備え、前記定電流スイッチ部は、ソース電極及びドレイン電極の一方が前記電源線に接続され、ソース電極及びドレイン電極の他方が前記電流駆動トランジスタのソース電極及びドレイン電極の一方に接続され、前記電源線から前記電流駆動トランジスタを介して流れる電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第２コンデンサと、ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備えることを特徴とする。
【００１９】
上記構成によれば、従来では、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に加えて制御線及び可変電位配線を変化させるドライバ回路が必要であったのに対して、制御線の電位を変化させるドライバ回路のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。
【００２０】
また、本発明の一態様に係る表示装置は、さらに、前記複数の走査線及び前記制御線に接続され、前記第１スイッチトランジスタ、前記第２スイッチトランジスタ及び前記選択トランジスタの導通及び非導通を制御する走査線制御回路と、前記複数のデータ線に接続され、前記走査線制御回路により前記選択トランジスタが導通状態となった場合、前記電流スイッチトランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する前記データ電圧を前記データ線に出力し、前記走査線制御回路により前記第１スイッチトランジスタ及び前記第２スイッチトランジスタが導通状態となった場合、前記電流駆動トランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する初期化電圧を前記データ線に出力する信号線制御回路とを備えることが好ましい。
【００２１】
上記構成によれば、発光画素列ごとに配置されたデータ線を、時間的に分割して利用することにより、電流駆動トランジスタのゲート−ソース間電圧を決定する初期化電圧と電流スイッチトランジスタのゲート−ソース間電圧を決定するデータ電圧とを出力させることが可能となる。よって、データ線及び信号線制御回路に対し複数の機能を持たせるため、制御回路の規模を小さくすることが可能となり、低コストの表示装置が実現可能である。
【００２２】
また、電流駆動トランジスタのゲート−ソース間電圧を設定するための初期化期間において、電流はデータ線から初期化電源線へと流れる。初期化電源線の参照電圧は、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を低減させることが可能である。また、電流駆動トランジスタのゲート−ソース間電圧を電源線とデータ線との間で設定する場合と比較して、初期化電圧および参照電圧の電圧値を、電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。
【００２３】
また、本発明の一態様に係る表示装置は、前記電流スイッチトランジスタが導通状態となる場合の前記データ電圧の絶対値は、前記電流スイッチトランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より大きく、前記参照電圧と前記初期化電圧との電位差の絶対値は、前記電流駆動トランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より小さいことが好ましい。
【００２４】
これにより、電流駆動トランジスタは飽和領域で動作するので、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができる。また、電流スイッチトランジスタは線形領域で動作するので、オン抵抗が小さく電圧降下が抑制されたスイッチング動作及び電流駆動となり、低消費電力化が実現される。
【００２５】
また、本発明の一態様に係る表示装置は、単位表示画像を書き換える時間である１フレーム時間内に前記信号線制御回路が前記初期化電圧を前記データ線に出力する回数は、前記１フレーム時間内に前記信号線制御回路が前記データ電圧を前記データ線に出力する回数よりも少なくてもよい。
【００２６】
この構成によれば、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【００２７】
また、前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、全て同一の導電型のチャネルを有する薄膜トランジスタであってもよい。
【００２８】
また、前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、全てｎ型のチャネルを有する薄膜トランジスタであることが好ましい。
【００２９】
これにより、特に、ｎ型トランジスタのみを用いて画素回路を構成している場合、アモルファスシリコンＴＦＴの製造プロセスを用いて安価かつ簡易的に表示パネルを製造することが可能となる。
【００３０】
また、前記電流駆動トランジスタは、飽和領域で動作し、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、線形領域で動作することが好ましい。
【００３１】
これにより、電流駆動トランジスタは飽和領域で動作するので、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができる。また、電流スイッチトランジスタ、選択トランジスタ、第１トランジスタ及び第２トランジスタは線形領域で動作するので、オン抵抗の小さいスイッチングとなり低消費電力化が実現される。
【００３２】
また、前記発光素子は、有機ＥＬ素子であってもよい。
【００３３】
また、前記発光素子は、無機ＥＬ素子であってもよい。
【発明の効果】
【００３４】
本発明の表示装置によれば、従来に比べドライバ回路が削減された小規模な外部周辺回路により駆動が可能となり、外部周辺回路を簡略化できる。
【図面の簡単な説明】
【００３５】
【図１】本発明の表示装置の機能ブロック図である。
【図２】本発明の実施の形態１に係る表示装置が有する表示部の回路構成図である。
【図３】本発明の表示装置が有する走査線制御回路の内部回路図である。
【図４】本発明の表示装置が有する信号線制御回路の内部回路図である。
【図５】本発明の実施の形態１に係る表示装置の駆動タイミングチャートである。
【図６】本発明の実施の形態１に係る表示装置の電流源設定動作を説明する状態遷移図である。
【図７】本発明の実施の形態１に係る表示装置の書き込み動作を説明する状態遷移図である。
【図８】本発明の実施の形態２に係る表示装置が有する表示部の回路構成図である。
【図９】本発明の実施の形態２に係る表示装置の駆動タイミングチャートである。
【図１０】本発明の実施の形態２に係る表示装置の電流源設定動作を説明する状態遷移図である。
【図１１】本発明の実施の形態２に係る表示装置の書き込み動作を説明する状態遷移図である。
【図１２】特許文献１に記載された従来の有機ＥＬディスプレイ装置における表示部の回路構成図である。
【発明を実施するための形態】
【００３６】
以下、本発明を実施するための形態１及び２について、図面を参照しながら説明する。
【００３７】
（実施の形態１）
＜表示装置の構成＞
図１は、本発明の実施の形態に係る表示装置の機能ブロック図である。同図に記載された表示装置１は、ディジタル階調制御方式で輝度を変動させるアクティブマトリクス型ディスプレイ装置であり、制御回路２と、走査線制御回路４と、信号線制御回路５と、表示部６とを備える。
【００３８】
制御回路２は、入力された映像信号に応じて、表示部６の画素ごとに発光させるサブフレームを割り当て、走査線制御回路４及び信号線制御回路５に制御信号を出力する。
【００３９】
走査線制御回路４は、表示部６に走査電圧を印加し、信号線制御回路５は表示部にデータ電圧及び初期化電圧を印加する。以下、上述した表示装置１の構成要素について詳細に説明する。
【００４０】
図２は、本発明の実施の形態に係る表示装置が有する表示部の回路構成図である。表示部６は、ディスプレイの解像度（ｍ×ｎ）に応じた、マトリクス状に配置された複数の発光画素が配置された表示部であるが、図２には、表示部６の一部である、１つの発光画素が記載されている。図２に記載された表示部６の発光画素は、電流スイッチトランジスタ１１と、スイッチトランジスタ２３及び２４と、コンデンサ１２及び２２と、選択トランジスタ１３と、有機ＥＬ素子１４と、電流駆動トランジスタ２１と、画素列ごとに配置されたデータ線ＤＴと、画素行ごとに配置された走査線ＳＣＮと、制御線ＢＬＫと、初期化電源線ＰＩと、電源線ＰＳとを備える。
【００４１】
また、表示部６が有する複数の発光画素は、全て同じ回路構成となっている。
【００４２】
表示部６が有する発光画素は、有機ＥＬ素子１４に供給する発光電流である定電流を発生させる定電流駆動部と、当該定電流駆動部から有機ＥＬ素子１４へ供給される上記定電流の電流径路を導通及び遮断する定電流スイッチ部とに大別される。
【００４３】
定電流駆動部は、電流駆動トランジスタ２１と、コンデンサ２２と、スイッチトランジスタ２３及び２４とで構成される。定電流駆動部は、電流駆動トランジスタ２１を飽和領域で動作させることにより、電流駆動トランジスタ２１のソース−ドレイン間電圧Ｖｄｓが変動しても定電流を発生し、当該定電流を定電流スイッチ部へ安定供給する。
【００４４】
定電流スイッチ部は、電流スイッチトランジスタ１１と、コンデンサ１２と、選択トランジスタ１３とで構成される。データ線ＤＴから供給される２値のデータ電圧（オン電圧及びオフ電圧）が電流スイッチトランジスタ１１のゲート端子に印加されることより、電流スイッチトランジスタ１１のソース−ドレイン間は、導通状態または非導通状態となる。これにより、定電流駆動部からの定電流を有機ＥＬ素子１４へ流す、または、流さないという動作がサブフィールド単位で実行され、ディジタル階調制御がなされる。ここで、電流スイッチトランジスタ１１のオンオフ制御におけるスイッチング損失を低減させるため、電流スイッチトランジスタ１１は、低オン抵抗である線形領域で動作させることが望ましい。一方、薄膜トランジスタを線形領域で動作させた場合、ソース−ドレイン間電圧Ｖｄｓの変動により、薄膜トランジスタのドレイン−ソース電流Ｉｄｓが変動しやすいという課題がある。上記課題を解消するため、上述した定電流駆動部によりＶｄｓが変動してもＩｄｓが変動しない定電流が供給される。
【００４５】
つまり、飽和領域で動作する電流駆動トランジスタ２１を有する定電流駆動部により、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができ、線形領域で動作する電流スイッチトランジスタ１１を有する定電流スイッチ部により、低損失なスイッチングによるディジタル階調表示が可能となる。
【００４６】
以下、発光画素の各構成要素及びそれらの接続状態を説明する。
【００４７】
電源線ＰＳは、すべての画素行に配置され、電流駆動トランジスタ２１のドレインに接続され、正の電源電圧ＶＴＦＴを当該接続点に印加することにより、電源電圧を複数の発光画素に供給する。
【００４８】
なお、本実施の形態では、全ての発光画素に対して、同じ電源電圧ＶＴＦＴが同じタイミングで印加されるので、電源線ＰＳは、全ての電源線が接続された共通線となっていてもよい。
【００４９】
走査線ＳＣＮは、画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択する。
【００５０】
制御線ＢＬＫは、すべての画素行に配置され、定電流駆動部を初期化するための機能を有する。
【００５１】
初期化電源線ＰＩは、すべての画素行に配置され、全ての発光画素を初期化するための参照電圧ＶＲＥＦを、全ての発光画素に供給する機能を有する。具体的には、初期化電源線ＰＩは、定電流駆動部を初期化する場合にコンデンサ２２の一方の電極に参照電圧ＶＲＥＦを供給する。なお、本実施の形態では、全ての発光画素に対して、同じ参照電圧ＶＲＥＦが同じタイミングで印加されるので、各画素行に配置された初期化電源線ＰＩは共通線となっている。よって、駆動回路などの外部周辺回路を簡略化できる。
【００５２】
データ線ＤＴは、画素列ごとに配置され、選択された発光画素にデータ電圧を書き込むための機能を有する。
【００５３】
有機ＥＬ素子１４は、電流駆動型の発光素子であり、アノード端子が電流スイッチトランジスタ１１のソース端子及びコンデンサ１２の一方の電極と接続され、カソード端子が基準端子（基準電圧ＶＥＬ）に接続されている。
【００５４】
電流駆動トランジスタ２１は、ドレイン端子が電源線ＰＳに接続され、ゲート端子がコンデンサ２２の他方の電極と接続され、ソース端子がコンデンサ２２の一方の電極と接続され、電源線ＰＳからの電流を駆動する。電流駆動トランジスタ２１は、ドレイン−ソース間電圧Ｖｄｓがゲート−ソース間電圧Ｖｇｓに比べて十分大きい領域である飽和領域にて動作させることにより、Ｖｇｓに応じて、電源電圧から一定の電流を供給する定電流駆動用の薄膜トランジスタである。なお、電流駆動トランジスタ２１は、上述したように、Ｖｄｓの変動を受けない安定したＩｄｓを有機ＥＬ素子１４へ供給するが、映像信号に基づく表示階調の傾向により、フレーム単位で、後述する初期化電圧Ｖｄａｔａ２を調整することによりＶｇｓを変化させてＩｄｓの大きさを調整することが可能となる。これにより、全ての階調を高精度に表示することが可能となる。
【００５５】
コンデンサ２２は、電流駆動トランジスタ２１のゲート電極及びソース電極に接続され、電流駆動トランジスタ２１のゲート−ソース間電圧を保持する第１コンデンサである。
【００５６】
電流スイッチトランジスタ１１は、ドレイン端子が電流駆動トランジスタ２１のソース端子と接続され、ゲート端子がコンデンサ１２の他方の端子と接続され、ソース端子がコンデンサ１２の一方の端子及び有機ＥＬ素子１４のアノード端子と接続され、ゲート−ソース間電圧Ｖｇｓがドレイン−ソース間電圧Ｖｄｓに比べて十分大きい領域である線形領域にて動作する、定電流スイッチング用の薄膜トランジスタである。電流スイッチトランジスタ１１は、電流駆動トランジスタ２１により駆動される定電流を有機ＥＬ素子１４へ流すための電流径路を導通及び遮断する。
【００５７】
コンデンサ１２は、電流スイッチトランジスタ１１のゲート電極とソース電極との間の電圧を保持する第２コンデンサである。
【００５８】
選択トランジスタ１３は、ドレイン端子が電流スイッチトランジスタ１１のゲート端子と接続され、ゲート端子が走査線ＳＣＮと接続され、ソース端子がデータ線ＤＴと接続され、有機ＥＬ素子１４の発光を決定するデータ電圧を書き込むべき発光画素を選択する。つまり、選択トランジスタ１３は、電流スイッチトランジスタ１１のゲート電極とデータ線ＤＴとの導通及び非導通を切り換える。
【００５９】
スイッチトランジスタ２３は、ドレイン端子がデータ線ＤＴと接続され、ゲート端子が制御線ＢＬＫと接続され、ソース端子が電流駆動トランジスタ２１のゲート端子及びコンデンサ２２の他方の電極と接続された第１スイッチトランジスタであり、スイッチトランジスタ２４と同期制御されることにより、コンデンサ２２の両端電圧である電流駆動トランジスタ２１のＶｇｓを確定させる。
【００６０】
スイッチトランジスタ２４は、ドレイン端子が電流駆動トランジスタ２１のソース端子及びコンデンサ２２の一方の電極と接続され、ゲート端子が制御線ＢＬＫと接続され、ソース端子が初期化電源線ＰＩと接続された第２スイッチトランジスタであり、スイッチトランジスタ２３と同期制御されることにより、コンデンサ２２の両端電圧である電流駆動トランジスタ２１のＶｇｓを確定させる。
【００６１】
電流スイッチトランジスタ１１、スイッチトランジスタ２３及び２４、ならびに選択トランジスタ１３は、入力された映像信号に基づいてゲート−ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン−ソース間を導通状態とするスイッチ素子である。
【００６２】
電流駆動トランジスタ２１、電流スイッチトランジスタ１１、スイッチトランジスタ２３及び２４、ならびに選択トランジスタ１３は、同一の導電型のチャネルを有する薄膜トランジスタであることが好ましく、さらには、ｎチャネルのＭＯＳＦＥＴで形成されていることが望ましい。上記トランジスタが、全て、ｎチャネルのＭＯＳＦＥＴで形成されることにより、ｎ型トランジスタのみを用いて画素回路を構成できるので、アモルファスシリコンＴＦＴを用いて安価かつ簡易的に表示パネルを製造することが可能となる。
【００６３】
上記回路構成において、データ線ＤＴがＨＩＧＨレベル（Ｖｄａｔａ１）となり走査線ＳＣＮがＨＩＧＨレベル（ＶＳＣＮ）となることで、選択トランジスタ１３のゲート−ソース間に、閾値電圧よりも十分大きい信号電圧が印加される。これにより、選択トランジスタ１３は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。そして、選択トランジスタ１３が導通状態になった後、データ線ＤＴから選択トランジスタ１３を経由してコンデンサ１２が充電される。これにより、電流スイッチトランジスタ１１のゲート−ソース間に、閾値電圧よりも十分大きい電圧が印加され、電流スイッチトランジスタ１１は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。このとき、電源線ＰＳ→電流駆動トランジスタ２１→電流スイッチトランジスタ１１→有機ＥＬ素子１４の経路で上述した電流駆動トランジスタ２１による定電流が流れ有機ＥＬ素子１４が発光する。
【００６４】
また、本実施の形態では、発光素子として有機ＥＬ素子を用いているが、当該発光素子は電流駆動型の発光素子であればよく、例えば、無機ＥＬ素子であってもよい。
【００６５】
＜走査線制御回路＞
次に、走査線制御回路４について説明する。走査線制御回路４は、制御回路２からの制御信号により、データ電圧書き込み期間において、発光画素行を選択するための走査信号を、走査線ＳＣＮを介して発光画素を有する表示部６に出力する。また、走査線制御回路４は、制御回路２からの制御信号により、初期化期間において、各発光画素の定電流値を定電流駆動部に設定するための初期化信号を、制御線ＢＬＫを介して発光画素を有する表示部６に出力する。
【００６６】
図３は、本発明の表示装置が有する走査線制御回路の内部回路図である。走査線制御回路４は、走査信号の選択電圧であるＶＳＣＮまたは非選択電圧ＶＬを選択し、画素行ごとに配置された走査線ＳＣＮ１〜ＳＣＮｍに印加する。
【００６７】
画素行数がｍである場合には、走査線制御回路４は、ｍ本の走査線ＳＣＮ１〜ＳＣＮｍを介して表示部６に接続されている。走査線制御回路４は、任意の順序で１ライン毎に走査線ＳＣＮ１〜ＳＣＮｍに対して選択電圧ＶＳＣＮまたは非選択電圧ＶＬを供給することが可能である。もちろん、走査線ＳＣＮ１、ＳＣＮ２、・・・ＳＣＮｍという様に、行順次に走査電圧を印加することも可能であり、あるいは、全ての走査線に対し同時にＶＳＣＮまたはＶＬを供給することも可能である。
【００６８】
図３に記載された回路において、例えば、走査線ＳＣＮ１に選択電圧ＶＳＣＮを印加し、その他の走査線に非選択電圧ＶＬを印加する場合には、走査線制御回路４は、スイッチＳＷ４１Ａ及びスイッチＳＷ４２Ｂ、ＳＷ４３Ｂ、・・・ＳＷ４ｍＢをＯＮ状態とし、スイッチＳＷ４１Ｂ及びスイッチＳＷ４２Ａ、ＳＷ４３Ａ、・・・ＳＷ４ｍＡをＯＦＦ状態とする。
【００６９】
さらに、図示しないが、走査線制御回路４は、初期化信号の選択電圧であるＶＢＬＫまたは非選択電圧を選択し、制御線ＢＬＫに印加する。制御線ＢＬＫに選択電圧ＶＢＬＫまたは非選択電圧を印加する回路についても、選択電圧ＶＳＣＮまたは非選択電圧ＶＬを印加する回路と同様の構成である。
【００７０】
つまり、走査線制御回路４は、複数の走査線ＳＣＮ及び制御線ＢＬＫに接続され、スイッチトランジスタ２３及び２４ならびに選択トランジスタ１３の導通及び非導通を制御する。
【００７１】
なお、選択電圧ＶＳＣＮ及びＶＢＬＫを印加するタイミングについては、後述する。
【００７２】
また、制御線ＢＬＫは、全ての発光画素に共通した制御線であってもよく、また、画素行ごとに配置された制御線ＢＬＫ１〜ＢＬＫｍであってもよい。
【００７３】
＜信号線制御回路＞
次に、信号線制御回路５について説明する。信号線制御回路５は、データ電圧書き込み期間において、制御回路２からの制御信号により、走査線制御回路４から出力される走査信号に同期して、映像信号に対応したデータ電圧（オン電圧及びオフ電圧）を、データ線ＤＴを介して電流スイッチトランジスタ１１のゲート端子に出力する。また、信号線制御回路５は、初期化期間において、走査線制御回路４から制御線ＢＬＫを介して出力される初期化信号の選択電圧ＶＢＬＫに同期して、定電流駆動部から定電流スイッチ部へ供給される定電流の電流値を決定するための初期化電圧Ｖｄａｔａ２を、データ線ＤＴを介して電流駆動トランジスタ２１のゲート端子に出力する。信号線制御回路５も走査線制御回路４とほぼ同様の回路構成であるが、印加する電圧値を電流駆動トランジスタ２１のゲート電圧として設定する初期化電圧Ｖｄａｔａ２と、電流スイッチトランジスタ１１のオン電圧Ｖｄａｔａ１とを選択できる構成となっている。
【００７４】
図４は、本発明の表示装置が有する信号線制御回路の内部回路図である。信号線制御回路５は、スイッチＳＷＤによる切替え機能により、初期化電圧Ｖｄａｔａ２またはオン電圧Ｖｄａｔａ１を選択し、画素列ごとに配置されたデータ線ＤＴ１〜ＤＴｎに印加する。また、データ信号のオフ電位を供給するためのスイッチをライン毎に配置した回路構成となっている。
【００７５】
画素列数がｎである場合には、信号線制御回路５は、ｎ本のデータ線ＤＴ１〜ＤＴｎを介して表示部６に接続されている。各データ線には、信号線制御回路５の信号に応じて、１ライン毎にデータ線ＤＴ１〜ＤＴｎにオン電圧Ｖｄａｔａ１またはオフ電圧を供給することが可能である。また、全てのデータ線に対し同時に初期化電圧Ｖｄａｔａ２またはオフ電圧を供給することも可能である。初期化電圧Ｖｄａｔａ２、オン電圧Ｖｄａｔａ１またはオフ電圧を印加するタイミングについては、後述する。
【００７６】
以上のように、信号線制御回路５は、制御回路２からの制御信号により、初期化期間において電流駆動トランジスタ２１のソース電圧となる初期化電圧Ｖｄａｔａ２を出力し、データ電圧書き込み期間においてデータ電圧であるオン電圧またはオフ電圧を、データ線ＤＴを介して表示部６に出力する。また、映像信号に応じた駆動信号により、表示部６の解像度に応じた画素列数ｎ本のデータ線を同時に制御可能とするためのメモリ機能を有している。
【００７７】
つまり、信号線制御回路５は、複数のデータ線ＤＴに接続され、走査線制御回路４により選択トランジスタ１３が導通状態となった場合、電流スイッチトランジスタ１１のゲート−ソース間電圧を決定するデータ電圧をデータ線ＤＴに出力し、走査線制御回路４によりスイッチトランジスタ２３及び２４が導通状態となった場合、電流駆動トランジスタ２１のゲート−ソース間電圧を決定する初期化電圧Ｖｄａｔａ２をデータ線ＤＴに出力する。
【００７８】
なお、制御回路２は、発光画素の表示期間の長さを、電流スイッチトランジスタ１１のオンオフ制御により変化させることで、有機ＥＬ素子１４の発光輝度を制御する制御部として機能する。
【００７９】
＜表示装置の動作＞
以下、図５〜７を用いて、表示装置１の動作について述べる。図５は、本発明の実施の形態１に係る表示装置の駆動タイミングチャートである。図５の駆動タイミングチャートは、例として、走査線ＳＣＮ１より行順次に走査した場合の表示装置の動作を表したものであり、上から順に、コンデンサ２２の両端電圧Ｖ２２、コンデンサ１２の両端電圧Ｖ１２、電流駆動トランジスタ２１の状態ＴＦＴ２１、電流スイッチトランジスタ１１の導通状態ＴＦＴ１１、選択トランジスタ１３のゲート電圧Ｖ１３、スイッチトランジスタ２３のゲート電圧Ｖ２３、スイッチトランジスタ２４のゲート電圧Ｖ２４、制御線ＢＬＫの電圧、データ線ＤＴの電圧、走査線ＳＣＮ１の電圧、・・・、走査線ＳＣＮ１０８０の電圧を表している。なお、Ｖ２２〜Ｖ２４は、走査線ＳＣＮ１に接続された画素行に属する発光画素についての動作を表している。また、上記電流駆動トランジスタ２１の状態ＴＦＴ２１とは、スイッチトランジスタ２３及び２４が導通状態でありコンデンサ２２が充電状態である場合をハイレベルとし、その他の場合をローレベルとして表している。また、上記電流スイッチトランジスタ１１の導通状態ＴＦＴ１１とは、電流スイッチトランジスタ１１のドレイン−ソース間が導通状態である場合をハイレベルとし、非導通状態である場合をローレベルとして表している。
【００８０】
以下説明する表示装置１の動作は、初期化動作、書き込み動作及び発光動作という一連の単位を１サブフィールドとし、当該サブフィールドを繰り返し実行する。
【００８１】
［初期化期間（電流源設定期間）］
定電流駆動部から供給される定電流を設定する初期化期間（電流源設定期間）における動作は、入力された映像信号に基づき、各画素の電流源となる電流駆動トランジスタ２１のゲート−ソース間電圧Ｖｇｓを設定するステップである。
【００８２】
まず、時刻ｔ０１〜時刻ｔ０２において、電流駆動トランジスタ２１のＶｇｓを設定するために、書き込み対象の電流駆動トランジスタ２１に直列に接続されている電流スイッチトランジスタ１１をオフさせる。オフさせる方法としては、図５のように、行順次に走査線ＳＣＮに走査電圧パルスを印加し、データ線ＤＴにオフ電圧を印加して行毎にオフさせてもよいし、全ライン一斉に走査電圧パルスを印加してもよい。また、上記走査電圧パルスの長さは、初期化期間より前の発光期間の長さに応じて変化させてもよい。
【００８３】
初期化期間の準備段階として上記動作を行うことにより、電流駆動トランジスタ２１のソース電位が電流スイッチトランジスタ１１及び有機ＥＬ素子１４から切り離されてフローティング状態となるため、時刻ｔ０２以降での電流駆動トランジスタ２１のソース電位をデータ線ＤＴから任意に設定でき、これによりＶｇｓを任意に調整することが可能となる。
【００８４】
次に、時刻ｔ０２において、制御線ＢＬＫに正の電圧ＶＢＬＫを印加し、スイッチトランジスタ２３及び２４のゲート電圧を閾値電圧以上としドレイン−ソース間の抵抗を下げオンさせる。この動作により、電流駆動トランジスタ２１のＶｇｓは、データ線ＤＴと初期化電源線ＰＩとの電位差により設定される。
【００８５】
図６は、本発明の実施の形態１に係る表示装置の電流源設定動作を説明する状態遷移図である。同図は、行列間で隣接する４つの発光画素６Ａ〜６Ｄの時刻ｔ０２における電気的状態を表している。なお、本実施の形態では、電源線ＰＳ、制御線ＢＬＫ及び初期化電源線ＰＩが全ての発光画素で共通化されている。これらの配線の共通化、及び、初期化電源線ＰＩによる参照電圧ＶＲＥＦの電圧値が初期化電圧Ｖｄａｔａ２との電位差のみにより決定できることから参照電圧ＶＲＥＦを低く設定できること、により駆動回路などの外部周辺回路を簡略化できる。
【００８６】
時刻ｔ０２において、信号線制御回路５は、データ線ＤＴ１及びＤＴ２に対して初期化電圧Ｖｄａｔａ２を出力する。また、走査線制御回路４は、制御線ＢＬＫに対してＨＩＧＨレベルの選択電圧ＶＢＬＫを出力する。これにより、スイッチトランジスタ２３及び２４が導通状態となり、電流駆動トランジスタ２１のＶｇｓは、（Ｖｄａｔａ２−ＶＲＥＦ）となる。図６において、矢印（破線）は電圧印加経路を示したものである。
【００８７】
ここで、有機ＥＬ表示パネルの場合を想定して具体例にて説明する。例えば、電源線ＰＳの電源電圧ＶＴＦＴは１０Ｖ、基準電圧ＶＥＬは−２Ｖに設定される。また、電流駆動トランジスタ２１のドレイン−ソース間電圧Ｖｄｓは５Ｖ程度、電流スイッチトランジスタ１１のＶｄｓは１Ｖ程度となる。かかる場合において、前述したように、電流駆動トランジスタ２１を、安定した定電流源として動作させるためには、Ｖｄｓ＞＞ＶｇｓとなるようＶｇｓを設定して飽和領域にて動作させる必要がある。つまり、Ｖｄａｔａ２とＶＲＥＦとの電位差の絶対値は、電流駆動トランジスタ２１のドレイン−ソース間電圧Ｖｄｓの絶対値より小さい。本具体例において、電流駆動トランジスタ２１のＶｄｓが５Ｖ程度であることから、電流駆動トランジスタ２１のＶｇｓを１Ｖ程度に設定することが望ましい。これより、初期化電圧Ｖｄａｔａ２を２Ｖ、参照電圧ＶＲＥＦを１Ｖと設定すればよい。
【００８８】
上述した時刻ｔ０２における走査線制御回路４及び信号線制御回路５の動作により、定電流駆動部の設定が完了する。
【００８９】
その後、時刻ｔ０２〜時刻ｔ０３の期間において、走査線制御回路４は、制御線ＢＬＫをＬＯＷレベルとして、スイッチトランジスタ２３及び２４のゲート電圧を閾値電圧以下とすることにより、電流駆動トランジスタ２１のＶｇｓを保持するコンデンサ２２の両電極は、データ線ＤＴ及び初期化電源線ＰＩから電気的に切り離される。なお、このとき、スイッチトランジスタ２３及び２４が十分なオフ状態となるまでにデータ線ＤＴの電圧を変動させると、電流駆動トランジスタ２１のＶｇｓ電圧が変動してしまう。これを回避するため、データ線ＤＴの電圧をＶｄａｔａ２から立ち下げるタイミングは、制御線ＢＬＫの立ち下がりタイミングよりも遅延させた方がよい。
【００９０】
［書き込み期間（ＯＮ／ＯＦＦ設定期間）］
データ電圧を、選択された発光画素へ書き込む書き込み期間（ＯＮ／ＯＦＦ設定期間）における動作は、各発光画素が有する電流スイッチトランジスタ１１の導通状態及び非導通状態を切り換えるステップである。このため、走査線制御回路４は、走査線ＳＣＮごとに、選択電圧ＶＳＣＮまたは非選択電圧ＶＬを印加する。これにより、選択された走査線ＳＣＮが接続された画素行に属する発光画素に対して、対応するデータ線ＤＴからのデータ電圧が印加され、電流スイッチトランジスタ１１のゲート電圧が制御される。
【００９１】
なお、図５では、制御回路２による処理により、サブフィールド期間ｔ０３〜ｔ０４及び期間ｔ０５〜ｔ０６では、１行目の発光画素が発光状態であり、サブフィールド期間ｔ０４〜ｔ０５では、１行目の発光画素が非発光状態であるものと仮定している。
【００９２】
まず、時刻ｔ０３〜時刻ｔ０４のサブフィールド期間において、走査線制御回路４は、走査線ＳＣＮ１〜ＳＣＮｍに対して、走査信号パルスを印加する。ここで、走査線ＳＣＮ１に接続された１行目の発光画素について、より具体的に説明する。
【００９３】
図７は、本発明の実施の形態１に係る表示装置が有する画素への書き込み動作を説明する状態遷移図である。同図は、行列間で隣接する４つの発光画素６Ａ〜６Ｄの時刻ｔ０３における電気的状態を表している。
【００９４】
時刻ｔ０３において、走査線制御回路４は、走査線ＳＣＮ１に対して、選択トランジスタ１３の閾値電圧以上となる選択電圧ＶＳＣＮを出力する。これにより、選択トランジスタ１３のドレイン−ソース間の抵抗が下がり、選択トランジスタ１３が導通状態となる。また、信号線制御回路５は、データ線ＤＴに対し、オン電圧Ｖｄａｔａ１を出力する。これにより、電流スイッチトランジスタ１１のゲート電圧が閾値電圧以上となり電流スイッチトランジスタ１１が導通状態となる。図７において、矢印（破線）は電圧印加経路を示したものであり、矢印（実線）は電流の流れを示したものである。
【００９５】
なお、本実施の形態において、例えば、走査線ＳＣＮ及び制御線ＢＬＫのＨＩＧＨレベルの電圧ＶＳＣＮ及びＶＢＬＫは＋２０Ｖであり、ＬＯＷレベルの電圧ＶＬは−１０Ｖに設定されている。また、前述したように、電流スイッチトランジスタ１１を、スイッチング損失の小さいスイッチ素子として動作させるためには、Ｖｇｓ＞＞ＶｄｓとなるようＶｇｓを設定して線形領域にて動作させる必要がある。つまり、電流スイッチトランジスタ１１が導通状態となる場合のデータ電圧の絶対値は、電流スイッチトランジスタ１１のドレイン−ソース間電圧Ｖｄｓの絶対値より大きい。本具体例において、電流スイッチトランジスタ１１のＶｄｓが１Ｖ程度であることから、電流スイッチトランジスタ１１のＶｇｓを８Ｖ程度に設定することが望ましい。また、有機ＥＬ素子１４に印加される電圧は、６Ｖ程度であることから、有機ＥＬ素子１４のアノード電位、つまり電流スイッチトランジスタ１１のソース電位は４Ｖ程度となる。上記電流スイッチトランジスタ１１のＶｇｓ及びソース電位より、電流スイッチトランジスタ１１に印加されるデータ電圧は、オン電圧として１２Ｖ、オフ電圧として２Ｖ程度に設定すればよい。なお、この場合、オフ電圧とＶｄａｔａ２の電圧とを同じ電圧値に設定しているが、図５に記載された駆動タイミングチャートのように、異なる電圧値とすることも可能であり、本実施の形態の係る表示装置１における各設定電圧値は、上記例示電圧値に限られない。図５に記載された駆動タイミングチャートでは、各配線の電圧の挙動を明確にするため、オフ電圧の電圧値とＶｄａｔａ２電圧の電圧値とが異なっている例を示している。
【００９６】
次に、時刻ｔ０３〜時刻ｔ０４において、走査線ＳＣＮ１の走査電圧をＶＳＣＮからＶＬに変化させて選択トランジスタ１３を非導通状態とし、電流スイッチトランジスタ１１のゲート端子とデータ線ＤＴとを電気的に切り離しても、電流スイッチトランジスタ１１のゲート−ソース間に接続されたコンデンサ１２により、電流スイッチトランジスタ１１のＶｇｓ電位は保持される。このときのコンデンサ１２の容量は、電流スイッチトランジスタ１１をオンさせている最大時間幅が経過しても、電流スイッチトランジスタ１１の閾値電圧以上の電位を保持できる容量以上とすることが望ましい。
【００９７】
上記動作により電流スイッチトランジスタ１１が導通状態となると、電源線ＰＳ→電流駆動トランジスタ２１→電流スイッチトランジスタ１１→有機ＥＬ素子１４→基準端子の経路で電流が流れ、発光画素６Ａ及び６Ｂの発光期間が開始する。発光期間は電流スイッチトランジスタ１１が非導通状態になるまで継続する。
【００９８】
その後、走査線ＳＣＮ２、走査線ＳＣＮ３、・・・、と順次走査することで、すべての発光画素に対して、所望のタイミングで電流スイッチトランジスタ１１をオンさせることが可能となる。
【００９９】
以上のように、時刻ｔ０３以降において、所望の発光画素に対し走査線ごとに書き込み動作を行うことで、サブフィールドごとに全ての発光画素に対して書き込み及び発光制御を行うことが可能となる。
【０１００】
なお、図５に記載された一連の表示動作では、初期化動作を一度しか行っていないが、サブフィールドごとに行ってもよい。ただし、サブフィールド間で、定電流駆動部の電流設定値を変化させる必要が無い場合は初期化動作を行う必要が無く、サブフィールド間での初期化動作を省略することにより駆動時間を大幅に短縮することが可能となる。つまり、単位表示画像を書き換える時間である１フレーム時間内に信号線制御回路５が初期化電圧Ｖｄａｔａ２をデータ線ＤＴに出力する回数は、１フレーム時間内に信号線制御回路５がデータ電圧（オン電圧及びオフ電圧）をデータ線ＤＴに出力する回数よりも少ないことが好ましい。これにより、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【０１０１】
また、サブフィールド時分割式で輝度を変調する場合、電流スイッチトランジスタ１１のオン／オフ時間比率の最大値または最小値によって最大輝度と最小輝度の制約が生ずるが、電流駆動部における電流設定値を変化させることで、輝度調節範囲を広げることが可能である。具体的には、例えば、電流駆動トランジスタ２１のＶｇｓの設定値を調整することにより、輝度調節範囲を広げることが可能である。
【０１０２】
また、初期化動作に必要な最大時間間隔に応じて、電流駆動トランジスタ２１のＶｇｓを保持するコンデンサ２２の容量を設定することにより、電流駆動トランジスタ２１のＶｇｓを所望の値に保持することが可能となる。
【０１０３】
以上、本実施の形態によれば、画素回路に定電流源として機能する定電流駆動部が配置されたことにより、定電流スイッチ部を構成する電流スイッチトランジスタ１１は、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、電流スイッチトランジスタ１１に印加するデータ電圧、つまり、ゲート−ソース間電圧Ｖｇｓを、ドレイン−ソース間電圧Ｖｄｓに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン−ソース電流Ｉｄｓのオン抵抗を小さくすることが可能となる。よって、電流スイッチトランジスタ１１のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。
【０１０４】
また、本実施の形態によれば、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に対し、制御線ＢＬＫの電位を変化させるドライバ動作のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。
【０１０５】
また、本実施の形態によれば、電流駆動トランジスタ２１のＶｇｓを設定するための初期化期間において、電流はデータ線ＤＴから初期化電源線ＰＩへと流れる。初期化電源線ＰＩの参照電圧ＶＲＥＦは、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を低減させることが可能である。また、電流駆動トランジスタ２１のＶｇｓを電源線ＰＳとデータ線ＤＴとの間で設定する場合と比較して、初期化電圧Ｖｄａｔａ２および参照電圧ＶＲＥＦの電圧値を電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。
【０１０６】
（実施の形態２）
本実施の形態に係る表示装置が有する画素回路は、実施の形態１に係る画素回路と比較して、定電流駆動部及び定電流スイッチ部の回路構成はそれぞれ同じであるが、定電流駆動部と定電流スイッチ部との配置関係のみが異なる。以下、実施の形態１に係る画素回路と同じ点は説明を省略し、異なる点のみ説明する。
【０１０７】
図８は、本発明の実施の形態２に係る表示装置が有する表示部の回路構成図である。図８に記載された表示部６の発光画素は、電流スイッチトランジスタ３１と、スイッチトランジスタ４３及び４４と、コンデンサ３２及び４２と、選択トランジスタ３３と、有機ＥＬ素子３４と、電流駆動トランジスタ４１と、画素列ごとに配置されたデータ線ＤＴと、画素行ごとに配置された走査線ＳＣＮと、制御線ＢＬＫと、初期化電源線ＰＩと、電源線ＰＳとを備える。
【０１０８】
表示部６が有する発光画素は、有機ＥＬ素子３４に供給する発光電流である定電流を発生させる定電流駆動部と、当該定電流駆動部から有機ＥＬ素子３４へ供給される上記定電流の電流径路を導通及び遮断する定電流スイッチ部とに大別される。
【０１０９】
定電流駆動部は、電流駆動トランジスタ４１と、コンデンサ４２と、スイッチトランジスタ４３及び４４とで構成される。定電流駆動部は、電流駆動トランジスタ４１を飽和領域で動作させることにより、電流駆動トランジスタ４１のＶｄｓが変動しても定電流を発生し、当該定電流を定電流スイッチ部へ安定供給する。
【０１１０】
定電流スイッチ部は、電流スイッチトランジスタ３１と、コンデンサ３２と、選択トランジスタ３３とで構成される。データ線ＤＴから供給される２値のデータ電圧（オン電圧及びオフ電圧）が電流スイッチトランジスタ３１のゲート端子に印加されることより、電流スイッチトランジスタ３１のソース−ドレイン間は、導通状態または非導通状態となる。これにより、定電流駆動部からの定電流を有機ＥＬ素子３４へ流す、または、流さないという動作がサブフィールド単位で実行され、ディジタル階調制御がなされる。ここで、電流スイッチトランジスタ３１のオンオフ制御におけるスイッチング損失を低減させるため、電流スイッチトランジスタ３１は、低オン抵抗である線形領域で動作させることが望ましい。一方、薄膜トランジスタを線形領域で動作させた場合、ソース−ドレイン間電圧Ｖｄｓの変動により、薄膜トランジスタのドレイン−ソース電流Ｉｄｓが変動しやすいという課題がある。上記課題を解消するため、上述した定電流駆動部によりＶｄｓが変動してもＩｄｓが変動しない定電流が供給される。
【０１１１】
つまり、飽和領域で動作する電流駆動トランジスタ４１を有する定電流駆動部により、電源電圧やソース電位の変動などがあっても安定して定電流を供給することができ、線形領域で動作する電流スイッチトランジスタ３１を有する定電流スイッチ部により、低損失なスイッチングによるディジタル階調表示が可能となる。
【０１１２】
以下、発光画素の各構成要素及びそれらの接続状態を説明する。
【０１１３】
電源線ＰＳは、すべての画素行に配置され、電流スイッチトランジスタ３１を介して、電流駆動トランジスタ４１のドレインに接続されている。
【０１１４】
なお、本実施の形態では、全ての発光画素に対して、同じ電源電圧ＶＴＦＴが同じタイミングで印加されるので、電源線ＰＳは、全ての電源線が接続された共通線となっていてもよい。
【０１１５】
有機ＥＬ素子３４は、電流駆動型の発光素子であり、アノード端子が電流駆動トランジスタ４１のソース端子及びコンデンサ４２の一方の電極と接続され、カソード端子が基準端子（基準電圧ＶＥＬ）に接続されている。
【０１１６】
電流駆動トランジスタ４１は、ドレイン端子が電流スイッチトランジスタ３１のソース端子に接続され、ゲート端子がコンデンサ４２の他方の電極と接続され、ソース端子がコンデンサ４２の一方の電極と接続され、電源線ＰＳからの電流を駆動する。電流駆動トランジスタ４１は、ＶｄｓがＶｇｓに比べて十分大きい領域である飽和領域にて動作させることにより、Ｖｇｓに応じて、電源電圧から一定の電流を供給する定電流駆動用の薄膜トランジスタである。なお、電流駆動トランジスタ４１は、上述したように、Ｖｄｓの変動を受けない安定したＩｄｓを有機ＥＬ素子３４へ供給するが、映像信号に基づく表示階調の傾向により、フレーム単位で、後述する初期化電圧Ｖｄａｔａ２を調整することによりＶｇｓを変化させてＩｄｓの大きさを調整することが可能となる。これにより、全ての階調を高精度に表示することが可能となる。
【０１１７】
コンデンサ４２は、電流駆動トランジスタ４１のゲート電極及びソース電極に接続され、電流駆動トランジスタ４１のゲート−ソース間電圧を保持する第１コンデンサである。
【０１１８】
電流スイッチトランジスタ３１は、ドレイン端子が電源線ＰＳと接続され、ゲート端子がコンデンサ３２の他方の端子と接続され、ソース端子が電流駆動トランジスタ４１のドレイン端子と接続され、ＶｇｓがＶｄｓに比べて十分大きい領域である線形領域にて動作する、定電流スイッチング用の薄膜トランジスタである。電流スイッチトランジスタ３１は、電流駆動トランジスタ４１により駆動される定電流を有機ＥＬ素子３４へ流すための電流径路を導通及び遮断する。
【０１１９】
コンデンサ３２は、電流スイッチトランジスタ３１のゲート電極とドレイン電極との間の電圧を保持する第２コンデンサである。
【０１２０】
選択トランジスタ３３は、ドレイン端子が電流スイッチトランジスタ３１のゲート端子と接続され、ゲート端子が走査線ＳＣＮと接続され、ソース端子がデータ線ＤＴと接続され、有機ＥＬ素子３４の発光を決定するデータ電圧を書き込むべき発光画素を選択する。つまり、選択トランジスタ３３は、電流スイッチトランジスタ３１のゲート電極とデータ線ＤＴとの導通及び非導通を切り換える。
【０１２１】
スイッチトランジスタ４３は、ドレイン端子がデータ線ＤＴと接続され、ゲート端子が制御線ＢＬＫと接続され、ソース端子が電流駆動トランジスタ４１のゲート端子及びコンデンサ４２の他方の電極と接続された第１スイッチトランジスタであり、スイッチトランジスタ４４と同期制御されることにより、コンデンサ４２の両端電圧である電流駆動トランジスタ４１のＶｇｓを確定させる。
【０１２２】
スイッチトランジスタ４４は、ドレイン端子が電流駆動トランジスタ４１のソース端子及びコンデンサ４２の一方の電極と接続され、ゲート端子が制御線ＢＬＫと接続され、ソース端子が初期化電源線ＰＩと接続された第２スイッチトランジスタであり、スイッチトランジスタ４３と同期制御されることにより、コンデンサ４２の両端電圧である電流駆動トランジスタ４１のＶｇｓを確定させる。
【０１２３】
電流スイッチトランジスタ３１、スイッチトランジスタ４３及び４４、ならびに選択トランジスタ３３は、入力された映像信号に基づいてゲート−ソース間に閾値電圧以上の電圧が印加されることにより、ドレイン−ソース間を導通状態とするスイッチ素子である。
【０１２４】
電流駆動トランジスタ４１、電流スイッチトランジスタ３１、スイッチトランジスタ４３及び４４、ならびに選択トランジスタ３３は、同一の導電型のチャネルを有する薄膜トランジスタであることが好ましく、さらには、ｎチャネルのＭＯＳＦＥＴで形成されていることが望ましい。上記トランジスタが、全て、ｎチャネルのＭＯＳＦＥＴで形成されることにより、ｎ型トランジスタのみを用いて画素回路を構成できるので、アモルファスシリコンＴＦＴを用いて安価かつ簡易的に表示パネルを製造することが可能となる。
【０１２５】
上記回路構成において、データ線ＤＴがＨＩＧＨレベル（Ｖｄａｔａ１）となり走査線ＳＣＮがＨＩＧＨレベル（ＶＳＣＮ）となることで、選択トランジスタ３３のゲート−ソース間に、閾値電圧よりも十分大きい信号電圧が印加される。これにより、選択トランジスタ３３は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。そして、選択トランジスタ３３が導通状態になった後、データ線ＤＴから選択トランジスタ３３を経由してコンデンサ３２が充電される。これにより、電流スイッチトランジスタ３１のゲート−ソース間に、閾値電圧よりも十分大きい電圧が印加され、電流スイッチトランジスタ３１は線形領域で動作しドレイン−ソース間はオン抵抗の低い導通状態となる。このとき、電源線ＰＳ→電流スイッチトランジスタ３１→電流駆動トランジスタ４１→有機ＥＬ素子３４の経路で上述した電流駆動トランジスタ４１による定電流が流れ有機ＥＬ素子３４が発光する。
【０１２６】
なお、図８では、コンデンサ３２が電流スイッチトランジスタ３１のゲート−ドレイン間に接続されているが、電流スイッチトランジスタ３１のゲート−ソース間にも寄生容量が生ずる（図示せず）。電流スイッチトランジスタ３１のゲート−ソース間電圧及びゲート−ドレイン間電圧の合計がドレイン−ソース間電圧と一致する。よって、前述のドレイン−ゲート間電圧をコンデンサ３２で保持することは、ゲート−ソース間電圧を保持することと等価的である。
【０１２７】
＜表示装置の動作＞
以下、図９〜１１を用いて、実施の形態２に係る表示装置の動作について述べる。図９は、本発明の実施の形態に係る表示装置の駆動タイミングチャートである。図９の駆動タイミングチャートは、図５に記載された実施の形態１に係る表示装置の駆動タイミングチャートと同様に、上から順に、Ｖ４２、Ｖ３２、ＴＦＴ４１、ＴＦＴ３１、Ｖ３３、Ｖ４３、Ｖ４４、制御線ＢＬＫの電圧、データ線ＤＴの電圧、走査線ＳＣＮ１の電圧、・・・、走査線ＳＣＮ１０８０の電圧を表している。
【０１２８】
［初期化期間（電流源設定期間）］
定電流駆動部から供給される定電流を設定する初期化期間（電流源設定期間）における動作は、入力された映像信号に基づき、各画素の電流源となる電流駆動トランジスタ４１のゲート−ソース間電圧Ｖｇｓを設定するステップである。
【０１２９】
まず、時刻ｔ１１〜時刻ｔ１２において、電流駆動トランジスタ４１のＶｇｓを設定するために、書き込み対象の電流駆動トランジスタ４１に直列に接続されている電流スイッチトランジスタ３１をオフさせる。オフさせる方法としては、図９のように、行順次に走査線ＳＣＮに走査電圧パルスを印加し、データ線ＤＴにオフ電圧を印加して行毎にオフさせてもよいし、全ライン一斉に走査電圧パルスを印加してもよい。また、上記走査電圧パルスの長さは、初期化期間より前の発光期間の長さに応じて変化させてもよい。
【０１３０】
初期化期間の準備段階として上記動作を行うことにより、電流駆動トランジスタ４１のドレイン電位が電源線ＰＳから切り離されてフローティング状態となるため、時刻ｔ１２以降での電流駆動トランジスタ４１のＶｇｓを任意に調整することが可能となる。
【０１３１】
次に、時刻ｔ１２において、制御線ＢＬＫに正の電圧ＶＢＬＫを印加し、スイッチトランジスタ４３及び４４のゲート電圧を閾値電圧以上としドレイン−ソース間の抵抗を下げオンさせる。この動作により、電流駆動トランジスタ４１のＶｇｓは、データ線ＤＴと初期化電源線ＰＩとの電位差により設定される。上述したように、電流駆動トランジスタ４１のＶｇｓを設定する際に、電流スイッチトランジスタ３１をオフ状態としているため、電流駆動トランジスタ４１のドレイン端子は切り離されている。このため、データ線ＤＴや初期化電源線ＰＩへの不要な電流の流入が無いので、書き込みに必要な電力を最小にすることが可能となり、低損失な表示装置が実現可能である。
【０１３２】
図１０は、本発明の実施の形態２に係る表示装置の電流源設定動作を説明する状態遷移図である。同図は、行列間で隣接する４つの発光画素６Ａ〜６Ｄの時刻ｔ１２における電気的状態を表している。なお、本実施の形態では、電源線ＰＳ、制御線ＢＬＫ及び初期化電源線ＰＩが全ての発光画素で共通化されている。これらの配線の共通化、及び、初期化電源線ＰＩによる参照電圧ＶＲＥＦの電圧値が初期化電圧Ｖｄａｔａ２との電位差のみにより決定できることから参照電圧ＶＲＥＦを低く設定できること、により駆動回路などの外部周辺回路を簡略化できる。
【０１３３】
時刻ｔ１２において、信号線制御回路５は、データ線ＤＴ１及びＤＴ２に対して初期化電圧Ｖｄａｔａ２を出力する。また、走査線制御回路４は、制御線ＢＬＫに対してＨＩＧＨレベルの選択電圧ＶＢＬＫを出力する。また、走査線制御回路４は、走査線ＳＣＮに対してＬＯＷレベルの非選択電圧ＶＬを出力する。これにより、スイッチトランジスタ４３及び４４が導通状態となり、電流駆動トランジスタ４１のＶｇｓは、（Ｖｄａｔａ２−ＶＲＥＦ）となる。図１０において、矢印（破線）は電圧印加経路を示したものである。
【０１３４】
ここで、前述したように、電流駆動トランジスタ４１を、安定した定電流源として動作させるためには、Ｖｄｓ＞＞ＶｇｓとなるようＶｇｓを設定して飽和領域にて動作させる必要がある。つまり、Ｖｄａｔａ２とＶＲＥＦとの電位差の絶対値は、電流駆動トランジスタ４１のドレイン−ソース間電圧Ｖｄｓの絶対値より小さい。
【０１３５】
但し、時刻ｔ１２〜時刻ｔ１３の初期化期間において、スイッチトランジスタ４４が導通状態であることから、初期化電源線ＰＩからスイッチトランジスタ４４を介して有機ＥＬ素子３４へ電流が流れ込んで有機ＥＬ素子３４が発光してしまう恐れがある。また同様に、スイッチトランジスタ４３が導通状態であることから、データ線ＤＴからスイッチトランジスタ４３を介して有機ＥＬ素子３４へ電流が流れ込んで有機ＥＬ素子３４が発光してしまう恐れがある。これを回避するため、初期化電源線ＰＩの参照電圧ＶＲＥＦ及びデータ線ＤＴの初期化電圧Ｖｄａｔａ２は、基準電位ＶＥＬに有機ＥＬ素子３４の順方向降下電圧を足した電圧よりも小さくなるよう設定される必要がある。この条件を確保することにより、有機ＥＬ素子３４のｐｎ接合部が逆バイアスとなり、初期化電源線ＰＩ→スイッチトランジスタ４４→有機ＥＬ素子３４、及び、データ線ＤＴ→スイッチトランジスタ４３→有機ＥＬ素子３４の経路で不要な電流は流れず、電流駆動トランジスタ４１のＶｇｓを任意に設定することが可能となる。
【０１３６】
ここで、有機ＥＬ表示パネルの場合を想定して具体例にて説明する。例えば、電源線ＰＳの電源電圧ＶＴＦＴは１０Ｖ、基準電圧ＶＥＬは―２Ｖに設定される。また、電流駆動トランジスタ４１のドレイン−ソース間電圧Ｖｄｓは５Ｖ程度、電流スイッチトランジスタ３１のＶｄｓは１Ｖ程度となる。この場合、電流駆動トランジスタ４１のＶｇｓを１Ｖ程度に設定する、つまり、初期化電圧Ｖｄａｔａ２を３Ｖ、及び参照電圧ＶＲＥＦを２Ｖと設定すれば、上述したように電流駆動トランジスタ４１のＶｄｓ＞＞Ｖｇｓとなる。
【０１３７】
上述した時刻ｔ１２における走査線制御回路４及び信号線制御回路５の動作により、定電流駆動部の設定が完了する。
【０１３８】
その後、時刻ｔ１２〜時刻ｔ１３の期間において、走査線制御回路４は、制御線ＢＬＫをＬＯＷレベルとして、スイッチトランジスタ４３及び４４のゲート電圧を閾値電圧以下とすることにより、電流駆動トランジスタ４１のＶｇｓを保持するコンデンサ４２の両電極は、データ線ＤＴ及び初期化電源線ＰＩから電気的に切り離される。なお、このとき、スイッチトランジスタ４３及び４４が十分なオフ状態となるまでにデータ線ＤＴの電圧を変動させると、電流駆動トランジスタ４１のＶｇｓ電圧が変動してしまう。これを回避するため、データ線ＤＴの電圧をＶｄａｔａ２から立ち下げるタイミングは、制御線ＢＬＫの立ち下がりタイミングよりも遅延させた方がよい。
【０１３９】
［書き込み期間（ＯＮ／ＯＦＦ設定期間）］
データ電圧を、選択された発光画素へ書き込む書き込み期間（ＯＮ／ＯＦＦ設定期間）における動作は、各発光画素が有する電流スイッチトランジスタ３１の導通状態及び非導通状態を切り換えるステップである。このため、走査線制御回路４は、走査線ＳＣＮごとに、選択電圧ＶＳＣＮまたは非選択電圧ＶＬを印加する。これにより、選択された走査線ＳＣＮが接続された画素行に属する発光画素に対して、対応するデータ線ＤＴからのデータ電圧が印加され、電流スイッチトランジスタ３１のゲート電圧が制御される。
【０１４０】
なお、図９では、制御回路２による処理により、サブフィールド期間ｔ１３〜ｔ１４及び期間ｔ１５〜ｔ１６では、１行目の発光画素が発光状態であり、サブフィールド期間ｔ１４〜ｔ１５では、１行目の発光画素が非発光状態であるものと仮定している。
【０１４１】
まず、時刻ｔ１３〜時刻ｔ１４のサブフィールド期間において、走査線制御回路４は、走査線ＳＣＮ１〜ＳＣＮｍに対して、走査信号パルスを印加する。ここで、走査線ＳＣＮ１に接続された１行目の発光画素について、より具体的に説明する。
【０１４２】
図１１は、本発明の実施の形態２に係る表示装置が有する画素への書き込み動作を説明する状態遷移図である。同図は、行列間で隣接する４つの発光画素６Ａ〜６Ｄの時刻ｔ１３における電気的状態を表している。
【０１４３】
時刻ｔ１３において、走査線制御回路４は、走査線ＳＣＮ１に対して、選択トランジスタ３３の閾値電圧以上となる選択電圧ＶＳＣＮを出力する。また、信号線制御回路５は、データ線ＤＴに対し、オン電圧Ｖｄａｔａ１を出力する。これにより、電流スイッチトランジスタ３１のゲート電圧が閾値電圧以上となり電流スイッチトランジスタ３１が導通状態となる。このとき、スイッチトランジスタ４３のドレイン電圧も変化するが、スイッチトランジスタ４３のゲート電圧が閾値電圧以下であるため、電流駆動トランジスタ４１のＶｇｓに影響は無い。図１１において、矢印（破線）は電圧印加経路を示したものであり、矢印（実線）は電流の流れを示したものである。
【０１４４】
なお、本実施の形態において、例えば、走査線ＳＣＮ及び制御線ＢＬＫのＨＩＧＨレベルの電圧ＶＳＣＮ及びＶＢＬＫは＋２０Ｖであり、ＬＯＷレベルの電圧ＶＬは−１０Ｖに設定されている。また、前述したように、電流スイッチトランジスタ３１を、スイッチング損失の小さいスイッチ素子として動作させるためには、Ｖｇｓ＞＞ＶｄｓとなるようＶｇｓを設定して線形領域にて動作させる必要がある。つまり、電流スイッチトランジスタ３１が導通状態となる場合のデータ電圧の絶対値は、電流スイッチトランジスタ３１のドレイン−ソース間電圧Ｖｄｓの絶対値より大きい。本具体例において、電流スイッチトランジスタ３１のＶｄｓが１Ｖ程度であることから、電流スイッチトランジスタ３１のＶｇｓを８Ｖ程度に設定することが望ましい。また、有機ＥＬ素子３４に印加される電圧は、６Ｖ程度であり、電流駆動トランジスタ４１のＶｄｓが５Ｖであることから、電流スイッチトランジスタ３１のソース電位は９Ｖ程度となる。上記電流スイッチトランジスタ３１のＶｇｓ及びソース電位より、電流スイッチトランジスタ３１に印加されるデータ電圧は、オン電圧として１７Ｖ、オフ電圧として３Ｖ程度に設定すればよい。なお、この場合、オフ電圧とＶｄａｔａ２の電圧とを同じ電圧値に設定しているが、図９に記載された駆動タイミングチャートのように、異なる電圧値とすることも可能であり、例えば、オフ電圧を７Ｖと高く設定することも可能である。すなわち、本実施の形態の係る表示装置における各設定電圧値は、上記例示電圧値に限られない。図９に記載された駆動タイミングチャートでは、各配線の電圧の挙動を明確にするため、オフ電圧の電圧値とＶｄａｔａ２電圧の電圧値とが異なっている例を示している。
【０１４５】
次に、時刻ｔ１３〜時刻ｔ１４において、走査線ＳＣＮ１の走査電圧をＶＳＣＮからＶＬに変化させて選択トランジスタ３３を非導通状態とし、電流スイッチトランジスタ３１のゲート端子とデータ線ＤＴとを電気的に切り離しても、電流スイッチトランジスタ３１のゲート−ソース間に接続されたコンデンサ３２により、電流スイッチトランジスタ３１のＶｇｓ電位は保持される。このときのコンデンサ３２の容量は、電流スイッチトランジスタ３１をオンさせている最大時間幅が経過しても、電流スイッチトランジスタ３１の閾値電圧以上の電位を保持できる容量以上とすることが望ましい。
【０１４６】
上記動作により電流スイッチトランジスタ３１が導通状態となると、電源線ＰＳ→電流スイッチトランジスタ３１→電流駆動トランジスタ４１→有機ＥＬ素子３４→基準端子の経路で電流が流れ、発光画素６Ａ及び６Ｂの発光期間が開始する。発光期間は電流スイッチトランジスタ３１が非導通状態になるまで継続する。
【０１４７】
その後、走査線ＳＣＮ２、走査線ＳＣＮ３、・・・、と順次走査することで、すべての発光画素に対して、所望のタイミングで電流スイッチトランジスタ３１をオンさせることが可能となる。
【０１４８】
以上のように、時刻ｔ１３以降において、所望の発光画素に対し走査線ごとに書き込み動作を行うことで、サブフィールドごとに全ての発光画素に対して書き込み及び発光制御を行うことが可能となる。
【０１４９】
なお、図９に記載された一連の表示動作では、初期化動作を一度しか行っていないが、サブフィールドごとに行ってもよい。ただし、サブフィールド間で、定電流駆動部の電流設定値を変化させる必要が無い場合は初期化動作を行う必要が無く、サブフィールド間での初期化動作を省略することにより駆動時間を大幅に短縮することが可能となる。つまり、単位表示画像を書き換える時間である１フレーム時間内に信号線制御回路５が初期化電圧Ｖｄａｔａ２をデータ線ＤＴに出力する回数は、１フレーム時間内に信号線制御回路５がデータ電圧（オン電圧及びオフ電圧）をデータ線ＤＴに出力する回数よりも少ないことが好ましい。これにより、電流源としての電流駆動トランジスタの条件設定に必要な時間が短縮されるため、結果的に発光期間を長く確保することが可能となる。よって、高精細な表示パネルを提供でき、また、有機ＥＬ素子に流れる電流のピーク値を低くすることができるので、高効率な輝度制御を実行することが可能となる。
【０１５０】
また、サブフィールド時分割式で輝度を変調する場合、電流スイッチトランジスタ３１のオン／オフ時間比率の最大値または最小値によって最大輝度と最小輝度の制約が生ずるが、電流駆動部における電流設定値を変化させることで、輝度調節範囲を広げることが可能である。具体的には、例えば、電流駆動トランジスタ４１のＶｇｓの設定値を調整することにより、輝度調節範囲を広げることが可能である。
【０１５１】
また、初期化動作に必要な最大時間間隔に応じて、電流駆動トランジスタ４１のＶｇｓを保持するコンデンサ４２の容量を設定することにより、電流駆動トランジスタ４１のＶｇｓを所望の値に保持することが可能となる。
【０１５２】
以上、本実施の形態によれば、画素回路に定電流源として機能する定電流駆動部が配置されたことにより、定電流スイッチ部を構成する電流スイッチトランジスタ３１は、定電流源である必要はなく、画素回路のオンオフ状態を切り換えるスイッチ機能を有していればよい。よって、例えば、電流スイッチトランジスタ３１に印加するデータ電圧、つまり、ゲート−ソース間電圧Ｖｇｓを、ドレイン−ソース間電圧Ｖｄｓに対して十分大きく設定しておくことにより、薄膜トランジスタの線形領域を利用することができるので、ドレイン−ソース電流Ｉｄｓのオン抵抗を小さくすることが可能となる。よって、電流スイッチトランジスタ３１のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を大幅に低減することができる。
【０１５３】
また、本実施の形態によれば、基本的な書き込み動作及び発光動作に必要な配線の電位を変化させるドライバ回路に対し、制御線ＢＬＫの電位を変化させるドライバ動作のみが新たに必要となるだけであり、外部周辺回路の構成を簡略化できる。
【０１５４】
また、本実施の形態によれば、電流駆動トランジスタ４１のＶｇｓを設定するための初期化期間において、電流はデータ線ＤＴから初期化電源線ＰＩへと流れる。初期化電源線ＰＩの参照電圧ＶＲＥＦは、駆動信号に応じて電圧を変化させる必要は無く一定電圧とできるため、電流が流れ込むことによる損失を少なくすることが可能である。また、電流駆動トランジスタ４１のＶｇｓを設定する参照電圧ＶＲＥＦ及び初期化電圧Ｖｄａｔａ２の電圧値を、電源電圧に規制されずに必要最小値に設定することが可能であるため、流れる電流値を最小に抑え、上記電流による損失を最小限にすることができる。
【０１５５】
以上、本発明に係る表示装置について実施に形態１及び２に基づき説明したが、本発明に係る表示装置は、上述した実施の形態１及び２に限定されるものではない。実施の形態１及び２に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１５６】
なお、飽和領域を利用した定電流源である電流駆動トランジスタ２１及び４１のチャネル幅を、電流スイッチトランジスタ１１及び３１よりも広くすることが好ましい。これにより、電流駆動トランジスタ２１及び４１のドレイン−ソース間に発光電流が流れるときの電圧降下を低減でき、表示パネルの電力損失を低減することが可能である。
【０１５７】
また、上記実施の形態１及び２では、各トランジスタのゲート電圧がＨＩＧＨレベルの場合にオン状態になるｎ型トランジスタとして記述しているが、これらをすべてｐ型トランジスタで形成し、走査線の極性を反転させた表示装置でも、上述した各実施の形態と同様の効果を奏する。あるいは、ｎ型トランジスタ及びｐ型トランジスタが混在した構成の表示装置であってもよい。
【０１５８】
また、本発明に係る実施の形態１及び２では、各トランジスタは、ゲート、ソース及びドレインを有するＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【産業上の利用可能性】
【０１５９】
本発明の表示装置は、特に、ディジタル階調制御方式で輝度を変動させるアクティブ型ディスプレイに有用である。
【符号の説明】
【０１６０】
１ 表示装置
２ 制御回路
４ 走査線制御回路
５ 信号線制御回路
６ 表示部
６Ａ、６Ｂ、６Ｃ、６Ｄ 発光画素
１１、３１ 電流スイッチトランジスタ
１２、２２、３２、４２ コンデンサ
１３、３３ 選択トランジスタ
１４、３４、５２７ 有機ＥＬ素子
２１、４１ 電流駆動トランジスタ
２３、２４、４３、４４ スイッチトランジスタ
５００ 有機ＥＬディスプレイ装置
５０１ 画素
５１１ 信号線
５１２ 電源配線
５１３ 選択線
５１４ 制御線
５１５ 可変電位配線
５２１ 第２トランジスタ
５２２ 第４トランジスタ
５２３ 第１トランジスタ
５２４ 第３トランジスタ
５２５、５２６ コンデンサ
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、
電源電圧を前記複数の発光画素に供給するための電源線と、
前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、
制御線と、
画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、
画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、
前記複数の発光画素のそれぞれは、
電流駆動型の発光素子と、
前記発光素子に定電流を供給するための定電流駆動部と、
前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、
前記定電流駆動部は、
ソース電極及びドレイン電極の一方が前記電源線に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、
一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第１コンデンサと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第１コンデンサの他方の電極に接続され、前記第１コンデンサと前記データ線との導通及び非導通を切り換える第１スイッチトランジスタと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第１コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第１コンデンサと前記初期化電源線との導通及び非導通を切り換える第２スイッチトランジスタとを備え、
前記定電流スイッチ部は、
ソース電極及びドレイン電極の一方が前記電流駆動トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電流駆動トランジスタにより駆動される電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、
一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第２コンデンサと、
ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備える
表示装置。
【請求項２】
マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、
電源電圧を前記複数の発光画素に供給するための電源線と、
前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、
制御線と、
画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、
画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、
前記複数の発光画素のそれぞれは、
電流駆動型の発光素子と、
前記発光素子に定電流を供給するための定電流駆動部と、
前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、
前記定電流駆動部は、
ソース電極及びドレイン電極の一方が前記定電流スイッチ部を介して前記電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、
一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第１コンデンサと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第１コンデンサの他方の電極に接続され、前記第１コンデンサと前記データ線との導通及び非導通を切り換える第１スイッチトランジスタと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第１コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第１コンデンサと前記初期化電源線との導通及び非導通を切り換える第２スイッチトランジスタとを備え、
前記定電流スイッチ部は、
ソース電極及びドレイン電極の一方が前記電源線に接続され、ソース電極及びドレイン電極の他方が前記電流駆動トランジスタのソース電極及びドレイン電極の一方に接続され、前記電源線から前記電流駆動トランジスタを介して流れる電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、
一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第２コンデンサと、
ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備える
表示装置。
【請求項３】
さらに、
前記複数の走査線及び前記制御線に接続され、前記第１スイッチトランジスタ、前記第２スイッチトランジスタ及び前記選択トランジスタの導通及び非導通を制御する走査線制御回路と、
前記複数のデータ線に接続され、前記走査線制御回路により前記選択トランジスタが導通状態となった場合、前記電流スイッチトランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する前記データ電圧を前記データ線に出力し、前記走査線制御回路により前記第１スイッチトランジスタ及び前記第２スイッチトランジスタが導通状態となった場合、前記電流駆動トランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する初期化電圧を前記データ線に出力する信号線制御回路とを備える
請求項１または２に記載の表示装置。
【請求項４】
前記電流スイッチトランジスタが導通状態となる場合の前記データ電圧の絶対値は、前記電流スイッチトランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より大きく、
前記参照電圧と前記初期化電圧との電位差の絶対値は、前記電流駆動トランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より小さい
請求項３に記載の表示装置。
【請求項５】
単位表示画像を書き換える時間である１フレーム時間内に前記信号線制御回路が前記初期化電圧を前記データ線に出力する回数は、前記１フレーム時間内に前記信号線制御回路が前記データ電圧を前記データ線に出力する回数よりも少ない
請求項３または４に記載の表示装置。
【請求項６】
前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、全て同一の導電型のチャネルを有する薄膜トランジスタである
請求項１〜５のうちいずれか１項に記載の表示装置。
【請求項７】
前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、全てｎ型のチャネルを有する薄膜トランジスタである
請求項６に記載の表示装置。
【請求項８】
前記電流駆動トランジスタは、飽和領域で動作し、
前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、線形領域で動作する
請求項１〜７のうちいずれか１項に記載の表示装置。
【請求項９】
前記発光素子は、有機ＥＬ素子である
請求項１〜８のうちいずれか１項に記載の表示装置。
【請求項１０】
前記発光素子は、無機ＥＬ素子である
請求項１〜８のうちいずれか１項に記載の表示装置。
【請求項１】
マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、
電源電圧を前記複数の発光画素に供給するための電源線と、
前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、
制御線と、
画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、
画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、
前記複数の発光画素のそれぞれは、
電流駆動型の発光素子と、
前記発光素子に定電流を供給するための定電流駆動部と、
前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、
前記定電流駆動部は、
ソース電極及びドレイン電極の一方が前記電源線に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、
一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第１コンデンサと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第１コンデンサの他方の電極に接続され、前記第１コンデンサと前記データ線との導通及び非導通を切り換える第１スイッチトランジスタと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第１コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第１コンデンサと前記初期化電源線との導通及び非導通を切り換える第２スイッチトランジスタとを備え、
前記定電流スイッチ部は、
ソース電極及びドレイン電極の一方が前記電流駆動トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電流駆動トランジスタにより駆動される電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、
一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第２コンデンサと、
ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備える
表示装置。
【請求項２】
マトリクス状に配置された複数の発光画素を有する表示部を備える表示装置であって、
電源電圧を前記複数の発光画素に供給するための電源線と、
前記複数の発光画素を初期化するための参照電圧を前記複数の発光画素に供給するための初期化電源線と、
制御線と、
画素行ごとに配置され、映像信号に対応したデータ電圧を書き込む発光画素を選択するための複数の走査線と、
画素列ごとに配置され、選択された発光画素に前記データ電圧を書き込むための複数のデータ線とを備え、
前記複数の発光画素のそれぞれは、
電流駆動型の発光素子と、
前記発光素子に定電流を供給するための定電流駆動部と、
前記電源線から前記定電流駆動部を介して前記発光素子へ供給される前記定電流の電流径路を導通及び遮断する定電流スイッチ部とを備え、
前記定電流駆動部は、
ソース電極及びドレイン電極の一方が前記定電流スイッチ部を介して前記電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子のアノード電極に接続され、前記電源線からの電流を駆動する電流駆動トランジスタと、
一方の電極が前記電流駆動トランジスタのドレイン電極またはソース電極に接続され、他方の電極が前記電流駆動トランジスタのゲート電極に接続され、前記電流駆動トランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第１コンデンサと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記複数のデータ線のうちの対応するデータ線に接続され、ドレイン電極及びソース電極の他方が前記第１コンデンサの他方の電極に接続され、前記第１コンデンサと前記データ線との導通及び非導通を切り換える第１スイッチトランジスタと、
ゲート電極が前記制御線に接続され、ドレイン電極及びソース電極の一方が前記第１コンデンサの一方の電極に接続され、ドレイン電極及びソース電極の他方が前記初期化電源線に接続され、前記第１コンデンサと前記初期化電源線との導通及び非導通を切り換える第２スイッチトランジスタとを備え、
前記定電流スイッチ部は、
ソース電極及びドレイン電極の一方が前記電源線に接続され、ソース電極及びドレイン電極の他方が前記電流駆動トランジスタのソース電極及びドレイン電極の一方に接続され、前記電源線から前記電流駆動トランジスタを介して流れる電流を前記発光素子へ流すための前記電流径路を導通及び遮断する電流スイッチトランジスタと、
一方の電極が前記電流スイッチトランジスタのソース電極またはドレイン電極に接続され、他方の電極が前記電流スイッチトランジスタのゲート電極に接続され、前記電流スイッチトランジスタのゲート電極とドレイン電極またはソース電極との間の電圧を保持する第２コンデンサと、
ゲート電極が前記複数の走査線のうちの対応する走査線に接続され、ソース電極及びドレイン電極の一方が前記電流スイッチトランジスタのゲート電極に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続され、前記電流スイッチトランジスタのゲート電極と前記データ線との導通及び非導通を切り換える選択トランジスタとを備える
表示装置。
【請求項３】
さらに、
前記複数の走査線及び前記制御線に接続され、前記第１スイッチトランジスタ、前記第２スイッチトランジスタ及び前記選択トランジスタの導通及び非導通を制御する走査線制御回路と、
前記複数のデータ線に接続され、前記走査線制御回路により前記選択トランジスタが導通状態となった場合、前記電流スイッチトランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する前記データ電圧を前記データ線に出力し、前記走査線制御回路により前記第１スイッチトランジスタ及び前記第２スイッチトランジスタが導通状態となった場合、前記電流駆動トランジスタの前記ゲート電極と前記ドレイン電極または前記ソース電極との間の電圧を決定する初期化電圧を前記データ線に出力する信号線制御回路とを備える
請求項１または２に記載の表示装置。
【請求項４】
前記電流スイッチトランジスタが導通状態となる場合の前記データ電圧の絶対値は、前記電流スイッチトランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より大きく、
前記参照電圧と前記初期化電圧との電位差の絶対値は、前記電流駆動トランジスタが導通状態となる場合のドレイン−ソース間電圧の絶対値より小さい
請求項３に記載の表示装置。
【請求項５】
単位表示画像を書き換える時間である１フレーム時間内に前記信号線制御回路が前記初期化電圧を前記データ線に出力する回数は、前記１フレーム時間内に前記信号線制御回路が前記データ電圧を前記データ線に出力する回数よりも少ない
請求項３または４に記載の表示装置。
【請求項６】
前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、全て同一の導電型のチャネルを有する薄膜トランジスタである
請求項１〜５のうちいずれか１項に記載の表示装置。
【請求項７】
前記電流駆動トランジスタ、前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、全てｎ型のチャネルを有する薄膜トランジスタである
請求項６に記載の表示装置。
【請求項８】
前記電流駆動トランジスタは、飽和領域で動作し、
前記電流スイッチトランジスタ、前記選択トランジスタ、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、線形領域で動作する
請求項１〜７のうちいずれか１項に記載の表示装置。
【請求項９】
前記発光素子は、有機ＥＬ素子である
請求項１〜８のうちいずれか１項に記載の表示装置。
【請求項１０】
前記発光素子は、無機ＥＬ素子である
請求項１〜８のうちいずれか１項に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−１０４９１０（Ｐ２０１３−１０４９１０Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２４６７２７（Ｐ２０１１−２４６７２７）
【出願日】平成２３年１１月１０日（２０１１．１１．１０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１０日（２０１１．１１．１０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]