表示装置
【課題】装置の大型化・厚型化を招くことなく表示品質の低下を防止できる表示装置を提供する。
【解決手段】基板11の一方の面11a側に複数の画素部毎に発光部40が設けられる。複数の画素部の位置に対応して基板にマトリックス状に配置され発光部の発光に関する用力が伝達される複数種の配線が設けられる。複数種の配線のうち、少なくとも一種の配線33の少なくとも一部は、基板の他方の面11b側に臨んで設けられる。
【解決手段】基板11の一方の面11a側に複数の画素部毎に発光部40が設けられる。複数の画素部の位置に対応して基板にマトリックス状に配置され発光部の発光に関する用力が伝達される複数種の配線が設けられる。複数種の配線のうち、少なくとも一種の配線33の少なくとも一部は、基板の他方の面11b側に臨んで設けられる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に関するものである。
【背景技術】
【0002】
有機EL(エレクトロルミネッセンス)素子を画素に対応させて備える有機EL表示体は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れているとともに、薄型化、軽量化、低消費電力化が可能であるため、将来的に液晶表示体に代わる表示装置として期待されている。
【0003】
上記の表示装置においては、複数の画素部が格子状に配列されたドットマトリクスによる表示が主流となっている。ドットマトリクス表示においては、複数の画素部毎に個別の配線を行うと、基板周縁部は配線で埋まり現実的ではなくなることから、走査線及び信号線を縦横の2次元的な配置として、これらの配線の交点で画素部の電極を制御するマトリクス配線方式が採られている(例えば、特許文献1参照)。
【0004】
このような構成では、走査線が駆動されてTFT等のスイッチング素子がONとなると、そのときの信号線の電位(電力)が保持容量に保持され、当該保持容量の状態に応じて駆動トランジスタのON・OFFが決まる。そして、駆動トランジスタのチャネルを介して電源線から画素電極に電流が流れるとともに、発光部を通じて共通電極に電流が流れることにより発光部が電流量に応じて発光する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2001−118301号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
例えば、電源線の延在方向に沿って多数の画素部が配置されているが、電源線の配線抵抗の影響で電圧降下が生じるため、電力の供給源から遠い画素部では有機EL素子の発光部で発光させるための十分な電流値が得られない可能性がある。
また、走査線についても配線抵抗が大きい場合には信号伝達の遅延が起きる可能性があり、電源線の場合と同様に表示品質を低下させる虞がある。
そこで、このような問題を解消するために、上記電源線や走査線等の配線を厚くすることや、幅を太くすることで配線抵抗を低減する方法も考えられるが、配線に使用できる面積・厚さは限られており、この方法を採った場合には装置の大型化・厚型化を招きかねない。
【0007】
本発明は、以上のような点を考慮してなされたもので、装置の大型化・厚型化を招くことなく表示品質の低下を防止できる表示装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の第1の態様に従えば、基板の一方の面側に複数の画素部毎に発光部が設けられ、前記複数の画素部の位置に対応して前記基板にマトリックス状に配置され前記発光部の発光に関する用力が伝達される複数種の配線が設けられ、前記複数種の配線のうち、少なくとも一種の配線の少なくとも一部は、前記基板の他方の面側に臨んで設けられることを特徴とする表示装置が提供される。
【0009】
従って、本態様の表示装置の構成では、少なくとも一種の配線の少なくとも一部が基板の他方の面側に臨んで設けられることから、当該配線の断面積を大きくして配線抵抗を小さくすることができる。
なお、本発明に係る用力とは、発光部を発光させるための電力、発光部の発光に係るタイミング情報としての駆動信号等を含むものである。
【0010】
上記構成においては、前記少なくとも一種の配線が、前記基板の一方の面側に設けられた第1配線部と、前記基板の他方の面側に臨んで設けられる第2配線部と、前記基板を厚さ方向に貫通して設けられ前記第1配線部と前記第2配線部とを接続する第3配線部とを備える構成を好適に採用できる。
【0011】
従って、本発明の表示装置の構成では、少なくとも一種の配線の断面積が第1配線部、第2配線部、第3配線部の断面積の合計値となり、当該配線の配線抵抗を小さくすることができる。
【0012】
また、上記構成における前記第2配線部としては、前記基板の他方の面よりも突出して設けられる構成を好適に採用できる。
従って、本発明の表示装置の構成では、配線形成の制限が緩和された基板の他方の面に第2配線部を形成することにより、少なくとも一種の配線の断面積をより大きくして、当該配線の配線抵抗をさらに小さくすることができる。
この構成における前記第2配線部としては、前記第1配線部よりも大きな面積で形成される成を好適に採用できる。
【0013】
また、上記構成における前記第2配線部としては、前記基板の他方の面に形成された凹部内に、前記基板の他方の面と略面一に設けられる構成を好適に採用できる。
従って、本発明の表示装置の構成では、第2配線部が基板の他方の面から突出しないため、少なくとも一種の配線の断面積を大きくしつつ、装置の薄型化を図ることが可能になる。
【発明の効果】
【0014】
本発明では、配線抵抗を小さくすることで、装置の大型化・厚型化を招くことなく表示品質の低下を防止可能な表示装置を提供可能となる。
【図面の簡単な説明】
【0015】
【図1】第1実施形態に係る表示装置10の回路構成図。
【図2】アクティブ駆動の同表示装置10における1画素セルの構成例を示す図。
【図3】図2における要部断面構成を示す図。
【図4】基板に貫通孔を形成する手段を説明するための図。
【図5】基板の表面側に母線及び配線を設けた例を示す図。
【図6】母線と配線との間の距離と、容量との関係を示す図。
【図7】第2実施形態に係る表示装置10の要部断面構成を示す図。
【図8】同表示装置10における1画素セルの構成例を示す図。
【図9】第3実施形態に係る表示装置10の要部断面構成を示す図。
【図10】同表示装置10における要部断面図。
【図11】他の実施形態に係る表示装置10の要部断面構成を示す図。
【図12】発光方向が異なる表示装置10の要部断面構成を示す図。
【図13】発光方向が異なる表示装置10の要部断面構成を示す図。
【図14】発光方向が異なる表示装置10の要部断面構成を示す図。
【発明を実施するための形態】
【0016】
以下、本発明の表示装置の実施の形態を、図1ないし図14を参照して説明する。
ここでは、表示装置が、有機電界発光素子(以下、有機EL(Electroluminesence)素子)を用いた有機ELディスプレイの場合の例を用いて説明する。
【0017】
(第1実施形態)
図1は本実施形態の表示装置10の回路構成図、図2はアクティブ駆動の同表示装置10における1画素セルの構成例を示す図、図3は、図2における要部断面構成を示す図である。
【0018】
図1に示すように、表示装置10は、透明の基板上に、複数の走査線(配線)31と、これら走査線31に対して交差する方向に延びる複数の信号線(配線)32と、これら信号線32に並列に延びる複数の共通電源線(配線)33とがそれぞれ配線されたもので、走査線31及び信号線32の各交点毎に、画素部1がマトリックス状に複数配置されて構成されたものである。
【0019】
信号線32に対しては、シフトレジスタ、レベルシフタ、ビデオライン、及びアナログスイッチ等を備えるデータ側駆動回路2が設けられている。一方、走査線31に対しては、シフトレジスタ及びレベルシフタ等を備える走査側駆動回路3が設けられている。また、画素部1の各々には、走査線31を介して用力としての走査信号がゲート電極に供給されるスイッチング用TFT(薄膜トランジスタ)42と、このスイッチング用薄膜トランジスタ42を介して信号線32から供給される用力としての画像信号を保持する保持容量capと、保持容量capによって保持された画像信号がゲート電極に供給される駆動用TFT(薄膜トランジスタ)43と、この駆動用薄膜トランジスタ43を介して共通電源線33に電気的に接続したときに共通電源線33から用力としての駆動電流が流れ込む画素電極41と、この画素電極41と共通電極54との間に挟み込まれる発光部40と、が設けられている。そして、前記画素電極41と共通電極54と、発光部40とによって構成される素子が、有機EL装置(有機EL素子)100である。
【0020】
このような構成のもとに、走査線31が駆動されてスイッチング用薄膜トランジスタ42がオンとなると、そのときの信号線32の電位が保持容量capに保持され、該保持容量capの状態に応じて、駆動用薄膜トランジスタ43のオン・オフ状態が決まる。そして、駆動用薄膜トランジスタ43のチャネルを介して共通電源線33から画素電極41に電流が流れ、さらに発光部40を通じて共通電極54に電流が流れることにより、発光部40は、これを流れる電流量に応じて発光する構成となっている。
【0021】
図2(a)は一つの画素部1の回路を示す概念図であり、図2(b)は図2(a)の回路の平面視におけるレイアウト図である。
画素部1は、平面視略矩形状の画素電極41の四辺が、信号線32、共通電源線33、走査線31及び図示しない他の画素電極用の走査線によって囲まれた配置となっている。
【0022】
図3は、表示装置10の概略的な断面図である。
この図に示すように、上記の有機EL装置100は、基板11の上面(一方の面)11a側に設けられ、有機EL装置100が放つ光を基板11の裏面(他方の面)10b側から取り出す構成となっている。基板11としては、有機EL装置100が放つ光を透過させる必要があるため、透明な合成樹脂材や厚さ100μm程度の極薄ガラス等が用いられる。
【0023】
同様に、画素電極41としては、有機EL装置100が放つ光を透過させる必要があるため、透明な導電材料が用いられる。具体的には、後述する仕事関数が5eV以上の正孔注入効果を考慮して、例えばITO(Indium Tin Oxide:インジウム錫酸化物)等の金属酸化物を用いることができる。
【0024】
共通電極54としては、例えばフッ化リチウム(LiF)が厚さ5nm程度に形成され、その上にアルミニウム(Al)が厚さ300nm程度に形成された積層構造の電極を用いることができる。なお、共通電極54についても透明な材料を用いれば、発光した光を陰極側からも出射させることができる。透明な材料としては、例えばITO、Pt、Ir、Ni、もしくはPdを用いることができる。
【0025】
有機EL装置100は、陽極である上記画素電極41、正孔注入・輸送層12、ホスト層13と、発光層14、陰極である上記共通電極54から構成されている。なお、有機EL装置100としては、この構成に限られず、例えば、画素電極41と共通電極54との間に正孔注入・輸送層、ホスト層、発光層、ホールブロック層、電子輸送層を積層する構成等を採用してもよい。
【0026】
正孔注入・輸送層12の形成材料としては、例えば3,4−ポリエチレンジオシチオフェン−ポリスチレンスルフォン酸(PEDOT−PSS)の分散液を用いることができる。具体的には、分散液としてのポリスチレンスルフォン酸に3,4−ポリエチレンジオシチオフェンを分散させ、さらにこれを水に分散させた分散液を好適に用いることができる。また、これ以外にも従来公知の正孔注入・輸送性材料を用いることができる。正孔注入・輸送層12は、その内部において正孔を輸送する機能を有するとともに、正孔を発光層14側に注入・輸送する機能をも有している。
【0027】
ホスト層13としては、ホスト材料を含んで形成されるものであり、ホスト材料としては、例えばCBP(4,4’-bis(9-dicarbazolyl)-2,2’-biphenyl)を用いることができる。また、これ以外にもBAlq(Bis-(2-methyl-8-quinolinolate)-4-(phenylphenolate)aluminium)、mCP(N,N-dicarbazolyl-3,5-benzene:CBP誘導体)、CDBP(4,4'-bis(9-carbazolyl) -2,2'-dimethyl-biphenyl)、DCB(N,N’-Dicarbazolyl-1,4-dimethene-benzene)、P06(2,7-bis(diphenylphosphine oxide)-9,9-dimethylfluorene)、SimCP(3,5-bis(9-carbazolyl)tetraphenylsilane)、UGH3(W-bis(triphenylsilyl)benzene)を用いることができる。
【0028】
発光層14としては、蛍光あるいは燐光を発光することが可能な公知の発光材料を用いることができる。発光層14の形成材料の具体例を挙げるならば、(ポリ)フルオレン誘導体(PF)、(ポリ)パラフェニレンビニレン誘導体(PPV)、ポリフェニレン誘導体(PP)、ポリパラフェニレン誘導体(PPP)、ポリビニルカルバゾール(PVK)、ポリチオフェン誘導体、ポリメチルフェニルシラン(PMPS)などのポリシラン系などが好適に用いられる。また、これらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素などの高分子系材料や、ルブレン、ペリレン、9,10−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン6、キナクリドン等の低分子材料をドープして用いることもできる。
【0029】
本実施形態では、駆動用TFTを介して画素電極41(有機EL装置100)に駆動電流を伝達する共通電源線33の一部が基板11の表面11a側に加えて裏面11b側にも設けられている。すなわち、図3に示されるように、共通電源線33は、基板11の表面11a側に設けられる第1配線部33aと、裏面11b側に臨んで設けられる第2配線部33bと、基板11を貫通して設けられる第3配線部33cとから構成されている。
【0030】
第2配線部33bは、裏面11bよりも突出し、且つ、図2(b)に示すように、第1配線部33aよりも大きな面積となるように、第1配線部33aよりも幅広に設けられている。第3配線部33cの大きさは、基板11に貫通孔を形成することから、基板11の強度に応じて設定され、本実施形態では、第1配線部33aの幅と略同一径の断面円形で、第1配線部33aの長さ方向に隙間をあけて複数形成されている。
【0031】
上記構成の表示装置10を製造する際には、まず、共通電源線33の第3配線部33cを形成するための貫通孔を基板11に形成する。具体的には、図4(a)に示すように、基板11に対して打ち抜き装置PRを移動させて、第3配線部33cを形成すべき位置に貫通孔11cを形成する第1工程と、基板11を共通電源線33の延在方向に沿って所定距離移動させる第2工程とを繰り返すことにより、共通電源線33の延在方向に沿って複数の貫通孔11cが隙間をあけて形成される。なお、第2工程では、基板11を移動させるのではなく、打ち抜き装置PRを移動させる構成としてもよい。基板11が極薄ガラスで絶縁性の保護フィルムが貼設されている場合には、保護フィルムの厚さが加わっても総厚として許容される場合には、当該保護フィルムを剥離することなく基板11の絶縁層として残留させてもよい。また、貫通孔11cを形成する手段としては、打ち抜き加工に限られず、切削加工やレーザ光を用いた穿孔加工であってもよい。
【0032】
基板11に貫通孔11cが形成されると、当該貫通孔11cに第3配線部33cを形成する。第3配線部33cを形成する方法としては、ディスペンス法、スピンコート法を用いて、クロム等の金属微粒子を含有する第3配線部33cの形成材料を基板11上に塗布した後に基板表面の材料を除去する方法、第3配線部33cの形成材料を溶媒に溶解または分散させた液状体を、インクジェット法を用いて貫通孔11c内に塗布する方法、蒸着等により形成する方法が採用される。蒸着等を用いた場合には、貫通孔11cの壁面に第3配線部33cが成膜されることになるため、それ以外の方法で第3配線部33cの形成材料を貫通孔11cに充填させる方法を採ることが配線抵抗を低減させる観点から好適である。
【0033】
基板11の貫通孔11cに第3配線部33cが形成されると、次に、基板11の裏面11bに第2配線部33bを形成する。第2配線部33bの形成方法としては、上述したインクジェット法により第2配線部形成材料を塗布してパターニングする方法や、上述したディスペンス法、スピンコート法を用いて第2配線部形成材料を塗布し、基板11の裏面11bの全面を覆うように金属膜を形成した後に、フォトリソグラフィ方式で金属膜をパターニングする方法等を採ることができる。
【0034】
基板11に第2、第3配線部33b、33cが形成されると、表面11a側に第1配線部33aを含む他の配線(画素電極41や信号線32)を形成する。第1配線部33aを形成する方法としては、上記の第3配線部33cと同様の方式を採ることができる。表面11a側に第1配線部33aを含む他の配線が形成されると、走査線31、絶縁膜35、スイッチング用薄膜トランジスタ42、駆動用薄膜トランジスタ43、発光部40、共通電極54等を公知の技術を用いて形成する。
【0035】
上記の構成を有する表示装置10においては、スイッチング用薄膜トランジスタ42及び駆動用薄膜トランジスタ43がオンの状態のときに、駆動用薄膜トランジスタ43を介して共通電源線33から画素電極41に電流が流れることにより、発光部40が発光するが、共通電源線33が第1配線部33aのみならず、基板11の裏面11b側に臨んで露出する第2配線部33b及びこれら第1、第2配線部33a、33bを接続する第3配線部33cから構成されているため、少なくとも第2、第3配線部33b、33cが配されている領域の断面積が大きくなり配線抵抗を低減することが可能になる。
【0036】
(実施例)
非特許文献1(Y.Nakajima et al., JOURNAL OF THE SOCIETY FOR INFORMATION DISPLAY 巻:19 号:1 ページ:94−99 発行;JAN 2011)に記載された配線等の条件を用い、大画面・多画素ディスプレイとして、スーパーハイビジョン(SHV:非特許文献2(SHV:ITU-R BT.1706,SMPTE 2036-1))の表示装置を駆動する場合について検証する。
【0037】
共通電源線33の抵抗率をρ、厚さをd、配線長さをL、配線の幅をWとすると、共通電源線33の配線抵抗Rsは次式で表される。
Rs=ρ×(1/d)×(L/W) …(1)
画素部1の一つの幅をa、RGBの各画素部1が並ぶ方向の画素数をmとすると、配線長さLは次式で表される。
L=3×a×m …(2)
式(1)、(2)から配線抵抗Rsは次式で表される。
Rs=(3×ρ×m×a)/(d×W) …(3)
【0038】
文献1に記載されたパラメータから、以下の値を用いるものとする。
ρ=5.7×10−8(Ωm)
d=50×10−9(m)
W=15×10−6(m)
3×a=254×10−6(m)
(a≒84.7μm;100ppi)
m=7680(個)(SHVを想定)
【0039】
また、有機EL装置100に流れる電流の最大値をIeとすると、共通電源線33に流れる電流の最大値Isは、次式で表される。
Is=Ie×3×m …(4)
式(1)〜(4)から、共通電源線33に生じる電圧降下の最大値Vdは次式で表される。
Vd=Is×Rs
=9×a×m2×Ie×ρ/(d×W) …(5)
【0040】
そして、Ie=1×10−6(A)とすると、式(5)からVd≒3400(V)という電圧降下の値が得られる。
【0041】
また、第2、第3配線部33b、33cを形成せずに第1配線部33aのみを用い、配線材料や配線厚さ、配線幅を工夫することで電圧降下を低減させることも考えられる。
例えば、配線材料をCuとし、配線厚さを5倍、配線幅を2倍とする。
ρ=1.7×10−8(Ωm)
d=250×10−9(m)
W=30×10−6(m)
3×a=254×10−6(m)
(a≒84.7μm;100ppi)
m=7680(個)(SHVを想定)
【0042】
この場合、Ie=1×10−6(A)とすると、式(5)からVd≒100(V)という電圧降下の値が得られるが十分なものとは言えない。
【0043】
そこで、上述した第2、第3配線部33b、33cを用いた場合、特に、第3配線部33cについては基板11の表面11aに比べて大幅に制約の少ない裏面11b側に形成するため、配線幅を大きくすることができる。また、第3配線部33bを用いることで基板11の厚さに応じて配線厚さも大きくすることができる。
例えば、配線材料をCuとし、Vd≒100(V)が得られた条件に対して、配線厚さを50倍、配線幅を2倍とする。
ρ=1.7×10−8(Ωm)
d=12.5×10−6(m)
W=60×10−6(m)
3×a=254×10−6(m)
(a≒84.7μm;100ppi)
m=7680(個)(SHVを想定)
【0044】
この場合、Ie=1×10−6(A)とすると、式(5)からVd≒1.00(V)と電圧降下が大幅に抑制される。
【0045】
一方、電圧降下を抑制するために、図5に示すように、基板11の表面11a側に母線MLを形成し、絶縁膜Sを成膜後に第1配線部33aを形成することも可能であるが、この場合には母線MLと第1配線部33aとの間で発生する寄生容量が動画表示に対して悪影響を与える可能性がある。
例えば、上述した非特許文献1の配線条件を基に以下のパラメータから配線抵抗Rsを求める。
ρ=5.7×10−8(Ωm)(Moの抵抗率)
d=50×10−9(m)
W=37×10−6(m)
L=106×10−6(m)(一つの画素部1の配線長さ)
これらのパラメータから求められる配線抵抗Rs=3.3Ωとなる。
【0046】
この場合において、母線MLと第1配線部33aとの間に発生する寄生容量と、母線MLと第1配線部33aとの間の距離である絶縁膜Sの厚さとは図6に示される関係となる。この関係から、例えば絶縁膜SがSiO2で形成され、比誘電率εr=3.9、厚さが1μm(1000nm)のときの寄生容量は140(fF)となる。
これに対して、基板11の裏面11b側に第3配線部33cを形成した場合、基板11がPEN基板で比誘電率εr=3.0、厚さが100μmとすると、1つの画素部1当たりの寄生容量は4.2(fF)となり表面に母船を形成した場合の1/30程度となる。
【0047】
以上説明したように、本実施形態では、共通電源線33の延在する方向に沿って多数の画素部1が配列されている場合でも、幅や厚さ1の制限が大きい表面11a側の第1配線部33aの面積・厚さを大きくすることなく配線抵抗を低減することができ、電圧降下に起因する不具合を抑制することが可能になる。特に、本実施形態では、裏面11bから第3配線部33cを突出して設けているため、より効果的に配線抵抗を低減させることができる。
【0048】
また、本実施形態では、基板11の裏面11b側に臨む第3配線部33cを形成することにより、電圧降下の抑制を図ることを目的として、母線を基板11の表面側11a側に形成した場合と比較して、母線としての第3配線部33cと第1配線部33aとの間の距離を大きくすることができ、結果として、母線を用いた電圧降下の抑制に伴って生じる寄生容量についても効果的に低減することが可能となる。
【0049】
(第2実施形態)
次に、表示装置10の第2実施形態について、図4(b)、図7及び図8を参照して説明する。
これらの図において、図1乃至図6に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
上記第1実施形態では、共通電源線33の一部を基板11の裏面側11bに形成する構成としたが、第2実施形態では走査線31の一部を基板11の裏面側11bに形成する場合について説明する。
【0050】
本実施形態における走査線31は、図7に示すように、基板11の表面11a側であって画素電極41や共通電源線33を覆う絶縁膜35上に形成されスイッチング用薄膜トランジスタ42に接続される第1配線部31aと、裏面11b側に臨んで設けられる第2配線部31bと、基板11を貫通して設けられる第3配線部31cとから構成されている。第1配線部31aと第3配線部31cとはコンタクトホールCHにより接続される。
【0051】
第2配線部31bは、裏面11bよりも突出し、且つ、図8に示すように、第1配線部31aよりも大きな面積となるように、第1配線部31aよりも幅広に設けられている。第3配線部31cの大きさは、基板11に貫通孔を形成することから、基板11の強度に応じて設定され、本実施形態では、第1配線部31aの幅と略同一幅で、且つ共通電源線33との交差部分と離間した位置に第1配線部31aの延在方向に延びる線状に形成されている。
他の構成は、上記第1実施形態と同様である。
【0052】
上記構成の表示装置10における基板11に第3配線部31cを形成する際には、図4(b)に示すように、基板11に対して、切削装置等の溝形成装置SLを移動させて、第3配線部31cを形成すべき位置に貫通溝11dを形成する。貫通溝11dについても、上述した貫通孔11cと同様に、レーザ光を用いた穿孔加工で形成してもよい。
【0053】
貫通溝11dが形成された基板11に対しては、上述した第3配線部33cと同様の工程で第3配線部31cを形成し、また、第1配線部31a、第2配線部31b及びコンタクトホールCH等についても、上述した第1実施形態と同様の工程または公知の方法で形成することができる。
【0054】
本実施形態の表示装置10においても、走査線31の延在する方向に沿って多数の画素部1が配列されている場合でも、幅や厚さ1の制限が大きい表面11a側の第1配線部31aの面積・厚さを大きくすることなく配線抵抗を低減することができる。そのため、本実施形態では、装置の大型化・厚型化を招くことなく動画の遅延を抑制することができ、表示品質の低下を防止できる。
【0055】
(第3実施形態)
次に、表示装置10の第3実施形態について、図9及び図10を参照して説明する。
これらの図において、図1乃至図6に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
上記第1実施形態では、共通電源線33の第2配線部33bを基板11の裏面11bよりも突出して設ける構成としたが、第3実施形態では、基板11の裏面11bと略面一に設けられる場合について説明する。
【0056】
図9及び第1、第2配線部33a、33bの幅方向の断面図である図10に示すように、本実施形態における基板11の裏面11bには、第2配線部33bと平面的に同一形状で、第2配線部33bの厚さを深さとする凹部11eが形成されている。そして凹部11eの底部には、基板11の表面11a側に貫通する貫通孔11cが形成されている。そして、凹部11eには第2配線部33bが裏面11bと面一に埋設されている。また、貫通孔11cには、第1配線部33aと第2配線部33bとを接続する第3配線部33bが設けられている。
【0057】
本実施形態では、上記第1実施形態と同様の作用・効果が得られることに加えて、第2配線部33bが基板11の裏面11bに対して非突出となるため、装置の厚型化を防止することが可能となる。
【0058】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【0059】
例えば、上記実施形態では、共通電源線33及び走査線31について基板11の裏面11b側に臨んで設けられる構成について説明したが、信号線32についても適用できることは言うまでもない。この場合についても電圧降下に伴って保持容量に保持される電位が不十分となることで駆動薄膜トランジスタ43のON・OFFが所定通りに動作せずに表示不良となることを抑制できる。
【0060】
また、上記実施形態では、共通電源線33、走査線31のいずれかの配線を基板11の裏面11b側に臨んで設けられる構成について説明したが、これに限定されるものではなく、例えば、図11に示すように、共通電源線33及び走査線31の双方が基板11の裏面11b側に臨んで設けられる構成であってもよい。
【0061】
なお、このように複数種の配線が基板11の裏面11b側に設けられる場合には、複数種の配線間に絶縁膜を介在させる必要がないように、例えば、図2(b)に示す信号線32と共通電源線33のように互いに平行な配線を設けることが工程の簡素化及び薄型化の観点から好適である。
そのため、上述した共通電源線33及び走査線31をの双方が基板11の裏面11b側に臨んで設ける場合には、例えば共通電源線33を走査線31と平行に配列する構成とすることが好適である。
【0062】
また、上記実施形態では、有機EL装置100の発光が薄膜トランジスタ42、43が設けられた基板11側から出射する構成について説明したが、これに限定されるものではない。図12は、共通電源線33が基板11の裏面11b側に臨んで設けられる構成において、有機EL装置100の発光が薄膜トランジスタ42、43が設けられた基板11とは逆側の封止基板60側から出射する表示装置10の概略的な断面図である。また、図13は、走査線31が基板11の裏面11b側に臨んで設けられる構成において、有機EL装置100の発光が薄膜トランジスタ42、43が設けられた基板11とは逆側の封止基板60側から出射する表示装置10の概略的な断面図である。さらに、図14は、共通電源線33及び走査線31の双方が基板11の裏面11b側に臨んで設けられる構成において、有機EL装置100の発光が薄膜トランジスタ42、43が設けられた基板11とは逆側の封止基板60側から出射する表示装置10の概略的な断面図である。
これらの図に示されるように、有機EL装置100の発光が封止基板60側から出射されることから、開口率の大きな表示装置10についても本発明を適用可能である。
【0063】
また、上記実施形態では、発光部として有機EL装置100が設けられる表示装置10を例示したが、液晶表示パネル等の他の発光部を備える表示装置10に対しても本発明を適用可能である。
【符号の説明】
【0064】
1…画素部、 10…表示装置、 11…基板、 11a…表面(一方の面)、 11b…裏面(他方の面)、 11e…凹部、 31…走査線(配線)、 31a…第1配線部、 31b…第2配線部、 31c…第3配線部、 32…信号線(配線)、 33…電源線(配線)、 33a…第1配線部、 33b…第2配線部、 33c…第3配線部、 40…発光部
【技術分野】
【0001】
本発明は、表示装置に関するものである。
【背景技術】
【0002】
有機EL(エレクトロルミネッセンス)素子を画素に対応させて備える有機EL表示体は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れているとともに、薄型化、軽量化、低消費電力化が可能であるため、将来的に液晶表示体に代わる表示装置として期待されている。
【0003】
上記の表示装置においては、複数の画素部が格子状に配列されたドットマトリクスによる表示が主流となっている。ドットマトリクス表示においては、複数の画素部毎に個別の配線を行うと、基板周縁部は配線で埋まり現実的ではなくなることから、走査線及び信号線を縦横の2次元的な配置として、これらの配線の交点で画素部の電極を制御するマトリクス配線方式が採られている(例えば、特許文献1参照)。
【0004】
このような構成では、走査線が駆動されてTFT等のスイッチング素子がONとなると、そのときの信号線の電位(電力)が保持容量に保持され、当該保持容量の状態に応じて駆動トランジスタのON・OFFが決まる。そして、駆動トランジスタのチャネルを介して電源線から画素電極に電流が流れるとともに、発光部を通じて共通電極に電流が流れることにより発光部が電流量に応じて発光する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2001−118301号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
例えば、電源線の延在方向に沿って多数の画素部が配置されているが、電源線の配線抵抗の影響で電圧降下が生じるため、電力の供給源から遠い画素部では有機EL素子の発光部で発光させるための十分な電流値が得られない可能性がある。
また、走査線についても配線抵抗が大きい場合には信号伝達の遅延が起きる可能性があり、電源線の場合と同様に表示品質を低下させる虞がある。
そこで、このような問題を解消するために、上記電源線や走査線等の配線を厚くすることや、幅を太くすることで配線抵抗を低減する方法も考えられるが、配線に使用できる面積・厚さは限られており、この方法を採った場合には装置の大型化・厚型化を招きかねない。
【0007】
本発明は、以上のような点を考慮してなされたもので、装置の大型化・厚型化を招くことなく表示品質の低下を防止できる表示装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の第1の態様に従えば、基板の一方の面側に複数の画素部毎に発光部が設けられ、前記複数の画素部の位置に対応して前記基板にマトリックス状に配置され前記発光部の発光に関する用力が伝達される複数種の配線が設けられ、前記複数種の配線のうち、少なくとも一種の配線の少なくとも一部は、前記基板の他方の面側に臨んで設けられることを特徴とする表示装置が提供される。
【0009】
従って、本態様の表示装置の構成では、少なくとも一種の配線の少なくとも一部が基板の他方の面側に臨んで設けられることから、当該配線の断面積を大きくして配線抵抗を小さくすることができる。
なお、本発明に係る用力とは、発光部を発光させるための電力、発光部の発光に係るタイミング情報としての駆動信号等を含むものである。
【0010】
上記構成においては、前記少なくとも一種の配線が、前記基板の一方の面側に設けられた第1配線部と、前記基板の他方の面側に臨んで設けられる第2配線部と、前記基板を厚さ方向に貫通して設けられ前記第1配線部と前記第2配線部とを接続する第3配線部とを備える構成を好適に採用できる。
【0011】
従って、本発明の表示装置の構成では、少なくとも一種の配線の断面積が第1配線部、第2配線部、第3配線部の断面積の合計値となり、当該配線の配線抵抗を小さくすることができる。
【0012】
また、上記構成における前記第2配線部としては、前記基板の他方の面よりも突出して設けられる構成を好適に採用できる。
従って、本発明の表示装置の構成では、配線形成の制限が緩和された基板の他方の面に第2配線部を形成することにより、少なくとも一種の配線の断面積をより大きくして、当該配線の配線抵抗をさらに小さくすることができる。
この構成における前記第2配線部としては、前記第1配線部よりも大きな面積で形成される成を好適に採用できる。
【0013】
また、上記構成における前記第2配線部としては、前記基板の他方の面に形成された凹部内に、前記基板の他方の面と略面一に設けられる構成を好適に採用できる。
従って、本発明の表示装置の構成では、第2配線部が基板の他方の面から突出しないため、少なくとも一種の配線の断面積を大きくしつつ、装置の薄型化を図ることが可能になる。
【発明の効果】
【0014】
本発明では、配線抵抗を小さくすることで、装置の大型化・厚型化を招くことなく表示品質の低下を防止可能な表示装置を提供可能となる。
【図面の簡単な説明】
【0015】
【図1】第1実施形態に係る表示装置10の回路構成図。
【図2】アクティブ駆動の同表示装置10における1画素セルの構成例を示す図。
【図3】図2における要部断面構成を示す図。
【図4】基板に貫通孔を形成する手段を説明するための図。
【図5】基板の表面側に母線及び配線を設けた例を示す図。
【図6】母線と配線との間の距離と、容量との関係を示す図。
【図7】第2実施形態に係る表示装置10の要部断面構成を示す図。
【図8】同表示装置10における1画素セルの構成例を示す図。
【図9】第3実施形態に係る表示装置10の要部断面構成を示す図。
【図10】同表示装置10における要部断面図。
【図11】他の実施形態に係る表示装置10の要部断面構成を示す図。
【図12】発光方向が異なる表示装置10の要部断面構成を示す図。
【図13】発光方向が異なる表示装置10の要部断面構成を示す図。
【図14】発光方向が異なる表示装置10の要部断面構成を示す図。
【発明を実施するための形態】
【0016】
以下、本発明の表示装置の実施の形態を、図1ないし図14を参照して説明する。
ここでは、表示装置が、有機電界発光素子(以下、有機EL(Electroluminesence)素子)を用いた有機ELディスプレイの場合の例を用いて説明する。
【0017】
(第1実施形態)
図1は本実施形態の表示装置10の回路構成図、図2はアクティブ駆動の同表示装置10における1画素セルの構成例を示す図、図3は、図2における要部断面構成を示す図である。
【0018】
図1に示すように、表示装置10は、透明の基板上に、複数の走査線(配線)31と、これら走査線31に対して交差する方向に延びる複数の信号線(配線)32と、これら信号線32に並列に延びる複数の共通電源線(配線)33とがそれぞれ配線されたもので、走査線31及び信号線32の各交点毎に、画素部1がマトリックス状に複数配置されて構成されたものである。
【0019】
信号線32に対しては、シフトレジスタ、レベルシフタ、ビデオライン、及びアナログスイッチ等を備えるデータ側駆動回路2が設けられている。一方、走査線31に対しては、シフトレジスタ及びレベルシフタ等を備える走査側駆動回路3が設けられている。また、画素部1の各々には、走査線31を介して用力としての走査信号がゲート電極に供給されるスイッチング用TFT(薄膜トランジスタ)42と、このスイッチング用薄膜トランジスタ42を介して信号線32から供給される用力としての画像信号を保持する保持容量capと、保持容量capによって保持された画像信号がゲート電極に供給される駆動用TFT(薄膜トランジスタ)43と、この駆動用薄膜トランジスタ43を介して共通電源線33に電気的に接続したときに共通電源線33から用力としての駆動電流が流れ込む画素電極41と、この画素電極41と共通電極54との間に挟み込まれる発光部40と、が設けられている。そして、前記画素電極41と共通電極54と、発光部40とによって構成される素子が、有機EL装置(有機EL素子)100である。
【0020】
このような構成のもとに、走査線31が駆動されてスイッチング用薄膜トランジスタ42がオンとなると、そのときの信号線32の電位が保持容量capに保持され、該保持容量capの状態に応じて、駆動用薄膜トランジスタ43のオン・オフ状態が決まる。そして、駆動用薄膜トランジスタ43のチャネルを介して共通電源線33から画素電極41に電流が流れ、さらに発光部40を通じて共通電極54に電流が流れることにより、発光部40は、これを流れる電流量に応じて発光する構成となっている。
【0021】
図2(a)は一つの画素部1の回路を示す概念図であり、図2(b)は図2(a)の回路の平面視におけるレイアウト図である。
画素部1は、平面視略矩形状の画素電極41の四辺が、信号線32、共通電源線33、走査線31及び図示しない他の画素電極用の走査線によって囲まれた配置となっている。
【0022】
図3は、表示装置10の概略的な断面図である。
この図に示すように、上記の有機EL装置100は、基板11の上面(一方の面)11a側に設けられ、有機EL装置100が放つ光を基板11の裏面(他方の面)10b側から取り出す構成となっている。基板11としては、有機EL装置100が放つ光を透過させる必要があるため、透明な合成樹脂材や厚さ100μm程度の極薄ガラス等が用いられる。
【0023】
同様に、画素電極41としては、有機EL装置100が放つ光を透過させる必要があるため、透明な導電材料が用いられる。具体的には、後述する仕事関数が5eV以上の正孔注入効果を考慮して、例えばITO(Indium Tin Oxide:インジウム錫酸化物)等の金属酸化物を用いることができる。
【0024】
共通電極54としては、例えばフッ化リチウム(LiF)が厚さ5nm程度に形成され、その上にアルミニウム(Al)が厚さ300nm程度に形成された積層構造の電極を用いることができる。なお、共通電極54についても透明な材料を用いれば、発光した光を陰極側からも出射させることができる。透明な材料としては、例えばITO、Pt、Ir、Ni、もしくはPdを用いることができる。
【0025】
有機EL装置100は、陽極である上記画素電極41、正孔注入・輸送層12、ホスト層13と、発光層14、陰極である上記共通電極54から構成されている。なお、有機EL装置100としては、この構成に限られず、例えば、画素電極41と共通電極54との間に正孔注入・輸送層、ホスト層、発光層、ホールブロック層、電子輸送層を積層する構成等を採用してもよい。
【0026】
正孔注入・輸送層12の形成材料としては、例えば3,4−ポリエチレンジオシチオフェン−ポリスチレンスルフォン酸(PEDOT−PSS)の分散液を用いることができる。具体的には、分散液としてのポリスチレンスルフォン酸に3,4−ポリエチレンジオシチオフェンを分散させ、さらにこれを水に分散させた分散液を好適に用いることができる。また、これ以外にも従来公知の正孔注入・輸送性材料を用いることができる。正孔注入・輸送層12は、その内部において正孔を輸送する機能を有するとともに、正孔を発光層14側に注入・輸送する機能をも有している。
【0027】
ホスト層13としては、ホスト材料を含んで形成されるものであり、ホスト材料としては、例えばCBP(4,4’-bis(9-dicarbazolyl)-2,2’-biphenyl)を用いることができる。また、これ以外にもBAlq(Bis-(2-methyl-8-quinolinolate)-4-(phenylphenolate)aluminium)、mCP(N,N-dicarbazolyl-3,5-benzene:CBP誘導体)、CDBP(4,4'-bis(9-carbazolyl) -2,2'-dimethyl-biphenyl)、DCB(N,N’-Dicarbazolyl-1,4-dimethene-benzene)、P06(2,7-bis(diphenylphosphine oxide)-9,9-dimethylfluorene)、SimCP(3,5-bis(9-carbazolyl)tetraphenylsilane)、UGH3(W-bis(triphenylsilyl)benzene)を用いることができる。
【0028】
発光層14としては、蛍光あるいは燐光を発光することが可能な公知の発光材料を用いることができる。発光層14の形成材料の具体例を挙げるならば、(ポリ)フルオレン誘導体(PF)、(ポリ)パラフェニレンビニレン誘導体(PPV)、ポリフェニレン誘導体(PP)、ポリパラフェニレン誘導体(PPP)、ポリビニルカルバゾール(PVK)、ポリチオフェン誘導体、ポリメチルフェニルシラン(PMPS)などのポリシラン系などが好適に用いられる。また、これらの高分子材料に、ペリレン系色素、クマリン系色素、ローダミン系色素などの高分子系材料や、ルブレン、ペリレン、9,10−ジフェニルアントラセン、テトラフェニルブタジエン、ナイルレッド、クマリン6、キナクリドン等の低分子材料をドープして用いることもできる。
【0029】
本実施形態では、駆動用TFTを介して画素電極41(有機EL装置100)に駆動電流を伝達する共通電源線33の一部が基板11の表面11a側に加えて裏面11b側にも設けられている。すなわち、図3に示されるように、共通電源線33は、基板11の表面11a側に設けられる第1配線部33aと、裏面11b側に臨んで設けられる第2配線部33bと、基板11を貫通して設けられる第3配線部33cとから構成されている。
【0030】
第2配線部33bは、裏面11bよりも突出し、且つ、図2(b)に示すように、第1配線部33aよりも大きな面積となるように、第1配線部33aよりも幅広に設けられている。第3配線部33cの大きさは、基板11に貫通孔を形成することから、基板11の強度に応じて設定され、本実施形態では、第1配線部33aの幅と略同一径の断面円形で、第1配線部33aの長さ方向に隙間をあけて複数形成されている。
【0031】
上記構成の表示装置10を製造する際には、まず、共通電源線33の第3配線部33cを形成するための貫通孔を基板11に形成する。具体的には、図4(a)に示すように、基板11に対して打ち抜き装置PRを移動させて、第3配線部33cを形成すべき位置に貫通孔11cを形成する第1工程と、基板11を共通電源線33の延在方向に沿って所定距離移動させる第2工程とを繰り返すことにより、共通電源線33の延在方向に沿って複数の貫通孔11cが隙間をあけて形成される。なお、第2工程では、基板11を移動させるのではなく、打ち抜き装置PRを移動させる構成としてもよい。基板11が極薄ガラスで絶縁性の保護フィルムが貼設されている場合には、保護フィルムの厚さが加わっても総厚として許容される場合には、当該保護フィルムを剥離することなく基板11の絶縁層として残留させてもよい。また、貫通孔11cを形成する手段としては、打ち抜き加工に限られず、切削加工やレーザ光を用いた穿孔加工であってもよい。
【0032】
基板11に貫通孔11cが形成されると、当該貫通孔11cに第3配線部33cを形成する。第3配線部33cを形成する方法としては、ディスペンス法、スピンコート法を用いて、クロム等の金属微粒子を含有する第3配線部33cの形成材料を基板11上に塗布した後に基板表面の材料を除去する方法、第3配線部33cの形成材料を溶媒に溶解または分散させた液状体を、インクジェット法を用いて貫通孔11c内に塗布する方法、蒸着等により形成する方法が採用される。蒸着等を用いた場合には、貫通孔11cの壁面に第3配線部33cが成膜されることになるため、それ以外の方法で第3配線部33cの形成材料を貫通孔11cに充填させる方法を採ることが配線抵抗を低減させる観点から好適である。
【0033】
基板11の貫通孔11cに第3配線部33cが形成されると、次に、基板11の裏面11bに第2配線部33bを形成する。第2配線部33bの形成方法としては、上述したインクジェット法により第2配線部形成材料を塗布してパターニングする方法や、上述したディスペンス法、スピンコート法を用いて第2配線部形成材料を塗布し、基板11の裏面11bの全面を覆うように金属膜を形成した後に、フォトリソグラフィ方式で金属膜をパターニングする方法等を採ることができる。
【0034】
基板11に第2、第3配線部33b、33cが形成されると、表面11a側に第1配線部33aを含む他の配線(画素電極41や信号線32)を形成する。第1配線部33aを形成する方法としては、上記の第3配線部33cと同様の方式を採ることができる。表面11a側に第1配線部33aを含む他の配線が形成されると、走査線31、絶縁膜35、スイッチング用薄膜トランジスタ42、駆動用薄膜トランジスタ43、発光部40、共通電極54等を公知の技術を用いて形成する。
【0035】
上記の構成を有する表示装置10においては、スイッチング用薄膜トランジスタ42及び駆動用薄膜トランジスタ43がオンの状態のときに、駆動用薄膜トランジスタ43を介して共通電源線33から画素電極41に電流が流れることにより、発光部40が発光するが、共通電源線33が第1配線部33aのみならず、基板11の裏面11b側に臨んで露出する第2配線部33b及びこれら第1、第2配線部33a、33bを接続する第3配線部33cから構成されているため、少なくとも第2、第3配線部33b、33cが配されている領域の断面積が大きくなり配線抵抗を低減することが可能になる。
【0036】
(実施例)
非特許文献1(Y.Nakajima et al., JOURNAL OF THE SOCIETY FOR INFORMATION DISPLAY 巻:19 号:1 ページ:94−99 発行;JAN 2011)に記載された配線等の条件を用い、大画面・多画素ディスプレイとして、スーパーハイビジョン(SHV:非特許文献2(SHV:ITU-R BT.1706,SMPTE 2036-1))の表示装置を駆動する場合について検証する。
【0037】
共通電源線33の抵抗率をρ、厚さをd、配線長さをL、配線の幅をWとすると、共通電源線33の配線抵抗Rsは次式で表される。
Rs=ρ×(1/d)×(L/W) …(1)
画素部1の一つの幅をa、RGBの各画素部1が並ぶ方向の画素数をmとすると、配線長さLは次式で表される。
L=3×a×m …(2)
式(1)、(2)から配線抵抗Rsは次式で表される。
Rs=(3×ρ×m×a)/(d×W) …(3)
【0038】
文献1に記載されたパラメータから、以下の値を用いるものとする。
ρ=5.7×10−8(Ωm)
d=50×10−9(m)
W=15×10−6(m)
3×a=254×10−6(m)
(a≒84.7μm;100ppi)
m=7680(個)(SHVを想定)
【0039】
また、有機EL装置100に流れる電流の最大値をIeとすると、共通電源線33に流れる電流の最大値Isは、次式で表される。
Is=Ie×3×m …(4)
式(1)〜(4)から、共通電源線33に生じる電圧降下の最大値Vdは次式で表される。
Vd=Is×Rs
=9×a×m2×Ie×ρ/(d×W) …(5)
【0040】
そして、Ie=1×10−6(A)とすると、式(5)からVd≒3400(V)という電圧降下の値が得られる。
【0041】
また、第2、第3配線部33b、33cを形成せずに第1配線部33aのみを用い、配線材料や配線厚さ、配線幅を工夫することで電圧降下を低減させることも考えられる。
例えば、配線材料をCuとし、配線厚さを5倍、配線幅を2倍とする。
ρ=1.7×10−8(Ωm)
d=250×10−9(m)
W=30×10−6(m)
3×a=254×10−6(m)
(a≒84.7μm;100ppi)
m=7680(個)(SHVを想定)
【0042】
この場合、Ie=1×10−6(A)とすると、式(5)からVd≒100(V)という電圧降下の値が得られるが十分なものとは言えない。
【0043】
そこで、上述した第2、第3配線部33b、33cを用いた場合、特に、第3配線部33cについては基板11の表面11aに比べて大幅に制約の少ない裏面11b側に形成するため、配線幅を大きくすることができる。また、第3配線部33bを用いることで基板11の厚さに応じて配線厚さも大きくすることができる。
例えば、配線材料をCuとし、Vd≒100(V)が得られた条件に対して、配線厚さを50倍、配線幅を2倍とする。
ρ=1.7×10−8(Ωm)
d=12.5×10−6(m)
W=60×10−6(m)
3×a=254×10−6(m)
(a≒84.7μm;100ppi)
m=7680(個)(SHVを想定)
【0044】
この場合、Ie=1×10−6(A)とすると、式(5)からVd≒1.00(V)と電圧降下が大幅に抑制される。
【0045】
一方、電圧降下を抑制するために、図5に示すように、基板11の表面11a側に母線MLを形成し、絶縁膜Sを成膜後に第1配線部33aを形成することも可能であるが、この場合には母線MLと第1配線部33aとの間で発生する寄生容量が動画表示に対して悪影響を与える可能性がある。
例えば、上述した非特許文献1の配線条件を基に以下のパラメータから配線抵抗Rsを求める。
ρ=5.7×10−8(Ωm)(Moの抵抗率)
d=50×10−9(m)
W=37×10−6(m)
L=106×10−6(m)(一つの画素部1の配線長さ)
これらのパラメータから求められる配線抵抗Rs=3.3Ωとなる。
【0046】
この場合において、母線MLと第1配線部33aとの間に発生する寄生容量と、母線MLと第1配線部33aとの間の距離である絶縁膜Sの厚さとは図6に示される関係となる。この関係から、例えば絶縁膜SがSiO2で形成され、比誘電率εr=3.9、厚さが1μm(1000nm)のときの寄生容量は140(fF)となる。
これに対して、基板11の裏面11b側に第3配線部33cを形成した場合、基板11がPEN基板で比誘電率εr=3.0、厚さが100μmとすると、1つの画素部1当たりの寄生容量は4.2(fF)となり表面に母船を形成した場合の1/30程度となる。
【0047】
以上説明したように、本実施形態では、共通電源線33の延在する方向に沿って多数の画素部1が配列されている場合でも、幅や厚さ1の制限が大きい表面11a側の第1配線部33aの面積・厚さを大きくすることなく配線抵抗を低減することができ、電圧降下に起因する不具合を抑制することが可能になる。特に、本実施形態では、裏面11bから第3配線部33cを突出して設けているため、より効果的に配線抵抗を低減させることができる。
【0048】
また、本実施形態では、基板11の裏面11b側に臨む第3配線部33cを形成することにより、電圧降下の抑制を図ることを目的として、母線を基板11の表面側11a側に形成した場合と比較して、母線としての第3配線部33cと第1配線部33aとの間の距離を大きくすることができ、結果として、母線を用いた電圧降下の抑制に伴って生じる寄生容量についても効果的に低減することが可能となる。
【0049】
(第2実施形態)
次に、表示装置10の第2実施形態について、図4(b)、図7及び図8を参照して説明する。
これらの図において、図1乃至図6に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
上記第1実施形態では、共通電源線33の一部を基板11の裏面側11bに形成する構成としたが、第2実施形態では走査線31の一部を基板11の裏面側11bに形成する場合について説明する。
【0050】
本実施形態における走査線31は、図7に示すように、基板11の表面11a側であって画素電極41や共通電源線33を覆う絶縁膜35上に形成されスイッチング用薄膜トランジスタ42に接続される第1配線部31aと、裏面11b側に臨んで設けられる第2配線部31bと、基板11を貫通して設けられる第3配線部31cとから構成されている。第1配線部31aと第3配線部31cとはコンタクトホールCHにより接続される。
【0051】
第2配線部31bは、裏面11bよりも突出し、且つ、図8に示すように、第1配線部31aよりも大きな面積となるように、第1配線部31aよりも幅広に設けられている。第3配線部31cの大きさは、基板11に貫通孔を形成することから、基板11の強度に応じて設定され、本実施形態では、第1配線部31aの幅と略同一幅で、且つ共通電源線33との交差部分と離間した位置に第1配線部31aの延在方向に延びる線状に形成されている。
他の構成は、上記第1実施形態と同様である。
【0052】
上記構成の表示装置10における基板11に第3配線部31cを形成する際には、図4(b)に示すように、基板11に対して、切削装置等の溝形成装置SLを移動させて、第3配線部31cを形成すべき位置に貫通溝11dを形成する。貫通溝11dについても、上述した貫通孔11cと同様に、レーザ光を用いた穿孔加工で形成してもよい。
【0053】
貫通溝11dが形成された基板11に対しては、上述した第3配線部33cと同様の工程で第3配線部31cを形成し、また、第1配線部31a、第2配線部31b及びコンタクトホールCH等についても、上述した第1実施形態と同様の工程または公知の方法で形成することができる。
【0054】
本実施形態の表示装置10においても、走査線31の延在する方向に沿って多数の画素部1が配列されている場合でも、幅や厚さ1の制限が大きい表面11a側の第1配線部31aの面積・厚さを大きくすることなく配線抵抗を低減することができる。そのため、本実施形態では、装置の大型化・厚型化を招くことなく動画の遅延を抑制することができ、表示品質の低下を防止できる。
【0055】
(第3実施形態)
次に、表示装置10の第3実施形態について、図9及び図10を参照して説明する。
これらの図において、図1乃至図6に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
上記第1実施形態では、共通電源線33の第2配線部33bを基板11の裏面11bよりも突出して設ける構成としたが、第3実施形態では、基板11の裏面11bと略面一に設けられる場合について説明する。
【0056】
図9及び第1、第2配線部33a、33bの幅方向の断面図である図10に示すように、本実施形態における基板11の裏面11bには、第2配線部33bと平面的に同一形状で、第2配線部33bの厚さを深さとする凹部11eが形成されている。そして凹部11eの底部には、基板11の表面11a側に貫通する貫通孔11cが形成されている。そして、凹部11eには第2配線部33bが裏面11bと面一に埋設されている。また、貫通孔11cには、第1配線部33aと第2配線部33bとを接続する第3配線部33bが設けられている。
【0057】
本実施形態では、上記第1実施形態と同様の作用・効果が得られることに加えて、第2配線部33bが基板11の裏面11bに対して非突出となるため、装置の厚型化を防止することが可能となる。
【0058】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【0059】
例えば、上記実施形態では、共通電源線33及び走査線31について基板11の裏面11b側に臨んで設けられる構成について説明したが、信号線32についても適用できることは言うまでもない。この場合についても電圧降下に伴って保持容量に保持される電位が不十分となることで駆動薄膜トランジスタ43のON・OFFが所定通りに動作せずに表示不良となることを抑制できる。
【0060】
また、上記実施形態では、共通電源線33、走査線31のいずれかの配線を基板11の裏面11b側に臨んで設けられる構成について説明したが、これに限定されるものではなく、例えば、図11に示すように、共通電源線33及び走査線31の双方が基板11の裏面11b側に臨んで設けられる構成であってもよい。
【0061】
なお、このように複数種の配線が基板11の裏面11b側に設けられる場合には、複数種の配線間に絶縁膜を介在させる必要がないように、例えば、図2(b)に示す信号線32と共通電源線33のように互いに平行な配線を設けることが工程の簡素化及び薄型化の観点から好適である。
そのため、上述した共通電源線33及び走査線31をの双方が基板11の裏面11b側に臨んで設ける場合には、例えば共通電源線33を走査線31と平行に配列する構成とすることが好適である。
【0062】
また、上記実施形態では、有機EL装置100の発光が薄膜トランジスタ42、43が設けられた基板11側から出射する構成について説明したが、これに限定されるものではない。図12は、共通電源線33が基板11の裏面11b側に臨んで設けられる構成において、有機EL装置100の発光が薄膜トランジスタ42、43が設けられた基板11とは逆側の封止基板60側から出射する表示装置10の概略的な断面図である。また、図13は、走査線31が基板11の裏面11b側に臨んで設けられる構成において、有機EL装置100の発光が薄膜トランジスタ42、43が設けられた基板11とは逆側の封止基板60側から出射する表示装置10の概略的な断面図である。さらに、図14は、共通電源線33及び走査線31の双方が基板11の裏面11b側に臨んで設けられる構成において、有機EL装置100の発光が薄膜トランジスタ42、43が設けられた基板11とは逆側の封止基板60側から出射する表示装置10の概略的な断面図である。
これらの図に示されるように、有機EL装置100の発光が封止基板60側から出射されることから、開口率の大きな表示装置10についても本発明を適用可能である。
【0063】
また、上記実施形態では、発光部として有機EL装置100が設けられる表示装置10を例示したが、液晶表示パネル等の他の発光部を備える表示装置10に対しても本発明を適用可能である。
【符号の説明】
【0064】
1…画素部、 10…表示装置、 11…基板、 11a…表面(一方の面)、 11b…裏面(他方の面)、 11e…凹部、 31…走査線(配線)、 31a…第1配線部、 31b…第2配線部、 31c…第3配線部、 32…信号線(配線)、 33…電源線(配線)、 33a…第1配線部、 33b…第2配線部、 33c…第3配線部、 40…発光部
【特許請求の範囲】
【請求項1】
基板の一方の面側に複数の画素部毎に発光部が設けられ、
前記複数の画素部の位置に対応して前記基板にマトリックス状に配置され前記発光部の発光に関する用力が伝達される複数種の配線が設けられ、
前記複数種の配線のうち、少なくとも一種の配線の少なくとも一部は、前記基板の他方の面側に臨んで設けられることを特徴とする表示装置。
【請求項2】
前記少なくとも一種の配線は、前記基板の一方の面側に設けられた第1配線部と、前記基板の他方の面側に臨んで設けられる第2配線部と、前記基板を厚さ方向に貫通して設けられ前記第1配線部と前記第2配線部とを接続する第3配線部とを備えることを特徴とする請求項1記載の表示装置。
【請求項3】
前記第2配線部は、前記基板の他方の面よりも突出して設けられることを特徴とする請求項2記載の表示装置。
【請求項4】
前記第2配線部は、前記第1配線部よりも大きな面積で形成されることを特徴とする請求項3記載の表示装置。
【請求項5】
前記第2配線部は、前記基板の他方の面に形成された凹部内に、前記基板の他方の面と略面一に設けられることを特徴とする請求項2記載の表示装置。
【請求項1】
基板の一方の面側に複数の画素部毎に発光部が設けられ、
前記複数の画素部の位置に対応して前記基板にマトリックス状に配置され前記発光部の発光に関する用力が伝達される複数種の配線が設けられ、
前記複数種の配線のうち、少なくとも一種の配線の少なくとも一部は、前記基板の他方の面側に臨んで設けられることを特徴とする表示装置。
【請求項2】
前記少なくとも一種の配線は、前記基板の一方の面側に設けられた第1配線部と、前記基板の他方の面側に臨んで設けられる第2配線部と、前記基板を厚さ方向に貫通して設けられ前記第1配線部と前記第2配線部とを接続する第3配線部とを備えることを特徴とする請求項1記載の表示装置。
【請求項3】
前記第2配線部は、前記基板の他方の面よりも突出して設けられることを特徴とする請求項2記載の表示装置。
【請求項4】
前記第2配線部は、前記第1配線部よりも大きな面積で形成されることを特徴とする請求項3記載の表示装置。
【請求項5】
前記第2配線部は、前記基板の他方の面に形成された凹部内に、前記基板の他方の面と略面一に設けられることを特徴とする請求項2記載の表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2013−105148(P2013−105148A)
【公開日】平成25年5月30日(2013.5.30)
【国際特許分類】
【出願番号】特願2011−250744(P2011−250744)
【出願日】平成23年11月16日(2011.11.16)
【出願人】(000004352)日本放送協会 (2,206)
【Fターム(参考)】
【公開日】平成25年5月30日(2013.5.30)
【国際特許分類】
【出願日】平成23年11月16日(2011.11.16)
【出願人】(000004352)日本放送協会 (2,206)
【Fターム(参考)】
[ Back to top ]