表示装置
【課題】 波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる表示装置を提供する。
【解決手段】 デルタ配置の画素を有する表示装置において、画素はソース電極１０４、ドレイン電極１０５及びゲート電極１０１を備えたＴＦＴと、コモン１０８と画素電極１１０とを備えた画素部とを含み、有機パッシベーション膜１２０は、ソース電極１０４のコンタクト部上方に、非対称な開口部を有し、互いに隣接する画素の有機パッシベーション膜１２０の非対称な開口部の向きが同じである。
【解決手段】 デルタ配置の画素を有する表示装置において、画素はソース電極１０４、ドレイン電極１０５及びゲート電極１０１を備えたＴＦＴと、コモン１０８と画素電極１１０とを備えた画素部とを含み、有機パッシベーション膜１２０は、ソース電極１０４のコンタクト部上方に、非対称な開口部を有し、互いに隣接する画素の有機パッシベーション膜１２０の非対称な開口部の向きが同じである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査線の数を増やし、映像信号線の数を減らした倍速駆動型の表示装置に関する。
【背景技術】
【０００２】
表示装置では、画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置される。液晶表示装置では、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置をはじめとするＯＬＥＤ型表示装置やＭＥＭＳ型表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Digital Still Camera）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界（横電界）によって動作させるＩＰＳ（In Plane Switching）方式が優れた特性を有している（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４９１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
デジタルカメラ用をはじめ、表示装置は画素の高密度化・高集積化・高画質化の方向にあり、その一つの方向として発明者等は、画素をデルタ配置、即ち、マトリクス状に配置された画素において、ドレイン信号線（映像信号線）に沿って上下に隣接する画素をゲート信号線（走査線）の延伸方向に１／２画素ピッチだけずらした配置とした。更に、ドライバの端子数及び額縁での配線の引き回しの観点を考慮してゲート信号線２本に対しドレイン信号線１本の構成を採用することとした。但し、この構成を用いた場合には、ゲート信号線が１画素当り２本であるため、画素の透過率が低下すること、また、ドレイン信号線が１本のため駆動周波数を倍速駆動としているため書き込み時間が半減し、ドレイン線の波形なまりによる書き込み不足が問題になると予想された。そこで、書き込み不足に対してはドレイン線とコモン線との間にある無機パッシベーション膜の他に有機パッシベーション膜を積層することにより線間容量を低下させることにより、抑制・防止できる見通しを、また、画素の透過率低下に対しては、画素のソースコンタクト部の設計マージンを４辺コンタクト設計から２辺コンタクト設計に変更することにより、コンタクト部の面積を縮小し画素の面積を拡大できる見通しを得た。
【０００６】
しかしながら、上記対策を施した上で表示装置を製造したところ、表示ムラの問題が生じることが判明した。
本発明の目的は、上記の構成で画素が配置された表示装置において、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するための一実施形態として、複数の画素を含む表示領域と、前記表示領域に画像を表示するための信号を供給するドライバとを備えた表示装置において、前記複数の画素のそれぞれは、ソース電極、ドレイン電極およびゲート電極を備えたＴＦＴと、コモンと画素電極とを備え、前記コモンと前記画素電極とは、前記ＴＦＴの前記ソース電極上方に配置された無機パッシベーション膜と有機パッシベーション膜との積層膜上に配置され、前記有機パッシベーション膜は、前記ソース電極のコンタクト部上方に、非対称な開口部を有し、前記無機パッシベーション膜と前記上記無機パッシベーション膜の積層膜には、前記ソース電極のコンタクト部上であって、前記有機パッシベーション膜の開口部内に配置されたスルーホールが設けられ、前記スルーホールを介して前記ソース電極と前記画素電極とが電気的に接続されており、前記ＴＦＴの前記ドレイン電極が接続され、互いに隣接する前記画素の前記有機パッシベーション膜の前記非対称な開口部の向きが同じであることを特長とする表示装置とする。
【発明の効果】
【０００８】
本発明によれば、パッシベーション膜を無機パッシベーション膜、有機パッシベーション膜及び上部無機パッシベーション膜の多層構造にすると共に、互いに隣接する画素の有機パッシベーション膜の非対称な開口部の向きを同じとすることにより、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる表示装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１（ａ）】本発明の第１の実施例に係る液晶表示装置の製造工程（ゲート電極形成）を示す平面図である。
【図１（ｂ）】本発明の第１の実施例に係る液晶表示装置の製造工程（半導体層形成）を示す平面図である。
【図１（ｃ）】本発明の第１の実施例に係る液晶表示装置の製造工程（ソース・ドレイン電極形成）を示す平面図である。
【図１（ｄ）】本発明の第１の実施例に係る液晶表示装置の製造工程（有機パッシベーション膜形成）を示す平面図である。
【図１（ｅ）】本発明の第１の実施例に係る液晶表示装置の製造工程（ＭＩＴ形成）を示す平面図である。
【図１（ｆ）】本発明の第１の実施例に係る液晶表示装置の製造工程（上部無機パッシベーション膜形成）を示す平面図である。
【図１（ｇ）】本発明の第１の実施例に係る液晶表示装置の製造工程（ＩＴＯ形成）を示す平面図である。
【図２】図１（ｇ）のＡＡ’断面図である。
【図３】本発明に係る液晶表示装置の概略全体構成を示す平面図である。
【図４（ａ）】発明者等により検討された液晶表示装置の製造工程（ゲート電極形成）を示す平面図である。
【図４（ｂ）】発明者等により検討された液晶表示装置の製造工程（半導体層形成）を示す平面図である。
【図４（ｃ）】発明者等により検討された液晶表示装置の製造工程（ソース・ドレイン電極形成）を示す平面図である。
【図４（ｄ）】発明者等により検討された液晶表示装置の製造工程（有機パッシベーション膜形成）を示す平面図である。
【図４（ｅ）】発明者等により検討された液晶表示装置の製造工程（ＭＩＴ形成）を示す平面図である。
【図４（ｆ）】発明者等により検討された液晶表示装置の製造工程（上部無機パッシベーション膜形成）を示す平面図である。
【図４（ｇ）】発明者等により検討された液晶表示装置の製造工程（ＩＴＯ形成）を示す平面図である。
【発明を実施するための形態】
【００１０】
本発明者等は表示ムラの原因について検討するために、製造工程の見直しを行なった。図４（ａ）〜図４（ｇ）は、発明者等により検討された液晶表示装置（特に、ＦＥＴを含む画素部）の製造工程を示す平面図である。まず、ＴＦＴ基板１００の上に走査線及びゲート電極１０１を形成した（図４（ａ））。次いで、全面にゲート絶縁膜１０２を形成後、ゲート電極に対応する位置にＴＦＴのチャネル部を構成する半導体層１０３を形成した（図４（ｂ））。引き続いて、チャネル部を挟んで半導体層１０３上にソース電極１０４と映像信号線及びドレイン電極１０５を形成した（図４（ｃ））。次いで、全面に無機パッシベーション膜１０６を形成後、ソース電極上方に非対称な（ここではホームベース形）開口部を有する有機パッシベーション膜１２０を形成した（図４（ｄ））。引き続いて、有機パッシベーション膜のホームベース形開口部を含む一回り大きな開口部を有するコモン（ＭＩＴ）１０８を形成した（図４（ｅ））。なお、それぞれの開口部はリソグラフィとエッチングにより形成した。次いで、全面に上部無機パッシベーション膜（ＵＰＳ）１０９を形成後、無機パッシベーション膜１０６と上部無機パッシベーション膜１０９との積層膜にソース電極１０４が露出するスルーホールを形成した（図４（ｆ））。その後、無機パッシベーション膜１０６と上部無機パッシベーション膜１０９との積層膜に設けられたスルーホールを介してソース電極１０４に接続される画素電極１１０を形成した。
【００１１】
このような工程を経て製造された液晶表示装置の不良解析を行なった結果、有機パッシベーション膜１２０に設けられたホームベース形開口に対して、無機パッシベーション膜１０６と上部無機パッシベーション膜１０９との積層膜に設けられたスルーホールの位置が相対的にずれていることが判明した。例えば図４（ｆ）において、リゾグラフィとエッチングにより形成されるスルーホールが、図面上部のホームベース形開口部に対して上側にずれた場合、図面下部のスルーホールも上側にずれるため図面下部のホームベース形開口部（図面上部のホームベース形開口部に対して上下が反転している）に対しては下側にずれることになる。同様に、図面上部のホームベース形開口部に対して右側にずれた場合、図面下部のスルーホールは図面下部のホームベース形開口部（図面上部のホームベース形開口部に対して上下が反転しているため）に対しては左側にずれることになる。そして、このホームベース形開口部内におけるスルーホールの位置のばらつきが表示ムラの主要な原因であることを突き止めた。本発明は上記知見により生まれたものである。
【００１２】
ホームベース形開口部におけるスルーホールの相対的な位置ずれのばらつきを抑制するために、本発明ではドレイン線１０５に沿って隣接するホームベース形開口部において、上下で反転していたホームベース形開口部の向きを同一の向きに揃えた。これにより、リソグラフィ工程において合わせずれがあっても各ホームベース形開口部内におけるスルーホールの相対的な位置のばらつきが抑制され、表示ムラを抑制することができる。つまり、上述の液晶表示装置では、走査線を介して上下に配置される画素の構成が走査線を軸に対称の構造となっている。これは、マスク形成の際に走査線の上下に配置される画素を走査線を軸に反転させることでマスク形成作業を簡素化していることに起因する。本発明者は、走査線を軸に対称となっているＴＦＴを形成するマスクや、画素電極を形成するマスクと異なり、有機パッシベーション膜に開口部を形成するマスクを非対称とすることで上述の不具合を解決するものである。
【００１３】
以下、実施例を用いて説明する。
【実施例１】
【００１４】
本発明の第１の実施例を図１（ａ）〜図１（ｇ）、図２及び図３を用いて説明する。
まず、液晶表示装置の全体構成について図３により説明する。図３は、携帯電話等に使用される液晶表示装置の平面図である。図３において、ＴＦＴ基板１００上に対向基板２００が設置されている。ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００とは額縁部に形成されたシール材２０によって接着している。
【００１５】
図３の端子部１５０とは反対側の一部シール材を形成してない部分は液晶の封入孔２１となり、この部分から液晶が封入される。液晶を封入後、封入孔２１は封着材２２によって封着される。ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００が対向基板２００よりも大きくなっている部分には、液晶表示装置に電源、映像信号、走査信号等を供給するための端子部１５０が形成されている。
【００１６】
また、端子部１５０には、走査線、映像信号線等を駆動するためのＩＣドライバ５０が設置されている。ＩＣドライバ５０は３つの領域に分かれており、中央には映像信号駆動回路５２が設置され、両脇には走査信号駆動回路５１が設置されている。
【００１７】
図３の表示領域１０において、横方向には図示しない走査線が延在し、縦方向に配列している。また、縦方向には図示しない映像信号線が延在し、横方向に配列している。走査線は走査線引出し線３１によって、ＩＣドライバ５０の走査信号駆動回路５１と接続している。図３において、表示領域１０を液晶表示装置の中央に配置するために、走査線引出し線３１は表示領域１０両側に配置され、このために、ＩＣドライバ５０には、走査信号駆動回路５１が両脇に設置されている。一方映像信号線とＩＣドライバ５０を接続する映像信号線引出し線４１は画面下側に集められている。映像信号線引出し線４１はＩＣドライバ５０の中央部に配置されている映像信号駆動回路５２と接続する。
【００１８】
次に、本実施例に係る液晶表示装置（特に、ＦＥＴを含む画素部）の製造工程について図１（ａ）〜図１（ｇ）、図２を用いて説明する。図１（ａ）〜図１（ｇ）は、本実施例に係る液晶表示装置（特に、ＦＥＴを含む画素部）の製造工程を示す平面図、図２は、図１（ｇ）のＡＡ’断面図、図３は液晶表示装置の概略全体平面図である。本実施例に係る液晶表示装置は、画素がデルタ配置され、２本のゲート信号線に対して１本のドレイン信号線を備える。
【００１９】
まず、ガラス製のＴＦＴ基板１００の上に、ゲート電極１０１を形成する（図１（ａ）、図２）。ゲート電極１０１は走査線と同層で形成される。図面上では纏めて符号１０１として表記した。ゲート電極１０１はＡｌ合金の上にＭｏ合金が積層されたものを用いたが、これに限定されない。
【００２０】
次に、絶縁膜１０２をＳｉＮにより形成した。この絶縁膜のゲート電極１０１を覆う部分は、ゲート絶縁膜となる（図２）。図面上では纏めて符号１０２として表記した。その後、ゲート絶縁膜１０２を介してゲート電極１０１と対向する位置に、半導体層１０３を形成した（図１（ｂ））。本実施例では、半導体層１０３としてａ−Ｓｉ膜をプラズマＣＶＤによって形成した。この半導体層１０３はＴＦＴのチャネル部を構成する。チャネル部を挟んで半導体層１０３上にソース電極１０４とドレイン電極１０５を形成した（図１（ｃ）、図２）。なお、半導体層１０３とドレイン電極１０５あるいはソース電極１０４との間には図示しないｎ＋Ｓｉ層が形成される。半導体層１０３とソース電極１０４あるいはドレイン電極１０５とのオーミックコンタクトを取るためである。なお、図１（ａ）や図１（ｂ）において、ゲート電極や半導体層が上部と下部とで左右にずれているが、これは画素がデルタ配置しているためである。
【００２１】
ドレイン電極１０５は映像信号線と兼用され、デルタ配置される画素間で曲折している。図面上は纏めて符号１０５で表記した。ソース電極１０４もドレイン電極１０５も同層で同時に形成される。本実施例では、ソース電極１０４あるいはドレイン電極１０５はＭｏ合金で形成した。ソース電極１０４あるいはドレイン電極１０５の電気抵抗を下げたい場合は、例えば、Ａｌ合金をＭｏ合金でサンドイッチした電極構造を用いてもよい。
【００２２】
引き続き、ＴＦＴを覆って無機パッシベーション膜１０６をＳｉＮによって形成した（図２）。無機パッシベーション膜１０６はＴＦＴの、特にチャネル部を不純物から保護する。無機パッシベーション膜１０６を介して、ソース電極１０４上方に非対称な（ここではホームベース形）開口部を有する有機パッシベーション膜１２０を形成した（図１（ｄ）、図２）。その際、ドレイン電極１０５に沿って隣接するホームベース形開口部の向きが、互いに反転することなく、同一となるように配置した。つまり、走査線を軸として非対称となるように配置した。なお、ホームベース形開口部には無機パッシベーション膜１０６が露出している。
【００２３】
次に、無機パッシベーション膜１０６と有機パッシベーション膜１２０の積層膜状に、ホームベース形開口部を含む一回り大きな開口部を有するコモン（ＭＩＴ）１０８を形成した（図１（ｅ）、図２）。コモン（ＭＩＴ）１０８は透明導電膜であるＩＴＯ（Indium Tin Oxide）を表示領域１０全体にスパッタリングすることによって形成した。すなわち、コモン（ＭＩＴ）１０８は面状に形成される。コモン（ＭＩＴ）１０８を全面にスパッタリングによって形成した後、エッチングによってホームベース形開口部を含む一回り大きな開口部を形成した。この開口部の中央部には無機パッシベーション膜１０６が、その周辺部には有機パッシベーション膜が露出している。
【００２４】
次に、コモン（ＭＩＴ）１０８や有機パッシベーション膜１２０、無機パッシベーション膜等を覆って上部無機パッシベーション膜１０９をＳｉＮによって形成した。引き続き、エッチングにより、ホームベース形開口部の内側の無機パッシベーション膜１０６と上記無機パッシベーション膜１０９の積層膜にスルーホールを形成した（図１（ｆ）、図２）。このスルーホール内にはソース電極１０４が露出している。
【００２５】
その後、上部無機パッシベーション膜１０９およびスルーホールを覆って画素電極１１０となるＩＴＯをスパッタリングによって形成し、スパッタリングしたＩＴＯをパターニングして画素電極１１０を形成した（図１（ｇ）、図２）。画素電極１１０は、櫛歯状の電極構造を有しており、コモン（ＭＩＴ）１０８にはコモン電圧が印加され、画素電極１１０には映像信号による電圧が印加される。画素電極１１０に電圧が印加されると、電気力線が発生して液晶分子を電気力線の方向に回転させてバックライトからの光の透過を制御する（図示せず）。画素毎にバックライトからの透過が制御されるので、画像が形成されることになる。なお、画素電極１１０の上には液晶分子を配向させるための配向膜が形成されている（図示せず）。
【００２６】
なお、１つの画素に対するソースコンタクト部の配置としてＴＦＴの配置に対応して画素の上端右端、上端左端、下端右端、下端左端の４箇所に配置されうる。しかしながら、画素をデルタ配置とした場合、ソースコンタクト部の画素内の配置は、ドレイン信号線に沿って隣接する画素では画素の下端右端と上端右端との組み合わせ、即ち、図１（ａ）〜図１（ｇ）で示した配置、および下端左端と上端左端との組み合わせ、即ち、図１（ａ）〜図１（ｇ）で示した配置をドレイン信号線に対して反転した配置のみであり、上端と下端の何れもドレイン信号線から遠方端のみの配置となる。
【００２７】
上述した工程を経て製造した液晶表示装置の表示ムラを評価した結果、無機パッシベーション膜と有機パッシベーション膜とを積層することによりコモン線とドレイン線との間の線間容量を増大することにより波形なまりが抑制され、ソースコンタクト設計マージンを２辺コンタクト設計として有機パッシベーション膜の開口部形状をホームベース形とすると共に、ドレイン信号線に沿って隣接するホームベース形開口部の向きを同一となるように配置ことにより透過率を犠牲にすることなく、表示ムラのない良好が画像をえることができた。
【００２８】
以上、本実施例によれば、デルタ配置の画素を有する液晶表示装置において、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる液晶表示装置を提供することができる。
【００２９】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例では、ＴＦＴ基板側から、有機パッシベーション膜、平面形状のコモン、上部無機パッシベーション膜、櫛歯形状の画素電極と積層しているが、有機パッシベーション膜上に平面形状の画素電極、上部無機パッシベーション膜、櫛歯形状のコモンを積層した構造であってもよい。もちろん、画素電極とコモンとの双方を櫛歯形状としてもよい。また、半導体層よりもＴＦＴ基板側にゲート電極が形成される、いわゆるボトムゲート構造で記載されているが、半導体を多結晶シリコンで形成し、トップゲートとすることも可能である。また、上述の実施例では、ソース電極に接続される画素電極について記載しているが、コモンとコモンに電位を供給するコモン信号線との接続箇所に適応することも可能である。また、画素電極とソース電極との接続を２辺コンタクト設計、つまり、コンタクトホールの上下左右の４つのうちの少なくとも隣接する２つでの接続を補償する設計としているが、特に制限される訳ではない。また、液晶表示装置について記載しているが、本発明の思想を逸脱しない範囲で、液晶表示装置以外、画素にＯＬＥＤやＭＥＭＳを使用した表示装置への適用も可能である。
【符号の説明】
【００３０】
１０…表示領域、２０…シール材、２１…封入孔、２２…封着材、３１…走査線引出し線、４１…映像信号引出し線、５０…ＩＣドライバ、５１…走査信号駆動回路、５２…映像信号駆動回路、１００…ＴＦＴ基板、１０１…ゲート電極、１０２…ゲート絶縁膜、１０３…半導体層(ＡＳＩ)、１０４…ソース電極、１０５…ドレイン電極（ＤＣＲ）、１０６…無機パッシベーション膜、１０８…コモン（ＭＩＴ（ＩＴＯ））、１０９…上部無機パッシベーション膜（ＵＰＳ）、１１０…画素電極（ＩＴＯ）、１２０…有機パッシベーション膜、１５０…端子部、２００…対向基板。
【技術分野】
【０００１】
本発明は、走査線の数を増やし、映像信号線の数を減らした倍速駆動型の表示装置に関する。
【背景技術】
【０００２】
表示装置では、画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置される。液晶表示装置では、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
液晶表示装置をはじめとするＯＬＥＤ型表示装置やＭＥＭＳ型表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Digital Still Camera）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界（横電界）によって動作させるＩＰＳ（In Plane Switching）方式が優れた特性を有している（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４９１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
デジタルカメラ用をはじめ、表示装置は画素の高密度化・高集積化・高画質化の方向にあり、その一つの方向として発明者等は、画素をデルタ配置、即ち、マトリクス状に配置された画素において、ドレイン信号線（映像信号線）に沿って上下に隣接する画素をゲート信号線（走査線）の延伸方向に１／２画素ピッチだけずらした配置とした。更に、ドライバの端子数及び額縁での配線の引き回しの観点を考慮してゲート信号線２本に対しドレイン信号線１本の構成を採用することとした。但し、この構成を用いた場合には、ゲート信号線が１画素当り２本であるため、画素の透過率が低下すること、また、ドレイン信号線が１本のため駆動周波数を倍速駆動としているため書き込み時間が半減し、ドレイン線の波形なまりによる書き込み不足が問題になると予想された。そこで、書き込み不足に対してはドレイン線とコモン線との間にある無機パッシベーション膜の他に有機パッシベーション膜を積層することにより線間容量を低下させることにより、抑制・防止できる見通しを、また、画素の透過率低下に対しては、画素のソースコンタクト部の設計マージンを４辺コンタクト設計から２辺コンタクト設計に変更することにより、コンタクト部の面積を縮小し画素の面積を拡大できる見通しを得た。
【０００６】
しかしながら、上記対策を施した上で表示装置を製造したところ、表示ムラの問題が生じることが判明した。
本発明の目的は、上記の構成で画素が配置された表示装置において、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するための一実施形態として、複数の画素を含む表示領域と、前記表示領域に画像を表示するための信号を供給するドライバとを備えた表示装置において、前記複数の画素のそれぞれは、ソース電極、ドレイン電極およびゲート電極を備えたＴＦＴと、コモンと画素電極とを備え、前記コモンと前記画素電極とは、前記ＴＦＴの前記ソース電極上方に配置された無機パッシベーション膜と有機パッシベーション膜との積層膜上に配置され、前記有機パッシベーション膜は、前記ソース電極のコンタクト部上方に、非対称な開口部を有し、前記無機パッシベーション膜と前記上記無機パッシベーション膜の積層膜には、前記ソース電極のコンタクト部上であって、前記有機パッシベーション膜の開口部内に配置されたスルーホールが設けられ、前記スルーホールを介して前記ソース電極と前記画素電極とが電気的に接続されており、前記ＴＦＴの前記ドレイン電極が接続され、互いに隣接する前記画素の前記有機パッシベーション膜の前記非対称な開口部の向きが同じであることを特長とする表示装置とする。
【発明の効果】
【０００８】
本発明によれば、パッシベーション膜を無機パッシベーション膜、有機パッシベーション膜及び上部無機パッシベーション膜の多層構造にすると共に、互いに隣接する画素の有機パッシベーション膜の非対称な開口部の向きを同じとすることにより、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる表示装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１（ａ）】本発明の第１の実施例に係る液晶表示装置の製造工程（ゲート電極形成）を示す平面図である。
【図１（ｂ）】本発明の第１の実施例に係る液晶表示装置の製造工程（半導体層形成）を示す平面図である。
【図１（ｃ）】本発明の第１の実施例に係る液晶表示装置の製造工程（ソース・ドレイン電極形成）を示す平面図である。
【図１（ｄ）】本発明の第１の実施例に係る液晶表示装置の製造工程（有機パッシベーション膜形成）を示す平面図である。
【図１（ｅ）】本発明の第１の実施例に係る液晶表示装置の製造工程（ＭＩＴ形成）を示す平面図である。
【図１（ｆ）】本発明の第１の実施例に係る液晶表示装置の製造工程（上部無機パッシベーション膜形成）を示す平面図である。
【図１（ｇ）】本発明の第１の実施例に係る液晶表示装置の製造工程（ＩＴＯ形成）を示す平面図である。
【図２】図１（ｇ）のＡＡ’断面図である。
【図３】本発明に係る液晶表示装置の概略全体構成を示す平面図である。
【図４（ａ）】発明者等により検討された液晶表示装置の製造工程（ゲート電極形成）を示す平面図である。
【図４（ｂ）】発明者等により検討された液晶表示装置の製造工程（半導体層形成）を示す平面図である。
【図４（ｃ）】発明者等により検討された液晶表示装置の製造工程（ソース・ドレイン電極形成）を示す平面図である。
【図４（ｄ）】発明者等により検討された液晶表示装置の製造工程（有機パッシベーション膜形成）を示す平面図である。
【図４（ｅ）】発明者等により検討された液晶表示装置の製造工程（ＭＩＴ形成）を示す平面図である。
【図４（ｆ）】発明者等により検討された液晶表示装置の製造工程（上部無機パッシベーション膜形成）を示す平面図である。
【図４（ｇ）】発明者等により検討された液晶表示装置の製造工程（ＩＴＯ形成）を示す平面図である。
【発明を実施するための形態】
【００１０】
本発明者等は表示ムラの原因について検討するために、製造工程の見直しを行なった。図４（ａ）〜図４（ｇ）は、発明者等により検討された液晶表示装置（特に、ＦＥＴを含む画素部）の製造工程を示す平面図である。まず、ＴＦＴ基板１００の上に走査線及びゲート電極１０１を形成した（図４（ａ））。次いで、全面にゲート絶縁膜１０２を形成後、ゲート電極に対応する位置にＴＦＴのチャネル部を構成する半導体層１０３を形成した（図４（ｂ））。引き続いて、チャネル部を挟んで半導体層１０３上にソース電極１０４と映像信号線及びドレイン電極１０５を形成した（図４（ｃ））。次いで、全面に無機パッシベーション膜１０６を形成後、ソース電極上方に非対称な（ここではホームベース形）開口部を有する有機パッシベーション膜１２０を形成した（図４（ｄ））。引き続いて、有機パッシベーション膜のホームベース形開口部を含む一回り大きな開口部を有するコモン（ＭＩＴ）１０８を形成した（図４（ｅ））。なお、それぞれの開口部はリソグラフィとエッチングにより形成した。次いで、全面に上部無機パッシベーション膜（ＵＰＳ）１０９を形成後、無機パッシベーション膜１０６と上部無機パッシベーション膜１０９との積層膜にソース電極１０４が露出するスルーホールを形成した（図４（ｆ））。その後、無機パッシベーション膜１０６と上部無機パッシベーション膜１０９との積層膜に設けられたスルーホールを介してソース電極１０４に接続される画素電極１１０を形成した。
【００１１】
このような工程を経て製造された液晶表示装置の不良解析を行なった結果、有機パッシベーション膜１２０に設けられたホームベース形開口に対して、無機パッシベーション膜１０６と上部無機パッシベーション膜１０９との積層膜に設けられたスルーホールの位置が相対的にずれていることが判明した。例えば図４（ｆ）において、リゾグラフィとエッチングにより形成されるスルーホールが、図面上部のホームベース形開口部に対して上側にずれた場合、図面下部のスルーホールも上側にずれるため図面下部のホームベース形開口部（図面上部のホームベース形開口部に対して上下が反転している）に対しては下側にずれることになる。同様に、図面上部のホームベース形開口部に対して右側にずれた場合、図面下部のスルーホールは図面下部のホームベース形開口部（図面上部のホームベース形開口部に対して上下が反転しているため）に対しては左側にずれることになる。そして、このホームベース形開口部内におけるスルーホールの位置のばらつきが表示ムラの主要な原因であることを突き止めた。本発明は上記知見により生まれたものである。
【００１２】
ホームベース形開口部におけるスルーホールの相対的な位置ずれのばらつきを抑制するために、本発明ではドレイン線１０５に沿って隣接するホームベース形開口部において、上下で反転していたホームベース形開口部の向きを同一の向きに揃えた。これにより、リソグラフィ工程において合わせずれがあっても各ホームベース形開口部内におけるスルーホールの相対的な位置のばらつきが抑制され、表示ムラを抑制することができる。つまり、上述の液晶表示装置では、走査線を介して上下に配置される画素の構成が走査線を軸に対称の構造となっている。これは、マスク形成の際に走査線の上下に配置される画素を走査線を軸に反転させることでマスク形成作業を簡素化していることに起因する。本発明者は、走査線を軸に対称となっているＴＦＴを形成するマスクや、画素電極を形成するマスクと異なり、有機パッシベーション膜に開口部を形成するマスクを非対称とすることで上述の不具合を解決するものである。
【００１３】
以下、実施例を用いて説明する。
【実施例１】
【００１４】
本発明の第１の実施例を図１（ａ）〜図１（ｇ）、図２及び図３を用いて説明する。
まず、液晶表示装置の全体構成について図３により説明する。図３は、携帯電話等に使用される液晶表示装置の平面図である。図３において、ＴＦＴ基板１００上に対向基板２００が設置されている。ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００とは額縁部に形成されたシール材２０によって接着している。
【００１５】
図３の端子部１５０とは反対側の一部シール材を形成してない部分は液晶の封入孔２１となり、この部分から液晶が封入される。液晶を封入後、封入孔２１は封着材２２によって封着される。ＴＦＴ基板１００は対向基板２００よりも大きく形成されており、ＴＦＴ基板１００が対向基板２００よりも大きくなっている部分には、液晶表示装置に電源、映像信号、走査信号等を供給するための端子部１５０が形成されている。
【００１６】
また、端子部１５０には、走査線、映像信号線等を駆動するためのＩＣドライバ５０が設置されている。ＩＣドライバ５０は３つの領域に分かれており、中央には映像信号駆動回路５２が設置され、両脇には走査信号駆動回路５１が設置されている。
【００１７】
図３の表示領域１０において、横方向には図示しない走査線が延在し、縦方向に配列している。また、縦方向には図示しない映像信号線が延在し、横方向に配列している。走査線は走査線引出し線３１によって、ＩＣドライバ５０の走査信号駆動回路５１と接続している。図３において、表示領域１０を液晶表示装置の中央に配置するために、走査線引出し線３１は表示領域１０両側に配置され、このために、ＩＣドライバ５０には、走査信号駆動回路５１が両脇に設置されている。一方映像信号線とＩＣドライバ５０を接続する映像信号線引出し線４１は画面下側に集められている。映像信号線引出し線４１はＩＣドライバ５０の中央部に配置されている映像信号駆動回路５２と接続する。
【００１８】
次に、本実施例に係る液晶表示装置（特に、ＦＥＴを含む画素部）の製造工程について図１（ａ）〜図１（ｇ）、図２を用いて説明する。図１（ａ）〜図１（ｇ）は、本実施例に係る液晶表示装置（特に、ＦＥＴを含む画素部）の製造工程を示す平面図、図２は、図１（ｇ）のＡＡ’断面図、図３は液晶表示装置の概略全体平面図である。本実施例に係る液晶表示装置は、画素がデルタ配置され、２本のゲート信号線に対して１本のドレイン信号線を備える。
【００１９】
まず、ガラス製のＴＦＴ基板１００の上に、ゲート電極１０１を形成する（図１（ａ）、図２）。ゲート電極１０１は走査線と同層で形成される。図面上では纏めて符号１０１として表記した。ゲート電極１０１はＡｌ合金の上にＭｏ合金が積層されたものを用いたが、これに限定されない。
【００２０】
次に、絶縁膜１０２をＳｉＮにより形成した。この絶縁膜のゲート電極１０１を覆う部分は、ゲート絶縁膜となる（図２）。図面上では纏めて符号１０２として表記した。その後、ゲート絶縁膜１０２を介してゲート電極１０１と対向する位置に、半導体層１０３を形成した（図１（ｂ））。本実施例では、半導体層１０３としてａ−Ｓｉ膜をプラズマＣＶＤによって形成した。この半導体層１０３はＴＦＴのチャネル部を構成する。チャネル部を挟んで半導体層１０３上にソース電極１０４とドレイン電極１０５を形成した（図１（ｃ）、図２）。なお、半導体層１０３とドレイン電極１０５あるいはソース電極１０４との間には図示しないｎ＋Ｓｉ層が形成される。半導体層１０３とソース電極１０４あるいはドレイン電極１０５とのオーミックコンタクトを取るためである。なお、図１（ａ）や図１（ｂ）において、ゲート電極や半導体層が上部と下部とで左右にずれているが、これは画素がデルタ配置しているためである。
【００２１】
ドレイン電極１０５は映像信号線と兼用され、デルタ配置される画素間で曲折している。図面上は纏めて符号１０５で表記した。ソース電極１０４もドレイン電極１０５も同層で同時に形成される。本実施例では、ソース電極１０４あるいはドレイン電極１０５はＭｏ合金で形成した。ソース電極１０４あるいはドレイン電極１０５の電気抵抗を下げたい場合は、例えば、Ａｌ合金をＭｏ合金でサンドイッチした電極構造を用いてもよい。
【００２２】
引き続き、ＴＦＴを覆って無機パッシベーション膜１０６をＳｉＮによって形成した（図２）。無機パッシベーション膜１０６はＴＦＴの、特にチャネル部を不純物から保護する。無機パッシベーション膜１０６を介して、ソース電極１０４上方に非対称な（ここではホームベース形）開口部を有する有機パッシベーション膜１２０を形成した（図１（ｄ）、図２）。その際、ドレイン電極１０５に沿って隣接するホームベース形開口部の向きが、互いに反転することなく、同一となるように配置した。つまり、走査線を軸として非対称となるように配置した。なお、ホームベース形開口部には無機パッシベーション膜１０６が露出している。
【００２３】
次に、無機パッシベーション膜１０６と有機パッシベーション膜１２０の積層膜状に、ホームベース形開口部を含む一回り大きな開口部を有するコモン（ＭＩＴ）１０８を形成した（図１（ｅ）、図２）。コモン（ＭＩＴ）１０８は透明導電膜であるＩＴＯ（Indium Tin Oxide）を表示領域１０全体にスパッタリングすることによって形成した。すなわち、コモン（ＭＩＴ）１０８は面状に形成される。コモン（ＭＩＴ）１０８を全面にスパッタリングによって形成した後、エッチングによってホームベース形開口部を含む一回り大きな開口部を形成した。この開口部の中央部には無機パッシベーション膜１０６が、その周辺部には有機パッシベーション膜が露出している。
【００２４】
次に、コモン（ＭＩＴ）１０８や有機パッシベーション膜１２０、無機パッシベーション膜等を覆って上部無機パッシベーション膜１０９をＳｉＮによって形成した。引き続き、エッチングにより、ホームベース形開口部の内側の無機パッシベーション膜１０６と上記無機パッシベーション膜１０９の積層膜にスルーホールを形成した（図１（ｆ）、図２）。このスルーホール内にはソース電極１０４が露出している。
【００２５】
その後、上部無機パッシベーション膜１０９およびスルーホールを覆って画素電極１１０となるＩＴＯをスパッタリングによって形成し、スパッタリングしたＩＴＯをパターニングして画素電極１１０を形成した（図１（ｇ）、図２）。画素電極１１０は、櫛歯状の電極構造を有しており、コモン（ＭＩＴ）１０８にはコモン電圧が印加され、画素電極１１０には映像信号による電圧が印加される。画素電極１１０に電圧が印加されると、電気力線が発生して液晶分子を電気力線の方向に回転させてバックライトからの光の透過を制御する（図示せず）。画素毎にバックライトからの透過が制御されるので、画像が形成されることになる。なお、画素電極１１０の上には液晶分子を配向させるための配向膜が形成されている（図示せず）。
【００２６】
なお、１つの画素に対するソースコンタクト部の配置としてＴＦＴの配置に対応して画素の上端右端、上端左端、下端右端、下端左端の４箇所に配置されうる。しかしながら、画素をデルタ配置とした場合、ソースコンタクト部の画素内の配置は、ドレイン信号線に沿って隣接する画素では画素の下端右端と上端右端との組み合わせ、即ち、図１（ａ）〜図１（ｇ）で示した配置、および下端左端と上端左端との組み合わせ、即ち、図１（ａ）〜図１（ｇ）で示した配置をドレイン信号線に対して反転した配置のみであり、上端と下端の何れもドレイン信号線から遠方端のみの配置となる。
【００２７】
上述した工程を経て製造した液晶表示装置の表示ムラを評価した結果、無機パッシベーション膜と有機パッシベーション膜とを積層することによりコモン線とドレイン線との間の線間容量を増大することにより波形なまりが抑制され、ソースコンタクト設計マージンを２辺コンタクト設計として有機パッシベーション膜の開口部形状をホームベース形とすると共に、ドレイン信号線に沿って隣接するホームベース形開口部の向きを同一となるように配置ことにより透過率を犠牲にすることなく、表示ムラのない良好が画像をえることができた。
【００２８】
以上、本実施例によれば、デルタ配置の画素を有する液晶表示装置において、波形なまりや画素の透過率の低下を抑制でき、かつ表示ムラを抑制できる液晶表示装置を提供することができる。
【００２９】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例では、ＴＦＴ基板側から、有機パッシベーション膜、平面形状のコモン、上部無機パッシベーション膜、櫛歯形状の画素電極と積層しているが、有機パッシベーション膜上に平面形状の画素電極、上部無機パッシベーション膜、櫛歯形状のコモンを積層した構造であってもよい。もちろん、画素電極とコモンとの双方を櫛歯形状としてもよい。また、半導体層よりもＴＦＴ基板側にゲート電極が形成される、いわゆるボトムゲート構造で記載されているが、半導体を多結晶シリコンで形成し、トップゲートとすることも可能である。また、上述の実施例では、ソース電極に接続される画素電極について記載しているが、コモンとコモンに電位を供給するコモン信号線との接続箇所に適応することも可能である。また、画素電極とソース電極との接続を２辺コンタクト設計、つまり、コンタクトホールの上下左右の４つのうちの少なくとも隣接する２つでの接続を補償する設計としているが、特に制限される訳ではない。また、液晶表示装置について記載しているが、本発明の思想を逸脱しない範囲で、液晶表示装置以外、画素にＯＬＥＤやＭＥＭＳを使用した表示装置への適用も可能である。
【符号の説明】
【００３０】
１０…表示領域、２０…シール材、２１…封入孔、２２…封着材、３１…走査線引出し線、４１…映像信号引出し線、５０…ＩＣドライバ、５１…走査信号駆動回路、５２…映像信号駆動回路、１００…ＴＦＴ基板、１０１…ゲート電極、１０２…ゲート絶縁膜、１０３…半導体層(ＡＳＩ)、１０４…ソース電極、１０５…ドレイン電極（ＤＣＲ）、１０６…無機パッシベーション膜、１０８…コモン（ＭＩＴ（ＩＴＯ））、１０９…上部無機パッシベーション膜（ＵＰＳ）、１１０…画素電極（ＩＴＯ）、１２０…有機パッシベーション膜、１５０…端子部、２００…対向基板。
【特許請求の範囲】
【請求項１】
複数の画素を含む表示領域と、前記表示領域に画像を表示するための信号を供給するドライバとを備えた表示装置において、
前記複数の画素のそれぞれは、ソース電極、ドレイン電極およびゲート電極を備えたＴＦＴと、コモンと画素電極とを備え、
前記コモンと前記画素電極とは、前記ＴＦＴの前記ソース電極上方に配置された無機パッシベーション膜と有機パッシベーション膜との積層膜上に配置され、
前記有機パッシベーション膜は、前記ソース電極のコンタクト部上方に、非対称な開口部を有し、
前記無機パッシベーション膜と前記上記無機パッシベーション膜の積層膜には、前記ソース電極のコンタクト部上であって、前記有機パッシベーション膜の開口部内に配置されたスルーホールが設けられ、前記スルーホールを介して前記ソース電極と前記画素電極とが電気的に接続されており、
前記ＴＦＴの前記ドレイン電極が接続され、互いに隣接する前記画素の前記有機パッシベーション膜の前記非対称な開口部の向きが同じであることを特長とする表示装置。
【請求項２】
請求項１記載の表示装置において、
前記無機パッシベーション膜と前記上部無機パッシベーション膜との積層膜に設けられた前記スルーホールは、前記ドレイン電極同士を接続するドレイン信号線に対して前記画素の遠方端に配置されていることを特徴とする表示装置。
【請求項３】
請求項１記載の表示装置において、
前記複数の画素に設けられたＴＦＴの前記ゲート電極同士を接続する走査線は直線であり、
前記ドレイン電極同士を接続する映像信号線は、デルタ配置された前記画素間において曲折していることを特徴とする表示装置。
【請求項４】
請求項１記載の表示装置において、
前記有機パッシベーション膜の非対称開口部は、ホームベース形開口部であることを特徴とする表示装置。
【請求項５】
請求項１記載の表示装置において、
前記互いに隣接する画素の間には、２本の走査線が形成されていることを特徴とする表示装置。
【請求項６】
請求項５記載の表示装置において、
前記互いに隣接する画素のそれぞれが有する前記ＴＦＴの形状及び前記画素電極の形状は、前記２本の走査線を軸に対称であり、
前記互いに隣接する画素のそれぞれが有する前記非対称な開口部は、前記２本の走査線を軸に非対称であることを特徴とする表示装置。
【請求項１】
複数の画素を含む表示領域と、前記表示領域に画像を表示するための信号を供給するドライバとを備えた表示装置において、
前記複数の画素のそれぞれは、ソース電極、ドレイン電極およびゲート電極を備えたＴＦＴと、コモンと画素電極とを備え、
前記コモンと前記画素電極とは、前記ＴＦＴの前記ソース電極上方に配置された無機パッシベーション膜と有機パッシベーション膜との積層膜上に配置され、
前記有機パッシベーション膜は、前記ソース電極のコンタクト部上方に、非対称な開口部を有し、
前記無機パッシベーション膜と前記上記無機パッシベーション膜の積層膜には、前記ソース電極のコンタクト部上であって、前記有機パッシベーション膜の開口部内に配置されたスルーホールが設けられ、前記スルーホールを介して前記ソース電極と前記画素電極とが電気的に接続されており、
前記ＴＦＴの前記ドレイン電極が接続され、互いに隣接する前記画素の前記有機パッシベーション膜の前記非対称な開口部の向きが同じであることを特長とする表示装置。
【請求項２】
請求項１記載の表示装置において、
前記無機パッシベーション膜と前記上部無機パッシベーション膜との積層膜に設けられた前記スルーホールは、前記ドレイン電極同士を接続するドレイン信号線に対して前記画素の遠方端に配置されていることを特徴とする表示装置。
【請求項３】
請求項１記載の表示装置において、
前記複数の画素に設けられたＴＦＴの前記ゲート電極同士を接続する走査線は直線であり、
前記ドレイン電極同士を接続する映像信号線は、デルタ配置された前記画素間において曲折していることを特徴とする表示装置。
【請求項４】
請求項１記載の表示装置において、
前記有機パッシベーション膜の非対称開口部は、ホームベース形開口部であることを特徴とする表示装置。
【請求項５】
請求項１記載の表示装置において、
前記互いに隣接する画素の間には、２本の走査線が形成されていることを特徴とする表示装置。
【請求項６】
請求項５記載の表示装置において、
前記互いに隣接する画素のそれぞれが有する前記ＴＦＴの形状及び前記画素電極の形状は、前記２本の走査線を軸に対称であり、
前記互いに隣接する画素のそれぞれが有する前記非対称な開口部は、前記２本の走査線を軸に非対称であることを特徴とする表示装置。
【図１（ａ）】
【図１（ｂ）】
【図１（ｃ）】
【図１（ｄ）】
【図１（ｅ）】
【図１（ｆ）】
【図１（ｇ）】
【図２】
【図３】
【図４（ａ）】
【図４（ｂ）】
【図４（ｃ）】
【図４（ｄ）】
【図４（ｅ）】
【図４（ｆ）】
【図４（ｇ）】
【図１（ｂ）】
【図１（ｃ）】
【図１（ｄ）】
【図１（ｅ）】
【図１（ｆ）】
【図１（ｇ）】
【図２】
【図３】
【図４（ａ）】
【図４（ｂ）】
【図４（ｃ）】
【図４（ｄ）】
【図４（ｅ）】
【図４（ｆ）】
【図４（ｇ）】
【公開番号】特開２０１３−２５０８９（Ｐ２０１３−２５０８９Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５９７９６（Ｐ２０１１−１５９７９６）
【出願日】平成２３年７月２１日（２０１１．７．２１）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月２１日（２０１１．７．２１）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
[ Back to top ]