表示装置
【課題】高開口率を有し、容量の大きな保持容量を有する表示装置を提供する。
【解決手段】第１導電膜によるゲート電極と、第１導電膜上の第１絶縁層によるゲート絶縁膜と、第１絶縁層上にゲート電極と重なる第１半導体層と、第１半導体層上かつゲート電極に重なる第２絶縁層によるチャネル保護膜と、第１半導体層と重なりソース領域及びドレイン領域に分離された導電性の第２半導体層と、第２半導体層上の第２導電膜によるソース電極及びドレイン電極とを含む薄膜トランジスタと、第２導電膜上に形成された第３絶縁層と、第３絶縁層上の第３導電膜により形成され、ソース電極またはドレイン電極の一方と接続する画素電極と、第１絶縁層上の容量配線と、容量配線上の第３絶縁層を挟んで、画素電極の重畳領域に形成される保持容量とを有する表示装置及びその作製方法。
【解決手段】第１導電膜によるゲート電極と、第１導電膜上の第１絶縁層によるゲート絶縁膜と、第１絶縁層上にゲート電極と重なる第１半導体層と、第１半導体層上かつゲート電極に重なる第２絶縁層によるチャネル保護膜と、第１半導体層と重なりソース領域及びドレイン領域に分離された導電性の第２半導体層と、第２半導体層上の第２導電膜によるソース電極及びドレイン電極とを含む薄膜トランジスタと、第２導電膜上に形成された第３絶縁層と、第３絶縁層上の第３導電膜により形成され、ソース電極またはドレイン電極の一方と接続する画素電極と、第１絶縁層上の容量配線と、容量配線上の第３絶縁層を挟んで、画素電極の重畳領域に形成される保持容量とを有する表示装置及びその作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその作製方法に関する。
【背景技術】
【０００２】
ノート型のパーソナルコンピュータやデスクトップ型のパーソナルコンピュータ用のモ
ニタ、携帯電話、音楽再生装置、テレビ、携帯端末、デジタルスチルカメラ、ビデオカメ
ラ、画像・動画閲覧専用のビューワ等の電子機器に、画像や文字情報を表示するためのア
クティブマトリクス型表示装置は幅広く用いられている。
【０００３】
アクティブマトリクス型表示装置は、表示領域となる画素部において能動素子（例えば
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ））を個々の画
素に対応してマトリクス状に配置して構成している。ＴＦＴはスイッチング素子として画
素に印加される電圧を制御し所望の画像表示を行っている。
【０００４】
スイッチング素子として用いられるＴＦＴのうち、チャネルストッパ型（チャネル保護
型、エッチストッパ型ともいう）の逆スタガ型ＴＦＴを有する素子基板は、５枚のフォト
マスクを用いて画素電極までを作製していた（特許文献１参照）。
【０００５】
従来のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを含む画素部の例を図６、図７
、図８（Ａ）〜図８（Ｃ）、図９（Ａ）〜図９（Ｂ）に示す。図６は一画素及びその周辺
の上面図であり、図７は図６のＢ−Ｂ’における断面図である。図８（Ａ）〜図８（Ｃ）
、図９（Ａ）〜図９（Ｂ）は、図７に至る作製工程を示す断面図である。
【０００６】
一画素には、ＴＦＴ領域１１４１、容量領域１１４２、配線領域１１４３が基板１１０
１上に設けられている。ＴＦＴ領域１１４１には、ゲート配線１１０２、ゲート絶縁膜１
１０４、チャネル形成領域を有するｉ型半導体層１１１３、絶縁膜からなるチャネル保護
膜１１０８、一導電性を付与する不純物元素を有する半導体層からなるソース領域１１１
８及びドレイン領域１１１７、ソース配線１１２２、ドレイン電極１１２１、保護膜１１
２７、画素電極１１３１が設けられている。
【０００７】
容量領域１１４２には、容量配線１１５１、ゲート絶縁膜１１０４、保護膜１１２７、
画素電極１１３１が設けられている。また配線領域１１４３には、ソース配線１１２２が
設けられている。
【０００８】
容量領域１１４２は、ゲート配線１１０２と同じ材料及び同じ工程で形成された容量配
線１１５１、並びに、画素電極１１３１を上下の電極とし、電極間に挟まれたゲート絶縁
膜１１０４と保護膜１１２７とを誘電体とした構成であった。
【０００９】
従来のチャネルストッパ型の逆スタガ型ＴＦＴ及び画素部を作製するには、まず基板１
１０１上に第１の導電膜１１６１を形成し、さらに第１の導電膜１１６１上にレジストマ
スク１１６２を形成する（図８（Ａ）参照）。
【００１０】
ここでレジストマスクは、レジスト材料を塗布し、フォトマスクを用いて露光し、さら
に現像という工程を経ることにより形成される。塗布されたレジスト材料を上方から露光
する場合には、レジストマスクを形成するには、フォトマスクが１枚必要になる。すなわ
ち、レジストマスク１１６２を形成するには、第１のフォトマスクが必要である。
【００１１】
レジストマスク１１６２をマスクとして、第１の導電膜１１６１をエッチングし、ゲー
ト配線１１０２及び容量配線１１５１を形成する。次いでレジストマスク１１６２を除去
後、ゲート絶縁膜１１０４、半導体層１１０５、絶縁膜１１０６を成膜する。次いでチャ
ネル保護膜１１０８を形成する領域に、レジストマスク１１０９を形成する（図８（Ｂ）
参照）。すなわちレジストマスク１１０９を形成するために、第２のフォトマスクを用い
る必要がある。
【００１２】
次いでレジストマスク１１０９をマスクとして、絶縁膜１１０６をエッチングして、チ
ャネル保護膜１１０８を形成する。レジストマスク１１０９を除去後、半導体層１１０５
及びチャネル保護膜１１０８上に、一導電性を付与する不純物元素を含む半導体層１１１
１、第２の導電膜１１１２を成膜する。第２の導電膜１１１２上に、レジストマスク１１
２５を形成する（図８（Ｃ）参照）。すなわち第３のフォトマスクが用いられる。
【００１３】
レジストマスク１１２５をマスクとして、第２の導電膜１１１２及び半導体層１１１１
をエッチングする。このとき、チャネル保護膜１１０８及びゲート絶縁膜１１０４がエッ
チングストッパとして機能する。これにより第２の導電膜１１１２は分断されて、ソース
配線１１２２及びドレイン電極１１２１が形成される。また一導電性を付与する不純物元
素を含む半導体層１１１１も分断され、ソース領域１１１８及びドレイン領域１１１７に
分断される。さらに半導体層１１０５もエッチングされ、その端部は、ドレイン領域１１
１７及びドレイン電極１１２１の端部と一致する。次いでレジストマスク１１２５を除去
後、保護膜１１２７を全面に成膜し、さらにレジストマスク１１２８を形成する（図９（
Ａ）参照）。すなわち第４のフォトマスクが用いられる。
【００１４】
レジストマスク１１２８を用いて、保護膜１１２７をエッチングしてコンタクトホール
１１７３を形成する。レジストマスク１１２８を除去後、第３の導電膜１１２９を成膜し
、第３の導電膜１１２９上の、画素電極１１３１が形成される領域に、レジストマスク１
１３４を形成する（図９（Ｂ）参照）。すなわち第５のフォトマスクが用いられる。
【００１５】
レジストマスク１１３４をマスクとして、第３の導電膜１１２９がエッチングされ、画
素電極１１３１が形成される。次いでレジストマスク１１３４を除去すると、図７に示す
画素部が完成する。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００２−１４８６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
従来の画素部の作製には、フォトマスクが５枚必要であった。フォトマスクが１枚増え
ると、レジスト材料を塗布、フォトマスクを用いて露光、現像という工程の他に、露光前
のプリベーク、露光後のポストベーク、レジスト剥離、レジスト剥離後の洗浄、洗浄後の
乾燥等、様々な工程が増え、作製時間や作製コストが増大する。
【００１８】
また剥離できなかったレジスト材料が、素子の中に入り込み、不良の原因となる恐れも
ある。このため素子や装置の信頼性が低くなってしまう可能性もある。
【００１９】
また、図６及び図７に示す構成において、保持容量の誘電体膜は、ゲート絶縁膜１１０
４と保護膜１１２７という二層の絶縁膜で構成される。そのため、誘電体膜が絶縁膜一層
である場合と比べて、誘電体が絶縁膜二層であると保持容量は小さくなってしまう。
【００２０】
容量は誘電体膜の膜厚に反比例し、面積に比例する。従って、目的とする保持容量の値
を確保するためには、容量領域１１４２の面積を大きく取る必要があった。
【００２１】
しかしながら容量領域１１４２の面積を大きくしてしまうと、画素部の開口率が低下し
てしまう。
【００２２】
そこで本発明は、フォトマスクの数を増やさず、かつ、画素部の開口率を低下させずに
、誘電体膜の厚さを薄くして容量を増加させることを目的とする。
【課題を解決するための手段】
【００２３】
本発明は、チャネルストッパ型の逆スタガ型ＴＦＴにおいて、高開口率を得るため、保
持容量を、画素電極、並びに、ソース電極及びドレイン電極と同様の材料及び同様の工程
により形成される導電膜（以下、第２の導電膜という）を用いて形成する。画素電極と第
２の導電膜の間の誘電体膜は保護膜一層のみとする。これにより、高開口率な画素部と容
量の大きな保持容量を同時に得ることができる。
【００２４】
ソース配線もゲート配線と同様の材料及び同様の工程により形成される導電膜（以下、
第１の導電膜という）で形成する。また、ソース配線とゲート配線の交差部については、
いずれか一方の配線を交差する部分で分断し、第２の導電膜により中継する。
【００２５】
特に、第１の導電膜と第２の導電膜との中継において、画素電極の材料である透光性導
電膜を使用する。第１の導電膜と第２の導電膜とを接続させる場合、従来ではゲート絶縁
膜のコンタクトホール形成工程が必要となる。
【００２６】
しかし本発明においては、後述する構造とすることで、ゲート絶縁膜のコンタクトホー
ル形成工程を行わなくてもよい。すなわち、第１の導電膜上のゲート絶縁膜、半導体層、
第２の導電膜にコンタクトホールを形成し（第１のコンタクトホール）、さらに第１のコ
ンタクトホールよりも広いコンタクトホールを保護膜に形成する（第２のコンタクトホー
ル）。第２のコンタクトホールに接する透光性導電膜を、第２のコンタクトホール内に部
分的に露出した第２の導電膜と、第１のコンタクトホール内に露出した第１の導電膜に接
続させる。
【００２７】
第１のコンタクトホールを作製する際、ＴＦＴにはチャネル保護膜があるため、ｉ型半
導体層のエッチングが阻害され、第１のコンタクトホールにおける半導体層だけを選択的
にエッチングすることができる。
【００２８】
本発明は、第１の導電膜により形成されるゲート電極と、前記第１の導電膜上の第１の
絶縁層で形成されるゲート絶縁膜と、前記第１の絶縁層上に、前記ゲート電極と重なる第
１の半導体層と、前記第１の半導体層上に配置され、かつ、前記ゲート電極に重なる第２
の絶縁層で形成されるチャネル保護膜と、前記第１の半導体層と重なり、一端がチャネル
保護膜上に延び、ソース領域及びドレイン領域に分離された、一導電性を付与する不純物
元素を有する第２の半導体層と、前記第２の半導体層上の第２の導電膜により形成され、
前記ソース領域及びドレイン領域に対応して形成されたソース電極及びドレイン電極と、
を含む薄膜トランジスタと、前記第２の導電膜上に形成された第３の絶縁層と、前記第３
の絶縁層上の第３の導電膜により形成され、前記第３の絶縁層に形成されたコンタクトホ
ールを介して前記ソース電極またはドレイン電極の一方と電気的に接続する画素電極と、
前記第１の絶縁層上の、前記第１の半導体層、前記第２の半導体層及び前記第２の導電膜
の積層体で形成される容量配線と、前記容量配線上の前記第３の絶縁層と、前記画素電極
の重畳領域に形成される保持容量とを有する表示装置に関する。
【００２９】
また本発明は、第１の導電膜により形成されるゲート電極と、前記第１の導電膜上の第
１の絶縁層で形成されるゲート絶縁膜と、前記第１の絶縁層上に、前記ゲート電極と重な
る第１の半導体層と、前記第１の半導体層上に配置され、かつ、前記ゲート電極に重なる
第２の絶縁層で形成されるチャネル保護膜と、前記第１の半導体層と重なり、一端がチャ
ネル保護膜上に延び、ソース領域及びドレイン領域に分離された、一導電性を付与する不
純物元素を有する第２の半導体層と、前記第２の半導体層上の第２の導電膜により形成さ
れ、前記ソース領域及びドレイン領域に対応して形成されたソース電極及びドレイン電極
と、を含む薄膜トランジスタと、前記第２の導電膜上に形成された第３の絶縁層と、前記
第３の絶縁層上の第３の導電膜により形成され、前記第３の絶縁層に形成されたコンタク
トホールを介して前記ソース電極またはドレイン電極の一方と電気的に接続する画素電極
と、前記第１の絶縁層上の、前記第１の半導体層、前記第２の半導体層及び前記第２の導
電膜の積層体で形成される容量配線と、前記容量配線上の前記第３の絶縁層と、前記画素
電極の重畳領域に形成される保持容量と、前記第１の導電膜により形成される配線と、前
記配線上の前記第３の導電膜により形成され、前記ソース電極またはドレイン電極の他方
の上面と側面に接する電極とを有する接続領域を有する表示装置に関する。
【００３０】
本発明において、前記第３の導電膜は、透光性導電膜である。
【００３１】
また本発明は、基板上に第１の導電膜を成膜し、前記第１の導電膜上に、第１のレジス
トマスクを形成し、前記第１のレジストマスクを用いて、前記第１の導電膜をエッチング
して、ゲート配線及びソース配線を形成し、前記ゲート配線及びソース配線上に、ゲート
絶縁膜となる第１の絶縁膜、ｉ型半導体層、第２の絶縁膜を成膜し、前記第２の絶縁膜上
、第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記第２の絶縁
膜をエッチングして、チャネル保護膜を形成し、前記ｉ型半導体層及びチャネル保護膜上
に、一導電性を付与する不純物元素を含む導電型半導体層、第２の導電膜を成膜し、前記
第２の導電膜上に、第３のレジストマスクを形成し、前記第２の導電膜、前記導電型半導
体層、前記ｉ型半導体層をエッチングして、前記チャネル保護膜を露出させ、前記第３の
レジストマスクを用いた前記第２の導電膜のエッチングにより、ソース電極及びドレイン
電極、並びに、容量配線の配線が形成され、前記第３のレジストマスクを用いた前記導電
型半導体層のエッチングにより、ソース領域及びドレイン領域、並びに、前記容量配線の
導電型半導体層が形成され、前記第３のレジストマスクを用いた前記ｉ型半導体層のエッ
チングにより、チャネル形成領域を含むｉ型半導体層、並びに、容量配線のｉ型半導体層
が形成され、前記第３のレジストマスクを用いた、前記第２の導電膜、前記導電型半導体
層、前記ｉ型半導体層のエッチングにより、前記ソース配線及び前記ゲート絶縁膜上に、
第１のコンタクトホールを形成し、前記ソース電極及びドレイン電極、前記チャネル保護
膜、前記容量配線の配線を覆って、保護膜を形成し、前記保護膜上に第４のレジストマス
クを形成し、前記第４のレジストマスクを用いて、前記保護膜及び前記ゲート絶縁膜をエ
ッチングし、前記第４のレジストマスクを用いた前記保護膜のエッチングにより、前記第
１のコンタクトホールより径の大きい第２のコンタクトホールを形成し、かつ、前記ゲー
ト絶縁膜のエッチングにより、前記第１のコンタクトホール中のゲート絶縁膜が除去され
、前記ソース配線が露出し、前記ゲート絶縁膜が除去された第１のコンタクトホール及び
第２のコンタクトホールにより、前記保護膜、前記ソース電極、前記ソース領域、前記ｉ
型半導体層、前記ゲート絶縁膜中に、階段状コンタクトホールが形成され、前記第４のレ
ジストマスクを用いた前記保護膜のエッチングにより、前記保護膜中に、前記ドレイン電
極に達する第３のコンタクトホールが形成され、前記保護膜、前記階段状コンタクトホー
ル、前記第３のコンタクトホールを覆って、第３の導電膜を成膜し、前記第３の導電膜上
に、第５のレジストマスクを形成し、前記第５のレジストマスクを用いて、前記第３の導
電膜をエッチングし、前記第３のコンタクトホールを介して前記ドレイン電極に電気的に
接続され、前記容量配線上に延びる画素電極を形成し、前記第５のレジストマスクを用い
た前記第３の導電膜のエッチングにより、前記階段状コンタクトホール中に、前記ソース
配線及び前記ソース電極を電気的に接続する電極を形成することを特徴とする表示装置の
作製方法に関するものである。
【００３２】
本発明において、前記第３の導電膜は、透光性導電膜である。
【００３３】
なお、半導体装置とは、半導体特性を利用することで機能する薄膜トランジスタ等の素
子、及びそのような素子を有する装置全般を指し、例えば、薄膜トランジスタを用いた液
晶表示装置や、薄膜トランジスタを用いた電子機器をその範疇に含む。
【発明の効果】
【００３４】
本発明により、フォトマスクの数を増やすことなく、保持容量の容量が大きく、また開
口率の高い画素部を得ることが可能となる。このため、作製コスト及び作製時間が少なく
、信頼性の高い表示装置及びそのような表示装置を有する電子機器を得ることが可能とな
る。
【図面の簡単な説明】
【００３５】
【図１】本発明の画素部の作製工程を説明する断面図。
【図２】本発明の画素部の作製工程を説明する断面図。
【図３】本発明の画素部の作製工程を説明する断面図。
【図４】本発明の画素部の作製工程を説明する断面図。
【図５】本発明の画素部の上面図。
【図６】従来の画素部の上面図。
【図７】従来の画素部の作製工程を説明する断面図。
【図８】従来の画素部の作製工程を説明する断面図。
【図９】従来の画素部の作製工程を説明する断面図。
【図１０】本発明の液晶表示装置の作製工程を説明する断面図。
【図１１】本発明の液晶表示装置の作製工程を説明する上面図。
【図１２】本発明の液晶表示装置の作製工程を説明する上面図。
【図１３】本発明が適用される電子機器の例を示す図。
【図１４】本発明が適用される電子機器の例を示す図。
【図１５】本発明が適用される電子機器の例を示す図。
【図１６】本発明が適用される電子機器の例を示す図。
【図１７】本発明が適用される電子機器の例を示す図。
【図１８】本発明が適用される電子機器の例を示す図。
【図１９】本発明が適用される電子機器の例を示す図。
【図２０】本発明の画素部の作製工程を説明する断面図。
【図２１】本発明の画素部の作製工程を説明する上面図。
【図２２】本発明の画素部の作製工程を説明する上面図。
【図２３】本発明の画素部の作製工程を説明する上面図。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態について図面を参照して説明する。ただし本発明は多くの異
なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく
その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、
本実施の形態の記載内容に限定して解釈されるものではない。
【００３７】
なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部
分には同一の符号を付し、その繰り返しの説明は省略する。
【００３８】
［実施の形態１］
本実施の形態では、本発明のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを有する
画素部の作製方法について、図１（Ａ）〜図１（Ｄ）、図２（Ａ）〜図２（Ｃ）、図３（
Ａ）〜図３（Ｃ）、図４、図５、図２０、図２１、図２２、図２３を用いてを説明する。
【００３９】
本実施の形態により作製される画素部の上面図が図５であり、図５に示すＡ−Ａ’の断
面図が図４である。図４及び図５において、ＴＦＴ領域１４１、容量領域１４２、中継領
域１４３が基板１０１上に形成される。図４に至るまでの作製工程を図１（Ａ）〜図１（
Ｄ）、図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｃ）、図２０、図２１、図２２、図
２３を用いて以下に説明する。
【００４０】
まず基板１０１上に、第１の導電膜１６１を形成し、さらにゲート配線１０２及びソー
ス配線１０３を形成するためのレジストマスク１６２を形成する（図１（Ａ）参照）。
【００４１】
上述のように、レジストマスク１６２を形成するためには、フォトマスクが１枚必要と
なる。レジストマスク１６２を形成するためのフォトマスクを第１のフォトマスクとする
。
【００４２】
基板１０１は透光性を有する絶縁性基板を用い、例えば基板１０１として、コーニング
社の♯７０５９や♯１７３７、ＥＡＧＬＥ２０００などに代表されるバリウムホウケイ酸
ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの透光性のガラス基
板を用いることができる。その他に透光性を有する石英基板などを使用しても良い。
【００４３】
第１の導電膜１６１は、アルミニウム（Ａｌ）、などの低抵抗導電性材料で形成するこ
とが望ましいが、アルミニウム単体では耐熱性が劣り、また腐食しやすい等の問題がある
ことから耐熱性導電性材料と組み合わせて積層膜を形成することが望ましい。
【００４４】
耐熱性導電性材料としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）
、タングステン（Ｗ）、クロム（Ｃｒ）から選ばれた元素、または前記元素を成分とする
合金膜、または前記元素を成分とする窒化物で形成する。或いは、このような耐熱性導電
性材料をのみを組み合わせて用いても良い。
【００４５】
またアルミニウムは純アルミニウムの他に、０．０１〜５ａｔｏｍｉｃ％のスカンジウ
ム（Ｓｃ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジ
ム（Ｎｄ）、モリブデン（Ｍｏ）等を含有するアルミニウムを使用してもよい。アルミニ
ウムよりも質量の重い原子を添加することで、熱処理時のアルミニウム原子の移動を制限
しヒロックを発生するのを防ぐ効果がある。
【００４６】
上記のアルミニウムと耐熱性導電性材料との組合せの例として、クロム（Ｃｒ）及びア
ルミニウム（Ａｌ）の積層膜、クロム（Ｃｒ）及びネオジムを含有するアルミニウム（Ａ
ｌ−Ｎｄ）との積層膜、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びチタン（Ｔｉ）の積
層膜、チタン（Ｔｉ）、ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）及びチタン（Ｔ
ｉ）の積層膜、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の積
層膜、モリブデン（Ｍｏ）、ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）及びモリブ
デン（Ｍｏ）の積層膜、モリブデン（Ｍｏ）及びアルミニウム（Ａｌ）の積層膜、モリブ
デン（Ｍｏ）及びネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）の積層膜などを用いる
ことができる。
【００４７】
次いでレジストマスク１６２をマスクとして、第１の導電膜１６１をエッチングし、ゲ
ート配線１０２及びソース配線１０３を形成し、レジストマスク１６２を除去する（図１
（Ｂ）参照）。
【００４８】
図１（Ｂ）は、上面図である図２１のＡ−Ａ’の断面を示している。
【００４９】
次いで、基板１０１、ゲート配線１０２、ソース配線１０３上に、第１の絶縁膜である
ゲート絶縁膜１０４、ｉ型半導体層１０５、第２の絶縁膜１０６を、大気に触れないよう
に真空状態を保ったまま、連続してＣＶＤ法にて成膜する。
【００５０】
ここで、ｉ型半導体層とは、真性半導体層ともいい、半導体層に含まれる一導電性を付
与する不純物元素、すなわちｐ型もしくはｎ型を付与する不純物元素が１×１０２０ｃｍ
−３以下の濃度であり、酸素及び窒素が９×１０１９ｃｍ−３以下の濃度であり、暗伝導
度に対して光伝導度が１００倍以上である半導体を指す。この真性半導体には、周期表第
１３族若しくは第１５族の不純物元素が含まれるものを含む。すなわち、微結晶半導体層
は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導
性を示すので、ｉ型微結晶半導体層においては、ｐ型を付与する不純物元素を成膜と同時
に、或いは成膜後に、意図的若しくは非意図的に添加することがあるためである。
【００５１】
本実施の形態では、ｉ型半導体層１０５として、ノンドープアモルファスシリコン（ノ
ンドープ非晶質珪素）膜を用いるが、半導体層としてシリコン（珪素）膜に限定されるも
のではなく、ゲルマニウム膜、シリコンゲルマニウム膜等を用いてもよい。
【００５２】
またゲート絶縁膜１０４及び第２の絶縁膜１０６は、酸化珪素膜、窒化珪素膜、酸素を
含む窒化珪素膜、窒素を含む酸化膜のいずれか１つあるいは２つ以上の積層膜を成膜すれ
ばよい。本実施の形態では、ゲート絶縁膜１０４及び第２の絶縁膜１０６として窒化珪素
膜を成膜する。
【００５３】
次いで第２の絶縁膜１０６上にレジストマスク１０９を形成し（図１（Ｃ）参照）、レ
ジストマスク１０９をマスクとしてエッチングし、チャネル保護膜１０８を形成する（図
１（Ｄ）参照）。またこのエッチング工程において、ハーフトーンマスクやリフローを用
いて、ｉ型半導体層１０５をエッチングして島状半導体層を形成してもよい。
【００５４】
図１（Ｄ）は、上面図である図２２のＡ−Ａ’の断面を示している。
【００５５】
レジストマスク１０９を形成する際には、第２のフォトマスクが用いられる。
【００５６】
また、エッチング方法によっては、チャネル保護膜１０８やレジストマスク１０９をマ
スクとして、ｉ型半導体層１０５をエッチングし、第２の絶縁膜１０６から形成されるチ
ャネル保護膜１０８よりも緩やかなテーパー形状を持つ、島状半導体層形成することもで
きる。
【００５７】
ただしｉ型半導体層１０５から島状半導体層を形成する場合には、島状半導体層上に成
膜される、一導電性を付与する不純物元素を有する半導体層（以下「導電型半導体層」と
いう）と接続が可能な上面を有する必要がある。
【００５８】
ｉ型半導体層１０５、チャネル保護膜１０８を覆って、導電型半導体層１１１、第２の
導電膜１１２を成膜する。導電型半導体層１１１に含まれる、一導電性を付与する不純物
元素は、ｎ型を付与する不純物元素であればリン（Ｐ）またはヒ素（Ａｓ）を用いればよ
く、ｐ型であればホウ素（Ｂ）を用いればよい。本実施の形態では、ｎ型のチャネルスト
ッパ型逆スタガ型ＴＦＴを形成するため、リンを含む非晶質珪素膜を導電型半導体層１１
１として成膜する。また第２の導電膜１１２は、第１の導電膜１６１と同様の材料を用い
て成膜すればよい。
【００５９】
次いで、第２の導電膜１１２上にレジストマスク１２５を形成し、レジストマスク１２
５をマスクとして、ｉ型半導体層１０５、導電型半導体層１１１、第２の導電膜１１２を
エッチングする（図２（Ａ）参照）。ｉ型半導体層１０５及び導電型半導体層１１１のエ
ッチングはドライエッチングにより行うが、第２の導電膜１１２はウエットエッチングで
もドライエッチングでもよい。エッチング終了後、レジストマスク１２５を除去する（図
２（Ｂ）参照）。
【００６０】
レジストマスク１２５が形成されるためには、第３のフォトマスクが必要である。
【００６１】
ＴＦＴ領域１４１において、ｉ型半導体層１０５中のチャネル形成領域となる領域にお
いては、チャネル保護膜１０８がエッチングストッパとして働き、導電型半導体層１１１
及び第２の導電膜１１２のみがエッチングされ、ｉ型半導体層１０５はエッチングされな
い。エッチングされた導電型半導体層１１１及び第２の導電膜１１２はそれぞれ、ソース
領域１１８とドレイン領域１１７、並びに、ソース電極１２２とドレイン電極１２１に分
断される。
【００６２】
なお本実施の形態では、ソース領域１１８とドレイン領域１１７、ソース電極１２２と
ドレイン電極１２１、さらにソース配線１０３と、ソースとドレインを説明をわかりやす
くするために区別しているが、電流の向きによってはソースとドレインが反転することも
ある。
【００６３】
中継領域１４３ではチャネル保護膜がないため、ｉ型半導体層１０５及び導電型半導体
層１１１がエッチングされ、ｉ型半導体層１０５及び導電型半導体層１１１中に、第１の
コンタクトホール１７１が形成される。
【００６４】
また、容量領域１４２には、本エッチング工程により、第２の導電膜からなる配線１２
３、導電型半導体層１１６、ｉ型半導体層１１４の積層体からなる容量配線が形成される
。
【００６５】
図２（Ｂ）は、上面図である図２３のＡ−Ａ’の断面を示している。
【００６６】
次いで第３の絶縁膜による保護膜１２７を全面に成膜する（図２（Ｃ）参照）。保護膜
１２７は、ゲート絶縁膜１０４や第２の絶縁膜１０６と同様の材料で形成すればよく、本
実施の形態では窒化珪素膜を用いる。
【００６７】
保護膜１２７を形成後、レジストマスク１２８を形成し、レジストマスク１２８をマス
クとして保護膜１２７をエッチングする。本実施の形態では、保護膜１２７のエッチング
はドライエッチングにより行う（図３（Ａ）参照）。
【００６８】
レジストマスク１２８を形成する際には、第４のフォトマスクが用いられる。
【００６９】
ＴＦＴ領域１４１においては、後の工程で形成する画素電極１３１と、ＴＦＴのドレイ
ン電極１２１とを接続するための第３のコンタクトホール１７３を形成する。第３のコン
タクトホール１７３形成のための保護膜１２７のエッチングの際には、第２の導電膜によ
り形成されたドレイン電極１２１がエッチングストッパとして働く。
【００７０】
一方、中継領域１４３には、保護膜１２７とゲート絶縁膜１０４がエッチングされ、ソ
ース配線１０３が露出する。また、このエッチングにより、ｉ型半導体層１０５及び導電
型半導体層１１１がエッチングされて形成された第１のコンタクトホール１７１よりも広
く、第１のコンタクトホール１７１を完全に覆う第２のコンタクトホール１７２を形成す
る。
【００７１】
第１のコンタクトホール１７１と第２のコンタクトホール１７２が重ならない領域では
、第２の導電膜により形成されたソース電極１２２が存在するため、ドライエッチングは
ソース電極１２２、特にソース電極１２２の上面で止まる。すなわちソース電極１２２が
エッチングストッパとして機能する。
【００７２】
また、第１のコンタクトホール１７１と第２のコンタクトホール１７２が重なる領域は
、保護膜１２７の下のゲート絶縁膜１０４もエッチングされ、第１の導電膜で形成された
ソース配線１０３が露出する。
【００７３】
このエッチング工程によって、中継領域１４３に階段状のコンタクトホールが形成され
る。上述のように第１のコンタクトホール１７１と第２のコンタクトホール１７２が重な
らない領域ではソース電極１２２の上面と側面が露出する。ソース電極１２２が露出した
領域が、後の工程で形成される透光性導電膜からなる接続電極１３２との接続領域となる
ため、接触抵抗を考慮した幅となるように設計する必要がある。即ち、露出面積が大きけ
れば接触抵抗は下がる。一方、露出面積が小さければ、接触抵抗も増加する。このため、
適宜設計する必要がある。
【００７４】
容量領域１４２においては、保護膜１２７が容量を形成する誘電体膜となるため、エッ
チングを行わずにそのまま残存させる。
【００７５】
次いでレジストマスク１２８を除去し、透光性導電膜１２９を成膜する（図３（Ｂ）参
照）。透光性導電膜１２９として、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉ
ｄｅ：略称ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化インジウム酸化亜鉛（Ｉ
ｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：略称ＩＺＯ）、酸化亜鉛等の等の金属酸化物や半導
体酸化物が用いられる。本実施の形態では、インジウム錫酸化物を透光性導電膜１２９と
して用いる。
【００７６】
透光性導電膜１２９上にレジストマスク１３４を形成し、レジストマスク１３４をマス
クとして、透光性導電膜１２９をエッチングし、画素電極１３１及び接続電極１３２を形
成する（図３（Ｃ）参照）。
【００７７】
レジストマスク１３４を形成するには、第５のフォトマスクが必要である。
【００７８】
ＴＦＴ領域１４１では、保護膜１２７に形成されたコンタクトホールを介して、ドレイ
ン電極１２１と画素電極１３１が電気的に接続される。
【００７９】
画素電極１３１は容量領域１４２まで延び、画素電極１３１が保護膜１２７を挟んで配
線１２３と重なる領域に保持容量が形成される。
【００８０】
一方中継領域１４３においては、前述した階段状のコンタクトホール上に、第２のコン
タクトホール１７２を完全に覆う広さを持ち、透光性導電膜１２９により形成された接続
電極１３２が形成されるので、接続電極１３２、ソース配線１０３、ソース電極１２２は
電気的に接続される。接続電極１３２とソース電極１２２は、露出していた表面および側
面とで接続するため、確実な接触を行うことができる。
【００８１】
次いでレジストマスク１３４を除去し、本実施の形態の画素部が完成する（図４参照）
。
【００８２】
５枚のフォトマスクを使用して、チャネルストッパ型の逆スタガ型ＴＦＴを含むＴＦＴ
領域１４１、容量領域１４２、中継領域１４３完成させることができる。そして、これら
を個々の画素に対応してマトリクス状に配置して画像表示部を構成する。これにより能動
素子であるＴＦＴを用いたアクティブマトリクス型の表示装置を作製するための一方の基
板とすることができる。本明細書では便宜上、このような基板をＴＦＴ基板と呼ぶ。
【００８３】
また図２０に示すように、ｉ型半導体層１１３を、微結晶半導体層（「セミアモルファ
ス半導体層」ともいう）１１３ａと非晶質半導体層１１３ｂの積層膜としてもよい。
【００８４】
なおセミアモルファス半導体（本明細書では「Ｓｅｍｉ−ａｍｏｒｐｈｏｕｓ Ｓｍｉ
ｃｏｎｄｕｃｔｏｒ（ＳＡＳ）」ともいう）層とは、非晶質半導体と結晶構造を有する半
導体（単結晶、多結晶を含む）層の中間的な構造の半導体を含む層である。このセミアモ
ルファス半導体層は、自由エネルギー的に安定な第３の状態を有する半導体層であって、
短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍと
して非単結晶半導体膜中に分散させて存在せしめることが可能である。なお微結晶半導体
層（マイクロクリスタル半導体膜）もセミアモルファス半導体層に含まれる。
【００８５】
セミアモルファス半導体層の１つの例として、セミアモルファス珪素層が挙げられる。
セミアモルファス珪素層は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシ
フトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０
）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化させるた
めに水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書で
は便宜上、このような珪素層をセミアモルファス珪素層と呼ぶ。さらに、ヘリウム、アル
ゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させること
で安定性が増し良好なセミアモルファス半導体層が得られる。
【００８６】
またセミアモルファス珪素層は珪素（シリコン）を含む気体をグロー放電分解すること
により得ることができる。代表的な珪素（シリコン）を含む気体としては、ＳｉＨ４であ
り、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４など
を用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンか
ら選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素（シリコン）を含む
気体を希釈して用いることで、セミアモルファス珪素層の形成を容易なものとすることが
できる。希釈率は２倍〜１０００倍の範囲で珪素（シリコン）を含む気体を希釈すること
が好ましい。またさらに、珪素（シリコン）を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭
化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネ
ルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【００８７】
チャネル形成領域が微結晶半導体層１１３ａと非晶質半導体層１１３ｂの積層で形成さ
れていると、オン状態の際に、キャリアが微結晶半導体層１１３ａを流れるので、オン電
流が高くなり、ＴＦＴの移動度が高くなるという利点がある。
【００８８】
一方オフ状態の際には、リーク電流が微結晶半導体層を流れてしまうと、リーク電流が
高くなってしまう恐れがある。しかしながら、チャネル形成領域が微結晶半導体層１１３
ａと非晶質半導体層１１３ｂの積層では、リーク電流は非晶質半導体層１１３ｂを通るの
で、リーク電流を抑制することができる。
【００８９】
本実施の形態で形成された画素部と従来の画素部の比較を、それぞれ図４及び図５、並
びに、図７及び図６を用いて以下に説明する。
【００９０】
保持容量は、面積に比例し、誘電体膜の膜厚に反比例する。そこで例えば、ゲート絶縁
膜１０４及びゲート絶縁膜１１０４、並びに、保護膜１２７及び保護膜１１２７が、全て
膜厚３００ｎｍの窒化珪素膜で形成されているとする。本発明の保持容量の誘電体膜の膜
厚は、保護膜１２７の膜厚３００ｎｍであるのに対して、従来の保持容量の誘電体膜の膜
厚は、ゲート絶縁膜１１０４及び保護膜１１２７の膜厚を合計した厚さである６００ｎｍ
となる。
【００９１】
従って、本発明の保持容量は、従来の保持容量の２倍の容量を持つことができるという
ことになる。
【００９２】
さらに、本発明の保持容量と従来の保持容量の容量が同じ場合には、本発明の保持容量
では、従来の保持容量よりも面積が半分ですむということとなる。すると、遮光材料で形
成される配線１２３の面積は、容量配線１１５１の半分の面積でよいことになり、従来の
画素部よりも開口率を高くすることができる。
【００９３】
以上から、本発明のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを有する画素部は
、フォトマスクの数を増やすことなく、保持容量の容量が大きく、かつ、開口率の高い画
素部を作製することができる。
【００９４】
また本発明では、ｉ型半導体層１０５の膜厚を薄くすることができるので、ＣＶＤ法に
よる成膜時間の短縮化や、光照射時のリーク電流の発生の低減が可能となる。
【００９５】
本発明の逆スタガ型ＴＦＴはチャネルストッパ型であるので、チャネル保護膜１０８に
より、ｉ型半導体層１１３中のチャネル形成領域は、大気に露出することがない。
【００９６】
また中継領域１４３において、階段状のコンタクトホールを介して、ソース配線１０３
、ソース電極１２２、接続電極１３２が電気的に接続されている。一方、一般的に２つの
異なる層からなる配線を他の配線で接続する場合、橋渡しのためにコンタクトホールは２
つ必要となる。本発明の階段状のコンタクトホールは、橋渡しのために形成される２つの
コンタクトホールの１つと比べ、若干サイズが大きくなる可能性はあるが、コンタクトホ
ールを２つを併せた面積に比べれば十分小さい。このため開口率向上に有利である。さら
にコンタクトホール数が減ることは、不良発生率の低下を意味する。
【００９７】
［実施の形態２］
本実施の形態では、実施の形態１で作製したＴＦＴ基板を用いて、液晶表示装置を完成
させるまでの作製工程を、図１０、図１１（Ａ）〜図１１（Ｄ）、図１２、を用いて以下
に説明する。
【００９８】
ＴＦＴ基板上の保護膜１２７及び画素電極１３１を覆うように、配向膜２０８を形成す
る。なお、配向膜２０８は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いれ
ばよい。その後、配向膜２０８の表面にラビング処理を行う。
【００９９】
そして、対向基板２１１には、着色層２１２、遮光層（ブラックマトリクス）２１３、
及びオーバーコート層２１４からなるカラーフィルタを設け、さらに透光性導電膜を用い
て形成された対向電極２１５と、その上に配向膜２１６を形成する（図１０参照）。対向
電極２１５が透光性導電膜を用いて形成されることにより、本実施の形態の液晶表示装置
は透過型液晶表示装置となる。なお対向電極２１５を反射電極で形成すると、本実施の形
態の液晶表示装置は反射型液晶表示装置となる。
【０１００】
そして、シール材２２１をディスペンサにより画素部２３１と重なる領域を囲むように
描画する。ここでは液晶２１８を滴下するため、シール材２２１を画素部２３１を囲むよ
うに描画する例を示すが、シール材で画素部２３１を囲みかつ開口部を有するように設け
、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上
げ式）を用いてもよい（図１１（Ａ）参照）。
【０１０１】
次いで、気泡が入らないように減圧下で液晶２１８の滴下を行い（図１１（Ｂ）参照）
、基板１０１及び対向基板２１１を貼り合わせる（図１１（Ｃ）参照）。シール材２２１
に囲まれた領域内に液晶２１８を１回若しくは複数回滴下する。
【０１０２】
液晶２１８の配向モードとしては、液晶分子の配列が光の入射から射出に向かって９０
°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製す
る場合には、基板のラビング方向が直交するように貼り合わせる。
【０１０３】
なお、一対の基板間隔は、球状のスペーサを散布することや、樹脂からなる柱状のスペ
ーサを形成することや、シール材２２１にフィラーを含ませることによって維持すればよ
い。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少な
くとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化
珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴と
している。
【０１０４】
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１
面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を
省略することもできる（図１１（Ｄ）参照）。
【０１０５】
そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒ
ｉｎｔｅｄ Ｃｉｒｃｕｉｔ）２２２を貼りつける（図１２参照）。以上の工程で液晶表
示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型液晶表示装置
とする場合、偏光板は、ＴＦＴ基板と対向基板の両方に貼り付ける。以上により本実施の
形態の液晶表示装置が作製される。
【０１０６】
［実施の形態３］
本発明が適用される電子機器として、テレビ、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）
、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型
ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａ
ｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示し
うるディスプレイを備えた装置）などが挙げられる。
【０１０７】
それらの電子機器の具体例を、図１３、図１４、図１５（Ａ）〜図１５（Ｂ）、図１６
（Ａ）〜図１６（Ｂ）、図１７、図１８（Ａ）〜図１８（Ｅ）、図１９（Ａ）〜図１９（
Ｂ）に示す。
【０１０８】
図１３は液晶表示パネル２００１と、回路基板２０１１を組み合わせた液晶モジュール
を示している。回路基板２０１１には、コントロール回路２０１２や信号分割回路２０１
３などが形成されており、接続配線２０１４によって本発明を用いて形成された液晶表示
パネル２００１と電気的に接続されている。
【０１０９】
この液晶表示パネル２００１には、複数の画素が設けられた画素部２００２と、走査線
駆動回路２００３、選択された画素にビデオ信号を供給する信号線駆動回路２００４を備
えている。画素部２００２は、実施の形態２に基づいて作製すればよく、走査線駆動回路
２００３及び信号線駆動回路２００４は、チップで形成し、ＦＰＣ等を用いて、画素部２
００２、並びに、走査線駆動回路２００３及び信号線駆動回路２００４を接続すればよい
。
【０１１０】
図１３に示す液晶モジュールにより液晶テレビ受像器を完成させることができる。図１
４は、液晶テレビ受像機の主要な構成を示すブロック図である。チューナ２１０１は映像
信号と音声信号を受信する。映像信号は、映像信号増幅回路２１０２と、そこから出力さ
れる信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路２１０３と、
その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路２０１２によ
り処理される。コントロール回路２０１２は、走査線側と信号線側にそれぞれ信号が出力
する。デジタル駆動する場合には、信号線側に信号分割回路２０１３を設け、入力デジタ
ル信号をｍ個に分割して供給する構成としても良い。
【０１１１】
チューナ２１０１で受信した信号のうち、音声信号は音声信号増幅回路２１０５に送ら
れ、その出力は音声信号処理回路２１０６を経てスピーカ２１０７に供給される。制御回
路２１０８は受信局（受信周波数）や音量の制御情報を入力部２１０９から受け、チュー
ナ２１０１や音声信号処理回路２１０６に信号を送出する。
【０１１２】
図１５（Ａ）に示すように、液晶モジュールを筐体２２０１に組みこんで、テレビ受像
機を完成させることができる。液晶モジュールにより、表示画面２２０２が形成される。
また、スピーカ２２０３、操作スイッチ２２０４などが適宜備えられている。
【０１１３】
また図１５（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を
示す。筐体２２１２にはバッテリ及び信号受信器が内蔵されており、そのバッテリーで表
示部２２１３やスピーカ部２２１７を駆動させる。バッテリは充電器２２１０で繰り返し
充電が可能となっている。また、充電器２２１０は映像信号を送受信することが可能で、
その映像信号をディスプレイの信号受信器に送信することでができる。筐体２２１２は操
作キー２２１６によって制御する。また、図１５（Ｂ）に示す装置は、操作キー２２１６
を操作することによって、筐体２２１２から充電器２２１０に信号を送ることも可能であ
るため映像音声双方向通信装置とも言える。また、操作キー２２１６を操作することによ
って、筐体２２１２から充電器２２１０に信号を送り、さらに充電器２２１０が送信でき
る信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり
、汎用遠隔制御装置とも言える。本発明は表示部２２１３に適用することができる。
【０１１４】
本発明を図１３、図１４、図１５（Ａ）〜図１５（Ｂ）に示すテレビ受像器使用するこ
とにより、品質のよい表示装置を備えたテレビ受像器を得ることが可能となる。
【０１１５】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
【０１１６】
図１６（Ａ）は本発明を用いて形成された液晶表示パネル２３０１とプリント配線基板
２３０２を組み合わせたモジュールを示している。液晶表示パネル２３０１は、複数の画
素が設けられた画素部２３０３と、第１の走査線駆動回路２３０４、第２の走査線駆動回
路２３０５と、選択された画素にビデオ信号を供給する信号線駆動回路２３０６を備えて
いる。
【０１１７】
プリント配線基板２３０２には、コントローラ２３０７、中央処理装置（ＣＰＵ）２３
０８、メモリ２３０９、電源回路２３１０、音声処理回路２３１１及び送受信回路２３１
２などが備えられている。プリント配線基板２３０２と液晶表示パネル２３０１は、フレ
キシブル・プリント・サーキット（ＦＰＣ）２３１３により接続されている。プリント配
線基板２３０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがの
ったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントロ
ーラ２３０７、音声処理回路２３１１、メモリ２３０９、ＣＰＵ２３０８、電源回路２３
１０などは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式を用いて液晶表示パネル２３０
１に実装することもできる。ＣＯＧ方式により、プリント配線基板２３０２の規模を縮小
することができる。
【０１１８】
プリント配線基板２３０２に備えられたインターフェース２３１４を介して、各種制御
信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ
用ポート２３１５が、プリント配線基板２３０２に設けられている。
【０１１９】
図１６（Ｂ）は、図１６（Ａ）に示したモジュールのブロック図を示す。このモジュー
ルは、メモリ２３０９としてＶＲＡＭ２３１６、ＤＲＡＭ２３１７、フラッシュメモリ２
３１８などが含まれている。ＶＲＡＭ２３１６にはパネルに表示する画像のデータが、Ｄ
ＲＡＭ２３１７には画像データまたは音声データが、フラッシュメモリには各種プログラ
ムが記憶されている。
【０１２０】
電源回路２３１０は、液晶表示パネル２３０１、コントローラ２３０７、ＣＰＵ２３０
８、音声処理回路２３１１、メモリ２３０９、送受信回路２３１２を動作させる電力を供
給する。またパネルの仕様によっては、電源回路２３１０に電流源が備えられている場合
もある。
【０１２１】
ＣＰＵ２３０８は、制御信号生成回路２３２０、デコーダ２３２１、レジスタ２３２２
、演算回路２３２３、ＲＡＭ２３２４、ＣＰＵ２３０８用のインターフェース２３１９な
どを有している。インターフェース２３１９を介してＣＰＵ２３０８に入力された各種信
号は、一旦レジスタ２３２２に保持された後、演算回路２３２３、デコーダ２３２１など
に入力される。演算回路２３２３では、入力された信号に基づき演算を行ない、各種命令
を送る場所を指定する。一方デコーダ２３２１に入力された信号はデコードされ、制御信
号生成回路２３２０に入力される。制御信号生成回路２３２０は入力された信号に基づき
、各種命令を含む信号を生成し、演算回路２３２３において指定された場所、具体的には
メモリ２３０９、送受信回路２３１２、音声処理回路２３１１、コントローラ２３０７な
どに送る。
【０１２２】
メモリ２３０９、送受信回路２３１２、音声処理回路２３１１、コントローラ２３０７
は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０１２３】
入力手段２３２５から入力された信号は、インターフェース２３１４を介してプリント
配線基板２３０２に実装されたＣＰＵ２３０８に送られる。制御信号生成回路２３２０は
、ポインティングデバイスやキーボードなどの入力手段２３２５から送られてきた信号に
従い、ＶＲＡＭ２３１６に格納してある画像データを所定のフォーマットに変換し、コン
トローラ２３０７に送付する。
【０１２４】
コントローラ２３０７は、パネルの仕様に合わせてＣＰＵ２３０８から送られてきた画
像データを含む信号にデータ処理を施し、液晶表示パネル２３０１に供給する。またコン
トローラ２３０７は、電源回路２３１０から入力された電源電圧やＣＰＵ２３０８から入
力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交
流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、液晶表示パネル２３０１に供
給する。
【０１２５】
送受信回路２３１２では、アンテナ２３２８において電波として送受信される信号が処
理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ
Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌ
ｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路２３１２において
送受信される信号のうち音声情報を含む信号が、ＣＰＵ２３０８からの命令に従って、音
声処理回路２３１１に送られる。
【０１２６】
ＣＰＵ２３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路２３
１１において音声信号に復調され、スピーカ２３２７に送られる。またマイク２３２６か
ら送られてきた音声信号は、音声処理回路２３１１において変調され、ＣＰＵ２３０８か
らの命令に従って、送受信回路２３１２に送られる。
【０１２７】
コントローラ２３０７、ＣＰＵ２３０８、電源回路２３１０、音声処理回路２３１１、
メモリ２３０９を、本実施の形態のパッケージとして実装することができる。本実施の形
態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌ
ｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、
バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０１２８】
図１７は、図１６（Ａ）〜図１６（Ｂ）に示すモジュールを含む携帯電話機の一態様を
示している。液晶表示パネル２３０１はハウジング２３３０に脱着自在に組み込まれる。
ハウジング２３３０は液晶表示パネル２３０１のサイズに合わせて、形状や寸法を適宜変
更することができる。液晶表示パネル２３０１を固定したハウジング２３３０はプリント
基板２３３１に嵌着されモジュールとして組み立てられる。
【０１２９】
液晶表示パネル２３０１はＦＰＣ２３１３を介してプリント基板２３３１に接続される
。プリント基板２３３１には、スピーカ２３３２、マイクロフォン２３３３、送受信回路
２３３４、ＣＰＵ及びコントローラなどを含む信号処理回路２３３５が形成されている。
このようなモジュールと、入力手段２３３６、バッテリ２３３７、アンテナ２３４０を組
み合わせ、筐体２３３９に収納する。液晶表示パネル２３０１の画素部は筐体２３３９に
形成された開口窓から視認できように配置する。
【０１３０】
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得
る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式と
した構成としても、上記した作用効果を奏することができる。
【０１３１】
本発明を図１６（Ａ）〜図１６（Ｂ）、図１７に示す携帯電話に使用することにより、
品質のよい表示装置を備えた携帯電話を得ることが可能となる。
【０１３２】
図１８（Ａ）は液晶ディスプレイであり、筐体２４０１、支持台２４０２、表示部２４
０３などによって構成されている。本発明は表示部２４０３に適用が可能である。
【０１３３】
本発明を使用することにより、品質のよい表示装置を備えた液晶ディスプレイを得るこ
とが可能となる。
【０１３４】
図１８（Ｂ）はコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、
キーボード２５０４、外部接続ポート２５０５、ポインティングデバイス２５０６等を含
む。本発明は表示部２５０３に適用することができる。
【０１３５】
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが
可能となる。
【０１３６】
図１８（Ｃ）は携帯可能なコンピュータであり、本体２６０１、表示部２６０２、スイ
ッチ２６０３、操作キー２６０４、赤外線ポート２６０５等を含む。本発明は表示部２６
０２に適用することができる。
【０１３７】
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが
可能となる。
【０１３８】
図１８（Ｄ）は携帯型のゲーム機であり、筐体２７０１、表示部２７０２、スピーカ部
２７０３、操作キー２７０４、記録媒体挿入部２７０５等を含む。本発明は表示部２７０
２に適用することができる。
【０１３９】
本発明を使用することにより、品質のよい表示装置を備えたゲーム機を得ることが可能
となる。
【０１４０】
図１８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２８０１、筐体２８０２、表示部Ａ２８０３、表示部Ｂ２８０４、記録媒体
読込部２８０５、操作キー２８０６、スピーカ部２８０７等を含む。表示部Ａ２８０３は
主として画像情報を表示し、表示部Ｂ２８０４は主として文字情報を表示する。本発明は
表示部Ａ２８０３、表示部Ｂ２８０４及び制御用回路部等に適用することができる。なお
、記憶媒体とは、ＤＶＤ等であり、記録媒体を備えた画像再生装置には家庭用ゲーム機器
なども含まれる。
【０１４１】
本発明を使用することにより、品質のよい表示装置を備えた画像再生装置を得ることが
可能となる。
【０１４２】
図１９（Ａ）及び図１９（Ｂ）は、本発明の液晶表示装置をカメラ、例えばデジタルカ
メラに組み込んだ例を示す図である。図１９（Ａ）は、デジタルカメラの前面方向から見
た斜視図、図１９（Ｂ）は、後面方向から見た斜視図である。図１９（Ａ）において、デ
ジタルカメラには、リリースボタン２９０１、メインスイッチ２９０２、ファインダ窓２
９０３、フラッシュ２９０４、レンズ２９０５、鏡胴２９０６、筺体２９０７が備えられ
ている。
【０１４３】
また、図１９（Ｂ）において、ファインダ接眼窓２９１１、モニタ２９１２、操作ボタ
ン２９１３が備えられている。
【０１４４】
リリースボタン２９０１は、半分の位置まで押下されると、焦点調整機構および露出調
整機構が作動し、最下部まで押下されるとシャッターが開く。
【０１４５】
メインスイッチ２９０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦ
を切り替える。
【０１４６】
ファインダ窓２９０３は、デジタルカメラの前面のレンズ２９０５の上部に配置されて
おり、図１９（Ｂ）に示すファインダ接眼窓２９１１から撮影する範囲やピントの位置を
確認するための装置である。
【０１４７】
フラッシュ２９０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いとき
に、リリースボタン２９０１が押下されてシャッターが開くと同時に補助光を照射する。
【０１４８】
レンズ２９０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシン
グレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光
学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄ
ｅｖｉｃｅ）等の撮像素子が設けられている。
【０１４９】
鏡胴２９０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレ
ンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ２９
０５を手前に移動させる。また、携帯時は、レンズ２９０５を沈銅させてコンパクトにす
る。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影する
ことができる構造としているが、この構造に限定されるものではなく、筺体２９０７内で
の撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでも
よい。
【０１５０】
ファインダ接眼窓２９１１は、デジタルカメラの後面上部に設けられており、撮影する
範囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０１５１】
操作ボタン２９１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セ
ットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等に
より構成されている。
【０１５２】
本発明の液晶表示装置は、図１９（Ａ）及び図１９（Ｂ）に示すカメラのモニタ２９１
２に組み込むことができる。これにより品質のよい表示装置を備えたデジタルカメラを得
ることが可能となる。
【０１５３】
なお、本実施の形態に示した例はごく一例であり、これらの用途に限定するものではな
いことを付記する。
【符号の説明】
【０１５４】
１０１ 基板
１０２ ゲート配線
１０３ ソース配線
１０４ ゲート絶縁膜
１０５ ｉ型半導体層
１０６ 絶縁膜
１０８ チャネル保護膜
１０９ レジストマスク
１１１ 導電型半導体層
１１２ 導電膜
１１３ ｉ型半導体層
１１３ａ 微結晶半導体層
１１３ｂ 非晶質半導体層
１１４ ｉ型半導体層
１１６ 導電型半導体層
１１７ ドレイン領域
１１８ ソース領域
１２１ ドレイン電極
１２２ ソース電極
１２３ 配線
１２５ レジストマスク
１２７ 保護膜
１２８ レジストマスク
１２９ 透光性導電膜
１３１ 画素電極
１３２ 接続電極
１３４ レジストマスク
１４１ ＴＦＴ領域
１４２ 容量領域
１４３ 中継領域
１６１ 導電膜
１６２ レジストマスク
１７１ コンタクトホール
１７２ コンタクトホール
１７３ コンタクトホール
２０８ 配向膜
２１１ 対向基板
２１２ 着色層
２１３ 遮光層（ブラックマトリクス）
２１４ オーバーコート層
２１５ 対向電極
２１６ 配向膜
２１８ 液晶
２２１ シール材
２２２ ＦＰＣ
２３１ 画素部
１１０１ 基板
１１０２ ゲート配線
１１０４ ゲート絶縁膜
１１０５ 半導体層
１１０６ 絶縁膜
１１０８ チャネル保護膜
１１０９ レジストマスク
１１１１ 半導体層
１１１２ 導電膜
１１１３ ｉ型半導体層
１１１７ ドレイン領域
１１１８ ソース領域
１１２１ ドレイン電極
１１２２ ソース配線
１１２５ レジストマスク
１１２７ 保護膜
１１２８ レジストマスク
１１２９ 導電膜
１１３１ 画素電極
１１３４ レジストマスク
１１４１ ＴＦＴ領域
１１４２ 容量領域
１１４３ 配線領域
１１５１ 容量配線
１１６１ 導電膜
１１６２ レジストマスク
１１７３ コンタクトホール
２００１ 液晶表示パネル
２００２ 画素部
２００３ 走査線駆動回路
２００４ 信号線駆動回路
２０１１ 回路基板
２０１２ コントロール回路
２０１３ 信号分割回路
２０１４ 接続配線
２１０１ チューナ
２１０２ 映像信号増幅回路
２１０３ 映像信号処理回路
２１０５ 音声信号増幅回路
２１０６ 音声信号処理回路
２１０７ スピーカ
２１０８ 制御回路
２１０９ 入力部
２２０１ 筐体
２２０２ 表示画面
２２０３ スピーカ
２２０４ 操作スイッチ
２２１０ 充電器
２２１２ 筐体
２２１３ 表示部
２２１６ 操作キー
２２１７ スピーカ部
２３０１ 液晶表示パネル
２３０２ プリント配線基板
２３０３ 画素部
２３０４ 走査線駆動回路
２３０５ 走査線駆動回路
２３０６ 信号線駆動回路
２３０７ コントローラ
２３０８ ＣＰＵ
２３０９ メモリ
２３１０ 電源回路
２３１１ 音声処理回路
２３１２ 送受信回路
２３１３ ＦＰＣ
２３１４ インターフェース
２３１５ アンテナ用ポート
２３１６ ＶＲＡＭ
２３１７ ＤＲＡＭ
２３１８ フラッシュメモリ
２３１９ インターフェース
２３２０ 制御信号生成回路
２３２１ デコーダ
２３２２ レジスタ
２３２３ 演算回路
２３２４ ＲＡＭ
２３２５ 入力手段
２３２６ マイク
２３２７ スピーカ
２３２８ アンテナ
２３３０ ハウジング
２３３１ プリント基板
２３３２ スピーカ
２３３３ マイクロフォン
２３３４ 送受信回路
２３３５ 信号処理回路
２３３６ 入力手段
２３３７ バッテリ
２３３９ 筐体
２３４０ アンテナ
２４０１ 筐体
２４０２ 支持台
２４０３ 表示部
２５０１ 本体
２５０２ 筐体
２５０３ 表示部
２５０４ キーボード
２５０５ 外部接続ポート
２５０６ ポインティングデバイス
２６０１ 本体
２６０２ 表示部
２６０３ スイッチ
２６０４ 操作キー
２６０５ 赤外線ポート
２７０１ 筐体
２７０２ 表示部
２７０３ スピーカ部
２７０４ 操作キー
２７０５ 記録媒体挿入部
２８０１ 本体
２８０２ 筐体
２８０３ 表示部Ａ
２８０４ 表示部Ｂ
２８０５ 記録媒体読込部
２８０６ 操作キー
２８０７ スピーカ部
２９０１ リリースボタン
２９０２ メインスイッチ
２９０３ ファインダ窓
２９０４ フラッシュ
２９０５ レンズ
２９０６ 鏡胴
２９０７ 筺体
２９１１ ファインダ接眼窓
２９１２ モニタ
２９１３ 操作ボタン
【技術分野】
【０００１】
本発明は、表示装置及びその作製方法に関する。
【背景技術】
【０００２】
ノート型のパーソナルコンピュータやデスクトップ型のパーソナルコンピュータ用のモ
ニタ、携帯電話、音楽再生装置、テレビ、携帯端末、デジタルスチルカメラ、ビデオカメ
ラ、画像・動画閲覧専用のビューワ等の電子機器に、画像や文字情報を表示するためのア
クティブマトリクス型表示装置は幅広く用いられている。
【０００３】
アクティブマトリクス型表示装置は、表示領域となる画素部において能動素子（例えば
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ））を個々の画
素に対応してマトリクス状に配置して構成している。ＴＦＴはスイッチング素子として画
素に印加される電圧を制御し所望の画像表示を行っている。
【０００４】
スイッチング素子として用いられるＴＦＴのうち、チャネルストッパ型（チャネル保護
型、エッチストッパ型ともいう）の逆スタガ型ＴＦＴを有する素子基板は、５枚のフォト
マスクを用いて画素電極までを作製していた（特許文献１参照）。
【０００５】
従来のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを含む画素部の例を図６、図７
、図８（Ａ）〜図８（Ｃ）、図９（Ａ）〜図９（Ｂ）に示す。図６は一画素及びその周辺
の上面図であり、図７は図６のＢ−Ｂ’における断面図である。図８（Ａ）〜図８（Ｃ）
、図９（Ａ）〜図９（Ｂ）は、図７に至る作製工程を示す断面図である。
【０００６】
一画素には、ＴＦＴ領域１１４１、容量領域１１４２、配線領域１１４３が基板１１０
１上に設けられている。ＴＦＴ領域１１４１には、ゲート配線１１０２、ゲート絶縁膜１
１０４、チャネル形成領域を有するｉ型半導体層１１１３、絶縁膜からなるチャネル保護
膜１１０８、一導電性を付与する不純物元素を有する半導体層からなるソース領域１１１
８及びドレイン領域１１１７、ソース配線１１２２、ドレイン電極１１２１、保護膜１１
２７、画素電極１１３１が設けられている。
【０００７】
容量領域１１４２には、容量配線１１５１、ゲート絶縁膜１１０４、保護膜１１２７、
画素電極１１３１が設けられている。また配線領域１１４３には、ソース配線１１２２が
設けられている。
【０００８】
容量領域１１４２は、ゲート配線１１０２と同じ材料及び同じ工程で形成された容量配
線１１５１、並びに、画素電極１１３１を上下の電極とし、電極間に挟まれたゲート絶縁
膜１１０４と保護膜１１２７とを誘電体とした構成であった。
【０００９】
従来のチャネルストッパ型の逆スタガ型ＴＦＴ及び画素部を作製するには、まず基板１
１０１上に第１の導電膜１１６１を形成し、さらに第１の導電膜１１６１上にレジストマ
スク１１６２を形成する（図８（Ａ）参照）。
【００１０】
ここでレジストマスクは、レジスト材料を塗布し、フォトマスクを用いて露光し、さら
に現像という工程を経ることにより形成される。塗布されたレジスト材料を上方から露光
する場合には、レジストマスクを形成するには、フォトマスクが１枚必要になる。すなわ
ち、レジストマスク１１６２を形成するには、第１のフォトマスクが必要である。
【００１１】
レジストマスク１１６２をマスクとして、第１の導電膜１１６１をエッチングし、ゲー
ト配線１１０２及び容量配線１１５１を形成する。次いでレジストマスク１１６２を除去
後、ゲート絶縁膜１１０４、半導体層１１０５、絶縁膜１１０６を成膜する。次いでチャ
ネル保護膜１１０８を形成する領域に、レジストマスク１１０９を形成する（図８（Ｂ）
参照）。すなわちレジストマスク１１０９を形成するために、第２のフォトマスクを用い
る必要がある。
【００１２】
次いでレジストマスク１１０９をマスクとして、絶縁膜１１０６をエッチングして、チ
ャネル保護膜１１０８を形成する。レジストマスク１１０９を除去後、半導体層１１０５
及びチャネル保護膜１１０８上に、一導電性を付与する不純物元素を含む半導体層１１１
１、第２の導電膜１１１２を成膜する。第２の導電膜１１１２上に、レジストマスク１１
２５を形成する（図８（Ｃ）参照）。すなわち第３のフォトマスクが用いられる。
【００１３】
レジストマスク１１２５をマスクとして、第２の導電膜１１１２及び半導体層１１１１
をエッチングする。このとき、チャネル保護膜１１０８及びゲート絶縁膜１１０４がエッ
チングストッパとして機能する。これにより第２の導電膜１１１２は分断されて、ソース
配線１１２２及びドレイン電極１１２１が形成される。また一導電性を付与する不純物元
素を含む半導体層１１１１も分断され、ソース領域１１１８及びドレイン領域１１１７に
分断される。さらに半導体層１１０５もエッチングされ、その端部は、ドレイン領域１１
１７及びドレイン電極１１２１の端部と一致する。次いでレジストマスク１１２５を除去
後、保護膜１１２７を全面に成膜し、さらにレジストマスク１１２８を形成する（図９（
Ａ）参照）。すなわち第４のフォトマスクが用いられる。
【００１４】
レジストマスク１１２８を用いて、保護膜１１２７をエッチングしてコンタクトホール
１１７３を形成する。レジストマスク１１２８を除去後、第３の導電膜１１２９を成膜し
、第３の導電膜１１２９上の、画素電極１１３１が形成される領域に、レジストマスク１
１３４を形成する（図９（Ｂ）参照）。すなわち第５のフォトマスクが用いられる。
【００１５】
レジストマスク１１３４をマスクとして、第３の導電膜１１２９がエッチングされ、画
素電極１１３１が形成される。次いでレジストマスク１１３４を除去すると、図７に示す
画素部が完成する。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００２−１４８６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
従来の画素部の作製には、フォトマスクが５枚必要であった。フォトマスクが１枚増え
ると、レジスト材料を塗布、フォトマスクを用いて露光、現像という工程の他に、露光前
のプリベーク、露光後のポストベーク、レジスト剥離、レジスト剥離後の洗浄、洗浄後の
乾燥等、様々な工程が増え、作製時間や作製コストが増大する。
【００１８】
また剥離できなかったレジスト材料が、素子の中に入り込み、不良の原因となる恐れも
ある。このため素子や装置の信頼性が低くなってしまう可能性もある。
【００１９】
また、図６及び図７に示す構成において、保持容量の誘電体膜は、ゲート絶縁膜１１０
４と保護膜１１２７という二層の絶縁膜で構成される。そのため、誘電体膜が絶縁膜一層
である場合と比べて、誘電体が絶縁膜二層であると保持容量は小さくなってしまう。
【００２０】
容量は誘電体膜の膜厚に反比例し、面積に比例する。従って、目的とする保持容量の値
を確保するためには、容量領域１１４２の面積を大きく取る必要があった。
【００２１】
しかしながら容量領域１１４２の面積を大きくしてしまうと、画素部の開口率が低下し
てしまう。
【００２２】
そこで本発明は、フォトマスクの数を増やさず、かつ、画素部の開口率を低下させずに
、誘電体膜の厚さを薄くして容量を増加させることを目的とする。
【課題を解決するための手段】
【００２３】
本発明は、チャネルストッパ型の逆スタガ型ＴＦＴにおいて、高開口率を得るため、保
持容量を、画素電極、並びに、ソース電極及びドレイン電極と同様の材料及び同様の工程
により形成される導電膜（以下、第２の導電膜という）を用いて形成する。画素電極と第
２の導電膜の間の誘電体膜は保護膜一層のみとする。これにより、高開口率な画素部と容
量の大きな保持容量を同時に得ることができる。
【００２４】
ソース配線もゲート配線と同様の材料及び同様の工程により形成される導電膜（以下、
第１の導電膜という）で形成する。また、ソース配線とゲート配線の交差部については、
いずれか一方の配線を交差する部分で分断し、第２の導電膜により中継する。
【００２５】
特に、第１の導電膜と第２の導電膜との中継において、画素電極の材料である透光性導
電膜を使用する。第１の導電膜と第２の導電膜とを接続させる場合、従来ではゲート絶縁
膜のコンタクトホール形成工程が必要となる。
【００２６】
しかし本発明においては、後述する構造とすることで、ゲート絶縁膜のコンタクトホー
ル形成工程を行わなくてもよい。すなわち、第１の導電膜上のゲート絶縁膜、半導体層、
第２の導電膜にコンタクトホールを形成し（第１のコンタクトホール）、さらに第１のコ
ンタクトホールよりも広いコンタクトホールを保護膜に形成する（第２のコンタクトホー
ル）。第２のコンタクトホールに接する透光性導電膜を、第２のコンタクトホール内に部
分的に露出した第２の導電膜と、第１のコンタクトホール内に露出した第１の導電膜に接
続させる。
【００２７】
第１のコンタクトホールを作製する際、ＴＦＴにはチャネル保護膜があるため、ｉ型半
導体層のエッチングが阻害され、第１のコンタクトホールにおける半導体層だけを選択的
にエッチングすることができる。
【００２８】
本発明は、第１の導電膜により形成されるゲート電極と、前記第１の導電膜上の第１の
絶縁層で形成されるゲート絶縁膜と、前記第１の絶縁層上に、前記ゲート電極と重なる第
１の半導体層と、前記第１の半導体層上に配置され、かつ、前記ゲート電極に重なる第２
の絶縁層で形成されるチャネル保護膜と、前記第１の半導体層と重なり、一端がチャネル
保護膜上に延び、ソース領域及びドレイン領域に分離された、一導電性を付与する不純物
元素を有する第２の半導体層と、前記第２の半導体層上の第２の導電膜により形成され、
前記ソース領域及びドレイン領域に対応して形成されたソース電極及びドレイン電極と、
を含む薄膜トランジスタと、前記第２の導電膜上に形成された第３の絶縁層と、前記第３
の絶縁層上の第３の導電膜により形成され、前記第３の絶縁層に形成されたコンタクトホ
ールを介して前記ソース電極またはドレイン電極の一方と電気的に接続する画素電極と、
前記第１の絶縁層上の、前記第１の半導体層、前記第２の半導体層及び前記第２の導電膜
の積層体で形成される容量配線と、前記容量配線上の前記第３の絶縁層と、前記画素電極
の重畳領域に形成される保持容量とを有する表示装置に関する。
【００２９】
また本発明は、第１の導電膜により形成されるゲート電極と、前記第１の導電膜上の第
１の絶縁層で形成されるゲート絶縁膜と、前記第１の絶縁層上に、前記ゲート電極と重な
る第１の半導体層と、前記第１の半導体層上に配置され、かつ、前記ゲート電極に重なる
第２の絶縁層で形成されるチャネル保護膜と、前記第１の半導体層と重なり、一端がチャ
ネル保護膜上に延び、ソース領域及びドレイン領域に分離された、一導電性を付与する不
純物元素を有する第２の半導体層と、前記第２の半導体層上の第２の導電膜により形成さ
れ、前記ソース領域及びドレイン領域に対応して形成されたソース電極及びドレイン電極
と、を含む薄膜トランジスタと、前記第２の導電膜上に形成された第３の絶縁層と、前記
第３の絶縁層上の第３の導電膜により形成され、前記第３の絶縁層に形成されたコンタク
トホールを介して前記ソース電極またはドレイン電極の一方と電気的に接続する画素電極
と、前記第１の絶縁層上の、前記第１の半導体層、前記第２の半導体層及び前記第２の導
電膜の積層体で形成される容量配線と、前記容量配線上の前記第３の絶縁層と、前記画素
電極の重畳領域に形成される保持容量と、前記第１の導電膜により形成される配線と、前
記配線上の前記第３の導電膜により形成され、前記ソース電極またはドレイン電極の他方
の上面と側面に接する電極とを有する接続領域を有する表示装置に関する。
【００３０】
本発明において、前記第３の導電膜は、透光性導電膜である。
【００３１】
また本発明は、基板上に第１の導電膜を成膜し、前記第１の導電膜上に、第１のレジス
トマスクを形成し、前記第１のレジストマスクを用いて、前記第１の導電膜をエッチング
して、ゲート配線及びソース配線を形成し、前記ゲート配線及びソース配線上に、ゲート
絶縁膜となる第１の絶縁膜、ｉ型半導体層、第２の絶縁膜を成膜し、前記第２の絶縁膜上
、第２のレジストマスクを形成し、前記第２のレジストマスクを用いて、前記第２の絶縁
膜をエッチングして、チャネル保護膜を形成し、前記ｉ型半導体層及びチャネル保護膜上
に、一導電性を付与する不純物元素を含む導電型半導体層、第２の導電膜を成膜し、前記
第２の導電膜上に、第３のレジストマスクを形成し、前記第２の導電膜、前記導電型半導
体層、前記ｉ型半導体層をエッチングして、前記チャネル保護膜を露出させ、前記第３の
レジストマスクを用いた前記第２の導電膜のエッチングにより、ソース電極及びドレイン
電極、並びに、容量配線の配線が形成され、前記第３のレジストマスクを用いた前記導電
型半導体層のエッチングにより、ソース領域及びドレイン領域、並びに、前記容量配線の
導電型半導体層が形成され、前記第３のレジストマスクを用いた前記ｉ型半導体層のエッ
チングにより、チャネル形成領域を含むｉ型半導体層、並びに、容量配線のｉ型半導体層
が形成され、前記第３のレジストマスクを用いた、前記第２の導電膜、前記導電型半導体
層、前記ｉ型半導体層のエッチングにより、前記ソース配線及び前記ゲート絶縁膜上に、
第１のコンタクトホールを形成し、前記ソース電極及びドレイン電極、前記チャネル保護
膜、前記容量配線の配線を覆って、保護膜を形成し、前記保護膜上に第４のレジストマス
クを形成し、前記第４のレジストマスクを用いて、前記保護膜及び前記ゲート絶縁膜をエ
ッチングし、前記第４のレジストマスクを用いた前記保護膜のエッチングにより、前記第
１のコンタクトホールより径の大きい第２のコンタクトホールを形成し、かつ、前記ゲー
ト絶縁膜のエッチングにより、前記第１のコンタクトホール中のゲート絶縁膜が除去され
、前記ソース配線が露出し、前記ゲート絶縁膜が除去された第１のコンタクトホール及び
第２のコンタクトホールにより、前記保護膜、前記ソース電極、前記ソース領域、前記ｉ
型半導体層、前記ゲート絶縁膜中に、階段状コンタクトホールが形成され、前記第４のレ
ジストマスクを用いた前記保護膜のエッチングにより、前記保護膜中に、前記ドレイン電
極に達する第３のコンタクトホールが形成され、前記保護膜、前記階段状コンタクトホー
ル、前記第３のコンタクトホールを覆って、第３の導電膜を成膜し、前記第３の導電膜上
に、第５のレジストマスクを形成し、前記第５のレジストマスクを用いて、前記第３の導
電膜をエッチングし、前記第３のコンタクトホールを介して前記ドレイン電極に電気的に
接続され、前記容量配線上に延びる画素電極を形成し、前記第５のレジストマスクを用い
た前記第３の導電膜のエッチングにより、前記階段状コンタクトホール中に、前記ソース
配線及び前記ソース電極を電気的に接続する電極を形成することを特徴とする表示装置の
作製方法に関するものである。
【００３２】
本発明において、前記第３の導電膜は、透光性導電膜である。
【００３３】
なお、半導体装置とは、半導体特性を利用することで機能する薄膜トランジスタ等の素
子、及びそのような素子を有する装置全般を指し、例えば、薄膜トランジスタを用いた液
晶表示装置や、薄膜トランジスタを用いた電子機器をその範疇に含む。
【発明の効果】
【００３４】
本発明により、フォトマスクの数を増やすことなく、保持容量の容量が大きく、また開
口率の高い画素部を得ることが可能となる。このため、作製コスト及び作製時間が少なく
、信頼性の高い表示装置及びそのような表示装置を有する電子機器を得ることが可能とな
る。
【図面の簡単な説明】
【００３５】
【図１】本発明の画素部の作製工程を説明する断面図。
【図２】本発明の画素部の作製工程を説明する断面図。
【図３】本発明の画素部の作製工程を説明する断面図。
【図４】本発明の画素部の作製工程を説明する断面図。
【図５】本発明の画素部の上面図。
【図６】従来の画素部の上面図。
【図７】従来の画素部の作製工程を説明する断面図。
【図８】従来の画素部の作製工程を説明する断面図。
【図９】従来の画素部の作製工程を説明する断面図。
【図１０】本発明の液晶表示装置の作製工程を説明する断面図。
【図１１】本発明の液晶表示装置の作製工程を説明する上面図。
【図１２】本発明の液晶表示装置の作製工程を説明する上面図。
【図１３】本発明が適用される電子機器の例を示す図。
【図１４】本発明が適用される電子機器の例を示す図。
【図１５】本発明が適用される電子機器の例を示す図。
【図１６】本発明が適用される電子機器の例を示す図。
【図１７】本発明が適用される電子機器の例を示す図。
【図１８】本発明が適用される電子機器の例を示す図。
【図１９】本発明が適用される電子機器の例を示す図。
【図２０】本発明の画素部の作製工程を説明する断面図。
【図２１】本発明の画素部の作製工程を説明する上面図。
【図２２】本発明の画素部の作製工程を説明する上面図。
【図２３】本発明の画素部の作製工程を説明する上面図。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態について図面を参照して説明する。ただし本発明は多くの異
なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく
その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、
本実施の形態の記載内容に限定して解釈されるものではない。
【００３７】
なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部
分には同一の符号を付し、その繰り返しの説明は省略する。
【００３８】
［実施の形態１］
本実施の形態では、本発明のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを有する
画素部の作製方法について、図１（Ａ）〜図１（Ｄ）、図２（Ａ）〜図２（Ｃ）、図３（
Ａ）〜図３（Ｃ）、図４、図５、図２０、図２１、図２２、図２３を用いてを説明する。
【００３９】
本実施の形態により作製される画素部の上面図が図５であり、図５に示すＡ−Ａ’の断
面図が図４である。図４及び図５において、ＴＦＴ領域１４１、容量領域１４２、中継領
域１４３が基板１０１上に形成される。図４に至るまでの作製工程を図１（Ａ）〜図１（
Ｄ）、図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｃ）、図２０、図２１、図２２、図
２３を用いて以下に説明する。
【００４０】
まず基板１０１上に、第１の導電膜１６１を形成し、さらにゲート配線１０２及びソー
ス配線１０３を形成するためのレジストマスク１６２を形成する（図１（Ａ）参照）。
【００４１】
上述のように、レジストマスク１６２を形成するためには、フォトマスクが１枚必要と
なる。レジストマスク１６２を形成するためのフォトマスクを第１のフォトマスクとする
。
【００４２】
基板１０１は透光性を有する絶縁性基板を用い、例えば基板１０１として、コーニング
社の♯７０５９や♯１７３７、ＥＡＧＬＥ２０００などに代表されるバリウムホウケイ酸
ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの透光性のガラス基
板を用いることができる。その他に透光性を有する石英基板などを使用しても良い。
【００４３】
第１の導電膜１６１は、アルミニウム（Ａｌ）、などの低抵抗導電性材料で形成するこ
とが望ましいが、アルミニウム単体では耐熱性が劣り、また腐食しやすい等の問題がある
ことから耐熱性導電性材料と組み合わせて積層膜を形成することが望ましい。
【００４４】
耐熱性導電性材料としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）
、タングステン（Ｗ）、クロム（Ｃｒ）から選ばれた元素、または前記元素を成分とする
合金膜、または前記元素を成分とする窒化物で形成する。或いは、このような耐熱性導電
性材料をのみを組み合わせて用いても良い。
【００４５】
またアルミニウムは純アルミニウムの他に、０．０１〜５ａｔｏｍｉｃ％のスカンジウ
ム（Ｓｃ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジ
ム（Ｎｄ）、モリブデン（Ｍｏ）等を含有するアルミニウムを使用してもよい。アルミニ
ウムよりも質量の重い原子を添加することで、熱処理時のアルミニウム原子の移動を制限
しヒロックを発生するのを防ぐ効果がある。
【００４６】
上記のアルミニウムと耐熱性導電性材料との組合せの例として、クロム（Ｃｒ）及びア
ルミニウム（Ａｌ）の積層膜、クロム（Ｃｒ）及びネオジムを含有するアルミニウム（Ａ
ｌ−Ｎｄ）との積層膜、チタン（Ｔｉ）、アルミニウム（Ａｌ）及びチタン（Ｔｉ）の積
層膜、チタン（Ｔｉ）、ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）及びチタン（Ｔ
ｉ）の積層膜、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の積
層膜、モリブデン（Ｍｏ）、ネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）及びモリブ
デン（Ｍｏ）の積層膜、モリブデン（Ｍｏ）及びアルミニウム（Ａｌ）の積層膜、モリブ
デン（Ｍｏ）及びネオジムを含有するアルミニウム（Ａｌ−Ｎｄ）の積層膜などを用いる
ことができる。
【００４７】
次いでレジストマスク１６２をマスクとして、第１の導電膜１６１をエッチングし、ゲ
ート配線１０２及びソース配線１０３を形成し、レジストマスク１６２を除去する（図１
（Ｂ）参照）。
【００４８】
図１（Ｂ）は、上面図である図２１のＡ−Ａ’の断面を示している。
【００４９】
次いで、基板１０１、ゲート配線１０２、ソース配線１０３上に、第１の絶縁膜である
ゲート絶縁膜１０４、ｉ型半導体層１０５、第２の絶縁膜１０６を、大気に触れないよう
に真空状態を保ったまま、連続してＣＶＤ法にて成膜する。
【００５０】
ここで、ｉ型半導体層とは、真性半導体層ともいい、半導体層に含まれる一導電性を付
与する不純物元素、すなわちｐ型もしくはｎ型を付与する不純物元素が１×１０２０ｃｍ
−３以下の濃度であり、酸素及び窒素が９×１０１９ｃｍ−３以下の濃度であり、暗伝導
度に対して光伝導度が１００倍以上である半導体を指す。この真性半導体には、周期表第
１３族若しくは第１５族の不純物元素が含まれるものを含む。すなわち、微結晶半導体層
は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導
性を示すので、ｉ型微結晶半導体層においては、ｐ型を付与する不純物元素を成膜と同時
に、或いは成膜後に、意図的若しくは非意図的に添加することがあるためである。
【００５１】
本実施の形態では、ｉ型半導体層１０５として、ノンドープアモルファスシリコン（ノ
ンドープ非晶質珪素）膜を用いるが、半導体層としてシリコン（珪素）膜に限定されるも
のではなく、ゲルマニウム膜、シリコンゲルマニウム膜等を用いてもよい。
【００５２】
またゲート絶縁膜１０４及び第２の絶縁膜１０６は、酸化珪素膜、窒化珪素膜、酸素を
含む窒化珪素膜、窒素を含む酸化膜のいずれか１つあるいは２つ以上の積層膜を成膜すれ
ばよい。本実施の形態では、ゲート絶縁膜１０４及び第２の絶縁膜１０６として窒化珪素
膜を成膜する。
【００５３】
次いで第２の絶縁膜１０６上にレジストマスク１０９を形成し（図１（Ｃ）参照）、レ
ジストマスク１０９をマスクとしてエッチングし、チャネル保護膜１０８を形成する（図
１（Ｄ）参照）。またこのエッチング工程において、ハーフトーンマスクやリフローを用
いて、ｉ型半導体層１０５をエッチングして島状半導体層を形成してもよい。
【００５４】
図１（Ｄ）は、上面図である図２２のＡ−Ａ’の断面を示している。
【００５５】
レジストマスク１０９を形成する際には、第２のフォトマスクが用いられる。
【００５６】
また、エッチング方法によっては、チャネル保護膜１０８やレジストマスク１０９をマ
スクとして、ｉ型半導体層１０５をエッチングし、第２の絶縁膜１０６から形成されるチ
ャネル保護膜１０８よりも緩やかなテーパー形状を持つ、島状半導体層形成することもで
きる。
【００５７】
ただしｉ型半導体層１０５から島状半導体層を形成する場合には、島状半導体層上に成
膜される、一導電性を付与する不純物元素を有する半導体層（以下「導電型半導体層」と
いう）と接続が可能な上面を有する必要がある。
【００５８】
ｉ型半導体層１０５、チャネル保護膜１０８を覆って、導電型半導体層１１１、第２の
導電膜１１２を成膜する。導電型半導体層１１１に含まれる、一導電性を付与する不純物
元素は、ｎ型を付与する不純物元素であればリン（Ｐ）またはヒ素（Ａｓ）を用いればよ
く、ｐ型であればホウ素（Ｂ）を用いればよい。本実施の形態では、ｎ型のチャネルスト
ッパ型逆スタガ型ＴＦＴを形成するため、リンを含む非晶質珪素膜を導電型半導体層１１
１として成膜する。また第２の導電膜１１２は、第１の導電膜１６１と同様の材料を用い
て成膜すればよい。
【００５９】
次いで、第２の導電膜１１２上にレジストマスク１２５を形成し、レジストマスク１２
５をマスクとして、ｉ型半導体層１０５、導電型半導体層１１１、第２の導電膜１１２を
エッチングする（図２（Ａ）参照）。ｉ型半導体層１０５及び導電型半導体層１１１のエ
ッチングはドライエッチングにより行うが、第２の導電膜１１２はウエットエッチングで
もドライエッチングでもよい。エッチング終了後、レジストマスク１２５を除去する（図
２（Ｂ）参照）。
【００６０】
レジストマスク１２５が形成されるためには、第３のフォトマスクが必要である。
【００６１】
ＴＦＴ領域１４１において、ｉ型半導体層１０５中のチャネル形成領域となる領域にお
いては、チャネル保護膜１０８がエッチングストッパとして働き、導電型半導体層１１１
及び第２の導電膜１１２のみがエッチングされ、ｉ型半導体層１０５はエッチングされな
い。エッチングされた導電型半導体層１１１及び第２の導電膜１１２はそれぞれ、ソース
領域１１８とドレイン領域１１７、並びに、ソース電極１２２とドレイン電極１２１に分
断される。
【００６２】
なお本実施の形態では、ソース領域１１８とドレイン領域１１７、ソース電極１２２と
ドレイン電極１２１、さらにソース配線１０３と、ソースとドレインを説明をわかりやす
くするために区別しているが、電流の向きによってはソースとドレインが反転することも
ある。
【００６３】
中継領域１４３ではチャネル保護膜がないため、ｉ型半導体層１０５及び導電型半導体
層１１１がエッチングされ、ｉ型半導体層１０５及び導電型半導体層１１１中に、第１の
コンタクトホール１７１が形成される。
【００６４】
また、容量領域１４２には、本エッチング工程により、第２の導電膜からなる配線１２
３、導電型半導体層１１６、ｉ型半導体層１１４の積層体からなる容量配線が形成される
。
【００６５】
図２（Ｂ）は、上面図である図２３のＡ−Ａ’の断面を示している。
【００６６】
次いで第３の絶縁膜による保護膜１２７を全面に成膜する（図２（Ｃ）参照）。保護膜
１２７は、ゲート絶縁膜１０４や第２の絶縁膜１０６と同様の材料で形成すればよく、本
実施の形態では窒化珪素膜を用いる。
【００６７】
保護膜１２７を形成後、レジストマスク１２８を形成し、レジストマスク１２８をマス
クとして保護膜１２７をエッチングする。本実施の形態では、保護膜１２７のエッチング
はドライエッチングにより行う（図３（Ａ）参照）。
【００６８】
レジストマスク１２８を形成する際には、第４のフォトマスクが用いられる。
【００６９】
ＴＦＴ領域１４１においては、後の工程で形成する画素電極１３１と、ＴＦＴのドレイ
ン電極１２１とを接続するための第３のコンタクトホール１７３を形成する。第３のコン
タクトホール１７３形成のための保護膜１２７のエッチングの際には、第２の導電膜によ
り形成されたドレイン電極１２１がエッチングストッパとして働く。
【００７０】
一方、中継領域１４３には、保護膜１２７とゲート絶縁膜１０４がエッチングされ、ソ
ース配線１０３が露出する。また、このエッチングにより、ｉ型半導体層１０５及び導電
型半導体層１１１がエッチングされて形成された第１のコンタクトホール１７１よりも広
く、第１のコンタクトホール１７１を完全に覆う第２のコンタクトホール１７２を形成す
る。
【００７１】
第１のコンタクトホール１７１と第２のコンタクトホール１７２が重ならない領域では
、第２の導電膜により形成されたソース電極１２２が存在するため、ドライエッチングは
ソース電極１２２、特にソース電極１２２の上面で止まる。すなわちソース電極１２２が
エッチングストッパとして機能する。
【００７２】
また、第１のコンタクトホール１７１と第２のコンタクトホール１７２が重なる領域は
、保護膜１２７の下のゲート絶縁膜１０４もエッチングされ、第１の導電膜で形成された
ソース配線１０３が露出する。
【００７３】
このエッチング工程によって、中継領域１４３に階段状のコンタクトホールが形成され
る。上述のように第１のコンタクトホール１７１と第２のコンタクトホール１７２が重な
らない領域ではソース電極１２２の上面と側面が露出する。ソース電極１２２が露出した
領域が、後の工程で形成される透光性導電膜からなる接続電極１３２との接続領域となる
ため、接触抵抗を考慮した幅となるように設計する必要がある。即ち、露出面積が大きけ
れば接触抵抗は下がる。一方、露出面積が小さければ、接触抵抗も増加する。このため、
適宜設計する必要がある。
【００７４】
容量領域１４２においては、保護膜１２７が容量を形成する誘電体膜となるため、エッ
チングを行わずにそのまま残存させる。
【００７５】
次いでレジストマスク１２８を除去し、透光性導電膜１２９を成膜する（図３（Ｂ）参
照）。透光性導電膜１２９として、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉ
ｄｅ：略称ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化インジウム酸化亜鉛（Ｉ
ｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：略称ＩＺＯ）、酸化亜鉛等の等の金属酸化物や半導
体酸化物が用いられる。本実施の形態では、インジウム錫酸化物を透光性導電膜１２９と
して用いる。
【００７６】
透光性導電膜１２９上にレジストマスク１３４を形成し、レジストマスク１３４をマス
クとして、透光性導電膜１２９をエッチングし、画素電極１３１及び接続電極１３２を形
成する（図３（Ｃ）参照）。
【００７７】
レジストマスク１３４を形成するには、第５のフォトマスクが必要である。
【００７８】
ＴＦＴ領域１４１では、保護膜１２７に形成されたコンタクトホールを介して、ドレイ
ン電極１２１と画素電極１３１が電気的に接続される。
【００７９】
画素電極１３１は容量領域１４２まで延び、画素電極１３１が保護膜１２７を挟んで配
線１２３と重なる領域に保持容量が形成される。
【００８０】
一方中継領域１４３においては、前述した階段状のコンタクトホール上に、第２のコン
タクトホール１７２を完全に覆う広さを持ち、透光性導電膜１２９により形成された接続
電極１３２が形成されるので、接続電極１３２、ソース配線１０３、ソース電極１２２は
電気的に接続される。接続電極１３２とソース電極１２２は、露出していた表面および側
面とで接続するため、確実な接触を行うことができる。
【００８１】
次いでレジストマスク１３４を除去し、本実施の形態の画素部が完成する（図４参照）
。
【００８２】
５枚のフォトマスクを使用して、チャネルストッパ型の逆スタガ型ＴＦＴを含むＴＦＴ
領域１４１、容量領域１４２、中継領域１４３完成させることができる。そして、これら
を個々の画素に対応してマトリクス状に配置して画像表示部を構成する。これにより能動
素子であるＴＦＴを用いたアクティブマトリクス型の表示装置を作製するための一方の基
板とすることができる。本明細書では便宜上、このような基板をＴＦＴ基板と呼ぶ。
【００８３】
また図２０に示すように、ｉ型半導体層１１３を、微結晶半導体層（「セミアモルファ
ス半導体層」ともいう）１１３ａと非晶質半導体層１１３ｂの積層膜としてもよい。
【００８４】
なおセミアモルファス半導体（本明細書では「Ｓｅｍｉ−ａｍｏｒｐｈｏｕｓ Ｓｍｉ
ｃｏｎｄｕｃｔｏｒ（ＳＡＳ）」ともいう）層とは、非晶質半導体と結晶構造を有する半
導体（単結晶、多結晶を含む）層の中間的な構造の半導体を含む層である。このセミアモ
ルファス半導体層は、自由エネルギー的に安定な第３の状態を有する半導体層であって、
短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍと
して非単結晶半導体膜中に分散させて存在せしめることが可能である。なお微結晶半導体
層（マイクロクリスタル半導体膜）もセミアモルファス半導体層に含まれる。
【００８５】
セミアモルファス半導体層の１つの例として、セミアモルファス珪素層が挙げられる。
セミアモルファス珪素層は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシ
フトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０
）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化させるた
めに水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書で
は便宜上、このような珪素層をセミアモルファス珪素層と呼ぶ。さらに、ヘリウム、アル
ゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させること
で安定性が増し良好なセミアモルファス半導体層が得られる。
【００８６】
またセミアモルファス珪素層は珪素（シリコン）を含む気体をグロー放電分解すること
により得ることができる。代表的な珪素（シリコン）を含む気体としては、ＳｉＨ４であ
り、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４など
を用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンか
ら選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素（シリコン）を含む
気体を希釈して用いることで、セミアモルファス珪素層の形成を容易なものとすることが
できる。希釈率は２倍〜１０００倍の範囲で珪素（シリコン）を含む気体を希釈すること
が好ましい。またさらに、珪素（シリコン）を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭
化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネ
ルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【００８７】
チャネル形成領域が微結晶半導体層１１３ａと非晶質半導体層１１３ｂの積層で形成さ
れていると、オン状態の際に、キャリアが微結晶半導体層１１３ａを流れるので、オン電
流が高くなり、ＴＦＴの移動度が高くなるという利点がある。
【００８８】
一方オフ状態の際には、リーク電流が微結晶半導体層を流れてしまうと、リーク電流が
高くなってしまう恐れがある。しかしながら、チャネル形成領域が微結晶半導体層１１３
ａと非晶質半導体層１１３ｂの積層では、リーク電流は非晶質半導体層１１３ｂを通るの
で、リーク電流を抑制することができる。
【００８９】
本実施の形態で形成された画素部と従来の画素部の比較を、それぞれ図４及び図５、並
びに、図７及び図６を用いて以下に説明する。
【００９０】
保持容量は、面積に比例し、誘電体膜の膜厚に反比例する。そこで例えば、ゲート絶縁
膜１０４及びゲート絶縁膜１１０４、並びに、保護膜１２７及び保護膜１１２７が、全て
膜厚３００ｎｍの窒化珪素膜で形成されているとする。本発明の保持容量の誘電体膜の膜
厚は、保護膜１２７の膜厚３００ｎｍであるのに対して、従来の保持容量の誘電体膜の膜
厚は、ゲート絶縁膜１１０４及び保護膜１１２７の膜厚を合計した厚さである６００ｎｍ
となる。
【００９１】
従って、本発明の保持容量は、従来の保持容量の２倍の容量を持つことができるという
ことになる。
【００９２】
さらに、本発明の保持容量と従来の保持容量の容量が同じ場合には、本発明の保持容量
では、従来の保持容量よりも面積が半分ですむということとなる。すると、遮光材料で形
成される配線１２３の面積は、容量配線１１５１の半分の面積でよいことになり、従来の
画素部よりも開口率を高くすることができる。
【００９３】
以上から、本発明のチャネルストッパ型の逆スタガ型ＴＦＴ及びそれを有する画素部は
、フォトマスクの数を増やすことなく、保持容量の容量が大きく、かつ、開口率の高い画
素部を作製することができる。
【００９４】
また本発明では、ｉ型半導体層１０５の膜厚を薄くすることができるので、ＣＶＤ法に
よる成膜時間の短縮化や、光照射時のリーク電流の発生の低減が可能となる。
【００９５】
本発明の逆スタガ型ＴＦＴはチャネルストッパ型であるので、チャネル保護膜１０８に
より、ｉ型半導体層１１３中のチャネル形成領域は、大気に露出することがない。
【００９６】
また中継領域１４３において、階段状のコンタクトホールを介して、ソース配線１０３
、ソース電極１２２、接続電極１３２が電気的に接続されている。一方、一般的に２つの
異なる層からなる配線を他の配線で接続する場合、橋渡しのためにコンタクトホールは２
つ必要となる。本発明の階段状のコンタクトホールは、橋渡しのために形成される２つの
コンタクトホールの１つと比べ、若干サイズが大きくなる可能性はあるが、コンタクトホ
ールを２つを併せた面積に比べれば十分小さい。このため開口率向上に有利である。さら
にコンタクトホール数が減ることは、不良発生率の低下を意味する。
【００９７】
［実施の形態２］
本実施の形態では、実施の形態１で作製したＴＦＴ基板を用いて、液晶表示装置を完成
させるまでの作製工程を、図１０、図１１（Ａ）〜図１１（Ｄ）、図１２、を用いて以下
に説明する。
【００９８】
ＴＦＴ基板上の保護膜１２７及び画素電極１３１を覆うように、配向膜２０８を形成す
る。なお、配向膜２０８は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いれ
ばよい。その後、配向膜２０８の表面にラビング処理を行う。
【００９９】
そして、対向基板２１１には、着色層２１２、遮光層（ブラックマトリクス）２１３、
及びオーバーコート層２１４からなるカラーフィルタを設け、さらに透光性導電膜を用い
て形成された対向電極２１５と、その上に配向膜２１６を形成する（図１０参照）。対向
電極２１５が透光性導電膜を用いて形成されることにより、本実施の形態の液晶表示装置
は透過型液晶表示装置となる。なお対向電極２１５を反射電極で形成すると、本実施の形
態の液晶表示装置は反射型液晶表示装置となる。
【０１００】
そして、シール材２２１をディスペンサにより画素部２３１と重なる領域を囲むように
描画する。ここでは液晶２１８を滴下するため、シール材２２１を画素部２３１を囲むよ
うに描画する例を示すが、シール材で画素部２３１を囲みかつ開口部を有するように設け
、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上
げ式）を用いてもよい（図１１（Ａ）参照）。
【０１０１】
次いで、気泡が入らないように減圧下で液晶２１８の滴下を行い（図１１（Ｂ）参照）
、基板１０１及び対向基板２１１を貼り合わせる（図１１（Ｃ）参照）。シール材２２１
に囲まれた領域内に液晶２１８を１回若しくは複数回滴下する。
【０１０２】
液晶２１８の配向モードとしては、液晶分子の配列が光の入射から射出に向かって９０
°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製す
る場合には、基板のラビング方向が直交するように貼り合わせる。
【０１０３】
なお、一対の基板間隔は、球状のスペーサを散布することや、樹脂からなる柱状のスペ
ーサを形成することや、シール材２２１にフィラーを含ませることによって維持すればよ
い。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少な
くとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化
珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴と
している。
【０１０４】
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１
面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を
省略することもできる（図１１（Ｄ）参照）。
【０１０５】
そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒ
ｉｎｔｅｄ Ｃｉｒｃｕｉｔ）２２２を貼りつける（図１２参照）。以上の工程で液晶表
示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型液晶表示装置
とする場合、偏光板は、ＴＦＴ基板と対向基板の両方に貼り付ける。以上により本実施の
形態の液晶表示装置が作製される。
【０１０６】
［実施の形態３］
本発明が適用される電子機器として、テレビ、ビデオカメラ、デジタルカメラ、ゴーグ
ル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）
、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型
ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａ
ｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示し
うるディスプレイを備えた装置）などが挙げられる。
【０１０７】
それらの電子機器の具体例を、図１３、図１４、図１５（Ａ）〜図１５（Ｂ）、図１６
（Ａ）〜図１６（Ｂ）、図１７、図１８（Ａ）〜図１８（Ｅ）、図１９（Ａ）〜図１９（
Ｂ）に示す。
【０１０８】
図１３は液晶表示パネル２００１と、回路基板２０１１を組み合わせた液晶モジュール
を示している。回路基板２０１１には、コントロール回路２０１２や信号分割回路２０１
３などが形成されており、接続配線２０１４によって本発明を用いて形成された液晶表示
パネル２００１と電気的に接続されている。
【０１０９】
この液晶表示パネル２００１には、複数の画素が設けられた画素部２００２と、走査線
駆動回路２００３、選択された画素にビデオ信号を供給する信号線駆動回路２００４を備
えている。画素部２００２は、実施の形態２に基づいて作製すればよく、走査線駆動回路
２００３及び信号線駆動回路２００４は、チップで形成し、ＦＰＣ等を用いて、画素部２
００２、並びに、走査線駆動回路２００３及び信号線駆動回路２００４を接続すればよい
。
【０１１０】
図１３に示す液晶モジュールにより液晶テレビ受像器を完成させることができる。図１
４は、液晶テレビ受像機の主要な構成を示すブロック図である。チューナ２１０１は映像
信号と音声信号を受信する。映像信号は、映像信号増幅回路２１０２と、そこから出力さ
れる信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路２１０３と、
その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路２０１２によ
り処理される。コントロール回路２０１２は、走査線側と信号線側にそれぞれ信号が出力
する。デジタル駆動する場合には、信号線側に信号分割回路２０１３を設け、入力デジタ
ル信号をｍ個に分割して供給する構成としても良い。
【０１１１】
チューナ２１０１で受信した信号のうち、音声信号は音声信号増幅回路２１０５に送ら
れ、その出力は音声信号処理回路２１０６を経てスピーカ２１０７に供給される。制御回
路２１０８は受信局（受信周波数）や音量の制御情報を入力部２１０９から受け、チュー
ナ２１０１や音声信号処理回路２１０６に信号を送出する。
【０１１２】
図１５（Ａ）に示すように、液晶モジュールを筐体２２０１に組みこんで、テレビ受像
機を完成させることができる。液晶モジュールにより、表示画面２２０２が形成される。
また、スピーカ２２０３、操作スイッチ２２０４などが適宜備えられている。
【０１１３】
また図１５（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を
示す。筐体２２１２にはバッテリ及び信号受信器が内蔵されており、そのバッテリーで表
示部２２１３やスピーカ部２２１７を駆動させる。バッテリは充電器２２１０で繰り返し
充電が可能となっている。また、充電器２２１０は映像信号を送受信することが可能で、
その映像信号をディスプレイの信号受信器に送信することでができる。筐体２２１２は操
作キー２２１６によって制御する。また、図１５（Ｂ）に示す装置は、操作キー２２１６
を操作することによって、筐体２２１２から充電器２２１０に信号を送ることも可能であ
るため映像音声双方向通信装置とも言える。また、操作キー２２１６を操作することによ
って、筐体２２１２から充電器２２１０に信号を送り、さらに充電器２２１０が送信でき
る信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり
、汎用遠隔制御装置とも言える。本発明は表示部２２１３に適用することができる。
【０１１４】
本発明を図１３、図１４、図１５（Ａ）〜図１５（Ｂ）に示すテレビ受像器使用するこ
とにより、品質のよい表示装置を備えたテレビ受像器を得ることが可能となる。
【０１１５】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
【０１１６】
図１６（Ａ）は本発明を用いて形成された液晶表示パネル２３０１とプリント配線基板
２３０２を組み合わせたモジュールを示している。液晶表示パネル２３０１は、複数の画
素が設けられた画素部２３０３と、第１の走査線駆動回路２３０４、第２の走査線駆動回
路２３０５と、選択された画素にビデオ信号を供給する信号線駆動回路２３０６を備えて
いる。
【０１１７】
プリント配線基板２３０２には、コントローラ２３０７、中央処理装置（ＣＰＵ）２３
０８、メモリ２３０９、電源回路２３１０、音声処理回路２３１１及び送受信回路２３１
２などが備えられている。プリント配線基板２３０２と液晶表示パネル２３０１は、フレ
キシブル・プリント・サーキット（ＦＰＣ）２３１３により接続されている。プリント配
線基板２３０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがの
ったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントロ
ーラ２３０７、音声処理回路２３１１、メモリ２３０９、ＣＰＵ２３０８、電源回路２３
１０などは、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式を用いて液晶表示パネル２３０
１に実装することもできる。ＣＯＧ方式により、プリント配線基板２３０２の規模を縮小
することができる。
【０１１８】
プリント配線基板２３０２に備えられたインターフェース２３１４を介して、各種制御
信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ
用ポート２３１５が、プリント配線基板２３０２に設けられている。
【０１１９】
図１６（Ｂ）は、図１６（Ａ）に示したモジュールのブロック図を示す。このモジュー
ルは、メモリ２３０９としてＶＲＡＭ２３１６、ＤＲＡＭ２３１７、フラッシュメモリ２
３１８などが含まれている。ＶＲＡＭ２３１６にはパネルに表示する画像のデータが、Ｄ
ＲＡＭ２３１７には画像データまたは音声データが、フラッシュメモリには各種プログラ
ムが記憶されている。
【０１２０】
電源回路２３１０は、液晶表示パネル２３０１、コントローラ２３０７、ＣＰＵ２３０
８、音声処理回路２３１１、メモリ２３０９、送受信回路２３１２を動作させる電力を供
給する。またパネルの仕様によっては、電源回路２３１０に電流源が備えられている場合
もある。
【０１２１】
ＣＰＵ２３０８は、制御信号生成回路２３２０、デコーダ２３２１、レジスタ２３２２
、演算回路２３２３、ＲＡＭ２３２４、ＣＰＵ２３０８用のインターフェース２３１９な
どを有している。インターフェース２３１９を介してＣＰＵ２３０８に入力された各種信
号は、一旦レジスタ２３２２に保持された後、演算回路２３２３、デコーダ２３２１など
に入力される。演算回路２３２３では、入力された信号に基づき演算を行ない、各種命令
を送る場所を指定する。一方デコーダ２３２１に入力された信号はデコードされ、制御信
号生成回路２３２０に入力される。制御信号生成回路２３２０は入力された信号に基づき
、各種命令を含む信号を生成し、演算回路２３２３において指定された場所、具体的には
メモリ２３０９、送受信回路２３１２、音声処理回路２３１１、コントローラ２３０７な
どに送る。
【０１２２】
メモリ２３０９、送受信回路２３１２、音声処理回路２３１１、コントローラ２３０７
は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０１２３】
入力手段２３２５から入力された信号は、インターフェース２３１４を介してプリント
配線基板２３０２に実装されたＣＰＵ２３０８に送られる。制御信号生成回路２３２０は
、ポインティングデバイスやキーボードなどの入力手段２３２５から送られてきた信号に
従い、ＶＲＡＭ２３１６に格納してある画像データを所定のフォーマットに変換し、コン
トローラ２３０７に送付する。
【０１２４】
コントローラ２３０７は、パネルの仕様に合わせてＣＰＵ２３０８から送られてきた画
像データを含む信号にデータ処理を施し、液晶表示パネル２３０１に供給する。またコン
トローラ２３０７は、電源回路２３１０から入力された電源電圧やＣＰＵ２３０８から入
力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交
流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、液晶表示パネル２３０１に供
給する。
【０１２５】
送受信回路２３１２では、アンテナ２３２８において電波として送受信される信号が処
理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ
Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌ
ｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路２３１２において
送受信される信号のうち音声情報を含む信号が、ＣＰＵ２３０８からの命令に従って、音
声処理回路２３１１に送られる。
【０１２６】
ＣＰＵ２３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路２３
１１において音声信号に復調され、スピーカ２３２７に送られる。またマイク２３２６か
ら送られてきた音声信号は、音声処理回路２３１１において変調され、ＣＰＵ２３０８か
らの命令に従って、送受信回路２３１２に送られる。
【０１２７】
コントローラ２３０７、ＣＰＵ２３０８、電源回路２３１０、音声処理回路２３１１、
メモリ２３０９を、本実施の形態のパッケージとして実装することができる。本実施の形
態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌ
ｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、
バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０１２８】
図１７は、図１６（Ａ）〜図１６（Ｂ）に示すモジュールを含む携帯電話機の一態様を
示している。液晶表示パネル２３０１はハウジング２３３０に脱着自在に組み込まれる。
ハウジング２３３０は液晶表示パネル２３０１のサイズに合わせて、形状や寸法を適宜変
更することができる。液晶表示パネル２３０１を固定したハウジング２３３０はプリント
基板２３３１に嵌着されモジュールとして組み立てられる。
【０１２９】
液晶表示パネル２３０１はＦＰＣ２３１３を介してプリント基板２３３１に接続される
。プリント基板２３３１には、スピーカ２３３２、マイクロフォン２３３３、送受信回路
２３３４、ＣＰＵ及びコントローラなどを含む信号処理回路２３３５が形成されている。
このようなモジュールと、入力手段２３３６、バッテリ２３３７、アンテナ２３４０を組
み合わせ、筐体２３３９に収納する。液晶表示パネル２３０１の画素部は筐体２３３９に
形成された開口窓から視認できように配置する。
【０１３０】
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得
る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式と
した構成としても、上記した作用効果を奏することができる。
【０１３１】
本発明を図１６（Ａ）〜図１６（Ｂ）、図１７に示す携帯電話に使用することにより、
品質のよい表示装置を備えた携帯電話を得ることが可能となる。
【０１３２】
図１８（Ａ）は液晶ディスプレイであり、筐体２４０１、支持台２４０２、表示部２４
０３などによって構成されている。本発明は表示部２４０３に適用が可能である。
【０１３３】
本発明を使用することにより、品質のよい表示装置を備えた液晶ディスプレイを得るこ
とが可能となる。
【０１３４】
図１８（Ｂ）はコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、
キーボード２５０４、外部接続ポート２５０５、ポインティングデバイス２５０６等を含
む。本発明は表示部２５０３に適用することができる。
【０１３５】
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが
可能となる。
【０１３６】
図１８（Ｃ）は携帯可能なコンピュータであり、本体２６０１、表示部２６０２、スイ
ッチ２６０３、操作キー２６０４、赤外線ポート２６０５等を含む。本発明は表示部２６
０２に適用することができる。
【０１３７】
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが
可能となる。
【０１３８】
図１８（Ｄ）は携帯型のゲーム機であり、筐体２７０１、表示部２７０２、スピーカ部
２７０３、操作キー２７０４、記録媒体挿入部２７０５等を含む。本発明は表示部２７０
２に適用することができる。
【０１３９】
本発明を使用することにより、品質のよい表示装置を備えたゲーム機を得ることが可能
となる。
【０１４０】
図１８（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２８０１、筐体２８０２、表示部Ａ２８０３、表示部Ｂ２８０４、記録媒体
読込部２８０５、操作キー２８０６、スピーカ部２８０７等を含む。表示部Ａ２８０３は
主として画像情報を表示し、表示部Ｂ２８０４は主として文字情報を表示する。本発明は
表示部Ａ２８０３、表示部Ｂ２８０４及び制御用回路部等に適用することができる。なお
、記憶媒体とは、ＤＶＤ等であり、記録媒体を備えた画像再生装置には家庭用ゲーム機器
なども含まれる。
【０１４１】
本発明を使用することにより、品質のよい表示装置を備えた画像再生装置を得ることが
可能となる。
【０１４２】
図１９（Ａ）及び図１９（Ｂ）は、本発明の液晶表示装置をカメラ、例えばデジタルカ
メラに組み込んだ例を示す図である。図１９（Ａ）は、デジタルカメラの前面方向から見
た斜視図、図１９（Ｂ）は、後面方向から見た斜視図である。図１９（Ａ）において、デ
ジタルカメラには、リリースボタン２９０１、メインスイッチ２９０２、ファインダ窓２
９０３、フラッシュ２９０４、レンズ２９０５、鏡胴２９０６、筺体２９０７が備えられ
ている。
【０１４３】
また、図１９（Ｂ）において、ファインダ接眼窓２９１１、モニタ２９１２、操作ボタ
ン２９１３が備えられている。
【０１４４】
リリースボタン２９０１は、半分の位置まで押下されると、焦点調整機構および露出調
整機構が作動し、最下部まで押下されるとシャッターが開く。
【０１４５】
メインスイッチ２９０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦ
を切り替える。
【０１４６】
ファインダ窓２９０３は、デジタルカメラの前面のレンズ２９０５の上部に配置されて
おり、図１９（Ｂ）に示すファインダ接眼窓２９１１から撮影する範囲やピントの位置を
確認するための装置である。
【０１４７】
フラッシュ２９０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いとき
に、リリースボタン２９０１が押下されてシャッターが開くと同時に補助光を照射する。
【０１４８】
レンズ２９０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシン
グレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光
学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄ
ｅｖｉｃｅ）等の撮像素子が設けられている。
【０１４９】
鏡胴２９０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレ
ンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ２９
０５を手前に移動させる。また、携帯時は、レンズ２９０５を沈銅させてコンパクトにす
る。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影する
ことができる構造としているが、この構造に限定されるものではなく、筺体２９０７内で
の撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでも
よい。
【０１５０】
ファインダ接眼窓２９１１は、デジタルカメラの後面上部に設けられており、撮影する
範囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０１５１】
操作ボタン２９１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セ
ットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等に
より構成されている。
【０１５２】
本発明の液晶表示装置は、図１９（Ａ）及び図１９（Ｂ）に示すカメラのモニタ２９１
２に組み込むことができる。これにより品質のよい表示装置を備えたデジタルカメラを得
ることが可能となる。
【０１５３】
なお、本実施の形態に示した例はごく一例であり、これらの用途に限定するものではな
いことを付記する。
【符号の説明】
【０１５４】
１０１ 基板
１０２ ゲート配線
１０３ ソース配線
１０４ ゲート絶縁膜
１０５ ｉ型半導体層
１０６ 絶縁膜
１０８ チャネル保護膜
１０９ レジストマスク
１１１ 導電型半導体層
１１２ 導電膜
１１３ ｉ型半導体層
１１３ａ 微結晶半導体層
１１３ｂ 非晶質半導体層
１１４ ｉ型半導体層
１１６ 導電型半導体層
１１７ ドレイン領域
１１８ ソース領域
１２１ ドレイン電極
１２２ ソース電極
１２３ 配線
１２５ レジストマスク
１２７ 保護膜
１２８ レジストマスク
１２９ 透光性導電膜
１３１ 画素電極
１３２ 接続電極
１３４ レジストマスク
１４１ ＴＦＴ領域
１４２ 容量領域
１４３ 中継領域
１６１ 導電膜
１６２ レジストマスク
１７１ コンタクトホール
１７２ コンタクトホール
１７３ コンタクトホール
２０８ 配向膜
２１１ 対向基板
２１２ 着色層
２１３ 遮光層（ブラックマトリクス）
２１４ オーバーコート層
２１５ 対向電極
２１６ 配向膜
２１８ 液晶
２２１ シール材
２２２ ＦＰＣ
２３１ 画素部
１１０１ 基板
１１０２ ゲート配線
１１０４ ゲート絶縁膜
１１０５ 半導体層
１１０６ 絶縁膜
１１０８ チャネル保護膜
１１０９ レジストマスク
１１１１ 半導体層
１１１２ 導電膜
１１１３ ｉ型半導体層
１１１７ ドレイン領域
１１１８ ソース領域
１１２１ ドレイン電極
１１２２ ソース配線
１１２５ レジストマスク
１１２７ 保護膜
１１２８ レジストマスク
１１２９ 導電膜
１１３１ 画素電極
１１３４ レジストマスク
１１４１ ＴＦＴ領域
１１４２ 容量領域
１１４３ 配線領域
１１５１ 容量配線
１１６１ 導電膜
１１６２ レジストマスク
１１７３ コンタクトホール
２００１ 液晶表示パネル
２００２ 画素部
２００３ 走査線駆動回路
２００４ 信号線駆動回路
２０１１ 回路基板
２０１２ コントロール回路
２０１３ 信号分割回路
２０１４ 接続配線
２１０１ チューナ
２１０２ 映像信号増幅回路
２１０３ 映像信号処理回路
２１０５ 音声信号増幅回路
２１０６ 音声信号処理回路
２１０７ スピーカ
２１０８ 制御回路
２１０９ 入力部
２２０１ 筐体
２２０２ 表示画面
２２０３ スピーカ
２２０４ 操作スイッチ
２２１０ 充電器
２２１２ 筐体
２２１３ 表示部
２２１６ 操作キー
２２１７ スピーカ部
２３０１ 液晶表示パネル
２３０２ プリント配線基板
２３０３ 画素部
２３０４ 走査線駆動回路
２３０５ 走査線駆動回路
２３０６ 信号線駆動回路
２３０７ コントローラ
２３０８ ＣＰＵ
２３０９ メモリ
２３１０ 電源回路
２３１１ 音声処理回路
２３１２ 送受信回路
２３１３ ＦＰＣ
２３１４ インターフェース
２３１５ アンテナ用ポート
２３１６ ＶＲＡＭ
２３１７ ＤＲＡＭ
２３１８ フラッシュメモリ
２３１９ インターフェース
２３２０ 制御信号生成回路
２３２１ デコーダ
２３２２ レジスタ
２３２３ 演算回路
２３２４ ＲＡＭ
２３２５ 入力手段
２３２６ マイク
２３２７ スピーカ
２３２８ アンテナ
２３３０ ハウジング
２３３１ プリント基板
２３３２ スピーカ
２３３３ マイクロフォン
２３３４ 送受信回路
２３３５ 信号処理回路
２３３６ 入力手段
２３３７ バッテリ
２３３９ 筐体
２３４０ アンテナ
２４０１ 筐体
２４０２ 支持台
２４０３ 表示部
２５０１ 本体
２５０２ 筐体
２５０３ 表示部
２５０４ キーボード
２５０５ 外部接続ポート
２５０６ ポインティングデバイス
２６０１ 本体
２６０２ 表示部
２６０３ スイッチ
２６０４ 操作キー
２６０５ 赤外線ポート
２７０１ 筐体
２７０２ 表示部
２７０３ スピーカ部
２７０４ 操作キー
２７０５ 記録媒体挿入部
２８０１ 本体
２８０２ 筐体
２８０３ 表示部Ａ
２８０４ 表示部Ｂ
２８０５ 記録媒体読込部
２８０６ 操作キー
２８０７ スピーカ部
２９０１ リリースボタン
２９０２ メインスイッチ
２９０３ ファインダ窓
２９０４ フラッシュ
２９０５ レンズ
２９０６ 鏡胴
２９０７ 筺体
２９１１ ファインダ接眼窓
２９１２ モニタ
２９１３ 操作ボタン
【特許請求の範囲】
【請求項１】
第１の導電層及び第２の導電層と、
前記第１の導電層及び前記第２の導電層上に設けられた第１の絶縁層と、
前記第１の絶縁層上に設けられた第１の半導体層と、
前記第１の半導体層上に設けられた第２の絶縁層と、
前記第２の絶縁層上に設けられた第３の導電層、
前記第２の絶縁層上に設けられた第４の導電層と、
前記第１の絶縁層上に設けられた第５の導電層と、
前記第３の導電層、前記第４の導電層、及び前記第５の導電層上に設けられた第３の絶縁層と、
前記第３の絶縁層上に設けられた第６の導電層と、
前記第３の絶縁層上に設けられた第７の導電層と、
を有し、
前記第１の導電層は、トランジスタのゲート電極となる機能を有し、
前記第１の絶縁層は、前記トランジスタのゲート絶縁層となる機能を有し、
前記第１の半導体層は、前記第１の絶縁層を介して前記第１の導電層と重なる領域を有し、
前記第１の半導体層は、前記トランジスタのチャネル形成領域を有し、
前記第２の絶縁層は、前記チャネル形成領域と重なる領域を有し、
前記第３の導電層と、前記第４の導電層と、は、前記第２の絶縁層上において間隔をあけて設けられ、
前記第３の導電層は、前記トランジスタのソース電極又はドレイン電極の一方となる機能を有し、
前記第４の導電層は、前記トランジスタのソース電極又はドレイン電極の他方となる機能を有し、
前記第６の導電層は、表示素子に電圧を印加する一対の電極の一方となる機能を有し、
前記第６の導電層は、前記第３の絶縁層に設けられたコンタクトホールを介して、前記第３の導電層と電気的に接続され、
前記第５の導電層は、容量素子の一対の電極のうちの一方となる機能を有し、
前記第３の絶縁層は、前記容量素子の誘電体層となる機能を有し、
前記第６の導電層は、前記容量素子の一対の電極のうちの他方となる機能を有し、
前記第２の導電層は、第７の導電層によって、前記第４の導電層と電気的に接続され、
前記第７の導電層は、前記第４の導電層の上面と接する領域と、前記第４の導電層の側面と接する領域と、前記第２の導電層と接する領域と、を有することを特徴とする表示装置。
【請求項１】
第１の導電層及び第２の導電層と、
前記第１の導電層及び前記第２の導電層上に設けられた第１の絶縁層と、
前記第１の絶縁層上に設けられた第１の半導体層と、
前記第１の半導体層上に設けられた第２の絶縁層と、
前記第２の絶縁層上に設けられた第３の導電層、
前記第２の絶縁層上に設けられた第４の導電層と、
前記第１の絶縁層上に設けられた第５の導電層と、
前記第３の導電層、前記第４の導電層、及び前記第５の導電層上に設けられた第３の絶縁層と、
前記第３の絶縁層上に設けられた第６の導電層と、
前記第３の絶縁層上に設けられた第７の導電層と、
を有し、
前記第１の導電層は、トランジスタのゲート電極となる機能を有し、
前記第１の絶縁層は、前記トランジスタのゲート絶縁層となる機能を有し、
前記第１の半導体層は、前記第１の絶縁層を介して前記第１の導電層と重なる領域を有し、
前記第１の半導体層は、前記トランジスタのチャネル形成領域を有し、
前記第２の絶縁層は、前記チャネル形成領域と重なる領域を有し、
前記第３の導電層と、前記第４の導電層と、は、前記第２の絶縁層上において間隔をあけて設けられ、
前記第３の導電層は、前記トランジスタのソース電極又はドレイン電極の一方となる機能を有し、
前記第４の導電層は、前記トランジスタのソース電極又はドレイン電極の他方となる機能を有し、
前記第６の導電層は、表示素子に電圧を印加する一対の電極の一方となる機能を有し、
前記第６の導電層は、前記第３の絶縁層に設けられたコンタクトホールを介して、前記第３の導電層と電気的に接続され、
前記第５の導電層は、容量素子の一対の電極のうちの一方となる機能を有し、
前記第３の絶縁層は、前記容量素子の誘電体層となる機能を有し、
前記第６の導電層は、前記容量素子の一対の電極のうちの他方となる機能を有し、
前記第２の導電層は、第７の導電層によって、前記第４の導電層と電気的に接続され、
前記第７の導電層は、前記第４の導電層の上面と接する領域と、前記第４の導電層の側面と接する領域と、前記第２の導電層と接する領域と、を有することを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−８０２２８（Ｐ２０１３−８０２２８Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１２−２３７３９８（Ｐ２０１２−２３７３９８）
【出願日】平成２４年１０月２９日（２０１２．１０．２９）
【分割の表示】特願２００８−２９６４６０（Ｐ２００８−２９６４６０）の分割
【原出願日】平成２０年１１月２０日（２００８．１１．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２４年１０月２９日（２０１２．１０．２９）
【分割の表示】特願２００８−２９６４６０（Ｐ２００８−２９６４６０）の分割
【原出願日】平成２０年１１月２０日（２００８．１１．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]