複合電子部品及び複合電子部品の実装構造
【課題】複数の電子部品を含む複合電子部品の信頼性を向上させること。
【解決手段】複合電子部品１は、電子部品２と、導体層３と、支持体４とを含む。電子部品２は、素体１０の対向する表面のそれぞれに、第１端子電極１１と第２端子電極１２とを有する。導体層３は、複数の電子部品２が有する第１端子電極１１を電気的に接続する。支持体４は、導体層３が設けられる。複数の電子部品２が有する第２端子電極１２は、回路基板の端子に接続されるための実装端子電極となる。
【解決手段】複合電子部品１は、電子部品２と、導体層３と、支持体４とを含む。電子部品２は、素体１０の対向する表面のそれぞれに、第１端子電極１１と第２端子電極１２とを有する。導体層３は、複数の電子部品２が有する第１端子電極１１を電気的に接続する。支持体４は、導体層３が設けられる。複数の電子部品２が有する第２端子電極１２は、回路基板の端子に接続されるための実装端子電極となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電子部品を有する複合電子部品及び複合電子部品の実装構造に関する。
【背景技術】
【０００２】
複数の電子部品を一体化して１つの電子部品とする複合電子部品が知られている。例えば、特許文献１には、複数のディスクリート受動コンポーネント同士を分離し、複数のディスクリート受動コンポーネントに対する保護構造を有するメカニカルな受け構造を備えたことを特徴とする電子アセンブリが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−４００８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されている電子アセンブリ（複合電子部品に相当する）は、複数のディスクリート受動コンポーネント（電子部品に相当する）がそれぞれ独立して組み合わされているので、それぞれの電子部品は、いずれも独立して回路基板に実装されることになる。特許文献１の技術は、１個の電子部品に不具合が発生すると、他の電子部品によって不具合が発生した電子部品の機能を補うことができないため、信頼性が低下するという問題がある。本発明は、複数の電子部品を含む複合電子部品の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、素体の対向する表面のそれぞれに、第１端子電極と第２端子電極とを有する複数の電子部品と、複数の前記電子部品が有する前記第１端子電極を電気的に接続する導体層と、前記導体層が設けられる支持体と、を含み、複数の前記電子部品が有する前記第２端子電極が、回路基板の端子に接続されるための実装端子電極となることを特徴とする複合電子部品である。
【０００６】
この複合電子部品は、導体層によって複数の電子部品の第１端子電極同士が電気的に接続されている。このため、電子部品に不具合が発生したとしても、他の電子部品が正常であれば、正常な電子部品によって複合電子部品としての機能を維持することができる。その結果、複数の電子部品を含む複合電子部品の信頼性が向上する。
【０００７】
本発明において、複数の前記電子部品は、第１の方向と、前記第１の方向に直交する第２の方向とに向かってそれぞれ配置されることが好ましい。このようにすれば、複合電子部品内に配置される電子部品の密度を大きくすることができるので、例えば、電子部品にコンデンサを用いた場合には、複合電子部品の静電容量を大きくすることができる。また、この場合、同じ静電容量であれば、複合電子部品を小型化することができる。
【０００８】
本発明において、前記導体層の表面に設けられて、前記導体層とは反対側から複数の前記第２端子電極の少なくとも一部を露出させる絶縁部材を含むことが好ましい。このようにすれば、支持体による複数の電子部品の支持に加え、絶縁部材も複数の電子部品を支持することができるので、複数の電子部品がより強固に支持される。
【０００９】
本発明において、前記絶縁部材は、前記第２端子電極が露出する側から前記導体層まで前記絶縁部材を貫通する貫通孔を含み、前記電子部品は前記貫通孔の内部に配置されることが好ましい。このようにすれば、貫通孔が電子部品の位置決めをするので、電子部品の位置精度が向上する。
【００１０】
本発明において、隣接する前記電子部品は、それぞれの前記第２端子電極同士が異極性となるように前記回路基板の端子に接続されることが好ましい。このようにすれば、隣接する電子部品を流れる電流の向きは、それぞれ反対方向になる。その結果、この複合電子部品は、ＥＳＬ（Equivalent Series Inductance：等価直列インダクタンス）を低減することができる。
【００１１】
本発明において、複数の前記電子部品は、コンデンサ素子であることが好ましい。このようにすることで、複合電子部品をコンデンサとして機能させることができる。
【００１２】
本発明において、複数の前記電子部品は、コンデンサ素子及び抵抗素子であり、前記コンデンサ素子と前記抵抗素子とは隣接して配置されることが好ましい。このようにすることで、隣接するコンデンサ素子と抵抗素子とを直列に接続することができるので、複合電子部品のＥＳＲ（Equivalent Series Resistance：等価直列抵抗）を高くすることができる。
【００１３】
隣接する前記コンデンサ素子と前記抵抗素子とは、それぞれの前記第２端子電極が異極性となるように前記回路基板の端子に接続されることが好ましい。このようにすることで、複合電子部品は、ＥＳＬを低減することができる。
【００１４】
本発明において、前記電子部品は、複数の素子部を有するアレイ型電子部品であることが好ましい。このようにすることで、複合電子部品が有する電子部品の数を低減できるので、電子部品を支持体に実装する際の作業効率が向上する。
【００１５】
本発明において、前記支持体は、複数の前記電子部品が配置される側とは反対側に、放熱部材を有することが好ましい。このようにすることで、放熱部材は複合電子部品の昇温を効果的に抑制することができる。
【００１６】
本発明において、前記素体は、直方体形状であり、前記第１端子電極と前記第２端子電極とは、前記素体の対向する２個の短側面同士を接続する４個の長側面のうち、内部電極が露出し、かつ対向する前記長側面のそれぞれに設けられることが好ましい。このようにすることで、それぞれの電子部品のＥＳＬが低下するので、複合電子部品全体のＥＳＬも低下する。
【００１７】
本発明において、前記支持体は導電体であることが好ましい。一般に、導電体は、熱の良導体でもあるので、支持体を導電体とすることにより、複合電子部品が有する複数の電子部品の熱をより効率よく伝えることができる。
【００１８】
本発明において、前記支持体は絶縁体であることが好ましい。このようにすると、支持体は第１端子電極を電気的に絶縁することができるので、支持体を介して、電子部品と回路基板が格納される筐体又は回路基板に実装されている他の電子部品等とが短絡するおそれを低減できる。
【００１９】
本発明において、前記導体層は、隣接する複数の前記電子部品の周囲を囲み、かつ前記支持体まで達する溝を有することが好ましい。このようにすることで、複合電子部品は、溝で区画された導体層のそれぞれの領域によって、複数の電子部品の第１端子電極同士を電気的に接続された、複数の電子部品群を有する。そして、複合電子部品は、複数の前記電子部品群に所定の機能を発揮させることができるとともに、それぞれの電子部品群の信頼性を向上させることができる。
【００２０】
本発明において、前記溝で囲まれる複数の前記電子部品は、コンデンサ素子及びインダクタ素子又は抵抗素子であり、フィルタとしての機能を有することが好ましい。このようにすることで、複数のフィルタを有する複合電子部品を得ることができる。
【００２１】
本発明において、前記溝で囲まれる複数の前記電子部品は、バリスタ素子及び抵抗であり、バリスタとしての機能を有することが好ましい。このようにすることで、複数のバリスタを有する複合電子部品を得ることができる。
【００２２】
本発明は、素体の対向するそれぞれの端面に、第１端子電極と第２端子電極とを有する電子部品と、複数の前記電子部品が有する前記第１端子電極を電気的に接続する導体層と、前記導体層が設けられる支持体と、を含み、複数の前記電子部品が有するそれぞれの前記第２端子電極同士が異極性となるように、回路基板の端子に接続されることを特徴とする複合電子部品の実装構造である。
【００２３】
この複合電子部品の実装構造で回路基板に実装される電子部品は、導体層によって複数の電子部品の第１端子電極同士が電気的に接続されている。このため、電子部品に不具合が発生したとしても、他の電子部品が正常であれば、正常な電子部品によって複合電子部品としての機能を維持することができる。その結果、複数の電子部品を含む複合電子部品の信頼性が向上する。また、複数の電子部品が有するそれぞれの第２端子電極同士が異極性となるように、回路基板の端子に接続されることにより、隣接する電子部品を流れる電流の向きは、それぞれ反対方向になる。その結果、この複合電子部品の実装構造は、ＥＳＬを低減することができる。
【００２４】
本発明において、複数の前記電子部品は、コンデンサ素子及び抵抗素子であり、前記コンデンサ素子と前記抵抗素子とは隣接して配置され、かつ隣接する前記コンデンサ素子と前記抵抗素子とは、それぞれの前記第２端子電極が異極性となるように前記回路基板の端子に接続されることが好ましい。このようにすることで、隣接するコンデンサ素子と抵抗素子とを直列に接続することができるので、複合電子部品のＥＳＲ（Equivalent Series Resistance：等価直列抵抗）を高くすることができる。
【発明の効果】
【００２５】
本発明は、複数の電子部品を含む複合電子部品の信頼性を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】図１は、実施形態１に係る複合電子部品の平面図である。
【図２】図２は、図１のＡ−Ａ矢視図である。
【図３】図３は、実施形態１に係る複合電子部品が備える電子部品の斜視図である。
【図４】図４は、実施形態１に係る複合電子部品の等価回路を示す図である。
【図５】図５は、実施形態１に係る複合電子部品の実装構造を示す図である。
【図６】図６は、実施形態１の第１変形例に係る実装構造において、複合電子部品の実装端子電極の極性を説明するための図である。
【図７】図７は、実施形態１の第１変形例に係る実装構造において、複合電子部品の実装端子電極の極性を説明するための図である。
【図８】図８は、実施形態１の第１変形例に係る実装構造を示す図である。
【図９】図９は、実施形態１の第１変形例に係る実装構造の等価回路を示す図である。
【図１０】図１０は、本実施形態の第２変形例に係る複合電子部品を示す平面図である。
【図１１】図１１は、図１０のＢ−Ｂ矢視図である。
【図１２】図１２は、本実施形態の第２変形例に係る複合電子部品が有する電子部品の斜視図である。
【図１３】図１３は、実施形態１の第３変形例に係る複合電子部品を示す平面図である。
【図１４】図１４は、図１３のＣ−Ｃ矢視図である。
【図１５】図１５は、実施形態１の第３変形例に係る複合電子部品が有する電子部品の一例を示す断面図である。
【図１６】図１６は、本実施形態の第３変形例に係る複合電子部品に、他の電子部品を適用した例を示す一部断面図である。
【図１７】図１７は、図１６に示す電子部品を示す断面図である。
【図１８】図１８は、実施形態１の第４変形例に係る複合電子部品を示す平面図である。
【図１９】図１９は、図１８のＤ−Ｄ矢視図である。
【図２０】図２０は、実施形態１の第４変形例に係る複合電子部品の等価回路を示す図である。
【図２１】図２１は、実施形態１の第４変形例に係る実装構造を示す図である。
【図２２】図２２は、実施形態２に係る複合電子部品の平面図である。
【図２３】図２３は、図２２のＥ−Ｅ矢視図である。
【図２４】図２４は、実施形態３に係る複合電子部品及びその実装構造を示す図である。
【図２５】図２５は、実施形態４に係る複合電子部品の平面図である。
【図２６】図２６は、図２４のＦ−Ｆ矢視図である。
【図２７】図２７は、実施形態４に係る複合電子部品の等価回路を示す図である。
【図２８】図２８は、実施形態４の変形例に係る複合電子部品の平面図である。
【図２９】図２９は、実施形態４の変形例に係る複合電子部品の等価回路を示す図である。
【図３０】図３０は、実施形態４の第２変形例に係る複合電子部品の平面図である。
【図３１】図３１は、実施形態４の第２変形例に係る複合電子部品が有する導体層の形態を示す平面図である。
【図３２】図３２は、図３０のＧ−Ｇ矢視図である。
【図３３】図３３は、実施形態５の第２変形例に係る複合電子部品の等価回路を示す図である。
【図３４】図３４は、他のフィルタの等価回路を示す図である。
【図３５】図３５は、実施形態４の第３変形例に係る複合電子部品を示す平面図である。
【図３６】図３６は、実施形態４の第３変形例に係る複合電子部品が有する電子部品を示す図である。
【図３７】図３７は、実施形態４の第３変形例に係る複合電子部品が有する電子部品を示す図である。
【図３８】図３８は、実施形態４の複合電子部品が有する電子部品群の変形例に係る等価回路を示す図である。
【発明を実施するための形態】
【００２７】
本発明を実施するための形態（以下、実施形態という）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に開示した構成は適宜組み合わせることが可能である。さらに、下記実施形態で開示した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
【００２８】
（実施形態１）
図１は、実施形態１に係る複合電子部品の平面図である。図２は、図１のＡ−Ａ矢視図である。図３は、実施形態１に係る複合電子部品が備える電子部品の斜視図である。図４は、実施形態１に係る複合電子部品の等価回路を示す図である。図５は、実施形態１に係る複合電子部品の実装構造を示す図である。複合電子部品１は、複数の電子部品２と、導体層３と、支持体４と、を含む。本実施形態において、複合電子部品１は、さらに絶縁部材５を含むが、絶縁部材５は必ずしも必要ではない。
【００２９】
複合電子部品１は、１６個の電子部品２を含むが、電子部品２の数は限定されず、奇数であってもよい。図２、図３に示すように、電子部品２は、素体１０と、第１端子電極１１と、第２端子電極１２とを含む。素体１０は、内部に電極又は導電体と誘電体とを有するセラミックの素体である。素体１０は、例えば、内部電極層と誘電体層とからなるセラミックの素体である。
【００３０】
素体１０は、略直方体形状を呈しており、その外表面として、対向する第１及び第２の主面１０Ｍ、１０Ｍと、対向する第１及び第２の端面１０Ｅ、１０Ｅと、対向する第１及び第２の側面１０Ｕ、１０Ｕとを有する。第１及び第２の端面１０Ｅ、１０Ｅは、略長方形状である第１及び第２の主面１０Ｍ、１０Ｍ間を連結するように、第１及び第２の主面１０Ｍ、１０Ｍの短辺方向に延在する。第１及び第２の側面１０Ｕ、１０Ｕは、略長方形状である第１及び第２の主面１０Ｍ、１０Ｍ間を連結するように第１及び第２の主面１０Ｓ、１０Ｓの長辺方向に延在する。
【００３１】
本実施形態において、第１及び第２の端面１０Ｅ、１０Ｅは、平面視が略正方形形状である。第１及び第２の端面１０Ｅ、１０Ｅは、２個の短側面１０Ｔに相当する。第１及び第２の主面１０Ｍ、１０Ｍと第１及び第２の側面１０Ｕ、１０Ｕとは平面視が略長方形形状であり、これらは４個の長側面１０Ｓに相当する。なお、素体１０の形状はこれに限定されるものではない。素体１０が内部電極層と誘電体層からなる場合には、第１及び第２の端面１０Ｅ、１０Ｅ及び第１及び第２の側面１０Ｕ、１０Ｕと略平行で、かつ主面１０Ｍと直交するように、内部電極層と誘電体層とが積層される。
【００３２】
電子部品２は、素体１０の対向する表面（本実施形態では、短側面１０Ｔ、１０Ｔ）のそれぞれに、第１端子電極１１と第２端子電極１２とを有する。第１端子電極１１及び第２端子電極１２は、短側面１０Ｔ、１０Ｔの全体と４個の長側面１０Ｓの一部とを覆う。一般に、このような電子部品２は、チップ型電子部品と呼ばれる種類の電子部品であり、回路基板の表面に実装できる表面実装型の電子部品である。本実施形態では、複数の電子部品２が有する第２端子電極１２が、図５に示す回路基板２０の第１基板端子２３、第２基板端子２４と電気的に接続されるための実装端子電極となり、複数の電子部品２が有する第１端子電極１１が導体層３と電気的に接続される。
【００３３】
本実施形態において、電子部品２は、すべてコンデンサ素子（例えば、チップ型コンデンサ）である。このコンデンサ素子は、上述した素体１０の内部に設けられた２個以上の電極（内部電極）と誘電体とが積層されるとともに、前記誘電体を挟んで一方の前記内部電極が第１端子電極１１と電気的に接続され、他方の前記内部電極が第２端子電極１２と電気的に接続される、積層型の素子である。複合電子部品１は、複数の電子部品として複数のコンデンサ素子を備えることになるので、コンデンサとして機能する。複合電子部品１が有する電子部品２の種類はコンデンサ素子に限定されるものではなく、抵抗素子、インダクタ素子又はバリスタ素子等であってもよい。また、複合電子部品１が有する電子部品２は、すべて同じ種類であってもよいし、異なる種類であってもよい。
【００３４】
導体層３は、例えば、導電性接着材又は導電性樹脂であり、本実施形態では前者である。図２に示すように、導体層３は、複数の電子部品２が有する第１端子電極１１を電気的に接続する。支持体４は、本実施形態において、平面視が長方形（正方形を含む）形状の板状の部材である。本実施形態において、支持体４は、導電体であってもよいし絶縁体であってもよい。一般に、導電体は熱の良導体であるので、支持体４に導電体を用いると、複合電子部品１が有する複数の電子部品２の熱をより効率よく大気中へ伝えることができる。
【００３５】
支持体４に絶縁体を用いると、第１端子電極１１と支持体４とを電気的に絶縁することができるので、支持体４を介して、電子部品２と回路基板２０が格納される筐体又は回路基板２０に実装されている他の電子部品等とが短絡するおそれを低減できる。また、複合電子部品１の回路基板２０と対向する部分を除き、複合電子部品１の表面を導電体で被覆して電磁シールド層を形成する場合がある。支持体４に絶縁体を用いると、支持体４及び前記電磁シールド層を介して、電子部品２と回路基板２０が格納される筐体又は回路基板２０に実装されている他の電子部品等とが短絡するおそれを低減できる。
【００３６】
支持体４は、導体層３が設けられる。より具体的には、支持体４が有する面のうち、最も面積の大きい２つの面（導体層配置面）の一方に、導体層３が設けられる。このような構造により、導体層３によって第１端子電極１１が電気的に接続された複数の電子部品２は、支持体４に支持される。
【００３７】
本実施形態において、絶縁部材５は、絶縁性を有する樹脂であるが、これに限定されるものではない。絶縁部材５は、導体層３と接しており、導体層３を介して支持体４に固定されて支持される。絶縁部材５は、複合電子部品１が有するそれぞれの電子部品２の周囲に配置される。このような構造により、絶縁部材５は、隣接する電子部品２の間に配置される。複数の電子部品２の第２端子電極１２は、絶縁部材５の表面から突出する。複数の第２端子電極１２は、素体１０の短側面１０Ｔの全体を覆う部分がそれぞれ略同一平面に配置されている。このようにすると、図５に示す回路基板２０に複合電子部品１を実装した際に、回路基板２０の端子としての第１基板端子２３及び第２基板端子２４と複数の第２端子電極１２との距離を略一定にすることができる。そして、回路基板２０に複合電子部品１を実装した際は、すべての第２端子電極１２と回路基板２０の端子との接続条件を揃えることができるので、接続のばらつきを抑制することができる。その結果、複合電子部品１を回路基板２０へ確実に実装するとともに、信頼性の低下を抑制することができる。
【００３８】
本実施形態において、絶縁部材５は、電子部品２と接触している。このように、絶縁部材５は、電子部品２同士を絶縁するとともに、複数の電子部品２を支持する。また、絶縁部材５は、導体層３を介して支持体４に固定されている。このため、複数の電子部品２は、導体層３のみならず絶縁部材５によっても支持体４に取り付けられることになるので、より強固に支持体４に支持される。その結果、複合電子部品１は、耐振性能が高くなる。絶縁部材５は、例えば、導体層３によって支持体４に複数の電子部品２を取り付けた後、絶縁性を有する樹脂を電子部品２の周囲に充填して硬化させることによって、支持体４に設けられる。
【００３９】
このような構造により、複合電子部品１は、支持体４とは反対側に配置された絶縁部材５の表面から、複数の第２端子電極１２が露出する。それぞれの第２端子電極１２は、互いに電気的に絶縁されている。複合電子部品１を回路基板に実装する際に、第２端子電極１２の露出した部分が、回路基板２０の端子と接続される実装端子電極となる。複数の第２端子電極１２は、素体１０の短側面１０Ｔを覆う部分が、回路基板２０の端子としての第１基板端子２３、第２基板端子２４と電気的に接続される。複合電子部品１の導体層３は、回路基板２０の端子と直接は電気的に接続されず、電子部品２の第１端子電極１１及び第２端子電極１２を介して、間接的に回路基板２０の端子と接続される。本実施形態において、複合電子部品１は、自身が有する電子部品２の数の同じ数の実装端子電極、すなわち、第２端子電極１２を有する。
【００４０】
複合電子部品１は、複数の電子部品２が、第１の方向（図１のＸ方向）と、第１の方向に直交する第２の方向（図２のＹ方向）とに向かってそれぞれ配置される。このように、複数の電子部品２は、マトリックス状に配置される。本実施形態において、隣接する電子部品２同士は等間隔で配置されるが、隣接する電子部品２同士の間隔は不等間隔であってもよい。第２端子電極１２は平面視が略正方形形状なので、複数の電子部品２をマトリックス状に配置することにより、同じ支持体４の表面の面積であれば、電子部品２が配置される密度を最も高くすることができる。このため、複数の電子部品２をマトリックス状に配置することにより、複合電子部品１の静電容量を大きくすることができる。また、複数の電子部品２をマトリックス状に配置することにより、電子部品２が配置される密度を高くすることができるので、複合電子部品１を小型化することもできる。
【００４１】
図５に示す複合電子部品の実装構造（以下、必要に応じて実装構造という）１００において、複合電子部品１は、第２端子電極１２が、回路基板２０の端子としての第１基板端子２３及び第２基板端子２４と、はんだ２５で電気的に接続される。回路基板２０は、第１配線２１と第２配線２２とを有しており、第１配線２１に第１基板端子２３が電気的に接続され、第２配線２１に第２基板端子２４が電気的に接続される。本実施形態において、複合電子部品１は、コンデンサとして機能する。この場合、複合電子部品１は、瞬間停電等による電圧変動を抑制するため、ＣＰＵ（Central Processing Unit）の近傍に実装される電流供給用のデカップリングコンデンサ等に用いられる。
【００４２】
導体層３で第１端子電極１１が電気的に接続された複数の電子部品２のうち、２個の電子部品２の第２端子電極１２は、それぞれ第１基板端子２３と第２基板端子２４とに接続される。このように、２個の電子部品２が１個の電子部品対２Ｐとして、第１基板端子２３と第２基板端子２４とを介して第１配線２１と第２配線２２との間に接続される。複合電子部品１は、複数組の電子部品対２Ｐが、第１配線２１と第２配線２２との間に接続されて、例えば、上述したデカップリングコンデンサとして機能する。
【００４３】
一組の電子部品対２Ｐは、２個の電子部品２が直列に接続されている。また、実装構造１００は、複数の電子部品対２Ｐが第１配線２１と第２配線２２とに対して並列に接続されている。このため、複合電子部品１がｎ（偶数）個の電子部品２を有し、かつ電子部品２の静電容量がＣｉである場合、実装構造１００において、コンデンサとして機能する複合電子部品１の静電容量Ｃａは、（ｎ／２）×（Ｃｉ／２）となる。本実施形態では、複合電子部品１は１６個の電子部品２を有しているので、複合電子部品１の静電容量Ｃａは、４×Ｃｉになる。
【００４４】
複合電子部品１は、実装構造１００のように、２個の電子部品２を直列に接続して得られた複数の電子部品対２Ｐを並列に接続して使用することができる。このため、複合電子部品１は、電子部品２に不具合が発生したとしても、不具合が発生した電子部品２を有する電子部品対２Ｐ以外の電子部品対２Ｐの電子部品２が正常であれば、静電容量は低下するが、複合電子部品１の機能、すなわち、コンデンサとしての機能を維持することができる。例えば、図５に示す例では、第１配線２１に接続されている２個の電子部品２のうち１個に不具合が発生しても、残りの電子部品２と、第２配線２１に接続されている２個の電子部品２とは導体層３で電気的に接続されている。したがって、複合電子部品１は、静電容量が、不具合が発生する前のＣｉから２×Ｃｉ／３に低下するものの、コンデンサとしての機能は維持できる。
【００４５】
また、複合電子部品１は、複数の電子部品２の第１端子電極１１が導体層３により電気的に接続されている。このため、複合電子部品１は、第１配線２１に接続される複数の電子部品２と、第２配線２２に接続される複数の電子部品２とで、それぞれ少なくとも１つの電子部品２が正常であれば、静電容量は低下するが、コンデンサとしての機能を維持することができる。例えば、図５に示す例では、第１配線２１に接続されている２個の電子部品２のうち１個及び第２配線２２に接続されている２個の電子部品２のうち１個に不具合が発生しても、第１配線２１及び第２配線２１にそれぞれ接続されている残りの１個の電子部品２同士は導体層３で電気的に接続されている。したがって、複合電子部品１は、静電容量が、不具合が発生する前のＣｉからＣｉ／２に低下するものの、コンデンサとしての機能は維持できる。
【００４６】
さらに、奇数、例えば、３個の電子部品２の第１端子電極１１を導体３で電気的に接続し、１個の電子部品２の第２端子電極１２を第１配線２１に接続するとともに、残りの２個の電子部品２の第２端子電極１２を第２配線２２に接続する。このようにすると、第１配線２１と第２配線２２との間に、並列に接続された２個の電子部品２と、１個の電子部品２とが直列に接続される。この場合、並列に接続された２個の電子部品２のうち１つに不具合が発生しても、第１配線２１と第２配線２２との間には、２個の電子部品２が直列に接続されることになる。したがって、複合電子部品１は、静電容量が、不具合が発生する前の２×Ｃｉ／３からＣｉ／２に低下するものの、コンデンサとしての機能は維持できる。
【００４７】
このように、複合電子部品１は、信頼性が向上するので、これが搭載された電子機器の信頼性を向上させることができる。また、複合電子部品１は、複数の電子部品２を１つにまとめて一体化してあるので、電子部品２がコンデンサ素子である場合には、大きい静電容量をコンパクトな寸法で実現することができる。さらに、複合電子部品１が有する複数の第２端子電極１２の中からいくつかを選択して、回路基板２０の第１基板端子２３及び第２基板端子２４に接続すれば、複合電子部品１の静電容量を所望の大きさとなるように調整することもできる。
【００４８】
複合電子部品１の電子部品２が誘電体を有する場合、電子部品２を回路基板２０に実装すると、誘電体に発生する電歪現象に起因した音鳴きが発生したり、素体１０にクラックが発生したりすることがある。複合電子部品１が有する複数の電子部品２は、第１端子電極１１が支持体４に取り付けられているが、第２端子電極１２は支持体４に対して解放されている。このため、回路基板２０に実装された複合電子部品１は、電子部品２から回路基板２０へ伝達される力が解放されるとともに、電子部品から回路基板２０に伝達される振動が緩和される。その結果、この複合電子部品１は、誘電体を有する電子部品２の電歪現象に起因して発生する音鳴きを抑制できるとともに、素体１０へのクラックの発生を抑制できる。また、複合電子部品１を回路基板２０に実装した場合、電子部品２は、第２端子電極１２のみが回路基板２０に拘束される。このため、複合電子部品１が有する電子部品２は、電子部品２の第１端子電極１１及び第２端子電極１２が回路基板２０に接続されて拘束される場合と比較して、回路基板２０の変形の影響を受けにくい。その結果、複合電子部品１は、複合電子部品１又は電子部品２の熱膨張率と回路基板２０の熱膨張率との違いに起因して電子部品２が回路基板２０から受ける力を低減できるので、電子部品２へのクラックの発生を抑制できる。
【００４９】
（第１変形例）
図６、図７は、実施形態１の第１変形例に係る実装構造において、複合電子部品の実装端子電極の極性を説明するための図である。図８は、実施形態１の第１変形例に係る実装構造を示す図である。図９は、実施形態１の第１変形例に係る実装構造の等価回路を示す図である。図６、図７及び図９中の＋、−は、複合電子部品１が有する電子部品２の実装端子電極である第２端子電極１２の極性を示す。＋が正極であり、−が負極である。本変形例に係る実装構造１００’において、複合電子部品１の隣接する電子部品２は、それぞれの第２端子電極１２同士が異極性となるように、回路基板２０の端子としての第１基板端子２３及び第２基板端子２４に接続される。本変形例において、電子部品２はコンデンサ素子である。
【００５０】
このため、図６、図７に示すように、格子状に配列された複数の第２端子電極１２は、正極と負極とがそれぞれ千鳥状になる。すなわち、マトリックス状に配置された複数の電子部品２の第２端子電極１２は、行方向と列方向とに向かって、正極と負極とが交互に配置される。図８に示す実装構造１００’において、回路基板の第１配線２１は回路基板２０の信号線又は電力供給線であり、第２配線２２は回路基板２０のＧＮＤ線である。符号２ｓで示す電子部品２は、第２端子電極１２がはんだ２５及び第１基板端子２３を介して正極としての第１配線２１に接続される。また、符号２ｇで示す電子部品２は、第２端子電極１２がはんだ２５及び第２基板端子２４を介して負極としての第２配線２２に接続される。
【００５１】
図８に示すように、隣接する電子部品２ｓ、２ｇの第１端子電極１１は、導体層３によって接続されている。電子部品２ｓの第２端子電極１２は、回路基板２０の第１配線２１に接続され、電子部品２ｇの第２端子電極１２は、回路基板２０の第２配線２２に接続される。第１配線２１から第２配線２２へ向かって電流が流れる場合、電子部品２ｓを流れる電流をＩａ、電子部品２ｇを流れる電流をＩｂとする。電流Ｉａは、電子部品２ｓの第２端子電極１２から第１端子電極１１へ向かって流れる。また、電流Ｉｂは、電子部品２ｇの第１端子電極１１から第２端子電極１２へ向かって流れる。このように、実装構造１００’において、複合電子部品１が有する、隣接する電子部品２ｓ、２ｇを流れる電流Ｉａ、Ｉｂの向きは、それぞれ反対方向になる。その結果、複合電子部品１及びその実装構造１００’は、ＥＳＬを低減することができる。
【００５２】
隣接する電子部品２ｓ、２ｇ同士の距離を小さくすると、ＥＳＬを低減させる効果が高くなる。隣接する電子部品２ｓ、２ｇ同士の距離を小さくするためには、電子部品２ｓ、２ｇの寸法を小さくすることが好ましい。また、ＥＳＬを低下させるためには、本変形のように、複数の第２端子電極１２の正極と負極とがそれぞれ千鳥状になるようにすることが好ましい。しかし、マトリックス状に配置された複数の電子部品２の第２端子電極１２は、行又は列毎に異極性となるようにしてもよい。このようにしても、ある電子部品２と、この電子部品に対して行方向又は列方向に隣接する電子部品２とは、互いに異極性となるので、ＥＳＬを低減することができる。すなわち、本変形例の実装構造１００’において、複合電子部品１は、ある電子部品２と、この電子部品２に隣接する少なくとも１つの電子部品２とが互いに異極性となるように、回路基板２０へ実装されていればよい。このようにすれば、複合電子部品１のＥＳＬを低減させることができる。
【００５３】
（第２変形例）
図１０は、本実施形態の第２変形例に係る複合電子部品を示す平面図である。図１１は、図１０のＢ−Ｂ矢視図である。図１２は、本実施形態の第２変形例に係る複合電子部品が有する電子部品の斜視図である。複合電子部品１ａは、電子部品２ａを複数（本変形例では４個）有している。複数の電子部品２ａの第１端子電極１１ａは、導体層３によって電気的に接続されている。第２端子電極１２ａは、少なくとも一部が絶縁部材５の表面から露出して、実装端子電極となる。
【００５４】
本変形例において、複合電子部品１ａが有する電子部品２ａは、直方体形状である素体１０ａの対向する２個の短側面１０Ｔ、１０Ｔ（第１及び第２の端面１０Ｅ、１０Ｅ）同士を接続する４個の長側面１０Ｓのうち、内部電極が露出し、かつ対向する長側面１０Ｓのそれぞれに、第１端子電極１１ａと第２端子電極１２ａとが設けられる。この長側面１０Ｓ、１０Ｓは、第１及び第２の主面１０Ｍ、１０Ｍではなく第１及び第２の側面１０Ｕ、１０Ｕに相当する。第１端子電極１１ａと第２端子電極１２ａとは、これらが設けられる長側面１０Ｓの全体を覆っている。第１端子電極１１ａと第２端子電極１２ａとは、これらが全体を覆っていない２つの長側面１０Ｓの一部及び短側面１０Ｔの一部に延出している。
【００５５】
本変形例において、電子部品２ａは、コンデンサ素子である。このコンデンサ素子は、少なくとも２個の内部電極と誘電体とが積層されるとともに、前記誘電体を挟んで一方の前記内部電極が第１端子電極１１ａと電気的に接続され、他方の前記内部電極が第２端子電極１２ａと電気的に接続される積層型の素子である。電子部品２ａが有する素体１０ａの長側面１０Ｓは、平面視が略長方形形状である。短側面１０Ｔは、素体１０ａは平面視が略長方形形状又は正方形形状であり、略長方形形状である場合、長辺は長側面１０Ｓの長辺よりも短い。本実施形態において、第１端子電極１１ａと第２端子電極１２ａとがそれぞれ全体を覆う長側面１０Ｓは、第１端子電極１１ａと第２端子電極１２ａとが一部に延出する長側面１０Ｓよりも短辺の長さが短い。
【００５６】
このような構造の電子部品２ａは、素体１０ａの内部に設けられた内部電極の幅が大きく、長さが小さくなるので、電流の経路を短くすることができる。その結果、電子部品２ａは、ＥＳＬを低減することができる。この例において、内部電極の幅は、第１端子電極１１ａと第２端子電極１２ａとがそれぞれ全体を覆う長側面１０Ｓの長手方向における寸法であり、第１側面及び第２側面に引き出される内部電極の幅である。また、内部電極の長さは、第１端子電極１１ａから第２端子電極１２ａに向かう方向の寸法である。
【００５７】
このような電子部品２ａを複数有する複合電子部品１ａは、信頼性の確保及び音鳴きの低減等といった効果に加え、ＥＳＬをより効果的に低減できるという効果が得られる。複合電子部品１ａを回路基板へ実装する際には、隣接する第２端子電極１２ａ同士がそれぞれ異極性となるようにすることで、ＥＳＬを効果的に低減できる点は上述した通りである。
【００５８】
（第３変形例）
図１３は、実施形態１の第３変形例に係る複合電子部品を示す平面図である。図１４は、図１３のＣ−Ｃ矢視図である。図１５は、実施形態１の第３変形例に係る複合電子部品が有する電子部品の一例を示す断面図である。本変形例は、複合電子部品１ｂが有する電子部品２ｂとして、複数の素子部を有するアレイ型電子部品を用いる。図１３に示すように、複合電子部品１ｂは、複数（本変形例では８個）の電子部品２ｂを有する。図１４に示すように、複数の電子部品２ｂの第１端子電極１１は導体層３によって電気的に接続される。第２端子電極１２は、絶縁部材５から少なくとも一部が露出して実装端子電極となる。
【００５９】
電子部品２ｂは、複数（本変形例では２個）の素子部ＥＰを有する。本変形例において、素子部ＥＰはコンデンサである。すなわち、電子部品２ｂは、コンデンサアレイである。図１５に示すように、電子部品２ｂが有するそれぞれの素子部ＥＰは、複数の内部電極１３、１４と誘電体１５とが積層される素体１０ｂを有するとともに、誘電体１５を挟んで一方の内部電極１３が第１端子電極１１と電気的に接続され、他方の内部電極１４が第２端子電極１２と電気的に接続される。電子部品２ｂは、それぞれの素子部ＥＰに対応して、２個の第１端子電極１１及び２個の第２端子電極１２を有している。２個の第１端子電極１１は、電子部品２ｂの１つの長側面に配置され、２個の第２端子電極は、第１端子電極１１が配置されている長側面と対向する長側面に配置される。
【００６０】
図１３に示すように、複合電子部品１ｂは、電子部品２ｂの素子部ＥＰが配列されている方向に向かって２個の電子部品２ｂが配置され、素子部ＥＰが配列されている方向と直交する方向に向かって４個の電子部品２ｂが配列されている。このような構造により、複合電子部品１ｂは、第１の方向（図１３のＸ方向）及び第２の方向（図１３のＹ方向）に向かって、それぞれ４個ずつの素子部ＥＰが配列される。すなわち、複数の素子部ＥＰがマトリックス状に配置される。
【００６１】
図１４に示すように、複合電子部品１ｂは、１個の電子部品２ｂが含む隣接する２個の素子部ＥＰが、互いに異極性となるように回路基板へ実装することができる。この例では、＋の第２端子電極１２を正極として、回路基板の信号線又は電力供給線に接続し、−の第２端子電極１２を負極として、回路基板のＧＮＤ線に接続する。＋の第２端子電極１２を有する素子部ＥＰは、第２端子電極１２から第１端子電極１１へ電流Ｉａが流れ、−の第２端子電極１２を有する素子部ＥＰは、第１端子電極１１から第２端子電極１２へ電流Ｉｂが流れる。このように複合電子部品１ｂが回路基板へ実装されることにより、電子部品２ｂが有する隣接する素子部ＥＰ、ＥＰを流れる電流Ｉａ、Ｉｂの向きは、それぞれ反対方向になる。その結果、複合電子部品１ｂは、ＥＳＬを低減することができる。
【００６２】
図１６は、本実施形態の第３変形例に係る複合電子部品に、他の電子部品を適用した例を示す一部断面図である。図１７は、図１６に示す電子部品を示す断面図である。複合電子部品１ｂ’は、４個の素子部ＥＰを有する電子部品２ｂ’を複数有する。図１６は、複合電子部品１ｂ’が有する１個の電子部品２ｂ’を示すが、この例において、複合電子部品１ｂ’は４個の電子部品２ｂ’を有する。
【００６３】
図１７に示すように、電子部品２ｂ’は、素子部ＥＰを４個有する。この例において、素子部ＥＰはコンデンサであるので、電子部品２ｂ’は、コンデンサアレイである。電子部品２ｂ’が有するそれぞれの素子部ＥＰの構造は、電子部品２ｂが有する素子部ＥＰと同様である。図１６に示すように、複合電子部品１ｂ’も、上述した複合電子部品１ｂと同様に、１個の電子部品２ｂ’が含む隣接する２個の素子部ＥＰが、互いに異極性となるように回路基板へ実装することができる。その結果、複合電子部品１ｂと同様に、複合電子部品１ｂ’も、隣接する素子部ＥＰ、ＥＰを流れる電流Ｉａ、Ｉｂの向きをそれぞれ反対方向にして、ＥＳＬを低減することができる。
【００６４】
複合電子部品１ｂ、１ｂ’は、電子部品２ｂ、２ｂ’としてアレイ型電子部品を有する。このため、上述した、１つの素子部のみを有する電子部品２、２ａを用いる複合電子部品１、１ａと比較して、電子部品２ｂ、２ｂ’の数を低減することができる。その結果、複合電子部品１ｂ、１ｂ’は、マウンタ等の実装装置が電子部品２ｂを支持体４に実装する回数を低減できるので、電子部品２ｂ、２ｂ’が支持体４に実装される時間を短縮することができる。また、複合電子部品１ｂ、１ｂ’は、アレイ型電子部品を用いるため、１つの素子部のみを有する電子部品２、２ａよりも電子部品２ｂ、２ｂ’の取扱いが容易になる。その結果、複合電子部品１ｂ、１ｂ’は、マウンタ等の実装装置が電子部品２ｂを支持体４に実装する際の作業効率を向上させることができる。このように、複合電子部品１ｂ、１ｂ’は、電子部品２ｂ、２ｂ’が支持体４に実装される際の作業効率を向上させて、生産性を向上させることができる。この効果は、アレイ型電子部品が有する素子部ＥＰの数が増加するほど顕著になる。このため、４個の素子部ＥＰを有する電子部品２ｂ’が用いられる複合電子部品１ｂ’の方が、２個の素子部ＥＰを有する電子部品２ｂが用いられる複合電子部品１ｂよりも、作業効率及び生産性向上の効果をより実現できる。
【００６５】
（第４変形例）
図１８は、実施形態１の第４変形例に係る複合電子部品を示す平面図である。図１９は、図１８のＤ−Ｄ矢視図である。図２０は、実施形態１の第４変形例に係る複合電子部品の等価回路を示す図である。図２１は、実施形態１の第４変形例に係る実装構造を示す図である。本変形例の複合電子部品１ｃは、異なる機能を持つ２種類の電子部品２Ｃ、２Ｒを有する。本変形例において、電子部品２Ｃはコンデンサ素子であり、電子部品２Ｒは抵抗素子（例えば、チップ型抵抗）であるが、これに限定されるものではない。
【００６６】
電子部品２Ｃと電子部品２Ｒとは、互いに隣接して支持体４の表面に配置される。このため、電子部品２Ｃ及び電子部品２Ｒは、それぞれ千鳥状に配置されることになる。すなわち、複合電子部品１ｃは、第１の方向（図１８のＸ方向）及び第２の方向（図１８のＹ方向）に向かって電子部品２Ｃと電子部品２Ｒとが交互に配列される。このように、複合電子部品１ｃは、電子部品２Ｃ、２Ｒが交互に、かつマトリックス状に配置されている。
【００６７】
コンデンサ素子である電子部品２Ｃは、図１９に示すように、複数の内部電極１３、１４と誘電体１５とが積層される素体１０Ｃを有するとともに、誘電体１５を挟んで一方の内部電極１３が第１端子電極１１と電気的に接続され、他方の内部電極１４が第２端子電極１２と電気的に接続される。抵抗素子である電子部品２Ｒは、抵抗体１６と誘電体１７とが積層される素体１０Ｒを有するとともに、抵抗体１６は、第１端子電極１１及び第２端子電極１２と電気的に接続される。抵抗体１６は、例えば、フェライトビーズを用いることができる。
【００６８】
図２１に示すように、実装構造１００ｃにおいて、複合電子部品１ｃは、隣接する電子部品２Ｃと電子部品２Ｒとを直列に接続して一組の電子部品対２Ｐｃとするとともに、回路基板２０の第１配線２１と第２配線２２との間にそれぞれの電子部品対２Ｐｃを並列に接続する。このように、隣接する電子部品２Ｃと電子部品２Ｒとを直列に接続することにより、複合電子部品１ｃは、ＥＳＲを高くすることができる。複合電子部品１ｃは、ＥＳＲが低すぎると共振してノイズが増加する場合もある。このため、本変形例では、コンデンサ素子（電子部品２Ｃ）と直列に抵抗素子（電子部品２Ｒ）を接続して、複合電子部品１ｃの共振を抑制する。また、抵抗素子としての電子部品２Ｒが有する抵抗体１６に適用できるフェライトビーズは、高周波になると電気抵抗が上昇する特性を有している。このため、電子部品２Ｒの抵抗体１６にフェライトビーズを用いると、高周波の信号に対して複合電子部品１ｃのＥＳＲを上昇させることができる。
【００６９】
また、本変形例では、電子部品対２Ｐｃが有する隣接する電子部品２Ｃ、２Ｒを直列に接続する。そして、抵抗素子としての電子部品２Ｒの第２端子電極１２は、正極として、回路基板２０の第１基板端子２３を介して第１配線２１に接続され、コンデンサ素子としての電子部品２Ｃの第２端子電極１２は、負極として、回路基板２０の第２基板端子２４を介して第２配線２２に接続される。第１配線２１は、例えば、回路基板２０の信号線又は電力供給線であり、第２配線２２は、例えば、回路基板２０のＧＮＤ線である。
【００７０】
正極としての第２端子電極１２を有する電子部品２Ｒは、第２端子電極１２から第１端子電極１１へ電流Ｉａが流れ、負極としての第２端子電極１２を有する電子部品２Ｃは、第１端子電極１１から第２端子電極１２へ電流Ｉｂが流れる。実装構造１００ｃにおいて、このような形態で複合電子部品１ｃが回路基板２０へ実装されることにより、電子部品２Ｒ、２Ｃを流れる電流Ｉａ、Ｉｂの向きはそれぞれ反対方向になる。その結果、複合電子部品１ｃは、ＥＳＬを低減することができる。
【００７１】
以上、本実施形態及びその変形例は、複数の電子部品の第１端子電極を導体層で電気的に接続するとともに、第２端子電極を、回路基板の端子と接続するための実装端子電極とする。このようにすることで、本実施形態及びその変形例は、複合電子部品が有する電子部品に不具合が発生したとしても、不具合が発生した電子部品が属する電子部品対以外の電子部品対に属する電子部品が正常であれば、コンデンサとしての機能を維持することができる。その結果、本実施形態及びその変形例は、複数の電子部品を含む複合電子部品の信頼性を向上させることができるとともに、複合電子部品が搭載された電子機器の信頼性を向上させることができる。本実施形態及びその変形例の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態及びその変形例の構成を備えるものは、本実施形態及びその変形例と同様の作用、効果を奏する。
【００７２】
（実施形態２）
図２２は、実施形態２に係る複合電子部品の平面図である。図２３は、図２２のＥ−Ｅ矢視図である。本実施形態の複合電子部品１ｄは、電子部品２の第２端子電極１２が露出する側から前記４まで絶縁部材５ｄを貫通する貫通孔６を含み、電子部品２は貫通孔６の内部に配置される。他の構成は、実施形態１の複合電子部品１と同様である。
【００７３】
絶縁部材５ｄは、最も大きい２個を貫通する複数の貫通孔６を有している。貫通孔６の数は、複合電子部品１ｄが有する電子部品２の数と同数である。この貫通孔６の内部に、複数の電子部品２が配置される。そして、電子部品２は、第１端子電極１１が導体層３と電気的に接続され、第２端子電極１２の少なくとも一部が貫通孔６の開口部６Ｈから露出する。本実施形態では、貫通孔６の開口部６Ｈを超えて、第２端子電極１２が貫通孔６の開口部６Ｈから露出する。
【００７４】
複合電子部品１ｄを製造するにあたって、支持体４に導体層３となる導電性接着材を塗布した後、複数の貫通孔６を有する絶縁部材５ｄを前記導電性接着材の表面に載置する。その後、貫通孔６の内部に、第１端子電極１１から先に電子部品２を挿入して、第１端子電極１１と前記導電性接着材とを接触させることにより、電子部品２を支持体４に搭載する。そして、前記導電性接着材を硬化させて、それぞれの第１端子電極１１を電気的に接続するとともに、支持体４と絶縁部材５ｄとを接着する。このようにして、複合電子部品１ｄが完成する。複合電子部品１ｄは、電子部品２を支持体４に搭載する際には、貫通孔６が電子部品２のガイドとして機能するので、電子部品２を支持体４に搭載する作業が容易になる。また、貫通孔６は、それぞれの電子部品２の位置決めをするガイドとしても機能するので、複合電子部品１ｄが有する電子部品２の位置精度を向上させることもできる。さらに、複合電子部品１ｄは、板状の絶縁部材５ｄを支持体４に取り付けるので、絶縁樹脂を充填して絶縁部材５とする実施形態１の複合電子部品１と比較して、絶縁部材５ｄの厚み（最も大きい２個の面と直交する方向の寸法）の寸法精度及び第２端子電極１２側の面の平面度を向上させることができる。その結果、第２端子電極１２が絶縁部材５ｄに埋もれてしまうような事態を回避できる。
【００７５】
以上、本実施形態は、実施形態１と同様の作用、効果に加え、電子部品を支持体に搭載する作業の効率が向上するとともに、複数の電子部品の位置精度が向上するという効果が得られる。本実施形態及びその変形例の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態及びその変形例の構成を備えるものは、本実施形態及びその変形例と同様の作用、効果を奏する。
【００７６】
（実施形態３）
図２４は、実施形態３に係る複合電子部品及びその実装構造を示す図である。本実施形態の複合電子部品１ｅは、支持体４が、複数の電子部品２が配置される側とは反対側に、放熱部材７を有する。他の構成は、実施形態１の複合電子部品１又は実施形態２の複合電子部品１ｄと同様である。放熱部材７は、複合電子部品１ｅが有する複数の電子部品２が発生する熱を大気中へ放熱して、複合電子部品１ｅの昇温を抑制する。実装構造１００ｅは、放熱部材７を有する複合電子部品１ｅの第２端子電極１２を、回路基板２０の第１基板端子２３及び第２基板端子２４にはんだ２５で接合することにより、複合電子部品１ｅを回路基板２０へ実装したものである。複合電子部品１ｅは、放熱性能が高いため、回路基板２０に昇温しやすい電子部品が搭載されている場合及び昇温しやすい環境で使用される場合に好ましい。
【００７７】
図２４に示すように、複合電子部品１ｅは、実施形態１の複合電子部品１又は実施形態２の複合電子部品１ｄの支持体４に、放熱部材７を取り付けた構造である。より具体的には、複合電子部品１ｅは、複合電子部品１又は１ｄが有する支持体４の最も大きい２つの面４Ｈ、４Ｄのうち、導体層３が設けられる面４Ｄとは反対の面４Ｈ、すなわち、複数の電子部品２が配置される側とは反対側に、放熱部材７が取り付けられている。放熱部材７は、熱伝導性の高い材料が用いられる。本実施形態では、例えば、アルミニウム、アルミニウム合金、銅又は銅合金等の金属材料が放熱部材７に用いられるが、これらに限定されるものではない。放熱部材７は、支持体４とは反対側に、複数のフィン７Ｆを有する。複数のフィン７Ｆは、放熱部材７の表面積を大きくして、放熱性能を向上させる。
【００７８】
本実施形態において、導体層３を介して複数の電子部品２及び絶縁部材５、５ｅが取り付けられる支持体４は、導電体であってもよいし、絶縁体であってもよい。一般に、導電体は熱の良導体であるので、支持体４に導電体を用いると、複合電子部品１ｅが有する複数の電子部品２の熱をより効率よく放熱部材７へ伝えることができる。また、支持体４に絶縁体を用いると、第１端子電極１１と放熱部材７とを電気的に絶縁することができるので、放熱部材７を介して、電子部品２と回路基板２０が格納される筐体又は回路基板２０に実装されている他の電子部品等とが短絡するおそれを低減できる。
【００７９】
以上、本実施形態は、実施形態１と同様の作用、効果に加え、複合電子部品の放熱性能が向上するという効果が得られる。本実施形態及びその変形例の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態及びその変形例の構成を備えるものは、本実施形態及びその変形例と同様の作用、効果を奏する。
【００８０】
（実施形態４）
図２５は、実施形態４に係る複合電子部品の平面図である。図２６は、図２４のＦ−Ｆ矢視図である。図２７は、実施形態４に係る複合電子部品の等価回路を示す図である。本実施形態の複合電子部品１ｆは、支持体４が絶縁体であり、導体層３ｆは、隣接する複数の電子部品２の周囲を囲み、かつ支持体４まで達する溝８を有している。他の構成は、実施形態１の複合電子部品１と同様である。本実施形態において、電子部品２はコンデンサであるが、これに限定されるものではない。
【００８１】
図２５、図２６に示すように、複合電子部品１ｆは、１６個の電子部品２が、第１の方向としてのＸ方向に４個配列され、第１の方向に直交する第２の方向としてのＹ方向に４個配列されている。このように、複合電子部品１ｆは、１６個の電子部品２が４×４のマトリックス状に配置されている。複合電子部品１ｆが有する複数の電子部品２を、マトリックスの要素（成分）として見た場合、要素（２、２）、（２、３）、（３、２）、（３、３）に対応する電子部品２の周囲は、溝８で囲まれている。図２５、図２６に示すように、溝８は、導体層３ｆに設けられるとともに、支持体４まで達している。より具体的には、溝８は、導体層３ｆの第２端子電極１２側から支持体４の第１端子電極１１側における表面まで貫通している。このような構造により、溝８は、導体層３ｆを２つの領域、すなわち、内側領域３ｆｉと外側領域３ｆｏとに区画するとともに、両者を電気的に絶縁する。
【００８２】
外側領域３ｆｏの導体層３ｆは、外側領域３ｆｏに配置される１２個の電子部品２の第１端子電極１１を電気的に接続する。内側領域３ｆｉの導体層３ｆは、内側領域３ｆｉに配置される４個の電子部品２の第１端子電極１１を電気的に接続する。このような構造により、複合電子部品１ｆは、図２７の等価回路に示すように、４個の電子部品２の第１端子電極１１が電気的に接続された内側電子部品群２Ｇｉと、１２個の電子部品２の第１端子電極１１が電気的に接続された外側電子部品群２Ｇｏと、を有する。本実施形態において、電子部品２はコンデンサであるので、複合電子部品１ｆは、内側電子部品群２Ｇｉと外側電子部品群２Ｇｏとがそれぞれ１つのコンデンサとして機能する。すなわち、内側電子部品群２Ｇｉが有する複数の電子部品２と外側電子部品群２Ｇｏが有する複数の電子部品２とは、所定の機能を有する回路となる。
【００８３】
このように、複合電子部品１ｆは、所定の機能（本実施形態ではコンデンサとしての機能）を発揮する電子部品群を複数有する。それぞれの電子部品群は、複数の電子部品２を有し、かつ第１端子電極１１同士が電気的に接続されている。このため、それぞれの電子部品群は、信頼性が向上する。したがって、複合電子部品１ｆは、信頼性の高い複数の電子部品群を有することができる。複合電子部品１ｆは、実施形態１の複合電子部品１と同様の絶縁部材５を有するものとしたが、複合電子部品１ｆの絶縁部材５はこれに限定されるものではない。例えば、実施形態２の複合電子部品１ｄが有する絶縁部材５ｄのように、内部に電子部品２が配置される貫通孔６を有していてもよい。
【００８４】
（変形例）
図２８は、実施形態４の変形例に係る複合電子部品の平面図である。図２９は、実施形態４の変形例に係る複合電子部品の等価回路を示す図である。本変形例の複合電子部品１ｆ’は、実施形態４の複合電子部品１ｆと同様であるが、導体層３ｆ’が区画される形態が異なる。複合電子部品１ｆ’は、３本の溝８が導体層３ｆ’を４個の領域、すなわち、第１領域３ｆａ、第２領域３ｆｂ、第３領域３ｆｃ及び第４領域３ｆｄに区画する。第１領域３ｆａと第２領域３ｆｂと第３領域３ｆｃと第４領域３ｆｄとは、それぞれ電気的に絶縁される。第１領域３ｆａ、第２領域３ｆｂ、第３領域３ｆｃ及び第４領域３ｆｄは、４個の電子部品２の第１端子電極１１を電気的に接続する。このように、３本の溝８は、４×４のマトリックス状に配置された１６個の電子部品２を列毎に区画して、４個の電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄとする。
【００８５】
複合電子部品１ｆ’は、４個の電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄが、それぞれ１つのコンデンサとして機能する。複合電子部品１ｆ’が有する複数の電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄは、複数の電子部品２を有し、かつ第１端子電極１１同士が電気的に接続されている。このため、それぞれの電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄは信頼性が向上するので、複合電子部品１ｆ’は信頼性の高い複数の電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄを有することができる。実施形態４及び本変形例で示したように、溝８が導体層３ｆ、３ｆ’を区画した領域によって複数の電子部品２の第１端子電極１１同士が電気的に接続されていれば、区画の形態は限定されるものではない。
【００８６】
（第２変形例）
図３０は、実施形態４の第２変形例に係る複合電子部品の平面図である。図３１は、実施形態４の第２変形例に係る複合電子部品が有する導体層の形態を示す平面図である。図３２は、図３０のＧ−Ｇ矢視図である。図３３は、実施形態５の第２変形例に係る複合電子部品の等価回路を示す図である。本変形例の複合電子部品１ｇは、実施形態４及びその変形例の複合電子部品１ｆ、１ｆ’と同様であるが、溝で区画された領域に配置された複数の電子部品２は、所定の機能としてフィルタの機能を有する点が異なる。
【００８７】
複合電子部品１ｇは、複数（本実施形態では８個）のフィルタ９を有する。複合電子部品１ｇが有するフィルタ９の数は限定されるものではない。フィルタ９は、３個の電子部品２を有する。電子部品２Ｃはコンデンサ素子であり、電子部品２Ｌはインダクタ素子（例えば、チップ型インダクタ等）である。以下においては、必要に応じて電子部品２Ｃをコンデンサ素子２Ｃ、電子部品２Ｌをインダクタ素子２Ｌという。
【００８８】
図３１に示すように、複合電子部品１ｇは、溝８が導体層３ｇを区画した複数の領域３ｇｐを有している。本実施形態では、３本の溝８と、この３本の溝８に直交する１本の溝８によって、導体層３ｇは８個の領域３ｇｐに区画されている。それぞれの領域３ｇｐは、互いに電気的に絶縁されている。図３２に示すように、それぞれの領域３ｇｐは、１つのコンデンサ素子２Ｃ及び２つのインダクタ素子２Ｌの第１端子電極１１を電気的に接続する。このような構造により、１個のコンデンサ素子２Ｃと２個のインダクタ素子２Ｌとを有するフィルタ９が作られる。１個のコンデンサ素子２Ｃ及び２個のインダクタ素子２Ｌの第２端子電極１２は、絶縁部材５の表面から少なくとも一部が露出して、複合電子部品１ｇの実装端子電極となる。絶縁部材５は、実施形態２の複合電子部品１ｄが有する絶縁部材５ｄのように、内部に電子部品２が配置される貫通孔６を有していてもよい。
【００８９】
図３３に示すように、フィルタ９は、一方のインダクタ素子２Ｌの第２端子電極１２が信号の入力端子ＩＮと電気的に接続され、他方のインダクタ素子２Ｌの第２端子電極１２が信号の出力端子ＯＵＴと電気的に接続される。コンデンサ素子２Ｃの第２端子電極１２は、グランド端子ＧＮＤと電気的に接続される。その結果、フィルタ９はローパスフィルタとして機能する。この場合、２個のインダクタ素子２Ｌのうち少なくとも一方を抵抗素子に変更してもよい。抵抗素子としては、フェライトビーズを用いてもよい。また、２個のインダクタ素子２Ｌの代わりにフェライトビーズを用いてもよい。
【００９０】
図３４は、他のフィルタの等価回路を示す図である。フィルタ９’は、電子部品として、２個のコンデンサ素子２Ｃと、１個のインダクタ素子２Ｌとを有する。フィルタ９’は、一方のコンデンサ素子２Ｃの第２端子電極１２が信号の入力端子ＩＮに接続され、他方のコンデンサ素子２Ｃの第２端子電極１２が信号の出力端子ＯＵＴに接続される。インダクタ素子２Ｌの第２端子電極１２は、グランド端子ＧＮＤに接続される。コンデンサ素子２Ｃ、インダクタ素子２Ｌ及び抵抗素子２Ｒの第１端子電極１１は、それぞれ導体３ｇの領域３ｇｐによって電気的に接続される。その結果、フィルタ９’はハイパスフィルタとして機能する。この場合、２個のコンデンサ素子２Ｃのうち一方を抵抗素子に変更してもよい。抵抗素子としては、フェライトビーズを用いてもよい。上記説明では、コンデンサ素子とインダクタ素子と抵抗素子とのうち少なくとも２種類を用いたローパスフィルタ又はハイパスフィルタを例としたが、フィルタに用いられる素子の種類及びフィルタの種類は上述した例に限定されるものではない。
【００９１】
（第３変形例）
図３５は、実施形態４の第３変形例に係る複合電子部品を示す平面図である。図３６、図３７は、実施形態４の第３変形例に係る複合電子部品が有する電子部品を示す図である。本変形例の複合電子部品１ｇ’は、電子部品として、複数のコンデンサアレイ２ＣＡ及びインダクタアレイ２ＬＡを有し、これらを用いてフィルタ９を形成する点が異なる。
【００９２】
図３５に示すように、複合電子部品１ｇ’は、２個のコンデンサアレイ２ＣＡと４個のインダクタアレイ２ＬＡとを有する。図３６に示すように、コンデンサアレイ２ＣＡは、４個のコンデンサ素子部ＣＰを有している。４個のコンデンサ素子部ＣＰは、一列に配置される。それぞれのコンデンサ素子部ＣＰは、第１端子電極１１及び第２端子電極１２を有している。図３７に示すように、インダクタアレイ２ＬＡは、４個のインダクタ素子部ＬＰを有している。４個のインダクタ素子部ＬＰは、一列に配置される。それぞれのインダクタ素子部ＬＰは、第１端子電極１１及び第２端子電極１２を有している。
【００９３】
複合電子部品１ｇ’は、第２変形例の複合電子部品１ｇが有する導体層３ｇを有している。すなわち、複合電子部品１ｇ’は複数の溝８で電気的に絶縁された複数の領域３ｇｐを有している。図３５に示すように、複合電子部品１ｇ’は、インダクタアレイ２ＬＡ、コンデンサアレイ２ＣＡ、インダクタアレイ２ＬＡの順に配列されている。２個のインダクタアレイ２ＬＡが有する２個のインダクタ素子部ＬＰの第１端子電極１１と、１個のコンデンサアレイ２ＣＡが有する１個のコンデンサ素子部ＣＰの第１端子電極１１は、導体層３ｇの１つの領域３ｇｐで電気的に接続される。領域３ｇｐで第１端子電極１１が電気的に接続された２個のインダクタ素子部ＬＰと、１個のコンデンサ素子部ＣＰとで、フィルタ９が形成される。このように、フィルタ９は、コンデンサアレイ２ＣＡ及びインダクタアレイ２ＬＡのようなアレイ型電子部品を組み合わせて形成してもよい。
【００９４】
図３８は、実施形態４の複合電子部品が有する電子部品群の変形例に係る等価回路を示す図である。この例において、上述した溝８で囲まれる電子部品群９ａが有する電子部品２は、バリスタ素子（例えば、チップ型バリスタ）２Ｖ及び抵抗素子２Ｒである。前記電子部品群は、１個のバリスタ素子２Ｖの第１端子電極１１と２個の抵抗素子２Ｒの第１端子電極１１とが導体層の領域３ｇｐで電気的に接続されて、所定の機能として、バリスタとしての機能を有する。電子部品群９ａは、一方の抵抗素子２Ｒの第２端子電極１２が信号の入力端子ＩＮと電気的に接続され、他方の抵抗素子２Ｒの第２端子電極１２が信号の出力端子ＯＵＴと電気的に接続される。また、バリスタ素子２Ｖの第２端子電極１２はグランド端子ＧＮＤと電気的に接続される。本実施形態の複合電子部品は、このような電子部品群９ａを複数有していてもよい。
【００９５】
以上、本実施形態及びその変形例は、実施形態１と同様の作用、効果に加え、導体層に設けられた溝によって複数の電子部品が組み合わされて所定の機能を発揮する複数の電子部品群を１つの複合電子部品に組み込むとともに、それぞれの電子部品群の信頼性を向上させることができるという効果が得られる。本実施形態及びその変形例の構成は、以下の実施形態においても適宜適用することができる。
【符号の説明】
【００９６】
１、１ａ、１ｂ、１ｂ’、１ｃ、１ｄ、１ｅ、１ｆ、１ｆ’、１ｇ、１ｇ’ 複合電子部品
２、２Ｃ、２Ｌ、２Ｒ、２ａ、２ｂ、２ｓ、２ｇ 電子部品
２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄ、９ａ 電子部品群
２Ｇｉ 内側電子部品群
２Ｇｏ 外側電子部品群
２ＬＡ インダクタアレイ
２ＣＡ コンデンサアレイ
２Ｐ、２Ｐｃ 電子部品対
３、３ｆ、３ｇ 導体層
３ｆｏ 外側領域
３ｆｉ 内側領域
３ｆａ、３ｆｂ、３ｆｃ、３ｆｄ、３ｇｐ 領域
４ 支持体
５、５ｄ 絶縁部材
６ 貫通孔
６Ｈ 開口部
７ 放熱部材
８ 溝
９、９’ フィルタ
１０、１０Ｃ、１０Ｒ、１０ａ、１０ｂ 素体
１０Ｓ 長側面
１０Ｔ 短側面
１１、１１ａ 第１端子電極
１２、１２ａ 第２端子電極
１３、１４ 内部電極
１５、１７ 誘電体
１６ 抵抗体
２０ 回路基板
２１ 第１配線
２２ 第２配線
２３ 第１基板端子
２４ 第２基板端子
１００、１００ｃ、１００ｅ 実装構造
ＣＰ コンデンサ素子部
ＥＰ 素子部
ＧＮＤ グランド端子
ＩＮ 入力端子
Ｉａ、Ｉｂ 電流
ＬＰ インダクタ素子部
ＯＵＴ 出力端子
【技術分野】
【０００１】
本発明は、複数の電子部品を有する複合電子部品及び複合電子部品の実装構造に関する。
【背景技術】
【０００２】
複数の電子部品を一体化して１つの電子部品とする複合電子部品が知られている。例えば、特許文献１には、複数のディスクリート受動コンポーネント同士を分離し、複数のディスクリート受動コンポーネントに対する保護構造を有するメカニカルな受け構造を備えたことを特徴とする電子アセンブリが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−４００８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されている電子アセンブリ（複合電子部品に相当する）は、複数のディスクリート受動コンポーネント（電子部品に相当する）がそれぞれ独立して組み合わされているので、それぞれの電子部品は、いずれも独立して回路基板に実装されることになる。特許文献１の技術は、１個の電子部品に不具合が発生すると、他の電子部品によって不具合が発生した電子部品の機能を補うことができないため、信頼性が低下するという問題がある。本発明は、複数の電子部品を含む複合電子部品の信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、素体の対向する表面のそれぞれに、第１端子電極と第２端子電極とを有する複数の電子部品と、複数の前記電子部品が有する前記第１端子電極を電気的に接続する導体層と、前記導体層が設けられる支持体と、を含み、複数の前記電子部品が有する前記第２端子電極が、回路基板の端子に接続されるための実装端子電極となることを特徴とする複合電子部品である。
【０００６】
この複合電子部品は、導体層によって複数の電子部品の第１端子電極同士が電気的に接続されている。このため、電子部品に不具合が発生したとしても、他の電子部品が正常であれば、正常な電子部品によって複合電子部品としての機能を維持することができる。その結果、複数の電子部品を含む複合電子部品の信頼性が向上する。
【０００７】
本発明において、複数の前記電子部品は、第１の方向と、前記第１の方向に直交する第２の方向とに向かってそれぞれ配置されることが好ましい。このようにすれば、複合電子部品内に配置される電子部品の密度を大きくすることができるので、例えば、電子部品にコンデンサを用いた場合には、複合電子部品の静電容量を大きくすることができる。また、この場合、同じ静電容量であれば、複合電子部品を小型化することができる。
【０００８】
本発明において、前記導体層の表面に設けられて、前記導体層とは反対側から複数の前記第２端子電極の少なくとも一部を露出させる絶縁部材を含むことが好ましい。このようにすれば、支持体による複数の電子部品の支持に加え、絶縁部材も複数の電子部品を支持することができるので、複数の電子部品がより強固に支持される。
【０００９】
本発明において、前記絶縁部材は、前記第２端子電極が露出する側から前記導体層まで前記絶縁部材を貫通する貫通孔を含み、前記電子部品は前記貫通孔の内部に配置されることが好ましい。このようにすれば、貫通孔が電子部品の位置決めをするので、電子部品の位置精度が向上する。
【００１０】
本発明において、隣接する前記電子部品は、それぞれの前記第２端子電極同士が異極性となるように前記回路基板の端子に接続されることが好ましい。このようにすれば、隣接する電子部品を流れる電流の向きは、それぞれ反対方向になる。その結果、この複合電子部品は、ＥＳＬ（Equivalent Series Inductance：等価直列インダクタンス）を低減することができる。
【００１１】
本発明において、複数の前記電子部品は、コンデンサ素子であることが好ましい。このようにすることで、複合電子部品をコンデンサとして機能させることができる。
【００１２】
本発明において、複数の前記電子部品は、コンデンサ素子及び抵抗素子であり、前記コンデンサ素子と前記抵抗素子とは隣接して配置されることが好ましい。このようにすることで、隣接するコンデンサ素子と抵抗素子とを直列に接続することができるので、複合電子部品のＥＳＲ（Equivalent Series Resistance：等価直列抵抗）を高くすることができる。
【００１３】
隣接する前記コンデンサ素子と前記抵抗素子とは、それぞれの前記第２端子電極が異極性となるように前記回路基板の端子に接続されることが好ましい。このようにすることで、複合電子部品は、ＥＳＬを低減することができる。
【００１４】
本発明において、前記電子部品は、複数の素子部を有するアレイ型電子部品であることが好ましい。このようにすることで、複合電子部品が有する電子部品の数を低減できるので、電子部品を支持体に実装する際の作業効率が向上する。
【００１５】
本発明において、前記支持体は、複数の前記電子部品が配置される側とは反対側に、放熱部材を有することが好ましい。このようにすることで、放熱部材は複合電子部品の昇温を効果的に抑制することができる。
【００１６】
本発明において、前記素体は、直方体形状であり、前記第１端子電極と前記第２端子電極とは、前記素体の対向する２個の短側面同士を接続する４個の長側面のうち、内部電極が露出し、かつ対向する前記長側面のそれぞれに設けられることが好ましい。このようにすることで、それぞれの電子部品のＥＳＬが低下するので、複合電子部品全体のＥＳＬも低下する。
【００１７】
本発明において、前記支持体は導電体であることが好ましい。一般に、導電体は、熱の良導体でもあるので、支持体を導電体とすることにより、複合電子部品が有する複数の電子部品の熱をより効率よく伝えることができる。
【００１８】
本発明において、前記支持体は絶縁体であることが好ましい。このようにすると、支持体は第１端子電極を電気的に絶縁することができるので、支持体を介して、電子部品と回路基板が格納される筐体又は回路基板に実装されている他の電子部品等とが短絡するおそれを低減できる。
【００１９】
本発明において、前記導体層は、隣接する複数の前記電子部品の周囲を囲み、かつ前記支持体まで達する溝を有することが好ましい。このようにすることで、複合電子部品は、溝で区画された導体層のそれぞれの領域によって、複数の電子部品の第１端子電極同士を電気的に接続された、複数の電子部品群を有する。そして、複合電子部品は、複数の前記電子部品群に所定の機能を発揮させることができるとともに、それぞれの電子部品群の信頼性を向上させることができる。
【００２０】
本発明において、前記溝で囲まれる複数の前記電子部品は、コンデンサ素子及びインダクタ素子又は抵抗素子であり、フィルタとしての機能を有することが好ましい。このようにすることで、複数のフィルタを有する複合電子部品を得ることができる。
【００２１】
本発明において、前記溝で囲まれる複数の前記電子部品は、バリスタ素子及び抵抗であり、バリスタとしての機能を有することが好ましい。このようにすることで、複数のバリスタを有する複合電子部品を得ることができる。
【００２２】
本発明は、素体の対向するそれぞれの端面に、第１端子電極と第２端子電極とを有する電子部品と、複数の前記電子部品が有する前記第１端子電極を電気的に接続する導体層と、前記導体層が設けられる支持体と、を含み、複数の前記電子部品が有するそれぞれの前記第２端子電極同士が異極性となるように、回路基板の端子に接続されることを特徴とする複合電子部品の実装構造である。
【００２３】
この複合電子部品の実装構造で回路基板に実装される電子部品は、導体層によって複数の電子部品の第１端子電極同士が電気的に接続されている。このため、電子部品に不具合が発生したとしても、他の電子部品が正常であれば、正常な電子部品によって複合電子部品としての機能を維持することができる。その結果、複数の電子部品を含む複合電子部品の信頼性が向上する。また、複数の電子部品が有するそれぞれの第２端子電極同士が異極性となるように、回路基板の端子に接続されることにより、隣接する電子部品を流れる電流の向きは、それぞれ反対方向になる。その結果、この複合電子部品の実装構造は、ＥＳＬを低減することができる。
【００２４】
本発明において、複数の前記電子部品は、コンデンサ素子及び抵抗素子であり、前記コンデンサ素子と前記抵抗素子とは隣接して配置され、かつ隣接する前記コンデンサ素子と前記抵抗素子とは、それぞれの前記第２端子電極が異極性となるように前記回路基板の端子に接続されることが好ましい。このようにすることで、隣接するコンデンサ素子と抵抗素子とを直列に接続することができるので、複合電子部品のＥＳＲ（Equivalent Series Resistance：等価直列抵抗）を高くすることができる。
【発明の効果】
【００２５】
本発明は、複数の電子部品を含む複合電子部品の信頼性を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】図１は、実施形態１に係る複合電子部品の平面図である。
【図２】図２は、図１のＡ−Ａ矢視図である。
【図３】図３は、実施形態１に係る複合電子部品が備える電子部品の斜視図である。
【図４】図４は、実施形態１に係る複合電子部品の等価回路を示す図である。
【図５】図５は、実施形態１に係る複合電子部品の実装構造を示す図である。
【図６】図６は、実施形態１の第１変形例に係る実装構造において、複合電子部品の実装端子電極の極性を説明するための図である。
【図７】図７は、実施形態１の第１変形例に係る実装構造において、複合電子部品の実装端子電極の極性を説明するための図である。
【図８】図８は、実施形態１の第１変形例に係る実装構造を示す図である。
【図９】図９は、実施形態１の第１変形例に係る実装構造の等価回路を示す図である。
【図１０】図１０は、本実施形態の第２変形例に係る複合電子部品を示す平面図である。
【図１１】図１１は、図１０のＢ−Ｂ矢視図である。
【図１２】図１２は、本実施形態の第２変形例に係る複合電子部品が有する電子部品の斜視図である。
【図１３】図１３は、実施形態１の第３変形例に係る複合電子部品を示す平面図である。
【図１４】図１４は、図１３のＣ−Ｃ矢視図である。
【図１５】図１５は、実施形態１の第３変形例に係る複合電子部品が有する電子部品の一例を示す断面図である。
【図１６】図１６は、本実施形態の第３変形例に係る複合電子部品に、他の電子部品を適用した例を示す一部断面図である。
【図１７】図１７は、図１６に示す電子部品を示す断面図である。
【図１８】図１８は、実施形態１の第４変形例に係る複合電子部品を示す平面図である。
【図１９】図１９は、図１８のＤ−Ｄ矢視図である。
【図２０】図２０は、実施形態１の第４変形例に係る複合電子部品の等価回路を示す図である。
【図２１】図２１は、実施形態１の第４変形例に係る実装構造を示す図である。
【図２２】図２２は、実施形態２に係る複合電子部品の平面図である。
【図２３】図２３は、図２２のＥ−Ｅ矢視図である。
【図２４】図２４は、実施形態３に係る複合電子部品及びその実装構造を示す図である。
【図２５】図２５は、実施形態４に係る複合電子部品の平面図である。
【図２６】図２６は、図２４のＦ−Ｆ矢視図である。
【図２７】図２７は、実施形態４に係る複合電子部品の等価回路を示す図である。
【図２８】図２８は、実施形態４の変形例に係る複合電子部品の平面図である。
【図２９】図２９は、実施形態４の変形例に係る複合電子部品の等価回路を示す図である。
【図３０】図３０は、実施形態４の第２変形例に係る複合電子部品の平面図である。
【図３１】図３１は、実施形態４の第２変形例に係る複合電子部品が有する導体層の形態を示す平面図である。
【図３２】図３２は、図３０のＧ−Ｇ矢視図である。
【図３３】図３３は、実施形態５の第２変形例に係る複合電子部品の等価回路を示す図である。
【図３４】図３４は、他のフィルタの等価回路を示す図である。
【図３５】図３５は、実施形態４の第３変形例に係る複合電子部品を示す平面図である。
【図３６】図３６は、実施形態４の第３変形例に係る複合電子部品が有する電子部品を示す図である。
【図３７】図３７は、実施形態４の第３変形例に係る複合電子部品が有する電子部品を示す図である。
【図３８】図３８は、実施形態４の複合電子部品が有する電子部品群の変形例に係る等価回路を示す図である。
【発明を実施するための形態】
【００２７】
本発明を実施するための形態（以下、実施形態という）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に開示した構成は適宜組み合わせることが可能である。さらに、下記実施形態で開示した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
【００２８】
（実施形態１）
図１は、実施形態１に係る複合電子部品の平面図である。図２は、図１のＡ−Ａ矢視図である。図３は、実施形態１に係る複合電子部品が備える電子部品の斜視図である。図４は、実施形態１に係る複合電子部品の等価回路を示す図である。図５は、実施形態１に係る複合電子部品の実装構造を示す図である。複合電子部品１は、複数の電子部品２と、導体層３と、支持体４と、を含む。本実施形態において、複合電子部品１は、さらに絶縁部材５を含むが、絶縁部材５は必ずしも必要ではない。
【００２９】
複合電子部品１は、１６個の電子部品２を含むが、電子部品２の数は限定されず、奇数であってもよい。図２、図３に示すように、電子部品２は、素体１０と、第１端子電極１１と、第２端子電極１２とを含む。素体１０は、内部に電極又は導電体と誘電体とを有するセラミックの素体である。素体１０は、例えば、内部電極層と誘電体層とからなるセラミックの素体である。
【００３０】
素体１０は、略直方体形状を呈しており、その外表面として、対向する第１及び第２の主面１０Ｍ、１０Ｍと、対向する第１及び第２の端面１０Ｅ、１０Ｅと、対向する第１及び第２の側面１０Ｕ、１０Ｕとを有する。第１及び第２の端面１０Ｅ、１０Ｅは、略長方形状である第１及び第２の主面１０Ｍ、１０Ｍ間を連結するように、第１及び第２の主面１０Ｍ、１０Ｍの短辺方向に延在する。第１及び第２の側面１０Ｕ、１０Ｕは、略長方形状である第１及び第２の主面１０Ｍ、１０Ｍ間を連結するように第１及び第２の主面１０Ｓ、１０Ｓの長辺方向に延在する。
【００３１】
本実施形態において、第１及び第２の端面１０Ｅ、１０Ｅは、平面視が略正方形形状である。第１及び第２の端面１０Ｅ、１０Ｅは、２個の短側面１０Ｔに相当する。第１及び第２の主面１０Ｍ、１０Ｍと第１及び第２の側面１０Ｕ、１０Ｕとは平面視が略長方形形状であり、これらは４個の長側面１０Ｓに相当する。なお、素体１０の形状はこれに限定されるものではない。素体１０が内部電極層と誘電体層からなる場合には、第１及び第２の端面１０Ｅ、１０Ｅ及び第１及び第２の側面１０Ｕ、１０Ｕと略平行で、かつ主面１０Ｍと直交するように、内部電極層と誘電体層とが積層される。
【００３２】
電子部品２は、素体１０の対向する表面（本実施形態では、短側面１０Ｔ、１０Ｔ）のそれぞれに、第１端子電極１１と第２端子電極１２とを有する。第１端子電極１１及び第２端子電極１２は、短側面１０Ｔ、１０Ｔの全体と４個の長側面１０Ｓの一部とを覆う。一般に、このような電子部品２は、チップ型電子部品と呼ばれる種類の電子部品であり、回路基板の表面に実装できる表面実装型の電子部品である。本実施形態では、複数の電子部品２が有する第２端子電極１２が、図５に示す回路基板２０の第１基板端子２３、第２基板端子２４と電気的に接続されるための実装端子電極となり、複数の電子部品２が有する第１端子電極１１が導体層３と電気的に接続される。
【００３３】
本実施形態において、電子部品２は、すべてコンデンサ素子（例えば、チップ型コンデンサ）である。このコンデンサ素子は、上述した素体１０の内部に設けられた２個以上の電極（内部電極）と誘電体とが積層されるとともに、前記誘電体を挟んで一方の前記内部電極が第１端子電極１１と電気的に接続され、他方の前記内部電極が第２端子電極１２と電気的に接続される、積層型の素子である。複合電子部品１は、複数の電子部品として複数のコンデンサ素子を備えることになるので、コンデンサとして機能する。複合電子部品１が有する電子部品２の種類はコンデンサ素子に限定されるものではなく、抵抗素子、インダクタ素子又はバリスタ素子等であってもよい。また、複合電子部品１が有する電子部品２は、すべて同じ種類であってもよいし、異なる種類であってもよい。
【００３４】
導体層３は、例えば、導電性接着材又は導電性樹脂であり、本実施形態では前者である。図２に示すように、導体層３は、複数の電子部品２が有する第１端子電極１１を電気的に接続する。支持体４は、本実施形態において、平面視が長方形（正方形を含む）形状の板状の部材である。本実施形態において、支持体４は、導電体であってもよいし絶縁体であってもよい。一般に、導電体は熱の良導体であるので、支持体４に導電体を用いると、複合電子部品１が有する複数の電子部品２の熱をより効率よく大気中へ伝えることができる。
【００３５】
支持体４に絶縁体を用いると、第１端子電極１１と支持体４とを電気的に絶縁することができるので、支持体４を介して、電子部品２と回路基板２０が格納される筐体又は回路基板２０に実装されている他の電子部品等とが短絡するおそれを低減できる。また、複合電子部品１の回路基板２０と対向する部分を除き、複合電子部品１の表面を導電体で被覆して電磁シールド層を形成する場合がある。支持体４に絶縁体を用いると、支持体４及び前記電磁シールド層を介して、電子部品２と回路基板２０が格納される筐体又は回路基板２０に実装されている他の電子部品等とが短絡するおそれを低減できる。
【００３６】
支持体４は、導体層３が設けられる。より具体的には、支持体４が有する面のうち、最も面積の大きい２つの面（導体層配置面）の一方に、導体層３が設けられる。このような構造により、導体層３によって第１端子電極１１が電気的に接続された複数の電子部品２は、支持体４に支持される。
【００３７】
本実施形態において、絶縁部材５は、絶縁性を有する樹脂であるが、これに限定されるものではない。絶縁部材５は、導体層３と接しており、導体層３を介して支持体４に固定されて支持される。絶縁部材５は、複合電子部品１が有するそれぞれの電子部品２の周囲に配置される。このような構造により、絶縁部材５は、隣接する電子部品２の間に配置される。複数の電子部品２の第２端子電極１２は、絶縁部材５の表面から突出する。複数の第２端子電極１２は、素体１０の短側面１０Ｔの全体を覆う部分がそれぞれ略同一平面に配置されている。このようにすると、図５に示す回路基板２０に複合電子部品１を実装した際に、回路基板２０の端子としての第１基板端子２３及び第２基板端子２４と複数の第２端子電極１２との距離を略一定にすることができる。そして、回路基板２０に複合電子部品１を実装した際は、すべての第２端子電極１２と回路基板２０の端子との接続条件を揃えることができるので、接続のばらつきを抑制することができる。その結果、複合電子部品１を回路基板２０へ確実に実装するとともに、信頼性の低下を抑制することができる。
【００３８】
本実施形態において、絶縁部材５は、電子部品２と接触している。このように、絶縁部材５は、電子部品２同士を絶縁するとともに、複数の電子部品２を支持する。また、絶縁部材５は、導体層３を介して支持体４に固定されている。このため、複数の電子部品２は、導体層３のみならず絶縁部材５によっても支持体４に取り付けられることになるので、より強固に支持体４に支持される。その結果、複合電子部品１は、耐振性能が高くなる。絶縁部材５は、例えば、導体層３によって支持体４に複数の電子部品２を取り付けた後、絶縁性を有する樹脂を電子部品２の周囲に充填して硬化させることによって、支持体４に設けられる。
【００３９】
このような構造により、複合電子部品１は、支持体４とは反対側に配置された絶縁部材５の表面から、複数の第２端子電極１２が露出する。それぞれの第２端子電極１２は、互いに電気的に絶縁されている。複合電子部品１を回路基板に実装する際に、第２端子電極１２の露出した部分が、回路基板２０の端子と接続される実装端子電極となる。複数の第２端子電極１２は、素体１０の短側面１０Ｔを覆う部分が、回路基板２０の端子としての第１基板端子２３、第２基板端子２４と電気的に接続される。複合電子部品１の導体層３は、回路基板２０の端子と直接は電気的に接続されず、電子部品２の第１端子電極１１及び第２端子電極１２を介して、間接的に回路基板２０の端子と接続される。本実施形態において、複合電子部品１は、自身が有する電子部品２の数の同じ数の実装端子電極、すなわち、第２端子電極１２を有する。
【００４０】
複合電子部品１は、複数の電子部品２が、第１の方向（図１のＸ方向）と、第１の方向に直交する第２の方向（図２のＹ方向）とに向かってそれぞれ配置される。このように、複数の電子部品２は、マトリックス状に配置される。本実施形態において、隣接する電子部品２同士は等間隔で配置されるが、隣接する電子部品２同士の間隔は不等間隔であってもよい。第２端子電極１２は平面視が略正方形形状なので、複数の電子部品２をマトリックス状に配置することにより、同じ支持体４の表面の面積であれば、電子部品２が配置される密度を最も高くすることができる。このため、複数の電子部品２をマトリックス状に配置することにより、複合電子部品１の静電容量を大きくすることができる。また、複数の電子部品２をマトリックス状に配置することにより、電子部品２が配置される密度を高くすることができるので、複合電子部品１を小型化することもできる。
【００４１】
図５に示す複合電子部品の実装構造（以下、必要に応じて実装構造という）１００において、複合電子部品１は、第２端子電極１２が、回路基板２０の端子としての第１基板端子２３及び第２基板端子２４と、はんだ２５で電気的に接続される。回路基板２０は、第１配線２１と第２配線２２とを有しており、第１配線２１に第１基板端子２３が電気的に接続され、第２配線２１に第２基板端子２４が電気的に接続される。本実施形態において、複合電子部品１は、コンデンサとして機能する。この場合、複合電子部品１は、瞬間停電等による電圧変動を抑制するため、ＣＰＵ（Central Processing Unit）の近傍に実装される電流供給用のデカップリングコンデンサ等に用いられる。
【００４２】
導体層３で第１端子電極１１が電気的に接続された複数の電子部品２のうち、２個の電子部品２の第２端子電極１２は、それぞれ第１基板端子２３と第２基板端子２４とに接続される。このように、２個の電子部品２が１個の電子部品対２Ｐとして、第１基板端子２３と第２基板端子２４とを介して第１配線２１と第２配線２２との間に接続される。複合電子部品１は、複数組の電子部品対２Ｐが、第１配線２１と第２配線２２との間に接続されて、例えば、上述したデカップリングコンデンサとして機能する。
【００４３】
一組の電子部品対２Ｐは、２個の電子部品２が直列に接続されている。また、実装構造１００は、複数の電子部品対２Ｐが第１配線２１と第２配線２２とに対して並列に接続されている。このため、複合電子部品１がｎ（偶数）個の電子部品２を有し、かつ電子部品２の静電容量がＣｉである場合、実装構造１００において、コンデンサとして機能する複合電子部品１の静電容量Ｃａは、（ｎ／２）×（Ｃｉ／２）となる。本実施形態では、複合電子部品１は１６個の電子部品２を有しているので、複合電子部品１の静電容量Ｃａは、４×Ｃｉになる。
【００４４】
複合電子部品１は、実装構造１００のように、２個の電子部品２を直列に接続して得られた複数の電子部品対２Ｐを並列に接続して使用することができる。このため、複合電子部品１は、電子部品２に不具合が発生したとしても、不具合が発生した電子部品２を有する電子部品対２Ｐ以外の電子部品対２Ｐの電子部品２が正常であれば、静電容量は低下するが、複合電子部品１の機能、すなわち、コンデンサとしての機能を維持することができる。例えば、図５に示す例では、第１配線２１に接続されている２個の電子部品２のうち１個に不具合が発生しても、残りの電子部品２と、第２配線２１に接続されている２個の電子部品２とは導体層３で電気的に接続されている。したがって、複合電子部品１は、静電容量が、不具合が発生する前のＣｉから２×Ｃｉ／３に低下するものの、コンデンサとしての機能は維持できる。
【００４５】
また、複合電子部品１は、複数の電子部品２の第１端子電極１１が導体層３により電気的に接続されている。このため、複合電子部品１は、第１配線２１に接続される複数の電子部品２と、第２配線２２に接続される複数の電子部品２とで、それぞれ少なくとも１つの電子部品２が正常であれば、静電容量は低下するが、コンデンサとしての機能を維持することができる。例えば、図５に示す例では、第１配線２１に接続されている２個の電子部品２のうち１個及び第２配線２２に接続されている２個の電子部品２のうち１個に不具合が発生しても、第１配線２１及び第２配線２１にそれぞれ接続されている残りの１個の電子部品２同士は導体層３で電気的に接続されている。したがって、複合電子部品１は、静電容量が、不具合が発生する前のＣｉからＣｉ／２に低下するものの、コンデンサとしての機能は維持できる。
【００４６】
さらに、奇数、例えば、３個の電子部品２の第１端子電極１１を導体３で電気的に接続し、１個の電子部品２の第２端子電極１２を第１配線２１に接続するとともに、残りの２個の電子部品２の第２端子電極１２を第２配線２２に接続する。このようにすると、第１配線２１と第２配線２２との間に、並列に接続された２個の電子部品２と、１個の電子部品２とが直列に接続される。この場合、並列に接続された２個の電子部品２のうち１つに不具合が発生しても、第１配線２１と第２配線２２との間には、２個の電子部品２が直列に接続されることになる。したがって、複合電子部品１は、静電容量が、不具合が発生する前の２×Ｃｉ／３からＣｉ／２に低下するものの、コンデンサとしての機能は維持できる。
【００４７】
このように、複合電子部品１は、信頼性が向上するので、これが搭載された電子機器の信頼性を向上させることができる。また、複合電子部品１は、複数の電子部品２を１つにまとめて一体化してあるので、電子部品２がコンデンサ素子である場合には、大きい静電容量をコンパクトな寸法で実現することができる。さらに、複合電子部品１が有する複数の第２端子電極１２の中からいくつかを選択して、回路基板２０の第１基板端子２３及び第２基板端子２４に接続すれば、複合電子部品１の静電容量を所望の大きさとなるように調整することもできる。
【００４８】
複合電子部品１の電子部品２が誘電体を有する場合、電子部品２を回路基板２０に実装すると、誘電体に発生する電歪現象に起因した音鳴きが発生したり、素体１０にクラックが発生したりすることがある。複合電子部品１が有する複数の電子部品２は、第１端子電極１１が支持体４に取り付けられているが、第２端子電極１２は支持体４に対して解放されている。このため、回路基板２０に実装された複合電子部品１は、電子部品２から回路基板２０へ伝達される力が解放されるとともに、電子部品から回路基板２０に伝達される振動が緩和される。その結果、この複合電子部品１は、誘電体を有する電子部品２の電歪現象に起因して発生する音鳴きを抑制できるとともに、素体１０へのクラックの発生を抑制できる。また、複合電子部品１を回路基板２０に実装した場合、電子部品２は、第２端子電極１２のみが回路基板２０に拘束される。このため、複合電子部品１が有する電子部品２は、電子部品２の第１端子電極１１及び第２端子電極１２が回路基板２０に接続されて拘束される場合と比較して、回路基板２０の変形の影響を受けにくい。その結果、複合電子部品１は、複合電子部品１又は電子部品２の熱膨張率と回路基板２０の熱膨張率との違いに起因して電子部品２が回路基板２０から受ける力を低減できるので、電子部品２へのクラックの発生を抑制できる。
【００４９】
（第１変形例）
図６、図７は、実施形態１の第１変形例に係る実装構造において、複合電子部品の実装端子電極の極性を説明するための図である。図８は、実施形態１の第１変形例に係る実装構造を示す図である。図９は、実施形態１の第１変形例に係る実装構造の等価回路を示す図である。図６、図７及び図９中の＋、−は、複合電子部品１が有する電子部品２の実装端子電極である第２端子電極１２の極性を示す。＋が正極であり、−が負極である。本変形例に係る実装構造１００’において、複合電子部品１の隣接する電子部品２は、それぞれの第２端子電極１２同士が異極性となるように、回路基板２０の端子としての第１基板端子２３及び第２基板端子２４に接続される。本変形例において、電子部品２はコンデンサ素子である。
【００５０】
このため、図６、図７に示すように、格子状に配列された複数の第２端子電極１２は、正極と負極とがそれぞれ千鳥状になる。すなわち、マトリックス状に配置された複数の電子部品２の第２端子電極１２は、行方向と列方向とに向かって、正極と負極とが交互に配置される。図８に示す実装構造１００’において、回路基板の第１配線２１は回路基板２０の信号線又は電力供給線であり、第２配線２２は回路基板２０のＧＮＤ線である。符号２ｓで示す電子部品２は、第２端子電極１２がはんだ２５及び第１基板端子２３を介して正極としての第１配線２１に接続される。また、符号２ｇで示す電子部品２は、第２端子電極１２がはんだ２５及び第２基板端子２４を介して負極としての第２配線２２に接続される。
【００５１】
図８に示すように、隣接する電子部品２ｓ、２ｇの第１端子電極１１は、導体層３によって接続されている。電子部品２ｓの第２端子電極１２は、回路基板２０の第１配線２１に接続され、電子部品２ｇの第２端子電極１２は、回路基板２０の第２配線２２に接続される。第１配線２１から第２配線２２へ向かって電流が流れる場合、電子部品２ｓを流れる電流をＩａ、電子部品２ｇを流れる電流をＩｂとする。電流Ｉａは、電子部品２ｓの第２端子電極１２から第１端子電極１１へ向かって流れる。また、電流Ｉｂは、電子部品２ｇの第１端子電極１１から第２端子電極１２へ向かって流れる。このように、実装構造１００’において、複合電子部品１が有する、隣接する電子部品２ｓ、２ｇを流れる電流Ｉａ、Ｉｂの向きは、それぞれ反対方向になる。その結果、複合電子部品１及びその実装構造１００’は、ＥＳＬを低減することができる。
【００５２】
隣接する電子部品２ｓ、２ｇ同士の距離を小さくすると、ＥＳＬを低減させる効果が高くなる。隣接する電子部品２ｓ、２ｇ同士の距離を小さくするためには、電子部品２ｓ、２ｇの寸法を小さくすることが好ましい。また、ＥＳＬを低下させるためには、本変形のように、複数の第２端子電極１２の正極と負極とがそれぞれ千鳥状になるようにすることが好ましい。しかし、マトリックス状に配置された複数の電子部品２の第２端子電極１２は、行又は列毎に異極性となるようにしてもよい。このようにしても、ある電子部品２と、この電子部品に対して行方向又は列方向に隣接する電子部品２とは、互いに異極性となるので、ＥＳＬを低減することができる。すなわち、本変形例の実装構造１００’において、複合電子部品１は、ある電子部品２と、この電子部品２に隣接する少なくとも１つの電子部品２とが互いに異極性となるように、回路基板２０へ実装されていればよい。このようにすれば、複合電子部品１のＥＳＬを低減させることができる。
【００５３】
（第２変形例）
図１０は、本実施形態の第２変形例に係る複合電子部品を示す平面図である。図１１は、図１０のＢ−Ｂ矢視図である。図１２は、本実施形態の第２変形例に係る複合電子部品が有する電子部品の斜視図である。複合電子部品１ａは、電子部品２ａを複数（本変形例では４個）有している。複数の電子部品２ａの第１端子電極１１ａは、導体層３によって電気的に接続されている。第２端子電極１２ａは、少なくとも一部が絶縁部材５の表面から露出して、実装端子電極となる。
【００５４】
本変形例において、複合電子部品１ａが有する電子部品２ａは、直方体形状である素体１０ａの対向する２個の短側面１０Ｔ、１０Ｔ（第１及び第２の端面１０Ｅ、１０Ｅ）同士を接続する４個の長側面１０Ｓのうち、内部電極が露出し、かつ対向する長側面１０Ｓのそれぞれに、第１端子電極１１ａと第２端子電極１２ａとが設けられる。この長側面１０Ｓ、１０Ｓは、第１及び第２の主面１０Ｍ、１０Ｍではなく第１及び第２の側面１０Ｕ、１０Ｕに相当する。第１端子電極１１ａと第２端子電極１２ａとは、これらが設けられる長側面１０Ｓの全体を覆っている。第１端子電極１１ａと第２端子電極１２ａとは、これらが全体を覆っていない２つの長側面１０Ｓの一部及び短側面１０Ｔの一部に延出している。
【００５５】
本変形例において、電子部品２ａは、コンデンサ素子である。このコンデンサ素子は、少なくとも２個の内部電極と誘電体とが積層されるとともに、前記誘電体を挟んで一方の前記内部電極が第１端子電極１１ａと電気的に接続され、他方の前記内部電極が第２端子電極１２ａと電気的に接続される積層型の素子である。電子部品２ａが有する素体１０ａの長側面１０Ｓは、平面視が略長方形形状である。短側面１０Ｔは、素体１０ａは平面視が略長方形形状又は正方形形状であり、略長方形形状である場合、長辺は長側面１０Ｓの長辺よりも短い。本実施形態において、第１端子電極１１ａと第２端子電極１２ａとがそれぞれ全体を覆う長側面１０Ｓは、第１端子電極１１ａと第２端子電極１２ａとが一部に延出する長側面１０Ｓよりも短辺の長さが短い。
【００５６】
このような構造の電子部品２ａは、素体１０ａの内部に設けられた内部電極の幅が大きく、長さが小さくなるので、電流の経路を短くすることができる。その結果、電子部品２ａは、ＥＳＬを低減することができる。この例において、内部電極の幅は、第１端子電極１１ａと第２端子電極１２ａとがそれぞれ全体を覆う長側面１０Ｓの長手方向における寸法であり、第１側面及び第２側面に引き出される内部電極の幅である。また、内部電極の長さは、第１端子電極１１ａから第２端子電極１２ａに向かう方向の寸法である。
【００５７】
このような電子部品２ａを複数有する複合電子部品１ａは、信頼性の確保及び音鳴きの低減等といった効果に加え、ＥＳＬをより効果的に低減できるという効果が得られる。複合電子部品１ａを回路基板へ実装する際には、隣接する第２端子電極１２ａ同士がそれぞれ異極性となるようにすることで、ＥＳＬを効果的に低減できる点は上述した通りである。
【００５８】
（第３変形例）
図１３は、実施形態１の第３変形例に係る複合電子部品を示す平面図である。図１４は、図１３のＣ−Ｃ矢視図である。図１５は、実施形態１の第３変形例に係る複合電子部品が有する電子部品の一例を示す断面図である。本変形例は、複合電子部品１ｂが有する電子部品２ｂとして、複数の素子部を有するアレイ型電子部品を用いる。図１３に示すように、複合電子部品１ｂは、複数（本変形例では８個）の電子部品２ｂを有する。図１４に示すように、複数の電子部品２ｂの第１端子電極１１は導体層３によって電気的に接続される。第２端子電極１２は、絶縁部材５から少なくとも一部が露出して実装端子電極となる。
【００５９】
電子部品２ｂは、複数（本変形例では２個）の素子部ＥＰを有する。本変形例において、素子部ＥＰはコンデンサである。すなわち、電子部品２ｂは、コンデンサアレイである。図１５に示すように、電子部品２ｂが有するそれぞれの素子部ＥＰは、複数の内部電極１３、１４と誘電体１５とが積層される素体１０ｂを有するとともに、誘電体１５を挟んで一方の内部電極１３が第１端子電極１１と電気的に接続され、他方の内部電極１４が第２端子電極１２と電気的に接続される。電子部品２ｂは、それぞれの素子部ＥＰに対応して、２個の第１端子電極１１及び２個の第２端子電極１２を有している。２個の第１端子電極１１は、電子部品２ｂの１つの長側面に配置され、２個の第２端子電極は、第１端子電極１１が配置されている長側面と対向する長側面に配置される。
【００６０】
図１３に示すように、複合電子部品１ｂは、電子部品２ｂの素子部ＥＰが配列されている方向に向かって２個の電子部品２ｂが配置され、素子部ＥＰが配列されている方向と直交する方向に向かって４個の電子部品２ｂが配列されている。このような構造により、複合電子部品１ｂは、第１の方向（図１３のＸ方向）及び第２の方向（図１３のＹ方向）に向かって、それぞれ４個ずつの素子部ＥＰが配列される。すなわち、複数の素子部ＥＰがマトリックス状に配置される。
【００６１】
図１４に示すように、複合電子部品１ｂは、１個の電子部品２ｂが含む隣接する２個の素子部ＥＰが、互いに異極性となるように回路基板へ実装することができる。この例では、＋の第２端子電極１２を正極として、回路基板の信号線又は電力供給線に接続し、−の第２端子電極１２を負極として、回路基板のＧＮＤ線に接続する。＋の第２端子電極１２を有する素子部ＥＰは、第２端子電極１２から第１端子電極１１へ電流Ｉａが流れ、−の第２端子電極１２を有する素子部ＥＰは、第１端子電極１１から第２端子電極１２へ電流Ｉｂが流れる。このように複合電子部品１ｂが回路基板へ実装されることにより、電子部品２ｂが有する隣接する素子部ＥＰ、ＥＰを流れる電流Ｉａ、Ｉｂの向きは、それぞれ反対方向になる。その結果、複合電子部品１ｂは、ＥＳＬを低減することができる。
【００６２】
図１６は、本実施形態の第３変形例に係る複合電子部品に、他の電子部品を適用した例を示す一部断面図である。図１７は、図１６に示す電子部品を示す断面図である。複合電子部品１ｂ’は、４個の素子部ＥＰを有する電子部品２ｂ’を複数有する。図１６は、複合電子部品１ｂ’が有する１個の電子部品２ｂ’を示すが、この例において、複合電子部品１ｂ’は４個の電子部品２ｂ’を有する。
【００６３】
図１７に示すように、電子部品２ｂ’は、素子部ＥＰを４個有する。この例において、素子部ＥＰはコンデンサであるので、電子部品２ｂ’は、コンデンサアレイである。電子部品２ｂ’が有するそれぞれの素子部ＥＰの構造は、電子部品２ｂが有する素子部ＥＰと同様である。図１６に示すように、複合電子部品１ｂ’も、上述した複合電子部品１ｂと同様に、１個の電子部品２ｂ’が含む隣接する２個の素子部ＥＰが、互いに異極性となるように回路基板へ実装することができる。その結果、複合電子部品１ｂと同様に、複合電子部品１ｂ’も、隣接する素子部ＥＰ、ＥＰを流れる電流Ｉａ、Ｉｂの向きをそれぞれ反対方向にして、ＥＳＬを低減することができる。
【００６４】
複合電子部品１ｂ、１ｂ’は、電子部品２ｂ、２ｂ’としてアレイ型電子部品を有する。このため、上述した、１つの素子部のみを有する電子部品２、２ａを用いる複合電子部品１、１ａと比較して、電子部品２ｂ、２ｂ’の数を低減することができる。その結果、複合電子部品１ｂ、１ｂ’は、マウンタ等の実装装置が電子部品２ｂを支持体４に実装する回数を低減できるので、電子部品２ｂ、２ｂ’が支持体４に実装される時間を短縮することができる。また、複合電子部品１ｂ、１ｂ’は、アレイ型電子部品を用いるため、１つの素子部のみを有する電子部品２、２ａよりも電子部品２ｂ、２ｂ’の取扱いが容易になる。その結果、複合電子部品１ｂ、１ｂ’は、マウンタ等の実装装置が電子部品２ｂを支持体４に実装する際の作業効率を向上させることができる。このように、複合電子部品１ｂ、１ｂ’は、電子部品２ｂ、２ｂ’が支持体４に実装される際の作業効率を向上させて、生産性を向上させることができる。この効果は、アレイ型電子部品が有する素子部ＥＰの数が増加するほど顕著になる。このため、４個の素子部ＥＰを有する電子部品２ｂ’が用いられる複合電子部品１ｂ’の方が、２個の素子部ＥＰを有する電子部品２ｂが用いられる複合電子部品１ｂよりも、作業効率及び生産性向上の効果をより実現できる。
【００６５】
（第４変形例）
図１８は、実施形態１の第４変形例に係る複合電子部品を示す平面図である。図１９は、図１８のＤ−Ｄ矢視図である。図２０は、実施形態１の第４変形例に係る複合電子部品の等価回路を示す図である。図２１は、実施形態１の第４変形例に係る実装構造を示す図である。本変形例の複合電子部品１ｃは、異なる機能を持つ２種類の電子部品２Ｃ、２Ｒを有する。本変形例において、電子部品２Ｃはコンデンサ素子であり、電子部品２Ｒは抵抗素子（例えば、チップ型抵抗）であるが、これに限定されるものではない。
【００６６】
電子部品２Ｃと電子部品２Ｒとは、互いに隣接して支持体４の表面に配置される。このため、電子部品２Ｃ及び電子部品２Ｒは、それぞれ千鳥状に配置されることになる。すなわち、複合電子部品１ｃは、第１の方向（図１８のＸ方向）及び第２の方向（図１８のＹ方向）に向かって電子部品２Ｃと電子部品２Ｒとが交互に配列される。このように、複合電子部品１ｃは、電子部品２Ｃ、２Ｒが交互に、かつマトリックス状に配置されている。
【００６７】
コンデンサ素子である電子部品２Ｃは、図１９に示すように、複数の内部電極１３、１４と誘電体１５とが積層される素体１０Ｃを有するとともに、誘電体１５を挟んで一方の内部電極１３が第１端子電極１１と電気的に接続され、他方の内部電極１４が第２端子電極１２と電気的に接続される。抵抗素子である電子部品２Ｒは、抵抗体１６と誘電体１７とが積層される素体１０Ｒを有するとともに、抵抗体１６は、第１端子電極１１及び第２端子電極１２と電気的に接続される。抵抗体１６は、例えば、フェライトビーズを用いることができる。
【００６８】
図２１に示すように、実装構造１００ｃにおいて、複合電子部品１ｃは、隣接する電子部品２Ｃと電子部品２Ｒとを直列に接続して一組の電子部品対２Ｐｃとするとともに、回路基板２０の第１配線２１と第２配線２２との間にそれぞれの電子部品対２Ｐｃを並列に接続する。このように、隣接する電子部品２Ｃと電子部品２Ｒとを直列に接続することにより、複合電子部品１ｃは、ＥＳＲを高くすることができる。複合電子部品１ｃは、ＥＳＲが低すぎると共振してノイズが増加する場合もある。このため、本変形例では、コンデンサ素子（電子部品２Ｃ）と直列に抵抗素子（電子部品２Ｒ）を接続して、複合電子部品１ｃの共振を抑制する。また、抵抗素子としての電子部品２Ｒが有する抵抗体１６に適用できるフェライトビーズは、高周波になると電気抵抗が上昇する特性を有している。このため、電子部品２Ｒの抵抗体１６にフェライトビーズを用いると、高周波の信号に対して複合電子部品１ｃのＥＳＲを上昇させることができる。
【００６９】
また、本変形例では、電子部品対２Ｐｃが有する隣接する電子部品２Ｃ、２Ｒを直列に接続する。そして、抵抗素子としての電子部品２Ｒの第２端子電極１２は、正極として、回路基板２０の第１基板端子２３を介して第１配線２１に接続され、コンデンサ素子としての電子部品２Ｃの第２端子電極１２は、負極として、回路基板２０の第２基板端子２４を介して第２配線２２に接続される。第１配線２１は、例えば、回路基板２０の信号線又は電力供給線であり、第２配線２２は、例えば、回路基板２０のＧＮＤ線である。
【００７０】
正極としての第２端子電極１２を有する電子部品２Ｒは、第２端子電極１２から第１端子電極１１へ電流Ｉａが流れ、負極としての第２端子電極１２を有する電子部品２Ｃは、第１端子電極１１から第２端子電極１２へ電流Ｉｂが流れる。実装構造１００ｃにおいて、このような形態で複合電子部品１ｃが回路基板２０へ実装されることにより、電子部品２Ｒ、２Ｃを流れる電流Ｉａ、Ｉｂの向きはそれぞれ反対方向になる。その結果、複合電子部品１ｃは、ＥＳＬを低減することができる。
【００７１】
以上、本実施形態及びその変形例は、複数の電子部品の第１端子電極を導体層で電気的に接続するとともに、第２端子電極を、回路基板の端子と接続するための実装端子電極とする。このようにすることで、本実施形態及びその変形例は、複合電子部品が有する電子部品に不具合が発生したとしても、不具合が発生した電子部品が属する電子部品対以外の電子部品対に属する電子部品が正常であれば、コンデンサとしての機能を維持することができる。その結果、本実施形態及びその変形例は、複数の電子部品を含む複合電子部品の信頼性を向上させることができるとともに、複合電子部品が搭載された電子機器の信頼性を向上させることができる。本実施形態及びその変形例の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態及びその変形例の構成を備えるものは、本実施形態及びその変形例と同様の作用、効果を奏する。
【００７２】
（実施形態２）
図２２は、実施形態２に係る複合電子部品の平面図である。図２３は、図２２のＥ−Ｅ矢視図である。本実施形態の複合電子部品１ｄは、電子部品２の第２端子電極１２が露出する側から前記４まで絶縁部材５ｄを貫通する貫通孔６を含み、電子部品２は貫通孔６の内部に配置される。他の構成は、実施形態１の複合電子部品１と同様である。
【００７３】
絶縁部材５ｄは、最も大きい２個を貫通する複数の貫通孔６を有している。貫通孔６の数は、複合電子部品１ｄが有する電子部品２の数と同数である。この貫通孔６の内部に、複数の電子部品２が配置される。そして、電子部品２は、第１端子電極１１が導体層３と電気的に接続され、第２端子電極１２の少なくとも一部が貫通孔６の開口部６Ｈから露出する。本実施形態では、貫通孔６の開口部６Ｈを超えて、第２端子電極１２が貫通孔６の開口部６Ｈから露出する。
【００７４】
複合電子部品１ｄを製造するにあたって、支持体４に導体層３となる導電性接着材を塗布した後、複数の貫通孔６を有する絶縁部材５ｄを前記導電性接着材の表面に載置する。その後、貫通孔６の内部に、第１端子電極１１から先に電子部品２を挿入して、第１端子電極１１と前記導電性接着材とを接触させることにより、電子部品２を支持体４に搭載する。そして、前記導電性接着材を硬化させて、それぞれの第１端子電極１１を電気的に接続するとともに、支持体４と絶縁部材５ｄとを接着する。このようにして、複合電子部品１ｄが完成する。複合電子部品１ｄは、電子部品２を支持体４に搭載する際には、貫通孔６が電子部品２のガイドとして機能するので、電子部品２を支持体４に搭載する作業が容易になる。また、貫通孔６は、それぞれの電子部品２の位置決めをするガイドとしても機能するので、複合電子部品１ｄが有する電子部品２の位置精度を向上させることもできる。さらに、複合電子部品１ｄは、板状の絶縁部材５ｄを支持体４に取り付けるので、絶縁樹脂を充填して絶縁部材５とする実施形態１の複合電子部品１と比較して、絶縁部材５ｄの厚み（最も大きい２個の面と直交する方向の寸法）の寸法精度及び第２端子電極１２側の面の平面度を向上させることができる。その結果、第２端子電極１２が絶縁部材５ｄに埋もれてしまうような事態を回避できる。
【００７５】
以上、本実施形態は、実施形態１と同様の作用、効果に加え、電子部品を支持体に搭載する作業の効率が向上するとともに、複数の電子部品の位置精度が向上するという効果が得られる。本実施形態及びその変形例の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態及びその変形例の構成を備えるものは、本実施形態及びその変形例と同様の作用、効果を奏する。
【００７６】
（実施形態３）
図２４は、実施形態３に係る複合電子部品及びその実装構造を示す図である。本実施形態の複合電子部品１ｅは、支持体４が、複数の電子部品２が配置される側とは反対側に、放熱部材７を有する。他の構成は、実施形態１の複合電子部品１又は実施形態２の複合電子部品１ｄと同様である。放熱部材７は、複合電子部品１ｅが有する複数の電子部品２が発生する熱を大気中へ放熱して、複合電子部品１ｅの昇温を抑制する。実装構造１００ｅは、放熱部材７を有する複合電子部品１ｅの第２端子電極１２を、回路基板２０の第１基板端子２３及び第２基板端子２４にはんだ２５で接合することにより、複合電子部品１ｅを回路基板２０へ実装したものである。複合電子部品１ｅは、放熱性能が高いため、回路基板２０に昇温しやすい電子部品が搭載されている場合及び昇温しやすい環境で使用される場合に好ましい。
【００７７】
図２４に示すように、複合電子部品１ｅは、実施形態１の複合電子部品１又は実施形態２の複合電子部品１ｄの支持体４に、放熱部材７を取り付けた構造である。より具体的には、複合電子部品１ｅは、複合電子部品１又は１ｄが有する支持体４の最も大きい２つの面４Ｈ、４Ｄのうち、導体層３が設けられる面４Ｄとは反対の面４Ｈ、すなわち、複数の電子部品２が配置される側とは反対側に、放熱部材７が取り付けられている。放熱部材７は、熱伝導性の高い材料が用いられる。本実施形態では、例えば、アルミニウム、アルミニウム合金、銅又は銅合金等の金属材料が放熱部材７に用いられるが、これらに限定されるものではない。放熱部材７は、支持体４とは反対側に、複数のフィン７Ｆを有する。複数のフィン７Ｆは、放熱部材７の表面積を大きくして、放熱性能を向上させる。
【００７８】
本実施形態において、導体層３を介して複数の電子部品２及び絶縁部材５、５ｅが取り付けられる支持体４は、導電体であってもよいし、絶縁体であってもよい。一般に、導電体は熱の良導体であるので、支持体４に導電体を用いると、複合電子部品１ｅが有する複数の電子部品２の熱をより効率よく放熱部材７へ伝えることができる。また、支持体４に絶縁体を用いると、第１端子電極１１と放熱部材７とを電気的に絶縁することができるので、放熱部材７を介して、電子部品２と回路基板２０が格納される筐体又は回路基板２０に実装されている他の電子部品等とが短絡するおそれを低減できる。
【００７９】
以上、本実施形態は、実施形態１と同様の作用、効果に加え、複合電子部品の放熱性能が向上するという効果が得られる。本実施形態及びその変形例の構成は、以下の実施形態においても適宜適用することができる。また、本実施形態及びその変形例の構成を備えるものは、本実施形態及びその変形例と同様の作用、効果を奏する。
【００８０】
（実施形態４）
図２５は、実施形態４に係る複合電子部品の平面図である。図２６は、図２４のＦ−Ｆ矢視図である。図２７は、実施形態４に係る複合電子部品の等価回路を示す図である。本実施形態の複合電子部品１ｆは、支持体４が絶縁体であり、導体層３ｆは、隣接する複数の電子部品２の周囲を囲み、かつ支持体４まで達する溝８を有している。他の構成は、実施形態１の複合電子部品１と同様である。本実施形態において、電子部品２はコンデンサであるが、これに限定されるものではない。
【００８１】
図２５、図２６に示すように、複合電子部品１ｆは、１６個の電子部品２が、第１の方向としてのＸ方向に４個配列され、第１の方向に直交する第２の方向としてのＹ方向に４個配列されている。このように、複合電子部品１ｆは、１６個の電子部品２が４×４のマトリックス状に配置されている。複合電子部品１ｆが有する複数の電子部品２を、マトリックスの要素（成分）として見た場合、要素（２、２）、（２、３）、（３、２）、（３、３）に対応する電子部品２の周囲は、溝８で囲まれている。図２５、図２６に示すように、溝８は、導体層３ｆに設けられるとともに、支持体４まで達している。より具体的には、溝８は、導体層３ｆの第２端子電極１２側から支持体４の第１端子電極１１側における表面まで貫通している。このような構造により、溝８は、導体層３ｆを２つの領域、すなわち、内側領域３ｆｉと外側領域３ｆｏとに区画するとともに、両者を電気的に絶縁する。
【００８２】
外側領域３ｆｏの導体層３ｆは、外側領域３ｆｏに配置される１２個の電子部品２の第１端子電極１１を電気的に接続する。内側領域３ｆｉの導体層３ｆは、内側領域３ｆｉに配置される４個の電子部品２の第１端子電極１１を電気的に接続する。このような構造により、複合電子部品１ｆは、図２７の等価回路に示すように、４個の電子部品２の第１端子電極１１が電気的に接続された内側電子部品群２Ｇｉと、１２個の電子部品２の第１端子電極１１が電気的に接続された外側電子部品群２Ｇｏと、を有する。本実施形態において、電子部品２はコンデンサであるので、複合電子部品１ｆは、内側電子部品群２Ｇｉと外側電子部品群２Ｇｏとがそれぞれ１つのコンデンサとして機能する。すなわち、内側電子部品群２Ｇｉが有する複数の電子部品２と外側電子部品群２Ｇｏが有する複数の電子部品２とは、所定の機能を有する回路となる。
【００８３】
このように、複合電子部品１ｆは、所定の機能（本実施形態ではコンデンサとしての機能）を発揮する電子部品群を複数有する。それぞれの電子部品群は、複数の電子部品２を有し、かつ第１端子電極１１同士が電気的に接続されている。このため、それぞれの電子部品群は、信頼性が向上する。したがって、複合電子部品１ｆは、信頼性の高い複数の電子部品群を有することができる。複合電子部品１ｆは、実施形態１の複合電子部品１と同様の絶縁部材５を有するものとしたが、複合電子部品１ｆの絶縁部材５はこれに限定されるものではない。例えば、実施形態２の複合電子部品１ｄが有する絶縁部材５ｄのように、内部に電子部品２が配置される貫通孔６を有していてもよい。
【００８４】
（変形例）
図２８は、実施形態４の変形例に係る複合電子部品の平面図である。図２９は、実施形態４の変形例に係る複合電子部品の等価回路を示す図である。本変形例の複合電子部品１ｆ’は、実施形態４の複合電子部品１ｆと同様であるが、導体層３ｆ’が区画される形態が異なる。複合電子部品１ｆ’は、３本の溝８が導体層３ｆ’を４個の領域、すなわち、第１領域３ｆａ、第２領域３ｆｂ、第３領域３ｆｃ及び第４領域３ｆｄに区画する。第１領域３ｆａと第２領域３ｆｂと第３領域３ｆｃと第４領域３ｆｄとは、それぞれ電気的に絶縁される。第１領域３ｆａ、第２領域３ｆｂ、第３領域３ｆｃ及び第４領域３ｆｄは、４個の電子部品２の第１端子電極１１を電気的に接続する。このように、３本の溝８は、４×４のマトリックス状に配置された１６個の電子部品２を列毎に区画して、４個の電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄとする。
【００８５】
複合電子部品１ｆ’は、４個の電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄが、それぞれ１つのコンデンサとして機能する。複合電子部品１ｆ’が有する複数の電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄは、複数の電子部品２を有し、かつ第１端子電極１１同士が電気的に接続されている。このため、それぞれの電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄは信頼性が向上するので、複合電子部品１ｆ’は信頼性の高い複数の電子部品群２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄを有することができる。実施形態４及び本変形例で示したように、溝８が導体層３ｆ、３ｆ’を区画した領域によって複数の電子部品２の第１端子電極１１同士が電気的に接続されていれば、区画の形態は限定されるものではない。
【００８６】
（第２変形例）
図３０は、実施形態４の第２変形例に係る複合電子部品の平面図である。図３１は、実施形態４の第２変形例に係る複合電子部品が有する導体層の形態を示す平面図である。図３２は、図３０のＧ−Ｇ矢視図である。図３３は、実施形態５の第２変形例に係る複合電子部品の等価回路を示す図である。本変形例の複合電子部品１ｇは、実施形態４及びその変形例の複合電子部品１ｆ、１ｆ’と同様であるが、溝で区画された領域に配置された複数の電子部品２は、所定の機能としてフィルタの機能を有する点が異なる。
【００８７】
複合電子部品１ｇは、複数（本実施形態では８個）のフィルタ９を有する。複合電子部品１ｇが有するフィルタ９の数は限定されるものではない。フィルタ９は、３個の電子部品２を有する。電子部品２Ｃはコンデンサ素子であり、電子部品２Ｌはインダクタ素子（例えば、チップ型インダクタ等）である。以下においては、必要に応じて電子部品２Ｃをコンデンサ素子２Ｃ、電子部品２Ｌをインダクタ素子２Ｌという。
【００８８】
図３１に示すように、複合電子部品１ｇは、溝８が導体層３ｇを区画した複数の領域３ｇｐを有している。本実施形態では、３本の溝８と、この３本の溝８に直交する１本の溝８によって、導体層３ｇは８個の領域３ｇｐに区画されている。それぞれの領域３ｇｐは、互いに電気的に絶縁されている。図３２に示すように、それぞれの領域３ｇｐは、１つのコンデンサ素子２Ｃ及び２つのインダクタ素子２Ｌの第１端子電極１１を電気的に接続する。このような構造により、１個のコンデンサ素子２Ｃと２個のインダクタ素子２Ｌとを有するフィルタ９が作られる。１個のコンデンサ素子２Ｃ及び２個のインダクタ素子２Ｌの第２端子電極１２は、絶縁部材５の表面から少なくとも一部が露出して、複合電子部品１ｇの実装端子電極となる。絶縁部材５は、実施形態２の複合電子部品１ｄが有する絶縁部材５ｄのように、内部に電子部品２が配置される貫通孔６を有していてもよい。
【００８９】
図３３に示すように、フィルタ９は、一方のインダクタ素子２Ｌの第２端子電極１２が信号の入力端子ＩＮと電気的に接続され、他方のインダクタ素子２Ｌの第２端子電極１２が信号の出力端子ＯＵＴと電気的に接続される。コンデンサ素子２Ｃの第２端子電極１２は、グランド端子ＧＮＤと電気的に接続される。その結果、フィルタ９はローパスフィルタとして機能する。この場合、２個のインダクタ素子２Ｌのうち少なくとも一方を抵抗素子に変更してもよい。抵抗素子としては、フェライトビーズを用いてもよい。また、２個のインダクタ素子２Ｌの代わりにフェライトビーズを用いてもよい。
【００９０】
図３４は、他のフィルタの等価回路を示す図である。フィルタ９’は、電子部品として、２個のコンデンサ素子２Ｃと、１個のインダクタ素子２Ｌとを有する。フィルタ９’は、一方のコンデンサ素子２Ｃの第２端子電極１２が信号の入力端子ＩＮに接続され、他方のコンデンサ素子２Ｃの第２端子電極１２が信号の出力端子ＯＵＴに接続される。インダクタ素子２Ｌの第２端子電極１２は、グランド端子ＧＮＤに接続される。コンデンサ素子２Ｃ、インダクタ素子２Ｌ及び抵抗素子２Ｒの第１端子電極１１は、それぞれ導体３ｇの領域３ｇｐによって電気的に接続される。その結果、フィルタ９’はハイパスフィルタとして機能する。この場合、２個のコンデンサ素子２Ｃのうち一方を抵抗素子に変更してもよい。抵抗素子としては、フェライトビーズを用いてもよい。上記説明では、コンデンサ素子とインダクタ素子と抵抗素子とのうち少なくとも２種類を用いたローパスフィルタ又はハイパスフィルタを例としたが、フィルタに用いられる素子の種類及びフィルタの種類は上述した例に限定されるものではない。
【００９１】
（第３変形例）
図３５は、実施形態４の第３変形例に係る複合電子部品を示す平面図である。図３６、図３７は、実施形態４の第３変形例に係る複合電子部品が有する電子部品を示す図である。本変形例の複合電子部品１ｇ’は、電子部品として、複数のコンデンサアレイ２ＣＡ及びインダクタアレイ２ＬＡを有し、これらを用いてフィルタ９を形成する点が異なる。
【００９２】
図３５に示すように、複合電子部品１ｇ’は、２個のコンデンサアレイ２ＣＡと４個のインダクタアレイ２ＬＡとを有する。図３６に示すように、コンデンサアレイ２ＣＡは、４個のコンデンサ素子部ＣＰを有している。４個のコンデンサ素子部ＣＰは、一列に配置される。それぞれのコンデンサ素子部ＣＰは、第１端子電極１１及び第２端子電極１２を有している。図３７に示すように、インダクタアレイ２ＬＡは、４個のインダクタ素子部ＬＰを有している。４個のインダクタ素子部ＬＰは、一列に配置される。それぞれのインダクタ素子部ＬＰは、第１端子電極１１及び第２端子電極１２を有している。
【００９３】
複合電子部品１ｇ’は、第２変形例の複合電子部品１ｇが有する導体層３ｇを有している。すなわち、複合電子部品１ｇ’は複数の溝８で電気的に絶縁された複数の領域３ｇｐを有している。図３５に示すように、複合電子部品１ｇ’は、インダクタアレイ２ＬＡ、コンデンサアレイ２ＣＡ、インダクタアレイ２ＬＡの順に配列されている。２個のインダクタアレイ２ＬＡが有する２個のインダクタ素子部ＬＰの第１端子電極１１と、１個のコンデンサアレイ２ＣＡが有する１個のコンデンサ素子部ＣＰの第１端子電極１１は、導体層３ｇの１つの領域３ｇｐで電気的に接続される。領域３ｇｐで第１端子電極１１が電気的に接続された２個のインダクタ素子部ＬＰと、１個のコンデンサ素子部ＣＰとで、フィルタ９が形成される。このように、フィルタ９は、コンデンサアレイ２ＣＡ及びインダクタアレイ２ＬＡのようなアレイ型電子部品を組み合わせて形成してもよい。
【００９４】
図３８は、実施形態４の複合電子部品が有する電子部品群の変形例に係る等価回路を示す図である。この例において、上述した溝８で囲まれる電子部品群９ａが有する電子部品２は、バリスタ素子（例えば、チップ型バリスタ）２Ｖ及び抵抗素子２Ｒである。前記電子部品群は、１個のバリスタ素子２Ｖの第１端子電極１１と２個の抵抗素子２Ｒの第１端子電極１１とが導体層の領域３ｇｐで電気的に接続されて、所定の機能として、バリスタとしての機能を有する。電子部品群９ａは、一方の抵抗素子２Ｒの第２端子電極１２が信号の入力端子ＩＮと電気的に接続され、他方の抵抗素子２Ｒの第２端子電極１２が信号の出力端子ＯＵＴと電気的に接続される。また、バリスタ素子２Ｖの第２端子電極１２はグランド端子ＧＮＤと電気的に接続される。本実施形態の複合電子部品は、このような電子部品群９ａを複数有していてもよい。
【００９５】
以上、本実施形態及びその変形例は、実施形態１と同様の作用、効果に加え、導体層に設けられた溝によって複数の電子部品が組み合わされて所定の機能を発揮する複数の電子部品群を１つの複合電子部品に組み込むとともに、それぞれの電子部品群の信頼性を向上させることができるという効果が得られる。本実施形態及びその変形例の構成は、以下の実施形態においても適宜適用することができる。
【符号の説明】
【００９６】
１、１ａ、１ｂ、１ｂ’、１ｃ、１ｄ、１ｅ、１ｆ、１ｆ’、１ｇ、１ｇ’ 複合電子部品
２、２Ｃ、２Ｌ、２Ｒ、２ａ、２ｂ、２ｓ、２ｇ 電子部品
２Ｇａ、２Ｇｂ、２Ｇｃ、２Ｇｄ、９ａ 電子部品群
２Ｇｉ 内側電子部品群
２Ｇｏ 外側電子部品群
２ＬＡ インダクタアレイ
２ＣＡ コンデンサアレイ
２Ｐ、２Ｐｃ 電子部品対
３、３ｆ、３ｇ 導体層
３ｆｏ 外側領域
３ｆｉ 内側領域
３ｆａ、３ｆｂ、３ｆｃ、３ｆｄ、３ｇｐ 領域
４ 支持体
５、５ｄ 絶縁部材
６ 貫通孔
６Ｈ 開口部
７ 放熱部材
８ 溝
９、９’ フィルタ
１０、１０Ｃ、１０Ｒ、１０ａ、１０ｂ 素体
１０Ｓ 長側面
１０Ｔ 短側面
１１、１１ａ 第１端子電極
１２、１２ａ 第２端子電極
１３、１４ 内部電極
１５、１７ 誘電体
１６ 抵抗体
２０ 回路基板
２１ 第１配線
２２ 第２配線
２３ 第１基板端子
２４ 第２基板端子
１００、１００ｃ、１００ｅ 実装構造
ＣＰ コンデンサ素子部
ＥＰ 素子部
ＧＮＤ グランド端子
ＩＮ 入力端子
Ｉａ、Ｉｂ 電流
ＬＰ インダクタ素子部
ＯＵＴ 出力端子
【特許請求の範囲】
【請求項１】
素体の対向する表面のそれぞれに、第１端子電極と第２端子電極とを有する複数の電子部品と、
複数の前記電子部品が有する前記第１端子電極を電気的に接続する導体層と、
前記導体層が設けられる支持体と、を含み、
複数の前記電子部品が有する前記第２端子電極が、回路基板の端子に接続されるための実装端子電極となることを特徴とする複合電子部品。
【請求項２】
複数の前記電子部品は、第１の方向と、前記第１の方向に直交する第２の方向とに向かってそれぞれ配置される請求項１に記載の複合電子部品。
【請求項３】
前記導体層の表面に設けられて、前記導体層とは反対側から複数の前記第２端子電極の少なくとも一部を露出させる絶縁部材を含む請求項１又は２に記載の複合電子部品。
【請求項４】
前記絶縁部材は、
前記第２端子電極が露出する側から前記導体層まで前記絶縁部材を貫通する貫通孔を含み、前記電子部品は前記貫通孔の内部に配置される請求項３に記載の複合電子部品。
【請求項５】
隣接する前記電子部品は、それぞれの前記第２端子電極同士が異極性となるように前記回路基板の端子に接続される請求項１から４のいずれか１項に記載の複合電子部品。
【請求項６】
複数の前記電子部品は、コンデンサ素子である請求項１から５のいずれか１項に記載の複合電子部品。
【請求項７】
複数の前記電子部品は、コンデンサ素子及び抵抗素子であり、前記コンデンサ素子と前記抵抗素子とは隣接して配置される請求項１から５のいずれか１項に記載の複合電子部品。
【請求項８】
隣接する前記コンデンサ素子と前記抵抗素子とは、それぞれの前記第２端子電極が異極性となるように前記回路基板の端子に接続される請求項７に記載の複合電子部品。
【請求項９】
前記電子部品は、複数の素子部を有するアレイ型電子部品である請求項１から８のいずれか１項に記載の複合電子部品。
【請求項１０】
前記支持体は、複数の前記電子部品が配置される側とは反対側に、放熱部材を有する請求項１から９のいずれか１項に記載の複合電子部品。
【請求項１１】
前記素体は、直方体形状であり、前記第１端子電極と前記第２端子電極とは、前記素体の対向する２個の短側面同士を接続する４個の長側面のうち、内部電極が露出し、かつ対向する前記長側面のそれぞれに設けられる請求項１から１０のいずれか１項に記載の複合電子部品。
【請求項１２】
前記支持体は導電体である請求項１から１１のいずれか１項に記載の複合電子部品。
【請求項１３】
前記支持体は絶縁体である請求項１から１１のいずれか１項に記載の複合電子部品。
【請求項１４】
前記導体層は、隣接する複数の前記電子部品の周囲を囲み、かつ前記支持体まで達する溝を有する請求項１３に記載の複合電子部品。
【請求項１５】
前記溝で囲まれる複数の前記電子部品は、コンデンサ素子及びインダクタ素子又は抵抗素子であり、フィルタとしての機能を有する請求項１４に記載の複合電子部品。
【請求項１６】
前記溝で囲まれる複数の前記電子部品は、バリスタ素子及び抵抗素子であり、バリスタとしての機能を有する請求項１４に記載の複合電子部品。
【請求項１７】
素体の対向するそれぞれの端面に、第１端子電極と第２端子電極とを有する電子部品と、
複数の前記電子部品が有する前記第１端子電極を電気的に接続する導体層と、
前記導体層が設けられる支持体と、を含み、
複数の前記電子部品が有するそれぞれの前記第２端子電極同士が異極性となるように、回路基板の端子に接続されることを特徴とする複合電子部品の実装構造。
【請求項１８】
複数の前記電子部品は、コンデンサ素子及び抵抗素子であり、前記コンデンサ素子と前記抵抗素子とは隣接して配置され、かつ隣接する前記コンデンサ素子と前記抵抗素子とは、それぞれの前記第２端子電極が異極性となるように前記回路基板の端子に接続される請求項１７に記載の複合電子部品の実装構造。
【請求項１】
素体の対向する表面のそれぞれに、第１端子電極と第２端子電極とを有する複数の電子部品と、
複数の前記電子部品が有する前記第１端子電極を電気的に接続する導体層と、
前記導体層が設けられる支持体と、を含み、
複数の前記電子部品が有する前記第２端子電極が、回路基板の端子に接続されるための実装端子電極となることを特徴とする複合電子部品。
【請求項２】
複数の前記電子部品は、第１の方向と、前記第１の方向に直交する第２の方向とに向かってそれぞれ配置される請求項１に記載の複合電子部品。
【請求項３】
前記導体層の表面に設けられて、前記導体層とは反対側から複数の前記第２端子電極の少なくとも一部を露出させる絶縁部材を含む請求項１又は２に記載の複合電子部品。
【請求項４】
前記絶縁部材は、
前記第２端子電極が露出する側から前記導体層まで前記絶縁部材を貫通する貫通孔を含み、前記電子部品は前記貫通孔の内部に配置される請求項３に記載の複合電子部品。
【請求項５】
隣接する前記電子部品は、それぞれの前記第２端子電極同士が異極性となるように前記回路基板の端子に接続される請求項１から４のいずれか１項に記載の複合電子部品。
【請求項６】
複数の前記電子部品は、コンデンサ素子である請求項１から５のいずれか１項に記載の複合電子部品。
【請求項７】
複数の前記電子部品は、コンデンサ素子及び抵抗素子であり、前記コンデンサ素子と前記抵抗素子とは隣接して配置される請求項１から５のいずれか１項に記載の複合電子部品。
【請求項８】
隣接する前記コンデンサ素子と前記抵抗素子とは、それぞれの前記第２端子電極が異極性となるように前記回路基板の端子に接続される請求項７に記載の複合電子部品。
【請求項９】
前記電子部品は、複数の素子部を有するアレイ型電子部品である請求項１から８のいずれか１項に記載の複合電子部品。
【請求項１０】
前記支持体は、複数の前記電子部品が配置される側とは反対側に、放熱部材を有する請求項１から９のいずれか１項に記載の複合電子部品。
【請求項１１】
前記素体は、直方体形状であり、前記第１端子電極と前記第２端子電極とは、前記素体の対向する２個の短側面同士を接続する４個の長側面のうち、内部電極が露出し、かつ対向する前記長側面のそれぞれに設けられる請求項１から１０のいずれか１項に記載の複合電子部品。
【請求項１２】
前記支持体は導電体である請求項１から１１のいずれか１項に記載の複合電子部品。
【請求項１３】
前記支持体は絶縁体である請求項１から１１のいずれか１項に記載の複合電子部品。
【請求項１４】
前記導体層は、隣接する複数の前記電子部品の周囲を囲み、かつ前記支持体まで達する溝を有する請求項１３に記載の複合電子部品。
【請求項１５】
前記溝で囲まれる複数の前記電子部品は、コンデンサ素子及びインダクタ素子又は抵抗素子であり、フィルタとしての機能を有する請求項１４に記載の複合電子部品。
【請求項１６】
前記溝で囲まれる複数の前記電子部品は、バリスタ素子及び抵抗素子であり、バリスタとしての機能を有する請求項１４に記載の複合電子部品。
【請求項１７】
素体の対向するそれぞれの端面に、第１端子電極と第２端子電極とを有する電子部品と、
複数の前記電子部品が有する前記第１端子電極を電気的に接続する導体層と、
前記導体層が設けられる支持体と、を含み、
複数の前記電子部品が有するそれぞれの前記第２端子電極同士が異極性となるように、回路基板の端子に接続されることを特徴とする複合電子部品の実装構造。
【請求項１８】
複数の前記電子部品は、コンデンサ素子及び抵抗素子であり、前記コンデンサ素子と前記抵抗素子とは隣接して配置され、かつ隣接する前記コンデンサ素子と前記抵抗素子とは、それぞれの前記第２端子電極が異極性となるように前記回路基板の端子に接続される請求項１７に記載の複合電子部品の実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【公開番号】特開２０１３−８０７７３（Ｐ２０１３−８０７７３Ａ）
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願番号】特願２０１１−２１９１３７（Ｐ２０１１−２１９１３７）
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２５年５月２日（２０１３．５．２）
【国際特許分類】
【出願日】平成２３年１０月３日（２０１１．１０．３）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]