論理生成方法

【目的】論理変更前の旧論理と旧論理から設計制約を満たすように最適に生成された旧回路が既に存在するとき、上記旧論理の一部を変更した新論理から上記設計制約を満たすように最適化された新回路を生成するインクリメンタル論理生成方法を得る。
【構成】論理変更後の新論理ファイル１１３から論理生成システムにより最適化されない中間回路ファイル１１４を生成し、最適化された旧回路ファイル１１１と中間回路ファイル１１４を入力し回路更新システムにより変更不要部分の最適化情報を保存した中間ファイル１１５を生成し、回路最適化システムにより中間ファイル１１５の論理変更部分のみ最適化を行って、最適化された新回路ファイル１１６を生成する。
【効果】高速に設計制約を満たす最適な回路を生成することが可能となり、論理設計の効率向上に大きな効果を得ることができる。

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、論理から回路を生成する論理生成方法に係り、特に、論理変更前の旧論理と旧論理から設計制約を満たすように最適に生成された旧回路が既に存在するとき、旧論理の一部を変更した新論理から設計制約を満たすように最適化された新回路を生成する論理生成（インクリメンタル論理生成）に関する。
【０００２】
【従来の技術】論理装置の論理設計は一般に、論理設計効率を向上させるために、論理生成システムを用いて論理から回路を生成する方法によって実施されている。論理生成システムにおいては、論理から設計制約を満たすように最適化された回路を生成することが必須であり、市販論理生成システムを含む大半の論理生成システムはそのような最適化機能を有している。そのため、上記論理生成システムでは、論理が少し変わると、生成回路の構造が全く変わってしまうという傾向がある。
【０００３】一方、論理変更時の論理生成方法として、論理変更前の旧論理と旧論理から生成された旧回路が既に存在するとき、旧論理の一部を変更した新論理から変更不要部分の設計情報を保存した新回路を生成するインクリメンタル論理生成方法が提案されている。そのようなインクリメンタル論理生成方法の一つが、特願昭６０−２１０９２０に記載されている。図２は従来技術であるインクリメンタル論理生成方法の動作環境（論理生成の処理のフロー）を示す。図２の左側の部分（２００から２１３）は初期設計時の処理フローを示しており、初期設計時には、機能論理入力システムを用いて機能論理ファイル（旧論理）を作成し、論理生成システムを用いて機能論理ファイル（旧論理）から回路ファイルを生成し、配置配線システムを用いて回路ファイルから実装情報付き回路ファイルを生成し、必要があれば、回路入力システムを用いて人手で回路最適化を行い、実装情報付き人手最適化回路ファイル（旧回路）を作成する。図２の右側の部分（２００から２１７）は論理変更時の処理フローを示しており、論理変更時には、機能論理入力システムを用いて機能論理ファイル（旧論理）を更新して論理変更後の機能論理ファイル（新論理）を作成し、論理生成システムを用いて論理変更後の機能論理ファイル（新論理）から論理変更後の回路ファイルを生成し、回路更新システムを用いて論理変更後の回路ファイルと実装情報付き人手最適化回路ファイル（旧回路）から論理変更後の変更不要部分の実装情報・人手最適化情報付き回路ファイルを生成し、回路入力システムを用いて追加した回路部分の実装情報を人手で付与し、必要があれば、さらに人手で回路最適化を行い、論理変更後の実装情報・人手最適化情報付き回路ファイル（新回路）を作成する。上記インクリメンタル論理生成方法は、フリップフロップと最適化ブール式を記述した機能論理を入力とする論理生成システムの使用を前提としているので、回路更新システムにおける旧回路の変更不要部分の認識は旧回路と新回路の構造比較によって行われている。
【０００４】
【発明が解決しようとする課題】上記の従来技術の論理生成システムは設計制約が非常に厳しい場合、設計制約を満たすようにするための最適化の処理時間が非常に増大し、論理生成全体の処理時間も非常増大する。そのため、論理変更が生じる毎に上記論理生成システムによる論理生成を行うと、設計期間が増大するという問題があった。この問題を解決するのに、インクリメンタル論理生成方法は有効な手段となるが、上記の従来技術のインクリメンタル論理生成方法は、回路更新システムにおける旧回路の変更不要部分の認識を旧回路と新回路の構造比較によって行われているために、上記論理生成システムを使用した場合、旧回路の最適化情報がほとんど保存できないという問題があった。本発明の目的は、上記の問題を解決するために、上記論理生成システムの論理変更時の処理時間を大幅に削減する論理生成方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するために、本発明は、論理変更前の旧論理と旧論理から設計制約を満たすように最適に生成された旧回路が既に存在するとき、上記旧論理の一部を変更した新論理から上記設計制約を満たすように最適化された新回路を生成する論理生成において、上記新論理から最適化されない第１中間回路を生成する論理生成手段と、上記旧回路と上記第１中間回路の間で論理機能が等価な上記旧回路の共通部分回路と論理機能が等価でない上記第１中間回路の非共通部分回路を識別し、上記旧回路の共通部分回路と上記第１中間回路の非共通部分回路を併合して上記旧回路の変更不要部分の最適化情報を保存した第２中間回路を生成する回路更新手段と、上記第２中間回路内の上記第１中間回路の非共通部分回路に対して上記設計制約を満たすように最適化を行って上記新回路を生成する回路最適化手段からなるように構成したものである。
【０００６】
【作用】上記の論理生成手段と回路更新手段と回路最適化手段は、新論理から設計制約を満たすように最適化された新回路を高速に生成する。
【０００７】
【実施例】以下、本発明の実施例を図面により詳細に説明する。最初に本発明に基づく論理生成システム（インクリメンタル論理生成）の動作環境（論理生成の処理フロー）を図１に基づき説明する。
【０００８】図１の左側の部分（１０１から１１１）は初期設計時の処理フローを示している。論理入力システム１０１を用いて論理ファイル１１０を生成し、制約条件ファイル１１２を参照して論理生成システム１０２を用いて初期生成と最適化を行い最適化情報付き回路ファイル１１１を生成する。
【０００９】図１の右側の部分（１０１から１１６）は論理設計変更時の処理フローを示している。論理入力システム１０１を用いて論理ファイル１１０を更新し論理更新後の論理ファイル１１３を作成し、論理生成システム１０２を用いて最適化を行わずに初期生成のみを行い論理生成後の回路ファイルを１１４を作成し、このファイル１１４と最適化情報付き回路ファイル１１１を入力して回路更新システム１０３を用いて論理変更後の変更不要部分の最適化情報付き回路ファイル１１５と既最適化回路部分情報ファイル１１７を生成し、これらのファイル１１５、１１７を入力し制約条件ファイル１１２を参照して回路最適化システム１０５を用いて論理変更部分のみの最適化を行い論理変更後の最適化情報付き回路ファイル１１６を生成する。
【００１０】図３は回路更新システム１０３における回路更新処理のフローチャートである。以下、図３のフローチャートに基づき回路更新処理手順を順次説明する。
【００１１】ステップ３０１：本ステップは、論理変更前の旧回路（最適化情報付き回路ファイル１１１の内容）と論理変更後の第１中間回路（論理変更後の回路ファイル１１４の内容）を入力し、旧回路と第１中間回路の間でＦＦ（フリップフロップ）の対応付けを行う。本ステップでは、以下の４つの指標を用いて対応ＦＦを認識する。
【００１２】（１）外部入力信号共有率：Rcis(Gi,Gj)Rcis(Gi,Gj)＝50(Ncis(Gi,Gj)/Nis(Gi)＋Ncis(Gi,Gj)/Nis(Gj))ここで、Nis(Gi)，Nis(Gj)は、各々旧回路のＦＦ Gi、第１中間回路のＦＦ Gjの出力論理値を決める外部入力信号の個数を表す。また、Ncis(Gi,Gj)はGi，Gj各々の外部入力信号の内で共通な信号の個数を表す。
【００１３】（２）外部出力信号共有率：Rcos(Gi,Gj)Rcos(Gi,Gj)＝50(Ncos(Gi,Gj)/Nos(Gi)＋Ｎｃｏｓ（Ｇｉ，Ｇｊ）／Ｎｏｓ（Ｇｊ））
ここで、Ｎｏｓ（Ｇｉ），Nos(Gj)は、各々Gi，Gjの出力論理値が外部入力信号の論理値を決めるその外部入力信号の個数を表す。また、Ncos(Gi,Gj)はGi，Gj各々の外部入力信号の内で共通な信号の個数を表す。
【００１４】（３）外部入力ＦＦ共有率：Rcif(Gi,Gj)Rcif(Gi,Gj)＝50(Ncif(Gi,Gj)/Nif(Gi)＋Ncif(Gi,Gj)/Nif(Gj))ここで、Nif(Gi)，Nif(Gj)は、各々Gi，Gjの入力端子につながる入力ＦＦ（外部入力端子から当該ＦＦまでのパス上のＦＦ）あるいは外部入力信号の個数を表す。また、Ncif(Gi,Gj)はGi，Gj各々の入力ＦＦの内で対応ＦＦと認識されているＦＦ対の個数と外部入力信号の内で共通な信号の個数を表す。
【００１５】（４）外部出力ＦＦ共有率：Rcof(Gi,Gj)Rcof(Gi,Gj)＝50(Ncof(Gi,Gj)/Nof(Gi)＋Ncof(Gi,Gj)/Nof(Gj))ここで、Nof(Gi)，Nof(Gj)は、各々Gi，Gjの出力端子につながる入力ＦＦ（当該ＦＦから外部出力端子までのパス上のＦＦ）あるいは外部出力信号の個数を表す。また、Ncof(Gi,Gj)はGi，Gj各々の出力ＦＦの内で対応ＦＦと認識されているＦＦ対の個数と外部出力信号の内で共通な信号の個数を表す。
【００１６】本ステップの処理手順は特願昭60-210920に記載されている対応ゲートの認識方法に準じているので、詳細な説明は省略し、一例題のみ説明する。
【００１７】図４は旧回路の例を示し図５は第１中間回路の例を示す。まず図４の外部入力端子４０１〜４０４と図５の外部入力端子５０１〜５０５の対応付けを行う。対応付けのキーは外部入力信号名（外部入力端子の接続信号名）であり、外部入力信号名が同一の外部入力端子が対応外部入力端子となる。４０１と５０１、４０２と５０２、４０３と５０３がそれぞれ対応付けられ、４０４と５０４，５０５は対応付けができない。同様に外部出力端子を外部出力信号名（外部出力端子の接続信号名）をキーに対応づける。４１１と５１０、４１２と５１１がそれぞれ対応付けられ、４１０と５１２は対応付けができない。次に旧回路４００内のＦＦ４２１〜４２７と第１中間回路５００内のＦＦ５２１〜５２７の対応付けを行う。第１中間回路５００の外部入力端子数は５、外部出力端子数は３で外部入力端子数が外部出力端子数より大きいので、外部入力信号共有率Rcis(Gi,Gj)を計算する。例えば、ＦＦ４２５とＦＦ５２２の場合、Nis(４２５)＝３（Ａ，Ｂ，Ｃ），Nis(５２２)＝２（Ｂ，Ｃ），Ncis(４２５,５２２)＝２（Ｂ，Ｃ）
なので、Rcis(４２５,５２２)＝５０（２／３＋２／２）＝８３となる。このようにして算出した各ＦＦ対のRcis(Gi,Gj)の算出結果（外部入力信号共有率の計算例）を図６に示す。図６の結果に基づいて外部入力信号共有率の高い順にＦＦを対応づけると、４２１と５２１、４２２と５２２、４２５と５２４、さらに４２３と５２３が対応付けられたＦＦ対となり、４２６、４２７、５２５、５２７が外部入力信号共有率では対応が付かない衝突ＦＦ群となる。次に衝突ＦＦ群に対して、外部出力ＦＦ共有率Rcof(Gi,Gj)を計算する。例えば、ＦＦ４２６とＦＦ５２５の場合、Nof(４２６)＝２（Ｙ，４２７），Nof(５２５)＝２（Ｙ，５２７），Ncof(４２６,５２５)＝１（Ｙ）
なので、Rcof(４２６,５２５)＝５０（１／２＋１／２)＝５０となる。このようにして算出した各ＦＦ対のRcof(Gi,Gj)の算出結果（外部出力ＦＦ共有率の計算例）を図７に示す。図７の結果に基づいて外部出力ＦＦ共有率の高い順にＦＦを対応づけると、４２７と５２７、４２６と５２５が対応ＦＦ対となる。一方４２４と５２６は共有する外部入力信号、外部出力ＦＦはないので、対応付くＦＦはない。以上でステップ３０１が終了する。
【００１８】ステップ３０２：本ステップは、ステップ３０１で対応付けられたＦＦ対の各入力端子を出力切口とするコーン対と、同一外部出力端子を出力切口とするコーン対のそれぞれについて機能比較を行う。図８に本ステップの処理フロー（コーンの機能比較の処理フロー）を示す。本ステップは、ステップ８０１〜８０８から構成される。以下、図９に示す旧回路９００（最適化情報付き回路ファイル１１１の内容）と図１０に示す第１中間回路１０００（論理変更後の回路ファイル１１４の内容）の例に基づいて本ステップの詳細を説明する。
【００１９】旧回路９００の外部入力端子群９２０〜９２９と第１中間回路１０００の外部入力端子群１０４０〜１０５０は同一信号名の外部入力信号が接続している入力端子対が対応づけられた入力端子であるとする。旧回路９００の外部出力端子９３０に対応する第１中間回路１０００の外部出力端子は存在しない。ＦＦは９１０と１０３０、９１１と１０３１がそれぞれ対応し、１０３２に対応するＦＦはないものとする。
【００２０】ステップ８０１：本ステップは、未処理の対応外部出力端子対あるいはＦＦ対が存在するかどうかを判定し、存在すればステップ８０２に進み、存在しなければステップ８０８に進む。本例では未処理の対応ＦＦ対（９１０と１０３０、９１１と１０３１）が存在するので、ステップ８０２に進む。
【００２１】ステップ８０２：本ステップは、第１中間回路の未処理の対応外部出力端子対あるいはＦＦ対を一対選択する。本例ではＦＦ９１０とＦＦ１０３０を選択する。
【００２２】ステップ８０３：本ステップは、ステップ８０２で選択した外部出力端子対あるいはＦＦ対の各々が作るコーン（外部出力端子を出力切口とするコーンまたはＦＦの入力端子を出力切口とするコーン）を抽出する。本例ではＦＦ９１０の入力端子を出力切口とするコーン９４０とＦＦ１０３０の入力端子を出力切口とするコーン１０６０をファンイントレースにより抽出する。
【００２３】ステップ８０４：本ステップは、ステップ８０３で選択したコーン対の機能比較を行う。この機能比較は、特願平４−０３７５６２に記載されている方法で行うことができる。本例では、コーン９４０の論理機能はＸ＝(Ａ＋Ｂ)・(^Ｃ・^Ｄ＋Ｅ)（ここで、^は論理否定を表わす），コーン１０６０の論理機能もＸ＝(Ａ＋Ｂ)・(^Ｃ・^Ｄ＋Ｅ)であり、論理機能が等価である。
【００２４】ステップ８０５：本ステップは、ステップ８０４のコーン対の機能比較の結果、論理機能が等価であればステップ８０６に進み、等価でなければステップ８０７に進む。本例ではコーン９４０とコーン１０６０の論理機能が等価なのでステップ８０６に進む。
【００２５】ステップ８０６：本ステップは、ステップ８０３で選択した旧回路のコーンに含まれる全てのゲートに共通部分論理を示すラベルを付ける。本例ではコーン９４０に含まれるゲート９０１、９０２、９０５、９０８に共通部分論理を示すラベルを付ける。
【００２６】ステップ８０１：本例では未処理の対応ＦＦ対（９１１と１０３１）が存在するので、ステップ８０２に進む。
【００２７】ステップ８０２：本例ではＦＦ９１１とＦＦ１０３１を選択する。
【００２８】ステップ８０３：本例ではＦＦ９１１の入力端子を出力切口とするコーン９４１とＦＦ１０３１の入力端子を出力切口とするコーン１０６１を抽出する。
【００２９】ステップ８０４：本例では、コーン９４１の論理機能はＹ＝(Ｃ＋Ｄ)・^Ｅ・^Ｆ・((Ｈ＋Ｉ）・^Ｇ＋Ｊ)，コーン１０６０の論理機能はＹ＝((Ｃ＋Ｄ)・^Ｅ)％(^Ｅ・^Ｆ)％((^Ｋ・^Ｈ＋Ｇ)・^J）（ここで％は排他的論理和を表わす）であり、論理機能は等価でない。
【００３０】ステップ８０５：本例ではコーン９４１とコーン１０６１の論理機能は等価でないのでステップ８０７に進む。
【００３１】ステップ８０７：本ステップは、ステップ８０３で選択した第１中間回路のコーンに含まれる全てのゲートに非共通部分論理を示すラベルを付ける。本例ではコーン１０６１に含まれるゲート１００２〜１００９、１０１２に非共通部分論理を示すラベルを付ける。
【００３２】ステップ８０１：本例では、第１中間回路１０００に未処理の対応外部出力端子対と対応ＦＦ対のどちらも存在しないのでステップ８０８に進む。
【００３３】ステップ８０８：本ステップは、旧回路９００と第１中間回路１０００の間で対応の付かなかった第１中間回路１０００の全ての外部出力端子及びＦＦについて、外部出力端子を出力切口とするコーンとＦＦの入力端子を出力切口とするコーンに含まれる全てのゲートに非共通部分論理を示すラベルを付ける。本例ではＦＦ１０３２の入力端子を出力切口とするコーン１０６２に含まれるゲート（１００４、１００５、１００９、１０１３）に非共通部分論理を示すラベルを付ける。ここで１００４、１００５、１００９には既に非共通部分論理を示すラベルがステップ８０７で付けられているので、１０１３のみに新たにラベルを付ける。
【００３４】図１１には、以上の結果で得られる、共通部分論理を示すラベルを付けられたゲートで構成される旧回路の部分回路１１０１と非共通部分論理を示すラベルを付けられたゲートで構成される第１中間回路の部分回路１１０２を示す。
【００３５】ステップ３０３：本ステップは、共通部分論理を示すラベルを付けられたゲートで構成される旧回路の部分回路（共通部分回路）と、非共通部分論理を示すラベルを付けられたゲートで構成される第１中間回路の部分回路（非共通部分回路）から機能が等価な重複部分回路を識別し、当該重複部分回路を非共通部分回路から削除する。本例では、まず図１１に示す共通部分回路１１０１と非共通部分回路１１０２から、両者に共通な入力切口群（外部入力信号またはＦＦ出力信号）を全て選択する。ここでは共通部分回路１１０１の入力切口信号１１１０と非共通部分回路１１０２の入力切口信号１１１１（いずれも信号名Ｃ，Ｄ，Ｅ）である。次にこれらの入力切口群のみを入力する部分回路を共通部分回路と非共通部分回路からそれぞれ抽出し（１１２０と１１２１）機能比較を行う。部分回路１１２０と１１２１はいずれも論理機能は(Ｃ＋Ｄ)・^Ｅであり、論理機能が等価なので重複部分回路である。従って、非共通部分回路１１０２から重複部分回路１１２１を削除し、その結果をあらためて非共通部分回路１１３０とする。
【００３６】ステップ３０４：本ステップは、ステップ３０２，３０３で得られた共通部分回路と非共通部分回路と第１中間回路の全ての外部入出力端子とＦＦを併合して第２中間回路を生成し、論理変更後の変更不要部分の最適化情報付き回路ファイル１１５に出力する。また、既最適化部分回路情報を既最適化部分回路情報ファイル１１７に出力する。本例では、図１１の共通部分回路１１０１と非共通部分回路１１３０と図１０の外部入力端子１０４０〜１０５０とＦＦ１０３０〜１０３２を併合して図１２に示す第２中間回路１２００を生成する。また既最適化部分回路情報として共通部分回路１１０１を出力する。
【００３７】以上で回路更新処理が終了する。
【００３８】次に回路最適化システム１０４における回路最適化処理について説明する。
【００３９】回路最適化処理は、第２中間回路（論理変更後の変更不要部分の最適化情報付き回路ファイル１１５の内容）の非共通部分回路を既最適化部分回路情報（既最適化部分回路ファイル１１７の内容）に基づいて抽出し、制約条件（制約条件ファイル１１２の内容）を参照して回路の最適化を行う。図１３に制約条件の例を示す。ここでは、全ての外部入力端子からＦＦ１０３０の入力端子までのパスの最大ディレイ値が３nsec以下（制約１３０１）、外部入力端子ＦからＦＦ１０３１の入力端子までのパスの最大ディレイ値が２nsec以下（制約１３０２）である。本例では、図１２に示す第２中間回路１２００内の各ゲートのディレイ値が１nsec、配線ディレイ値が０nsecであるとすると、制約１３０１を満たすべきパスは全て共通部分回路１１０１に含まれるので、当該制約は最適化には無関係である（制約条件は満たしている）。一方、制約１３０２を満たすべきパスは、外部入力端子Ｆ１０４５を起点とし、ゲート１０１７、１０１８，１０２２を経由してＦＦ１０３１の入力端子を終点とする非共通部分回路１１３０内のパスであり、最大ディレイ値が３nsecとなっており、制約１３０２を満たさない。従って当該パスは最適化の対象となり、ゲート１０１７、１０１８を統合して１個のＮＡＮＤゲートに置換することにより最大ディレイ値が２nsecとなり、図１４に示す最適化回路が得られ、論理変更後の最適化情報付き回路ファイル１１６に出力する。ここで、ゲート１０１７、１０１８を統合して置換したＮＡＮＤゲートは１４１０である。
【００４０】このようにして本実施例により、インクリメンタルな論理生成が可能である。
【００４１】
【発明の効果】上記のように本発明によるインクリメンタル論理生成方法は、論理変更前の旧論理と旧論理から設計制約を満たすように最適に生成された旧回路が既に存在するとき、上記旧論理の一部を変更した新論理から上記設計制約を満たすように最適化された新回路を生成するインクリメンタル論理生成において、上記新論理から最適化されない第１中間回路を生成する論理生成手段と、上記旧回路と上記第１中間回路の間で論理機能が等価な共通部分回路と論理機能が等価でない非共通部分回路を識別し、上記旧回路の共通部分回路と上記第１中間回路の非共通部分回路を併合して上記旧回路の変更不要部分の最適化情報を保存した第２中間回路を生成する回路更新手段と、上記第２中間回路内の上記第１中間回路の非共通部分回路に対して上記設計制約を満たすように最適化を行って、上記新回路を生成する回路最適化手段とから回路を生成することにより、高速に設計制約を満たす最適な回路を生成することが可能となり、論理設計の効率向上に大きな効果を得ることができる。
【００４２】
【図面の簡単な説明】
【図１】本発明によるインクリメンタル論理生成のフローチャートを示す図である。
【図２】従来のインクリメンタル論理生成のフローチャートを示す図である。
【図３】回路更新処理のフローチャートを示す図である。
【図４】旧回路の例を示す図である。
【図５】第１中間回路の例を示す図である。
【図６】外部入力信号共有率の計算例を示す図である。
【図７】外部出力ＦＦ共有率の計算例を示す図である。
【図８】コーンの機能比較処理のフローチャートを示す図である。
【図９】旧回路の例を示す図である。
【図１０】第１中間回路の例を示す図である。
【図１１】共通部分回路と非共通部分回路の例を示す図である。
【図１２】第２中間回路の例を示す図である。
【図１３】制約条件の例を示す図である。
【図１４】論理変更後の最適化情報付き回路の例を示す図である。
【符号の説明】
１０１〜１０４インクリメンタル論理生成処理
１１０，１１１論理ファイル
１１３，１１６回路ファイル
１１４，１１５，１１７中間ファイル
１１２制約条件ファイル。

【特許請求の範囲】
【請求項１】論理変更前の旧論理と旧論理から設計制約を満たすように最適に生成された旧回路が既に存在するとき、上記旧論理の一部を変更した新論理から上記設計制約を満たすように最適化された新回路を生成するインクリメンタル論理生成において、上記新論理から最適化されない第１中間回路を生成する論理生成手段と、上記旧回路と上記第１中間回路の間で、論理機能が等価な上記旧回路の共通部分回路と論理機能が等価でない上記第１中間回路の非共通部分回路を識別し、上記旧回路の共通部分回路と上記第１中間回路の非共通部分回路を併合して上記旧回路の変更不要部分の最適化情報を保存した第２中間回路を生成する回路更新手段と、上記第２中間回路内の上記第１中間回路の非共通部分回路に対して上記設計制約を満たすように最適化を行って上記新回路を生成する回路最適化手段からなることを特徴とする論理生成方法。
【請求項２】上記回路更新手段は、上記旧回路と上記第１中間回路の間で、外部入出力信号名をキーにしてフリップフロップ対の対応付けを行う対応フリップフロップ認識手段と、上記旧回路と上記第１中間回路の間で、各フリップフロップ入力端子または各外部出力端子を出力切口とし、フリップフロップ出力端子群または外部入力端子群を入力切口とする１出力多入力の組合せ回路のコーンの対の内で、上記対応フリップフロップ認識手段で対応付けられたフリップフロップ対の各入力端子を出力切口とするコーン対と同一外部出力端子を出力切口とするコーン対のそれぞれについて機能比較を行い、旧回路の内で、上記機能比較で論理機能が等価であったコーンの少なくとも一つに含まれる全てのゲートからなる部分回路を共通部分回路とし、第１中間回路の内で、上記機能比較で論理機能が等価でなかったコーンの少なくとも一つに含まれる全てのゲートと上記機能比較の対象とならなかったコーンの少なくとも一つに含まれる全てのゲートからなる部分回路を非共通部分回路とするコーン機能比較手段と、上記旧回路の共通部分回路と上記第１中間回路の非共通部分回路の間で、論理機能が等価な上記第１中間回路の重複部分回路を識別し、上記第１中間回路の重複部分回路を上記第１中間回路の非共通部分回路から削除する重複回路削除手段と、上記旧回路の共通部分回路と上記第１中間回路の非共通部分回路と上記第１中間回路の全てのフリップフロップと外部入出力端子を併合して上記第２中間回路を生成する回路編集手段からなることを特徴とする請求項１に記載の論理生成方法。
【請求項３】上記対応フリップフロップ認識手段は、上記第１中間回路の外部入力端子数と外部出力端子数の大小関係に従って，外部入力信号共有率または外部出力信号共有率を指標にしてフリップフロップ対の対応付けを行うことを特徴とする請求項２に記載の論理生成方法。
【請求項４】上記対応フリップフロップ認識手段はさらに、上記信号共有率によってはフリップフロップ対が一義に定まらないフリップフロップ対群について、入力フリップフロップ共有率及び出力フリップフロップ共有率の少なくとも一方を指標にしてフリップフロップ対の対応付けを行うことを特徴とする請求項３に記載の論理生成方法。
【請求項５】上記重複回路削除手段は、上記旧回路の共通部分回路と上記第１中間回路の非共通部分回路の間で、同一入力切口群を入力とする上記旧回路の共通部分回路の部分回路と上記第１中間回路の非共通部分回路の部分回路の機能比較を行って重複部分回路を識別することを特徴とする請求項３に記載の論理生成方法。
【請求項６】上記コーン機能比較手段はさらに、上記機能比較で論理機能が等価でなかったコーン対が反転機能か否かの判定を行い、反転機能であった場合には上記旧回路の上記コーンの最出力側のインバータの削除または上記コーンの最出力側へのインバータの挿入または上記コーンの最出力側ゲートの反転論理出力端子への信号の付け替えのいずれかにより反転機能コーンを作成し、上記反転機能コーンに含まれる全てのゲートを上記旧回路の共通部分回路に加えることを特徴とする請求項２に記載の論理生成方法。

【図１】