説明

負荷駆動装置

【課題】 負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる負荷駆動装置を提供する。
【解決手段】 複数相の駆動回路のうちの少なくとも2相間において昇圧用コンデンサ47,67と第3の電源45,65との接続部に設けられ、昇圧された電圧が出力される昇圧電源端子10,13同士の電気的な接続または遮断を選択する少なくとも1つのスイッチ回路102と、少なくとも1つのスイッチ回路102を制御する少なくとも1つのスイッチ制御回路110とを備えている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、N型のMOSトランジスタやIGBT(絶縁ゲート型バイポーラトランジスタ)等のトランジスタをスイッチング制御することにより負荷を駆動させる負荷駆動装置に関し、特にその昇圧電源制御に関する。
【背景技術】
【0002】
トランジスタのスイッチング制御により負荷を駆動させる負荷駆動装置において、高電圧側トランジスタにN型のMOSトランジスタやIGBTを用いる場合、高電圧側トランジスタのゲート端子を電源電圧以上に昇圧する必要がある。このための昇圧電源制御手段として、発振器を利用するチャージポンプ型昇圧回路や、トランジスタのスイッチング動作を利用するブートストラップ型昇圧回路が広く知られている。なかでもブートストラップ型昇圧回路は、チャージポンプ型昇圧回路に比べて、低損失駆動が可能であり、さらに回路構成がシンプルであるというメリットがある。
【0003】
しかしながら、従来のブートストラップ型昇圧回路を用いた負荷駆動装置では、昇圧した電圧が時間の経過とともに低下するという課題があった。すなわち、高電圧側トランジスタのオン期間中には、昇圧用コンデンサに電荷を供給する事ができないため、制御回路の消費電流やゲート端子のリーク電流等により、昇圧した電圧が時間の経過とともに低下する。このオン期間が長時間続く場合、高電圧側トランジスタのゲート端子に印加される電圧が著しく低下し、損失の悪化や誤動作の発生を招いてしまう場合がある。
【0004】
このような課題を解決するために、負荷を駆動するトランジスタのゲート−ソース間電圧の低下を検知した場合に、トランジスタをいったんオフさせて昇圧用コンデンサに再充電するような構成が知られている(例えば特許文献1参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特許第2773476号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献1の構成のように、トランジスタをオンさせるべき期間においてオフさせることは、負荷への通電を妨げることになり、好ましい動作ではない。さらには、負荷駆動装置の構成や負荷の態様によっては、オン期間中にいったんオフさせる動作が許されない場合も有り得る。
【0007】
本発明は、このような従来の課題を解決するものであり、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明に係る負荷駆動装置は、所定電圧を付与する第1の電源と前記第1の電源より低い電圧を付与する第2の電源との間に直列接続される高電圧側トランジスタおよび低電圧側トランジスタと、前記高電圧側トランジスタと前記低電圧側トランジスタとの接続部に設けられた出力部接続端子と、第3の電源と前記出力部接続端子との間に昇圧用コンデンサが直列接続されることにより、当該昇圧用コンデンサを用いて前記第1の電源に対して昇圧された電圧を生成する昇圧回路と、前記昇圧用コンデンサと前記第3の電源との接続部に設けられ、前記昇圧された電圧が出力される昇圧電源端子と、前記昇圧電源端子に接続され、前記高電圧側トランジスタをオンまたはオフする高電圧側制御回路と、前記低電圧側トランジスタをオンまたはオフする低電圧側制御回路と、を具備する駆動回路を複数相備えた負荷駆動装置であって、前記複数相の駆動回路のうちの少なくとも2相間において前記昇圧電源端子同士の電気的な接続または遮断を選択する少なくとも1つのスイッチ回路と、前記少なくとも1つのスイッチ回路を制御する少なくとも1つのスイッチ制御回路とを備えている。
【0009】
上記構成によれば、スイッチ回路により2相間の昇圧電源端子同士を電気的に接続することができるため、ある1相の高電圧側トランジスタのオン期間の継続中であっても、他の1相の昇圧電源端子からオン期間が継続している相の昇圧用コンデンサに電荷を供給することができるため、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる。
【0010】
前記スイッチ制御回路は、対応する前記スイッチ回路において電気的な接続または遮断を選択する2相の駆動回路の各昇圧電源端子の電圧が所定電圧より高いか否かを判定するレベル判定回路を備えており、前記スイッチ制御回路は、前記2相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部で前記スイッチ回路を接続させてもよい。これによれば、オン期間が継続している1相の昇圧用コンデンサに他の1相の昇圧電源端子から確実に電荷を供給することができる。
【0011】
前記所定電圧は、前記第1の電源の電圧よりも高い電圧であってもよい。これにより、スイッチ回路により2相間の接続が維持された状態で昇圧電源端子の電圧が低下した場合であっても、オン期間が継続している1相の昇圧用コンデンサからオフ状態となった他の1相の昇圧用コンデンサへ電荷が逆流することを抑制することができる。
【0012】
前記スイッチ回路は、2以上のトランジスタで構成され、そのうちの少なくとも1つのトランジスタはその他のトランジスタと寄生ダイオードの向きが逆向きとなるように直列接続されていてもよい。このように、2以上のトランジスタが寄生ダイオードの向きが互いに対向する方向に直列接続されているため、トランジスタをオンさせることにより昇圧電源端子間の電気的な接続を確保しつつ、トランジスタをオフさせることにより、昇圧電源端子間の電気的な遮断を確実に行うことができる。
【0013】
前記トランジスタは、MOSトランジスタであってもよい。さらに、前記MOSトランジスタは、P型のMOSトランジスタであってもよい。
【0014】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記高電圧側制御回路への入力信号の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されていてもよい。これにより、電圧レベルがハイレベルまたはローレベルとなる高電圧側制御回路への入力信号の電圧レベルが何れであるかを判定することにより昇圧電源端子の電圧を間接的に判定することができるため、昇圧電源端子の電圧が所定電圧以上であるか否かの判定を容易かつ安定的に行うことができる。
【0015】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記出力部接続端子の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されていてもよい。これにより、駆動回路の出力部接続端子の電圧レベルを判定することにより昇圧電源端子の電圧を間接的に判定することができるため、昇圧電源端子の電圧が所定電圧以上であるか否かの判定を容易かつ安定的に行うことができる。
【0016】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されていてもよい。これにより、昇圧電源端子の電圧を直接判定することにより、昇圧電源端子の電圧が所定電圧以上であるか否かの判定を確実に行うことができる。
【0017】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記高電圧側トランジスタの制御端子の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されていてもよい。これにより、駆動回路の高電圧側トランジスタの制御端子の電圧レベルを判定することにより昇圧電源端子の電圧を間接的に判定することができるため、昇圧電源端子の電圧が所定電圧以上であるか否かの判定を容易かつ安定的に行うことができる。
【0018】
前記スイッチ制御回路は、前記レベル判定回路において前記2相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上であると判定された場合に出力される出力信号を所定の遅延時間遅延させて、前記スイッチ回路の接続を遅延させる遅延回路を備えていてもよい。これにより、論理上、2相の駆動回路の昇圧電源端子の電圧が両方とも所定電圧以上であると判定された場合であっても、所定の遅延時間を経過した後に実際にスイッチ回路が接続されるため、両方の昇圧電源端子の電圧が確実に所定電圧以上となったときに2相間を接続させることができる。
【0019】
前記スイッチ制御回路は、前記レベル判定回路において前記昇圧電源端子の電圧が前記所定電圧より低いと判定された場合に、前記スイッチ回路の遮断を前記遅延時間より短い時間で実行するよう構成されていてもよい。これにより、2相の駆動回路の昇圧電源端子のうち何れか一方が所定電圧未満となった場合には、昇圧電源端子の電圧の高い1相から所定電圧未満となった昇圧電源端子の電圧の低い他の1相へ電荷が移動することを迅速に防止することができ、適正な動作を確保することができる。
【0020】
前記スイッチ制御回路は、所定の判定期間内において前記2相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上である複数の期間のうちの少なくともいずれか1つの期間において、前記スイッチ回路を接続させてもよい。これにより、オン期間が継続している1相の昇圧用コンデンサに他の1相の昇圧電源端子から確実に電荷を供給することができる。
【0021】
前記第1の電源と前記第3の電源とは同一の電源であってもよい。
【発明の効果】
【0022】
本発明は以上に説明したように構成され、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができるという効果を奏する。
【図面の簡単な説明】
【0023】
【図1】図1は、本発明の第1実施形態に係る負荷駆動装置の概略構成を示す回路図である。
【図2】図2は、図1に示す負荷駆動装置におけるスイッチ部の構成を示す回路図である。
【図3】図3は、図1の負荷駆動装置における各電圧のタイムチャートを示すグラフである。
【図4】図4は、本発明の第2実施形態に係る負荷駆動装置におけるスイッチ部の構成を示す回路図である。
【図5】図5は、図4の負荷駆動装置における各電圧のタイムチャートを示すグラフである。
【図6】図6は、本発明の第3実施形態に係る負荷駆動装置の概略構成を示す回路図である。
【発明を実施するための形態】
【0024】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【0025】
<第1実施形態>
まず、本発明の第1実施形態に係る負荷駆動装置について説明する。図1は、本発明の第1実施形態に係る負荷駆動装置の概略構成を示す回路図である。
【0026】
図1に示すように、本実施形態における負荷駆動装置は、負荷であるコイル3と、第1の電源1と、第2の電源2と、複数の相ごとに設けられた駆動回路と、複数相のうちの2相間に設けられたスイッチ部100とを備えている。第1の電源1は、所定電圧を付与するものであり、第2の電源2は、第1の電源1より低い電圧を付与するものである。本実施形態において、第2の電源2は、グランド(0V)である。
【0027】
本実施形態においては2相の駆動回路を備えた負荷駆動装置について例示して説明する。各相の駆動回路は、それぞれ、高電圧側トランジスタ20,22と、低電圧側トランジスタ21,23と、各トランジスタのオンまたはオフ動作を制御するトランジスタ制御部40,60とを備えている。なお、高電圧側トランジスタ20,22および低電圧側トランジスタ21,23には、それぞれの主端子間に寄生ダイオード成分が生じる。図1においては、当該高電圧側トランジスタ20,22に生じる寄生ダイオード成分を高電圧側ダイオード30,32として示し、低電圧側トランジスタ21,23に生じる寄生ダイオード成分を低電圧側ダイオード31,33として示している。なお、高電圧側トランジスタ20,22および低電圧側トランジスタ21,23のそれぞれの主端子間に実際にダイオード30〜33を接続してもよい。以下の説明では、高電圧側トランジスタ20、低電圧側トランジスタ21およびトランジスタ制御部40を有する駆動回路を第1相と称し、高電圧側トランジスタ22、低電圧側トランジスタ23およびトランジスタ制御部60を有する駆動回路を第2相と称する。
【0028】
第1の電源1と第2の電源2との間には、各相の高電圧側トランジスタ20,22と各相の低電圧側トランジスタ21,23とが直列接続されている。高電圧側トランジスタ20,22同士は並列接続され、低電圧側トランジスタ21,23同士は並列接続されている。高電圧側トランジスタ20と低電圧側トランジスタ21との接続部には、出力部接続端子11が設けられ、当該出力部接続端子11に負荷3の一端が接続される。同様に、高電圧側トランジスタ22と低電圧側トランジスタ23との接続部には、出力部接続端子14が設けられ、当該出力部接続端子14に負荷3の他端が接続される。
【0029】
高電圧側トランジスタ20の制御端子12および低電圧側トランジスタ21の制御端子16は、トランジスタ制御部40に接続されており、トランジスタ制御部40から各制御端子12,16へ出力される電圧レベルに応じて高電圧側トランジスタ20および低電圧側トランジスタ21がスイッチング制御される。同様に、高電圧側トランジスタ22の制御端子15および低電圧側トランジスタ23の制御端子17は、トランジスタ制御部60に接続されており、トランジスタ制御部60から各制御端子15,17へ出力される電圧レベルに応じて高電圧側トランジスタ22および低電圧側トランジスタ23がスイッチング制御される。各相におけるトランジスタのスイッチング制御が行われることにより、負荷3へ電流が供給され、駆動電力が生成される。
【0030】
ここで、高電圧側トランジスタ20,22および低電圧側トランジスタ21,23は、MOSトランジスタやIGBT等が使用できる。本実施形態においては、N型のMOSトランジスタを用いた構成について説明している。
【0031】
次に各相のトランジスタ制御部について説明する。ここでは特に第1相のトランジスタ制御部40に基づいて説明するが、第2相のトランジスタ制御部60についても同様の構成を有している。トランジスタ制御部40は、第3の電源45と、当該第3の電源45と出力部接続端子11との間に昇圧用コンデンサ47が直列接続されることにより、当該昇圧用コンデンサ47を用いて第1の電源1に対して昇圧された電圧を生成する昇圧回路50とを有している。昇圧用コンデンサ47と第3の電源45との接続部には、昇圧回路50で昇圧された電圧が出力される昇圧電源端子10が設けられている。昇圧電源端子10には、高電圧側トランジスタ20をオンまたはオフする高電圧側制御回路42が接続されている。
【0032】
昇圧回路50は、第3の電源45と昇圧電源端子10との間に設けられた整流用ダイオード46を有し、昇圧電源端子10と出力部接続端子11との間に昇圧用コンデンサ47が接続されることにより、第1の電源1に対して昇圧された電圧が昇圧電源端子10に出力されるように構成されている。具体的には、後述するように、高電圧側トランジスタ20がオフし、かつ低電圧側トランジスタ21がオンした状態で昇圧用コンデンサ47が第1の電源1の電圧に充電され、その後、高電圧側トランジスタ20がオンし、かつ低電圧側トランジスタ21がオフすると充電された昇圧用コンデンサ47の電圧が第1の電源1に対して昇圧されて電源端子10に出力される。
【0033】
さらに、トランジスタ制御部40は、第4の電源55と、第4の電源55に接続され、低電圧側トランジスタ21をオンまたはオフする低電圧側制御回路52とを有している。
【0034】
高電圧側制御回路42は、オン制御スイッチ43とオフ制御スイッチ44とを有しており、これらのスイッチ43,44は、昇圧電源端子10と出力部接続端子11との間に直列接続されている。オン制御スイッチ43とオフ制御スイッチ44との接続部は、高電圧側トランジスタ20の制御端子12に接続されている。オン制御スイッチ43およびオフ制御スイッチ44には、高電圧側トランジスタ20を制御するための入力信号I41が入力される入力信号端子41が設けられている。入力信号端子41から入力される入力信号I41の電圧レベルが変化することにより、スイッチ43,44が択一的に接続される。
【0035】
具体的には、入力信号I41の電圧レベルが所定電圧より高いハイレベルとなった場合には、オン制御スイッチ43がオンかつオフ制御スイッチ44がオフすることにより昇圧用コンデンサ47により昇圧された電圧が昇圧電源端子10から制御端子12に印加されて高電圧側トランジスタ20がオンする。一方、入力信号I41の電圧レベルが所定電圧より低いローレベルとなった場合には、オン制御スイッチ43がオフかつオフ制御スイッチ44がオンすることにより制御端子12が低電位側の主端子(ここではソース端子)に接続されて高電圧側トランジスタ20がオフする。
【0036】
低電圧側制御回路52も、オン制御スイッチ53とオフ制御スイッチ54とを有しており、これらのスイッチ53,54は、第4の電源55と第2の電源2との間に直列接続されている。オン制御スイッチ53とオフ制御スイッチ54との接続部は、低電圧側トランジスタ21の制御端子16に接続されている。オン制御スイッチ53およびオフ制御スイッチ54には、低電圧側トランジスタ21を制御するための入力信号I51が入力される入力信号端子51が設けられている。入力信号端子51から入力される入力信号I51の電圧レベルが変化することにより、スイッチ53,54が択一的に接続される。
【0037】
具体的には、入力信号I51の電圧レベルが所定電圧より高いハイレベルとなった場合には、オン制御スイッチ53がオンかつオフ制御スイッチ54がオフする。これにより、第4の電源55と低電圧側トランジスタ21の制御端子16とが接続されるため、低電圧トランジスタ21がオンし、出力部接続端子11が第2の電源(グランド)2に接続される。一方、入力信号I51の電圧レベルが所定電圧より低いローレベルとなった場合には、オン制御スイッチ53がオフかつオフ制御スイッチ54がオンすることにより制御端子16が低電位側の主端子(ここではソース端子)に接続されて低電圧側トランジスタ21がオフする。
【0038】
これらの入力信号I41,I51は、電圧レベルが相補的に反転する(一方の入力信号がハイレベルであれば他方の入力信号がローレベルとなる)よう設定されており、これにより、高電圧側トランジスタ20と低電圧側トランジスタ21とは択一的にオンされる。
【0039】
第2相の駆動回路におけるトランジスタ制御部60も同様に構成されており、第1相の駆動回路におけるトランジスタ制御部40と同様の構成については、図1の符号において十の位の4または5を6または7に変えて示される。
【0040】
本実施形態において、第1相の昇圧電源端子10と第2相の昇圧電源端子13との間には、スイッチ部100が設けられている。スイッチ部100は、スイッチ回路102と、スイッチ回路102を制御するためのスイッチ制御回路110を有している。スイッチ回路102は、スイッチ制御回路110に制御され、2相間において昇圧電源端子10,13同士の電気的な接続または遮断を選択動作する。
【0041】
以下、スイッチ部100の構成についてより詳しく説明する。図2は図1に示す負荷駆動装置におけるスイッチ部の構成を示す回路図である。
【0042】
図2に示すように、スイッチ回路102は、2つのトランジスタ103,104と、抵抗107とを有している。2つのトランジスタ103,104は2相の昇圧電源端子10,13の間に直列接続されており、当該トランジスタ103とトランジスタ104との接続部と2つのトランジスタ103,104の制御端子との間に抵抗107が接続されている。このトランジスタ103,104は、P型のMOSトランジスタで構成されている。抵抗107は、トランジスタ103,104のオン動作時に、トランジスタ103,104の主端子の一方(ソース端子)と制御端子(ゲート端子)との間に電圧差を生じさせるために設けられている。
【0043】
これらのトランジスタ103,104には、主端子間に寄生ダイオード成分が生じる。P型のMOSトランジスタにおいては、ドレイン端子が寄生ダイオードのアノードとなり、ソース端子が寄生ダイオードのカソードとなる。図2においては、トランジスタ103に生じる寄生ダイオード成分を寄生ダイオード105として破線で示し、トランジスタ104に生じる寄生ダイオード成分を寄生ダイオード106として破線で示している。そして、トランジスタ103,104は、一方のトランジスタ103が他方のトランジスタ104と寄生ダイオード105,106の向きが互いに逆向きとなるように直列接続されている。
【0044】
このように、寄生ダイオード105,106の向きが互いに対向する方向に2つのトランジスタ103,104が直列接続されているため、トランジスタ103,104をオンさせる(制御端子に印加される電圧レベルをハイレベルとする)ことによる昇圧電源端子10,13間の電気的な接続を確保しつつ、トランジスタ103,104をオフさせる(制御端子に印加される電圧レベルをローレベルとする)ことにより、昇圧電源端子10,13間の電気的な遮断を確実に行うことができる。すなわち、寄生ダイオードの向きが何れか一方のみである場合、昇圧電源端子10,13間の電圧差によっては、寄生ダイオードの向きに電流が流れる可能性が生じるため、昇圧電源端子10,13間を電気的に遮断させることができないおそれがある。従って、2つのトランジスタ103,104の寄生ダイオード105,106の向きを互いに逆向きに直列接続することにより、トランジスタ103,104をオフした際に昇圧電源端子10,13間の電気的な遮断を確実に行うことができる。特に、トランジスタ103,104がP型のMOSトランジスタで構成されているため、ゲート電圧がソース電圧に対して低い電圧でオンまたはオフ動作が可能であり、別途電源を設けることなく、低い電圧で駆動させることが可能である。
【0045】
なお、トランジスタは、3つ以上設けられていてもよく、直列接続されるトランジスタのうちの少なくとも1つがその他のトランジスタと寄生ダイオードの向きが逆向きとなっていればよい。また、トランジスタ103,104はP型のMOSトランジスタに限られず、N型のMOSトランジスタであってもよいし、バイポーラトランジスタであってもよい。
【0046】
また、スイッチ回路102において、トランジスタ103,104の何れか一方のみを有する構成することも可能である。この場合、当該トランジスタに、その寄生ダイオードの方向と順方向が反対となるダイオードを直列接続するように構成することにより、上記と同様の効果を得ることができる。ただし、この場合は、トランジスタに直列接続したダイオードの逆方向には電流を流すことができない。すなわち、ある一相(例えば第1相)から他の相(例えば第2相)へ電荷を供給することができても反対に他の相(例えば第2相)からもとの一相(第1相)へは電荷を供給することができないため、用途は限定的となる。
【0047】
スイッチ制御回路110は、各相の昇圧電源端子10,13の電圧が所定電圧より高いか否か判定するレベル判定回路120を備えている。本実施形態においては、レベル判定回路120は、各相の高電圧側制御回路42,62に入力される入力信号I41,I61が入力されるAND回路121により構成されている。レベル判定回路120は、入力信号I41,I61の電圧レベルがともにハイレベルであるときに、各相の昇圧電源端子10,13の電圧がともに所定電圧より高いハイレベルであると判定し、ハイレベルを出力信号端子112から出力し、入力信号I41,I61の少なくとも一方がローレベルであるときに、2相のうち少なくとも何れか1相の昇圧電源端子10,13の電圧が所定電圧より低いローレベルであると判定し、ローレベルを出力信号端子112から出力する。
【0048】
さらに、スイッチ制御回路110は、レベル判定回路120において2相の駆動回路の昇圧電源端子10,13の電圧が両方とも所定電圧以上であると判定された場合に出力される出力信号を所定の遅延時間遅延させて、スイッチ回路102の接続を遅延させる遅延回路113を備えている。遅延回路113は、主端子の一方がスイッチ回路102のトランジスタ103,104の制御端子101に接続され、主端子の他方が第2の電源(グランド)2に接続されているN型のMOSトランジスタ111と、クロック端子CKに所定の周波数で発振するクロック信号CLKが入力される複数段(2段)のフリップフロップ回路114,115とを有している。本実施形態において、フリップフロップ回路114,115は、いずれもクリア端子を有するDフリップフロップ回路で構成されている。前段のフリップフロップ回路114の入力端子Dには、レベル判定回路120の出力信号端子112に接続されることによりレベル判定回路120の出力信号が入力され、後段のフリップフロップ回路115の入力端子Dには、前段のフリップフロップ回路114の出力端子Qが接続されている。後段のフリップフロップ回路115の出力端子Qには、N型のMOSトランジスタ111の制御端子が接続されている。すなわち、後段のフリップフロップ回路115の出力端子Qから出力される出力信号は、N型のMOSトランジスタ111の制御信号である。フリップフロップ回路114,115のクリア端子Cには、それぞれレベル判定回路120の出力信号の反転信号が入力される。
【0049】
以下、スイッチ部100における具体的な動作について説明する。各相の高電圧側制御回路42,62の入力信号I41,I61の少なくとも何れか一方の電圧レベルがローレベルである場合、レベル判定回路120の出力信号端子112から出力される出力信号の電圧レベルはローレベルであるため、遅延回路113のフリップフロップ回路114,115はともに初期状態でローレベルを出力する。従って、N型のMOSトランジスタ111は、オフ状態となり、スイッチ回路102のトランジスタ103,104の制御端子101がハイインピーダンス状態となっている。これにより、トランジスタ103,104はオフ状態となり、2相の昇圧電源端子10,13間は、電気的に遮断されている。
【0050】
2相の高電圧側制御回路42,62の入力信号I41,I61の電圧レベルが両方ともハイレベルとなった場合、レベル判定回路120の出力信号端子112から出力される出力信号の電圧レベルは、ハイレベルとなる。従って、遅延回路113の前段のフリップフロップ回路114の入力端子Dにハイレベルが入力される。その後、クロック端子CKから入力されるクロック信号CLKの電圧レベルがハイレベルとなることにより、当該前段のフリップフロップ回路114の出力端子Qから出力される電圧レベルがハイレベルとなる。前段のフリップフロップ回路114からハイレベルが出力されることにより後段のフリップフロップ回路115の入力端子Dにハイレベルが入力される。その後、クロック端子CKから入力されるクロック信号CLKの電圧レベルがハイレベルとなることにより、当該後段のフリップフロップ回路115の出力端子Qから出力される電圧レベルがハイレベルとなる。
【0051】
これにより、N型のMOSトランジスタ111がオン状態となり、スイッチ回路102のトランジスタ103,104の制御端子101が第2の電源(グランド)2に接続される。従って、トランジスタ103,104がオンし、2相の昇圧電源端子10,13間が電気的に接続される。すなわち、レベル判定回路120から出力される電圧レベルがローレベルからハイレベルに切り換わった場合、所定の遅延時間として電圧レベルがハイレベルに切り換わってからクロック信号CLKの立ち上がりエッジが2回入力されるまでの時間を待ってから、トランジスタ103,104がオン状態となる。
【0052】
この後、再び2相の高電圧側制御回路42,62の入力信号I41,I61のうち少なくとも何れか一方の電圧レベルがローレベルとなった場合、レベル判定回路120の出力信号端子112から出力される出力信号の電圧レベルは、ローレベルとなる。出力信号端子112から出力される出力信号の電圧レベルがローレベルとなると、各フリップフロップ回路114,115のクリア端子Cへ入力される電圧レベルがハイレベルとなり、両フリップフロップ回路114,115の出力はともにローレベルとなる。すなわち、レベル判定回路120から出力される電圧レベルがハイレベルからローレベルに切り換わった場合、切り換わった後ほとんど遅延することなしに、トランジスタ103,104がオフ状態となる。なお、この場合でもフリップフロップ回路114,115のゲート遅延等の影響によるわずかな遅延が発生するが、レベル判定回路120から出力される電圧レベルがローレベルかハイレベルに切り換わった場合においてクロック信号CLKの立ち上がりエッジが2回入力されるまでの時間に比べると無視できる程度のごく短い時間である。
【0053】
次に、本実施形態の負荷駆動装置における昇圧電源制御について説明する。図3は図1の負荷駆動装置における各電圧のタイムチャートを示すグラフである。ここでは、第1の電源1の電圧をV1、第2の電源2の電圧を0(V)、第3の電源45,65の電圧をそれぞれV45,V65、整流用ダイオード46,66の順方向降下電圧をそれぞれVd46,Vd66とする。なお、本実施形態においては、各相の第3の電源45,65は同一の電源を用い、当該電圧V45,V65は同じ電圧である。また、各相の整流用ダイオード46,66は同一のものを用い、当該順方向降下電圧Vd46,Vd66は同じ電圧である。また、第1の電源1と第3の電源45,65とは同一の電源であってもよく、この場合、これらの電圧V1,V45,V65は同じ電圧である。一般的に、第1の電源1の電圧V1と第3の電源45,65の電圧V45,V65との関係は、V1≧V45,V65となる。
【0054】
初期状態である時刻t0において、高電圧側制御回路42,62の入力信号I41,I61の電圧レベルはともにローレベルであり、低電圧側制御回路52,72の入力信号I61,I71の電圧レベルはともにハイレベルである。このため、高電圧側トランジスタ20,22はともにオフしており、低電圧側トランジスタ21,23はともにオンしている。高電圧側トランジスタ20,22および低電圧側トランジスタ21,23のオン抵抗はともに無視できるものとすると、各相の出力部接続端子11,14の電圧は第2の電源2と同じ0Vであり、昇圧電源端子10,13の電圧は、それぞれ第3の電源45,65から整流用ダイオード46,66の順方向降下電圧を差し引きした電圧V45−Vd46,V65−Vd66である。このとき、スイッチ回路102は、各相の昇圧電源端子10,13の間を電気的に遮断している。
【0055】
時刻t1において、第1相の高電圧側制御回路42の入力信号I41の電圧レベルがハイレベルに切り換わり、第1相の低電圧側制御回路52の入力信号I51の電圧レベルがローレベルに切り換わる。高電圧側制御回路42および低電圧側制御回路52は、入力信号I41,I51の電圧レベルの切り換わりから各制御回路42,52内の素子に起因して所定時間遅延した後、時刻t2で応答する。すなわち、時刻t2において、第1相の高電圧側トランジスタ20がオンし、第1相の低電圧側トランジスタ21がオフする。これにより出力部接続端子11の電圧が第1の電源1の電圧V1まで上昇する。このとき、第1相の昇圧電源端子10の電圧は、昇圧用コンデンサ47により第3の電源45の電圧から整流用ダイオード46の順方向降下電圧を差し引きした電圧が第1の電源1の電圧V1に加算されてV45−Vd46+V1(>V1)に昇圧される。なお、高電圧側トランジスタ20と低電圧側トランジスタ21とが同時にオンすることを防止するために、トランジスタ20,21を両方ともオフさせるデッドタイム期間を設けることが一般的であるが、本実施形態においては図示を省略している。
【0056】
ここで、第1相の高電圧側トランジスタ20のオン期間中においては、昇圧用コンデンサ47に電荷を供給することができず、昇圧用コンデンサ47に蓄積された電荷は高電圧側トランジスタ20の制御端子12へ流れ込む。これにより、高電圧側制御回路42の消費電流や高電圧側トランジスタ20の制御端子におけるリーク電流等により、第1相の昇圧電源端子10の電圧は、時間の経過とともに低下していく。
【0057】
この後、時刻t3において、第2相の高電圧側制御回路62の入力信号I61がハイレベルに切り換わり、第2相の低電圧側制御回路72の入力信号I71がローレベルに切り換わる。このとき、各相の高電圧側制御回路42,62の入力信号I41,I61がともにハイレベルとなる。第2相においても同様に高電圧側制御回路62および低電圧側制御回路72は、入力信号I61,I71の切り換わりから所定時間遅延した後、時刻t4で応答する。すなわち、時刻t4において、第2相の高電圧側トランジスタ22がオンし、第2相の低電圧側トランジスタ23がオフする。これにより出力部接続端子14の電圧が第1の電源1の電圧V1まで上昇する。このとき、第2相の昇圧電源端子13の電圧は、昇圧用コンデンサ67により第3の電源65の電圧から整流用ダイオード66の順方向降下電圧を差し引きした電圧が第1の電源1の電圧に加算されてV65−Vd66+V1に昇圧される。
【0058】
第1相と同様に、第2相の昇圧電源端子13の電圧も時間の経過とともに低下していく。ただし、本例においては第1相の高電圧側トランジスタ22が先にオンしているので、第1相の昇圧電源端子10の電圧は、第2相の昇圧電源端子13の電圧より低い状態となっている。
【0059】
前述したように、時刻t3において各相の高電圧側制御回路42,62の入力信号I41,I61がともにハイレベルとなったことによりスイッチ制御回路110が前述した所定の遅延時間遅延した後、実際に各相の高電圧側トランジスタ20,22がともにオンしている時刻t4を過ぎた時刻t5において、スイッチ回路102は、各相の昇圧電源端子10,13の間を電気的に接続する。時刻t5の時点においても第1相の昇圧電源端子10の電圧は、第2相の昇圧電源端子13の電圧より低い状態となっているため、各相の昇圧電源端子10,13が電気的に接続されることにより、第2相の昇圧用コンデンサ67から第1の昇圧用コンデンサ47に電荷が流れ込む。
【0060】
従って、第1相の昇圧電源端子10の電圧が上昇する。このとき、第2相の昇圧電源端子13の電圧は昇圧電源端子10,13の電圧が同じ電圧となるまで低下する。昇圧電源端子10,13の電圧が同じ電圧となった後は、昇圧電源端子10,13の電圧は双方とも時間の経過とともに低下していく。
【0061】
時刻t6において、第2相の高電圧側制御回路62の入力信号I61の電圧レベルがローレベルに切り換わり、第2相の低電圧側制御回路72の入力信号I71の電圧レベルがハイレベルに切り換わる。これにより、スイッチ制御回路110は、即座に各相の昇圧電源端子10,13の間を電気的に遮断する。その後、各制御回路62,72内の素子に起因して所定時間遅延した時刻t7において、第2相の高電圧側トランジスタ22がオフし、第2相の低電圧側トランジスタ23がオンする。これにより、第2相の出力部接続端子14の電圧は第2の電源2の電圧である0Vまで低下する。第2相の昇圧電源端子13の電圧は、第3の電源65から整流用ダイオード66の順方向降下電圧を差し引きした電圧V65−Vd66に戻る。従って、第2相の昇圧用コンデンサ67は、充電され、時刻t4からt7の間に消費された電荷が再度供給される。時刻t8からt12の動作は、時刻t3からt7の動作と同様である。このように、入力信号I61,I71の電圧レベルが切り換わることにより昇圧用コンデンサ67が充放電される。
【0062】
上述のとおり、本実施形態の負荷駆動装置によれば、スイッチ回路102により2相間の昇圧電源端子10,13同士を電気的に接続することができるため、ある1相(上記例においては第1相)の高電圧側トランジスタ20のオン期間の継続中であっても、他の1相(上記例においては第2相)の昇圧電源端子13からオン期間が継続している相(第1相)の昇圧用コンデンサ47に電荷を供給することができるため、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる。
【0063】
また、レベル判定回路120を用いてスイッチ回路102で接続すべき2相の駆動回路の各昇圧電源端子10,13の電圧が所定電圧より高いか否かを判定することにより、オン期間が継続している1相(第1相)の昇圧用コンデンサ47に他の1相(第2相)の昇圧電源端子13から確実に電荷を供給することができる。さらに、本実施形態においては、電圧レベルがハイレベルまたはローレベルとなる高電圧側制御回路42,62への入力信号I41,I61の電圧レベルを判定することにより昇圧電源端子10,13の電圧を間接的に判定するため、昇圧電源端子10,13の電圧が所定電圧以上であるか否かの判定を容易かつ安定的に行うことができる。
【0064】
また、本実施形態においては、レベル判定回路120において2相の駆動回路の昇圧電源端子10,13の電圧が両方とも所定電圧以上であると判定された場合に出力される出力信号を所定の遅延時間遅延させて、スイッチ回路102の接続を遅延させる構成を有している。これにより、論理上、2相の駆動回路の昇圧電源端子10,13の電圧が両方とも所定電圧以上であると判定された場合であっても、所定の遅延時間を経過した後に実際にスイッチ回路102が接続されるため、両方の昇圧電源端子10,13の電圧が確実に所定電圧以上となったときに2相間を接続させることができる。
【0065】
加えて、本実施形態においては、レベル判定回路120において昇圧電源端子10,13の電圧が所定電圧より低いと判定された場合に、スイッチ回路102の遮断を前述の遅延時間より短い時間で実行するよう構成されている。これにより、2相の駆動回路の昇圧電源端子10,13のうち何れか一方が所定電圧未満となった場合には、昇圧電源端子10,13の電圧の高い1相(第1相)から所定電圧未満となった(第2相の)昇圧電源端子13へ電荷が移動することを迅速に防止することができ、適正な動作を確保することができる。
【0066】
なお、電荷を供給する側の昇圧用コンデンサ(上記例においては第2相の昇圧用コンデンサ67)は、電荷が供給される側の昇圧用コンデンサ(上記例においては第1相の昇圧用コンデンサ47)に電荷を供給する分だけ、自身の相の昇圧電源端子13の電圧が低下することになる。しかし、例えばモータ駆動装置等の複数相を用いた負荷駆動装置においては一般的に何れか1相がスイッチング制御を行う相となっており、オンオフが繰り返されるため、電圧低下による影響は少なく、また、電荷を供給することにより失われた昇圧用コンデンサ67の電荷はすぐに補充されることとなるため、全体の動作に影響はないものと考えられる。従って、モータ駆動装置等の一般的な負荷駆動装置において、本実施形態の負荷駆動装置は幅広く適用可能である。
【0067】
なお、本実施形態においては、出力部接続端子11,14の電圧がともに第1の電源1の電圧V1となっている期間(時刻t4からt7および時刻t9からt12)のうち、一部の期間(時刻t5からt6および時刻t10からt11)においてスイッチ回路102を接続動作させることとしているが、出力部接続端子11,14の電圧がともに電圧V1となっている期間の全域で接続動作させてもよい。また、スイッチ制御回路110は、所定の判定期間(例えば複数相のうちの予め定められた何れか1相(例えば第1相)のオン期間(時刻t2以降)内において2相の駆動回路の昇圧電源端子11,14の電圧が両方とも所定電圧以上である複数の期間(時刻t4からt7の期間および時刻t9からt12の期間)のうちの少なくともいずれか1つの期間(例えば時刻t4からt7の期間)において、スイッチ回路102を接続させ、その他の期間(例えば時刻t9からt12の期間)は接続させないこととしてもよい。このように、接続する期間を2相ともオン状態にある複数の期間のうちいくつかに絞る(間引く)ことにより、オン期間が継続している1相の昇圧用コンデンサ47に他の1相の昇圧電源端子13から確実に電荷を供給しつつ電荷を供給する側の電圧の低下頻度を少なくすることができる。接続する期間は、2相ともオン状態にある期間の1回おきや複数回おき等種々設定可能である。
【0068】
<第2実施形態>
次に、本発明の第2実施形態に係る負荷駆動装置について説明する。本実施形態の負荷駆動装置が第1実施形態と異なる点は、図1におけるスイッチ部100が後述する図4に示すスイッチ部100Bに置き換えられた構成を有することである。図4は本発明の第2実施形態に係る負荷駆動装置におけるスイッチ部の構成を示す回路図である。本実施形態において第1実施形態と同様の構成については同じ符号を付し説明を省略する。
【0069】
より具体的に説明すると、本実施形態のスイッチ部100Bが第1実施形態と異なる点は、昇圧電源端子10,13の電圧が所定電圧以上であるか否かを判定するための基準となる電圧を第1実施形態とは異なる箇所から検出し、検出した電圧を基準電圧と比較することにより判定を行うレベル判定回路120Bを有するスイッチ制御回路110Bを備えていることである。より詳しくは、例えば、スイッチ回路102に接続される各駆動回路の昇圧電源端子10,13の電圧を基準電圧源124の基準電圧V124と比較することにより、所定電圧以上であるか否かを判定するよう構成されている。
【0070】
図4に示すように、レベル判定回路120Bは、第1相の昇圧電源端子10の電圧を基準電圧源124の基準電圧V124と比較する第1比較器122と、第2相の昇圧電源端子13の電圧を基準電圧源124の基準電圧V124と比較する第2比較器123と、比較器122,123から出力される電圧レベルがそれぞれ入力されるAND回路125とを有している。比較器122,123は、昇圧電源端子10,13の電圧を基準電圧源の基準電圧V124と比較し、昇圧電源端子10,13の電圧が基準電圧V124より高ければ電圧レベルをハイレベルとするような出力信号を出力する。AND回路125は、比較回路122,123から出力された出力信号がともにハイレベルとなった場合にハイレベルとなり、少なくとも何れか一方がローレベルとなった場合にローレベルとなるような出力信号を出力する。このように、本実施形態において基準電圧V124は、前述の所定電圧と同じ電圧に設定される(V45−Vd46,V65−Vd66<V124<V45−Vd46+V1,V65−Vd66+V1)。
【0071】
本実施形態においては、さらに昇圧電源端子10,13の電圧を基準電圧源の電圧と直接比較して判定することにより、昇圧電源端子10,13の電圧が所定電圧以上であるか否かの判定を確実に行うことができる。
【0072】
次に、本実施形態の負荷駆動装置における昇圧電源制御について説明する。図5は図4の負荷駆動装置における各電圧のタイムチャートを示すグラフである。各相の入力信号I41,I51,I61,I71自体は第1実施形態における図3と同じである。
【0073】
基準電圧源124の電圧V124は、各相の高電圧側トランジスタ20,22がオフ状態である場合の昇圧電源端子10,13の電圧V45−Vd46,V65−Vd66よりも高く、各相の高電圧側トランジスタ20,22がオン状態となった直後の昇圧電源端子10,13の電圧V45−Vd46+V1,V65−Vd66+V1よりも低い値に設定されている。第3の電源45,65の電圧V45,V65は、第1実施形態において説明したとおり、第1の電源1の電圧V1以下であるため、各相の高電圧側トランジスタ20,22がオフ状態である場合の昇圧電源端子10,13の電圧V45−Vd46,V65−Vd66は第1の電源1の電圧V1よりも高い電圧となっている。
【0074】
時刻t0からt3までの動作は、図3と同様である。時刻t4において、昇圧電源端子13の電圧はV65−Vd66+V1に上昇する。これにより、各相の昇圧電源端子10,13の電圧は、何れも基準電圧源124の電圧V124より高くなる。
【0075】
これによりスイッチ制御回路110が時刻t4から前述した所定の遅延時間遅延した時刻t5において、スイッチ回路102は、各相の昇圧電源端子10,13の間を電気的に接続する。時刻t5の時点において第1相の昇圧電源端子10の電圧は、第2相の昇圧電源端子13の電圧より低い状態となっているため、各相の昇圧電源端子10,13が電気的に接続されることにより、第2相の昇圧用コンデンサ67から第1の昇圧用コンデンサ47に電荷が流れ込む。従って、第1相の昇圧電源端子10の電圧が上昇する。
【0076】
時刻t6において、第2相の高電圧側制御回路62の入力信号I61の電圧レベルがローレベルに切り換わり、第2相の低電圧側制御回路72の入力信号I71の電圧レベルがハイレベルに切り換わる。本実施形態においては第1実施形態とは異なり、入力信号I61,I71の電圧レベルが切り換わっただけでは、スイッチ回路102による2相間の接続は維持されたままである。第2相の高電圧側制御回路62により高電圧側トランジスタ22がオフされることにより、時刻t7において第2相の昇圧電源端子13の電圧が基準電圧源124の電圧V124より低い電圧V65−Vd66となる。これに応じて、スイッチ制御回路110Bのレベル判定回路120Bから出力される電圧レベルがローレベルとなり、スイッチ回路102による2相間の接続が遮断される。
【0077】
なお、厳密に言えば、第2相の昇圧電源端子13の電圧が低下する最中にスイッチ回路102による2相間の接続が遮断されると、ごく短い期間、第1相の昇圧用コンデンサ47から第2相の昇圧用コンデンサ67へ電荷が逆流する。しかしながら、基準電圧源124の電圧V124を第1の電源1の電圧V1よりも高い電圧に設定しておくことにより、スイッチ回路102により2相間の接続が維持された状態で昇圧電源端子13の電圧が低下した場合であっても、オン期間が継続している第1相の昇圧用コンデンサ47からオフ状態となった第2相の昇圧用コンデンサ67へ電荷が逆流することを抑制することができる。時刻t8からt12の動作は、時刻t3からt7の動作と同様である。
【0078】
以上のとおり、本実施形態の負荷駆動装置においても、スイッチ回路102により2相間の昇圧電源端子10,13同士を電気的に接続することができるため、ある1相(上記例においては第1相)の高電圧側トランジスタ20のオン期間の継続中であっても、他の1相(上記例においては第2相)の昇圧電源端子13からオン期間が継続している相の昇圧用コンデンサ47に電荷を供給することができるため、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる。
【0079】
また、レベル判定回路120Bにおいて、昇圧電源端子10,13の電圧を直接的に判定するため、昇圧電源端子10,13の電圧が所定電圧以上であるか否かの判定を確実に行うことができる。
【0080】
なお、レベル判定回路120Bにおいて判定される電圧としては、昇圧電源端子10,13の電圧V10,V13に限られず、出力部接続端子11,14の電圧V11,V14、高電圧側トランジスタ20,22の制御端子12,15の電圧V12,V15であってもよい。それぞれの場合において、比較対象である基準電圧源124の基準電圧V124を適切に設定することにより、適切に判定することができる。
【0081】
<第3実施形態>
次に、本発明の第3実施形態に係る負荷駆動装置について説明する。図6は本発明の第3実施形態に係る負荷駆動装置の概略構成を示す回路図である。本実施形態において第1実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の負荷駆動装置が第1実施形態と異なる点は、3相の駆動回路を備えていることである。
【0082】
図6に示すように、本実施形態における負荷駆動装置は、第1相の高電圧側トランジスタ20ならびに低電圧側トランジスタ21および第2相の高電圧側トランジスタ22ならびに低電圧側トランジスタ23に加えて、第3相の高電圧側トランジスタ24ならびに低電圧側トランジスタ25を備えている。なお、第3相の高電圧側トランジスタ24および低電圧側トランジスタ25には、それぞれの主端子間に寄生ダイオード成分が生じる。図6においては、当該高電圧側トランジスタ24に生じる寄生ダイオード成分を高電圧側ダイオード34として示し、低電圧側トランジスタ25に生じる寄生ダイオード成分を低電圧側ダイオード35として示している。なお、高電圧側トランジスタ24および低電圧側トランジスタ25のそれぞれの主端子間に実際にダイオード34,35を接続してもよい。
【0083】
さらに、本実施形態における負荷駆動装置は、高電圧側トランジスタ24および低電圧側トランジスタ25のオンまたはオフ動作を制御するトランジスタ制御部80を備えている。トランジスタ制御部80は、高電圧側トランジスタ24の制御端子18に制御信号を出力するとともに低電圧側トランジスタ25の制御端子19に制御信号を出力する。なお、トランジスタ制御部80の構成は、第1実施形態におけるトランジスタ制御部40,60と同様であるので図示および説明を省略する。
【0084】
本実施形態においては、負荷であるコイル4,5,6が各相ごとに設けられる。すなわち、第1相の高電圧側トランジスタ20と低電圧側トランジスタ21との接続部に設けられた出力部接続端子11には、負荷4の一端が接続され、第2相の高電圧側トランジスタ22と低電圧側トランジスタ23との接続部に設けられた出力部接続端子14には、4に負荷5の一端が接続される。同様に、第3相の高電圧側トランジスタ24と低電圧側25との接続部には、出力部接続端子26が設けられ、当該出力部接続端子26に負荷6の一端が接続される。負荷4,5,6の他端は互いに接続されている。
【0085】
そして、本実施形態の負荷駆動装置は、3相の駆動回路のうちの2相間にそれぞれ設けられた3つのスイッチ部100,130,160を備えている。具体的には、3相の駆動回路のうちの各2相間において昇圧電源端子同士の電気的な接続または遮断を選択する3つのスイッチ回路102,132,162と、3つのスイッチ回路102,132,162をそれぞれ制御する3つのスイッチ制御回路110,140,170とを備えている。すなわち、第1実施形態において第1相の昇圧電源端子10と第2相の昇圧電源端子13との間の接続または遮断を選択するスイッチ回路102に加えて、本実施形態においては、第2相の昇圧電源端子13と第3相の昇圧電源端子27との間の接続または遮断を選択するスイッチ回路132と、第3相の昇圧電源端子27と第1相の昇圧電源端子10との間の接続または遮断を選択するスイッチ回路162とを備えている。スイッチ回路132,162およびスイッチ制御回路140,170は、第1実施形態におけるスイッチ回路102およびスイッチ制御回路110と同様の構成を有している。なお、第2実施形態におけるスイッチ制御回路110Bを適用することとしてもよい。
【0086】
スイッチ制御回路110は、第1相および第2相の駆動回路の昇圧電源端子10,13の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部でスイッチ回路102を接続させ、スイッチ制御回路140は、第2相および第3相の駆動回路の昇圧電源端子13,27の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部でスイッチ回路132を接続させ、スイッチ制御回路170は、第3相および第1相の駆動回路の昇圧電源端子27,10の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部でスイッチ回路162を接続させる。
【0087】
このようにして、3相の駆動回路のうち何れか1つにおいてオン期間が継続しても他の相の何れかがオン期間になれば、新たにオン期間となった相の駆動回路からオン期間継続中である相の駆動回路の昇圧用コンデンサ47に電荷が供給されるため、負荷4,5,6への通電を妨げることなく、昇圧した電圧が低下することを防止することができる。
【0088】
なお、本実施形態においては複数のスイッチ回路102,132,162に対応して複数のスイッチ制御回路110,140,170が設けられた構成について説明したが、複数のスイッチ回路102,132,162を制御する単一のスイッチ制御回路を設けることとしてもよい。
【0089】
また、本実施形態においては3相の駆動回路の各相間のすべてにスイッチ回路102,132,162を設けることとしているが、複数相のうちの少なくとも何れか2相間にスイッチ回路を設けることとしてもよい。例えば、第1相におけるオン期間の継続時間が長いことが予め予想され、第2相がスイッチングを行う相である等オンおよびオフ動作が繰り返される頻度が高いことが予め予想される場合には、スイッチ回路として、第1相と第2相との間のスイッチ回路102のみを設けることとしてもよい。このように、実際の制御動作に合わせて昇圧用コンデンサへの電荷の供給が要求される相の駆動回路に他の相からの電荷が供給されるようにスイッチ回路を設けることにより、回路面積の増大を最小限に抑えつつ、昇圧した電圧が低下することを有効に防止することができる。
【0090】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態および変形例における各構成要素を任意に組み合わせることとしてもよい。また、上記実施形態においては、2相および3相の駆動回路を有する構成について説明したが、4相以上の駆動回路を有する負荷駆動装置についても同様に構成することにより、同様の効果を奏し得る。この場合においても、各相間にスイッチ回路が必ず設けられる必要はなく、複数相のうちの少なくとも何れか2相間にスイッチ回路が設けられていれば、本発明の効果を奏し得る。
【産業上の利用可能性】
【0091】
本発明の負荷駆動装置は、複数相の駆動回路を有する構成において、負荷への通電を妨げることなく、昇圧した電圧が低下することを防止するために有用である。
【符号の説明】
【0092】
1 第1の電源
2 第2の電源
3,4,5,6 コイル(負荷)
10,13,27 昇圧電源端子
11,14,26 出力部接続端子
12,15,16,17,18,19 トランジスタの制御端子
20,22,24 高電圧側トランジスタ
21,23,25 低電圧側トランジスタ
30,34 高電圧側ダイオード
31,35 低電圧側ダイオード
40,60,80 トランジスタ制御部
41,51,61,71 入力信号端子
42,62 高電圧側制御回路
43,53,63,73 オン制御スイッチ
44,54,64,74 オフ制御スイッチ
45,65 第3の電源
46,66 整流用ダイオード
47,67 昇圧用コンデンサ
50,70 昇圧回路
52,72 低電圧側制御回路
55,75 第4の電源
100,100B スイッチ部
101 トランジスタの制御端子
102,132,162 スイッチ回路
103,104 トランジスタ
105,106 寄生ダイオード
107 抵抗
110,110B,140,170 スイッチ制御回路
111 MOSトランジスタ
112 出力信号端子
113 遅延回路
114,115 フリップフロップ回路
120,120B レベル判定回路
121,125 AND回路
122 比較回路
123 第2比較器
124 基準電圧源


【特許請求の範囲】
【請求項1】
所定電圧を付与する第1の電源と前記第1の電源より低い電圧を付与する第2の電源との間に直列接続される高電圧側トランジスタおよび低電圧側トランジスタと、
前記高電圧側トランジスタと前記低電圧側トランジスタとの接続部に設けられた出力部接続端子と、
第3の電源と前記出力部接続端子との間に昇圧用コンデンサが直列接続されることにより、当該昇圧用コンデンサを用いて前記第1の電源に対して昇圧された電圧を生成する昇圧回路と、
前記昇圧用コンデンサと前記第3の電源との接続部に設けられ、前記昇圧された電圧が出力される昇圧電源端子と、
前記昇圧電源端子に接続され、前記高電圧側トランジスタをオンまたはオフする高電圧側制御回路と、
前記低電圧側トランジスタをオンまたはオフする低電圧側制御回路と、を具備する駆動回路を複数相備えた負荷駆動装置であって、
前記複数相の駆動回路のうちの少なくとも2相間において前記昇圧電源端子同士の電気的な接続または遮断を選択する少なくとも1つのスイッチ回路と、
前記少なくとも1つのスイッチ回路を制御する少なくとも1つのスイッチ制御回路とを備えた、負荷駆動装置。
【請求項2】
前記スイッチ制御回路は、対応する前記スイッチ回路において電気的な接続または遮断を選択する2相の駆動回路の各昇圧電源端子の電圧が所定電圧より高いか否かを判定するレベル判定回路を備えており、
前記スイッチ制御回路は、前記2相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上である場合、当該電圧が所定電圧より高い期間の少なくとも一部で前記スイッチ回路を接続させる、請求項1に記載の負荷駆動装置。
【請求項3】
前記所定電圧は、前記第1の電源の電圧よりも高い電圧である、請求項1に記載の負荷駆動装置。
【請求項4】
前記スイッチ回路は、2以上のトランジスタで構成され、そのうちの少なくとも1つのトランジスタはその他のトランジスタと寄生ダイオードの向きが逆向きとなるように直列接続されている、請求項1に記載の負荷駆動装置。
【請求項5】
前記トランジスタは、MOSトランジスタである、請求項4に記載の負荷駆動装置。
【請求項6】
前記MOSトランジスタは、P型のMOSトランジスタである、請求項5に記載の負荷駆動装置。
【請求項7】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記高電圧側制御回路への入力信号の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されている、請求項2に記載の負荷駆動装置。
【請求項8】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記出力部接続端子の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されている、請求項2に記載の負荷駆動装置。
【請求項9】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されている、請求項2に記載の負荷駆動装置。
【請求項10】
前記レベル判定回路は、対応する前記スイッチ回路に接続された各駆動回路の前記高電圧側トランジスタの制御端子の電圧レベルに基づいて前記昇圧電源端子の電圧が前記所定電圧以上であるか否かを判定するよう構成されている、請求項2に記載の負荷駆動装置。
【請求項11】
前記スイッチ制御回路は、前記レベル判定回路において前記2相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上であると判定された場合に出力される出力信号を所定の遅延時間遅延させて、前記スイッチ回路の接続を遅延させる遅延回路を備えている、請求項2に記載の負荷駆動装置。
【請求項12】
前記スイッチ制御回路は、前記レベル判定回路において前記昇圧電源端子の電圧が前記所定電圧より低いと判定された場合に、前記スイッチ回路の遮断を前記遅延時間より短い時間で実行するよう構成されている、請求項11に記載の負荷駆動装置。
【請求項13】
前記スイッチ制御回路は、所定の判定期間内において前記2相の駆動回路の前記昇圧電源端子の電圧が両方とも所定電圧以上である複数の期間のうちの少なくともいずれか1つの期間において、前記スイッチ回路を接続させる、請求項2に記載の負荷駆動装置。
【請求項14】
前記第1の電源と前記第3の電源とは同一の電源である、請求項1に記載の負荷駆動装置。


【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公開番号】特開2012−124649(P2012−124649A)
【公開日】平成24年6月28日(2012.6.28)
【国際特許分類】
【出願番号】特願2010−272462(P2010−272462)
【出願日】平成22年12月7日(2010.12.7)
【出願人】(000005821)パナソニック株式会社 (73,050)
【Fターム(参考)】