貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
【課題】貫通コンデンサの接続不良の発生を低減できる貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造を提供する。
【解決手段】貫通コンデンサ内蔵多層基板１では、基板１１の内部に貫通コンデンサ２１を配置することにより、ノイズ成分を貫通コンデンサ２１の接地用端子電極２４から接地導体層１３に流して除去することができる。また、貫通コンデンサ内蔵多層基板１では、貫通コンデンサ２１の接地用端子電極２４に接続される接地プレーン１４ｃが、貫通コンデンサ２１の信号用端子電極２３に接続される電源プレーン１４ａ及び電源用配線１４ｂと同一段の導体層として配置されている。これにより、貫通コンデンサ２１と電源導体層１４及び接地導体層１３との接続が同一段で実現されるので、貫通コンデンサ２１の寸法に多少のばらつきが生じたとしても接続不良の発生を低減できる。
【解決手段】貫通コンデンサ内蔵多層基板１では、基板１１の内部に貫通コンデンサ２１を配置することにより、ノイズ成分を貫通コンデンサ２１の接地用端子電極２４から接地導体層１３に流して除去することができる。また、貫通コンデンサ内蔵多層基板１では、貫通コンデンサ２１の接地用端子電極２４に接続される接地プレーン１４ｃが、貫通コンデンサ２１の信号用端子電極２３に接続される電源プレーン１４ａ及び電源用配線１４ｂと同一段の導体層として配置されている。これにより、貫通コンデンサ２１と電源導体層１４及び接地導体層１３との接続が同一段で実現されるので、貫通コンデンサ２１の寸法に多少のばらつきが生じたとしても接続不良の発生を低減できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通コンデンサ内蔵多層基板及びこれを用いた実装構造に関する。
【背景技術】
【０００２】
従来の貫通コンデンサ内蔵多層基板として、ＩＣ等の電子部品を備えた電源回路において、相対する回路基板の間に貫通コンデンサを挟みこむように配置したものがある（例えば特許文献１の図４参照）。この貫通コンデンサ内蔵多層基板では、相対する回路基板の各回路パターンに貫通コンデンサの素体の上下にそれぞれ形成された信号用端子電極を接続すると共に、これらの回路パターンの間に配置した別の回路バターンに貫通コンデンサの素体の側面に形成された接地用端子電極を接続している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１５５９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した従来の構成では、回路パターン間の間隔と貫通コンデンサの寸法とを一致させ、貫通コンデンサの端子電極と各回路パターンとの間の接続を良好に保つ必要がある。しかしながら、貫通コンデンサの素体の寸法や端子電極の寸法は、製造過程においてばらつくことがある。そのため、貫通コンデンサの寸法に多少のばらつきが生じたとしても、貫通コンデンサの接続不良の発生を低減できる構成が求められる。
【０００５】
本発明は、上記課題の解決のためになされたものであり、貫通コンデンサの接続不良の発生を低減できる貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題の解決のため、本発明に係る貫通コンデンサ内蔵多層基板は、絶縁層を介して積層された複数の導体層を有する基板を備え、基板に貫通コンデンサが内蔵された貫通コンデンサ内蔵多層基板であって、基板の外表面には、外部電子部品の電源端子に接続される電源端子部と、外部電子部品の接地端子に接続される接地端子部と、外部電子部品の信号端子に接続される信号端子部と、信号端子部に接続される信号用配線とを有する表面導体層が形成され、基板の内部には、表面導体層における接地端子部にスルーホールを介して接続された接地導体層と、貫通コンデンサの一方の信号用端子電極に接続されると共に表面導体層における電源端子部にスルーホールを介して接続される電源プレーンと、貫通コンデンサの他方の信号用端子電極に接続される電源用配線と、貫通コンデンサの接地用端子電極に接続されると共に接地導体層にスルーホールを介して接続される接地プレーンとを有する電源導体層とが形成されていることを特徴としている。
【０００７】
この貫通コンデンサ内蔵多層基板では、基板の内部に貫通コンデンサを配置することにより、電源用配線から入力される電流に含まれるノイズ成分を貫通コンデンサの接地用端子電極から接地用導体層に流して除去することができる。また、貫通コンデンサを実装しているので、低ＥＳＬ化を実現できる。さらに、この貫通コンデンサ内蔵多層基板では、貫通コンデンサの接地用端子電極に接続される接地プレーンが、貫通コンデンサの信号用端子電極に接続される電源プレーン及び電源用配線と同一段の導体層として配置されている。これにより、貫通コンデンサと電源導体層及び接地導体層との接続が同一段で実現されるので、貫通コンデンサの寸法に多少のばらつきが生じたとしても、貫通コンデンサの接続不良の発生を低減できる。
【０００８】
また、表面導体層において、電源端子部と接地端子部とが中央領域に配置され、信号端子部が中央領域を囲む外側領域に配置されていることが好ましい。電源端子部と接地端子部とを中央領域で隣接して配置することで、貫通コンデンサ内蔵多層基板の低ＥＳＬ化が図られる。また、中央領域を囲む外側領域に信号端子部を配置することで、信号端子部と信号用配線との接続が煩雑になることを回避できる。
【０００９】
また、基板の外表面側から見て、表面導体層、接地導体層、及び電源導体層の順に導体層が積層されていることが好ましい。この場合、簡単な構成で各導体層と貫通コンデンサの端子電極とを接続できる。
【００１０】
また、貫通コンデンサは、電源導体層においてスルーホールが形成されていない面に配置されていることが好ましい。この場合、接地導体層と電源導体層との間の間隔をより小さくすることが可能となるので、貫通コンデンサ内蔵多層基板の一層の低ＥＳＬ化が図られる。
【００１１】
また、本発明に係る貫通コンデンサ内蔵多層基板の実装構造は、上記貫通コンデンサ内蔵多層基板の電源端子部、接地端子部、及び信号端子部に、電子部品の電源端子部、接地端子部、及び信号端子部をそれぞれ接続したことを特徴としている。
【００１２】
この貫通コンデンサ内蔵多層基板の実装構造では、基板の内部に貫通コンデンサを配置することにより、電源用配線から入力される電流に含まれるノイズ成分を貫通コンデンサの接地用端子電極から接地用導体層に流して除去することができる。また、貫通コンデンサを実装しているので、低ＥＳＬ化を実現できる。さらに、この貫通コンデンサ内蔵多層基板の実装構造では、貫通コンデンサの接地用端子電極に接続される接地プレーンが、貫通コンデンサの信号用端子電極に接続される電源プレーン及び電源用配線と同一段の導体層として配置されている。これにより、貫通コンデンサと電源導体層及び接地導体層との接続が同一段で実現されるので、貫通コンデンサの寸法に多少のばらつきが生じたとしても、貫通コンデンサの接続不良の発生を低減できる。
【発明の効果】
【００１３】
本発明に係る貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造によれば、貫通コンデンサの接続不良の発生を低減できる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る貫通コンデンサ内蔵多層基板の実装構造の一実施形態を示す断面図である。
【図２】貫通コンデンサ内蔵多層基板の表面導体層を示す平面図である。
【図３】貫通コンデンサ内蔵多層基板の接地導体層を示す平面図である。
【図４】貫通コンデンサ内蔵多層基板の電源導体層を示す平面図である。
【図５】貫通コンデンサの一例を示す斜視図である。
【図６】貫通コンデンサの層構成を示す断面図である。
【図７】貫通コンデンサの内部電極パターンを示す図である。
【図８】変形例に係る貫通コンデンサ内蔵多層基板の実装構造を示す要部拡大断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明に係る貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造の好適な実施形態について詳細に説明する。
【００１６】
図１は、本発明に係る貫通コンデンサ内蔵多層基板の実装構造の一実施形態を示す断面図である。図１に示すように、貫通コンデンサ内蔵多層基板の実装構造Ｓは、貫通コンデンサ内蔵多層基板１にＩＣなどの複数の能動電子部品２を接続することによって構成されている。
【００１７】
貫通コンデンサ内蔵多層基板１は、絶縁層１５を介して積層された複数の導体層を有する矩形状の基板１１と、基板１１内に配置された複数の貫通コンデンサ２１とを備えている。基板１１は、例えばコア材をベースとしてプリプレグを圧着し、導体層となる銅箔層の形成、スルーホール用の貫通孔の形成、スルーホール内壁のめっき処理、及び銅箔パターンのエッチング等を経て形成される。
【００１８】
基板１１の導体層は、より具体的には、基板１１の一面側の外表面に形成された表面導体層１２と、絶縁層１５を介して表面導体層１２の内層側に形成された接地導体層１３と、絶縁層１５を介して接地導体層１３の内層側に形成された電源導体層１４とによって構成されている。
【００１９】
表面導体層１２は、図１及び図２に示すように、能動電子部品２の電源端子２ａに接続される電源端子部１２ａと、能動電子部品２の接地端子２ｂに接続される接地端子部１２ｂと、能動電子部品２の信号端子２ｃに接続される信号端子部１２ｃと、信号端子部１２ｃに接続される信号用配線１２ｄとを有している。能動電子部品２と各端子部１２ａ，１２ｂ，１２ｃとは、はんだバンプ１６等を介して接続される（図１参照）。
【００２０】
電源端子部１２ａと接地端子部１２ｂとは、表面導体層１２の中央領域Ｃ１において、行方向及び列方向共に互い違いとなるように格子状に配置されている。また、信号端子部１２ｃは、中央領域Ｃ１を囲む外側領域Ｄ１に矩形の環状に配置されている。信号端子部１２ｃに接続される信号用配線１２ｄは、中央の能動電子部品２から見て基板１１の四方に延び、別の能動電子部品３や電子回路等に接続されている。
【００２１】
接地導体層１３は、図３に示すように、基板１１よりも僅かに寸法の短い矩形状をなしている。接地導体層１３の一面側の中央領域Ｃ２には、表面導体層１２における接地端子部１２ｂに接続されるスルーホール１３ａと、後述する電源プレーン１４ａ用のスルーホール１４ｄを通す開口部１３ｂとが形成されている。スルーホール１３ａと開口部１３ｂとは、表面導体層１２の電源端子部１２ａ及び接地端子部１２ｂの位置にそれぞれ対応するように、行方向及び列方向共に互い違いとなるように格子状に配置されている。
【００２２】
電源導体層１４は、図４に示すように、基板１１の中央部分に配置された矩形状の電源プレーン１４ａと、電源プレーン１４ａの周りに一定の間隔をもって配置された帯状の電源用配線１４ｂと、電源プレーン１４ａと電源用配線１４ｂとの間に配置された矩形状の接地プレーン１４ｃとを有している。
【００２３】
電源プレーン１４ａは、例えば接地導体層１３の中央領域Ｃ２よりも一回り大きい寸法で形成されている。電源プレーン１４ａの一面側の中央領域Ｃ３には、接地導体層１３の開口部１３ｂを通って表面導体層１２の電源端子部１２ａに接続されるスルーホール１４ｄが形成されている。電源用配線１４ｂは、電源プレーン１４ａのうちの３辺に対向するように平面視で略コの字状に配置されている。電源用配線１４ｂの一部は基板１１の縁部に引き出され、外部電源（不図示）に接続される。
【００２４】
接地プレーン１４ｃは、例えば貫通コンデンサ２１における素体２２の幅よりも大きい幅で形成されている。接地プレーン１４ｃは、電源用配線１４ｂに対向する電源プレーン１４ａの３辺に対応して３箇所に配置されている。接地プレーン１４ｃの一面側の略中央部分には、接地導体層１３の他面側に接続されるスルーホール１４ｅが形成されている。
【００２５】
次に、基板１１内に配置される貫通コンデンサ２１について説明する。図５は、貫通コンデンサの一例を示す斜視図である。また、図６は、貫通コンデンサの層構成を示す断面図である。図５に示すように、貫通コンデンサ２１は、略直方体形状をなす素体２２と、素体２２の表面に形成された信号用端子電極２３及び接地用端子電極２４とを備えている。
【００２６】
素体２２は、図６に示すように、誘電体層２５と、信号用内部電極２６と、接地用内部電極２７とによって構成されている。誘電体層２５は、例えばＢａＴｉＯ３系、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３系、（Ｂａ，Ｃａ）ＴｉＯ３系といった電歪特性を有する誘電体材料によって形成されている。
【００２７】
信号用端子電極２３は、図５に示すように、素体２２における長手方向の端面２２ａを覆うようにそれぞれ形成され、互いに対向した状態となっている。信号用端子電極２３は、多層化されており、素体２２に接する内側の層には、例えばＣｕ、Ｎｉ、Ａｇ−Ｐｄなどが用いられ、外側の層には、例えばＮｉ−Ｓｎなどのめっきが施されている。
【００２８】
接地用端子電極２４は、素体２２において、端面２２ａと直交する端面２２ｂの略中央部分にそれぞれ形成され、互いに対向した状態となっている。接地用端子電極２４は、信号用端子電極２３と同様の材料によって多層化されており、素体２２の表面において信号用端子電極２３とは互いに電気的に絶縁されている。
【００２９】
素体２２内の信号用内部電極２６及び接地用内部電極２７は、素体２２において、少なくとも１層の誘電体層２５を挟むようにして交互に積層されている。信号用内部電極２６と接地用内部電極２７との間に介在する誘電体層２５の厚さは、数μｍ程度となっている。
【００３０】
信号用内部電極２６は、図７（ａ）に示すように、誘電体層２５の積層方向から見て長方形状のパターンをなしており、接地用内部電極２７と互いに対向する対向部分２６ａと、当該対向部分２６ａから信号用端子電極２３に向かって引き出される引出部分２６ｂとを有している。これにより、信号用内部電極２６は、信号用端子電極２３，２３同士を互いに電気的に接続している。
【００３１】
接地用内部電極２７は、図７（ｂ）に示すように、誘電体層２５の積層方向から見て長方形状のパターンをなしており、信号用内部電極２６と互いに対向する対向部分２７ａと、当該対向部分２７ａから接地用端子電極２４に向かって引き出される引出部分２７ｂとを有している。これにより、接地用内部電極２７は、接地用端子電極２４，２４同士を互いに電気的に接続している。
【００３２】
以上のような構成を有する貫通コンデンサ２１は、図１及び図４に示すように、電源導体層１４の内層側、すなわち、電源導体層１４においてスルーホール１４ｄ，１４ｅが形成されていない面において、電源プレーン１４ａと接地プレーン１４ｃと電源用配線１４ｂとに跨るように３箇所に配置されている。そして、一方の信号用端子電極２３は、電源プレーン１４ａの縁部に接続され、他方の信号用端子電極２３は、電源用配線１４ｂの縁部に接続されている。また、接地用端子電極２４，２４は、接地プレーン１４ｃに接続されており、接地プレーン１４ｃ及びスルーホール１４ｅを介して異層である接地導体層１３に接続されることとなる。これらの接続には、例えばはんだフィレットＦが用いられる。
【００３３】
なお、基板１１の他面側には、上記の構成と同様の構成が設けられていてもよく、他の回路パターン等が形成されていてもよい。
【００３４】
以上説明したように、貫通コンデンサ内蔵多層基板１では、基板１１の内部に貫通コンデンサ２１を配置することにより、電源用配線１４ｂから入力される電流に含まれるノイズ成分を貫通コンデンサ２１の接地用端子電極２４から接地導体層１３に流して除去することができる。また、貫通コンデンサ２１を実装しているので、低ＥＳＬ化を実現できる。また、この貫通コンデンサ内蔵多層基板１では、貫通コンデンサ２１の接地用端子電極２４に接続される接地プレーン１４ｃが、貫通コンデンサ２１の信号用端子電極２３に接続される電源プレーン１４ａ及び電源用配線１４ｂと同一段の導体層として配置されている。これにより、貫通コンデンサ２１と電源導体層１４及び接地導体層１３との接続が同一段で実現されるので、貫通コンデンサ２１の寸法に多少のばらつきが生じたとしても、貫通コンデンサ２１の接続不良の発生を低減できる。
【００３５】
また、貫通コンデンサ内蔵多層基板１では、基板１１の外表面側から見て、表面導体層１２、接地導体層１３、及び電源導体層１４の順に導体層が積層されており、貫通コンデンサ２１は、電源導体層１４においてスルーホール１４ｄ，１４ｅが形成されていない面に配置されている。これにより、簡単な構成で各導体層と貫通コンデンサ２１の端子電極とを接続できる。また、導体層間（特に接地導体層１３と電源導体層１４との間）に貫通コンデンサ２１が配置されないことから、接地導体層１３と電源導体層１４との間の間隔をより小さくすることが可能となる。したがって、貫通コンデンサ内蔵多層基板１の一層の低ＥＳＬ化が図られる。
【００３６】
さらに、貫通コンデンサ内蔵多層基板１では、表面導体層１２において、電源端子部１２ａと接地端子部１２ｂとが中央領域Ｃ１に配置され、信号端子部１２ｃが中央領域Ｃ１を囲む外側領域Ｄ１に配置されている。電源端子部１２ａと接地端子部１２ｂとを中央領域Ｃ１で隣接して配置することで、貫通コンデンサ内蔵多層基板１の更なる低ＥＳＬ化が図られる。また、中央領域Ｃ１を囲む外側領域Ｄ１に信号端子部１２ｃを配置することで、信号端子部１２ｃと信号用配線１２ｄとの接続が煩雑になることを回避できる。
【００３７】
本発明は、上記実施形態に限られるものではない。例えば上述した実施形態では、基板１１の外表面側から見て、表面導体層１２、接地導体層１３、及び電源導体層１４の順に導体層が積層され、貫通コンデンサ２１は、電源導体層１４よりも内層側に配置されている。これに対し、貫通コンデンサ２１を同一段の導体層に対して接続する観点からは、例えば図８に示すように、基板１１の外表面側から見て、表面導体層１２、電源導体層１４、及び接地導体層１３の順に導体層を積層し、貫通コンデンサ２１を電源導体層１４よりも外層側に配置してもよい。スルーホール１３ａ，１４ｄ，１４ｅの位置は、貫通コンデンサ２１の配置に応じて適宜変更される。
【符号の説明】
【００３８】
１…貫通コンデンサ内蔵多層基板、２…能動電子部品（外部電子部品）、２ａ…電源端子、２ｂ…接地端子、２ｃ…信号端子、１１…基板、１２…表面導体層、１２ａ…電源端子部、１２ｂ…接地端子部、１２ｃ…信号端子部、１２ｄ…信号用配線、１３…接地導体層、１３ａ…スルーホール、１４…電源導体層、１４ａ…電源プレーン、１４ｂ…電源用配線、１４ｃ…接地プレーン、１４ｄ…スルーホール、１４ｅ…スルーホール、２１…貫通コンデンサ、２３…信号用端子電極、２４…接地用端子電極、Ｃ１…中央領域、Ｄ１…外側領域、Ｓ…貫通コンデンサ内蔵多層基板の実装構造。
【技術分野】
【０００１】
本発明は、貫通コンデンサ内蔵多層基板及びこれを用いた実装構造に関する。
【背景技術】
【０００２】
従来の貫通コンデンサ内蔵多層基板として、ＩＣ等の電子部品を備えた電源回路において、相対する回路基板の間に貫通コンデンサを挟みこむように配置したものがある（例えば特許文献１の図４参照）。この貫通コンデンサ内蔵多層基板では、相対する回路基板の各回路パターンに貫通コンデンサの素体の上下にそれぞれ形成された信号用端子電極を接続すると共に、これらの回路パターンの間に配置した別の回路バターンに貫通コンデンサの素体の側面に形成された接地用端子電極を接続している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１５５９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した従来の構成では、回路パターン間の間隔と貫通コンデンサの寸法とを一致させ、貫通コンデンサの端子電極と各回路パターンとの間の接続を良好に保つ必要がある。しかしながら、貫通コンデンサの素体の寸法や端子電極の寸法は、製造過程においてばらつくことがある。そのため、貫通コンデンサの寸法に多少のばらつきが生じたとしても、貫通コンデンサの接続不良の発生を低減できる構成が求められる。
【０００５】
本発明は、上記課題の解決のためになされたものであり、貫通コンデンサの接続不良の発生を低減できる貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題の解決のため、本発明に係る貫通コンデンサ内蔵多層基板は、絶縁層を介して積層された複数の導体層を有する基板を備え、基板に貫通コンデンサが内蔵された貫通コンデンサ内蔵多層基板であって、基板の外表面には、外部電子部品の電源端子に接続される電源端子部と、外部電子部品の接地端子に接続される接地端子部と、外部電子部品の信号端子に接続される信号端子部と、信号端子部に接続される信号用配線とを有する表面導体層が形成され、基板の内部には、表面導体層における接地端子部にスルーホールを介して接続された接地導体層と、貫通コンデンサの一方の信号用端子電極に接続されると共に表面導体層における電源端子部にスルーホールを介して接続される電源プレーンと、貫通コンデンサの他方の信号用端子電極に接続される電源用配線と、貫通コンデンサの接地用端子電極に接続されると共に接地導体層にスルーホールを介して接続される接地プレーンとを有する電源導体層とが形成されていることを特徴としている。
【０００７】
この貫通コンデンサ内蔵多層基板では、基板の内部に貫通コンデンサを配置することにより、電源用配線から入力される電流に含まれるノイズ成分を貫通コンデンサの接地用端子電極から接地用導体層に流して除去することができる。また、貫通コンデンサを実装しているので、低ＥＳＬ化を実現できる。さらに、この貫通コンデンサ内蔵多層基板では、貫通コンデンサの接地用端子電極に接続される接地プレーンが、貫通コンデンサの信号用端子電極に接続される電源プレーン及び電源用配線と同一段の導体層として配置されている。これにより、貫通コンデンサと電源導体層及び接地導体層との接続が同一段で実現されるので、貫通コンデンサの寸法に多少のばらつきが生じたとしても、貫通コンデンサの接続不良の発生を低減できる。
【０００８】
また、表面導体層において、電源端子部と接地端子部とが中央領域に配置され、信号端子部が中央領域を囲む外側領域に配置されていることが好ましい。電源端子部と接地端子部とを中央領域で隣接して配置することで、貫通コンデンサ内蔵多層基板の低ＥＳＬ化が図られる。また、中央領域を囲む外側領域に信号端子部を配置することで、信号端子部と信号用配線との接続が煩雑になることを回避できる。
【０００９】
また、基板の外表面側から見て、表面導体層、接地導体層、及び電源導体層の順に導体層が積層されていることが好ましい。この場合、簡単な構成で各導体層と貫通コンデンサの端子電極とを接続できる。
【００１０】
また、貫通コンデンサは、電源導体層においてスルーホールが形成されていない面に配置されていることが好ましい。この場合、接地導体層と電源導体層との間の間隔をより小さくすることが可能となるので、貫通コンデンサ内蔵多層基板の一層の低ＥＳＬ化が図られる。
【００１１】
また、本発明に係る貫通コンデンサ内蔵多層基板の実装構造は、上記貫通コンデンサ内蔵多層基板の電源端子部、接地端子部、及び信号端子部に、電子部品の電源端子部、接地端子部、及び信号端子部をそれぞれ接続したことを特徴としている。
【００１２】
この貫通コンデンサ内蔵多層基板の実装構造では、基板の内部に貫通コンデンサを配置することにより、電源用配線から入力される電流に含まれるノイズ成分を貫通コンデンサの接地用端子電極から接地用導体層に流して除去することができる。また、貫通コンデンサを実装しているので、低ＥＳＬ化を実現できる。さらに、この貫通コンデンサ内蔵多層基板の実装構造では、貫通コンデンサの接地用端子電極に接続される接地プレーンが、貫通コンデンサの信号用端子電極に接続される電源プレーン及び電源用配線と同一段の導体層として配置されている。これにより、貫通コンデンサと電源導体層及び接地導体層との接続が同一段で実現されるので、貫通コンデンサの寸法に多少のばらつきが生じたとしても、貫通コンデンサの接続不良の発生を低減できる。
【発明の効果】
【００１３】
本発明に係る貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造によれば、貫通コンデンサの接続不良の発生を低減できる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る貫通コンデンサ内蔵多層基板の実装構造の一実施形態を示す断面図である。
【図２】貫通コンデンサ内蔵多層基板の表面導体層を示す平面図である。
【図３】貫通コンデンサ内蔵多層基板の接地導体層を示す平面図である。
【図４】貫通コンデンサ内蔵多層基板の電源導体層を示す平面図である。
【図５】貫通コンデンサの一例を示す斜視図である。
【図６】貫通コンデンサの層構成を示す断面図である。
【図７】貫通コンデンサの内部電極パターンを示す図である。
【図８】変形例に係る貫通コンデンサ内蔵多層基板の実装構造を示す要部拡大断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明に係る貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造の好適な実施形態について詳細に説明する。
【００１６】
図１は、本発明に係る貫通コンデンサ内蔵多層基板の実装構造の一実施形態を示す断面図である。図１に示すように、貫通コンデンサ内蔵多層基板の実装構造Ｓは、貫通コンデンサ内蔵多層基板１にＩＣなどの複数の能動電子部品２を接続することによって構成されている。
【００１７】
貫通コンデンサ内蔵多層基板１は、絶縁層１５を介して積層された複数の導体層を有する矩形状の基板１１と、基板１１内に配置された複数の貫通コンデンサ２１とを備えている。基板１１は、例えばコア材をベースとしてプリプレグを圧着し、導体層となる銅箔層の形成、スルーホール用の貫通孔の形成、スルーホール内壁のめっき処理、及び銅箔パターンのエッチング等を経て形成される。
【００１８】
基板１１の導体層は、より具体的には、基板１１の一面側の外表面に形成された表面導体層１２と、絶縁層１５を介して表面導体層１２の内層側に形成された接地導体層１３と、絶縁層１５を介して接地導体層１３の内層側に形成された電源導体層１４とによって構成されている。
【００１９】
表面導体層１２は、図１及び図２に示すように、能動電子部品２の電源端子２ａに接続される電源端子部１２ａと、能動電子部品２の接地端子２ｂに接続される接地端子部１２ｂと、能動電子部品２の信号端子２ｃに接続される信号端子部１２ｃと、信号端子部１２ｃに接続される信号用配線１２ｄとを有している。能動電子部品２と各端子部１２ａ，１２ｂ，１２ｃとは、はんだバンプ１６等を介して接続される（図１参照）。
【００２０】
電源端子部１２ａと接地端子部１２ｂとは、表面導体層１２の中央領域Ｃ１において、行方向及び列方向共に互い違いとなるように格子状に配置されている。また、信号端子部１２ｃは、中央領域Ｃ１を囲む外側領域Ｄ１に矩形の環状に配置されている。信号端子部１２ｃに接続される信号用配線１２ｄは、中央の能動電子部品２から見て基板１１の四方に延び、別の能動電子部品３や電子回路等に接続されている。
【００２１】
接地導体層１３は、図３に示すように、基板１１よりも僅かに寸法の短い矩形状をなしている。接地導体層１３の一面側の中央領域Ｃ２には、表面導体層１２における接地端子部１２ｂに接続されるスルーホール１３ａと、後述する電源プレーン１４ａ用のスルーホール１４ｄを通す開口部１３ｂとが形成されている。スルーホール１３ａと開口部１３ｂとは、表面導体層１２の電源端子部１２ａ及び接地端子部１２ｂの位置にそれぞれ対応するように、行方向及び列方向共に互い違いとなるように格子状に配置されている。
【００２２】
電源導体層１４は、図４に示すように、基板１１の中央部分に配置された矩形状の電源プレーン１４ａと、電源プレーン１４ａの周りに一定の間隔をもって配置された帯状の電源用配線１４ｂと、電源プレーン１４ａと電源用配線１４ｂとの間に配置された矩形状の接地プレーン１４ｃとを有している。
【００２３】
電源プレーン１４ａは、例えば接地導体層１３の中央領域Ｃ２よりも一回り大きい寸法で形成されている。電源プレーン１４ａの一面側の中央領域Ｃ３には、接地導体層１３の開口部１３ｂを通って表面導体層１２の電源端子部１２ａに接続されるスルーホール１４ｄが形成されている。電源用配線１４ｂは、電源プレーン１４ａのうちの３辺に対向するように平面視で略コの字状に配置されている。電源用配線１４ｂの一部は基板１１の縁部に引き出され、外部電源（不図示）に接続される。
【００２４】
接地プレーン１４ｃは、例えば貫通コンデンサ２１における素体２２の幅よりも大きい幅で形成されている。接地プレーン１４ｃは、電源用配線１４ｂに対向する電源プレーン１４ａの３辺に対応して３箇所に配置されている。接地プレーン１４ｃの一面側の略中央部分には、接地導体層１３の他面側に接続されるスルーホール１４ｅが形成されている。
【００２５】
次に、基板１１内に配置される貫通コンデンサ２１について説明する。図５は、貫通コンデンサの一例を示す斜視図である。また、図６は、貫通コンデンサの層構成を示す断面図である。図５に示すように、貫通コンデンサ２１は、略直方体形状をなす素体２２と、素体２２の表面に形成された信号用端子電極２３及び接地用端子電極２４とを備えている。
【００２６】
素体２２は、図６に示すように、誘電体層２５と、信号用内部電極２６と、接地用内部電極２７とによって構成されている。誘電体層２５は、例えばＢａＴｉＯ３系、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３系、（Ｂａ，Ｃａ）ＴｉＯ３系といった電歪特性を有する誘電体材料によって形成されている。
【００２７】
信号用端子電極２３は、図５に示すように、素体２２における長手方向の端面２２ａを覆うようにそれぞれ形成され、互いに対向した状態となっている。信号用端子電極２３は、多層化されており、素体２２に接する内側の層には、例えばＣｕ、Ｎｉ、Ａｇ−Ｐｄなどが用いられ、外側の層には、例えばＮｉ−Ｓｎなどのめっきが施されている。
【００２８】
接地用端子電極２４は、素体２２において、端面２２ａと直交する端面２２ｂの略中央部分にそれぞれ形成され、互いに対向した状態となっている。接地用端子電極２４は、信号用端子電極２３と同様の材料によって多層化されており、素体２２の表面において信号用端子電極２３とは互いに電気的に絶縁されている。
【００２９】
素体２２内の信号用内部電極２６及び接地用内部電極２７は、素体２２において、少なくとも１層の誘電体層２５を挟むようにして交互に積層されている。信号用内部電極２６と接地用内部電極２７との間に介在する誘電体層２５の厚さは、数μｍ程度となっている。
【００３０】
信号用内部電極２６は、図７（ａ）に示すように、誘電体層２５の積層方向から見て長方形状のパターンをなしており、接地用内部電極２７と互いに対向する対向部分２６ａと、当該対向部分２６ａから信号用端子電極２３に向かって引き出される引出部分２６ｂとを有している。これにより、信号用内部電極２６は、信号用端子電極２３，２３同士を互いに電気的に接続している。
【００３１】
接地用内部電極２７は、図７（ｂ）に示すように、誘電体層２５の積層方向から見て長方形状のパターンをなしており、信号用内部電極２６と互いに対向する対向部分２７ａと、当該対向部分２７ａから接地用端子電極２４に向かって引き出される引出部分２７ｂとを有している。これにより、接地用内部電極２７は、接地用端子電極２４，２４同士を互いに電気的に接続している。
【００３２】
以上のような構成を有する貫通コンデンサ２１は、図１及び図４に示すように、電源導体層１４の内層側、すなわち、電源導体層１４においてスルーホール１４ｄ，１４ｅが形成されていない面において、電源プレーン１４ａと接地プレーン１４ｃと電源用配線１４ｂとに跨るように３箇所に配置されている。そして、一方の信号用端子電極２３は、電源プレーン１４ａの縁部に接続され、他方の信号用端子電極２３は、電源用配線１４ｂの縁部に接続されている。また、接地用端子電極２４，２４は、接地プレーン１４ｃに接続されており、接地プレーン１４ｃ及びスルーホール１４ｅを介して異層である接地導体層１３に接続されることとなる。これらの接続には、例えばはんだフィレットＦが用いられる。
【００３３】
なお、基板１１の他面側には、上記の構成と同様の構成が設けられていてもよく、他の回路パターン等が形成されていてもよい。
【００３４】
以上説明したように、貫通コンデンサ内蔵多層基板１では、基板１１の内部に貫通コンデンサ２１を配置することにより、電源用配線１４ｂから入力される電流に含まれるノイズ成分を貫通コンデンサ２１の接地用端子電極２４から接地導体層１３に流して除去することができる。また、貫通コンデンサ２１を実装しているので、低ＥＳＬ化を実現できる。また、この貫通コンデンサ内蔵多層基板１では、貫通コンデンサ２１の接地用端子電極２４に接続される接地プレーン１４ｃが、貫通コンデンサ２１の信号用端子電極２３に接続される電源プレーン１４ａ及び電源用配線１４ｂと同一段の導体層として配置されている。これにより、貫通コンデンサ２１と電源導体層１４及び接地導体層１３との接続が同一段で実現されるので、貫通コンデンサ２１の寸法に多少のばらつきが生じたとしても、貫通コンデンサ２１の接続不良の発生を低減できる。
【００３５】
また、貫通コンデンサ内蔵多層基板１では、基板１１の外表面側から見て、表面導体層１２、接地導体層１３、及び電源導体層１４の順に導体層が積層されており、貫通コンデンサ２１は、電源導体層１４においてスルーホール１４ｄ，１４ｅが形成されていない面に配置されている。これにより、簡単な構成で各導体層と貫通コンデンサ２１の端子電極とを接続できる。また、導体層間（特に接地導体層１３と電源導体層１４との間）に貫通コンデンサ２１が配置されないことから、接地導体層１３と電源導体層１４との間の間隔をより小さくすることが可能となる。したがって、貫通コンデンサ内蔵多層基板１の一層の低ＥＳＬ化が図られる。
【００３６】
さらに、貫通コンデンサ内蔵多層基板１では、表面導体層１２において、電源端子部１２ａと接地端子部１２ｂとが中央領域Ｃ１に配置され、信号端子部１２ｃが中央領域Ｃ１を囲む外側領域Ｄ１に配置されている。電源端子部１２ａと接地端子部１２ｂとを中央領域Ｃ１で隣接して配置することで、貫通コンデンサ内蔵多層基板１の更なる低ＥＳＬ化が図られる。また、中央領域Ｃ１を囲む外側領域Ｄ１に信号端子部１２ｃを配置することで、信号端子部１２ｃと信号用配線１２ｄとの接続が煩雑になることを回避できる。
【００３７】
本発明は、上記実施形態に限られるものではない。例えば上述した実施形態では、基板１１の外表面側から見て、表面導体層１２、接地導体層１３、及び電源導体層１４の順に導体層が積層され、貫通コンデンサ２１は、電源導体層１４よりも内層側に配置されている。これに対し、貫通コンデンサ２１を同一段の導体層に対して接続する観点からは、例えば図８に示すように、基板１１の外表面側から見て、表面導体層１２、電源導体層１４、及び接地導体層１３の順に導体層を積層し、貫通コンデンサ２１を電源導体層１４よりも外層側に配置してもよい。スルーホール１３ａ，１４ｄ，１４ｅの位置は、貫通コンデンサ２１の配置に応じて適宜変更される。
【符号の説明】
【００３８】
１…貫通コンデンサ内蔵多層基板、２…能動電子部品（外部電子部品）、２ａ…電源端子、２ｂ…接地端子、２ｃ…信号端子、１１…基板、１２…表面導体層、１２ａ…電源端子部、１２ｂ…接地端子部、１２ｃ…信号端子部、１２ｄ…信号用配線、１３…接地導体層、１３ａ…スルーホール、１４…電源導体層、１４ａ…電源プレーン、１４ｂ…電源用配線、１４ｃ…接地プレーン、１４ｄ…スルーホール、１４ｅ…スルーホール、２１…貫通コンデンサ、２３…信号用端子電極、２４…接地用端子電極、Ｃ１…中央領域、Ｄ１…外側領域、Ｓ…貫通コンデンサ内蔵多層基板の実装構造。
【特許請求の範囲】
【請求項１】
絶縁層を介して積層された複数の導体層を有する基板を備え、前記基板に貫通コンデンサが内蔵された貫通コンデンサ内蔵多層基板であって、
前記基板の外表面には、
外部電子部品の電源端子に接続される電源端子部と、前記外部電子部品の接地端子に接続される接地端子部と、前記外部電子部品の信号端子に接続される信号端子部と、前記信号端子部に接続される信号用配線とを有する表面導体層が形成され、
前記基板の内部には、
前記表面導体層における前記接地端子部にスルーホールを介して接続された接地導体層と、
前記貫通コンデンサの一方の信号用端子電極に接続されると共に前記表面導体層における前記電源端子部にスルーホールを介して接続される電源プレーンと、前記貫通コンデンサの他方の信号用端子電極に接続される電源用配線と、前記貫通コンデンサの接地用端子電極に接続されると共に前記接地導体層にスルーホールを介して接続される接地プレーンとを有する電源導体層と、が形成されていることを特徴とする貫通コンデンサ内蔵多層基板。
【請求項２】
前記表面導体層において、前記電源端子部と前記接地端子部とが中央領域に配置され、前記信号端子部が前記中央領域を囲む外側領域に配置されていることを特徴とする請求項１記載の貫通コンデンサ内蔵多層基板。
【請求項３】
前記基板の外表面側から見て、前記表面導体層、前記接地導体層、及び前記電源導体層の順に導体層が積層されていることを特徴とする請求項１又は２記載の貫通コンデンサ内蔵多層基板。
【請求項４】
前記貫通コンデンサは、前記電源導体層において前記スルーホールが形成されていない面に配置されていることを特徴とする請求項３記載の貫通コンデンサ内蔵多層基板。
【請求項５】
請求項１〜４のいずれか一項記載の貫通コンデンサ内蔵多層基板の前記電源端子部、前記接地端子部、及び前記信号端子部に、電子部品の電源端子部、接地端子部、及び信号端子部をそれぞれ接続したことを特徴とする貫通コンデンサ内蔵多層基板の実装構造。
【請求項１】
絶縁層を介して積層された複数の導体層を有する基板を備え、前記基板に貫通コンデンサが内蔵された貫通コンデンサ内蔵多層基板であって、
前記基板の外表面には、
外部電子部品の電源端子に接続される電源端子部と、前記外部電子部品の接地端子に接続される接地端子部と、前記外部電子部品の信号端子に接続される信号端子部と、前記信号端子部に接続される信号用配線とを有する表面導体層が形成され、
前記基板の内部には、
前記表面導体層における前記接地端子部にスルーホールを介して接続された接地導体層と、
前記貫通コンデンサの一方の信号用端子電極に接続されると共に前記表面導体層における前記電源端子部にスルーホールを介して接続される電源プレーンと、前記貫通コンデンサの他方の信号用端子電極に接続される電源用配線と、前記貫通コンデンサの接地用端子電極に接続されると共に前記接地導体層にスルーホールを介して接続される接地プレーンとを有する電源導体層と、が形成されていることを特徴とする貫通コンデンサ内蔵多層基板。
【請求項２】
前記表面導体層において、前記電源端子部と前記接地端子部とが中央領域に配置され、前記信号端子部が前記中央領域を囲む外側領域に配置されていることを特徴とする請求項１記載の貫通コンデンサ内蔵多層基板。
【請求項３】
前記基板の外表面側から見て、前記表面導体層、前記接地導体層、及び前記電源導体層の順に導体層が積層されていることを特徴とする請求項１又は２記載の貫通コンデンサ内蔵多層基板。
【請求項４】
前記貫通コンデンサは、前記電源導体層において前記スルーホールが形成されていない面に配置されていることを特徴とする請求項３記載の貫通コンデンサ内蔵多層基板。
【請求項５】
請求項１〜４のいずれか一項記載の貫通コンデンサ内蔵多層基板の前記電源端子部、前記接地端子部、及び前記信号端子部に、電子部品の電源端子部、接地端子部、及び信号端子部をそれぞれ接続したことを特徴とする貫通コンデンサ内蔵多層基板の実装構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−７３９５１（Ｐ２０１３−７３９５１Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２０９６４５（Ｐ２０１１−２０９６４５）
【出願日】平成２３年９月２６日（２０１１．９．２６）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２６日（２０１１．９．２６）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]