赤外線センサ
【課題】焦電素子を用いた構造で薄型化が図られた、赤外線センサを提供する。
【解決手段】シリコン基板２上には、チタン酸ジルコン酸鉛からなる薄膜状の焦電素子１４が設けられている。薄膜状の焦電素子１４は、ゾルゲル法により形成することができる。ゾルゲル法では、粉体原料の焼結により焦電素子１４を形成する手法と比較して、焦電素子１４の厚さを小さくすることができる。
【解決手段】シリコン基板２上には、チタン酸ジルコン酸鉛からなる薄膜状の焦電素子１４が設けられている。薄膜状の焦電素子１４は、ゾルゲル法により形成することができる。ゾルゲル法では、粉体原料の焼結により焦電素子１４を形成する手法と比較して、焦電素子１４の厚さを小さくすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤外線を検出する赤外線センサに関する。
【背景技術】
【０００２】
赤外線センサは、赤外線の受光による薄膜の温度の変化を利用した熱型赤外線センサと、赤外線の光エネルギーにより半導体材料に生じる電気現象（光電変換）を利用した量子型赤外線センサとに大別される。熱型赤外線センサは、量子型赤外線センサと比較して、検出感度および応答速度は低いが、検出対象の波長帯域が広く、常温で使用可能であることから、サーモグラフィや放射温度計などに広く用いられている。
【０００３】
熱型赤外線センサとしては、熱起電力効果により赤外線を検出するサーモパイルと、焦電効果により赤外線を検出する焦電センサ（パイロセンサ）とが知られている。
サーモパイルは、基板上に薄膜が形成され、その薄膜上に熱電対（サーモカップル）が設けられた構造を有している。基板には、キャビティが形成されており、薄膜は、基板の表面側からキャビティを閉塞するように設けられている。熱電対の温接点がキャビティと対向する位置に配置され、その冷接点が基板におけるキャビティの周囲の部分と対向する位置に配置されることにより、温接点と冷接点とが熱的に分離されている。赤外線により薄膜の温度が上昇すると、熱電対の温接点と冷接点との間に温度差が生じ、その温度差に応じた電圧が検出信号として出力される。
【０００４】
サーモパイルでは、ＩＣチップなどの半導体装置に用いられている材料と同じ材料が用いられる。すなわち、基板、薄膜および熱電対の材料として、たとえば、それぞれシリコン（Ｓｉ）、酸化シリコン（ＳｉＯ２）およびポリシリコンが用いられる。そのため、サーモパイルは、その検出信号を処理する回路などと同一の基板上に形成することができる。
【０００５】
焦電センサは、パッケージ内に、粉体原料を焼結したセラミックス（バルクセラミックス）を封入した構造を有している。セラミックスは、分極処理により、自発分極を有している。赤外線によりセラミックスの温度が上昇すると、その温度に応じてセラミックスの自発分極が変化して、セラミックスの表面に電荷が生じ、この電荷の流れ（焦電流）が検出信号として出力される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−９４５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
焦電センサでは、焦電素子として焼結セラミックスが用いられるため、焦電素子が信号処理回路などを含むＩＣチップと分離して設けられている。また、焼結セラミックスは、薄化が困難であり、その厚さの限界が１００μｍ程度である。そのため、焦電センサには、その全体のサイズが大きいという問題がある。
本発明の目的は、焦電素子を用いた構造で薄型化が図られた、赤外線センサを提供することである。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明に係る赤外線センサは、半導体基板と、前記半導体基板上に設けられ、チタン酸ジルコン酸鉛（ＰＺＴ）からなる薄膜状の焦電素子と、前記焦電素子を被覆し、その最表面が赤外線の受光面をなす被覆膜と、前記焦電素子と対向する部分に、前記半導体基板の表面から掘り下がった形状に形成され、前記焦電素子を前記半導体基板から熱的に分離するためのキャビティとを備えている。
【０００９】
半導体基板上には、チタン酸ジルコン酸鉛からなる薄膜状の焦電素子が設けられている。赤外線の入射により焦電素子の温度が上昇すると、その温度に応じて焦電素子の自発分極の変化による焦電流が出力される。したがって、その焦電流に基づいて、赤外線を検出することができる。
半導体基板には、焦電素子と対向する部分に、その表面から掘り下がった形状のキャビティが形成されている。これにより、焦電素子が半導体素子から熱的に分離されるので、焦電素子から半導体基板に熱が逃げるのを防止することができる。その結果、赤外線の検出精度を高めることができる。
【００１０】
薄膜状の焦電素子は、ゾルゲル法により形成することができる。ゾルゲル法では、粉体原料の焼結により焦電素子を形成する手法と比較して、焦電素子の厚さを小さくすることができる。よって、焦電素子を用いた赤外線センサの薄型化を図ることができる。
焦電素子は、被覆膜により被覆されている。これにより、焦電素子を水分などから保護することができる。とくに、被覆膜にアルミナからなるアルミナ膜が含まれる場合には、アルミナ膜の水素バリア性により、焦電素子の材料であるチタン酸ジルコン酸鉛の水素還元を防止することができる。よって、その水素還元に起因する焦電素子の特性劣化を防止することができる。
【００１１】
半導体基板には、能動素子が形成されていてもよい。
半導体基板を利用して、能動素子を形成することができる。さらに、半導体基板上に層間絶縁膜を挟んで配線を形成し、この配線をコンタクトプラグなどを介して能動素子に接続することができる。よって、赤外線センサに、焦電素子から出力される焦電流（出力信号）を処理する信号処理回路などを内蔵することができる。
【００１２】
能動素子および配線を備える赤外線センサは、次の工程Ａ〜Ｆを含む製造方法により製造することができる。
Ａ．半導体基板に能動素子を形成する工程と、
Ｂ．前記半導体基板上に層間絶縁膜を形成する工程と、
Ｃ．前記層間絶縁膜をその厚さ方向に貫通し、前記能動素子に電気的に接続されるコンタクトを形成する工程と、
Ｄ．ゾルゲル法により、前記層間絶縁膜上にチタン酸ジルコン酸鉛からなる薄膜状の焦電素子を形成する工程と、
Ｅ．前記焦電素子の形成後、前記層間絶縁膜上に前記焦電素子を被覆する被覆膜を形成する工程と、
Ｆ．前記被覆膜上に前記能動素子および前記焦電素子とそれぞれ電気的に接続される配線を形成する工程
また、半導体基板上に熱電対が設けられていてもよい。この場合、熱電対の温接点と冷接点との間の温度差に応じた電圧に基づいて、赤外線を検出することができる。よって、赤外線センサの用途に応じて、赤外線の検出素子として、焦電素子および熱電対の一方または両方を使用することができる。
【００１３】
半導体基板は、シリコン基板であり、被覆膜には、それを厚さ方向に貫通する貫通孔が形成されており、貫通孔の内面には、窒化シリコンからなる窒化シリコン膜が被着されていてもよい。貫通孔の内面に窒化シリコン膜が被着されているので、シリコン基板にキャビティを形成するために、貫通孔を介してシリコン基板にエッチング流体を供給しても、被覆膜がエッチング流体によるエッチングを受けることがない。よって、被覆膜の不所望なエッチングを生じることなく、シリコン基板にキャビティを形成することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の一実施形態に係る赤外線センサのレイアウト図である。
【図２】図２は、本発明の一実施形態に係る赤外線センサの模式的な断面図である。
【図３】図３は、熱電対のレイアウトを示す図解的な平面図である。
【図４Ａ】図４Ａは、図２に示す赤外線センサの製造工程を示す模式的な断面図である。
【図４Ｂ】図４Ｂは、図４Ａの次の工程を示す模式的な断面図である。
【図４Ｃ】図４Ｃは、図４Ｂの次の工程を示す模式的な断面図である。
【図４Ｄ】図４Ｄは、図４Ｃの次の工程を示す模式的な断面図である。
【図４Ｅ】図４Ｅは、図４Ｄの次の工程を示す模式的な断面図である。
【図４Ｆ】図４Ｆは、図４Ｅの次の工程を示す模式的な断面図である。
【図４Ｇ】図４Ｇは、図４Ｆの次の工程を示す模式的な断面図である。
【図４Ｈ】図４Ｈは、図４Ｇの次の工程を示す模式的な断面図である。
【図４Ｉ】図４Ｉは、図４Ｈの次の工程を示す模式的な断面図である。
【図４Ｊ】図４Ｊは、図４Ｉの次の工程を示す模式的な断面図である。
【図４Ｋ】図４Ｋは、図４Ｊの次の工程を示す模式的な断面図である。
【図４Ｌ】図４Ｌは、図４Ｋの次の工程を示す模式的な断面図である。
【図４Ｍ】図４Ｍは、図４Ｌの次の工程を示す模式的な断面図である。
【図４Ｎ】図４Ｎは、図４Ｍの次の工程を示す模式的な断面図である。
【図４Ｏ】図４Ｏは、図４Ｎの次の工程を示す模式的な断面図である。
【図４Ｐ】図４Ｐは、図４Ｏの次の工程を示す模式的な断面図である。
【図４Ｑ】図４Ｑは、図４Ｐの次の工程を示す模式的な断面図である。
【図４Ｒ】図４Ｒは、図４Ｑの次の工程を示す模式的な断面図である。
【図４Ｓ】図４Ｓは、図４Ｒの次の工程を示す模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
図１は、本発明の一実施形態に係る赤外線センサのレイアウト図である。図２は、本発明の一実施形態に係る赤外線センサの模式的な断面図である。図２以降の各図では、導体からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
【００１６】
赤外線センサ１は、平面視正方形状のシリコン基板２を備えている。シリコン基板２上には、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６が設けられている。ロジック回路領域６は、シリコン基板２の周縁に沿って四角環状に形成されており、シリコン基板２の周縁に沿って環状に並べられた複数のパッド（後述する第２配線８３〜８５など）を有している。一方、焦電センサ領域４およびサーモパイル領域５は、ロジック回路領域６に取り囲まれるシリコン基板２の中央領域に集約されて形成されている。具体的には、焦電センサ領域４およびサーモパイル領域５は、赤外線を検出する素子としてそれぞれ焦電素子１４および熱電対３３を有しており、これらの素子１４，３３が、シリコン基板２の中央領域に全体として行列状に集約されて配置されている。そして、焦電素子１４が配置された領域が焦電センサ領域４をなし、熱電対３３が配置された領域がサーモパイル領域５をなしている。
【００１７】
また、シリコン基板２の表面（上面）には、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成されるシリコン酸化膜であるＬＯＣＯＳ膜３が形成されている。ＬＯＣＯＳ膜３により、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６がそれぞれ個別に取り囲まれて、互いに絶縁分離されている。
焦電センサ領域４には、後述する焦電素子１４をシリコン基板２から熱的に分離するためのキャビティ７が形成されている。キャビティ７は、シリコン基板２をその上面から掘り下げることにより形成され、下方ほど窄まった断面台形状をなしている。
【００１８】
キャビティ７を上方から閉塞するように、メンブレン８が形成されている。メンブレン８は、窒化シリコン（ＳｉＮ）からなる。
メンブレン８上には、エッチングストッパ膜９が形成されている。エッチングストッパ膜９により、メンブレン８の上面の全域が覆われている。エッチングストッパ膜９は、窒化シリコン（ＳｉＮ）からなる。
【００１９】
エッチングストッパ膜９上には、第１層間絶縁膜１０が積層されている。第１層間絶縁膜１０の上面は、平坦化されている。第１層間絶縁膜１０は、ＢＰＳＧ（Boron Phospho Silicate Glass）からなる。
第１層間絶縁膜１０上には、下部電極１１が形成されている。下部電極１１は、本体部１２と、本体部１２から延出した延出部１３とを一体的に備えている。下部電極１１は、チタン（Ｔｉ）からなる層およびプラチナ（Ｐｔ）からなる層を第１層間絶縁膜１０側からこの順に積層した２層構造を有している。
【００２０】
下部電極１１の本体部１２上には、焦電素子１４が設けられている。焦電素子１４は、チタン酸ジルコン酸鉛（ＰＺＴ：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）からなり、ゾルゲル法により形成される。
焦電素子１４上には、上部電極１５がその上面の全域を覆うように形成されている。上部電極１５は、イリジウム（Ｉｒ）からなる層および酸化イリジウム（ＩｒＯ２）からなる層を焦電素子１４側からこの順に積層した２層構造を有している。
【００２１】
また、第１層間絶縁膜１０上には、被覆膜１６が形成されている。第１層間絶縁膜１０の上面の下部電極１１から露出する部分、下部電極１１の延出部１３、焦電素子１４の側面および上部電極１５は、被覆膜１６により一括して被覆されている。被覆膜１６は、アルミナ（Ａｌ２Ｏ３）からなるアルミナ膜と、アルミナ膜上に形成され、酸化シリコン（ＳｉＯ２）からなる酸化シリコン膜とを備えている。
【００２２】
被覆膜１６上には、配線１９，２０がそれぞれ所定のパターンで形成されている。配線１９，２０は、アルミニウム（Ａｌ）を主成分として含む金属材料からなる。
配線１９は、下部電極１１の延出部１３と被覆膜１６を挟んで対向する位置に設けられている。配線１９と延出部１３との間において、被覆膜１６には、貫通孔２１が厚さ方向に貫通して形成されている。配線１９の一端部は、貫通孔２１内に入り込み、延出部１３と接続されている。配線１９の他端部は、ロジック回路領域６に形成されたロジック回路に接続されている。
【００２３】
配線２０は、上部電極１５と被覆膜１６を挟んで対向する位置に設けられている。配線２０と上部電極１５との間において、被覆膜１６には、貫通孔２２が厚さ方向に貫通して形成されている。配線２０の一端部は、貫通孔２２内に入り込み、上部電極１５と接続されている。配線２０の他端部は、ロジック回路領域６に形成されたロジック回路に接続されている。
【００２４】
また、被覆膜１６上には、第２層間絶縁膜２３が積層されている。第２層間絶縁膜２３は、その上面が平坦化された下層２４と、下層２４上に積層された上層２５とを備えている。下層２４および上層２５は、酸化シリコンからなる。
第２層間絶縁膜２３上には、第３層間絶縁膜２６が積層されている。第３層間絶縁膜２６は、酸化シリコンからなる。
【００２５】
メンブレン８、エッチングストッパ膜９、第１層間絶縁膜１０、被覆膜１６、第２層間絶縁膜２３および第３層間絶縁膜２６を連続して貫通することにより、複数の貫通孔２７が形成されている。一部の貫通孔２７は、下部電極１１の延出部１３を貫通している。各貫通孔２７は、メンブレン８を貫通する部分でその他の部分よりもサイズが小さく形成され、これにより、その内面には、メンブレン８とエッチングストッパ膜９との間で段差が生じている。各貫通孔２７は、キャビティ７と連通している。
【００２６】
第３層間絶縁膜２６の上面および各貫通孔２７の内面に連続して、パッシベーション膜２８が形成されている。パッシベーション膜２８は、貫通孔２７内において、貫通孔２７の内面に生じている段差と等しい厚さを有している。そして、パッシベーション膜２８は、貫通孔２７内において、エッチングストッパ膜９、第１層間絶縁膜１０、被覆膜１６、第２層間絶縁膜２３および第３層間絶縁膜２６を被覆し、その下端がメンブレン８の上面に接している。パッシベーション膜２８は、シリコンおよび酸化シリコンとエッチング選択比を確保可能な材料である窒化シリコンからなる。
【００２７】
サーモパイル領域５には、後述する熱電対３３の温接点４５をシリコン基板２から熱的に分離するためのキャビティ３１が形成されている。キャビティ３１は、シリコン基板２をその上面から掘り下げることにより形成され、下方ほど窄まった断面台形状をなしている。
キャビティ３１を上方から閉塞するように、メンブレン３２が形成されている。メンブレン３２は、メンブレン８と同一工程で同一層に形成され、窒化シリコンからなる。
【００２８】
メンブレン３２上には、たとえば、２つの熱電対３３が設けられている。各熱電対３３は、互いに間隔を空けて平行に延びる１対の導線３４，３５からなる。一方の導線３４は、ｐ型ポリシリコンからなる。他方の導線３５は、ｎ型ポリシリコンからなる。
図３は、熱電対のレイアウトを示す図解的な平面図である。
図２，３に示すように、メンブレン３２を挟んでキャビティ３１と対向する位置において、一方の熱電対３３の導線３４，３５の一端とそれぞれ他方の熱電対３３の導線３５，３４の一端とが接続されており、それらの接続部が温接点４５をなしている。そして、一方の熱電対３３の導線３４，３５は、温接点４５から一方向に延び、９０°屈曲して延びた後、さらに折り返すように９０°屈曲して延びている。一方の熱電対３３の導線３４，３５の他端は、メンブレン３２を挟んでシリコン基板２と対向する位置に配置され、互いに接続されて、それらの接続部が冷接点４６をなしている。
【００２９】
他方の熱電対３３の導線３４，３５は、一方の熱電対３３の導線３５，３４に対して、平面視でキャビティ３１の中心まわりに１８０°回転対称となるように設けられている。他方の熱電対３３の導線３４，３５の他端は、メンブレン３２を挟んでシリコン基板２と対向する位置に配置され、温接点４５と冷接点４６との温度差に応じた電圧を出力信号として出力するための出力端子４７をなしている。この出力端子４７は、ロジック回路領域６に形成されたロジック回路に接続されている。
【００３０】
図２に示すように、メンブレン３２上には、エッチングストッパ膜３６が積層されている。エッチングストッパ膜３６により、メンブレン３２の上面の熱電対３３から露出する部分および熱電対３３の表面が一括して覆われている。エッチングストッパ膜３６は、エッチングストッパ膜９と同一工程で同一層に形成され、窒化シリコンからなる。
エッチングストッパ膜３６上には、第１層間絶縁膜３７が積層されている。エッチングストッパ膜３６は、第１層間絶縁膜３７により、その表面の全域が覆われている。第１層間絶縁膜３７は、第１層間絶縁膜１０と同一工程で同一層に形成され、ＢＰＳＧからなる。熱電対３３上において、熱電対３３に沿って延び、微小な間隔を空けて隣接する複数の平面視矩形状の領域から、第１層間絶縁膜３７の上部が除去されている。そのため、当該領域上における第１層間絶縁膜３７の上面は、当該領域外における第１層間絶縁膜３７の上面よりも一段低くなっている。当該領域外における第１層間絶縁膜３７の上面は、平坦化されている。
【００３１】
そして、その平坦化されている第１層間絶縁膜３７上には、キャップ層３８が積層されている。キャップ層３８は、ＮＳＧ（None-doped Silicate Glass）からなる。
キャップ層３８上には、第２層間絶縁膜３９が積層されている。第２層間絶縁膜３９は、その上面が平坦化された下層４０と、下層４０上に積層された上層４１とを備えている。下層４０および上層４１は、それぞれ第２層間絶縁膜２３の下層２４および上層２５と同一工程で同一層に形成され、いずれも酸化シリコンからなる。
【００３２】
第２層間絶縁膜３９上には、第３層間絶縁膜４２が積層されている。第３層間絶縁膜４２は、第３層間絶縁膜２６と同一工程で同一層に形成され、酸化シリコンからなる。
第１層間絶縁膜３７の上面が一段低い平面視矩形状の各領域に対して、その長手方向と直交する方向の両側方には、貫通孔４３が形成されている。各貫通孔４３は、その側方の平面視矩形状の領域の長手方向の長さと同じ長さを有し、メンブレン３２、エッチングストッパ膜３６および第１層間絶縁膜３７を連続して貫通している。各貫通孔４３は、メンブレン３２およびエッチングストッパ膜３６を貫通する部分でその他の部分よりもサイズが小さく形成され、これにより、その内面には、エッチングストッパ膜３６と第１層間絶縁膜３７との間で段差が生じている。各貫通孔４３は、キャビティ３１と連通している。
【００３３】
第３層間絶縁膜４２の上面、第１層間絶縁膜３７の上面ならびに第１層間絶縁膜３７、第２層間絶縁膜３９および第３層間絶縁膜４２の各側面には、パッシベーション膜４４が形成されている。パッシベーション膜４４は、貫通孔４３内において、貫通孔４３の内面に生じている段差と等しい厚さを有している。そして、パッシベーション膜４４の下端は、貫通孔４３内において、エッチングストッパ膜３６の上面に接している。パッシベーション膜４４は、パッシベーション膜２８と同一工程で同一層に形成され、窒化シリコンからなる。
【００３４】
ロジック回路領域６には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）５１およびＭＯＳ（Metal Oxide Semiconductor）キャパシタ５２を含み、焦電センサ領域４の配線１９，２０から入力される信号およびサーモパイル領域５の熱電対３３から入力される信号を処理するためのロジック回路が形成されている。
ロジック回路領域６において、ＭＯＳＦＥＴ５１が形成されるＦＥＴ領域５３と、ＭＯＳキャパシタ５２が形成されるキャパシタ領域５４とは、シリコン基板２の表面に形成されたＬＯＣＯＳ膜５５により互いに絶縁分離されている。また、シリコン基板２には、ｐ型不純物がドープされている。
【００３５】
ＦＥＴ領域５３には、シリコン基板２の表面の全域上に、ゲート絶縁膜５６が形成されている。ゲート絶縁膜５６は、酸化シリコンからなる。
また、ＦＥＴ領域５３において、シリコン基板２の表層部には、ｎ型のソース領域５７およびドレイン領域５８が間隔を空けて形成されている。
ゲート絶縁膜５６上には、ソース領域５７とドレイン領域５８との間の領域（チャネル領域）と対向する部分に、ゲート電極５９が形成されている。ゲート電極５９は、ドープトポリシリコンからなるポリシリコン層６０および金属材料からなる金属層６１をゲート絶縁膜５６側からこの順に積層した構造を有している。
【００３６】
ゲート電極５９上には、ゲートキャップ膜６２が形成されている。ゲートキャップ膜６２は、ＮＳＧからなる。
ゲート電極５９およびゲートキャップ膜６２の周囲には、サイドウォール６３が形成されている。サイドウォール６３により、ゲート電極５９およびゲートキャップ膜６２の側面が取り囲まれて覆われている。サイドウォール６３は、ＮＳＧからなる。
【００３７】
キャパシタ領域５４には、シリコン基板２の表面の全域に、キャパシタ絶縁膜６４が形成されている。
また、キャパシタ領域５４において、シリコン基板２の表層部には、ｎ型の不純物拡散領域６５が形成されている。
キャパシタ絶縁膜６４上には、上部電極６６がＬＯＣＯＳ膜３，５５と間隔を空けて形成されている。上部電極６６は、ドープトポリシリコンからなるポリシリコン層６７および金属材料からなる金属層６８をキャパシタ絶縁膜６４側からこの順に積層した構造を有している。ポリシリコン層６７および金属層６８は、それぞれゲート電極５９のポリシリコン層６０および金属層６１と同一層に形成されている。
【００３８】
上部電極６６上には、キャパシタキャップ膜６９が形成されている。キャパシタキャップ膜６９は、ゲート電極５９上のゲートキャップ膜６２と同一層に形成され、ＮＳＧからなる。
上部電極６６およびキャパシタキャップ膜６９の周囲には、サイドウォール７０が形成されている。サイドウォール７０により、上部電極６６およびキャパシタキャップ膜６９の側面が取り囲まれて覆われている。サイドウォール７０は、サイドウォール６３と同一工程で形成され、ＮＳＧからなる。
【００３９】
ロジック回路領域６の全域上には、エッチングストッパ膜７１が積層されている。エッチングストッパ膜７１により、ＬＯＣＯＳ膜３，５５の表面、ゲート絶縁膜５６、ゲートキャップ膜６２、キャパシタ絶縁膜６４およびキャパシタキャップ膜６９の各上面ならびにサイドウォール６３，７０の表面が一括して覆われている。エッチングストッパ膜７１は、エッチングストッパ膜９，３６と同一工程で同一層に形成され、窒化シリコンからなる。
【００４０】
エッチングストッパ膜７１上には、第１層間絶縁膜７２が積層されている。第１層間絶縁膜７２は、第１層間絶縁膜１０，３７と同一工程で同一層に形成され、ＢＰＳＧからなる。第１層間絶縁膜７２の上面は、平坦化されている。
第１層間絶縁膜７２上には、キャップ層７３が積層されている。キャップ層７３は、キャップ層３８と同一工程で同一層に形成され、ＮＳＧからなる。
【００４１】
キャップ層７３上には、第１配線７４，７５，７６がそれぞれ所定のパターンで形成されている。第１配線７４〜７６は、配線１９，２０と同一工程で同一層に形成されており、アルミニウムを主成分として含む金属材料からなる。
第１配線７４の一部は、ゲート電極５９と対向している。その第１配線７４の一部とゲート電極５９との間には、ビア７７が形成されている。ビア７７は、ゲートキャップ膜６２、エッチングストッパ膜７１、第１層間絶縁膜７２およびキャップ層７３を貫通し、その上端が第１配線７４に接続され、下端がゲート電極５９に接続されている。ビア７７は、タングステン（Ｗ）からなる。
【００４２】
第１配線７５の一部は、ソース領域５７と対向している。その第１配線７５の一部とソース領域５７との間には、ビア７８が形成されている。ビア７８は、エッチングストッパ膜７１、第１層間絶縁膜７２およびキャップ層７３を貫通し、その上端が第１配線７５に接続され、下端がソース領域５７に接続されている。ビア７８は、タングステンからなる。
【００４３】
第１配線７６の一部は、上部電極６６と対向している。その第１配線７６の一部と上部電極６６との間には、ビア７９が形成されている。ビア７９は、キャパシタキャップ膜６９、エッチングストッパ膜７１、第１層間絶縁膜７２およびキャップ層７３を貫通し、その上端が第１配線７６に接続され、下端が上部電極６６に接続されている。ビア７９は、タングステンからなる。
【００４４】
また、キャップ層７３上には、第２層間絶縁膜８０が積層されている。第１配線７４〜７６は、第２層間絶縁膜８０により覆われている。第２層間絶縁膜８０は、その上面が平坦化された下層８１と、下層８１上に積層された上層８２とを備えている。下層８１および上層８２は、それぞれ第２層間絶縁膜２３の下層２４および上層２５と同一工程で同一層に形成され、いずれも酸化シリコンからなる。
【００４５】
第２層間絶縁膜８０上には、第２配線８３，８４，８５がそれぞれ所定のパターンで形成されている。第２配線８３〜８５は、アルミニウムを主成分として含む金属材料からなる。
第２配線８３の一部は、第１配線７４と対向している。その第２配線８３の一部と第１配線７４との間には、ビア８６が形成されている。ビア８６は、第２層間絶縁膜８０を貫通し、その上端が第２配線８３に接続され、下端が第１配線７４に接続されている。ビア８６は、タングステンからなる。
【００４６】
第２配線８４の一部は、第１配線７５と対向している。その第２配線８４の一部と第１配線７５との間には、ビア８７が形成されている。ビア８７は、第２層間絶縁膜８０を貫通し、その上端が第２配線８４に接続され、下端が第１配線７５に接続されている。ビア８７は、タングステンからなる。
第２配線８５の一部は、第１配線７６と対向している。その第２配線８５の一部と第１配線７６との間には、ビア８８が形成されている。ビア８８は、第２層間絶縁膜８０を貫通し、その上端が第２配線８５に接続され、下端が第１配線７６に接続されている。ビア８８は、タングステンからなる。
【００４７】
第２層間絶縁膜８０上には、第３層間絶縁膜８９が積層されている。第２配線８３〜８５は、第３層間絶縁膜８９により覆われている。第３層間絶縁膜８９は、第３層間絶縁膜２６と同一工程で同一層に形成され、酸化シリコンからなる。
第３層間絶縁膜８９上には、パッシベーション膜９０が積層されている。パッシベーション膜９０は、パッシベーション膜２８と同一工程で同一層に形成され、窒化シリコンからなる。
【００４８】
第３層間絶縁膜８９およびパッシベーション膜９０には、第２配線８３〜８５と対向する位置に、それぞれパッド開口９１，９２，９３が形成されている。これにより、第２配線８３〜８５の上面は、パッド開口９１，９２，９３を介して、外部との接続のためのパッドとして露出している。
図４Ａ〜４Ｓは、図２に示す赤外線センサの製造工程を順に示す模式的な断面図である。
【００４９】
赤外線センサ１の製造工程では、まず、図４Ａに示すように、熱酸化法により、シリコン基板２の表面の全域が酸化される。これにより、ロジック回路領域６にゲート絶縁膜５６およびキャパシタ絶縁膜６４が形成されるとともに、焦電センサ領域４およびサーモパイル領域５にその表面の全域を覆う酸化膜が形成される。その後、ＬＯＣＯＳ法により、シリコン基板２の表面に、ＬＯＣＯＳ膜３，５５が形成される。ＬＯＣＯＳ膜３，５５の形成後、焦電センサ領域４およびサーモパイル領域５から酸化膜が除去される。
【００５０】
次いで、図４Ｂに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、焦電センサ領域４におけるシリコン基板２の表面上に、ポリシリコンからなる犠牲層９５が形成されるとともに、サーモパイル領域５におけるシリコン基板２の表面上に、ポリシリコンからなる犠牲層９５が形成される。その後、フォトリソグラフィにより、犠牲層９５上にメンブレン８が形成されるとともに、犠牲層９５上にメンブレン３２が形成される。
【００５１】
次に、図４Ｃに示すように、ロジック回路領域６にＭＯＳＦＥＴ５１およびキャパシタ５２が形成される。具体的には、ロジック回路領域６におけるゲート絶縁膜５６およびキャパシタ絶縁膜６４上に、ポリシリコン層６０，６７の材料からなる層、金属層６１，６８の材料からなる層、ならびにゲートキャップ膜６２およびキャパシタキャップ膜６９の材料からなる層がシリコン基板２側からこの順に積層される。そして、フォトリソグラフィおよびエッチングにより、これらの積層膜が選択的に除去される。これにより、ゲート絶縁膜５６上に、ポリシリコン層６０、金属層６１およびゲートキャップ膜６２が形成されるとともに、キャパシタ絶縁膜６４上に、ポリシリコン層６７、金属層６８およびキャパシタキャップ膜６９が形成される。
【００５２】
その後、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、ロジック回路領域６の全域に、ＮＳＧ膜が堆積される。そして、ＮＳＧ膜がエッチバックされることにより、サイドウォール６３，７０が形成される。
また、ソース領域５７、ドレイン領域５８および不純物拡散領域６５は、シリコン基板２の表層部にｎ型の不純物（たとえば、Ｐ（リン））をドープした後、その不純物を拡散させることにより形成することができる。
【００５３】
また、サーモパイル領域５では、フォトリソグラフィおよびエッチングにより、メンブレン３２上に、導線３４，３５が形成される。この導線３４，３５は、金属層６１，６８と同一の工程で形成される。
その後、図４Ｄに示すように、減圧ＣＶＤ法により、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６の表面に、それぞれエッチングストッパ膜９，３６，７１が形成される。
【００５４】
次に、図４Ｅに示すように、ＣＶＤ法により、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６の表面の全域に、それぞれ第１層間絶縁膜１０，３７，７２が形成される。
その後、スパッタ法により、焦電センサ領域４における第１層間絶縁膜１０上に、下部電極１１の材料からなる金属膜が形成される。そして、フォトリソグラフィおよびエッチングにより、金属膜が選択的に除去される。これにより、図４Ｆに示すように、第１層間絶縁膜１０上に下部電極１１が形成される。
【００５５】
次いで、図４Ｇに示すように、下部電極１１上に焦電素子１４が形成される。具体的には、まず、ゾルゲル法により、下部電極１１の表面を含む領域に、チタン酸ジルコン酸鉛の薄膜が形成される。その後、フォトリソグラフィおよびエッチングにより、その薄膜が選択的に除去される。これにより、薄膜における下部電極１１の本体部１２上に形成された部分以外の部分が選択的に除去され、薄膜状の焦電素子１４が得られる。
【００５６】
次に、図４Ｈに示すように、スパッタ法により、焦電素子１４上に上部電極１５が形成される。
その後、図４Ｉに示すように、スパッタ法により、第１層間絶縁膜１０上にアルミナ膜１７が形成される。次いで、ＣＶＤ法により、アルミナ膜１７上に酸化シリコン膜１８が形成される。これにより、第１層間絶縁膜１０上に、アルミナ膜１７および酸化シリコン膜１８を積層した構造を有する被覆膜１６が得られる。
【００５７】
また、サーモパイル領域５およびロジック回路領域６では、ＣＶＤ法により、第１層間絶縁膜３７，７２上に、それぞれキャップ層３８，７３が形成される。
次いで、図４Ｊに示すように、ロジック回路領域６にビア７７，７８，７９が形成される。ビア７７，７８，７９は、第１層間絶縁膜７２およびキャップ層７３に、それらを積層方向に貫通するビアホールが形成された後、そのビアホール内にタングステンを埋設することにより形成される。
【００５８】
その後、図４Ｋに示すように、フォトリソグラフィおよびエッチングにより、焦電センサ領域４において、被覆膜１６に貫通孔２１，２２が形成される。
そして、スパッタ法により、貫通孔２１，２２内を含む被覆膜１６上およびロジック回路領域６におけるキャップ層７３上に、アルミニウムからなる金属膜が形成される。この金属膜が選択的にパターニングされることにより、図４Ｌに示すように、配線１９，２０が形成されるとともに、各ビア７７，７８，７９に接続される第１配線７４，７５，７６が形成される。
【００５９】
次に、図４Ｍに示すように、第２層間絶縁膜２３，３９，８０が形成される。具体的には、まず、ＣＶＤ法により、下層２４，４０，８１が形成された後、つづけて下層２４，４０，８１上にそれぞれ上層２５，４１，８１が形成される。そして、ロジック回路領域６にビア８６，８７，８８が形成される。ビア８６，８７，８８は、第２層間絶縁膜８０にビアホールが形成された後、そのビアホール内にタングステンを埋設することにより形成される。
【００６０】
その後、スパッタ法により、第２層間絶縁膜８０上に、アルミニウムからなる金属膜が形成される。この金属膜が選択的にパターニングされることにより、図４Ｎに示すように、各ビア８６，８７，８８に接続される第２配線８３，８４，８５が形成される。
次いで、ＣＶＤ法により、図４Ｏに示すように、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６に、それらの表面の全域を被覆する第３層間絶縁膜２６，４２，８９が形成される。
【００６１】
次に、図４Ｐに示すように、フォトリソグラフィおよびエッチングにより、貫通孔２７，４３が形成される。貫通孔２７は、焦電センサ領域４において、メンブレン８、エッチングストッパ膜９、第１層間絶縁膜１０、被覆膜１６、第２層間絶縁膜２３および第３層間絶縁膜２６を連続して貫通している。
貫通孔４３の形成に際しては、まず、エッチングにより、第１層間絶縁膜３７、キャップ層３８、第２層間絶縁膜３９および第３層間絶縁膜４２において、熱電対３３とその積層方向に対向する部分が上面から掘り下げられる。これにより、熱電対３３の上方からキャップ層３８、第２層間絶縁膜３９および第３層間絶縁膜４２が除去され、第１層間絶縁膜３７の膜厚が残余の部分よりも小さくされる。その後、エッチングにより、熱電対３３を取り囲む領域上から第１層間絶縁膜３７、キャップ層３８、第２層間絶縁膜３９および第３層間絶縁膜４２が除去される。これにより、貫通孔４３が形成される。
【００６２】
その後、図４Ｑに示すように、ＣＶＤ法により、貫通孔２７，４３の内面を含む第３層間絶縁膜２６，４２，８９上に、パッシベーション膜２８，４４，９０が形成される。
そして、フォトリソグラフィおよびエッチングにより、図４Ｒに示すように、パッシベーション膜９０および第３層間絶縁膜８９が選択的に除去される。これにより、各第２配線８３，８４，８５の上面の一部を露出させるパッド開口９１，９２，９３が形成される。
【００６３】
次に、図４Ｓに示すように、エッチングにより、メンブレン８，３２およびエッチングストッパ膜９，３６における貫通孔２７，４３の底面に臨む部分が除去される。これにより、貫通孔２７，４３の底面から犠牲層９５が露出する。犠牲層９５における貫通孔２７，４３から露出する部分には、酸化膜が形成される。
その後、ＣＶＤ法により、パッシベーション膜２８，４４，９０上に、ＰＳＧ（Phospho Silicate Glass）からなるパッド保護膜９６が形成される。そして、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６の全域が、１０％濃度のフッ酸（ＨＦ）に１０秒間曝される。これにより、犠牲層９５の酸化膜が除去される。
【００６４】
つづいて、貫通孔２７，４３を介して、ＴＭＡＨ（水酸化テトラメチルアンモニウム水溶液）が供給されることにより、犠牲層９５が除去されるとともに、シリコン基板２の表層部が除去される。これにより、キャビティ７，３１が形成され、図２に示す赤外線センサ１が得られる。
以上のように、シリコン基板２上には、チタン酸ジルコン酸鉛からなる薄膜状の焦電素子１４が設けられている。赤外線の入射により焦電素子１４の温度が上昇すると、その温度に応じて焦電素子１４の自発分極の変化による焦電流が出力される。したがって、その焦電流に基づいて、赤外線を検出することができる。
【００６５】
シリコン基板２には、焦電素子１４と対向する部分に、その表面から掘り下がった形状のキャビティ７が形成されている。これにより、焦電素子１４が半導体素子から熱的に分離されるので、焦電素子１４からシリコン基板２に熱が逃げるのを防止することができる。その結果、赤外線の検出精度を高めることができる。
薄膜状の焦電素子１４は、ゾルゲル法により形成することができる。ゾルゲル法では、粉体原料の焼結により焦電素子１４を形成する手法と比較して、焦電素子１４の厚さを小さくすることができる。よって、焦電素子１４を用いた赤外線センサ１の薄型化を図ることができる。
【００６６】
焦電素子１４は、被覆膜１６により被覆されている。これにより、焦電素子１４を水分などから保護することができる。また、被覆膜１６は、アルミナ膜を含んでいる。よって、アルミナ膜の水素バリア性により、焦電素子１４の材料であるチタン酸ジルコン酸鉛の水素還元を防止することができる。したがって、その水素還元に起因する焦電素子１４の特性劣化を防止することができる。
【００６７】
シリコン基板２には、ＭＯＳＦＥＴ５１およびキャパシタ５２が形成されている。さらに、シリコン基板２上に第１層間絶縁膜７２を挟んで配線７４，７５，７６を形成し、この配線７４，７５，７６をビア７７，７８，７９を介してＭＯＳＦＥＴ５１およびキャパシタ５２に接続することができる。よって、赤外線センサ１に、焦電素子１４から出力される焦電流（出力信号）を処理する信号処理回路などを内蔵することができる。
【００６８】
また、シリコン基板２上には、熱電対３３が設けられている。熱電対３３の温接点４５と冷接点４６との間の温度差に応じた電圧に基づいて、赤外線を検出することができる。よって、赤外線センサ１の用途に応じて、赤外線の検出素子として、焦電素子１４および熱電対３３の一方または両方を使用することができる。
被覆膜１６には、それを厚さ方向に貫通する貫通孔２７が形成されており、貫通孔２７の内面には、窒化シリコンからなるパッシベーション膜２８が被着されている。これにより、シリコン基板２にキャビティ７を形成するために、貫通孔２７を介してシリコン基板２にエッチング液（ＴＭＡＨ）を供給しても、被覆膜１６がエッチング液によるエッチングを受けることがない。よって、被覆膜１６の不所望なエッチングを生じることなく、シリコン基板２にキャビティ７を形成することができる。
【００６９】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
たとえば、前述の実施形態では、シリコン基板２の中央領域の紙面上側半分に焦電素子１４を行列状に配置し、紙面下側半分に熱電対３３を行列状に配置しているが、焦電素子１４および熱電対３３の配置形態は、適宜変更することができる。たとえば、焦電素子１４および熱電対３３は、シリコン基板２の中央領域において、各列における各焦電素子１４が、隣接する列の焦電素子１４と隣り合わないように、また、各列における各熱電対３３が、隣接する列の熱電対３３と隣り合わないように、それぞれの素子１４，３３が全体として千鳥状に配列されていてもよい。
【符号の説明】
【００７０】
１ 赤外線センサ
２ シリコン基板（半導体基板）
７ キャビティ
１４ 焦電素子
１６ 被覆膜
１７ アルミナ膜
１９ 配線
２０ 配線
２１ 貫通孔
２２ 貫通孔
２８ パッシベーション膜（窒化シリコン膜）
３３ 熱電対
５１ ＭＯＳＦＥＴ（能動素子）
５２ キャパシタ（能動素子）
７４ 第１配線（配線）
７５ 第１配線（配線）
７６ 第１配線（配線）
【技術分野】
【０００１】
本発明は、赤外線を検出する赤外線センサに関する。
【背景技術】
【０００２】
赤外線センサは、赤外線の受光による薄膜の温度の変化を利用した熱型赤外線センサと、赤外線の光エネルギーにより半導体材料に生じる電気現象（光電変換）を利用した量子型赤外線センサとに大別される。熱型赤外線センサは、量子型赤外線センサと比較して、検出感度および応答速度は低いが、検出対象の波長帯域が広く、常温で使用可能であることから、サーモグラフィや放射温度計などに広く用いられている。
【０００３】
熱型赤外線センサとしては、熱起電力効果により赤外線を検出するサーモパイルと、焦電効果により赤外線を検出する焦電センサ（パイロセンサ）とが知られている。
サーモパイルは、基板上に薄膜が形成され、その薄膜上に熱電対（サーモカップル）が設けられた構造を有している。基板には、キャビティが形成されており、薄膜は、基板の表面側からキャビティを閉塞するように設けられている。熱電対の温接点がキャビティと対向する位置に配置され、その冷接点が基板におけるキャビティの周囲の部分と対向する位置に配置されることにより、温接点と冷接点とが熱的に分離されている。赤外線により薄膜の温度が上昇すると、熱電対の温接点と冷接点との間に温度差が生じ、その温度差に応じた電圧が検出信号として出力される。
【０００４】
サーモパイルでは、ＩＣチップなどの半導体装置に用いられている材料と同じ材料が用いられる。すなわち、基板、薄膜および熱電対の材料として、たとえば、それぞれシリコン（Ｓｉ）、酸化シリコン（ＳｉＯ２）およびポリシリコンが用いられる。そのため、サーモパイルは、その検出信号を処理する回路などと同一の基板上に形成することができる。
【０００５】
焦電センサは、パッケージ内に、粉体原料を焼結したセラミックス（バルクセラミックス）を封入した構造を有している。セラミックスは、分極処理により、自発分極を有している。赤外線によりセラミックスの温度が上昇すると、その温度に応じてセラミックスの自発分極が変化して、セラミックスの表面に電荷が生じ、この電荷の流れ（焦電流）が検出信号として出力される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−９４５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
焦電センサでは、焦電素子として焼結セラミックスが用いられるため、焦電素子が信号処理回路などを含むＩＣチップと分離して設けられている。また、焼結セラミックスは、薄化が困難であり、その厚さの限界が１００μｍ程度である。そのため、焦電センサには、その全体のサイズが大きいという問題がある。
本発明の目的は、焦電素子を用いた構造で薄型化が図られた、赤外線センサを提供することである。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明に係る赤外線センサは、半導体基板と、前記半導体基板上に設けられ、チタン酸ジルコン酸鉛（ＰＺＴ）からなる薄膜状の焦電素子と、前記焦電素子を被覆し、その最表面が赤外線の受光面をなす被覆膜と、前記焦電素子と対向する部分に、前記半導体基板の表面から掘り下がった形状に形成され、前記焦電素子を前記半導体基板から熱的に分離するためのキャビティとを備えている。
【０００９】
半導体基板上には、チタン酸ジルコン酸鉛からなる薄膜状の焦電素子が設けられている。赤外線の入射により焦電素子の温度が上昇すると、その温度に応じて焦電素子の自発分極の変化による焦電流が出力される。したがって、その焦電流に基づいて、赤外線を検出することができる。
半導体基板には、焦電素子と対向する部分に、その表面から掘り下がった形状のキャビティが形成されている。これにより、焦電素子が半導体素子から熱的に分離されるので、焦電素子から半導体基板に熱が逃げるのを防止することができる。その結果、赤外線の検出精度を高めることができる。
【００１０】
薄膜状の焦電素子は、ゾルゲル法により形成することができる。ゾルゲル法では、粉体原料の焼結により焦電素子を形成する手法と比較して、焦電素子の厚さを小さくすることができる。よって、焦電素子を用いた赤外線センサの薄型化を図ることができる。
焦電素子は、被覆膜により被覆されている。これにより、焦電素子を水分などから保護することができる。とくに、被覆膜にアルミナからなるアルミナ膜が含まれる場合には、アルミナ膜の水素バリア性により、焦電素子の材料であるチタン酸ジルコン酸鉛の水素還元を防止することができる。よって、その水素還元に起因する焦電素子の特性劣化を防止することができる。
【００１１】
半導体基板には、能動素子が形成されていてもよい。
半導体基板を利用して、能動素子を形成することができる。さらに、半導体基板上に層間絶縁膜を挟んで配線を形成し、この配線をコンタクトプラグなどを介して能動素子に接続することができる。よって、赤外線センサに、焦電素子から出力される焦電流（出力信号）を処理する信号処理回路などを内蔵することができる。
【００１２】
能動素子および配線を備える赤外線センサは、次の工程Ａ〜Ｆを含む製造方法により製造することができる。
Ａ．半導体基板に能動素子を形成する工程と、
Ｂ．前記半導体基板上に層間絶縁膜を形成する工程と、
Ｃ．前記層間絶縁膜をその厚さ方向に貫通し、前記能動素子に電気的に接続されるコンタクトを形成する工程と、
Ｄ．ゾルゲル法により、前記層間絶縁膜上にチタン酸ジルコン酸鉛からなる薄膜状の焦電素子を形成する工程と、
Ｅ．前記焦電素子の形成後、前記層間絶縁膜上に前記焦電素子を被覆する被覆膜を形成する工程と、
Ｆ．前記被覆膜上に前記能動素子および前記焦電素子とそれぞれ電気的に接続される配線を形成する工程
また、半導体基板上に熱電対が設けられていてもよい。この場合、熱電対の温接点と冷接点との間の温度差に応じた電圧に基づいて、赤外線を検出することができる。よって、赤外線センサの用途に応じて、赤外線の検出素子として、焦電素子および熱電対の一方または両方を使用することができる。
【００１３】
半導体基板は、シリコン基板であり、被覆膜には、それを厚さ方向に貫通する貫通孔が形成されており、貫通孔の内面には、窒化シリコンからなる窒化シリコン膜が被着されていてもよい。貫通孔の内面に窒化シリコン膜が被着されているので、シリコン基板にキャビティを形成するために、貫通孔を介してシリコン基板にエッチング流体を供給しても、被覆膜がエッチング流体によるエッチングを受けることがない。よって、被覆膜の不所望なエッチングを生じることなく、シリコン基板にキャビティを形成することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の一実施形態に係る赤外線センサのレイアウト図である。
【図２】図２は、本発明の一実施形態に係る赤外線センサの模式的な断面図である。
【図３】図３は、熱電対のレイアウトを示す図解的な平面図である。
【図４Ａ】図４Ａは、図２に示す赤外線センサの製造工程を示す模式的な断面図である。
【図４Ｂ】図４Ｂは、図４Ａの次の工程を示す模式的な断面図である。
【図４Ｃ】図４Ｃは、図４Ｂの次の工程を示す模式的な断面図である。
【図４Ｄ】図４Ｄは、図４Ｃの次の工程を示す模式的な断面図である。
【図４Ｅ】図４Ｅは、図４Ｄの次の工程を示す模式的な断面図である。
【図４Ｆ】図４Ｆは、図４Ｅの次の工程を示す模式的な断面図である。
【図４Ｇ】図４Ｇは、図４Ｆの次の工程を示す模式的な断面図である。
【図４Ｈ】図４Ｈは、図４Ｇの次の工程を示す模式的な断面図である。
【図４Ｉ】図４Ｉは、図４Ｈの次の工程を示す模式的な断面図である。
【図４Ｊ】図４Ｊは、図４Ｉの次の工程を示す模式的な断面図である。
【図４Ｋ】図４Ｋは、図４Ｊの次の工程を示す模式的な断面図である。
【図４Ｌ】図４Ｌは、図４Ｋの次の工程を示す模式的な断面図である。
【図４Ｍ】図４Ｍは、図４Ｌの次の工程を示す模式的な断面図である。
【図４Ｎ】図４Ｎは、図４Ｍの次の工程を示す模式的な断面図である。
【図４Ｏ】図４Ｏは、図４Ｎの次の工程を示す模式的な断面図である。
【図４Ｐ】図４Ｐは、図４Ｏの次の工程を示す模式的な断面図である。
【図４Ｑ】図４Ｑは、図４Ｐの次の工程を示す模式的な断面図である。
【図４Ｒ】図４Ｒは、図４Ｑの次の工程を示す模式的な断面図である。
【図４Ｓ】図４Ｓは、図４Ｒの次の工程を示す模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
図１は、本発明の一実施形態に係る赤外線センサのレイアウト図である。図２は、本発明の一実施形態に係る赤外線センサの模式的な断面図である。図２以降の各図では、導体からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
【００１６】
赤外線センサ１は、平面視正方形状のシリコン基板２を備えている。シリコン基板２上には、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６が設けられている。ロジック回路領域６は、シリコン基板２の周縁に沿って四角環状に形成されており、シリコン基板２の周縁に沿って環状に並べられた複数のパッド（後述する第２配線８３〜８５など）を有している。一方、焦電センサ領域４およびサーモパイル領域５は、ロジック回路領域６に取り囲まれるシリコン基板２の中央領域に集約されて形成されている。具体的には、焦電センサ領域４およびサーモパイル領域５は、赤外線を検出する素子としてそれぞれ焦電素子１４および熱電対３３を有しており、これらの素子１４，３３が、シリコン基板２の中央領域に全体として行列状に集約されて配置されている。そして、焦電素子１４が配置された領域が焦電センサ領域４をなし、熱電対３３が配置された領域がサーモパイル領域５をなしている。
【００１７】
また、シリコン基板２の表面（上面）には、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成されるシリコン酸化膜であるＬＯＣＯＳ膜３が形成されている。ＬＯＣＯＳ膜３により、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６がそれぞれ個別に取り囲まれて、互いに絶縁分離されている。
焦電センサ領域４には、後述する焦電素子１４をシリコン基板２から熱的に分離するためのキャビティ７が形成されている。キャビティ７は、シリコン基板２をその上面から掘り下げることにより形成され、下方ほど窄まった断面台形状をなしている。
【００１８】
キャビティ７を上方から閉塞するように、メンブレン８が形成されている。メンブレン８は、窒化シリコン（ＳｉＮ）からなる。
メンブレン８上には、エッチングストッパ膜９が形成されている。エッチングストッパ膜９により、メンブレン８の上面の全域が覆われている。エッチングストッパ膜９は、窒化シリコン（ＳｉＮ）からなる。
【００１９】
エッチングストッパ膜９上には、第１層間絶縁膜１０が積層されている。第１層間絶縁膜１０の上面は、平坦化されている。第１層間絶縁膜１０は、ＢＰＳＧ（Boron Phospho Silicate Glass）からなる。
第１層間絶縁膜１０上には、下部電極１１が形成されている。下部電極１１は、本体部１２と、本体部１２から延出した延出部１３とを一体的に備えている。下部電極１１は、チタン（Ｔｉ）からなる層およびプラチナ（Ｐｔ）からなる層を第１層間絶縁膜１０側からこの順に積層した２層構造を有している。
【００２０】
下部電極１１の本体部１２上には、焦電素子１４が設けられている。焦電素子１４は、チタン酸ジルコン酸鉛（ＰＺＴ：Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）からなり、ゾルゲル法により形成される。
焦電素子１４上には、上部電極１５がその上面の全域を覆うように形成されている。上部電極１５は、イリジウム（Ｉｒ）からなる層および酸化イリジウム（ＩｒＯ２）からなる層を焦電素子１４側からこの順に積層した２層構造を有している。
【００２１】
また、第１層間絶縁膜１０上には、被覆膜１６が形成されている。第１層間絶縁膜１０の上面の下部電極１１から露出する部分、下部電極１１の延出部１３、焦電素子１４の側面および上部電極１５は、被覆膜１６により一括して被覆されている。被覆膜１６は、アルミナ（Ａｌ２Ｏ３）からなるアルミナ膜と、アルミナ膜上に形成され、酸化シリコン（ＳｉＯ２）からなる酸化シリコン膜とを備えている。
【００２２】
被覆膜１６上には、配線１９，２０がそれぞれ所定のパターンで形成されている。配線１９，２０は、アルミニウム（Ａｌ）を主成分として含む金属材料からなる。
配線１９は、下部電極１１の延出部１３と被覆膜１６を挟んで対向する位置に設けられている。配線１９と延出部１３との間において、被覆膜１６には、貫通孔２１が厚さ方向に貫通して形成されている。配線１９の一端部は、貫通孔２１内に入り込み、延出部１３と接続されている。配線１９の他端部は、ロジック回路領域６に形成されたロジック回路に接続されている。
【００２３】
配線２０は、上部電極１５と被覆膜１６を挟んで対向する位置に設けられている。配線２０と上部電極１５との間において、被覆膜１６には、貫通孔２２が厚さ方向に貫通して形成されている。配線２０の一端部は、貫通孔２２内に入り込み、上部電極１５と接続されている。配線２０の他端部は、ロジック回路領域６に形成されたロジック回路に接続されている。
【００２４】
また、被覆膜１６上には、第２層間絶縁膜２３が積層されている。第２層間絶縁膜２３は、その上面が平坦化された下層２４と、下層２４上に積層された上層２５とを備えている。下層２４および上層２５は、酸化シリコンからなる。
第２層間絶縁膜２３上には、第３層間絶縁膜２６が積層されている。第３層間絶縁膜２６は、酸化シリコンからなる。
【００２５】
メンブレン８、エッチングストッパ膜９、第１層間絶縁膜１０、被覆膜１６、第２層間絶縁膜２３および第３層間絶縁膜２６を連続して貫通することにより、複数の貫通孔２７が形成されている。一部の貫通孔２７は、下部電極１１の延出部１３を貫通している。各貫通孔２７は、メンブレン８を貫通する部分でその他の部分よりもサイズが小さく形成され、これにより、その内面には、メンブレン８とエッチングストッパ膜９との間で段差が生じている。各貫通孔２７は、キャビティ７と連通している。
【００２６】
第３層間絶縁膜２６の上面および各貫通孔２７の内面に連続して、パッシベーション膜２８が形成されている。パッシベーション膜２８は、貫通孔２７内において、貫通孔２７の内面に生じている段差と等しい厚さを有している。そして、パッシベーション膜２８は、貫通孔２７内において、エッチングストッパ膜９、第１層間絶縁膜１０、被覆膜１６、第２層間絶縁膜２３および第３層間絶縁膜２６を被覆し、その下端がメンブレン８の上面に接している。パッシベーション膜２８は、シリコンおよび酸化シリコンとエッチング選択比を確保可能な材料である窒化シリコンからなる。
【００２７】
サーモパイル領域５には、後述する熱電対３３の温接点４５をシリコン基板２から熱的に分離するためのキャビティ３１が形成されている。キャビティ３１は、シリコン基板２をその上面から掘り下げることにより形成され、下方ほど窄まった断面台形状をなしている。
キャビティ３１を上方から閉塞するように、メンブレン３２が形成されている。メンブレン３２は、メンブレン８と同一工程で同一層に形成され、窒化シリコンからなる。
【００２８】
メンブレン３２上には、たとえば、２つの熱電対３３が設けられている。各熱電対３３は、互いに間隔を空けて平行に延びる１対の導線３４，３５からなる。一方の導線３４は、ｐ型ポリシリコンからなる。他方の導線３５は、ｎ型ポリシリコンからなる。
図３は、熱電対のレイアウトを示す図解的な平面図である。
図２，３に示すように、メンブレン３２を挟んでキャビティ３１と対向する位置において、一方の熱電対３３の導線３４，３５の一端とそれぞれ他方の熱電対３３の導線３５，３４の一端とが接続されており、それらの接続部が温接点４５をなしている。そして、一方の熱電対３３の導線３４，３５は、温接点４５から一方向に延び、９０°屈曲して延びた後、さらに折り返すように９０°屈曲して延びている。一方の熱電対３３の導線３４，３５の他端は、メンブレン３２を挟んでシリコン基板２と対向する位置に配置され、互いに接続されて、それらの接続部が冷接点４６をなしている。
【００２９】
他方の熱電対３３の導線３４，３５は、一方の熱電対３３の導線３５，３４に対して、平面視でキャビティ３１の中心まわりに１８０°回転対称となるように設けられている。他方の熱電対３３の導線３４，３５の他端は、メンブレン３２を挟んでシリコン基板２と対向する位置に配置され、温接点４５と冷接点４６との温度差に応じた電圧を出力信号として出力するための出力端子４７をなしている。この出力端子４７は、ロジック回路領域６に形成されたロジック回路に接続されている。
【００３０】
図２に示すように、メンブレン３２上には、エッチングストッパ膜３６が積層されている。エッチングストッパ膜３６により、メンブレン３２の上面の熱電対３３から露出する部分および熱電対３３の表面が一括して覆われている。エッチングストッパ膜３６は、エッチングストッパ膜９と同一工程で同一層に形成され、窒化シリコンからなる。
エッチングストッパ膜３６上には、第１層間絶縁膜３７が積層されている。エッチングストッパ膜３６は、第１層間絶縁膜３７により、その表面の全域が覆われている。第１層間絶縁膜３７は、第１層間絶縁膜１０と同一工程で同一層に形成され、ＢＰＳＧからなる。熱電対３３上において、熱電対３３に沿って延び、微小な間隔を空けて隣接する複数の平面視矩形状の領域から、第１層間絶縁膜３７の上部が除去されている。そのため、当該領域上における第１層間絶縁膜３７の上面は、当該領域外における第１層間絶縁膜３７の上面よりも一段低くなっている。当該領域外における第１層間絶縁膜３７の上面は、平坦化されている。
【００３１】
そして、その平坦化されている第１層間絶縁膜３７上には、キャップ層３８が積層されている。キャップ層３８は、ＮＳＧ（None-doped Silicate Glass）からなる。
キャップ層３８上には、第２層間絶縁膜３９が積層されている。第２層間絶縁膜３９は、その上面が平坦化された下層４０と、下層４０上に積層された上層４１とを備えている。下層４０および上層４１は、それぞれ第２層間絶縁膜２３の下層２４および上層２５と同一工程で同一層に形成され、いずれも酸化シリコンからなる。
【００３２】
第２層間絶縁膜３９上には、第３層間絶縁膜４２が積層されている。第３層間絶縁膜４２は、第３層間絶縁膜２６と同一工程で同一層に形成され、酸化シリコンからなる。
第１層間絶縁膜３７の上面が一段低い平面視矩形状の各領域に対して、その長手方向と直交する方向の両側方には、貫通孔４３が形成されている。各貫通孔４３は、その側方の平面視矩形状の領域の長手方向の長さと同じ長さを有し、メンブレン３２、エッチングストッパ膜３６および第１層間絶縁膜３７を連続して貫通している。各貫通孔４３は、メンブレン３２およびエッチングストッパ膜３６を貫通する部分でその他の部分よりもサイズが小さく形成され、これにより、その内面には、エッチングストッパ膜３６と第１層間絶縁膜３７との間で段差が生じている。各貫通孔４３は、キャビティ３１と連通している。
【００３３】
第３層間絶縁膜４２の上面、第１層間絶縁膜３７の上面ならびに第１層間絶縁膜３７、第２層間絶縁膜３９および第３層間絶縁膜４２の各側面には、パッシベーション膜４４が形成されている。パッシベーション膜４４は、貫通孔４３内において、貫通孔４３の内面に生じている段差と等しい厚さを有している。そして、パッシベーション膜４４の下端は、貫通孔４３内において、エッチングストッパ膜３６の上面に接している。パッシベーション膜４４は、パッシベーション膜２８と同一工程で同一層に形成され、窒化シリコンからなる。
【００３４】
ロジック回路領域６には、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）５１およびＭＯＳ（Metal Oxide Semiconductor）キャパシタ５２を含み、焦電センサ領域４の配線１９，２０から入力される信号およびサーモパイル領域５の熱電対３３から入力される信号を処理するためのロジック回路が形成されている。
ロジック回路領域６において、ＭＯＳＦＥＴ５１が形成されるＦＥＴ領域５３と、ＭＯＳキャパシタ５２が形成されるキャパシタ領域５４とは、シリコン基板２の表面に形成されたＬＯＣＯＳ膜５５により互いに絶縁分離されている。また、シリコン基板２には、ｐ型不純物がドープされている。
【００３５】
ＦＥＴ領域５３には、シリコン基板２の表面の全域上に、ゲート絶縁膜５６が形成されている。ゲート絶縁膜５６は、酸化シリコンからなる。
また、ＦＥＴ領域５３において、シリコン基板２の表層部には、ｎ型のソース領域５７およびドレイン領域５８が間隔を空けて形成されている。
ゲート絶縁膜５６上には、ソース領域５７とドレイン領域５８との間の領域（チャネル領域）と対向する部分に、ゲート電極５９が形成されている。ゲート電極５９は、ドープトポリシリコンからなるポリシリコン層６０および金属材料からなる金属層６１をゲート絶縁膜５６側からこの順に積層した構造を有している。
【００３６】
ゲート電極５９上には、ゲートキャップ膜６２が形成されている。ゲートキャップ膜６２は、ＮＳＧからなる。
ゲート電極５９およびゲートキャップ膜６２の周囲には、サイドウォール６３が形成されている。サイドウォール６３により、ゲート電極５９およびゲートキャップ膜６２の側面が取り囲まれて覆われている。サイドウォール６３は、ＮＳＧからなる。
【００３７】
キャパシタ領域５４には、シリコン基板２の表面の全域に、キャパシタ絶縁膜６４が形成されている。
また、キャパシタ領域５４において、シリコン基板２の表層部には、ｎ型の不純物拡散領域６５が形成されている。
キャパシタ絶縁膜６４上には、上部電極６６がＬＯＣＯＳ膜３，５５と間隔を空けて形成されている。上部電極６６は、ドープトポリシリコンからなるポリシリコン層６７および金属材料からなる金属層６８をキャパシタ絶縁膜６４側からこの順に積層した構造を有している。ポリシリコン層６７および金属層６８は、それぞれゲート電極５９のポリシリコン層６０および金属層６１と同一層に形成されている。
【００３８】
上部電極６６上には、キャパシタキャップ膜６９が形成されている。キャパシタキャップ膜６９は、ゲート電極５９上のゲートキャップ膜６２と同一層に形成され、ＮＳＧからなる。
上部電極６６およびキャパシタキャップ膜６９の周囲には、サイドウォール７０が形成されている。サイドウォール７０により、上部電極６６およびキャパシタキャップ膜６９の側面が取り囲まれて覆われている。サイドウォール７０は、サイドウォール６３と同一工程で形成され、ＮＳＧからなる。
【００３９】
ロジック回路領域６の全域上には、エッチングストッパ膜７１が積層されている。エッチングストッパ膜７１により、ＬＯＣＯＳ膜３，５５の表面、ゲート絶縁膜５６、ゲートキャップ膜６２、キャパシタ絶縁膜６４およびキャパシタキャップ膜６９の各上面ならびにサイドウォール６３，７０の表面が一括して覆われている。エッチングストッパ膜７１は、エッチングストッパ膜９，３６と同一工程で同一層に形成され、窒化シリコンからなる。
【００４０】
エッチングストッパ膜７１上には、第１層間絶縁膜７２が積層されている。第１層間絶縁膜７２は、第１層間絶縁膜１０，３７と同一工程で同一層に形成され、ＢＰＳＧからなる。第１層間絶縁膜７２の上面は、平坦化されている。
第１層間絶縁膜７２上には、キャップ層７３が積層されている。キャップ層７３は、キャップ層３８と同一工程で同一層に形成され、ＮＳＧからなる。
【００４１】
キャップ層７３上には、第１配線７４，７５，７６がそれぞれ所定のパターンで形成されている。第１配線７４〜７６は、配線１９，２０と同一工程で同一層に形成されており、アルミニウムを主成分として含む金属材料からなる。
第１配線７４の一部は、ゲート電極５９と対向している。その第１配線７４の一部とゲート電極５９との間には、ビア７７が形成されている。ビア７７は、ゲートキャップ膜６２、エッチングストッパ膜７１、第１層間絶縁膜７２およびキャップ層７３を貫通し、その上端が第１配線７４に接続され、下端がゲート電極５９に接続されている。ビア７７は、タングステン（Ｗ）からなる。
【００４２】
第１配線７５の一部は、ソース領域５７と対向している。その第１配線７５の一部とソース領域５７との間には、ビア７８が形成されている。ビア７８は、エッチングストッパ膜７１、第１層間絶縁膜７２およびキャップ層７３を貫通し、その上端が第１配線７５に接続され、下端がソース領域５７に接続されている。ビア７８は、タングステンからなる。
【００４３】
第１配線７６の一部は、上部電極６６と対向している。その第１配線７６の一部と上部電極６６との間には、ビア７９が形成されている。ビア７９は、キャパシタキャップ膜６９、エッチングストッパ膜７１、第１層間絶縁膜７２およびキャップ層７３を貫通し、その上端が第１配線７６に接続され、下端が上部電極６６に接続されている。ビア７９は、タングステンからなる。
【００４４】
また、キャップ層７３上には、第２層間絶縁膜８０が積層されている。第１配線７４〜７６は、第２層間絶縁膜８０により覆われている。第２層間絶縁膜８０は、その上面が平坦化された下層８１と、下層８１上に積層された上層８２とを備えている。下層８１および上層８２は、それぞれ第２層間絶縁膜２３の下層２４および上層２５と同一工程で同一層に形成され、いずれも酸化シリコンからなる。
【００４５】
第２層間絶縁膜８０上には、第２配線８３，８４，８５がそれぞれ所定のパターンで形成されている。第２配線８３〜８５は、アルミニウムを主成分として含む金属材料からなる。
第２配線８３の一部は、第１配線７４と対向している。その第２配線８３の一部と第１配線７４との間には、ビア８６が形成されている。ビア８６は、第２層間絶縁膜８０を貫通し、その上端が第２配線８３に接続され、下端が第１配線７４に接続されている。ビア８６は、タングステンからなる。
【００４６】
第２配線８４の一部は、第１配線７５と対向している。その第２配線８４の一部と第１配線７５との間には、ビア８７が形成されている。ビア８７は、第２層間絶縁膜８０を貫通し、その上端が第２配線８４に接続され、下端が第１配線７５に接続されている。ビア８７は、タングステンからなる。
第２配線８５の一部は、第１配線７６と対向している。その第２配線８５の一部と第１配線７６との間には、ビア８８が形成されている。ビア８８は、第２層間絶縁膜８０を貫通し、その上端が第２配線８５に接続され、下端が第１配線７６に接続されている。ビア８８は、タングステンからなる。
【００４７】
第２層間絶縁膜８０上には、第３層間絶縁膜８９が積層されている。第２配線８３〜８５は、第３層間絶縁膜８９により覆われている。第３層間絶縁膜８９は、第３層間絶縁膜２６と同一工程で同一層に形成され、酸化シリコンからなる。
第３層間絶縁膜８９上には、パッシベーション膜９０が積層されている。パッシベーション膜９０は、パッシベーション膜２８と同一工程で同一層に形成され、窒化シリコンからなる。
【００４８】
第３層間絶縁膜８９およびパッシベーション膜９０には、第２配線８３〜８５と対向する位置に、それぞれパッド開口９１，９２，９３が形成されている。これにより、第２配線８３〜８５の上面は、パッド開口９１，９２，９３を介して、外部との接続のためのパッドとして露出している。
図４Ａ〜４Ｓは、図２に示す赤外線センサの製造工程を順に示す模式的な断面図である。
【００４９】
赤外線センサ１の製造工程では、まず、図４Ａに示すように、熱酸化法により、シリコン基板２の表面の全域が酸化される。これにより、ロジック回路領域６にゲート絶縁膜５６およびキャパシタ絶縁膜６４が形成されるとともに、焦電センサ領域４およびサーモパイル領域５にその表面の全域を覆う酸化膜が形成される。その後、ＬＯＣＯＳ法により、シリコン基板２の表面に、ＬＯＣＯＳ膜３，５５が形成される。ＬＯＣＯＳ膜３，５５の形成後、焦電センサ領域４およびサーモパイル領域５から酸化膜が除去される。
【００５０】
次いで、図４Ｂに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、焦電センサ領域４におけるシリコン基板２の表面上に、ポリシリコンからなる犠牲層９５が形成されるとともに、サーモパイル領域５におけるシリコン基板２の表面上に、ポリシリコンからなる犠牲層９５が形成される。その後、フォトリソグラフィにより、犠牲層９５上にメンブレン８が形成されるとともに、犠牲層９５上にメンブレン３２が形成される。
【００５１】
次に、図４Ｃに示すように、ロジック回路領域６にＭＯＳＦＥＴ５１およびキャパシタ５２が形成される。具体的には、ロジック回路領域６におけるゲート絶縁膜５６およびキャパシタ絶縁膜６４上に、ポリシリコン層６０，６７の材料からなる層、金属層６１，６８の材料からなる層、ならびにゲートキャップ膜６２およびキャパシタキャップ膜６９の材料からなる層がシリコン基板２側からこの順に積層される。そして、フォトリソグラフィおよびエッチングにより、これらの積層膜が選択的に除去される。これにより、ゲート絶縁膜５６上に、ポリシリコン層６０、金属層６１およびゲートキャップ膜６２が形成されるとともに、キャパシタ絶縁膜６４上に、ポリシリコン層６７、金属層６８およびキャパシタキャップ膜６９が形成される。
【００５２】
その後、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、ロジック回路領域６の全域に、ＮＳＧ膜が堆積される。そして、ＮＳＧ膜がエッチバックされることにより、サイドウォール６３，７０が形成される。
また、ソース領域５７、ドレイン領域５８および不純物拡散領域６５は、シリコン基板２の表層部にｎ型の不純物（たとえば、Ｐ（リン））をドープした後、その不純物を拡散させることにより形成することができる。
【００５３】
また、サーモパイル領域５では、フォトリソグラフィおよびエッチングにより、メンブレン３２上に、導線３４，３５が形成される。この導線３４，３５は、金属層６１，６８と同一の工程で形成される。
その後、図４Ｄに示すように、減圧ＣＶＤ法により、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６の表面に、それぞれエッチングストッパ膜９，３６，７１が形成される。
【００５４】
次に、図４Ｅに示すように、ＣＶＤ法により、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６の表面の全域に、それぞれ第１層間絶縁膜１０，３７，７２が形成される。
その後、スパッタ法により、焦電センサ領域４における第１層間絶縁膜１０上に、下部電極１１の材料からなる金属膜が形成される。そして、フォトリソグラフィおよびエッチングにより、金属膜が選択的に除去される。これにより、図４Ｆに示すように、第１層間絶縁膜１０上に下部電極１１が形成される。
【００５５】
次いで、図４Ｇに示すように、下部電極１１上に焦電素子１４が形成される。具体的には、まず、ゾルゲル法により、下部電極１１の表面を含む領域に、チタン酸ジルコン酸鉛の薄膜が形成される。その後、フォトリソグラフィおよびエッチングにより、その薄膜が選択的に除去される。これにより、薄膜における下部電極１１の本体部１２上に形成された部分以外の部分が選択的に除去され、薄膜状の焦電素子１４が得られる。
【００５６】
次に、図４Ｈに示すように、スパッタ法により、焦電素子１４上に上部電極１５が形成される。
その後、図４Ｉに示すように、スパッタ法により、第１層間絶縁膜１０上にアルミナ膜１７が形成される。次いで、ＣＶＤ法により、アルミナ膜１７上に酸化シリコン膜１８が形成される。これにより、第１層間絶縁膜１０上に、アルミナ膜１７および酸化シリコン膜１８を積層した構造を有する被覆膜１６が得られる。
【００５７】
また、サーモパイル領域５およびロジック回路領域６では、ＣＶＤ法により、第１層間絶縁膜３７，７２上に、それぞれキャップ層３８，７３が形成される。
次いで、図４Ｊに示すように、ロジック回路領域６にビア７７，７８，７９が形成される。ビア７７，７８，７９は、第１層間絶縁膜７２およびキャップ層７３に、それらを積層方向に貫通するビアホールが形成された後、そのビアホール内にタングステンを埋設することにより形成される。
【００５８】
その後、図４Ｋに示すように、フォトリソグラフィおよびエッチングにより、焦電センサ領域４において、被覆膜１６に貫通孔２１，２２が形成される。
そして、スパッタ法により、貫通孔２１，２２内を含む被覆膜１６上およびロジック回路領域６におけるキャップ層７３上に、アルミニウムからなる金属膜が形成される。この金属膜が選択的にパターニングされることにより、図４Ｌに示すように、配線１９，２０が形成されるとともに、各ビア７７，７８，７９に接続される第１配線７４，７５，７６が形成される。
【００５９】
次に、図４Ｍに示すように、第２層間絶縁膜２３，３９，８０が形成される。具体的には、まず、ＣＶＤ法により、下層２４，４０，８１が形成された後、つづけて下層２４，４０，８１上にそれぞれ上層２５，４１，８１が形成される。そして、ロジック回路領域６にビア８６，８７，８８が形成される。ビア８６，８７，８８は、第２層間絶縁膜８０にビアホールが形成された後、そのビアホール内にタングステンを埋設することにより形成される。
【００６０】
その後、スパッタ法により、第２層間絶縁膜８０上に、アルミニウムからなる金属膜が形成される。この金属膜が選択的にパターニングされることにより、図４Ｎに示すように、各ビア８６，８７，８８に接続される第２配線８３，８４，８５が形成される。
次いで、ＣＶＤ法により、図４Ｏに示すように、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６に、それらの表面の全域を被覆する第３層間絶縁膜２６，４２，８９が形成される。
【００６１】
次に、図４Ｐに示すように、フォトリソグラフィおよびエッチングにより、貫通孔２７，４３が形成される。貫通孔２７は、焦電センサ領域４において、メンブレン８、エッチングストッパ膜９、第１層間絶縁膜１０、被覆膜１６、第２層間絶縁膜２３および第３層間絶縁膜２６を連続して貫通している。
貫通孔４３の形成に際しては、まず、エッチングにより、第１層間絶縁膜３７、キャップ層３８、第２層間絶縁膜３９および第３層間絶縁膜４２において、熱電対３３とその積層方向に対向する部分が上面から掘り下げられる。これにより、熱電対３３の上方からキャップ層３８、第２層間絶縁膜３９および第３層間絶縁膜４２が除去され、第１層間絶縁膜３７の膜厚が残余の部分よりも小さくされる。その後、エッチングにより、熱電対３３を取り囲む領域上から第１層間絶縁膜３７、キャップ層３８、第２層間絶縁膜３９および第３層間絶縁膜４２が除去される。これにより、貫通孔４３が形成される。
【００６２】
その後、図４Ｑに示すように、ＣＶＤ法により、貫通孔２７，４３の内面を含む第３層間絶縁膜２６，４２，８９上に、パッシベーション膜２８，４４，９０が形成される。
そして、フォトリソグラフィおよびエッチングにより、図４Ｒに示すように、パッシベーション膜９０および第３層間絶縁膜８９が選択的に除去される。これにより、各第２配線８３，８４，８５の上面の一部を露出させるパッド開口９１，９２，９３が形成される。
【００６３】
次に、図４Ｓに示すように、エッチングにより、メンブレン８，３２およびエッチングストッパ膜９，３６における貫通孔２７，４３の底面に臨む部分が除去される。これにより、貫通孔２７，４３の底面から犠牲層９５が露出する。犠牲層９５における貫通孔２７，４３から露出する部分には、酸化膜が形成される。
その後、ＣＶＤ法により、パッシベーション膜２８，４４，９０上に、ＰＳＧ（Phospho Silicate Glass）からなるパッド保護膜９６が形成される。そして、焦電センサ領域４、サーモパイル領域５およびロジック回路領域６の全域が、１０％濃度のフッ酸（ＨＦ）に１０秒間曝される。これにより、犠牲層９５の酸化膜が除去される。
【００６４】
つづいて、貫通孔２７，４３を介して、ＴＭＡＨ（水酸化テトラメチルアンモニウム水溶液）が供給されることにより、犠牲層９５が除去されるとともに、シリコン基板２の表層部が除去される。これにより、キャビティ７，３１が形成され、図２に示す赤外線センサ１が得られる。
以上のように、シリコン基板２上には、チタン酸ジルコン酸鉛からなる薄膜状の焦電素子１４が設けられている。赤外線の入射により焦電素子１４の温度が上昇すると、その温度に応じて焦電素子１４の自発分極の変化による焦電流が出力される。したがって、その焦電流に基づいて、赤外線を検出することができる。
【００６５】
シリコン基板２には、焦電素子１４と対向する部分に、その表面から掘り下がった形状のキャビティ７が形成されている。これにより、焦電素子１４が半導体素子から熱的に分離されるので、焦電素子１４からシリコン基板２に熱が逃げるのを防止することができる。その結果、赤外線の検出精度を高めることができる。
薄膜状の焦電素子１４は、ゾルゲル法により形成することができる。ゾルゲル法では、粉体原料の焼結により焦電素子１４を形成する手法と比較して、焦電素子１４の厚さを小さくすることができる。よって、焦電素子１４を用いた赤外線センサ１の薄型化を図ることができる。
【００６６】
焦電素子１４は、被覆膜１６により被覆されている。これにより、焦電素子１４を水分などから保護することができる。また、被覆膜１６は、アルミナ膜を含んでいる。よって、アルミナ膜の水素バリア性により、焦電素子１４の材料であるチタン酸ジルコン酸鉛の水素還元を防止することができる。したがって、その水素還元に起因する焦電素子１４の特性劣化を防止することができる。
【００６７】
シリコン基板２には、ＭＯＳＦＥＴ５１およびキャパシタ５２が形成されている。さらに、シリコン基板２上に第１層間絶縁膜７２を挟んで配線７４，７５，７６を形成し、この配線７４，７５，７６をビア７７，７８，７９を介してＭＯＳＦＥＴ５１およびキャパシタ５２に接続することができる。よって、赤外線センサ１に、焦電素子１４から出力される焦電流（出力信号）を処理する信号処理回路などを内蔵することができる。
【００６８】
また、シリコン基板２上には、熱電対３３が設けられている。熱電対３３の温接点４５と冷接点４６との間の温度差に応じた電圧に基づいて、赤外線を検出することができる。よって、赤外線センサ１の用途に応じて、赤外線の検出素子として、焦電素子１４および熱電対３３の一方または両方を使用することができる。
被覆膜１６には、それを厚さ方向に貫通する貫通孔２７が形成されており、貫通孔２７の内面には、窒化シリコンからなるパッシベーション膜２８が被着されている。これにより、シリコン基板２にキャビティ７を形成するために、貫通孔２７を介してシリコン基板２にエッチング液（ＴＭＡＨ）を供給しても、被覆膜１６がエッチング液によるエッチングを受けることがない。よって、被覆膜１６の不所望なエッチングを生じることなく、シリコン基板２にキャビティ７を形成することができる。
【００６９】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
たとえば、前述の実施形態では、シリコン基板２の中央領域の紙面上側半分に焦電素子１４を行列状に配置し、紙面下側半分に熱電対３３を行列状に配置しているが、焦電素子１４および熱電対３３の配置形態は、適宜変更することができる。たとえば、焦電素子１４および熱電対３３は、シリコン基板２の中央領域において、各列における各焦電素子１４が、隣接する列の焦電素子１４と隣り合わないように、また、各列における各熱電対３３が、隣接する列の熱電対３３と隣り合わないように、それぞれの素子１４，３３が全体として千鳥状に配列されていてもよい。
【符号の説明】
【００７０】
１ 赤外線センサ
２ シリコン基板（半導体基板）
７ キャビティ
１４ 焦電素子
１６ 被覆膜
１７ アルミナ膜
１９ 配線
２０ 配線
２１ 貫通孔
２２ 貫通孔
２８ パッシベーション膜（窒化シリコン膜）
３３ 熱電対
５１ ＭＯＳＦＥＴ（能動素子）
５２ キャパシタ（能動素子）
７４ 第１配線（配線）
７５ 第１配線（配線）
７６ 第１配線（配線）
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、チタン酸ジルコン酸鉛からなる薄膜状の焦電素子と、
前記焦電素子を被覆し、その最表面が赤外線の受光面をなす被覆膜と、
前記焦電素子と対向する部分に、前記半導体基板の表面から掘り下がった形状に形成され、前記焦電素子を前記半導体基板から熱的に分離するためのキャビティとを含む、赤外線センサ。
【請求項２】
前記被覆膜は、アルミナからなるアルミナ膜を含む、請求項１に記載の赤外線センサ。
【請求項３】
前記半導体基板に形成された能動素子と、
前記能動素子に電気的に接続された配線とをさらに含む、請求項１または２に記載の赤外線センサ。
【請求項４】
前記半導体基板上に設けられた熱電対をさらに含む、請求項１〜３のいずれか一項に記載の赤外線センサ。
【請求項５】
前記半導体基板は、シリコン基板であり、
前記被覆膜には、それを厚さ方向に貫通する貫通孔が形成されており、
前記貫通孔の内面には、窒化シリコンからなる窒化シリコン膜が被着されている、請求項１〜４のいずれか一項に記載の赤外線センサ。
【請求項６】
半導体基板に能動素子を形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をその厚さ方向に貫通し、前記能動素子に電気的に接続されるコンタクトを形成する工程と、
ゾルゲル法により、前記層間絶縁膜上にチタン酸ジルコン酸鉛からなる薄膜状の焦電素子を形成する工程と、
前記焦電素子の形成後、前記層間絶縁膜上に前記焦電素子を被覆する被覆膜を形成する工程と、
前記被覆膜上に前記能動素子および前記焦電素子とそれぞれ電気的に接続される配線を形成する工程とを含む、赤外線センサの製造方法。
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、チタン酸ジルコン酸鉛からなる薄膜状の焦電素子と、
前記焦電素子を被覆し、その最表面が赤外線の受光面をなす被覆膜と、
前記焦電素子と対向する部分に、前記半導体基板の表面から掘り下がった形状に形成され、前記焦電素子を前記半導体基板から熱的に分離するためのキャビティとを含む、赤外線センサ。
【請求項２】
前記被覆膜は、アルミナからなるアルミナ膜を含む、請求項１に記載の赤外線センサ。
【請求項３】
前記半導体基板に形成された能動素子と、
前記能動素子に電気的に接続された配線とをさらに含む、請求項１または２に記載の赤外線センサ。
【請求項４】
前記半導体基板上に設けられた熱電対をさらに含む、請求項１〜３のいずれか一項に記載の赤外線センサ。
【請求項５】
前記半導体基板は、シリコン基板であり、
前記被覆膜には、それを厚さ方向に貫通する貫通孔が形成されており、
前記貫通孔の内面には、窒化シリコンからなる窒化シリコン膜が被着されている、請求項１〜４のいずれか一項に記載の赤外線センサ。
【請求項６】
半導体基板に能動素子を形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をその厚さ方向に貫通し、前記能動素子に電気的に接続されるコンタクトを形成する工程と、
ゾルゲル法により、前記層間絶縁膜上にチタン酸ジルコン酸鉛からなる薄膜状の焦電素子を形成する工程と、
前記焦電素子の形成後、前記層間絶縁膜上に前記焦電素子を被覆する被覆膜を形成する工程と、
前記被覆膜上に前記能動素子および前記焦電素子とそれぞれ電気的に接続される配線を形成する工程とを含む、赤外線センサの製造方法。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図４Ｋ】
【図４Ｌ】
【図４Ｍ】
【図４Ｎ】
【図４Ｏ】
【図４Ｐ】
【図４Ｑ】
【図４Ｒ】
【図４Ｓ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図４Ｉ】
【図４Ｊ】
【図４Ｋ】
【図４Ｌ】
【図４Ｍ】
【図４Ｎ】
【図４Ｏ】
【図４Ｐ】
【図４Ｑ】
【図４Ｒ】
【図４Ｓ】
【公開番号】特開２０１１−１７９９５３（Ｐ２０１１−１７９９５３Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４４１８０（Ｐ２０１０−４４１８０）
【出願日】平成２２年３月１日（２０１０．３．１）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年３月１日（２０１０．３．１）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]