車両のためのＦＭＣＷレーダセンサ
車両のためのＦＭＣＷレーダセンサであって、レーダ信号を生成し送信し受信するための高周波ユニットと、送信されたレーダ信号の変調を制御するための変調素子（３６）と、受信されたレーダ信号から形成される中間周波数信号（２２）のための少なくとも１つのアナログ事前処理段（４８）と、少なくとも１つのアナログ／デジタル変換段（５０）と、変調素子（３６）を駆動し、アナログ／デジタル変換段（５）のデジタル信号をさらに処理するためのプロセッサとを有する、ＦＭＣＷレーダセンサにおいて、変調素子（３６）と、事前処理段（４８）と、アナログ／デジタル変換段（５０）とは、１つの半導体モジュール（１２）に組み込まれ、半導体モジュール（１２）はさらに、半導体モジュールの構成要素を設定し監視するための監視素子（１２）およびレジスタ（４４）と、プロセッサへのインタフェース（５２）を有する、ＦＭＣＷレーダセンサに関する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両のためのＦＭＣＷレーダセンサであって、レーダ信号を生成し送信し受信するための高周波ユニットと、送信されたレーダ信号の変調を制御するための変調素子と、受信されたレーダ信号から形成される中間周波数信号のための少なくとも１つのアナログ事前処理段と、少なくとも１つのアナログ／デジタル変換段と、変調素子を駆動し、アナログ／デジタル変換段のデジタル信号をさらに処理するためのプロセッサとを、有する上記ＦＭＣＷレーダセンサに関する。
【背景技術】
【０００２】
ＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーダセンサの場合、レーダ信号が継続的に送信されるが、このレーダ信号の周波数はランプ形状に変調される。独国特許出願公開第１０ ２００４ ０５１ ２７６号明細書には、この種のレーダセンサが開示されており、高周波ユニットと、変調素子の少なくとも一部とが、１つの半導体モジュール、いわゆるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ。モノリシックマイクロ波集積回路）に組み込まれている。レーダセンサの残りの構成要素は、別体のアナログおよびデジタル機能モジュールによって形成され、当該機能モジュールは、高周波ユニットの構造および各所望の作動形態に対して特別に調整される。
【０００３】
車両内では、このようなレーダセンサは一般的に、例えば、自動間隔制御、衝突警告等のための運転者支援装置との関連で使用される。このようなシステムは、走行快適性を高めるのみならず、安全性に関わる機能もますます果たすようになっているため、システムの信頼性、したがって、レーダセンサの信頼性に対する要請もますます高まっている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、より容易に、かつ、より確実に制御され監視される、コンパクトに構成されたレーダセンサを創出することにある。
【課題を解決するための手段】
【０００５】
本課題は、本発明に基づいて、変調素子と、事前処理段と、アナログ／デジタル変換段とが、１つの半導体モジュールに組み込まれ、上記半導体モジュールがさらに、当該半導体モジュールの構成要素を設定し監視するための監視素子およびレジスタと、プロセッサへのインタフェースと、を有することにより解決される。
【０００６】
したがって、半導体モジュールは、高周波数帯域よりも低い帯域で作動する本質的にデジタル的な構成要素と本質的にアナログ的な構成要素とを統合する。基本的な利点は、アセンブリの大きさが縮小されることのほか、特に、統合型の設計によって、様々な機能構成要素の、根本的により集中的かつより簡単な、監視と、マイクロプロセッサのタスクに依存しない切り離し（Ａｂｓｔｅｕｅｒｕｎｇ）とが可能となり、干渉感受性（Ｓｔｏｅｒａｎｆａｅｌｌｉｇｋｅｉｔ）と損失電力とが低減され、電磁両立性（ＥＭＶ＝ｅｌｅｋｔｒｏｍａｇｎｅｔｉｓｃｈｅ Ｖｅｒｔｒａｅｇｌｉｃｈｋｅｉｔ）が改善されることにある。同様に半導体モジュールに組み込まれた様々なレジスタは、対応する設定により、様々に組み立てられ、および／または、様々に作動する高周波ユニットに対して半導体モジュールを調整することを可能とするので、半導体モジュールの使用について高い自由度が実現される。このことにより、特定用途向けの半導体モジュール（ＡＳＩＣ）を、比較的大量に、したがって経済的に製造することが可能となる。
【０００７】
本発明の好適な構成および発展形態は、従属請求項において示される。
【０００８】
自由度の根本的な向上は、シーケンサがモジュールに含まれることにより達成され、このシーケンスによって、測定工程について様々なタイム・シーケンスおよび変調方式がプログラミングされる。このことにより、「オフライン監視」（“Ｏｆｆｌｉｎｅ−Ｕｅｂｅｒｗａｃｈｕｎｇ”）と、マイクロプロセッサの負荷の軽減（割込みが無いなど）と、が可能となるため、より安価なプロセッサを利用することができる。
【０００９】
プロセッサへの標準インタフェースは、標準マイクロコントローラをプロセッサとして使用することを可能にする。
【００１０】
好適な実施形態において、半導体モジュールにはさらに、半導体モジュールの全機能のために、および、好適にマイクロコントローラのためにも統一的なクロック周波数を提供するクロック周波数発振器、または、少なくともその電子部品が組み込まれる。
【図面の簡単な説明】
【００１１】
本発明の実施例は図面に示されており、以下の記載においてより詳細に解説される。
【図１】本発明にかかるレーダセンサのブロック図である。
【図２】図１のレーダセンサの、組み込まれた半導体モジュールのブロック図である。
【発明を実施するための形態】
【００１２】
図１に示されるレーダセンサは、高周波ユニット１０と、当該高周波ユニットを駆動し、受信されたレーダ信号を事前処理するための組み込まれた半導体モジュール１２と、プロセッサ１４（例えば、標準マイクロコントローラ）であって、半導体モジュール１２へと設定命令を伝達し、当該半導体モジュールにおいて事前処理されたデータをさらに評価する上記プロセッサ１４と、を備える。
【００１３】
高周波ユニット１０は、ＦＭＣＷレーダには一般的な構造を有し、複数の、示される例では４つの、アンテナパッチであって、ここではレーダ信号の送信およびレーダ信号の受信に役立つ上記アンテナパッチを備えるアンテナ群１６を備える（モノスタティック・アンテナ構想）。送信されるレーダ信号は、電圧制御型の高周波発振器１８によって生成される。個々のアンテナパッチにより受信される信号は、混合器２０内で、高周波発振器１８の信号と混合されて中間周波数信号２２が獲得されるが、当該中間周波数信号２２は、（４つの）並列チャネルで半導体モジュール１２へと伝達される。
【００１４】
半導体モジュール１２から高周波発振器１８への制御線２４、２６は、発振器の振幅変調の制御と、周波数同調および周波数変調とに役立つ。高周波発振器１８により伝達されるフィードバック信号２８は、周波数制御ループ（ＦＦＬ）、または、ここで検討される例では、位相制御ループ（ＰＬＬ）における高周波発振器の制御を可能にする。
【００１５】
半導体モジュール１２は、デジタルデータバス３０、例えば１６ビットバスを介して、さらには同期およびアドレス線３２を介して、プロセッサ１４と通信し、さらに線３４で、プロセッサ１４からのリセット命令を受信することができる。反対に、半導体モジュール１２は、例えば周波数が４０ＭＨｚのクロック信号ＣＬＫをプロセッサ１４へと伝達する。
【００１６】
半導体モジュール１２の構造が、図２により詳細に示される。
【００１７】
半導体モジュールの本質的にアナログ的な機能群は、高周波発振器１８の周波数変調および周波数同調のための変調素子３６である。示される例では、当該変調素子３６は、例えば２ＧＨｚの周波数により作動する基本位相制御ループ（ＦＭ−ＰＬＬ）３８と、さらなる別の位相制御ループ４０（ＭＭＩＣ−ＰＬＬ）であって、基本位相制御ループの信号に基づいて、作動周波数帯が約７６ＧＨｚである高周波ユニット（ＭＭＩＣ）を制御する役目を果たす上記位相制御ループ４０と、を含む。これら構成要素によって、高周波発振器１８の周波数が、例えば時間的に連続する立ち上がりランプおよび立下りランプにおいて変調される。
【００１８】
変調素子３６はさらに、変調ランプの幅および位置を変調するために必要であれば挿入される追加的な位相制御ループ４２を備える。
【００１９】
変調素子３６は、当該変調素子３６を制御するための様々な制御およびパラメータレジスタと、機能監視のためのエラーレジスタと、を含むレジスタブロック４４と通信する。
【００２０】
高周波発振器１８により伝達される中間周波数の処理のために、半導体モジュール１２は受信経路４６を有する。当該受信経路の事前処理段４８は、４つのチャネルで伝達される中間周波数信号２２をチャネルごとに処理する複数のブロックからなる。この事前処理ブロックは、特に、低ノイズの前置増幅器、変調フィルタ、アンチエイリアシングフィルタ（Ａｎｔｉ−Ａｌｌｉａｓｉｎｇ−Ｆｉｌｔｅｒ）、および、オフセット補正器等を含む。図２に象徴的に示されるように、これら機能ブロックは多重に、示される例では４重に備えられている。しかしながら、その数はより大きくてもよく、半導体モジュール１２は選択的に、チャネルが４つ以上の高周波ユニットのためにも使用される。
【００２１】
受信経路４６のアナログ／デジタル変換段５０は、ＡＤＣブロックにより形成され、アナログ／デジタル変換器（例えば、シグマデルタＡＤＣ（Ｓｉｇｍａ−Ｄｅｌｔａ−ＡＤＣ））と、デジタル化された信号をサンプリングし、フィルタに掛けるための可変的なデシメータ（Ｄｅｚｉｍａｔｏｒ）（サンプラー）およびフィルタ（例えば、ＦＩＲフィルタ（ＦＩＲ−Ｆｉｌｔｅｒ））と、を含む。
【００２２】
ＡＤＣブロックによりデジタル処理された信号は、標準インタフェース５２を介してプロセッサ１４へと出力され、または、選択的に、プロセッサにより読み出されるまでデータメモリに一時的に格納される。
【００２３】
さらに、半導体モジュール１２は、シーケンサ５４を含むが、当該シーケンサ５４は、インタフェース５２と、および、レジスタブロック４４と通信し、かつ、レーダセンサの様々な作動形態のための処理シーケンスを制御しうるように、（プロセッサ１４を介して）プログラミングされる。この作動形態は、例えば、周波数変調の形態、および、変調ランプの順序および繰り返し方式の点で異なりうる。例えば、ＦＭＣＷ作動形態のほかに、連続的な作動形態（ＣＷ）、ステップＦＭＣＷ（Ｓｔｅｐ−ＦＭＣＷ）またはマルチプレックスＦＭＣＷ（Ｍｕｌｔｉｐｌｅｘ−ＦＭＣＷ）機能もプログラム可能である。同様に、様々な振幅変調が、例えば、送信線の全般的な制御のために、または、様々なパルス変調パターンのためにプログラムされる。事前処理段４８およびアナログ／デジタル変換段５０の作動形態も、シーケンサ５４により制御され、したがって、各送信される変調方式に対して調整される。特に、デジタルデータストリームのサンプリングの際の、サンプリングパターンおよびサンプリング点の位置も変更されうる。
【００２４】
これら全ての機能を時間的に調整するために、半導体モジュール１２はさらに、クロック信号生成器５６を含み、当該クロック信号生成器５６は、半導体モジュール１２の様々な構成要素に、さらにプロセッサ１４にも、クロック信号ＣＬＫを供給する。このクロック生成器５６には、周波数基準として、外部に接続された水晶振動子５８も属する。
【００２５】
同様に、変調素子３６も、外部フィルタ切り替えのための接続口６０を有する。
【００２６】
最後に、半導体モジュール１２には、ここでは別体のブロックとして示され、半導体モジュール全体にその機能が分散されて実現されている内部監視素子６２も組み込まれており、全機能構成要素の駆動状態および正確な作動形態を監視することが可能であり、レジスタブロック４４のエラーレジスタ内の起こり得るエラーが確認され、インタフェース５２を介してプロセッサ１４に通知されうる。
【技術分野】
【０００１】
本発明は、車両のためのＦＭＣＷレーダセンサであって、レーダ信号を生成し送信し受信するための高周波ユニットと、送信されたレーダ信号の変調を制御するための変調素子と、受信されたレーダ信号から形成される中間周波数信号のための少なくとも１つのアナログ事前処理段と、少なくとも１つのアナログ／デジタル変換段と、変調素子を駆動し、アナログ／デジタル変換段のデジタル信号をさらに処理するためのプロセッサとを、有する上記ＦＭＣＷレーダセンサに関する。
【背景技術】
【０００２】
ＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーダセンサの場合、レーダ信号が継続的に送信されるが、このレーダ信号の周波数はランプ形状に変調される。独国特許出願公開第１０ ２００４ ０５１ ２７６号明細書には、この種のレーダセンサが開示されており、高周波ユニットと、変調素子の少なくとも一部とが、１つの半導体モジュール、いわゆるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ。モノリシックマイクロ波集積回路）に組み込まれている。レーダセンサの残りの構成要素は、別体のアナログおよびデジタル機能モジュールによって形成され、当該機能モジュールは、高周波ユニットの構造および各所望の作動形態に対して特別に調整される。
【０００３】
車両内では、このようなレーダセンサは一般的に、例えば、自動間隔制御、衝突警告等のための運転者支援装置との関連で使用される。このようなシステムは、走行快適性を高めるのみならず、安全性に関わる機能もますます果たすようになっているため、システムの信頼性、したがって、レーダセンサの信頼性に対する要請もますます高まっている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、より容易に、かつ、より確実に制御され監視される、コンパクトに構成されたレーダセンサを創出することにある。
【課題を解決するための手段】
【０００５】
本課題は、本発明に基づいて、変調素子と、事前処理段と、アナログ／デジタル変換段とが、１つの半導体モジュールに組み込まれ、上記半導体モジュールがさらに、当該半導体モジュールの構成要素を設定し監視するための監視素子およびレジスタと、プロセッサへのインタフェースと、を有することにより解決される。
【０００６】
したがって、半導体モジュールは、高周波数帯域よりも低い帯域で作動する本質的にデジタル的な構成要素と本質的にアナログ的な構成要素とを統合する。基本的な利点は、アセンブリの大きさが縮小されることのほか、特に、統合型の設計によって、様々な機能構成要素の、根本的により集中的かつより簡単な、監視と、マイクロプロセッサのタスクに依存しない切り離し（Ａｂｓｔｅｕｅｒｕｎｇ）とが可能となり、干渉感受性（Ｓｔｏｅｒａｎｆａｅｌｌｉｇｋｅｉｔ）と損失電力とが低減され、電磁両立性（ＥＭＶ＝ｅｌｅｋｔｒｏｍａｇｎｅｔｉｓｃｈｅ Ｖｅｒｔｒａｅｇｌｉｃｈｋｅｉｔ）が改善されることにある。同様に半導体モジュールに組み込まれた様々なレジスタは、対応する設定により、様々に組み立てられ、および／または、様々に作動する高周波ユニットに対して半導体モジュールを調整することを可能とするので、半導体モジュールの使用について高い自由度が実現される。このことにより、特定用途向けの半導体モジュール（ＡＳＩＣ）を、比較的大量に、したがって経済的に製造することが可能となる。
【０００７】
本発明の好適な構成および発展形態は、従属請求項において示される。
【０００８】
自由度の根本的な向上は、シーケンサがモジュールに含まれることにより達成され、このシーケンスによって、測定工程について様々なタイム・シーケンスおよび変調方式がプログラミングされる。このことにより、「オフライン監視」（“Ｏｆｆｌｉｎｅ−Ｕｅｂｅｒｗａｃｈｕｎｇ”）と、マイクロプロセッサの負荷の軽減（割込みが無いなど）と、が可能となるため、より安価なプロセッサを利用することができる。
【０００９】
プロセッサへの標準インタフェースは、標準マイクロコントローラをプロセッサとして使用することを可能にする。
【００１０】
好適な実施形態において、半導体モジュールにはさらに、半導体モジュールの全機能のために、および、好適にマイクロコントローラのためにも統一的なクロック周波数を提供するクロック周波数発振器、または、少なくともその電子部品が組み込まれる。
【図面の簡単な説明】
【００１１】
本発明の実施例は図面に示されており、以下の記載においてより詳細に解説される。
【図１】本発明にかかるレーダセンサのブロック図である。
【図２】図１のレーダセンサの、組み込まれた半導体モジュールのブロック図である。
【発明を実施するための形態】
【００１２】
図１に示されるレーダセンサは、高周波ユニット１０と、当該高周波ユニットを駆動し、受信されたレーダ信号を事前処理するための組み込まれた半導体モジュール１２と、プロセッサ１４（例えば、標準マイクロコントローラ）であって、半導体モジュール１２へと設定命令を伝達し、当該半導体モジュールにおいて事前処理されたデータをさらに評価する上記プロセッサ１４と、を備える。
【００１３】
高周波ユニット１０は、ＦＭＣＷレーダには一般的な構造を有し、複数の、示される例では４つの、アンテナパッチであって、ここではレーダ信号の送信およびレーダ信号の受信に役立つ上記アンテナパッチを備えるアンテナ群１６を備える（モノスタティック・アンテナ構想）。送信されるレーダ信号は、電圧制御型の高周波発振器１８によって生成される。個々のアンテナパッチにより受信される信号は、混合器２０内で、高周波発振器１８の信号と混合されて中間周波数信号２２が獲得されるが、当該中間周波数信号２２は、（４つの）並列チャネルで半導体モジュール１２へと伝達される。
【００１４】
半導体モジュール１２から高周波発振器１８への制御線２４、２６は、発振器の振幅変調の制御と、周波数同調および周波数変調とに役立つ。高周波発振器１８により伝達されるフィードバック信号２８は、周波数制御ループ（ＦＦＬ）、または、ここで検討される例では、位相制御ループ（ＰＬＬ）における高周波発振器の制御を可能にする。
【００１５】
半導体モジュール１２は、デジタルデータバス３０、例えば１６ビットバスを介して、さらには同期およびアドレス線３２を介して、プロセッサ１４と通信し、さらに線３４で、プロセッサ１４からのリセット命令を受信することができる。反対に、半導体モジュール１２は、例えば周波数が４０ＭＨｚのクロック信号ＣＬＫをプロセッサ１４へと伝達する。
【００１６】
半導体モジュール１２の構造が、図２により詳細に示される。
【００１７】
半導体モジュールの本質的にアナログ的な機能群は、高周波発振器１８の周波数変調および周波数同調のための変調素子３６である。示される例では、当該変調素子３６は、例えば２ＧＨｚの周波数により作動する基本位相制御ループ（ＦＭ−ＰＬＬ）３８と、さらなる別の位相制御ループ４０（ＭＭＩＣ−ＰＬＬ）であって、基本位相制御ループの信号に基づいて、作動周波数帯が約７６ＧＨｚである高周波ユニット（ＭＭＩＣ）を制御する役目を果たす上記位相制御ループ４０と、を含む。これら構成要素によって、高周波発振器１８の周波数が、例えば時間的に連続する立ち上がりランプおよび立下りランプにおいて変調される。
【００１８】
変調素子３６はさらに、変調ランプの幅および位置を変調するために必要であれば挿入される追加的な位相制御ループ４２を備える。
【００１９】
変調素子３６は、当該変調素子３６を制御するための様々な制御およびパラメータレジスタと、機能監視のためのエラーレジスタと、を含むレジスタブロック４４と通信する。
【００２０】
高周波発振器１８により伝達される中間周波数の処理のために、半導体モジュール１２は受信経路４６を有する。当該受信経路の事前処理段４８は、４つのチャネルで伝達される中間周波数信号２２をチャネルごとに処理する複数のブロックからなる。この事前処理ブロックは、特に、低ノイズの前置増幅器、変調フィルタ、アンチエイリアシングフィルタ（Ａｎｔｉ−Ａｌｌｉａｓｉｎｇ−Ｆｉｌｔｅｒ）、および、オフセット補正器等を含む。図２に象徴的に示されるように、これら機能ブロックは多重に、示される例では４重に備えられている。しかしながら、その数はより大きくてもよく、半導体モジュール１２は選択的に、チャネルが４つ以上の高周波ユニットのためにも使用される。
【００２１】
受信経路４６のアナログ／デジタル変換段５０は、ＡＤＣブロックにより形成され、アナログ／デジタル変換器（例えば、シグマデルタＡＤＣ（Ｓｉｇｍａ−Ｄｅｌｔａ−ＡＤＣ））と、デジタル化された信号をサンプリングし、フィルタに掛けるための可変的なデシメータ（Ｄｅｚｉｍａｔｏｒ）（サンプラー）およびフィルタ（例えば、ＦＩＲフィルタ（ＦＩＲ−Ｆｉｌｔｅｒ））と、を含む。
【００２２】
ＡＤＣブロックによりデジタル処理された信号は、標準インタフェース５２を介してプロセッサ１４へと出力され、または、選択的に、プロセッサにより読み出されるまでデータメモリに一時的に格納される。
【００２３】
さらに、半導体モジュール１２は、シーケンサ５４を含むが、当該シーケンサ５４は、インタフェース５２と、および、レジスタブロック４４と通信し、かつ、レーダセンサの様々な作動形態のための処理シーケンスを制御しうるように、（プロセッサ１４を介して）プログラミングされる。この作動形態は、例えば、周波数変調の形態、および、変調ランプの順序および繰り返し方式の点で異なりうる。例えば、ＦＭＣＷ作動形態のほかに、連続的な作動形態（ＣＷ）、ステップＦＭＣＷ（Ｓｔｅｐ−ＦＭＣＷ）またはマルチプレックスＦＭＣＷ（Ｍｕｌｔｉｐｌｅｘ−ＦＭＣＷ）機能もプログラム可能である。同様に、様々な振幅変調が、例えば、送信線の全般的な制御のために、または、様々なパルス変調パターンのためにプログラムされる。事前処理段４８およびアナログ／デジタル変換段５０の作動形態も、シーケンサ５４により制御され、したがって、各送信される変調方式に対して調整される。特に、デジタルデータストリームのサンプリングの際の、サンプリングパターンおよびサンプリング点の位置も変更されうる。
【００２４】
これら全ての機能を時間的に調整するために、半導体モジュール１２はさらに、クロック信号生成器５６を含み、当該クロック信号生成器５６は、半導体モジュール１２の様々な構成要素に、さらにプロセッサ１４にも、クロック信号ＣＬＫを供給する。このクロック生成器５６には、周波数基準として、外部に接続された水晶振動子５８も属する。
【００２５】
同様に、変調素子３６も、外部フィルタ切り替えのための接続口６０を有する。
【００２６】
最後に、半導体モジュール１２には、ここでは別体のブロックとして示され、半導体モジュール全体にその機能が分散されて実現されている内部監視素子６２も組み込まれており、全機能構成要素の駆動状態および正確な作動形態を監視することが可能であり、レジスタブロック４４のエラーレジスタ内の起こり得るエラーが確認され、インタフェース５２を介してプロセッサ１４に通知されうる。
【特許請求の範囲】
【請求項１】
車両のためのＦＭＣＷレーダセンサであって、レーダ信号を生成し送信し受信するための高周波ユニット（１０）と、送信された前記レーダ信号の変調を制御するための変調素子（３６）と、受信された前記レーダ信号から形成される中間周波数信号（２２）のための少なくとも１つのアナログ事前処理段（４８）と、少なくとも１つのアナログ／デジタル変換段（５０）と、前記変調素子（３６）を駆動し、前記アナログ／デジタル変換段（５０）のデジタル信号をさらに処理するためのプロセッサ（１４）とを、有する前記ＦＭＣＷレーダセンサにおいて、
前記変調素子（３６）と、前記事前処理段（４８）と、前記アナログ／デジタル変換段（５０）とは、１つの半導体モジュール（１２）に組み込まれ、前記半導体モジュール（１２）はさらに、前記半導体モジュールの構成要素を設定し監視するための監視素子（６２）およびレジスタ（４４）と、前記プロセッサ（１４）へのインタフェース（５２）を有することを特徴とする、ＦＭＣＷレーダセンサ。
【請求項２】
前記半導体モジュール（１２）には、前記変調素子（３６）および前記アナログ／デジタル変換段（５０）の動作シーケンスを可変的に制御するためのプログラム可能なシーケンサ（５４）が組み込まれていることを特徴とする、請求項１に記載のレーダセンサ。
【請求項３】
前記半導体モジュール（１２）には、前記半導体モジュールの機能群に、統一的なクロック信号（ＣＬＫ）を供給するクロック信号生成器（５６）が組み込まれていることを特徴とする、請求項１または２に記載のレーダセンサ。
【請求項４】
前記クロック信号生成器（５６）は、前記プロセッサ（１４）にも前記クロック信号（ＣＬＫ）を供給することを特徴とする、請求項３に記載のレーダセンサ。
【請求項５】
前記半導体モジュール（１２）は、異なる形態の周波数および／または振幅変調の制御のために構成されることを特徴とする、請求項１〜４のいずれか１項に記載のレーダセンサ。
【請求項１】
車両のためのＦＭＣＷレーダセンサであって、レーダ信号を生成し送信し受信するための高周波ユニット（１０）と、送信された前記レーダ信号の変調を制御するための変調素子（３６）と、受信された前記レーダ信号から形成される中間周波数信号（２２）のための少なくとも１つのアナログ事前処理段（４８）と、少なくとも１つのアナログ／デジタル変換段（５０）と、前記変調素子（３６）を駆動し、前記アナログ／デジタル変換段（５０）のデジタル信号をさらに処理するためのプロセッサ（１４）とを、有する前記ＦＭＣＷレーダセンサにおいて、
前記変調素子（３６）と、前記事前処理段（４８）と、前記アナログ／デジタル変換段（５０）とは、１つの半導体モジュール（１２）に組み込まれ、前記半導体モジュール（１２）はさらに、前記半導体モジュールの構成要素を設定し監視するための監視素子（６２）およびレジスタ（４４）と、前記プロセッサ（１４）へのインタフェース（５２）を有することを特徴とする、ＦＭＣＷレーダセンサ。
【請求項２】
前記半導体モジュール（１２）には、前記変調素子（３６）および前記アナログ／デジタル変換段（５０）の動作シーケンスを可変的に制御するためのプログラム可能なシーケンサ（５４）が組み込まれていることを特徴とする、請求項１に記載のレーダセンサ。
【請求項３】
前記半導体モジュール（１２）には、前記半導体モジュールの機能群に、統一的なクロック信号（ＣＬＫ）を供給するクロック信号生成器（５６）が組み込まれていることを特徴とする、請求項１または２に記載のレーダセンサ。
【請求項４】
前記クロック信号生成器（５６）は、前記プロセッサ（１４）にも前記クロック信号（ＣＬＫ）を供給することを特徴とする、請求項３に記載のレーダセンサ。
【請求項５】
前記半導体モジュール（１２）は、異なる形態の周波数および／または振幅変調の制御のために構成されることを特徴とする、請求項１〜４のいずれか１項に記載のレーダセンサ。
【図１】
【図２】
【図２】
【公表番号】特表２０１２−５１１７０３（Ｐ２０１２−５１１７０３Ａ）
【公表日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願番号】特願２０１１−５３９９７７（Ｐ２０１１−５３９９７７）
【出願日】平成２１年１０月２０日（２００９．１０．２０）
【国際出願番号】ＰＣＴ／ＥＰ２００９／０６３７０１
【国際公開番号】ＷＯ２０１０／０６６４９５
【国際公開日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（５０１１２５２３１）ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング (329)
【Ｆターム（参考）】
【公表日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願日】平成２１年１０月２０日（２００９．１０．２０）
【国際出願番号】ＰＣＴ／ＥＰ２００９／０６３７０１
【国際公開番号】ＷＯ２０１０／０６６４９５
【国際公開日】平成２２年６月１７日（２０１０．６．１７）
【出願人】（５０１１２５２３１）ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング (329)
【Ｆターム（参考）】
[ Back to top ]