通信システム、送信装置、受信装置、通信方法、及びプログラム
【課題】遅延の増大を防止し、ＳＤＨフレームの正常性を判定すること
【解決手段】ＢＩＰ−４演算部１０３は、ＳＤＨフレームの各行のＢＩＰ−４演算値を算出し、算出結果をＰＯＨ挿入部１０２に送信する。ＰＯＨ挿入部１０２は、ＰＯＨ領域の不使用バイトの領域を空き領域として扱い、ＰＯＨバイト及びＢＩＰ−４演算結果をＰＯＨ領域上に再配置する。ＢＩＰ−４演算部２１２は、受信したＳＤＨフレームの各行に対してＢＩＰ−４演算値を算出し、当該算出値と、送信装置が当該行について算出したＢＩＰ−４演算値と、を比較することによりエラーを検出する。ＰＯＨモニタ部２１４は、再配置にされているＰＯＨバイトを抽出してＰＯＨ復元部２１５に供給する。ＰＯＨ復元部２１５は、抽出したＰＯＨバイトを用いて、ＰＯＨ挿入部１０２が再配置する前のＰＯＨ領域の状態に復元する。
【解決手段】ＢＩＰ−４演算部１０３は、ＳＤＨフレームの各行のＢＩＰ−４演算値を算出し、算出結果をＰＯＨ挿入部１０２に送信する。ＰＯＨ挿入部１０２は、ＰＯＨ領域の不使用バイトの領域を空き領域として扱い、ＰＯＨバイト及びＢＩＰ−４演算結果をＰＯＨ領域上に再配置する。ＢＩＰ−４演算部２１２は、受信したＳＤＨフレームの各行に対してＢＩＰ−４演算値を算出し、当該算出値と、送信装置が当該行について算出したＢＩＰ−４演算値と、を比較することによりエラーを検出する。ＰＯＨモニタ部２１４は、再配置にされているＰＯＨバイトを抽出してＰＯＨ復元部２１５に供給する。ＰＯＨ復元部２１５は、抽出したＰＯＨバイトを用いて、ＰＯＨ挿入部１０２が再配置する前のＰＯＨ領域の状態に復元する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は通信システム、送信装置、受信装置、通信方法、及びプログラムに関する。
【背景技術】
【０００２】
ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）網を用いた通信システムにおいて、故障が生じた際に無瞬断にて通信経路を切り替えられる技術が現在提案されている。当該システムの一般的な構成及び動作を図１１を参照して以下に説明する。
【０００３】
図１１は、故障時無瞬断切替機能を有するＳＤＨ通信システムの構成を示すブロック図である。当該システムは、ＳＤＨ伝送装置４００と、ＳＤＨ伝送装置５００と、を有する構成である。なお、以下の説明では、ＳＤＨ伝送装置４００は送信側の装置とし、ＳＤＨ伝送装置５００は受信側の装置とするが、送受信機能を有する装置として構成することも勿論可能である。
【０００４】
ＳＤＨ伝送装置４００は、マルチフレーム生成部４０１と、ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）挿入部４０２と、を備える。ＳＤＨ伝送装置５００は、位相差吸収メモリ５１１と、ＢＩＰ−８演算部５１２と、フレーム調整メモリ５１３と、位相差吸収メモリ５２１と、ＢＩＰ−８演算部５２２と、フレーム調整メモリ５２３と、位相差吸収制御部５３０と、切替制御部５３１と、を備える。
【０００５】
ＳＤＨ伝送装置４００と、ＳＤＨ伝送装置５００と、の間には、ルートＡ及びルートＢという２つの光ファイバ等から構成される伝送路がある。ルートＡ及びルートＢに同一のデータが伝送されることにより、当該システムでは冗長構成を実現している。
【０００６】
マルチフレーム生成部４０１は、６４フレームを１サイクルとする６４マルチフレームの生成を行う。この６４マルチフレームは、ルートＡとルートＢの位相差を計測するために使用される。ＰＯＨ挿入部４０２は、フレームのＰＯＨを設定し、設定後のデータをルートＡ及びルートＢを介して伝送する。ＰＯＨは、データ伝送品質の監視などを行うために利用される領域である。
【０００７】
位相差吸収メモリ５１１は、位相差吸収制御部５３０の制御指示に応じて、ルートＡから入力されたフレームの伝送を遅延させる。同様に、位相差吸収メモリ５２１は、位相差吸収制御部５３０の制御指示に応じて、ルートＢから入力されたフレームの伝送を遅延させる。
【０００８】
位相差吸収制御部５３０は、ルートＡとルートＢの距離差によって発生するデータ受信の時間差を、メモリ（位相差吸収メモリ５１１、５２１）を使って遅延させる。これにより、位相差吸収制御部５３０は、位相差吸収メモリ５１１、５２１から同一データが同一タイミングで出力されるように制御する。
【０００９】
ＢＩＰ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ Ｐａｒｉｔｙ）−８演算部５１２は、ルートＡから伝送されたデータの１フレームを対象としてＢＩＰ−８演算を実行する。ＢＩＰ−８演算部５１２は、算出対象のフレームの次のフレームのＰＯＨのＢ３ビットを取り出し、取り出した値と算出したＢＩＰ−８演算値を比較する。ＢＩＰ−８演算部５１２は、この比較によりデータ伝送時に生じたエラーを検出する。ＢＩＰ−８演算部５１２は、エラー検出結果を切替制御部５３１に送信する。
【００１０】
フレーム調整メモリ５１３は、ＢＩＰ−８の演算結果の算出が終了するのを待つために、送信データを１フレーム（９行分）と１行分（Ｂ３ビットを含む行）だけ遅延させる。
【００１１】
ＢＩＰ−８演算部５２２は、ルートＢから伝送されたデータの１フレームを対象としてＢＩＰ−８演算を実行する。ＢＩＰ−８演算部５２２は、算出対象のフレームの次のフレームのＰＯＨのＢ３ビットを取り出し、取り出した値と算出したＢＩＰ−８演算値を比較する。Ｂ３ビットには、送信側の装置にて算出されたＢＩＰ−８演算結果が挿入されている。ＢＩＰ−８演算部５２２は、この比較によりデータ伝送時に生じたエラーを検出する。ＢＩＰ−８演算部５２２は、エラー検出結果を切替制御部５３１に送信する。
【００１２】
フレーム調整メモリ５２３は、ＢＩＰ−８の演算結果の算出が終了するのを待つために、送信データを１フレーム（９行分）と１行分（Ｂ３ビットを含む行）だけ遅延させる。
【００１３】
切替制御部５３１は、ＢＩＰ−８演算部５１２及びＢＩＰ−８演算部５２２のエラー検出結果に応じてエラーが発生していないルートから伝送されたフレームを選択して任意の処理部等に出力する。
【００１４】
特許文献１には、ＳＤＨに適合した通信システムにおいて、フレームの各行のセクションオーバーヘッド（ＳＯＨ）部分に、フレーム各行のエラー検出結果を挿入することが記載されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平７−２５００４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図１１に示す通信システムでは、前述のようにＢ３バイトの値と、ＢＩＰ−８の演算結果と、を比較することによりフレームの正常性を判定している。この正常性判定では、上述したようにフレーム調整メモリ５１３、５２３において１フレーム強の遅延を与える必要がある。すなわち、正常性のチェックに要する時間が増大してしまうという問題がある。
【００１７】
また、特許文献１のようにセクションオーバーヘッド部分にチェックビットを配置した場合、送信装置と受信装置との間に中継装置がある場合に、中継装置がセクションを終端するために、データを透過的に転送できない。
【００１８】
本発明は、上述した問題に鑑みてなされたものであり、遅延の増大を防止し、ＳＤＨフレームの正常性を判定することができる通信システム、送信装置、受信装置、通信方法、及びプログラムを提供することを主たる目的とする。
【課題を解決するための手段】
【００１９】
本発明にかかる通信システムの一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムであって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備え、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備えるものである。
【００２０】
本発明にかかる送信装置の一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置であって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備える、ものである。
【００２１】
本発明にかかる通信方法の一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムにおける通信方法であって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出し、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトし、
抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を再配置する前の状態に復元する、ものである。
【００２２】
本発明にかかるプログラムの一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する処理をコンピュータに実行させるためのプログラムであって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置する、ものである。
【００２３】
本発明にかかる受信装置の一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームの加工処理を実行する送信装置から加工済みの前記ＳＤＨフレームを受信する受信装置であって、
前記送信装置は、前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置することにより前記加工処理を実行し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備えるものである。
【発明の効果】
【００２４】
本発明では、遅延の増大を防止し、ＳＤＨフレームの正常性を判定することができる通信システム、送信装置、受信装置、通信方法、及びプログラムを提供することができる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１にかかる通信システムの構成を示すブロック図である。
【図２】一般的なＳＤＨ処理装置におけるＰＯＨバイトの種類と用途を記載した図である。
【図３】一般的なＳＤＨフレームを示す図である。
【図４】実施の形態１にかかるＳＤＨ伝送装置１００が送信するＳＤＨフレームのＰＯＨ構成を示す図である。
【図５】実施の形態１にかかるＢＩＰ−４演算部１０３及びＰＯＨ挿入部１０２の動作をＳＤＨフレーム上に示した概念図である。
【図６】実施の形態１にかかるＰＯＨ挿入部１０２によるＰＯＨバイトの加工処理を示す概念図である。
【図７】実施の形態１にかかるＳＤＨ伝送装置２００におけるエラー発生の検出と、切替制御の様子を示すタイミングチャートである。
【図８】実施の形態１にかかるＳＤＨ伝送装置２００におけるＰＯＨバイトの復元処理の様子を示すタイミングチャートである。
【図９】実施の形態１にかかるＳＤＨ伝送装置１００または２００を実現するためのコンピュータシステムのハードウェア構成例を示すブロック図である。
【図１０】実施の形態１にかかる通信システムの構成を示すブロック図である。
【図１１】一般的なＳＤＨ通信システムの構成を示すブロック図である。
【発明を実施するための形態】
【００２６】
＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態にかかる通信システムの構成を示すブロック図である。当該システムは、ＳＤＨ伝送装置１００と、ＳＤＨ伝送装置２００と、を有する構成である。なお、以下の説明では、ＳＤＨ伝送装置１００は送信側の装置とし、ＳＤＨ伝送装置２００は受信側の装置とするが、送受信機能を有する装置として構成することも勿論可能である。
【００２７】
ＳＤＨ伝送装置１００は、マルチフレーム生成部１０１と、ＰＯＨ挿入部１０２と、ＢＩＰ−４演算部１０３と、スルーＯＨ処理部１０４と、を備える。ＳＤＨ伝送装置２００は、位相差吸収メモリ２１１と、ＢＩＰ−４演算部２１２と、ロウ調整メモリ２１３と、ＰＯＨモニタ部２１４と、ＰＯＨ復元部２１５と、位相差吸収メモリ２２１と、ＢＩＰ−４演算部２２２と、ロウ調整メモリ２２３と、ＰＯＨモニタ部２２４と、ＰＯＨ復元部２２５と、位相差吸収制御部２３０と、切替制御部２３１と、を備える。
【００２８】
マルチフレーム生成部１０１は、６４フレームを１サイクルとする６４マルチフレームを生成する。この６４マルチフレームは、ルートＡとルートＢの位相差を計測するために使用される。通常、ＳＤＨの１フレームは、１２５μｓであり、ファイバ内の光の伝搬を５ｎｓ／ｍとすると、１フレーム間の時間差は２５ｋｍの距離差と換算される。マルチフレーム生成部１０１は、ＰＯＨ（パスオーバーヘッド）のＪ１バイトではない位置に６４マルチフレーム構成を設定する（詳細は、図４を参照して後述する。）。
【００２９】
ＢＩＰ−４演算部１０２は、ＳＤＨのフレームに含まれる１行分を対象にＢＩＰ−４演算を行う。当該システムでは、伝送路の正常性を判定し、エラーが生じた場合には正常なパスへの切替を実施するため、常に伝送路のエラーを監視する必要がある。これを実現するため、ＢＩＰ−４演算部１０２は、１行毎にＢＩＰ−４演算を実行する。ＢＩＰ−４演算部１０２は、ＢＩＰ−４の演算結果をＰＯＨ挿入部１０３に送信する。
【００３０】
ＰＯＨ挿入部１０３は、ＳＤＨフレームのＰＯＨの領域に対し、後述する図４、図６の構成に従いバイト列を設定する。詳細は、図４〜６を参照して後述する。
【００３１】
スルーＯＨ処理部１０４は、透過する必要がある（リアルタイム性を要する）ＰＯＨバイトを抽出して、抽出したＰＯＨバイトをＰＯＨ挿入部１０３に通知する。
【００３２】
図２は、一般的なＳＤＨ処理装置におけるＰＯＨバイトの種類と用途を記載した図である。１行目から順に、Ｊ１バイト、Ｂ３バイト、Ｃ２バイト、Ｇ１バイト、Ｆ２バイト、Ｈ４バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイトが格納される。Ｊ１バイト、Ｂ３バイト、Ｇ１バイト、及びＨ４バイトは、リアルタイム性を要する（抽出元のフレームと同期する必要がある）バイトである。これらのバイトは、当該フレームに必ず挿入されて送信される必要がある。
【００３３】
なお、図３は、一般的なＳＤＨフレームを示す図である。図示するように、フレームは、ＳＯＨ（セクションオーバーヘッド）とペイロードから構成され、ペイロード内にＰＯＨが存在する。
【００３４】
続いて、図４に本実施の形態にかかるＰＯＨの構成を示す。ＰＯＨ挿入部１０３は、図４に示すフォーマットのデータを作成する。各行のＰＯＨの前半（１〜４ビット）には、通常のＰＯＨバイトに挿入するバイトが半分に分割されて挿入される。各行のＰＯＨの後半（５〜８ビット）には、直前行のＢＩＰ―４演算結果が挿入される。ＢＩＰ−４演算結果は、後述のＢＩＰ−４演算部２１２または２２２によって算出される。
【００３５】
Ｊ１バイト、Ｂ３バイト、Ｇ１バイト、及びＨ４バイトは、前述のようにリアルタイム性を要するため、同一フレーム内のＰＯＨにおいて、２行にまたいで情報が挿入される。例えば、Ｊ１バイトは、１行目と９行目に分割されて挿入される。Ｃ２バイトは、リアルタイム性を要しない。そのため、Ｃ２バイトの１〜４ビットを８行目の前半に挿入し、５〜８ビットを後続するフレームのＰＯＨの８行目の前半に挿入する。これにより、２フレームのＰＯＨバイトからＣ２バイトを復元する。Ｆ２バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイトは本実施の形態にかかるＳＤＨ伝送装置が不使用と想定しているため、転送は行われない。
【００３６】
再度、図１の説明を行う。ＰＯＨ挿入部１０２は、図４に示すフォーマットのデータを位相差吸収メモリ２１１、位相差吸収メモリ２２１、及び位相差吸収制御部２３０に供給する。
【００３７】
位相差吸収制御部２３０は、図４に示すフォーマットからＪ１バイトを復元し、６４マルチフレーム設定を抽出する。そして、位相差吸収制御部２３０は、ルートＡとルートＢの距離差によって発生するデータ受信の時間差を、この６４マルチフレームを用いて位相差として計測する。位相差吸収制御部２３０は、この位相差の値を用い、ルートＡとルートＢのうち、どちらがフレームを速く伝送したかを判断する。位相差吸収制御部２３０は、早く到着したルートにかかる位相差吸収メモリに対して時間差分だけフレームの伝送を遅らせるように制御する。当該制御は、位相差吸収メモリの書き込みアドレス、読み出しアドレスを制御することにより行う。
【００３８】
位相差吸収メモリ２１１は、位相差吸収制御部２３０の制御指示に応じて、ルートＡから入力されたフレームの伝送の遅延を設定する。同様に、位相差吸収メモリ２２１は、位相差吸収制御部２３０の制御指示に応じて、ルートＢから入力されたフレームの伝送の遅延を設定する。
【００３９】
なお、位相差吸収メモリ２１１、２２１、及び位相差吸収制御部２３０の構成及び動作は、一般的なＳＤＨ無瞬断伝送システムにおいて既知のものであるため、詳細な説明は省略する。
【００４０】
ＢＩＰ−４演算部２１２は、ルートＡから伝送されたフレームの１行分を対象にＢＩＰ−４演算を実行する。ＢＩＰ−４演算部２１２は、演算結果と、次の行のＰＯＨバイトの後半に位置するＢＩＰ−４演算結果（４ビット）と、を比較する。ＢＩＰ−４演算部２１２は、この比較により当該行のエラーの有無を検出する。ＢＩＰ−４演算部２１２は、エラーの検出結果を切替制御部２３１に送信する。
【００４１】
ＰＯＨモニタ部２１４は、伝送されたフレームの各行のＰＯＨの前半部分（４ビット）から、ＰＯＨバイトの分割データの抽出を行い、抽出した分割データを合成してＰＯＨ復元部２１５に送信する。
【００４２】
ロウ調整メモリ２１３は、ルートＡから伝送されたフレームを、フレームに含まれる１行分に対応する時間だけ遅延させる。これは、ＢＩＰ−４演算部１０３が各行のＢＩＰ−４演算結果を演算対象行の次の行に挿入しているため、その演算結果を取得するために遅延させる必要があるためである。
【００４３】
ＰＯＨ復元部２１５は、ＰＯＨモニタ部２１４にて合成したデータを基に、ＰＯＨ挿入部１０２がフレームを加工する前（図４のフォーマットに変更する前）のフレームに復元する処理を行う。詳細には、ＰＯＨ復元部２１５は、ＰＯＨモニタ部２１４が合成したデータを（ＰＯＨバイト（１バイト））、元の位置に戻す。ここで、ロウ調整メモリ２１４は、前述のようにデータ出力を１行分だけ遅延させる。そのため、ＰＯＨ復元部２１５は、復元したＰＯＨバイトを適切なフレームのデータ行に挿入することができる。
【００４４】
なお、ＰＯＨ復元部２１５は、６４マルチフレーム挿入処理を行ったＪ１バイト、及び未使用バイト（Ｆ２バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイト）には、全ビットに対して'０'を挿入する。Ｂ３バイトは、演算対象の範囲内のデータを入れ替えた場合（すなわち、ＰＯＨバイトの加工処理を行った場合）に、演算結果が一致しなくなってしまう。そのため、ＰＯＨ復元部は、演算対象の範囲内のデータ入れ替えの位置差分を計算し、当該計算結果をＰＯＨ復元部２１５に入力時のＢ３の値に加算して、加算値をＢ３の値とする。
【００４５】
なお、ルートＢを構成する各処理部は、ルートＡ側の構成と同一の構成を有すればよい。詳細には、位相差吸収メモリ２２１は、位相差吸収メモリ２１１に対応する。ＢＩＰ−４演算部２２２は、ＢＩＰ−４演算部２１２に対応する。ロウ調整メモリ２２３は、ロウ調整メモリ２１３に対応する。ＰＯＨモニタ部２２４は、ＰＯＨモニタ部２１４に対応する。ＰＯＨ復元部２２５は、ＰＯＨ復元部２１２５に対応する。
【００４６】
切替制御部２３１は、ＢＩＰ−４演算部２１２及びＢＩＰ−４演算部２２２のエラー検出結果に応じてエラーが発生していないルートから伝送されたフレームを選択して任意の処理部等に出力する。
【００４７】
次に、図５〜図８を参照して、本実施の形態にかかる通信システムの動作を更に説明する。図５は、ＢＩＰ−４演算部１０３及びＰＯＨ挿入部１０２の動作をＳＤＨフレーム上に示した概念図である。本図では、ＢＩＰ−４演算部１０３が１行毎にＢＩＰ−４演算処理の演算結果を算出し、ＰＯＨ挿入部１０２が算出された演算結果を次行のＰＯＨバイトの後半位置に挿入していることを示している。
【００４８】
図６は、ＰＯＨ挿入部１０２によるＰＯＨバイトの加工処理を示す概念図である。ＰＯＨ挿入部１０２は、リアルタイム性を要するＢ３バイト、Ｇ１バイト、Ｈ４バイトを４ビットずつに分割し、分割した後半４ビットを次行のＰＯＨバイトの前半位置に挿入している。詳細には、ＰＯＨ挿入部１０２は、Ｂ３バイトの前半４ビットを２行目のＰＯＨバイトの前半に挿入し、後半４ビットを３行目のＰＯＨバイトの前半に挿入する。ＰＯＨ挿入部１０２は、Ｇ１バイトの前半４ビットを４行目のＰＯＨバイトの前半に挿入し、後半４ビットを５行目のＰＯＨバイトの前半に挿入する。ＰＯＨ挿入部１０２は、Ｈ４バイトの前半４ビットを６行目のＰＯＨバイトの前半に挿入し、後半４ビットを７行目のＰＯＨバイトの前半に挿入する。
【００４９】
図７は、本実施の形態にかかる通信システム、特に受信側のＳＤＨ伝送装置２００におけるエラー発生の検出と、切替制御の様子を示すタイミングチャートである。予め、送信側のＳＤＨ伝送装置１００内のＳＯＨ挿入部１０２は、図４に示すフレームを作成して送信しているものとする。
【００５０】
ＢＩＰ−４演算部２１２は、フレームの２行目から算出したＢＩＰ−４演算結果と、３行目のＰＯＨバイトの後半４ビットに挿入された演算結果と、を比較してエラーが生じているか否かを判定する。ここでは、エラーが発生しているため、ＢＩＰ−４演算部２１２は、切替制御部２３１に対してエラーが生じたことを通知する。ロウ調整メモリ２１３は、１行分の遅延を与える。
【００５１】
ＢＩＰ−４演算部２２２は、フレームの２行目から算出したＢＩＰ−４演算結果と、３行目のＰＯＨバイトの後半４ビットに挿入された演算結果と、を比較してエラーが生じているか否かを判定する。ここでは、エラーが発生していないため、ＢＩＰ−４演算部２２２は、切替制御部２３１に対してエラーが生じていないことを通知する。ロウ調整メモリ２２３は、１行分の遅延を与える。
【００５２】
切替制御部２３１は、ルートＡにかかるエラー通知に応じて、ルートＢから供給されたフレームを出力するように経路切替を行う。
【００５３】
続いて、図８を参照して、ＳＤＨ伝送装置２００におけるＰＯＨバイト（本図の例ではＢ３バイト）の復元処理について説明する。図８は、ＳＤＨ伝送装置２００におけるＰＯＨバイトの復元処理の様子を示すタイミングチャートである。
【００５４】
ＰＯＨモニタ部２１４は、ルートＡから伝送されたフレームの２行目のＰＯＨの前半部分から、ＰＯＨバイトの分割データの抽出を行う。同様に、ＰＯＨモニタ部２１４は３行目のＰＯＨの前半部分から、ＰＯＨバイトの分割データの抽出を行う。ＰＯＨモニタ部２１４は、分割データを送信順に応じて合成することによりＢ３バイトを復元する。ＰＯＨモニタ部２１４は、復元したＢ３バイトをＰＯＨ復元部２１５に送信する。
【００５５】
ＰＯＨ復元部２１５は、復元されたＢ３バイトをＰＯＨバイトとして挿入することにより、ＰＯＨ挿入部１０２が加工する前のフレームの状態を復元する。
【００５６】
続いて、本実施の形態にかかる通信システムの効果について説明する。上述したように、ＰＯＨ挿入部１０３が不使用とするＰＯＨバイトが挿入されていた領域を空き領域として、図４に示すようにＰＯＨバイトを再配置している。ここで、上述したように、ＰＯＨ挿入部１０３は、各行のＢＩＰ−４演算の結果を次行のＰＯＨ領域の後半４ビットの位置に挿入している。このため、受信側のＳＤＨ伝送装置２００では、１行分の遅延を与えるのみで、各行のエラー検出を実行することができる。すなわち、図１１に示す構成に比べて、本実施の形態にかかる通信システムは、遅延の少ないエラーチェック機構を実現することができる。
【００５７】
さらに、上述したように、エラー検出処理は、１行毎に実行される。一方、図１１に示す構成では１フレーム（９行）毎のエラー検出処理を行っている。そのため、本実施の形態にかかる通信システムは、エラー検出の対象が狭いために、エラーがどの箇所で生じているかを詳細に把握することができる。すなわち、本実施の形態にかかる通信システムは、高精度のエラー検出を実現することができる。
【００５８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【００５９】
ＳＤＨ伝送装置１００の各処理部（マルチフレーム生成部１０１、ＰＯＨ挿入部１０２、ＢＩＰ−４演算部１０３、スルーＯＨ処理部１０４）、及びＳＤＨ伝送装置２００の各処理部（ＢＩＰ−４演算部２１２、ＢＩＰ−４演算部２２２、ＰＯＨモニタ部２１４、ＰＯＨモニタ部２２４、ＰＯＨ復元部２１５、ＰＯＨ復元部２２５）における処理は、任意のコンピュータ内で動作するプログラムとして実現することが可能である。プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００６０】
図９は、ＳＤＨ伝送装置１００またはＳＤＨ伝送装置２００を実現するためのコンピュータシステムのハードウェア構成例を示している。以下の説明ではＳＤＨ伝送装置１００を例にとり、説明を行う。例えば、このシステムは、中央処理装置（ＣＰＵ）３１０とメモリ３２０とを含んでいる。ＣＰＵ３１０とメモリ３２０とは、バスを介して補助記憶装置としてのハードディスク装置（ＨＤＤ）３３０に接続される。このシステムは、典型的には、ユーザ・インターフェース・ハードウェアを備える。ユーザ・インターフェース・ハードウェアとしては、例えば、入力をするためのポインティング・デバイス（マウス、ジョイスティック等）やキーボード等の入力装置３４０や、視覚データをユーザに提示するための液晶ディスプレイなどの表示装置３５０がある。ハードディスク装置３３０等の記憶媒体にはオペレーティングシステムと共同してＣＰＵ３１０等に命令を与え、このシステムの各部の機能を実施するためのコンピュータ・プログラムを記憶することができる。すなわち、プログラムがメモリ３２０上に展開され、ＣＰＵ３１０がプログラムに従って処理を行い、他のハードウェア構成と協働することによって、ＳＤＨ伝送装置１００の各ブロックが構成されている。そして、ＳＤＨ伝送装置１００による各処理は、ＣＰＵ３１０において所定のプログラムが実行されることで実現されている。尚、これらのシステムは、単一のコンピュータでなくとも、複数のコンピュータによって構成することも可能である。
【００６１】
なお、本発明の本質的部分を図１０に示し、再度説明する。図１０は、図１に示す通信システムのうち、本発明の本質的な処理を行う処理部を抜き出して記載したブロック図である。
【００６２】
ＳＤＨ伝送装置１００は、ＰＯＨ挿入部１０２と、ＢＩＰ−４演算部１０３と、を備える。ＳＤＨ伝送装置２００は、ＢＩＰ−４演算部２１２と、ＰＯＨモニタ部２１４と、ＰＯＨ復元部２１５と、を備える。
【００６３】
ＢＩＰ−４演算部１０３は、ＳＤＨフレームの各行のＢＩＰ−４演算値を算出し、算出結果をＰＯＨ挿入部１０２に送信する。ＰＯＨ挿入部１０２は、ＰＯＨ領域の不使用バイト（Ｆ２バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイト）の領域を空き領域として扱い、ＰＯＨバイト及びＢＩＰ−４演算結果をＰＯＨ領域上に再配置する。好適には、ＰＯＨ挿入部１０２は、図４に示すようにＰＯＨ領域を再配置する。ＰＯＨ挿入部１０２は、再配置を行った後のＳＤＨフレームをＳＤＨ伝送装置２００に送信する。
【００６４】
ＳＤＨ伝送装置２００の動作を説明する。ＢＩＰ−４演算部２１２は、受信したＳＤＨフレームの各行に対してＢＩＰ−４演算値を算出し、当該算出値と、送信装置が当該行について算出したＢＩＰ−４演算値と、を比較することによりエラーを検出する。
【００６５】
ＰＯＨモニタ部２１４は、再配置にされているＰＯＨバイトを抽出してＰＯＨ復元部２１５に供給する。ＰＯＨ復元部２１５は、抽出したＰＯＨバイトを用いて、ＰＯＨ挿入部１０２が再配置する前のＰＯＨ領域の状態に復元する。
【００６６】
図１０の構成であっても、ＳＤＨ伝送装置１００が送信するフレームは、各行のＢＩＰ−４演算結果が埋め込まれている。すなわち、ＰＯＨ挿入部１０２は、各行に対してＢＩＰ−４演算を行い、当該行が含まれるフレーム内に演算結果を埋め込む。ＢＩＰ−４演算部２１２は、この演算結果を用いてエラー検出を行う。そのため、図１１に示す一般的な通信システムと異なり、図１０に示すＳＤＨ伝送装置１００は、１フレーム分以上の遅延を与える必要が無い。つまり、図１１に示す一般的な通信システムと比べ、図１０に示す通信システムは、遅延量を抑止してＳＤＨフレームを送受信することができる。
【００６７】
上記実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００６８】
（付記１）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムであって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備え、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備える通信システム。
【００６９】
（付記２）
前記送信装置は、
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出するスルーＰＯＨ抽出部を備え、
前記ＰＯＨ挿入部は、前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする付記１に記載の通信システム。
【００７０】
（付記３）
前記ＰＯＨ挿入部は、各行の前記パリティ演算結果を次行のＰＯＨ領域の後半４ビットの位置に挿入することを特徴とする付記１または付記２に記載の通信システム。
【００７１】
（付記４）
前記ＳＤＨフレームは、前記ＰＯＨバイトとしてＪ１バイト、Ｂ３バイト、Ｃ２バイト、Ｇ１バイト、Ｆ２バイト、Ｈ４バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイトを備え、
前記Ｆ２バイト、前記Ｚ３バイト、前記Ｚ４バイト、及び前記Ｚ５バイトは前記不使用バイトであり、
前記Ｊ１バイト、前記Ｂ３バイト、前記Ｇ１バイト、及び前記Ｈ４バイトは前記リアルタイムバイトであることを特徴とする付記２または付記３に記載の通信システム。
【００７２】
（付記５）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置であって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備える、送信装置。
【００７３】
（付記６）
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出するスルーＰＯＨ抽出部を更に備え、
前記ＰＯＨ挿入部は、前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする付記５に記載の送信装置。
【００７４】
（付記７）
前記ＰＯＨ挿入部は、各行の前記パリティ演算結果を次行のＰＯＨ領域の後半４ビットの位置に挿入することを特徴とする付記５または付記６に記載の送信装置。
【００７５】
（付記８）
前記ＳＤＨフレームは、前記ＰＯＨバイトとしてＪ１バイト、Ｂ３バイト、Ｃ２バイト、Ｇ１バイト、Ｆ２バイト、Ｈ４バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイトを備え、
前記Ｆ２バイト、前記Ｚ３バイト、前記Ｚ４バイト、及び前記Ｚ５バイトは前記不使用バイトであり、
前記Ｊ１バイト、前記Ｂ３バイト、前記Ｇ１バイト、及び前記Ｈ４バイトは前記リアルタイムバイトであることを特徴とする付記６または付記７に記載の送信装置。
【００７６】
（付記９）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムにおける通信方法であって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出し、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出し、
抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を再配置する前の状態に復元する、通信方法。
【００７７】
（付記１０）
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出し、
前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする付記９に記載の通信方法。
【００７８】
（付記１１）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する処理をコンピュータに実行させるためのプログラムであって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置する、プログラム。
【００７９】
（付記１２）
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出し、
前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする付記１１に記載のプログラム。
【００８０】
（付記１３）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームの加工処理を実行する送信装置から加工済みの前記ＳＤＨフレームを受信する受信装置であって、
前記送信装置は、前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置することにより前記加工処理を実行し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備える受信装置。
【符号の説明】
【００８１】
１００ ＳＤＨ伝送装置
１０１ マルチフレーム生成部
１０２ ＰＯＨ挿入部
１０３ ＢＩＰ−４演算部
１０４ スルーＯＨ処理部
２００ ＳＤＨ伝送装置
２１１ 位相差吸収メモリ
２１２ ＢＩＰ−４演算部
２１３ ロウ調整メモリ
２１４ ＰＯＨモニタ部
２２５ ＰＯＨ復元部
２２１ 位相差吸収メモリ
２２２ ＢＩＰ−４演算部
２２３ ロウ調整メモリ
２２４ ＰＯＨモニタ部
２２５ ＰＯＨ復元部
２３０ 位相差吸収制御部
２３１ 切替制御部
３１０ ＣＰＵ
３２０ メモリ
３３０ ＨＤＤ
３４０ 入力装置
３５０ 表示装置
４００ 送信装置
４０１ マルチフレーム生成部
４０２ ＰＯＨ挿入部
５００ 受信装置
５１１ 位相差吸収メモリ
５１２ ＢＩＰ−８演算部
５１３ フレーム調整メモリ
５２１ 位相差吸収メモリ
５２２ ＢＩＰ−８演算部
５２３ フレーム調整メモリ
５３０ 位相差吸収制御部
５３１切替制御部
【技術分野】
【０００１】
本発明は通信システム、送信装置、受信装置、通信方法、及びプログラムに関する。
【背景技術】
【０００２】
ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）網を用いた通信システムにおいて、故障が生じた際に無瞬断にて通信経路を切り替えられる技術が現在提案されている。当該システムの一般的な構成及び動作を図１１を参照して以下に説明する。
【０００３】
図１１は、故障時無瞬断切替機能を有するＳＤＨ通信システムの構成を示すブロック図である。当該システムは、ＳＤＨ伝送装置４００と、ＳＤＨ伝送装置５００と、を有する構成である。なお、以下の説明では、ＳＤＨ伝送装置４００は送信側の装置とし、ＳＤＨ伝送装置５００は受信側の装置とするが、送受信機能を有する装置として構成することも勿論可能である。
【０００４】
ＳＤＨ伝送装置４００は、マルチフレーム生成部４０１と、ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）挿入部４０２と、を備える。ＳＤＨ伝送装置５００は、位相差吸収メモリ５１１と、ＢＩＰ−８演算部５１２と、フレーム調整メモリ５１３と、位相差吸収メモリ５２１と、ＢＩＰ−８演算部５２２と、フレーム調整メモリ５２３と、位相差吸収制御部５３０と、切替制御部５３１と、を備える。
【０００５】
ＳＤＨ伝送装置４００と、ＳＤＨ伝送装置５００と、の間には、ルートＡ及びルートＢという２つの光ファイバ等から構成される伝送路がある。ルートＡ及びルートＢに同一のデータが伝送されることにより、当該システムでは冗長構成を実現している。
【０００６】
マルチフレーム生成部４０１は、６４フレームを１サイクルとする６４マルチフレームの生成を行う。この６４マルチフレームは、ルートＡとルートＢの位相差を計測するために使用される。ＰＯＨ挿入部４０２は、フレームのＰＯＨを設定し、設定後のデータをルートＡ及びルートＢを介して伝送する。ＰＯＨは、データ伝送品質の監視などを行うために利用される領域である。
【０００７】
位相差吸収メモリ５１１は、位相差吸収制御部５３０の制御指示に応じて、ルートＡから入力されたフレームの伝送を遅延させる。同様に、位相差吸収メモリ５２１は、位相差吸収制御部５３０の制御指示に応じて、ルートＢから入力されたフレームの伝送を遅延させる。
【０００８】
位相差吸収制御部５３０は、ルートＡとルートＢの距離差によって発生するデータ受信の時間差を、メモリ（位相差吸収メモリ５１１、５２１）を使って遅延させる。これにより、位相差吸収制御部５３０は、位相差吸収メモリ５１１、５２１から同一データが同一タイミングで出力されるように制御する。
【０００９】
ＢＩＰ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ Ｐａｒｉｔｙ）−８演算部５１２は、ルートＡから伝送されたデータの１フレームを対象としてＢＩＰ−８演算を実行する。ＢＩＰ−８演算部５１２は、算出対象のフレームの次のフレームのＰＯＨのＢ３ビットを取り出し、取り出した値と算出したＢＩＰ−８演算値を比較する。ＢＩＰ−８演算部５１２は、この比較によりデータ伝送時に生じたエラーを検出する。ＢＩＰ−８演算部５１２は、エラー検出結果を切替制御部５３１に送信する。
【００１０】
フレーム調整メモリ５１３は、ＢＩＰ−８の演算結果の算出が終了するのを待つために、送信データを１フレーム（９行分）と１行分（Ｂ３ビットを含む行）だけ遅延させる。
【００１１】
ＢＩＰ−８演算部５２２は、ルートＢから伝送されたデータの１フレームを対象としてＢＩＰ−８演算を実行する。ＢＩＰ−８演算部５２２は、算出対象のフレームの次のフレームのＰＯＨのＢ３ビットを取り出し、取り出した値と算出したＢＩＰ−８演算値を比較する。Ｂ３ビットには、送信側の装置にて算出されたＢＩＰ−８演算結果が挿入されている。ＢＩＰ−８演算部５２２は、この比較によりデータ伝送時に生じたエラーを検出する。ＢＩＰ−８演算部５２２は、エラー検出結果を切替制御部５３１に送信する。
【００１２】
フレーム調整メモリ５２３は、ＢＩＰ−８の演算結果の算出が終了するのを待つために、送信データを１フレーム（９行分）と１行分（Ｂ３ビットを含む行）だけ遅延させる。
【００１３】
切替制御部５３１は、ＢＩＰ−８演算部５１２及びＢＩＰ−８演算部５２２のエラー検出結果に応じてエラーが発生していないルートから伝送されたフレームを選択して任意の処理部等に出力する。
【００１４】
特許文献１には、ＳＤＨに適合した通信システムにおいて、フレームの各行のセクションオーバーヘッド（ＳＯＨ）部分に、フレーム各行のエラー検出結果を挿入することが記載されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平７−２５００４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図１１に示す通信システムでは、前述のようにＢ３バイトの値と、ＢＩＰ−８の演算結果と、を比較することによりフレームの正常性を判定している。この正常性判定では、上述したようにフレーム調整メモリ５１３、５２３において１フレーム強の遅延を与える必要がある。すなわち、正常性のチェックに要する時間が増大してしまうという問題がある。
【００１７】
また、特許文献１のようにセクションオーバーヘッド部分にチェックビットを配置した場合、送信装置と受信装置との間に中継装置がある場合に、中継装置がセクションを終端するために、データを透過的に転送できない。
【００１８】
本発明は、上述した問題に鑑みてなされたものであり、遅延の増大を防止し、ＳＤＨフレームの正常性を判定することができる通信システム、送信装置、受信装置、通信方法、及びプログラムを提供することを主たる目的とする。
【課題を解決するための手段】
【００１９】
本発明にかかる通信システムの一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムであって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備え、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備えるものである。
【００２０】
本発明にかかる送信装置の一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置であって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備える、ものである。
【００２１】
本発明にかかる通信方法の一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムにおける通信方法であって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出し、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトし、
抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を再配置する前の状態に復元する、ものである。
【００２２】
本発明にかかるプログラムの一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する処理をコンピュータに実行させるためのプログラムであって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置する、ものである。
【００２３】
本発明にかかる受信装置の一態様は、
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームの加工処理を実行する送信装置から加工済みの前記ＳＤＨフレームを受信する受信装置であって、
前記送信装置は、前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置することにより前記加工処理を実行し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備えるものである。
【発明の効果】
【００２４】
本発明では、遅延の増大を防止し、ＳＤＨフレームの正常性を判定することができる通信システム、送信装置、受信装置、通信方法、及びプログラムを提供することができる。
【図面の簡単な説明】
【００２５】
【図１】実施の形態１にかかる通信システムの構成を示すブロック図である。
【図２】一般的なＳＤＨ処理装置におけるＰＯＨバイトの種類と用途を記載した図である。
【図３】一般的なＳＤＨフレームを示す図である。
【図４】実施の形態１にかかるＳＤＨ伝送装置１００が送信するＳＤＨフレームのＰＯＨ構成を示す図である。
【図５】実施の形態１にかかるＢＩＰ−４演算部１０３及びＰＯＨ挿入部１０２の動作をＳＤＨフレーム上に示した概念図である。
【図６】実施の形態１にかかるＰＯＨ挿入部１０２によるＰＯＨバイトの加工処理を示す概念図である。
【図７】実施の形態１にかかるＳＤＨ伝送装置２００におけるエラー発生の検出と、切替制御の様子を示すタイミングチャートである。
【図８】実施の形態１にかかるＳＤＨ伝送装置２００におけるＰＯＨバイトの復元処理の様子を示すタイミングチャートである。
【図９】実施の形態１にかかるＳＤＨ伝送装置１００または２００を実現するためのコンピュータシステムのハードウェア構成例を示すブロック図である。
【図１０】実施の形態１にかかる通信システムの構成を示すブロック図である。
【図１１】一般的なＳＤＨ通信システムの構成を示すブロック図である。
【発明を実施するための形態】
【００２６】
＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態にかかる通信システムの構成を示すブロック図である。当該システムは、ＳＤＨ伝送装置１００と、ＳＤＨ伝送装置２００と、を有する構成である。なお、以下の説明では、ＳＤＨ伝送装置１００は送信側の装置とし、ＳＤＨ伝送装置２００は受信側の装置とするが、送受信機能を有する装置として構成することも勿論可能である。
【００２７】
ＳＤＨ伝送装置１００は、マルチフレーム生成部１０１と、ＰＯＨ挿入部１０２と、ＢＩＰ−４演算部１０３と、スルーＯＨ処理部１０４と、を備える。ＳＤＨ伝送装置２００は、位相差吸収メモリ２１１と、ＢＩＰ−４演算部２１２と、ロウ調整メモリ２１３と、ＰＯＨモニタ部２１４と、ＰＯＨ復元部２１５と、位相差吸収メモリ２２１と、ＢＩＰ−４演算部２２２と、ロウ調整メモリ２２３と、ＰＯＨモニタ部２２４と、ＰＯＨ復元部２２５と、位相差吸収制御部２３０と、切替制御部２３１と、を備える。
【００２８】
マルチフレーム生成部１０１は、６４フレームを１サイクルとする６４マルチフレームを生成する。この６４マルチフレームは、ルートＡとルートＢの位相差を計測するために使用される。通常、ＳＤＨの１フレームは、１２５μｓであり、ファイバ内の光の伝搬を５ｎｓ／ｍとすると、１フレーム間の時間差は２５ｋｍの距離差と換算される。マルチフレーム生成部１０１は、ＰＯＨ（パスオーバーヘッド）のＪ１バイトではない位置に６４マルチフレーム構成を設定する（詳細は、図４を参照して後述する。）。
【００２９】
ＢＩＰ−４演算部１０２は、ＳＤＨのフレームに含まれる１行分を対象にＢＩＰ−４演算を行う。当該システムでは、伝送路の正常性を判定し、エラーが生じた場合には正常なパスへの切替を実施するため、常に伝送路のエラーを監視する必要がある。これを実現するため、ＢＩＰ−４演算部１０２は、１行毎にＢＩＰ−４演算を実行する。ＢＩＰ−４演算部１０２は、ＢＩＰ−４の演算結果をＰＯＨ挿入部１０３に送信する。
【００３０】
ＰＯＨ挿入部１０３は、ＳＤＨフレームのＰＯＨの領域に対し、後述する図４、図６の構成に従いバイト列を設定する。詳細は、図４〜６を参照して後述する。
【００３１】
スルーＯＨ処理部１０４は、透過する必要がある（リアルタイム性を要する）ＰＯＨバイトを抽出して、抽出したＰＯＨバイトをＰＯＨ挿入部１０３に通知する。
【００３２】
図２は、一般的なＳＤＨ処理装置におけるＰＯＨバイトの種類と用途を記載した図である。１行目から順に、Ｊ１バイト、Ｂ３バイト、Ｃ２バイト、Ｇ１バイト、Ｆ２バイト、Ｈ４バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイトが格納される。Ｊ１バイト、Ｂ３バイト、Ｇ１バイト、及びＨ４バイトは、リアルタイム性を要する（抽出元のフレームと同期する必要がある）バイトである。これらのバイトは、当該フレームに必ず挿入されて送信される必要がある。
【００３３】
なお、図３は、一般的なＳＤＨフレームを示す図である。図示するように、フレームは、ＳＯＨ（セクションオーバーヘッド）とペイロードから構成され、ペイロード内にＰＯＨが存在する。
【００３４】
続いて、図４に本実施の形態にかかるＰＯＨの構成を示す。ＰＯＨ挿入部１０３は、図４に示すフォーマットのデータを作成する。各行のＰＯＨの前半（１〜４ビット）には、通常のＰＯＨバイトに挿入するバイトが半分に分割されて挿入される。各行のＰＯＨの後半（５〜８ビット）には、直前行のＢＩＰ―４演算結果が挿入される。ＢＩＰ−４演算結果は、後述のＢＩＰ−４演算部２１２または２２２によって算出される。
【００３５】
Ｊ１バイト、Ｂ３バイト、Ｇ１バイト、及びＨ４バイトは、前述のようにリアルタイム性を要するため、同一フレーム内のＰＯＨにおいて、２行にまたいで情報が挿入される。例えば、Ｊ１バイトは、１行目と９行目に分割されて挿入される。Ｃ２バイトは、リアルタイム性を要しない。そのため、Ｃ２バイトの１〜４ビットを８行目の前半に挿入し、５〜８ビットを後続するフレームのＰＯＨの８行目の前半に挿入する。これにより、２フレームのＰＯＨバイトからＣ２バイトを復元する。Ｆ２バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイトは本実施の形態にかかるＳＤＨ伝送装置が不使用と想定しているため、転送は行われない。
【００３６】
再度、図１の説明を行う。ＰＯＨ挿入部１０２は、図４に示すフォーマットのデータを位相差吸収メモリ２１１、位相差吸収メモリ２２１、及び位相差吸収制御部２３０に供給する。
【００３７】
位相差吸収制御部２３０は、図４に示すフォーマットからＪ１バイトを復元し、６４マルチフレーム設定を抽出する。そして、位相差吸収制御部２３０は、ルートＡとルートＢの距離差によって発生するデータ受信の時間差を、この６４マルチフレームを用いて位相差として計測する。位相差吸収制御部２３０は、この位相差の値を用い、ルートＡとルートＢのうち、どちらがフレームを速く伝送したかを判断する。位相差吸収制御部２３０は、早く到着したルートにかかる位相差吸収メモリに対して時間差分だけフレームの伝送を遅らせるように制御する。当該制御は、位相差吸収メモリの書き込みアドレス、読み出しアドレスを制御することにより行う。
【００３８】
位相差吸収メモリ２１１は、位相差吸収制御部２３０の制御指示に応じて、ルートＡから入力されたフレームの伝送の遅延を設定する。同様に、位相差吸収メモリ２２１は、位相差吸収制御部２３０の制御指示に応じて、ルートＢから入力されたフレームの伝送の遅延を設定する。
【００３９】
なお、位相差吸収メモリ２１１、２２１、及び位相差吸収制御部２３０の構成及び動作は、一般的なＳＤＨ無瞬断伝送システムにおいて既知のものであるため、詳細な説明は省略する。
【００４０】
ＢＩＰ−４演算部２１２は、ルートＡから伝送されたフレームの１行分を対象にＢＩＰ−４演算を実行する。ＢＩＰ−４演算部２１２は、演算結果と、次の行のＰＯＨバイトの後半に位置するＢＩＰ−４演算結果（４ビット）と、を比較する。ＢＩＰ−４演算部２１２は、この比較により当該行のエラーの有無を検出する。ＢＩＰ−４演算部２１２は、エラーの検出結果を切替制御部２３１に送信する。
【００４１】
ＰＯＨモニタ部２１４は、伝送されたフレームの各行のＰＯＨの前半部分（４ビット）から、ＰＯＨバイトの分割データの抽出を行い、抽出した分割データを合成してＰＯＨ復元部２１５に送信する。
【００４２】
ロウ調整メモリ２１３は、ルートＡから伝送されたフレームを、フレームに含まれる１行分に対応する時間だけ遅延させる。これは、ＢＩＰ−４演算部１０３が各行のＢＩＰ−４演算結果を演算対象行の次の行に挿入しているため、その演算結果を取得するために遅延させる必要があるためである。
【００４３】
ＰＯＨ復元部２１５は、ＰＯＨモニタ部２１４にて合成したデータを基に、ＰＯＨ挿入部１０２がフレームを加工する前（図４のフォーマットに変更する前）のフレームに復元する処理を行う。詳細には、ＰＯＨ復元部２１５は、ＰＯＨモニタ部２１４が合成したデータを（ＰＯＨバイト（１バイト））、元の位置に戻す。ここで、ロウ調整メモリ２１４は、前述のようにデータ出力を１行分だけ遅延させる。そのため、ＰＯＨ復元部２１５は、復元したＰＯＨバイトを適切なフレームのデータ行に挿入することができる。
【００４４】
なお、ＰＯＨ復元部２１５は、６４マルチフレーム挿入処理を行ったＪ１バイト、及び未使用バイト（Ｆ２バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイト）には、全ビットに対して'０'を挿入する。Ｂ３バイトは、演算対象の範囲内のデータを入れ替えた場合（すなわち、ＰＯＨバイトの加工処理を行った場合）に、演算結果が一致しなくなってしまう。そのため、ＰＯＨ復元部は、演算対象の範囲内のデータ入れ替えの位置差分を計算し、当該計算結果をＰＯＨ復元部２１５に入力時のＢ３の値に加算して、加算値をＢ３の値とする。
【００４５】
なお、ルートＢを構成する各処理部は、ルートＡ側の構成と同一の構成を有すればよい。詳細には、位相差吸収メモリ２２１は、位相差吸収メモリ２１１に対応する。ＢＩＰ−４演算部２２２は、ＢＩＰ−４演算部２１２に対応する。ロウ調整メモリ２２３は、ロウ調整メモリ２１３に対応する。ＰＯＨモニタ部２２４は、ＰＯＨモニタ部２１４に対応する。ＰＯＨ復元部２２５は、ＰＯＨ復元部２１２５に対応する。
【００４６】
切替制御部２３１は、ＢＩＰ−４演算部２１２及びＢＩＰ−４演算部２２２のエラー検出結果に応じてエラーが発生していないルートから伝送されたフレームを選択して任意の処理部等に出力する。
【００４７】
次に、図５〜図８を参照して、本実施の形態にかかる通信システムの動作を更に説明する。図５は、ＢＩＰ−４演算部１０３及びＰＯＨ挿入部１０２の動作をＳＤＨフレーム上に示した概念図である。本図では、ＢＩＰ−４演算部１０３が１行毎にＢＩＰ−４演算処理の演算結果を算出し、ＰＯＨ挿入部１０２が算出された演算結果を次行のＰＯＨバイトの後半位置に挿入していることを示している。
【００４８】
図６は、ＰＯＨ挿入部１０２によるＰＯＨバイトの加工処理を示す概念図である。ＰＯＨ挿入部１０２は、リアルタイム性を要するＢ３バイト、Ｇ１バイト、Ｈ４バイトを４ビットずつに分割し、分割した後半４ビットを次行のＰＯＨバイトの前半位置に挿入している。詳細には、ＰＯＨ挿入部１０２は、Ｂ３バイトの前半４ビットを２行目のＰＯＨバイトの前半に挿入し、後半４ビットを３行目のＰＯＨバイトの前半に挿入する。ＰＯＨ挿入部１０２は、Ｇ１バイトの前半４ビットを４行目のＰＯＨバイトの前半に挿入し、後半４ビットを５行目のＰＯＨバイトの前半に挿入する。ＰＯＨ挿入部１０２は、Ｈ４バイトの前半４ビットを６行目のＰＯＨバイトの前半に挿入し、後半４ビットを７行目のＰＯＨバイトの前半に挿入する。
【００４９】
図７は、本実施の形態にかかる通信システム、特に受信側のＳＤＨ伝送装置２００におけるエラー発生の検出と、切替制御の様子を示すタイミングチャートである。予め、送信側のＳＤＨ伝送装置１００内のＳＯＨ挿入部１０２は、図４に示すフレームを作成して送信しているものとする。
【００５０】
ＢＩＰ−４演算部２１２は、フレームの２行目から算出したＢＩＰ−４演算結果と、３行目のＰＯＨバイトの後半４ビットに挿入された演算結果と、を比較してエラーが生じているか否かを判定する。ここでは、エラーが発生しているため、ＢＩＰ−４演算部２１２は、切替制御部２３１に対してエラーが生じたことを通知する。ロウ調整メモリ２１３は、１行分の遅延を与える。
【００５１】
ＢＩＰ−４演算部２２２は、フレームの２行目から算出したＢＩＰ−４演算結果と、３行目のＰＯＨバイトの後半４ビットに挿入された演算結果と、を比較してエラーが生じているか否かを判定する。ここでは、エラーが発生していないため、ＢＩＰ−４演算部２２２は、切替制御部２３１に対してエラーが生じていないことを通知する。ロウ調整メモリ２２３は、１行分の遅延を与える。
【００５２】
切替制御部２３１は、ルートＡにかかるエラー通知に応じて、ルートＢから供給されたフレームを出力するように経路切替を行う。
【００５３】
続いて、図８を参照して、ＳＤＨ伝送装置２００におけるＰＯＨバイト（本図の例ではＢ３バイト）の復元処理について説明する。図８は、ＳＤＨ伝送装置２００におけるＰＯＨバイトの復元処理の様子を示すタイミングチャートである。
【００５４】
ＰＯＨモニタ部２１４は、ルートＡから伝送されたフレームの２行目のＰＯＨの前半部分から、ＰＯＨバイトの分割データの抽出を行う。同様に、ＰＯＨモニタ部２１４は３行目のＰＯＨの前半部分から、ＰＯＨバイトの分割データの抽出を行う。ＰＯＨモニタ部２１４は、分割データを送信順に応じて合成することによりＢ３バイトを復元する。ＰＯＨモニタ部２１４は、復元したＢ３バイトをＰＯＨ復元部２１５に送信する。
【００５５】
ＰＯＨ復元部２１５は、復元されたＢ３バイトをＰＯＨバイトとして挿入することにより、ＰＯＨ挿入部１０２が加工する前のフレームの状態を復元する。
【００５６】
続いて、本実施の形態にかかる通信システムの効果について説明する。上述したように、ＰＯＨ挿入部１０３が不使用とするＰＯＨバイトが挿入されていた領域を空き領域として、図４に示すようにＰＯＨバイトを再配置している。ここで、上述したように、ＰＯＨ挿入部１０３は、各行のＢＩＰ−４演算の結果を次行のＰＯＨ領域の後半４ビットの位置に挿入している。このため、受信側のＳＤＨ伝送装置２００では、１行分の遅延を与えるのみで、各行のエラー検出を実行することができる。すなわち、図１１に示す構成に比べて、本実施の形態にかかる通信システムは、遅延の少ないエラーチェック機構を実現することができる。
【００５７】
さらに、上述したように、エラー検出処理は、１行毎に実行される。一方、図１１に示す構成では１フレーム（９行）毎のエラー検出処理を行っている。そのため、本実施の形態にかかる通信システムは、エラー検出の対象が狭いために、エラーがどの箇所で生じているかを詳細に把握することができる。すなわち、本実施の形態にかかる通信システムは、高精度のエラー検出を実現することができる。
【００５８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【００５９】
ＳＤＨ伝送装置１００の各処理部（マルチフレーム生成部１０１、ＰＯＨ挿入部１０２、ＢＩＰ−４演算部１０３、スルーＯＨ処理部１０４）、及びＳＤＨ伝送装置２００の各処理部（ＢＩＰ−４演算部２１２、ＢＩＰ−４演算部２２２、ＰＯＨモニタ部２１４、ＰＯＨモニタ部２２４、ＰＯＨ復元部２１５、ＰＯＨ復元部２２５）における処理は、任意のコンピュータ内で動作するプログラムとして実現することが可能である。プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（random access memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００６０】
図９は、ＳＤＨ伝送装置１００またはＳＤＨ伝送装置２００を実現するためのコンピュータシステムのハードウェア構成例を示している。以下の説明ではＳＤＨ伝送装置１００を例にとり、説明を行う。例えば、このシステムは、中央処理装置（ＣＰＵ）３１０とメモリ３２０とを含んでいる。ＣＰＵ３１０とメモリ３２０とは、バスを介して補助記憶装置としてのハードディスク装置（ＨＤＤ）３３０に接続される。このシステムは、典型的には、ユーザ・インターフェース・ハードウェアを備える。ユーザ・インターフェース・ハードウェアとしては、例えば、入力をするためのポインティング・デバイス（マウス、ジョイスティック等）やキーボード等の入力装置３４０や、視覚データをユーザに提示するための液晶ディスプレイなどの表示装置３５０がある。ハードディスク装置３３０等の記憶媒体にはオペレーティングシステムと共同してＣＰＵ３１０等に命令を与え、このシステムの各部の機能を実施するためのコンピュータ・プログラムを記憶することができる。すなわち、プログラムがメモリ３２０上に展開され、ＣＰＵ３１０がプログラムに従って処理を行い、他のハードウェア構成と協働することによって、ＳＤＨ伝送装置１００の各ブロックが構成されている。そして、ＳＤＨ伝送装置１００による各処理は、ＣＰＵ３１０において所定のプログラムが実行されることで実現されている。尚、これらのシステムは、単一のコンピュータでなくとも、複数のコンピュータによって構成することも可能である。
【００６１】
なお、本発明の本質的部分を図１０に示し、再度説明する。図１０は、図１に示す通信システムのうち、本発明の本質的な処理を行う処理部を抜き出して記載したブロック図である。
【００６２】
ＳＤＨ伝送装置１００は、ＰＯＨ挿入部１０２と、ＢＩＰ−４演算部１０３と、を備える。ＳＤＨ伝送装置２００は、ＢＩＰ−４演算部２１２と、ＰＯＨモニタ部２１４と、ＰＯＨ復元部２１５と、を備える。
【００６３】
ＢＩＰ−４演算部１０３は、ＳＤＨフレームの各行のＢＩＰ−４演算値を算出し、算出結果をＰＯＨ挿入部１０２に送信する。ＰＯＨ挿入部１０２は、ＰＯＨ領域の不使用バイト（Ｆ２バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイト）の領域を空き領域として扱い、ＰＯＨバイト及びＢＩＰ−４演算結果をＰＯＨ領域上に再配置する。好適には、ＰＯＨ挿入部１０２は、図４に示すようにＰＯＨ領域を再配置する。ＰＯＨ挿入部１０２は、再配置を行った後のＳＤＨフレームをＳＤＨ伝送装置２００に送信する。
【００６４】
ＳＤＨ伝送装置２００の動作を説明する。ＢＩＰ−４演算部２１２は、受信したＳＤＨフレームの各行に対してＢＩＰ−４演算値を算出し、当該算出値と、送信装置が当該行について算出したＢＩＰ−４演算値と、を比較することによりエラーを検出する。
【００６５】
ＰＯＨモニタ部２１４は、再配置にされているＰＯＨバイトを抽出してＰＯＨ復元部２１５に供給する。ＰＯＨ復元部２１５は、抽出したＰＯＨバイトを用いて、ＰＯＨ挿入部１０２が再配置する前のＰＯＨ領域の状態に復元する。
【００６６】
図１０の構成であっても、ＳＤＨ伝送装置１００が送信するフレームは、各行のＢＩＰ−４演算結果が埋め込まれている。すなわち、ＰＯＨ挿入部１０２は、各行に対してＢＩＰ−４演算を行い、当該行が含まれるフレーム内に演算結果を埋め込む。ＢＩＰ−４演算部２１２は、この演算結果を用いてエラー検出を行う。そのため、図１１に示す一般的な通信システムと異なり、図１０に示すＳＤＨ伝送装置１００は、１フレーム分以上の遅延を与える必要が無い。つまり、図１１に示す一般的な通信システムと比べ、図１０に示す通信システムは、遅延量を抑止してＳＤＨフレームを送受信することができる。
【００６７】
上記実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００６８】
（付記１）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムであって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備え、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備える通信システム。
【００６９】
（付記２）
前記送信装置は、
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出するスルーＰＯＨ抽出部を備え、
前記ＰＯＨ挿入部は、前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする付記１に記載の通信システム。
【００７０】
（付記３）
前記ＰＯＨ挿入部は、各行の前記パリティ演算結果を次行のＰＯＨ領域の後半４ビットの位置に挿入することを特徴とする付記１または付記２に記載の通信システム。
【００７１】
（付記４）
前記ＳＤＨフレームは、前記ＰＯＨバイトとしてＪ１バイト、Ｂ３バイト、Ｃ２バイト、Ｇ１バイト、Ｆ２バイト、Ｈ４バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイトを備え、
前記Ｆ２バイト、前記Ｚ３バイト、前記Ｚ４バイト、及び前記Ｚ５バイトは前記不使用バイトであり、
前記Ｊ１バイト、前記Ｂ３バイト、前記Ｇ１バイト、及び前記Ｈ４バイトは前記リアルタイムバイトであることを特徴とする付記２または付記３に記載の通信システム。
【００７２】
（付記５）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置であって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備える、送信装置。
【００７３】
（付記６）
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出するスルーＰＯＨ抽出部を更に備え、
前記ＰＯＨ挿入部は、前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする付記５に記載の送信装置。
【００７４】
（付記７）
前記ＰＯＨ挿入部は、各行の前記パリティ演算結果を次行のＰＯＨ領域の後半４ビットの位置に挿入することを特徴とする付記５または付記６に記載の送信装置。
【００７５】
（付記８）
前記ＳＤＨフレームは、前記ＰＯＨバイトとしてＪ１バイト、Ｂ３バイト、Ｃ２バイト、Ｇ１バイト、Ｆ２バイト、Ｈ４バイト、Ｚ３バイト、Ｚ４バイト、Ｚ５バイトを備え、
前記Ｆ２バイト、前記Ｚ３バイト、前記Ｚ４バイト、及び前記Ｚ５バイトは前記不使用バイトであり、
前記Ｊ１バイト、前記Ｂ３バイト、前記Ｇ１バイト、及び前記Ｈ４バイトは前記リアルタイムバイトであることを特徴とする付記６または付記７に記載の送信装置。
【００７６】
（付記９）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムにおける通信方法であって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出し、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出し、
抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を再配置する前の状態に復元する、通信方法。
【００７７】
（付記１０）
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出し、
前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする付記９に記載の通信方法。
【００７８】
（付記１１）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する処理をコンピュータに実行させるためのプログラムであって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置する、プログラム。
【００７９】
（付記１２）
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出し、
前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする付記１１に記載のプログラム。
【００８０】
（付記１３）
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームの加工処理を実行する送信装置から加工済みの前記ＳＤＨフレームを受信する受信装置であって、
前記送信装置は、前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置することにより前記加工処理を実行し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備える受信装置。
【符号の説明】
【００８１】
１００ ＳＤＨ伝送装置
１０１ マルチフレーム生成部
１０２ ＰＯＨ挿入部
１０３ ＢＩＰ−４演算部
１０４ スルーＯＨ処理部
２００ ＳＤＨ伝送装置
２１１ 位相差吸収メモリ
２１２ ＢＩＰ−４演算部
２１３ ロウ調整メモリ
２１４ ＰＯＨモニタ部
２２５ ＰＯＨ復元部
２２１ 位相差吸収メモリ
２２２ ＢＩＰ−４演算部
２２３ ロウ調整メモリ
２２４ ＰＯＨモニタ部
２２５ ＰＯＨ復元部
２３０ 位相差吸収制御部
２３１ 切替制御部
３１０ ＣＰＵ
３２０ メモリ
３３０ ＨＤＤ
３４０ 入力装置
３５０ 表示装置
４００ 送信装置
４０１ マルチフレーム生成部
４０２ ＰＯＨ挿入部
５００ 受信装置
５１１ 位相差吸収メモリ
５１２ ＢＩＰ−８演算部
５１３ フレーム調整メモリ
５２１ 位相差吸収メモリ
５２２ ＢＩＰ−８演算部
５２３ フレーム調整メモリ
５３０ 位相差吸収制御部
５３１切替制御部
【特許請求の範囲】
【請求項１】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムであって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備え、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備える通信システム。
【請求項２】
前記送信装置は、
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出するスルーＰＯＨ抽出部を備え、
前記ＰＯＨ挿入部は、前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする請求項１に記載の通信システム。
【請求項３】
前記ＰＯＨ挿入部は、各行の前記パリティ演算結果を次行のＰＯＨ領域の後半４ビットの位置に挿入することを特徴とする請求項１または請求項２に記載の通信システム。
【請求項４】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置であって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備える、送信装置。
【請求項５】
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出するスルーＰＯＨ抽出部を更に備え、
前記ＰＯＨ挿入部は、前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする請求項４に記載の送信装置。
【請求項６】
前記ＰＯＨ挿入部は、各行の前記パリティ演算結果を次行のＰＯＨ領域の後半４ビットの位置に挿入することを特徴とする請求項４または請求項５に記載の送信装置。
【請求項７】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムにおける通信方法であって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出し、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出し、
抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を再配置する前の状態に復元する、通信方法。
【請求項８】
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出し、
前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする請求項７に記載の通信方法。
【請求項９】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する処理をコンピュータに実行させるためのプログラムであって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置する、プログラム。
【請求項１０】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームの加工処理を実行する送信装置から加工済みの前記ＳＤＨフレームを受信する受信装置であって、
前記送信装置は、前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置することにより前記加工処理を実行し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備える受信装置。
【請求項１】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムであって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備え、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備える通信システム。
【請求項２】
前記送信装置は、
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出するスルーＰＯＨ抽出部を備え、
前記ＰＯＨ挿入部は、前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする請求項１に記載の通信システム。
【請求項３】
前記ＰＯＨ挿入部は、各行の前記パリティ演算結果を次行のＰＯＨ領域の後半４ビットの位置に挿入することを特徴とする請求項１または請求項２に記載の通信システム。
【請求項４】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置であって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出する第１パリティ演算部と、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置するＰＯＨ挿入部と、を備える、送信装置。
【請求項５】
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出するスルーＰＯＨ抽出部を更に備え、
前記ＰＯＨ挿入部は、前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする請求項４に記載の送信装置。
【請求項６】
前記ＰＯＨ挿入部は、各行の前記パリティ演算結果を次行のＰＯＨ領域の後半４ビットの位置に挿入することを特徴とする請求項４または請求項５に記載の送信装置。
【請求項７】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する送信装置と当該フレームを受信する受信装置と、を備える通信システムにおける通信方法であって、
前記送信装置は、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出し、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出し、
抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を再配置する前の状態に復元する、通信方法。
【請求項８】
前記ＰＯＨバイトのうち、同一フレーム内にて送信する必要があるバイトであるリアルタイムバイトを抽出し、
前記リアルタイムバイトを第１及び第２リアルタイムビットに分割し、前記第２リアルタイムビットを次行のＰＯＨ領域に配置し、各行の前記パリティ演算結果を次行のＰＯＨ領域に配置することを特徴とする請求項７に記載の通信方法。
【請求項９】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームを送信する処理をコンピュータに実行させるためのプログラムであって、
前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置する、プログラム。
【請求項１０】
ＰＯＨ（Ｐａｔｈ ＯｖｅｒＨｅａｄ）領域の各行に配置されたバイトであるＰＯＨバイトを含むＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）フレームの加工処理を実行する送信装置から加工済みの前記ＳＤＨフレームを受信する受信装置であって、
前記送信装置は、前記ＳＤＨフレームの各行のパリティ演算結果を算出し、
前記ＰＯＨバイトのうち、不使用とするバイトである不使用バイトの配置箇所を空き領域とし、不使用バイト以外の前記ＰＯＨバイト及び前記パリティ演算結果を前記ＰＯＨ領域にて再配置することにより前記加工処理を実行し、
前記受信装置は、
受信した前記ＳＤＨフレームの各行のパリティ演算結果を算出し、算出値と、前記送信装置が算出したパリティ演算結果を前記ＳＤＨフレームから抽出して比較することによりエラーを検出する第２パリティ演算部と、
受信した前記ＳＤＨフレームから前記ＰＯＨバイトを抽出するＰＯＨモニタ部と、
前記ＰＯＨモニタ部が抽出した前記ＰＯＨバイトを用いて、前記ＰＯＨ領域を前記ＰＯＨ挿入部が再配置する前の状態に復元するＰＯＨ復元部と、を備える受信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−３１１３０（Ｐ２０１３−３１１３０Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６７５３０（Ｐ２０１１−１６７５３０）
【出願日】平成２３年７月２９日（２０１１．７．２９）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２９日（２０１１．７．２９）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]