説明

遊技機制御用マイクロコンピユータ

遊技機制御用マイクロコンピュータ23が、不正プログラムにより動作させられる危険を防止する。
【構成】 遊技機制御用マイクロコンピュータ23に、制御プログラムが記録される外付リードオンリメモリ10cの適否を判定するための手段62を設ける。最初のROM10cの実装時に、ROM10cに記憶されたセキュリティコードに対応するセキュリティチェック情報がROM64に格納される。所定の条件の成立時に、CPU63は、ROM64に格納されたデータに基づき、ROM10cに記憶された制御用プログラムが適正なものかどうか判断する。

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パチンコ遊技機やアレンジ式パチンコ遊技機あるいはスロットマシーン等で代表される遊技機を制御するためのマイクロコンピュータに関する。
【0002】
【従来の技術】従来、遊技機を制御するための遊技機制御用マイクロコンピュータのプログラムは、開発製造会社がプログラムを開発してマイクロコンピュータのリードオンリーメモリ(ROM)に記憶させた後その開発プログラムが一定の基準に合格するか否かを決めるための第三者機関による試験を受ける。そして第三者機関の試験に合格した合格プログラムが記憶されたリードオンリーメモリを有するマイクロコンピュータのみが遊技機に搭載されて遊技場に搬入され、遊技場においては一定の基準に合格した健全な遊技を行なうことのできる遊技機のみが設置されることになる。
【0003】
【発明が解決しようとする課題】しかし、遊技場に出荷される遊技機が一定の基準に合格した健全な遊技のできる遊技機のみであったとしても、遊技場に搬入された遊技機に関し、合格プログラム以外の不正プログラムを作りその不正プログラムにより中央処理装置を動作させる不正改造が行なえる場合があり、そのような不正改造が行なわれた場合には、せっかく第三者機関が試験を行なったとしても実際の遊技場において一定の基準に適合しない動作をする遊技機が出回る不都合が生ずる欠点があった。
【0004】本発明は、係る実情に鑑み、合格プログラム以外の不正に改造されたプログラムによる遊技機の制御を極力防止することができる遊技機制御用マイクロコンピュータを提供することを目的とする。
【0005】
【課題を解決するための手段】本発明に係る遊技機制御用マイクロコンピュータは、遊技制御動作のための所定の情報と、前記情報に対応づけて定められる所定のセキュリティコードとが記憶された記憶手段が着脱可能に接続される、遊技機制御用マイクロコンピュータであって、最初に接続される記憶手段に記憶された前記セキュリティコードに基づき所定の関係に従って定められるセキュリティチェック情報を自動的に記憶し、後続する前記記憶手段の着脱に際しても前記セキュリティチェック情報を保持し続ける自動記憶手段と、所定の判定条件が成立したことに応答して、接続されている記憶手段に記憶された前記遊技制御動作のための情報が適切なものであるか否かを、前記自動記憶手段に記憶・保持された前記セキュリティチェック情報に基づいて判定する適否判定手段とを含むことを特徴とする。
【0006】
【作用】本発明によれば、遊技機を制御するための情報が記憶された記憶手段が、遊技機制御用マイクロコンピュータに最初に接続されると、その記憶手段に記憶されていたセキュリティコードに対応するセキュリティチェック情報が自動記憶手段に記憶される。このセキュリティチェック情報は以後そのまま保持される。遊技機制御用マイクロコンピュータの適否判定手段は、所定の判定条件が成立すると、自動記憶手段に記憶されたセキュリティチェック情報を手掛かりに、接続された記憶手段に記憶されている遊技制御動作のための情報が適正なものであるかどうかの判定を行なう。
【0007】
【実施例】次に、本発明の実施例を図面に基づいて詳細に説明する。
【0008】図1は、本発明に係る遊技用のワンチップマイクロコンピュータを用いたセキュリティシステムを示す全体システムブロック図である。
【0009】本発明に係るマイクロコンピュータのチップは半導体チップメーカ1により製造される。半導体チップメーカ1は、マイクロコンピュータにおけるMPU(Micro Processing Unit),RAM(Random Access Memory),入出力ポート(I/Oポート)をワンチップ化した半導体チップを製造する。この半導体チップメーカ1により製造されるチップには、後に詳しく説明するが、量産用チップ23aと開発用チップ23bとがある。量産用チップ23aとは、この量産用チップ23aに接続されたROMに記憶されているプログラムが後述する第三者試験機関11による試験に合格した適正なものであるか否かを判定する判定機能を有するものである。開発用チップ23bは、前述した判定機能を有しないチップであり、判定機能を有しない点を除いては量産用チップ23aと同じものである。
【0010】半導体チップメーカ1からチップ流通会社2に入荷されたチップのうち量産用チップ23aは量産用チップ流通部門2aによって流通されチップ流通管理機関3に搬入される。一方、開発用チップ23bの方は、チップ流通会社2の開発用チップ流通部門2bによって流通されてチップ流通管理機関3に搬入される。なおこのチップ流通会社2は、完全な民営の会社でもよく、また国が出資して作った公共の企業団体であってもよい。チップ流通管理機関3は、チップが適正に流通しているか否かを管理して所定の遊技機メーカ等にチップの流通を斡旋するための機関である。このチップ流通管理機関3を省いてチップ流通会社2から遊技機メーカーに直接チップを搬入してもよい。
【0011】チップ流通管理機関3に搬入された量産用チップ23aと開発用チップ23bとは、それぞれ遊技機メーカ4の量産部門6と開発部門5とに搬入される。遊技機メーカ4の開発部門5では、図示7に示すように搬入された開発用チップ23bを用いてプログラムを開発し、製品開発を行なう。そして開発部門5は開発した開発プログラムが記憶された申請マスターROM10aを、図1(A)に示されるように、チップ流通会社2のセキュリティ管理部門2cに、セキュリティコード打込を依頼する。セキュリティ管理部門2cは、所定のセキュリティコードをこのROM10aに書込み、図1(B)に示されるように遊技機メーカー4の開発部門5に返還する。開発部門5は、返送された申請マスタROM10aを量産用チップ23aに実装し、さらにこれらを搭載して申請用遊技機を作成するとともに、申請用の書類を作成し、それら申請マスターROM10aが搭載された複数台の申請用遊技機・作成書類9等からなる申請用提出物8を提出して図1(C)に示される様に第三者試験機関11に試験を申請する。
【0012】第三者試験機関11は、たとえば警察等の公的な監督機関の依託機関等で構成されている。この第三者試験機関11には、試験業務部門12と鑑定業務部門13とがあり、試験業務部門12に前記試験用提出物8が搬入され、図示14に示すようにその試験申請を受付ける。試験業務部門12では、その受付けた試験用提出物8を図示15に示すように試験し、図示16で示すようにその試験結果の合否の判定を行なうとともに図1(D)に示す様に遊技機メーカー4に遊技機を返還する。ただし1台はそのまま第三者試験機関11に保管され、また申請マスターROM10aは遊技機から取外され、図1(E)に示す様にチップ流通管理機関3に引渡される。そして不合格と判定された場合には試験業務部門12は図示17に示すようにチップ流通管理機関3にその引渡したROM10aの廃棄を依頼する。チップ流通管理機関3は、このROM10aを、外部に流出することがない様処分する。また、合格と判定された場合には、図示18に示すようにチップ流通管理機関3に対し、遊技機メーカー4の謄本交付申請書の提出および引渡したROM10aの遊技機メーカー4への返還を依頼する。これを受けて、チップ流通管理機関3では、図1(F)に示すようにROM10aを遊技機メーカー4に返還するとともに謄本交付申請書の提出依頼があったことを遊技機メーカーに連絡する。連絡を受けた遊技機メーカー4は図1(G)に示すように謄本交付申請書およびROM10aを第三者試験機関11に提出する。そして、図1(H)に示す様に第三者試験機関11から遊技機メーカー4に謄本が交付される。なお、第三者試験機関11に保管される遊技機の申請マスターROM10aは、量産用マスターROM10bとして鑑定業務に用いられる。
【0013】一方、各都道府県の警察等で構成された管轄監督機関25も申請用遊技機について検定を行い、第三者試験機関11により合格と判断されかつ管轄監督機関25により適正と判断された場合には遊技場への遊技機の設置が認められる。この第三者試験機関11と管轄監督機関25とにより、前記リードオンリーメモリ(ROM)に記憶されている前記開発プロクラムが一定の基準に合格するか否かを試験する第三者機関が構成されている。前記セキュリティコードとは、第三者機関により合格と判断されて市場に出回った遊技機に搭載されたROMに記憶されているプログラムが前記第三者機関の試験に合格した適正なものであるか否かを判定するために用いられるセキュリティ情報である。
【0014】このセキュリティコードは、例えばプログラムデータを所定の変換フォーマットに従って変換されたものをセキュリティコードとする方法が考えられる。この場合において、プログラムデータすべてをセキュリティコード作成の基準としてもよいし、プログラムデータのうち、特に重要な部分(例えば大当り確率や可変入賞球装置の開放時間などのデータ部分)をセキュリテイーコード作成の基準としてもよい。
【0015】返還された申請用マスタROM10aのいくつかは、量産用マスタROM10bとして、遊技機メーカ4の量産部門6に搬入される。量産部門6は量産用マスターROM10bに記憶されている記憶情報を図示19に示すようにコピーする。量産用マスターROM10bの記憶情報がコピーされたROM10cが基板22に実装される。さらに、チップ流通管理機関3から搬入されてきた量産用チップを図示20に示すように基板22に実装する。この基板22に実装された実装チップ23と実装ROM10cとにより、遊技機を制御するためのマイクロコンピュータが構成される。
【0016】基板22にチップ23とROM10cとを実装した後に、最初に電源を投入した段階で、実装ROM10cの記憶情報に含まれている前記セキュリティコードが後述するように実装チップ23に記憶される。量産用チップ23aからなる実装チップ23は、基板22に装着されて一番最初に接続されたROM10cに記憶されているセキュリティコードのみを記憶する機能を有する。そしてこの記憶したセキュリティコードに基づいて実装ROM10cに記憶されているプログラムが第三者機関の試験に合格した適正なものであるか否かの判定が行なわれる。一旦ROMを実装した後そのROMに記憶されているプログラムを改ざんしたり、実装ROM10cを不正に作られたプログラムが記憶されたROMに交換したりした場合には、実装チップ23に記憶されている前記セキュリティコードとROMに記憶されているセキュリティコードとが食違って整合性を失う。そのために、プログラムが不正に改造されたことを判定することが可能となる。
【0017】このプログラムおよびセキュリティコードのROMへのコピーおよび基板への実装作業を遊技機メーカ4に行なわせる代わりに、量産用マスターROM10bをチップ流通会社2に搬入してチップ流通会社2でROMコピーとROMの基板への実装作業を行ない、その後基板を遊技機メーカ4に搬入するようにしてもよい。この遊技機メーカ4により、遊技機を制御するためのマイクロコンピュータの中央処理装置を動作させるためのプログラムを開発して該開発プログラムを前記マイクロコンピュータのリードオンリーメモリに記憶させる開発製造会社が構成されている。なおこの開発製造会社は、遊技機メーカに限らず、その遊技機メーカの下請けであるプログラム開発製造会社で構成してもよい。
【0018】前述したように、量産用チップ23aは、接続されたROMに記憶されているプログラムを改造等して最初のプログラムと異なったものにした場合にはプログラムが不正に改造された旨の判定を行なってマイクロコンピュータが通常の状態では動作しないようにする機能を有している。そのため量産用チップ23aを用いて前述した開発部門5による開発を行なった場合には、ROMに記憶されているプログラムのデバグ等を行なってプログラムを変更する度に不適正である旨の判定が行なわれてマイクロコンピュータが正常に動作しなくなる不都合が生じる。しかし、前述したように開発用チップ23bは前記セキュリティチェック機能を有しない。したがって、開発用チップ23bを用いて前記デバグ等を行なえばマイクロコンピュータが通常状態で動作し、プログラム開発に好都合となる。また、量産用チップ23aのパッケージをたとえばプラスチックとし、開発用チップ23bのパッケージをたとえばセラミックで構成し、チップの外観から量産用チップ23aと開発用チップ23bとの区別ができるようにしている。
【0019】チップとROMが実装された基板が組付けられた遊技機21は、遊技場24に搬入される。遊技場24では、搬入されてきた遊技機21を複数台設置して遊技者による遊技が可能な状態にする。
【0020】管轄監督機関25は、遊技場24に設置された遊技機21を抜打ち的に検査して図示26で示すように動作がおかしいと思われる遊技機のROMの照合処理を行なう。そしてROMの照合を行なったにもかかわらず適否を決めがたいものについて、第三者試験機関11の鑑定業務部門13に鑑定依頼を行なう。たとえば、実装チップ23と実装ROM10cとの両者を不正に作られた別のものに取替えた場合には、前述したセキュリティチェックが行われることなく改造プログラムに従って遊技機が動作することになるのであり、そのような場合に鑑定業務部門13に鑑定依頼を行なうのである。
【0021】鑑定業務部門13では、鑑定依頼された実装チップ23と実装ROM10cとが搭載された基板22を検査して図示33で示すように遊技機検証・照合を行なう。この遊技機検証・照合33は、基板22に実装されたROM10cを取去ってその代わりに適正なプログラムが記憶されている量産用マスターROM10bを実装して実装チップ23が正常に動作するか否かの検証・照合をすることにより行なう。その結果、図示28に示すように鑑定作業・書類の作成を行ない、管轄監督機関25に鑑定結果を報告する。前述した申請マスタROM10a,量産用マスタROM10b,実装ROM10cはたとえばEPROMで構成されている。
【0022】図2は、量産用チップが基板に実装された状態の実装チップおよびそれに接続される各種装置や回路を示すブロック図である。
【0023】この実装チップ23は、制御動作を所定の手順で実行することのできる中央処理装置すなわちCPU(Central Processing Unit)40と、必要なデータの書込みおよび呼出しができるRAM41と、入力信号を受けてCPU40に入力データを与えるとともにCPU40からの出力データを受けて外部に出力するI/Oポート44等がワンチップ化されて構成されている。実装チップ23に設けられているクロック発生回路46には、外部に設けられた水晶発振子45からの水晶振動信号が入力される。この水晶発振子45からの水晶振動信号は動作クロックの2倍の振動数のものである。なお、水晶発振子45に変えてセラミックを発振子としたセラミック発振子による振動信号をクロック発生回路46に入力してもよい。
【0024】クロック発生回路46からのクロック信号が入力されたプログラマブルクロック分周回路47は、入力されたクロック信号を分周して所定のクロック信号をサウンドジェネレータ48や可変表示装置表示駆動用IC49に出力する。このサウンドジェネレータ48は遊技機に設けられたスピーカ97(図7参照)に音発生用の制御信号を出力するものである。また可変表示装置表示駆動用IC49は遊技機に設けられた可変表示装置90(図7参照)を制御するためのものであり、CPU,RAM,ROM,I/Oポートがワンチップ化されたもので構成されている。なお、この可変表示装置表示駆動用IC49は図示一点鎖線で示すようにプログラマブル割込み要求タイマ50,51に接続させた状態で設けてもよく、また、可変表示装置表示駆動用IC49を設けることなく可変表示装置90を直接I/Oポート44からの出力信号により制御するようにしてもよい。
【0025】プログラマブル割込要求タイマ0(50),1(51)は、16bitのプログラマブルカウンタタイマで構成されており、フリー・ランニング・カウンタ,コンペア・レジスタ(2組)を内蔵している。このプログラマブル割込要求タイマ0(50),1(51)は、主要機能として、インターバル・タイマ機能,イベント・カウント機能,ワンショット出力機能,PWM(パルス幅変調)出力機能を有するばかりでなく、パルス幅測定機能と時間差測定機能とを有する。
【0026】パルス幅測定機能とは、たとえば遊技機に設けられた始動入賞スイッチ101a,101b,101cや10カウント検出スイッチ102(図8参照)の検出信号の波形長さを測定する機能である。時間差測定機能とは、前述した各種のスイッチからの検出信号があった後次回の検出信号があるまでの時間を測定する機能である。このパルス幅測定機能と時間差測定機能とは、プログラマブル割込要求タイマ0(50),1(51)のカウンタのクロックソースを外部入力に選択した場合に達成可能となる。
【0027】カウンタのクロックソースとしては、クロックを選択してリフレッシュカウンタとして利用することもでき、また、他方のプログラマブル割込要求タイマからの出力をクロックソースに選択して32bitのカウンタとして使用することもできる。これらのクロックソースを選択する方法としては、プログラム内部で選択するやり方を採用する。つまり、ある番地にレジスタがあり、ここに所定の数字を書込み、その書込まれた数字の種類によってクロックソースを選択するようにする。
【0028】このプログラマブル割込要求タイマ0(50),1(51)は、カウンタ出力およびコンペア出力により割込みの設定が可能であり、また、割込みを、ユーザリセット,マスカブル割込み,ノンマスカブル割込みのいずれかの例外処理にルーティング設定できる。さらに、プリスケーラの働きにより、タイマのクロック単位時間を任意に設定できるとともに、コンペア・レジスタ(2組)の値を任意に設定できる。このプログラマブル割込要求タイマ0(50),1(51)からの出力信号がリセット/割込みコントローラ52に入力される。
【0029】このリセット/割込みコントローラ52は、システムリセット機能とユーザリセット機能とを有する。システムリセットとは、I/Oポート44を含む実装チップ23全体を初期化して電源立上げ状態からのリスタートを行なうことである。一方ユーザリセットとは、CPU40のみをリセットして実装チップ23のウォームリスタートを行なうことである。このユーザリセットは、たとえば2msec毎に1回行なわれて割込み処理が可能となる。このリセット/割込みコントローラ52には、割込み要求信号発生回路54から、システムリセット信号、ウォームリスタートを行なうためのユーザリセット信号,ノンマスカブル割込み要求信号,マスカブル割込み要求信号が入力される。リセット/割込みコントローラ52から割込み要求信号発生回路54に対してはシステムリセット出力信号が出力される。
【0030】このリセット/割込みコントローラ52に入力されるシステムリセット信号は、ロウアクティブでレベル入力となっている。つまり、入力される信号がハイレベルからロウレベルに切替わったときにリセットされるようになっている。リセット/割込みコントローラ52に入力されるユーザリセット信号も同様にロウアクティブでレベル入力となっている。なお、この割込み要求信号発生回路54は設けない場合もある。
【0031】実装チップ23にはアドレス・デコード回路57とデータ出力時間調整回路58とが設けられている。アドレス・デコード回路57には、外部I/O67と外部ROM10cとが接続されている。この実装チップ23と外部ROM10cによってマイクロコンピュータが構成される。このマイクロコンピュータは、実装チップ23と外部ROM10cと、さらにはサウンドジェネレータ48を含めてワンチップ化しても良い。アドレス・デコード回路57は、外部入出力マップエリアと外部ROMエリアとをメモリ(物理アドレス)上の空間へ設定するアドレス・デコード(チップセレクト信号生成)機能を有している。
【0032】外部入出力マップエリアは外部入出力マップエリア・サイズを256B〜2KBまで設定できるとともに、8分割したエリア毎にチップセレクト信号(6本)を割当てることができる。また、外部ROMエリアは、外部ROM10cのチップセレクト信号を生成する。
【0033】データ出力時間調整回路58は、低速の入出力機器とのインターフェイスを行なうために、マシンサイクルを延ばすウエイト機能を提供する。設定により、最大4マシンサイクル分のウエイト・ステートが可能となる。このアドレス・デコード回路57からの出力信号はI/Oポート44にも入力され、出力されたアドレスに応じてI/Oポート44のbitを指定して入出力ポートを特定できるように構成されている。
【0034】I/Oポート44は、8bit(ポートA用)および4bit(ポートB用)の周辺機器インターフェイスポート(PIP)を、各1ポート有する。これらのポート端子は、汎用入出力ポート機能のほかに、外部入出力のチップセレクト端子およびハンドシェイク端子(1ポート分)とを兼ねている。図4に示すように、a,b,cの3つのモードを有し、その3つのモードのいずれを選択するかの選択命令が外部ROM10cからCPU40を介してI/Oポート44に与えられる。そして、cのモードが選択された場合には、bit単位で入出力設定のできる8bitの汎用入出力ポートと6bitのチップセレクト機能が提供される。ハンドシェイク機能を持たせたい場合にはaまたはbのモードを選択する。すると、Byte単位で入出力設定のできる8bit汎用入出力ポートが提供される。ただしポートA用のハンドシェイク用端子として2端子(P8,P9)が設定され、このハンドシェイク端子P8,P9は、タイミング信号とリード,ライト信号が入出力される。このハンドシェイク用端子は割込み設定が可能である。さらに、ハンドシェイク用端子の割込みをマスカブル割込みの例外処理にルーティング設定できる。また、モードaを選択した場合には、P10〜P13の端子がチップセレクト信号ポートとなり、モードbを選択した場合には、P10〜P13の端子はポートBのためのハンドシェイク機能なしのPIPとなる。
【0035】このI/Oポート44に対し遊技機の各種駆動回路55と各種スイッチ回路56とが接続されている。そして、I/Oポート44を介して各種スイッチ回路56からの信号がCPU40に与えられ、I/Oポート44を介してCPU40からの制御信号が各種駆動回路55に与えられる。
【0036】実装チップ23に設けられたウォッチドッグタイマ60は、ノイズや電源電圧の低下等の原因による誤動作(暴走)を検出して正常な状態に戻す機能を提供するものである。このウォッチドッグタイマ60からの信号がシステムチェック回路61とリセット/割込みコントローラ52とに与えられる。このウォッチドッグタイマ60は、タイマのリセットタイミングが最大許容リセット・インターバル・タイム以上になったときにウォッチ・ドッグ・タイマ信号が出力されるように構成されている。この最大許容リセット・インターバル・タイムは遊技機メーカ4が所望の時間に設定することができる。さらにこのウォッチドッグタイマ60は、8bitプリスケーラの働きにより、タイマのクロック単位時間が設定できる。このウォッチドッグタイマ信号の出力を、ユーザリセット,マスカブル割込み,ノンマスカブル割込みのいずれかの例外処理にルーティング設定できる。なおシステムチェック回路61は設けない場合もある。
【0037】実装チップ23に設けられた外部バスインターフェイス43にはアドレスバス端子(16端子)とデータバス端子(8端子)とが接続されており、アドレスバス信号とデータバス信号とがそれぞれ出力される。また外部バスインターフェイス43からは、データバスがリードサイクルであることを示す信号,データバスがライトサイクルであることを示す信号,メモリ空間へのアクセスであることを示す信号,オペコードフェッチサイクル実行中であることを示す信号が出力される。これらの出力信号は、プログラム開発の際にワンチップマイクロコンピュータICE用アダプタボード59(図5参照)に出力される。このワンチップマイクロコンピュータICE用アダプタボード59には、セキュリティチェック回路62からモニタ装置60への出力端子を除くこの実装チップ23の入出力端子の全てが接続される。また、アドレスバス端子からのアドレスバス信号とデータバス端子からのデータバス信号とはそれぞれ外部I/Oポート67,外部ROM10cにも出力される。また、データバス端子からのデータバス信号を可変表示装置表示駆動用IC49のI/Oポートおよびデータバスに入力して可変表示装置表示駆動用ICを動作させるようにしてもよい。この場合に可変表示装置表示駆動用ICに入力される信号の内容としては、たとえば遊技機が大当たりになるようにするための命令信号が考えられる。一方、この可変表示装置表示駆動用IC49に入力する命令信号としては、前記I/Oポート44からの出力信号を命令信号として入力してもよい。
【0038】図中69は大容量のコンデンサであり、RAM41の電源をバックアップするためのものである。なおこのコンデンサ69を設けない場合もある。このRAM41は、セキュリティチェック回路62からのバンク切替え信号によりバンク切替えが可能に構成されている。このことを図3に基づいて説明する。
【0039】図3は、メモリマップを示す説明図である。図3に示すように、アドレス0000から7FFFまでが外部ROM10cに割振られたアドレスであり、8000から81FFまでがRAM41に割振られたアドレスであり、F000からF7FFまでが外部I/O67に割振られたアドレスであり、FF00からFFFFまでが内部I/O44に割振られたアドレスである。そして、RAM41は、アドレス8000から81FFまでの同じアドレスに256/512B(コンデンサ69によるバックアップが可能)と256Bとの2つの領域を有している。ただし、RAM41の容量が256Bの時は、そのアドレスは8000から80FFまでである。そして、後述する一般ユーザモードの場合には256/512Bのワーキングエリアが用いられ、後述するユーザテストモードの場合にはバンク切替えが行なわれて256Bの方のワーキングエリアが用いられる。なお、256/512Bの内、256の方がパチンコ遊技機用であり512の方がスロットマシーン用である。
【0040】また、外部ROM10cには、前述のようにアドレス0000から7FFFが割当てられており、このアドレス内に収まるように適正プログラムは作成される。もしもこのアドレス外の命令を実行するようにプログラムが作成されている場合、このプログラムは不正に改造されたものと判断される。そのような場合には、CPU40は自動的に停止し、命令を実行することがないように構成されている。
【0041】RAM41は、コンデンサ69によりバックアップされている。しかし、何らかの原因で電源の瞬断等があった場合には、CPU動作が不安定となり、RAM41への異常なアクセスにより、RAM41のデータが破壊されるおそれがある。そのため、RAM41には、電源瞬断時のバックアップ電源からの出力に応答して、RAM41へのアクセスを禁止するためのアクセス制御機能が付加されている。
【0042】すなわち、RAM41には、アクセス制御レジスタが設けられており、その所定のビットの値に応じてRAM41へのアクセスの可否を制御する。このビットの書換えは、CPU40が、電源の瞬断時にバックアップ電源が発生するノンマスカブル割込などに応答して、まだ動作が安定している間に行なう。このビットがアクセス不可を示す値であるときには、RAM41からのデータ読出しも、書込みも行なうことができず、遊技機が異常な動作に陥ることを予防できる。
【0043】実装チップ23に設けられているセキュリティチェック回路62は、CPU63,ROM64,RAM65を有し、ROM64には後述する図5に示すプログラムが記憶されている。
【0044】また、そのプログラムを図5に基づいて説明する。電源が投入され、システムリセットがされてステップS(以下単にSという)1により、外部ROM10cに書き込まれているセキュリティコードと外部ROM10cのプログラムデータとの整合性をチェックする処理が行なわれる。この外部ROM10cに書込まれているセキュリティコードとは、図1で説明したように、開発プログラムに付加されるセキュリティコードであり、たとえば外部ROM10cのプログラムデータを一定の変換フォーマットに従って変換したコードである。そしてその変換フォーマットが既にセキュリティチェック回路62のROM64に記憶されており、その記憶された変換フォーマットに従って外部ROM10cに書込まれているセキュリティコードとプログラムデータとの整合性をチェックするのである。
【0045】次に、S2に進み、チェックの結果適正であるか否かの判断がなされ、適正である場合にはS3に進み、セキュリティチェック回路62にセキュリティコードが書込まれているか否かの判断が行なわれる。実装チップ23が実装されている基板22と同一基板にROM10cが実装されて初めて電源が投入された段階では、セキュリティチェック回路にセキュリティコードがまだ書込まれていないためにS6に進む。S6では、セキュリティチェック回路62にセキュリティコードを書込む処理がなされた後にS7に進む。なお、この場合においてROMのプログラムデータをそのままセキュリティデータとしてセキュリティチェック回路に書込むようにしてもよい。S7では、CPU40を時間制限なしで能動化して通常の遊技機制御が行なわれる一般ユーザモードにする処理が行なわれる。この場合においても、システム暴走等があった場合にはシステムリセットが行なわれて再度S1以降の処理が行なわれる。
【0046】一方、セキュリティチェック回路に既にセキュリティコードが書込まれている場合にはS3によりYESの判断がなされて制御はS4に進み、ROM10cのセキュリティコードとセキュリティチェック回路に既に書込まれているセキュリティコードとの整合性のチェックを行なう。次に制御はS5に進み、そのチェックの結果適正であったか否かの判断が行なわれ、適正であった場合には制御はS7に進むが、適正でなかった場合にはS8に進み、CPU40を一定時間(たとえば60秒間)に限り能動化する処理すなわちユーザテストモードに移行する。そして一定時間が経過した場合またはシステム暴走等があった場合には再度システムリセットが行なわれてS1以降の処理が行なわれる。このS1,S2およびS4,S5により、リードオンリーメモリに記憶されている制御用プログラムが前記第三者機関の試験に合格した適正なものか否かを判定する適否判定手段が構成されている。一方、S2,S5によるチェックの結果適正である旨の判断が行なわれた場合には、前述したようにROM41が256/512Bのワーキングエリアを使用することになり、一方S2,S5によるチェックの結果不適正である旨の判断が行なわれた場合にはセキュリティチェック回路62からRAM41に対し図2で示すようにバンク切替え信号が出力され、RAM41が256Bの方のワーキングエリアに切替えられる。そして、S8による制限時間(たとえば60秒間)内に限ってCPUが能動化された場合には、その制限時間内におけるマイクロコンピュータの動作はRAM41の256Bの方のワーキングエリアで行なわれることになる。
【0047】このチェックの結果不適正であった場合にも所定時間(たとえば60秒間)に限りCPU40を能動化する理由の1つは、たとえば図1に示す21で示した遊技機の遊技場24への出荷前に再度基板チェックや遊技盤に設けられている可変表示装置等の制御のチェックを行なう場合があり、その場合には既に基板22に実装されている実装ROM10cを一端引抜き他のチェック用のプログラムが記憶されたROMを差込んでチェックを行なうためであり、合格プログラムとは異なったプログラムが記憶されたROMを実装したとしても所定時間(たとえば60秒間)だけはマイクロコンピュータが動作して前述したチェックが行なえるようにするためである。また、他の理由は、遊技機制御用のプログラム開発会社がプログラムを作成して第三者試験機関11の試験を受けて合格した後その合格プロクラムが記憶されたROM10cとチップ23とを基板22に実装して遊技機メーカー4に出荷する前に基板チェックを行う場合があるためである。この場合の基板チェックは、たとえば大当り時の可変入賞球装置の開成期間を通常より短くする等のように制御時間を短縮させたテスト用のプログラムが組込まれたテスト用ROMを合格ROMの代わりに基板22に装着して短い制限時間(たとえば60秒間)内で迅速に入出力のテストが行えるようにする。そのようなユーザテストモードの場合に、RAM41のワーキングエリアを256Bの方に切替える理由は、仮に一般ユーザモードとユーザテストモードとのワーキングエリアを同一にした場合にはプログラム改造用のプログラムが記憶されたROMを不正に基板22に差込み、制限時間(たとえば60秒間)だけそのプログラム改造用のプログラムに従ってマイクロコンピュータを動作させてRAM41を介して記憶されている種々の定数等を書替えてしまい、後に合格プログラムが記憶された外部ROM10cを基板22に実装したとしても既に定数等が書替えられているためにマイクロコンピュータが不正に動作してしまう不都合が生ずるのであり、そのような不都合を生じさせないためにユーザテストモードの場合には一般ユーザモードとは異なったワーキングエリアで動作させるようにするためである。
【0048】さらに、図5に示すS1〜S5またはS1〜S3,S6のセキュリティチェックに要する時間はたとえば3〜5秒程度に設定されている。このような3〜5秒程度の比較的長い時間になるように構成した理由は、合格プログラム以外の不正に改造されたプログラムが記憶されたROMを基板22に実装した場合に制限時間が経過する毎に前記3〜5秒程度のセキュリティチェックを行なってその間CPUが動作できない状態にし、3〜5秒程度の長い期間に渡ってCPUの動作が停止して遊技機をあえて正常に動作しないように構成し、不正改造されたプログラムでは遊技に支障が生ずるようにするためである。
【0049】なお、S8において制限時間(たとえば60秒間)が経過した場合には次に電源が投入されるまでCPUを能動化しないようにしてもよい。また、制限時間経過後にはシステムリセットを行なう、という処理を所定回繰り返した後にはCPU40を停止し、以後不適正ROMによっては電源の再投入によっても二度とユーザテストモードでの動作を行なわないように構成しても良い。
【0050】この3〜5秒程度のセキュリティチェック処理時間や前記制限時間(たとえば60秒間)は、水晶発振子45の発信周波数が高くなれば時間が短くなり発信周波数が低くなれば時間が長くなる。図2に示すようにセキュリティチェック回路62にモニタ装置60を接続した場合には、チップの今現在のモードが一般ユーザモードかユーザテストモードかの判定が可能となる。なお、図中66,68はデータバスである。
【0051】開発用チップ23bの場合には、図2に示したセキュリティチェック回路62が存在しない以外はすべて量産用チップ23aのものと同様である。なお、開発用チップ23bにもセキュリティチェック回路62を設け、セキュリティチェックを行なうためのプログラムをROM64に記憶させないようにしてもよい。
【0052】この量産用チップ23aや開発用チップ23bは、いわゆるASIC(application specific integrated circuit)であり、パチンコ遊技機やスロットマシーン専用のチップである。また遊技機メーカ4を限定するチップであってもよい。なお、上述の実施例においては、各種機能がワンチップ化されていたが、これら各機能を、それぞれ単独部品で構成しても良い。
【0053】図6は、遊技機メーカーの開発部門において開発用チップを用いてプログラム開発を行なう場合のマイクロコンピュータ開発システムの一部を示すブロック図である。
【0054】図中80はCPU用ICEであり市販品である。ICE(in−circuit emulator)とは、MDS(microcomputerdevelopment system)のもとでマイクロコンピュータシステムのハードウェアのエミュレートを行なうものである。このCPU用ICE80は、ワンチップ化される以前の遊技機制御用マイクロコンピュータのためのICEであり、この市販品である従来から一般的なCPU用ICE80を有効利用してマイクロコンピュータのプログラム開発を行なうためには、ワンチップマイクロコンピュータICE用アダプタボード59が必要となる。このワンチップマイクロコンピュータICE用アダプタボード59は、図1に示したチップ流通会社2が発売している。CPU用ICE80のCPUプローブ81とワンチップマイクロコンピュータICE用アダプタボード59のCPUソケット84とを接続し、さらにワンチップマイクロコンピュータICE用アダプタボード59のワンチップマイクロコンピュータ用プローブ82と製品開発用ボード83のワンチップマイクロコンピュータ用ソケット84とを続した状態でマイクロコンピュータのプログラム開発が可能となる。なお10は開発用チップ23bに接続されるROMである。
【0055】図7は、遊技機制御用マイクロコンピュータが組込まれた遊技機の一例のパチンコ遊技機21を示す全体正面図である。
【0056】パチンコ遊技機21の右下隅に設けられている打球操作ハンドル92を遊技者が操作することにより打球発射装置93(図8参照)が作動してパチンコ玉が1つずつ遊技領域94内に打込まれる。遊技領域94内に打込まれたパチンコ玉が始動入賞口96a,96b,96cのいずれかに入賞すれば、複数種類の識別情報が可変表示可能な可変表示装置90が可変開始する。この可変表示装置は、複数個(図面では3個)のドラムが設けられており、このドラムをたとえばステッピィングモータ等で回転させることにより可変表示が行なわれ、そのステッピングモータを停止させることにより可変表示を停止させることができる。なお可変表示装置90は、ドラムを用いる代わりに液晶表示やセグメントLEDやドットマトリックスLEDやエレクトロルミネセンス等を用いたデジタル表示器のもので構成してもよい。
【0057】この可変表示装置の停止時の表示結果が予め定められた識別情報の組合わせ(たとえば777)となった場合には可変入賞球装置95が開成してパチンコ玉が入賞しやすい遊技者にとって有利な第1の状態となり大当り状態が発生する。この大当り状態を発生させるか否かは、マイクロコンピュータのリセット待ち時間を利用してカウントアップされる乱数カウンタの始動入賞時における値をピックアップし、そのピックアップされた値に基づいて決定する。
【0058】なお、本実施例ではパチンコ玉を投入して遊技を行なうパチンコ遊技機を示したが、カードリーダライタ等を含むカード処理器を設けて所定の有価価値が特定可能な情報が記録されたカード等の記録媒体をそのカード処理器に挿入してその記録媒体によって特定される有価価値の範囲内で遊技ができるようなカード式遊技機であってもよい。この場合に、前記カード処理器はパチンコ遊技機21に対し分離可能に設けてもよく、また、パチンコ遊技機21内に組込んでもよい。このカード式遊技機の場合には、遊技により獲得した獲得得点が表示され、遊技終了時にその得点に相当する有価価値が記録された景品用記録媒体が遊技者に払出される。この景品用記録媒体は遊技開始時にカード処理器に挿入した記憶媒体とは別の記録媒体で構成してもよく、また、遊技開始時に挿入した記憶媒体の記録領域を2つに分割し、一方の記録領域に遊技開始時に必要となる有価価値を記録し、他方の記録領域に遊技終了時の獲得得点に相当する有価価値を記録して遊技者に払出すようにしてもよい。図中97はスピーカであり、サウンドジェネレータ48(図2参照)からの信号に基づいて大当り時に効果音等を発生させるものである。
【0059】図8は、パチンコ遊技機21の内部構造を示す全体背面図である。
【0060】前記始動入賞口96a,96b,96c(図7参照)に入賞した入賞玉が入賞玉検出スイッチ101a,101b,101cにより検出され、その検出信号が遊技制御メイン基板22の各種スイッチ回路56(図2参照)に入力される。また、可変入賞球装置95に入賞した入賞玉が10カウント検出スイッチ102により検出され、その検出信号が遊技制御メイン基板22の各種スイッチ回路56に入力される。遊技制御メイン基板22は、チップ23と外部ROM10cとが実装されているとともにコネクタ103を有し、このコネクタを介して前記検出信号が入力される。図中180は可変入賞球装置95を開閉駆動するためのソレノイドであり遊技制御メイン基板22の各駆動回路55からの駆動制御信号に基づいて制御される。遊技制御メイン基板22は基板ケース104内に収納された状態で遊技機21の機構板側に設けられている。図中108は遊技制御サブ基板であり、前述した可変表示装置表示駆動用IC49が実装されている。この遊技制御サブ基板108にはコネクタ107が設けられており、このコネクタ107が接続配線105を介して遊技制御メイン基板22のコネクタ103に接続されている。さらに、パチンコ遊技機21には中継端子基板111が設けられており、この中継端子基板111のコネクタ110と遊技制御メイン基板22のコネクタ103とが接続配線105を介して接続されている。さらに、遊技制御メイン基板22のコネクタ103と施錠装置113とがアース線112を介して接続されており、遊技制御メイン基板22がアースされた状態となる。
【0061】図9は、遊技制御メイン基板22を収納するための基板ケースの構造を示す分解斜視図である。
【0062】実装チップ23が実装された遊技制御メイン基板22に対し外部ROM10cが実装され(図示矢印参照)、その後遊技制御メイン基板22のコネクタ103に対し接続配線105とアース線112とを接続した状態で遊技制御メイン基板22を基板収納ボックス本体120内に取付固定する。その後、透明カバー体121により基板収納ボックス本体120をカバーする。基板収納ボックス本体120には係合孔124が設けられており、透明カバー体121側に設けられている爪部125をその係合孔124に挿入した状態でビス126により透明カバー体121を基板収納ボックス本体120に固定する。次に、開閉カバー体122を基板収納ボックス本体120に対し開閉自在に取付ける。この開閉カバー体122には支軸128が設けられており、基板収納ボックス本体120側に設けられている挿通孔127にこの支軸128を挿通して開閉カバー体122を開閉自在に基板収納ボックス本体120側に支持させる。一方、基板収納ボックス本体120には係合爪部123が形成されており、この係合爪部123に係合する係合孔129が開閉カバー体122側に形成されており、この係合孔129を前記係合爪部123に外嵌させて係合させることにより、開閉カバー体122が基板収納ボックス本体120に固定される。そして、開閉カバー体122を開成したい場合には、前記係合爪部123と係合孔129との係合を解除させることにより簡単に開成可能となる。
【0063】図中132は封印シールであり、透明カバー体121を基板収納ボックス120に取付けた状態で透明カバー体121と基板収納ボックス本体120とにわたって封印シール132を貼着する。このようにすれば、たとえば外部ROM10cを他の外部ROMに差替えるべく透明カバー体121を基板収納ボックス本体120から離脱させれば封印シール132が破れるために、その封印シール132を見ることにより透明カバー体121が離脱されたか否かの判別が可能となる。また、130は切欠部であり、接続配線105とアース線112とを基板ケース104外方に導き出すためのものである。
【0064】透明カバー体121と開閉カバー体122には、多数の放熱孔131が設けられており、基板ケース104内に収納された遊技制御メイン基板22からの熱を外部に逃がすことができるように構成されている。また、基板収納ボックス本体120と開閉カバー体122は導電性を高めるため、たとえばポリプロピレンにカーボンを混ぜた合成樹脂で形成されている。この樹脂の色は黒色である。また、透明カバー体121はポリカーボネイト等で透明に構成されており、開閉カバー体122を開成させることにより透明カバー体121の外から遊技制御メイン基板22を見ることができるように構成されており、透明カバー体121を基板収納ボックス本体120から離脱させることなく遊技制御基板22を見て異常があったかどうかの確認がある程度できるように構成されている。また、この透明カバー体121を構成するポリカーボネイト等にもカーボンを混ぜてもよい。この透明カバー体121は、完全な透明である必要はなく、内部を透視可能な程度のものであればよい。なお、基板収納ボックス本体120と開閉カバー体122とを金属板で構成してもよい。
【0065】
【発明の効果】本発明は、遊技場に搬入された遊技機を制御するためのワンチップマイクロコンピュータに関し、正規の記憶手段が最初に実装された時点で、そのセキュリティコードに対応するセキュリティチェック情報が自動的に記憶される。そして、適正な遊技制御動作情報以外の不正情報が記憶された記憶手段により動作させる不正改造が行なわれた場合には、適否判定手段により適正でないことが判定されて遊技の実行が行なわれないために、不正な遊技制御情報による遊技機の制御を防止しやすくなる。さらに、セキュリティチェック情報の記憶が自動的に行われるため、入力誤りや入力漏れ等がない。
【図面の簡単な説明】
【図1】本発明に係る遊技機制御用マイクロコンピュータを用いたセキュリティシステムの概略を示すシステムブロック図である。
【図2】本発明に係る遊技機制御用マイクロコンピュータを構成する実装チップおよびそれに接続される周辺機器の回路を示すブロック図である。
【図3】本発明に係る遊技機制御用マイクロコンピュータのメモリマップを示す説明図である。
【図4】I/Oポートのモードに対応した機能を説明するための説明図である。
【図5】遊技機制御用マイクロコンピュータのセキュリティチェック回路に設けられているROMに記憶されているプログラムを示すフローチャートである。
【図6】遊技機制御用マイクロコンピュータの開発システムの一部を示すブロック図である。
【図7】遊技機の一例のパチンコ遊技機を示す全体正面図である。
【図8】パチンコ遊技機の内部構造を示す全体背面図である。
【図9】基板ケースの構造を説明するための分解斜視図である。
【符号の説明】
4 開発製造会社の一例の遊技機メーカー
10a 申請用ROM
10b 量産用ROM
10c 実装ROM
11 第三者試験機関
21 遊技機の一例のパチンコ遊技機
23 実装チップ
24 遊技場
25 管轄監督機関

【特許請求の範囲】
【請求項1】 遊技制御動作のための所定の情報と、前記情報に対応づけて定められる所定のセキュリティコードとが記憶された記憶手段が着脱可能に接続される、遊技機制御用マイクロコンピュータであって、最初に接続される記憶手段に記憶された前記セキュリティコードに基づき所定の関係に従って定められるセキュリティチェック情報を自動的に記憶し、後続する前記記憶手段の着脱に際しても前記セキュリティチェック情報を保持し続ける自動記憶手段と、所定の判定条件が成立したことに応答して、接続されている記憶手段に記憶された前記遊技制御動作のための情報が適切なものであるか否かを、前記自動記憶手段に記憶・保持された前記セキュリティチェック情報に基づいて判定する適否判定手段とを含むことを特徴とする、遊技機制御用マイクロコンピュータ。

【図4】
image rotate


【図1】
image rotate


【図2】
image rotate


【図3】
image rotate


【図5】
image rotate


【図7】
image rotate


【図6】
image rotate


【図8】
image rotate


【図9】
image rotate


【公開番号】特開平5−111564
【公開日】平成5年(1993)5月7日
【国際特許分類】
【出願番号】特願平3−272418
【出願日】平成3年(1991)10月21日
【出願人】(000144153)株式会社三共 (5,148)