遊技機用乱数回路のための故障検出手段を備えた遊技機
【課題】遊技機内の乱数発生回路の状態を判定し、正常に作動しているかどうかを推定することが可能な遊技機を提供することを目的とする。
【解決手段】遊技機用乱数回路の故障検出は、乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも2つの第1の比較演算回路、及び各乱数発生手段より得られる乱数値から2つ選択した組合せのうち、同一乱数値となる少なくとも1つの乱数値の組合せが存在するかを判定する第2の比較演算回路とに基づき、遊技機上で動作する遊技機制御プログラムに通知する乱数値を特定する構成としているので、様々な異常パターンを呈する乱数発生手段の動作状態を確実に検出することができる。
また、複数の乱数発生手段を備えていることから、1つの乱数発生手段が故障したとしても、正常に動作している乱数発生手段を使用し、遊技機を停止することなく継続して使用することができる。
【解決手段】遊技機用乱数回路の故障検出は、乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも2つの第1の比較演算回路、及び各乱数発生手段より得られる乱数値から2つ選択した組合せのうち、同一乱数値となる少なくとも1つの乱数値の組合せが存在するかを判定する第2の比較演算回路とに基づき、遊技機上で動作する遊技機制御プログラムに通知する乱数値を特定する構成としているので、様々な異常パターンを呈する乱数発生手段の動作状態を確実に検出することができる。
また、複数の乱数発生手段を備えていることから、1つの乱数発生手段が故障したとしても、正常に動作している乱数発生手段を使用し、遊技機を停止することなく継続して使用することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、遊技機の大当たり演出などを決定するために使用される乱数を発生させる乱数発生回路が正常に動作しているかを識別し、遊技機を制御する技術に係るものである。
【背景技術】
【0002】
パチンコ遊技機等の遊技機においては、液晶表示装置等の表示装置上に所定の識別情報(以下、「表示図柄」と称する。)を変化させながら更新表示させ、その組合せ結果である表示結果により所定の遊技価値を付与するか否かを決定しながら遊技興趣を高めたものが数多く提供されている。
【0003】
現在の遊技機は遊技機制御用マイクロコンピュータが記憶する遊技機制御プログラム(以下、ユーザプログラムという)に従い遊技を行うが、その際、大当たりなどの演出は、玉がスタートチャッカーと呼ばれる抽選用の入賞口に入ったタイミングで取得した乱数値にて抽選される。つまり、大当たりとなるか否かは、遊技機内の乱数発生回路から読み出された乱数値が所定の大当たり判定値と一致するか否かで決定される。「大当たり」状態になれば、大入賞口と呼ばれる電動部材が開放状態となり、遊技球の入賞がきわめて容易となる状態を一定時間継続的に提供する。
【0004】
こうした遊技機において、「大当り」とするか否かを判定するために用いられる乱数の発生方式としては、例えば、RAMの故障診断等の計測制御分野で用いられるM系列(Maximum length sequence)が知られている。遊技機上で起動する様々なユーザプログラムは、乱数発生回路から得られる疑似乱数を入賞信号として入力し、大当たりなどの演出のタイミングを左右しているのである。
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述したM系列は1周期内における統計的ばらつきが無い乱数発生方式であることから、乱数発生回路を含むチップ内の回路が正常に動作していれば、遊技機に対する第三者の不正行為が加えられない限り、特段の不具合は理論上生じることはない。
一方、ひとたび乱数回路に故障が生じれば、有意性のある統計的ばらつきで乱数が発生してしまうことから、大当たりが出続けること或いは全く出ないという現象が、チップの電源を落としてリセットさせるまで継続しかねないという問題があった。
【0006】
そこで、本発明は、かかる従来技術の問題点に鑑みてなされたものであり、遊技機内の乱数発生回路の状態を判定し、正常に作動しているかどうかを推定することが可能な遊技機を提供することを目的とする。
【課題を解決するための手段】
【0007】
前記目的を達成するために、本発明による遊技機は、乱数発生手段により得られる乱数値を用いて識別情報の可変表示を制御する遊技機制御用マイクロコンピュータを備えた遊技機であって、少なくとも2つの前記乱数発生手段とを備え、前記各乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも2つの第1の比較演算回路と、前記各乱数発生手段より得られる乱数値から2つ選択した組合せのうち、同一乱数値となる少なくとも1つの乱数値の組合せが存在するかを判定する第2の比較演算回路とにより、前記乱数発生手段の異なる故障パターンを検出する故障検出手段を備えることを特徴とする。
【0008】
また、本発明の遊技機は、前記第1の比較演算回路により、前記乱数値の一部のビットで同一の値が出力される故障が検出されないときに、前記第2の比較演算回路が前記故障を検出することを特徴とする。更にまた、本発明の遊技機は、前記第2の比較演算回路により、乱数値が同一となる少なくとも1つの乱数値の組合せが存在することが判定され、及び、当該同一の値の乱数値が、前記第1の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。
【0009】
更にまた、本発明の遊技機は、前記第2の比較演算回路により、乱数値が同一となる少なくとも1つの乱数値の組合せが存在しないことが判定され、及び、当該同一の値の乱数値が、前記第1の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。
【0010】
更にまた、本発明の遊技機は、少なくとも3つの前記乱数発生手段とを備えた前記故障検出手段において、前記第2の比較演算回路が、前記乱数発生手段から出力される少なくとも3つの乱数値のうち、同一な乱数値の組が少なくとも1つあると判定すれば、当該同一な乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。
【0011】
更にまた、本発明の遊技機は、前記同一な乱数値の組があると判定された場合であっても、前記第1の比較演算回路から乱数発生手段に関して異常を表す信号を受信していれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させることを特徴とする。
【0012】
更にまた、本発明の遊技機は、少なくとも3つの前記乱数発生手段とを備えた前記故障検出手段において、前記第2の比較演算回路が、前記乱数発生手段から出力される少なくとも3つの乱数値のうち、同一な乱数値の組が1つも無いと判定すれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させることを特徴とする。
【発明の効果】
【0013】
本発明の遊技機用乱数回路の故障検出は、乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも2つの第1の比較演算回路、及び各乱数発生手段より得られる乱数値から2つ選択した組合せのうち、同一乱数値となる少なくとも1つの乱数値の組合せが存在するかを判定する第2の比較演算回路とに基づき、遊技機上で動作するユーザプログラムに送信する乱数値を特定する構成としているので、様々な異常パターンを呈する乱数発生手段の動作状態を確実に検出することができる。
また、複数の乱数発生手段を備えていることから、1つの乱数発生手段が故障したとしても、正常に動作している乱数発生手段を使用し、遊技機を停止することなく継続して使用することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の一実施形態に係わる、遊技機のチップ全体の機能ブロック図である。
【図2】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図3】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−1】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−2】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−3】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−4】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−5】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図5】本発明の一実施形態に係わる、コンパレータの出力値に対して乱数レジスタ及び状態レジスタに設定される値の一例を示す図である。
【発明を実施するための形態】
【0015】
図面を参照しながら、本発明の遊技機の一実施形態について以下に説明する。本実施形態における遊技機としては、例えば7セグメントやドットマトリクスのLED(発光ダイオード)等からなる表示装置により表示図柄の更新表示をする遊技機であり、プリペイドカードによって球貸しを行うカードリーダ式のパチンコ遊技機等であればよい。
【0016】
図1は、遊技機のチップ全体の機能ブロック図である。中央処理装置(CPU)C1は、バス(BUS1)を介して記憶手段C11、クロック生成手段C9、乱数発生回路C8、リセット/割込制御手段C5等と接続した構成である。また、中央処理装置C1は、タイマシステムC2や入出力手段C7ともバス接続している。
【0017】
中央処理装置C1は、表示図柄の可変表示において表示結果が大当りを含む入賞の遊技状態が開始されるようにするため、乱数発生回路C8で生成した乱数値を、ROM又はRAMに記憶されたユーザプログラムに送信する。ユーザプログラムは、受信した乱数値に基づき、遊技球の入賞が容易となる状態を一定時間継続するために遊技機の入賞口と呼ばれる電動部材を開放させる。
【0018】
図2〜図4は、上述した乱数発生回路C8が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。故障検出回路は、少なくとも2つの乱数発生回路、及び2種類のコンパレータ(比較器)を備えて構成される。
【0019】
図2に示す故障検出回路200は、主回路としての乱数発生回路21及び副回路としての乱数発生回路22を含む。コンパレータ23は、乱数発生回路21から出力される最新の乱数値を、前回取得した乱数値と比較する演算器である。同様に、コンパレータ24は、乱数発生回路22から出力される最新の乱数値を、前回取得した乱数値と比較する演算器である。前回の乱数値と今回の乱数値が一致する場合、好ましくはその一致が所定回数(又は所定期間)以上続くとき、コンパレータ23,24は、対応する乱数発生回路21又は乱数発生回路22が正常に動作していない異常状態であると判定する。図示するように、正常又は異常の判定結果の信号値が、後述する状態判定回路26に出力される。
【0020】
これに対して、コンパレータ25は、乱数発生回路21,22が生成した乱数値を対応のコンパレータ23,24から受信すると、両乱数値を比較する演算器である。乱数発生回路21及び乱数発生回路22は、タイミングを同期させながら乱数値を生成するように構成されているので、理論上、乱数発生回路21及び乱数発生回路22から出力される乱数値は同一値をとることができるが、一方の乱数発生回路にノイズが加算されたりすると、2つのコンパレータ23,24がそれぞれ受信する乱数値に相違が生じることとなる。そこで、コンパレータ25は、両乱数値が一致しない場合、乱数発生回路21,22が同一の乱数値を生成していないものの、何らかの異常状態であると判定し、その信号値が状態レジスタ26に出力する。
なお、乱数値が、例えば8ビットであり、任意のビット(例えば、4ビット目)が“1”を連続して出力し、他のビットが異なって出力される場合がある。この場合、4ビット目の出力には異常があるが、異なる乱数値になるので、コンパレータ23,24は乱数発生回路21又は乱数発生回路22が正常に動作していると判定してしまう。このような場合に、コンパレータ25の判定を用いれば、乱数発生回路21,22に部分的な故障が発生していることを検出することができる。
【0021】
状態判定回路26は、コンパレータ23,24,25が判定した結果の信号値(正常と判定すれば○、異常と判定すれば×に相当する値)を基に、乱数発生回路21,22の動作状態を判定し、判定結果をユーザプログラムに通知するレジスタ値を作成するための演算器である。図5は、コンパレータ23,24,25から出力される判定結果の組合せにより、乱数レジスタ27及び状態レジスタ28の信号値として、どのような値が提供されるかの一例を示している。乱数値レジスタ27のとり得る値は、乱数発生回路21又は乱数発生回路22が生成する乱数値であり、状態レジスタのとり得る値は、本実施形態では00h〜07hのいずれか一つである。
【0022】
コンパレータ23及び24の判定結果がともに×(即ち、異常)に相当する信号値であれば、コンパレータ25の判定結果にかかわらず、乱数発生回路21,22が両故障していることを表す状態レジスタ値(06h又は07h)を状態レジスタ28に設定する。つまり、状態レジスタ値06h,07hは、乱数発生回路21からの乱数値が乱数値レジスタ27に提供されているものの、当該生成された乱数値は正常な値とはみなせず、乱数発生回路21,22の両方が故障していると判定されるものであることを表している。
【0023】
その他として、上述したように、乱数値の一部のビットが連続して同じ値を出力するといった部分的な故障、或いは片方の乱数発生回路にノイズが加算された状況は、コンパレータ25の判定結果が×であるときに検出できる。この場合、コンパレータ23及び24の判定結果がともに○であれば、状態レジスタ28に01hを出力して、ビット故障或いはノイズ故障が発生していること、そして乱数値レジスタ27には主回路としての乱数発生回路21の乱数値を設定してユーザプログラムにその乱数値を提供する。コンパレータ23及び24の一方の判定結果が×であれば、それに対応する乱数発生回路が故障していると推定できるので、部分的な故障が発生していること、そして乱数値レジスタ27には○の判定結果が出た乱数発生回路の乱数値を設定してその乱数値をユーザプログラムに提供する。図5に示すように、例えば、コンパレータ24の判定結果のみが○であれば、状態レジスタ28に03hを出力し、コンパレータ23の判定結果のみが○であれば、状態レジスタ28に05hを出力する。
【0024】
更にその他として、コンパレータ23及び24の一方の判定結果が×といった、乱数発生回路の中に故障した乱数発生回路が含まれている状況であれば、殆どの場合はコンパレータ25の判定結果が×と予測されるが、中にはコンパレータ25の判定結果が○となることもあり得る。コンパレータ23及び24の判定結果が×であれば、対応する乱数発生回路が故障していると推定できるので、部分的な故障が発生していること、そして乱数値レジスタ27には○の判定結果が出た乱数発生回路の乱数値を設定して、ユーザプログラムにその乱数値を提供する。図5に示すように、例えば、コンパレータ24の判定結果のみが○であれば、状態レジスタ28に02hを出力し、コンパレータ23の判定結果のみが○であれば、状態レジスタ28に04hを出力する。
【0025】
ユーザプログラムは、状態レジスタ28に設定された値を基に、乱数発生回路の故障状態を把握すること、さらに複数の乱数発生回路のうちのどれが故障しているのか、又はビット故障或いはノイズ故障の発生状況を的確に推測することが可能となる。
【0026】
なお、本実施形態のように、状態レジスタ28が06h及び07hのとき、正常な乱数値とはみなせない値が乱数値レジシスタ27に設定されているとするようにできる。ただし、ユーザプログラムに応じて、状態レジスタ28が06h及び07hであっても、正常な乱数値とはみなせる値が乱数値レジシスタ27に設定されているとしてもよい。さらに、06h及び07h以外の他のレジスタ値のときも、正常な乱数値とはみなせない値が乱数値レジシスタ27に設定されているとしてもよい。なお、状態レジスタの値が01h〜07h以外の値で表してもよいことは言うまでもない。
【0027】
図3は、同一機能の3つの乱数発生回路31,32,33と、各乱数発生回路に対応した3つのコンパレータ34,35,36と、乱数発生回路31,32,33から出力される乱数値を比較するための更なるコンパレータ37を含む故障検出回路300の構成を示すブロック図である。
乱数発生回路31,32,33の機能は、図2で示された故障検出回路200における乱数発生回路21,22と同様であり、またコンパレータ34,35,36の機能は、故障検出回路200におけるコンパレータ23,24と同様である。さらに、故障検出回路300におけるコンパレータ37も、故障検出回路200内のコンパレータ25と同様の機能を有しているが、乱数発生回路31,32,33から出力される3つの乱数値を比較する場合に3つのうち2つの乱数値が同一なものがあれば、当該乱数値を乱数値レジスタ38に提供してユーザプログラムに渡すようにする。これに対して、3つのうち2つの乱数値が同一なものがなければ、割込制御回路39で内部割込を発生させる。なお、図3〜図4の構成は、図2で示した状態判定回路26、及び状態レジスタ28に相当する構成要素を省略して記載しているに過ぎず、状態判定回路及び状態レジスタを含む構成にしてもよい。
【0028】
上述した図2又は図3の構成による故障検出回路を用いることにより、乱数発生回路の動作が停止状態になったり、同じ乱数値が継続して出力されるといった乱数発生回路の故障については、同一の乱数発生回路上で前回の乱数値と今回の乱数値を比較するコンパレータ23(24),34(36)によって検出できる。また、乱数発生回路からは異なる乱数値が出力されるが、その乱数値自体が正常な値とみなせないという故障については、異なる乱数発生回路からの乱数値を比較するコンパレータ25,37によって検出できる。
【0029】
次に、3つの乱数発生回路を用いたときの故障検出について、図4に示される故障パターン毎に、以下に説明する。乱数発生回路41〜43及びコンパレータ44〜47の機能は図3に示した乱数発生回路31〜33及びコンパレータ34〜36と同様であるので、説明は省略する。
【0030】
(1)乱数発生回路の1つが同一乱数値を出力する故障
図4(1)は、乱数発生回路41に同一乱数値を継続して出力する故障が発生しており、他の乱数発生回路42,43は正常に動作しているものとする。乱数発生回路41の異常はコンパレータ44によって検出することが可能である。したがって、乱数発生回路42及び43からの乱数値が、それぞれ対応するコンパレータ45及び46によって正常であると判定され、かつ、コンパレータ47によって乱数発生回路42及び43からの2つの乱数値が同一であると判定されれば、当該一致した乱数値は乱数値レジスタ48を介してユーザプログラムに提供される。
【0031】
(2)乱数発生回路の1つが他の乱数発生回路とは異なる乱数値を出力する故障
図4(2)は、乱数発生回路42からの乱数値Yが、他の乱数発生回路41及び43からの乱数値X,Zと異なるといった故障が発生しているものとする。乱数発生回路42は同一乱数値を継続して出力しているわけではないので、コンパレータ45によっては乱数発生回路42の異常を検出することはできない。コンパレータ47に乱数発生回路42からの乱数値が送信される。しかしながら、乱数発生回路41からの乱数値Xと乱数発生回路42からの乱数値Yが一致せず、しかも乱数発生回路42からの乱数値Yと乱数発生回路43からの乱数値Zが一致しないが、乱数発生回路41からの乱数値Xと乱数発生回路43からの乱数値Zが一致すれば、コンパレータ47は乱数発生回路42に異常が発生したことを検出することができる。したがって、乱数発生回路41及び43からの乱数値が、それぞれ対応するコンパレータ44及び46によって正常であると判定され、かつ、コンパレータ47によって乱数発生回路41及び43からの2つの乱数値が同一であると判定されれば、当該一致した乱数値は乱数値レジスタ48を介してユーザプログラムに提供される。
【0032】
(3)乱数発生回路の2つが同一乱数値を出力する故障
図4(3)は、乱数発生回路41及び42に同一乱数値を継続して出力する故障が発生しており、他の乱数発生回路43は正常に動作しているものとする。乱数発生回路41及び42の異常は、それぞれコンパレータ44及び45によって検出することが可能である。したがって、乱数発生回路43からの乱数値Zが、コンパレータ46によって正常であると判定されたとしても、コンパレータ47には乱数発生回路43からの乱数値Zしか入力されていないので他の乱数値との比較ができず、2つの乱数値が同一なものがあると判定されることがない。その結果、割込制御回路によって内部割込が発生する。
【0033】
なお、コンパレータ44及び45が乱数発生回路41及び42の異常を検出した後、当該異常を示す信号値とともに、乱数値X及びYをコンパレータ47に渡すようにしてもよい。乱数値X及び乱数値Y、乱数値Y及び乱数値Z、乱数値X及び乱数値Zのいずれかの組合せのうち、乱数値が同一となる組合せが偶発的に存在したとしても(例えば、乱数値Y及び乱数値Z)、その組合せにおける2つの乱数値の両方が正常ではない信号がコンパレータ47に出力されているので(即ち、乱数値Zに関する信号値は正常であっても、乱数値Yに関する信号値は異常である。)、乱数値Yに関する信号値に基づき、内部割込を発生させる処理に進ませることができる。
【0034】
(4)乱数発生回路の2つが他の乱数発生回路とは異なる乱数値を出力する故障
図4(4)は、乱数発生回路41及び42からの乱数値X及びYが、他の乱数発生回路43からの乱数値Zと異なるといった故障が発生しているものとする。乱数発生回路41及び42のそれぞれは同一乱数値を継続して出力しているわけではないので、コンパレータ44及び45によっては乱数発生回路41及び42の異常を検出することはできない。コンパレータ47に乱数発生回路41及び42からの乱数値X及びYが送信される。乱数値X及び乱数値Y、乱数値Y及び乱数値Z、乱数値X及び乱数値Zのいずれかの組合せにおいて、乱数値が同一となる組合せが存在しない限り、内部割込を発生させる処理に進ませることができる。
【0035】
(5)乱数発生回路の2つが同一乱数値を出力し、かつ、他の乱数発生回路とは異なる乱数値を出力する故障
図4(5)は、乱数発生回路41からの乱数値Xが、他の乱数発生回路42,43からの乱数値Y,Zと異なるといった故障が発生し、かつ、乱数発生回路42に同一乱数値を継続して出力する故障が発生しているものとする。乱数発生回路41は同一乱数値を継続して出力しているわけではないので、コンパレータ44によっては乱数発生回路41の異常を検出することはできない。コンパレータ47に乱数発生回路41からの乱数値Xが送信される。また、乱数発生回路42の異常はコンパレータ45によって検出することが可能であるので、異常を示す信号値をコンパレータ47に出力し、乱数発生回路42からの乱数値Yはコンパレータ47に渡されないようにすることが可能である。したがって、乱数発生回路41及び43からの乱数値が、それぞれ対応するコンパレータ44及び46によって正常であると判定され、かつ、コンパレータ47によって乱数発生回路41及び43からの2つの乱数値が同一であると判定されない限り、内部割込を発生させる処理に進ませることができる。
【0036】
なお、コンパレータ45が乱数発生回路42の異常を検出した後、乱数値Yをコンパレータ47に渡すようにしてもよい。乱数発生回路42からの乱数値Yは異常と判定されているので、コンパレータ47は乱数値Yに関する異常を示す信号値をコンパレータ45から受信しているので、この信号値に基づき、乱数値X及び乱数値Zが同一であると判定されない限り、内部割込を発生させる処理に進ませることができる。
【0037】
本実施形態では、2又は3つの乱数発生回路、及び少なくとも各乱数発生回路に対応するコンパレータを含む複数のコンパレータを有する故障検出回路構成で説明したが、本発明が適用可能な乱数発生回路はこれに限定されるものではない。本発明は、任意数の乱数発生回路を含んで構成される故障検出回路に適用し得るももである。
【符号の説明】
【0038】
21,22,31〜33,41〜43 乱数発生回路
23〜25,34〜36,44〜46 コンパレータ
26 状態判定回路
27,38,48 乱数値レジスタ
28 状態レジスタ
29,40,49 ユーザプログラム
【技術分野】
【0001】
本発明は、パチンコ遊技機等の遊技機に係り、詳しくは、遊技機の大当たり演出などを決定するために使用される乱数を発生させる乱数発生回路が正常に動作しているかを識別し、遊技機を制御する技術に係るものである。
【背景技術】
【0002】
パチンコ遊技機等の遊技機においては、液晶表示装置等の表示装置上に所定の識別情報(以下、「表示図柄」と称する。)を変化させながら更新表示させ、その組合せ結果である表示結果により所定の遊技価値を付与するか否かを決定しながら遊技興趣を高めたものが数多く提供されている。
【0003】
現在の遊技機は遊技機制御用マイクロコンピュータが記憶する遊技機制御プログラム(以下、ユーザプログラムという)に従い遊技を行うが、その際、大当たりなどの演出は、玉がスタートチャッカーと呼ばれる抽選用の入賞口に入ったタイミングで取得した乱数値にて抽選される。つまり、大当たりとなるか否かは、遊技機内の乱数発生回路から読み出された乱数値が所定の大当たり判定値と一致するか否かで決定される。「大当たり」状態になれば、大入賞口と呼ばれる電動部材が開放状態となり、遊技球の入賞がきわめて容易となる状態を一定時間継続的に提供する。
【0004】
こうした遊技機において、「大当り」とするか否かを判定するために用いられる乱数の発生方式としては、例えば、RAMの故障診断等の計測制御分野で用いられるM系列(Maximum length sequence)が知られている。遊技機上で起動する様々なユーザプログラムは、乱数発生回路から得られる疑似乱数を入賞信号として入力し、大当たりなどの演出のタイミングを左右しているのである。
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述したM系列は1周期内における統計的ばらつきが無い乱数発生方式であることから、乱数発生回路を含むチップ内の回路が正常に動作していれば、遊技機に対する第三者の不正行為が加えられない限り、特段の不具合は理論上生じることはない。
一方、ひとたび乱数回路に故障が生じれば、有意性のある統計的ばらつきで乱数が発生してしまうことから、大当たりが出続けること或いは全く出ないという現象が、チップの電源を落としてリセットさせるまで継続しかねないという問題があった。
【0006】
そこで、本発明は、かかる従来技術の問題点に鑑みてなされたものであり、遊技機内の乱数発生回路の状態を判定し、正常に作動しているかどうかを推定することが可能な遊技機を提供することを目的とする。
【課題を解決するための手段】
【0007】
前記目的を達成するために、本発明による遊技機は、乱数発生手段により得られる乱数値を用いて識別情報の可変表示を制御する遊技機制御用マイクロコンピュータを備えた遊技機であって、少なくとも2つの前記乱数発生手段とを備え、前記各乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも2つの第1の比較演算回路と、前記各乱数発生手段より得られる乱数値から2つ選択した組合せのうち、同一乱数値となる少なくとも1つの乱数値の組合せが存在するかを判定する第2の比較演算回路とにより、前記乱数発生手段の異なる故障パターンを検出する故障検出手段を備えることを特徴とする。
【0008】
また、本発明の遊技機は、前記第1の比較演算回路により、前記乱数値の一部のビットで同一の値が出力される故障が検出されないときに、前記第2の比較演算回路が前記故障を検出することを特徴とする。更にまた、本発明の遊技機は、前記第2の比較演算回路により、乱数値が同一となる少なくとも1つの乱数値の組合せが存在することが判定され、及び、当該同一の値の乱数値が、前記第1の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。
【0009】
更にまた、本発明の遊技機は、前記第2の比較演算回路により、乱数値が同一となる少なくとも1つの乱数値の組合せが存在しないことが判定され、及び、当該同一の値の乱数値が、前記第1の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。
【0010】
更にまた、本発明の遊技機は、少なくとも3つの前記乱数発生手段とを備えた前記故障検出手段において、前記第2の比較演算回路が、前記乱数発生手段から出力される少なくとも3つの乱数値のうち、同一な乱数値の組が少なくとも1つあると判定すれば、当該同一な乱数値を前記遊技機上で動作する遊技機制御プログラムに通知することを特徴とする。
【0011】
更にまた、本発明の遊技機は、前記同一な乱数値の組があると判定された場合であっても、前記第1の比較演算回路から乱数発生手段に関して異常を表す信号を受信していれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させることを特徴とする。
【0012】
更にまた、本発明の遊技機は、少なくとも3つの前記乱数発生手段とを備えた前記故障検出手段において、前記第2の比較演算回路が、前記乱数発生手段から出力される少なくとも3つの乱数値のうち、同一な乱数値の組が1つも無いと判定すれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させることを特徴とする。
【発明の効果】
【0013】
本発明の遊技機用乱数回路の故障検出は、乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも2つの第1の比較演算回路、及び各乱数発生手段より得られる乱数値から2つ選択した組合せのうち、同一乱数値となる少なくとも1つの乱数値の組合せが存在するかを判定する第2の比較演算回路とに基づき、遊技機上で動作するユーザプログラムに送信する乱数値を特定する構成としているので、様々な異常パターンを呈する乱数発生手段の動作状態を確実に検出することができる。
また、複数の乱数発生手段を備えていることから、1つの乱数発生手段が故障したとしても、正常に動作している乱数発生手段を使用し、遊技機を停止することなく継続して使用することができる。
【図面の簡単な説明】
【0014】
【図1】本発明の一実施形態に係わる、遊技機のチップ全体の機能ブロック図である。
【図2】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図3】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−1】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−2】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−3】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−4】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図4−5】本発明の一実施形態に係わる、乱数発生回路が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。
【図5】本発明の一実施形態に係わる、コンパレータの出力値に対して乱数レジスタ及び状態レジスタに設定される値の一例を示す図である。
【発明を実施するための形態】
【0015】
図面を参照しながら、本発明の遊技機の一実施形態について以下に説明する。本実施形態における遊技機としては、例えば7セグメントやドットマトリクスのLED(発光ダイオード)等からなる表示装置により表示図柄の更新表示をする遊技機であり、プリペイドカードによって球貸しを行うカードリーダ式のパチンコ遊技機等であればよい。
【0016】
図1は、遊技機のチップ全体の機能ブロック図である。中央処理装置(CPU)C1は、バス(BUS1)を介して記憶手段C11、クロック生成手段C9、乱数発生回路C8、リセット/割込制御手段C5等と接続した構成である。また、中央処理装置C1は、タイマシステムC2や入出力手段C7ともバス接続している。
【0017】
中央処理装置C1は、表示図柄の可変表示において表示結果が大当りを含む入賞の遊技状態が開始されるようにするため、乱数発生回路C8で生成した乱数値を、ROM又はRAMに記憶されたユーザプログラムに送信する。ユーザプログラムは、受信した乱数値に基づき、遊技球の入賞が容易となる状態を一定時間継続するために遊技機の入賞口と呼ばれる電動部材を開放させる。
【0018】
図2〜図4は、上述した乱数発生回路C8が正常に動作しているのか否かを判断するための故障検出回路の構成を示すブロック図である。故障検出回路は、少なくとも2つの乱数発生回路、及び2種類のコンパレータ(比較器)を備えて構成される。
【0019】
図2に示す故障検出回路200は、主回路としての乱数発生回路21及び副回路としての乱数発生回路22を含む。コンパレータ23は、乱数発生回路21から出力される最新の乱数値を、前回取得した乱数値と比較する演算器である。同様に、コンパレータ24は、乱数発生回路22から出力される最新の乱数値を、前回取得した乱数値と比較する演算器である。前回の乱数値と今回の乱数値が一致する場合、好ましくはその一致が所定回数(又は所定期間)以上続くとき、コンパレータ23,24は、対応する乱数発生回路21又は乱数発生回路22が正常に動作していない異常状態であると判定する。図示するように、正常又は異常の判定結果の信号値が、後述する状態判定回路26に出力される。
【0020】
これに対して、コンパレータ25は、乱数発生回路21,22が生成した乱数値を対応のコンパレータ23,24から受信すると、両乱数値を比較する演算器である。乱数発生回路21及び乱数発生回路22は、タイミングを同期させながら乱数値を生成するように構成されているので、理論上、乱数発生回路21及び乱数発生回路22から出力される乱数値は同一値をとることができるが、一方の乱数発生回路にノイズが加算されたりすると、2つのコンパレータ23,24がそれぞれ受信する乱数値に相違が生じることとなる。そこで、コンパレータ25は、両乱数値が一致しない場合、乱数発生回路21,22が同一の乱数値を生成していないものの、何らかの異常状態であると判定し、その信号値が状態レジスタ26に出力する。
なお、乱数値が、例えば8ビットであり、任意のビット(例えば、4ビット目)が“1”を連続して出力し、他のビットが異なって出力される場合がある。この場合、4ビット目の出力には異常があるが、異なる乱数値になるので、コンパレータ23,24は乱数発生回路21又は乱数発生回路22が正常に動作していると判定してしまう。このような場合に、コンパレータ25の判定を用いれば、乱数発生回路21,22に部分的な故障が発生していることを検出することができる。
【0021】
状態判定回路26は、コンパレータ23,24,25が判定した結果の信号値(正常と判定すれば○、異常と判定すれば×に相当する値)を基に、乱数発生回路21,22の動作状態を判定し、判定結果をユーザプログラムに通知するレジスタ値を作成するための演算器である。図5は、コンパレータ23,24,25から出力される判定結果の組合せにより、乱数レジスタ27及び状態レジスタ28の信号値として、どのような値が提供されるかの一例を示している。乱数値レジスタ27のとり得る値は、乱数発生回路21又は乱数発生回路22が生成する乱数値であり、状態レジスタのとり得る値は、本実施形態では00h〜07hのいずれか一つである。
【0022】
コンパレータ23及び24の判定結果がともに×(即ち、異常)に相当する信号値であれば、コンパレータ25の判定結果にかかわらず、乱数発生回路21,22が両故障していることを表す状態レジスタ値(06h又は07h)を状態レジスタ28に設定する。つまり、状態レジスタ値06h,07hは、乱数発生回路21からの乱数値が乱数値レジスタ27に提供されているものの、当該生成された乱数値は正常な値とはみなせず、乱数発生回路21,22の両方が故障していると判定されるものであることを表している。
【0023】
その他として、上述したように、乱数値の一部のビットが連続して同じ値を出力するといった部分的な故障、或いは片方の乱数発生回路にノイズが加算された状況は、コンパレータ25の判定結果が×であるときに検出できる。この場合、コンパレータ23及び24の判定結果がともに○であれば、状態レジスタ28に01hを出力して、ビット故障或いはノイズ故障が発生していること、そして乱数値レジスタ27には主回路としての乱数発生回路21の乱数値を設定してユーザプログラムにその乱数値を提供する。コンパレータ23及び24の一方の判定結果が×であれば、それに対応する乱数発生回路が故障していると推定できるので、部分的な故障が発生していること、そして乱数値レジスタ27には○の判定結果が出た乱数発生回路の乱数値を設定してその乱数値をユーザプログラムに提供する。図5に示すように、例えば、コンパレータ24の判定結果のみが○であれば、状態レジスタ28に03hを出力し、コンパレータ23の判定結果のみが○であれば、状態レジスタ28に05hを出力する。
【0024】
更にその他として、コンパレータ23及び24の一方の判定結果が×といった、乱数発生回路の中に故障した乱数発生回路が含まれている状況であれば、殆どの場合はコンパレータ25の判定結果が×と予測されるが、中にはコンパレータ25の判定結果が○となることもあり得る。コンパレータ23及び24の判定結果が×であれば、対応する乱数発生回路が故障していると推定できるので、部分的な故障が発生していること、そして乱数値レジスタ27には○の判定結果が出た乱数発生回路の乱数値を設定して、ユーザプログラムにその乱数値を提供する。図5に示すように、例えば、コンパレータ24の判定結果のみが○であれば、状態レジスタ28に02hを出力し、コンパレータ23の判定結果のみが○であれば、状態レジスタ28に04hを出力する。
【0025】
ユーザプログラムは、状態レジスタ28に設定された値を基に、乱数発生回路の故障状態を把握すること、さらに複数の乱数発生回路のうちのどれが故障しているのか、又はビット故障或いはノイズ故障の発生状況を的確に推測することが可能となる。
【0026】
なお、本実施形態のように、状態レジスタ28が06h及び07hのとき、正常な乱数値とはみなせない値が乱数値レジシスタ27に設定されているとするようにできる。ただし、ユーザプログラムに応じて、状態レジスタ28が06h及び07hであっても、正常な乱数値とはみなせる値が乱数値レジシスタ27に設定されているとしてもよい。さらに、06h及び07h以外の他のレジスタ値のときも、正常な乱数値とはみなせない値が乱数値レジシスタ27に設定されているとしてもよい。なお、状態レジスタの値が01h〜07h以外の値で表してもよいことは言うまでもない。
【0027】
図3は、同一機能の3つの乱数発生回路31,32,33と、各乱数発生回路に対応した3つのコンパレータ34,35,36と、乱数発生回路31,32,33から出力される乱数値を比較するための更なるコンパレータ37を含む故障検出回路300の構成を示すブロック図である。
乱数発生回路31,32,33の機能は、図2で示された故障検出回路200における乱数発生回路21,22と同様であり、またコンパレータ34,35,36の機能は、故障検出回路200におけるコンパレータ23,24と同様である。さらに、故障検出回路300におけるコンパレータ37も、故障検出回路200内のコンパレータ25と同様の機能を有しているが、乱数発生回路31,32,33から出力される3つの乱数値を比較する場合に3つのうち2つの乱数値が同一なものがあれば、当該乱数値を乱数値レジスタ38に提供してユーザプログラムに渡すようにする。これに対して、3つのうち2つの乱数値が同一なものがなければ、割込制御回路39で内部割込を発生させる。なお、図3〜図4の構成は、図2で示した状態判定回路26、及び状態レジスタ28に相当する構成要素を省略して記載しているに過ぎず、状態判定回路及び状態レジスタを含む構成にしてもよい。
【0028】
上述した図2又は図3の構成による故障検出回路を用いることにより、乱数発生回路の動作が停止状態になったり、同じ乱数値が継続して出力されるといった乱数発生回路の故障については、同一の乱数発生回路上で前回の乱数値と今回の乱数値を比較するコンパレータ23(24),34(36)によって検出できる。また、乱数発生回路からは異なる乱数値が出力されるが、その乱数値自体が正常な値とみなせないという故障については、異なる乱数発生回路からの乱数値を比較するコンパレータ25,37によって検出できる。
【0029】
次に、3つの乱数発生回路を用いたときの故障検出について、図4に示される故障パターン毎に、以下に説明する。乱数発生回路41〜43及びコンパレータ44〜47の機能は図3に示した乱数発生回路31〜33及びコンパレータ34〜36と同様であるので、説明は省略する。
【0030】
(1)乱数発生回路の1つが同一乱数値を出力する故障
図4(1)は、乱数発生回路41に同一乱数値を継続して出力する故障が発生しており、他の乱数発生回路42,43は正常に動作しているものとする。乱数発生回路41の異常はコンパレータ44によって検出することが可能である。したがって、乱数発生回路42及び43からの乱数値が、それぞれ対応するコンパレータ45及び46によって正常であると判定され、かつ、コンパレータ47によって乱数発生回路42及び43からの2つの乱数値が同一であると判定されれば、当該一致した乱数値は乱数値レジスタ48を介してユーザプログラムに提供される。
【0031】
(2)乱数発生回路の1つが他の乱数発生回路とは異なる乱数値を出力する故障
図4(2)は、乱数発生回路42からの乱数値Yが、他の乱数発生回路41及び43からの乱数値X,Zと異なるといった故障が発生しているものとする。乱数発生回路42は同一乱数値を継続して出力しているわけではないので、コンパレータ45によっては乱数発生回路42の異常を検出することはできない。コンパレータ47に乱数発生回路42からの乱数値が送信される。しかしながら、乱数発生回路41からの乱数値Xと乱数発生回路42からの乱数値Yが一致せず、しかも乱数発生回路42からの乱数値Yと乱数発生回路43からの乱数値Zが一致しないが、乱数発生回路41からの乱数値Xと乱数発生回路43からの乱数値Zが一致すれば、コンパレータ47は乱数発生回路42に異常が発生したことを検出することができる。したがって、乱数発生回路41及び43からの乱数値が、それぞれ対応するコンパレータ44及び46によって正常であると判定され、かつ、コンパレータ47によって乱数発生回路41及び43からの2つの乱数値が同一であると判定されれば、当該一致した乱数値は乱数値レジスタ48を介してユーザプログラムに提供される。
【0032】
(3)乱数発生回路の2つが同一乱数値を出力する故障
図4(3)は、乱数発生回路41及び42に同一乱数値を継続して出力する故障が発生しており、他の乱数発生回路43は正常に動作しているものとする。乱数発生回路41及び42の異常は、それぞれコンパレータ44及び45によって検出することが可能である。したがって、乱数発生回路43からの乱数値Zが、コンパレータ46によって正常であると判定されたとしても、コンパレータ47には乱数発生回路43からの乱数値Zしか入力されていないので他の乱数値との比較ができず、2つの乱数値が同一なものがあると判定されることがない。その結果、割込制御回路によって内部割込が発生する。
【0033】
なお、コンパレータ44及び45が乱数発生回路41及び42の異常を検出した後、当該異常を示す信号値とともに、乱数値X及びYをコンパレータ47に渡すようにしてもよい。乱数値X及び乱数値Y、乱数値Y及び乱数値Z、乱数値X及び乱数値Zのいずれかの組合せのうち、乱数値が同一となる組合せが偶発的に存在したとしても(例えば、乱数値Y及び乱数値Z)、その組合せにおける2つの乱数値の両方が正常ではない信号がコンパレータ47に出力されているので(即ち、乱数値Zに関する信号値は正常であっても、乱数値Yに関する信号値は異常である。)、乱数値Yに関する信号値に基づき、内部割込を発生させる処理に進ませることができる。
【0034】
(4)乱数発生回路の2つが他の乱数発生回路とは異なる乱数値を出力する故障
図4(4)は、乱数発生回路41及び42からの乱数値X及びYが、他の乱数発生回路43からの乱数値Zと異なるといった故障が発生しているものとする。乱数発生回路41及び42のそれぞれは同一乱数値を継続して出力しているわけではないので、コンパレータ44及び45によっては乱数発生回路41及び42の異常を検出することはできない。コンパレータ47に乱数発生回路41及び42からの乱数値X及びYが送信される。乱数値X及び乱数値Y、乱数値Y及び乱数値Z、乱数値X及び乱数値Zのいずれかの組合せにおいて、乱数値が同一となる組合せが存在しない限り、内部割込を発生させる処理に進ませることができる。
【0035】
(5)乱数発生回路の2つが同一乱数値を出力し、かつ、他の乱数発生回路とは異なる乱数値を出力する故障
図4(5)は、乱数発生回路41からの乱数値Xが、他の乱数発生回路42,43からの乱数値Y,Zと異なるといった故障が発生し、かつ、乱数発生回路42に同一乱数値を継続して出力する故障が発生しているものとする。乱数発生回路41は同一乱数値を継続して出力しているわけではないので、コンパレータ44によっては乱数発生回路41の異常を検出することはできない。コンパレータ47に乱数発生回路41からの乱数値Xが送信される。また、乱数発生回路42の異常はコンパレータ45によって検出することが可能であるので、異常を示す信号値をコンパレータ47に出力し、乱数発生回路42からの乱数値Yはコンパレータ47に渡されないようにすることが可能である。したがって、乱数発生回路41及び43からの乱数値が、それぞれ対応するコンパレータ44及び46によって正常であると判定され、かつ、コンパレータ47によって乱数発生回路41及び43からの2つの乱数値が同一であると判定されない限り、内部割込を発生させる処理に進ませることができる。
【0036】
なお、コンパレータ45が乱数発生回路42の異常を検出した後、乱数値Yをコンパレータ47に渡すようにしてもよい。乱数発生回路42からの乱数値Yは異常と判定されているので、コンパレータ47は乱数値Yに関する異常を示す信号値をコンパレータ45から受信しているので、この信号値に基づき、乱数値X及び乱数値Zが同一であると判定されない限り、内部割込を発生させる処理に進ませることができる。
【0037】
本実施形態では、2又は3つの乱数発生回路、及び少なくとも各乱数発生回路に対応するコンパレータを含む複数のコンパレータを有する故障検出回路構成で説明したが、本発明が適用可能な乱数発生回路はこれに限定されるものではない。本発明は、任意数の乱数発生回路を含んで構成される故障検出回路に適用し得るももである。
【符号の説明】
【0038】
21,22,31〜33,41〜43 乱数発生回路
23〜25,34〜36,44〜46 コンパレータ
26 状態判定回路
27,38,48 乱数値レジスタ
28 状態レジスタ
29,40,49 ユーザプログラム
【特許請求の範囲】
【請求項1】
乱数発生手段により得られる乱数値を用いて識別情報の可変表示を制御する遊技機制御用マイクロコンピュータを備えた遊技機であって、少なくとも2つの前記乱数発生手段とを備え、
前記各乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも2つの第1の比較演算回路と、
前記各乱数発生手段より得られる乱数値から2つ選択した組合せのうち、同一乱数値となる少なくとも1つの乱数値の組合せが存在するかを判定する第2の比較演算回路とにより、前記乱数発生手段の異なる故障パターンを検出する故障検出手段を備えた遊技機。
【請求項2】
前記第1の比較演算回路により、前記乱数値の一部のビットで同一の値が出力される故障が検出されないときに、前記第2の比較演算回路が前記故障を検出する、請求項1に記載の遊技機。
【請求項3】
前記第2の比較演算回路により、乱数値が同一となる少なくとも1つの乱数値の組合せが存在することが判定され、及び、当該同一の値の乱数値が、前記第1の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項1又は2に記載の遊技機。
【請求項4】
前記第2の比較演算回路により、乱数値が同一となる少なくとも1つの乱数値の組合せが存在しないことが判定され、及び、当該同一の値の乱数値が、前記第1の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項1又は2に記載の遊技機。
【請求項5】
少なくとも3つの前記乱数発生手段とを備えた前記故障検出手段において、前記第2の比較演算回路が、前記乱数発生手段から出力される少なくとも3つの乱数値のうち、同一な乱数値の組が少なくとも1つあると判定すれば、当該同一な乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項1又は2に記載の遊技機。
【請求項6】
前記同一な乱数値の組があると判定された場合であっても、前記第1の比較演算回路から乱数発生手段に関して異常を表す信号を受信していれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させる、請求項5に記載の遊技機。
【請求項7】
少なくとも3つの前記乱数発生手段とを備えた前記故障検出手段において、前記第2の比較演算回路が、前記乱数発生手段から出力される少なくとも3つの乱数値のうち、同一な乱数値の組が1つも無いと判定すれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させる、請求項1又は2に記載の遊技機。
【請求項1】
乱数発生手段により得られる乱数値を用いて識別情報の可変表示を制御する遊技機制御用マイクロコンピュータを備えた遊技機であって、少なくとも2つの前記乱数発生手段とを備え、
前記各乱数発生手段が所定の時間中に同一の値を出力しているか否かを判定する、少なくとも2つの第1の比較演算回路と、
前記各乱数発生手段より得られる乱数値から2つ選択した組合せのうち、同一乱数値となる少なくとも1つの乱数値の組合せが存在するかを判定する第2の比較演算回路とにより、前記乱数発生手段の異なる故障パターンを検出する故障検出手段を備えた遊技機。
【請求項2】
前記第1の比較演算回路により、前記乱数値の一部のビットで同一の値が出力される故障が検出されないときに、前記第2の比較演算回路が前記故障を検出する、請求項1に記載の遊技機。
【請求項3】
前記第2の比較演算回路により、乱数値が同一となる少なくとも1つの乱数値の組合せが存在することが判定され、及び、当該同一の値の乱数値が、前記第1の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項1又は2に記載の遊技機。
【請求項4】
前記第2の比較演算回路により、乱数値が同一となる少なくとも1つの乱数値の組合せが存在しないことが判定され、及び、当該同一の値の乱数値が、前記第1の比較演算回路により、所定の時間中に同一の値を出力していないと判定されている場合、当該同一の値を出力していないと判定された乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項1又は2に記載の遊技機。
【請求項5】
少なくとも3つの前記乱数発生手段とを備えた前記故障検出手段において、前記第2の比較演算回路が、前記乱数発生手段から出力される少なくとも3つの乱数値のうち、同一な乱数値の組が少なくとも1つあると判定すれば、当該同一な乱数値を前記遊技機上で動作する遊技機制御プログラムに通知する、請求項1又は2に記載の遊技機。
【請求項6】
前記同一な乱数値の組があると判定された場合であっても、前記第1の比較演算回路から乱数発生手段に関して異常を表す信号を受信していれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させる、請求項5に記載の遊技機。
【請求項7】
少なくとも3つの前記乱数発生手段とを備えた前記故障検出手段において、前記第2の比較演算回路が、前記乱数発生手段から出力される少なくとも3つの乱数値のうち、同一な乱数値の組が1つも無いと判定すれば、前記遊技機制御用マイクロコンピュータは内部割込みを発生させる、請求項1又は2に記載の遊技機。
【図1】
【図2】
【図3】
【図4−1】
【図4−2】
【図4−3】
【図4−4】
【図4−5】
【図5】
【図2】
【図3】
【図4−1】
【図4−2】
【図4−3】
【図4−4】
【図4−5】
【図5】
【公開番号】特開2011−135993(P2011−135993A)
【公開日】平成23年7月14日(2011.7.14)
【国際特許分類】
【出願番号】特願2009−297094(P2009−297094)
【出願日】平成21年12月28日(2009.12.28)
【出願人】(591107481)株式会社エルイーテック (37)
【Fターム(参考)】
【公開日】平成23年7月14日(2011.7.14)
【国際特許分類】
【出願日】平成21年12月28日(2009.12.28)
【出願人】(591107481)株式会社エルイーテック (37)
【Fターム(参考)】
[ Back to top ]