過充電防止回路及び半導体装置
【課題】過充電状態における発電手段の電圧値を一定にクランプする過充電防止回路において、素子数の少なく、かつ余分に電力を消費することの無い過充電防止回路を提供する。
【解決手段】逆流防止ダイオードのカソードにゲートを接続され、アノードにソースを接続され、過充電防止スイッチにドレインを接続されたクランプトランジスタを設け、過充電検出時にクランプトランジスタと過充電防止スイッチを介して電流を放電させることにより、発電手段の電位を略蓄電手段の電圧にクランプする。
【解決手段】逆流防止ダイオードのカソードにゲートを接続され、アノードにソースを接続され、過充電防止スイッチにドレインを接続されたクランプトランジスタを設け、過充電検出時にクランプトランジスタと過充電防止スイッチを介して電流を放電させることにより、発電手段の電位を略蓄電手段の電圧にクランプする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電手段の発電電力を蓄電手段へ充電し、また発電電力ないし蓄電電力で駆動回路を駆動する半導体装置に関し、より詳しくは、蓄電手段への過充電を防止する過充電防止回路に関する。
【背景技術】
【０００２】
図３は、従来の過充電防止回路を備えた半導体装置を示した回路図である。発電手段として太陽電池３１と、蓄電手段として二次電池３２と、逆流防止回路としてダイオード３３と、過充電検出回路３４と、過充電防止スイッチとしてＮＭＯＳトランジスタ３５を備えている。
【０００３】
太陽電池３１の負極端子は低電位側電源ＶＳＳ、太陽電池３１の正極端子は発電電源ＶＳＯＬに接続される。二次電池３２の負極端子は低電位側電源ＶＳＳ、二次電池３２の正極端子は蓄電電源ＶＢＡＴに接続される。ダイオード３３のアノード端子は発電電源ＶＳＯＬ、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路３４は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。ＮＭＯＳトランジスタ３５のドレイン端子は発電電源ＶＳＯＬ、ソース端子及びバックゲート端子は低電位側電源ＶＳＳ、ゲート端子は過充電検出回路３４の出力端子に接続される。
【０００４】
次に、従来の過充電防止回路を備えた半導体装置の動作を説明する。図４は、従来の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード３３の順方向電圧をＶＦとする。
【０００５】
ｔ０〜ｔ１の期間は、太陽電池３１の発電が無い、或いは太陽電池３１の発電量が少ない時を示し、ＶＳＯＬ＜ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード３３が逆方向にバイアスされ、ＶＢＡＴからＶＳＯＬへの逆流電流は流れない（非充電状態）。
【０００６】
ｔ１〜ｔ２の期間は、太陽電池３１の発電量が多く、ＶＳＯＬ電位が十分に上昇する時を示し、ＶＳＯＬ＞ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード３３が順方向にバイアスされ、ＶＳＯＬからＶＢＡＴへの充電が行なわれる（充電状態）。
【０００７】
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路３４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、ＮＭＯＳトランジスタ３５がオンする(過充電状態)。このとき、太陽電池３１の発電電流はＮＭＯＳトランジスタ３５を介してＶＳＳへ放電され、ＶＢＡＴ電位はほぼＶＳＳに等しくなる。
【０００８】
この状態では、太陽電池３１が発電の有無に関わらず、ＶＢＡＴ≒ＶＳＳのため、太陽電池の発電を検出することができず、明暗判定を行なうことができないという問題があった。
この問題点に鑑みてなされた発明として特開２００２−１０５１８が知られており、図５に概略図を示す。
【０００９】
図５に示す従来の過充電防止回路を備えた半導体装置は、発電手段として太陽電池５１と、蓄電手段として二次電池５２と、逆流防止回路としてダイオード５３と、過充電検出回路５４と、過充電防止スイッチとしてＮＭＯＳトランジスタ５５と、基準電圧発生回路５６と、コンパレータ回路５７を備えている。太陽電池５１の負極端子は低電位側電源ＶＳＳ、太陽電池５１の正極端子は発電電源ＶＳＯＬに接続される。二次電池５２の負極端子は低電位側電源ＶＳＳ、二次電池５２の正極端子は蓄電電源ＶＢＡＴに接続される。
【００１０】
ダイオード５３のアノード端子は発電電源ＶＳＯＬ、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路５４は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。ＮＭＯＳトランジスタ５５のドレイン端子は発電電源ＶＳＯＬ、ソース端子及びバックゲート端子は低電位側電源ＶＳＳ、ゲート端子はコンパレータ回路の出力ノードＶＧＮに接続される。基準電圧発生回路５６は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、一定電圧ＶＲＥＦを出力する。コンパレータ回路５７は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動される。コンパレータ回路５７のプラス側入力端子には発電電源ＶＳＯＬ、マイナス側入力端子には基準電圧発生回路５６の出力ノードＶＲＥＦが接続され、コンパレータ回路５７の出力ノードＶＧＮは、ＶＳＯＬ＞ＶＲＥＦの時、Ｈｉｇｈ(ＶＢＡＴ)、ＶＳＯＬ＜ＶＲＥＦの時、Ｌｏｗ(ＶＳＳ)レベルを出力する。コンパレータ回路５７のイネーブル端子には過充電検出回路５４の出力ＶＤＥＴが接続され、コンパレータ回路５７はＶＤＥＴがＨｉｇｈの時、動作状態にあり、ＶＤＥＴがＬｏｗの時、非動作状態にある。
【００１１】
次に、図５に示す従来の過充電防止回路を備えた半導体装置の動作について説明する。 図６は、従来の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード５３の順方向電圧をＶＦとする。
ｔ０〜ｔ１の期間である非充電状態と、ｔ１〜ｔ２の期間である充電状態における動作は図４と同じである。
【００１２】
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路５４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、コンパレータ回路５７が動作状態になる(過充電状態)。コンパレータ回路５７とＮＭＯＳトランジスタ５５の負帰還動作により、ＶＳＯＬはＶＲＥＦ電位と等しくなる。
このとき、太陽電池５１は発電量に応じて、ＶＳＳ電位からＶＲＥＦ電位までを出力することができ、明暗判定も容易に行なうことができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００２−１０５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、図５に示す過充電防止回路を備えた半導体装置では、図３に示す過充電防止回路を備えた半導体装置に対して、クランプ機能を追加するために基準電圧回路５６と、コンパレータ回路５７が別途必要となるため、回路を構成する素子数が多くなり、チップ面積が大きくなるという問題がある。
【００１５】
さらに、基準電圧回路５６と、コンパレータ回路５７は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動されており、せっかく充電した蓄電電源ＶＢＡＴの電力を、基準電圧回路５６と、コンパレータ回路５７で消費してしまうという問題がある。
【００１６】
本発明は、これらの問題点に鑑みてなされたものであり、過充電状態における発電手段の電圧値を一定にクランプする過充電防止回路において素子数の少ない、かつ余分に電力を消費することの無い過充電防止回路を備えた半導体装置を提供する。
【課題を解決するための手段】
【００１７】
従来の課題を解決するために、本発明の過充電防止回路を備えた半導体装置は以下のような構成とした。
【００１８】
蓄電手段の正極端子と負極端子に接続され、蓄電手段の電圧を検出する過充電検出回路と、ゲート端子が過充電検出回路の出力端子に接続され、ソース端子とバックゲート端子が接地端子に接続された過充電防止トランジスタと、ゲート端子が蓄電手段の正極端子に接続され、ドレイン端子が過充電防止トランジスタのドレイン端子に接続され、ソース端子とバックゲート端子が発電手段の正極端子が接続されたクランプトランジスタと、を備えたことを特徴とする過充電防止回路、及び該過充電防止回路を備えた半導体装置。
【発明の効果】
【００１９】
本発明の過充電防止回路によれば、少ない素子数で、余分な電力を消費することの無いクランプ機能を有する過充電防止回路、及びそれを備えた半導体装置を提供することが出来る。
【図面の簡単な説明】
【００２０】
【図１】本実施形態の過充電防止回路を備えた半導体装置を示す図である。
【図２】本実施形態の過充電防止回路を備えた半導体装置の動作を示す図である。
【図３】従来の過充電防止回路を備えた半導体装置を示す図である。
【図４】従来の過充電防止回路を備えた半導体装置の動作を示す図である。
【図５】従来の過充電防止回路を備えた半導体装置の他の例を示す図である。
【図６】従来の他の例の過充電防止回路を備えた半導体装置の動作を示す図である。
【発明を実施するための形態】
【００２１】
図１は、本実施形態の過充電防止回路を備えた半導体装置を示した回路図である。
本実施形態の過充電防止回路を備えた半導体装置は、発電手段として太陽電池１１と、蓄電手段として二次電池１２と、逆流防止回路としてダイオード１３と、過充電検出回路１４と、過充電防止スイッチとしてＮＭＯＳトランジスタ１５と、クランプトランジスタとしてＰＭＯＳトランジスタ１６を備えている。
【００２２】
太陽電池１１の負極端子は低電位側電源ＶＳＳに接続され、正極端子は発電電源ＶＳＯＬに接続される。二次電池１２の負極端子は低電位側電源ＶＳＳに接続され、正極端子は蓄電電源ＶＢＡＴに接続される。ダイオード１３のアノード端子は発電電源ＶＳＯＬに接続され、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路１４の入力端子は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳに接続され、出力端子はＮＭＯＳトランジスタ１５のゲート端子に接続される。ＮＭＯＳトランジスタ１５のソース端子及びバックゲート端子は低電位側電源ＶＳＳに接続され、ゲート端子は過充電検出回路１４の出力端子に接続される。ＰＭＯＳトランジスタ１６のゲート端子は蓄電電源ＶＢＡＴとダイオード１３のカソード端子に接続され、ソース端子及びバックゲート端子は発電電源ＶＳＯＬとダイオード１３のアノード端子に接続され、ドレイン端子はＮＭＯＳトランジスタ１５のドレイン端子に接続される。
【００２３】
過充電検出回路１４は、蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。
【００２４】
次に、本実施形態の過充電防止回路を備えた半導体装置の動作について説明する。図２は、本実施形態の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード１３の順方向電圧をＶＦとする。
【００２５】
ｔ０〜ｔ１の期間は、太陽電池１１の発電が無い、或いは太陽電池１１の発電量が少ない時を示し、ＶＳＯＬ＜ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード１３が逆方向にバイアスされ、ＶＢＡＴからＶＳＯＬへの逆流電流は流れない（非充電状態）。
【００２６】
ｔ１〜ｔ２の期間は、太陽電池１１の発電量が多く、ＶＳＯＬ電位が十分に上昇する時を示し、ＶＳＯＬ＞ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード１３が順方向にバイアスされ、ＶＳＯＬからＶＢＡＴへの充電が行なわれる（充電状態）。
【００２７】
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路１４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、ＮＭＯＳトランジスタ１５がオンする(過充電状態)。このとき、太陽電池１１の発電電流はＰＭＯＳトランジスタ１６とＮＭＯＳトランジスタ１５を介してＶＳＳへ放電される。
【００２８】
しかし、ＰＭＯＳトランジスタ１６のゲート端子はＶＢＡＴが印加されているため、ＰＭＯＳトランジスタ１６のソース端子であるＶＳＯＬの電位は、ＰＭＯＳトランジスタ１６のゲートとソース間の電位差をＶＧＳＰとすると、ＶＣＬＡ＝ＶＢＡＴ＋ＶＧＳＰで表される電圧にクランプされる。
【００２９】
このとき、太陽電池１１は発電量に応じて、ＶＳＳ電位からＶＣＬＡ電位までを出力することができ、明暗判定も容易に行なうことができる。ここで、ＶＧＳＰはＶＧＳＰ＜ＶＦの関係を満たすように設定する必要がある。
【００３０】
以上のように、本実施形態の過充電防止回路によれば、クランプトランジスタを１つ追加するのみであるため、チップ面積の増大も最小限に抑えることができ、さらに余分な消費電流が増えることのない、過充電状態における発電電圧のクランプを実現することができる。
【００３１】
なお、本実施形態の過充電防止回路において、クランプトランジスタであるＰＭＯＳトランジスタ１６の閾値電圧を通常のトランジスタより低くすることにより、過充電状態にてＶＧＳＰ＜ＶＦの関係をより確実に満たすことができる。従って、より安全な過充電防止回路を備えた半導体装置を提供することができる。
【００３２】
また、本実施形態の過充電防止回路を備えた半導体装置では、発電手段として太陽電池を、蓄電手段として二次電池を、逆流防止回路としてダイオードを、用いて説明を行なったが、それに限定されるものではない。
【００３３】
また、接地電圧を最も低い電圧ＶＳＳとして説明を行なったが、接地電圧を最も高い電圧（例えばＶＤＤとする）とし、発電電圧ＶＳＯＬと蓄電電圧ＶＢＡＴが負電圧を出力する場合も、本発明の範囲である。
【符号の説明】
【００３４】
１１、３１、５１ 太陽電池
１２、３２、５２ 二次電池
１３、３３、５３ ダイオード
１４、３４、５４ 過充電検出回路
１５、３５、５５ ＮＭＯＳトランジスタ
１６ ＰＭＯＳトランジスタ
５６ 基準電圧発生回路
５７ コンパレータ回路
【技術分野】
【０００１】
本発明は、発電手段の発電電力を蓄電手段へ充電し、また発電電力ないし蓄電電力で駆動回路を駆動する半導体装置に関し、より詳しくは、蓄電手段への過充電を防止する過充電防止回路に関する。
【背景技術】
【０００２】
図３は、従来の過充電防止回路を備えた半導体装置を示した回路図である。発電手段として太陽電池３１と、蓄電手段として二次電池３２と、逆流防止回路としてダイオード３３と、過充電検出回路３４と、過充電防止スイッチとしてＮＭＯＳトランジスタ３５を備えている。
【０００３】
太陽電池３１の負極端子は低電位側電源ＶＳＳ、太陽電池３１の正極端子は発電電源ＶＳＯＬに接続される。二次電池３２の負極端子は低電位側電源ＶＳＳ、二次電池３２の正極端子は蓄電電源ＶＢＡＴに接続される。ダイオード３３のアノード端子は発電電源ＶＳＯＬ、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路３４は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。ＮＭＯＳトランジスタ３５のドレイン端子は発電電源ＶＳＯＬ、ソース端子及びバックゲート端子は低電位側電源ＶＳＳ、ゲート端子は過充電検出回路３４の出力端子に接続される。
【０００４】
次に、従来の過充電防止回路を備えた半導体装置の動作を説明する。図４は、従来の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード３３の順方向電圧をＶＦとする。
【０００５】
ｔ０〜ｔ１の期間は、太陽電池３１の発電が無い、或いは太陽電池３１の発電量が少ない時を示し、ＶＳＯＬ＜ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード３３が逆方向にバイアスされ、ＶＢＡＴからＶＳＯＬへの逆流電流は流れない（非充電状態）。
【０００６】
ｔ１〜ｔ２の期間は、太陽電池３１の発電量が多く、ＶＳＯＬ電位が十分に上昇する時を示し、ＶＳＯＬ＞ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード３３が順方向にバイアスされ、ＶＳＯＬからＶＢＡＴへの充電が行なわれる（充電状態）。
【０００７】
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路３４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、ＮＭＯＳトランジスタ３５がオンする(過充電状態)。このとき、太陽電池３１の発電電流はＮＭＯＳトランジスタ３５を介してＶＳＳへ放電され、ＶＢＡＴ電位はほぼＶＳＳに等しくなる。
【０００８】
この状態では、太陽電池３１が発電の有無に関わらず、ＶＢＡＴ≒ＶＳＳのため、太陽電池の発電を検出することができず、明暗判定を行なうことができないという問題があった。
この問題点に鑑みてなされた発明として特開２００２−１０５１８が知られており、図５に概略図を示す。
【０００９】
図５に示す従来の過充電防止回路を備えた半導体装置は、発電手段として太陽電池５１と、蓄電手段として二次電池５２と、逆流防止回路としてダイオード５３と、過充電検出回路５４と、過充電防止スイッチとしてＮＭＯＳトランジスタ５５と、基準電圧発生回路５６と、コンパレータ回路５７を備えている。太陽電池５１の負極端子は低電位側電源ＶＳＳ、太陽電池５１の正極端子は発電電源ＶＳＯＬに接続される。二次電池５２の負極端子は低電位側電源ＶＳＳ、二次電池５２の正極端子は蓄電電源ＶＢＡＴに接続される。
【００１０】
ダイオード５３のアノード端子は発電電源ＶＳＯＬ、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路５４は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。ＮＭＯＳトランジスタ５５のドレイン端子は発電電源ＶＳＯＬ、ソース端子及びバックゲート端子は低電位側電源ＶＳＳ、ゲート端子はコンパレータ回路の出力ノードＶＧＮに接続される。基準電圧発生回路５６は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、一定電圧ＶＲＥＦを出力する。コンパレータ回路５７は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動される。コンパレータ回路５７のプラス側入力端子には発電電源ＶＳＯＬ、マイナス側入力端子には基準電圧発生回路５６の出力ノードＶＲＥＦが接続され、コンパレータ回路５７の出力ノードＶＧＮは、ＶＳＯＬ＞ＶＲＥＦの時、Ｈｉｇｈ(ＶＢＡＴ)、ＶＳＯＬ＜ＶＲＥＦの時、Ｌｏｗ(ＶＳＳ)レベルを出力する。コンパレータ回路５７のイネーブル端子には過充電検出回路５４の出力ＶＤＥＴが接続され、コンパレータ回路５７はＶＤＥＴがＨｉｇｈの時、動作状態にあり、ＶＤＥＴがＬｏｗの時、非動作状態にある。
【００１１】
次に、図５に示す従来の過充電防止回路を備えた半導体装置の動作について説明する。 図６は、従来の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード５３の順方向電圧をＶＦとする。
ｔ０〜ｔ１の期間である非充電状態と、ｔ１〜ｔ２の期間である充電状態における動作は図４と同じである。
【００１２】
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路５４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、コンパレータ回路５７が動作状態になる(過充電状態)。コンパレータ回路５７とＮＭＯＳトランジスタ５５の負帰還動作により、ＶＳＯＬはＶＲＥＦ電位と等しくなる。
このとき、太陽電池５１は発電量に応じて、ＶＳＳ電位からＶＲＥＦ電位までを出力することができ、明暗判定も容易に行なうことができる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００２−１０５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、図５に示す過充電防止回路を備えた半導体装置では、図３に示す過充電防止回路を備えた半導体装置に対して、クランプ機能を追加するために基準電圧回路５６と、コンパレータ回路５７が別途必要となるため、回路を構成する素子数が多くなり、チップ面積が大きくなるという問題がある。
【００１５】
さらに、基準電圧回路５６と、コンパレータ回路５７は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動されており、せっかく充電した蓄電電源ＶＢＡＴの電力を、基準電圧回路５６と、コンパレータ回路５７で消費してしまうという問題がある。
【００１６】
本発明は、これらの問題点に鑑みてなされたものであり、過充電状態における発電手段の電圧値を一定にクランプする過充電防止回路において素子数の少ない、かつ余分に電力を消費することの無い過充電防止回路を備えた半導体装置を提供する。
【課題を解決するための手段】
【００１７】
従来の課題を解決するために、本発明の過充電防止回路を備えた半導体装置は以下のような構成とした。
【００１８】
蓄電手段の正極端子と負極端子に接続され、蓄電手段の電圧を検出する過充電検出回路と、ゲート端子が過充電検出回路の出力端子に接続され、ソース端子とバックゲート端子が接地端子に接続された過充電防止トランジスタと、ゲート端子が蓄電手段の正極端子に接続され、ドレイン端子が過充電防止トランジスタのドレイン端子に接続され、ソース端子とバックゲート端子が発電手段の正極端子が接続されたクランプトランジスタと、を備えたことを特徴とする過充電防止回路、及び該過充電防止回路を備えた半導体装置。
【発明の効果】
【００１９】
本発明の過充電防止回路によれば、少ない素子数で、余分な電力を消費することの無いクランプ機能を有する過充電防止回路、及びそれを備えた半導体装置を提供することが出来る。
【図面の簡単な説明】
【００２０】
【図１】本実施形態の過充電防止回路を備えた半導体装置を示す図である。
【図２】本実施形態の過充電防止回路を備えた半導体装置の動作を示す図である。
【図３】従来の過充電防止回路を備えた半導体装置を示す図である。
【図４】従来の過充電防止回路を備えた半導体装置の動作を示す図である。
【図５】従来の過充電防止回路を備えた半導体装置の他の例を示す図である。
【図６】従来の他の例の過充電防止回路を備えた半導体装置の動作を示す図である。
【発明を実施するための形態】
【００２１】
図１は、本実施形態の過充電防止回路を備えた半導体装置を示した回路図である。
本実施形態の過充電防止回路を備えた半導体装置は、発電手段として太陽電池１１と、蓄電手段として二次電池１２と、逆流防止回路としてダイオード１３と、過充電検出回路１４と、過充電防止スイッチとしてＮＭＯＳトランジスタ１５と、クランプトランジスタとしてＰＭＯＳトランジスタ１６を備えている。
【００２２】
太陽電池１１の負極端子は低電位側電源ＶＳＳに接続され、正極端子は発電電源ＶＳＯＬに接続される。二次電池１２の負極端子は低電位側電源ＶＳＳに接続され、正極端子は蓄電電源ＶＢＡＴに接続される。ダイオード１３のアノード端子は発電電源ＶＳＯＬに接続され、カソード端子は蓄電電源ＶＢＡＴに接続される。過充電検出回路１４の入力端子は蓄電電源ＶＢＡＴと低電位側電源ＶＳＳに接続され、出力端子はＮＭＯＳトランジスタ１５のゲート端子に接続される。ＮＭＯＳトランジスタ１５のソース端子及びバックゲート端子は低電位側電源ＶＳＳに接続され、ゲート端子は過充電検出回路１４の出力端子に接続される。ＰＭＯＳトランジスタ１６のゲート端子は蓄電電源ＶＢＡＴとダイオード１３のカソード端子に接続され、ソース端子及びバックゲート端子は発電電源ＶＳＯＬとダイオード１３のアノード端子に接続され、ドレイン端子はＮＭＯＳトランジスタ１５のドレイン端子に接続される。
【００２３】
過充電検出回路１４は、蓄電電源ＶＢＡＴと低電位側電源ＶＳＳの間で駆動され、出力ノードＶＤＥＴはＶＢＡＴが所定電圧ＶＬＩＭ以上であればＨｉｇｈ(ＶＢＡＴ)、所定電圧ＶＬＩＭ未満であればＬｏｗ(ＶＳＳ)レベルを出力する。
【００２４】
次に、本実施形態の過充電防止回路を備えた半導体装置の動作について説明する。図２は、本実施形態の過充電防止回路を備えた半導体装置の動作説明図である。ダイオード１３の順方向電圧をＶＦとする。
【００２５】
ｔ０〜ｔ１の期間は、太陽電池１１の発電が無い、或いは太陽電池１１の発電量が少ない時を示し、ＶＳＯＬ＜ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード１３が逆方向にバイアスされ、ＶＢＡＴからＶＳＯＬへの逆流電流は流れない（非充電状態）。
【００２６】
ｔ１〜ｔ２の期間は、太陽電池１１の発電量が多く、ＶＳＯＬ電位が十分に上昇する時を示し、ＶＳＯＬ＞ＶＢＡＴ＋ＶＦの関係が成り立つ。このとき、ダイオード１３が順方向にバイアスされ、ＶＳＯＬからＶＢＡＴへの充電が行なわれる（充電状態）。
【００２７】
ｔ２以降の期間は、ＶＢＡＴが所定電圧ＶＬＩＭを超えた時を示し、過充電検出回路１４の出力ＶＤＥＴがＨｉｇｈレベル(ＶＢＡＴ)となり、ＮＭＯＳトランジスタ１５がオンする(過充電状態)。このとき、太陽電池１１の発電電流はＰＭＯＳトランジスタ１６とＮＭＯＳトランジスタ１５を介してＶＳＳへ放電される。
【００２８】
しかし、ＰＭＯＳトランジスタ１６のゲート端子はＶＢＡＴが印加されているため、ＰＭＯＳトランジスタ１６のソース端子であるＶＳＯＬの電位は、ＰＭＯＳトランジスタ１６のゲートとソース間の電位差をＶＧＳＰとすると、ＶＣＬＡ＝ＶＢＡＴ＋ＶＧＳＰで表される電圧にクランプされる。
【００２９】
このとき、太陽電池１１は発電量に応じて、ＶＳＳ電位からＶＣＬＡ電位までを出力することができ、明暗判定も容易に行なうことができる。ここで、ＶＧＳＰはＶＧＳＰ＜ＶＦの関係を満たすように設定する必要がある。
【００３０】
以上のように、本実施形態の過充電防止回路によれば、クランプトランジスタを１つ追加するのみであるため、チップ面積の増大も最小限に抑えることができ、さらに余分な消費電流が増えることのない、過充電状態における発電電圧のクランプを実現することができる。
【００３１】
なお、本実施形態の過充電防止回路において、クランプトランジスタであるＰＭＯＳトランジスタ１６の閾値電圧を通常のトランジスタより低くすることにより、過充電状態にてＶＧＳＰ＜ＶＦの関係をより確実に満たすことができる。従って、より安全な過充電防止回路を備えた半導体装置を提供することができる。
【００３２】
また、本実施形態の過充電防止回路を備えた半導体装置では、発電手段として太陽電池を、蓄電手段として二次電池を、逆流防止回路としてダイオードを、用いて説明を行なったが、それに限定されるものではない。
【００３３】
また、接地電圧を最も低い電圧ＶＳＳとして説明を行なったが、接地電圧を最も高い電圧（例えばＶＤＤとする）とし、発電電圧ＶＳＯＬと蓄電電圧ＶＢＡＴが負電圧を出力する場合も、本発明の範囲である。
【符号の説明】
【００３４】
１１、３１、５１ 太陽電池
１２、３２、５２ 二次電池
１３、３３、５３ ダイオード
１４、３４、５４ 過充電検出回路
１５、３５、５５ ＮＭＯＳトランジスタ
１６ ＰＭＯＳトランジスタ
５６ 基準電圧発生回路
５７ コンパレータ回路
【特許請求の範囲】
【請求項１】
発電手段により充電される蓄電手段を電源とする半導体装置の、前記蓄電手段の過充電を防止する過充電防止回路であって、
前記蓄電手段の正極端子と負極端子に接続され、前記蓄電手段の電圧を検出する過充電検出回路と、
ゲート端子が前記過充電検出回路の出力端子に接続され、ソース端子とバックゲート端子が接地端子に接続された過充電防止トランジスタと、
ゲート端子が前記蓄電手段の正極端子に接続され、ドレイン端子が前記過充電防止トランジスタのドレイン端子に接続され、ソース端子とバックゲート端子が前記発電手段の正極端子が接続されたクランプトランジスタと、
を備えたことを特徴とする過充電防止回路。
【請求項２】
発電手段と、
蓄電手段と、
前記蓄電手段から前記発電手段への逆流を防止する逆流防止回路と、
請求項１記載の過充電防止回路と、
を備えた半導体装置。
【請求項１】
発電手段により充電される蓄電手段を電源とする半導体装置の、前記蓄電手段の過充電を防止する過充電防止回路であって、
前記蓄電手段の正極端子と負極端子に接続され、前記蓄電手段の電圧を検出する過充電検出回路と、
ゲート端子が前記過充電検出回路の出力端子に接続され、ソース端子とバックゲート端子が接地端子に接続された過充電防止トランジスタと、
ゲート端子が前記蓄電手段の正極端子に接続され、ドレイン端子が前記過充電防止トランジスタのドレイン端子に接続され、ソース端子とバックゲート端子が前記発電手段の正極端子が接続されたクランプトランジスタと、
を備えたことを特徴とする過充電防止回路。
【請求項２】
発電手段と、
蓄電手段と、
前記蓄電手段から前記発電手段への逆流を防止する逆流防止回路と、
請求項１記載の過充電防止回路と、
を備えた半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７４７４９（Ｐ２０１３−７４７４９Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１３０２０（Ｐ２０１１−２１３０２０）
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]