過渡電圧抑制器のための方法およびシステム
【課題】炭化シリコン過渡電圧抑制器（ＴＶＳ）アセンブリを形成する方法および過渡電圧抑制器（ＴＶＳ）アセンブリのためのシステムを提供する。
【解決手段】ＴＶＳアセンブリは、第１の極性の導電性を有する第１の広バンドギャップ半導体の第１の層３０６と、第１の層と電気的に接触して結合された第２の極性の導電性を有する第１または第２の広バンドギャップ半導体の第２の層３０８であって、第２の極性は第１の極性と異なる、第２の層とを含むメサ構造の半導体ダイ３０２を含む。ＴＶＳアセンブリはまた、第２の層と電気的に接触して結合された第１の極性の導電性を有する第１、第２、または第３の広バンドギャップ半導体の第３の層３１２も含む。第２の極性の導電性を有する層は、第１の極性の導電性を有する層に比して低濃度にドープされる。
【解決手段】ＴＶＳアセンブリは、第１の極性の導電性を有する第１の広バンドギャップ半導体の第１の層３０６と、第１の層と電気的に接触して結合された第２の極性の導電性を有する第１または第２の広バンドギャップ半導体の第２の層３０８であって、第２の極性は第１の極性と異なる、第２の層とを含むメサ構造の半導体ダイ３０２を含む。ＴＶＳアセンブリはまた、第２の層と電気的に接触して結合された第１の極性の導電性を有する第１、第２、または第３の広バンドギャップ半導体の第３の層３１２も含む。第２の極性の導電性を有する層は、第１の極性の導電性を有する層に比して低濃度にドープされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に高温半導体デバイスに関し、より具体的には、高温環境での過渡電圧抑制のための半導体デバイスに関する。
【背景技術】
【０００２】
シリコンデバイスは、ＴＶＳデバイスに並列に結合された高感度電子機器が例えば落雷で生じる電圧スパイクにさらされ、損傷を受けるのを防止するために使用されてきたけれども、それらは、高温動作に適していない。シリコンデバイスは、温度が上昇するにつれてより高い電流を漏えいする傾向があり、その電流は、約１５０℃よりも大きい周囲温度では容認できないほど高い値に達し、それは、分散エンジン制御などのコアエンジン搭載電子機器を必要とする航空用途に必要な２２５℃以上の周囲温度でのそれらの使用を不適切にする。その上、周知のＴＶＳデバイスは典型的には、エポキシ封入材を使用してパッケージ化される。エポキシパッケージ化は、約１８５℃より上でＴＶＳデバイス構造内に大きな熱歪みを誘起し、分解し始める傾向がある。
【０００３】
航空および発電の両方の用途のためのタービンエンジン機器類はしばしば、高価な冷却、または電子機器をセンサーおよびアクチュエータからさらに遠くに移動させることを必要とし、据え付けおよび配線の複雑さの増加ならびにノイズに起因するセンサー性能の低下をもたらす。航空機で分散制御に使用する電子機器は、落雷および電磁妨害（ＥＭＩ）で生じる電圧サージから損傷を受けやすい。少なくともいくつかの周知の用途は、過渡電圧抑制（ＴＶＳ）デバイスを使用し、それは、ツェナーダイオードに似た特徴を含むこともある。シリコンでできた市販のＴＶＳデバイスは、それらがさらされることになる高い周囲温度に起因してエンジンコアの近くに置いた分散電子機器を保護するために使用することができない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１１／００５８２９９号明細書
【発明の概要】
【０００５】
一実施形態では、過渡電圧抑制器（ＴＶＳ）アセンブリは、第１の極性の導電性を有する第１の広バンドギャップ半導体の層を含む基板と、基板と電気的に接触して結合された第２の極性の導電性を有する第１または第２の広バンドギャップ半導体の第２の層であって、第２の極性は第１の極性と異なる、第２の層と、第２の層と電気的に接触して結合された第１の極性の導電性を有する第１、第２、または第３の広バンドギャップ半導体の第３の層とを含むメサ構造の半導体ダイを含む。第２の極性の導電性を有する層は、第１の極性の導電性を有する層に比して低濃度にドープされる。ＴＶＳアセンブリはまた、基板と電気的に接触して結合された第１の電極および第３の層と電気的に接触して結合された第２の電極も含む。所定の大きさよりも大きい電圧が、第１および第２の電極間に印加されるとき、ＴＶＳアセンブリは、比較的大量の電流がＴＶＳアセンブリを通って流れることを可能にするパンチスルーモードで動作する。
【０００６】
別の実施形態では、炭化ケイ素過渡電圧抑制器（ＴＶＳ）アセンブリを形成する方法は、第１の側面および反対側の第２の側面を含むパンチスルー炭化ケイ素半導体過渡電圧抑制器ダイを提供するステップと、ダイを少なくとも部分的に取り囲むガラス筐体にダイを封入するステップと、第１および第２の側面の各々と電気的に接続してそれぞれの電極を結合するステップとを含み、各電極は、ガラス筐体の熱膨張係数と実質的に一致する熱膨張係数を有する。
【０００７】
なお別の実施形態では、高温電子システムは、約１５０．０℃よりも大きい温度を有する環境にさらすように構成された電子機器ユニットを含み、遠隔電子機器ユニットは、電子機器ユニットの少なくともいくつかの電子部品と動作可能に結合された過渡電圧抑制器（ＴＶＳ）アセンブリを含み、ＴＶＳは、ダイを少なくとも部分的に取り囲むガラス筐体に封入され、熱圧着接合、過渡的液相はんだ接合、拡散接合、および合金化層の少なくとも１つを使用して電極に結合されたパンチスルー炭化シリコン半導体ＴＶＳダイを含む。
【０００８】
本技術のこれらのかつ他の特徴、態様、および利点は、類似の文字が図面全体にわたって類似の部分を表す添付の図面を参照して次の詳細な説明を読むときより良く理解されることになろう。
【図面の簡単な説明】
【０００９】
【図１】本発明の例となる実施形態による電力および通信分配システムのアーキテクチャの概略ブロック図である。
【図２】本システムの例となる実施形態による図１で示す電子機器ユニットの例となる１つの概略ブロック図である。
【図３】本発明の例となる実施形態によるＴＶＳ２１８を使用して利用できる電圧抑制保護のさまざまな構成の概略ブロック図である。
【図４】本システムの例となる実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの半導体ダイ部分の側面図である。
【図５】本システムの別の実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの半導体ダイ部分の側面図である。
【図６】本システムの別の実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの半導体ダイ部分の側面図である。
【図７】本発明の例となる実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの側面図である。
【図８】本システムの例となる実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの別の図である。
【図９】ＴＶＳアセンブリの雷試験波形の結果を例示するグラフ８００である。
【図１０】ＴＶＳアセンブリのＤＣ試験の結果を例示するグラフ９００である。
【図１１】ＴＶＳアセンブリの図１０で示すＤＣ試験の結果を例示するグラフ１０００である。
【発明を実施するための形態】
【００１０】
次の詳細な説明は、システムの実施形態を例としてであって制限する目的ではなく例示する。システムおよび方法は、パワーエレクトロニクス、信号エレクトロニクス、ならびに工業、商業、および住宅用途での電磁妨害（ＥＭＩ）保護の電子部品製造およびパッケージ化への一般的応用を有すると熟考される。
【００１１】
本明細書で使用するように、単数形で列挙され、単語「ａ」または「ａｎ」が先行する要素またはステップは、そのような排除が明確に列挙されない限り、複数形の要素またはステップを排除しないと理解すべきである。さらにその上、本発明の「一実施形態」への言及は、列挙する特徴もまた組み込む追加の実施形態の存在を排除すると解釈されることを意図していない。
【００１２】
本開示の実施形態は、３００℃で確実に動作する半導体ベースのＴＶＳデバイスを実証する。一実施形態では、デバイスは、炭化シリコン（ＳｉＣ）から製作される。他の実施形態では、デバイスは、窒化ガリウム（ＧａＮ）、ダイヤモンド、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、およびそれらの組合せなどだが限定されない、他の広バンドギャップ材料から製作される。広バンドギャップ半導体ＴＶＳデバイスは、約５００℃に至るまで確実に動作可能であるが、しかしながら、ＴＶＳパッケージ類などの他の部品は、例の実施形態ではより制限的なこともある。ＴＶＳは、クランプデバイスであり、それの降伏電圧より上のほぼすべての過電圧を抑制する。ＴＶＳデバイスは典型的には、３つのＳｉＣ層（Ｎ−Ｐ−Ｎ）を含む。他の実施形態では、３つの層は、Ｐ−Ｎ−Ｐ層を含む。Ｎ−Ｐ−Ｎ型デバイスでは、デバイスが２つのＮ層を横切る電位を受けるとき、Ｐ層のドーピングは２つのＮ層と比較してはるかにより低いので、空乏層は、Ｐ層中に（大部分）形成される。例えば、Ｎ層のドーパント濃度よりも大きさが１から５桁低い、またはＮ層のドーパント濃度の１／１０から１／１００００である。さらなる例については、もしＮ層でのドーピング濃度が、約１０18／ｃｍ3であるならば、Ｐ層でのドーピング濃度は、約１０15／ｃｍ3であることになる。デバイスを横切る電圧が増加するにつれて、空乏領域は、Ｐ層をすべて横切って延び、もう一方の側のＮ層に接触する。これは、「パンチスルー」として周知の条件をもたらし、大量の電流が、デバイスに流れ始める。デバイスは、それを横切る電圧の変化が最小の状態でこの条件を維持することができる。同様の説明は、層の極性がＰ−Ｎ−Ｐに変更されるときの動作も述べる。
【００１３】
パッケージは、一例では、高速の電気的応答を提供するために低いインダクタンスおよび静電容量を有し、熱パルスを管理するために熱キャパシタンスを有するように設計される。低いインダクタンスおよび静電容量は、ダイから回路に接合される終端までの短い伝導経路を使用することによって達成される。ガラスまたはセラミック封入材は、ダイを環境での汚染から保護し、デバイスを横切る電気的絶縁の改善を提供するために使用されてもよい。ホウケイ酸ガラス封入材は、６００℃に至るまでの試験で低い漏れ電流を有することが見いだされた。終端材料は、セラミックと金属との密封およびガラスと金属との密封にそれぞれ適合するように選択される。終端材料は、タングステン、モリブデン、またはＫｏｖａｒ（登録商標）を含んでもよいが限定されない。ダイは、例えば熱圧着接合、過渡的液相はんだ接合、拡散接合、または合金化層を使用してそれぞれの終端に両側で接合される。一実施形態では、金熱圧着接合が、より低い熱抵抗経路を提供し、高温中で酸化しない。金はまた、大きな塑性域も有して特に高温で低応力界面を提供する。
【００１４】
ＴＶＳデバイスは、ＴＶＳデバイスに並列に結合された高感度電子機器が例えば落雷で生じる電圧スパイクにさらされ、損傷を受けるのを防止することを容易にする。さまざまな実施形態では、２つ以上のＴＶＳデバイスが、ＴＶＳデバイスの並列、直列、および／または直列並列構成を含むＴＶＳアセンブリに接続されてＴＶＳアセンブリの強化された電気的保護特徴、例えばより大きな電圧または電流能力を可能にしてもよい。高温パッケージでのＳｉＣデバイスは、例えば約１５０℃よりも大きい、比較的高い周囲温度の環境にそれを配置することを可能にする。その上、ＳｉＣデバイスは、極めて強固なクランプを提供する。本明細書では高温用途での使用に適していると述べるけれども、広バンドギャップ材料はまた、温度が比較的高くない、例えば室温である用途にもよく適している。
【００１５】
図１は、本発明の例となる実施形態による電力および通信分配システム１００のアーキテクチャの概略ブロック図である。例となる実施形態では、分配システム１００は、電力供給分配バス１０２および通信チャネル１０４を含む。電力供給分配バス１０２は、例となる実施形態では、エンジン１１０の周囲に位置する複数の電子機器ユニット１０６に電力を分配する。例となる実施形態では、エンジン１１０は、ファン１１２およびコアエンジン１１４を含むガスタービンエンジンである。さまざまな他の実施形態では、エンジン１１０は、ピストン駆動内燃エンジン、圧縮機、発電機、およびポンプなどだが限定されない、別の１台の機械であってもよい。例となる実施形態では、複数の電子機器ユニット１０６は、例えばガスタービンエンジン（ＧＴＥ）１１０のファン１１２に隣接した比較的冷たい環境に取り付けられているように例示される電子機器ユニット（ＥＵ）１１６および１１８を含む。分配システム１００はまた、高温電子機器ユニット（ＨＴ−ＥＵ）１２０、１２２、および１２４も含む。ＨＴ−ＥＵ１２０、１２２、および１２４の各々は、ガスタービンエンジン１１０のコアエンジン１１４に取り付けられているように例示され、それは、比較的熱い環境の場所である。例えば、コア筐体１１４の近辺での温度は、約１５０．０°セ氏（Ｃ）から約３００．０℃のこともある。
【００１６】
ＥＵ１１６は、電力供給装置１２６から電力を受け取る。受け取った電力は、ＥＵ１１６によって分配システム１００内に分配するために管理される。管理された電力は、電力供給分配バス１０２を通ってＥＵ１１８、ＨＴ−ＥＵ１２０、１２２および１２４を含むさまざまなそれぞれの負荷に送られる。同様に、さまざまな電子機器ユニット間の通信は、通信チャネル１０４を通って送られる。
【００１７】
動作中は、航空機への電磁妨害および／または落雷が、バス１０２および／または１０４に大きな過渡電圧スパイクを誘起することもある。そのような大きな電圧スパイクは、もし修正しないならば、ＥＵ１１６、１１８、ならびにＨＴ−ＥＵ１２０、１２２、および１２４を含む、バスに結合された電気部品および電子部品に損傷を引き起こすこともある。そのような損傷を避けるために、過渡電圧抑制器が、選択した部品および／または部品内の回路と直列にかつ／または並列に使用されてそのようなスパイクを低減しかつ／または除去することを容易にすることができる。一方法は、バスの電圧を所定のレベルにクランプする。
【００１８】
図２は、本システムの例となる実施形態によるＥＵ１１６、１１８、ならびにＨＴ−ＥＵ１２０、１２２、および１２４の例となる１つの概略ブロック図である。例となる実施形態では、ＨＴ−ＥＵ１２０は例えば、プロセッサ２０２、プロセッサ２０２に通信可能に結合されたメモリ２０４、ＲＯＭメモリ２０６、またプロセッサ２０２に通信可能に結合もされた、入力セクション２０８、駆動モジュール２１０、および出力モジュール２１２を含む。ＨＴ−ＥＵ１２０はまた、通信バス１０４およびプロセッサ２０２に通信可能に結合された通信モジュール２１４も含む。ＨＴ−ＥＵ１２０はさらに、電力供給分配バス１０２に電気的に結合され、ＨＴ−ＥＵ１２０全体にわたってさまざまな電圧で電力を分配するように構成された電力モジュール２１６を含む。それぞれのバスに結合されていると、通信モジュール２１４および電力モジュール２１６は、ＥＭＩおよび／または雷誘起スパイクの影響を受けやすい。そのような妨害およびスパイクが通信モジュール２１４および電力モジュール２１６ならびに下流の部品に到達するのを防止するために、１つまたは複数の過渡電圧抑制（ＴＶＳ）アセンブリ２１８および２２０が、それぞれのバスと通信モジュール２１４および電力モジュール２１６との間に結合される。
【００１９】
図３Ａ〜３Ｃは、本発明の例となる実施形態によるＴＶＳアセンブリ２１８を使用して利用できる電圧抑制保護のさまざまな構成の概略ブロック図である。図３Ａの実施形態では、ＴＶＳアセンブリ２１８は、直列構成の２つの過渡電圧抑制器を含む。図３Ｂの実施形態では、ＴＶＳアセンブリ２１８は、第３の過渡電圧抑制器と並列に直列構成の２つの過渡電圧抑制器を含む。図３Ｃの実施形態では、ＴＶＳアセンブリ２１８は、第３の過渡電圧抑制器と直列に並列構成の２つの過渡電圧抑制器を含む。個々の過渡電圧抑制器のさまざまな他の組合せが、多くの異なる用途にとって十分な電流運送能力および所定の電圧性能を提供するように組み立てられてもよい。
【００２０】
図４は、本システムの例となる実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８または２２０（図２で示す）の半導体ダイ３０２部分の側面図である。例となる実施形態では、ダイ３０２は、例えばｎ＋型導電性を有する炭化シリコンの基板３０４ならびにエピタキシャル成長のｎ＋型導電性層３０６、層３０６と電気的に接触して結合されたエピタキシャル成長のｐ−層３０８、およびｐ−層３０８と電気的に接触して結合されたエピタキシャル成長のｎ＋層３１２で形成されるメサ構造を含む。例となる実施形態では、ｐ−層３０８は、ｎ＋層３０６および３１２に比して比較的低濃度にドープされる。基板３０４ならびに層３０６、３０８、および３１２の均一なドーピング濃度は、空乏領域での電場分布の均一性を改善し、それによって降伏電圧特性を改善する。その上、メサ構造は、隣接接触層間の界面に関して約５度から約８０度の角を成す傾斜側壁を有してダイの表面での最大電場プロファイルを低減する。第１の電気接点３１０は、基板３０４と電気的に接触して結合される。第２の電気接点３１４は、エピタキシャル成長のｎ＋層３１２と電気的に接触して結合される。過渡電圧抑制（ＴＶＳ）アセンブリ２１８または２２０の半導体ダイ３０２部分は、ダイ３０２を横切る電圧が増加するにつれて、空乏領域がｐ−層３０８をすべて横切って延び、ｎ＋層３０６および３１２に接触するような「パンチスルー」または「リーチスルー」としてもまた周知の物理的過程を使用して動作する。これは、「パンチスルー」として周知の条件をもたらし、大量の電流が、ダイ３０２を通って流れることができる。ダイ３０２は、それを横切る電圧の変化が最小の状態でこの条件を維持することができる。
【００２１】
さまざまな実施形態では、ＴＶＳアセンブリ２１８は、ダイ３０２の半導体材料内部の最大電場が１センチメートル当たり２メガボルト未満に維持されることを確実にするような大きさおよび形にされる。加えて、ＴＶＳアセンブリ２１８は、約１．０ナノアンペア未満から約１．０ミリアンペアの範囲の電流について５％未満の阻止電圧の増加を維持するように構成される。本明細書で使用するように、阻止電圧は、ＴＶＳアセンブリ２１８が電気を通さないまたはなお「オフ」状態にある最高電圧のことである。その上、ＴＶＳアセンブリ２１８は、室温ではＴＶＳアセンブリ２１８のほぼパンチスルー電圧に至るまで約１．０マイクロアンペア未満および２２５°セ氏に至るまでの動作温度ではほぼパンチスルー電圧に至るまで１．０マイクロアンペア未満の漏れ電流を維持するように構成される。
【００２２】
さまざまな実施形態では、ＴＶＳアセンブリ２１８は、約５．０ボルトから約７５．０ボルトの間でパンチスルー特性を示すように構成される。さまざまな他の実施形態では、ＴＶＳアセンブリ２１８は、約７５．０ボルトから約２００．０ボルトの間でパンチスルー特性を示すように構成される。なお他の実施形態では、ＴＶＳアセンブリ２１８は、約２００ボルトよりも大きいところでパンチスルー特性を示すように構成される。
【００２３】
図５は、本システムの別の実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８または２２０（図２で示す）の半導体ダイ３０２部分の側面図である。例となる実施形態では、ダイ３０２は、第１の円錐台構造４０２および第２の実質的に円柱状の構造４０４を含む。第１の円錐台構造４０２は、エピタキシャル成長のｎ＋型導電性層３０６およびエピタキシャル成長のｐ−層３０８の少なくとも一部分で形成される。円柱状構造４０４は、エピタキシャル成長のｐ−層３０８の少なくとも一部分およびエピタキシャル成長のｎ＋層３１２で形成される。例となる実施形態では、ｐ−層３０８は、ｎ＋層３０６および３１２に比して比較的低濃度にドープされる。基板３０４ならびに層３０６、３０８、および３１２の均一なドーピング濃度は、空乏領域での電場分布の均一性を改善し、それによって降伏電圧特性を改善する。第１の電気接点３１０は、基板３０４と電気的に接触して結合される。第２の電気接点３１４は、エピタキシャル成長のｎ＋層３１２と電気的に接触して結合される。
【００２４】
図６は、本システムの別の実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８または２２０（図２で示す）の半導体ダイ３０２部分の側面図である。例となる実施形態では、ダイ３０２は、第１の円錐台構造６０２および第２の円錐台構造６０４を含む。第１の円錐台構造６０２は、エピタキシャル成長のｎ＋型導電性層３０６およびエピタキシャル成長のｐ−層３０８の少なくとも一部分で形成される。第２の円錐台構造６０４は、エピタキシャル成長のｐ−層３０８の少なくとも一部分およびエピタキシャル成長のｎ＋層３１２で形成される。例となる実施形態では、ｐ−層３０８は、ｎ＋層３０６および３１２に比して比較的低濃度にドープされる。基板３０４ならびに層３０６、３０８、および３１２の均一なドーピング濃度は、空乏領域での電場分布の均一性を改善し、それによって降伏電圧特性を改善する。第１の電気接点３１０は、基板３０４と電気的に接触して結合される。第２の電気接点３１４は、エピタキシャル成長のｎ＋層３１２と電気的に接触して結合される。
【００２５】
図７は、本発明の例となる実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８（図２で示す）の側面図である。例となる実施形態では、第１および第２の電気接点３１０および３１４はそれぞれ、拡散接合または合金化層７０２および７０４ならびにそれぞれのヘッダーピン４０６および４０８を含む。さまざまな実施形態では、層７０２および７０４は、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）およびそれらの組合せで形成される。他の実施形態では、層７０２および７０４は、他の材料、組合せまたは合金で形成されてもよい。さまざまな実施形態では、第１および第２の電気接点３１０および３１４は、例えば熱圧着接合、過渡的液相はんだ接合、拡散接合、または合金化層だが限定されないそれらを使用する層７０２および７０４を使用してダイ３０２に結合される。表面実装接点４１０および４１２は、第１および第２の電気接点３１０および３１４と電気的に接触して結合され、典型的にはヘッダーピン４０６および４０８にそれぞれ結合される。ガラス封入材４１４は、ダイ３０２ならびに第１および第２の電気接点３１０および３１４を少なくとも部分的に取り囲む。さまざまな実施形態では、ガラス封入材４１４は、ホウケイ酸ガラスまたはアルミナセラミックを含む。ヘッダーピン４０６および４０８は、ガラス封入材４１４の熱膨張係数と実質的に一致する熱膨張係数を有するように選択した材料から形成される。そのような材料は、タングステン、モリブデン、鉄−ニッケル−コバルト、時にはＫｏｖａｒ（登録商標）と呼ばれる低膨張合金およびそれらの組合せの少なくとも１つを含んでもよい。Ｋｏｖａｒ（登録商標）合金は、真空溶解した鉄−ニッケル−コバルトの低いまたは制御された膨張合金であり、その化学組成は、正確な均一熱膨張特性を確保するために狭い制限内に制御される。例となる実施形態では、ヘッダーピン４０６および４０８は、約２９％ニッケル（Ｎｉ）、１７％コバルト（Ｃｏ）を含み、残余は実質的に鉄（Ｆｅ）である材料から形成される。
【００２６】
図８は、本システムの例となる実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８（図２で示す）の別の図である。例となる実施形態では、ヘッダーピン４０６および４０８は、ガラス封入材４１４と一緒になり、例えばはんだ接続を受けてＴＶＳアセンブリ２１８を回路に電気的に結合するように構成されたフランジ５０２および５０４を有して形成される。
【００２７】
図９は、ＴＶＳアセンブリ２１８の雷試験波形を例示するグラフ８００である。例となる実施形態では、グラフ８００は、時間の単位で目盛の付いたｘ軸８０２ならびに電圧および電流の単位で目盛の付いたｙ軸８０４を含む。トレース８０６は、ＴＶＳアセンブリ２１８にかける電圧を表し、それのピークは、ＴＶＳアセンブリ２１８のクランプ電圧を指し示す。例となる実施形態では、それは、約１００．０ボルトである。トレース８０８は、ＴＶＳアセンブリ２１８を通って流れる電流を表し、それは、約１３４アンペアである。
【００２８】
図１０は、ＤＣ試験を例示するグラフ９００である。例となる実施形態では、グラフ９００は、電圧の単位で目盛の付いたｘ軸９０２および対数尺度を使用して電流の単位で目盛の付いたｙ軸９０４を含む。トレース９０６は、第１および第２の電気接点３１０および３１２を横切って電圧を与え、対応する電流を測定するときのＴＶＳアセンブリ２１８の応答を表す。ＤＣ試験は、ＴＶＳアセンブリ２１８の高温能力を決定するために約２００°セ氏でのＴＶＳアセンブリ２１８について行われる。例となる実施形態では、ＴＶＳアセンブリ２１８は、約６５．０ボルトでオンになり、そこではトレース９０６は、平坦になる。６５．０ボルト未満の電圧では、ＴＶＳアセンブリ２１８は、「オフ」条件にある。ＴＶＳアセンブリ２１８がオフであるときに流れる電流は、漏れ電流である。ＴＶＳアセンブリ２１８を通る漏れ電流値は、ＴＶＳアセンブリ２１８が高温でオフであり低い漏れ電流を示すときは、極めて小さく、例えばピコアンペアの範囲であることがわかる。
【００２９】
図１１は、ＴＶＳ２１８のＤＣ試験を例示するグラフ１０００である。例となる実施形態では、グラフ１０００は、電圧の単位で目盛の付いたｘ軸１００２および線形尺度を使用して電流の単位で目盛の付いたｙ軸１００４を含む。トレース１００６は、第１および第２の電気接点３１０および３１２を横切って電圧を与え、対応する電流を測定するときのＴＶＳアセンブリ２１８の応答を表す。ＤＣ試験は、ＴＶＳアセンブリ２１８の高温能力を決定するために約２００°セ氏でのＴＶＳアセンブリ２１８について行われる。例となる実施形態では、ＴＶＳアセンブリ２１８は、約６５．０ボルトでオンになり、そこではトレース１００６は、鋭く急上昇する。
【００３０】
過渡電圧抑制の方法およびシステムの上述の実施形態は、ＥＭＩおよび／または落雷などから電気システムに誘起される電圧スパイクを低減しかつ／または除去するためのコスト効率の良い、信頼性のある手段を提供する。より具体的には、本明細書で述べる方法およびシステムは、比較的高い環境温度にさらされる電子装置の動作を容易にする。加えて、上述の方法およびシステムは、追加の冷却支援なしで高密度筐体中の電子部品を動作させることを容易にする。結果として、本明細書で述べる方法およびシステムは、航空機などの乗り物をコスト効率の良い、信頼性のある方法で動作させることを容易にする。
【００３１】
この書面による明細は、例を使用してベストモードを含む本発明を開示し、また当業者ならだれでも任意のデバイスまたはシステムを作りかつ使用することおよび任意の組み込まれた方法を行うことを含み、本発明を実施することも可能にする。本発明の特許可能な範囲は、特許請求の範囲によって定義され、当業者には思い付く他の例を含んでもよい。そのような他の例は、もしそれらがクレームの文字通りの言葉と異ならない構造要素を有するならば、またはもしそれらがクレームの文字通りの言葉と実質的に異ならない等価な構成要素を含むならば、クレームの範囲内であることを意図している。
【符号の説明】
【００３２】
１００ 分配システム
１０２ 電力供給分配バス
１０４ 通信チャネル
１０６ 電子機器ユニット（ＥＵ）
１１０ エンジン
１１２ ファン
１１４ コアエンジン
１１６ ＥＵ
１１８ ＥＵ
１２０ ＨＴ−ＥＵ
１２２ ＨＴ−ＥＵ
１２４ ＨＴ−ＥＵ
１２６ 電力供給装置
２０２ プロセッサ
２０６ メモリ
２０８ 入力セクション
２１０ 駆動モジュール
２１２ 出力モジュール
２１４ 通信モジュール
２１６ 電力モジュール
２１８ ＴＶＳアセンブリ
２２０ ＴＶＳアセンブリ
３０２ 半導体ダイ
３０４ 基板
３０６ 層
３０８ 層
３１０ 電気接点
３１２ 層
３１４ 電気接点
４０２ 円錐台構造
４０４ 円柱状構造
４０６ ヘッダーピン
４０８ ヘッダーピン
４１０ 表面実装接点
４１２ 表面実装接点
４１４ 封入材
５０２ フランジ
５０４ フランジ
６０２ 円錐台構造
６０４ 円錐台構造
８００ グラフ
８０２ ｘ軸
８０４ ｙ軸
８０６ トレース
８０８ トレース
９００ グラフ
９０２ ｘ軸
９０４ ｙ軸
９０６ トレース
１０００ グラフ
１００２ ｘ軸
１００４ ｙ軸
１００６ トレース
【技術分野】
【０００１】
本開示は、一般に高温半導体デバイスに関し、より具体的には、高温環境での過渡電圧抑制のための半導体デバイスに関する。
【背景技術】
【０００２】
シリコンデバイスは、ＴＶＳデバイスに並列に結合された高感度電子機器が例えば落雷で生じる電圧スパイクにさらされ、損傷を受けるのを防止するために使用されてきたけれども、それらは、高温動作に適していない。シリコンデバイスは、温度が上昇するにつれてより高い電流を漏えいする傾向があり、その電流は、約１５０℃よりも大きい周囲温度では容認できないほど高い値に達し、それは、分散エンジン制御などのコアエンジン搭載電子機器を必要とする航空用途に必要な２２５℃以上の周囲温度でのそれらの使用を不適切にする。その上、周知のＴＶＳデバイスは典型的には、エポキシ封入材を使用してパッケージ化される。エポキシパッケージ化は、約１８５℃より上でＴＶＳデバイス構造内に大きな熱歪みを誘起し、分解し始める傾向がある。
【０００３】
航空および発電の両方の用途のためのタービンエンジン機器類はしばしば、高価な冷却、または電子機器をセンサーおよびアクチュエータからさらに遠くに移動させることを必要とし、据え付けおよび配線の複雑さの増加ならびにノイズに起因するセンサー性能の低下をもたらす。航空機で分散制御に使用する電子機器は、落雷および電磁妨害（ＥＭＩ）で生じる電圧サージから損傷を受けやすい。少なくともいくつかの周知の用途は、過渡電圧抑制（ＴＶＳ）デバイスを使用し、それは、ツェナーダイオードに似た特徴を含むこともある。シリコンでできた市販のＴＶＳデバイスは、それらがさらされることになる高い周囲温度に起因してエンジンコアの近くに置いた分散電子機器を保護するために使用することができない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１１／００５８２９９号明細書
【発明の概要】
【０００５】
一実施形態では、過渡電圧抑制器（ＴＶＳ）アセンブリは、第１の極性の導電性を有する第１の広バンドギャップ半導体の層を含む基板と、基板と電気的に接触して結合された第２の極性の導電性を有する第１または第２の広バンドギャップ半導体の第２の層であって、第２の極性は第１の極性と異なる、第２の層と、第２の層と電気的に接触して結合された第１の極性の導電性を有する第１、第２、または第３の広バンドギャップ半導体の第３の層とを含むメサ構造の半導体ダイを含む。第２の極性の導電性を有する層は、第１の極性の導電性を有する層に比して低濃度にドープされる。ＴＶＳアセンブリはまた、基板と電気的に接触して結合された第１の電極および第３の層と電気的に接触して結合された第２の電極も含む。所定の大きさよりも大きい電圧が、第１および第２の電極間に印加されるとき、ＴＶＳアセンブリは、比較的大量の電流がＴＶＳアセンブリを通って流れることを可能にするパンチスルーモードで動作する。
【０００６】
別の実施形態では、炭化ケイ素過渡電圧抑制器（ＴＶＳ）アセンブリを形成する方法は、第１の側面および反対側の第２の側面を含むパンチスルー炭化ケイ素半導体過渡電圧抑制器ダイを提供するステップと、ダイを少なくとも部分的に取り囲むガラス筐体にダイを封入するステップと、第１および第２の側面の各々と電気的に接続してそれぞれの電極を結合するステップとを含み、各電極は、ガラス筐体の熱膨張係数と実質的に一致する熱膨張係数を有する。
【０００７】
なお別の実施形態では、高温電子システムは、約１５０．０℃よりも大きい温度を有する環境にさらすように構成された電子機器ユニットを含み、遠隔電子機器ユニットは、電子機器ユニットの少なくともいくつかの電子部品と動作可能に結合された過渡電圧抑制器（ＴＶＳ）アセンブリを含み、ＴＶＳは、ダイを少なくとも部分的に取り囲むガラス筐体に封入され、熱圧着接合、過渡的液相はんだ接合、拡散接合、および合金化層の少なくとも１つを使用して電極に結合されたパンチスルー炭化シリコン半導体ＴＶＳダイを含む。
【０００８】
本技術のこれらのかつ他の特徴、態様、および利点は、類似の文字が図面全体にわたって類似の部分を表す添付の図面を参照して次の詳細な説明を読むときより良く理解されることになろう。
【図面の簡単な説明】
【０００９】
【図１】本発明の例となる実施形態による電力および通信分配システムのアーキテクチャの概略ブロック図である。
【図２】本システムの例となる実施形態による図１で示す電子機器ユニットの例となる１つの概略ブロック図である。
【図３】本発明の例となる実施形態によるＴＶＳ２１８を使用して利用できる電圧抑制保護のさまざまな構成の概略ブロック図である。
【図４】本システムの例となる実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの半導体ダイ部分の側面図である。
【図５】本システムの別の実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの半導体ダイ部分の側面図である。
【図６】本システムの別の実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの半導体ダイ部分の側面図である。
【図７】本発明の例となる実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの側面図である。
【図８】本システムの例となる実施形態による図２で示す過渡電圧抑制（ＴＶＳ）アセンブリの別の図である。
【図９】ＴＶＳアセンブリの雷試験波形の結果を例示するグラフ８００である。
【図１０】ＴＶＳアセンブリのＤＣ試験の結果を例示するグラフ９００である。
【図１１】ＴＶＳアセンブリの図１０で示すＤＣ試験の結果を例示するグラフ１０００である。
【発明を実施するための形態】
【００１０】
次の詳細な説明は、システムの実施形態を例としてであって制限する目的ではなく例示する。システムおよび方法は、パワーエレクトロニクス、信号エレクトロニクス、ならびに工業、商業、および住宅用途での電磁妨害（ＥＭＩ）保護の電子部品製造およびパッケージ化への一般的応用を有すると熟考される。
【００１１】
本明細書で使用するように、単数形で列挙され、単語「ａ」または「ａｎ」が先行する要素またはステップは、そのような排除が明確に列挙されない限り、複数形の要素またはステップを排除しないと理解すべきである。さらにその上、本発明の「一実施形態」への言及は、列挙する特徴もまた組み込む追加の実施形態の存在を排除すると解釈されることを意図していない。
【００１２】
本開示の実施形態は、３００℃で確実に動作する半導体ベースのＴＶＳデバイスを実証する。一実施形態では、デバイスは、炭化シリコン（ＳｉＣ）から製作される。他の実施形態では、デバイスは、窒化ガリウム（ＧａＮ）、ダイヤモンド、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、およびそれらの組合せなどだが限定されない、他の広バンドギャップ材料から製作される。広バンドギャップ半導体ＴＶＳデバイスは、約５００℃に至るまで確実に動作可能であるが、しかしながら、ＴＶＳパッケージ類などの他の部品は、例の実施形態ではより制限的なこともある。ＴＶＳは、クランプデバイスであり、それの降伏電圧より上のほぼすべての過電圧を抑制する。ＴＶＳデバイスは典型的には、３つのＳｉＣ層（Ｎ−Ｐ−Ｎ）を含む。他の実施形態では、３つの層は、Ｐ−Ｎ−Ｐ層を含む。Ｎ−Ｐ−Ｎ型デバイスでは、デバイスが２つのＮ層を横切る電位を受けるとき、Ｐ層のドーピングは２つのＮ層と比較してはるかにより低いので、空乏層は、Ｐ層中に（大部分）形成される。例えば、Ｎ層のドーパント濃度よりも大きさが１から５桁低い、またはＮ層のドーパント濃度の１／１０から１／１００００である。さらなる例については、もしＮ層でのドーピング濃度が、約１０18／ｃｍ3であるならば、Ｐ層でのドーピング濃度は、約１０15／ｃｍ3であることになる。デバイスを横切る電圧が増加するにつれて、空乏領域は、Ｐ層をすべて横切って延び、もう一方の側のＮ層に接触する。これは、「パンチスルー」として周知の条件をもたらし、大量の電流が、デバイスに流れ始める。デバイスは、それを横切る電圧の変化が最小の状態でこの条件を維持することができる。同様の説明は、層の極性がＰ−Ｎ−Ｐに変更されるときの動作も述べる。
【００１３】
パッケージは、一例では、高速の電気的応答を提供するために低いインダクタンスおよび静電容量を有し、熱パルスを管理するために熱キャパシタンスを有するように設計される。低いインダクタンスおよび静電容量は、ダイから回路に接合される終端までの短い伝導経路を使用することによって達成される。ガラスまたはセラミック封入材は、ダイを環境での汚染から保護し、デバイスを横切る電気的絶縁の改善を提供するために使用されてもよい。ホウケイ酸ガラス封入材は、６００℃に至るまでの試験で低い漏れ電流を有することが見いだされた。終端材料は、セラミックと金属との密封およびガラスと金属との密封にそれぞれ適合するように選択される。終端材料は、タングステン、モリブデン、またはＫｏｖａｒ（登録商標）を含んでもよいが限定されない。ダイは、例えば熱圧着接合、過渡的液相はんだ接合、拡散接合、または合金化層を使用してそれぞれの終端に両側で接合される。一実施形態では、金熱圧着接合が、より低い熱抵抗経路を提供し、高温中で酸化しない。金はまた、大きな塑性域も有して特に高温で低応力界面を提供する。
【００１４】
ＴＶＳデバイスは、ＴＶＳデバイスに並列に結合された高感度電子機器が例えば落雷で生じる電圧スパイクにさらされ、損傷を受けるのを防止することを容易にする。さまざまな実施形態では、２つ以上のＴＶＳデバイスが、ＴＶＳデバイスの並列、直列、および／または直列並列構成を含むＴＶＳアセンブリに接続されてＴＶＳアセンブリの強化された電気的保護特徴、例えばより大きな電圧または電流能力を可能にしてもよい。高温パッケージでのＳｉＣデバイスは、例えば約１５０℃よりも大きい、比較的高い周囲温度の環境にそれを配置することを可能にする。その上、ＳｉＣデバイスは、極めて強固なクランプを提供する。本明細書では高温用途での使用に適していると述べるけれども、広バンドギャップ材料はまた、温度が比較的高くない、例えば室温である用途にもよく適している。
【００１５】
図１は、本発明の例となる実施形態による電力および通信分配システム１００のアーキテクチャの概略ブロック図である。例となる実施形態では、分配システム１００は、電力供給分配バス１０２および通信チャネル１０４を含む。電力供給分配バス１０２は、例となる実施形態では、エンジン１１０の周囲に位置する複数の電子機器ユニット１０６に電力を分配する。例となる実施形態では、エンジン１１０は、ファン１１２およびコアエンジン１１４を含むガスタービンエンジンである。さまざまな他の実施形態では、エンジン１１０は、ピストン駆動内燃エンジン、圧縮機、発電機、およびポンプなどだが限定されない、別の１台の機械であってもよい。例となる実施形態では、複数の電子機器ユニット１０６は、例えばガスタービンエンジン（ＧＴＥ）１１０のファン１１２に隣接した比較的冷たい環境に取り付けられているように例示される電子機器ユニット（ＥＵ）１１６および１１８を含む。分配システム１００はまた、高温電子機器ユニット（ＨＴ−ＥＵ）１２０、１２２、および１２４も含む。ＨＴ−ＥＵ１２０、１２２、および１２４の各々は、ガスタービンエンジン１１０のコアエンジン１１４に取り付けられているように例示され、それは、比較的熱い環境の場所である。例えば、コア筐体１１４の近辺での温度は、約１５０．０°セ氏（Ｃ）から約３００．０℃のこともある。
【００１６】
ＥＵ１１６は、電力供給装置１２６から電力を受け取る。受け取った電力は、ＥＵ１１６によって分配システム１００内に分配するために管理される。管理された電力は、電力供給分配バス１０２を通ってＥＵ１１８、ＨＴ−ＥＵ１２０、１２２および１２４を含むさまざまなそれぞれの負荷に送られる。同様に、さまざまな電子機器ユニット間の通信は、通信チャネル１０４を通って送られる。
【００１７】
動作中は、航空機への電磁妨害および／または落雷が、バス１０２および／または１０４に大きな過渡電圧スパイクを誘起することもある。そのような大きな電圧スパイクは、もし修正しないならば、ＥＵ１１６、１１８、ならびにＨＴ−ＥＵ１２０、１２２、および１２４を含む、バスに結合された電気部品および電子部品に損傷を引き起こすこともある。そのような損傷を避けるために、過渡電圧抑制器が、選択した部品および／または部品内の回路と直列にかつ／または並列に使用されてそのようなスパイクを低減しかつ／または除去することを容易にすることができる。一方法は、バスの電圧を所定のレベルにクランプする。
【００１８】
図２は、本システムの例となる実施形態によるＥＵ１１６、１１８、ならびにＨＴ−ＥＵ１２０、１２２、および１２４の例となる１つの概略ブロック図である。例となる実施形態では、ＨＴ−ＥＵ１２０は例えば、プロセッサ２０２、プロセッサ２０２に通信可能に結合されたメモリ２０４、ＲＯＭメモリ２０６、またプロセッサ２０２に通信可能に結合もされた、入力セクション２０８、駆動モジュール２１０、および出力モジュール２１２を含む。ＨＴ−ＥＵ１２０はまた、通信バス１０４およびプロセッサ２０２に通信可能に結合された通信モジュール２１４も含む。ＨＴ−ＥＵ１２０はさらに、電力供給分配バス１０２に電気的に結合され、ＨＴ−ＥＵ１２０全体にわたってさまざまな電圧で電力を分配するように構成された電力モジュール２１６を含む。それぞれのバスに結合されていると、通信モジュール２１４および電力モジュール２１６は、ＥＭＩおよび／または雷誘起スパイクの影響を受けやすい。そのような妨害およびスパイクが通信モジュール２１４および電力モジュール２１６ならびに下流の部品に到達するのを防止するために、１つまたは複数の過渡電圧抑制（ＴＶＳ）アセンブリ２１８および２２０が、それぞれのバスと通信モジュール２１４および電力モジュール２１６との間に結合される。
【００１９】
図３Ａ〜３Ｃは、本発明の例となる実施形態によるＴＶＳアセンブリ２１８を使用して利用できる電圧抑制保護のさまざまな構成の概略ブロック図である。図３Ａの実施形態では、ＴＶＳアセンブリ２１８は、直列構成の２つの過渡電圧抑制器を含む。図３Ｂの実施形態では、ＴＶＳアセンブリ２１８は、第３の過渡電圧抑制器と並列に直列構成の２つの過渡電圧抑制器を含む。図３Ｃの実施形態では、ＴＶＳアセンブリ２１８は、第３の過渡電圧抑制器と直列に並列構成の２つの過渡電圧抑制器を含む。個々の過渡電圧抑制器のさまざまな他の組合せが、多くの異なる用途にとって十分な電流運送能力および所定の電圧性能を提供するように組み立てられてもよい。
【００２０】
図４は、本システムの例となる実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８または２２０（図２で示す）の半導体ダイ３０２部分の側面図である。例となる実施形態では、ダイ３０２は、例えばｎ＋型導電性を有する炭化シリコンの基板３０４ならびにエピタキシャル成長のｎ＋型導電性層３０６、層３０６と電気的に接触して結合されたエピタキシャル成長のｐ−層３０８、およびｐ−層３０８と電気的に接触して結合されたエピタキシャル成長のｎ＋層３１２で形成されるメサ構造を含む。例となる実施形態では、ｐ−層３０８は、ｎ＋層３０６および３１２に比して比較的低濃度にドープされる。基板３０４ならびに層３０６、３０８、および３１２の均一なドーピング濃度は、空乏領域での電場分布の均一性を改善し、それによって降伏電圧特性を改善する。その上、メサ構造は、隣接接触層間の界面に関して約５度から約８０度の角を成す傾斜側壁を有してダイの表面での最大電場プロファイルを低減する。第１の電気接点３１０は、基板３０４と電気的に接触して結合される。第２の電気接点３１４は、エピタキシャル成長のｎ＋層３１２と電気的に接触して結合される。過渡電圧抑制（ＴＶＳ）アセンブリ２１８または２２０の半導体ダイ３０２部分は、ダイ３０２を横切る電圧が増加するにつれて、空乏領域がｐ−層３０８をすべて横切って延び、ｎ＋層３０６および３１２に接触するような「パンチスルー」または「リーチスルー」としてもまた周知の物理的過程を使用して動作する。これは、「パンチスルー」として周知の条件をもたらし、大量の電流が、ダイ３０２を通って流れることができる。ダイ３０２は、それを横切る電圧の変化が最小の状態でこの条件を維持することができる。
【００２１】
さまざまな実施形態では、ＴＶＳアセンブリ２１８は、ダイ３０２の半導体材料内部の最大電場が１センチメートル当たり２メガボルト未満に維持されることを確実にするような大きさおよび形にされる。加えて、ＴＶＳアセンブリ２１８は、約１．０ナノアンペア未満から約１．０ミリアンペアの範囲の電流について５％未満の阻止電圧の増加を維持するように構成される。本明細書で使用するように、阻止電圧は、ＴＶＳアセンブリ２１８が電気を通さないまたはなお「オフ」状態にある最高電圧のことである。その上、ＴＶＳアセンブリ２１８は、室温ではＴＶＳアセンブリ２１８のほぼパンチスルー電圧に至るまで約１．０マイクロアンペア未満および２２５°セ氏に至るまでの動作温度ではほぼパンチスルー電圧に至るまで１．０マイクロアンペア未満の漏れ電流を維持するように構成される。
【００２２】
さまざまな実施形態では、ＴＶＳアセンブリ２１８は、約５．０ボルトから約７５．０ボルトの間でパンチスルー特性を示すように構成される。さまざまな他の実施形態では、ＴＶＳアセンブリ２１８は、約７５．０ボルトから約２００．０ボルトの間でパンチスルー特性を示すように構成される。なお他の実施形態では、ＴＶＳアセンブリ２１８は、約２００ボルトよりも大きいところでパンチスルー特性を示すように構成される。
【００２３】
図５は、本システムの別の実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８または２２０（図２で示す）の半導体ダイ３０２部分の側面図である。例となる実施形態では、ダイ３０２は、第１の円錐台構造４０２および第２の実質的に円柱状の構造４０４を含む。第１の円錐台構造４０２は、エピタキシャル成長のｎ＋型導電性層３０６およびエピタキシャル成長のｐ−層３０８の少なくとも一部分で形成される。円柱状構造４０４は、エピタキシャル成長のｐ−層３０８の少なくとも一部分およびエピタキシャル成長のｎ＋層３１２で形成される。例となる実施形態では、ｐ−層３０８は、ｎ＋層３０６および３１２に比して比較的低濃度にドープされる。基板３０４ならびに層３０６、３０８、および３１２の均一なドーピング濃度は、空乏領域での電場分布の均一性を改善し、それによって降伏電圧特性を改善する。第１の電気接点３１０は、基板３０４と電気的に接触して結合される。第２の電気接点３１４は、エピタキシャル成長のｎ＋層３１２と電気的に接触して結合される。
【００２４】
図６は、本システムの別の実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８または２２０（図２で示す）の半導体ダイ３０２部分の側面図である。例となる実施形態では、ダイ３０２は、第１の円錐台構造６０２および第２の円錐台構造６０４を含む。第１の円錐台構造６０２は、エピタキシャル成長のｎ＋型導電性層３０６およびエピタキシャル成長のｐ−層３０８の少なくとも一部分で形成される。第２の円錐台構造６０４は、エピタキシャル成長のｐ−層３０８の少なくとも一部分およびエピタキシャル成長のｎ＋層３１２で形成される。例となる実施形態では、ｐ−層３０８は、ｎ＋層３０６および３１２に比して比較的低濃度にドープされる。基板３０４ならびに層３０６、３０８、および３１２の均一なドーピング濃度は、空乏領域での電場分布の均一性を改善し、それによって降伏電圧特性を改善する。第１の電気接点３１０は、基板３０４と電気的に接触して結合される。第２の電気接点３１４は、エピタキシャル成長のｎ＋層３１２と電気的に接触して結合される。
【００２５】
図７は、本発明の例となる実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８（図２で示す）の側面図である。例となる実施形態では、第１および第２の電気接点３１０および３１４はそれぞれ、拡散接合または合金化層７０２および７０４ならびにそれぞれのヘッダーピン４０６および４０８を含む。さまざまな実施形態では、層７０２および７０４は、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）およびそれらの組合せで形成される。他の実施形態では、層７０２および７０４は、他の材料、組合せまたは合金で形成されてもよい。さまざまな実施形態では、第１および第２の電気接点３１０および３１４は、例えば熱圧着接合、過渡的液相はんだ接合、拡散接合、または合金化層だが限定されないそれらを使用する層７０２および７０４を使用してダイ３０２に結合される。表面実装接点４１０および４１２は、第１および第２の電気接点３１０および３１４と電気的に接触して結合され、典型的にはヘッダーピン４０６および４０８にそれぞれ結合される。ガラス封入材４１４は、ダイ３０２ならびに第１および第２の電気接点３１０および３１４を少なくとも部分的に取り囲む。さまざまな実施形態では、ガラス封入材４１４は、ホウケイ酸ガラスまたはアルミナセラミックを含む。ヘッダーピン４０６および４０８は、ガラス封入材４１４の熱膨張係数と実質的に一致する熱膨張係数を有するように選択した材料から形成される。そのような材料は、タングステン、モリブデン、鉄−ニッケル−コバルト、時にはＫｏｖａｒ（登録商標）と呼ばれる低膨張合金およびそれらの組合せの少なくとも１つを含んでもよい。Ｋｏｖａｒ（登録商標）合金は、真空溶解した鉄−ニッケル−コバルトの低いまたは制御された膨張合金であり、その化学組成は、正確な均一熱膨張特性を確保するために狭い制限内に制御される。例となる実施形態では、ヘッダーピン４０６および４０８は、約２９％ニッケル（Ｎｉ）、１７％コバルト（Ｃｏ）を含み、残余は実質的に鉄（Ｆｅ）である材料から形成される。
【００２６】
図８は、本システムの例となる実施形態による過渡電圧抑制（ＴＶＳ）アセンブリ２１８（図２で示す）の別の図である。例となる実施形態では、ヘッダーピン４０６および４０８は、ガラス封入材４１４と一緒になり、例えばはんだ接続を受けてＴＶＳアセンブリ２１８を回路に電気的に結合するように構成されたフランジ５０２および５０４を有して形成される。
【００２７】
図９は、ＴＶＳアセンブリ２１８の雷試験波形を例示するグラフ８００である。例となる実施形態では、グラフ８００は、時間の単位で目盛の付いたｘ軸８０２ならびに電圧および電流の単位で目盛の付いたｙ軸８０４を含む。トレース８０６は、ＴＶＳアセンブリ２１８にかける電圧を表し、それのピークは、ＴＶＳアセンブリ２１８のクランプ電圧を指し示す。例となる実施形態では、それは、約１００．０ボルトである。トレース８０８は、ＴＶＳアセンブリ２１８を通って流れる電流を表し、それは、約１３４アンペアである。
【００２８】
図１０は、ＤＣ試験を例示するグラフ９００である。例となる実施形態では、グラフ９００は、電圧の単位で目盛の付いたｘ軸９０２および対数尺度を使用して電流の単位で目盛の付いたｙ軸９０４を含む。トレース９０６は、第１および第２の電気接点３１０および３１２を横切って電圧を与え、対応する電流を測定するときのＴＶＳアセンブリ２１８の応答を表す。ＤＣ試験は、ＴＶＳアセンブリ２１８の高温能力を決定するために約２００°セ氏でのＴＶＳアセンブリ２１８について行われる。例となる実施形態では、ＴＶＳアセンブリ２１８は、約６５．０ボルトでオンになり、そこではトレース９０６は、平坦になる。６５．０ボルト未満の電圧では、ＴＶＳアセンブリ２１８は、「オフ」条件にある。ＴＶＳアセンブリ２１８がオフであるときに流れる電流は、漏れ電流である。ＴＶＳアセンブリ２１８を通る漏れ電流値は、ＴＶＳアセンブリ２１８が高温でオフであり低い漏れ電流を示すときは、極めて小さく、例えばピコアンペアの範囲であることがわかる。
【００２９】
図１１は、ＴＶＳ２１８のＤＣ試験を例示するグラフ１０００である。例となる実施形態では、グラフ１０００は、電圧の単位で目盛の付いたｘ軸１００２および線形尺度を使用して電流の単位で目盛の付いたｙ軸１００４を含む。トレース１００６は、第１および第２の電気接点３１０および３１２を横切って電圧を与え、対応する電流を測定するときのＴＶＳアセンブリ２１８の応答を表す。ＤＣ試験は、ＴＶＳアセンブリ２１８の高温能力を決定するために約２００°セ氏でのＴＶＳアセンブリ２１８について行われる。例となる実施形態では、ＴＶＳアセンブリ２１８は、約６５．０ボルトでオンになり、そこではトレース１００６は、鋭く急上昇する。
【００３０】
過渡電圧抑制の方法およびシステムの上述の実施形態は、ＥＭＩおよび／または落雷などから電気システムに誘起される電圧スパイクを低減しかつ／または除去するためのコスト効率の良い、信頼性のある手段を提供する。より具体的には、本明細書で述べる方法およびシステムは、比較的高い環境温度にさらされる電子装置の動作を容易にする。加えて、上述の方法およびシステムは、追加の冷却支援なしで高密度筐体中の電子部品を動作させることを容易にする。結果として、本明細書で述べる方法およびシステムは、航空機などの乗り物をコスト効率の良い、信頼性のある方法で動作させることを容易にする。
【００３１】
この書面による明細は、例を使用してベストモードを含む本発明を開示し、また当業者ならだれでも任意のデバイスまたはシステムを作りかつ使用することおよび任意の組み込まれた方法を行うことを含み、本発明を実施することも可能にする。本発明の特許可能な範囲は、特許請求の範囲によって定義され、当業者には思い付く他の例を含んでもよい。そのような他の例は、もしそれらがクレームの文字通りの言葉と異ならない構造要素を有するならば、またはもしそれらがクレームの文字通りの言葉と実質的に異ならない等価な構成要素を含むならば、クレームの範囲内であることを意図している。
【符号の説明】
【００３２】
１００ 分配システム
１０２ 電力供給分配バス
１０４ 通信チャネル
１０６ 電子機器ユニット（ＥＵ）
１１０ エンジン
１１２ ファン
１１４ コアエンジン
１１６ ＥＵ
１１８ ＥＵ
１２０ ＨＴ−ＥＵ
１２２ ＨＴ−ＥＵ
１２４ ＨＴ−ＥＵ
１２６ 電力供給装置
２０２ プロセッサ
２０６ メモリ
２０８ 入力セクション
２１０ 駆動モジュール
２１２ 出力モジュール
２１４ 通信モジュール
２１６ 電力モジュール
２１８ ＴＶＳアセンブリ
２２０ ＴＶＳアセンブリ
３０２ 半導体ダイ
３０４ 基板
３０６ 層
３０８ 層
３１０ 電気接点
３１２ 層
３１４ 電気接点
４０２ 円錐台構造
４０４ 円柱状構造
４０６ ヘッダーピン
４０８ ヘッダーピン
４１０ 表面実装接点
４１２ 表面実装接点
４１４ 封入材
５０２ フランジ
５０４ フランジ
６０２ 円錐台構造
６０４ 円錐台構造
８００ グラフ
８０２ ｘ軸
８０４ ｙ軸
８０６ トレース
８０８ トレース
９００ グラフ
９０２ ｘ軸
９０４ ｙ軸
９０６ トレース
１０００ グラフ
１００２ ｘ軸
１００４ ｙ軸
１００６ トレース
【特許請求の範囲】
【請求項１】
第１の極性の導電性を有する第１の広バンドギャップ半導体の層を含む基板（３０６）と、
前記基板と電気的に接触して結合された第２の極性の導電性を有する前記第１または第２の広バンドギャップ半導体の第２の層（３０８）であって、前記第２の極性は前記第１の極性と異なる、第２の層と、
前記第２の層と電気的に接触して結合された前記第１の極性の導電性を有する前記第１、前記第２、または第３の広バンドギャップ半導体の第３の層（３１２）とを含み、
前記第２の極性の導電性を有する前記層は、前記第１の極性の導電性を有する前記層に比して低濃度にドープされる、メサ構造の半導体ダイ（３０２）と、
前記基板と電気的に接触して結合された第１の電極（３１０）と、
前記第３の層と電気的に接触して結合された第２の電極（３１４）とを含む過渡電圧抑制器（ＴＶＳ）アセンブリ（２１８）であって、
所定の大きさよりも大きい電圧が、前記第１および第２の電極を横切って印加されるとき、前記ＴＶＳアセンブリは、比較的大量の電流が前記ＴＶＳアセンブリを通って流れることを可能にするパンチスルーモードで動作する、ＴＶＳアセンブリ。
【請求項２】
前記ダイならびに前記第１および第２の電極を少なくとも部分的に取り囲むガラスまたはセラミック封入材（４１４）さらに含む、請求項１記載のＴＶＳアセンブリ。
【請求項３】
第１の極性の導電性を有する前記層は、ｎ＋型導電性層を含み、第２の極性の導電性を有する前記層は、ｐ−型導電性層を含む、請求項１記載のＴＶＳアセンブリ。
【請求項４】
第１の極性の導電性を有する前記層は、ｐ＋型導電性層を含み、第２の極性の導電性を有する前記層は、ｎ−型導電性層を含む、請求項１記載のＴＶＳアセンブリ。
【請求項５】
前記基板および前記層は、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、およびそれらの組合せの少なくとも１つを含む、請求項１記載のＴＶＳアセンブリ。
【請求項６】
ＳｉＣを含む第２の極性の導電性を有する層について、ドーパント濃度は、第１の極性の導電性を有する前記層のドーパント濃度よりも大きさが約１から５桁小さい、請求項１記載のＴＶＳアセンブリ。
【請求項７】
ＳｉＣを含む第２の極性の導電性を有する層について、ドーパント濃度は、第１の極性の導電性を有する前記層のドーパント濃度の約１／１０００である、請求項６記載のＴＶＳアセンブリ。
【請求項８】
前記第１および前記第２の電極の各々と前記ダイとの間に位置する拡散接合または合金化接触層（７０２、７０４）をさらに含む、請求項１記載のＴＶＳアセンブリ。
【請求項９】
前記拡散接合または合金化接触層は、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）およびそれらの組合せを含む、請求項８記載のＴＶＳアセンブリ。
【請求項１０】
前記第１および前記第２の電極は、前記ガラス封入材の熱膨張係数と実質的に一致する熱膨張係数を含む、請求項１記載のＴＶＳアセンブリ。
【請求項１】
第１の極性の導電性を有する第１の広バンドギャップ半導体の層を含む基板（３０６）と、
前記基板と電気的に接触して結合された第２の極性の導電性を有する前記第１または第２の広バンドギャップ半導体の第２の層（３０８）であって、前記第２の極性は前記第１の極性と異なる、第２の層と、
前記第２の層と電気的に接触して結合された前記第１の極性の導電性を有する前記第１、前記第２、または第３の広バンドギャップ半導体の第３の層（３１２）とを含み、
前記第２の極性の導電性を有する前記層は、前記第１の極性の導電性を有する前記層に比して低濃度にドープされる、メサ構造の半導体ダイ（３０２）と、
前記基板と電気的に接触して結合された第１の電極（３１０）と、
前記第３の層と電気的に接触して結合された第２の電極（３１４）とを含む過渡電圧抑制器（ＴＶＳ）アセンブリ（２１８）であって、
所定の大きさよりも大きい電圧が、前記第１および第２の電極を横切って印加されるとき、前記ＴＶＳアセンブリは、比較的大量の電流が前記ＴＶＳアセンブリを通って流れることを可能にするパンチスルーモードで動作する、ＴＶＳアセンブリ。
【請求項２】
前記ダイならびに前記第１および第２の電極を少なくとも部分的に取り囲むガラスまたはセラミック封入材（４１４）さらに含む、請求項１記載のＴＶＳアセンブリ。
【請求項３】
第１の極性の導電性を有する前記層は、ｎ＋型導電性層を含み、第２の極性の導電性を有する前記層は、ｐ−型導電性層を含む、請求項１記載のＴＶＳアセンブリ。
【請求項４】
第１の極性の導電性を有する前記層は、ｐ＋型導電性層を含み、第２の極性の導電性を有する前記層は、ｎ−型導電性層を含む、請求項１記載のＴＶＳアセンブリ。
【請求項５】
前記基板および前記層は、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンド、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）、およびそれらの組合せの少なくとも１つを含む、請求項１記載のＴＶＳアセンブリ。
【請求項６】
ＳｉＣを含む第２の極性の導電性を有する層について、ドーパント濃度は、第１の極性の導電性を有する前記層のドーパント濃度よりも大きさが約１から５桁小さい、請求項１記載のＴＶＳアセンブリ。
【請求項７】
ＳｉＣを含む第２の極性の導電性を有する層について、ドーパント濃度は、第１の極性の導電性を有する前記層のドーパント濃度の約１／１０００である、請求項６記載のＴＶＳアセンブリ。
【請求項８】
前記第１および前記第２の電極の各々と前記ダイとの間に位置する拡散接合または合金化接触層（７０２、７０４）をさらに含む、請求項１記載のＴＶＳアセンブリ。
【請求項９】
前記拡散接合または合金化接触層は、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）およびそれらの組合せを含む、請求項８記載のＴＶＳアセンブリ。
【請求項１０】
前記第１および前記第２の電極は、前記ガラス封入材の熱膨張係数と実質的に一致する熱膨張係数を含む、請求項１記載のＴＶＳアセンブリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−９３５７４（Ｐ２０１３−９３５７４Ａ）
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−２２８５０３（Ｐ２０１２−２２８５０３）
【出願日】平成２４年１０月１６日（２０１２．１０．１６）
【出願人】（３９００４１５４２）ゼネラル・エレクトリック・カンパニイ (6,332)
【Ｆターム（参考）】
【公開日】平成２５年５月１６日（２０１３．５．１６）
【国際特許分類】
【出願番号】特願２０１２−２２８５０３（Ｐ２０１２−２２８５０３）
【出願日】平成２４年１０月１６日（２０１２．１０．１６）
【出願人】（３９００４１５４２）ゼネラル・エレクトリック・カンパニイ (6,332)
【Ｆターム（参考）】
[ Back to top ]